TimeQuest Timing Analyzer report for pratica2_final
Tue Oct 11 18:47:39 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock_divider:divider|clock_out'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'proc2:proc|Tstep_Q.T1'
 14. Slow Model Setup: 'proc2:proc|Tstep_Q.T4'
 15. Slow Model Setup: 'proc2:proc|regn:reg_IR|dado[10]'
 16. Slow Model Hold: 'proc2:proc|regn:reg_IR|dado[10]'
 17. Slow Model Hold: 'proc2:proc|Tstep_Q.T4'
 18. Slow Model Hold: 'proc2:proc|Tstep_Q.T1'
 19. Slow Model Hold: 'Clock_divider:divider|clock_out'
 20. Slow Model Hold: 'CLOCK_50'
 21. Slow Model Recovery: 'proc2:proc|regn:reg_IR|dado[10]'
 22. Slow Model Removal: 'proc2:proc|regn:reg_IR|dado[10]'
 23. Slow Model Minimum Pulse Width: 'Clock_divider:divider|clock_out'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'proc2:proc|Tstep_Q.T1'
 26. Slow Model Minimum Pulse Width: 'proc2:proc|Tstep_Q.T4'
 27. Slow Model Minimum Pulse Width: 'proc2:proc|regn:reg_IR|dado[10]'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'Clock_divider:divider|clock_out'
 36. Fast Model Setup: 'CLOCK_50'
 37. Fast Model Setup: 'proc2:proc|Tstep_Q.T4'
 38. Fast Model Setup: 'proc2:proc|Tstep_Q.T1'
 39. Fast Model Setup: 'proc2:proc|regn:reg_IR|dado[10]'
 40. Fast Model Hold: 'proc2:proc|regn:reg_IR|dado[10]'
 41. Fast Model Hold: 'proc2:proc|Tstep_Q.T1'
 42. Fast Model Hold: 'proc2:proc|Tstep_Q.T4'
 43. Fast Model Hold: 'Clock_divider:divider|clock_out'
 44. Fast Model Hold: 'CLOCK_50'
 45. Fast Model Recovery: 'proc2:proc|regn:reg_IR|dado[10]'
 46. Fast Model Removal: 'proc2:proc|regn:reg_IR|dado[10]'
 47. Fast Model Minimum Pulse Width: 'Clock_divider:divider|clock_out'
 48. Fast Model Minimum Pulse Width: 'CLOCK_50'
 49. Fast Model Minimum Pulse Width: 'proc2:proc|Tstep_Q.T1'
 50. Fast Model Minimum Pulse Width: 'proc2:proc|Tstep_Q.T4'
 51. Fast Model Minimum Pulse Width: 'proc2:proc|regn:reg_IR|dado[10]'
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica2_final                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; Clock_divider:divider|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:divider|clock_out } ;
; proc2:proc|regn:reg_IR|dado[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc2:proc|regn:reg_IR|dado[10] } ;
; proc2:proc|Tstep_Q.T1           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc2:proc|Tstep_Q.T1 }           ;
; proc2:proc|Tstep_Q.T4           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc2:proc|Tstep_Q.T4 }           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                  ;
+------------+-----------------+---------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                    ;
+------------+-----------------+---------------------------------+-------------------------+
; INF MHz    ; 176.06 MHz      ; proc2:proc|Tstep_Q.T4           ; limit due to hold check ;
; INF MHz    ; 151.7 MHz       ; proc2:proc|regn:reg_IR|dado[10] ; limit due to hold check ;
; 82.61 MHz  ; 82.61 MHz       ; Clock_divider:divider|clock_out ;                         ;
; 230.47 MHz ; 230.47 MHz      ; CLOCK_50                        ;                         ;
+------------+-----------------+---------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; Clock_divider:divider|clock_out ; -11.430 ; -1390.447     ;
; CLOCK_50                        ; -3.339  ; -101.405      ;
; proc2:proc|Tstep_Q.T1           ; -1.198  ; -3.961        ;
; proc2:proc|Tstep_Q.T4           ; -1.189  ; -4.500        ;
; proc2:proc|regn:reg_IR|dado[10] ; 0.494   ; 0.000         ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; proc2:proc|regn:reg_IR|dado[10] ; -3.296 ; -16.692       ;
; proc2:proc|Tstep_Q.T4           ; -2.891 ; -11.620       ;
; proc2:proc|Tstep_Q.T1           ; -2.882 ; -10.838       ;
; Clock_divider:divider|clock_out ; -2.269 ; -16.992       ;
; CLOCK_50                        ; 0.531  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Recovery Summary                              ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; proc2:proc|regn:reg_IR|dado[10] ; -0.887 ; -5.121        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Removal Summary                               ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; proc2:proc|regn:reg_IR|dado[10] ; -0.583 ; -3.022        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; Clock_divider:divider|clock_out ; -2.000 ; -386.230      ;
; CLOCK_50                        ; -1.380 ; -33.380       ;
; proc2:proc|Tstep_Q.T1           ; 0.500  ; 0.000         ;
; proc2:proc|Tstep_Q.T4           ; 0.500  ; 0.000         ;
; proc2:proc|regn:reg_IR|dado[10] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_divider:divider|clock_out'                                                                                                                                                                                                                            ;
+---------+------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                              ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -11.430 ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.397     ; 10.069     ;
; -11.421 ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.388     ; 10.069     ;
; -11.270 ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.557     ; 9.749      ;
; -11.261 ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.548     ; 9.749      ;
; -11.105 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 12.065     ;
; -11.105 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 12.065     ;
; -11.105 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 12.065     ;
; -11.105 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 12.065     ;
; -11.105 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 12.065     ;
; -11.105 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 12.065     ;
; -11.105 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 12.065     ;
; -11.105 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 12.065     ;
; -11.105 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 12.065     ;
; -10.945 ; proc2:proc|Select[3]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.557     ; 9.424      ;
; -10.936 ; proc2:proc|Select[3]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.548     ; 9.424      ;
; -10.381 ; proc2:proc|regn:reg_0|dado[3]                                                                                          ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.031     ; 11.386     ;
; -10.209 ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[0]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.394     ; 8.851      ;
; -10.200 ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[0]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.385     ; 8.851      ;
; -10.153 ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[0]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.554     ; 8.635      ;
; -10.144 ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[0]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.545     ; 8.635      ;
; -10.141 ; proc2:proc|regn:reg_0|dado[0]                                                                                          ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.031     ; 11.146     ;
; -10.078 ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[14] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.397     ; 8.717      ;
; -10.073 ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[14] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.557     ; 8.552      ;
; -10.069 ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[14] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.388     ; 8.717      ;
; -10.064 ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[14] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.548     ; 8.552      ;
; -9.968  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[12] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.397     ; 8.607      ;
; -9.959  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[12] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.388     ; 8.607      ;
; -9.948  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.908     ;
; -9.948  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.908     ;
; -9.948  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.908     ;
; -9.948  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.908     ;
; -9.948  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.908     ;
; -9.948  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.908     ;
; -9.948  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.908     ;
; -9.948  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.908     ;
; -9.948  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.908     ;
; -9.908  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[11] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.397     ; 8.547      ;
; -9.900  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[15] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.397     ; 8.539      ;
; -9.899  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[11] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.388     ; 8.547      ;
; -9.891  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[15] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.388     ; 8.539      ;
; -9.883  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[9]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.397     ; 8.522      ;
; -9.874  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[9]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.388     ; 8.522      ;
; -9.854  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[13] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.397     ; 8.493      ;
; -9.845  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[13] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.388     ; 8.493      ;
; -9.827  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[9]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.557     ; 8.306      ;
; -9.822  ; proc2:proc|regn:reg_0|dado[2]                                                                                          ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.031     ; 10.827     ;
; -9.818  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[9]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.548     ; 8.306      ;
; -9.808  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[12] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.557     ; 8.287      ;
; -9.799  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[12] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.548     ; 8.287      ;
; -9.792  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[11] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.557     ; 8.271      ;
; -9.788  ; proc2:proc|Select[3]                                                                                                   ; proc2:proc|regn:reg_G|dado[14] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.557     ; 8.267      ;
; -9.783  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[11] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.548     ; 8.271      ;
; -9.780  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.073     ; 10.743     ;
; -9.780  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.073     ; 10.743     ;
; -9.780  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.073     ; 10.743     ;
; -9.780  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.073     ; 10.743     ;
; -9.780  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.073     ; 10.743     ;
; -9.780  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.073     ; 10.743     ;
; -9.780  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.073     ; 10.743     ;
; -9.780  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.073     ; 10.743     ;
; -9.780  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.073     ; 10.743     ;
; -9.779  ; proc2:proc|Select[3]                                                                                                   ; proc2:proc|regn:reg_G|dado[14] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.548     ; 8.267      ;
; -9.756  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[13] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.557     ; 8.235      ;
; -9.747  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[13] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.548     ; 8.235      ;
; -9.740  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[15] ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.557     ; 8.219      ;
; -9.731  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[15] ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.548     ; 8.219      ;
; -9.693  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[8]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.396     ; 8.333      ;
; -9.684  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[8]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.387     ; 8.333      ;
; -9.637  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[8]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.556     ; 8.117      ;
; -9.635  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[3]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.395     ; 8.276      ;
; -9.628  ; proc2:proc|regn:reg_1|dado[1]                                                                                          ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.016     ; 10.648     ;
; -9.628  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[8]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.547     ; 8.117      ;
; -9.626  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[3]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.386     ; 8.276      ;
; -9.620  ; proc2:proc|Select[3]                                                                                                   ; proc2:proc|regn:reg_G|dado[0]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.554     ; 8.102      ;
; -9.611  ; proc2:proc|Select[3]                                                                                                   ; proc2:proc|regn:reg_G|dado[0]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.545     ; 8.102      ;
; -9.590  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[4]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.394     ; 8.232      ;
; -9.581  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[4]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.385     ; 8.232      ;
; -9.573  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.533     ;
; -9.573  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.533     ;
; -9.573  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.533     ;
; -9.573  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.533     ;
; -9.573  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.533     ;
; -9.573  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.533     ;
; -9.573  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.533     ;
; -9.573  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.533     ;
; -9.573  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.533     ;
; -9.539  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[1]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.393     ; 8.182      ;
; -9.534  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[4]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.554     ; 8.016      ;
; -9.531  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.491     ;
; -9.531  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.491     ;
; -9.531  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.491     ;
; -9.531  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.491     ;
; -9.531  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.491     ;
; -9.531  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.491     ;
; -9.531  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.491     ;
; -9.531  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.491     ;
; -9.531  ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 10.491     ;
; -9.530  ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|regn:reg_G|dado[1]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.384     ; 8.182      ;
; -9.525  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[4]  ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -2.545     ; 8.016      ;
; -9.519  ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|regn:reg_G|dado[3]  ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -2.555     ; 8.000      ;
+---------+------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                        ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.339 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.376      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.278 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.315      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.217 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.254      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.097 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.134      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.055 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.092      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -3.051 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.087      ;
; -2.990 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.026      ;
; -2.990 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.026      ;
; -2.990 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.026      ;
; -2.990 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.026      ;
; -2.990 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.026      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc2:proc|Tstep_Q.T1'                                                                                                                          ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node              ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -1.198 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.360      ; 3.677      ;
; -1.001 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.520      ; 3.551      ;
; -0.958 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.164      ; 4.276      ;
; -0.948 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.182      ; 4.249      ;
; -0.945 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.164      ; 4.263      ;
; -0.907 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.182      ; 4.208      ;
; -0.804 ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.527      ; 3.321      ;
; -0.776 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.164      ; 4.094      ;
; -0.773 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.342      ; 4.105      ;
; -0.747 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.342      ; 4.119      ;
; -0.725 ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.367      ; 3.211      ;
; -0.711 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.182      ; 4.012      ;
; -0.704 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.342      ; 4.076      ;
; -0.680 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.164      ; 3.998      ;
; -0.659 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.171      ; 3.949      ;
; -0.568 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.342      ; 3.064      ;
; -0.535 ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.360      ; 3.014      ;
; -0.531 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.342      ; 3.863      ;
; -0.520 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.174      ; 3.813      ;
; -0.507 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.342      ; 3.879      ;
; -0.493 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.153      ; 3.800      ;
; -0.370 ; proc2:proc|regn:reg_IR|dado[0]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.367      ; 2.856      ;
; -0.331 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.520      ; 2.841      ;
; -0.167 ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.349      ; 2.670      ;
; -0.143 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.334      ; 3.507      ;
; -0.102 ; proc2:proc|regn:reg_IR|dado[1]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.527      ; 2.659      ;
; -0.074 ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.527      ; 2.631      ;
; -0.060 ; proc2:proc|regn:reg_IR|dado[2]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.349      ; 2.563      ;
; 0.003  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.520      ; 2.547      ;
; 0.004  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.182      ; 3.297      ;
; 0.050  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.342      ; 2.446      ;
; 0.061  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.342      ; 3.271      ;
; 0.160  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.342      ; 3.212      ;
; 0.227  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.342      ; 3.105      ;
; 0.555  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 3.334      ; 2.769      ;
; 1.355  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.500        ; 5.204      ; 3.753      ;
; 1.797  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.500        ; 5.222      ; 3.294      ;
; 1.855  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 5.204      ; 3.753      ;
; 1.931  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.500        ; 5.382      ; 3.191      ;
; 2.167  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.500        ; 5.382      ; 2.995      ;
; 2.279  ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T1 ; 0.500        ; 5.382      ; 2.883      ;
; 2.297  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 5.222      ; 3.294      ;
; 2.431  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 5.382      ; 3.191      ;
; 2.667  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 5.382      ; 2.995      ;
; 2.779  ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 5.382      ; 2.883      ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc2:proc|Tstep_Q.T4'                                                                                                                          ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node              ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -1.189 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.369      ; 3.677      ;
; -0.992 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.529      ; 3.551      ;
; -0.949 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.173      ; 4.276      ;
; -0.939 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.191      ; 4.249      ;
; -0.936 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.173      ; 4.263      ;
; -0.898 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.191      ; 4.208      ;
; -0.795 ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.536      ; 3.321      ;
; -0.767 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.173      ; 4.094      ;
; -0.764 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.351      ; 4.105      ;
; -0.738 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.351      ; 4.119      ;
; -0.716 ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.376      ; 3.211      ;
; -0.702 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.191      ; 4.012      ;
; -0.695 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.351      ; 4.076      ;
; -0.671 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.173      ; 3.998      ;
; -0.650 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.180      ; 3.949      ;
; -0.575 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|ALU_op[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 2.015      ; 2.066      ;
; -0.559 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.351      ; 3.064      ;
; -0.526 ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.369      ; 3.014      ;
; -0.522 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.351      ; 3.863      ;
; -0.511 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.183      ; 3.813      ;
; -0.498 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.351      ; 3.879      ;
; -0.484 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.162      ; 3.800      ;
; -0.473 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|ALU_op[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 2.015      ; 1.964      ;
; -0.361 ; proc2:proc|regn:reg_IR|dado[0]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.376      ; 2.856      ;
; -0.322 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.529      ; 2.841      ;
; -0.158 ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.358      ; 2.670      ;
; -0.134 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.343      ; 3.507      ;
; -0.093 ; proc2:proc|regn:reg_IR|dado[1]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.536      ; 2.659      ;
; -0.065 ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.536      ; 2.631      ;
; -0.051 ; proc2:proc|regn:reg_IR|dado[2]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.358      ; 2.563      ;
; 0.012  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.529      ; 2.547      ;
; 0.013  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.191      ; 3.297      ;
; 0.059  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.351      ; 2.446      ;
; 0.070  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.351      ; 3.271      ;
; 0.169  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.351      ; 3.212      ;
; 0.236  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.351      ; 3.105      ;
; 0.564  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 3.343      ; 2.769      ;
; 0.831  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|ALU_op[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 2.175      ; 0.929      ;
; 1.364  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 5.213      ; 3.753      ;
; 1.806  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 5.231      ; 3.294      ;
; 1.864  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 5.213      ; 3.753      ;
; 1.940  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 5.391      ; 3.191      ;
; 2.176  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 5.391      ; 2.995      ;
; 2.288  ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 5.391      ; 2.883      ;
; 2.306  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 5.231      ; 3.294      ;
; 2.440  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 5.391      ; 3.191      ;
; 2.676  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 5.391      ; 2.995      ;
; 2.788  ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 5.391      ; 2.883      ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc2:proc|regn:reg_IR|dado[10]'                                                                                                                                 ;
+-------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.494 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.485      ; 1.905      ;
; 0.553 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.549      ; 1.866      ;
; 0.603 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.549      ; 1.816      ;
; 0.639 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.485      ; 1.760      ;
; 0.673 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.553      ; 1.758      ;
; 0.678 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.546      ; 1.758      ;
; 0.682 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.510      ; 1.741      ;
; 0.693 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.488      ; 1.702      ;
; 0.735 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.510      ; 1.688      ;
; 0.975 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.548      ; 1.457      ;
; 1.036 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.546      ; 1.400      ;
; 1.115 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.548      ; 1.317      ;
; 1.649 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 4.536      ; 2.551      ;
; 1.686 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[0] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 4.600      ; 2.534      ;
; 1.791 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[3] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 4.604      ; 2.441      ;
; 1.896 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[4] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 4.597      ; 2.341      ;
; 2.108 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[2] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 4.561      ; 2.116      ;
; 2.149 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 4.536      ; 2.551      ;
; 2.186 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[0] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 4.600      ; 2.534      ;
; 2.291 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[3] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 4.604      ; 2.441      ;
; 2.396 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[4] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 4.597      ; 2.341      ;
; 2.608 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[2] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 4.561      ; 2.116      ;
; 2.703 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[6] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 4.539      ; 1.493      ;
; 3.203 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[6] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 4.539      ; 1.493      ;
+-------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc2:proc|regn:reg_IR|dado[10]'                                                                                                                                   ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.296 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[6] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 4.539      ; 1.493      ;
; -2.796 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[6] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 4.539      ; 1.493      ;
; -2.695 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[2] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 4.561      ; 2.116      ;
; -2.506 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[4] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 4.597      ; 2.341      ;
; -2.413 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[3] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 4.604      ; 2.441      ;
; -2.316 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[0] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 4.600      ; 2.534      ;
; -2.235 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 4.536      ; 2.551      ;
; -2.195 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[2] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 4.561      ; 2.116      ;
; -2.006 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[4] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 4.597      ; 2.341      ;
; -1.913 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[3] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 4.604      ; 2.441      ;
; -1.816 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[0] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 4.600      ; 2.534      ;
; -1.735 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 4.536      ; 2.551      ;
; -1.231 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.548      ; 1.317      ;
; -1.146 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.546      ; 1.400      ;
; -1.091 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.548      ; 1.457      ;
; -0.822 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.510      ; 1.688      ;
; -0.795 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.553      ; 1.758      ;
; -0.788 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.546      ; 1.758      ;
; -0.786 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.488      ; 1.702      ;
; -0.769 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.510      ; 1.741      ;
; -0.733 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.549      ; 1.816      ;
; -0.725 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.485      ; 1.760      ;
; -0.683 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.549      ; 1.866      ;
; -0.580 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.485      ; 1.905      ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc2:proc|Tstep_Q.T4'                                                                                                                           ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node              ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -2.891 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 5.391      ; 2.750      ;
; -2.840 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 5.391      ; 2.801      ;
; -2.767 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 5.391      ; 2.874      ;
; -2.663 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 5.213      ; 2.800      ;
; -2.480 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 5.231      ; 3.001      ;
; -2.391 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 5.391      ; 2.750      ;
; -2.340 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 5.391      ; 2.801      ;
; -2.267 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 5.391      ; 2.874      ;
; -2.163 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 5.213      ; 2.800      ;
; -1.980 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 5.231      ; 3.001      ;
; -0.746 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.351      ; 2.605      ;
; -0.746 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|ALU_op[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 2.175      ; 0.929      ;
; -0.680 ; proc2:proc|regn:reg_IR|dado[2]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.358      ; 1.678      ;
; -0.670 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.173      ; 2.503      ;
; -0.620 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.351      ; 2.731      ;
; -0.574 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.343      ; 2.769      ;
; -0.332 ; proc2:proc|regn:reg_IR|dado[1]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.536      ; 2.204      ;
; -0.139 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.351      ; 3.212      ;
; 0.018  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.529      ; 2.547      ;
; 0.021  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.191      ; 3.212      ;
; 0.095  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.351      ; 2.446      ;
; 0.095  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.536      ; 2.631      ;
; 0.106  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.191      ; 3.297      ;
; 0.163  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.351      ; 3.514      ;
; 0.164  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.343      ; 3.507      ;
; 0.189  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.191      ; 3.380      ;
; 0.230  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.173      ; 3.403      ;
; 0.312  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.529      ; 2.841      ;
; 0.312  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.358      ; 2.670      ;
; 0.326  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.173      ; 3.499      ;
; 0.336  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.351      ; 3.687      ;
; 0.362  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.351      ; 3.713      ;
; 0.416  ; proc2:proc|regn:reg_IR|dado[0]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.376      ; 2.792      ;
; 0.449  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|ALU_op[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 2.015      ; 1.964      ;
; 0.487  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.351      ; 2.838      ;
; 0.488  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.351      ; 3.839      ;
; 0.551  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|ALU_op[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 2.015      ; 2.066      ;
; 0.576  ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.180      ; 3.756      ;
; 0.630  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.183      ; 3.813      ;
; 0.638  ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.162      ; 3.800      ;
; 0.638  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.173      ; 3.811      ;
; 0.645  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.369      ; 3.014      ;
; 0.704  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.351      ; 4.055      ;
; 0.750  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.529      ; 3.279      ;
; 0.785  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.536      ; 3.321      ;
; 0.835  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.376      ; 3.211      ;
; 0.884  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 3.191      ; 4.075      ;
; 0.977  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.369      ; 3.346      ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc2:proc|Tstep_Q.T1'                                                                                                                           ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node              ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -2.882 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 5.382      ; 2.750      ;
; -2.831 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 5.382      ; 2.801      ;
; -2.758 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 5.382      ; 2.874      ;
; -2.654 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 5.204      ; 2.800      ;
; -2.471 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 5.222      ; 3.001      ;
; -2.382 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T1 ; -0.500       ; 5.382      ; 2.750      ;
; -2.331 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; -0.500       ; 5.382      ; 2.801      ;
; -2.258 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; -0.500       ; 5.382      ; 2.874      ;
; -2.154 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; -0.500       ; 5.204      ; 2.800      ;
; -1.971 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; -0.500       ; 5.222      ; 3.001      ;
; -0.737 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.342      ; 2.605      ;
; -0.671 ; proc2:proc|regn:reg_IR|dado[2]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.349      ; 1.678      ;
; -0.661 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.164      ; 2.503      ;
; -0.611 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.342      ; 2.731      ;
; -0.565 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.334      ; 2.769      ;
; -0.323 ; proc2:proc|regn:reg_IR|dado[1]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.527      ; 2.204      ;
; -0.130 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.342      ; 3.212      ;
; 0.027  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.520      ; 2.547      ;
; 0.030  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.182      ; 3.212      ;
; 0.104  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.342      ; 2.446      ;
; 0.104  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.527      ; 2.631      ;
; 0.115  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.182      ; 3.297      ;
; 0.172  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.342      ; 3.514      ;
; 0.173  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.334      ; 3.507      ;
; 0.198  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.182      ; 3.380      ;
; 0.239  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.164      ; 3.403      ;
; 0.321  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.520      ; 2.841      ;
; 0.321  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.349      ; 2.670      ;
; 0.335  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.164      ; 3.499      ;
; 0.345  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.342      ; 3.687      ;
; 0.371  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.342      ; 3.713      ;
; 0.425  ; proc2:proc|regn:reg_IR|dado[0]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.367      ; 2.792      ;
; 0.496  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.342      ; 2.838      ;
; 0.497  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.342      ; 3.839      ;
; 0.585  ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.171      ; 3.756      ;
; 0.639  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.174      ; 3.813      ;
; 0.647  ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.153      ; 3.800      ;
; 0.647  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.164      ; 3.811      ;
; 0.654  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.360      ; 3.014      ;
; 0.713  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.342      ; 4.055      ;
; 0.759  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.520      ; 3.279      ;
; 0.794  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.527      ; 3.321      ;
; 0.844  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.367      ; 3.211      ;
; 0.893  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 3.182      ; 4.075      ;
; 0.986  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.360      ; 3.346      ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_divider:divider|clock_out'                                                                                                                                                                                                                             ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.269 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|Tstep_Q.T0                                                                                            ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.862      ; 1.109      ;
; -1.769 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|Tstep_Q.T0                                                                                            ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.862      ; 1.109      ;
; -1.216 ; proc2:proc|Tstep_Q.T1                 ; proc2:proc|Tstep_Q.T2                                                                                            ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 0.000        ; 2.048      ; 1.348      ;
; -1.009 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|Tstep_Q.T5                                                                                            ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.048      ; 1.555      ;
; -0.716 ; proc2:proc|Tstep_Q.T1                 ; proc2:proc|Tstep_Q.T2                                                                                            ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; -0.500       ; 2.048      ; 1.348      ;
; -0.686 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[8]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.835      ; 2.665      ;
; -0.682 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[9]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.834      ; 2.668      ;
; -0.682 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[11]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.834      ; 2.668      ;
; -0.682 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[12]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.834      ; 2.668      ;
; -0.682 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[13]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.834      ; 2.668      ;
; -0.682 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[2]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.836      ; 2.670      ;
; -0.682 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[3]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.836      ; 2.670      ;
; -0.682 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[14]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.834      ; 2.668      ;
; -0.682 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[15]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.834      ; 2.668      ;
; -0.679 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|W:wren|w                                                                                              ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.851      ; 2.688      ;
; -0.512 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[14]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.860      ; 2.864      ;
; -0.512 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[6]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.860      ; 2.864      ;
; -0.512 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[5]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.860      ; 2.864      ;
; -0.512 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[4]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.860      ; 2.864      ;
; -0.509 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|Tstep_Q.T5                                                                                            ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.048      ; 1.555      ;
; -0.502 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|F:F_1|f                                                                                               ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.834      ; 2.848      ;
; -0.430 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[6]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.837      ; 2.923      ;
; -0.430 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[4]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.837      ; 2.923      ;
; -0.284 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[15]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.855      ; 3.087      ;
; -0.284 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[13]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.855      ; 3.087      ;
; -0.284 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[3]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.855      ; 3.087      ;
; -0.272 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[10]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.856      ; 3.100      ;
; -0.272 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[1]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.856      ; 3.100      ;
; -0.198 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[1]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.838      ; 3.156      ;
; -0.198 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[5]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.838      ; 3.156      ;
; -0.186 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[8]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.835      ; 2.665      ;
; -0.182 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[9]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.834      ; 2.668      ;
; -0.182 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[11]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.834      ; 2.668      ;
; -0.182 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[12]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.834      ; 2.668      ;
; -0.182 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[13]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.834      ; 2.668      ;
; -0.182 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[2]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.836      ; 2.670      ;
; -0.182 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[3]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.836      ; 2.670      ;
; -0.182 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[14]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.834      ; 2.668      ;
; -0.182 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[15]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.834      ; 2.668      ;
; -0.179 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|W:wren|w                                                                                              ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.851      ; 2.688      ;
; -0.143 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[7]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.823      ; 3.196      ;
; -0.137 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[10]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.831      ; 3.210      ;
; -0.099 ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T4                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; 0.000        ; 2.862      ; 3.279      ;
; -0.096 ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T0                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; 0.000        ; 2.862      ; 3.282      ;
; -0.096 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[0]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.837      ; 3.257      ;
; -0.012 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[14]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.860      ; 2.864      ;
; -0.012 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[6]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.860      ; 2.864      ;
; -0.012 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[5]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.860      ; 2.864      ;
; -0.012 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[4]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.860      ; 2.864      ;
; -0.002 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|F:F_1|f                                                                                               ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.834      ; 2.848      ;
; 0.070  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[6]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.837      ; 2.923      ;
; 0.070  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[4]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.837      ; 2.923      ;
; 0.139  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[12]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.856      ; 3.511      ;
; 0.139  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[11]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.856      ; 3.511      ;
; 0.139  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[9]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.856      ; 3.511      ;
; 0.139  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[8]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.856      ; 3.511      ;
; 0.139  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[7]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.856      ; 3.511      ;
; 0.139  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[2]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.856      ; 3.511      ;
; 0.139  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[0]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 2.856      ; 3.511      ;
; 0.216  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[15]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.855      ; 3.087      ;
; 0.216  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[13]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.855      ; 3.087      ;
; 0.216  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[3]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.855      ; 3.087      ;
; 0.228  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[10]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.856      ; 3.100      ;
; 0.228  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[1]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.856      ; 3.100      ;
; 0.245  ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T5                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; 0.000        ; 2.048      ; 2.809      ;
; 0.302  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[1]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.838      ; 3.156      ;
; 0.302  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[5]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.838      ; 3.156      ;
; 0.357  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[7]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.823      ; 3.196      ;
; 0.363  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[10]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.831      ; 3.210      ;
; 0.401  ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T4                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; -0.500       ; 2.862      ; 3.279      ;
; 0.404  ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T0                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; -0.500       ; 2.862      ; 3.282      ;
; 0.404  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[0]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.837      ; 3.257      ;
; 0.531  ; proc2:proc|programCounter:PC_1|pc[15] ; proc2:proc|programCounter:PC_1|pc[15]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.797      ;
; 0.590  ; proc2:proc|Tstep_Q.T2                 ; proc2:proc|regn:reg_IR|dado[8]                                                                                   ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.814      ; 1.670      ;
; 0.639  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[12]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.856      ; 3.511      ;
; 0.639  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[11]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.856      ; 3.511      ;
; 0.639  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[9]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.856      ; 3.511      ;
; 0.639  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[8]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.856      ; 3.511      ;
; 0.639  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[7]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.856      ; 3.511      ;
; 0.639  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[2]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.856      ; 3.511      ;
; 0.639  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[0]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 2.856      ; 3.511      ;
; 0.669  ; proc2:proc|Tstep_Q.T2                 ; proc2:proc|Tstep_Q.T3                                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.814      ; 1.749      ;
; 0.715  ; proc2:proc|Tstep_Q.T0                 ; proc2:proc|Tstep_Q.T1                                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.981      ;
; 0.745  ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T5                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; -0.500       ; 2.048      ; 2.809      ;
; 0.803  ; proc2:proc|programCounter:PC_1|pc[0]  ; proc2:proc|programCounter:PC_1|pc[0]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.069      ;
; 0.805  ; proc2:proc|programCounter:PC_1|pc[1]  ; proc2:proc|programCounter:PC_1|pc[1]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; proc2:proc|programCounter:PC_1|pc[13] ; proc2:proc|programCounter:PC_1|pc[13]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc2:proc|programCounter:PC_1|pc[9]  ; proc2:proc|programCounter:PC_1|pc[9]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc2:proc|programCounter:PC_1|pc[11] ; proc2:proc|programCounter:PC_1|pc[11]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc2:proc|programCounter:PC_1|pc[7]  ; proc2:proc|programCounter:PC_1|pc[7]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc2:proc|programCounter:PC_1|pc[2]  ; proc2:proc|programCounter:PC_1|pc[2]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; proc2:proc|programCounter:PC_1|pc[4]  ; proc2:proc|programCounter:PC_1|pc[4]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.814  ; proc2:proc|programCounter:PC_1|pc[14] ; proc2:proc|programCounter:PC_1|pc[14]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.838  ; proc2:proc|programCounter:PC_1|pc[3]  ; proc2:proc|programCounter:PC_1|pc[3]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; proc2:proc|programCounter:PC_1|pc[12] ; proc2:proc|programCounter:PC_1|pc[12]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; proc2:proc|programCounter:PC_1|pc[6]  ; proc2:proc|programCounter:PC_1|pc[6]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; proc2:proc|programCounter:PC_1|pc[5]  ; proc2:proc|programCounter:PC_1|pc[5]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.105      ;
; 0.846  ; proc2:proc|programCounter:PC_1|pc[8]  ; proc2:proc|programCounter:PC_1|pc[8]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; proc2:proc|programCounter:PC_1|pc[10] ; proc2:proc|programCounter:PC_1|pc[10]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.853  ; proc2:proc|W:wren|w                   ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.059      ; 1.146      ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.531 ; Clock_divider:divider|counter[30] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.795 ; Clock_divider:divider|counter[15] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.805 ; Clock_divider:divider|counter[10] ; Clock_divider:divider|counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Clock_divider:divider|counter[16] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Clock_divider:divider|counter[1]  ; Clock_divider:divider|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[3]  ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[12] ; Clock_divider:divider|counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[13] ; Clock_divider:divider|counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[17] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[19] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[22] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[24] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[26] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[28] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[29] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Clock_divider:divider|counter[14] ; Clock_divider:divider|counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; Clock_divider:divider|counter[0]  ; Clock_divider:divider|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.814 ; Clock_divider:divider|counter[6]  ; Clock_divider:divider|counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.838 ; Clock_divider:divider|counter[2]  ; Clock_divider:divider|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Clock_divider:divider|counter[18] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Clock_divider:divider|counter[23] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Clock_divider:divider|counter[25] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Clock_divider:divider|counter[27] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Clock_divider:divider|counter[4]  ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Clock_divider:divider|counter[5]  ; Clock_divider:divider|counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Clock_divider:divider|counter[20] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Clock_divider:divider|counter[21] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; Clock_divider:divider|counter[7]  ; Clock_divider:divider|counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; Clock_divider:divider|counter[9]  ; Clock_divider:divider|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.854 ; Clock_divider:divider|counter[11] ; Clock_divider:divider|counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 0.979 ; Clock_divider:divider|counter[8]  ; Clock_divider:divider|counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.245      ;
; 1.178 ; Clock_divider:divider|counter[15] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.188 ; Clock_divider:divider|counter[16] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; Clock_divider:divider|counter[10] ; Clock_divider:divider|counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; Clock_divider:divider|counter[29] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Clock_divider:divider|counter[12] ; Clock_divider:divider|counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Clock_divider:divider|counter[28] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Clock_divider:divider|counter[13] ; Clock_divider:divider|counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Clock_divider:divider|counter[1]  ; Clock_divider:divider|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Clock_divider:divider|counter[17] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Clock_divider:divider|counter[24] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Clock_divider:divider|counter[26] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Clock_divider:divider|counter[3]  ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Clock_divider:divider|counter[19] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; Clock_divider:divider|counter[0]  ; Clock_divider:divider|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.224 ; Clock_divider:divider|counter[2]  ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Clock_divider:divider|counter[18] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Clock_divider:divider|counter[23] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Clock_divider:divider|counter[25] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Clock_divider:divider|counter[27] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; Clock_divider:divider|counter[21] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Clock_divider:divider|counter[5]  ; Clock_divider:divider|counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Clock_divider:divider|counter[4]  ; Clock_divider:divider|counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Clock_divider:divider|counter[20] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; Clock_divider:divider|counter[9]  ; Clock_divider:divider|counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; Clock_divider:divider|counter[7]  ; Clock_divider:divider|counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.240 ; Clock_divider:divider|counter[11] ; Clock_divider:divider|counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.506      ;
; 1.249 ; Clock_divider:divider|counter[15] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.259 ; Clock_divider:divider|counter[16] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; Clock_divider:divider|counter[10] ; Clock_divider:divider|counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; Clock_divider:divider|counter[28] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Clock_divider:divider|counter[12] ; Clock_divider:divider|counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Clock_divider:divider|counter[1]  ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Clock_divider:divider|counter[17] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Clock_divider:divider|counter[24] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Clock_divider:divider|counter[26] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Clock_divider:divider|counter[3]  ; Clock_divider:divider|counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Clock_divider:divider|counter[19] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; Clock_divider:divider|counter[0]  ; Clock_divider:divider|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.280 ; Clock_divider:divider|counter[14] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.547      ;
; 1.281 ; Clock_divider:divider|counter[22] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.289 ; Clock_divider:divider|counter[6]  ; Clock_divider:divider|counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.555      ;
; 1.295 ; Clock_divider:divider|counter[27] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Clock_divider:divider|counter[23] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Clock_divider:divider|counter[25] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Clock_divider:divider|counter[2]  ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Clock_divider:divider|counter[18] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; Clock_divider:divider|counter[20] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.562      ;
; 1.296 ; Clock_divider:divider|counter[4]  ; Clock_divider:divider|counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; Clock_divider:divider|counter[7]  ; Clock_divider:divider|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; Clock_divider:divider|counter[9]  ; Clock_divider:divider|counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.311 ; Clock_divider:divider|counter[11] ; Clock_divider:divider|counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.577      ;
; 1.320 ; Clock_divider:divider|counter[15] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.586      ;
; 1.330 ; Clock_divider:divider|counter[16] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; Clock_divider:divider|counter[10] ; Clock_divider:divider|counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; Clock_divider:divider|counter[26] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Clock_divider:divider|counter[24] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Clock_divider:divider|counter[1]  ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Clock_divider:divider|counter[17] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Clock_divider:divider|counter[19] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Clock_divider:divider|counter[3]  ; Clock_divider:divider|counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.334 ; Clock_divider:divider|counter[0]  ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.334 ; Clock_divider:divider|counter[13] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.601      ;
; 1.351 ; Clock_divider:divider|counter[14] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.618      ;
; 1.352 ; Clock_divider:divider|counter[22] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.618      ;
; 1.360 ; Clock_divider:divider|counter[6]  ; Clock_divider:divider|counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.626      ;
; 1.362 ; Clock_divider:divider|counter[8]  ; Clock_divider:divider|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.628      ;
; 1.366 ; Clock_divider:divider|counter[27] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Clock_divider:divider|counter[23] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Clock_divider:divider|counter[25] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'proc2:proc|regn:reg_IR|dado[10]'                                                                                                                               ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.887 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.742      ; 2.507      ;
; -0.859 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.738      ; 2.467      ;
; -0.765 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.674      ; 2.353      ;
; -0.727 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.699      ; 2.339      ;
; -0.718 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.564      ; 3.160      ;
; -0.702 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.677      ; 2.286      ;
; -0.690 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.560      ; 3.120      ;
; -0.596 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.496      ; 3.006      ;
; -0.591 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.735      ; 2.216      ;
; -0.590 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.737      ; 2.211      ;
; -0.558 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.521      ; 2.992      ;
; -0.542 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.556      ; 2.976      ;
; -0.533 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.499      ; 2.939      ;
; -0.514 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.552      ; 2.936      ;
; -0.422 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.557      ; 2.869      ;
; -0.421 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.559      ; 2.864      ;
; -0.420 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.488      ; 2.822      ;
; -0.388 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.564      ; 2.830      ;
; -0.382 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.513      ; 2.808      ;
; -0.360 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.560      ; 2.790      ;
; -0.357 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.491      ; 2.755      ;
; -0.349 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.564      ; 2.791      ;
; -0.321 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.560      ; 2.751      ;
; -0.266 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.496      ; 2.676      ;
; -0.246 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.549      ; 2.685      ;
; -0.245 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.551      ; 2.680      ;
; -0.228 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.521      ; 2.662      ;
; -0.227 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.496      ; 2.637      ;
; -0.203 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.499      ; 2.609      ;
; -0.189 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.521      ; 2.623      ;
; -0.164 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.499      ; 2.570      ;
; -0.092 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.557      ; 2.539      ;
; -0.091 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.559      ; 2.534      ;
; -0.053 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.557      ; 2.500      ;
; -0.052 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.559      ; 2.495      ;
; -0.051 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.564      ; 2.493      ;
; -0.023 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.560      ; 2.453      ;
; 0.071  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.496      ; 2.339      ;
; 0.109  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.521      ; 2.325      ;
; 0.134  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.499      ; 2.272      ;
; 0.245  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.557      ; 2.202      ;
; 0.246  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.559      ; 2.197      ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'proc2:proc|regn:reg_IR|dado[10]'                                                                                                                                ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.583 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.559      ; 1.976      ;
; -0.576 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.557      ; 1.981      ;
; -0.448 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.499      ; 2.051      ;
; -0.417 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.521      ; 2.104      ;
; -0.378 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.496      ; 2.118      ;
; -0.328 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.560      ; 2.232      ;
; -0.292 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.564      ; 2.272      ;
; -0.265 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.559      ; 2.294      ;
; -0.258 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.557      ; 2.299      ;
; -0.209 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.559      ; 2.350      ;
; -0.202 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.557      ; 2.355      ;
; -0.130 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.499      ; 2.369      ;
; -0.099 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.521      ; 2.422      ;
; -0.074 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.499      ; 2.425      ;
; -0.060 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.496      ; 2.436      ;
; -0.043 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.521      ; 2.478      ;
; -0.010 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.560      ; 2.550      ;
; -0.004 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.496      ; 2.492      ;
; 0.026  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.564      ; 2.590      ;
; 0.046  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.560      ; 2.606      ;
; 0.082  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.564      ; 2.646      ;
; 0.129  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.551      ; 2.680      ;
; 0.136  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.549      ; 2.685      ;
; 0.264  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.491      ; 2.755      ;
; 0.295  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.513      ; 2.808      ;
; 0.305  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.559      ; 2.864      ;
; 0.312  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.557      ; 2.869      ;
; 0.334  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.488      ; 2.822      ;
; 0.384  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.552      ; 2.936      ;
; 0.420  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.556      ; 2.976      ;
; 0.440  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.499      ; 2.939      ;
; 0.471  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.521      ; 2.992      ;
; 0.474  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.737      ; 2.211      ;
; 0.481  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.735      ; 2.216      ;
; 0.510  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.496      ; 3.006      ;
; 0.560  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.560      ; 3.120      ;
; 0.596  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.564      ; 3.160      ;
; 0.609  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.677      ; 2.286      ;
; 0.640  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.699      ; 2.339      ;
; 0.679  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.674      ; 2.353      ;
; 0.729  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.738      ; 2.467      ;
; 0.765  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.742      ; 2.507      ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_divider:divider|clock_out'                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T2                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T2                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|clock_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|clock_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|clock_out|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|clock_out|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[21]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc2:proc|Tstep_Q.T1'                                                                          ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[2]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[2]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc|Selector1~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc|Selector1~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc|Tstep_Q.T1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc|Tstep_Q.T1|regout           ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc2:proc|Tstep_Q.T4'                                                                          ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc2:proc|ALU_op[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc2:proc|ALU_op[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc2:proc|ALU_op[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc2:proc|ALU_op[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[2]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[2]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|ALU_op[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|ALU_op[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|ALU_op[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|ALU_op[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2|datab                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2|datab                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|Selector1~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|Selector1~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|Tstep_Q.T4|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|Tstep_Q.T4|regout           ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc2:proc|regn:reg_IR|dado[10]'                                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[2]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[2]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[3]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[3]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[4]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[4]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[5]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[5]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[6]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[6]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[2]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[2]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[3]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[3]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|reg_IR|dado[10]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|reg_IR|dado[10]|regout      ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; HEX0[*]   ; Clock_divider:divider|clock_out ; 9.347  ; 9.347  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[0]  ; Clock_divider:divider|clock_out ; 9.347  ; 9.347  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[1]  ; Clock_divider:divider|clock_out ; 9.293  ; 9.293  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[2]  ; Clock_divider:divider|clock_out ; 9.280  ; 9.280  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[3]  ; Clock_divider:divider|clock_out ; 9.084  ; 9.084  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[4]  ; Clock_divider:divider|clock_out ; 9.083  ; 9.083  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[5]  ; Clock_divider:divider|clock_out ; 9.074  ; 9.074  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[6]  ; Clock_divider:divider|clock_out ; 9.068  ; 9.068  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX1[*]   ; Clock_divider:divider|clock_out ; 11.755 ; 11.755 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[0]  ; Clock_divider:divider|clock_out ; 10.745 ; 10.745 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[1]  ; Clock_divider:divider|clock_out ; 10.922 ; 10.922 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[2]  ; Clock_divider:divider|clock_out ; 11.153 ; 11.153 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[3]  ; Clock_divider:divider|clock_out ; 11.755 ; 11.755 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[4]  ; Clock_divider:divider|clock_out ; 9.622  ; 9.622  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[5]  ; Clock_divider:divider|clock_out ; 10.861 ; 10.861 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[6]  ; Clock_divider:divider|clock_out ; 9.977  ; 9.977  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX2[*]   ; Clock_divider:divider|clock_out ; 10.903 ; 10.903 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[0]  ; Clock_divider:divider|clock_out ; 9.737  ; 9.737  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[1]  ; Clock_divider:divider|clock_out ; 10.903 ; 10.903 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[2]  ; Clock_divider:divider|clock_out ; 9.534  ; 9.534  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[3]  ; Clock_divider:divider|clock_out ; 9.548  ; 9.548  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[4]  ; Clock_divider:divider|clock_out ; 9.475  ; 9.475  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[5]  ; Clock_divider:divider|clock_out ; 10.198 ; 10.198 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[6]  ; Clock_divider:divider|clock_out ; 10.632 ; 10.632 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX3[*]   ; Clock_divider:divider|clock_out ; 12.569 ; 12.569 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[0]  ; Clock_divider:divider|clock_out ; 10.917 ; 10.917 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[1]  ; Clock_divider:divider|clock_out ; 10.468 ; 10.468 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[2]  ; Clock_divider:divider|clock_out ; 12.569 ; 12.569 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[3]  ; Clock_divider:divider|clock_out ; 12.139 ; 12.139 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[4]  ; Clock_divider:divider|clock_out ; 9.370  ; 9.370  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[5]  ; Clock_divider:divider|clock_out ; 10.594 ; 10.594 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[6]  ; Clock_divider:divider|clock_out ; 9.651  ; 9.651  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX4[*]   ; Clock_divider:divider|clock_out ; 11.007 ; 11.007 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[0]  ; Clock_divider:divider|clock_out ; 9.980  ; 9.980  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[1]  ; Clock_divider:divider|clock_out ; 10.284 ; 10.284 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[2]  ; Clock_divider:divider|clock_out ; 9.424  ; 9.424  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[3]  ; Clock_divider:divider|clock_out ; 11.007 ; 11.007 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[4]  ; Clock_divider:divider|clock_out ; 10.052 ; 10.052 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[5]  ; Clock_divider:divider|clock_out ; 10.226 ; 10.226 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[6]  ; Clock_divider:divider|clock_out ; 9.616  ; 9.616  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX5[*]   ; Clock_divider:divider|clock_out ; 11.118 ; 11.118 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[0]  ; Clock_divider:divider|clock_out ; 8.731  ; 8.731  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[1]  ; Clock_divider:divider|clock_out ; 8.689  ; 8.689  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[2]  ; Clock_divider:divider|clock_out ; 11.118 ; 11.118 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[3]  ; Clock_divider:divider|clock_out ; 8.357  ; 8.357  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[4]  ; Clock_divider:divider|clock_out ; 8.436  ; 8.436  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[5]  ; Clock_divider:divider|clock_out ; 9.607  ; 9.607  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[6]  ; Clock_divider:divider|clock_out ; 10.896 ; 10.896 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX6[*]   ; Clock_divider:divider|clock_out ; 10.058 ; 10.058 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[0]  ; Clock_divider:divider|clock_out ; 9.050  ; 9.050  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[1]  ; Clock_divider:divider|clock_out ; 9.635  ; 9.635  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[2]  ; Clock_divider:divider|clock_out ; 9.249  ; 9.249  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[3]  ; Clock_divider:divider|clock_out ; 9.704  ; 9.704  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[4]  ; Clock_divider:divider|clock_out ; 9.748  ; 9.748  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[5]  ; Clock_divider:divider|clock_out ; 9.731  ; 9.731  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[6]  ; Clock_divider:divider|clock_out ; 10.058 ; 10.058 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX7[*]   ; Clock_divider:divider|clock_out ; 9.988  ; 9.988  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[0]  ; Clock_divider:divider|clock_out ; 9.938  ; 9.938  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[1]  ; Clock_divider:divider|clock_out ; 9.677  ; 9.677  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[2]  ; Clock_divider:divider|clock_out ; 9.385  ; 9.385  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[3]  ; Clock_divider:divider|clock_out ; 9.228  ; 9.228  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[4]  ; Clock_divider:divider|clock_out ; 9.988  ; 9.988  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[5]  ; Clock_divider:divider|clock_out ; 9.964  ; 9.964  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[6]  ; Clock_divider:divider|clock_out ; 9.414  ; 9.414  ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; Clock_divider:divider|clock_out ; 12.969 ; 12.969 ; Rise       ; Clock_divider:divider|clock_out ;
;  LEDG[0]  ; Clock_divider:divider|clock_out ; 12.969 ; 12.969 ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ; 10.169 ;        ; Rise       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ; 10.169 ;        ; Rise       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ;        ; 10.169 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ;        ; 10.169 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 9.269  ; 9.269  ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 9.269  ; 9.269  ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 9.269  ; 9.269  ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 9.269  ; 9.269  ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; HEX0[*]   ; Clock_divider:divider|clock_out ; 8.800  ; 8.800  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[0]  ; Clock_divider:divider|clock_out ; 9.085  ; 9.085  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[1]  ; Clock_divider:divider|clock_out ; 9.030  ; 9.030  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[2]  ; Clock_divider:divider|clock_out ; 9.042  ; 9.042  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[3]  ; Clock_divider:divider|clock_out ; 8.813  ; 8.813  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[4]  ; Clock_divider:divider|clock_out ; 8.813  ; 8.813  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[5]  ; Clock_divider:divider|clock_out ; 8.803  ; 8.803  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[6]  ; Clock_divider:divider|clock_out ; 8.800  ; 8.800  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX1[*]   ; Clock_divider:divider|clock_out ; 9.486  ; 9.486  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[0]  ; Clock_divider:divider|clock_out ; 10.619 ; 10.619 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[1]  ; Clock_divider:divider|clock_out ; 10.758 ; 10.758 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[2]  ; Clock_divider:divider|clock_out ; 10.988 ; 10.988 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[3]  ; Clock_divider:divider|clock_out ; 11.595 ; 11.595 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[4]  ; Clock_divider:divider|clock_out ; 9.486  ; 9.486  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[5]  ; Clock_divider:divider|clock_out ; 10.703 ; 10.703 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[6]  ; Clock_divider:divider|clock_out ; 9.814  ; 9.814  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX2[*]   ; Clock_divider:divider|clock_out ; 9.207  ; 9.207  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[0]  ; Clock_divider:divider|clock_out ; 9.472  ; 9.472  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[1]  ; Clock_divider:divider|clock_out ; 10.634 ; 10.634 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[2]  ; Clock_divider:divider|clock_out ; 9.291  ; 9.291  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[3]  ; Clock_divider:divider|clock_out ; 9.280  ; 9.280  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[4]  ; Clock_divider:divider|clock_out ; 9.207  ; 9.207  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[5]  ; Clock_divider:divider|clock_out ; 9.930  ; 9.930  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[6]  ; Clock_divider:divider|clock_out ; 10.364 ; 10.364 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX3[*]   ; Clock_divider:divider|clock_out ; 8.959  ; 8.959  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[0]  ; Clock_divider:divider|clock_out ; 10.724 ; 10.724 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[1]  ; Clock_divider:divider|clock_out ; 10.058 ; 10.058 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[2]  ; Clock_divider:divider|clock_out ; 11.646 ; 11.646 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[3]  ; Clock_divider:divider|clock_out ; 11.217 ; 11.217 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[4]  ; Clock_divider:divider|clock_out ; 8.959  ; 8.959  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[5]  ; Clock_divider:divider|clock_out ; 9.640  ; 9.640  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[6]  ; Clock_divider:divider|clock_out ; 9.237  ; 9.237  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX4[*]   ; Clock_divider:divider|clock_out ; 8.437  ; 8.437  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[0]  ; Clock_divider:divider|clock_out ; 8.437  ; 8.437  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[1]  ; Clock_divider:divider|clock_out ; 9.205  ; 9.205  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[2]  ; Clock_divider:divider|clock_out ; 8.996  ; 8.996  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[3]  ; Clock_divider:divider|clock_out ; 10.376 ; 10.376 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[4]  ; Clock_divider:divider|clock_out ; 9.905  ; 9.905  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[5]  ; Clock_divider:divider|clock_out ; 10.076 ; 10.076 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[6]  ; Clock_divider:divider|clock_out ; 9.459  ; 9.459  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX5[*]   ; Clock_divider:divider|clock_out ; 7.894  ; 7.894  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[0]  ; Clock_divider:divider|clock_out ; 8.266  ; 8.266  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[1]  ; Clock_divider:divider|clock_out ; 8.221  ; 8.221  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[2]  ; Clock_divider:divider|clock_out ; 9.328  ; 9.328  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[3]  ; Clock_divider:divider|clock_out ; 7.894  ; 7.894  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[4]  ; Clock_divider:divider|clock_out ; 8.128  ; 8.128  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[5]  ; Clock_divider:divider|clock_out ; 9.139  ; 9.139  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[6]  ; Clock_divider:divider|clock_out ; 9.095  ; 9.095  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX6[*]   ; Clock_divider:divider|clock_out ; 8.122  ; 8.122  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[0]  ; Clock_divider:divider|clock_out ; 8.122  ; 8.122  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[1]  ; Clock_divider:divider|clock_out ; 8.390  ; 8.390  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[2]  ; Clock_divider:divider|clock_out ; 8.321  ; 8.321  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[3]  ; Clock_divider:divider|clock_out ; 8.767  ; 8.767  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[4]  ; Clock_divider:divider|clock_out ; 8.816  ; 8.816  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[5]  ; Clock_divider:divider|clock_out ; 8.797  ; 8.797  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[6]  ; Clock_divider:divider|clock_out ; 9.118  ; 9.118  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX7[*]   ; Clock_divider:divider|clock_out ; 8.064  ; 8.064  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[0]  ; Clock_divider:divider|clock_out ; 8.996  ; 8.996  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[1]  ; Clock_divider:divider|clock_out ; 8.736  ; 8.736  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[2]  ; Clock_divider:divider|clock_out ; 8.469  ; 8.469  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[3]  ; Clock_divider:divider|clock_out ; 8.289  ; 8.289  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[4]  ; Clock_divider:divider|clock_out ; 9.046  ; 9.046  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[5]  ; Clock_divider:divider|clock_out ; 9.020  ; 9.020  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[6]  ; Clock_divider:divider|clock_out ; 8.064  ; 8.064  ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; Clock_divider:divider|clock_out ; 10.779 ; 10.779 ; Rise       ; Clock_divider:divider|clock_out ;
;  LEDG[0]  ; Clock_divider:divider|clock_out ; 10.779 ; 10.779 ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ; 10.169 ;        ; Rise       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ; 10.169 ;        ; Rise       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ;        ; 10.169 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ;        ; 10.169 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 8.999  ; 9.269  ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 8.999  ; 9.269  ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 9.269  ; 8.999  ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 9.269  ; 8.999  ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; Clock_divider:divider|clock_out ; -4.985 ; -572.072      ;
; CLOCK_50                        ; -0.952 ; -27.965       ;
; proc2:proc|Tstep_Q.T4           ; -0.052 ; -0.052        ;
; proc2:proc|Tstep_Q.T1           ; -0.036 ; -0.036        ;
; proc2:proc|regn:reg_IR|dado[10] ; 0.943  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; proc2:proc|regn:reg_IR|dado[10] ; -1.829 ; -9.642        ;
; proc2:proc|Tstep_Q.T1           ; -1.673 ; -6.358        ;
; proc2:proc|Tstep_Q.T4           ; -1.657 ; -6.516        ;
; Clock_divider:divider|clock_out ; -1.459 ; -20.108       ;
; CLOCK_50                        ; 0.243  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; proc2:proc|regn:reg_IR|dado[10] ; 0.050 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast Model Removal Summary                               ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; proc2:proc|regn:reg_IR|dado[10] ; -0.411 ; -2.467        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; Clock_divider:divider|clock_out ; -2.000 ; -386.230      ;
; CLOCK_50                        ; -1.380 ; -33.380       ;
; proc2:proc|Tstep_Q.T1           ; 0.500  ; 0.000         ;
; proc2:proc|Tstep_Q.T4           ; 0.500  ; 0.000         ;
; proc2:proc|regn:reg_IR|dado[10] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_divider:divider|clock_out'                                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -4.985 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.939      ;
; -4.985 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.939      ;
; -4.985 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.939      ;
; -4.985 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.939      ;
; -4.985 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.939      ;
; -4.985 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.939      ;
; -4.985 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.939      ;
; -4.985 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.939      ;
; -4.985 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|F:F_1|f             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.939      ;
; -4.449 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.403      ;
; -4.449 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.403      ;
; -4.449 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.403      ;
; -4.449 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.403      ;
; -4.449 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.403      ;
; -4.449 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.403      ;
; -4.449 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.403      ;
; -4.449 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.403      ;
; -4.449 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[14] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.403      ;
; -4.446 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 5.402      ;
; -4.446 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 5.402      ;
; -4.446 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 5.402      ;
; -4.446 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 5.402      ;
; -4.446 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 5.402      ;
; -4.446 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 5.402      ;
; -4.446 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 5.402      ;
; -4.446 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 5.402      ;
; -4.446 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[0]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.076     ; 5.402      ;
; -4.398 ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -1.021     ; 4.409      ;
; -4.382 ; proc2:proc|Select[0]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -1.005     ; 4.409      ;
; -4.328 ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -1.088     ; 4.272      ;
; -4.312 ; proc2:proc|Select[1]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -1.072     ; 4.272      ;
; -4.306 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.260      ;
; -4.306 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.260      ;
; -4.306 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.260      ;
; -4.306 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.260      ;
; -4.306 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.260      ;
; -4.306 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.260      ;
; -4.306 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.260      ;
; -4.306 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.260      ;
; -4.306 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[9]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.260      ;
; -4.271 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[15] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.225      ;
; -4.271 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[15] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.225      ;
; -4.271 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[15] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.225      ;
; -4.271 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[15] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.225      ;
; -4.271 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[15] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.225      ;
; -4.271 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[15] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.225      ;
; -4.271 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[15] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.225      ;
; -4.271 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[15] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.225      ;
; -4.271 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[15] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.225      ;
; -4.246 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.200      ;
; -4.246 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.200      ;
; -4.246 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.200      ;
; -4.246 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.200      ;
; -4.246 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.200      ;
; -4.246 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.200      ;
; -4.246 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.200      ;
; -4.246 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.200      ;
; -4.246 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[11] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.200      ;
; -4.218 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[13] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.172      ;
; -4.218 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[13] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.172      ;
; -4.218 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[13] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.172      ;
; -4.218 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[13] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.172      ;
; -4.218 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[13] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.172      ;
; -4.218 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[13] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.172      ;
; -4.218 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[13] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.172      ;
; -4.218 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[13] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.172      ;
; -4.218 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[13] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.172      ;
; -4.197 ; proc2:proc|Select[3]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 1.000        ; -1.089     ; 4.140      ;
; -4.181 ; proc2:proc|Select[3]                                                                                                   ; proc2:proc|F:F_1|f             ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 1.000        ; -1.073     ; 4.140      ;
; -4.179 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[12] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.133      ;
; -4.179 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[12] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.133      ;
; -4.179 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[12] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.133      ;
; -4.179 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[12] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.133      ;
; -4.179 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[12] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.133      ;
; -4.179 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[12] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.133      ;
; -4.179 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[12] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.133      ;
; -4.179 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[12] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.133      ;
; -4.179 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[12] ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.133      ;
; -4.165 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[8]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.119      ;
; -4.165 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[8]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.119      ;
; -4.165 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[8]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.119      ;
; -4.165 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[8]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.119      ;
; -4.165 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[8]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.119      ;
; -4.165 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[8]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.119      ;
; -4.165 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[8]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.119      ;
; -4.165 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[8]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.119      ;
; -4.165 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[8]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.078     ; 5.119      ;
; -4.162 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[4]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.119      ;
; -4.162 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[4]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.119      ;
; -4.162 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[4]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.119      ;
; -4.162 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[4]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.119      ;
; -4.162 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ; proc2:proc|regn:reg_G|dado[4]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.119      ;
; -4.162 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ; proc2:proc|regn:reg_G|dado[4]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.119      ;
; -4.162 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ; proc2:proc|regn:reg_G|dado[4]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.119      ;
; -4.162 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ; proc2:proc|regn:reg_G|dado[4]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.119      ;
; -4.162 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ; proc2:proc|regn:reg_G|dado[4]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.119      ;
; -4.124 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ; proc2:proc|regn:reg_G|dado[5]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.081      ;
; -4.124 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ; proc2:proc|regn:reg_G|dado[5]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.081      ;
; -4.124 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ; proc2:proc|regn:reg_G|dado[5]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.081      ;
; -4.124 ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ; proc2:proc|regn:reg_G|dado[5]  ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 1.000        ; -0.075     ; 5.081      ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                        ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.952 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.985      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.924 ; Clock_divider:divider|counter[2] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.957      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.907 ; Clock_divider:divider|counter[6] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.940      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.903 ; Clock_divider:divider|counter[7] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.936      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.887 ; Clock_divider:divider|counter[8] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Clock_divider:divider|counter[0] ; Clock_divider:divider|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.819 ; Clock_divider:divider|counter[9] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.852      ;
; -0.819 ; Clock_divider:divider|counter[9] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.852      ;
; -0.819 ; Clock_divider:divider|counter[9] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.852      ;
; -0.819 ; Clock_divider:divider|counter[9] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.852      ;
; -0.819 ; Clock_divider:divider|counter[9] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.852      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc2:proc|Tstep_Q.T4'                                                                                                                          ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node              ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -0.052 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 0.982      ; 1.659      ;
; 0.030  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.049      ; 1.617      ;
; 0.139  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.057      ; 1.495      ;
; 0.176  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|ALU_op[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 1.078      ; 0.978      ;
; 0.189  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 0.989      ; 1.425      ;
; 0.220  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 0.982      ; 1.387      ;
; 0.226  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 0.969      ; 1.391      ;
; 0.252  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|ALU_op[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 1.078      ; 0.902      ;
; 0.309  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.050      ; 1.318      ;
; 0.323  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.608      ; 1.933      ;
; 0.330  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.608      ; 1.926      ;
; 0.337  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.621      ; 1.909      ;
; 0.341  ; proc2:proc|regn:reg_IR|dado[0]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 0.989      ; 1.273      ;
; 0.364  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.621      ; 1.882      ;
; 0.396  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.608      ; 1.860      ;
; 0.399  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 0.976      ; 1.225      ;
; 0.416  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.689      ; 1.850      ;
; 0.431  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.688      ; 1.855      ;
; 0.433  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.621      ; 1.813      ;
; 0.438  ; proc2:proc|regn:reg_IR|dado[1]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.056      ; 1.216      ;
; 0.449  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.608      ; 1.807      ;
; 0.453  ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.616      ; 1.788      ;
; 0.459  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.056      ; 1.195      ;
; 0.462  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.688      ; 1.824      ;
; 0.480  ; proc2:proc|regn:reg_IR|dado[2]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 0.976      ; 1.144      ;
; 0.481  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.049      ; 1.166      ;
; 0.501  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 0.969      ; 1.116      ;
; 0.519  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.616      ; 1.722      ;
; 0.528  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.688      ; 1.758      ;
; 0.534  ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.603      ; 1.717      ;
; 0.548  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.689      ; 1.718      ;
; 0.695  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.683      ; 1.586      ;
; 0.728  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.621      ; 1.518      ;
; 0.773  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.689      ; 1.493      ;
; 0.789  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.688      ; 1.497      ;
; 0.835  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|ALU_op[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 1.175      ; 0.453      ;
; 0.864  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.689      ; 1.402      ;
; 0.999  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 1.684      ; 1.262      ;
; 1.275  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 2.669      ; 1.683      ;
; 1.448  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 2.682      ; 1.500      ;
; 1.524  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 2.750      ; 1.444      ;
; 1.620  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 2.749      ; 1.368      ;
; 1.708  ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T4 ; 0.500        ; 2.749      ; 1.280      ;
; 1.775  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.669      ; 1.683      ;
; 1.948  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.682      ; 1.500      ;
; 2.024  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.750      ; 1.444      ;
; 2.120  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.749      ; 1.368      ;
; 2.208  ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T4 ; 1.000        ; 2.749      ; 1.280      ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc2:proc|Tstep_Q.T1'                                                                                                                          ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node              ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -0.036 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 0.998      ; 1.659      ;
; 0.046  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.065      ; 1.617      ;
; 0.155  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.073      ; 1.495      ;
; 0.205  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.005      ; 1.425      ;
; 0.236  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 0.998      ; 1.387      ;
; 0.242  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 0.985      ; 1.391      ;
; 0.325  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.066      ; 1.318      ;
; 0.339  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.624      ; 1.933      ;
; 0.346  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.624      ; 1.926      ;
; 0.353  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.637      ; 1.909      ;
; 0.357  ; proc2:proc|regn:reg_IR|dado[0]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.005      ; 1.273      ;
; 0.380  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.637      ; 1.882      ;
; 0.412  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.624      ; 1.860      ;
; 0.415  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 0.992      ; 1.225      ;
; 0.432  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.705      ; 1.850      ;
; 0.447  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.704      ; 1.855      ;
; 0.449  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.637      ; 1.813      ;
; 0.454  ; proc2:proc|regn:reg_IR|dado[1]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.072      ; 1.216      ;
; 0.465  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.624      ; 1.807      ;
; 0.469  ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.632      ; 1.788      ;
; 0.475  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.072      ; 1.195      ;
; 0.478  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.704      ; 1.824      ;
; 0.496  ; proc2:proc|regn:reg_IR|dado[2]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 0.992      ; 1.144      ;
; 0.497  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.065      ; 1.166      ;
; 0.517  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 0.985      ; 1.116      ;
; 0.535  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.632      ; 1.722      ;
; 0.544  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.704      ; 1.758      ;
; 0.550  ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.619      ; 1.717      ;
; 0.564  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.705      ; 1.718      ;
; 0.711  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.699      ; 1.586      ;
; 0.744  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.637      ; 1.518      ;
; 0.789  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.705      ; 1.493      ;
; 0.805  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.704      ; 1.497      ;
; 0.880  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.705      ; 1.402      ;
; 1.015  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 1.700      ; 1.262      ;
; 1.291  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.500        ; 2.685      ; 1.683      ;
; 1.464  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.500        ; 2.698      ; 1.500      ;
; 1.540  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.500        ; 2.766      ; 1.444      ;
; 1.636  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.500        ; 2.765      ; 1.368      ;
; 1.724  ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T1 ; 0.500        ; 2.765      ; 1.280      ;
; 1.791  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.685      ; 1.683      ;
; 1.964  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.698      ; 1.500      ;
; 2.040  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.766      ; 1.444      ;
; 2.136  ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.765      ; 1.368      ;
; 2.224  ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T1 ; 1.000        ; 2.765      ; 1.280      ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc2:proc|regn:reg_IR|dado[10]'                                                                                                                                 ;
+-------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.943 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.312      ; 0.896      ;
; 0.988 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.331      ; 0.871      ;
; 1.023 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.329      ; 0.838      ;
; 1.027 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.331      ; 0.832      ;
; 1.029 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.312      ; 0.810      ;
; 1.054 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.317      ; 0.786      ;
; 1.055 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.332      ; 0.804      ;
; 1.060 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.329      ; 0.807      ;
; 1.073 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.332      ; 0.786      ;
; 1.171 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.330      ; 0.695      ;
; 1.187 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.329      ; 0.680      ;
; 1.253 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.330      ; 0.613      ;
; 1.359 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 2.378      ; 1.187      ;
; 1.384 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[0] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 2.397      ; 1.182      ;
; 1.438 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[3] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 2.395      ; 1.130      ;
; 1.484 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[4] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 2.395      ; 1.090      ;
; 1.583 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[2] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 2.398      ; 0.983      ;
; 1.852 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[6] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.500        ; 2.383      ; 0.695      ;
; 1.859 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.378      ; 1.187      ;
; 1.884 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[0] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.397      ; 1.182      ;
; 1.938 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[3] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.395      ; 1.130      ;
; 1.984 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[4] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.395      ; 1.090      ;
; 2.083 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[2] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.398      ; 0.983      ;
; 2.352 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[6] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 2.383      ; 0.695      ;
+-------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc2:proc|regn:reg_IR|dado[10]'                                                                                                                                   ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.829 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[6] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.383      ; 0.695      ;
; -1.556 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[2] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.398      ; 0.983      ;
; -1.446 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[4] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.395      ; 1.090      ;
; -1.406 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[3] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.395      ; 1.130      ;
; -1.356 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[0] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.397      ; 1.182      ;
; -1.332 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 2.378      ; 1.187      ;
; -1.329 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[6] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 2.383      ; 0.695      ;
; -1.056 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[2] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 2.398      ; 0.983      ;
; -0.946 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[4] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 2.395      ; 1.090      ;
; -0.906 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[3] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 2.395      ; 1.130      ;
; -0.856 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[0] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 2.397      ; 1.182      ;
; -0.832 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|dec3to8:decX|Y[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; -0.500       ; 2.378      ; 1.187      ;
; -0.717 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.330      ; 0.613      ;
; -0.649 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.329      ; 0.680      ;
; -0.635 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.330      ; 0.695      ;
; -0.546 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.332      ; 0.786      ;
; -0.531 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.317      ; 0.786      ;
; -0.528 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.332      ; 0.804      ;
; -0.522 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.329      ; 0.807      ;
; -0.502 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.312      ; 0.810      ;
; -0.499 ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.331      ; 0.832      ;
; -0.491 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.329      ; 0.838      ;
; -0.460 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.331      ; 0.871      ;
; -0.416 ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.312      ; 0.896      ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc2:proc|Tstep_Q.T1'                                                                                                                           ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node              ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -1.673 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.765      ; 1.233      ;
; -1.642 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.766      ; 1.265      ;
; -1.609 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.765      ; 1.297      ;
; -1.550 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.685      ; 1.276      ;
; -1.493 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 2.698      ; 1.346      ;
; -1.173 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T1 ; -0.500       ; 2.765      ; 1.233      ;
; -1.142 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; -0.500       ; 2.766      ; 1.265      ;
; -1.109 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; -0.500       ; 2.765      ; 1.297      ;
; -1.050 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; -0.500       ; 2.685      ; 1.276      ;
; -0.993 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1 ; -0.500       ; 2.698      ; 1.346      ;
; -0.532 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.705      ; 1.173      ;
; -0.474 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.705      ; 1.231      ;
; -0.448 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.624      ; 1.176      ;
; -0.438 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.700      ; 1.262      ;
; -0.207 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.704      ; 1.497      ;
; -0.203 ; proc2:proc|regn:reg_IR|dado[2]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 0.992      ; 0.789      ;
; -0.196 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.637      ; 1.441      ;
; -0.125 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.637      ; 1.512      ;
; -0.119 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.637      ; 1.518      ;
; -0.113 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.699      ; 1.586      ;
; -0.095 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.704      ; 1.609      ;
; -0.090 ; proc2:proc|regn:reg_IR|dado[1]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.072      ; 0.982      ;
; -0.065 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.624      ; 1.559      ;
; -0.054 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.624      ; 1.570      ;
; -0.043 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.705      ; 1.662      ;
; -0.026 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.705      ; 1.679      ;
; 0.038  ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.632      ; 1.670      ;
; 0.051  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.704      ; 1.755      ;
; 0.090  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.632      ; 1.722      ;
; 0.098  ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.619      ; 1.717      ;
; 0.099  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.624      ; 1.723      ;
; 0.101  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.065      ; 1.166      ;
; 0.123  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.072      ; 1.195      ;
; 0.126  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.704      ; 1.830      ;
; 0.131  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 0.985      ; 1.116      ;
; 0.190  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.637      ; 1.827      ;
; 0.233  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 0.992      ; 1.225      ;
; 0.252  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.066      ; 1.318      ;
; 0.265  ; proc2:proc|regn:reg_IR|dado[0]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.005      ; 1.270      ;
; 0.296  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 0.985      ; 1.281      ;
; 0.389  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 0.998      ; 1.387      ;
; 0.420  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.005      ; 1.425      ;
; 0.422  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.073      ; 1.495      ;
; 0.422  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 1.065      ; 1.487      ;
; 0.527  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1 ; 0.000        ; 0.998      ; 1.525      ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc2:proc|Tstep_Q.T4'                                                                                                                           ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node              ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -1.657 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.749      ; 1.233      ;
; -1.626 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.750      ; 1.265      ;
; -1.593 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.749      ; 1.297      ;
; -1.534 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.669      ; 1.276      ;
; -1.477 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 2.682      ; 1.346      ;
; -1.157 ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Select[1] ; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 2.749      ; 1.233      ;
; -1.126 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[3] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 2.750      ; 1.265      ;
; -1.093 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[1] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 2.749      ; 1.297      ;
; -1.034 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[2] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 2.669      ; 1.276      ;
; -0.977 ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Select[0] ; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 2.682      ; 1.346      ;
; -0.516 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.689      ; 1.173      ;
; -0.458 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.689      ; 1.231      ;
; -0.432 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.608      ; 1.176      ;
; -0.422 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.684      ; 1.262      ;
; -0.222 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|ALU_op[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 1.175      ; 0.453      ;
; -0.191 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.688      ; 1.497      ;
; -0.187 ; proc2:proc|regn:reg_IR|dado[2]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 0.976      ; 0.789      ;
; -0.180 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.621      ; 1.441      ;
; -0.109 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.621      ; 1.512      ;
; -0.103 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.621      ; 1.518      ;
; -0.097 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.683      ; 1.586      ;
; -0.079 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.688      ; 1.609      ;
; -0.074 ; proc2:proc|regn:reg_IR|dado[1]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.056      ; 0.982      ;
; -0.049 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.608      ; 1.559      ;
; -0.038 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.608      ; 1.570      ;
; -0.027 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.689      ; 1.662      ;
; -0.010 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.689      ; 1.679      ;
; 0.054  ; proc2:proc|regn:reg_IR|dado[9]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.616      ; 1.670      ;
; 0.067  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.688      ; 1.755      ;
; 0.106  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.616      ; 1.722      ;
; 0.114  ; proc2:proc|regn:reg_IR|dado[11] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.603      ; 1.717      ;
; 0.115  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.608      ; 1.723      ;
; 0.117  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.049      ; 1.166      ;
; 0.139  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.056      ; 1.195      ;
; 0.142  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.688      ; 1.830      ;
; 0.147  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 0.969      ; 1.116      ;
; 0.206  ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.621      ; 1.827      ;
; 0.249  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 0.976      ; 1.225      ;
; 0.268  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.050      ; 1.318      ;
; 0.281  ; proc2:proc|regn:reg_IR|dado[0]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 0.989      ; 1.270      ;
; 0.312  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[2] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 0.969      ; 1.281      ;
; 0.324  ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|ALU_op[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 1.078      ; 0.902      ;
; 0.400  ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|ALU_op[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; -0.500       ; 1.078      ; 0.978      ;
; 0.405  ; proc2:proc|Tstep_Q.T0           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 0.982      ; 1.387      ;
; 0.436  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 0.989      ; 1.425      ;
; 0.438  ; proc2:proc|regn:reg_IR|dado[7]  ; proc2:proc|Select[3] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.057      ; 1.495      ;
; 0.438  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[1] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 1.049      ; 1.487      ;
; 0.543  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|Select[0] ; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4 ; 0.000        ; 0.982      ; 1.525      ;
+--------+---------------------------------+----------------------+---------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_divider:divider|clock_out'                                                                                                                                                                                                                             ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.459 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|Tstep_Q.T0                                                                                            ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.700      ; 0.534      ;
; -0.959 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|Tstep_Q.T0                                                                                            ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.700      ; 0.534      ;
; -0.731 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|W:wren|w                                                                                              ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.689      ; 1.251      ;
; -0.691 ; proc2:proc|Tstep_Q.T1                 ; proc2:proc|Tstep_Q.T2                                                                                            ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 0.000        ; 1.066      ; 0.668      ;
; -0.672 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|F:F_1|f                                                                                               ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.677      ; 1.298      ;
; -0.648 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[8]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.677      ; 1.322      ;
; -0.644 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[9]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.677      ; 1.326      ;
; -0.644 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[11]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.677      ; 1.326      ;
; -0.644 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[12]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.677      ; 1.326      ;
; -0.644 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[13]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.677      ; 1.326      ;
; -0.644 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[2]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.678      ; 1.327      ;
; -0.644 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[3]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.678      ; 1.327      ;
; -0.644 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[14]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.677      ; 1.326      ;
; -0.644 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[15]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.677      ; 1.326      ;
; -0.625 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|Tstep_Q.T5                                                                                            ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.066      ; 0.734      ;
; -0.579 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[14]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.698      ; 1.412      ;
; -0.579 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[6]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.698      ; 1.412      ;
; -0.579 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[5]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.698      ; 1.412      ;
; -0.579 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[4]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.698      ; 1.412      ;
; -0.530 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[6]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.680      ; 1.443      ;
; -0.530 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[4]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.680      ; 1.443      ;
; -0.506 ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T4                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; 0.000        ; 1.700      ; 1.487      ;
; -0.504 ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T0                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; 0.000        ; 1.700      ; 1.489      ;
; -0.479 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[15]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.693      ; 1.507      ;
; -0.479 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[13]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.693      ; 1.507      ;
; -0.479 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[3]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.693      ; 1.507      ;
; -0.469 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[10]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.694      ; 1.518      ;
; -0.469 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[1]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.694      ; 1.518      ;
; -0.434 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[1]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.680      ; 1.539      ;
; -0.434 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[5]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.680      ; 1.539      ;
; -0.399 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[10]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.674      ; 1.568      ;
; -0.389 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[7]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.667      ; 1.571      ;
; -0.376 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[0]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.679      ; 1.596      ;
; -0.263 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[12]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.694      ; 1.724      ;
; -0.263 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[11]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.694      ; 1.724      ;
; -0.263 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[9]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.694      ; 1.724      ;
; -0.263 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[8]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.694      ; 1.724      ;
; -0.263 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[7]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.694      ; 1.724      ;
; -0.263 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[2]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.694      ; 1.724      ;
; -0.263 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[0]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.694      ; 1.724      ;
; -0.231 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|W:wren|w                                                                                              ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.689      ; 1.251      ;
; -0.191 ; proc2:proc|Tstep_Q.T1                 ; proc2:proc|Tstep_Q.T2                                                                                            ; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; -0.500       ; 1.066      ; 0.668      ;
; -0.172 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|F:F_1|f                                                                                               ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.677      ; 1.298      ;
; -0.148 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[8]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.677      ; 1.322      ;
; -0.144 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[9]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.677      ; 1.326      ;
; -0.144 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[11]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.677      ; 1.326      ;
; -0.144 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[12]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.677      ; 1.326      ;
; -0.144 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[13]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.677      ; 1.326      ;
; -0.144 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[2]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.678      ; 1.327      ;
; -0.144 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[3]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.678      ; 1.327      ;
; -0.144 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[14]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.677      ; 1.326      ;
; -0.144 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[15]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.677      ; 1.326      ;
; -0.125 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|Tstep_Q.T5                                                                                            ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.066      ; 0.734      ;
; -0.089 ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T5                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; 0.000        ; 1.066      ; 1.270      ;
; -0.079 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[14]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.698      ; 1.412      ;
; -0.079 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[6]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.698      ; 1.412      ;
; -0.079 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[5]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.698      ; 1.412      ;
; -0.079 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[4]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.698      ; 1.412      ;
; -0.030 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[6]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.680      ; 1.443      ;
; -0.030 ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[4]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.680      ; 1.443      ;
; -0.006 ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T4                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; -0.500       ; 1.700      ; 1.487      ;
; -0.004 ; proc2:proc|regn:reg_IR|dado[10]       ; proc2:proc|Tstep_Q.T0                                                                                            ; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; -0.500       ; 1.700      ; 1.489      ;
; 0.010  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|Tstep_Q.T4                                                                                            ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 0.000        ; 1.700      ; 2.003      ;
; 0.021  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[15]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.693      ; 1.507      ;
; 0.021  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[13]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.693      ; 1.507      ;
; 0.021  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[3]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.693      ; 1.507      ;
; 0.031  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[10]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.694      ; 1.518      ;
; 0.031  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[1]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.694      ; 1.518      ;
; 0.066  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[1]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.680      ; 1.539      ;
; 0.066  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[5]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.680      ; 1.539      ;
; 0.086  ; proc2:proc|Tstep_Q.T2                 ; proc2:proc|Tstep_Q.T3                                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.634      ; 0.872      ;
; 0.101  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[10]                                                                                   ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.674      ; 1.568      ;
; 0.108  ; proc2:proc|Tstep_Q.T2                 ; proc2:proc|regn:reg_IR|dado[8]                                                                                   ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.634      ; 0.894      ;
; 0.111  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[7]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.667      ; 1.571      ;
; 0.124  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:reg_G|dado[0]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.679      ; 1.596      ;
; 0.237  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[12]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.694      ; 1.724      ;
; 0.237  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[11]                                                                                    ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.694      ; 1.724      ;
; 0.237  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[9]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.694      ; 1.724      ;
; 0.237  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[8]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.694      ; 1.724      ;
; 0.237  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[7]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.694      ; 1.724      ;
; 0.237  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[2]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.694      ; 1.724      ;
; 0.237  ; proc2:proc|Tstep_Q.T4                 ; proc2:proc|regn:DOUT|dado[0]                                                                                     ; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; -0.500       ; 1.694      ; 1.724      ;
; 0.243  ; proc2:proc|programCounter:PC_1|pc[15] ; proc2:proc|programCounter:PC_1|pc[15]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.262  ; proc2:proc|Tstep_Q.T5                 ; proc2:proc|Tstep_Q.T0                                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.634      ; 1.048      ;
; 0.347  ; proc2:proc|regn:reg_IR|dado[15]       ; proc2:proc|W:wren|w                                                                                              ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.628      ; 1.127      ;
; 0.347  ; proc2:proc|Tstep_Q.T0                 ; proc2:proc|Tstep_Q.T1                                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.499      ;
; 0.358  ; proc2:proc|programCounter:PC_1|pc[0]  ; proc2:proc|programCounter:PC_1|pc[0]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; proc2:proc|programCounter:PC_1|pc[1]  ; proc2:proc|programCounter:PC_1|pc[1]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; proc2:proc|W:wren|w                   ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.066      ; 0.564      ;
; 0.360  ; proc2:proc|programCounter:PC_1|pc[9]  ; proc2:proc|programCounter:PC_1|pc[9]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; proc2:proc|programCounter:PC_1|pc[11] ; proc2:proc|programCounter:PC_1|pc[11]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; proc2:proc|programCounter:PC_1|pc[2]  ; proc2:proc|programCounter:PC_1|pc[2]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; proc2:proc|programCounter:PC_1|pc[13] ; proc2:proc|programCounter:PC_1|pc[13]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; proc2:proc|programCounter:PC_1|pc[7]  ; proc2:proc|programCounter:PC_1|pc[7]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; proc2:proc|programCounter:PC_1|pc[4]  ; proc2:proc|programCounter:PC_1|pc[4]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; proc2:proc|programCounter:PC_1|pc[14] ; proc2:proc|programCounter:PC_1|pc[14]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.371  ; proc2:proc|programCounter:PC_1|pc[3]  ; proc2:proc|programCounter:PC_1|pc[3]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; proc2:proc|programCounter:PC_1|pc[6]  ; proc2:proc|programCounter:PC_1|pc[6]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; proc2:proc|programCounter:PC_1|pc[5]  ; proc2:proc|programCounter:PC_1|pc[5]                                                                             ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; proc2:proc|programCounter:PC_1|pc[12] ; proc2:proc|programCounter:PC_1|pc[12]                                                                            ; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 0.000        ; 0.000      ; 0.524      ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; Clock_divider:divider|counter[30] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.355 ; Clock_divider:divider|counter[15] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; Clock_divider:divider|counter[16] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Clock_divider:divider|counter[1]  ; Clock_divider:divider|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Clock_divider:divider|counter[17] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Clock_divider:divider|counter[24] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Clock_divider:divider|counter[26] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Clock_divider:divider|counter[3]  ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Clock_divider:divider|counter[12] ; Clock_divider:divider|counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Clock_divider:divider|counter[13] ; Clock_divider:divider|counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Clock_divider:divider|counter[19] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Clock_divider:divider|counter[22] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Clock_divider:divider|counter[28] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Clock_divider:divider|counter[29] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Clock_divider:divider|counter[14] ; Clock_divider:divider|counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Clock_divider:divider|counter[0]  ; Clock_divider:divider|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Clock_divider:divider|counter[10] ; Clock_divider:divider|counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; Clock_divider:divider|counter[6]  ; Clock_divider:divider|counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.371 ; Clock_divider:divider|counter[2]  ; Clock_divider:divider|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Clock_divider:divider|counter[18] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Clock_divider:divider|counter[23] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Clock_divider:divider|counter[25] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Clock_divider:divider|counter[4]  ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Clock_divider:divider|counter[5]  ; Clock_divider:divider|counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Clock_divider:divider|counter[20] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Clock_divider:divider|counter[21] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Clock_divider:divider|counter[27] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; Clock_divider:divider|counter[7]  ; Clock_divider:divider|counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; Clock_divider:divider|counter[9]  ; Clock_divider:divider|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; Clock_divider:divider|counter[11] ; Clock_divider:divider|counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.436 ; Clock_divider:divider|counter[8]  ; Clock_divider:divider|counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.493 ; Clock_divider:divider|counter[15] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; Clock_divider:divider|counter[16] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Clock_divider:divider|counter[1]  ; Clock_divider:divider|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Clock_divider:divider|counter[17] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Clock_divider:divider|counter[24] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Clock_divider:divider|counter[26] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Clock_divider:divider|counter[29] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Clock_divider:divider|counter[12] ; Clock_divider:divider|counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Clock_divider:divider|counter[28] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Clock_divider:divider|counter[13] ; Clock_divider:divider|counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Clock_divider:divider|counter[3]  ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Clock_divider:divider|counter[19] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; Clock_divider:divider|counter[0]  ; Clock_divider:divider|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; Clock_divider:divider|counter[10] ; Clock_divider:divider|counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.511 ; Clock_divider:divider|counter[23] ; Clock_divider:divider|counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Clock_divider:divider|counter[25] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Clock_divider:divider|counter[2]  ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Clock_divider:divider|counter[18] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Clock_divider:divider|counter[21] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Clock_divider:divider|counter[27] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Clock_divider:divider|counter[5]  ; Clock_divider:divider|counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Clock_divider:divider|counter[4]  ; Clock_divider:divider|counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Clock_divider:divider|counter[20] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; Clock_divider:divider|counter[7]  ; Clock_divider:divider|counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; Clock_divider:divider|counter[9]  ; Clock_divider:divider|counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.519 ; Clock_divider:divider|counter[11] ; Clock_divider:divider|counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.671      ;
; 0.528 ; Clock_divider:divider|counter[15] ; Clock_divider:divider|counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; Clock_divider:divider|counter[16] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Clock_divider:divider|counter[24] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Clock_divider:divider|counter[1]  ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Clock_divider:divider|counter[17] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Clock_divider:divider|counter[26] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Clock_divider:divider|counter[28] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Clock_divider:divider|counter[12] ; Clock_divider:divider|counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Clock_divider:divider|counter[3]  ; Clock_divider:divider|counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Clock_divider:divider|counter[19] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; Clock_divider:divider|counter[0]  ; Clock_divider:divider|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; Clock_divider:divider|counter[10] ; Clock_divider:divider|counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.545 ; Clock_divider:divider|counter[14] ; Clock_divider:divider|counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.698      ;
; 0.546 ; Clock_divider:divider|counter[23] ; Clock_divider:divider|counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Clock_divider:divider|counter[25] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Clock_divider:divider|counter[2]  ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Clock_divider:divider|counter[18] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Clock_divider:divider|counter[27] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Clock_divider:divider|counter[20] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Clock_divider:divider|counter[4]  ; Clock_divider:divider|counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; Clock_divider:divider|counter[7]  ; Clock_divider:divider|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; Clock_divider:divider|counter[9]  ; Clock_divider:divider|counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; Clock_divider:divider|counter[22] ; Clock_divider:divider|counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; Clock_divider:divider|counter[11] ; Clock_divider:divider|counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; Clock_divider:divider|counter[6]  ; Clock_divider:divider|counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.563 ; Clock_divider:divider|counter[15] ; Clock_divider:divider|counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; Clock_divider:divider|counter[16] ; Clock_divider:divider|counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; Clock_divider:divider|counter[24] ; Clock_divider:divider|counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Clock_divider:divider|counter[1]  ; Clock_divider:divider|counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Clock_divider:divider|counter[17] ; Clock_divider:divider|counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Clock_divider:divider|counter[26] ; Clock_divider:divider|counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; Clock_divider:divider|counter[19] ; Clock_divider:divider|counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; Clock_divider:divider|counter[3]  ; Clock_divider:divider|counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; Clock_divider:divider|counter[0]  ; Clock_divider:divider|counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; Clock_divider:divider|counter[10] ; Clock_divider:divider|counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.574 ; Clock_divider:divider|counter[8]  ; Clock_divider:divider|counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.580 ; Clock_divider:divider|counter[14] ; Clock_divider:divider|counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.733      ;
; 0.581 ; Clock_divider:divider|counter[23] ; Clock_divider:divider|counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Clock_divider:divider|counter[25] ; Clock_divider:divider|counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Clock_divider:divider|counter[2]  ; Clock_divider:divider|counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Clock_divider:divider|counter[18] ; Clock_divider:divider|counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; Clock_divider:divider|counter[27] ; Clock_divider:divider|counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; Clock_divider:divider|counter[7]  ; Clock_divider:divider|counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'proc2:proc|regn:reg_IR|dado[10]'                                                                                                                              ;
+-------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.050 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 0.695      ; 1.177      ;
; 0.077 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 0.697      ; 1.148      ;
; 0.117 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 0.678      ; 1.088      ;
; 0.154 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 0.698      ; 1.071      ;
; 0.158 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 0.683      ; 1.048      ;
; 0.193 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 0.695      ; 1.040      ;
; 0.200 ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 0.696      ; 1.032      ;
; 0.407 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.334      ; 1.459      ;
; 0.434 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.336      ; 1.430      ;
; 0.474 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.317      ; 1.370      ;
; 0.485 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.329      ; 1.376      ;
; 0.511 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.337      ; 1.353      ;
; 0.512 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.331      ; 1.347      ;
; 0.515 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.322      ; 1.330      ;
; 0.550 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.334      ; 1.322      ;
; 0.550 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.334      ; 1.316      ;
; 0.552 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.312      ; 1.287      ;
; 0.557 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.335      ; 1.314      ;
; 0.577 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.336      ; 1.287      ;
; 0.581 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.334      ; 1.285      ;
; 0.589 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.332      ; 1.270      ;
; 0.593 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.317      ; 1.247      ;
; 0.608 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.336      ; 1.256      ;
; 0.617 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.317      ; 1.227      ;
; 0.628 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.329      ; 1.239      ;
; 0.635 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.330      ; 1.231      ;
; 0.648 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.317      ; 1.196      ;
; 0.654 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.337      ; 1.210      ;
; 0.658 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.322      ; 1.187      ;
; 0.685 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.337      ; 1.179      ;
; 0.689 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.322      ; 1.156      ;
; 0.693 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.334      ; 1.179      ;
; 0.700 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.335      ; 1.171      ;
; 0.702 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.334      ; 1.164      ;
; 0.724 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.334      ; 1.148      ;
; 0.729 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.336      ; 1.135      ;
; 0.731 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.335      ; 1.140      ;
; 0.769 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.317      ; 1.075      ;
; 0.806 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.337      ; 1.058      ;
; 0.810 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.322      ; 1.035      ;
; 0.845 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.334      ; 1.027      ;
; 0.852 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 1.000        ; 1.335      ; 1.019      ;
+-------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'proc2:proc|regn:reg_IR|dado[10]'                                                                                                                                ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.411 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.335      ; 0.924      ;
; -0.402 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.334      ; 0.932      ;
; -0.382 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.322      ; 0.940      ;
; -0.374 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.337      ; 0.963      ;
; -0.337 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.317      ; 0.980      ;
; -0.296 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.336      ; 1.040      ;
; -0.273 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.335      ; 1.062      ;
; -0.265 ; proc2:proc|regn:reg_IR|dado[15] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.334      ; 1.069      ;
; -0.264 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.334      ; 1.070      ;
; -0.244 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.322      ; 1.078      ;
; -0.239 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.335      ; 1.096      ;
; -0.236 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.337      ; 1.101      ;
; -0.230 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.334      ; 1.104      ;
; -0.210 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.322      ; 1.112      ;
; -0.202 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.337      ; 1.135      ;
; -0.199 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.317      ; 1.118      ;
; -0.165 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.317      ; 1.152      ;
; -0.158 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.336      ; 1.178      ;
; -0.127 ; proc2:proc|regn:reg_IR|dado[13] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.334      ; 1.207      ;
; -0.124 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.336      ; 1.212      ;
; -0.099 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.330      ; 1.231      ;
; -0.093 ; proc2:proc|regn:reg_IR|dado[14] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.334      ; 1.241      ;
; -0.090 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.329      ; 1.239      ;
; -0.070 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.317      ; 1.247      ;
; -0.062 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.332      ; 1.270      ;
; -0.025 ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.312      ; 1.287      ;
; -0.021 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.335      ; 1.314      ;
; -0.012 ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.334      ; 1.322      ;
; 0.008  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.322      ; 1.330      ;
; 0.016  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.331      ; 1.347      ;
; 0.016  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.337      ; 1.353      ;
; 0.047  ; proc2:proc|Tstep_Q.T5           ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.329      ; 1.376      ;
; 0.053  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.317      ; 1.370      ;
; 0.094  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.336      ; 1.430      ;
; 0.125  ; proc2:proc|regn:reg_IR|dado[12] ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 1.334      ; 1.459      ;
; 0.336  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[5] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 0.696      ; 1.032      ;
; 0.345  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[4] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 0.695      ; 1.040      ;
; 0.365  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[6] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 0.683      ; 1.048      ;
; 0.373  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[2] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 0.698      ; 1.071      ;
; 0.410  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[1] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 0.678      ; 1.088      ;
; 0.451  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[0] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 0.697      ; 1.148      ;
; 0.482  ; proc2:proc|Tstep_Q.T3           ; proc2:proc|dec3to8:decX|Y[3] ; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 0.000        ; 0.695      ; 1.177      ;
+--------+---------------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_divider:divider|clock_out'                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|ram:memDados|altsyncram:altsyncram_component|altsyncram_l4d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|rom:memInst|altsyncram:altsyncram_component|altsyncram_f281:auto_generated|ram_block1a0~porta_address_reg4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|F:F_1|f                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T0                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T1                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T2                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:divider|clock_out ; Rise       ; proc2:proc|Tstep_Q.T2                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|clock_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|clock_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Clock_divider:divider|counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|clock_out|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|clock_out|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divider|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divider|counter[21]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc2:proc|Tstep_Q.T1'                                                                          ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[2]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[2]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc2:proc|Select[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc|Selector1~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc|Selector1~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Fall       ; proc|Selector1~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc|Tstep_Q.T1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T1 ; Rise       ; proc|Tstep_Q.T1|regout           ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc2:proc|Tstep_Q.T4'                                                                          ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc2:proc|ALU_op[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc2:proc|ALU_op[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc2:proc|ALU_op[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc2:proc|ALU_op[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[2]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[2]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc2:proc|Select[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|ALU_op[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|ALU_op[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|ALU_op[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|ALU_op[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2|datab                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|G_in~2|datab                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|Selector1~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|Selector1~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Fall       ; proc|Selector1~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|Tstep_Q.T4|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|Tstep_Q.T4 ; Rise       ; proc|Tstep_Q.T4|regout           ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc2:proc|regn:reg_IR|dado[10]'                                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[2]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[2]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[3]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[3]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[4]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[4]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[5]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[5]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[6]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc2:proc|dec3to8:decX|Y[6]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Mux0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[2]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[2]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[3]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[3]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|decX|Y[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|reg_IR|dado[10]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc2:proc|regn:reg_IR|dado[10] ; Rise       ; proc|reg_IR|dado[10]|regout      ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; HEX0[*]   ; Clock_divider:divider|clock_out ; 5.010 ; 5.010 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[0]  ; Clock_divider:divider|clock_out ; 5.010 ; 5.010 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[1]  ; Clock_divider:divider|clock_out ; 4.960 ; 4.960 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[2]  ; Clock_divider:divider|clock_out ; 4.970 ; 4.970 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[3]  ; Clock_divider:divider|clock_out ; 4.877 ; 4.877 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[4]  ; Clock_divider:divider|clock_out ; 4.882 ; 4.882 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[5]  ; Clock_divider:divider|clock_out ; 4.873 ; 4.873 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[6]  ; Clock_divider:divider|clock_out ; 4.863 ; 4.863 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX1[*]   ; Clock_divider:divider|clock_out ; 6.115 ; 6.115 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[0]  ; Clock_divider:divider|clock_out ; 5.671 ; 5.671 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[1]  ; Clock_divider:divider|clock_out ; 5.731 ; 5.731 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[2]  ; Clock_divider:divider|clock_out ; 5.796 ; 5.796 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[3]  ; Clock_divider:divider|clock_out ; 6.115 ; 6.115 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[4]  ; Clock_divider:divider|clock_out ; 5.163 ; 5.163 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[5]  ; Clock_divider:divider|clock_out ; 5.771 ; 5.771 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[6]  ; Clock_divider:divider|clock_out ; 5.312 ; 5.312 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX2[*]   ; Clock_divider:divider|clock_out ; 5.710 ; 5.710 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[0]  ; Clock_divider:divider|clock_out ; 5.174 ; 5.174 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[1]  ; Clock_divider:divider|clock_out ; 5.710 ; 5.710 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[2]  ; Clock_divider:divider|clock_out ; 5.088 ; 5.088 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[3]  ; Clock_divider:divider|clock_out ; 5.086 ; 5.086 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[4]  ; Clock_divider:divider|clock_out ; 5.047 ; 5.047 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[5]  ; Clock_divider:divider|clock_out ; 5.340 ; 5.340 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[6]  ; Clock_divider:divider|clock_out ; 5.628 ; 5.628 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX3[*]   ; Clock_divider:divider|clock_out ; 6.553 ; 6.553 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[0]  ; Clock_divider:divider|clock_out ; 5.635 ; 5.635 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[1]  ; Clock_divider:divider|clock_out ; 5.436 ; 5.436 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[2]  ; Clock_divider:divider|clock_out ; 6.553 ; 6.553 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[3]  ; Clock_divider:divider|clock_out ; 6.296 ; 6.296 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[4]  ; Clock_divider:divider|clock_out ; 4.999 ; 4.999 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[5]  ; Clock_divider:divider|clock_out ; 5.531 ; 5.531 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[6]  ; Clock_divider:divider|clock_out ; 5.078 ; 5.078 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX4[*]   ; Clock_divider:divider|clock_out ; 5.810 ; 5.810 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[0]  ; Clock_divider:divider|clock_out ; 5.232 ; 5.232 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[1]  ; Clock_divider:divider|clock_out ; 5.412 ; 5.412 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[2]  ; Clock_divider:divider|clock_out ; 4.958 ; 4.958 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[3]  ; Clock_divider:divider|clock_out ; 5.810 ; 5.810 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[4]  ; Clock_divider:divider|clock_out ; 5.241 ; 5.241 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[5]  ; Clock_divider:divider|clock_out ; 5.358 ; 5.358 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[6]  ; Clock_divider:divider|clock_out ; 5.083 ; 5.083 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX5[*]   ; Clock_divider:divider|clock_out ; 5.751 ; 5.751 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[0]  ; Clock_divider:divider|clock_out ; 4.664 ; 4.664 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[1]  ; Clock_divider:divider|clock_out ; 4.629 ; 4.629 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[2]  ; Clock_divider:divider|clock_out ; 5.751 ; 5.751 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[3]  ; Clock_divider:divider|clock_out ; 4.494 ; 4.494 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[4]  ; Clock_divider:divider|clock_out ; 4.518 ; 4.518 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[5]  ; Clock_divider:divider|clock_out ; 5.160 ; 5.160 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[6]  ; Clock_divider:divider|clock_out ; 5.661 ; 5.661 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX6[*]   ; Clock_divider:divider|clock_out ; 5.396 ; 5.396 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[0]  ; Clock_divider:divider|clock_out ; 4.843 ; 4.843 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[1]  ; Clock_divider:divider|clock_out ; 5.082 ; 5.082 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[2]  ; Clock_divider:divider|clock_out ; 4.926 ; 4.926 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[3]  ; Clock_divider:divider|clock_out ; 5.102 ; 5.102 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[4]  ; Clock_divider:divider|clock_out ; 5.246 ; 5.246 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[5]  ; Clock_divider:divider|clock_out ; 5.116 ; 5.116 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[6]  ; Clock_divider:divider|clock_out ; 5.396 ; 5.396 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX7[*]   ; Clock_divider:divider|clock_out ; 5.220 ; 5.220 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[0]  ; Clock_divider:divider|clock_out ; 5.182 ; 5.182 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[1]  ; Clock_divider:divider|clock_out ; 5.085 ; 5.085 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[2]  ; Clock_divider:divider|clock_out ; 4.953 ; 4.953 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[3]  ; Clock_divider:divider|clock_out ; 4.886 ; 4.886 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[4]  ; Clock_divider:divider|clock_out ; 5.204 ; 5.204 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[5]  ; Clock_divider:divider|clock_out ; 5.220 ; 5.220 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[6]  ; Clock_divider:divider|clock_out ; 4.979 ; 4.979 ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; Clock_divider:divider|clock_out ; 6.384 ; 6.384 ; Rise       ; Clock_divider:divider|clock_out ;
;  LEDG[0]  ; Clock_divider:divider|clock_out ; 6.384 ; 6.384 ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ; 4.925 ;       ; Rise       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ; 4.925 ;       ; Rise       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ;       ; 4.925 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ;       ; 4.925 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 4.537 ; 4.537 ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 4.537 ; 4.537 ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 4.537 ; 4.537 ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 4.537 ; 4.537 ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; HEX0[*]   ; Clock_divider:divider|clock_out ; 4.770 ; 4.770 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[0]  ; Clock_divider:divider|clock_out ; 4.909 ; 4.909 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[1]  ; Clock_divider:divider|clock_out ; 4.867 ; 4.867 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[2]  ; Clock_divider:divider|clock_out ; 4.876 ; 4.876 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[3]  ; Clock_divider:divider|clock_out ; 4.780 ; 4.780 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[4]  ; Clock_divider:divider|clock_out ; 4.780 ; 4.780 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[5]  ; Clock_divider:divider|clock_out ; 4.770 ; 4.770 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[6]  ; Clock_divider:divider|clock_out ; 4.771 ; 4.771 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX1[*]   ; Clock_divider:divider|clock_out ; 5.113 ; 5.113 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[0]  ; Clock_divider:divider|clock_out ; 5.623 ; 5.623 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[1]  ; Clock_divider:divider|clock_out ; 5.678 ; 5.678 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[2]  ; Clock_divider:divider|clock_out ; 5.741 ; 5.741 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[3]  ; Clock_divider:divider|clock_out ; 6.063 ; 6.063 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[4]  ; Clock_divider:divider|clock_out ; 5.113 ; 5.113 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[5]  ; Clock_divider:divider|clock_out ; 5.723 ; 5.723 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[6]  ; Clock_divider:divider|clock_out ; 5.261 ; 5.261 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX2[*]   ; Clock_divider:divider|clock_out ; 4.933 ; 4.933 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[0]  ; Clock_divider:divider|clock_out ; 5.060 ; 5.060 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[1]  ; Clock_divider:divider|clock_out ; 5.596 ; 5.596 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[2]  ; Clock_divider:divider|clock_out ; 4.971 ; 4.971 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[3]  ; Clock_divider:divider|clock_out ; 4.975 ; 4.975 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[4]  ; Clock_divider:divider|clock_out ; 4.933 ; 4.933 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[5]  ; Clock_divider:divider|clock_out ; 5.224 ; 5.224 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[6]  ; Clock_divider:divider|clock_out ; 5.516 ; 5.516 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX3[*]   ; Clock_divider:divider|clock_out ; 4.820 ; 4.820 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[0]  ; Clock_divider:divider|clock_out ; 5.554 ; 5.554 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[1]  ; Clock_divider:divider|clock_out ; 5.256 ; 5.256 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[2]  ; Clock_divider:divider|clock_out ; 6.144 ; 6.144 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[3]  ; Clock_divider:divider|clock_out ; 5.886 ; 5.886 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[4]  ; Clock_divider:divider|clock_out ; 4.820 ; 4.820 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[5]  ; Clock_divider:divider|clock_out ; 5.119 ; 5.119 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[6]  ; Clock_divider:divider|clock_out ; 4.896 ; 4.896 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX4[*]   ; Clock_divider:divider|clock_out ; 4.552 ; 4.552 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[0]  ; Clock_divider:divider|clock_out ; 4.552 ; 4.552 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[1]  ; Clock_divider:divider|clock_out ; 4.975 ; 4.975 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[2]  ; Clock_divider:divider|clock_out ; 4.795 ; 4.795 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[3]  ; Clock_divider:divider|clock_out ; 5.523 ; 5.523 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[4]  ; Clock_divider:divider|clock_out ; 5.177 ; 5.177 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[5]  ; Clock_divider:divider|clock_out ; 5.290 ; 5.290 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[6]  ; Clock_divider:divider|clock_out ; 5.009 ; 5.009 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX5[*]   ; Clock_divider:divider|clock_out ; 4.327 ; 4.327 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[0]  ; Clock_divider:divider|clock_out ; 4.496 ; 4.496 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[1]  ; Clock_divider:divider|clock_out ; 4.458 ; 4.458 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[2]  ; Clock_divider:divider|clock_out ; 4.898 ; 4.898 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[3]  ; Clock_divider:divider|clock_out ; 4.327 ; 4.327 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[4]  ; Clock_divider:divider|clock_out ; 4.386 ; 4.386 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[5]  ; Clock_divider:divider|clock_out ; 4.988 ; 4.988 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[6]  ; Clock_divider:divider|clock_out ; 4.802 ; 4.802 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX6[*]   ; Clock_divider:divider|clock_out ; 4.396 ; 4.396 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[0]  ; Clock_divider:divider|clock_out ; 4.396 ; 4.396 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[1]  ; Clock_divider:divider|clock_out ; 4.526 ; 4.526 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[2]  ; Clock_divider:divider|clock_out ; 4.477 ; 4.477 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[3]  ; Clock_divider:divider|clock_out ; 4.646 ; 4.646 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[4]  ; Clock_divider:divider|clock_out ; 4.795 ; 4.795 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[5]  ; Clock_divider:divider|clock_out ; 4.665 ; 4.665 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[6]  ; Clock_divider:divider|clock_out ; 4.937 ; 4.937 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX7[*]   ; Clock_divider:divider|clock_out ; 4.414 ; 4.414 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[0]  ; Clock_divider:divider|clock_out ; 4.765 ; 4.765 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[1]  ; Clock_divider:divider|clock_out ; 4.670 ; 4.670 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[2]  ; Clock_divider:divider|clock_out ; 4.540 ; 4.540 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[3]  ; Clock_divider:divider|clock_out ; 4.471 ; 4.471 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[4]  ; Clock_divider:divider|clock_out ; 4.788 ; 4.788 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[5]  ; Clock_divider:divider|clock_out ; 4.796 ; 4.796 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[6]  ; Clock_divider:divider|clock_out ; 4.414 ; 4.414 ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; Clock_divider:divider|clock_out ; 5.367 ; 5.367 ; Rise       ; Clock_divider:divider|clock_out ;
;  LEDG[0]  ; Clock_divider:divider|clock_out ; 5.367 ; 5.367 ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ; 4.925 ;       ; Rise       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ; 4.925 ;       ; Rise       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ;       ; 4.925 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ;       ; 4.925 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 4.409 ; 4.537 ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 4.409 ; 4.537 ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 4.537 ; 4.409 ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 4.537 ; 4.409 ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+----------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -11.430   ; -3.296  ; -0.887   ; -0.583  ; -2.000              ;
;  CLOCK_50                        ; -3.339    ; 0.243   ; N/A      ; N/A     ; -1.380              ;
;  Clock_divider:divider|clock_out ; -11.430   ; -2.269  ; N/A      ; N/A     ; -2.000              ;
;  proc2:proc|Tstep_Q.T1           ; -1.198    ; -2.882  ; N/A      ; N/A     ; 0.500               ;
;  proc2:proc|Tstep_Q.T4           ; -1.189    ; -2.891  ; N/A      ; N/A     ; 0.500               ;
;  proc2:proc|regn:reg_IR|dado[10] ; 0.494     ; -3.296  ; -0.887   ; -0.583  ; 0.500               ;
; Design-wide TNS                  ; -1500.313 ; -56.142 ; -5.121   ; -3.022  ; -419.61             ;
;  CLOCK_50                        ; -101.405  ; 0.000   ; N/A      ; N/A     ; -33.380             ;
;  Clock_divider:divider|clock_out ; -1390.447 ; -20.108 ; N/A      ; N/A     ; -386.230            ;
;  proc2:proc|Tstep_Q.T1           ; -3.961    ; -10.838 ; N/A      ; N/A     ; 0.000               ;
;  proc2:proc|Tstep_Q.T4           ; -4.500    ; -11.620 ; N/A      ; N/A     ; 0.000               ;
;  proc2:proc|regn:reg_IR|dado[10] ; 0.000     ; -16.692 ; -5.121   ; -3.022  ; 0.000               ;
+----------------------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; HEX0[*]   ; Clock_divider:divider|clock_out ; 9.347  ; 9.347  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[0]  ; Clock_divider:divider|clock_out ; 9.347  ; 9.347  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[1]  ; Clock_divider:divider|clock_out ; 9.293  ; 9.293  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[2]  ; Clock_divider:divider|clock_out ; 9.280  ; 9.280  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[3]  ; Clock_divider:divider|clock_out ; 9.084  ; 9.084  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[4]  ; Clock_divider:divider|clock_out ; 9.083  ; 9.083  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[5]  ; Clock_divider:divider|clock_out ; 9.074  ; 9.074  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[6]  ; Clock_divider:divider|clock_out ; 9.068  ; 9.068  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX1[*]   ; Clock_divider:divider|clock_out ; 11.755 ; 11.755 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[0]  ; Clock_divider:divider|clock_out ; 10.745 ; 10.745 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[1]  ; Clock_divider:divider|clock_out ; 10.922 ; 10.922 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[2]  ; Clock_divider:divider|clock_out ; 11.153 ; 11.153 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[3]  ; Clock_divider:divider|clock_out ; 11.755 ; 11.755 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[4]  ; Clock_divider:divider|clock_out ; 9.622  ; 9.622  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[5]  ; Clock_divider:divider|clock_out ; 10.861 ; 10.861 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[6]  ; Clock_divider:divider|clock_out ; 9.977  ; 9.977  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX2[*]   ; Clock_divider:divider|clock_out ; 10.903 ; 10.903 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[0]  ; Clock_divider:divider|clock_out ; 9.737  ; 9.737  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[1]  ; Clock_divider:divider|clock_out ; 10.903 ; 10.903 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[2]  ; Clock_divider:divider|clock_out ; 9.534  ; 9.534  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[3]  ; Clock_divider:divider|clock_out ; 9.548  ; 9.548  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[4]  ; Clock_divider:divider|clock_out ; 9.475  ; 9.475  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[5]  ; Clock_divider:divider|clock_out ; 10.198 ; 10.198 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[6]  ; Clock_divider:divider|clock_out ; 10.632 ; 10.632 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX3[*]   ; Clock_divider:divider|clock_out ; 12.569 ; 12.569 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[0]  ; Clock_divider:divider|clock_out ; 10.917 ; 10.917 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[1]  ; Clock_divider:divider|clock_out ; 10.468 ; 10.468 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[2]  ; Clock_divider:divider|clock_out ; 12.569 ; 12.569 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[3]  ; Clock_divider:divider|clock_out ; 12.139 ; 12.139 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[4]  ; Clock_divider:divider|clock_out ; 9.370  ; 9.370  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[5]  ; Clock_divider:divider|clock_out ; 10.594 ; 10.594 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[6]  ; Clock_divider:divider|clock_out ; 9.651  ; 9.651  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX4[*]   ; Clock_divider:divider|clock_out ; 11.007 ; 11.007 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[0]  ; Clock_divider:divider|clock_out ; 9.980  ; 9.980  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[1]  ; Clock_divider:divider|clock_out ; 10.284 ; 10.284 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[2]  ; Clock_divider:divider|clock_out ; 9.424  ; 9.424  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[3]  ; Clock_divider:divider|clock_out ; 11.007 ; 11.007 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[4]  ; Clock_divider:divider|clock_out ; 10.052 ; 10.052 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[5]  ; Clock_divider:divider|clock_out ; 10.226 ; 10.226 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[6]  ; Clock_divider:divider|clock_out ; 9.616  ; 9.616  ; Rise       ; Clock_divider:divider|clock_out ;
; HEX5[*]   ; Clock_divider:divider|clock_out ; 11.118 ; 11.118 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[0]  ; Clock_divider:divider|clock_out ; 8.731  ; 8.731  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[1]  ; Clock_divider:divider|clock_out ; 8.689  ; 8.689  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[2]  ; Clock_divider:divider|clock_out ; 11.118 ; 11.118 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[3]  ; Clock_divider:divider|clock_out ; 8.357  ; 8.357  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[4]  ; Clock_divider:divider|clock_out ; 8.436  ; 8.436  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[5]  ; Clock_divider:divider|clock_out ; 9.607  ; 9.607  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[6]  ; Clock_divider:divider|clock_out ; 10.896 ; 10.896 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX6[*]   ; Clock_divider:divider|clock_out ; 10.058 ; 10.058 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[0]  ; Clock_divider:divider|clock_out ; 9.050  ; 9.050  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[1]  ; Clock_divider:divider|clock_out ; 9.635  ; 9.635  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[2]  ; Clock_divider:divider|clock_out ; 9.249  ; 9.249  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[3]  ; Clock_divider:divider|clock_out ; 9.704  ; 9.704  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[4]  ; Clock_divider:divider|clock_out ; 9.748  ; 9.748  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[5]  ; Clock_divider:divider|clock_out ; 9.731  ; 9.731  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[6]  ; Clock_divider:divider|clock_out ; 10.058 ; 10.058 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX7[*]   ; Clock_divider:divider|clock_out ; 9.988  ; 9.988  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[0]  ; Clock_divider:divider|clock_out ; 9.938  ; 9.938  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[1]  ; Clock_divider:divider|clock_out ; 9.677  ; 9.677  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[2]  ; Clock_divider:divider|clock_out ; 9.385  ; 9.385  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[3]  ; Clock_divider:divider|clock_out ; 9.228  ; 9.228  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[4]  ; Clock_divider:divider|clock_out ; 9.988  ; 9.988  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[5]  ; Clock_divider:divider|clock_out ; 9.964  ; 9.964  ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[6]  ; Clock_divider:divider|clock_out ; 9.414  ; 9.414  ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; Clock_divider:divider|clock_out ; 12.969 ; 12.969 ; Rise       ; Clock_divider:divider|clock_out ;
;  LEDG[0]  ; Clock_divider:divider|clock_out ; 12.969 ; 12.969 ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ; 10.169 ;        ; Rise       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ; 10.169 ;        ; Rise       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ;        ; 10.169 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ;        ; 10.169 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 9.269  ; 9.269  ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 9.269  ; 9.269  ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 9.269  ; 9.269  ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 9.269  ; 9.269  ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; HEX0[*]   ; Clock_divider:divider|clock_out ; 4.770 ; 4.770 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[0]  ; Clock_divider:divider|clock_out ; 4.909 ; 4.909 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[1]  ; Clock_divider:divider|clock_out ; 4.867 ; 4.867 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[2]  ; Clock_divider:divider|clock_out ; 4.876 ; 4.876 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[3]  ; Clock_divider:divider|clock_out ; 4.780 ; 4.780 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[4]  ; Clock_divider:divider|clock_out ; 4.780 ; 4.780 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[5]  ; Clock_divider:divider|clock_out ; 4.770 ; 4.770 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX0[6]  ; Clock_divider:divider|clock_out ; 4.771 ; 4.771 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX1[*]   ; Clock_divider:divider|clock_out ; 5.113 ; 5.113 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[0]  ; Clock_divider:divider|clock_out ; 5.623 ; 5.623 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[1]  ; Clock_divider:divider|clock_out ; 5.678 ; 5.678 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[2]  ; Clock_divider:divider|clock_out ; 5.741 ; 5.741 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[3]  ; Clock_divider:divider|clock_out ; 6.063 ; 6.063 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[4]  ; Clock_divider:divider|clock_out ; 5.113 ; 5.113 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[5]  ; Clock_divider:divider|clock_out ; 5.723 ; 5.723 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX1[6]  ; Clock_divider:divider|clock_out ; 5.261 ; 5.261 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX2[*]   ; Clock_divider:divider|clock_out ; 4.933 ; 4.933 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[0]  ; Clock_divider:divider|clock_out ; 5.060 ; 5.060 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[1]  ; Clock_divider:divider|clock_out ; 5.596 ; 5.596 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[2]  ; Clock_divider:divider|clock_out ; 4.971 ; 4.971 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[3]  ; Clock_divider:divider|clock_out ; 4.975 ; 4.975 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[4]  ; Clock_divider:divider|clock_out ; 4.933 ; 4.933 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[5]  ; Clock_divider:divider|clock_out ; 5.224 ; 5.224 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX2[6]  ; Clock_divider:divider|clock_out ; 5.516 ; 5.516 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX3[*]   ; Clock_divider:divider|clock_out ; 4.820 ; 4.820 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[0]  ; Clock_divider:divider|clock_out ; 5.554 ; 5.554 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[1]  ; Clock_divider:divider|clock_out ; 5.256 ; 5.256 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[2]  ; Clock_divider:divider|clock_out ; 6.144 ; 6.144 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[3]  ; Clock_divider:divider|clock_out ; 5.886 ; 5.886 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[4]  ; Clock_divider:divider|clock_out ; 4.820 ; 4.820 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[5]  ; Clock_divider:divider|clock_out ; 5.119 ; 5.119 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX3[6]  ; Clock_divider:divider|clock_out ; 4.896 ; 4.896 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX4[*]   ; Clock_divider:divider|clock_out ; 4.552 ; 4.552 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[0]  ; Clock_divider:divider|clock_out ; 4.552 ; 4.552 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[1]  ; Clock_divider:divider|clock_out ; 4.975 ; 4.975 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[2]  ; Clock_divider:divider|clock_out ; 4.795 ; 4.795 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[3]  ; Clock_divider:divider|clock_out ; 5.523 ; 5.523 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[4]  ; Clock_divider:divider|clock_out ; 5.177 ; 5.177 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[5]  ; Clock_divider:divider|clock_out ; 5.290 ; 5.290 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX4[6]  ; Clock_divider:divider|clock_out ; 5.009 ; 5.009 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX5[*]   ; Clock_divider:divider|clock_out ; 4.327 ; 4.327 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[0]  ; Clock_divider:divider|clock_out ; 4.496 ; 4.496 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[1]  ; Clock_divider:divider|clock_out ; 4.458 ; 4.458 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[2]  ; Clock_divider:divider|clock_out ; 4.898 ; 4.898 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[3]  ; Clock_divider:divider|clock_out ; 4.327 ; 4.327 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[4]  ; Clock_divider:divider|clock_out ; 4.386 ; 4.386 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[5]  ; Clock_divider:divider|clock_out ; 4.988 ; 4.988 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX5[6]  ; Clock_divider:divider|clock_out ; 4.802 ; 4.802 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX6[*]   ; Clock_divider:divider|clock_out ; 4.396 ; 4.396 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[0]  ; Clock_divider:divider|clock_out ; 4.396 ; 4.396 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[1]  ; Clock_divider:divider|clock_out ; 4.526 ; 4.526 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[2]  ; Clock_divider:divider|clock_out ; 4.477 ; 4.477 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[3]  ; Clock_divider:divider|clock_out ; 4.646 ; 4.646 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[4]  ; Clock_divider:divider|clock_out ; 4.795 ; 4.795 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[5]  ; Clock_divider:divider|clock_out ; 4.665 ; 4.665 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX6[6]  ; Clock_divider:divider|clock_out ; 4.937 ; 4.937 ; Rise       ; Clock_divider:divider|clock_out ;
; HEX7[*]   ; Clock_divider:divider|clock_out ; 4.414 ; 4.414 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[0]  ; Clock_divider:divider|clock_out ; 4.765 ; 4.765 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[1]  ; Clock_divider:divider|clock_out ; 4.670 ; 4.670 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[2]  ; Clock_divider:divider|clock_out ; 4.540 ; 4.540 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[3]  ; Clock_divider:divider|clock_out ; 4.471 ; 4.471 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[4]  ; Clock_divider:divider|clock_out ; 4.788 ; 4.788 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[5]  ; Clock_divider:divider|clock_out ; 4.796 ; 4.796 ; Rise       ; Clock_divider:divider|clock_out ;
;  HEX7[6]  ; Clock_divider:divider|clock_out ; 4.414 ; 4.414 ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; Clock_divider:divider|clock_out ; 5.367 ; 5.367 ; Rise       ; Clock_divider:divider|clock_out ;
;  LEDG[0]  ; Clock_divider:divider|clock_out ; 5.367 ; 5.367 ; Rise       ; Clock_divider:divider|clock_out ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ; 4.925 ;       ; Rise       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ; 4.925 ;       ; Rise       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|Tstep_Q.T4           ;       ; 4.925 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
;  LEDG[0]  ; proc2:proc|Tstep_Q.T4           ;       ; 4.925 ; Fall       ; proc2:proc|Tstep_Q.T4           ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 4.409 ; 4.537 ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 4.409 ; 4.537 ; Rise       ; proc2:proc|regn:reg_IR|dado[10] ;
; LEDG[*]   ; proc2:proc|regn:reg_IR|dado[10] ; 4.537 ; 4.409 ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
;  LEDG[0]  ; proc2:proc|regn:reg_IR|dado[10] ; 4.537 ; 4.409 ; Fall       ; proc2:proc|regn:reg_IR|dado[10] ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; CLOCK_50                        ; CLOCK_50                        ; 1482     ; 0        ; 0        ; 0        ;
; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 54381    ; 0        ; 0        ; 0        ;
; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; 118      ; 6        ; 0        ; 0        ;
; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 42209    ; 1        ; 0        ; 0        ;
; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 42248    ; 186      ; 0        ; 0        ;
; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 12       ; 0        ; 0        ; 0        ;
; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 6        ; 6        ; 0        ; 0        ;
; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1           ; 69       ; 0        ; 0        ; 0        ;
; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T1           ; 2        ; 2        ; 0        ; 0        ;
; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1           ; 8        ; 8        ; 0        ; 0        ;
; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4           ; 69       ; 0        ; 3        ; 0        ;
; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T4           ; 2        ; 2        ; 0        ; 0        ;
; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4           ; 8        ; 8        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; CLOCK_50                        ; CLOCK_50                        ; 1482     ; 0        ; 0        ; 0        ;
; Clock_divider:divider|clock_out ; Clock_divider:divider|clock_out ; 54381    ; 0        ; 0        ; 0        ;
; proc2:proc|regn:reg_IR|dado[10] ; Clock_divider:divider|clock_out ; 118      ; 6        ; 0        ; 0        ;
; proc2:proc|Tstep_Q.T1           ; Clock_divider:divider|clock_out ; 42209    ; 1        ; 0        ; 0        ;
; proc2:proc|Tstep_Q.T4           ; Clock_divider:divider|clock_out ; 42248    ; 186      ; 0        ; 0        ;
; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 12       ; 0        ; 0        ; 0        ;
; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|regn:reg_IR|dado[10] ; 6        ; 6        ; 0        ; 0        ;
; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T1           ; 69       ; 0        ; 0        ; 0        ;
; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T1           ; 2        ; 2        ; 0        ; 0        ;
; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T1           ; 8        ; 8        ; 0        ; 0        ;
; Clock_divider:divider|clock_out ; proc2:proc|Tstep_Q.T4           ; 69       ; 0        ; 3        ; 0        ;
; proc2:proc|regn:reg_IR|dado[10] ; proc2:proc|Tstep_Q.T4           ; 2        ; 2        ; 0        ; 0        ;
; proc2:proc|Tstep_Q.T4           ; proc2:proc|Tstep_Q.T4           ; 8        ; 8        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 63       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; Clock_divider:divider|clock_out ; proc2:proc|regn:reg_IR|dado[10] ; 63       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 235   ; 235  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 11 18:47:38 2022
Info: Command: quartus_sta pratica2_final -c pratica2_final
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica2_final.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_divider:divider|clock_out Clock_divider:divider|clock_out
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name proc2:proc|regn:reg_IR|dado[10] proc2:proc|regn:reg_IR|dado[10]
    Info (332105): create_clock -period 1.000 -name proc2:proc|Tstep_Q.T1 proc2:proc|Tstep_Q.T1
    Info (332105): create_clock -period 1.000 -name proc2:proc|Tstep_Q.T4 proc2:proc|Tstep_Q.T4
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.430
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.430     -1390.447 Clock_divider:divider|clock_out 
    Info (332119):    -3.339      -101.405 CLOCK_50 
    Info (332119):    -1.198        -3.961 proc2:proc|Tstep_Q.T1 
    Info (332119):    -1.189        -4.500 proc2:proc|Tstep_Q.T4 
    Info (332119):     0.494         0.000 proc2:proc|regn:reg_IR|dado[10] 
Info (332146): Worst-case hold slack is -3.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.296       -16.692 proc2:proc|regn:reg_IR|dado[10] 
    Info (332119):    -2.891       -11.620 proc2:proc|Tstep_Q.T4 
    Info (332119):    -2.882       -10.838 proc2:proc|Tstep_Q.T1 
    Info (332119):    -2.269       -16.992 Clock_divider:divider|clock_out 
    Info (332119):     0.531         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.887
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.887        -5.121 proc2:proc|regn:reg_IR|dado[10] 
Info (332146): Worst-case removal slack is -0.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.583        -3.022 proc2:proc|regn:reg_IR|dado[10] 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -386.230 Clock_divider:divider|clock_out 
    Info (332119):    -1.380       -33.380 CLOCK_50 
    Info (332119):     0.500         0.000 proc2:proc|Tstep_Q.T1 
    Info (332119):     0.500         0.000 proc2:proc|Tstep_Q.T4 
    Info (332119):     0.500         0.000 proc2:proc|regn:reg_IR|dado[10] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.985
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.985      -572.072 Clock_divider:divider|clock_out 
    Info (332119):    -0.952       -27.965 CLOCK_50 
    Info (332119):    -0.052        -0.052 proc2:proc|Tstep_Q.T4 
    Info (332119):    -0.036        -0.036 proc2:proc|Tstep_Q.T1 
    Info (332119):     0.943         0.000 proc2:proc|regn:reg_IR|dado[10] 
Info (332146): Worst-case hold slack is -1.829
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.829        -9.642 proc2:proc|regn:reg_IR|dado[10] 
    Info (332119):    -1.673        -6.358 proc2:proc|Tstep_Q.T1 
    Info (332119):    -1.657        -6.516 proc2:proc|Tstep_Q.T4 
    Info (332119):    -1.459       -20.108 Clock_divider:divider|clock_out 
    Info (332119):     0.243         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 0.050
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.050         0.000 proc2:proc|regn:reg_IR|dado[10] 
Info (332146): Worst-case removal slack is -0.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.411        -2.467 proc2:proc|regn:reg_IR|dado[10] 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -386.230 Clock_divider:divider|clock_out 
    Info (332119):    -1.380       -33.380 CLOCK_50 
    Info (332119):     0.500         0.000 proc2:proc|Tstep_Q.T1 
    Info (332119):     0.500         0.000 proc2:proc|Tstep_Q.T4 
    Info (332119):     0.500         0.000 proc2:proc|regn:reg_IR|dado[10] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4561 megabytes
    Info: Processing ended: Tue Oct 11 18:47:39 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


