# 现代数学系统设计

[TOC]

### #1 EDA概述

-   EDA
    -   Electronic Design Automation电子设计自动化
    -   发展历程：CAD计算机辅助设计>>CAE计算机辅助工程>>EDA
    -   EDA包括了
        -   ASIC（Application Specific Integrated Circuit）专用集成电路的设计
        -   PCB
-   可编程ASIC设计
    -   FPGA（Field Programmable Gate Array）现场可编程门阵列
    -   CPLD（Complex Programmable Logic Device）复杂可编程逻辑器件
-   硬件描述语言HDL（Hardware Design Language）
    -   包括了VHDL和Verilog等
    -   HDL综合：把HDL描述转换为门级电路描述（相对于C的编译器）
-   仿真
    -   时序仿真：接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高
    -   功能仿真：波形图

-   电路描述层次级别
    -   系统级（ESL）
    -   行为级
    -   RTL级（寄存器传输级Register Transport Level）
    -   门级
    -   管子级（MOS级）
    -   物理级
-   FPGA设计流程：输入描述》综合》适配》下载》硬件测试



### #2 FPGA与CPLD的结构原理

-   PLD（Programmable Logic Device）可编程逻辑器件
    -   原理：与或阵列（乘积项可编程逻辑器件）或者LUT
    -   发展历程：PROM/PLA、PAL、GAL、CPLD/FPGA、SOPC
    -   分类
        -   工艺上：熔丝型、反熔丝型、EPROM型、EEPROM型、SRAM型、Flash型
        -   集成度上：简单PLD、复杂PLD


-   GAL（Generic Logic Array）结构的原理

    -   首次在PLD上采用EEPROM工艺，具有电可擦除重复编程的特点
    -   输出部分增加OLMC逻辑宏单元，可配置成多重模式具有结构重构性

-   CPLD的结构原理

    -   使用逻辑阵列块LAB
    -   与-或阵列可编程，时序逻辑可编程

-   FPGA的结构原理

    -   使用LUT（Look Up Table）查找表






[TOC]

### #3 组合电路的Verilog设计

##### 3.1 半加器的Verilog描述

-   半加器：`SO = A⊕B；CO = A·B` 

    -   `h_adder`是模块名，其后的括号内容是此模块所有端口信号名
    -   `(A,B,SO,CO)`是端口表
    -   `assign`连续赋值语句
        -   负责描述模块内部的逻辑功能和电路结构
        -   其语句属于并行语句
        -   内部不允许使用`<=`赋值
        -   同一目标变量名下是不允许有多个不同赋值表达式（不允许多个assign语句都将结果赋值给同一个变量）
    
    
    ```verilog
    module h_adder(A,B,SO,CO);
        input A,B;
        output SO,CO;
        assign SO = A^B; // 异或
        assign CO = A&B;
    endmodule
    ```

-   使用UDP结构建模描述方式



##### 3.2 多路选择器的Verilog描述

-   4选1多路选择器：使用case语句

    ```verilog
    module MUX41a(a,b,c,d,s1,s0,y);
        input a,b,c,d;
        input s1,s0;
        output y;
        reg y;
        always@(a or b or c or d or s1 or s0)
            begin:
                case({s1,s0})	// 并位操作运算符
                    2'b00:y=a;
                    2'b01:y=b;
                    2'b10:y=c;
                    2'b11:y=d;
                    default:y=a;
                endcase
            end
    endmodule
    ```
    
-   4选1多路选择器：使用assign语句

    ```verilog
    module MUX41a(a,b,c,d,s1,s0,y);
        input a,b,c,d,s1,s0;
        output y;
        wire[1:0] SEL;
        wire AT, BT, CT, DT;
        assign SEL = {s1,s0};	//SEL[1]=s1, SEL[0]=s0
        assign AT = (SEL==2'D0);
        assign BT = (SEL==2'D1);
        assign CT = (SEL==2'D2);
        assign DT = (SEL==2'D3);
        assign y = (a&AT)|(b&BT)|(c&CT)|(d&DT);
    endmodule
    ```

-   4选1多路选择器：使用三元表达式

    ```verilog
    module MUX41a(a,b,c,d,s1,s0,y);
        input a,b,c,d,s1,s0;
        output y;
        wire AT = s0? d:c;
        wire BT = s0? b:a;
        wire y = (s1? AT:BT);
    endmodule
    ```

-   4选1多路选择器：使用条件赋值语句

    ```verilog
    module MUX41a(a,b,c,d,s1,s0,y);
        input a,b,c,d,s1,s0;
        output y;
        reg[1:0] SEL;
        reg y;
        always@(a,b,c,d,SEL)
            begin
                SEL = {s1,s0};
                if(SEL==0)y = a;
                else if(SEL==1)y=b;
                else if(SEL==2)y=c;
                else y=d;
            end
    endmodule
    ```


-   reg型变量：寄存器类型变量
    -   在过程语句always@引导的顺序语句中，被赋值信号规定必须是reg型变量
    -   输入或双向口信号不能定义为reg型
    
-   always/initial：引导顺序语句
    
-   赋值
    
    
    -   阻塞式赋值`y=b`：上一条阻塞式赋值语句结束后才执行
    
    -   非阻塞式赋值`y<=b`：首先计算语句块内所有的右边表达式，然后同时完成赋值操作
    
    -   指定延时的赋值语句
    
        -   延时可以对赋值过程延时，也可以右边表达式的计算延时
    
        ```verilog
        Y1 = A^B;
        #6 Y2 = A&B|C;
        Y3 = #6 A&B|C;
        ```
    
-   begin_end
    -   仅可以在always引导过程内部使用
    -   作用相当于一个括号

-   并位操作运算符`{}`

-   四种逻辑状态
    -   0、1、高阻态`z`、不确定`x`、不关心`?`（也是高阻态）
    -   大小写皆可

-   数字表达形式

    -   `<位宽>'<进制><数字>`，如2'b10
    -   大小写皆可
    -   `sb`是有符号的二进制数

-   按位逻辑操作符

    -   按位取反~
    -   逻辑或|、逻辑与&
    -   逻辑异或\^、逻辑同或~\^ 
    -   如果两个操作数的位数不同，则位数较短的操作数左侧补0

-   等式操作符

    -   `==`、`!=`等于/不等于：只要等式出现高阻态或未知状态，就认为两者不相等
    -   `===`、`!==`全等/不全等：认为高阻态/未知状态可以等于高阻态/未知状态

-   wire定义网线性变量

    -   assign语句中端口以外的信号必须使用网线型变量
    -   可以在任何类型的表达式中出现




##### 3.3 加法器设计

-   元件例化

    -   将预先设计好的设计模块定义为一个元件

    -   在全加器中，可以看作是两个半加器的连续运算

    -   例化语句关联
    
        -   端口名关联法：与kotlin的方法参数指示一样，只不过这里使用`.参数名()`来表示
        -   位置关联法：与java的方法一样
        
        ```verilog
        // 不使用例化语句
        module my_adder(A,B,C,SO,CO);
        	input A,B,C;
        	output SO,CO;
        	assign SO = A^B^C;
        	assign CO = A&B|A&C|B&C;
        endmodule 
        ```
        
        ```verilog
        // 使用例化语句
        module f_adder(a,b,c,co,so);
            output co,so;
            input a,b,c;
            wire net1, net2, net3;
            h_adder U1(a,b,net1,net2);
            h_adder U2(.A(net1),.SO(so),.B(c),.CO(net3))
            or U3(co, net2, net3);
        endmodule
        ```
        
    
-   8位加法器的设计

    ```verilog
    module Adder8B(A,B,CIN,COUT,DOUT);
        input[7:0] A,B;
        input CIN;
        output[7:0] DOUT;
        output COUT;
        assign {COUT,DOUT} = A+B+CIN;
    endmodule
    ```

    ```verilog
    module Adder8B(a,b,cin,cout,dout);
        input[7:0] A,B; input cin;
        output[7:0] dout; output cout;
        wire[8:0] DATA	// 进位在DATA[8]
        assign DATA = A+B+CIN;
        assign cout = DATA[8];
        assign dout = DATA[7:0];
    endmodule
    ```

-   BCD码加法器

    ```verilog
    module my_8421_adder(A, B, D);
    input[7:0] A, B;
    output[8:0] D;
    wire[4:0] DT0, DT1;
    reg[8:0] D;
    reg S;
    always @(DT0) begin
        if(DT0[4:0]>=5'b01010)
            begin
                D[3:0] = (DT0[3:0]+4'b0110);
                S = 1'b1;
            end
        else
            begin
                D[3:0] = DT0[3:0];
                S = 1'b0;
            end
    end
    
    always @(DT1) begin
        if(DT1[4:0]>=5'b01010)
            begin
                D[7:4] = (DT1[3:0]+4'b0110);
                D[8] = 1'b1;
            end
        else
            begin
                D[7:4] = DT1[3:0];
                D[8] = 1'b0;
            end
    end
    
    assign DT0 = A[3:0]+B[3:0];
    assign DT1 = A[7:4]+B[7:4]+S;
    
    endmodule 
    ```

-   算术运算操作符：+-*/%



[TOC]

##### 3.4 乘法器设计

-   硬件触发器具有高速性能

-   参数定义：parameter、localparam

-   整数型寄存器：integer

-   循环：使用for语句、repeat语句、while语句

-   移位操作

    -   无符号数：`>>`, `<<` 
    -   有符号数：`>>>`, `<<<` （负数左移位时，补1）

-   乘法器设计

    -   思路：2进制的乘法与10进制的乘法一样，都可以通过小学用的每一位被乘数与乘数相乘叠加的形式计算

    ```verilog
    always @(num1 or num2) begin
        res = 0;
        for (k = 0; k<S; k=k+1) begin
            if(num2[k]) res=res+(num1<<(k));
        end
        begin
    		resLow<=res%4'd10;
    		resHigh<=res/4'd10;
    	end
    end
    ```



##### 3.5 译码器

```verilog
module my_decoder_38(G, A, Y);
	input[2:0] G, A;
	output[7:0] Y;
	reg[7:0] Y;
	always@(G,A)
		begin
			if(G!=4)Y=8'b11111111;
			else if(A==0)Y=8'b11111110;
			else if(A==1)Y=8'b11111101;
			else if(A==2)Y=8'b11111011;
			else if(A==3)Y=8'b11110111;
			else if(A==4)Y=8'b11101111;
			else if(A==5)Y=8'b11011111;
			else if(A==6)Y=8'b10111111;
			else Y=8'b01111111;
		end
endmodule
```



[TOC]

### #4 时序电路的Verilog设计

##### 4.1 D触发器与锁存器

-   基本D触发器
    -   当处于CLK上升沿时，输出Q等于D
    -   当不处于CLK上升沿时，输出Q会保存前一个状态的数据，这意味着需要引入存储元件于设计模块中：锁存器

```verilog
module  DFF1(CLK,D,Q);
    output Q;	input CLK,D;
    reg Q;
    always@(posedge CLK)
    Q<=D;
endmodule
```

-   异步复位与时钟使能的D触发器

```verilog
module my_DFF1(CLK,D,Q,RST,EN);
	output Q;	input CLK,D,RST,EN;
	reg Q;
	always@(posedge CLK or negedge RST)
	begin
		if(!RST)Q<=0;
		else if(EN)Q<=D;
	end
endmodule
```

-   同步复位的D触发器

```verilog
module  DFF1(CLK,D,Q,RST);
    output Q;
    input CLK,D,RST;
    reg Q;
    always@(posedge CLK)begin
        if(RST)Q<=0;
        else Q<=D;
    end
endmodule
```



##### 4.3 同步与异步

-   同步：输入信号与时钟有关
-   异步：输入信号与时钟无关
-   异步时序电路：系统中所有的时序部件不随某个主控时钟同步接收时钟信号达到状态同步变化的电路
-   敏感信号列表：使用posedge或negedge指明的信号
    -   敏感信号列表不允许出现混合信号
        -   错误如：`always@(negedge CLK or RST)` 
    -   if条件中的语句必须对应敏感变化
        -   错误如：`always@(negedge CLK) if(CLK)` 



##### 4.4 二进制计数器

```verilog
always @(posedge CLK or negedge RST) begin
    if(!RST)Q1<=4'b0000;
    else if(EN) begin
        if(!LOAD) Q1<=DATA;
        else if(Q1<9)
            Q1<=Q1+1;
        else
            Q1<=4'b0000;
    end
end
```



[TOC]

### #5 Verilog设计深入

##### 5.3 三态

-   双向端口`inout` 

    -   完成输入功能期间必须呈高阻态

    ```verilog
    module bi4b(TRI_PORT, DOUT, DIN, ENA, CTRL);
        inout TRI_PORT; input DIN,ENA,CTRL;
        output DOUT;
        assign TRI_PORT = ENA? DIN:1'bz;
        assign DOUT = TRI_PORT | CTRL;
    endmodule
    ```

    



[TOC]

### #实验 Quartus新建项目

-   新建项目
    -   选择硬件
        -   Cyclone IV E
        -   EP4CE6F17C8
    -   选择仿真
        -   ModelSim-Altera
        -   Verilog HDL
    -   新建Verilog HDL文件并编译
-   功能仿真
    -   新建University Program VWF文件
    -   双击空白栏以添加节点
        -   选择Node Folder
        -   点击list罗列
        -   点击`>>`全部添加
    -   配置功能仿真
        -   set end time为100us
        -   将输入分组
        -   选中输入的波形后，通过工具栏切换其形态
        -   或者使用count选项自动遍历
        -   编译
-   引脚锁定与硬件测试
    -   实验室开发板的四个按键：RESET（N13）、KEY1（M15）、KEY2（M16）、KEY3（E16）
        -   按下为0，松开为1
    -   实验室开发板的四个LED：LED0（E10）、LED1（F9）、LED2（C9）、LED3（D9）
    -   在Pin Planner界面的Location填入`PIN_引脚号` 
    -   再次编译
    -   点击Programmer
        -   HardWare Setup选择USB-Blaster
        -   Mode选择JTAG
        -   add file中选择sof文件



















