TimeQuest Timing Analyzer report for pcie_top_example_chaining_top
Fri Apr 29 05:32:55 2011
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. SDC File List
  4. Clocks
  5. Slow 950mV 100C Model Fmax Summary
  6. Slow 950mV 100C Model Setup Summary
  7. Slow 950mV 100C Model Hold Summary
  8. Slow 950mV 100C Model Recovery Summary
  9. Slow 950mV 100C Model Removal Summary
 10. Slow 950mV 100C Model Minimum Pulse Width Summary
 11. Setup Times
 12. Hold Times
 13. Clock to Output Times
 14. Minimum Clock to Output Times
 15. Propagation Delay
 16. Minimum Propagation Delay
 17. Slow 950mV 100C Model Metastability Report
 18. Slow 950mV 0C Model Fmax Summary
 19. Slow 950mV 0C Model Setup Summary
 20. Slow 950mV 0C Model Hold Summary
 21. Slow 950mV 0C Model Recovery Summary
 22. Slow 950mV 0C Model Removal Summary
 23. Slow 950mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Slow 950mV 0C Model Metastability Report
 31. Fast 950mV 0C Model Setup Summary
 32. Fast 950mV 0C Model Hold Summary
 33. Fast 950mV 0C Model Recovery Summary
 34. Fast 950mV 0C Model Removal Summary
 35. Fast 950mV 0C Model Minimum Pulse Width Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Fast 950mV 0C Model Metastability Report
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Progagation Delay
 49. Minimum Progagation Delay
 50. Board Trace Model Assignments
 51. Input Transition Times
 52. Signal Integrity Metrics (Slow 950mv 0c Model)
 53. Signal Integrity Metrics (Slow 950mv 100c Model)
 54. Signal Integrity Metrics (Fast 950mv 0c Model)
 55. Setup Transfers
 56. Hold Transfers
 57. Recovery Transfers
 58. Removal Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; pcie_top_example_chaining_top                                    ;
; Device Family      ; Stratix IV                                                       ;
; Device Name        ; EP4S100G2F40I2                                                   ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+----------------------------------------------------------+
; SDC File List                                            ;
+----------------------+--------+--------------------------+
; SDC File Path        ; Status ; Read at                  ;
+----------------------+--------+--------------------------+
; ../../pcie_top.sdc   ; OK     ; Fri Apr 29 05:32:08 2011 ;
; pcie_top_example.sdc ; OK     ; Fri Apr 29 05:32:08 2011 ;
+----------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+
; Clock Name                                                                                               ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                                                                                ; Source                                                                                                ; Targets                                                                                                      ;
+----------------------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogfastrefclkout[0] ; Generated ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogfastrefclkout[0] } ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogrefclkout[0]     ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogrefclkout[0] }     ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogrefclkpulse      ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogrefclkpulse }      ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout             ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout }             ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock    ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock }    ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|refclkout              ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|refclkout }              ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div1|refclkout              ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|refclkout           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|refclkout           ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div1|refclkout }              ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma0|deserclock[0]              ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll0|clk[0]                   ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll0|clk[0]                   ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma0|deserclock[0] }              ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma1|deserclock[0]              ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll1|clk[0]                   ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll1|clk[0]                   ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma1|deserclock[0] }              ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma2|deserclock[0]              ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll2|clk[0]                   ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll2|clk[0]                   ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma2|deserclock[0] }              ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma3|deserclock[0]              ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll3|clk[0]                   ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll3|clk[0]                   ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma3|deserclock[0] }              ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma4|deserclock[0]              ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll4|clk[0]                   ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll4|clk[0]                   ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma4|deserclock[0] }              ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma5|deserclock[0]              ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll5|clk[0]                   ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll5|clk[0]                   ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma5|deserclock[0] }              ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma6|deserclock[0]              ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll6|clk[0]                   ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll6|clk[0]                   ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma6|deserclock[0] }              ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma7|deserclock[0]              ; Generated ; 2.000  ; 500.0 MHz  ; 0.000 ; 1.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll7|clk[0]                   ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll7|clk[0]                   ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma7|deserclock[0] }              ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll0|clk[0]                      ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll0|clk[0] }                      ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll1|clk[0]                      ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll1|clk[0] }                      ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll2|clk[0]                      ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll2|clk[0] }                      ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll3|clk[0]                      ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll3|clk[0] }                      ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll4|clk[0]                      ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll4|clk[0] }                      ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll5|clk[0]                      ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll5|clk[0] }                      ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll6|clk[0]                      ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll6|clk[0] }                      ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll7|clk[0]                      ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll7|clk[0] }                      ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]                          ; Base      ; 0.400  ; 2500.0 MHz ; 0.000 ; 0.200  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] }                          ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout        ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; { core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout }        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                            ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; free_100MHz                                                                                           ; core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]                                       ; { core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] }                                            ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                            ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 5           ;       ;        ;           ;            ; false    ; free_100MHz                                                                                           ; core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]                                       ; { core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] }                                            ;
; free_100MHz                                                                                              ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { free_100MHz }                                                                                              ;
; refclk                                                                                                   ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                       ;                                                                                                       ; { refclk }                                                                                                   ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                              ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; refclk                                                                                                ; refclk~input|o                                                                                        ; { refclk~input~INSERTED_REFCLK_DIVIDER|clkout }                                                              ;
+----------------------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 100C Model Fmax Summary                                                                                                                                                 ;
+-------------+-----------------+---------------------------------------------------------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                                                        ; Note                                           ;
+-------------+-----------------+---------------------------------------------------------------------------------------------------+------------------------------------------------+
; 107.5 MHz   ; 50.0 MHz        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ; limit due to minimum period restriction (tmin) ;
; 272.26 MHz  ; 272.26 MHz      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;                                                ;
; 481.46 MHz  ; 481.46 MHz      ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ;                                                ;
; 811.03 MHz  ; 800.0 MHz       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                     ; limit due to minimum period restriction (tmin) ;
; 1242.24 MHz ; 800.0 MHz       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------------------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 100C Model Setup Summary                                                                                        ;
+---------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+--------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.111  ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ; 1.195  ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                     ; 6.767  ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 7.923  ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ; 10.698 ; 0.000         ;
; n/a                                                                                               ; 12.431 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 100C Model Hold Summary                                                                                        ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                             ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.167 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ; 0.249 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 0.249 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                     ; 0.266 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ; 0.500 ; 0.000         ;
; n/a                                                                                               ; 1.460 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 100C Model Recovery Summary                                                                                    ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                             ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.780 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 8.647 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 100C Model Removal Summary                                                                                     ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                             ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.458 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 0.624 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 100C Model Minimum Pulse Width Summary                                                                             ;
+-------------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                                 ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------+-------+---------------+
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                         ; 0.000 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; 0.406 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; 0.836 ; 0.000         ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; 1.211 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                         ; 3.416 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; 4.493 ; 0.000         ;
; free_100MHz                                                                                           ; 4.948 ; 0.000         ;
; refclk                                                                                                ; 5.000 ; 0.000         ;
+-------------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                          ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+
; req_compliance_push_button_n ; refclk     ; 2.597 ; 2.573 ; Rise       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                             ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+
; req_compliance_push_button_n ; refclk     ; -1.502 ; -1.516 ; Rise       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                     ; Clock Port                                                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.531  ; 2.601  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.619  ; 3.643  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.886  ; 4.864  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.807  ; 4.785  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.531  ; 2.601  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.092  ; 2.165  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.704  ; 1.790  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.704  ; 1.790  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.659  ; 3.681  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.659  ; 3.681  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.120  ; 4.143  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.886  ; 4.864  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.105  ; 2.166  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.013  ; 2.072  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.687  ; 1.771  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.619  ; 3.643  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.619  ; 3.643  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.619  ; 3.643  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.807  ; 4.785  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.807  ; 4.785  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; L0_led                                                                                                                                                                                                        ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 13.194 ; 13.051 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.351 ; 12.257 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 13.436 ; 13.402 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; gen2_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 9.139  ; 9.076  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                            ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 13.170 ; 13.065 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.302 ; 12.307 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.352 ; 12.352 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.387 ; 12.420 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 13.170 ; 13.065 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.070  ; 7.003  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.477  ; 7.544  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 7.569  ; 7.405  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 7.494  ; 7.405  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 6.890  ; 6.775  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 5.787  ; 5.699  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                     ; Clock Port                                                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.476  ; 1.556  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.460  ; 1.538  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.295  ; 3.316  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.258  ; 3.280  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.246  ; 2.310  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.837  ; 1.905  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.476  ; 1.556  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.476  ; 1.556  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.295  ; 3.316  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.295  ; 3.316  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.725  ; 3.746  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.437  ; 4.417  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.849  ; 1.906  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.764  ; 1.818  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.460  ; 1.538  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.258  ; 3.280  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.258  ; 3.280  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.258  ; 3.280  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.364  ; 4.343  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.364  ; 4.343  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; L0_led                                                                                                                                                                                                        ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.252 ; 12.120 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.468 ; 11.381 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.471 ; 12.441 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; gen2_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.480  ; 8.421  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                            ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.424 ; 11.429 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.424 ; 11.429 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.464 ; 11.466 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.502 ; 11.533 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.225 ; 12.129 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.873  ; 5.000  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 5.651  ; 5.768  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 6.830  ; 6.685  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 6.748  ; 6.645  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 6.198  ; 6.099  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 5.159  ; 5.057  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Propagation Delay                                                                                                                                                                                                                               ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                              ; RR    ; RF ; FR ; FF    ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIORESET   ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIORESET   ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLEQUADRESET  ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLEQUADRESET  ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLEQUADRESET  ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLEQUADRESET  ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLEQUADRESET  ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLEQUADRESET  ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLEQUADRESET  ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLEQUADRESET  ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLEQUADRESET ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLEQUADRESET ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLEQUADRESET ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLEQUADRESET ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLEQUADRESET ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLEQUADRESET ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLEQUADRESET ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLEQUADRESET ; 6.304 ;    ;    ; 6.333 ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                                                                                                                                                                                       ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                              ; RR    ; RF ; FR ; FF    ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIORESET   ; 5.121 ;    ;    ; 5.216 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIORESET   ; 5.980 ;    ;    ; 6.013 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLEQUADRESET  ; 5.121 ;    ;    ; 5.216 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLEQUADRESET  ; 5.121 ;    ;    ; 5.216 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLEQUADRESET  ; 5.121 ;    ;    ; 5.216 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLEQUADRESET  ; 5.121 ;    ;    ; 5.216 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLEQUADRESET  ; 5.980 ;    ;    ; 6.013 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLEQUADRESET  ; 5.980 ;    ;    ; 6.013 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLEQUADRESET  ; 5.980 ;    ;    ; 6.013 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLEQUADRESET  ; 5.980 ;    ;    ; 6.013 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLEQUADRESET ; 5.121 ;    ;    ; 5.216 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLEQUADRESET ; 5.121 ;    ;    ; 5.216 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLEQUADRESET ; 5.121 ;    ;    ; 5.216 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLEQUADRESET ; 5.121 ;    ;    ; 5.216 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLEQUADRESET ; 5.980 ;    ;    ; 6.013 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLEQUADRESET ; 5.980 ;    ;    ; 6.013 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLEQUADRESET ; 5.980 ;    ;    ; 6.013 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLEQUADRESET ; 5.980 ;    ;    ; 6.013 ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


----------------------------------------------
; Slow 950mV 100C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 0C Model Fmax Summary                                                                                                                                                   ;
+-------------+-----------------+---------------------------------------------------------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                                                        ; Note                                           ;
+-------------+-----------------+---------------------------------------------------------------------------------------------------+------------------------------------------------+
; 107.43 MHz  ; 50.0 MHz        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ; limit due to minimum period restriction (tmin) ;
; 288.93 MHz  ; 288.93 MHz      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;                                                ;
; 500.5 MHz   ; 500.5 MHz       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ;                                                ;
; 848.9 MHz   ; 800.0 MHz       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                     ; limit due to minimum period restriction (tmin) ;
; 1273.89 MHz ; 800.0 MHz       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------------------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 0C Model Setup Summary                                                                                          ;
+---------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+--------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.146  ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ; 1.215  ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                     ; 6.822  ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 8.002  ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ; 10.692 ; 0.000         ;
; n/a                                                                                               ; 12.894 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 0C Model Hold Summary                                                                                          ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                             ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.155 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 0.239 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ; 0.244 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                     ; 0.264 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ; 0.478 ; 0.000         ;
; n/a                                                                                               ; 1.422 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 0C Model Recovery Summary                                                                                      ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                             ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.955 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 8.709 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 0C Model Removal Summary                                                                                       ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                             ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.441 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 0.588 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 950mV 0C Model Minimum Pulse Width Summary                                                                               ;
+-------------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                                 ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------+-------+---------------+
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                         ; 0.000 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; 0.397 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; 0.811 ; 0.000         ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; 1.156 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                         ; 3.436 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; 4.484 ; 0.000         ;
; free_100MHz                                                                                           ; 4.970 ; 0.000         ;
; refclk                                                                                                ; 5.000 ; 0.000         ;
+-------------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                          ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+
; req_compliance_push_button_n ; refclk     ; 2.422 ; 2.316 ; Rise       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                             ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+
; req_compliance_push_button_n ; refclk     ; -1.423 ; -1.366 ; Rise       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                     ; Clock Port                                                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.427  ; 2.459  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.451  ; 3.437  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.616  ; 4.552  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.546  ; 4.479  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.427  ; 2.459  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.029  ; 2.076  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.665  ; 1.734  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.665  ; 1.734  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.487  ; 3.473  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.487  ; 3.473  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.902  ; 3.889  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.616  ; 4.552  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.035  ; 2.077  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.962  ; 1.998  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.650  ; 1.716  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.451  ; 3.437  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.451  ; 3.437  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.451  ; 3.437  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.546  ; 4.479  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.546  ; 4.479  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; L0_led                                                                                                                                                                                                        ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.304 ; 12.093 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.530 ; 11.393 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.537 ; 12.420 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; gen2_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.606  ; 8.497  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                            ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.296 ; 12.089 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.496 ; 11.429 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.536 ; 11.456 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.553 ; 11.520 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.296 ; 12.089 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 6.672  ; 6.592  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.034  ; 7.079  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 7.106  ; 6.888  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 7.032  ; 6.871  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 6.469  ; 6.301  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 5.471  ; 5.330  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                     ; Clock Port                                                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.436  ; 1.501  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.422  ; 1.484  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.132  ; 3.118  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.099  ; 3.086  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.145  ; 2.175  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.775  ; 1.819  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.436  ; 1.501  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.436  ; 1.501  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.132  ; 3.118  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.132  ; 3.118  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.518  ; 3.506  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.182  ; 4.123  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.781  ; 1.820  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.712  ; 1.746  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.422  ; 1.484  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.099  ; 3.086  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.099  ; 3.086  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.099  ; 3.086  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.117  ; 4.055  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.117  ; 4.055  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; L0_led                                                                                                                                                                                                        ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.431 ; 11.236 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 10.711 ; 10.585 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.642 ; 11.534 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; gen2_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.989  ; 7.889  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                            ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 10.681 ; 10.620 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 10.681 ; 10.620 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 10.712 ; 10.639 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 10.732 ; 10.703 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 11.420 ; 11.228 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.623  ; 4.738  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 5.339  ; 5.436  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 6.412  ; 6.220  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 6.328  ; 6.168  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 5.819  ; 5.674  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 4.875  ; 4.734  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Propagation Delay                                                                                                                                                                                                                               ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                              ; RR    ; RF ; FR ; FF    ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIORESET   ; 5.113 ;    ;    ; 5.138 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIORESET   ; 6.003 ;    ;    ; 5.927 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLEQUADRESET  ; 5.113 ;    ;    ; 5.138 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLEQUADRESET  ; 5.113 ;    ;    ; 5.138 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLEQUADRESET  ; 5.113 ;    ;    ; 5.138 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLEQUADRESET  ; 5.113 ;    ;    ; 5.138 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLEQUADRESET  ; 6.003 ;    ;    ; 5.927 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLEQUADRESET  ; 6.003 ;    ;    ; 5.927 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLEQUADRESET  ; 6.003 ;    ;    ; 5.927 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLEQUADRESET  ; 6.003 ;    ;    ; 5.927 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLEQUADRESET ; 5.113 ;    ;    ; 5.138 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLEQUADRESET ; 5.113 ;    ;    ; 5.138 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLEQUADRESET ; 5.113 ;    ;    ; 5.138 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLEQUADRESET ; 5.113 ;    ;    ; 5.138 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLEQUADRESET ; 6.003 ;    ;    ; 5.927 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLEQUADRESET ; 6.003 ;    ;    ; 5.927 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLEQUADRESET ; 6.003 ;    ;    ; 5.927 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLEQUADRESET ; 6.003 ;    ;    ; 5.927 ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                                                                                                                                                                                       ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                              ; RR    ; RF ; FR ; FF    ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIORESET   ; 4.899 ;    ;    ; 4.928 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIORESET   ; 5.727 ;    ;    ; 5.663 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLEQUADRESET  ; 4.899 ;    ;    ; 4.928 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLEQUADRESET  ; 4.899 ;    ;    ; 4.928 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLEQUADRESET  ; 4.899 ;    ;    ; 4.928 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLEQUADRESET  ; 4.899 ;    ;    ; 4.928 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLEQUADRESET  ; 5.727 ;    ;    ; 5.663 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLEQUADRESET  ; 5.727 ;    ;    ; 5.663 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLEQUADRESET  ; 5.727 ;    ;    ; 5.663 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLEQUADRESET  ; 5.727 ;    ;    ; 5.663 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLEQUADRESET ; 4.899 ;    ;    ; 4.928 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLEQUADRESET ; 4.899 ;    ;    ; 4.928 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLEQUADRESET ; 4.899 ;    ;    ; 4.928 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLEQUADRESET ; 4.899 ;    ;    ; 4.928 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLEQUADRESET ; 5.727 ;    ;    ; 5.663 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLEQUADRESET ; 5.727 ;    ;    ; 5.663 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLEQUADRESET ; 5.727 ;    ;    ; 5.663 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLEQUADRESET ; 5.727 ;    ;    ; 5.663 ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


--------------------------------------------
; Slow 950mV 0C Model Metastability Report ;
--------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 950mV 0C Model Setup Summary                                                                                          ;
+---------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+--------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.755  ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ; 1.561  ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                     ; 7.269  ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 8.898  ; 0.000         ;
; n/a                                                                                               ; 15.168 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ; 15.225 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 950mV 0C Model Hold Summary                                                                                          ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                             ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.106 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 0.135 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ; 0.143 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                     ; 0.154 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ; 0.273 ; 0.000         ;
; n/a                                                                                               ; 0.887 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 950mV 0C Model Recovery Summary                                                                                      ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                             ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 2.053 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 9.245 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 950mV 0C Model Removal Summary                                                                                       ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                             ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 0.263 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 0.343 ; 0.000         ;
+---------------------------------------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 950mV 0C Model Minimum Pulse Width Summary                                                                               ;
+-------------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                                 ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------+-------+---------------+
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                         ; 0.000 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; 0.615 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; 0.901 ; 0.000         ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; 1.193 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                         ; 3.619 ; 0.000         ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; 4.658 ; 0.000         ;
; free_100MHz                                                                                           ; 4.694 ; 0.000         ;
; refclk                                                                                                ; 5.000 ; 0.000         ;
+-------------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                          ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+
; req_compliance_push_button_n ; refclk     ; 1.279 ; 1.628 ; Rise       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                             ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+
; req_compliance_push_button_n ; refclk     ; -0.752 ; -1.088 ; Rise       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                     ; Clock Port                                                                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.607 ; 1.666 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.353 ; 2.372 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.195 ; 3.188 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.143 ; 3.133 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.607 ; 1.666 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.327 ; 1.383 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.074 ; 1.139 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.074 ; 1.139 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.374 ; 2.399 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.374 ; 2.399 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.686 ; 2.708 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.195 ; 3.188 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.335 ; 1.390 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.265 ; 1.311 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.065 ; 1.126 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.353 ; 2.372 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.353 ; 2.372 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.353 ; 2.372 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.143 ; 3.133 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.143 ; 3.133 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; L0_led                                                                                                                                                                                                        ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.597 ; 8.505 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.056 ; 7.996 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.744 ; 8.742 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; gen2_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 5.776 ; 5.757 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                            ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.520 ; 8.482 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.983 ; 7.990 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.032 ; 8.054 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.084 ; 8.104 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.520 ; 8.482 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.499 ; 4.461 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.781 ; 4.832 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 4.742 ; 4.659 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 4.694 ; 4.656 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 4.290 ; 4.247 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 3.530 ; 3.513 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                     ; Clock Port                                                                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 0.896 ; 0.956 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 0.887 ; 0.944 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.110 ; 2.134 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.091 ; 2.108 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.393 ; 1.448 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.132 ; 1.184 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 0.896 ; 0.956 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 0.896 ; 0.956 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.110 ; 2.134 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.110 ; 2.134 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.402 ; 2.423 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.878 ; 2.871 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.139 ; 1.190 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.074 ; 1.117 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 0.887 ; 0.944 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.091 ; 2.108 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.091 ; 2.108 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.091 ; 2.108 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.829 ; 2.820 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.829 ; 2.820 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; L0_led                                                                                                                                                                                                        ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.998 ; 7.912 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.492 ; 7.437 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.129 ; 8.129 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; gen2_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 5.362 ; 5.344 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                            ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.426 ; 7.432 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.426 ; 7.432 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.466 ; 7.488 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.520 ; 7.538 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.921 ; 7.888 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.055 ; 3.145 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.574 ; 3.650 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 4.298 ; 4.220 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 4.248 ; 4.195 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 3.875 ; 3.835 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 3.160 ; 3.126 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Propagation Delay                                                                                                                                                                                                                               ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                              ; RR    ; RF ; FR ; FF    ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIORESET   ; 3.303 ;    ;    ; 3.689 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIORESET   ; 3.855 ;    ;    ; 4.208 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLEQUADRESET  ; 3.303 ;    ;    ; 3.689 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLEQUADRESET  ; 3.303 ;    ;    ; 3.689 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLEQUADRESET  ; 3.303 ;    ;    ; 3.689 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLEQUADRESET  ; 3.303 ;    ;    ; 3.689 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLEQUADRESET  ; 3.855 ;    ;    ; 4.208 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLEQUADRESET  ; 3.855 ;    ;    ; 4.208 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLEQUADRESET  ; 3.855 ;    ;    ; 4.208 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLEQUADRESET  ; 3.855 ;    ;    ; 4.208 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLEQUADRESET ; 3.303 ;    ;    ; 3.689 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLEQUADRESET ; 3.303 ;    ;    ; 3.689 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLEQUADRESET ; 3.303 ;    ;    ; 3.689 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLEQUADRESET ; 3.303 ;    ;    ; 3.689 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLEQUADRESET ; 3.855 ;    ;    ; 4.208 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLEQUADRESET ; 3.855 ;    ;    ; 4.208 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLEQUADRESET ; 3.855 ;    ;    ; 4.208 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLEQUADRESET ; 3.855 ;    ;    ; 4.208 ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                                                                                                                                                                                       ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                              ; RR    ; RF ; FR ; FF    ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIORESET   ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIORESET   ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLEQUADRESET  ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLEQUADRESET  ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLEQUADRESET  ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLEQUADRESET  ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLEQUADRESET  ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLEQUADRESET  ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLEQUADRESET  ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLEQUADRESET  ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLEQUADRESET ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLEQUADRESET ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLEQUADRESET ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLEQUADRESET ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLEQUADRESET ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLEQUADRESET ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLEQUADRESET ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLEQUADRESET ; 3.681 ;    ;    ; 4.032 ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


--------------------------------------------
; Fast 950mV 0C Model Metastability Report ;
--------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                                                                  ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                                       ; 0.111  ; 0.106 ; 0.780    ; 0.263   ; 0.000               ;
;  core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; 1.195  ; 0.273 ; N/A      ; N/A     ; 0.397               ;
;  core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; N/A    ; N/A   ; N/A      ; N/A     ; 0.811               ;
;  core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; 0.111  ; 0.106 ; 0.780    ; 0.263   ; 1.156               ;
;  core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                         ; 10.692 ; 0.143 ; N/A      ; N/A     ; 0.000               ;
;  core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                         ; 6.767  ; 0.154 ; N/A      ; N/A     ; 3.416               ;
;  free_100MHz                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 4.694               ;
;  n/a                                                                                                   ; 12.431 ; 0.887 ; N/A      ; N/A     ; N/A                 ;
;  refclk                                                                                                ; N/A    ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; 7.923  ; 0.135 ; 8.647    ; 0.343   ; 4.484               ;
; Design-wide TNS                                                                                        ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  free_100MHz                                                                                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  n/a                                                                                                   ; 0.000  ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  refclk                                                                                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                          ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+
; req_compliance_push_button_n ; refclk     ; 2.597 ; 2.573 ; Rise       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout ;
+------------------------------+------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                             ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+
; req_compliance_push_button_n ; refclk     ; -0.752 ; -1.088 ; Rise       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout ;
+------------------------------+------------+--------+--------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                     ; Clock Port                                                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.531  ; 2.601  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.619  ; 3.643  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.886  ; 4.864  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.807  ; 4.785  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.531  ; 2.601  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.092  ; 2.165  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.704  ; 1.790  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.704  ; 1.790  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.659  ; 3.681  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.659  ; 3.681  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.120  ; 4.143  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.886  ; 4.864  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.105  ; 2.166  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.013  ; 2.072  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.687  ; 1.771  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.619  ; 3.643  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.619  ; 3.643  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.619  ; 3.643  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.807  ; 4.785  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 4.807  ; 4.785  ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; L0_led                                                                                                                                                                                                        ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 13.194 ; 13.051 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.351 ; 12.257 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 13.436 ; 13.402 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; gen2_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 9.139  ; 9.076  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                            ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 13.170 ; 13.065 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.302 ; 12.307 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.352 ; 12.352 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 12.387 ; 12.420 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 13.170 ; 13.065 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.070  ; 7.003  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.477  ; 7.544  ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 7.569  ; 7.405  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 7.494  ; 7.405  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 6.890  ; 6.775  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 5.787  ; 5.699  ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                     ; Clock Port                                                                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 0.896 ; 0.956 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 0.887 ; 0.944 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.110 ; 2.134 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.091 ; 2.108 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.393 ; 1.448 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.132 ; 1.184 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 0.896 ; 0.956 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 0.896 ; 0.956 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.110 ; 2.134 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.110 ; 2.134 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.402 ; 2.423 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.878 ; 2.871 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.139 ; 1.190 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 1.074 ; 1.117 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 0.887 ; 0.944 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.091 ; 2.108 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.091 ; 2.108 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.091 ; 2.108 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.829 ; 2.820 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 2.829 ; 2.820 ; Rise       ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout      ;
; L0_led                                                                                                                                                                                                        ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.998 ; 7.912 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.492 ; 7.437 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 8.129 ; 8.129 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; gen2_led                                                                                                                                                                                                      ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 5.362 ; 5.344 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                            ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.426 ; 7.432 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.426 ; 7.432 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.466 ; 7.488 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.520 ; 7.538 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 7.921 ; 7.888 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.055 ; 3.145 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0] ; 3.574 ; 3.650 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 4.298 ; 4.220 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 4.248 ; 4.195 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIODISABLE      ; free_100MHz                                                                     ; 3.875 ; 3.835 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIOLOAD         ; free_100MHz                                                                     ; 3.160 ; 3.126 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Progagation Delay                                                                                                                                                                                                                               ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                              ; RR    ; RF ; FR ; FF    ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIORESET   ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIORESET   ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLEQUADRESET  ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLEQUADRESET  ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLEQUADRESET  ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLEQUADRESET  ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLEQUADRESET  ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLEQUADRESET  ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLEQUADRESET  ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLEQUADRESET  ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLEQUADRESET ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLEQUADRESET ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLEQUADRESET ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLEQUADRESET ; 5.381 ;    ;    ; 5.477 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLEQUADRESET ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLEQUADRESET ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLEQUADRESET ; 6.304 ;    ;    ; 6.333 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLEQUADRESET ; 6.304 ;    ;    ; 6.333 ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Progagation Delay                                                                                                                                                                                                                       ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                              ; RR    ; RF ; FR ; FF    ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIORESET   ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIORESET   ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLEQUADRESET  ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLEQUADRESET  ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLEQUADRESET  ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLEQUADRESET  ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLEQUADRESET  ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLEQUADRESET  ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLEQUADRESET  ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLEQUADRESET  ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLEQUADRESET ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLEQUADRESET ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLEQUADRESET ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLEQUADRESET ; 3.165 ;    ;    ; 3.546 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLEQUADRESET ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLEQUADRESET ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLEQUADRESET ; 3.681 ;    ;    ; 4.032 ;
; pcie_rstn  ; pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLEQUADRESET ; 3.681 ;    ;    ; 4.032 ;
+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; L0_led             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; alive_led          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comp_led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; gen2_led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; lane_active_led[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; lane_active_led[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; lane_active_led[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; lane_active_led[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------------------+
; Input Transition Times                                                                 ;
+------------------------------+---------------------+-----------------+-----------------+
; Pin                          ; I/O Standard        ; 10-90 Rise Time ; 90-10 Fall Time ;
+------------------------------+---------------------+-----------------+-----------------+
; usr_sw[1]                    ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; usr_sw[2]                    ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; usr_sw[3]                    ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; usr_sw[4]                    ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; usr_sw[5]                    ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; usr_sw[6]                    ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; usr_sw[7]                    ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; pcie_rstn                    ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; usr_sw[0]                    ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; refclk                       ; Differential LVPECL ; 2000 ps         ; 2000 ps         ;
; free_100MHz                  ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; local_rstn_ext               ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; req_compliance_push_button_n ; 2.5 V               ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~               ; 1.8 V               ; 1440 ps         ; 1440 ps         ;
; refclk(n)                    ; Differential LVPECL ; 2000 ps         ; 2000 ps         ;
+------------------------------+---------------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 950mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L0_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.39e-07 V                   ; 2.34 V              ; -0.0119 V           ; 0.145 V                              ; 0.082 V                              ; 4.74e-10 s                  ; 4.08e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.39e-07 V                  ; 2.34 V             ; -0.0119 V          ; 0.145 V                             ; 0.082 V                             ; 4.74e-10 s                 ; 4.08e-10 s                 ; No                        ; Yes                       ;
; alive_led          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.39e-07 V                   ; 2.34 V              ; -0.0119 V           ; 0.145 V                              ; 0.082 V                              ; 4.74e-10 s                  ; 4.08e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.39e-07 V                  ; 2.34 V             ; -0.0119 V          ; 0.145 V                             ; 0.082 V                             ; 4.74e-10 s                 ; 4.08e-10 s                 ; No                        ; Yes                       ;
; comp_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.38e-07 V                   ; 2.34 V              ; -0.00912 V          ; 0.147 V                              ; 0.081 V                              ; 5.97e-10 s                  ; 5.07e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.38e-07 V                  ; 2.34 V             ; -0.00912 V         ; 0.147 V                             ; 0.081 V                             ; 5.97e-10 s                 ; 5.07e-10 s                 ; No                        ; Yes                       ;
; gen2_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.39e-07 V                   ; 2.34 V              ; -0.0119 V           ; 0.145 V                              ; 0.082 V                              ; 4.74e-10 s                  ; 4.08e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.39e-07 V                  ; 2.34 V             ; -0.0119 V          ; 0.145 V                             ; 0.082 V                             ; 4.74e-10 s                 ; 4.08e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.39e-07 V                   ; 2.34 V              ; -0.0119 V           ; 0.145 V                              ; 0.082 V                              ; 4.74e-10 s                  ; 4.08e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.39e-07 V                  ; 2.34 V             ; -0.0119 V          ; 0.145 V                             ; 0.082 V                             ; 4.74e-10 s                 ; 4.08e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.38e-07 V                   ; 2.34 V              ; -0.00912 V          ; 0.147 V                              ; 0.081 V                              ; 5.97e-10 s                  ; 5.07e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.38e-07 V                  ; 2.34 V             ; -0.00912 V         ; 0.147 V                             ; 0.081 V                             ; 5.97e-10 s                 ; 5.07e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.39e-07 V                   ; 2.34 V              ; -0.0119 V           ; 0.145 V                              ; 0.082 V                              ; 4.74e-10 s                  ; 4.08e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.39e-07 V                  ; 2.34 V             ; -0.0119 V          ; 0.145 V                             ; 0.082 V                             ; 4.74e-10 s                 ; 4.08e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.38e-07 V                   ; 2.34 V              ; -0.00912 V          ; 0.147 V                              ; 0.081 V                              ; 5.97e-10 s                  ; 5.07e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.38e-07 V                  ; 2.34 V             ; -0.00912 V         ; 0.147 V                             ; 0.081 V                             ; 5.97e-10 s                 ; 5.07e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 950mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L0_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.73e-05 V                   ; 2.33 V              ; -0.00439 V          ; 0.122 V                              ; 0.047 V                              ; 5.2e-10 s                   ; 5.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.73e-05 V                  ; 2.33 V             ; -0.00439 V         ; 0.122 V                             ; 0.047 V                             ; 5.2e-10 s                  ; 5.29e-10 s                 ; Yes                       ; Yes                       ;
; alive_led          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.73e-05 V                   ; 2.33 V              ; -0.00439 V          ; 0.122 V                              ; 0.047 V                              ; 5.2e-10 s                   ; 5.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.73e-05 V                  ; 2.33 V             ; -0.00439 V         ; 0.122 V                             ; 0.047 V                             ; 5.2e-10 s                  ; 5.29e-10 s                 ; Yes                       ; Yes                       ;
; comp_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.73e-05 V                   ; 2.34 V              ; -0.00505 V          ; 0.23 V                               ; 0.032 V                              ; 6.54e-10 s                  ; 6.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.73e-05 V                  ; 2.34 V             ; -0.00505 V         ; 0.23 V                              ; 0.032 V                             ; 6.54e-10 s                 ; 6.54e-10 s                 ; Yes                       ; Yes                       ;
; gen2_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.73e-05 V                   ; 2.33 V              ; -0.00439 V          ; 0.122 V                              ; 0.047 V                              ; 5.2e-10 s                   ; 5.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.73e-05 V                  ; 2.33 V             ; -0.00439 V         ; 0.122 V                             ; 0.047 V                             ; 5.2e-10 s                  ; 5.29e-10 s                 ; Yes                       ; Yes                       ;
; lane_active_led[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.73e-05 V                   ; 2.33 V              ; -0.00439 V          ; 0.122 V                              ; 0.047 V                              ; 5.2e-10 s                   ; 5.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.73e-05 V                  ; 2.33 V             ; -0.00439 V         ; 0.122 V                             ; 0.047 V                             ; 5.2e-10 s                  ; 5.29e-10 s                 ; Yes                       ; Yes                       ;
; lane_active_led[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.73e-05 V                   ; 2.34 V              ; -0.00505 V          ; 0.23 V                               ; 0.032 V                              ; 6.54e-10 s                  ; 6.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.73e-05 V                  ; 2.34 V             ; -0.00505 V         ; 0.23 V                              ; 0.032 V                             ; 6.54e-10 s                 ; 6.54e-10 s                 ; Yes                       ; Yes                       ;
; lane_active_led[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.73e-05 V                   ; 2.33 V              ; -0.00439 V          ; 0.122 V                              ; 0.047 V                              ; 5.2e-10 s                   ; 5.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.73e-05 V                  ; 2.33 V             ; -0.00439 V         ; 0.122 V                             ; 0.047 V                             ; 5.2e-10 s                  ; 5.29e-10 s                 ; Yes                       ; Yes                       ;
; lane_active_led[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.73e-05 V                   ; 2.34 V              ; -0.00505 V          ; 0.23 V                               ; 0.032 V                              ; 6.54e-10 s                  ; 6.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.73e-05 V                  ; 2.34 V             ; -0.00505 V         ; 0.23 V                              ; 0.032 V                             ; 6.54e-10 s                 ; 6.54e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 950mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L0_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.92e-07 V                   ; 2.66 V              ; -0.02 V             ; 0.197 V                              ; 0.145 V                              ; 3.75e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.92e-07 V                  ; 2.66 V             ; -0.02 V            ; 0.197 V                             ; 0.145 V                             ; 3.75e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; alive_led          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.92e-07 V                   ; 2.66 V              ; -0.02 V             ; 0.197 V                              ; 0.145 V                              ; 3.75e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.92e-07 V                  ; 2.66 V             ; -0.02 V            ; 0.197 V                             ; 0.145 V                             ; 3.75e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; comp_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.91e-07 V                   ; 2.66 V              ; -0.0189 V           ; 0.179 V                              ; 0.122 V                              ; 4.9e-10 s                   ; 4.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 8.91e-07 V                  ; 2.66 V             ; -0.0189 V          ; 0.179 V                             ; 0.122 V                             ; 4.9e-10 s                  ; 4.6e-10 s                  ; No                        ; Yes                       ;
; gen2_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.92e-07 V                   ; 2.66 V              ; -0.02 V             ; 0.197 V                              ; 0.145 V                              ; 3.75e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.92e-07 V                  ; 2.66 V             ; -0.02 V            ; 0.197 V                             ; 0.145 V                             ; 3.75e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.92e-07 V                   ; 2.66 V              ; -0.02 V             ; 0.197 V                              ; 0.145 V                              ; 3.75e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.92e-07 V                  ; 2.66 V             ; -0.02 V            ; 0.197 V                             ; 0.145 V                             ; 3.75e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.91e-07 V                   ; 2.66 V              ; -0.0189 V           ; 0.179 V                              ; 0.122 V                              ; 4.9e-10 s                   ; 4.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 8.91e-07 V                  ; 2.66 V             ; -0.0189 V          ; 0.179 V                             ; 0.122 V                             ; 4.9e-10 s                  ; 4.6e-10 s                  ; No                        ; Yes                       ;
; lane_active_led[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.92e-07 V                   ; 2.66 V              ; -0.02 V             ; 0.197 V                              ; 0.145 V                              ; 3.75e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.92e-07 V                  ; 2.66 V             ; -0.02 V            ; 0.197 V                             ; 0.145 V                             ; 3.75e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.91e-07 V                   ; 2.66 V              ; -0.0189 V           ; 0.179 V                              ; 0.122 V                              ; 4.9e-10 s                   ; 4.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 8.91e-07 V                  ; 2.66 V             ; -0.0189 V          ; 0.179 V                             ; 0.122 V                             ; 4.9e-10 s                  ; 4.6e-10 s                  ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                            ; To Clock                                                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; 4        ; 0        ; 0        ; 0        ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; 3        ; 0        ; 0        ; 0        ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; 1        ; 0        ; 0        ; 0        ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; 28       ; 0        ; 0        ; 0        ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; 77578    ; 0        ; 325      ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                         ; 9768     ; 0        ; 0        ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                         ; 1        ; 0        ; 0        ; 1        ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; 426      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                            ; To Clock                                                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; 4        ; 0        ; 0        ; 0        ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout          ; 3        ; 0        ; 0        ; 0        ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; 1        ; 0        ; 0        ; 0        ;
; core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; 28       ; 0        ; 0        ; 0        ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout     ; 77578    ; 0        ; 325      ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                         ; 9768     ; 0        ; 0        ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                         ; 1        ; 0        ; 0        ; 1        ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                           ; 426      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                        ; To Clock                                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 1892     ; 0        ; 0        ; 0        ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 21       ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                        ; To Clock                                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout ; 1892     ; 0        ; 0        ; 0        ;
; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; refclk~input~INSERTED_REFCLK_DIVIDER|clkout                                                       ; 21       ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Apr 29 05:31:42 2011
Info: Command: quartus_sta pcie_top_example_chaining_top -c pcie_top_example_chaining_top
Info: qsta_default_script.tcl version: #4
Info: Only one processor detected - disabling parallel compilation
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 100 degrees C
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_cal
        Info: set_disable_timing [get_cells -compatibility_mode *|alt_cal_channel[*]] -to q 
        Info: set_disable_timing [get_cells -compatibility_mode *|alt_cal_busy] -to q 
    Info: Entity alt_cal_edge_detect
        Info: set_disable_timing [get_cells -compatibility_mode *pd*_det|alt_edge_det_ff?] -to q 
Info: Reading SDC File: '../../pcie_top.sdc'
Info: Reading SDC File: 'pcie_top_example.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogrefclkpulse} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogrefclkpulse}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|refclkout} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|refclkout}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogrefclkout[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogrefclkout[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]} -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogfastrefclkout[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|analogfastrefclkout[0]}
    Info: create_generated_clock -source {core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]} {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 4 -multiply_by 5 -duty_cycle 50.00 -name {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]} {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock} -divide_by 2 -duty_cycle 50.00 -name {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout} {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}
    Info: create_generated_clock -source {refclk~input|o} -duty_cycle 50.00 -name {refclk~input~INSERTED_REFCLK_DIVIDER|clkout} {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|tx_pll0|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll7|clk[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll7|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll6|clk[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll6|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll5|clk[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll5|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll3|clk[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll3|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll1|clk[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll1|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll4|clk[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll4|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll0|clk[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll0|clk[0]}
    Info: create_clock -period 0.400 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll2|clk[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll2|clk[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll7|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma7|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma7|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll6|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma6|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma6|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll5|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma5|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma5|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll4|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma4|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma4|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll2|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma2|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma2|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll3|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma3|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma3|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll1|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma1|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma1|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|rx_cdr_pll0|clk[0]} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma0|deserclock[0]} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma0|deserclock[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|refclkout} -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div1|refclkout} {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div1|refclkout}
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs6~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs5~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma6~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma6~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[4] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[8] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[8] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma4~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma4~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma4~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma4~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[4] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma1~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma1~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIORESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXANALOGRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLERXANALOGRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLEDPRIORESET }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[0] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[0] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[0] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma0~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma0~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma0~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma0~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[0] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs3~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs3~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[5] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[10] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[10] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma5~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma5~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma5~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma5~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[5] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma2~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma2~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs7~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[1] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[2] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[2] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma1~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma1~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma1~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma1~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[1] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs4~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIORESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIOLOAD }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIOLOAD }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIODISABLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIODISABLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLETXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLETXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXANALOGRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLERXANALOGRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLEDPRIORESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma4~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma4~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[6] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[12] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[12] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma6~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma6~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma6~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma6~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[6] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma3~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma3~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[2] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[4] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[4] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma2~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma2~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma2~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma2~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[2] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs5~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs4~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma5~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma5~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[7] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[14] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[14] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma7~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma7~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma7~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma7~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[7] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs1~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs1~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[3] }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[6] }] 20.000
    Info: set_min_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|rx_pcs_rxfound_wire[6] }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma3~OBSERVABLE_FORCE_ELEC_IDLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma3~OBSERVABLE_FORCE_ELEC_IDLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma3~OBSERVABLE_TX_DET_RX }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pma3~OBSERVABLE_TX_DET_RX }] 0.000
    Info: set_max_delay -from [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|tx_rxdetectvalidout[3] }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma0~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma0~OBSERVABLE_LOCK_TO_REF }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs2~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs2~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pcs7~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|transmit_pcs6~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma7~OBSERVABLE_LOCK_TO_REF }] 0.000
    Info: set_max_delay -to [get_ports { pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|receive_pma7~OBSERVABLE_LOCK_TO_REF }] 20.000
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: From: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0|dpclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLE_DPRIO_IN
    Info: From: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1|dpclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLE_DPRIO_IN
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma0  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma1  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma2  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma3  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma4  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma5  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma6  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma7  from: deserclock[0]  to: clockout
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pldclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip~OBSERVABLE_PLD_CLK
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pllfixedclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK
    Info: Cell: core|reconfig_pll|altpll_component|auto_generated|pll1  from: inclk[0]  to: observablevcoout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
Info: Analyzing Slow 950mV 100C Model
Info: Worst-case setup slack is 0.111
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.111         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     1.195         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout 
    Info:     6.767         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     7.923         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
    Info:    10.698         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    12.431         0.000 n/a 
Info: Worst-case hold slack is 0.167
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.167         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     0.249         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.249         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
    Info:     0.266         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     0.500         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout 
    Info:     1.460         0.000 n/a 
Info: Worst-case recovery slack is 0.780
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.780         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     8.647         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
Info: Worst-case removal slack is 0.458
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.458         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     0.624         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
Info: Worst-case minimum pulse width slack is 0.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.000         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.406         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout 
    Info:     0.836         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock 
    Info:     1.211         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     3.416         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     4.493         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
    Info:     4.948         0.000 free_100MHz 
    Info:     5.000         0.000 refclk 
Info: Analyzing Slow 950mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: From: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0|dpclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLE_DPRIO_IN
    Info: From: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1|dpclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLE_DPRIO_IN
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma0  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma1  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma2  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma3  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma4  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma5  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma6  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma7  from: deserclock[0]  to: clockout
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pldclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip~OBSERVABLE_PLD_CLK
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pllfixedclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK
    Info: Cell: core|reconfig_pll|altpll_component|auto_generated|pll1  from: inclk[0]  to: observablevcoout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
Info: Worst-case setup slack is 0.146
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.146         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     1.215         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout 
    Info:     6.822         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     8.002         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
    Info:    10.692         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    12.894         0.000 n/a 
Info: Worst-case hold slack is 0.155
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.155         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     0.239         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
    Info:     0.244         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.264         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     0.478         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout 
    Info:     1.422         0.000 n/a 
Info: Worst-case recovery slack is 0.955
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.955         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     8.709         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
Info: Worst-case removal slack is 0.441
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.441         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     0.588         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
Info: Worst-case minimum pulse width slack is 0.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.000         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.397         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout 
    Info:     0.811         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock 
    Info:     1.156         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     3.436         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     4.484         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
    Info:     4.970         0.000 free_100MHz 
    Info:     5.000         0.000 refclk 
Info: Analyzing Fast 950mV 0C Model
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: From: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0|dpclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit0~OBSERVABLE_DPRIO_IN
    Info: From: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1|dpclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_serdes:serdes|pcie_top_serdes_alt4gxb_c0pa:pcie_top_serdes_alt4gxb_c0pa_component|cent_unit1~OBSERVABLE_DPRIO_IN
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma0  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma1  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma2  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma3  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma4  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma5  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma6  from: deserclock[0]  to: clockout
    Info: Cell: core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|receive_pma7  from: deserclock[0]  to: clockout
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pldclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip~OBSERVABLE_PLD_CLK
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|pllfixedclk  to: pcie_top_example_chaining_pipen1b:core|pcie_top_plus:ep_plus|pcie_top:epmap|pcie_top_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK
    Info: Cell: core|reconfig_pll|altpll_component|auto_generated|pll1  from: inclk[0]  to: observablevcoout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk~input~INSERTED_REFCLK_DIVIDER|clkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout}] -hold 0.010
Info: Worst-case setup slack is 0.755
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.755         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     1.561         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout 
    Info:     7.269         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     8.898         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
    Info:    15.168         0.000 n/a 
    Info:    15.225         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.106
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.106         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     0.135         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
    Info:     0.143         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.154         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     0.273         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout 
    Info:     0.887         0.000 n/a 
Info: Worst-case recovery slack is 2.053
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.053         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     9.245         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
Info: Worst-case removal slack is 0.263
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.263         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     0.343         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
Info: Worst-case minimum pulse width slack is 0.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.000         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.615         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|coreclkout 
    Info:     0.901         0.000 core|ep_plus|epmap|serdes|pcie_top_serdes_alt4gxb_c0pa_component|central_clk_div0|rateswitchbaseclock 
    Info:     1.193         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip|coreclkout 
    Info:     3.619         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     4.658         0.000 refclk~input~INSERTED_REFCLK_DIVIDER|clkout 
    Info:     4.694         0.000 free_100MHz 
    Info:     5.000         0.000 refclk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 471 megabytes
    Info: Processing ended: Fri Apr 29 05:32:55 2011
    Info: Elapsed time: 00:01:13
    Info: Total CPU time (on all processors): 00:01:00


