- 软件环境：Quartus Prime 18.0
- Device family：Cyclone IV E
## 作业内容
1. 设计 3-8 译码器
2. 8-3 优先编码器
3. 参数化的译码器
4. 参数化的编码器
5. 4 位格雷码计数器

## 设计译码器
### 3-8 译码器
**代码实现：**
```verilog
`timescale 1 ns/ 1 ps
module decoder_38(
	input wire[2:0]in,
	output reg[7:0]y
	);
	always@(*)
		case(in)
			3'b000: y = 8'b0000_0001;
			3'b001: y = 8'b0000_0010;
			3'b010: y = 8'b0000_0100;
			3'b011: y = 8'b0000_1000;
			3'b100: y = 8'b0001_0000;
			3'b101: y = 8'b0010_0000;
			3'b110: y = 8'b0100_0000;
			3'b111: y = 8'b1000_0000;
		endcase
endmodule 
```
使用 case 实现输入输出一一对应的方式。

RTL viewer
![350](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104180601.png)

>使用的 testbench 与下一项相同，不重复列出

**测试结果**
波形图：
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104180804.png)
输出信息：
![150](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104180826.png)
>可知结果正确

### 参数化译码器
**代码实现**
```verilog
`timescale 1 ns/ 1 ps
module decoder #(
	parameter n=3,
			  m=1<<n
	)(
	input wire[n-1:0]in,
	output reg[m-1:0]y
	);
	//one-hot
	always@(*)y=1<<in;  //1向左移in位
endmodule 
```
其中，y 是独热码，即有多少个状态就有多少比特，而且只有一个比特为 1，其他全为 0 的一种码制。

RTL VIEWER：
![350](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104170757.png)

testbench：
```verilog
`timescale 1 ns/ 1 ps
module decoder_vlg_tst();
parameter N = 2;   //改变N的值可以测试不同的译码器
parameter M = 1<<N;
reg [N-1:0] in;                                               
wire [M-1:0]  y;
                       
decoder_coder #(.n(N), .m(M)) //更改参数
	i1( 
	.in(in),
	.y(y)
);

integer i;
initial                                                
begin
	for(i=0; i<M; i=i+1) begin
		in = i;  //测试0---M-1的输入
		#10;
	end 
	#10 $stop;  //使仿真暂停在这里，不会结束
end

initial 
	$monitor("in = %b ---> y = %b ", in, y);                                                
endmodule
```
通过改变 N 的值可以实现 N - 2^N 译码器，使用 for 循环测试所有可能的输入，即 0---->(2^N-1)，使用 monitor 查看输出的正确性。

**测试结果**
测试 N = 3：
波形图：
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104211624.png)
输出信息：
![200](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104211553.png)

测试 N = 2：
波形图：
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104211843.png)
输出信息：
![200](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104211903.png)
>可知结果正确

## 设计编码器
### 8-3 优先编码器
**代码实现**
```verilog
`timescale 1 ns/ 1 ps
module decoder_coder(
	input wire[m-1:0]in,
	output reg[n-1:0]y
	);
	//one-hot
	always@(*)
		casez(in)
			8'b1???_????	: y = 3'b111;
			8'b01??_????	: y = 3'b110;
			8'b001?_????	: y = 3'b101;
			8'b0001_????	: y = 3'b100;
			8'b0000_1???	: y = 3'b011;
			8'b0000_01??	: y = 3'b010;
			8'b0000_001?	: y = 3'b001;
			8'b0000_0001    : y = 3'b000;
			default         : y = 3'b000;
		endcase
endmodule 
```

RTL VIEWER
![350](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104184220.png)

>使用的 testbench 与下一项相同，不重复列出

**测试结果**
波形图：
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104192251.png)
输出信息：
![200](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104192306.png)
>可知结果正确

### 参数化编码器
**代码实现**
```verilog
module decoder_coder #(
	parameter n=3,
			  m=1<<n
)(
	input wire[m-1:0]in,
	output reg[n-1:0]y
);
	integer i;
	always@(*)
	begin:loop
		for (i=m-1;i>0;i=i-1)
			if(in[i]==1)
			begin
				y = i;
				disable loop;  //jump out of loop
			end
			else y = 0;
	end
	
endmodule 
```

RTL VIEWER：
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104182352.png)

testbench：
```verilog
`timescale 1 ns/ 1 ps
module decoder_coder_vlg_tst();
parameter N = 3;
parameter M = 1<<N;
reg [M-1:0] in;                                             
wire [N-1:0]  y;
                     
decoder_coder #(.n(N), .m(M))
	i1 (
	.in(in),
	.y(y)
);

integer i;
initial                                                
begin     
	for(i=0; i<M; i=i+1) begin
		in = 1<<i;    //这个前面不能加延时，关键是循环的第一个不能有延时，不然会导致波形不正确
		#10;
	end  
	
	#10 $stop;
end

initial 
	$monitor("in = %b ---> y = %b ", in, y);
endmodule
```

**测试结果**
测试 N = 3：
波形图：
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104183006.png)
输出信息：
![200](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104183031.png)

测试 N = 2：
波形图：
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104183342.png)
输出信息：
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104183359.png)
可知测试结果正确

## 设计格雷码计数器
**代码实现**
```verilog
module gray_counter(
	input clk,
	input rst_n,
	output reg[3:0]gray
);
	always@(posedge clk or negedge rst_n)
	if(!rst_n)	gray <= 4'b0000;
	else
		case(gray)
			4'b0000 : gray <= 4'b0001;
			4'b0001 : gray <= 4'b0011;
			4'b0011 : gray <= 4'b0010;
			4'b0010 : gray <= 4'b0110;
			4'b0110 : gray <= 4'b0111;
			4'b0111 : gray <= 4'b0101;
			4'b0101 : gray <= 4'b0100;
			4'b0100 : gray <= 4'b1100;
			4'b1100 : gray <= 4'b1101;
			4'b1101 : gray <= 4'b1111;
			4'b1111 : gray <= 4'b1110;
			4'b1110 : gray <= 4'b1010;
			4'b1010 : gray <= 4'b1011;
			4'b1011 : gray <= 4'b1001;
			4'b1001 : gray <= 4'b1000;
			4'b1000 : gray <= 4'b0000;
			default 	 : gray <= 4'bx;
		endcase

endmodule 
```

RTL VIEWER：
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104193643.png)

testbench：
```verilog
`timescale 1 ns/ 1 ps
module gray_counter_vlg_tst();
reg clk;
reg rst_n;                                             
wire [3:0]  gray;
                        
gray_counter i1 (  
	.clk(clk),
	.gray(gray),
	.rst_n(rst_n)
);

initial 
begin 
	rst_n = 0;
	clk = 0;
	#5 rst_n = 1;
	#60 rst_n = 0;
	#5 rst_n = 1;
	#100 $stop;
end

always #5 clk = ~clk;

initial $monitor($time,": state: %b",gray);
endmodule
```

**测试结果**
波形图：
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104193624.png)
输出信息：
![200](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221104193853.png)
标红项为测试中复位信号作用的位置。

## 实验收获
$stop

含参例化
disable