TimeQuest Timing Analyzer report for frogger
Fri Dec 08 18:09:03 2023
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'reset'
 13. Slow 1200mV 85C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'
 14. Slow 1200mV 85C Model Setup: 'clock'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'
 17. Slow 1200mV 85C Model Hold: 'reset'
 18. Slow 1200mV 85C Model Recovery: 'clock'
 19. Slow 1200mV 85C Model Removal: 'clock'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'reset'
 28. Slow 1200mV 0C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'
 29. Slow 1200mV 0C Model Setup: 'clock'
 30. Slow 1200mV 0C Model Hold: 'clock'
 31. Slow 1200mV 0C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'
 32. Slow 1200mV 0C Model Hold: 'reset'
 33. Slow 1200mV 0C Model Recovery: 'clock'
 34. Slow 1200mV 0C Model Removal: 'clock'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'reset'
 42. Fast 1200mV 0C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'
 45. Fast 1200mV 0C Model Hold: 'clock'
 46. Fast 1200mV 0C Model Hold: 'reset'
 47. Fast 1200mV 0C Model Recovery: 'clock'
 48. Fast 1200mV 0C Model Removal: 'clock'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Output Ports
 65. Unconstrained Output Ports
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; frogger                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.3%      ;
;     Processors 3-4         ;   0.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clock                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                              ;
; Clock_divider:clk_25_MHz|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:clk_25_MHz|clock_out } ;
; reset                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                              ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                       ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 32.23 MHz  ; 32.23 MHz       ; reset                              ;      ;
; 176.09 MHz ; 176.09 MHz      ; Clock_divider:clk_25_MHz|clock_out ;      ;
; 226.76 MHz ; 226.76 MHz      ; clock                              ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                          ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; reset                              ; -17.762 ; -113.436      ;
; Clock_divider:clk_25_MHz|clock_out ; -16.506 ; -143.598      ;
; clock                              ; -3.410  ; -161.089      ;
+------------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                         ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock                              ; 0.091 ; 0.000         ;
; Clock_divider:clk_25_MHz|clock_out ; 0.402 ; 0.000         ;
; reset                              ; 1.176 ; 0.000         ;
+------------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.305 ; -8.483                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 1.013 ; 0.000                 ;
+-------+-------+-----------------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -3.000 ; -86.525       ;
; reset                              ; -3.000 ; -3.000        ;
; Clock_divider:clk_25_MHz|clock_out ; -1.285 ; -43.690       ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                              ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -17.762 ; Clock_divider_E1:clk_E1|clock_out ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.162     ; 16.252     ;
; -16.631 ; E1s.E1M4~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.162     ; 15.121     ;
; -16.619 ; E1s.E1M6~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.163     ; 15.108     ;
; -16.614 ; E1s.E1M5~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.162     ; 15.104     ;
; -16.483 ; E1s.E1M2~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.162     ; 14.973     ;
; -16.395 ; E1s.E1M3~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.162     ; 14.885     ;
; -16.294 ; E1s.E1M1~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.161     ; 14.785     ;
; -16.128 ; E1s.E1M5~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.415     ; 14.299     ;
; -16.014 ; E1s.E1M4~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.414     ; 14.181     ;
; -16.010 ; E1s.E1M3~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.412     ; 14.189     ;
; -16.001 ; E1s.E1M1~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.281     ; 14.160     ;
; -15.986 ; E1s.E1M6~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.282     ; 14.164     ;
; -15.535 ; E1s.E1M2~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.288     ; 14.015     ;
; -15.376 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.412     ; 13.555     ;
; -15.270 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.414     ; 13.437     ;
; -15.145 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.281     ; 13.324     ;
; -15.012 ; reset                             ; color_in[2]~1 ; reset        ; reset       ; 0.500        ; 1.925      ; 16.619     ;
; -14.929 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.415     ; 13.100     ;
; -14.779 ; E1s.E1M2~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.077      ; 15.038     ;
; -14.673 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.288     ; 13.153     ;
; -14.628 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.282     ; 12.786     ;
; -14.597 ; reset                             ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 1.925      ; 16.704     ;
; -14.583 ; E1s.E1M6~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.071      ; 14.836     ;
; -14.513 ; reset                             ; E1s.E1M5~1    ; reset        ; reset       ; 0.500        ; 1.672      ; 15.801     ;
; -14.458 ; E1s.E1M4~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.208      ; 14.848     ;
; -14.440 ; E1s.E1M5~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.210      ; 14.832     ;
; -14.411 ; reset                             ; E1s.E1M3~1    ; reset        ; reset       ; 0.500        ; 1.675      ; 15.707     ;
; -14.408 ; E1s.E1M5~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.281     ; 12.587     ;
; -14.395 ; reset                             ; E1s.E1M4~1    ; reset        ; reset       ; 0.500        ; 1.673      ; 15.679     ;
; -14.386 ; reset                             ; E1s.E1M6~1    ; reset        ; reset       ; 0.500        ; 1.806      ; 15.682     ;
; -14.380 ; E1s.E1M1~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.072      ; 14.634     ;
; -14.259 ; E1s.E1M6~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.413     ; 12.437     ;
; -14.226 ; E1s.E1M3~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.207      ; 14.615     ;
; -14.222 ; E1s.E1M6~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.415     ; 12.388     ;
; -14.208 ; E1s.E1M4~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.412     ; 12.387     ;
; -14.179 ; E1s.E1M5~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.412     ; 12.358     ;
; -14.142 ; E1s.E1M5~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.414     ; 12.309     ;
; -14.110 ; reset                             ; E1s.E1M1~1    ; reset        ; reset       ; 0.500        ; 1.805      ; 15.385     ;
; -14.099 ; reset                             ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; 1.672      ; 15.887     ;
; -14.097 ; E1s.E1M2~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.412     ; 12.276     ;
; -14.087 ; E1s.E1M1~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; -0.048     ; 14.009     ;
; -14.005 ; E1s.E1M1~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.414     ; 12.177     ;
; -13.995 ; E1s.E1M6~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; -0.048     ; 13.937     ;
; -13.980 ; reset                             ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; 1.673      ; 15.764     ;
; -13.961 ; reset                             ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; 1.675      ; 15.757     ;
; -13.959 ; E1s.E1M4~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.288     ; 12.439     ;
; -13.954 ; E1s.E1M5~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.043     ; 14.027     ;
; -13.929 ; reset                             ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; 1.806      ; 15.725     ;
; -13.896 ; E1s.E1M6~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.416     ; 12.066     ;
; -13.886 ; E1s.E1M3~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.043     ; 13.964     ;
; -13.851 ; E1s.E1M4~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.044     ; 13.918     ;
; -13.831 ; E1s.E1M2~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; -0.049     ; 14.080     ;
; -13.822 ; E1s.E1M4~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.282     ; 11.980     ;
; -13.738 ; E1s.E1M1~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.411     ; 11.918     ;
; -13.682 ; E1s.E1M1~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.413     ; 11.850     ;
; -13.651 ; reset                             ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; 1.805      ; 15.426     ;
; -13.599 ; E1s.E1M3~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.282     ; 11.757     ;
; -13.500 ; E1s.E1M6~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.289     ; 11.979     ;
; -13.491 ; E1s.E1M1~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.280     ; 11.671     ;
; -13.420 ; E1s.E1M5~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.288     ; 11.900     ;
; -13.377 ; reset                             ; E1s.E1M2~1    ; reset        ; reset       ; 0.500        ; 1.799      ; 14.974     ;
; -13.338 ; E1s.E1M4~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.415     ; 11.509     ;
; -13.249 ; E1s.E1M3~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.414     ; 11.416     ;
; -13.172 ; E1s.E1M3~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.281     ; 11.351     ;
; -13.160 ; E1s.E1M3~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.288     ; 11.640     ;
; -13.131 ; E1s.E1M3~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.415     ; 11.302     ;
; -13.115 ; E1s.E1M6~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.283     ; 11.272     ;
; -13.042 ; E1s.E1M1~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.287     ; 11.523     ;
; -12.955 ; E1s.E1M5~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.282     ; 11.113     ;
; -12.939 ; E1s.E1M2~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.282     ; 11.097     ;
; -12.929 ; reset                             ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 1.799      ; 15.026     ;
; -12.393 ; E1s.E1M2~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.173     ; 12.341     ;
; -12.368 ; E1s.E1M2~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.415     ; 10.539     ;
; -12.234 ; E1s.E1M5~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; 0.091      ; 12.315     ;
; -12.223 ; E1s.E1M6~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.179     ; 12.165     ;
; -12.186 ; E1s.E1M6~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.181     ; 12.116     ;
; -12.091 ; E1s.E1M1~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.181     ; 12.026     ;
; -12.035 ; E1s.E1M4~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.042     ; 12.114     ;
; -12.005 ; E1s.E1M5~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.040     ; 12.086     ;
; -11.968 ; E1s.E1M5~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.042     ; 12.037     ;
; -11.905 ; E1s.E1M6~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.182     ; 11.839     ;
; -11.831 ; E1s.E1M4~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 0.082      ; 12.211     ;
; -11.824 ; E1s.E1M1~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.178     ; 11.767     ;
; -11.768 ; E1s.E1M1~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.180     ; 11.699     ;
; -11.649 ; E1s.E1M4~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; 0.088      ; 11.707     ;
; -11.618 ; E1s.E1M4~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.281     ; 9.797      ;
; -11.577 ; E1s.E1M1~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; -0.047     ; 11.520     ;
; -11.464 ; E1s.E1M6~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; -0.055     ; 11.707     ;
; -11.430 ; E1s.E1M3~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; 0.087      ; 11.487     ;
; -11.336 ; E1s.E1M2~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.414     ; 9.503      ;
; -11.253 ; E1s.E1M2~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; -0.043     ; 11.180     ;
; -11.246 ; E1s.E1M5~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 0.084      ; 11.628     ;
; -11.213 ; E1s.E1M2~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.281     ; 9.392      ;
; -11.165 ; E1s.E1M4~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.045     ; 11.236     ;
; -11.128 ; E1s.E1M1~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; -0.054     ; 11.372     ;
; -11.125 ; E1s.E1M3~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.045     ; 11.191     ;
; -11.079 ; E1s.E1M6~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; -0.049     ; 11.000     ;
; -11.003 ; E1s.E1M3~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; 0.088      ; 11.081     ;
; -10.991 ; E1s.E1M3~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 0.081      ; 11.370     ;
; -10.962 ; E1s.E1M3~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.046     ; 11.032     ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                                                      ;
+---------+------------------------------------------+--------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                        ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+--------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -16.506 ; Clock_divider_E1:clk_E1|clock_out        ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 17.543     ;
; -16.502 ; Clock_divider_E1:clk_E1|clock_out        ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 17.539     ;
; -16.486 ; Clock_divider_E1:clk_E1|clock_out        ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 17.523     ;
; -15.434 ; E1s.E1M6~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.048      ; 16.470     ;
; -15.431 ; E1s.E1M6~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.048      ; 16.467     ;
; -15.399 ; E1s.E1M6~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.048      ; 16.435     ;
; -15.375 ; E1s.E1M4~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.412     ;
; -15.371 ; E1s.E1M4~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.408     ;
; -15.358 ; E1s.E1M5~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.395     ;
; -15.355 ; E1s.E1M4~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.392     ;
; -15.354 ; E1s.E1M5~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.391     ;
; -15.338 ; E1s.E1M5~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.375     ;
; -15.227 ; E1s.E1M2~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.264     ;
; -15.223 ; E1s.E1M2~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.260     ;
; -15.210 ; E1s.E1M3~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.247     ;
; -15.207 ; E1s.E1M2~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.244     ;
; -15.207 ; E1s.E1M3~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.244     ;
; -15.175 ; E1s.E1M3~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.049      ; 16.212     ;
; -15.109 ; E1s.E1M1~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.050      ; 16.147     ;
; -15.106 ; E1s.E1M1~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.050      ; 16.144     ;
; -15.074 ; E1s.E1M1~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.050      ; 16.112     ;
; -14.553 ; E1s.E1M2~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.288      ; 16.329     ;
; -14.549 ; E1s.E1M2~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.288      ; 16.325     ;
; -14.533 ; E1s.E1M2~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.288      ; 16.309     ;
; -14.428 ; E1s.E1M6~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.282      ; 16.198     ;
; -14.425 ; E1s.E1M6~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.282      ; 16.195     ;
; -14.420 ; reset                                    ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 3.136      ; 18.044     ;
; -14.417 ; reset                                    ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 3.136      ; 18.041     ;
; -14.393 ; E1s.E1M6~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.282      ; 16.163     ;
; -14.385 ; reset                                    ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 3.136      ; 18.009     ;
; -14.273 ; E1s.E1M4~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.419      ; 16.180     ;
; -14.270 ; E1s.E1M4~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.419      ; 16.177     ;
; -14.238 ; E1s.E1M4~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.419      ; 16.145     ;
; -14.225 ; E1s.E1M1~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.283      ; 15.996     ;
; -14.222 ; E1s.E1M1~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.283      ; 15.993     ;
; -14.214 ; E1s.E1M5~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.421      ; 16.123     ;
; -14.210 ; E1s.E1M5~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.421      ; 16.119     ;
; -14.194 ; E1s.E1M5~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.421      ; 16.103     ;
; -14.190 ; E1s.E1M1~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.283      ; 15.961     ;
; -14.071 ; E1s.E1M3~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.418      ; 15.977     ;
; -14.068 ; E1s.E1M3~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.418      ; 15.974     ;
; -14.036 ; E1s.E1M3~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.418      ; 15.942     ;
; -13.843 ; reset                                    ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 3.136      ; 17.967     ;
; -13.840 ; reset                                    ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 3.136      ; 17.964     ;
; -13.808 ; reset                                    ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 3.136      ; 17.932     ;
; -4.679  ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.597      ;
; -4.676  ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.594      ;
; -4.644  ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.562      ;
; -4.635  ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.553      ;
; -4.632  ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.550      ;
; -4.600  ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.518      ;
; -4.504  ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.422      ;
; -4.501  ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.419      ;
; -4.469  ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.387      ;
; -4.465  ; vga_driver:driver|v_state.V_ACTIVE_STATE ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.383      ;
; -4.462  ; vga_driver:driver|v_state.V_ACTIVE_STATE ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.380      ;
; -4.430  ; vga_driver:driver|v_state.V_ACTIVE_STATE ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.348      ;
; -4.377  ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.295      ;
; -4.374  ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.292      ;
; -4.348  ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.266      ;
; -4.345  ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.263      ;
; -4.342  ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.260      ;
; -4.313  ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.231      ;
; -4.292  ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.210      ;
; -4.290  ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.208      ;
; -4.289  ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.207      ;
; -4.287  ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.205      ;
; -4.257  ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.175      ;
; -4.255  ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.173      ;
; -4.206  ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 5.123      ;
; -4.203  ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 5.120      ;
; -4.190  ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.082     ; 5.106      ;
; -4.187  ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.082     ; 5.103      ;
; -4.176  ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.094      ;
; -4.173  ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.091      ;
; -4.171  ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 5.088      ;
; -4.155  ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.082     ; 5.071      ;
; -4.141  ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 5.059      ;
; -4.102  ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 5.019      ;
; -4.099  ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 5.016      ;
; -4.073  ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.990      ;
; -4.071  ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.988      ;
; -4.068  ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.985      ;
; -4.036  ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.953      ;
; -4.032  ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.949      ;
; -4.029  ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.946      ;
; -4.010  ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.927      ;
; -4.007  ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.924      ;
; -3.999  ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 4.917      ;
; -3.997  ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.914      ;
; -3.996  ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 4.914      ;
; -3.978  ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.895      ;
; -3.975  ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.892      ;
; -3.975  ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.892      ;
; -3.964  ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.080     ; 4.882      ;
; -3.954  ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.871      ;
; -3.951  ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.868      ;
; -3.944  ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.861      ;
; -3.943  ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.860      ;
; -3.940  ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.081     ; 4.857      ;
+---------+------------------------------------------+--------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                     ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.410 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.082     ; 4.326      ;
; -3.341 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.512     ; 3.827      ;
; -3.338 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.512     ; 3.824      ;
; -3.313 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.512     ; 3.799      ;
; -3.296 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.512     ; 3.782      ;
; -3.262 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.749      ;
; -3.257 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.082     ; 4.173      ;
; -3.235 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.152      ;
; -3.235 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.152      ;
; -3.235 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.152      ;
; -3.235 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.152      ;
; -3.235 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.152      ;
; -3.235 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.152      ;
; -3.235 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.152      ;
; -3.235 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.081     ; 4.152      ;
; -3.228 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.082     ; 4.144      ;
; -3.224 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.082     ; 4.140      ;
; -3.197 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.684      ;
; -3.197 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.684      ;
; -3.197 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.684      ;
; -3.197 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.684      ;
; -3.197 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.684      ;
; -3.197 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.684      ;
; -3.197 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.684      ;
; -3.197 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.684      ;
; -3.194 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.681      ;
; -3.194 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.681      ;
; -3.194 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.681      ;
; -3.194 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.681      ;
; -3.194 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.681      ;
; -3.194 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.681      ;
; -3.194 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.681      ;
; -3.194 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.681      ;
; -3.185 ; Clock_divider_E1:clk_E1|counter[13] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.512     ; 3.671      ;
; -3.163 ; Clock_divider_E1:clk_E1|counter[9]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.082     ; 4.079      ;
; -3.158 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.645      ;
; -3.149 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.636      ;
; -3.149 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.636      ;
; -3.149 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.636      ;
; -3.149 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.636      ;
; -3.149 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.636      ;
; -3.149 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.636      ;
; -3.149 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.636      ;
; -3.149 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.636      ;
; -3.149 ; Clock_divider_E1:clk_E1|counter[15] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.513     ; 3.634      ;
; -3.121 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.608      ;
; -3.121 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.608      ;
; -3.121 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.608      ;
; -3.121 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.608      ;
; -3.121 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.608      ;
; -3.121 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.608      ;
; -3.121 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.608      ;
; -3.121 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.608      ;
; -3.118 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.606      ;
; -3.118 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.606      ;
; -3.118 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.606      ;
; -3.118 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.606      ;
; -3.118 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.606      ;
; -3.118 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.606      ;
; -3.118 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.606      ;
; -3.118 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.606      ;
; -3.113 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.030      ;
; -3.113 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.081     ; 4.030      ;
; -3.104 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.082     ; 4.020      ;
; -3.084 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.001      ;
; -3.084 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.001      ;
; -3.084 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.001      ;
; -3.084 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.001      ;
; -3.084 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.001      ;
; -3.084 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.001      ;
; -3.084 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.001      ;
; -3.084 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.081     ; 4.001      ;
; -3.068 ; Clock_divider_E1:clk_E1|counter[0]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.082     ; 3.984      ;
; -3.049 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.966      ;
; -3.049 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.966      ;
; -3.049 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.966      ;
; -3.049 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.966      ;
; -3.049 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.966      ;
; -3.049 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.966      ;
; -3.049 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.966      ;
; -3.049 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.081     ; 3.966      ;
; -3.030 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[12] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.948      ;
; -3.030 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[14] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.948      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.508      ;
; -3.014 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.502      ;
; -3.014 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.502      ;
; -3.014 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.502      ;
; -3.014 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.502      ;
; -3.014 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.502      ;
; -3.014 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.502      ;
; -3.014 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.510     ; 3.502      ;
; -3.014 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.502      ;
; -3.010 ; Clock_divider_E1:clk_E1|counter[13] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.497      ;
; -3.010 ; Clock_divider_E1:clk_E1|counter[13] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.497      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.091 ; E1s.E1M4~1                           ; E1s.E1M4~_emulated                   ; reset        ; clock       ; -0.500       ; 1.414      ; 1.221      ;
; 0.119 ; E1s.E1M5~1                           ; E1s.E1M5~_emulated                   ; reset        ; clock       ; -0.500       ; 1.415      ; 1.250      ;
; 0.147 ; E1s.E1M3~1                           ; E1s.E1M3~_emulated                   ; reset        ; clock       ; -0.500       ; 1.412      ; 1.275      ;
; 0.343 ; E1s.E1M2~1                           ; E1s.E1M2~_emulated                   ; reset        ; clock       ; -0.500       ; 1.288      ; 1.347      ;
; 0.369 ; E1s.E1M1~1                           ; E1s.E1M1~_emulated                   ; reset        ; clock       ; -0.500       ; 1.281      ; 1.366      ;
; 0.474 ; E1s.E1M6~1                           ; E1s.E1M6~_emulated                   ; reset        ; clock       ; -0.500       ; 1.282      ; 1.472      ;
; 0.517 ; color_in[2]~1                        ; color_in[2]~_emulated                ; reset        ; clock       ; -0.500       ; 1.164      ; 1.397      ;
; 0.540 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.239      ;
; 0.541 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.238      ;
; 0.543 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.240      ;
; 0.543 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.242      ;
; 0.543 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.242      ;
; 0.543 ; Clock_divider:clk_25_MHz|counter[26] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.242      ;
; 0.545 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.244      ;
; 0.546 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.243      ;
; 0.557 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.254      ;
; 0.558 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.257      ;
; 0.562 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.259      ;
; 0.562 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.259      ;
; 0.622 ; Clock_divider:clk_25_MHz|counter[17] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.099      ; 0.907      ;
; 0.624 ; Clock_divider_E1:clk_E1|counter[19]  ; Clock_divider_E1:clk_E1|counter[19]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.908      ;
; 0.624 ; Clock_divider:clk_25_MHz|counter[25] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.099      ; 0.909      ;
; 0.625 ; Clock_divider_E1:clk_E1|counter[25]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.909      ;
; 0.625 ; Clock_divider:clk_25_MHz|counter[27] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.099      ; 0.910      ;
; 0.626 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.098      ; 0.910      ;
; 0.626 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.098      ; 0.910      ;
; 0.628 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.912      ;
; 0.628 ; Clock_divider:clk_25_MHz|counter[18] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.099      ; 0.913      ;
; 0.630 ; Clock_divider:clk_25_MHz|counter[24] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.099      ; 0.915      ;
; 0.631 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.915      ;
; 0.637 ; Clock_divider_E1:clk_E1|counter[13]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.921      ;
; 0.637 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.098      ; 0.921      ;
; 0.639 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.906      ;
; 0.640 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.907      ;
; 0.640 ; Clock_divider:clk_25_MHz|counter[9]  ; Clock_divider:clk_25_MHz|counter[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.908      ;
; 0.643 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; Clock_divider:clk_25_MHz|counter[22] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.099      ; 0.928      ;
; 0.644 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; Clock_divider_E1:clk_E1|counter[24]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.928      ;
; 0.645 ; Clock_divider:clk_25_MHz|counter[10] ; Clock_divider:clk_25_MHz|counter[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[16] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; Clock_divider:clk_25_MHz|counter[8]  ; Clock_divider:clk_25_MHz|counter[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.913      ;
; 0.648 ; Clock_divider_E1:clk_E1|counter[27]  ; Clock_divider_E1:clk_E1|counter[27]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.932      ;
; 0.648 ; Clock_divider:clk_25_MHz|counter[26] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.915      ;
; 0.649 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.346      ;
; 0.652 ; Clock_divider_E1:clk_E1|counter[26]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.936      ;
; 0.653 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.352      ;
; 0.654 ; Clock_divider_E1:clk_E1|counter[11]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.351      ;
; 0.654 ; Clock_divider:clk_25_MHz|counter[1]  ; Clock_divider:clk_25_MHz|counter[1]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; Clock_divider:clk_25_MHz|counter[3]  ; Clock_divider:clk_25_MHz|counter[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; Clock_divider:clk_25_MHz|counter[13] ; Clock_divider:clk_25_MHz|counter[13] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.922      ;
; 0.657 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; Clock_divider:clk_25_MHz|counter[4]  ; Clock_divider:clk_25_MHz|counter[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; Clock_divider:clk_25_MHz|counter[5]  ; Clock_divider:clk_25_MHz|counter[5]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; Clock_divider:clk_25_MHz|counter[7]  ; Clock_divider:clk_25_MHz|counter[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[21] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[23] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; Clock_divider:clk_25_MHz|counter[2]  ; Clock_divider:clk_25_MHz|counter[2]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; Clock_divider:clk_25_MHz|counter[6]  ; Clock_divider:clk_25_MHz|counter[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.663 ; Clock_divider_E1:clk_E1|counter[11]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.360      ;
; 0.664 ; Clock_divider_E1:clk_E1|counter[23]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.948      ;
; 0.664 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.363      ;
; 0.667 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.364      ;
; 0.668 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.935      ;
; 0.669 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.936      ;
; 0.669 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.366      ;
; 0.669 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.368      ;
; 0.670 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.367      ;
; 0.672 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.369      ;
; 0.674 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.371      ;
; 0.682 ; Clock_divider:clk_25_MHz|counter[0]  ; Clock_divider:clk_25_MHz|counter[0]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.949      ;
; 0.683 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.380      ;
; 0.684 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.383      ;
; 0.696 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.393      ;
; 0.723 ; Clock_divider_E1:clk_E1|counter[12]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.510      ; 1.419      ;
; 0.775 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.472      ;
; 0.779 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.478      ;
; 0.788 ; Clock_divider:clk_25_MHz|counter[13] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.486      ;
; 0.790 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.487      ;
; 0.790 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.489      ;
; 0.790 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.489      ;
; 0.793 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.490      ;
; 0.793 ; Clock_divider:clk_25_MHz|counter[13] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.491      ;
; 0.795 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.492      ;
; 0.797 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.496      ;
; 0.798 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.495      ;
; 0.805 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.504      ;
; 0.807 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.505      ;
; 0.809 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.506      ;
; 0.812 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.510      ;
; 0.899 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.597      ;
; 0.900 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.513      ; 1.599      ;
; 0.904 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.602      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.402 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; vga_driver:driver|line_done              ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.443 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.710      ;
; 0.448 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.715      ;
; 0.487 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.754      ;
; 0.609 ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.876      ;
; 0.663 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.930      ;
; 0.664 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.931      ;
; 0.666 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.933      ;
; 0.666 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.933      ;
; 0.669 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.936      ;
; 0.677 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.944      ;
; 0.678 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.945      ;
; 0.684 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.951      ;
; 0.689 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.956      ;
; 0.691 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.958      ;
; 0.717 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.984      ;
; 0.728 ; color_in[2]~1                            ; vga_driver:driver|green_reg[7]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.362      ; 1.806      ;
; 0.740 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.007      ;
; 0.768 ; color_in[2]~1                            ; vga_driver:driver|green_reg[5]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.362      ; 1.846      ;
; 0.771 ; color_in[2]~1                            ; vga_driver:driver|green_reg[6]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.362      ; 1.849      ;
; 0.823 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.090      ;
; 0.826 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.093      ;
; 0.829 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.096      ;
; 0.832 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.099      ;
; 0.837 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.104      ;
; 0.837 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.104      ;
; 0.840 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.107      ;
; 0.847 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.114      ;
; 0.851 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.118      ;
; 0.919 ; vga_driver:driver|vsync_reg              ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.186      ;
; 0.972 ; reset                                    ; vga_driver:driver|line_done              ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 3.288      ; 4.476      ;
; 0.981 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.248      ;
; 0.982 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.249      ;
; 0.983 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.250      ;
; 0.989 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.256      ;
; 0.999 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.266      ;
; 1.004 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.271      ;
; 1.004 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.271      ;
; 1.005 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.272      ;
; 1.009 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.276      ;
; 1.010 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.277      ;
; 1.011 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.278      ;
; 1.016 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.283      ;
; 1.016 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.283      ;
; 1.025 ; vga_driver:driver|h_state.H_FRONT_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.292      ;
; 1.040 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.307      ;
; 1.043 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.310      ;
; 1.096 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|v_state.V_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.082      ; 1.364      ;
; 1.102 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.369      ;
; 1.103 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.370      ;
; 1.104 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.371      ;
; 1.104 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.371      ;
; 1.108 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.375      ;
; 1.109 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.376      ;
; 1.109 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.376      ;
; 1.121 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.082      ; 1.389      ;
; 1.125 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.392      ;
; 1.130 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.397      ;
; 1.130 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.397      ;
; 1.131 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.398      ;
; 1.135 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.402      ;
; 1.136 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.403      ;
; 1.137 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.404      ;
; 1.141 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.408      ;
; 1.143 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.410      ;
; 1.145 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.412      ;
; 1.147 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.414      ;
; 1.150 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.417      ;
; 1.159 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.426      ;
; 1.160 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.427      ;
; 1.164 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.431      ;
; 1.164 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.431      ;
; 1.165 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.432      ;
; 1.167 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.434      ;
; 1.169 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.436      ;
; 1.173 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.440      ;
; 1.175 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.442      ;
; 1.183 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.450      ;
; 1.186 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.082      ; 1.454      ;
; 1.199 ; vga_driver:driver|hysnc_reg              ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.466      ;
; 1.210 ; reset                                    ; vga_driver:driver|v_state.V_BACK_STATE   ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 3.285      ; 4.711      ;
; 1.210 ; reset                                    ; vga_driver:driver|v_state.V_PULSE_STATE  ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 3.285      ; 4.711      ;
; 1.210 ; reset                                    ; vga_driver:driver|v_state.V_FRONT_STATE  ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 3.285      ; 4.711      ;
; 1.216 ; reset                                    ; vga_driver:driver|v_state.V_ACTIVE_STATE ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 3.286      ; 4.718      ;
; 1.218 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.485      ;
; 1.221 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.488      ;
; 1.229 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.496      ;
; 1.230 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.497      ;
; 1.230 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.497      ;
; 1.231 ; reset                                    ; vga_driver:driver|h_state.H_ACTIVE_STATE ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 3.288      ; 4.735      ;
; 1.234 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.501      ;
; 1.251 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.518      ;
; 1.256 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.523      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                                          ;
+-------+------------------------------------------+---------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node       ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------+------------------------------------+-------------+--------------+------------+------------+
; 1.176 ; reset                                    ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 1.717      ; 2.893      ;
; 1.560 ; E1s.E1M4~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.181      ; 1.741      ;
; 1.589 ; reset                                    ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 1.853      ; 3.442      ;
; 1.606 ; E1s.E1M3~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.173      ; 1.779      ;
; 1.609 ; E1s.E1M4~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.175      ; 1.784      ;
; 1.622 ; reset                                    ; E1s.E1M4~1    ; reset                              ; reset       ; -0.500       ; 1.717      ; 2.839      ;
; 1.622 ; E1s.E1M4~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 0.045      ; 1.667      ;
; 1.633 ; reset                                    ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 1.854      ; 3.487      ;
; 1.658 ; E1s.E1M6~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.047      ; 1.705      ;
; 1.679 ; reset                                    ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 1.848      ; 3.527      ;
; 1.682 ; reset                                    ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 1.718      ; 3.400      ;
; 1.695 ; reset                                    ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 2.010      ; 3.705      ;
; 1.709 ; reset                                    ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 1.715      ; 3.424      ;
; 1.766 ; E1s.E1M4~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.180      ; 1.946      ;
; 1.772 ; E1s.E1M6~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; -0.091     ; 1.681      ;
; 1.775 ; E1s.E1M5~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.182      ; 1.957      ;
; 1.810 ; E1s.E1M5~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 0.043      ; 1.853      ;
; 1.874 ; E1s.E1M5~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.181      ; 2.055      ;
; 1.986 ; E1s.E1M2~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; -0.082     ; 1.904      ;
; 1.994 ; E1s.E1M3~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.178      ; 2.172      ;
; 2.029 ; reset                                    ; E1s.E1M1~1    ; reset                              ; reset       ; -0.500       ; 1.853      ; 3.382      ;
; 2.065 ; reset                                    ; E1s.E1M6~1    ; reset                              ; reset       ; -0.500       ; 1.854      ; 3.419      ;
; 2.097 ; E1s.E1M4~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 0.042      ; 2.139      ;
; 2.111 ; reset                                    ; E1s.E1M2~1    ; reset                              ; reset       ; -0.500       ; 1.848      ; 3.459      ;
; 2.114 ; reset                                    ; E1s.E1M3~1    ; reset                              ; reset       ; -0.500       ; 1.718      ; 3.332      ;
; 2.141 ; reset                                    ; color_in[2]~1 ; reset                              ; reset       ; -0.500       ; 2.010      ; 3.651      ;
; 2.165 ; reset                                    ; E1s.E1M5~1    ; reset                              ; reset       ; -0.500       ; 1.715      ; 3.380      ;
; 2.184 ; E1s.E1M5~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.176      ; 2.360      ;
; 2.213 ; E1s.E1M6~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.042      ; 2.255      ;
; 2.224 ; E1s.E1M6~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.204      ; 2.428      ;
; 2.340 ; E1s.E1M5~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.338      ; 2.678      ;
; 2.375 ; E1s.E1M5~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 0.045      ; 2.420      ;
; 2.383 ; E1s.E1M1~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; -0.088     ; 2.295      ;
; 2.384 ; E1s.E1M3~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.179      ; 2.563      ;
; 2.384 ; E1s.E1M4~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.337      ; 2.721      ;
; 2.398 ; E1s.E1M3~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 0.040      ; 2.438      ;
; 2.403 ; E1s.E1M6~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.048      ; 2.451      ;
; 2.404 ; E1s.E1M6~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; -0.089     ; 2.315      ;
; 2.411 ; E1s.E1M3~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.335      ; 2.746      ;
; 2.439 ; E1s.E1M1~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.048      ; 2.487      ;
; 2.478 ; E1s.E1M1~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; -0.087     ; 2.391      ;
; 2.494 ; E1s.E1M2~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.211      ; 2.705      ;
; 2.534 ; E1s.E1M5~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 0.046      ; 2.580      ;
; 2.563 ; E1s.E1M6~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; -0.088     ; 2.475      ;
; 2.577 ; E1s.E1M4~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 0.044      ; 2.621      ;
; 2.753 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.121     ; 1.162      ;
; 2.763 ; E1s.E1M3~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 0.042      ; 2.805      ;
; 2.814 ; E1s.E1M2~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.054      ; 2.868      ;
; 2.893 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.257     ; 1.166      ;
; 2.910 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -1.259     ; 1.181      ;
; 2.917 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -1.120     ; 1.327      ;
; 2.922 ; E1s.E1M3~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 0.043      ; 2.965      ;
; 2.990 ; E1s.E1M1~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.205      ; 3.195      ;
; 3.002 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -1.256     ; 1.276      ;
; 3.034 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -1.126     ; 1.438      ;
; 3.204 ; E1s.E1M2~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.055      ; 3.259      ;
; 3.227 ; E1s.E1M2~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; -0.084     ; 3.143      ;
; 3.367 ; E1s.E1M2~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.049      ; 3.416      ;
; 3.370 ; E1s.E1M2~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; -0.081     ; 3.289      ;
; 3.530 ; E1s.E1M6~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.122     ; 1.938      ;
; 3.559 ; E1s.E1M1~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; -0.090     ; 3.469      ;
; 3.565 ; E1s.E1M4~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -1.120     ; 1.975      ;
; 3.570 ; E1s.E1M1~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.049      ; 3.619      ;
; 3.582 ; E1s.E1M2~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.256     ; 1.856      ;
; 3.606 ; E1s.E1M3~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -1.126     ; 2.010      ;
; 3.614 ; E1s.E1M4~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -1.126     ; 2.018      ;
; 3.624 ; E1s.E1M4~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -1.256     ; 1.898      ;
; 3.644 ; E1s.E1M6~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -1.260     ; 1.914      ;
; 3.759 ; E1s.E1M1~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.043      ; 3.802      ;
; 3.767 ; E1s.E1M4~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.121     ; 2.176      ;
; 3.780 ; E1s.E1M5~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -1.120     ; 2.190      ;
; 3.811 ; E1s.E1M5~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -1.259     ; 2.082      ;
; 3.875 ; E1s.E1M5~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.121     ; 2.284      ;
; 3.990 ; E1s.E1M3~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.121     ; 2.399      ;
; 4.085 ; E1s.E1M6~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -1.127     ; 2.488      ;
; 4.096 ; E1s.E1M6~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.965     ; 2.661      ;
; 4.098 ; E1s.E1M4~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -1.259     ; 2.369      ;
; 4.101 ; E1s.E1M2~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.963     ; 2.668      ;
; 4.126 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.127     ; 2.529      ;
; 4.179 ; E1s.E1M1~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.256     ; 2.453      ;
; 4.189 ; E1s.E1M5~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -1.126     ; 2.593      ;
; 4.235 ; E1s.E1M1~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.120     ; 2.645      ;
; 4.263 ; vga_driver:driver|h_counter[4]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.126     ; 2.667      ;
; 4.274 ; E1s.E1M1~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -1.255     ; 2.549      ;
; 4.275 ; E1s.E1M6~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -1.121     ; 2.684      ;
; 4.276 ; E1s.E1M6~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.258     ; 2.548      ;
; 4.345 ; E1s.E1M5~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.964     ; 2.911      ;
; 4.380 ; E1s.E1M5~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.257     ; 2.653      ;
; 4.380 ; E1s.E1M3~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -1.120     ; 2.790      ;
; 4.385 ; E1s.E1M4~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.964     ; 2.951      ;
; 4.398 ; E1s.E1M3~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -1.259     ; 2.669      ;
; 4.407 ; E1s.E1M3~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.964     ; 2.973      ;
; 4.423 ; E1s.E1M2~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.120     ; 2.833      ;
; 4.435 ; E1s.E1M6~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -1.257     ; 2.708      ;
; 4.539 ; E1s.E1M5~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -1.256     ; 2.813      ;
; 4.578 ; E1s.E1M4~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.257     ; 2.851      ;
; 4.580 ; vga_driver:driver|h_counter[5]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.126     ; 2.984      ;
; 4.594 ; vga_driver:driver|v_counter[7]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.125     ; 2.999      ;
; 4.611 ; vga_driver:driver|h_counter[7]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.126     ; 3.015      ;
; 4.623 ; vga_driver:driver|h_counter[9]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.126     ; 3.027      ;
+-------+------------------------------------------+---------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                          ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.305 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.500        ; 2.975      ; 4.768      ;
; -1.272 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.500        ; 2.976      ; 4.736      ;
; -1.225 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.500        ; 2.973      ; 4.686      ;
; -1.183 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.500        ; 2.973      ; 4.644      ;
; -1.166 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.500        ; 2.974      ; 4.628      ;
; -1.166 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.500        ; 2.974      ; 4.628      ;
; -1.166 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.500        ; 2.974      ; 4.628      ;
; -0.730 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 1.000        ; 2.975      ; 4.693      ;
; -0.706 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 1.000        ; 2.976      ; 4.670      ;
; -0.632 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 1.000        ; 2.973      ; 4.593      ;
; -0.579 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 1.000        ; 2.973      ; 4.540      ;
; -0.522 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 1.000        ; 2.974      ; 4.484      ;
; -0.522 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 1.000        ; 2.974      ; 4.484      ;
; -0.522 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 1.000        ; 2.974      ; 4.484      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                          ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 1.013 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.000        ; 3.087      ; 4.316      ;
; 1.013 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.000        ; 3.087      ; 4.316      ;
; 1.013 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.000        ; 3.087      ; 4.316      ;
; 1.067 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.000        ; 3.087      ; 4.370      ;
; 1.118 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.000        ; 3.086      ; 4.420      ;
; 1.190 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.000        ; 3.089      ; 4.495      ;
; 1.213 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.000        ; 3.088      ; 4.517      ;
; 1.654 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; -0.500       ; 3.087      ; 4.457      ;
; 1.654 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; -0.500       ; 3.087      ; 4.457      ;
; 1.654 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; -0.500       ; 3.087      ; 4.457      ;
; 1.671 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; -0.500       ; 3.086      ; 4.473      ;
; 1.710 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; -0.500       ; 3.087      ; 4.513      ;
; 1.756 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; -0.500       ; 3.089      ; 4.561      ;
; 1.787 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; -0.500       ; 3.088      ; 4.591      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                        ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 34.9 MHz   ; 34.9 MHz        ; reset                              ;      ;
; 188.32 MHz ; 188.32 MHz      ; Clock_divider:clk_25_MHz|clock_out ;      ;
; 245.58 MHz ; 245.58 MHz      ; clock                              ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                           ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; reset                              ; -16.108 ; -102.903      ;
; Clock_divider:clk_25_MHz|clock_out ; -15.040 ; -129.241      ;
; clock                              ; -3.072  ; -144.391      ;
+------------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock                              ; 0.116 ; 0.000         ;
; Clock_divider:clk_25_MHz|clock_out ; 0.353 ; 0.000         ;
; reset                              ; 1.059 ; 0.000         ;
+------------------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -1.137 ; -7.304               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.020 ; 0.000                ;
+-------+-------+----------------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -3.000 ; -86.525       ;
; reset                              ; -3.000 ; -3.000        ;
; Clock_divider:clk_25_MHz|clock_out ; -1.285 ; -43.690       ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                               ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -16.108 ; Clock_divider_E1:clk_E1|clock_out ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.051     ; 14.775     ;
; -15.200 ; E1s.E1M4~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.051     ; 13.867     ;
; -15.172 ; E1s.E1M6~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.052     ; 13.838     ;
; -15.098 ; E1s.E1M5~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.051     ; 13.765     ;
; -14.951 ; E1s.E1M3~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.051     ; 13.618     ;
; -14.930 ; E1s.E1M2~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.051     ; 13.597     ;
; -14.804 ; E1s.E1M1~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -1.050     ; 13.472     ;
; -14.623 ; E1s.E1M4~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.277     ; 13.012     ;
; -14.583 ; E1s.E1M5~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.278     ; 12.974     ;
; -14.540 ; E1s.E1M3~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.275     ; 12.939     ;
; -14.486 ; E1s.E1M6~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.155     ; 12.885     ;
; -14.468 ; E1s.E1M1~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.154     ; 12.851     ;
; -14.095 ; E1s.E1M2~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.158     ; 12.762     ;
; -13.930 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.275     ; 12.329     ;
; -13.850 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.277     ; 12.239     ;
; -13.825 ; reset                             ; color_in[2]~1 ; reset        ; reset       ; 0.500        ; 1.753      ; 15.326     ;
; -13.698 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.154     ; 12.098     ;
; -13.578 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.278     ; 11.969     ;
; -13.347 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.158     ; 12.014     ;
; -13.344 ; E1s.E1M2~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.063      ; 13.655     ;
; -13.293 ; reset                             ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 1.753      ; 15.294     ;
; -13.287 ; E1s.E1M6~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.060      ; 13.595     ;
; -13.248 ; reset                             ; E1s.E1M4~1    ; reset        ; reset       ; 0.500        ; 1.527      ; 14.471     ;
; -13.228 ; E1s.E1M4~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.187      ; 13.663     ;
; -13.226 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.155     ; 11.608     ;
; -13.205 ; reset                             ; E1s.E1M5~1    ; reset        ; reset       ; 0.500        ; 1.526      ; 14.430     ;
; -13.163 ; reset                             ; E1s.E1M3~1    ; reset        ; reset       ; 0.500        ; 1.529      ; 14.396     ;
; -13.108 ; reset                             ; E1s.E1M6~1    ; reset        ; reset       ; 0.500        ; 1.650      ; 14.342     ;
; -13.086 ; E1s.E1M5~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.188      ; 13.522     ;
; -13.057 ; E1s.E1M1~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.060      ; 13.365     ;
; -13.029 ; E1s.E1M5~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.154     ; 11.429     ;
; -12.946 ; E1s.E1M6~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.276     ; 11.344     ;
; -12.944 ; E1s.E1M3~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.185      ; 13.377     ;
; -12.914 ; E1s.E1M6~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.278     ; 11.302     ;
; -12.886 ; E1s.E1M4~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.275     ; 11.285     ;
; -12.872 ; E1s.E1M5~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.275     ; 11.271     ;
; -12.840 ; E1s.E1M5~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.277     ; 11.229     ;
; -12.827 ; reset                             ; E1s.E1M1~1    ; reset        ; reset       ; 0.500        ; 1.649      ; 14.043     ;
; -12.793 ; E1s.E1M2~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.275     ; 11.192     ;
; -12.716 ; reset                             ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; 1.527      ; 14.439     ;
; -12.710 ; E1s.E1M1~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; -0.044     ; 12.733     ;
; -12.695 ; reset                             ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; 1.526      ; 14.420     ;
; -12.686 ; E1s.E1M4~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.158     ; 11.353     ;
; -12.651 ; E1s.E1M4~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.039     ; 12.808     ;
; -12.639 ; E1s.E1M6~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; -0.043     ; 12.680     ;
; -12.637 ; E1s.E1M1~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.277     ; 11.029     ;
; -12.632 ; reset                             ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; 1.529      ; 14.365     ;
; -12.621 ; E1s.E1M6~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.279     ; 11.011     ;
; -12.571 ; E1s.E1M3~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.039     ; 12.736     ;
; -12.571 ; E1s.E1M5~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.039     ; 12.731     ;
; -12.570 ; reset                             ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; 1.650      ; 14.304     ;
; -12.565 ; E1s.E1M4~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.155     ; 10.947     ;
; -12.509 ; E1s.E1M2~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; -0.044     ; 12.820     ;
; -12.441 ; E1s.E1M1~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.274     ; 10.841     ;
; -12.396 ; E1s.E1M1~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.276     ; 10.786     ;
; -12.316 ; E1s.E1M3~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.155     ; 10.698     ;
; -12.303 ; reset                             ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; 1.649      ; 14.019     ;
; -12.253 ; E1s.E1M1~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.153     ; 10.654     ;
; -12.214 ; E1s.E1M6~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.159     ; 10.880     ;
; -12.210 ; reset                             ; E1s.E1M2~1    ; reset        ; reset       ; 0.500        ; 1.646      ; 13.711     ;
; -12.140 ; E1s.E1M5~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.158     ; 10.807     ;
; -12.109 ; E1s.E1M4~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.278     ; 10.500     ;
; -12.081 ; E1s.E1M3~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.277     ; 10.470     ;
; -11.971 ; E1s.E1M3~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.154     ; 10.371     ;
; -11.966 ; E1s.E1M3~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.158     ; 10.633     ;
; -11.897 ; E1s.E1M3~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.278     ; 10.288     ;
; -11.874 ; E1s.E1M6~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.156     ; 10.255     ;
; -11.807 ; E1s.E1M1~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.157     ; 10.475     ;
; -11.777 ; E1s.E1M5~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.155     ; 10.159     ;
; -11.722 ; E1s.E1M2~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.155     ; 10.104     ;
; -11.695 ; reset                             ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 1.646      ; 13.696     ;
; -11.307 ; E1s.E1M2~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.278     ; 9.698      ;
; -11.207 ; E1s.E1M2~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.161     ; 11.250     ;
; -11.061 ; E1s.E1M6~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.164     ; 11.101     ;
; -11.029 ; E1s.E1M6~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.166     ; 11.059     ;
; -11.017 ; E1s.E1M5~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; 0.085      ; 11.186     ;
; -10.890 ; E1s.E1M1~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.167     ; 10.922     ;
; -10.876 ; E1s.E1M4~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.037     ; 11.043     ;
; -10.860 ; E1s.E1M5~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.036     ; 11.028     ;
; -10.828 ; E1s.E1M5~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.038     ; 10.986     ;
; -10.774 ; E1s.E1M6~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.167     ; 10.806     ;
; -10.714 ; E1s.E1M4~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 0.080      ; 11.149     ;
; -10.694 ; E1s.E1M1~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.164     ; 10.734     ;
; -10.649 ; E1s.E1M1~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.166     ; 10.679     ;
; -10.593 ; E1s.E1M4~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; 0.083      ; 10.743     ;
; -10.555 ; E1s.E1M4~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.154     ; 8.955      ;
; -10.506 ; E1s.E1M1~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; -0.043     ; 10.547     ;
; -10.337 ; E1s.E1M6~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; -0.047     ; 10.645     ;
; -10.334 ; E1s.E1M2~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.277     ; 8.723      ;
; -10.309 ; E1s.E1M3~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; 0.081      ; 10.457     ;
; -10.175 ; E1s.E1M2~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.154     ; 8.575      ;
; -10.149 ; E1s.E1M2~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; -0.041     ; 10.175     ;
; -10.128 ; E1s.E1M5~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 0.081      ; 10.564     ;
; -10.112 ; E1s.E1M3~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.041     ; 10.267     ;
; -10.099 ; E1s.E1M4~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.040     ; 10.258     ;
; -10.060 ; E1s.E1M1~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; -0.047     ; 10.368     ;
; -10.002 ; E1s.E1M6~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; -0.044     ; 10.025     ;
; -9.964  ; E1s.E1M3~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; 0.082      ; 10.130     ;
; -9.959  ; E1s.E1M3~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 0.078      ; 10.392     ;
; -9.928  ; E1s.E1M3~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.042     ; 10.085     ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                                                       ;
+---------+------------------------------------------+--------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                        ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+--------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -15.040 ; Clock_divider_E1:clk_E1|clock_out        ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 16.062     ;
; -15.036 ; Clock_divider_E1:clk_E1|clock_out        ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 16.058     ;
; -15.011 ; Clock_divider_E1:clk_E1|clock_out        ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 16.033     ;
; -14.132 ; E1s.E1M4~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 15.154     ;
; -14.128 ; E1s.E1M4~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 15.150     ;
; -14.104 ; E1s.E1M6~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.032      ; 15.125     ;
; -14.103 ; E1s.E1M4~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 15.125     ;
; -14.100 ; E1s.E1M6~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.032      ; 15.121     ;
; -14.075 ; E1s.E1M6~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.032      ; 15.096     ;
; -14.030 ; E1s.E1M5~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 15.052     ;
; -14.026 ; E1s.E1M5~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 15.048     ;
; -14.001 ; E1s.E1M5~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 15.023     ;
; -13.883 ; E1s.E1M3~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 14.905     ;
; -13.879 ; E1s.E1M3~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 14.901     ;
; -13.854 ; E1s.E1M3~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 14.876     ;
; -13.797 ; E1s.E1M2~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 14.819     ;
; -13.793 ; E1s.E1M2~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 14.815     ;
; -13.768 ; E1s.E1M2~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.033      ; 14.790     ;
; -13.736 ; E1s.E1M1~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.034      ; 14.759     ;
; -13.732 ; E1s.E1M1~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.034      ; 14.755     ;
; -13.707 ; E1s.E1M1~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.034      ; 14.730     ;
; -13.255 ; reset                                    ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 2.837      ; 16.581     ;
; -13.251 ; reset                                    ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 2.837      ; 16.577     ;
; -13.249 ; E1s.E1M6~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.144      ; 14.882     ;
; -13.245 ; E1s.E1M6~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.144      ; 14.878     ;
; -13.241 ; E1s.E1M2~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.147      ; 14.877     ;
; -13.237 ; E1s.E1M2~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.147      ; 14.873     ;
; -13.226 ; reset                                    ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 2.837      ; 16.552     ;
; -13.220 ; E1s.E1M6~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.144      ; 14.853     ;
; -13.212 ; E1s.E1M2~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.147      ; 14.848     ;
; -13.190 ; E1s.E1M4~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.271      ; 14.950     ;
; -13.186 ; E1s.E1M4~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.271      ; 14.946     ;
; -13.161 ; E1s.E1M4~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.271      ; 14.921     ;
; -13.048 ; E1s.E1M5~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.272      ; 14.809     ;
; -13.044 ; E1s.E1M5~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.272      ; 14.805     ;
; -13.019 ; E1s.E1M1~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.144      ; 14.652     ;
; -13.019 ; E1s.E1M5~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.272      ; 14.780     ;
; -13.015 ; E1s.E1M1~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.144      ; 14.648     ;
; -12.990 ; E1s.E1M1~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.144      ; 14.623     ;
; -12.906 ; E1s.E1M3~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.269      ; 14.664     ;
; -12.902 ; E1s.E1M3~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.269      ; 14.660     ;
; -12.877 ; E1s.E1M3~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.269      ; 14.635     ;
; -12.787 ; reset                                    ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 2.837      ; 16.613     ;
; -12.783 ; reset                                    ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 2.837      ; 16.609     ;
; -12.758 ; reset                                    ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 2.837      ; 16.584     ;
; -4.310  ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.238      ;
; -4.306  ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.234      ;
; -4.281  ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.209      ;
; -4.234  ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.162      ;
; -4.230  ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.158      ;
; -4.205  ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.133      ;
; -4.141  ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.069      ;
; -4.137  ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.065      ;
; -4.112  ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.040      ;
; -4.089  ; vga_driver:driver|v_state.V_ACTIVE_STATE ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.017      ;
; -4.085  ; vga_driver:driver|v_state.V_ACTIVE_STATE ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 5.013      ;
; -4.060  ; vga_driver:driver|v_state.V_ACTIVE_STATE ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.988      ;
; -4.041  ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.969      ;
; -4.037  ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.965      ;
; -4.012  ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.940      ;
; -3.999  ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.927      ;
; -3.995  ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.923      ;
; -3.970  ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.898      ;
; -3.948  ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.876      ;
; -3.944  ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.872      ;
; -3.942  ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.870      ;
; -3.938  ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.866      ;
; -3.919  ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.847      ;
; -3.913  ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.841      ;
; -3.832  ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.760      ;
; -3.828  ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.756      ;
; -3.820  ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.748      ;
; -3.816  ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.744      ;
; -3.805  ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.072     ; 4.732      ;
; -3.803  ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.731      ;
; -3.801  ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.072     ; 4.728      ;
; -3.791  ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.719      ;
; -3.776  ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.072     ; 4.703      ;
; -3.756  ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.684      ;
; -3.752  ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.680      ;
; -3.727  ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.655      ;
; -3.696  ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.624      ;
; -3.692  ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.620      ;
; -3.680  ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.608      ;
; -3.676  ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.604      ;
; -3.671  ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.599      ;
; -3.667  ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.595      ;
; -3.667  ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.595      ;
; -3.657  ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.585      ;
; -3.653  ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.581      ;
; -3.651  ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.579      ;
; -3.650  ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.578      ;
; -3.646  ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.574      ;
; -3.642  ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.570      ;
; -3.628  ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.556      ;
; -3.621  ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.549      ;
; -3.599  ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.527      ;
; -3.595  ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.523      ;
; -3.570  ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.498      ;
; -3.538  ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.071     ; 4.466      ;
+---------+------------------------------------------+--------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.072 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.997      ;
; -2.976 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.469     ; 3.506      ;
; -2.976 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.469     ; 3.506      ;
; -2.973 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.469     ; 3.503      ;
; -2.960 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.469     ; 3.490      ;
; -2.938 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.469      ;
; -2.903 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.828      ;
; -2.897 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.823      ;
; -2.897 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.823      ;
; -2.897 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.823      ;
; -2.897 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.823      ;
; -2.897 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.823      ;
; -2.897 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.823      ;
; -2.897 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.823      ;
; -2.897 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.823      ;
; -2.880 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.805      ;
; -2.866 ; Clock_divider_E1:clk_E1|counter[13] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.469     ; 3.396      ;
; -2.855 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.386      ;
; -2.855 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.780      ;
; -2.839 ; Clock_divider_E1:clk_E1|counter[9]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.764      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.824 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.355      ;
; -2.823 ; Clock_divider_E1:clk_E1|counter[15] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.470     ; 3.352      ;
; -2.801 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.332      ;
; -2.801 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.332      ;
; -2.801 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.332      ;
; -2.801 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.332      ;
; -2.801 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.332      ;
; -2.801 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.332      ;
; -2.801 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.332      ;
; -2.801 ; Clock_divider_E1:clk_E1|counter[3]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.332      ;
; -2.785 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.316      ;
; -2.785 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.316      ;
; -2.785 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.316      ;
; -2.785 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.316      ;
; -2.785 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.316      ;
; -2.785 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.316      ;
; -2.785 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.316      ;
; -2.785 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.316      ;
; -2.772 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.697      ;
; -2.763 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.295      ;
; -2.763 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.295      ;
; -2.763 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.295      ;
; -2.763 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.295      ;
; -2.763 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.295      ;
; -2.763 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.295      ;
; -2.763 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.467     ; 3.295      ;
; -2.763 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.467     ; 3.295      ;
; -2.749 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.675      ;
; -2.749 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.675      ;
; -2.749 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.675      ;
; -2.749 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.675      ;
; -2.749 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.675      ;
; -2.749 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.675      ;
; -2.749 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.675      ;
; -2.749 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.675      ;
; -2.741 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.272      ;
; -2.728 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.654      ;
; -2.728 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.654      ;
; -2.728 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.654      ;
; -2.728 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.654      ;
; -2.728 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.654      ;
; -2.728 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.654      ;
; -2.728 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.654      ;
; -2.728 ; Clock_divider_E1:clk_E1|counter[7]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.654      ;
; -2.724 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.650      ;
; -2.724 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.650      ;
; -2.724 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.650      ;
; -2.724 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[6]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.650      ;
; -2.724 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.650      ;
; -2.724 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.650      ;
; -2.724 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.650      ;
; -2.724 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[11] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.650      ;
; -2.719 ; Clock_divider_E1:clk_E1|counter[0]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.074     ; 3.644      ;
; -2.699 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[12] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.626      ;
; -2.692 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[25] ; clock        ; clock       ; 1.000        ; 0.306      ; 3.997      ;
; -2.692 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[19] ; clock        ; clock       ; 1.000        ; 0.306      ; 3.997      ;
; -2.692 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[21] ; clock        ; clock       ; 1.000        ; 0.306      ; 3.997      ;
; -2.692 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[22] ; clock        ; clock       ; 1.000        ; 0.306      ; 3.997      ;
; -2.692 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[23] ; clock        ; clock       ; 1.000        ; 0.306      ; 3.997      ;
; -2.692 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[26] ; clock        ; clock       ; 1.000        ; 0.306      ; 3.997      ;
; -2.692 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[24] ; clock        ; clock       ; 1.000        ; 0.306      ; 3.997      ;
; -2.692 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[27] ; clock        ; clock       ; 1.000        ; 0.306      ; 3.997      ;
; -2.691 ; Clock_divider_E1:clk_E1|counter[13] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.222      ;
; -2.691 ; Clock_divider_E1:clk_E1|counter[13] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.468     ; 3.222      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.116 ; E1s.E1M4~1                           ; E1s.E1M4~_emulated                   ; reset        ; clock       ; -0.500       ; 1.277      ; 1.094      ;
; 0.137 ; E1s.E1M5~1                           ; E1s.E1M5~_emulated                   ; reset        ; clock       ; -0.500       ; 1.278      ; 1.116      ;
; 0.171 ; E1s.E1M3~1                           ; E1s.E1M3~_emulated                   ; reset        ; clock       ; -0.500       ; 1.275      ; 1.147      ;
; 0.349 ; E1s.E1M2~1                           ; E1s.E1M2~_emulated                   ; reset        ; clock       ; -0.500       ; 1.158      ; 1.208      ;
; 0.367 ; E1s.E1M1~1                           ; E1s.E1M1~_emulated                   ; reset        ; clock       ; -0.500       ; 1.154      ; 1.222      ;
; 0.463 ; E1s.E1M6~1                           ; E1s.E1M6~_emulated                   ; reset        ; clock       ; -0.500       ; 1.155      ; 1.319      ;
; 0.480 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.119      ;
; 0.483 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.121      ;
; 0.485 ; Clock_divider:clk_25_MHz|counter[26] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.123      ;
; 0.489 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.128      ;
; 0.490 ; color_in[2]~1                        ; color_in[2]~_emulated                ; reset        ; clock       ; -0.500       ; 1.053      ; 1.244      ;
; 0.491 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.130      ;
; 0.494 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.132      ;
; 0.495 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.133      ;
; 0.495 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.133      ;
; 0.496 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.468      ; 1.135      ;
; 0.505 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.143      ;
; 0.507 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.468      ; 1.146      ;
; 0.507 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.146      ;
; 0.569 ; Clock_divider:clk_25_MHz|counter[17] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.828      ;
; 0.570 ; Clock_divider_E1:clk_E1|counter[19]  ; Clock_divider_E1:clk_E1|counter[19]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.829      ;
; 0.571 ; Clock_divider:clk_25_MHz|counter[25] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.830      ;
; 0.572 ; Clock_divider_E1:clk_E1|counter[25]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.831      ;
; 0.572 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.088      ; 0.831      ;
; 0.573 ; Clock_divider:clk_25_MHz|counter[27] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.832      ;
; 0.573 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.088      ; 0.832      ;
; 0.574 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.833      ;
; 0.575 ; Clock_divider:clk_25_MHz|counter[18] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.834      ;
; 0.575 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.468      ; 1.214      ;
; 0.576 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.835      ;
; 0.577 ; Clock_divider:clk_25_MHz|counter[24] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.836      ;
; 0.582 ; Clock_divider_E1:clk_E1|counter[13]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.841      ;
; 0.583 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.088      ; 0.842      ;
; 0.585 ; Clock_divider:clk_25_MHz|counter[9]  ; Clock_divider:clk_25_MHz|counter[9]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[11] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.829      ;
; 0.586 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.468      ; 1.225      ;
; 0.587 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Clock_divider_E1:clk_E1|counter[11]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.226      ;
; 0.587 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.226      ;
; 0.588 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.847      ;
; 0.589 ; Clock_divider_E1:clk_E1|counter[24]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.848      ;
; 0.590 ; Clock_divider:clk_25_MHz|counter[10] ; Clock_divider:clk_25_MHz|counter[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; Clock_divider:clk_25_MHz|counter[22] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.849      ;
; 0.590 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.229      ;
; 0.591 ; Clock_divider:clk_25_MHz|counter[8]  ; Clock_divider:clk_25_MHz|counter[8]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.834      ;
; 0.592 ; Clock_divider:clk_25_MHz|counter[26] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; Clock_divider_E1:clk_E1|counter[27]  ; Clock_divider_E1:clk_E1|counter[27]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.851      ;
; 0.593 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.468      ; 1.232      ;
; 0.594 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.232      ;
; 0.596 ; Clock_divider_E1:clk_E1|counter[26]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.855      ;
; 0.597 ; Clock_divider_E1:clk_E1|counter[11]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.073      ; 0.841      ;
; 0.598 ; Clock_divider:clk_25_MHz|counter[1]  ; Clock_divider:clk_25_MHz|counter[1]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; Clock_divider:clk_25_MHz|counter[13] ; Clock_divider:clk_25_MHz|counter[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; Clock_divider:clk_25_MHz|counter[3]  ; Clock_divider:clk_25_MHz|counter[3]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; Clock_divider:clk_25_MHz|counter[4]  ; Clock_divider:clk_25_MHz|counter[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[20] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.240      ;
; 0.602 ; Clock_divider:clk_25_MHz|counter[5]  ; Clock_divider:clk_25_MHz|counter[5]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; Clock_divider:clk_25_MHz|counter[7]  ; Clock_divider:clk_25_MHz|counter[7]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[21] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[23] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.242      ;
; 0.604 ; Clock_divider:clk_25_MHz|counter[2]  ; Clock_divider:clk_25_MHz|counter[2]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; Clock_divider:clk_25_MHz|counter[6]  ; Clock_divider:clk_25_MHz|counter[6]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.468      ; 1.243      ;
; 0.605 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.243      ;
; 0.606 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.468      ; 1.245      ;
; 0.606 ; Clock_divider_E1:clk_E1|counter[23]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.865      ;
; 0.610 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.854      ;
; 0.611 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.855      ;
; 0.615 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.253      ;
; 0.624 ; Clock_divider:clk_25_MHz|counter[0]  ; Clock_divider:clk_25_MHz|counter[0]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.867      ;
; 0.624 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.263      ;
; 0.658 ; Clock_divider_E1:clk_E1|counter[12]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.467      ; 1.296      ;
; 0.685 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.468      ; 1.324      ;
; 0.698 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.336      ;
; 0.698 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.337      ;
; 0.699 ; Clock_divider:clk_25_MHz|counter[13] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.336      ;
; 0.700 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.339      ;
; 0.703 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.468      ; 1.342      ;
; 0.704 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.342      ;
; 0.704 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.342      ;
; 0.710 ; Clock_divider:clk_25_MHz|counter[13] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.347      ;
; 0.711 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.350      ;
; 0.714 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.352      ;
; 0.714 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.352      ;
; 0.716 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.468      ; 1.355      ;
; 0.717 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.354      ;
; 0.728 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.365      ;
; 0.796 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.433      ;
; 0.797 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.467      ; 1.435      ;
; 0.807 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.444      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.353 ; vga_driver:driver|line_done              ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.405 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.648      ;
; 0.408 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.652      ;
; 0.446 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.690      ;
; 0.565 ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.808      ;
; 0.606 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.849      ;
; 0.607 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.850      ;
; 0.610 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.853      ;
; 0.610 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.853      ;
; 0.611 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.854      ;
; 0.619 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.862      ;
; 0.620 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.863      ;
; 0.624 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.867      ;
; 0.627 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.870      ;
; 0.633 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 0.876      ;
; 0.655 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.899      ;
; 0.667 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.911      ;
; 0.704 ; color_in[2]~1                            ; vga_driver:driver|green_reg[7]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.220      ; 1.625      ;
; 0.749 ; color_in[2]~1                            ; vga_driver:driver|green_reg[5]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.220      ; 1.670      ;
; 0.753 ; color_in[2]~1                            ; vga_driver:driver|green_reg[6]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.220      ; 1.674      ;
; 0.761 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.004      ;
; 0.766 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.009      ;
; 0.769 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.012      ;
; 0.770 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.013      ;
; 0.777 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.020      ;
; 0.779 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.022      ;
; 0.779 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.022      ;
; 0.784 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.027      ;
; 0.785 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.028      ;
; 0.846 ; vga_driver:driver|vsync_reg              ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.089      ;
; 0.892 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.136      ;
; 0.897 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.140      ;
; 0.897 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.140      ;
; 0.902 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.145      ;
; 0.904 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.074      ; 1.149      ;
; 0.907 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.150      ;
; 0.908 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.151      ;
; 0.912 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.155      ;
; 0.913 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.156      ;
; 0.915 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.158      ;
; 0.918 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.161      ;
; 0.919 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.162      ;
; 0.923 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.166      ;
; 0.942 ; vga_driver:driver|h_state.H_FRONT_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.186      ;
; 0.957 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.200      ;
; 0.959 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.202      ;
; 0.991 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.234      ;
; 0.992 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.235      ;
; 0.996 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.239      ;
; 0.996 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.239      ;
; 1.002 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.245      ;
; 1.007 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.250      ;
; 1.007 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.250      ;
; 1.011 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|v_state.V_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.255      ;
; 1.012 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.255      ;
; 1.017 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.260      ;
; 1.018 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.261      ;
; 1.022 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.265      ;
; 1.023 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.266      ;
; 1.024 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.268      ;
; 1.028 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.271      ;
; 1.029 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.272      ;
; 1.030 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.074      ; 1.275      ;
; 1.042 ; reset                                    ; vga_driver:driver|line_done              ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 2.974      ; 4.217      ;
; 1.047 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.290      ;
; 1.048 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.291      ;
; 1.049 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.292      ;
; 1.052 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.295      ;
; 1.053 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.296      ;
; 1.053 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.296      ;
; 1.055 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.298      ;
; 1.059 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.302      ;
; 1.064 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.307      ;
; 1.067 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.310      ;
; 1.069 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.312      ;
; 1.070 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.313      ;
; 1.076 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.319      ;
; 1.086 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.329      ;
; 1.096 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.340      ;
; 1.100 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.344      ;
; 1.101 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.344      ;
; 1.106 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.349      ;
; 1.106 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.349      ;
; 1.107 ; vga_driver:driver|hysnc_reg              ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.351      ;
; 1.112 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.355      ;
; 1.118 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.361      ;
; 1.120 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.363      ;
; 1.122 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.365      ;
; 1.123 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.366      ;
; 1.124 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.367      ;
; 1.127 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.370      ;
; 1.128 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.371      ;
; 1.133 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.072      ; 1.376      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                                           ;
+-------+------------------------------------------+---------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node       ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------+------------------------------------+-------------+--------------+------------+------------+
; 1.059 ; reset                                    ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 1.566      ; 2.625      ;
; 1.411 ; reset                                    ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 1.693      ; 3.104      ;
; 1.426 ; E1s.E1M4~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.166      ; 1.592      ;
; 1.443 ; E1s.E1M4~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.163      ; 1.606      ;
; 1.449 ; E1s.E1M3~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.161      ; 1.610      ;
; 1.471 ; E1s.E1M4~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 0.041      ; 1.512      ;
; 1.480 ; reset                                    ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 1.693      ; 3.173      ;
; 1.483 ; E1s.E1M6~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.043      ; 1.526      ;
; 1.502 ; reset                                    ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 1.690      ; 3.192      ;
; 1.512 ; reset                                    ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 1.829      ; 3.341      ;
; 1.513 ; reset                                    ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 1.568      ; 3.081      ;
; 1.536 ; reset                                    ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 1.565      ; 3.101      ;
; 1.571 ; reset                                    ; E1s.E1M4~1    ; reset                              ; reset       ; -0.500       ; 1.566      ; 2.637      ;
; 1.581 ; E1s.E1M5~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.167      ; 1.748      ;
; 1.593 ; E1s.E1M4~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.166      ; 1.759      ;
; 1.608 ; E1s.E1M6~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; -0.085     ; 1.523      ;
; 1.662 ; E1s.E1M5~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 0.039      ; 1.701      ;
; 1.691 ; E1s.E1M5~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.167      ; 1.858      ;
; 1.794 ; E1s.E1M3~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.164      ; 1.958      ;
; 1.811 ; E1s.E1M2~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; -0.080     ; 1.731      ;
; 1.920 ; E1s.E1M4~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 0.038      ; 1.958      ;
; 1.951 ; reset                                    ; E1s.E1M1~1    ; reset                              ; reset       ; -0.500       ; 1.693      ; 3.144      ;
; 1.983 ; E1s.E1M5~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.164      ; 2.147      ;
; 1.995 ; reset                                    ; E1s.E1M6~1    ; reset                              ; reset       ; -0.500       ; 1.693      ; 3.188      ;
; 2.000 ; E1s.E1M6~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.179      ; 2.179      ;
; 2.009 ; E1s.E1M6~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.040      ; 2.049      ;
; 2.024 ; reset                                    ; color_in[2]~1 ; reset                              ; reset       ; -0.500       ; 1.829      ; 3.353      ;
; 2.028 ; reset                                    ; E1s.E1M3~1    ; reset                              ; reset       ; -0.500       ; 1.568      ; 3.096      ;
; 2.035 ; reset                                    ; E1s.E1M2~1    ; reset                              ; reset       ; -0.500       ; 1.690      ; 3.225      ;
; 2.076 ; reset                                    ; E1s.E1M5~1    ; reset                              ; reset       ; -0.500       ; 1.565      ; 3.141      ;
; 2.093 ; E1s.E1M5~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.303      ; 2.396      ;
; 2.139 ; E1s.E1M3~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.164      ; 2.303      ;
; 2.141 ; E1s.E1M1~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; -0.083     ; 2.058      ;
; 2.145 ; E1s.E1M6~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.043      ; 2.188      ;
; 2.161 ; E1s.E1M1~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.044      ; 2.205      ;
; 2.164 ; E1s.E1M3~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.300      ; 2.464      ;
; 2.172 ; E1s.E1M5~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 0.040      ; 2.212      ;
; 2.190 ; E1s.E1M3~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 0.036      ; 2.226      ;
; 2.198 ; E1s.E1M6~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; -0.084     ; 2.114      ;
; 2.207 ; E1s.E1M4~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.302      ; 2.509      ;
; 2.226 ; E1s.E1M1~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; -0.081     ; 2.145      ;
; 2.264 ; E1s.E1M2~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.183      ; 2.447      ;
; 2.316 ; E1s.E1M5~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 0.042      ; 2.358      ;
; 2.329 ; E1s.E1M4~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 0.039      ; 2.368      ;
; 2.342 ; E1s.E1M6~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; -0.082     ; 2.260      ;
; 2.523 ; E1s.E1M3~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 0.037      ; 2.560      ;
; 2.528 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.011     ; 1.047      ;
; 2.557 ; E1s.E1M2~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.047      ; 2.604      ;
; 2.667 ; E1s.E1M3~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 0.039      ; 2.706      ;
; 2.668 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -1.011     ; 1.187      ;
; 2.671 ; E1s.E1M1~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.180      ; 2.851      ;
; 2.677 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.138     ; 1.069      ;
; 2.681 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -1.139     ; 1.072      ;
; 2.758 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -1.136     ; 1.152      ;
; 2.800 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -1.014     ; 1.316      ;
; 2.902 ; E1s.E1M2~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.047      ; 2.949      ;
; 2.941 ; E1s.E1M2~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; -0.081     ; 2.860      ;
; 3.057 ; E1s.E1M2~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; -0.078     ; 2.979      ;
; 3.059 ; E1s.E1M2~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.044      ; 3.103      ;
; 3.210 ; E1s.E1M6~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.011     ; 1.729      ;
; 3.213 ; E1s.E1M1~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; -0.084     ; 3.129      ;
; 3.251 ; E1s.E1M1~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.044      ; 3.295      ;
; 3.275 ; E1s.E1M2~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.137     ; 1.668      ;
; 3.276 ; E1s.E1M4~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -1.011     ; 1.795      ;
; 3.293 ; E1s.E1M4~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -1.014     ; 1.809      ;
; 3.295 ; E1s.E1M3~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -1.014     ; 1.811      ;
; 3.321 ; E1s.E1M4~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -1.136     ; 1.715      ;
; 3.335 ; E1s.E1M6~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -1.139     ; 1.726      ;
; 3.394 ; E1s.E1M1~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.041      ; 3.435      ;
; 3.433 ; E1s.E1M5~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -1.011     ; 1.952      ;
; 3.438 ; E1s.E1M4~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.011     ; 1.957      ;
; 3.509 ; E1s.E1M5~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -1.139     ; 1.900      ;
; 3.538 ; E1s.E1M5~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.011     ; 2.057      ;
; 3.635 ; E1s.E1M3~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.011     ; 2.154      ;
; 3.727 ; E1s.E1M6~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.875     ; 2.382      ;
; 3.728 ; E1s.E1M2~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.874     ; 2.384      ;
; 3.736 ; E1s.E1M6~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -1.014     ; 2.252      ;
; 3.765 ; E1s.E1M4~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -1.139     ; 2.156      ;
; 3.767 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.007     ; 2.290      ;
; 3.835 ; E1s.E1M5~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -1.014     ; 2.351      ;
; 3.840 ; E1s.E1M1~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.136     ; 2.234      ;
; 3.860 ; E1s.E1M1~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.009     ; 2.381      ;
; 3.872 ; E1s.E1M6~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -1.011     ; 2.391      ;
; 3.925 ; E1s.E1M6~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.138     ; 2.317      ;
; 3.925 ; E1s.E1M1~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -1.134     ; 2.321      ;
; 3.937 ; vga_driver:driver|h_counter[4]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.007     ; 2.460      ;
; 3.945 ; E1s.E1M5~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.875     ; 2.600      ;
; 3.980 ; E1s.E1M3~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -1.011     ; 2.499      ;
; 4.010 ; E1s.E1M3~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.875     ; 2.665      ;
; 4.024 ; E1s.E1M5~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.138     ; 2.416      ;
; 4.036 ; E1s.E1M3~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -1.139     ; 2.427      ;
; 4.046 ; E1s.E1M2~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -1.010     ; 2.566      ;
; 4.057 ; E1s.E1M4~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.875     ; 2.712      ;
; 4.069 ; E1s.E1M6~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -1.136     ; 2.463      ;
; 4.158 ; vga_driver:driver|v_counter[7]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.007     ; 2.681      ;
; 4.168 ; E1s.E1M5~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -1.136     ; 2.562      ;
; 4.179 ; E1s.E1M4~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -1.138     ; 2.571      ;
; 4.190 ; vga_driver:driver|h_counter[5]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.007     ; 2.713      ;
; 4.205 ; vga_driver:driver|h_counter[9]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.007     ; 2.728      ;
; 4.224 ; vga_driver:driver|h_counter[7]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -1.007     ; 2.747      ;
+-------+------------------------------------------+---------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                           ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.137 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.500        ; 2.704      ; 4.330      ;
; -1.107 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.500        ; 2.705      ; 4.301      ;
; -1.049 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.500        ; 2.703      ; 4.241      ;
; -1.023 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.500        ; 2.702      ; 4.214      ;
; -0.996 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.500        ; 2.704      ; 4.189      ;
; -0.996 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.500        ; 2.704      ; 4.189      ;
; -0.996 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.500        ; 2.704      ; 4.189      ;
; -0.694 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 1.000        ; 2.704      ; 4.387      ;
; -0.670 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 1.000        ; 2.705      ; 4.364      ;
; -0.608 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 1.000        ; 2.702      ; 4.299      ;
; -0.538 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 1.000        ; 2.703      ; 4.230      ;
; -0.487 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 1.000        ; 2.704      ; 4.180      ;
; -0.487 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 1.000        ; 2.704      ; 4.180      ;
; -0.487 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 1.000        ; 2.704      ; 4.180      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                           ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 1.020 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.000        ; 2.804      ; 4.025      ;
; 1.020 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.000        ; 2.804      ; 4.025      ;
; 1.020 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.000        ; 2.804      ; 4.025      ;
; 1.068 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.000        ; 2.804      ; 4.073      ;
; 1.136 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.000        ; 2.803      ; 4.140      ;
; 1.195 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.000        ; 2.806      ; 4.202      ;
; 1.218 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.000        ; 2.805      ; 4.224      ;
; 1.529 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; -0.500       ; 2.804      ; 4.034      ;
; 1.529 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; -0.500       ; 2.804      ; 4.034      ;
; 1.529 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; -0.500       ; 2.804      ; 4.034      ;
; 1.554 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; -0.500       ; 2.803      ; 4.058      ;
; 1.579 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; -0.500       ; 2.804      ; 4.084      ;
; 1.635 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; -0.500       ; 2.806      ; 4.142      ;
; 1.663 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; -0.500       ; 2.805      ; 4.169      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; reset                              ; -8.092 ; -51.349       ;
; Clock_divider:clk_25_MHz|clock_out ; -7.475 ; -56.224       ;
; clock                              ; -1.101 ; -48.460       ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; Clock_divider:clk_25_MHz|clock_out ; 0.181 ; 0.000         ;
; clock                              ; 0.246 ; 0.000         ;
; reset                              ; 0.545 ; 0.000         ;
+------------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -0.819 ; -5.227               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.320 ; 0.000                ;
+-------+-------+----------------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -3.000 ; -72.482       ;
; reset                              ; -3.000 ; -3.000        ;
; Clock_divider:clk_25_MHz|clock_out ; -1.000 ; -34.000       ;
+------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                              ;
+--------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -8.092 ; Clock_divider_E1:clk_E1|clock_out ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -0.387     ; 7.789      ;
; -7.631 ; E1s.E1M4~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -0.387     ; 7.328      ;
; -7.548 ; E1s.E1M5~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -0.387     ; 7.245      ;
; -7.474 ; E1s.E1M6~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -0.387     ; 7.171      ;
; -7.443 ; E1s.E1M2~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -0.386     ; 7.141      ;
; -7.443 ; E1s.E1M3~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -0.387     ; 7.140      ;
; -7.331 ; E1s.E1M4~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.510     ; 6.864      ;
; -7.315 ; E1s.E1M1~_emulated                ; color_in[2]~1 ; clock        ; reset       ; 0.500        ; -0.386     ; 7.013      ;
; -7.295 ; E1s.E1M5~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -0.511     ; 6.826      ;
; -7.275 ; E1s.E1M1~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -0.452     ; 6.799      ;
; -7.205 ; E1s.E1M6~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 6.735      ;
; -7.197 ; E1s.E1M3~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -0.508     ; 6.734      ;
; -6.954 ; E1s.E1M2~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -0.452     ; 6.646      ;
; -6.932 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -0.508     ; 6.469      ;
; -6.846 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.510     ; 6.379      ;
; -6.826 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 6.356      ;
; -6.736 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -0.511     ; 6.267      ;
; -6.657 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 6.180      ;
; -6.656 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 6.347      ;
; -6.612 ; reset                             ; color_in[2]~1 ; reset        ; reset       ; 0.500        ; 1.268      ; 7.994      ;
; -6.563 ; reset                             ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 1.268      ; 8.445      ;
; -6.545 ; E1s.E1M2~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.041      ; 7.200      ;
; -6.496 ; E1s.E1M4~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.100      ; 7.210      ;
; -6.467 ; E1s.E1M5~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 5.997      ;
; -6.415 ; E1s.E1M6~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.042      ; 7.071      ;
; -6.410 ; E1s.E1M5~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.102      ; 7.126      ;
; -6.328 ; E1s.E1M3~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.099      ; 7.041      ;
; -6.325 ; E1s.E1M4~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -0.508     ; 5.862      ;
; -6.319 ; E1s.E1M6~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -0.508     ; 5.856      ;
; -6.315 ; E1s.E1M6~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.510     ; 5.848      ;
; -6.315 ; E1s.E1M1~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -0.510     ; 5.847      ;
; -6.312 ; reset                             ; E1s.E1M4~1    ; reset        ; reset       ; 0.500        ; 1.145      ; 7.530      ;
; -6.301 ; E1s.E1M1~1                        ; color_in[2]~1 ; reset        ; reset       ; 1.000        ; 0.042      ; 6.957      ;
; -6.299 ; E1s.E1M5~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -0.508     ; 5.836      ;
; -6.295 ; E1s.E1M5~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.510     ; 5.828      ;
; -6.280 ; reset                             ; E1s.E1M5~1    ; reset        ; reset       ; 0.500        ; 1.144      ; 7.496      ;
; -6.279 ; E1s.E1M2~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -0.507     ; 5.817      ;
; -6.263 ; reset                             ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; 1.145      ; 7.981      ;
; -6.261 ; E1s.E1M1~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; -0.024     ; 6.743      ;
; -6.255 ; E1s.E1M4~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 5.778      ;
; -6.254 ; E1s.E1M4~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 5.945      ;
; -6.232 ; reset                             ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; 1.144      ; 7.948      ;
; -6.205 ; E1s.E1M6~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -0.511     ; 5.736      ;
; -6.198 ; reset                             ; E1s.E1M6~1    ; reset        ; reset       ; 0.500        ; 1.202      ; 7.413      ;
; -6.196 ; E1s.E1M4~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.023     ; 6.746      ;
; -6.189 ; reset                             ; E1s.E1M3~1    ; reset        ; reset       ; 0.500        ; 1.147      ; 7.411      ;
; -6.157 ; E1s.E1M5~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.022     ; 6.707      ;
; -6.146 ; E1s.E1M6~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; -0.024     ; 6.635      ;
; -6.136 ; E1s.E1M1~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -0.507     ; 5.674      ;
; -6.131 ; reset                             ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; 1.202      ; 7.846      ;
; -6.124 ; reset                             ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; 1.147      ; 7.846      ;
; -6.123 ; reset                             ; E1s.E1M1~1    ; reset        ; reset       ; 0.500        ; 1.202      ; 7.331      ;
; -6.097 ; E1s.E1M1~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.509     ; 5.631      ;
; -6.082 ; E1s.E1M3~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.022     ; 6.635      ;
; -6.067 ; E1s.E1M3~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 5.590      ;
; -6.062 ; reset                             ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; 1.202      ; 7.770      ;
; -6.054 ; E1s.E1M2~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; -0.025     ; 6.703      ;
; -5.989 ; E1s.E1M6~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 5.680      ;
; -5.982 ; E1s.E1M1~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -0.452     ; 5.513      ;
; -5.969 ; E1s.E1M5~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 5.660      ;
; -5.939 ; E1s.E1M3~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.510     ; 5.472      ;
; -5.898 ; E1s.E1M4~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -0.511     ; 5.429      ;
; -5.881 ; E1s.E1M3~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -0.511     ; 5.412      ;
; -5.829 ; E1s.E1M6~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 5.352      ;
; -5.803 ; E1s.E1M1~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -0.452     ; 5.495      ;
; -5.803 ; E1s.E1M3~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 5.494      ;
; -5.799 ; E1s.E1M3~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 5.329      ;
; -5.796 ; E1s.E1M5~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 5.319      ;
; -5.724 ; E1s.E1M2~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -0.452     ; 5.248      ;
; -5.701 ; reset                             ; E1s.E1M2~1    ; reset        ; reset       ; 0.500        ; 1.202      ; 7.077      ;
; -5.617 ; reset                             ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 1.202      ; 7.493      ;
; -5.555 ; E1s.E1M2~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -0.510     ; 5.087      ;
; -5.369 ; E1s.E1M2~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.080     ; 5.864      ;
; -5.329 ; E1s.E1M5~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; 0.036      ; 5.878      ;
; -5.301 ; E1s.E1M1~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.082     ; 5.791      ;
; -5.243 ; E1s.E1M6~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.079     ; 5.739      ;
; -5.239 ; E1s.E1M6~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.081     ; 5.731      ;
; -5.199 ; E1s.E1M4~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.021     ; 5.753      ;
; -5.161 ; E1s.E1M5~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.019     ; 5.717      ;
; -5.157 ; E1s.E1M5~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.021     ; 5.709      ;
; -5.129 ; E1s.E1M6~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.082     ; 5.619      ;
; -5.122 ; E1s.E1M1~1                        ; E1s.E1M3~1    ; reset        ; reset       ; 1.000        ; -0.079     ; 5.618      ;
; -5.120 ; E1s.E1M4~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; 0.034      ; 5.660      ;
; -5.119 ; E1s.E1M4~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 0.034      ; 5.827      ;
; -5.083 ; E1s.E1M1~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.081     ; 5.575      ;
; -5.076 ; E1s.E1M4~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -0.453     ; 4.606      ;
; -5.029 ; E1s.E1M2~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.509     ; 4.563      ;
; -4.968 ; E1s.E1M1~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; -0.024     ; 5.457      ;
; -4.952 ; E1s.E1M3~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; 0.033      ; 5.491      ;
; -4.913 ; E1s.E1M6~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; -0.024     ; 5.563      ;
; -4.889 ; E1s.E1M2~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -0.452     ; 4.420      ;
; -4.831 ; E1s.E1M5~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 0.036      ; 5.541      ;
; -4.826 ; E1s.E1M2~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; -0.025     ; 5.307      ;
; -4.807 ; E1s.E1M3~1                        ; E1s.E1M4~1    ; reset        ; reset       ; 1.000        ; -0.024     ; 5.356      ;
; -4.789 ; E1s.E1M1~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; -0.024     ; 5.439      ;
; -4.763 ; E1s.E1M4~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.024     ; 5.311      ;
; -4.753 ; E1s.E1M6~1                        ; E1s.E1M1~1    ; reset        ; reset       ; 1.000        ; -0.024     ; 5.235      ;
; -4.749 ; E1s.E1M3~1                        ; E1s.E1M5~1    ; reset        ; reset       ; 1.000        ; -0.025     ; 5.296      ;
; -4.688 ; E1s.E1M3~1                        ; E1s.E1M2~1    ; reset        ; reset       ; 1.000        ; 0.033      ; 5.395      ;
; -4.667 ; E1s.E1M3~1                        ; E1s.E1M6~1    ; reset        ; reset       ; 1.000        ; 0.033      ; 5.213      ;
+--------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                                                      ;
+--------+------------------------------------------+--------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                        ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -7.475 ; Clock_divider_E1:clk_E1|clock_out        ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 8.432      ;
; -7.469 ; Clock_divider_E1:clk_E1|clock_out        ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 8.426      ;
; -7.465 ; Clock_divider_E1:clk_E1|clock_out        ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 8.422      ;
; -7.014 ; E1s.E1M4~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.971      ;
; -7.008 ; E1s.E1M4~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.965      ;
; -7.004 ; E1s.E1M4~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.961      ;
; -6.976 ; reset                                    ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.635      ; 9.088      ;
; -6.970 ; reset                                    ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.635      ; 9.082      ;
; -6.966 ; reset                                    ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.635      ; 9.078      ;
; -6.958 ; E1s.E1M2~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.408      ; 7.843      ;
; -6.952 ; E1s.E1M2~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.408      ; 7.837      ;
; -6.948 ; E1s.E1M2~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.408      ; 7.833      ;
; -6.931 ; E1s.E1M5~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.888      ;
; -6.925 ; E1s.E1M5~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.882      ;
; -6.921 ; E1s.E1M5~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.878      ;
; -6.909 ; E1s.E1M4~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.467      ; 7.853      ;
; -6.903 ; E1s.E1M4~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.467      ; 7.847      ;
; -6.899 ; E1s.E1M4~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.467      ; 7.843      ;
; -6.857 ; E1s.E1M6~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.814      ;
; -6.851 ; E1s.E1M6~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.808      ;
; -6.847 ; E1s.E1M6~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.804      ;
; -6.828 ; E1s.E1M6~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.409      ; 7.714      ;
; -6.826 ; E1s.E1M2~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.019     ; 7.784      ;
; -6.826 ; E1s.E1M3~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.783      ;
; -6.823 ; E1s.E1M5~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.469      ; 7.769      ;
; -6.822 ; E1s.E1M6~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.409      ; 7.708      ;
; -6.820 ; E1s.E1M2~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.019     ; 7.778      ;
; -6.820 ; E1s.E1M3~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.777      ;
; -6.818 ; E1s.E1M6~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.409      ; 7.704      ;
; -6.817 ; E1s.E1M5~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.469      ; 7.763      ;
; -6.816 ; E1s.E1M2~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.019     ; 7.774      ;
; -6.816 ; E1s.E1M3~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.020     ; 7.773      ;
; -6.813 ; E1s.E1M5~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.469      ; 7.759      ;
; -6.741 ; E1s.E1M3~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.466      ; 7.684      ;
; -6.735 ; E1s.E1M3~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.466      ; 7.678      ;
; -6.731 ; E1s.E1M3~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.466      ; 7.674      ;
; -6.713 ; E1s.E1M1~1                               ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.409      ; 7.599      ;
; -6.707 ; E1s.E1M1~1                               ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.409      ; 7.593      ;
; -6.703 ; E1s.E1M1~1                               ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.409      ; 7.589      ;
; -6.697 ; E1s.E1M1~_emulated                       ; vga_driver:driver|green_reg[7] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.019     ; 7.655      ;
; -6.691 ; E1s.E1M1~_emulated                       ; vga_driver:driver|green_reg[6] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.019     ; 7.649      ;
; -6.687 ; E1s.E1M1~_emulated                       ; vga_driver:driver|green_reg[5] ; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.019     ; 7.645      ;
; -6.025 ; reset                                    ; vga_driver:driver|green_reg[7] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 1.635      ; 8.637      ;
; -6.019 ; reset                                    ; vga_driver:driver|green_reg[6] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 1.635      ; 8.631      ;
; -6.015 ; reset                                    ; vga_driver:driver|green_reg[5] ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 1.635      ; 8.627      ;
; -1.760 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.706      ;
; -1.754 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.700      ;
; -1.750 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.696      ;
; -1.680 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.626      ;
; -1.674 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.620      ;
; -1.670 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.616      ;
; -1.651 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.597      ;
; -1.645 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.591      ;
; -1.641 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.587      ;
; -1.610 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.556      ;
; -1.604 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.550      ;
; -1.602 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.548      ;
; -1.600 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.546      ;
; -1.596 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.542      ;
; -1.592 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.538      ;
; -1.581 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.527      ;
; -1.575 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.521      ;
; -1.574 ; vga_driver:driver|v_state.V_ACTIVE_STATE ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.520      ;
; -1.571 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.517      ;
; -1.568 ; vga_driver:driver|v_state.V_ACTIVE_STATE ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.514      ;
; -1.564 ; vga_driver:driver|v_state.V_ACTIVE_STATE ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.510      ;
; -1.554 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.500      ;
; -1.548 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.494      ;
; -1.544 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.490      ;
; -1.495 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.441      ;
; -1.489 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.435      ;
; -1.488 ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.434      ;
; -1.485 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.431      ;
; -1.482 ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.428      ;
; -1.478 ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.424      ;
; -1.474 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.042     ; 2.419      ;
; -1.468 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.042     ; 2.413      ;
; -1.464 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.042     ; 2.409      ;
; -1.453 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.399      ;
; -1.447 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.393      ;
; -1.447 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.393      ;
; -1.443 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.389      ;
; -1.441 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.387      ;
; -1.441 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.387      ;
; -1.437 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.383      ;
; -1.435 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.381      ;
; -1.432 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.378      ;
; -1.431 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.377      ;
; -1.426 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.372      ;
; -1.425 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.371      ;
; -1.422 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.368      ;
; -1.421 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.367      ;
; -1.419 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.365      ;
; -1.415 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.361      ;
; -1.415 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.361      ;
; -1.413 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.359      ;
; -1.413 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|green_reg[7] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.359      ;
; -1.411 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|green_reg[5] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.357      ;
; -1.407 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.353      ;
; -1.407 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|green_reg[6] ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.041     ; 2.353      ;
+--------+------------------------------------------+--------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.101 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.844      ;
; -1.070 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.043     ; 2.014      ;
; -1.058 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.245     ; 1.800      ;
; -1.056 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.245     ; 1.798      ;
; -1.040 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.783      ;
; -1.026 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.245     ; 1.768      ;
; -1.023 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.767      ;
; -1.023 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.767      ;
; -1.023 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.767      ;
; -1.023 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.767      ;
; -1.023 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.767      ;
; -1.023 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.767      ;
; -1.023 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.767      ;
; -1.023 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.767      ;
; -1.022 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.245     ; 1.764      ;
; -1.006 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.043     ; 1.950      ;
; -0.992 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.937      ;
; -0.992 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.937      ;
; -0.992 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.937      ;
; -0.992 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.937      ;
; -0.992 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.937      ;
; -0.992 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.937      ;
; -0.992 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.937      ;
; -0.992 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.937      ;
; -0.991 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.043     ; 1.935      ;
; -0.984 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.043     ; 1.928      ;
; -0.980 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.723      ;
; -0.980 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.723      ;
; -0.980 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.723      ;
; -0.980 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.723      ;
; -0.980 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.723      ;
; -0.980 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.723      ;
; -0.980 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.723      ;
; -0.980 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.723      ;
; -0.978 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.721      ;
; -0.978 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.721      ;
; -0.978 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.721      ;
; -0.978 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.721      ;
; -0.978 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.721      ;
; -0.978 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.721      ;
; -0.978 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.721      ;
; -0.978 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.721      ;
; -0.969 ; Clock_divider_E1:clk_E1|counter[19]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.712      ;
; -0.965 ; Clock_divider_E1:clk_E1|counter[13]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.245     ; 1.707      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.706      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.706      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.706      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.706      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.706      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.706      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.243     ; 1.706      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.706      ;
; -0.956 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.043     ; 1.900      ;
; -0.948 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.691      ;
; -0.948 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.691      ;
; -0.948 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.691      ;
; -0.948 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.691      ;
; -0.948 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.691      ;
; -0.948 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.691      ;
; -0.948 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.691      ;
; -0.948 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.691      ;
; -0.944 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.687      ;
; -0.944 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.687      ;
; -0.944 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.687      ;
; -0.944 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.687      ;
; -0.944 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.687      ;
; -0.944 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.687      ;
; -0.944 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.687      ;
; -0.944 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.687      ;
; -0.942 ; Clock_divider_E1:clk_E1|counter[15]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.246     ; 1.683      ;
; -0.935 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[16] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.880      ;
; -0.935 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.880      ;
; -0.935 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[20] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.880      ;
; -0.935 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[21] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.880      ;
; -0.935 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[23] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.880      ;
; -0.935 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.880      ;
; -0.930 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|clock_out    ; clock        ; clock       ; 1.000        ; -0.242     ; 1.675      ;
; -0.930 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.043     ; 1.874      ;
; -0.928 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.873      ;
; -0.928 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.873      ;
; -0.928 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.873      ;
; -0.928 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.873      ;
; -0.928 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.873      ;
; -0.928 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.873      ;
; -0.928 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.873      ;
; -0.928 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.873      ;
; -0.925 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.669      ;
; -0.925 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[14]  ; clock        ; clock       ; 1.000        ; -0.243     ; 1.669      ;
; -0.913 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.858      ;
; -0.913 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.858      ;
; -0.913 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.858      ;
; -0.913 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.858      ;
; -0.913 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.858      ;
; -0.913 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.858      ;
; -0.913 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.858      ;
; -0.913 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.858      ;
; -0.907 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 1.000        ; -0.050     ; 1.844      ;
; -0.907 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[19]  ; clock        ; clock       ; 1.000        ; -0.050     ; 1.844      ;
; -0.907 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 1.000        ; -0.050     ; 1.844      ;
; -0.907 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 1.000        ; -0.050     ; 1.844      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.181 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|line_done              ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.196 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.322      ;
; 0.203 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.329      ;
; 0.218 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.344      ;
; 0.269 ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.395      ;
; 0.303 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.431      ;
; 0.308 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.435      ;
; 0.310 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.436      ;
; 0.310 ; reset                                    ; vga_driver:driver|line_done              ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.714      ; 2.138      ;
; 0.313 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.439      ;
; 0.317 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.443      ;
; 0.318 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.444      ;
; 0.329 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.455      ;
; 0.343 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.469      ;
; 0.349 ; reset                                    ; vga_driver:driver|green_reg[7]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.714      ; 2.177      ;
; 0.362 ; reset                                    ; vga_driver:driver|green_reg[5]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.714      ; 2.190      ;
; 0.365 ; reset                                    ; vga_driver:driver|green_reg[6]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.714      ; 2.193      ;
; 0.370 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.496      ;
; 0.371 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.497      ;
; 0.371 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.497      ;
; 0.373 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.499      ;
; 0.377 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.503      ;
; 0.377 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.503      ;
; 0.378 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.504      ;
; 0.381 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.507      ;
; 0.381 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.507      ;
; 0.410 ; vga_driver:driver|vsync_reg              ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.536      ;
; 0.423 ; reset                                    ; vga_driver:driver|v_state.V_BACK_STATE   ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.250      ;
; 0.423 ; reset                                    ; vga_driver:driver|v_state.V_PULSE_STATE  ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.250      ;
; 0.423 ; reset                                    ; vga_driver:driver|v_state.V_FRONT_STATE  ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.250      ;
; 0.442 ; reset                                    ; vga_driver:driver|h_state.H_ACTIVE_STATE ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.714      ; 2.270      ;
; 0.443 ; reset                                    ; vga_driver:driver|v_state.V_ACTIVE_STATE ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.270      ;
; 0.445 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.571      ;
; 0.452 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.580      ;
; 0.462 ; reset                                    ; vga_driver:driver|h_state.H_BACK_STATE   ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.714      ; 2.290      ;
; 0.462 ; reset                                    ; vga_driver:driver|h_state.H_PULSE_STATE  ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.714      ; 2.290      ;
; 0.462 ; reset                                    ; vga_driver:driver|h_state.H_FRONT_STATE  ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.714      ; 2.290      ;
; 0.467 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.593      ;
; 0.467 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.593      ;
; 0.468 ; vga_driver:driver|h_state.H_FRONT_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.594      ;
; 0.468 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.594      ;
; 0.470 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.596      ;
; 0.470 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.596      ;
; 0.471 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.597      ;
; 0.471 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.597      ;
; 0.471 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.597      ;
; 0.474 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.600      ;
; 0.475 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.601      ;
; 0.476 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.602      ;
; 0.488 ; reset                                    ; vga_driver:driver|h_counter[3]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.315      ;
; 0.488 ; reset                                    ; vga_driver:driver|h_counter[0]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.315      ;
; 0.488 ; reset                                    ; vga_driver:driver|h_counter[4]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.315      ;
; 0.488 ; reset                                    ; vga_driver:driver|h_counter[1]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.315      ;
; 0.488 ; reset                                    ; vga_driver:driver|h_counter[2]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.315      ;
; 0.488 ; reset                                    ; vga_driver:driver|h_counter[8]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.315      ;
; 0.488 ; reset                                    ; vga_driver:driver|h_counter[5]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.315      ;
; 0.488 ; reset                                    ; vga_driver:driver|h_counter[6]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.315      ;
; 0.488 ; reset                                    ; vga_driver:driver|h_counter[7]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.315      ;
; 0.488 ; reset                                    ; vga_driver:driver|h_counter[9]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.713      ; 2.315      ;
; 0.492 ; reset                                    ; vga_driver:driver|hysnc_reg              ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 1.714      ; 2.320      ;
; 0.501 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|v_state.V_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.627      ;
; 0.515 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.648      ;
; 0.526 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.652      ;
; 0.529 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.655      ;
; 0.530 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.656      ;
; 0.531 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.658      ;
; 0.531 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.657      ;
; 0.533 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.659      ;
; 0.533 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.659      ;
; 0.534 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.660      ;
; 0.534 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.660      ;
; 0.535 ; vga_driver:driver|hysnc_reg              ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.661      ;
; 0.535 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.661      ;
; 0.536 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.662      ;
; 0.536 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.662      ;
; 0.536 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.662      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.246 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.574      ;
; 0.246 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.575      ;
; 0.247 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.576      ;
; 0.248 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.577      ;
; 0.249 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.577      ;
; 0.250 ; Clock_divider:clk_25_MHz|counter[26] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.579      ;
; 0.251 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.580      ;
; 0.252 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.580      ;
; 0.257 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.585      ;
; 0.258 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.587      ;
; 0.260 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.588      ;
; 0.260 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.588      ;
; 0.283 ; Clock_divider_E1:clk_E1|counter[19]  ; Clock_divider_E1:clk_E1|counter[19]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.417      ;
; 0.283 ; Clock_divider:clk_25_MHz|counter[17] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.050      ; 0.417      ;
; 0.285 ; Clock_divider_E1:clk_E1|counter[25]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; Clock_divider:clk_25_MHz|counter[25] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; Clock_divider:clk_25_MHz|counter[27] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.050      ; 0.419      ;
; 0.286 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.420      ;
; 0.286 ; Clock_divider:clk_25_MHz|counter[18] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.050      ; 0.420      ;
; 0.287 ; Clock_divider:clk_25_MHz|counter[24] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.050      ; 0.421      ;
; 0.289 ; Clock_divider_E1:clk_E1|counter[13]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.423      ;
; 0.290 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.050      ; 0.424      ;
; 0.291 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[11] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; Clock_divider:clk_25_MHz|counter[9]  ; Clock_divider:clk_25_MHz|counter[9]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; Clock_divider:clk_25_MHz|counter[10] ; Clock_divider:clk_25_MHz|counter[10] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[16] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Clock_divider:clk_25_MHz|counter[22] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; Clock_divider_E1:clk_E1|counter[24]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; Clock_divider:clk_25_MHz|counter[8]  ; Clock_divider:clk_25_MHz|counter[8]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; Clock_divider:clk_25_MHz|counter[26] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.421      ;
; 0.296 ; Clock_divider_E1:clk_E1|counter[27]  ; Clock_divider_E1:clk_E1|counter[27]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.430      ;
; 0.297 ; Clock_divider:clk_25_MHz|counter[13] ; Clock_divider:clk_25_MHz|counter[13] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; Clock_divider_E1:clk_E1|counter[11]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; Clock_divider_E1:clk_E1|counter[26]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.432      ;
; 0.298 ; Clock_divider:clk_25_MHz|counter[1]  ; Clock_divider:clk_25_MHz|counter[1]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; Clock_divider:clk_25_MHz|counter[3]  ; Clock_divider:clk_25_MHz|counter[3]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Clock_divider:clk_25_MHz|counter[4]  ; Clock_divider:clk_25_MHz|counter[4]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Clock_divider:clk_25_MHz|counter[5]  ; Clock_divider:clk_25_MHz|counter[5]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Clock_divider:clk_25_MHz|counter[6]  ; Clock_divider:clk_25_MHz|counter[6]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Clock_divider:clk_25_MHz|counter[7]  ; Clock_divider:clk_25_MHz|counter[7]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[12] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[20] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[21] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; Clock_divider:clk_25_MHz|counter[2]  ; Clock_divider:clk_25_MHz|counter[2]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[23] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.630      ;
; 0.304 ; Clock_divider_E1:clk_E1|counter[23]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.438      ;
; 0.304 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.633      ;
; 0.305 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.633      ;
; 0.308 ; Clock_divider_E1:clk_E1|counter[11]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.636      ;
; 0.310 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.639      ;
; 0.311 ; Clock_divider:clk_25_MHz|counter[0]  ; Clock_divider:clk_25_MHz|counter[0]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.437      ;
; 0.312 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.641      ;
; 0.313 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.641      ;
; 0.315 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.643      ;
; 0.316 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.644      ;
; 0.318 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.646      ;
; 0.319 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.647      ;
; 0.323 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.651      ;
; 0.324 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.653      ;
; 0.327 ; Clock_divider_E1:clk_E1|counter[12]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.655      ;
; 0.330 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.658      ;
; 0.368 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.696      ;
; 0.370 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.699      ;
; 0.372 ; Clock_divider:clk_25_MHz|counter[13] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.701      ;
; 0.375 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.703      ;
; 0.375 ; Clock_divider:clk_25_MHz|counter[13] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.704      ;
; 0.375 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.704      ;
; 0.376 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.705      ;
; 0.381 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.709      ;
; 0.382 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.710      ;
; 0.383 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.712      ;
; 0.384 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.712      ;
; 0.387 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.716      ;
; 0.387 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.716      ;
; 0.389 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.717      ;
; 0.390 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.719      ;
; 0.428 ; E1s.E1M4~1                           ; E1s.E1M4~_emulated                   ; reset        ; clock       ; -0.500       ; 0.510      ; 0.552      ;
; 0.432 ; Clock_divider:clk_25_MHz|counter[17] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.050      ; 0.566      ;
; 0.432 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.761      ;
; 0.433 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.762      ;
; 0.434 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.568      ;
; 0.434 ; Clock_divider_E1:clk_E1|counter[25]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.568      ;
; 0.435 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.245      ; 0.764      ;
; 0.439 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.050      ; 0.573      ;
; 0.440 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[12] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.566      ;
; 0.441 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.567      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                                           ;
+-------+------------------------------------------+---------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node       ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------+------------------------------------+-------------+--------------+------------+------------+
; 0.545 ; reset                                    ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 1.168      ; 1.713      ;
; 0.628 ; reset                                    ; E1s.E1M4~1    ; reset                              ; reset       ; -0.500       ; 1.168      ; 1.296      ;
; 0.734 ; E1s.E1M4~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.081      ; 0.815      ;
; 0.739 ; reset                                    ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 1.309      ; 2.048      ;
; 0.747 ; reset                                    ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 1.226      ; 1.973      ;
; 0.748 ; E1s.E1M4~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.082      ; 0.830      ;
; 0.761 ; E1s.E1M6~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.024      ; 0.785      ;
; 0.763 ; E1s.E1M4~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 0.024      ; 0.787      ;
; 0.766 ; E1s.E1M3~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.080      ; 0.846      ;
; 0.780 ; reset                                    ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 1.226      ; 2.006      ;
; 0.794 ; reset                                    ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 1.227      ; 2.021      ;
; 0.809 ; reset                                    ; E1s.E1M1~1    ; reset                              ; reset       ; -0.500       ; 1.226      ; 1.535      ;
; 0.809 ; reset                                    ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 1.169      ; 1.978      ;
; 0.812 ; E1s.E1M5~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.082      ; 0.894      ;
; 0.818 ; E1s.E1M4~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.081      ; 0.899      ;
; 0.819 ; reset                                    ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 1.166      ; 1.985      ;
; 0.820 ; E1s.E1M5~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 0.022      ; 0.842      ;
; 0.822 ; reset                                    ; color_in[2]~1 ; reset                              ; reset       ; -0.500       ; 1.309      ; 1.631      ;
; 0.833 ; E1s.E1M6~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; -0.036     ; 0.797      ;
; 0.840 ; reset                                    ; E1s.E1M6~1    ; reset                              ; reset       ; -0.500       ; 1.226      ; 1.566      ;
; 0.854 ; reset                                    ; E1s.E1M2~1    ; reset                              ; reset       ; -0.500       ; 1.227      ; 1.581      ;
; 0.869 ; reset                                    ; E1s.E1M3~1    ; reset                              ; reset       ; -0.500       ; 1.169      ; 1.538      ;
; 0.873 ; E1s.E1M5~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.082      ; 0.955      ;
; 0.881 ; reset                                    ; E1s.E1M5~1    ; reset                              ; reset       ; -0.500       ; 1.166      ; 1.547      ;
; 0.917 ; E1s.E1M2~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; -0.034     ; 0.883      ;
; 0.921 ; E1s.E1M3~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.079      ; 1.000      ;
; 0.965 ; E1s.E1M4~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 0.021      ; 0.986      ;
; 0.992 ; E1s.E1M6~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.107      ; 1.099      ;
; 1.032 ; E1s.E1M5~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.083      ; 1.115      ;
; 1.052 ; E1s.E1M6~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.025      ; 1.077      ;
; 1.054 ; E1s.E1M5~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.165      ; 1.219      ;
; 1.069 ; E1s.E1M4~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.164      ; 1.233      ;
; 1.074 ; E1s.E1M3~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.162      ; 1.236      ;
; 1.097 ; E1s.E1M6~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.024      ; 1.121      ;
; 1.105 ; E1s.E1M3~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.079      ; 1.184      ;
; 1.107 ; E1s.E1M5~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 0.024      ; 1.131      ;
; 1.111 ; E1s.E1M2~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.107      ; 1.218      ;
; 1.113 ; E1s.E1M3~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; 0.019      ; 1.132      ;
; 1.127 ; E1s.E1M1~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; -0.034     ; 1.093      ;
; 1.127 ; E1s.E1M6~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; -0.034     ; 1.093      ;
; 1.136 ; E1s.E1M1~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.024      ; 1.160      ;
; 1.162 ; E1s.E1M4~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 0.023      ; 1.185      ;
; 1.177 ; E1s.E1M1~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; -0.033     ; 1.144      ;
; 1.190 ; E1s.E1M5~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 0.025      ; 1.215      ;
; 1.210 ; E1s.E1M6~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; -0.033     ; 1.177      ;
; 1.285 ; E1s.E1M3~1                               ; E1s.E1M4~1    ; reset                              ; reset       ; 0.000        ; 0.021      ; 1.306      ;
; 1.322 ; E1s.E1M2~1                               ; E1s.E1M1~1    ; reset                              ; reset       ; 0.000        ; 0.024      ; 1.346      ;
; 1.344 ; E1s.E1M1~1                               ; color_in[2]~1 ; reset                              ; reset       ; 0.000        ; 0.107      ; 1.451      ;
; 1.368 ; E1s.E1M3~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; 0.022      ; 1.390      ;
; 1.397 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -0.367     ; 0.560      ;
; 1.426 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -0.425     ; 0.531      ;
; 1.432 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -0.367     ; 0.595      ;
; 1.454 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -0.427     ; 0.557      ;
; 1.485 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -0.366     ; 0.649      ;
; 1.504 ; Clock_divider_E1:clk_E1|clock_out        ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -0.424     ; 0.610      ;
; 1.506 ; E1s.E1M2~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.024      ; 1.530      ;
; 1.514 ; E1s.E1M2~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; -0.036     ; 1.478      ;
; 1.585 ; E1s.E1M2~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.025      ; 1.610      ;
; 1.603 ; E1s.E1M2~1                               ; E1s.E1M3~1    ; reset                              ; reset       ; 0.000        ; -0.033     ; 1.570      ;
; 1.677 ; E1s.E1M1~1                               ; E1s.E1M6~1    ; reset                              ; reset       ; 0.000        ; 0.024      ; 1.701      ;
; 1.685 ; E1s.E1M1~1                               ; E1s.E1M5~1    ; reset                              ; reset       ; 0.000        ; -0.036     ; 1.649      ;
; 1.728 ; E1s.E1M6~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -0.367     ; 0.891      ;
; 1.755 ; E1s.E1M2~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -0.424     ; 0.861      ;
; 1.758 ; E1s.E1M1~1                               ; E1s.E1M2~1    ; reset                              ; reset       ; 0.000        ; 0.025      ; 1.783      ;
; 1.759 ; E1s.E1M4~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -0.367     ; 0.922      ;
; 1.773 ; E1s.E1M4~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -0.366     ; 0.937      ;
; 1.787 ; E1s.E1M3~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -0.366     ; 0.951      ;
; 1.788 ; E1s.E1M4~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -0.424     ; 0.894      ;
; 1.800 ; E1s.E1M6~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -0.427     ; 0.903      ;
; 1.838 ; E1s.E1M5~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -0.367     ; 1.001      ;
; 1.846 ; E1s.E1M5~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -0.427     ; 0.949      ;
; 1.847 ; E1s.E1M4~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -0.367     ; 1.010      ;
; 1.903 ; E1s.E1M5~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -0.367     ; 1.066      ;
; 1.946 ; E1s.E1M3~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -0.367     ; 1.109      ;
; 1.949 ; E1s.E1M2~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.283     ; 1.196      ;
; 1.959 ; E1s.E1M6~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.284     ; 1.205      ;
; 1.990 ; E1s.E1M4~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -0.427     ; 1.093      ;
; 2.007 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -0.326     ; 1.211      ;
; 2.021 ; vga_driver:driver|h_counter[4]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -0.325     ; 1.226      ;
; 2.023 ; E1s.E1M6~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -0.366     ; 1.187      ;
; 2.047 ; E1s.E1M1~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -0.424     ; 1.153      ;
; 2.056 ; E1s.E1M1~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -0.366     ; 1.220      ;
; 2.062 ; E1s.E1M5~_emulated                       ; E1s.E1M2~1    ; clock                              ; reset       ; -0.500       ; -0.366     ; 1.226      ;
; 2.064 ; E1s.E1M6~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -0.367     ; 1.227      ;
; 2.080 ; E1s.E1M5~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.284     ; 1.326      ;
; 2.094 ; E1s.E1M4~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.284     ; 1.340      ;
; 2.095 ; E1s.E1M3~_emulated                       ; color_in[2]~1 ; clock                              ; reset       ; -0.500       ; -0.284     ; 1.341      ;
; 2.097 ; E1s.E1M1~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -0.423     ; 1.204      ;
; 2.098 ; E1s.E1M6~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -0.425     ; 1.203      ;
; 2.130 ; E1s.E1M3~_emulated                       ; E1s.E1M6~1    ; clock                              ; reset       ; -0.500       ; -0.367     ; 1.293      ;
; 2.137 ; E1s.E1M5~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -0.425     ; 1.242      ;
; 2.138 ; E1s.E1M3~_emulated                       ; E1s.E1M5~1    ; clock                              ; reset       ; -0.500       ; -0.427     ; 1.241      ;
; 2.141 ; vga_driver:driver|v_counter[7]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -0.325     ; 1.346      ;
; 2.154 ; vga_driver:driver|h_counter[7]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -0.325     ; 1.359      ;
; 2.165 ; E1s.E1M2~_emulated                       ; E1s.E1M1~1    ; clock                              ; reset       ; -0.500       ; -0.366     ; 1.329      ;
; 2.181 ; E1s.E1M6~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -0.424     ; 1.287      ;
; 2.187 ; E1s.E1M4~_emulated                       ; E1s.E1M4~1    ; clock                              ; reset       ; -0.500       ; -0.425     ; 1.292      ;
; 2.215 ; vga_driver:driver|h_counter[5]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -0.325     ; 1.420      ;
; 2.220 ; E1s.E1M5~_emulated                       ; E1s.E1M3~1    ; clock                              ; reset       ; -0.500       ; -0.424     ; 1.326      ;
; 2.233 ; vga_driver:driver|h_counter[9]           ; color_in[2]~1 ; Clock_divider:clk_25_MHz|clock_out ; reset       ; -0.500       ; -0.325     ; 1.438      ;
+-------+------------------------------------------+---------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                           ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.819 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.500        ; 1.593      ; 2.889      ;
; -0.804 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.500        ; 1.593      ; 2.874      ;
; -0.746 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.500        ; 1.592      ; 2.815      ;
; -0.743 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.500        ; 1.592      ; 2.812      ;
; -0.705 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.500        ; 1.593      ; 2.775      ;
; -0.705 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.500        ; 1.593      ; 2.775      ;
; -0.705 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.500        ; 1.593      ; 2.775      ;
; 0.278  ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 1.000        ; 1.593      ; 2.292      ;
; 0.289  ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 1.000        ; 1.593      ; 2.281      ;
; 0.336  ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 1.000        ; 1.592      ; 2.233      ;
; 0.365  ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 1.000        ; 1.592      ; 2.204      ;
; 0.396  ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 1.000        ; 1.593      ; 2.174      ;
; 0.396  ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 1.000        ; 1.593      ; 2.174      ;
; 0.396  ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 1.000        ; 1.593      ; 2.174      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                           ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.000        ; 1.655      ; 2.089      ;
; 0.320 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.000        ; 1.655      ; 2.089      ;
; 0.320 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.000        ; 1.655      ; 2.089      ;
; 0.351 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.000        ; 1.654      ; 2.119      ;
; 0.378 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.000        ; 1.654      ; 2.146      ;
; 0.422 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.000        ; 1.656      ; 2.192      ;
; 0.434 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.000        ; 1.655      ; 2.203      ;
; 1.410 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; -0.500       ; 1.655      ; 2.679      ;
; 1.410 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; -0.500       ; 1.655      ; 2.679      ;
; 1.410 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; -0.500       ; 1.655      ; 2.679      ;
; 1.447 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; -0.500       ; 1.654      ; 2.715      ;
; 1.449 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; -0.500       ; 1.654      ; 2.717      ;
; 1.504 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; -0.500       ; 1.656      ; 2.774      ;
; 1.519 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; -0.500       ; 1.655      ; 2.788      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                    ; -17.762  ; 0.091 ; -1.305   ; 0.320   ; -3.000              ;
;  Clock_divider:clk_25_MHz|clock_out ; -16.506  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
;  clock                              ; -3.410   ; 0.091 ; -1.305   ; 0.320   ; -3.000              ;
;  reset                              ; -17.762  ; 0.545 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                     ; -418.123 ; 0.0   ; -8.483   ; 0.0     ; -133.215            ;
;  Clock_divider:clk_25_MHz|clock_out ; -143.598 ; 0.000 ; N/A      ; N/A     ; -43.690             ;
;  clock                              ; -161.089 ; 0.000 ; -8.483   ; 0.000   ; -86.525             ;
;  reset                              ; -113.436 ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+-------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blank         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; clk           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blank         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; clk           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blank         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; clk           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blank         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock                              ; clock                              ; 2487     ; 0        ; 0        ; 0        ;
; reset                              ; clock                              ; 0        ; 7        ; 0        ; 0        ;
; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 219      ; 0        ; 0        ; 0        ;
; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1382     ; 0        ; 0        ; 0        ;
; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 155      ; 266      ; 0        ; 0        ;
; clock                              ; reset                              ; 0        ; 0        ; 144      ; 0        ;
; Clock_divider:clk_25_MHz|clock_out ; reset                              ; 0        ; 0        ; 48       ; 0        ;
; reset                              ; reset                              ; 0        ; 0        ; 72       ; 144      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock                              ; clock                              ; 2487     ; 0        ; 0        ; 0        ;
; reset                              ; clock                              ; 0        ; 7        ; 0        ; 0        ;
; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 219      ; 0        ; 0        ; 0        ;
; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1382     ; 0        ; 0        ; 0        ;
; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 155      ; 266      ; 0        ; 0        ;
; clock                              ; reset                              ; 0        ; 0        ; 144      ; 0        ;
; Clock_divider:clk_25_MHz|clock_out ; reset                              ; 0        ; 0        ; 48       ; 0        ;
; reset                              ; reset                              ; 0        ; 0        ; 72       ; 144      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clock    ; 7        ; 7        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clock    ; 7        ; 7        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                         ;
+------------------------------------+------------------------------------+------+-------------+
; Target                             ; Clock                              ; Type ; Status      ;
+------------------------------------+------------------------------------+------+-------------+
; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; Base ; Constrained ;
; clock                              ; clock                              ; Base ; Constrained ;
; reset                              ; reset                              ; Base ; Constrained ;
+------------------------------------+------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blank       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blank       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri Dec 08 18:09:00 2023
Info: Command: quartus_sta frogger -c frogger
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'frogger.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Clock_divider:clk_25_MHz|clock_out Clock_divider:clk_25_MHz|clock_out
    Info (332105): create_clock -period 1.000 -name reset reset
Warning (332125): Found combinational loop of 52 nodes File: C:/Users/benjamad/Documents/GitHub/ECE306_Final_Project/frogger.v Line: 68
    Warning (332126): Node "E1s.E1M4~2|combout"
    Warning (332126): Node "Selector0~0|datac"
    Warning (332126): Node "Selector0~0|combout"
    Warning (332126): Node "Selector0~1|datab"
    Warning (332126): Node "Selector0~1|combout"
    Warning (332126): Node "E1s.E1M1~2|dataa"
    Warning (332126): Node "E1s.E1M1~2|combout"
    Warning (332126): Node "Selector0~1|dataa"
    Warning (332126): Node "Selector4~2|datab"
    Warning (332126): Node "Selector4~2|combout"
    Warning (332126): Node "Selector0~0|datad"
    Warning (332126): Node "Selector1~3|datab"
    Warning (332126): Node "Selector1~3|combout"
    Warning (332126): Node "Selector1~2|dataa"
    Warning (332126): Node "Selector1~2|combout"
    Warning (332126): Node "E1s.E1M2~2|dataa"
    Warning (332126): Node "E1s.E1M2~2|combout"
    Warning (332126): Node "Selector3~0|dataa"
    Warning (332126): Node "Selector3~0|combout"
    Warning (332126): Node "E1s.E1M4~2|datab"
    Warning (332126): Node "Selector4~2|dataa"
    Warning (332126): Node "Selector2~0|datab"
    Warning (332126): Node "Selector2~0|combout"
    Warning (332126): Node "E1s.E1M3~2|datab"
    Warning (332126): Node "E1s.E1M3~2|combout"
    Warning (332126): Node "Selector1~2|datac"
    Warning (332126): Node "Selector4~2|datad"
    Warning (332126): Node "Selector3~0|datab"
    Warning (332126): Node "Selector4~4|datab"
    Warning (332126): Node "Selector4~4|combout"
    Warning (332126): Node "Selector5~0|datab"
    Warning (332126): Node "Selector5~0|combout"
    Warning (332126): Node "E1s.E1M6~2|datab"
    Warning (332126): Node "E1s.E1M6~2|combout"
    Warning (332126): Node "Selector4~4|datac"
    Warning (332126): Node "Selector4~3|datac"
    Warning (332126): Node "Selector4~3|combout"
    Warning (332126): Node "E1s.E1M5~2|datab"
    Warning (332126): Node "E1s.E1M5~2|combout"
    Warning (332126): Node "Selector0~0|datab"
    Warning (332126): Node "Selector4~4|datad"
    Warning (332126): Node "Selector1~3|datac"
    Warning (332126): Node "Selector1~3|datad"
    Warning (332126): Node "Selector0~1|datac"
    Warning (332126): Node "Selector4~3|dataa"
    Warning (332126): Node "Selector2~0|datac"
    Warning (332126): Node "Selector3~0|datac"
    Warning (332126): Node "Selector1~3|dataa"
    Warning (332126): Node "Selector4~4|dataa"
    Warning (332126): Node "Selector1~2|datab"
    Warning (332126): Node "Selector2~0|dataa"
    Warning (332126): Node "Selector5~0|datac"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -17.762
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.762            -113.436 reset 
    Info (332119):   -16.506            -143.598 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):    -3.410            -161.089 clock 
Info (332146): Worst-case hold slack is 0.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.091               0.000 clock 
    Info (332119):     0.402               0.000 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):     1.176               0.000 reset 
Info (332146): Worst-case recovery slack is -1.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.305              -8.483 clock 
Info (332146): Worst-case removal slack is 1.013
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.013               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -86.525 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.285             -43.690 Clock_divider:clk_25_MHz|clock_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -16.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.108            -102.903 reset 
    Info (332119):   -15.040            -129.241 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):    -3.072            -144.391 clock 
Info (332146): Worst-case hold slack is 0.116
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.116               0.000 clock 
    Info (332119):     0.353               0.000 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):     1.059               0.000 reset 
Info (332146): Worst-case recovery slack is -1.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.137              -7.304 clock 
Info (332146): Worst-case removal slack is 1.020
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.020               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -86.525 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.285             -43.690 Clock_divider:clk_25_MHz|clock_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.092
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.092             -51.349 reset 
    Info (332119):    -7.475             -56.224 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):    -1.101             -48.460 clock 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):     0.246               0.000 clock 
    Info (332119):     0.545               0.000 reset 
Info (332146): Worst-case recovery slack is -0.819
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.819              -5.227 clock 
Info (332146): Worst-case removal slack is 0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.320               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.482 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.000             -34.000 Clock_divider:clk_25_MHz|clock_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 59 warnings
    Info: Peak virtual memory: 4836 megabytes
    Info: Processing ended: Fri Dec 08 18:09:03 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


