#Substrate Graph
# noVertices
40
# noArcs
124
# Vertices: id availableCpu routingCapacity isCenter
0 1129 1129 1
1 225 225 0
2 125 125 0
3 200 200 0
4 262 262 0
5 717 717 1
6 774 774 1
7 1030 1030 1
8 450 450 1
9 298 298 1
10 774 774 1
11 704 704 1
12 25 25 0
13 574 574 0
14 100 100 0
15 100 100 0
16 25 25 0
17 25 25 0
18 75 75 0
19 325 325 0
20 25 25 0
21 262 262 0
22 262 262 0
23 175 175 0
24 100 100 0
25 125 125 0
26 75 75 0
27 25 25 0
28 237 237 0
29 100 100 0
30 262 262 0
31 350 350 0
32 100 100 0
33 275 275 0
34 450 450 0
35 25 25 0
36 100 100 0
37 237 237 0
38 887 887 0
39 125 125 0
# Arcs: idS idT delay bandwidth
0 13 3 187
0 37 4 112
0 34 2 150
0 30 8 112
0 31 9 150
0 6 1 156
0 7 8 187
0 2 8 75
1 30 7 75
1 3 1 75
1 4 3 75
2 0 8 75
2 3 5 50
3 4 5 75
3 2 7 50
3 1 2 75
4 11 7 112
4 3 9 75
4 1 7 75
5 13 9 187
5 6 9 156
5 7 3 156
5 8 7 125
5 9 1 93
6 0 5 156
6 19 1 150
6 10 9 156
6 11 3 156
6 5 2 156
7 38 4 225
7 38 4 225
7 0 7 187
7 22 8 112
7 8 2 125
7 5 1 156
8 25 4 75
8 10 4 125
8 7 4 125
8 5 8 125
9 28 10 112
9 11 7 93
9 5 2 93
10 39 4 75
10 21 5 112
10 34 1 150
10 11 7 156
10 8 8 125
10 6 10 156
11 4 4 112
11 38 4 187
11 10 5 156
11 9 7 93
11 6 9 156
12 13 3 25
13 38 3 125
13 0 6 187
13 5 7 187
13 15 9 50
13 12 10 25
14 38 8 50
14 15 5 50
15 14 10 50
15 13 2 50
16 18 9 25
17 19 4 25
18 19 3 50
18 16 5 25
19 33 2 100
19 6 1 150
19 18 7 50
19 17 4 25
20 23 2 25
21 10 2 112
21 22 9 75
21 23 4 75
22 7 9 112
22 23 5 75
22 21 2 75
23 22 6 75
23 21 3 75
23 20 5 25
24 25 5 50
24 26 6 50
25 8 7 75
25 24 6 50
26 27 2 25
26 24 2 50
27 26 3 25
28 9 5 112
28 29 8 50
28 31 10 75
29 31 7 50
29 28 1 50
30 1 7 75
30 0 10 112
30 31 10 75
31 0 9 150
31 30 7 75
31 29 8 50
31 28 5 75
32 33 7 50
32 34 1 50
33 19 3 100
33 34 9 100
33 35 6 25
33 32 10 50
34 0 7 150
34 10 7 150
34 33 2 100
34 32 10 50
35 33 1 25
36 37 9 50
36 39 7 50
37 0 3 112
37 38 4 75
37 36 10 50
38 14 3 50
38 13 7 125
38 7 10 225
38 7 6 225
38 11 7 187
38 37 4 75
39 10 10 75
39 36 1 50
