<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1669235561">
  <File Type="PA-TCL" Name="Single_Cycle_CPU.tcl"/>
  <File Type="REPORTS-TCL" Name="Single_Cycle_CPU_reports.tcl"/>
  <File Type="BITSTR-MSK" Name="Single_Cycle_CPU.msk"/>
  <File Type="RDI-RDI" Name="Single_Cycle_CPU.vdi"/>
  <File Type="BG-BIT" Name="Single_Cycle_CPU.bit"/>
  <File Type="BG-DRC" Name="Single_Cycle_CPU.drc"/>
  <File Type="BG-BGN" Name="Single_Cycle_CPU.bgn"/>
  <File Type="BG-BIN" Name="Single_Cycle_CPU.bin"/>
  <File Type="BITSTR-RBT" Name="Single_Cycle_CPU.rbt"/>
  <File Type="BITSTR-NKY" Name="Single_Cycle_CPU.nky"/>
  <File Type="BITSTR-BMM" Name="Single_Cycle_CPU_bd.bmm"/>
  <File Type="BITSTR-MMI" Name="Single_Cycle_CPU.mmi"/>
  <File Type="BITSTR-SYSDEF" Name="Single_Cycle_CPU.sysdef"/>
  <File Type="BITSTR-LTX" Name="debug_nets.ltx"/>
  <File Type="BITSTR-LTX" Name="Single_Cycle_CPU.ltx"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <File Type="OPT-HWDEF" Name="Single_Cycle_CPU.hwdef"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="Single_Cycle_CPU_incremental_reuse_pre_placed.rpt"/>
  <File Type="ROUTE-DCP" Name="Single_Cycle_CPU_routed.dcp"/>
  <File Type="ROUTE-ERROR-DCP" Name="Single_Cycle_CPU_routed_error.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="Single_Cycle_CPU_routed_bb.dcp"/>
  <File Type="ROUTE-TIMING-PB" Name="Single_Cycle_CPU_timing_summary_routed.pb"/>
  <File Type="OPT-DCP" Name="Single_Cycle_CPU_opt.dcp"/>
  <File Type="PLACE-DCP" Name="Single_Cycle_CPU_placed.dcp"/>
  <File Type="PWROPT-DCP" Name="Single_Cycle_CPU_pwropt.dcp"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="Single_Cycle_CPU_postplace_pwropt.dcp"/>
  <File Type="PHYSOPT-DCP" Name="Single_Cycle_CPU_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="Single_Cycle_CPU_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="Single_Cycle_CPU_postroute_physopt_bb.dcp"/>
  <File Type="PDI-FILE" Name="Single_Cycle_CPU.pdi"/>
  <File Type="RCFI_FILE" Name="Single_Cycle_CPU.rcfi"/>
  <File Type="CFI_FILE" Name="Single_Cycle_CPU.cfi"/>
  <File Type="RNPI_FILE" Name="Single_Cycle_CPU.rnpi"/>
  <File Type="NPI_FILE" Name="Single_Cycle_CPU.npi"/>
  <File Type="RBD_FILE" Name="Single_Cycle_CPU.rbd"/>
  <File Type="ROUTE-RQS" Name="Single_Cycle_CPU_routed.rqs"/>
  <File Type="POSTROUTE-PHYSOPT-RQS" Name="Single_Cycle_CPU_postroute_physopted.rqs"/>
  <File Type="ROUTE-RQS-RPT" Name="route_report_qor_suggestions_0.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-RQS-RPT" Name="postroute_physopt_report_qor_suggestions_0.rpt"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/marammahmoudi/lab_3/lab_3.srcs/sources_1/new/DFlip_flop.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_3/lab_3.srcs/sources_1/new/DFlip_flop.v"/>
        <Attr Name="ImportTime" Val="1663689943"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/marammahmoudi/lab_4/lab_4.srcs/sources_1/new/Exp2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_4/lab_4.srcs/sources_1/new/Exp2.v"/>
        <Attr Name="ImportTime" Val="1667507717"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/defines.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/marammahmoudi/lab_4/lab_4.srcs/sources_1/new/Exp4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_4/lab_4.srcs/sources_1/new/Exp4.v"/>
        <Attr Name="ImportTime" Val="1667724893"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Forwarding_unit.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/VerilogSrc/ImmGen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/Desktop/VerilogSrc/ImmGen.v"/>
        <Attr Name="ImportTime" Val="1540519090"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/marammahmoudi/lab_3/lab_3.srcs/sources_1/new/MUX2x1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_3/lab_3.srcs/sources_1/new/MUX2x1.v"/>
        <Attr Name="ImportTime" Val="1663691141"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/MUX4x1.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/N_BIT_4x1mux.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/marammahmoudi/lab_3/lab_3.srcs/sources_1/new/N_bit_MUX.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_3/lab_3.srcs/sources_1/new/N_bit_MUX.v"/>
        <Attr Name="ImportTime" Val="1663694780"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/N_bit_register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_3/lab_3.srcs/sources_1/new/N_bit_register.v"/>
        <Attr Name="ImportTime" Val="1664818054"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Single_Ported_Memory.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/control_branches.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/marammahmoudi/lab_4/lab_4.srcs/sources_1/new/exp3.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_4/lab_4.srcs/sources_1/new/exp3.v"/>
        <Attr Name="ImportTime" Val="1667724911"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/VerilogSrc/prv32_ALU.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/Desktop/VerilogSrc/prv32_ALU.v"/>
        <Attr Name="ImportTime" Val="1541330054"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/shifter.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Single_Cycle_CPU.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/SSD_seven_segment_display.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Pipelined_cpu.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/load_inst_contr.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DataMem.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/InstMem.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/marammahmoudi/lab_3/lab_3.srcs/sources_1/new/N_bit_shiftleft.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_3/lab_3.srcs/sources_1/new/N_bit_shiftleft.v"/>
        <Attr Name="ImportTime" Val="1664903520"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/marammahmoudi/lab_4/lab_4.srcs/sources_1/new/add_sub.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_4/lab_4.srcs/sources_1/new/add_sub.v"/>
        <Attr Name="ImportTime" Val="1664301917"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/marammahmoudi/lab_4/lab_4.srcs/sources_1/new/exp1.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_4/lab_4.srcs/sources_1/new/exp1.v"/>
        <Attr Name="ImportTime" Val="1665511750"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/marammahmoudi/lab_3/lab_3.srcs/sources_1/new/ImmGen.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab_3/lab_3.srcs/sources_1/new/ImmGen.v"/>
        <Attr Name="ImportTime" Val="1663699276"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/N_BitShiftLeft_2.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Single_Cycle_CPU"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/constraint.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/RISC_V_FPGA.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Marammahmoudi/lab5_Maram_Ikrame/lab5_Maram_Ikrame.srcs/utils_1/imports/synth_1/RISC_V_FPGA.dcp"/>
        <Attr Name="ImportTime" Val="1667722742"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2022"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
    <Step Id="write_device_image"/>
  </Strategy>
</GenRun>
