#Substrate Graph
# noVertices
30
# noArcs
104
# Vertices: id availableCpu routingCapacity isCenter
0 525 525 1
1 774 774 1
2 525 525 1
3 780 780 1
4 662 662 1
5 125 125 0
6 237 237 0
7 512 512 0
8 100 100 0
9 500 500 0
10 125 125 0
11 100 100 0
12 512 512 0
13 575 575 0
14 100 100 0
15 225 225 0
16 237 237 0
17 262 262 0
18 375 375 0
19 25 25 0
20 687 687 0
21 25 25 0
22 75 75 0
23 100 100 0
24 125 125 0
25 1404 1404 1
26 100 100 0
27 125 125 0
28 200 200 0
29 175 175 0
# Arcs: idS idT delay bandwidth
0 7 9 150
0 1 6 125
0 2 6 125
0 3 10 125
1 18 6 150
1 12 8 187
1 3 6 156
1 4 1 156
1 0 8 125
2 25 10 125
2 13 6 150
2 4 10 125
2 0 2 125
3 25 9 156
3 20 6 187
3 4 3 156
3 1 2 156
3 0 10 125
4 9 1 150
4 24 7 75
4 3 7 156
4 2 7 125
4 1 5 156
5 25 5 75
5 7 6 50
6 25 6 112
6 7 10 75
6 8 3 50
7 25 1 187
7 0 8 150
7 8 3 50
7 6 8 75
7 5 10 50
8 7 8 50
8 6 9 50
9 13 2 100
9 4 1 150
9 25 9 150
9 12 6 100
10 25 5 75
10 12 9 50
11 16 8 50
11 12 7 50
12 13 3 125
12 1 6 187
12 11 6 50
12 10 2 50
12 9 7 100
13 9 4 100
13 12 5 125
13 2 9 150
13 14 9 50
13 15 7 75
13 16 9 75
14 18 2 50
14 13 6 50
15 28 5 75
15 20 10 75
15 13 10 75
16 11 5 50
16 25 1 112
16 13 6 75
17 25 1 112
17 18 1 75
17 20 2 75
18 14 6 50
18 1 10 150
18 20 9 100
18 17 6 75
19 20 1 25
20 15 5 75
20 25 2 225
20 3 5 187
20 19 10 25
20 18 3 100
20 17 2 75
21 22 7 25
22 23 10 50
22 21 8 25
23 24 10 50
23 22 6 50
24 4 2 75
24 23 8 50
25 16 8 112
25 20 8 225
25 5 9 75
25 9 2 150
25 7 9 187
25 17 5 112
25 6 9 112
25 10 8 75
25 2 8 125
25 3 2 156
25 27 2 75
26 28 7 50
26 29 7 50
27 25 4 75
27 29 10 50
28 15 7 75
28 29 3 75
28 26 8 50
29 28 4 75
29 27 3 50
29 26 2 50
