
// Library name: sobel_operator
// Cell name: test_shift_reg
// View name: schematic
I0 (BL\<7\> BL\<6\> BL\<5\> BL\<4\> BL\<3\> BL\<2\> BL\<1\> BL\<0\> \
        BM\<7\> BM\<6\> BM\<5\> BM\<4\> BM\<3\> BM\<2\> BM\<1\> BM\<0\> \
        BR\<7\> BR\<6\> BR\<5\> BR\<4\> BR\<3\> BR\<2\> BR\<1\> BR\<0\> \
        ML\<7\> ML\<6\> ML\<5\> ML\<4\> ML\<3\> ML\<2\> ML\<1\> ML\<0\> \
        MR\<7\> MR\<6\> MR\<5\> MR\<4\> MR\<3\> MR\<2\> MR\<1\> MR\<0\> \
        TL\<7\> TL\<6\> TL\<5\> TL\<4\> TL\<3\> TL\<2\> TL\<1\> TL\<0\> \
        TM\<7\> TM\<6\> TM\<5\> TM\<4\> TM\<3\> TM\<2\> TM\<1\> TM\<0\> \
        TR\<7\> TR\<6\> TR\<5\> TR\<4\> TR\<3\> TR\<2\> TR\<1\> TR\<0\> \
        net6\<0\> net6\<1\> net6\<2\> net6\<3\> net6\<4\> net6\<5\> \
        net6\<6\> net6\<7\> clk net7 net5\<0\> net5\<1\> net5\<2\> \
        net5\<3\> net5\<4\> net5\<5\> net5\<6\> net5\<7\> net4\<0\> \
        net4\<1\> net4\<2\> net4\<3\> net4\<4\> net4\<5\> net4\<6\> \
        net4\<7\> net8) shift_reg
I2 (net6\<0\> net6\<1\> net6\<2\> net6\<3\> net6\<4\> net6\<5\> net6\<6\> \
        net6\<7\> net5\<0\> net5\<1\> net5\<2\> net5\<3\> net5\<4\> \
        net5\<5\> net5\<6\> net5\<7\> net4\<0\> net4\<1\> net4\<2\> \
        net4\<3\> net4\<4\> net4\<5\> net4\<6\> net4\<7\>) \
        sample_data_input
I4 (clk) clock
V1 (net8 0) vsource dc=vdd type=dc
V0 (net7 0) vsource dc=0 type=dc
