TimeQuest Timing Analyzer report for wordle
Wed Nov 27 13:49:16 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'state.s5'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'state.s6'
 15. Slow 1200mV 85C Model Hold: 'state.s5'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'state.s6'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'state.s6'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'state.s5'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'state.s5'
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Setup: 'state.s6'
 35. Slow 1200mV 0C Model Hold: 'state.s5'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Hold: 'state.s6'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'state.s6'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'state.s5'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'state.s5'
 52. Fast 1200mV 0C Model Setup: 'clk'
 53. Fast 1200mV 0C Model Setup: 'state.s6'
 54. Fast 1200mV 0C Model Hold: 'state.s5'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Hold: 'state.s6'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'state.s6'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'state.s5'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; wordle                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; state.s5   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.s5 } ;
; state.s6   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.s6 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 408.33 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; state.s5 ; -4.411 ; -85.384         ;
; clk      ; -1.449 ; -137.901        ;
; state.s6 ; -0.613 ; -2.317          ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; state.s5 ; -0.779 ; -5.215         ;
; clk      ; -0.124 ; -0.300         ;
; state.s6 ; 0.271  ; 0.000          ;
+----------+--------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk      ; -3.000 ; -133.000                      ;
; state.s6 ; 0.405  ; 0.000                         ;
; state.s5 ; 0.439  ; 0.000                         ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.s5'                                                                      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -4.411 ; state.s8       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.093     ; 3.398      ;
; -4.217 ; state.s9       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 3.216      ;
; -4.175 ; UG4.0001001001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.268     ; 2.799      ;
; -4.159 ; UG4.0000000000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.445     ; 2.794      ;
; -4.064 ; state.s7       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 3.063      ;
; -4.060 ; state.s8       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.111      ; 3.063      ;
; -4.056 ; state.s4       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 3.055      ;
; -4.043 ; UG4.0000111000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 3.042      ;
; -3.952 ; UG4.0000001100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 2.951      ;
; -3.939 ; UG4.0000011000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 2.938      ;
; -3.928 ; state.s9       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.123      ; 2.943      ;
; -3.925 ; UG4.0000000001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.080     ; 2.925      ;
; -3.899 ; UG4.0000100100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 2.898      ;
; -3.855 ; UG4.0000000100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.472     ; 2.463      ;
; -3.765 ; UG4.0001101011 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.245     ; 2.412      ;
; -3.748 ; state.s7       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.123      ; 2.763      ;
; -3.721 ; state.s4       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.123      ; 2.736      ;
; -3.707 ; UG4.0001000111 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.123      ; 2.722      ;
; -3.691 ; UG4.0000001000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 2.690      ;
; -3.666 ; UG4.0001000001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.123      ; 2.681      ;
; -3.570 ; UG4.0000110000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 2.569      ;
; -3.569 ; UG4.0000010010 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 2.568      ;
; -3.511 ; state.s4       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.095     ; 3.071      ;
; -3.494 ; UG4.0000110001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.080     ; 2.494      ;
; -3.396 ; UG2.0001001111 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.096     ; 2.955      ;
; -3.375 ; state.s7       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.095     ; 2.935      ;
; -3.358 ; UG3.0000110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.097     ; 3.530      ;
; -3.358 ; UG4.0000110001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.124      ; 2.374      ;
; -3.344 ; UG3.0000110000 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.097     ; 3.516      ;
; -3.342 ; UG4.0001110001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.123      ; 2.357      ;
; -3.281 ; state.s3       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.107     ; 2.829      ;
; -3.254 ; UG2.0000110001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.096     ; 2.813      ;
; -3.230 ; UG4.0000000001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.124      ; 2.246      ;
; -3.165 ; state.s2       ; SS1[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.089     ; 3.347      ;
; -3.152 ; state.s8       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.092     ; 3.328      ;
; -3.145 ; UG4.0000011000 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.095     ; 3.422      ;
; -3.113 ; state.s8       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.107     ; 2.661      ;
; -3.105 ; UG2.0000000001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.096     ; 2.664      ;
; -3.097 ; UG4.0001101011 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.447     ; 2.921      ;
; -3.082 ; state.s2       ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.090     ; 3.261      ;
; -3.079 ; state.s2       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.088     ; 3.263      ;
; -3.075 ; UG3.0001110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.097     ; 3.247      ;
; -3.054 ; UG3.0001100000 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.458     ; 2.864      ;
; -3.054 ; UG4.0000000000 ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.444     ; 2.878      ;
; -3.038 ; state.s0       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.095     ; 2.598      ;
; -3.037 ; state.s4       ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.085     ; 3.221      ;
; -3.032 ; UG3.0001100000 ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.465     ; 2.836      ;
; -3.026 ; UG2.0000111000 ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.337     ; 2.804      ;
; -3.016 ; state.s4       ; SS1[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.088     ; 3.199      ;
; -3.015 ; UG3.0001111010 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.097     ; 3.187      ;
; -3.004 ; UG3.0000111000 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.097     ; 3.176      ;
; -2.987 ; UG3.0000110001 ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.097     ; 3.159      ;
; -2.978 ; state.s1       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.096     ; 3.254      ;
; -2.973 ; UG3.0000110000 ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.097     ; 3.145      ;
; -2.955 ; state.s9       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.080     ; 3.143      ;
; -2.951 ; state.s1       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.026      ; 3.104      ;
; -2.951 ; UG2.0001000111 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.096     ; 2.510      ;
; -2.947 ; state.s7       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.027      ; 3.101      ;
; -2.941 ; UG3.0000010010 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.097     ; 3.113      ;
; -2.940 ; state.s0       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; 0.027      ; 3.094      ;
; -2.936 ; state.s1       ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; 0.026      ; 3.077      ;
; -2.933 ; UG1.0001111010 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.100     ; 3.104      ;
; -2.933 ; UG1.0000100100 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.458     ; 2.744      ;
; -2.933 ; state.s4       ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.089     ; 3.113      ;
; -2.930 ; state.s4       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.087     ; 3.115      ;
; -2.917 ; state.s4       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.085     ; 3.101      ;
; -2.911 ; state.s1       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 3.094      ;
; -2.909 ; UG4.0001110001 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.095     ; 3.186      ;
; -2.901 ; UG4.0000110000 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.095     ; 3.178      ;
; -2.898 ; UG3.0000011000 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.097     ; 3.070      ;
; -2.887 ; UG2.0001101011 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.096     ; 2.446      ;
; -2.884 ; UG4.0001001111 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.124      ; 1.900      ;
; -2.880 ; UG3.0001001111 ; SS3[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.465     ; 2.686      ;
; -2.878 ; UG3.0001001111 ; SS3[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.458     ; 2.564      ;
; -2.871 ; state.s2       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.099     ; 3.043      ;
; -2.870 ; UG4.0001001110 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.078     ; 3.063      ;
; -2.864 ; UG4.0001111010 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.095     ; 3.141      ;
; -2.859 ; UG1.0000010010 ; SS1[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.488     ; 2.639      ;
; -2.854 ; state.s4       ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.102     ; 3.021      ;
; -2.849 ; state.s2       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.096     ; 3.125      ;
; -2.847 ; UG4.0001001111 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.078     ; 3.040      ;
; -2.839 ; UG1.0000100100 ; SS1[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.467     ; 2.641      ;
; -2.829 ; UG1.0000100100 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.456     ; 2.645      ;
; -2.820 ; UG4.0000000001 ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.079     ; 3.009      ;
; -2.819 ; UG2.0001110001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.096     ; 2.378      ;
; -2.819 ; UG1.0000010010 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.482     ; 2.606      ;
; -2.816 ; state.s3       ; SS1[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.100     ; 2.987      ;
; -2.810 ; state.s8       ; SS2[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.104     ; 2.973      ;
; -2.805 ; state.s7       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.080     ; 2.993      ;
; -2.802 ; UG4.0001110001 ; SS4[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.094     ; 2.977      ;
; -2.800 ; state.s2       ; SS1[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.105     ; 2.961      ;
; -2.800 ; state.s8       ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.091     ; 2.980      ;
; -2.800 ; UG4.0000110001 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.094     ; 3.078      ;
; -2.800 ; state.s7       ; SS3[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.078     ; 2.866      ;
; -2.797 ; UG3.0001001111 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.482     ; 2.584      ;
; -2.794 ; UG4.0000100100 ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.080     ; 2.982      ;
; -2.794 ; UG4.0000110000 ; SS4[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.094     ; 2.969      ;
; -2.786 ; UG4.0001111000 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.095     ; 3.063      ;
; -2.782 ; state.s2       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 2.965      ;
; -2.781 ; state.s8       ; SS2[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.105     ; 2.945      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                             ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.449 ; B              ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.384      ;
; -1.447 ; B              ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.382      ;
; -1.368 ; B              ; UG3.0001001110 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0000000001 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0000110001 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0001101011 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0001000001 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0001110001 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0001111010 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0000001100 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0001000100 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0000000100 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0000100100 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0000110000 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0000111000 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0001101000 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.368 ; B              ; UG3.0000001000 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.313      ;
; -1.365 ; B              ; UG4.0000000001 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.298      ;
; -1.365 ; B              ; UG4.0000110001 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.298      ;
; -1.365 ; B              ; UG4.0001001111 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.298      ;
; -1.365 ; B              ; UG4.0001001110 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.298      ;
; -1.351 ; B              ; UG3.0001000111 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.296      ;
; -1.351 ; B              ; UG3.0001000010 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.296      ;
; -1.351 ; B              ; UG3.0000010010 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.296      ;
; -1.351 ; B              ; UG3.0001011010 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.296      ;
; -1.351 ; B              ; UG3.0001101010 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.296      ;
; -1.351 ; B              ; UG3.0000000000 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.296      ;
; -1.351 ; B              ; UG3.0000011000 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.296      ;
; -1.351 ; B              ; UG3.0001111000 ; clk          ; clk         ; 1.000        ; -0.050     ; 2.296      ;
; -1.339 ; B              ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.274      ;
; -1.339 ; count[0]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.273      ;
; -1.337 ; B              ; count[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.272      ;
; -1.337 ; count[0]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.271      ;
; -1.305 ; B              ; next_state.s1  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.239      ;
; -1.305 ; B              ; next_state.s3  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.239      ;
; -1.305 ; B              ; next_state.s9  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.239      ;
; -1.238 ; B              ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.173      ;
; -1.238 ; B              ; next_state.s8  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.173      ;
; -1.238 ; B              ; next_state.s7  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.173      ;
; -1.234 ; B              ; UG3.0001001111 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.533      ;
; -1.234 ; B              ; UG3.0001100000 ; clk          ; clk         ; 1.000        ; 0.304      ; 2.533      ;
; -1.220 ; count[0]~reg0  ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.154      ;
; -1.192 ; B              ; UG1.0000110001 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.127      ;
; -1.192 ; B              ; UG1.0001011010 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.127      ;
; -1.192 ; B              ; UG1.0001111010 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.127      ;
; -1.192 ; B              ; UG1.0000110000 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.127      ;
; -1.192 ; B              ; UG1.0000011000 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.127      ;
; -1.192 ; B              ; UG1.0000111000 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.127      ;
; -1.192 ; B              ; UG1.0001111000 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.127      ;
; -1.190 ; B              ; UG4.0001101011 ; clk          ; clk         ; 1.000        ; 0.292      ; 2.477      ;
; -1.142 ; UG2.0001001111 ; next_state.s7  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.076      ;
; -1.137 ; B              ; UG3.0001001001 ; clk          ; clk         ; 1.000        ; 0.294      ; 2.426      ;
; -1.104 ; UG2.0001001111 ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.038      ;
; -1.093 ; B              ; UG1.0001100000 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0001001001 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0001000001 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0001000111 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0001110001 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0000000001 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0001001111 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0001101011 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0001000010 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0001001110 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0000000100 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0000001100 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0001000100 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0000000000 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.093 ; B              ; UG1.0000001000 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.028      ;
; -1.089 ; B              ; UG2.0001001111 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0001110001 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0000110001 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0001101011 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0000010010 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0001011010 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0001101010 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0001111010 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0001001110 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0000110000 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0000011000 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0001111000 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.089 ; B              ; UG2.0001101000 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.069 ; B              ; UG4.0000000000 ; clk          ; clk         ; 1.000        ; 0.288      ; 2.352      ;
; -1.053 ; B              ; UG2.0001001001 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.988      ;
; -1.053 ; B              ; UG2.0001000001 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.988      ;
; -1.053 ; B              ; UG2.0001000111 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.988      ;
; -1.053 ; B              ; UG2.0000000001 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.988      ;
; -1.053 ; B              ; UG2.0001000010 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.988      ;
; -1.053 ; B              ; UG2.0000000100 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.988      ;
; -1.053 ; B              ; UG2.0000100100 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.988      ;
; -1.053 ; B              ; UG2.0000001100 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.988      ;
; -1.053 ; B              ; UG2.0001000100 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.988      ;
; -1.053 ; B              ; UG2.0001100000 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.988      ;
; -1.045 ; B              ; UG4.0001100000 ; clk          ; clk         ; 1.000        ; 0.291      ; 2.331      ;
; -1.045 ; B              ; UG4.0001101000 ; clk          ; clk         ; 1.000        ; 0.291      ; 2.331      ;
; -1.033 ; state.s8       ; next_state.s9  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.955      ;
; -1.008 ; state.s1       ; UG1.0000110001 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.942      ;
; -1.008 ; state.s1       ; UG1.0001011010 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.942      ;
; -1.008 ; state.s1       ; UG1.0001111010 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.942      ;
; -1.008 ; state.s1       ; UG1.0000110000 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.942      ;
; -1.008 ; state.s1       ; UG1.0000011000 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.942      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.s6'                                                                    ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; -0.613 ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; 0.500        ; 0.553      ; 0.635      ;
; -0.611 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; 0.500        ; 0.545      ; 0.635      ;
; -0.598 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; 0.500        ; 0.546      ; 0.625      ;
; -0.495 ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; 0.500        ; 0.339      ; 0.548      ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.s5'                                                                       ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.779 ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.649      ; 2.089      ;
; -0.567 ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.436      ; 2.088      ;
; -0.403 ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.410      ; 2.226      ;
; -0.346 ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.420      ; 2.293      ;
; -0.342 ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.433      ; 2.310      ;
; -0.329 ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.436      ; 2.326      ;
; -0.319 ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.420      ; 2.320      ;
; -0.305 ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.420      ; 2.334      ;
; -0.298 ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.416      ; 2.337      ;
; -0.297 ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.430      ; 2.352      ;
; -0.275 ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.435      ; 2.379      ;
; -0.217 ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.649      ; 2.151      ;
; -0.216 ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.412      ; 2.415      ;
; -0.187 ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.429      ; 2.461      ;
; -0.153 ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.427      ; 2.493      ;
; -0.153 ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.427      ; 2.493      ;
; -0.150 ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.426      ; 2.495      ;
; -0.096 ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.429      ; 2.552      ;
; 0.036  ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.436      ; 2.191      ;
; 0.218  ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.420      ; 2.357      ;
; 0.249  ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.436      ; 2.404      ;
; 0.273  ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.410      ; 2.402      ;
; 0.290  ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.420      ; 2.429      ;
; 0.297  ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.433      ; 2.449      ;
; 0.315  ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.420      ; 2.454      ;
; 0.318  ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.430      ; 2.467      ;
; 0.327  ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.435      ; 2.481      ;
; 0.346  ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.416      ; 2.481      ;
; 0.414  ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.412      ; 2.545      ;
; 0.430  ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.429      ; 2.578      ;
; 0.499  ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.427      ; 2.645      ;
; 0.522  ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.429      ; 2.670      ;
; 0.545  ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.426      ; 2.690      ;
; 0.545  ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.427      ; 2.691      ;
; 1.086  ; state.s2       ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.087      ; 1.203      ;
; 1.194  ; state.s1       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.316      ;
; 1.196  ; UG2.0001101000 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.087      ; 1.313      ;
; 1.209  ; state.s3       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.331      ;
; 1.226  ; state.s1       ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.348      ;
; 1.271  ; UG2.0001111010 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.087      ; 1.388      ;
; 1.276  ; state.s1       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.091      ; 1.397      ;
; 1.281  ; state.s0       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.403      ;
; 1.300  ; state.s1       ; SS1[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.081      ; 1.411      ;
; 1.334  ; UG2.0001001001 ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.085      ; 1.449      ;
; 1.375  ; state.s2       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.212      ; 1.617      ;
; 1.391  ; UG2.0001011010 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.212      ; 1.633      ;
; 1.407  ; UG4.0001001111 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.316      ; 1.753      ;
; 1.414  ; state.s8       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.536      ;
; 1.431  ; state.s9       ; SS3[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.078      ; 1.539      ;
; 1.461  ; UG3.0001111010 ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.583      ;
; 1.466  ; state.s2       ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.212      ; 1.708      ;
; 1.484  ; state.s7       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.606      ;
; 1.484  ; state.s9       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.093      ; 1.607      ;
; 1.491  ; UG3.0000000000 ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.613      ;
; 1.531  ; state.s1       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.084      ; 1.645      ;
; 1.534  ; UG2.0000110000 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.087      ; 1.651      ;
; 1.541  ; state.s8       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.201      ; 1.772      ;
; 1.542  ; UG3.0001001001 ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; -0.259     ; 1.313      ;
; 1.558  ; state.s7       ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.093      ; 1.681      ;
; 1.597  ; state.s8       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.719      ;
; 1.601  ; UG3.0000000000 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.091      ; 1.722      ;
; 1.609  ; UG2.0001001110 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.087      ; 1.726      ;
; 1.615  ; UG2.0000011000 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.212      ; 1.857      ;
; 1.632  ; UG1.0000001000 ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.754      ;
; 1.640  ; state.s7       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.085      ; 1.755      ;
; 1.642  ; state.s3       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.764      ;
; 1.642  ; UG1.0001000010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.084      ; 1.756      ;
; 1.648  ; state.s2       ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.087      ; 1.765      ;
; 1.660  ; UG1.0001111010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.084      ; 1.774      ;
; 1.681  ; UG4.0000000001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.316      ; 2.027      ;
; 1.683  ; state.s2       ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.088      ; 1.801      ;
; 1.686  ; UG4.0001101000 ; SS4[5]$latch ; clk          ; state.s5    ; 0.000        ; -0.266     ; 1.450      ;
; 1.689  ; UG2.0000110000 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.212      ; 1.931      ;
; 1.695  ; state.s1       ; SS1[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.081      ; 1.806      ;
; 1.695  ; state.s0       ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.096      ; 1.821      ;
; 1.699  ; UG2.0001001110 ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.212      ; 1.941      ;
; 1.705  ; state.s9       ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.076      ; 1.811      ;
; 1.707  ; state.s8       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.091      ; 1.828      ;
; 1.726  ; UG3.0000001000 ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.848      ;
; 1.727  ; UG1.0000000001 ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.849      ;
; 1.728  ; UG3.0001000010 ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.850      ;
; 1.729  ; UG3.0001101010 ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.092      ; 1.851      ;
; 1.736  ; state.s7       ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.212      ; 1.978      ;
; 1.737  ; UG2.0000000000 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; -0.261     ; 1.506      ;
; 1.739  ; UG2.0000000000 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; -0.262     ; 1.507      ;
; 1.744  ; state.s2       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.086      ; 1.860      ;
; 1.745  ; state.s3       ; SS3[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.067      ; 1.842      ;
; 1.746  ; UG3.0001101000 ; SS3[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.084      ; 1.860      ;
; 1.750  ; state.s3       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.091      ; 1.871      ;
; 1.754  ; UG2.0001101010 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.087      ; 1.871      ;
; 1.768  ; UG2.0000110001 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.087      ; 1.885      ;
; 1.770  ; state.s9       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.085      ; 1.885      ;
; 1.786  ; state.s8       ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.065      ; 1.881      ;
; 1.797  ; state.s1       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.085      ; 1.912      ;
; 1.801  ; UG2.0000010010 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.088      ; 1.919      ;
; 1.802  ; UG4.0001110001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.315      ; 2.147      ;
; 1.803  ; UG2.0000010010 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.087      ; 1.920      ;
; 1.805  ; UG1.0000000001 ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.091      ; 1.926      ;
; 1.810  ; UG4.0000110001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.316      ; 2.156      ;
; 1.810  ; UG1.0001001110 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.084      ; 1.924      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.124 ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; 0.000        ; 2.417      ; 2.679      ;
; -0.045 ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; 0.000        ; 2.419      ; 2.760      ;
; -0.043 ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; 0.000        ; 2.419      ; 2.762      ;
; -0.035 ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.418      ; 2.769      ;
; -0.017 ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.418      ; 2.787      ;
; -0.015 ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.418      ; 2.789      ;
; -0.015 ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.418      ; 2.789      ;
; -0.006 ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; 0.000        ; 2.419      ; 2.799      ;
; 0.358  ; B              ; B              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; count[2]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; count[3]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.441  ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; -0.500       ; 2.417      ; 2.744      ;
; 0.476  ; state.s9       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.035      ;
; 0.495  ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; -0.500       ; 2.419      ; 2.800      ;
; 0.501  ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; -0.500       ; 2.419      ; 2.806      ;
; 0.502  ; state.s3       ; next_state.s4  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.050      ;
; 0.525  ; next_state.s6  ; state.s6       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.743      ;
; 0.525  ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.418      ; 2.829      ;
; 0.531  ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; -0.500       ; 2.419      ; 2.836      ;
; 0.535  ; next_state.s1  ; state.s1       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.754      ;
; 0.538  ; state.s4       ; next_state.s5  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.097      ;
; 0.544  ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.418      ; 2.848      ;
; 0.566  ; enter_old      ; B              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.785      ;
; 0.583  ; count[2]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.590  ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.418      ; 2.894      ;
; 0.611  ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.418      ; 2.915      ;
; 0.694  ; state.s7       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.253      ;
; 0.872  ; count[1]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.091      ;
; 0.874  ; count[1]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.093      ;
; 0.883  ; next_state.s9  ; state.s9       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.101      ;
; 0.886  ; count[1]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.105      ;
; 0.955  ; state.s1       ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.172      ;
; 0.965  ; B              ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.184      ;
; 0.968  ; count[2]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.187      ;
; 0.970  ; count[2]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.189      ;
; 0.973  ; next_state.s4  ; state.s4       ; clk          ; clk         ; 0.000        ; -0.266     ; 0.864      ;
; 0.982  ; count[2]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.201      ;
; 0.997  ; state.s2       ; next_state.s3  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.215      ;
; 1.055  ; next_state.s2  ; state.s2       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.275      ;
; 1.063  ; count[3]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.282      ;
; 1.065  ; count[3]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.284      ;
; 1.077  ; count[3]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.296      ;
; 1.109  ; count[0]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.328      ;
; 1.111  ; count[0]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.330      ;
; 1.123  ; count[0]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.342      ;
; 1.131  ; next_state.s3  ; state.s3       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.361      ;
; 1.147  ; next_state.s8  ; state.s8       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.376      ;
; 1.151  ; state.s4       ; UG4.0001001001 ; clk          ; clk         ; 0.000        ; 0.452      ; 1.760      ;
; 1.151  ; state.s4       ; UG4.0001000010 ; clk          ; clk         ; 0.000        ; 0.452      ; 1.760      ;
; 1.151  ; state.s4       ; UG4.0000000100 ; clk          ; clk         ; 0.000        ; 0.452      ; 1.760      ;
; 1.216  ; state.s4       ; UG4.0000100100 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0001000001 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0001000111 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0001110001 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0000010010 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0001011010 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0001101010 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0001111010 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0000001100 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0001000100 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0000110000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0000111000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0000011000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0001111000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.216  ; state.s4       ; UG4.0000001000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.434      ;
; 1.222  ; state.s1       ; UG1.0000010010 ; clk          ; clk         ; 0.000        ; 0.453      ; 1.832      ;
; 1.222  ; state.s1       ; UG1.0001101000 ; clk          ; clk         ; 0.000        ; 0.453      ; 1.832      ;
; 1.248  ; state.s4       ; UG4.0001100000 ; clk          ; clk         ; 0.000        ; 0.428      ; 1.833      ;
; 1.248  ; state.s4       ; UG4.0001101000 ; clk          ; clk         ; 0.000        ; 0.428      ; 1.833      ;
; 1.263  ; UG4.0000100100 ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.483      ;
; 1.265  ; UG4.0000100100 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.485      ;
; 1.275  ; UG3.0001001110 ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.484      ;
; 1.276  ; state.s4       ; UG4.0000000000 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.858      ;
; 1.277  ; UG3.0001001110 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.486      ;
; 1.295  ; next_state.s7  ; state.s7       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.512      ;
; 1.329  ; B              ; next_state.s4  ; clk          ; clk         ; 0.000        ; 0.403      ; 1.889      ;
; 1.329  ; B              ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.403      ; 1.889      ;
; 1.329  ; B              ; next_state.s5  ; clk          ; clk         ; 0.000        ; 0.403      ; 1.889      ;
; 1.346  ; state.s3       ; UG3.0001001001 ; clk          ; clk         ; 0.000        ; 0.421      ; 1.924      ;
; 1.380  ; next_state.s5  ; state.s5       ; clk          ; clk         ; 0.000        ; -0.251     ; 1.286      ;
; 1.391  ; count[1]~reg0  ; count[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.609      ;
; 1.393  ; state.s4       ; UG4.0001101011 ; clk          ; clk         ; 0.000        ; 0.429      ; 1.979      ;
; 1.403  ; count[0]~reg0  ; count[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.621      ;
; 1.406  ; count[1]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.624      ;
; 1.407  ; UG1.0001100000 ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.626      ;
; 1.408  ; count[1]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.626      ;
; 1.409  ; UG1.0001100000 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.628      ;
; 1.415  ; state.s2       ; UG2.0000000000 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.997      ;
; 1.415  ; state.s2       ; UG2.0000111000 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.997      ;
; 1.415  ; state.s2       ; UG2.0000001000 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.997      ;
; 1.432  ; state.s0       ; next_state.s1  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.650      ;
; 1.434  ; state.s3       ; UG3.0001001111 ; clk          ; clk         ; 0.000        ; 0.430      ; 2.021      ;
; 1.434  ; state.s3       ; UG3.0001100000 ; clk          ; clk         ; 0.000        ; 0.430      ; 2.021      ;
; 1.448  ; state.s1       ; UG1.0001101010 ; clk          ; clk         ; 0.000        ; 0.429      ; 2.034      ;
; 1.448  ; state.s1       ; UG1.0000100100 ; clk          ; clk         ; 0.000        ; 0.429      ; 2.034      ;
; 1.463  ; next_state.s0  ; state.s0       ; clk          ; clk         ; 0.000        ; -0.266     ; 1.354      ;
; 1.463  ; B              ; UG1.0000010010 ; clk          ; clk         ; 0.000        ; 0.455      ; 2.075      ;
; 1.463  ; B              ; UG1.0001101000 ; clk          ; clk         ; 0.000        ; 0.455      ; 2.075      ;
; 1.557  ; state.s3       ; UG3.0001000111 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.776      ;
; 1.557  ; state.s3       ; UG3.0001000010 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.776      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.s6'                                                                    ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+
; 0.271 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; -0.500       ; 0.758      ; 0.559      ;
; 0.274 ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; -0.500       ; 0.766      ; 0.570      ;
; 0.282 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; -0.500       ; 0.759      ; 0.571      ;
; 0.445 ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; -0.500       ; 0.537      ; 0.512      ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                          ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001100000 ;
+--------+--------------+----------------+------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.s6'                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED1$latch|dataa          ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED2$latch|dataa          ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED3$latch|datab          ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED1$latch                ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED2$latch                ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED3$latch                ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED4$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6|q                ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED4$latch                ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED3$latch                ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED2$latch                ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED1$latch                ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED3$latch|datab          ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED2$latch|dataa          ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED1$latch|dataa          ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.s5'                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch              ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch              ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch              ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch|datab        ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch              ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch|datac        ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch|datac        ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch              ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch              ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch              ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch              ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch              ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch              ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch              ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch              ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch|datad        ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch|datad        ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch              ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch|datad        ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch|datad        ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch|datad        ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch|datad        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch|datad        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch|datad        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch|datad        ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch|datad        ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch|datad        ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch|datad        ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5|q                ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[5]$latch|datad        ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch|datad        ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[5]$latch|datad        ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch|datad        ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[5]$latch|datad        ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[0]$latch|datad        ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[3]$latch|datad        ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[0]$latch|datad        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[3]$latch|datad        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[6]$latch|datad        ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[1]$latch|datad        ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[3]$latch|datad        ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[2]$latch|datad        ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[1]$latch|datad        ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[0]$latch              ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[3]$latch|datad        ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[6]$latch|datad        ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[6]$latch              ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch              ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; 2.331  ; 2.788  ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 9.586  ; 10.084 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 8.089  ; 8.584  ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 9.188  ; 9.727  ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 9.586  ; 10.084 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 8.985  ; 9.511  ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 8.627  ; 9.153  ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 8.512  ; 8.911  ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 9.206  ; 9.679  ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 9.009  ; 9.551  ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 9.079  ; 9.495  ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 8.880  ; 9.327  ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; 12.990 ; 13.477 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; 11.602 ; 11.987 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; 12.214 ; 12.639 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; 12.990 ; 13.477 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; 12.011 ; 12.423 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; 11.653 ; 12.065 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; 11.596 ; 12.047 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; 12.610 ; 13.072 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; 12.035 ; 12.463 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; 12.483 ; 12.888 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; 12.284 ; 12.720 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -1.748 ; -2.217 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -1.787 ; -2.239 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.989 ; -2.499 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -2.761 ; -3.206 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.885 ; -2.380 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -2.900 ; -3.331 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -2.548 ; -2.970 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -2.075 ; -2.520 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -2.485 ; -2.933 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -1.787 ; -2.239 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -2.212 ; -2.636 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -2.207 ; -2.615 ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; -3.180 ; -3.623 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; -3.180 ; -3.623 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; -3.426 ; -3.820 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; -4.033 ; -4.430 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; -4.411 ; -4.742 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; -4.059 ; -4.381 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; -3.995 ; -4.553 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; -4.676 ; -5.037 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; -4.009 ; -4.379 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; -4.433 ; -4.721 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; -4.487 ; -5.026 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 7.781 ; 7.998 ; Rise       ; clk             ;
;  count[0] ; clk        ; 7.043 ; 7.124 ; Rise       ; clk             ;
;  count[1] ; clk        ; 7.017 ; 7.059 ; Rise       ; clk             ;
;  count[2] ; clk        ; 7.781 ; 7.998 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.400 ; 6.493 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 5.705 ; 5.607 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 5.705 ; 5.607 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 5.483 ; 5.412 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 5.671 ; 5.588 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 5.503 ; 5.438 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 5.614 ; 5.569 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 5.552 ; 5.528 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 5.550 ; 5.474 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 5.620 ; 5.565 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 5.620 ; 5.533 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 5.190 ; 5.160 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 5.455 ; 5.431 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 4.998 ; 4.941 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 5.610 ; 5.565 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 5.151 ; 5.120 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 5.275 ; 5.206 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 5.514 ; 5.442 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 5.009 ; 4.940 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 5.240 ; 5.175 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 5.244 ; 5.174 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 5.328 ; 5.271 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 5.274 ; 5.204 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 5.278 ; 5.213 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 5.514 ; 5.442 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 6.129 ; 6.165 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 5.574 ; 5.536 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 5.363 ; 5.304 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 5.346 ; 5.302 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 5.091 ; 5.059 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 4.972 ; 4.909 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 5.480 ; 5.394 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 6.129 ; 6.165 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 7.169 ; 7.144 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 6.848 ; 6.904 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 7.579 ; 7.598 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 6.713 ; 6.728 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 6.255 ; 6.344 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.872 ; 6.949 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.847 ; 6.887 ; Rise       ; clk             ;
;  count[2] ; clk        ; 7.629 ; 7.841 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.255 ; 6.344 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 5.347 ; 5.277 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 5.558 ; 5.462 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 5.347 ; 5.277 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 5.527 ; 5.445 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 5.366 ; 5.301 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 5.473 ; 5.428 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 5.412 ; 5.387 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 5.412 ; 5.337 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 4.880 ; 4.823 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 5.477 ; 5.391 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 5.066 ; 5.035 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 5.320 ; 5.295 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 4.880 ; 4.823 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 5.469 ; 5.423 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 5.027 ; 4.996 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 5.146 ; 5.078 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 4.891 ; 4.823 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 4.891 ; 4.823 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 5.112 ; 5.047 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 5.117 ; 5.047 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 5.199 ; 5.141 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 5.146 ; 5.077 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 5.151 ; 5.086 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 5.376 ; 5.305 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 4.854 ; 4.792 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 5.431 ; 5.392 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 5.230 ; 5.172 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 5.215 ; 5.170 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 4.969 ; 4.937 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 4.854 ; 4.792 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 5.343 ; 5.258 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 5.967 ; 5.999 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 6.968 ; 6.943 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 6.658 ; 6.711 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 7.361 ; 7.379 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 6.534 ; 6.549 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 460.41 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; state.s5 ; -4.003 ; -75.467        ;
; clk      ; -1.172 ; -111.222       ;
; state.s6 ; -0.581 ; -2.191         ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; state.s5 ; -0.667 ; -4.383        ;
; clk      ; -0.103 ; -0.328        ;
; state.s6 ; 0.383  ; 0.000         ;
+----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -133.000                     ;
; state.s6 ; 0.447  ; 0.000                        ;
; state.s5 ; 0.484  ; 0.000                        ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.s5'                                                                       ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -4.003 ; state.s8       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.144     ; 3.079      ;
; -3.813 ; state.s9       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.132     ; 2.901      ;
; -3.734 ; UG4.0000000000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.456     ; 2.498      ;
; -3.683 ; state.s4       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.129     ; 2.774      ;
; -3.680 ; UG4.0001001001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.294     ; 2.484      ;
; -3.677 ; state.s7       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.132     ; 2.765      ;
; -3.648 ; UG4.0000111000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.129     ; 2.739      ;
; -3.628 ; state.s8       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.042      ; 2.768      ;
; -3.556 ; UG4.0000001100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.129     ; 2.647      ;
; -3.552 ; UG4.0000011000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.129     ; 2.643      ;
; -3.539 ; UG4.0000000001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.129     ; 2.630      ;
; -3.510 ; state.s9       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.054      ; 2.662      ;
; -3.506 ; UG4.0000100100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.129     ; 2.597      ;
; -3.462 ; UG4.0000000100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.480     ; 2.202      ;
; -3.356 ; state.s7       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.054      ; 2.508      ;
; -3.335 ; state.s4       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.057      ; 2.490      ;
; -3.312 ; UG4.0001101011 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.275     ; 2.135      ;
; -3.308 ; UG4.0000001000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.129     ; 2.399      ;
; -3.264 ; UG4.0001000111 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.057      ; 2.419      ;
; -3.231 ; UG4.0000010010 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.129     ; 2.322      ;
; -3.227 ; UG4.0001000001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.057      ; 2.382      ;
; -3.225 ; UG4.0000110000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.129     ; 2.316      ;
; -3.131 ; UG4.0000110001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.129     ; 2.222      ;
; -3.097 ; state.s4       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.139     ; 2.744      ;
; -2.993 ; UG2.0001001111 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.637      ;
; -2.991 ; state.s7       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.635      ;
; -2.977 ; UG3.0000110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.149     ; 3.169      ;
; -2.964 ; UG3.0000110000 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.149     ; 3.156      ;
; -2.948 ; UG4.0000110001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.057      ; 2.103      ;
; -2.937 ; UG4.0001110001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.057      ; 2.092      ;
; -2.921 ; state.s3       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.155     ; 2.552      ;
; -2.870 ; UG2.0000110001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.514      ;
; -2.840 ; UG4.0000000001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.057      ; 1.995      ;
; -2.818 ; state.s8       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.143     ; 3.015      ;
; -2.785 ; state.s2       ; SS1[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.138     ; 2.990      ;
; -2.770 ; state.s8       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.154     ; 2.402      ;
; -2.747 ; UG4.0000011000 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 3.033      ;
; -2.739 ; UG2.0000000001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.143     ; 2.382      ;
; -2.727 ; UG3.0001110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.149     ; 2.919      ;
; -2.721 ; state.s2       ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.140     ; 2.922      ;
; -2.719 ; state.s2       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.138     ; 2.924      ;
; -2.706 ; UG4.0001101011 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.454     ; 2.595      ;
; -2.700 ; UG3.0001100000 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.470     ; 2.570      ;
; -2.699 ; state.s0       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.343      ;
; -2.695 ; UG2.0000111000 ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.367     ; 2.533      ;
; -2.689 ; UG4.0000000000 ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.455     ; 2.574      ;
; -2.679 ; state.s4       ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.133     ; 2.887      ;
; -2.678 ; UG3.0000110001 ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.149     ; 2.870      ;
; -2.665 ; UG3.0000110000 ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.149     ; 2.857      ;
; -2.660 ; UG3.0000111000 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.149     ; 2.852      ;
; -2.659 ; UG3.0001100000 ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.478     ; 2.522      ;
; -2.651 ; UG3.0001111010 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.149     ; 2.843      ;
; -2.638 ; state.s1       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.146     ; 2.920      ;
; -2.633 ; state.s1       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.035     ; 2.807      ;
; -2.632 ; state.s0       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.034     ; 2.807      ;
; -2.628 ; state.s9       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.131     ; 2.837      ;
; -2.627 ; state.s4       ; SS1[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.135     ; 2.835      ;
; -2.621 ; state.s7       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.034     ; 2.796      ;
; -2.618 ; state.s1       ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.035     ; 2.788      ;
; -2.605 ; UG1.0000100100 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.467     ; 2.479      ;
; -2.596 ; UG2.0001000111 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.143     ; 2.239      ;
; -2.592 ; UG1.0001111010 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.149     ; 2.785      ;
; -2.581 ; state.s1       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.137     ; 2.785      ;
; -2.576 ; UG3.0000010010 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.148     ; 2.769      ;
; -2.566 ; state.s4       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.133     ; 2.774      ;
; -2.563 ; state.s4       ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.137     ; 2.767      ;
; -2.561 ; state.s4       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.135     ; 2.769      ;
; -2.543 ; UG4.0001110001 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.829      ;
; -2.541 ; state.s2       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.147     ; 2.736      ;
; -2.540 ; UG2.0001101011 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.184      ;
; -2.538 ; UG3.0000011000 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.148     ; 2.731      ;
; -2.536 ; UG4.0000110000 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.822      ;
; -2.530 ; UG4.0001001111 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.057      ; 1.685      ;
; -2.521 ; UG1.0000010010 ; SS1[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.499     ; 2.362      ;
; -2.520 ; UG1.0000100100 ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.465     ; 2.398      ;
; -2.520 ; UG1.0000010010 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.493     ; 2.368      ;
; -2.517 ; UG4.0001001110 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.122     ; 2.738      ;
; -2.516 ; state.s4       ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.148     ; 2.709      ;
; -2.515 ; UG3.0001001111 ; SS3[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.477     ; 2.381      ;
; -2.515 ; state.s8       ; SS2[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.146     ; 2.708      ;
; -2.510 ; state.s2       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.145     ; 2.793      ;
; -2.509 ; state.s8       ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.137     ; 2.715      ;
; -2.505 ; UG3.0001001111 ; SS3[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.470     ; 2.269      ;
; -2.501 ; UG1.0000100100 ; SS1[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.475     ; 2.367      ;
; -2.497 ; UG4.0001111010 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.783      ;
; -2.496 ; UG4.0001001111 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.122     ; 2.717      ;
; -2.494 ; UG4.0000000001 ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.128     ; 2.706      ;
; -2.492 ; state.s7       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.131     ; 2.701      ;
; -2.489 ; state.s8       ; SS2[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.147     ; 2.683      ;
; -2.480 ; state.s3       ; SS1[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.151     ; 2.672      ;
; -2.476 ; UG2.0001110001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.120      ;
; -2.475 ; state.s2       ; SS1[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.153     ; 2.660      ;
; -2.473 ; UG4.0001110001 ; SS4[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.672      ;
; -2.466 ; UG4.0000110000 ; SS4[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.665      ;
; -2.461 ; UG4.0000100100 ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.128     ; 2.673      ;
; -2.453 ; state.s2       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.136     ; 2.658      ;
; -2.449 ; UG1.0000010010 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.500     ; 2.291      ;
; -2.445 ; UG3.0001001111 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.493     ; 2.293      ;
; -2.444 ; UG4.0000110001 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.142     ; 2.730      ;
; -2.438 ; state.s7       ; SS3[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.128     ; 2.544      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.172 ; B              ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.112      ;
; -1.171 ; B              ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.111      ;
; -1.128 ; B              ; UG3.0001001110 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0000000001 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0000110001 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0001101011 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0001000001 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0001110001 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0001111010 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0000001100 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0001000100 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0000000100 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0000100100 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0000110000 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0000111000 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0001101000 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.128 ; B              ; UG3.0000001000 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.082      ;
; -1.125 ; B              ; UG4.0000000001 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.063      ;
; -1.125 ; B              ; UG4.0000110001 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.063      ;
; -1.125 ; B              ; UG4.0001001111 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.063      ;
; -1.125 ; B              ; UG4.0001001110 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.063      ;
; -1.119 ; B              ; UG3.0001000111 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.072      ;
; -1.119 ; B              ; UG3.0001000010 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.072      ;
; -1.119 ; B              ; UG3.0000010010 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.072      ;
; -1.119 ; B              ; UG3.0001011010 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.072      ;
; -1.119 ; B              ; UG3.0001101010 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.072      ;
; -1.119 ; B              ; UG3.0000000000 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.072      ;
; -1.119 ; B              ; UG3.0000011000 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.072      ;
; -1.119 ; B              ; UG3.0001111000 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.072      ;
; -1.108 ; B              ; count[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.048      ;
; -1.107 ; B              ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.047      ;
; -1.074 ; B              ; next_state.s1  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.015      ;
; -1.074 ; B              ; next_state.s3  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.015      ;
; -1.074 ; B              ; next_state.s9  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.015      ;
; -1.069 ; count[0]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.010      ;
; -1.067 ; count[0]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.008      ;
; -1.037 ; B              ; UG3.0001001111 ; clk          ; clk         ; 1.000        ; 0.275      ; 2.307      ;
; -1.037 ; B              ; UG3.0001100000 ; clk          ; clk         ; 1.000        ; 0.275      ; 2.307      ;
; -1.010 ; B              ; UG4.0001101011 ; clk          ; clk         ; 1.000        ; 0.262      ; 2.267      ;
; -1.003 ; count[0]~reg0  ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.944      ;
; -0.999 ; B              ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.939      ;
; -0.999 ; B              ; next_state.s8  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.939      ;
; -0.999 ; B              ; next_state.s7  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.939      ;
; -0.962 ; B              ; UG3.0001001001 ; clk          ; clk         ; 1.000        ; 0.264      ; 2.221      ;
; -0.956 ; B              ; UG1.0000110001 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.899      ;
; -0.956 ; B              ; UG1.0001011010 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.899      ;
; -0.956 ; B              ; UG1.0001111010 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.899      ;
; -0.956 ; B              ; UG1.0000110000 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.899      ;
; -0.956 ; B              ; UG1.0000011000 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.899      ;
; -0.956 ; B              ; UG1.0000111000 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.899      ;
; -0.956 ; B              ; UG1.0001111000 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.899      ;
; -0.928 ; UG2.0001001111 ; next_state.s7  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.867      ;
; -0.900 ; UG2.0001001111 ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.839      ;
; -0.884 ; B              ; UG1.0001100000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0001001001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0001000001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0001000111 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0001110001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0000000001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0001001111 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0001101011 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0001000010 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0001001110 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0000000100 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0000001100 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0001000100 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0000000000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.884 ; B              ; UG1.0000001000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.826      ;
; -0.881 ; B              ; UG2.0001001111 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0001110001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0000110001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0001101011 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0000010010 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0001011010 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0001101010 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0001111010 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0001001110 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0000110000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0000011000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0001111000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.881 ; B              ; UG2.0001101000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.823      ;
; -0.864 ; B              ; UG4.0000000000 ; clk          ; clk         ; 1.000        ; 0.258      ; 2.117      ;
; -0.848 ; B              ; UG2.0001001001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; B              ; UG2.0001000001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; B              ; UG2.0001000111 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; B              ; UG2.0000000001 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; B              ; UG2.0001000010 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; B              ; UG2.0000000100 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; B              ; UG2.0000100100 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; B              ; UG2.0000001100 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; B              ; UG2.0001000100 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; B              ; UG2.0001100000 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.790      ;
; -0.846 ; state.s8       ; next_state.s9  ; clk          ; clk         ; 1.000        ; -0.067     ; 1.774      ;
; -0.827 ; B              ; UG4.0001100000 ; clk          ; clk         ; 1.000        ; 0.261      ; 2.083      ;
; -0.827 ; B              ; UG4.0001101000 ; clk          ; clk         ; 1.000        ; 0.261      ; 2.083      ;
; -0.808 ; B              ; UG1.0001101010 ; clk          ; clk         ; 1.000        ; 0.260      ; 2.063      ;
; -0.808 ; B              ; UG1.0000100100 ; clk          ; clk         ; 1.000        ; 0.260      ; 2.063      ;
; -0.796 ; state.s1       ; UG1.0000110001 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.737      ;
; -0.796 ; state.s1       ; UG1.0001011010 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.737      ;
; -0.796 ; state.s1       ; UG1.0001111010 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.737      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.s6'                                                                     ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; -0.581 ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; 0.500        ; 0.410      ; 0.566      ;
; -0.577 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; 0.500        ; 0.406      ; 0.567      ;
; -0.565 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; 0.500        ; 0.406      ; 0.557      ;
; -0.468 ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; 0.500        ; 0.228      ; 0.491      ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.s5'                                                                        ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.667 ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.377      ; 1.910      ;
; -0.491 ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.191      ; 1.900      ;
; -0.337 ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.163      ; 2.026      ;
; -0.314 ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.192      ; 2.078      ;
; -0.287 ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.174      ; 2.087      ;
; -0.278 ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.184      ; 2.106      ;
; -0.266 ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.181      ; 2.115      ;
; -0.261 ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.171      ; 2.110      ;
; -0.248 ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.171      ; 2.123      ;
; -0.229 ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.169      ; 2.140      ;
; -0.219 ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.185      ; 2.166      ;
; -0.190 ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.165      ; 2.175      ;
; -0.172 ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.180      ; 2.208      ;
; -0.167 ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.377      ; 1.910      ;
; -0.114 ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.178      ; 2.264      ;
; -0.112 ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.178      ; 2.266      ;
; -0.109 ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.177      ; 2.268      ;
; -0.089 ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 2.180      ; 2.291      ;
; 0.060  ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.191      ; 1.951      ;
; 0.239  ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.171      ; 2.110      ;
; 0.284  ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.163      ; 2.147      ;
; 0.290  ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.192      ; 2.182      ;
; 0.305  ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.184      ; 2.189      ;
; 0.308  ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.174      ; 2.182      ;
; 0.332  ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.171      ; 2.203      ;
; 0.340  ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.185      ; 2.225      ;
; 0.340  ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.181      ; 2.221      ;
; 0.353  ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.169      ; 2.222      ;
; 0.425  ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.165      ; 2.290      ;
; 0.436  ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.180      ; 2.316      ;
; 0.473  ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.178      ; 2.351      ;
; 0.524  ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.177      ; 2.401      ;
; 0.525  ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.178      ; 2.403      ;
; 0.527  ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 2.180      ; 2.407      ;
; 1.034  ; state.s2       ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.020      ; 1.084      ;
; 1.136  ; UG2.0001101000 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.020      ; 1.186      ;
; 1.143  ; state.s1       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.196      ;
; 1.158  ; state.s3       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.022      ; 1.210      ;
; 1.171  ; state.s1       ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.224      ;
; 1.203  ; UG2.0001111010 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.027      ; 1.260      ;
; 1.217  ; state.s0       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.270      ;
; 1.224  ; state.s1       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.022      ; 1.276      ;
; 1.245  ; state.s1       ; SS1[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.014      ; 1.289      ;
; 1.259  ; UG2.0001001001 ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.019      ; 1.308      ;
; 1.300  ; UG2.0001011010 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.132      ; 1.462      ;
; 1.310  ; UG4.0001001111 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.226      ; 1.566      ;
; 1.322  ; state.s2       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.132      ; 1.484      ;
; 1.325  ; state.s8       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.378      ;
; 1.368  ; state.s9       ; SS3[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.011      ; 1.409      ;
; 1.385  ; state.s9       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 1.439      ;
; 1.390  ; UG3.0001111010 ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.022      ; 1.442      ;
; 1.394  ; state.s2       ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.132      ; 1.556      ;
; 1.404  ; state.s7       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.457      ;
; 1.408  ; UG3.0000000000 ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.461      ;
; 1.436  ; UG2.0000110000 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.020      ; 1.486      ;
; 1.438  ; state.s1       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.015      ; 1.483      ;
; 1.447  ; UG3.0001001001 ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; -0.291     ; 1.186      ;
; 1.466  ; state.s8       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.121      ; 1.617      ;
; 1.471  ; state.s7       ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 1.525      ;
; 1.493  ; UG2.0001001110 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.027      ; 1.550      ;
; 1.496  ; state.s8       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.549      ;
; 1.503  ; UG3.0000000000 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.556      ;
; 1.535  ; state.s3       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.022      ; 1.587      ;
; 1.538  ; UG1.0000001000 ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.591      ;
; 1.542  ; UG2.0000011000 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.132      ; 1.704      ;
; 1.545  ; state.s2       ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.027      ; 1.602      ;
; 1.545  ; state.s7       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.016      ; 1.591      ;
; 1.554  ; UG1.0001000010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.015      ; 1.599      ;
; 1.572  ; UG2.0000110000 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.132      ; 1.734      ;
; 1.576  ; UG4.0001101000 ; SS4[5]$latch ; clk          ; state.s5    ; 0.000        ; -0.298     ; 1.308      ;
; 1.576  ; state.s2       ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.028      ; 1.634      ;
; 1.579  ; UG1.0001111010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.014      ; 1.623      ;
; 1.583  ; UG4.0000000001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.226      ; 1.839      ;
; 1.591  ; state.s8       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.644      ;
; 1.595  ; UG2.0001001110 ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.132      ; 1.757      ;
; 1.601  ; state.s1       ; SS1[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.013      ; 1.644      ;
; 1.613  ; state.s0       ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.027      ; 1.670      ;
; 1.618  ; UG3.0001000010 ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.671      ;
; 1.619  ; UG3.0001101010 ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.672      ;
; 1.621  ; UG1.0000000001 ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.674      ;
; 1.623  ; UG3.0000001000 ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.022      ; 1.675      ;
; 1.627  ; state.s9       ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.009      ; 1.666      ;
; 1.627  ; UG2.0000000000 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; -0.291     ; 1.366      ;
; 1.628  ; UG2.0000000000 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; -0.292     ; 1.366      ;
; 1.636  ; state.s7       ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.133      ; 1.799      ;
; 1.640  ; UG2.0001101010 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.027      ; 1.697      ;
; 1.646  ; UG3.0001101000 ; SS3[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.013      ; 1.689      ;
; 1.646  ; state.s2       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.019      ; 1.695      ;
; 1.648  ; UG2.0000110001 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.020      ; 1.698      ;
; 1.658  ; state.s3       ; SS3[2]$latch ; clk          ; state.s5    ; 0.000        ; -0.002     ; 1.686      ;
; 1.659  ; state.s9       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.016      ; 1.705      ;
; 1.660  ; state.s3       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.022      ; 1.712      ;
; 1.677  ; UG2.0000010010 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.028      ; 1.735      ;
; 1.681  ; UG2.0000010010 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.027      ; 1.738      ;
; 1.685  ; UG1.0001001110 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.015      ; 1.730      ;
; 1.688  ; UG1.0001101011 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.741      ;
; 1.690  ; UG1.0000000001 ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.022      ; 1.742      ;
; 1.690  ; state.s1       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.019      ; 1.739      ;
; 1.694  ; UG4.0001110001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.225      ; 1.949      ;
; 1.701  ; UG2.0000011000 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.027      ; 1.758      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.103 ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; 0.000        ; 2.228      ; 2.479      ;
; -0.067 ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.226      ; 2.513      ;
; -0.052 ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.226      ; 2.528      ;
; -0.028 ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; 0.000        ; 2.227      ; 2.553      ;
; -0.027 ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.226      ; 2.553      ;
; -0.026 ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; 0.000        ; 2.226      ; 2.554      ;
; -0.025 ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; 0.000        ; 2.227      ; 2.556      ;
; 0.006  ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; 0.000        ; 2.227      ; 2.587      ;
; 0.313  ; count[2]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; count[3]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; B              ; B              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.366  ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; -0.500       ; 2.228      ; 2.448      ;
; 0.404  ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; -0.500       ; 2.227      ; 2.485      ;
; 0.409  ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; -0.500       ; 2.227      ; 2.490      ;
; 0.437  ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; -0.500       ; 2.227      ; 2.518      ;
; 0.445  ; state.s9       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.356      ; 0.945      ;
; 0.476  ; state.s3       ; next_state.s4  ; clk          ; clk         ; 0.000        ; 0.343      ; 0.963      ;
; 0.482  ; next_state.s6  ; state.s6       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.680      ;
; 0.482  ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.226      ; 2.562      ;
; 0.491  ; next_state.s1  ; state.s1       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.691      ;
; 0.496  ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.226      ; 2.576      ;
; 0.500  ; state.s4       ; next_state.s5  ; clk          ; clk         ; 0.000        ; 0.358      ; 1.002      ;
; 0.502  ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.226      ; 2.582      ;
; 0.512  ; enter_old      ; B              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.522  ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; -0.500       ; 2.226      ; 2.602      ;
; 0.523  ; count[2]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.721      ;
; 0.641  ; state.s7       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.356      ; 1.141      ;
; 0.771  ; count[1]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.771  ; count[1]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.786  ; count[1]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.985      ;
; 0.810  ; next_state.s9  ; state.s9       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.009      ;
; 0.858  ; count[2]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.858  ; count[2]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.861  ; state.s1       ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.058      ;
; 0.873  ; B              ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.071      ;
; 0.873  ; count[2]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.072      ;
; 0.880  ; next_state.s4  ; state.s4       ; clk          ; clk         ; 0.000        ; -0.237     ; 0.787      ;
; 0.920  ; state.s2       ; next_state.s3  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.118      ;
; 0.946  ; count[3]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.145      ;
; 0.946  ; count[3]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.145      ;
; 0.961  ; count[3]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.160      ;
; 0.970  ; next_state.s2  ; state.s2       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.169      ;
; 0.987  ; count[0]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.186      ;
; 0.987  ; count[0]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.186      ;
; 1.002  ; count[0]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.201      ;
; 1.028  ; state.s4       ; UG4.0001001001 ; clk          ; clk         ; 0.000        ; 0.405      ; 1.577      ;
; 1.028  ; state.s4       ; UG4.0001000010 ; clk          ; clk         ; 0.000        ; 0.405      ; 1.577      ;
; 1.028  ; state.s4       ; UG4.0000000100 ; clk          ; clk         ; 0.000        ; 0.405      ; 1.577      ;
; 1.029  ; next_state.s3  ; state.s3       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.241      ;
; 1.050  ; next_state.s8  ; state.s8       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.262      ;
; 1.093  ; state.s4       ; UG4.0000100100 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001000001 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001000111 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001110001 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000010010 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001011010 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001101010 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001111010 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000001100 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001000100 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000110000 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000111000 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000011000 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0001111000 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.093  ; state.s4       ; UG4.0000001000 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.110  ; state.s1       ; UG1.0000010010 ; clk          ; clk         ; 0.000        ; 0.407      ; 1.661      ;
; 1.110  ; state.s1       ; UG1.0001101000 ; clk          ; clk         ; 0.000        ; 0.407      ; 1.661      ;
; 1.117  ; state.s4       ; UG4.0001100000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.646      ;
; 1.117  ; state.s4       ; UG4.0001101000 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.646      ;
; 1.149  ; UG4.0000100100 ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.349      ;
; 1.153  ; state.s4       ; UG4.0000000000 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.678      ;
; 1.157  ; UG3.0001001110 ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.342      ;
; 1.158  ; UG4.0000100100 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.358      ;
; 1.166  ; UG3.0001001110 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.351      ;
; 1.184  ; next_state.s7  ; state.s7       ; clk          ; clk         ; 0.000        ; 0.056      ; 1.384      ;
; 1.223  ; B              ; next_state.s4  ; clk          ; clk         ; 0.000        ; 0.356      ; 1.723      ;
; 1.223  ; B              ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.356      ; 1.723      ;
; 1.223  ; B              ; next_state.s5  ; clk          ; clk         ; 0.000        ; 0.356      ; 1.723      ;
; 1.238  ; state.s3       ; UG3.0001001001 ; clk          ; clk         ; 0.000        ; 0.373      ; 1.755      ;
; 1.244  ; state.s4       ; UG4.0001101011 ; clk          ; clk         ; 0.000        ; 0.386      ; 1.774      ;
; 1.256  ; next_state.s5  ; state.s5       ; clk          ; clk         ; 0.000        ; -0.218     ; 1.182      ;
; 1.268  ; count[1]~reg0  ; count[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.466      ;
; 1.275  ; count[0]~reg0  ; count[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.473      ;
; 1.277  ; count[1]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.475      ;
; 1.277  ; UG1.0001100000 ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.474      ;
; 1.278  ; count[1]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.476      ;
; 1.283  ; state.s2       ; UG2.0000000000 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.814      ;
; 1.283  ; state.s2       ; UG2.0000111000 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.814      ;
; 1.283  ; state.s2       ; UG2.0000001000 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.814      ;
; 1.286  ; UG1.0001100000 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.483      ;
; 1.289  ; state.s0       ; next_state.s1  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.488      ;
; 1.310  ; state.s3       ; UG3.0001001111 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.838      ;
; 1.310  ; state.s3       ; UG3.0001100000 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.838      ;
; 1.324  ; state.s1       ; UG1.0001101010 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.849      ;
; 1.324  ; state.s1       ; UG1.0000100100 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.849      ;
; 1.332  ; B              ; UG1.0000010010 ; clk          ; clk         ; 0.000        ; 0.408      ; 1.884      ;
; 1.332  ; B              ; UG1.0001101000 ; clk          ; clk         ; 0.000        ; 0.408      ; 1.884      ;
; 1.336  ; next_state.s0  ; state.s0       ; clk          ; clk         ; 0.000        ; -0.234     ; 1.246      ;
; 1.413  ; state.s2       ; UG2.0001001001 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.612      ;
; 1.413  ; state.s2       ; UG2.0001000001 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.612      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.s6'                                                                     ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; -0.500       ; 0.594      ; 0.507      ;
; 0.390 ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; -0.500       ; 0.598      ; 0.518      ;
; 0.395 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; -0.500       ; 0.594      ; 0.519      ;
; 0.522 ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; -0.500       ; 0.402      ; 0.454      ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001100000 ;
+--------+--------------+----------------+------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.s6'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED2$latch|dataa          ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED1$latch|dataa          ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED3$latch|datab          ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED2$latch                ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED1$latch                ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED4$latch                ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED3$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6|q                ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED3$latch                ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED4$latch                ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED2$latch                ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED1$latch                ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED3$latch|datab          ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED2$latch|dataa          ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED1$latch|dataa          ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.s5'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch              ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch              ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch              ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch              ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch              ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch|datab        ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch              ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch              ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch              ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch|datac        ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch|datac        ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch              ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch              ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch              ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch              ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch              ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch              ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch              ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch              ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch              ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch|datad        ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch|datad        ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch|datad        ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch|datad        ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch|datad        ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch|datad        ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch|datad        ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch|datad        ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch|datad        ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch|datad        ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch|datad        ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch|datad        ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[5]$latch|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[3]$latch|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[6]$latch|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5|q                ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch|datad        ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[5]$latch|datad        ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[0]$latch|datad        ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[0]$latch|datad        ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[5]$latch|datad        ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[1]$latch|datad        ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[2]$latch|datad        ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[3]$latch|datad        ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[3]$latch|datad        ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[1]$latch|datad        ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[0]$latch              ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[3]$latch|datad        ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[6]$latch|datad        ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[1]$latch              ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[3]$latch              ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[6]$latch              ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch              ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; 2.013  ; 2.380  ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 8.548  ; 9.100  ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 7.254  ; 7.689  ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 8.171  ; 8.724  ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 8.548  ; 9.100  ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 7.995  ; 8.559  ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 7.677  ; 8.227  ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 7.682  ; 7.887  ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 8.173  ; 8.708  ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 8.011  ; 8.582  ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 8.067  ; 8.572  ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 7.895  ; 8.409  ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; 11.736 ; 12.259 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; 10.535 ; 10.860 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; 11.056 ; 11.417 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; 11.736 ; 12.259 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; 10.880 ; 11.252 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; 10.562 ; 10.920 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; 10.530 ; 10.921 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; 11.361 ; 11.867 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; 10.896 ; 11.275 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; 11.255 ; 11.731 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; 11.083 ; 11.568 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -1.503 ; -1.877 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -1.529 ; -1.901 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.726 ; -2.134 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -2.417 ; -2.763 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.625 ; -2.035 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -2.525 ; -2.919 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -2.214 ; -2.584 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.806 ; -2.148 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -2.133 ; -2.535 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -1.529 ; -1.901 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -1.926 ; -2.301 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.904 ; -2.260 ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; -2.850 ; -3.212 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; -2.850 ; -3.212 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; -3.067 ; -3.367 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; -3.614 ; -3.976 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; -3.934 ; -4.254 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; -3.623 ; -3.919 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; -3.625 ; -4.040 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; -4.164 ; -4.505 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; -3.575 ; -3.904 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; -3.958 ; -4.256 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; -4.059 ; -4.463 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 7.444 ; 7.579 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.688 ; 6.674 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.654 ; 6.620 ; Rise       ; clk             ;
;  count[2] ; clk        ; 7.444 ; 7.579 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.075 ; 6.101 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 5.368 ; 5.244 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 5.368 ; 5.244 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 5.166 ; 5.070 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 5.332 ; 5.221 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 5.185 ; 5.112 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 5.275 ; 5.211 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 5.223 ; 5.157 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 5.226 ; 5.115 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 5.290 ; 5.216 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 5.290 ; 5.174 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 4.896 ; 4.847 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 5.134 ; 5.073 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 4.720 ; 4.649 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 5.283 ; 5.216 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 4.854 ; 4.805 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 4.973 ; 4.896 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 5.197 ; 5.092 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 4.727 ; 4.642 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 4.932 ; 4.844 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 4.945 ; 4.850 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 5.027 ; 4.943 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 4.972 ; 4.880 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 4.977 ; 4.884 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 5.197 ; 5.092 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 5.763 ; 5.755 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 5.234 ; 5.168 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 5.059 ; 4.986 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 5.046 ; 4.980 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 4.792 ; 4.736 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 4.685 ; 4.608 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 5.161 ; 5.041 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 5.763 ; 5.755 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 6.703 ; 6.600 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 6.392 ; 6.394 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 7.073 ; 7.013 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 6.293 ; 6.249 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 5.945 ; 5.969 ; Rise       ; clk             ;
;  count[0] ; clk        ; 6.533 ; 6.519 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.501 ; 6.467 ; Rise       ; clk             ;
;  count[2] ; clk        ; 7.307 ; 7.440 ; Rise       ; clk             ;
;  count[3] ; clk        ; 5.945 ; 5.969 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 5.042 ; 4.948 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 5.235 ; 5.114 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 5.042 ; 4.948 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 5.201 ; 5.092 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 5.060 ; 4.988 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 5.147 ; 5.083 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 5.095 ; 5.030 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 5.101 ; 4.991 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 4.612 ; 4.542 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 5.160 ; 5.047 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 4.783 ; 4.733 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 5.010 ; 4.950 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 4.612 ; 4.542 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 5.153 ; 5.087 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 4.742 ; 4.693 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 4.855 ; 4.779 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 4.621 ; 4.537 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 4.621 ; 4.537 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 4.815 ; 4.729 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 4.829 ; 4.736 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 4.907 ; 4.825 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 4.855 ; 4.765 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 4.860 ; 4.769 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 5.071 ; 4.968 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 4.580 ; 4.504 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 5.108 ; 5.042 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 4.938 ; 4.865 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 4.926 ; 4.860 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 4.683 ; 4.627 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 4.580 ; 4.504 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 5.036 ; 4.919 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 5.614 ; 5.605 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 6.521 ; 6.422 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 6.222 ; 6.223 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 6.877 ; 6.818 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 6.132 ; 6.089 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; state.s5 ; -2.108 ; -36.766        ;
; clk      ; -0.411 ; -27.674        ;
; state.s6 ; -0.062 ; -0.165         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; state.s5 ; -0.517 ; -4.032        ;
; clk      ; -0.204 ; -0.922        ;
; state.s6 ; 0.271  ; 0.000         ;
+----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -140.882                     ;
; state.s6 ; 0.366  ; 0.000                        ;
; state.s5 ; 0.399  ; 0.000                        ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.s5'                                                                       ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -2.108 ; state.s8       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.085     ; 1.881      ;
; -2.032 ; UG4.0001001001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.174     ; 1.585      ;
; -2.001 ; state.s9       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.078     ; 1.781      ;
; -1.993 ; UG4.0000000000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.272     ; 1.579      ;
; -1.956 ; state.s8       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.024      ; 1.707      ;
; -1.935 ; state.s4       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.076     ; 1.717      ;
; -1.907 ; UG4.0000111000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.076     ; 1.689      ;
; -1.895 ; state.s7       ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.078     ; 1.675      ;
; -1.871 ; UG4.0000001100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.076     ; 1.653      ;
; -1.863 ; UG4.0000011000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.076     ; 1.645      ;
; -1.849 ; state.s9       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.031      ; 1.607      ;
; -1.820 ; UG4.0000000001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.076     ; 1.602      ;
; -1.807 ; UG4.0001101011 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.167     ; 1.367      ;
; -1.802 ; UG4.0000100100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.076     ; 1.584      ;
; -1.784 ; UG4.0000000100 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.283     ; 1.359      ;
; -1.783 ; state.s4       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.033      ; 1.543      ;
; -1.757 ; UG4.0001000111 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.033      ; 1.517      ;
; -1.743 ; state.s7       ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.031      ; 1.501      ;
; -1.736 ; UG4.0000001000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.076     ; 1.518      ;
; -1.730 ; UG4.0001000001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.033      ; 1.490      ;
; -1.632 ; state.s4       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 1.756      ;
; -1.630 ; UG4.0000110000 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.076     ; 1.412      ;
; -1.629 ; UG4.0000010010 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.076     ; 1.411      ;
; -1.596 ; UG4.0000110001 ; SS4[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.076     ; 1.378      ;
; -1.560 ; UG4.0000110001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.033      ; 1.320      ;
; -1.557 ; UG4.0001110001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.033      ; 1.317      ;
; -1.539 ; UG2.0001001111 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.661      ;
; -1.526 ; state.s3       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.090     ; 1.641      ;
; -1.492 ; state.s7       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.614      ;
; -1.483 ; UG4.0000000001 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.033      ; 1.243      ;
; -1.456 ; UG2.0000110001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.578      ;
; -1.451 ; UG3.0000110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 1.944      ;
; -1.439 ; UG3.0000110000 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 1.932      ;
; -1.413 ; state.s2       ; SS1[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 1.912      ;
; -1.378 ; UG2.0000000001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.500      ;
; -1.365 ; state.s2       ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.082     ; 1.862      ;
; -1.363 ; state.s2       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.080     ; 1.863      ;
; -1.362 ; state.s8       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.090     ; 1.477      ;
; -1.352 ; UG4.0000011000 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.912      ;
; -1.347 ; UG4.0001101011 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.273     ; 1.654      ;
; -1.342 ; state.s0       ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.464      ;
; -1.334 ; state.s8       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.084     ; 1.830      ;
; -1.316 ; UG4.0000000000 ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.271     ; 1.625      ;
; -1.301 ; UG2.0000111000 ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.216     ; 1.584      ;
; -1.296 ; UG4.0001001111 ; SS4[0]$latch ; clk          ; state.s5    ; 1.000        ; 0.033      ; 1.056      ;
; -1.294 ; state.s4       ; SS1[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.079     ; 1.795      ;
; -1.289 ; UG3.0001100000 ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.285     ; 1.583      ;
; -1.285 ; UG3.0001110001 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 1.778      ;
; -1.284 ; UG3.0001111010 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 1.777      ;
; -1.283 ; state.s4       ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.077     ; 1.785      ;
; -1.280 ; UG3.0001100000 ; SS3[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.280     ; 1.579      ;
; -1.264 ; state.s1       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.085     ; 1.822      ;
; -1.263 ; state.s1       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.019     ; 1.746      ;
; -1.263 ; state.s2       ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 1.757      ;
; -1.259 ; state.s7       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.019     ; 1.742      ;
; -1.255 ; UG2.0001000111 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.377      ;
; -1.255 ; UG2.0001101011 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.377      ;
; -1.250 ; state.s0       ; SS2[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.019     ; 1.733      ;
; -1.250 ; UG3.0000111000 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 1.743      ;
; -1.246 ; state.s4       ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.080     ; 1.745      ;
; -1.245 ; UG3.0000010010 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 1.738      ;
; -1.244 ; state.s4       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.078     ; 1.746      ;
; -1.239 ; state.s1       ; SS2[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.019     ; 1.719      ;
; -1.234 ; UG1.0001111010 ; SS1[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.087     ; 1.727      ;
; -1.227 ; state.s1       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.079     ; 1.727      ;
; -1.227 ; state.s9       ; SS4[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.077     ; 1.730      ;
; -1.223 ; state.s4       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.077     ; 1.725      ;
; -1.221 ; UG3.0000011000 ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 1.714      ;
; -1.218 ; UG4.0001110001 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.778      ;
; -1.214 ; state.s3       ; SS1[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.088     ; 1.706      ;
; -1.211 ; UG3.0001001111 ; SS3[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.280     ; 1.436      ;
; -1.211 ; UG3.0001001111 ; SS3[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.284     ; 1.507      ;
; -1.211 ; UG4.0000110000 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.771      ;
; -1.208 ; UG3.0000110001 ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 1.701      ;
; -1.200 ; state.s7       ; SS3[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.079     ; 1.700      ;
; -1.196 ; UG4.0001001110 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.073     ; 1.703      ;
; -1.196 ; UG3.0000110000 ; SS3[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.086     ; 1.689      ;
; -1.194 ; state.s8       ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.082     ; 1.692      ;
; -1.194 ; state.s2       ; SS1[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.091     ; 1.681      ;
; -1.194 ; UG1.0000100100 ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.279     ; 1.494      ;
; -1.194 ; UG4.0001111010 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.754      ;
; -1.193 ; state.s7       ; SS3[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.074     ; 1.624      ;
; -1.193 ; state.s2       ; SS3[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.074     ; 1.624      ;
; -1.187 ; UG1.0000100100 ; SS1[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.285     ; 1.481      ;
; -1.186 ; UG1.0000010010 ; SS1[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.294     ; 1.472      ;
; -1.185 ; state.s4       ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.087     ; 1.677      ;
; -1.181 ; UG4.0001001111 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.073     ; 1.688      ;
; -1.176 ; UG2.0001110001 ; SS2[0]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.298      ;
; -1.172 ; UG3.0001001111 ; SS3[2]$latch ; clk          ; state.s5    ; 1.000        ; -0.295     ; 1.456      ;
; -1.166 ; state.s3       ; SS1[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.089     ; 1.656      ;
; -1.166 ; state.s2       ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.085     ; 1.724      ;
; -1.164 ; state.s3       ; SS1[6]$latch ; clk          ; state.s5    ; 1.000        ; -0.087     ; 1.657      ;
; -1.158 ; UG4.0000110001 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.718      ;
; -1.157 ; state.s1       ; SS3[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.074     ; 1.588      ;
; -1.157 ; UG1.0001101010 ; SS1[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.283     ; 1.454      ;
; -1.156 ; UG4.0001111000 ; SS4[4]$latch ; clk          ; state.s5    ; 1.000        ; -0.083     ; 1.716      ;
; -1.150 ; UG4.0001101010 ; SS4[5]$latch ; clk          ; state.s5    ; 1.000        ; -0.082     ; 1.647      ;
; -1.149 ; state.s1       ; SS2[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.081     ; 1.648      ;
; -1.147 ; UG4.0001000111 ; SS4[1]$latch ; clk          ; state.s5    ; 1.000        ; -0.073     ; 1.654      ;
; -1.146 ; state.s8       ; SS2[3]$latch ; clk          ; state.s5    ; 1.000        ; -0.088     ; 1.638      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.411 ; B              ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.363      ;
; -0.410 ; B              ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.362      ;
; -0.377 ; B              ; UG3.0001001110 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0000000001 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0000110001 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0001101011 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0001000001 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0001110001 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0001111010 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0000001100 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0001000100 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0000000100 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0000100100 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0000110000 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0000111000 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0001101000 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.377 ; B              ; UG3.0000001000 ; clk          ; clk         ; 1.000        ; -0.027     ; 1.337      ;
; -0.369 ; B              ; UG3.0001000111 ; clk          ; clk         ; 1.000        ; -0.028     ; 1.328      ;
; -0.369 ; B              ; UG3.0001000010 ; clk          ; clk         ; 1.000        ; -0.028     ; 1.328      ;
; -0.369 ; B              ; UG3.0000010010 ; clk          ; clk         ; 1.000        ; -0.028     ; 1.328      ;
; -0.369 ; B              ; UG3.0001011010 ; clk          ; clk         ; 1.000        ; -0.028     ; 1.328      ;
; -0.369 ; B              ; UG3.0001101010 ; clk          ; clk         ; 1.000        ; -0.028     ; 1.328      ;
; -0.369 ; B              ; UG3.0000000000 ; clk          ; clk         ; 1.000        ; -0.028     ; 1.328      ;
; -0.369 ; B              ; UG3.0000011000 ; clk          ; clk         ; 1.000        ; -0.028     ; 1.328      ;
; -0.369 ; B              ; UG3.0001111000 ; clk          ; clk         ; 1.000        ; -0.028     ; 1.328      ;
; -0.366 ; B              ; UG4.0000000001 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.316      ;
; -0.366 ; B              ; UG4.0000110001 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.316      ;
; -0.366 ; B              ; UG4.0001001111 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.316      ;
; -0.366 ; B              ; UG4.0001001110 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.316      ;
; -0.349 ; B              ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.301      ;
; -0.335 ; B              ; next_state.s1  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.335 ; B              ; next_state.s3  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.335 ; B              ; next_state.s9  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.287      ;
; -0.330 ; B              ; count[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.282      ;
; -0.327 ; B              ; UG3.0001001111 ; clk          ; clk         ; 1.000        ; 0.163      ; 1.477      ;
; -0.327 ; B              ; UG3.0001100000 ; clk          ; clk         ; 1.000        ; 0.163      ; 1.477      ;
; -0.323 ; count[0]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.275      ;
; -0.322 ; count[0]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.274      ;
; -0.321 ; B              ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.273      ;
; -0.321 ; B              ; next_state.s8  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.273      ;
; -0.321 ; B              ; next_state.s7  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.273      ;
; -0.297 ; B              ; UG4.0001101011 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.439      ;
; -0.263 ; B              ; UG3.0001001001 ; clk          ; clk         ; 1.000        ; 0.157      ; 1.407      ;
; -0.261 ; UG2.0001001111 ; next_state.s7  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.212      ;
; -0.255 ; B              ; UG1.0000110001 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.208      ;
; -0.255 ; B              ; UG1.0001011010 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.208      ;
; -0.255 ; B              ; UG1.0001111010 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.208      ;
; -0.255 ; B              ; UG1.0000110000 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.208      ;
; -0.255 ; B              ; UG1.0000011000 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.208      ;
; -0.255 ; B              ; UG1.0000111000 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.208      ;
; -0.255 ; B              ; UG1.0001111000 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.208      ;
; -0.249 ; count[0]~reg0  ; count[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.201      ;
; -0.234 ; UG2.0001001111 ; next_state.s6  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.185      ;
; -0.227 ; B              ; UG4.0000000000 ; clk          ; clk         ; 1.000        ; 0.152      ; 1.366      ;
; -0.204 ; B              ; UG4.0001100000 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.346      ;
; -0.204 ; B              ; UG4.0001101000 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.346      ;
; -0.198 ; B              ; UG2.0001001111 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0001110001 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0000110001 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0001101011 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0000010010 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0001011010 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0001101010 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0001111010 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0001001110 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0000110000 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0000011000 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0001111000 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.198 ; B              ; UG2.0001101000 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.150      ;
; -0.197 ; B              ; UG1.0001100000 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0001001001 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0001000001 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0001000111 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0001110001 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0000000001 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0001001111 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0001101011 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0001000010 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0001001110 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0000000100 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0000001100 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0001000100 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0000000000 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; B              ; UG1.0000001000 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.197 ; state.s8       ; next_state.s9  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.141      ;
; -0.175 ; B              ; UG2.0001001001 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.128      ;
; -0.175 ; B              ; UG2.0001000001 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.128      ;
; -0.175 ; B              ; UG2.0001000111 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.128      ;
; -0.175 ; B              ; UG2.0000000001 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.128      ;
; -0.175 ; B              ; UG2.0001000010 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.128      ;
; -0.175 ; B              ; UG2.0000000100 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.128      ;
; -0.175 ; B              ; UG2.0000100100 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.128      ;
; -0.175 ; B              ; UG2.0000001100 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.128      ;
; -0.175 ; B              ; UG2.0001000100 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.128      ;
; -0.175 ; B              ; UG2.0001100000 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.128      ;
; -0.146 ; B              ; UG1.0001101010 ; clk          ; clk         ; 1.000        ; 0.154      ; 1.287      ;
; -0.146 ; B              ; UG1.0000100100 ; clk          ; clk         ; 1.000        ; 0.154      ; 1.287      ;
; -0.136 ; B              ; UG4.0001001001 ; clk          ; clk         ; 1.000        ; 0.163      ; 1.286      ;
; -0.136 ; B              ; UG4.0001000010 ; clk          ; clk         ; 1.000        ; 0.163      ; 1.286      ;
; -0.136 ; B              ; UG4.0000000100 ; clk          ; clk         ; 1.000        ; 0.163      ; 1.286      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.s6'                                                                     ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+
; -0.062 ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; 0.500        ; 0.375      ; 0.346      ;
; -0.054 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; 0.500        ; 0.372      ; 0.345      ;
; -0.049 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; 0.500        ; 0.372      ; 0.340      ;
; 0.008  ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; 0.500        ; 0.259      ; 0.300      ;
+--------+----------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.s5'                                                                        ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.517 ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.499      ; 1.107      ;
; -0.392 ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.388      ; 1.121      ;
; -0.303 ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.372      ; 1.194      ;
; -0.275 ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.386      ; 1.236      ;
; -0.265 ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.380      ; 1.240      ;
; -0.254 ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.379      ; 1.250      ;
; -0.242 ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.379      ; 1.262      ;
; -0.241 ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.387      ; 1.271      ;
; -0.238 ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.377      ; 1.264      ;
; -0.203 ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.389      ; 1.311      ;
; -0.203 ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.385      ; 1.307      ;
; -0.167 ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.383      ; 1.341      ;
; -0.166 ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.374      ; 1.333      ;
; -0.166 ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.382      ; 1.341      ;
; -0.166 ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.383      ; 1.342      ;
; -0.144 ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.385      ; 1.366      ;
; -0.090 ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; 0.000        ; 1.385      ; 1.420      ;
; 0.087  ; state.s6       ; SS4[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.499      ; 1.211      ;
; 0.215  ; state.s6       ; SS4[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.388      ; 1.228      ;
; 0.278  ; state.s6       ; SS4[1]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.389      ; 1.292      ;
; 0.332  ; state.s6       ; SS4[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.387      ; 1.344      ;
; 0.333  ; state.s6       ; SS1[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.372      ; 1.330      ;
; 0.347  ; state.s6       ; SS3[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.385      ; 1.357      ;
; 0.361  ; state.s6       ; SS4[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.386      ; 1.372      ;
; 0.366  ; state.s6       ; SS4[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.379      ; 1.370      ;
; 0.373  ; state.s6       ; SS2[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.380      ; 1.378      ;
; 0.387  ; state.s6       ; SS4[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.379      ; 1.391      ;
; 0.400  ; state.s6       ; SS3[2]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.374      ; 1.399      ;
; 0.401  ; state.s6       ; SS1[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.377      ; 1.403      ;
; 0.412  ; state.s6       ; SS3[4]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.385      ; 1.422      ;
; 0.453  ; state.s6       ; SS3[5]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.385      ; 1.463      ;
; 0.474  ; state.s6       ; SS1[0]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.383      ; 1.482      ;
; 0.495  ; state.s6       ; SS1[3]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.382      ; 1.502      ;
; 0.496  ; state.s6       ; SS1[6]$latch ; state.s6     ; state.s5    ; -0.500       ; 1.383      ; 1.504      ;
; 0.596  ; state.s2       ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 0.649      ;
; 0.646  ; UG2.0001101000 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 0.699      ;
; 0.651  ; state.s1       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.705      ;
; 0.658  ; state.s3       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.712      ;
; 0.668  ; state.s1       ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.722      ;
; 0.678  ; UG2.0001111010 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.732      ;
; 0.684  ; state.s1       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 0.737      ;
; 0.698  ; state.s0       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.752      ;
; 0.702  ; state.s1       ; SS1[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.018      ; 0.750      ;
; 0.716  ; UG2.0001001001 ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.021      ; 0.767      ;
; 0.753  ; UG4.0001001111 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.143      ; 0.926      ;
; 0.760  ; state.s2       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.089      ; 0.879      ;
; 0.765  ; UG2.0001011010 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.089      ; 0.884      ;
; 0.775  ; state.s8       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.025      ; 0.830      ;
; 0.777  ; state.s9       ; SS3[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.016      ; 0.823      ;
; 0.784  ; UG3.0001111010 ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.838      ;
; 0.796  ; state.s7       ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.850      ;
; 0.801  ; UG3.0000000000 ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.025      ; 0.856      ;
; 0.803  ; state.s9       ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.025      ; 0.858      ;
; 0.815  ; state.s2       ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.089      ; 0.934      ;
; 0.830  ; state.s1       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.019      ; 0.879      ;
; 0.833  ; UG2.0000110000 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 0.886      ;
; 0.836  ; UG3.0001001001 ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; -0.165     ; 0.701      ;
; 0.845  ; state.s7       ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.025      ; 0.900      ;
; 0.862  ; UG3.0000000000 ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.025      ; 0.917      ;
; 0.868  ; state.s8       ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.025      ; 0.923      ;
; 0.870  ; state.s8       ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.082      ; 0.982      ;
; 0.873  ; UG2.0001001110 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.927      ;
; 0.877  ; UG1.0000001000 ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.931      ;
; 0.881  ; UG1.0001000010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.019      ; 0.930      ;
; 0.887  ; state.s2       ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.941      ;
; 0.889  ; UG2.0000011000 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.089      ; 1.008      ;
; 0.893  ; UG1.0001111010 ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.019      ; 0.942      ;
; 0.894  ; state.s7       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.020      ; 0.944      ;
; 0.906  ; UG4.0001101000 ; SS4[5]$latch ; clk          ; state.s5    ; 0.000        ; -0.169     ; 0.767      ;
; 0.907  ; UG4.0000000001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.143      ; 1.080      ;
; 0.908  ; state.s2       ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.025      ; 0.963      ;
; 0.911  ; state.s3       ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.965      ;
; 0.914  ; state.s1       ; SS1[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.016      ; 0.960      ;
; 0.916  ; state.s9       ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.014      ; 0.960      ;
; 0.923  ; state.s0       ; SS3[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.027      ; 0.980      ;
; 0.928  ; state.s8       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.025      ; 0.983      ;
; 0.930  ; UG2.0000000000 ; SS2[3]$latch ; clk          ; state.s5    ; 0.000        ; -0.165     ; 0.795      ;
; 0.932  ; UG2.0000000000 ; SS2[6]$latch ; clk          ; state.s5    ; 0.000        ; -0.166     ; 0.796      ;
; 0.932  ; state.s2       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.022      ; 0.984      ;
; 0.933  ; UG1.0000000001 ; SS1[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.987      ;
; 0.934  ; UG3.0000001000 ; SS3[6]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.988      ;
; 0.935  ; UG3.0001101000 ; SS3[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.019      ; 0.984      ;
; 0.935  ; UG3.0001101010 ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.025      ; 0.990      ;
; 0.935  ; UG3.0001000010 ; SS3[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.025      ; 0.990      ;
; 0.936  ; UG2.0001101010 ; SS2[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.990      ;
; 0.942  ; state.s3       ; SS3[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 0.996      ;
; 0.954  ; UG2.0000110000 ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.089      ; 1.073      ;
; 0.955  ; state.s7       ; SS2[4]$latch ; clk          ; state.s5    ; 0.000        ; 0.089      ; 1.074      ;
; 0.960  ; state.s3       ; SS3[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.008      ; 0.998      ;
; 0.961  ; UG2.0001001110 ; SS2[2]$latch ; clk          ; state.s5    ; 0.000        ; 0.089      ; 1.080      ;
; 0.962  ; UG2.0000110001 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.015      ;
; 0.965  ; UG1.0001101011 ; SS1[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.024      ; 1.019      ;
; 0.965  ; UG4.0001110001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.142      ; 1.137      ;
; 0.969  ; UG4.0000110001 ; SS4[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.143      ; 1.142      ;
; 0.972  ; state.s9       ; SS1[1]$latch ; clk          ; state.s5    ; 0.000        ; 0.020      ; 1.022      ;
; 0.975  ; UG1.0000000001 ; SS1[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.023      ; 1.028      ;
; 0.975  ; state.s8       ; SS1[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.007      ; 1.012      ;
; 0.976  ; state.s1       ; SS2[0]$latch ; clk          ; state.s5    ; 0.000        ; 0.021      ; 1.027      ;
; 0.980  ; UG4.0001000001 ; SS4[3]$latch ; clk          ; state.s5    ; 0.000        ; 0.030      ; 1.040      ;
; 0.981  ; UG2.0001100000 ; SS2[5]$latch ; clk          ; state.s5    ; 0.000        ; 0.022      ; 1.033      ;
+--------+----------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.204 ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; 0.000        ; 1.408      ; 1.423      ;
; -0.116 ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; 0.000        ; 1.407      ; 1.510      ;
; -0.114 ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; 0.000        ; 1.407      ; 1.512      ;
; -0.110 ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; 0.000        ; 1.407      ; 1.516      ;
; -0.106 ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; 0.000        ; 1.407      ; 1.520      ;
; -0.094 ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; 0.000        ; 1.407      ; 1.532      ;
; -0.089 ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; 0.000        ; 1.407      ; 1.537      ;
; -0.089 ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; 0.000        ; 1.407      ; 1.537      ;
; 0.188  ; count[2]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; count[3]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; B              ; B              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.257  ; state.s9       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.559      ;
; 0.267  ; next_state.s6  ; state.s6       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.386      ;
; 0.273  ; next_state.s1  ; state.s1       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.276  ; state.s3       ; next_state.s4  ; clk          ; clk         ; 0.000        ; 0.210      ; 0.570      ;
; 0.281  ; state.s4       ; next_state.s5  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.584      ;
; 0.304  ; enter_old      ; B              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.423      ;
; 0.312  ; count[2]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.374  ; state.s7       ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.676      ;
; 0.450  ; next_state.s9  ; state.s9       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.450  ; state.s6       ; next_state.s1  ; state.s6     ; clk         ; -0.500       ; 1.408      ; 1.577      ;
; 0.486  ; count[1]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.605      ;
; 0.487  ; count[1]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.606      ;
; 0.489  ; count[1]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.608      ;
; 0.497  ; state.s1       ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.615      ;
; 0.502  ; state.s6       ; count[1]~reg0  ; state.s6     ; clk         ; -0.500       ; 1.407      ; 1.628      ;
; 0.507  ; next_state.s4  ; state.s4       ; clk          ; clk         ; 0.000        ; -0.141     ; 0.450      ;
; 0.507  ; state.s6       ; count[0]~reg0  ; state.s6     ; clk         ; -0.500       ; 1.407      ; 1.633      ;
; 0.524  ; B              ; next_state.s2  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.530  ; state.s2       ; next_state.s3  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.536  ; count[2]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.655      ;
; 0.537  ; count[2]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.539  ; count[2]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.658      ;
; 0.556  ; state.s5       ; next_state.s7  ; state.s5     ; clk         ; -0.500       ; 1.407      ; 1.682      ;
; 0.558  ; state.s5       ; next_state.s6  ; state.s5     ; clk         ; -0.500       ; 1.407      ; 1.684      ;
; 0.561  ; next_state.s2  ; state.s2       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.681      ;
; 0.576  ; state.s5       ; next_state.s8  ; state.s5     ; clk         ; -0.500       ; 1.407      ; 1.702      ;
; 0.580  ; state.s6       ; count[2]~reg0  ; state.s6     ; clk         ; -0.500       ; 1.407      ; 1.706      ;
; 0.585  ; next_state.s3  ; state.s3       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.712      ;
; 0.586  ; count[3]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.705      ;
; 0.587  ; count[3]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.589  ; count[3]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.708      ;
; 0.595  ; state.s6       ; count[3]~reg0  ; state.s6     ; clk         ; -0.500       ; 1.407      ; 1.721      ;
; 0.602  ; next_state.s8  ; state.s8       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.729      ;
; 0.611  ; count[0]~reg0  ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.730      ;
; 0.612  ; count[0]~reg0  ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.731      ;
; 0.614  ; count[0]~reg0  ; next_state.s8  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.733      ;
; 0.627  ; state.s4       ; UG4.0001001001 ; clk          ; clk         ; 0.000        ; 0.242      ; 0.953      ;
; 0.627  ; state.s4       ; UG4.0001000010 ; clk          ; clk         ; 0.000        ; 0.242      ; 0.953      ;
; 0.627  ; state.s4       ; UG4.0000000100 ; clk          ; clk         ; 0.000        ; 0.242      ; 0.953      ;
; 0.655  ; state.s4       ; UG4.0000100100 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0001000001 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0001000111 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0001110001 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0000010010 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0001011010 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0001101010 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0001111010 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0000001100 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0001000100 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0000110000 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0000111000 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0000011000 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0001111000 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.655  ; state.s4       ; UG4.0000001000 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.662  ; state.s1       ; UG1.0000010010 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.989      ;
; 0.662  ; state.s1       ; UG1.0001101000 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.989      ;
; 0.671  ; UG4.0000100100 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.791      ;
; 0.672  ; UG4.0000100100 ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.792      ;
; 0.675  ; state.s4       ; UG4.0001100000 ; clk          ; clk         ; 0.000        ; 0.234      ; 0.993      ;
; 0.675  ; state.s4       ; UG4.0001101000 ; clk          ; clk         ; 0.000        ; 0.234      ; 0.993      ;
; 0.684  ; next_state.s7  ; state.s7       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.804      ;
; 0.686  ; state.s4       ; UG4.0000000000 ; clk          ; clk         ; 0.000        ; 0.231      ; 1.001      ;
; 0.691  ; UG3.0001001110 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.027      ; 0.802      ;
; 0.692  ; UG3.0001001110 ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.027      ; 0.803      ;
; 0.711  ; B              ; next_state.s4  ; clk          ; clk         ; 0.000        ; 0.218      ; 1.013      ;
; 0.711  ; B              ; next_state.s0  ; clk          ; clk         ; 0.000        ; 0.218      ; 1.013      ;
; 0.711  ; B              ; next_state.s5  ; clk          ; clk         ; 0.000        ; 0.218      ; 1.013      ;
; 0.723  ; state.s3       ; UG3.0001001001 ; clk          ; clk         ; 0.000        ; 0.227      ; 1.034      ;
; 0.730  ; count[0]~reg0  ; count[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.849      ;
; 0.731  ; count[1]~reg0  ; count[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.850      ;
; 0.744  ; state.s0       ; next_state.s1  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.864      ;
; 0.746  ; next_state.s5  ; state.s5       ; clk          ; clk         ; 0.000        ; -0.129     ; 0.701      ;
; 0.750  ; count[1]~reg0  ; count[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.869      ;
; 0.750  ; count[1]~reg0  ; count[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.869      ;
; 0.755  ; UG1.0001100000 ; next_state.s7  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.873      ;
; 0.756  ; UG1.0001100000 ; next_state.s6  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.874      ;
; 0.761  ; state.s2       ; UG2.0000000000 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.078      ;
; 0.761  ; state.s2       ; UG2.0000111000 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.078      ;
; 0.761  ; state.s2       ; UG2.0000001000 ; clk          ; clk         ; 0.000        ; 0.233      ; 1.078      ;
; 0.765  ; state.s4       ; UG4.0001101011 ; clk          ; clk         ; 0.000        ; 0.235      ; 1.084      ;
; 0.772  ; state.s3       ; UG3.0001001111 ; clk          ; clk         ; 0.000        ; 0.234      ; 1.090      ;
; 0.772  ; state.s3       ; UG3.0001100000 ; clk          ; clk         ; 0.000        ; 0.234      ; 1.090      ;
; 0.775  ; state.s1       ; UG1.0001101010 ; clk          ; clk         ; 0.000        ; 0.232      ; 1.091      ;
; 0.775  ; state.s1       ; UG1.0000100100 ; clk          ; clk         ; 0.000        ; 0.232      ; 1.091      ;
; 0.775  ; next_state.s0  ; state.s0       ; clk          ; clk         ; 0.000        ; -0.139     ; 0.720      ;
; 0.781  ; B              ; UG1.0000010010 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.109      ;
; 0.781  ; B              ; UG1.0001101000 ; clk          ; clk         ; 0.000        ; 0.244      ; 1.109      ;
; 0.837  ; state.s3       ; UG3.0001000111 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.956      ;
; 0.837  ; state.s3       ; UG3.0001000010 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.956      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.s6'                                                                     ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+
; 0.271 ; UG1.0001100000 ; LED1$latch ; clk          ; state.s6    ; -0.500       ; 0.497      ; 0.298      ;
; 0.274 ; UG3.0001001110 ; LED3$latch ; clk          ; state.s6    ; -0.500       ; 0.501      ; 0.305      ;
; 0.277 ; UG2.0001001111 ; LED2$latch ; clk          ; state.s6    ; -0.500       ; 0.498      ; 0.305      ;
; 0.369 ; UG4.0000100100 ; LED4$latch ; clk          ; state.s6    ; -0.500       ; 0.377      ; 0.276      ;
+-------+----------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG1.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG2.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001100000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001101011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG3.0001111010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000001100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000010010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000011000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000100100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000110001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0000111000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001000111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001001111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001011010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; UG4.0001100000 ;
+--------+--------------+----------------+------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.s6'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED1$latch|dataa          ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED2$latch|dataa          ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED3$latch|datab          ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED1$latch                ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED2$latch                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED3$latch                ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; state.s6 ; Fall       ; LED4$latch                ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s6 ; Rise       ; state.s6|q                ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|inclk[0] ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; state.s6~clkctrl|outclk   ;
; 0.612 ; 0.612        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED4$latch                ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED3$latch                ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED4$latch|datad          ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED1$latch                ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; state.s6 ; Fall       ; LED2$latch                ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED3$latch|datab          ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED1$latch|dataa          ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; state.s6 ; Rise       ; LED2$latch|dataa          ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.s5'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch              ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[0]$latch|datab        ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch              ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch              ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch              ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch              ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch              ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch              ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch              ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch|datac        ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch              ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch|datac        ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch              ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch              ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch              ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch              ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch              ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch              ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch              ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch              ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[1]$latch|datad        ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[1]$latch|datad        ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[2]$latch|datad        ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[3]$latch|datad        ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[6]$latch|datad        ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[3]$latch|datad        ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[6]$latch|datad        ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[3]$latch|datad        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[0]$latch|datad        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[3]$latch|datad        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[0]$latch|datad        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[5]$latch|datad        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[5]$latch|datad        ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS1[5]$latch|datad        ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS4[4]$latch|datad        ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; SS3[2]$latch|datad        ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s5 ; Rise       ; state.s5|q                ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|inclk[0] ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; state.s5~clkctrl|outclk   ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch|datad        ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch|datad        ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[5]$latch|datad        ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[5]$latch|datad        ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch|datad        ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch|datad        ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch|datad        ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch|datad        ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[0]$latch|datad        ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[0]$latch|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[3]$latch|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[6]$latch|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[2]$latch              ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[4]$latch              ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[4]$latch|datad        ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[5]$latch|datad        ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[1]$latch|datad        ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[3]$latch|datad        ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[6]$latch|datad        ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[3]$latch|datad        ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[6]$latch|datad        ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[4]$latch              ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[1]$latch|datad        ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[2]$latch              ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[1]$latch|datad        ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[2]$latch|datad        ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[3]$latch|datad        ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[6]$latch|datad        ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[5]$latch              ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[5]$latch              ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[1]$latch              ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[2]$latch              ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[0]$latch              ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS2[5]$latch              ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS3[0]$latch              ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS4[4]$latch              ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; state.s5 ; Rise       ; SS1[0]$latch              ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 1.314 ; 1.939 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 5.480 ; 5.979 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 4.559 ; 5.172 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 5.252 ; 5.730 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 5.480 ; 5.979 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 5.150 ; 5.627 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 4.962 ; 5.411 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 4.708 ; 5.449 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 5.219 ; 5.681 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 5.155 ; 5.632 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 5.155 ; 5.598 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 5.070 ; 5.506 ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; 7.538 ; 7.998 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; 6.742 ; 7.216 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; 7.033 ; 7.513 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; 7.538 ; 7.998 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; 6.931 ; 7.410 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; 6.743 ; 7.277 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; 6.728 ; 7.230 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; 7.277 ; 7.700 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; 6.936 ; 7.415 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; 7.213 ; 7.617 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; 7.128 ; 7.525 ; Rise       ; state.s5        ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -0.981 ; -1.610 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -0.983 ; -1.618 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.103 ; -1.773 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -1.504 ; -2.141 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.053 ; -1.724 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -1.660 ; -2.215 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -1.476 ; -2.005 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.150 ; -1.780 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.357 ; -1.974 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -0.983 ; -1.618 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -1.190 ; -1.846 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.233 ; -1.817 ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; -1.807 ; -2.387 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; -1.807 ; -2.387 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; -1.904 ; -2.484 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; -2.343 ; -2.831 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; -2.500 ; -3.001 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; -2.325 ; -2.789 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; -2.224 ; -2.983 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; -2.641 ; -3.166 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; -2.272 ; -2.805 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; -2.517 ; -2.997 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; -2.490 ; -3.199 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 4.772 ; 5.049 ; Rise       ; clk             ;
;  count[0] ; clk        ; 4.221 ; 4.377 ; Rise       ; clk             ;
;  count[1] ; clk        ; 4.188 ; 4.331 ; Rise       ; clk             ;
;  count[2] ; clk        ; 4.772 ; 5.049 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.849 ; 3.989 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 3.338 ; 3.404 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 3.338 ; 3.404 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 3.231 ; 3.271 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 3.331 ; 3.389 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 3.257 ; 3.301 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 3.309 ; 3.368 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 3.268 ; 3.326 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 3.261 ; 3.316 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 3.313 ; 3.380 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 3.288 ; 3.348 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 3.096 ; 3.126 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 3.234 ; 3.271 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 2.952 ; 2.969 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 3.313 ; 3.380 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 3.063 ; 3.094 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 3.107 ; 3.142 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 3.241 ; 3.288 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 2.959 ; 2.971 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 3.074 ; 3.106 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 3.095 ; 3.124 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 3.154 ; 3.190 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 3.104 ; 3.138 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 3.117 ; 3.150 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 3.241 ; 3.288 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 3.626 ; 3.768 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 3.265 ; 3.312 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 3.164 ; 3.208 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 3.154 ; 3.207 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 3.018 ; 3.044 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 2.935 ; 2.947 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 3.204 ; 3.250 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 3.626 ; 3.768 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 4.341 ; 4.446 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 4.182 ; 4.296 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 4.584 ; 4.730 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 4.112 ; 4.203 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 3.765 ; 3.899 ; Rise       ; clk             ;
;  count[0] ; clk        ; 4.123 ; 4.271 ; Rise       ; clk             ;
;  count[1] ; clk        ; 4.091 ; 4.227 ; Rise       ; clk             ;
;  count[2] ; clk        ; 4.684 ; 4.955 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.765 ; 3.899 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 3.154 ; 3.192 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 3.256 ; 3.319 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 3.154 ; 3.192 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 3.250 ; 3.306 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 3.179 ; 3.222 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 3.231 ; 3.286 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 3.189 ; 3.245 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 3.184 ; 3.237 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 2.885 ; 2.901 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 3.209 ; 3.266 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 3.026 ; 3.054 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 3.158 ; 3.193 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 2.885 ; 2.901 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 3.233 ; 3.297 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 2.994 ; 3.023 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 3.035 ; 3.068 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 2.894 ; 2.905 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 2.894 ; 2.905 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 3.003 ; 3.033 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 3.024 ; 3.051 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 3.080 ; 3.114 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 3.032 ; 3.064 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 3.044 ; 3.076 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 3.164 ; 3.210 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 2.869 ; 2.881 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 3.186 ; 3.231 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 3.089 ; 3.130 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 3.081 ; 3.132 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 2.949 ; 2.974 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 2.869 ; 2.881 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 3.128 ; 3.172 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 3.532 ; 3.669 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 4.226 ; 4.326 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 4.073 ; 4.182 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 4.458 ; 4.598 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 4.008 ; 4.094 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.411   ; -0.779 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.449   ; -0.204 ; N/A      ; N/A     ; -3.000              ;
;  state.s5        ; -4.411   ; -0.779 ; N/A      ; N/A     ; 0.399               ;
;  state.s6        ; -0.613   ; 0.271  ; N/A      ; N/A     ; 0.366               ;
; Design-wide TNS  ; -225.602 ; -5.515 ; 0.0      ; 0.0     ; -140.882            ;
;  clk             ; -137.901 ; -0.922 ; N/A      ; N/A     ; -140.882            ;
;  state.s5        ; -85.384  ; -5.215 ; N/A      ; N/A     ; 0.000               ;
;  state.s6        ; -2.317   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; 2.331  ; 2.788  ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 9.586  ; 10.084 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 8.089  ; 8.584  ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 9.188  ; 9.727  ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 9.586  ; 10.084 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 8.985  ; 9.511  ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 8.627  ; 9.153  ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 8.512  ; 8.911  ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 9.206  ; 9.679  ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 9.009  ; 9.551  ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 9.079  ; 9.495  ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 8.880  ; 9.327  ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; 12.990 ; 13.477 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; 11.602 ; 11.987 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; 12.214 ; 12.639 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; 12.990 ; 13.477 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; 12.011 ; 12.423 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; 11.653 ; 12.065 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; 11.596 ; 12.047 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; 12.610 ; 13.072 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; 12.035 ; 12.463 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; 12.483 ; 12.888 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; 12.284 ; 12.720 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -0.981 ; -1.610 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -0.983 ; -1.618 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.103 ; -1.773 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -1.504 ; -2.141 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.053 ; -1.724 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -1.660 ; -2.215 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -1.476 ; -2.005 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.150 ; -1.780 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.357 ; -1.974 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -0.983 ; -1.618 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -1.190 ; -1.846 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.233 ; -1.817 ; Rise       ; clk             ;
; switch_input[*]  ; state.s5   ; -1.807 ; -2.387 ; Rise       ; state.s5        ;
;  switch_input[0] ; state.s5   ; -1.807 ; -2.387 ; Rise       ; state.s5        ;
;  switch_input[1] ; state.s5   ; -1.904 ; -2.484 ; Rise       ; state.s5        ;
;  switch_input[2] ; state.s5   ; -2.343 ; -2.831 ; Rise       ; state.s5        ;
;  switch_input[3] ; state.s5   ; -2.500 ; -3.001 ; Rise       ; state.s5        ;
;  switch_input[4] ; state.s5   ; -2.325 ; -2.789 ; Rise       ; state.s5        ;
;  switch_input[5] ; state.s5   ; -2.224 ; -2.983 ; Rise       ; state.s5        ;
;  switch_input[6] ; state.s5   ; -2.641 ; -3.166 ; Rise       ; state.s5        ;
;  switch_input[7] ; state.s5   ; -2.272 ; -2.805 ; Rise       ; state.s5        ;
;  switch_input[8] ; state.s5   ; -2.517 ; -2.997 ; Rise       ; state.s5        ;
;  switch_input[9] ; state.s5   ; -2.490 ; -3.199 ; Rise       ; state.s5        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 7.781 ; 7.998 ; Rise       ; clk             ;
;  count[0] ; clk        ; 7.043 ; 7.124 ; Rise       ; clk             ;
;  count[1] ; clk        ; 7.017 ; 7.059 ; Rise       ; clk             ;
;  count[2] ; clk        ; 7.781 ; 7.998 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.400 ; 6.493 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 5.705 ; 5.607 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 5.705 ; 5.607 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 5.483 ; 5.412 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 5.671 ; 5.588 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 5.503 ; 5.438 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 5.614 ; 5.569 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 5.552 ; 5.528 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 5.550 ; 5.474 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 5.620 ; 5.565 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 5.620 ; 5.533 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 5.190 ; 5.160 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 5.455 ; 5.431 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 4.998 ; 4.941 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 5.610 ; 5.565 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 5.151 ; 5.120 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 5.275 ; 5.206 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 5.514 ; 5.442 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 5.009 ; 4.940 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 5.240 ; 5.175 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 5.244 ; 5.174 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 5.328 ; 5.271 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 5.274 ; 5.204 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 5.278 ; 5.213 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 5.514 ; 5.442 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 6.129 ; 6.165 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 5.574 ; 5.536 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 5.363 ; 5.304 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 5.346 ; 5.302 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 5.091 ; 5.059 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 4.972 ; 4.909 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 5.480 ; 5.394 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 6.129 ; 6.165 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 7.169 ; 7.144 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 6.848 ; 6.904 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 7.579 ; 7.598 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 6.713 ; 6.728 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; clk        ; 3.765 ; 3.899 ; Rise       ; clk             ;
;  count[0] ; clk        ; 4.123 ; 4.271 ; Rise       ; clk             ;
;  count[1] ; clk        ; 4.091 ; 4.227 ; Rise       ; clk             ;
;  count[2] ; clk        ; 4.684 ; 4.955 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.765 ; 3.899 ; Rise       ; clk             ;
; SS1[*]    ; state.s5   ; 3.154 ; 3.192 ; Rise       ; state.s5        ;
;  SS1[0]   ; state.s5   ; 3.256 ; 3.319 ; Rise       ; state.s5        ;
;  SS1[1]   ; state.s5   ; 3.154 ; 3.192 ; Rise       ; state.s5        ;
;  SS1[2]   ; state.s5   ; 3.250 ; 3.306 ; Rise       ; state.s5        ;
;  SS1[3]   ; state.s5   ; 3.179 ; 3.222 ; Rise       ; state.s5        ;
;  SS1[4]   ; state.s5   ; 3.231 ; 3.286 ; Rise       ; state.s5        ;
;  SS1[5]   ; state.s5   ; 3.189 ; 3.245 ; Rise       ; state.s5        ;
;  SS1[6]   ; state.s5   ; 3.184 ; 3.237 ; Rise       ; state.s5        ;
; SS2[*]    ; state.s5   ; 2.885 ; 2.901 ; Rise       ; state.s5        ;
;  SS2[0]   ; state.s5   ; 3.209 ; 3.266 ; Rise       ; state.s5        ;
;  SS2[1]   ; state.s5   ; 3.026 ; 3.054 ; Rise       ; state.s5        ;
;  SS2[2]   ; state.s5   ; 3.158 ; 3.193 ; Rise       ; state.s5        ;
;  SS2[3]   ; state.s5   ; 2.885 ; 2.901 ; Rise       ; state.s5        ;
;  SS2[4]   ; state.s5   ; 3.233 ; 3.297 ; Rise       ; state.s5        ;
;  SS2[5]   ; state.s5   ; 2.994 ; 3.023 ; Rise       ; state.s5        ;
;  SS2[6]   ; state.s5   ; 3.035 ; 3.068 ; Rise       ; state.s5        ;
; SS3[*]    ; state.s5   ; 2.894 ; 2.905 ; Rise       ; state.s5        ;
;  SS3[0]   ; state.s5   ; 2.894 ; 2.905 ; Rise       ; state.s5        ;
;  SS3[1]   ; state.s5   ; 3.003 ; 3.033 ; Rise       ; state.s5        ;
;  SS3[2]   ; state.s5   ; 3.024 ; 3.051 ; Rise       ; state.s5        ;
;  SS3[3]   ; state.s5   ; 3.080 ; 3.114 ; Rise       ; state.s5        ;
;  SS3[4]   ; state.s5   ; 3.032 ; 3.064 ; Rise       ; state.s5        ;
;  SS3[5]   ; state.s5   ; 3.044 ; 3.076 ; Rise       ; state.s5        ;
;  SS3[6]   ; state.s5   ; 3.164 ; 3.210 ; Rise       ; state.s5        ;
; SS4[*]    ; state.s5   ; 2.869 ; 2.881 ; Rise       ; state.s5        ;
;  SS4[0]   ; state.s5   ; 3.186 ; 3.231 ; Rise       ; state.s5        ;
;  SS4[1]   ; state.s5   ; 3.089 ; 3.130 ; Rise       ; state.s5        ;
;  SS4[2]   ; state.s5   ; 3.081 ; 3.132 ; Rise       ; state.s5        ;
;  SS4[3]   ; state.s5   ; 2.949 ; 2.974 ; Rise       ; state.s5        ;
;  SS4[4]   ; state.s5   ; 2.869 ; 2.881 ; Rise       ; state.s5        ;
;  SS4[5]   ; state.s5   ; 3.128 ; 3.172 ; Rise       ; state.s5        ;
;  SS4[6]   ; state.s5   ; 3.532 ; 3.669 ; Rise       ; state.s5        ;
; LED1      ; state.s6   ; 4.226 ; 4.326 ; Fall       ; state.s6        ;
; LED2      ; state.s6   ; 4.073 ; 4.182 ; Fall       ; state.s6        ;
; LED3      ; state.s6   ; 4.458 ; 4.598 ; Fall       ; state.s6        ;
; LED4      ; state.s6   ; 4.008 ; 4.094 ; Fall       ; state.s6        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SS1[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; switch_input[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enter                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 273      ; 0        ; 0        ; 0        ;
; state.s5   ; clk      ; 3        ; 3        ; 0        ; 0        ;
; state.s6   ; clk      ; 5        ; 5        ; 0        ; 0        ;
; clk        ; state.s5 ; 472      ; 0        ; 0        ; 0        ;
; state.s6   ; state.s5 ; 26       ; 26       ; 0        ; 0        ;
; clk        ; state.s6 ; 0        ; 0        ; 4        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 273      ; 0        ; 0        ; 0        ;
; state.s5   ; clk      ; 3        ; 3        ; 0        ; 0        ;
; state.s6   ; clk      ; 5        ; 5        ; 0        ; 0        ;
; clk        ; state.s5 ; 472      ; 0        ; 0        ; 0        ;
; state.s6   ; state.s5 ; 26       ; 26       ; 0        ; 0        ;
; clk        ; state.s6 ; 0        ; 0        ; 4        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 1322  ; 1322 ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Nov 27 13:49:14 2024
Info: Command: quartus_sta wordle -c wordle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wordle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state.s5 state.s5
    Info (332105): create_clock -period 1.000 -name state.s6 state.s6
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.411             -85.384 state.s5 
    Info (332119):    -1.449            -137.901 clk 
    Info (332119):    -0.613              -2.317 state.s6 
Info (332146): Worst-case hold slack is -0.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.779              -5.215 state.s5 
    Info (332119):    -0.124              -0.300 clk 
    Info (332119):     0.271               0.000 state.s6 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -133.000 clk 
    Info (332119):     0.405               0.000 state.s6 
    Info (332119):     0.439               0.000 state.s5 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.003
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.003             -75.467 state.s5 
    Info (332119):    -1.172            -111.222 clk 
    Info (332119):    -0.581              -2.191 state.s6 
Info (332146): Worst-case hold slack is -0.667
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.667              -4.383 state.s5 
    Info (332119):    -0.103              -0.328 clk 
    Info (332119):     0.383               0.000 state.s6 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -133.000 clk 
    Info (332119):     0.447               0.000 state.s6 
    Info (332119):     0.484               0.000 state.s5 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.108             -36.766 state.s5 
    Info (332119):    -0.411             -27.674 clk 
    Info (332119):    -0.062              -0.165 state.s6 
Info (332146): Worst-case hold slack is -0.517
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.517              -4.032 state.s5 
    Info (332119):    -0.204              -0.922 clk 
    Info (332119):     0.271               0.000 state.s6 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -140.882 clk 
    Info (332119):     0.366               0.000 state.s6 
    Info (332119):     0.399               0.000 state.s5 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4603 megabytes
    Info: Processing ended: Wed Nov 27 13:49:16 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


