<div class="cover" style="page-break-after:always;font-family:方正公文仿宋;width:100%;height:100%;border:none;margin: 0 auto;text-align:center;">
    </br></br>
    <span style="font-family:Source Han Sans Bold;text-align:center;font-size:25pt;margin: 10pt auto;line-height:30pt;">东南大学电子科学与工程学院</span>
    </br></br></br></br></br></br></br>
    <span style="font-family:Source Han Sans Bold;text-align:center;font-size:40pt;margin: 10pt auto;line-height:30pt;">学 习 报 告</span>
    </br></br></br></br></br></br></br>
    <span style="font-family:Source Han Sans;text-align:center;font-size:25pt;margin: 10pt auto;line-height:30pt;">课程名称：</span>
    <span style="font-family:Source Han Sans ;text-align:center;font-size:18pt;margin: 10pt auto;line-height:30pt;border-bottom: 2px solid; padding=5px;width:300px;display:-moz-inline-box;display:inline-block;">  数字模拟集成电路课程设计  </span>
    </br></br></br></br></br></br></br>
    <table style="border:none;border-collapse:separate; border-spacing:0px 10px;align:center; text-align:center;width:90%; font-family:仿宋;font-size:20pt; margin: 0 -10px; cellspacing: 15pt;">
    <tbody style="font-family:Source Han Sans;font-size:15pt;%">
    	<tr style="font-weight:normal"> 
    		<td style="width:20%;text-align:right;">学习名称</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 芯片设计流程及工具使用</td></tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">姓　　名</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 孙寒石</td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">学　　号</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋">06219109 </td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">学习地点</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 东南大学无锡国际校区</td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">学习时间</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋">2022-12-01 </td>     </tr>
        <tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">评定成绩</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋">  </td>     </tr>
        <tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">审阅教师</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋">  </td>     </tr>
    </tbody>              
    </table>
</div>

<!-- 注释语句：导出PDF时会在这里分页 -->


# 芯片设计流程及工具使用

## 概述

﻿IC的设计过程可分为两个部分，分别为：**前端设计**（也称逻辑设计）和**后端设计**（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。

![img](https://img-blog.csdnimg.cn/img_convert/87d66b889ede34f5d7569f3d83bc47eb.png)

## 前端设计的主要流程

**1、规格制定**

芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为`Fabless`，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。

**2、详细设计**

`Fabless`根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。

**3、HDL编码**

使用硬件描述语言（`VHDL`，`Verilog HDL`，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过`HDL`语言描述出来，形成`RTL`（寄存器传输级）代码。

**语言输入工具：**

- **Summit 公司的 VisualHDL**
- **Mentor 公司的 Renoir**

**图形输入工具：**

- **Cadence的composer**
- **viewlogic的viewdraw**

**4、仿真验证**

仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。

**仿真工具：**

**Verilog HDL：**

- **Mentor公司的Modelsim**
- **Synopsys公司的VCS**
- **Cadence公司的NC-Verilog、Verilog—XL**

**VHDL：**

- **Mentor公司的Modelsim**
- **Synopsys公司的VSS**
- **Cadence公司的NC-VHDL、Leapfrog**

它们均可以对`RTL`级的代码进行设计验证。逻辑综合之前的该部分仿真称为**前仿真**，也即**功能仿真/行为仿真/逻辑仿真**。接下来在版图设计完成之后还要再进行一次仿真，称为**后仿真**，也即**时序仿真** 。

**5、逻辑综合**

仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的`HDL`代码翻译成门级网表`netlist`。综合需要设定**约束条件**，就是你希望综合出来的电路在**面积**，**时序**等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（`standard cell`）的面积，时序参数是不一样的。**所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的**。

**逻辑综合工具：**

- **Synopsys的Design Compiler、Behavial Compiler、DC-Expert**
- **Cadence的buildgates、Envisia Ambit(R)**
- **Mentor的Leonardo**

**6、STA**

`Static Timing Analysis`（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在**建立时间（setup time）和保持时间（hold time）的违例（violation）**。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。

**STA工具：**

- **Synopsys的Prime Time。**
- **Cadence的Pearl、Tempus**
- **Mentor的SST Velocity**

**7、形式验证**

这也是验证范畴，它是从功能上（`STA`是时序上）对综合后的网表进行验证。常用的就是等价性检查方法，以`功能验证后的HDL`设计为参考，对比`综合后的网表功能`，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。

**形式验证工具：**

- **Synopsys的Formality**。
- **Cadence的LEC、FormalCheck**
- **Mentor的FormalPro**

前端设计的流程到这里就结束了。从设计程度上来讲，前端设计的结果就是得到了芯片的**门级网表电路**。

## 后端设计流程 

**1、DFT**

`Design For Test`，可测性设计。芯片内部往往都自带测试电路，`DFT`的目的就是在设计的时候就考虑将来的测试。`DFT`的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。关于`DFT`，有些书上有详细介绍，对照图片就好理解一点。

**DFT工具：**

- **BSCAN技术– 测试IO pad，主要实现工具是：Mentor的BSDArchit、sysnopsy的BSD Compiler；**
- **MBIST技术– 测试mem，主要实现工具是：Mentor的MBISTArchitect 、Tessent mbist；**
- **ATPG 技术– 测试std-logic，主要实现工具是：产生ATPG使用Mentor的 TestKompress 、synopsys TetraMAX，插入scan chain主要使用synopsys 的DFT compiler。**

**2、布局规划(FloorPlan)**

布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如`IP模块`，`RAM`，`I/O`引脚等等。布局规划能直接影响芯片最终的面积。

**布局规划工具：**

- **Synopsys的Astro、Physical Compiler、IC Compiler**
- **Cadence的Encounter、PKS、Silicon Ensemble、Design Planner**

**3、CTS**

`Clock Tree Synthesis`，时钟树综合，简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用，它的分布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。

**CTS工具：**

- **Synopsys的Clock Tree Compiler**
- **Cadence的CT-Gen**

**4、布线(Place & Route)**

**布线就是将前端提供的网表(netlist)，实现成版图(layout)**，包括各种标准单元（基本逻辑门电路）之间的走线。比如我们平常听到的`0.13um`工艺，或者说`90nm`工艺，实际上就是这里金属布线可以达到的最小宽度，从微观上看就是`MOS管的沟道长度`。

**布线工具：**

- **Synopsys的Astro、Physical Compiler、IC Compiler**
- **Cadence的Encounter、PKS、Silicon Ensemble、Design Planner**

**5、寄生参数提取**

由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。

**寄生参数提取工具：**

- **Synopsys的Star-RCXT**
- **Mentor的Calibre xRC**
- **Cadence的 Assure RCX**

**6、物理版图验证**

对布线完成的版图我们还需要进行`功能和时序上的验证`，验证项目很多，如：

- `LVS（Layout Vs Schematic）`验证：简单说，就是版图与逻辑综合后的门级电路图的对比验证
- `DRC（Design Rule Checking）`：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求

**常用的LVS/DRC工具：**

- **Synopsys的Hercules**
- **Cadence的Dracula、diva、assura**
- **Mentor的Calibre**

**版图验证部分，我们还需要进行时序仿真，也就是之前说的后仿真。这次的仿真不再是简单的功能仿真，而是需要考虑实际的时延等因素。**

**后仿真工具：和前仿真工具一样。**

实际的后端流程还包括电路功耗分析，以及随着制造工艺不断进步产生的`DFM`（可制造性设计）问题，在此不说了。物理版图验证完成也就是整个芯片设计阶段完成，下面的就是芯片制造了。物理版图以`GDSII`的文件格式交给芯片代工厂（称为`Foundry`）在晶圆硅片上做出实际的电路，再进行封装和测试，就得到了我们实际看见的芯片。

对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如LVS（Layout Vs Schematic）验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求，ERC（Electrical Rule Checking）：电气规则检查，检查短路和开路等电气 规则违例；等等。工具为Synopsys的Hercules实际的后端流程还包括电路功耗分析，以及随着制造工艺不断进步产生的DFM（可制造性设计）问题，在此不说了。物理版图验证完成也就是整个芯片设计阶段完成，下面的就是芯片制造了。物理版图以GDSII的文件格式交给芯片代工厂（称为Foundry）在晶圆硅片上做出实际的电路，再进行封装和测试，就得到了我们实际看见的芯片。

芯片失效分析实验室介绍，能够依据国际、国内和行业标准实施检测工作，开展从底层芯片到实际产品，从物理到逻辑全面的检测工作，提供芯片预处理、侧信道攻击、光攻击、侵入式攻击、环境、电压毛刺攻击、电磁注入、放射线注入、物理安全、逻辑安全、功能、兼容性和多点激光注入等安全检测服务，同时可开展模拟重现智能产品失效的现象，找出失效原因的失效分析检测服务，主要包括点针工作站（Probe Station）、反应离子刻蚀（RIE）、微漏电侦测系统（EMMI）、X-Ray检测，缺陷切割观察系统（FIB系统）等检测试验。实现对智能产品质量的评估及分析，为智能装备产品的芯片、嵌入式软件以及应用提供质量保证。

