+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; output_FSM                                                                    ; 28    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|wrfull_eq_comp                   ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|rdempty_eq_comp                  ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|ws_dgrp|dffpipe11                ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|ws_dgrp                          ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|rs_dgwp|dffpipe8                 ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|rs_dgwp                          ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|fifo_ram|mux7                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|fifo_ram|wren_decode_a           ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|fifo_ram|decode6                 ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|fifo_ram                         ; 37    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|wrptr_g1p                        ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated|rdptr_g1p                        ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO|dcfifo_component|auto_generated                                  ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; discard_FIFO                                                                  ; 6     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|wrfull_eq_comp                     ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|rdempty_eq_comp                    ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|ws_dgrp|dffpipe11                  ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|ws_dgrp                            ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|rs_dgwp|dffpipe8                   ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|rs_dgwp                            ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|fifo_ram|mux7                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|fifo_ram|wren_decode_a             ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|fifo_ram|decode6                   ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|fifo_ram                           ; 37    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|wrptr_g1p                          ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated|rdptr_g1p                          ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO|dcfifo_component|auto_generated                                    ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; valid_FIFO                                                                    ; 6     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|wrfull_eq_comp                ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|rdempty_eq_comp               ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|ws_dgrp|dffpipe11             ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|ws_dgrp                       ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|rs_dgwp|dffpipe8              ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|rs_dgwp                       ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|fifo_ram|mux7                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|fifo_ram|wren_decode_a        ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|fifo_ram|decode6              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|fifo_ram                      ; 37    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|wrptr_g1p                     ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated|rdptr_g1p                     ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO|dcfifo_component|auto_generated                               ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; start_stop_FIFO                                                               ; 6     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp         ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp        ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe18      ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe15      ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|rs_bwp                 ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|rs_brp                 ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|fifo_ram|mux13         ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|fifo_ram|wren_decode_a ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|fifo_ram|decode12      ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|fifo_ram               ; 44    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin       ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO|dcfifo_mixed_widths_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_FIFO                                                                     ; 13    ; 1              ; 0            ; 1              ; 25     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; input_FSM|CRC_detector                                                        ; 13    ; 40             ; 0            ; 40             ; 41     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; input_FSM|preamble_detector                                                   ; 75    ; 64             ; 0            ; 64             ; 9      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; input_FSM                                                                     ; 7     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
