<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_2" LaunchPart="xc7a35tcpg236-1" LaunchTime="1605549041">
  <File Type="PA-TCL" Name="spi_to_serial.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="spi_to_serial_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="spi_to_serial_reports.tcl"/>
  <File Type="RDS-RDS" Name="spi_to_serial.vds"/>
  <File Type="RDS-UTIL" Name="spi_to_serial_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="spi_to_serial_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="spi_to_serial.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="spi_to_serial_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="spi_to_serial_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/SPI_Master.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/SPI_Master_With_Single_CS.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/UART_TRANSMITTER.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/uart_rx.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../bsmr_v1/bsmr_v1.srcs/sources_1/imports/rtl/uart_rx.vhd"/>
        <Attr Name="ImportTime" Val="1517316267"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/SPI_to_Serial.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/uart_tx.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../bsmr_v1/bsmr_v1.srcs/sources_1/imports/rtl/uart_tx.vhd"/>
        <Attr Name="ImportTime" Val="1517316296"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../ambient-light-sensor-master/VHDL/src/Light_Sensor_ALS.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="spi_to_serial"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/test_2.srcs/Cmod-A7-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cmod_v1/cmod_v1.srcs/constrs_1/imports/test_2.srcs/Cmod-A7-Master.xdc"/>
        <Attr Name="ImportTime" Val="1565094271"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/test_2.srcs/Cmod-A7-Master.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="ila_0"/>
</GenRun>
