# Verilog Hardware Design on Vivado ğŸš€  

## Giá»›i thiá»‡u  
ÄÃ¢y lÃ  repository dÃ¹ng Ä‘á»ƒ lÆ°u trá»¯ vÃ  há»c táº­p vá» thiáº¿t káº¿ vi máº¡ch báº±ng ngÃ´n ngá»¯ Verilog trÃªn Vivado. Má»¥c tiÃªu lÃ  thá»±c hÃ nh tá»« cÃ¡c thiáº¿t káº¿ cÆ¡ báº£n Ä‘áº¿n cÃ¡c dá»± Ã¡n phá»©c táº¡p hÆ¡n, Ä‘á»“ng thá»i tÃ¬m hiá»ƒu vá» FPGA vÃ  cÃ´ng cá»¥ Xilinx Vivado.  

## Má»¥c tiÃªu  
- Hiá»ƒu cÆ¡ báº£n vá» Verilog vÃ  thiáº¿t káº¿ pháº§n cá»©ng.  
- Thá»±c hÃ nh viáº¿t code Verilog trÃªn Vivado.  
- XÃ¢y dá»±ng cÃ¡c module cÆ¡ báº£n nhÆ° bá»™ Ä‘áº¿m, bá»™ dá»‹ch, FSM, v.v.  
- MÃ´ phá»ng vÃ  kiá»ƒm tra thiáº¿t káº¿ báº±ng testbench.  
- Triá»ƒn khai vÃ  kiá»ƒm thá»­ trÃªn FPGA thá»±c táº¿.  

## CÃ´ng cá»¥ sá»­ dá»¥ng  
- **Vivado**: IDE chÃ­nh Ä‘á»ƒ thiáº¿t káº¿ vÃ  mÃ´ phá»ng.  
- **ModelSim** (tuá»³ chá»n): DÃ¹ng Ä‘á»ƒ mÃ´ phá»ng nÃ¢ng cao.  
- **GitHub**: Quáº£n lÃ½ mÃ£ nguá»“n vÃ  tÃ i liá»‡u há»c táº­p.  

## CÃ¡ch báº¯t Ä‘áº§u  
1. **CÃ i Ä‘áº·t Xilinx Vivado**  
   - Táº£i vÃ  cÃ i Ä‘áº·t tá»« [Xilinx](https://www.xilinx.com/products/design-tools/vivado.html).  
2. **Clone repository nÃ y:**  
   ```sh
   git clone https://github.com/yourusername/your-repo.git

