<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:21.3521</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0016308</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>컨트롤러, 메모리 장치 및 스토리지 장치</inventionTitle><inventionTitleEng>CONTROLLER, MEMORY DEVICE AND STORAGE DEVICE</inventionTitleEng><openDate>2025.08.11</openDate><openNumber>10-2025-0120549</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/08</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 7/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 실시예들은, 메모리에 대한 로우 어드레싱을 위한 어드레스 비트 또는 컬럼 어드레싱을 위한 어드레스 비트의 일부를 다른 어드레스 비트에 의한 어드레싱 시 이용하므로, 어드레스 비트의 변경 또는 확장 없이 다양한 유형의 메모리나 확장된 메모리에 대해 어드레싱을 용이하게 수행할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 워드 라인들과 복수의 비트 라인들을 포함하는 메모리 셀 어레이, 상기 복수의 워드 라인들 중 동작 워드 라인을 선택하는 제1 디코더 및 상기 복수의 비트 라인들 중 동작 비트 라인을 선택하는 제2 디코더를 포함하는 메모리; 및상기 메모리로 제1 어드레스 비트 및 제2 어드레스 비트를 전송하고, 상기 제1 어드레스 비트의 제1 부분은 상기 동작 워드 라인을 지시하며, 상기 제1 어드레스 비트의 제2 부분 및 상기 제2 어드레스 비트는 상기 동작 비트 라인을 지시하는 컨트롤러를 포함하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 메모리는,상기 제1 어드레스 비트의 상기 제2 부분과 상기 제2 어드레스 비트가 래치되는 컬럼 어드레스 버퍼를 더 포함하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 메모리는,상기 제1 어드레스 비트의 상기 제2 부분을 상기 컬럼 어드레스 버퍼로 래치하는 어드레스 멀티플렉서를 더 포함하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 어드레스 멀티플렉서는,상기 제1 어드레스 비트의 상기 제1 부분을 로우 어드레스 버퍼 또는 상기 제1 디코더로 래치하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 메모리는,제1 모드에서 제1 값으로 설정되고 제2 모드에서 제2 값으로 설정되는 퓨즈 비트를 갖고, 상기 퓨즈 비트가 상기 제1 값으로 설정되면 상기 제1 어드레스 비트의 상기 제2 부분을 상기 컬럼 어드레스 버퍼로 래치하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 메모리는,상기 퓨즈 비트가 상기 제2 값으로 설정되면 상기 제1 어드레스 비트의 상기 제2 부분을 상기 로우 어드레스 버퍼로 래치하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 메모리는,상기 퓨즈 비트가 상기 제2 값으로 설정되면 상기 제1 어드레스 비트의 상기 제2 부분을 제외하고 상기 제1 어드레스 비트를 래치하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서,상기 제2 모드에서 상기 제1 어드레스 비트의 상기 제2 부분은 사용되지 않는 부분인 스토리지 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 복수의 비트 라인들은 둘 이상의 비트 라인 그룹들로 구분되고, 상기 제1 어드레스 비트의 상기 제2 부분은 상기 둘 이상의 비트 라인 그룹들 중 하나를 지시하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 메모리 셀 어레이는 둘 이상의 서브 페이지들로 구분되고, 상기 제1 어드레스 비트의 상기 제2 부분은 상기 둘 이상의 서브 페이지들 중 하나를 지시하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제1 어드레스 비트의 상기 제2 부분은 제1 기간에 전송되고, 상기 제2 어드레스 비트는 상기 제1 기간과 상이한 제2 기간에 전송되는 스토리지 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제1 어드레스 비트의 상기 제2 부분이 전송되는 기간의 적어도 일부는 액티브 커맨드가 전송되는 기간과 중첩하고, 상기 제2 어드레스 비트가 전송되는 기간의 적어도 일부는 라이트 커맨드 또는 리드 커맨드가 전송되는 기간과 중첩하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>13. 제1 방향으로 배치된 복수의 제1 구동 라인들;상기 제1 방향과 교차하는 제2 방향으로 배치된 복수의 제2 구동 라인들;제1 어드레스 비트의 제1 부분에 기초하여 상기 복수의 제1 구동 라인들 중 동작하는 제1 구동 라인을 선택하는 제1 디코더; 및상기 제1 어드레스 비트의 제2 부분 및 제2 어드레스 비트에 기초하여 상기 복수의 제2 구동 라인들 중 동작하는 제2 구동 라인을 선택하는 제2 디코더를 포함하는 메모리 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 어드레스 비트의 상기 제2 부분과 상기 제2 어드레스 비트가 래치되는 어드레스 버퍼를 더 포함하는 메모리 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 어드레스 비트의 상기 제2 부분을 상기 어드레스 버퍼로 래치하는 어드레스 멀티플렉서를 더 포함하는 메모리 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 어드레스 멀티플렉서는,상기 제1 어드레스 비트의 상기 제1 부분을 상기 제1 어드레스 비트의 상기 제2 부분이 래치되는 상기 어드레스 버퍼와 상이한 어드레스 버퍼로 래치하는 메모리 장치.</claim></claimInfo><claimInfo><claim>17. 제13항에 있어서,상기 제1 어드레스 비트의 상기 제1 부분과 상기 제2 부분은 제1 기간에 수신되고, 상기 제2 어드레스 비트는 상기 제1 기간과 상이한 제2 기간에 수신되는 메모리 장치.</claim></claimInfo><claimInfo><claim>18. 복수의 워드 라인들 중 동작 워드 라인을 지시하는 제1 비트, 복수의 서브 페이지들 중 하나를 지시하는 제2 비트 및 상기 제2 비트에 의해 지시되는 서브 페이지에 포함된 복수의 비트 라인들 중 동작 비트 라인을 지시하는 제3 비트를 생성하는 어드레스 비트 생성부; 및상기 제1 비트 및 상기 제2 비트를 제1 기간에 전송하고, 상기 제3 비트를 제2 기간에 전송하는 어드레스 비트 전송부를 포함하는 컨트롤러.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 어드레스 비트 전송부는,액티브 커맨드를 전송하는 기간의 적어도 일부와 중첩된 기간에 상기 제1 비트 및 상기 제2 비트를 전송하는 컨트롤러.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 어드레스 비트 전송부는,라이트 커맨드 또는 리드 커맨드를 전송하는 기간의 적어도 일부와 중첩된 기간에 상기 제3 비트를 전송하는 컨트롤러.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>LEE, Dong Sop</engName><name>이동섭</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.02</receiptDate><receiptNumber>1-1-2024-0132297-71</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240016308.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b71ad09f21cdd154e6145138ed1ac2b5628c6ab1da0ba9a3fb0a13fc478b9676b8285acd7d063589a5a08796eae3d57c9a887b9c1e1b113b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf34628d86499eb357f42ae3199ad9a10a853556879540f3bc9108130eb1c7f934d973aaeac8b655001c35034464a36e0ddad1ac86884603d3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>