# "+"演算子による4ビット加算器（VF付き）
　VF付き4ビット加算機のコードを図1に示す。  
　4bit加算機は、4bit信号a, bを受け取り、結果をqに出力する。また、オーバーフローフラグをVFに出力する。
4bit加算機はVerilog上で"+"演算子を用いることで実装できる。"+"演算子は2つの数値を加算した値を出力する。

```verilog
module adder_vf(a, b, q, VF);

input [3:0] a, b;
output [3:0] q;
output VF;

assign q = a + b;
assign VF = (a[3] & b[3] & ~q[3]) | (~a[3] & ~b[3] & q[3]);

endmodule
```