TimeQuest Timing Analyzer report for BoardTest
Wed Apr 25 17:54:04 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Hold: 'clk'
 35. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; 6.64 MHz    ; 6.64 MHz        ; clk                             ;                                                       ;
; 1005.03 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+---------------------------------+----------+---------------+
; Clock                           ; Slack    ; End Point TNS ;
+---------------------------------+----------+---------------+
; clk                             ; -149.639 ; -20507.249    ;
; clk_div:U_1HzClkDivider|clk_out ; 0.005    ; 0.000         ;
+---------------------------------+----------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -789.945      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -2.968        ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                          ;
+----------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -149.639 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.726    ;
; -149.293 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.380    ;
; -149.204 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.291    ;
; -149.194 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.281    ;
; -149.167 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.254    ;
; -149.115 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.202    ;
; -149.104 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.191    ;
; -149.080 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.167    ;
; -149.077 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.164    ;
; -149.027 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.114    ;
; -148.980 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.067    ;
; -148.932 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 150.019    ;
; -148.848 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.935    ;
; -148.759 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.846    ;
; -148.755 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.842    ;
; -148.733 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.770    ;
; -148.722 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.809    ;
; -148.709 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.796    ;
; -148.670 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.757    ;
; -148.659 ; pid_pitch_controller:U_Pitch|previous_error[7]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.746    ;
; -148.659 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.746    ;
; -148.651 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.688    ;
; -148.648 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.735    ;
; -148.635 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.722    ;
; -148.632 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.719    ;
; -148.599 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.686    ;
; -148.582 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.669    ;
; -148.544 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.631    ;
; -148.535 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.622    ;
; -148.512 ; pid_pitch_controller:U_Pitch|error[31]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.599    ;
; -148.507 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.545    ;
; -148.500 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.587    ;
; -148.500 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.538    ;
; -148.487 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.574    ;
; -148.476 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.513    ;
; -148.451 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.488    ;
; -148.444 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.481    ;
; -148.409 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.496    ;
; -148.401 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.438    ;
; -148.393 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.431    ;
; -148.388 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.425    ;
; -148.320 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.407    ;
; -148.306 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.343    ;
; -148.283 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.370    ;
; -148.280 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.318    ;
; -148.264 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.351    ;
; -148.237 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.275    ;
; -148.231 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.318    ;
; -148.220 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.307    ;
; -148.214 ; pid_pitch_controller:U_Pitch|previous_error[7]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.301    ;
; -148.203 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.290    ;
; -148.198 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.285    ;
; -148.196 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.283    ;
; -148.193 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.280    ;
; -148.179 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.216    ;
; -148.162 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.200    ;
; -148.155 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.193    ;
; -148.154 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.241    ;
; -148.151 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.189    ;
; -148.143 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.230    ;
; -148.131 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.168    ;
; -148.109 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.196    ;
; -148.106 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.143    ;
; -148.099 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.136    ;
; -148.096 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.183    ;
; -148.072 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.159    ;
; -148.067 ; pid_pitch_controller:U_Pitch|error[31]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.154    ;
; -148.056 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 149.093    ;
; -148.055 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.142    ;
; -148.048 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.135    ;
; -148.048 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.086    ;
; -148.023 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.061    ;
; -148.020 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.107    ;
; -148.009 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.096    ;
; -147.985 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.072    ;
; -147.982 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.069    ;
; -147.976 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 149.014    ;
; -147.935 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 148.973    ;
; -147.932 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 149.019    ;
; -147.892 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 148.930    ;
; -147.886 ; pid_pitch_controller:U_Pitch|previous_error[31]       ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 148.973    ;
; -147.885 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 148.972    ;
; -147.878 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 148.916    ;
; -147.845 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 148.882    ;
; -147.837 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 148.924    ;
; -147.834 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 148.871    ;
; -147.825 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 148.912    ;
; -147.806 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 148.844    ;
; -147.775 ; pid_pitch_controller:U_Pitch|previous_error[7]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 148.862    ;
; -147.764 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 148.851    ;
; -147.763 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 148.800    ;
; -147.738 ; pid_altitude_controller:U_Altitude|previous_error[7]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 148.776    ;
; -147.738 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 148.775    ;
; -147.715 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 148.802    ;
; -147.678 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 148.716    ;
; -147.656 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.003     ; 148.693    ;
; -147.631 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 148.669    ;
; -147.628 ; pid_pitch_controller:U_Pitch|error[31]                ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 148.715    ;
; -147.619 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.002     ; 148.657    ;
; -147.616 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.047      ; 148.703    ;
+----------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.005 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.035      ;
; 0.235 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                    ;
+-------+-----------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:U_Motor_1|pulsecount[0]                   ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd2 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra2 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd1 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra1 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.wd2 ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.wa2 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.748 ; regmap:U_Registers|reg_controller:RegCont|state.rd1 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.766 ; pid_roll_controller:U_Roll|error[0]                 ; pid_roll_controller:U_Roll|previous_error[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.771 ; rangefinder:U_Ranger_Botom|count[23]                ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.907 ; pid_yaw_controller:U_Yaw|error[31]                  ; regmap:U_Registers|quadreg:RegEz|tmp[7]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.914 ; pid_altitude_controller:U_Altitude|error[0]         ; pid_altitude_controller:U_Altitude|previous_error[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.220      ;
; 0.919 ; pid_pitch_controller:U_Pitch|error[0]               ; pid_pitch_controller:U_Pitch|previous_error[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.225      ;
; 0.968 ; regmap:U_Registers|reg_controller:RegCont|state.ra1 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.275      ;
; 1.061 ; motor_pwm:U_Motor_1|clockcount[5]                   ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.364      ;
; 1.083 ; regmap:U_Registers|reg_controller:RegCont|state.wd1 ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.389      ;
; 1.089 ; regmap:U_Registers|reg_controller:RegCont|state.wa1 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.395      ;
; 1.109 ; regmap:U_Registers|reg_controller:RegCont|state.rd2 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.001      ; 1.416      ;
; 1.146 ; quadreg:U_RegAM|tmp[4]                              ; BLED_Blue[0]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.452      ;
; 1.147 ; quadreg:U_RegAM|tmp[2]                              ; BLED_Orange[2]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.163 ; motor_pwm:U_Motor_1|clockcount[5]                   ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.166 ; rangefinder:U_Ranger_Botom|count[12]                ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[8]                   ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|clockcount[3]                   ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[3]                   ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[10]                  ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; quadreg:U_RegAM|tmp[1]                              ; regmap:U_Registers|quadreg:RegAM|tmp[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; motor_pwm:U_Motor_1|clockcount[0]                   ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.176 ; rangefinder:U_Ranger_Botom|count[5]                 ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[3]                 ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[7]                 ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; rangefinder:U_Ranger_Botom|count[0]                 ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; quadreg:U_RegAM|tmp[7]                              ; BLED_Blue[3]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; motor_pwm:U_Motor_1|pulsecount[6]                   ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.186 ; rangefinder:U_Ranger_Botom|count[11]                ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.190 ; rangefinder:U_Ranger_Botom|count[10]                ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.191 ; rangefinder:U_Ranger_Botom|count[9]                 ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.193 ; rangefinder:U_Ranger_Botom|count[13]                ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.195 ; rangefinder:U_Ranger_Botom|count[21]                ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.195 ; quadreg:U_RegAM|tmp[6]                              ; BLED_Blue[2]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.198 ; rangefinder:U_Ranger_Botom|count[14]                ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.504      ;
; 1.199 ; rangefinder:U_Ranger_Botom|count[16]                ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.204 ; rangefinder:U_Ranger_Botom|count[19]                ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.220 ; motor_pwm:U_Motor_1|clockcount[4]                   ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; motor_pwm:U_Motor_1|clockcount[1]                   ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; motor_pwm:U_Motor_1|clockcount[2]                   ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.224 ; motor_pwm:U_Motor_1|clockcount[4]                   ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.527      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[9]                   ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|clockcount[6]                   ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[7]                   ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[2]                   ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[1]                 ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[2]                 ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[5]                   ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[4]                   ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; rangefinder:U_Ranger_Botom|count[4]                 ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; rangefinder:U_Ranger_Botom|count[6]                 ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; motor_pwm:U_Motor_1|pulsecount[11]                  ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.232 ; quadreg:U_RegAM|tmp[5]                              ; BLED_Blue[1]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; rangefinder:U_Ranger_Botom|count[8]                 ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; quadreg:U_RegAM|tmp[3]                              ; regmap:U_Registers|quadreg:RegAM|tmp[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; rangefinder:U_Ranger_Botom|count[18]                ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; pid_roll_controller:U_Roll|error[1]                 ; pid_roll_controller:U_Roll|previous_error[1]          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.542      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.237 ; rangefinder:U_Ranger_Botom|count[15]                ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.543      ;
; 1.238 ; rangefinder:U_Ranger_Botom|count[22]                ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.239 ; rangefinder:U_Ranger_Botom|count[17]                ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.240 ; rangefinder:U_Ranger_Botom|count[20]                ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.247 ; pid_roll_controller:U_Roll|error[7]                 ; pid_roll_controller:U_Roll|previous_error[7]          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.554      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.258 ; pid_altitude_controller:U_Altitude|error[6]         ; pid_altitude_controller:U_Altitude|previous_error[6]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.563      ;
; 1.266 ; pid_roll_controller:U_Roll|error[3]                 ; pid_roll_controller:U_Roll|previous_error[3]          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.573      ;
; 1.329 ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.635      ;
; 1.355 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.664      ;
; 1.355 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.664      ;
; 1.355 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.664      ;
; 1.355 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.664      ;
; 1.355 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.664      ;
+-------+-----------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.729 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.035      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-------------------+------------+---------+---------+------------+-----------------+
; Data Port         ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------------+------------+---------+---------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.428   ; 5.428   ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 6.839   ; 6.839   ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.058   ; 6.058   ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.357   ; 6.357   ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.200   ; 6.200   ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 6.839   ; 6.839   ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.896   ; 5.896   ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 6.447   ; 6.447   ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 6.100   ; 6.100   ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 6.176   ; 6.176   ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.574   ; 6.574   ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.655   ; 5.655   ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 152.187 ; 152.187 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 152.187 ; 152.187 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 9.121   ; 9.121   ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 11.276  ; 11.276  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.051   ; 8.051   ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 8.205   ; 8.205   ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 7.354   ; 7.354   ; Rise       ; clk             ;
+-------------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -4.859 ; -4.859 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -4.649 ; -4.649 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -5.088 ; -5.088 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -5.040 ; -5.040 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -5.177 ; -5.177 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -5.069 ; -5.069 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -4.649 ; -4.649 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -4.813 ; -4.813 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -5.070 ; -5.070 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -5.087 ; -5.087 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -5.433 ; -5.433 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -4.643 ; -4.643 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -4.601 ; -4.601 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -4.662 ; -4.662 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -4.925 ; -4.925 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -5.364 ; -5.364 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -4.601 ; -4.601 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -4.505 ; -4.505 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -4.471 ; -4.471 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.704  ; 9.704  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.704  ; 9.704  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.686  ; 9.686  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.439  ; 8.439  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.684  ; 9.684  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.106  ; 9.106  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.582  ; 8.582  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.912  ; 8.912  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.106  ; 9.106  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.933  ; 8.933  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.402  ; 8.402  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.375  ; 8.375  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.432  ; 8.432  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.404  ; 8.404  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 21.634 ; 21.634 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 21.634 ; 21.634 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 20.005 ; 20.005 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 18.722 ; 18.722 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 19.485 ; 19.485 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 18.723 ; 18.723 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 19.717 ; 19.717 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 18.706 ; 18.706 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 18.489 ; 18.489 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.947  ; 9.947  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 12.259 ; 12.259 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.149  ; 8.149  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.423  ; 8.423  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.158  ; 7.158  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.439  ; 8.439  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.704  ; 9.704  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.686  ; 9.686  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.439  ; 8.439  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.684  ; 9.684  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.582  ; 8.582  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.582  ; 8.582  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.912  ; 8.912  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.106  ; 9.106  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.933  ; 8.933  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.402  ; 8.402  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.375  ; 8.375  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.432  ; 8.432  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.404  ; 8.404  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 8.729  ; 8.729  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 10.022 ; 10.022 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 10.397 ; 10.397 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 10.016 ; 10.016 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 10.238 ; 10.238 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 9.222  ; 9.222  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 8.729  ; 8.729  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 9.661  ; 9.661  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 9.005  ; 9.005  ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.725  ; 8.725  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 10.191 ; 10.191 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.149  ; 8.149  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.423  ; 8.423  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.158  ; 7.158  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Propagation Delay                                                     ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 14.097 ; 14.097 ; 14.097 ; 14.097 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 14.107 ; 14.107 ; 14.107 ; 14.107 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 14.105 ; 14.105 ; 14.105 ; 14.105 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 14.105 ; 14.105 ; 14.105 ; 14.105 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 14.079 ; 14.079 ; 14.079 ; 14.079 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 14.089 ; 14.089 ; 14.089 ; 14.089 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 13.979 ; 13.979 ; 13.979 ; 13.979 ;
+----------------+------------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Minimum Propagation Delay                                             ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 14.097 ; 14.097 ; 14.097 ; 14.097 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 14.107 ; 14.107 ; 14.107 ; 14.107 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 14.105 ; 14.105 ; 14.105 ; 14.105 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 14.105 ; 14.105 ; 14.105 ; 14.105 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 14.079 ; 14.079 ; 14.079 ; 14.079 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 14.089 ; 14.089 ; 14.089 ; 14.089 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 13.979 ; 13.979 ; 13.979 ; 13.979 ;
+----------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.683  ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.052 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.062 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.060 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.060 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 10.034 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 10.044 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.683  ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.683  ;      ; Rise       ; clk             ;
+-------------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.918 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.287 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.297 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 9.295 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.295 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.269 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.279 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.918 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.918 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.683     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.052    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.062    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.060    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.060    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 10.034    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 10.044    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.683     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.683     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.918     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.287     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.297     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 9.295     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.295     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.269     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.279     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.918     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.918     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -45.981 ; -6130.844     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.624   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -532.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -2.000        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                        ;
+---------+------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -45.981 ; pid_pitch_controller:U_Pitch|error[1]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 47.054     ;
; -45.876 ; pid_pitch_controller:U_Pitch|previous_error[2]       ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.949     ;
; -45.860 ; pid_pitch_controller:U_Pitch|error[5]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.933     ;
; -45.836 ; pid_pitch_controller:U_Pitch|error[2]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.909     ;
; -45.836 ; pid_pitch_controller:U_Pitch|error[0]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.909     ;
; -45.832 ; pid_pitch_controller:U_Pitch|previous_error[0]       ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.905     ;
; -45.826 ; pid_pitch_controller:U_Pitch|previous_error[1]       ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.899     ;
; -45.814 ; pid_pitch_controller:U_Pitch|error[1]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.887     ;
; -45.808 ; pid_pitch_controller:U_Pitch|error[3]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.881     ;
; -45.805 ; pid_pitch_controller:U_Pitch|previous_error[3]       ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.878     ;
; -45.760 ; pid_pitch_controller:U_Pitch|error[4]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.833     ;
; -45.749 ; pid_pitch_controller:U_Pitch|error[6]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.822     ;
; -45.732 ; pid_roll_controller:U_Roll|previous_error[0]         ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.790     ;
; -45.730 ; pid_pitch_controller:U_Pitch|error[1]                ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.803     ;
; -45.709 ; pid_pitch_controller:U_Pitch|previous_error[2]       ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.782     ;
; -45.706 ; pid_roll_controller:U_Roll|error[2]                  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.027      ; 46.765     ;
; -45.703 ; pid_roll_controller:U_Roll|previous_error[1]         ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.761     ;
; -45.702 ; pid_pitch_controller:U_Pitch|previous_error[4]       ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.775     ;
; -45.696 ; pid_roll_controller:U_Roll|error[1]                  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.027      ; 46.755     ;
; -45.693 ; pid_pitch_controller:U_Pitch|error[5]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.766     ;
; -45.688 ; pid_pitch_controller:U_Pitch|error[1]                ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.761     ;
; -45.669 ; pid_pitch_controller:U_Pitch|error[2]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.742     ;
; -45.669 ; pid_pitch_controller:U_Pitch|error[0]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.742     ;
; -45.668 ; pid_pitch_controller:U_Pitch|previous_error[6]       ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.741     ;
; -45.668 ; pid_roll_controller:U_Roll|previous_error[2]         ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.726     ;
; -45.665 ; pid_pitch_controller:U_Pitch|previous_error[0]       ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.738     ;
; -45.661 ; pid_roll_controller:U_Roll|error[0]                  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.719     ;
; -45.659 ; pid_pitch_controller:U_Pitch|previous_error[1]       ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.732     ;
; -45.641 ; pid_pitch_controller:U_Pitch|error[3]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.714     ;
; -45.640 ; pid_pitch_controller:U_Pitch|previous_error[5]       ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.713     ;
; -45.638 ; pid_pitch_controller:U_Pitch|previous_error[3]       ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.711     ;
; -45.634 ; pid_roll_controller:U_Roll|previous_error[0]         ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.692     ;
; -45.625 ; pid_pitch_controller:U_Pitch|previous_error[2]       ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.698     ;
; -45.611 ; pid_roll_controller:U_Roll|error[4]                  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.027      ; 46.670     ;
; -45.609 ; pid_pitch_controller:U_Pitch|error[5]                ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.682     ;
; -45.608 ; pid_roll_controller:U_Roll|error[2]                  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.027      ; 46.667     ;
; -45.607 ; pid_pitch_controller:U_Pitch|previous_error[7]       ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.680     ;
; -45.607 ; pid_pitch_controller:U_Pitch|error[7]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.680     ;
; -45.605 ; pid_roll_controller:U_Roll|previous_error[1]         ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.663     ;
; -45.599 ; pid_roll_controller:U_Roll|previous_error[3]         ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.657     ;
; -45.598 ; pid_roll_controller:U_Roll|error[1]                  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.027      ; 46.657     ;
; -45.593 ; pid_pitch_controller:U_Pitch|error[4]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.666     ;
; -45.585 ; pid_pitch_controller:U_Pitch|error[2]                ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.658     ;
; -45.585 ; pid_pitch_controller:U_Pitch|error[0]                ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.658     ;
; -45.583 ; pid_pitch_controller:U_Pitch|previous_error[2]       ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.656     ;
; -45.582 ; pid_pitch_controller:U_Pitch|error[6]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.655     ;
; -45.581 ; pid_pitch_controller:U_Pitch|previous_error[0]       ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.654     ;
; -45.579 ; pid_roll_controller:U_Roll|error[3]                  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.027      ; 46.638     ;
; -45.575 ; pid_pitch_controller:U_Pitch|previous_error[1]       ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.648     ;
; -45.570 ; pid_pitch_controller:U_Pitch|error[31]               ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.643     ;
; -45.570 ; pid_roll_controller:U_Roll|previous_error[2]         ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.628     ;
; -45.567 ; pid_pitch_controller:U_Pitch|error[5]                ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.640     ;
; -45.563 ; pid_roll_controller:U_Roll|error[0]                  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.621     ;
; -45.557 ; pid_pitch_controller:U_Pitch|error[3]                ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.630     ;
; -45.554 ; pid_pitch_controller:U_Pitch|previous_error[3]       ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.627     ;
; -45.543 ; pid_altitude_controller:U_Altitude|error[1]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.571     ;
; -45.543 ; pid_pitch_controller:U_Pitch|error[2]                ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.616     ;
; -45.543 ; pid_pitch_controller:U_Pitch|error[0]                ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.616     ;
; -45.539 ; pid_pitch_controller:U_Pitch|previous_error[0]       ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.612     ;
; -45.535 ; pid_pitch_controller:U_Pitch|previous_error[4]       ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.608     ;
; -45.533 ; pid_pitch_controller:U_Pitch|previous_error[1]       ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.606     ;
; -45.515 ; pid_pitch_controller:U_Pitch|error[3]                ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.588     ;
; -45.513 ; pid_roll_controller:U_Roll|error[4]                  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.027      ; 46.572     ;
; -45.512 ; pid_pitch_controller:U_Pitch|previous_error[3]       ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.585     ;
; -45.509 ; pid_pitch_controller:U_Pitch|error[4]                ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.582     ;
; -45.508 ; pid_altitude_controller:U_Altitude|error[2]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.536     ;
; -45.501 ; pid_pitch_controller:U_Pitch|previous_error[6]       ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.574     ;
; -45.501 ; pid_roll_controller:U_Roll|previous_error[3]         ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.559     ;
; -45.499 ; pid_roll_controller:U_Roll|previous_error[4]         ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.557     ;
; -45.498 ; pid_pitch_controller:U_Pitch|error[6]                ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.571     ;
; -45.491 ; pid_altitude_controller:U_Altitude|error[0]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.519     ;
; -45.481 ; pid_roll_controller:U_Roll|error[3]                  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.027      ; 46.540     ;
; -45.477 ; pid_altitude_controller:U_Altitude|previous_error[0] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.505     ;
; -45.473 ; pid_pitch_controller:U_Pitch|previous_error[5]       ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.546     ;
; -45.467 ; pid_pitch_controller:U_Pitch|error[4]                ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.540     ;
; -45.463 ; pid_altitude_controller:U_Altitude|error[3]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.491     ;
; -45.458 ; pid_roll_controller:U_Roll|previous_error[5]         ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.516     ;
; -45.456 ; pid_pitch_controller:U_Pitch|error[6]                ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.529     ;
; -45.451 ; pid_pitch_controller:U_Pitch|previous_error[4]       ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.524     ;
; -45.440 ; pid_pitch_controller:U_Pitch|previous_error[7]       ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.513     ;
; -45.440 ; pid_pitch_controller:U_Pitch|error[7]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.513     ;
; -45.435 ; pid_altitude_controller:U_Altitude|previous_error[1] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.463     ;
; -45.432 ; pid_altitude_controller:U_Altitude|error[4]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.460     ;
; -45.417 ; pid_pitch_controller:U_Pitch|previous_error[6]       ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.490     ;
; -45.409 ; pid_pitch_controller:U_Pitch|previous_error[4]       ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.482     ;
; -45.404 ; pid_roll_controller:U_Roll|error[5]                  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.027      ; 46.463     ;
; -45.404 ; pid_altitude_controller:U_Altitude|previous_error[2] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.432     ;
; -45.403 ; pid_pitch_controller:U_Pitch|error[31]               ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.476     ;
; -45.401 ; pid_roll_controller:U_Roll|previous_error[4]         ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.459     ;
; -45.397 ; pid_altitude_controller:U_Altitude|error[5]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.425     ;
; -45.389 ; pid_pitch_controller:U_Pitch|previous_error[5]       ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.462     ;
; -45.387 ; pid_pitch_controller:U_Pitch|previous_error[31]      ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.460     ;
; -45.381 ; pid_altitude_controller:U_Altitude|error[7]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.409     ;
; -45.378 ; pid_altitude_controller:U_Altitude|previous_error[3] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.406     ;
; -45.376 ; pid_altitude_controller:U_Altitude|error[1]          ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.004     ; 46.404     ;
; -45.375 ; pid_pitch_controller:U_Pitch|previous_error[6]       ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.448     ;
; -45.360 ; pid_roll_controller:U_Roll|previous_error[5]         ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.026      ; 46.418     ;
; -45.356 ; pid_pitch_controller:U_Pitch|previous_error[7]       ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.429     ;
; -45.356 ; pid_pitch_controller:U_Pitch|error[7]                ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.041      ; 46.429     ;
; -45.353 ; pid_roll_controller:U_Roll|error[6]                  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.027      ; 46.412     ;
+---------+------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.624 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.408      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.250 ; pid_roll_controller:U_Roll|error[0]                   ; pid_roll_controller:U_Roll|previous_error[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.315 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.468      ;
; 0.328 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; pid_yaw_controller:U_Yaw|error[31]                    ; regmap:U_Registers|quadreg:RegEz|tmp[7]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.332 ; pid_altitude_controller:U_Altitude|error[0]           ; pid_altitude_controller:U_Altitude|previous_error[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; pid_pitch_controller:U_Pitch|error[0]                 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.342 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.343 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.355 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.001      ; 0.509      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; quadreg:U_RegAM|tmp[1]                                ; regmap:U_Registers|quadreg:RegAM|tmp[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; quadreg:U_RegAM|tmp[7]                                ; BLED_Blue[3]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; quadreg:U_RegAM|tmp[4]                                ; BLED_Blue[0]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; quadreg:U_RegAM|tmp[2]                                ; BLED_Orange[2]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; quadreg:U_RegAM|tmp[6]                                ; BLED_Blue[2]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; quadreg:U_RegAM|tmp[5]                                ; BLED_Blue[1]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; quadreg:U_RegAM|tmp[3]                                ; regmap:U_Registers|quadreg:RegAM|tmp[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.413 ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.421 ; pid_roll_controller:U_Roll|error[1]                   ; pid_roll_controller:U_Roll|previous_error[1]          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.574      ;
; 0.429 ; pid_roll_controller:U_Roll|error[7]                   ; pid_roll_controller:U_Roll|previous_error[7]          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.582      ;
; 0.436 ; pid_altitude_controller:U_Altitude|error[6]           ; pid_altitude_controller:U_Altitude|previous_error[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.588      ;
; 0.438 ; pid_roll_controller:U_Roll|error[3]                   ; pid_roll_controller:U_Roll|previous_error[3]          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.591      ;
; 0.448 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.453 ; motor_pwm:U_Motor_1|pulsecount[1]                     ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.456 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.606      ;
; 0.475 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.626      ;
; 0.478 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.629      ;
; 0.493 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; regmap:U_Registers|quadreg:RegZD|tmp[7]               ; pid_yaw_controller:U_Yaw|error[31]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; quadreg:U_RegAM|tmp[1]                                ; BLED_Orange[2]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.408      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.323  ; 2.323  ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 3.098  ; 3.098  ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.696  ; 2.696  ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.706  ; 2.706  ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.658  ; 2.658  ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.098  ; 3.098  ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.524  ; 2.524  ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.751  ; 2.751  ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.602  ; 2.602  ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.656  ; 2.656  ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.686  ; 2.686  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.403  ; 2.403  ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 48.324 ; 48.324 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 48.324 ; 48.324 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 3.521  ; 3.521  ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 4.154  ; 4.154  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 3.191  ; 3.191  ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 3.358  ; 3.358  ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 3.067  ; 3.067  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.125 ; -2.125 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.042 ; -2.042 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.253 ; -2.253 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.247 ; -2.247 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.309 ; -2.309 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.282 ; -2.282 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.042 ; -2.042 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.139 ; -2.139 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.242 ; -2.242 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.248 ; -2.248 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.313 ; -2.313 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.041 ; -2.041 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.113 ; -2.113 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.158 ; -2.158 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.204 ; -2.204 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.353 ; -2.353 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.113 ; -2.113 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.048 ; -2.048 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.256 ; 4.256 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.256 ; 4.256 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.251 ; 4.251 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.888 ; 3.888 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.249 ; 4.249 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.084 ; 4.084 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.914 ; 3.914 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.004 ; 4.004 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.084 ; 4.084 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.014 ; 4.014 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.814 ; 3.814 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.792 ; 3.792 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.833 ; 3.833 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.814 ; 3.814 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.920 ; 7.920 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 7.920 ; 7.920 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 7.304 ; 7.304 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 6.851 ; 6.851 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 7.162 ; 7.162 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.017 ; 7.017 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 7.227 ; 7.227 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 6.913 ; 6.913 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 6.752 ; 6.752 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 4.246 ; 4.246 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.974 ; 4.974 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.758 ; 3.758 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.871 ; 3.871 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.212 ; 3.212 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.888 ; 3.888 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.256 ; 4.256 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.251 ; 4.251 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.888 ; 3.888 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.249 ; 4.249 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.914 ; 3.914 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.914 ; 3.914 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.004 ; 4.004 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.084 ; 4.084 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.014 ; 4.014 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.814 ; 3.814 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.792 ; 3.792 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.833 ; 3.833 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.814 ; 3.814 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.946 ; 3.946 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.356 ; 4.356 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.473 ; 4.473 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.357 ; 4.357 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.347 ; 4.347 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.055 ; 4.055 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.946 ; 3.946 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.210 ; 4.210 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.984 ; 3.984 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.898 ; 3.898 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.323 ; 4.323 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.758 ; 3.758 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.871 ; 3.871 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.212 ; 3.212 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 6.136 ; 6.136 ; 6.136 ; 6.136 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 6.136 ; 6.136 ; 6.136 ; 6.136 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 6.126 ; 6.126 ; 6.126 ; 6.126 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
+----------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 6.136 ; 6.136 ; 6.136 ; 6.136 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 6.136 ; 6.136 ; 6.136 ; 6.136 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 6.126 ; 6.126 ; 6.126 ; 6.126 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
+----------------+------------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.165 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.278 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.288 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.281 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.281 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.261 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.271 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.165 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.165 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.945 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.058 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.068 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.061 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.061 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.041 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.051 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.945 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.945 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.165     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.278     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.288     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.281     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.281     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.261     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.271     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.165     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.165     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.945     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.058     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.068     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.061     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.061     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.041     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.051     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.945     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.945     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+------------+-------+----------+---------+---------------------+
; Clock                            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -149.639   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -149.639   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.005      ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -20507.249 ; 0.0   ; 0.0      ; 0.0     ; -792.913            ;
;  clk                             ; -20507.249 ; 0.000 ; N/A      ; N/A     ; -789.945            ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.000      ; 0.000 ; N/A      ; N/A     ; -2.968              ;
+----------------------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-------------------+------------+---------+---------+------------+-----------------+
; Data Port         ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------------+------------+---------+---------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.428   ; 5.428   ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 6.839   ; 6.839   ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.058   ; 6.058   ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.357   ; 6.357   ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.200   ; 6.200   ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 6.839   ; 6.839   ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.896   ; 5.896   ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 6.447   ; 6.447   ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 6.100   ; 6.100   ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 6.176   ; 6.176   ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.574   ; 6.574   ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.655   ; 5.655   ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 152.187 ; 152.187 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 152.187 ; 152.187 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 9.121   ; 9.121   ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 11.276  ; 11.276  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.051   ; 8.051   ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 8.205   ; 8.205   ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 7.354   ; 7.354   ; Rise       ; clk             ;
+-------------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.125 ; -2.125 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.042 ; -2.042 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.253 ; -2.253 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.247 ; -2.247 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.309 ; -2.309 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.282 ; -2.282 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.042 ; -2.042 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.139 ; -2.139 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.242 ; -2.242 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.248 ; -2.248 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.313 ; -2.313 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.041 ; -2.041 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.113 ; -2.113 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.158 ; -2.158 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.204 ; -2.204 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.353 ; -2.353 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.113 ; -2.113 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.048 ; -2.048 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.704  ; 9.704  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.704  ; 9.704  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.686  ; 9.686  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.439  ; 8.439  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.684  ; 9.684  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.106  ; 9.106  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.582  ; 8.582  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.912  ; 8.912  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.106  ; 9.106  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.933  ; 8.933  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.402  ; 8.402  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.375  ; 8.375  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.432  ; 8.432  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.404  ; 8.404  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 21.634 ; 21.634 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 21.634 ; 21.634 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 20.005 ; 20.005 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 18.722 ; 18.722 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 19.485 ; 19.485 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 18.723 ; 18.723 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 19.717 ; 19.717 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 18.706 ; 18.706 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 18.489 ; 18.489 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.947  ; 9.947  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 12.259 ; 12.259 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.149  ; 8.149  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.423  ; 8.423  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.158  ; 7.158  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.888 ; 3.888 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.256 ; 4.256 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.251 ; 4.251 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.888 ; 3.888 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.249 ; 4.249 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.914 ; 3.914 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.914 ; 3.914 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.004 ; 4.004 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.084 ; 4.084 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.014 ; 4.014 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.814 ; 3.814 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.792 ; 3.792 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.833 ; 3.833 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.814 ; 3.814 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.946 ; 3.946 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.356 ; 4.356 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.473 ; 4.473 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.357 ; 4.357 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.347 ; 4.347 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.055 ; 4.055 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.946 ; 3.946 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.210 ; 4.210 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.984 ; 3.984 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.898 ; 3.898 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.323 ; 4.323 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.758 ; 3.758 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.871 ; 3.871 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.212 ; 3.212 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Progagation Delay                                                     ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 14.097 ; 14.097 ; 14.097 ; 14.097 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 14.107 ; 14.107 ; 14.107 ; 14.107 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 14.105 ; 14.105 ; 14.105 ; 14.105 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 14.105 ; 14.105 ; 14.105 ; 14.105 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 14.079 ; 14.079 ; 14.079 ; 14.079 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 14.089 ; 14.089 ; 14.089 ; 14.089 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 13.979 ; 13.979 ; 13.979 ; 13.979 ;
+----------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Progagation Delay                                         ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 6.136 ; 6.136 ; 6.136 ; 6.136 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 6.136 ; 6.136 ; 6.136 ; 6.136 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 6.126 ; 6.126 ; 6.126 ; 6.126 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
+----------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 619   ; 619  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 261   ; 261  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Wed Apr 25 17:53:56 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Ignored assignments for entity "SPI_Slave" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity SPI_Slave -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity SPI_Slave -section_id "Root Region" was ignored
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -149.639
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:  -149.639    -20507.249 clk 
    Info:     0.005         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -789.945 clk 
    Info:    -0.742        -2.968 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -45.981
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -45.981     -6130.844 clk 
    Info:     0.624         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380      -532.380 clk 
    Info:    -0.500        -2.000 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 296 megabytes
    Info: Processing ended: Wed Apr 25 17:54:04 2012
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


