// Generated by CIRCT firtool-1.62.1-1-gdf5ed6ea5
module InstructionDecoder(
  input         clock,
                reset,
  input  [31:0] input_0,
  output [5:0]  output_0
);

  wire [29:0] output_invInputs = ~(input_0[31:2]);
  wire [6:0]  _output_andMatrixOutputs_T_9 =
    {input_0[0],
     input_0[1],
     input_0[2],
     output_invInputs[1],
     input_0[4],
     output_invInputs[3],
     output_invInputs[4]};
  wire [15:0] _output_andMatrixOutputs_T_15 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     output_invInputs[1],
     input_0[4],
     input_0[5],
     output_invInputs[4],
     output_invInputs[10],
     output_invInputs[11],
     output_invInputs[23],
     output_invInputs[24],
     output_invInputs[25],
     output_invInputs[26],
     output_invInputs[27],
     output_invInputs[28],
     output_invInputs[29]};
  wire [15:0] _output_andMatrixOutputs_T_20 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     input_0[3],
     input_0[4],
     input_0[5],
     output_invInputs[4],
     output_invInputs[10],
     output_invInputs[11],
     output_invInputs[12],
     output_invInputs[23],
     output_invInputs[24],
     output_invInputs[25],
     output_invInputs[26],
     output_invInputs[27],
     output_invInputs[29]};
  wire [9:0]  _output_andMatrixOutputs_T_21 =
    {input_0[0],
     input_0[1],
     input_0[2],
     output_invInputs[1],
     output_invInputs[2],
     input_0[5],
     input_0[6],
     output_invInputs[10],
     output_invInputs[11],
     output_invInputs[12]};
  wire [6:0]  _output_andMatrixOutputs_T_22 =
    {input_0[0],
     input_0[1],
     input_0[2],
     input_0[3],
     output_invInputs[2],
     input_0[5],
     input_0[6]};
  wire [15:0] _output_andMatrixOutputs_T_27 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     output_invInputs[1],
     input_0[4],
     output_invInputs[3],
     output_invInputs[4],
     input_0[12],
     output_invInputs[11],
     output_invInputs[12],
     output_invInputs[24],
     output_invInputs[25],
     output_invInputs[26],
     output_invInputs[27],
     output_invInputs[28],
     output_invInputs[29]};
  wire [15:0] _output_andMatrixOutputs_T_30 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     input_0[3],
     input_0[4],
     output_invInputs[4],
     input_0[12],
     output_invInputs[11],
     output_invInputs[12],
     output_invInputs[23],
     output_invInputs[24],
     output_invInputs[25],
     output_invInputs[26],
     output_invInputs[27],
     output_invInputs[28],
     output_invInputs[29]};
  wire [15:0] _output_andMatrixOutputs_T_40 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     output_invInputs[1],
     input_0[4],
     input_0[5],
     output_invInputs[4],
     output_invInputs[10],
     input_0[13],
     output_invInputs[23],
     output_invInputs[24],
     output_invInputs[25],
     output_invInputs[26],
     output_invInputs[27],
     output_invInputs[28],
     output_invInputs[29]};
  wire [8:0]  _output_andMatrixOutputs_T_44 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     output_invInputs[1],
     output_invInputs[3],
     output_invInputs[4],
     output_invInputs[10],
     output_invInputs[11],
     input_0[14]};
  wire [8:0]  _output_andMatrixOutputs_T_51 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     output_invInputs[1],
     output_invInputs[2],
     input_0[5],
     input_0[6],
     input_0[12],
     input_0[14]};
  wire [8:0]  _output_andMatrixOutputs_T_53 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     output_invInputs[1],
     input_0[4],
     output_invInputs[3],
     output_invInputs[4],
     input_0[13],
     input_0[14]};
  wire [9:0]  _output_andMatrixOutputs_T_55 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     output_invInputs[1],
     input_0[4],
     output_invInputs[3],
     output_invInputs[4],
     input_0[12],
     input_0[13],
     input_0[14]};
  wire [16:0] _output_andMatrixOutputs_T_58 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     input_0[3],
     input_0[4],
     input_0[5],
     output_invInputs[4],
     output_invInputs[10],
     output_invInputs[11],
     output_invInputs[12],
     output_invInputs[23],
     output_invInputs[24],
     output_invInputs[25],
     output_invInputs[26],
     output_invInputs[27],
     input_0[30],
     output_invInputs[29]};
  wire [16:0] _output_andMatrixOutputs_T_61 =
    {input_0[0],
     input_0[1],
     output_invInputs[0],
     output_invInputs[1],
     input_0[4],
     input_0[5],
     output_invInputs[4],
     input_0[12],
     output_invInputs[11],
     input_0[14],
     output_invInputs[23],
     output_invInputs[24],
     output_invInputs[25],
     output_invInputs[26],
     output_invInputs[27],
     input_0[30],
     output_invInputs[29]};
  assign output_0 =
    {|{&{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         output_invInputs[10]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         output_invInputs[10],
         output_invInputs[11],
         output_invInputs[12]},
       &_output_andMatrixOutputs_T_9,
       &_output_andMatrixOutputs_T_20,
       &_output_andMatrixOutputs_T_21,
       &_output_andMatrixOutputs_T_22,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         input_0[3],
         input_0[4],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         input_0[13],
         output_invInputs[12]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         input_0[14],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         input_0[3],
         input_0[4],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         input_0[14],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[29]}},
     |{&{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         output_invInputs[3],
         output_invInputs[4],
         output_invInputs[10]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         output_invInputs[3],
         output_invInputs[4],
         output_invInputs[11]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         output_invInputs[4],
         output_invInputs[12]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         output_invInputs[10],
         output_invInputs[11],
         output_invInputs[12],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[29]},
       &_output_andMatrixOutputs_T_15,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         output_invInputs[10],
         output_invInputs[11],
         output_invInputs[12],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &_output_andMatrixOutputs_T_21,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         input_0[3],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         input_0[14],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[29]},
       &_output_andMatrixOutputs_T_55,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         input_0[12],
         input_0[13],
         input_0[14],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]}},
     |{&_output_andMatrixOutputs_T_9,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         input_0[3],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         output_invInputs[10],
         output_invInputs[11],
         output_invInputs[12]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         input_0[5],
         output_invInputs[4],
         output_invInputs[12]},
       &_output_andMatrixOutputs_T_22,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         output_invInputs[3],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11]},
       &_output_andMatrixOutputs_T_30,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         input_0[12],
         output_invInputs[12],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &_output_andMatrixOutputs_T_40,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         input_0[5],
         input_0[6],
         output_invInputs[10],
         input_0[14]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         input_0[3],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         input_0[14],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         input_0[14],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         output_invInputs[3],
         output_invInputs[4],
         output_invInputs[10],
         input_0[13],
         input_0[14]},
       &_output_andMatrixOutputs_T_55,
       &_output_andMatrixOutputs_T_58},
     |{&{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         output_invInputs[4],
         output_invInputs[10],
         output_invInputs[12]},
       &_output_andMatrixOutputs_T_9,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         input_0[5],
         output_invInputs[11],
         output_invInputs[12]},
       &_output_andMatrixOutputs_T_22,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         input_0[3],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         output_invInputs[12],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[3],
         output_invInputs[4],
         input_0[13],
         output_invInputs[12]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         input_0[13]},
       &_output_andMatrixOutputs_T_40,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         input_0[13],
         output_invInputs[12],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &_output_andMatrixOutputs_T_44,
       &_output_andMatrixOutputs_T_51,
       &_output_andMatrixOutputs_T_58,
       &_output_andMatrixOutputs_T_61},
     |{&{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         output_invInputs[10],
         output_invInputs[11]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         input_0[5],
         output_invInputs[4],
         output_invInputs[10],
         output_invInputs[11],
         output_invInputs[12]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         output_invInputs[12],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &_output_andMatrixOutputs_T_21,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         input_0[6],
         output_invInputs[5],
         output_invInputs[6],
         output_invInputs[7],
         output_invInputs[8],
         output_invInputs[9],
         output_invInputs[10],
         output_invInputs[11],
         output_invInputs[12],
         output_invInputs[13],
         output_invInputs[14],
         output_invInputs[15],
         output_invInputs[16],
         output_invInputs[17],
         output_invInputs[19],
         output_invInputs[20],
         output_invInputs[21],
         output_invInputs[22],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         output_invInputs[3],
         output_invInputs[4],
         input_0[12],
         output_invInputs[12]},
       &_output_andMatrixOutputs_T_27,
       &_output_andMatrixOutputs_T_30,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         input_0[12],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         input_0[5],
         input_0[6],
         input_0[12],
         output_invInputs[11]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         output_invInputs[4],
         input_0[12],
         input_0[13],
         output_invInputs[12]},
       &_output_andMatrixOutputs_T_44,
       &_output_andMatrixOutputs_T_53,
       &_output_andMatrixOutputs_T_58,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         input_0[3],
         input_0[4],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         input_0[14],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         input_0[30],
         output_invInputs[29]}},
     |{&{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         output_invInputs[3],
         output_invInputs[4],
         output_invInputs[10],
         output_invInputs[11]},
       &{input_0[0],
         input_0[1],
         input_0[2],
         output_invInputs[1],
         input_0[4],
         output_invInputs[4]},
       &_output_andMatrixOutputs_T_15,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         output_invInputs[10],
         output_invInputs[12],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         output_invInputs[4],
         output_invInputs[11],
         output_invInputs[12],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &_output_andMatrixOutputs_T_20,
       &_output_andMatrixOutputs_T_21,
       &_output_andMatrixOutputs_T_27,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         input_0[3],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         output_invInputs[10],
         input_0[13]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         input_0[5],
         output_invInputs[4],
         input_0[13],
         output_invInputs[12]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         output_invInputs[3],
         output_invInputs[4],
         output_invInputs[11],
         input_0[14]},
       &_output_andMatrixOutputs_T_51,
       &_output_andMatrixOutputs_T_53,
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         output_invInputs[2],
         input_0[5],
         input_0[6],
         input_0[13],
         input_0[14]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         input_0[5],
         input_0[6],
         output_invInputs[5],
         output_invInputs[6],
         output_invInputs[7],
         output_invInputs[8],
         output_invInputs[9],
         output_invInputs[10],
         output_invInputs[11],
         output_invInputs[12],
         output_invInputs[13],
         output_invInputs[14],
         output_invInputs[15],
         output_invInputs[16],
         output_invInputs[17],
         input_0[20],
         output_invInputs[19],
         output_invInputs[20],
         output_invInputs[21],
         output_invInputs[22],
         output_invInputs[23],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         output_invInputs[28],
         output_invInputs[29]},
       &{input_0[0],
         input_0[1],
         output_invInputs[0],
         output_invInputs[1],
         input_0[4],
         output_invInputs[3],
         output_invInputs[4],
         input_0[12],
         output_invInputs[11],
         input_0[14],
         output_invInputs[24],
         output_invInputs[25],
         output_invInputs[26],
         output_invInputs[27],
         input_0[30],
         output_invInputs[29]},
       &_output_andMatrixOutputs_T_61}};
endmodule