Timing Analyzer report for Cache
Sat Dec 27 18:55:41 2025
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50'
 13. Slow 1200mV 85C Model Hold: 'clk_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_50'
 22. Slow 1200mV 0C Model Hold: 'clk_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_50'
 30. Fast 1200mV 0C Model Hold: 'clk_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; Cache                                                   ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE22F17C6                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.6%      ;
;     Processors 3-10        ;   1.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 138.7 MHz ; 138.7 MHz       ; clk_50     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk_50 ; -6.210 ; -1830.620         ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_50 ; 0.342 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_50 ; -3.000 ; -537.000                        ;
+--------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                                                ;
+--------+------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -6.210 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.268      ; 7.473      ;
; -6.043 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 7.283      ;
; -6.034 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.318      ; 7.347      ;
; -6.033 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.257      ; 7.285      ;
; -5.989 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.318      ; 7.302      ;
; -5.978 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.243      ;
; -5.968 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 1.000        ; 0.274      ; 7.237      ;
; -5.956 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.318      ; 7.269      ;
; -5.942 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 1.000        ; 0.272      ; 7.209      ;
; -5.928 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.274      ; 7.197      ;
; -5.912 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 1.000        ; 0.272      ; 7.179      ;
; -5.908 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.173      ;
; -5.897 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[1]  ; clk_50       ; clk_50      ; 1.000        ; 0.268      ; 7.160      ;
; -5.890 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[30] ; clk_50       ; clk_50      ; 1.000        ; 0.272      ; 7.157      ;
; -5.887 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[20] ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 7.147      ;
; -5.871 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[27] ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 7.132      ;
; -5.866 ; cpu_req_addr[5]                    ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.234      ; 7.095      ;
; -5.865 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[16] ; clk_50       ; clk_50      ; 1.000        ; 0.274      ; 7.134      ;
; -5.865 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[19] ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 7.126      ;
; -5.857 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[11] ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 7.118      ;
; -5.857 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.307      ; 7.159      ;
; -5.845 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[15] ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 7.165      ;
; -5.812 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.307      ; 7.114      ;
; -5.801 ; cpu_req_addr[5]                    ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.259      ; 7.055      ;
; -5.796 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 7.082      ;
; -5.791 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 7.049      ;
; -5.765 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 7.021      ;
; -5.761 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.307      ; 7.063      ;
; -5.757 ; cache:cache_inst|dirty_array[24]   ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.076     ; 6.676      ;
; -5.750 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[12] ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 7.010      ;
; -5.747 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 7.033      ;
; -5.746 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[31] ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 7.066      ;
; -5.741 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 6.999      ;
; -5.735 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 6.991      ;
; -5.732 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[23] ; clk_50       ; clk_50      ; 1.000        ; 0.272      ; 6.999      ;
; -5.731 ; cpu_req_addr[5]                    ; cache:cache_inst|mshr_victim[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.259      ; 6.985      ;
; -5.728 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[22] ; clk_50       ; clk_50      ; 1.000        ; 0.272      ; 6.995      ;
; -5.727 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[3]  ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 6.988      ;
; -5.726 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[21] ; clk_50       ; clk_50      ; 1.000        ; 0.272      ; 6.993      ;
; -5.720 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[1]  ; clk_50       ; clk_50      ; 1.000        ; 0.257      ; 6.972      ;
; -5.713 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[7]  ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 7.033      ;
; -5.713 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[30] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 6.969      ;
; -5.711 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[28] ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 7.031      ;
; -5.710 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 7.030      ;
; -5.710 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[20] ; clk_50       ; clk_50      ; 1.000        ; 0.254      ; 6.959      ;
; -5.705 ; cache:cache_inst|dirty_array[24]   ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 6.643      ;
; -5.705 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[29] ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 7.025      ;
; -5.695 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[13] ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 6.955      ;
; -5.694 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[27] ; clk_50       ; clk_50      ; 1.000        ; 0.255      ; 6.944      ;
; -5.688 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[16] ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 6.946      ;
; -5.688 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[19] ; clk_50       ; clk_50      ; 1.000        ; 0.255      ; 6.938      ;
; -5.678 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 6.939      ;
; -5.672 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[5]  ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 6.933      ;
; -5.664 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[10] ; clk_50       ; clk_50      ; 1.000        ; 0.274      ; 6.933      ;
; -5.662 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[11] ; clk_50       ; clk_50      ; 1.000        ; 0.255      ; 6.912      ;
; -5.652 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 6.956      ;
; -5.650 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[15] ; clk_50       ; clk_50      ; 1.000        ; 0.314      ; 6.959      ;
; -5.643 ; cache:cache_inst|tag_array[26][11] ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.257      ; 6.895      ;
; -5.629 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.268      ; 6.892      ;
; -5.619 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[8]  ; clk_50       ; clk_50      ; 1.000        ; 0.274      ; 6.888      ;
; -5.607 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 6.911      ;
; -5.603 ; cache:cache_inst|tag_array[25][1]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.294      ; 6.892      ;
; -5.603 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 6.907      ;
; -5.596 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 6.852      ;
; -5.580 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.268      ; 6.843      ;
; -5.580 ; cache:cache_inst|tag_array[25][9]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.294      ; 6.869      ;
; -5.579 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; 0.274      ; 6.848      ;
; -5.574 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 6.878      ;
; -5.569 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[31] ; clk_50       ; clk_50      ; 1.000        ; 0.314      ; 6.878      ;
; -5.560 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 6.818      ;
; -5.558 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 6.862      ;
; -5.555 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[12] ; clk_50       ; clk_50      ; 1.000        ; 0.254      ; 6.804      ;
; -5.554 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 6.846      ;
; -5.547 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 6.803      ;
; -5.544 ; cpu_req_addr[7]                    ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 6.802      ;
; -5.541 ; cache:cache_inst|tag_array[7][5]   ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.257      ; 6.793      ;
; -5.539 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[23] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 6.795      ;
; -5.535 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[22] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 6.791      ;
; -5.533 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[21] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 6.789      ;
; -5.532 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[3]  ; clk_50       ; clk_50      ; 1.000        ; 0.255      ; 6.782      ;
; -5.530 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 6.788      ;
; -5.528 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[29] ; clk_50       ; clk_50      ; 1.000        ; 0.314      ; 6.837      ;
; -5.526 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|mshr_victim[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 6.782      ;
; -5.525 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 6.829      ;
; -5.523 ; cache:cache_inst|tag_array[26][11] ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.307      ; 6.825      ;
; -5.521 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[28] ; clk_50       ; clk_50      ; 1.000        ; 0.314      ; 6.830      ;
; -5.521 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 1.000        ; 0.314      ; 6.830      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[3]  ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[1]  ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[14]  ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[11]  ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[13]  ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[5]   ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[3]   ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[4]   ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[6]   ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[9]   ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
; -5.520 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[7]   ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 6.815      ;
+--------+------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                                              ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; cache:cache_inst|dirty_array[15] ; cache:cache_inst|dirty_array[15] ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; cache:cache_inst|dirty_array[7]  ; cache:cache_inst|dirty_array[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; cache:cache_inst|dirty_array[25] ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; cache:cache_inst|dirty_array[28] ; cache:cache_inst|dirty_array[28] ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; cache:cache_inst|dirty_array[29] ; cache:cache_inst|dirty_array[29] ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; cache:cache_inst|dirty_array[31] ; cache:cache_inst|dirty_array[31] ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; cache:cache_inst|dirty_array[2]  ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; cache:cache_inst|dirty_array[18] ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; cache:cache_inst|dirty_array[26] ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; cache:cache_inst|cpu_req_ready   ; cache:cache_inst|cpu_req_ready   ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|mshr_valid      ; cache:cache_inst|mshr_valid      ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|mshr_wb_pending ; cache:cache_inst|mshr_wb_pending ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[12] ; cache:cache_inst|dirty_array[12] ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[13] ; cache:cache_inst|dirty_array[13] ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[11] ; cache:cache_inst|dirty_array[11] ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[10] ; cache:cache_inst|dirty_array[10] ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[8]  ; cache:cache_inst|dirty_array[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[9]  ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[0]  ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[3]  ; cache:cache_inst|dirty_array[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[1]  ; cache:cache_inst|dirty_array[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[4]  ; cache:cache_inst|dirty_array[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[5]  ; cache:cache_inst|dirty_array[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[16] ; cache:cache_inst|dirty_array[16] ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[17] ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[19] ; cache:cache_inst|dirty_array[19] ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[24] ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[27] ; cache:cache_inst|dirty_array[27] ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cache:cache_inst|dirty_array[20] ; cache:cache_inst|dirty_array[20] ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; cache:cache_inst|dirty_array[14] ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; cache:cache_inst|dirty_array[6]  ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; cache:cache_inst|dirty_array[21] ; cache:cache_inst|dirty_array[21] ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; cache:cache_inst|dirty_array[22] ; cache:cache_inst|dirty_array[22] ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; cache:cache_inst|dirty_array[23] ; cache:cache_inst|dirty_array[23] ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; cache:cache_inst|dirty_array[30] ; cache:cache_inst|dirty_array[30] ; clk_50       ; clk_50      ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; hit_cnt[0]                       ; hit_cnt[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; miss_cnt[0]                      ; miss_cnt[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[6]  ; cache:cache_inst|valid_array[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[14] ; cache:cache_inst|valid_array[14] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[30] ; cache:cache_inst|valid_array[30] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[22] ; cache:cache_inst|valid_array[22] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[2]  ; cache:cache_inst|valid_array[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[10] ; cache:cache_inst|valid_array[10] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[18] ; cache:cache_inst|valid_array[18] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[26] ; cache:cache_inst|valid_array[26] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[7]  ; cache:cache_inst|valid_array[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[23] ; cache:cache_inst|valid_array[23] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[5]  ; cache:cache_inst|valid_array[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[13] ; cache:cache_inst|valid_array[13] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[21] ; cache:cache_inst|valid_array[21] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[0]  ; cache:cache_inst|valid_array[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[28] ; cache:cache_inst|valid_array[28] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[4]  ; cache:cache_inst|valid_array[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[12] ; cache:cache_inst|valid_array[12] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cache:cache_inst|valid_array[20] ; cache:cache_inst|valid_array[20] ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mem_busy                         ; mem_busy                         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cpu_req_addr[6]                  ; cpu_req_addr[6]                  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[9]  ; cache:cache_inst|valid_array[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[1]  ; cache:cache_inst|valid_array[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[25] ; cache:cache_inst|valid_array[25] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[17] ; cache:cache_inst|valid_array[17] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[29] ; cache:cache_inst|valid_array[29] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[8]  ; cache:cache_inst|valid_array[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[16] ; cache:cache_inst|valid_array[16] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[24] ; cache:cache_inst|valid_array[24] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[3]  ; cache:cache_inst|valid_array[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[11] ; cache:cache_inst|valid_array[11] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[27] ; cache:cache_inst|valid_array[27] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[19] ; cache:cache_inst|valid_array[19] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[15] ; cache:cache_inst|valid_array[15] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cache:cache_inst|valid_array[31] ; cache:cache_inst|valid_array[31] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; cnt[0]                           ; cnt[0]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.580      ;
; 0.372 ; cache:cache_inst|lfsr[11]        ; cache:cache_inst|lfsr[12]        ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.590      ;
; 0.372 ; cache:cache_inst|lfsr[7]         ; cache:cache_inst|lfsr[8]         ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.590      ;
; 0.373 ; cache:cache_inst|lfsr[15]        ; cache:cache_inst|lfsr[0]         ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.591      ;
; 0.374 ; cache:cache_inst|lfsr[9]         ; cache:cache_inst|lfsr[10]        ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; cache:cache_inst|lfsr[8]         ; cache:cache_inst|lfsr[9]         ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; cache:cache_inst|lfsr[3]         ; cache:cache_inst|lfsr[4]         ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; cache:cache_inst|lfsr[6]         ; cache:cache_inst|lfsr[7]         ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; cache:cache_inst|lfsr[5]         ; cache:cache_inst|lfsr[6]         ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.594      ;
; 0.384 ; mem_delay[5]                     ; mem_delay[5]                     ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.603      ;
; 0.390 ; cnt[12]                          ; cnt[12]                          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.609      ;
; 0.430 ; cpu_req_addr[19]                 ; cache:cache_inst|mshr_block[14]  ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.026      ;
; 0.437 ; cpu_req_addr[10]                 ; cache:cache_inst|mshr_block[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.033      ;
; 0.455 ; cpu_req_addr[8]                  ; cache:cache_inst|mshr_block[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.439      ; 1.051      ;
; 0.474 ; cache:cache_inst|lfsr[4]         ; cache:cache_inst|lfsr[5]         ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.692      ;
; 0.476 ; cache:cache_inst|lfsr[14]        ; cache:cache_inst|lfsr[15]        ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.694      ;
; 0.483 ; cache:cache_inst|lfsr[13]        ; cache:cache_inst|lfsr[14]        ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.701      ;
; 0.483 ; cache:cache_inst|lfsr[10]        ; cache:cache_inst|lfsr[0]         ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.701      ;
; 0.484 ; cache:cache_inst|lfsr[12]        ; cache:cache_inst|lfsr[13]        ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.702      ;
; 0.491 ; mem_delay[4]                     ; mem_resp_valid                   ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.710      ;
; 0.518 ; cache:cache_inst|lfsr[2]         ; cache:cache_inst|lfsr[3]         ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.736      ;
; 0.525 ; cache:cache_inst|lfsr[10]        ; cache:cache_inst|lfsr[11]        ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.743      ;
; 0.553 ; cnt[8]                           ; cnt[8]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; cnt[12]                          ; cpu_req_addr[7]                  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.773      ;
; 0.555 ; cnt[9]                           ; cnt[9]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.774      ;
; 0.557 ; cnt[3]                           ; cnt[3]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; miss_cnt[2]                      ; miss_cnt[2]                      ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; cnt[6]                           ; cnt[6]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; cnt[2]                           ; cnt[2]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.777      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 153.73 MHz ; 153.73 MHz      ; clk_50     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_50 ; -5.505 ; -1591.028        ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_50 ; 0.298 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_50 ; -3.000 ; -537.000                       ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                                                 ;
+--------+------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -5.505 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.743      ;
; -5.393 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.231      ; 6.619      ;
; -5.368 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.218      ; 6.581      ;
; -5.341 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 6.627      ;
; -5.302 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 6.541      ;
; -5.273 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 6.559      ;
; -5.262 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 6.503      ;
; -5.256 ; cpu_req_addr[5]                    ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.206      ; 6.457      ;
; -5.254 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 6.540      ;
; -5.250 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.490      ;
; -5.243 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.481      ;
; -5.232 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 6.473      ;
; -5.229 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.279      ; 6.503      ;
; -5.215 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.455      ;
; -5.211 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[20] ; clk_50       ; clk_50      ; 1.000        ; 0.239      ; 6.445      ;
; -5.191 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[16] ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 6.432      ;
; -5.190 ; cpu_req_addr[5]                    ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.232      ; 6.417      ;
; -5.188 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[19] ; clk_50       ; clk_50      ; 1.000        ; 0.240      ; 6.423      ;
; -5.181 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[30] ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.421      ;
; -5.162 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[1]  ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.400      ;
; -5.161 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.279      ; 6.435      ;
; -5.159 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 6.415      ;
; -5.150 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 1.000        ; 0.234      ; 6.379      ;
; -5.147 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[27] ; clk_50       ; clk_50      ; 1.000        ; 0.240      ; 6.382      ;
; -5.142 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[11] ; clk_50       ; clk_50      ; 1.000        ; 0.240      ; 6.377      ;
; -5.132 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[15] ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 6.424      ;
; -5.131 ; cpu_req_addr[5]                    ; cache:cache_inst|mshr_victim[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.231      ; 6.357      ;
; -5.131 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 1.000        ; 0.233      ; 6.359      ;
; -5.126 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.279      ; 6.400      ;
; -5.120 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.234      ; 6.349      ;
; -5.099 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[20] ; clk_50       ; clk_50      ; 1.000        ; 0.227      ; 6.321      ;
; -5.097 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 1.000        ; 0.233      ; 6.325      ;
; -5.088 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 6.344      ;
; -5.083 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[12] ; clk_50       ; clk_50      ; 1.000        ; 0.239      ; 6.317      ;
; -5.079 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[16] ; clk_50       ; clk_50      ; 1.000        ; 0.234      ; 6.308      ;
; -5.076 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[19] ; clk_50       ; clk_50      ; 1.000        ; 0.228      ; 6.299      ;
; -5.072 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[23] ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.312      ;
; -5.069 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[30] ; clk_50       ; clk_50      ; 1.000        ; 0.233      ; 6.297      ;
; -5.067 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[22] ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.307      ;
; -5.065 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[21] ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.305      ;
; -5.057 ; cache:cache_inst|dirty_array[24]   ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.068     ; 5.984      ;
; -5.050 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[1]  ; clk_50       ; clk_50      ; 1.000        ; 0.231      ; 6.276      ;
; -5.046 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[28] ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 6.338      ;
; -5.045 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 6.337      ;
; -5.036 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[3]  ; clk_50       ; clk_50      ; 1.000        ; 0.240      ; 6.271      ;
; -5.030 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[27] ; clk_50       ; clk_50      ; 1.000        ; 0.228      ; 6.253      ;
; -5.026 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[31] ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 6.318      ;
; -5.023 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.281      ; 6.299      ;
; -5.022 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.236      ; 6.253      ;
; -5.022 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[7]  ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 6.314      ;
; -5.021 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[29] ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 6.313      ;
; -5.014 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[11] ; clk_50       ; clk_50      ; 1.000        ; 0.228      ; 6.237      ;
; -5.009 ; cache:cache_inst|tag_array[26][11] ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.231      ; 6.235      ;
; -5.004 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[15] ; clk_50       ; clk_50      ; 1.000        ; 0.285      ; 6.284      ;
; -5.003 ; cache:cache_inst|dirty_array[24]   ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 1.000        ; -0.045     ; 5.953      ;
; -4.991 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[10] ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 6.232      ;
; -4.985 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[13] ; clk_50       ; clk_50      ; 1.000        ; 0.239      ; 6.219      ;
; -4.984 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.234      ; 6.213      ;
; -4.969 ; cache:cache_inst|tag_array[25][9]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 6.230      ;
; -4.968 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.240      ; 6.203      ;
; -4.962 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[5]  ; clk_50       ; clk_50      ; 1.000        ; 0.240      ; 6.197      ;
; -4.959 ; cache:cache_inst|tag_array[25][1]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 6.220      ;
; -4.955 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.281      ; 6.231      ;
; -4.955 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[12] ; clk_50       ; clk_50      ; 1.000        ; 0.227      ; 6.177      ;
; -4.952 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.281      ; 6.228      ;
; -4.951 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.236      ; 6.182      ;
; -4.936 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.281      ; 6.212      ;
; -4.929 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[8]  ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 6.170      ;
; -4.928 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 1.000        ; 0.235      ; 6.158      ;
; -4.925 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|mshr_victim[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.233      ; 6.153      ;
; -4.920 ; cache:cache_inst|tag_array[7][5]   ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.231      ; 6.146      ;
; -4.917 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[23] ; clk_50       ; clk_50      ; 1.000        ; 0.233      ; 6.145      ;
; -4.916 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 1.000        ; 0.264      ; 6.175      ;
; -4.914 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[31] ; clk_50       ; clk_50      ; 1.000        ; 0.285      ; 6.194      ;
; -4.913 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.234      ; 6.142      ;
; -4.912 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[22] ; clk_50       ; clk_50      ; 1.000        ; 0.233      ; 6.140      ;
; -4.910 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[21] ; clk_50       ; clk_50      ; 1.000        ; 0.233      ; 6.138      ;
; -4.908 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[3]  ; clk_50       ; clk_50      ; 1.000        ; 0.228      ; 6.131      ;
; -4.899 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 6.140      ;
; -4.894 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[7]  ; clk_50       ; clk_50      ; 1.000        ; 0.285      ; 6.174      ;
; -4.893 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 1.000        ; 0.235      ; 6.123      ;
; -4.891 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[28] ; clk_50       ; clk_50      ; 1.000        ; 0.285      ; 6.171      ;
; -4.890 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 1.000        ; 0.285      ; 6.170      ;
; -4.886 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.264      ; 6.145      ;
; -4.884 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.281      ; 6.160      ;
; -4.874 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[29] ; clk_50       ; clk_50      ; 1.000        ; 0.285      ; 6.154      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[3]  ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[1]  ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[14]  ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[11]  ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[13]  ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[5]   ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[3]   ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[4]   ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[6]   ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[9]   ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[7]   ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
; -4.873 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[8]   ; clk_50       ; clk_50      ; 1.000        ; 0.273      ; 6.141      ;
+--------+------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                                               ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; cache:cache_inst|dirty_array[15] ; cache:cache_inst|dirty_array[15] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cache:cache_inst|dirty_array[2]  ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cache:cache_inst|dirty_array[7]  ; cache:cache_inst|dirty_array[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cache:cache_inst|dirty_array[18] ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cache:cache_inst|dirty_array[25] ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cache:cache_inst|dirty_array[26] ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cache:cache_inst|dirty_array[28] ; cache:cache_inst|dirty_array[28] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cache:cache_inst|dirty_array[29] ; cache:cache_inst|dirty_array[29] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cache:cache_inst|dirty_array[31] ; cache:cache_inst|dirty_array[31] ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; cache:cache_inst|dirty_array[12] ; cache:cache_inst|dirty_array[12] ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; cache:cache_inst|dirty_array[13] ; cache:cache_inst|dirty_array[13] ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; cache:cache_inst|dirty_array[10] ; cache:cache_inst|dirty_array[10] ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; cache:cache_inst|dirty_array[8]  ; cache:cache_inst|dirty_array[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; cache:cache_inst|dirty_array[9]  ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; cache:cache_inst|dirty_array[0]  ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; cache:cache_inst|dirty_array[16] ; cache:cache_inst|dirty_array[16] ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; cache:cache_inst|dirty_array[24] ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; cache:cache_inst|dirty_array[20] ; cache:cache_inst|dirty_array[20] ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; cache:cache_inst|cpu_req_ready   ; cache:cache_inst|cpu_req_ready   ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|mshr_valid      ; cache:cache_inst|mshr_valid      ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|mshr_wb_pending ; cache:cache_inst|mshr_wb_pending ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[11] ; cache:cache_inst|dirty_array[11] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[3]  ; cache:cache_inst|dirty_array[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[1]  ; cache:cache_inst|dirty_array[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[4]  ; cache:cache_inst|dirty_array[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[5]  ; cache:cache_inst|dirty_array[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[17] ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[19] ; cache:cache_inst|dirty_array[19] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[27] ; cache:cache_inst|dirty_array[27] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[14] ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[6]  ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[21] ; cache:cache_inst|dirty_array[21] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[22] ; cache:cache_inst|dirty_array[22] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[23] ; cache:cache_inst|dirty_array[23] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; cache:cache_inst|dirty_array[30] ; cache:cache_inst|dirty_array[30] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.312 ; hit_cnt[0]                       ; hit_cnt[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; miss_cnt[0]                      ; miss_cnt[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[6]  ; cache:cache_inst|valid_array[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[14] ; cache:cache_inst|valid_array[14] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[30] ; cache:cache_inst|valid_array[30] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[22] ; cache:cache_inst|valid_array[22] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[2]  ; cache:cache_inst|valid_array[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[10] ; cache:cache_inst|valid_array[10] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[18] ; cache:cache_inst|valid_array[18] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[26] ; cache:cache_inst|valid_array[26] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[3]  ; cache:cache_inst|valid_array[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[11] ; cache:cache_inst|valid_array[11] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[27] ; cache:cache_inst|valid_array[27] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[19] ; cache:cache_inst|valid_array[19] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[15] ; cache:cache_inst|valid_array[15] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[31] ; cache:cache_inst|valid_array[31] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cache:cache_inst|valid_array[0]  ; cache:cache_inst|valid_array[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mem_busy                         ; mem_busy                         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[9]  ; cache:cache_inst|valid_array[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[1]  ; cache:cache_inst|valid_array[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[25] ; cache:cache_inst|valid_array[25] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[17] ; cache:cache_inst|valid_array[17] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[29] ; cache:cache_inst|valid_array[29] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[8]  ; cache:cache_inst|valid_array[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[16] ; cache:cache_inst|valid_array[16] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[24] ; cache:cache_inst|valid_array[24] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[7]  ; cache:cache_inst|valid_array[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[23] ; cache:cache_inst|valid_array[23] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[5]  ; cache:cache_inst|valid_array[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[13] ; cache:cache_inst|valid_array[13] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[21] ; cache:cache_inst|valid_array[21] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[28] ; cache:cache_inst|valid_array[28] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[4]  ; cache:cache_inst|valid_array[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[12] ; cache:cache_inst|valid_array[12] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cache:cache_inst|valid_array[20] ; cache:cache_inst|valid_array[20] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cpu_req_addr[6]                  ; cpu_req_addr[6]                  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; cnt[0]                           ; cnt[0]                           ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.519      ;
; 0.330 ; cache:cache_inst|lfsr[11]        ; cache:cache_inst|lfsr[12]        ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.529      ;
; 0.331 ; cache:cache_inst|lfsr[7]         ; cache:cache_inst|lfsr[8]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.530      ;
; 0.332 ; cache:cache_inst|lfsr[15]        ; cache:cache_inst|lfsr[0]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.531      ;
; 0.332 ; cache:cache_inst|lfsr[9]         ; cache:cache_inst|lfsr[10]        ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.531      ;
; 0.338 ; cache:cache_inst|lfsr[8]         ; cache:cache_inst|lfsr[9]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; cache:cache_inst|lfsr[3]         ; cache:cache_inst|lfsr[4]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; cache:cache_inst|lfsr[5]         ; cache:cache_inst|lfsr[6]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; mem_delay[5]                     ; mem_delay[5]                     ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; cache:cache_inst|lfsr[6]         ; cache:cache_inst|lfsr[7]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.540      ;
; 0.347 ; cnt[12]                          ; cnt[12]                          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.546      ;
; 0.404 ; cpu_req_addr[19]                 ; cache:cache_inst|mshr_block[14]  ; clk_50       ; clk_50      ; 0.000        ; 0.395      ; 0.943      ;
; 0.407 ; cpu_req_addr[10]                 ; cache:cache_inst|mshr_block[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.395      ; 0.946      ;
; 0.421 ; cache:cache_inst|lfsr[4]         ; cache:cache_inst|lfsr[5]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.620      ;
; 0.422 ; cache:cache_inst|lfsr[14]        ; cache:cache_inst|lfsr[15]        ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.621      ;
; 0.424 ; cpu_req_addr[8]                  ; cache:cache_inst|mshr_block[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.395      ; 0.963      ;
; 0.428 ; cache:cache_inst|lfsr[12]        ; cache:cache_inst|lfsr[13]        ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.627      ;
; 0.428 ; cache:cache_inst|lfsr[10]        ; cache:cache_inst|lfsr[0]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.627      ;
; 0.429 ; cache:cache_inst|lfsr[13]        ; cache:cache_inst|lfsr[14]        ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.628      ;
; 0.435 ; mem_delay[4]                     ; mem_resp_valid                   ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.634      ;
; 0.466 ; cache:cache_inst|lfsr[2]         ; cache:cache_inst|lfsr[3]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.665      ;
; 0.472 ; cache:cache_inst|lfsr[10]        ; cache:cache_inst|lfsr[11]        ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.671      ;
; 0.498 ; cnt[8]                           ; cnt[8]                           ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; cnt[9]                           ; cnt[9]                           ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; cnt[3]                           ; cnt[3]                           ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; miss_cnt[2]                      ; miss_cnt[2]                      ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; cnt[6]                           ; cnt[6]                           ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; cnt[2]                           ; cnt[2]                           ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; cnt[4]                           ; cnt[4]                           ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.701      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_50 ; -3.137 ; -852.747         ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_50 ; 0.178 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_50 ; -3.000 ; -569.037                       ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                                                 ;
+--------+------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.137 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.141      ; 4.265      ;
; -3.041 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 4.172      ;
; -3.038 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.128      ; 4.153      ;
; -3.024 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.169      ; 4.180      ;
; -3.019 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 4.151      ;
; -3.003 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.169      ; 4.159      ;
; -2.998 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[1]  ; clk_50       ; clk_50      ; 1.000        ; 0.141      ; 4.126      ;
; -2.987 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.169      ; 4.143      ;
; -2.986 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.134      ; 4.107      ;
; -2.971 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[27] ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 4.097      ;
; -2.965 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 4.097      ;
; -2.965 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[30] ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 4.098      ;
; -2.963 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 4.096      ;
; -2.959 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 4.100      ;
; -2.956 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[15] ; clk_50       ; clk_50      ; 1.000        ; 0.172      ; 4.115      ;
; -2.956 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 4.087      ;
; -2.951 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[20] ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 4.077      ;
; -2.946 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[11] ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 4.072      ;
; -2.944 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[19] ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 4.070      ;
; -2.943 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[16] ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 4.074      ;
; -2.940 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 4.073      ;
; -2.935 ; cache:cache_inst|dirty_array[24]   ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 3.886      ;
; -2.933 ; cache:cache_inst|dirty_array[24]   ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 3.876      ;
; -2.894 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[31] ; clk_50       ; clk_50      ; 1.000        ; 0.172      ; 4.053      ;
; -2.889 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 4.013      ;
; -2.886 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[22] ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 4.019      ;
; -2.886 ; cpu_req_addr[5]                    ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.121      ; 3.994      ;
; -2.884 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[23] ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 4.017      ;
; -2.882 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[21] ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 4.015      ;
; -2.875 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[7]  ; clk_50       ; clk_50      ; 1.000        ; 0.172      ; 4.034      ;
; -2.874 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[29] ; clk_50       ; clk_50      ; 1.000        ; 0.172      ; 4.033      ;
; -2.872 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 4.021      ;
; -2.867 ; cpu_req_addr[5]                    ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.138      ; 3.992      ;
; -2.866 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 4.015      ;
; -2.865 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[3]  ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.991      ;
; -2.864 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 1.000        ; 0.172      ; 4.023      ;
; -2.863 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 1.000        ; 0.157      ; 4.007      ;
; -2.863 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[28] ; clk_50       ; clk_50      ; 1.000        ; 0.172      ; 4.022      ;
; -2.861 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|mshr_block[12]  ; clk_50       ; clk_50      ; 1.000        ; 0.138      ; 3.986      ;
; -2.861 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.987      ;
; -2.860 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|mshr_rw         ; clk_50       ; clk_50      ; 1.000        ; 0.141      ; 3.988      ;
; -2.859 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[5]  ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.985      ;
; -2.857 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[13] ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.983      ;
; -2.851 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 4.000      ;
; -2.846 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[1]  ; clk_50       ; clk_50      ; 1.000        ; 0.134      ; 3.967      ;
; -2.845 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 3.994      ;
; -2.844 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[12] ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.970      ;
; -2.835 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 3.984      ;
; -2.835 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.961      ;
; -2.833 ; cache:cache_inst|tag_array[11][5]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 3.974      ;
; -2.829 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 3.978      ;
; -2.828 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 3.952      ;
; -2.820 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[1]  ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 3.961      ;
; -2.819 ; cache:cache_inst|tag_array[25][9]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.157      ; 3.963      ;
; -2.819 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[27] ; clk_50       ; clk_50      ; 1.000        ; 0.132      ; 3.938      ;
; -2.816 ; cache:cache_inst|tag_array[26][11] ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.133      ; 3.936      ;
; -2.813 ; cpu_req_addr[5]                    ; cache:cache_inst|mshr_victim[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.138      ; 3.938      ;
; -2.813 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[30] ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.939      ;
; -2.811 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[10] ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 3.942      ;
; -2.807 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|mshr_victim[4]  ; clk_50       ; clk_50      ; 1.000        ; 0.138      ; 3.932      ;
; -2.807 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[30] ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.933      ;
; -2.807 ; cache:cache_inst|lfsr[1]           ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 1.000        ; 0.164      ; 3.958      ;
; -2.805 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.931      ;
; -2.805 ; cache:cache_inst|lfsr[1]           ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; 0.156      ; 3.948      ;
; -2.801 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.927      ;
; -2.800 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[8]  ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 3.931      ;
; -2.799 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[20] ; clk_50       ; clk_50      ; 1.000        ; 0.132      ; 3.918      ;
; -2.798 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[15] ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 3.950      ;
; -2.796 ; cpu_req_addr[7]                    ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 3.920      ;
; -2.793 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[27] ; clk_50       ; clk_50      ; 1.000        ; 0.152      ; 3.932      ;
; -2.792 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[19] ; clk_50       ; clk_50      ; 1.000        ; 0.132      ; 3.911      ;
; -2.791 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[16] ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 3.915      ;
; -2.791 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[15] ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 3.943      ;
; -2.782 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 3.908      ;
; -2.782 ; cpu_req_addr[6]                    ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 3.913      ;
; -2.781 ; cpu_req_addr[5]                    ; cache:cache_inst|dirty_array[11] ; clk_50       ; clk_50      ; 1.000        ; 0.132      ; 3.900      ;
; -2.779 ; cache:cache_inst|tag_array[25][1]  ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 1.000        ; 0.157      ; 3.923      ;
; -2.778 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.157      ; 3.922      ;
; -2.778 ; cpu_req_addr[7]                    ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 3.930      ;
; -2.773 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[20] ; clk_50       ; clk_50      ; 1.000        ; 0.152      ; 3.912      ;
; -2.768 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[11] ; clk_50       ; clk_50      ; 1.000        ; 0.152      ; 3.907      ;
; -2.766 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[19] ; clk_50       ; clk_50      ; 1.000        ; 0.152      ; 3.905      ;
; -2.765 ; cache:cache_inst|tag_array[11][6]  ; cache:cache_inst|dirty_array[16] ; clk_50       ; clk_50      ; 1.000        ; 0.157      ; 3.909      ;
; -2.762 ; cache:cache_inst|lfsr[0]           ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; 0.140      ; 3.889      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[3]  ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[1]  ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[0]  ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_victim[2]  ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[14]  ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[11]  ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[13]  ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[5]   ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[3]   ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[4]   ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[6]   ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[9]   ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[7]   ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[8]   ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.759 ; cpu_req_addr[6]                    ; cache:cache_inst|mshr_block[10]  ; clk_50       ; clk_50      ; 1.000        ; 0.161      ; 3.907      ;
; -2.757 ; cache:cache_inst|dirty_array[29]   ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 3.671      ;
+--------+------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                                               ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; cache:cache_inst|dirty_array[15] ; cache:cache_inst|dirty_array[15] ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cache:cache_inst|dirty_array[7]  ; cache:cache_inst|dirty_array[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cache:cache_inst|dirty_array[25] ; cache:cache_inst|dirty_array[25] ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cache:cache_inst|dirty_array[28] ; cache:cache_inst|dirty_array[28] ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cache:cache_inst|dirty_array[29] ; cache:cache_inst|dirty_array[29] ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cache:cache_inst|dirty_array[31] ; cache:cache_inst|dirty_array[31] ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; cache:cache_inst|cpu_req_ready   ; cache:cache_inst|cpu_req_ready   ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|mshr_valid      ; cache:cache_inst|mshr_valid      ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|mshr_wb_pending ; cache:cache_inst|mshr_wb_pending ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[11] ; cache:cache_inst|dirty_array[11] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[10] ; cache:cache_inst|dirty_array[10] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[8]  ; cache:cache_inst|dirty_array[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[9]  ; cache:cache_inst|dirty_array[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[0]  ; cache:cache_inst|dirty_array[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[3]  ; cache:cache_inst|dirty_array[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[1]  ; cache:cache_inst|dirty_array[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[4]  ; cache:cache_inst|dirty_array[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[5]  ; cache:cache_inst|dirty_array[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[16] ; cache:cache_inst|dirty_array[16] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[17] ; cache:cache_inst|dirty_array[17] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[19] ; cache:cache_inst|dirty_array[19] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[24] ; cache:cache_inst|dirty_array[24] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[27] ; cache:cache_inst|dirty_array[27] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[14] ; cache:cache_inst|dirty_array[14] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[2]  ; cache:cache_inst|dirty_array[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[6]  ; cache:cache_inst|dirty_array[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[18] ; cache:cache_inst|dirty_array[18] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[26] ; cache:cache_inst|dirty_array[26] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[21] ; cache:cache_inst|dirty_array[21] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[22] ; cache:cache_inst|dirty_array[22] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[23] ; cache:cache_inst|dirty_array[23] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; cache:cache_inst|dirty_array[30] ; cache:cache_inst|dirty_array[30] ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; cache:cache_inst|dirty_array[12] ; cache:cache_inst|dirty_array[12] ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; cache:cache_inst|dirty_array[13] ; cache:cache_inst|dirty_array[13] ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; cache:cache_inst|dirty_array[20] ; cache:cache_inst|dirty_array[20] ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[9]  ; cache:cache_inst|valid_array[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hit_cnt[0]                       ; hit_cnt[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; miss_cnt[0]                      ; miss_cnt[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[6]  ; cache:cache_inst|valid_array[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[14] ; cache:cache_inst|valid_array[14] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[30] ; cache:cache_inst|valid_array[30] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[22] ; cache:cache_inst|valid_array[22] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[2]  ; cache:cache_inst|valid_array[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[10] ; cache:cache_inst|valid_array[10] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[18] ; cache:cache_inst|valid_array[18] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[26] ; cache:cache_inst|valid_array[26] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[7]  ; cache:cache_inst|valid_array[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[23] ; cache:cache_inst|valid_array[23] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[5]  ; cache:cache_inst|valid_array[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[13] ; cache:cache_inst|valid_array[13] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[21] ; cache:cache_inst|valid_array[21] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[0]  ; cache:cache_inst|valid_array[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[28] ; cache:cache_inst|valid_array[28] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[4]  ; cache:cache_inst|valid_array[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[12] ; cache:cache_inst|valid_array[12] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cache:cache_inst|valid_array[20] ; cache:cache_inst|valid_array[20] ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_busy                         ; mem_busy                         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu_req_addr[6]                  ; cpu_req_addr[6]                  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[1]  ; cache:cache_inst|valid_array[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[25] ; cache:cache_inst|valid_array[25] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[17] ; cache:cache_inst|valid_array[17] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[29] ; cache:cache_inst|valid_array[29] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[8]  ; cache:cache_inst|valid_array[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[16] ; cache:cache_inst|valid_array[16] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[24] ; cache:cache_inst|valid_array[24] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[3]  ; cache:cache_inst|valid_array[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[11] ; cache:cache_inst|valid_array[11] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[27] ; cache:cache_inst|valid_array[27] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[19] ; cache:cache_inst|valid_array[19] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[15] ; cache:cache_inst|valid_array[15] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cache:cache_inst|valid_array[31] ; cache:cache_inst|valid_array[31] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; cache:cache_inst|lfsr[8]         ; cache:cache_inst|lfsr[9]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; cache:cache_inst|lfsr[3]         ; cache:cache_inst|lfsr[4]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; cnt[0]                           ; cnt[0]                           ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; cache:cache_inst|lfsr[5]         ; cache:cache_inst|lfsr[6]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; cache:cache_inst|lfsr[15]        ; cache:cache_inst|lfsr[0]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; cache:cache_inst|lfsr[6]         ; cache:cache_inst|lfsr[7]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.316      ;
; 0.199 ; cache:cache_inst|lfsr[11]        ; cache:cache_inst|lfsr[12]        ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; cache:cache_inst|lfsr[9]         ; cache:cache_inst|lfsr[10]        ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; cache:cache_inst|lfsr[7]         ; cache:cache_inst|lfsr[8]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; mem_delay[5]                     ; mem_delay[5]                     ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.321      ;
; 0.205 ; cnt[12]                          ; cnt[12]                          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.325      ;
; 0.230 ; cpu_req_addr[19]                 ; cache:cache_inst|mshr_block[14]  ; clk_50       ; clk_50      ; 0.000        ; 0.242      ; 0.556      ;
; 0.230 ; cpu_req_addr[10]                 ; cache:cache_inst|mshr_block[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.242      ; 0.556      ;
; 0.242 ; cpu_req_addr[8]                  ; cache:cache_inst|mshr_block[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.242      ; 0.568      ;
; 0.252 ; cache:cache_inst|lfsr[4]         ; cache:cache_inst|lfsr[5]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.372      ;
; 0.254 ; cache:cache_inst|lfsr[14]        ; cache:cache_inst|lfsr[15]        ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.374      ;
; 0.258 ; cache:cache_inst|lfsr[10]        ; cache:cache_inst|lfsr[0]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.378      ;
; 0.259 ; cache:cache_inst|lfsr[12]        ; cache:cache_inst|lfsr[13]        ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.379      ;
; 0.260 ; cache:cache_inst|lfsr[13]        ; cache:cache_inst|lfsr[14]        ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.380      ;
; 0.262 ; mem_delay[4]                     ; mem_resp_valid                   ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.382      ;
; 0.267 ; cache:cache_inst|lfsr[2]         ; cache:cache_inst|lfsr[3]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.387      ;
; 0.272 ; cache:cache_inst|lfsr[10]        ; cache:cache_inst|lfsr[11]        ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.392      ;
; 0.284 ; cnt[12]                          ; cpu_req_addr[7]                  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.404      ;
; 0.295 ; cnt[8]                           ; cnt[8]                           ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; cnt[9]                           ; cnt[9]                           ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; miss_cnt[2]                      ; miss_cnt[2]                      ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cnt[3]                           ; cnt[3]                           ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cnt[2]                           ; cnt[2]                           ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; cnt[6]                           ; cnt[6]                           ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.419      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.210    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk_50          ; -6.210    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1830.62  ; 0.0   ; 0.0      ; 0.0     ; -569.037            ;
;  clk_50          ; -1830.620 ; 0.000 ; N/A      ; N/A     ; -569.037            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 168656   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 168656   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 569   ; 569  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; clk_50 ; clk_50 ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition
    Info: Processing started: Sat Dec 27 18:55:40 2025
Info: Command: quartus_sta Cache -c Cache
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Cache.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.210           -1830.620 clk_50 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -537.000 clk_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.505
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.505           -1591.028 clk_50 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -537.000 clk_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.137            -852.747 clk_50 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -569.037 clk_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 545 megabytes
    Info: Processing ended: Sat Dec 27 18:55:41 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


