vendor_name = ModelSim
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/Projeto2.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/DecodBinario_7Seg.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/RAMMIPS.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/ROMMIPS.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/ULASomaSub.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/UnidadeControle.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/UnidadeControle_ULA.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/bancoRegistradores.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/edgeDetector.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/muxGenerico2x1.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/muxGenerico4x1.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/registradorGenerico_PC.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/somadorGenerico.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/ULA_B0_B30.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/Somador_Completo_1bit.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/ULA_B31.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/ULA_Completa.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/muxGenerico2x1_1bit.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/Waveform.vwf
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/muxGenerico4x1_32b.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/muxGenerico4x1_5b.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/Instruction_Fetch.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/Instruction_Decode.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/Execute.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/Memory_Access.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/Write_Back.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/register_IF_ID.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/register_ID_EX.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/register_EX_MEM.vhd
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/register_MEM_WB.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/vhdl/ieee/timing_p.vhd
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altsyncram.tdf
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/stratix_ram_block.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mux.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_decode.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/aglobal201.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/a_rdenreg.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altrom.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altram.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altdpram.inc
source_file = 1, c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/cbx.lst
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/db/altsyncram_s3m1.tdf
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/db/altsyncram_kfo1.tdf
source_file = 1, C:/Users/willi/Downloads/DesignComp-Projeto2/Projeto2/db/projeto2.ram0_bancoregistradores_57a36dfc.hdl.mif
design_name = Projeto2
instance = comp, \HEX0[0]~output\, HEX0[0]~output, Projeto2, 1
instance = comp, \HEX0[1]~output\, HEX0[1]~output, Projeto2, 1
instance = comp, \HEX0[2]~output\, HEX0[2]~output, Projeto2, 1
instance = comp, \HEX0[3]~output\, HEX0[3]~output, Projeto2, 1
instance = comp, \HEX0[4]~output\, HEX0[4]~output, Projeto2, 1
instance = comp, \HEX0[5]~output\, HEX0[5]~output, Projeto2, 1
instance = comp, \HEX0[6]~output\, HEX0[6]~output, Projeto2, 1
instance = comp, \HEX1[0]~output\, HEX1[0]~output, Projeto2, 1
instance = comp, \HEX1[1]~output\, HEX1[1]~output, Projeto2, 1
instance = comp, \HEX1[2]~output\, HEX1[2]~output, Projeto2, 1
instance = comp, \HEX1[3]~output\, HEX1[3]~output, Projeto2, 1
instance = comp, \HEX1[4]~output\, HEX1[4]~output, Projeto2, 1
instance = comp, \HEX1[5]~output\, HEX1[5]~output, Projeto2, 1
instance = comp, \HEX1[6]~output\, HEX1[6]~output, Projeto2, 1
instance = comp, \HEX2[0]~output\, HEX2[0]~output, Projeto2, 1
instance = comp, \HEX2[1]~output\, HEX2[1]~output, Projeto2, 1
instance = comp, \HEX2[2]~output\, HEX2[2]~output, Projeto2, 1
instance = comp, \HEX2[3]~output\, HEX2[3]~output, Projeto2, 1
instance = comp, \HEX2[4]~output\, HEX2[4]~output, Projeto2, 1
instance = comp, \HEX2[5]~output\, HEX2[5]~output, Projeto2, 1
instance = comp, \HEX2[6]~output\, HEX2[6]~output, Projeto2, 1
instance = comp, \HEX3[0]~output\, HEX3[0]~output, Projeto2, 1
instance = comp, \HEX3[1]~output\, HEX3[1]~output, Projeto2, 1
instance = comp, \HEX3[2]~output\, HEX3[2]~output, Projeto2, 1
instance = comp, \HEX3[3]~output\, HEX3[3]~output, Projeto2, 1
instance = comp, \HEX3[4]~output\, HEX3[4]~output, Projeto2, 1
instance = comp, \HEX3[5]~output\, HEX3[5]~output, Projeto2, 1
instance = comp, \HEX3[6]~output\, HEX3[6]~output, Projeto2, 1
instance = comp, \HEX4[0]~output\, HEX4[0]~output, Projeto2, 1
instance = comp, \HEX4[1]~output\, HEX4[1]~output, Projeto2, 1
instance = comp, \HEX4[2]~output\, HEX4[2]~output, Projeto2, 1
instance = comp, \HEX4[3]~output\, HEX4[3]~output, Projeto2, 1
instance = comp, \HEX4[4]~output\, HEX4[4]~output, Projeto2, 1
instance = comp, \HEX4[5]~output\, HEX4[5]~output, Projeto2, 1
instance = comp, \HEX4[6]~output\, HEX4[6]~output, Projeto2, 1
instance = comp, \HEX5[0]~output\, HEX5[0]~output, Projeto2, 1
instance = comp, \HEX5[1]~output\, HEX5[1]~output, Projeto2, 1
instance = comp, \HEX5[2]~output\, HEX5[2]~output, Projeto2, 1
instance = comp, \HEX5[3]~output\, HEX5[3]~output, Projeto2, 1
instance = comp, \HEX5[4]~output\, HEX5[4]~output, Projeto2, 1
instance = comp, \HEX5[5]~output\, HEX5[5]~output, Projeto2, 1
instance = comp, \HEX5[6]~output\, HEX5[6]~output, Projeto2, 1
instance = comp, \LEDR[0]~output\, LEDR[0]~output, Projeto2, 1
instance = comp, \LEDR[1]~output\, LEDR[1]~output, Projeto2, 1
instance = comp, \LEDR[2]~output\, LEDR[2]~output, Projeto2, 1
instance = comp, \LEDR[3]~output\, LEDR[3]~output, Projeto2, 1
instance = comp, \LEDR[4]~output\, LEDR[4]~output, Projeto2, 1
instance = comp, \LEDR[5]~output\, LEDR[5]~output, Projeto2, 1
instance = comp, \LEDR[6]~output\, LEDR[6]~output, Projeto2, 1
instance = comp, \LEDR[7]~output\, LEDR[7]~output, Projeto2, 1
instance = comp, \LEDR[8]~output\, LEDR[8]~output, Projeto2, 1
instance = comp, \LEDR[9]~output\, LEDR[9]~output, Projeto2, 1
instance = comp, \KEY[0]~input\, KEY[0]~input, Projeto2, 1
instance = comp, \KEY[0]~inputCLKENA0\, KEY[0]~inputCLKENA0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[12]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[12]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[12]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[12], Projeto2, 1
instance = comp, \IF_ID|DOUT[34]~DUPLICATE\, IF_ID|DOUT[34]~DUPLICATE, Projeto2, 1
instance = comp, \ID_EX|DOUT[186]~feeder\, ID_EX|DOUT[186]~feeder, Projeto2, 1
instance = comp, \INST_FETCH|SOMADOR|Add0~9\, INST_FETCH|SOMADOR|Add0~9, Projeto2, 1
instance = comp, \INST_FETCH|SOMADOR|Add0~13\, INST_FETCH|SOMADOR|Add0~13, Projeto2, 1
instance = comp, \IF_ID|DOUT[4]\, IF_ID|DOUT[4], Projeto2, 1
instance = comp, \ID_EX|DOUT[151]\, ID_EX|DOUT[151], Projeto2, 1
instance = comp, \EX_MEM|DOUT[68]\, EX_MEM|DOUT[68], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~15\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~15, Projeto2, 1
instance = comp, \IF_ID|DOUT[46]~DUPLICATE\, IF_ID|DOUT[46]~DUPLICATE, Projeto2, 1
instance = comp, \ID_EX|DOUT[189]~feeder\, ID_EX|DOUT[189]~feeder, Projeto2, 1
instance = comp, \INST_FETCH|SOMADOR|Add0~17\, INST_FETCH|SOMADOR|Add0~17, Projeto2, 1
instance = comp, \INST_FETCH|SOMADOR|Add0~1\, INST_FETCH|SOMADOR|Add0~1, Projeto2, 1
instance = comp, \INST_FETCH|SOMADOR|Add0~5\, INST_FETCH|SOMADOR|Add0~5, Projeto2, 1
instance = comp, \IF_ID|DOUT[7]\, IF_ID|DOUT[7], Projeto2, 1
instance = comp, \ID_EX|DOUT[154]\, ID_EX|DOUT[154], Projeto2, 1
instance = comp, \EX_MEM|DOUT[71]\, EX_MEM|DOUT[71], Projeto2, 1
instance = comp, \ID_EX|DOUT[189]\, ID_EX|DOUT[189], Projeto2, 1
instance = comp, \ID_EX|DOUT[186]\, ID_EX|DOUT[186], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~14\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~14, Projeto2, 1
instance = comp, \IF_ID|DOUT[36]\, IF_ID|DOUT[36], Projeto2, 1
instance = comp, \ID_EX|DOUT[188]~feeder\, ID_EX|DOUT[188]~feeder, Projeto2, 1
instance = comp, \IF_ID|DOUT[6]\, IF_ID|DOUT[6], Projeto2, 1
instance = comp, \ID_EX|DOUT[153]\, ID_EX|DOUT[153], Projeto2, 1
instance = comp, \EX_MEM|DOUT[70]\, EX_MEM|DOUT[70], Projeto2, 1
instance = comp, \ID_EX|DOUT[188]~DUPLICATE\, ID_EX|DOUT[188]~DUPLICATE, Projeto2, 1
instance = comp, \IF_ID|DOUT[5]\, IF_ID|DOUT[5], Projeto2, 1
instance = comp, \ID_EX|DOUT[152]\, ID_EX|DOUT[152], Projeto2, 1
instance = comp, \EX_MEM|DOUT[69]\, EX_MEM|DOUT[69], Projeto2, 1
instance = comp, \ID_EX|DOUT[187]~DUPLICATE\, ID_EX|DOUT[187]~DUPLICATE, Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~0\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~0, Projeto2, 1
instance = comp, \IF_ID|DOUT[63]~DUPLICATE\, IF_ID|DOUT[63]~DUPLICATE, Projeto2, 1
instance = comp, \EX_MEM|DOUT[154]\, EX_MEM|DOUT[154], Projeto2, 1
instance = comp, \ID_EX|DOUT[149]~0\, ID_EX|DOUT[149]~0, Projeto2, 1
instance = comp, \ID_EX|DOUT[149]\, ID_EX|DOUT[149], Projeto2, 1
instance = comp, \EX_MEM|DOUT[66]\, EX_MEM|DOUT[66], Projeto2, 1
instance = comp, \ID_EX|DOUT[184]~DUPLICATE\, ID_EX|DOUT[184]~DUPLICATE, Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~1\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~1, Projeto2, 1
instance = comp, \IF_ID|DOUT[59]\, IF_ID|DOUT[59], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~19\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~19, Projeto2, 1
instance = comp, \IF_ID|DOUT[61]\, IF_ID|DOUT[61], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~18\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~18, Projeto2, 1
instance = comp, \IF_ID|DOUT[60]~DUPLICATE\, IF_ID|DOUT[60]~DUPLICATE, Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_DE_CONTROLE|Equal7~0\, INST_DECODE|UNIDADE_DE_CONTROLE|Equal7~0, Projeto2, 1
instance = comp, \ID_EX|DOUT[186]~DUPLICATE\, ID_EX|DOUT[186]~DUPLICATE, Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~2\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~2, Projeto2, 1
instance = comp, \IF_ID|DOUT[35]\, IF_ID|DOUT[35], Projeto2, 1
instance = comp, \ID_EX|DOUT[187]~feeder\, ID_EX|DOUT[187]~feeder, Projeto2, 1
instance = comp, \ID_EX|DOUT[187]\, ID_EX|DOUT[187], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~16\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~16, Projeto2, 1
instance = comp, \IF_ID|DOUT[33]\, IF_ID|DOUT[33], Projeto2, 1
instance = comp, \ID_EX|DOUT[185]~feeder\, ID_EX|DOUT[185]~feeder, Projeto2, 1
instance = comp, \IF_ID|DOUT[3]\, IF_ID|DOUT[3], Projeto2, 1
instance = comp, \ID_EX|DOUT[150]\, ID_EX|DOUT[150], Projeto2, 1
instance = comp, \EX_MEM|DOUT[67]\, EX_MEM|DOUT[67], Projeto2, 1
instance = comp, \ID_EX|DOUT[185]\, ID_EX|DOUT[185], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~12\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~12, Projeto2, 1
instance = comp, \IF_ID|DOUT[32]\, IF_ID|DOUT[32], Projeto2, 1
instance = comp, \ID_EX|DOUT[184]~feeder\, ID_EX|DOUT[184]~feeder, Projeto2, 1
instance = comp, \ID_EX|DOUT[184]\, ID_EX|DOUT[184], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~13\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~13, Projeto2, 1
instance = comp, \IF_ID|DOUT[34]\, IF_ID|DOUT[34], Projeto2, 1
instance = comp, \IF_ID|DOUT[33]~DUPLICATE\, IF_ID|DOUT[33]~DUPLICATE, Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_CONT_ULA|ULActrl~4\, INST_DECODE|UNIDADE_CONT_ULA|ULActrl~4, Projeto2, 1
instance = comp, \ID_EX|DOUT[188]\, ID_EX|DOUT[188], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~17\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~17, Projeto2, 1
instance = comp, \IF_ID|DOUT[58]\, IF_ID|DOUT[58], Projeto2, 1
instance = comp, \IF_ID|DOUT[46]\, IF_ID|DOUT[46], Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_CONT_ULA|ULActrl[0]~8\, INST_DECODE|UNIDADE_CONT_ULA|ULActrl[0]~8, Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_CONT_ULA|ULActrl[0]~7\, INST_DECODE|UNIDADE_CONT_ULA|ULActrl[0]~7, Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_CONT_ULA|ULActrl[0]~9\, INST_DECODE|UNIDADE_CONT_ULA|ULActrl[0]~9, Projeto2, 1
instance = comp, \ID_EX|DOUT[179]\, ID_EX|DOUT[179], Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_CONT_ULA|ULActrl~0\, INST_DECODE|UNIDADE_CONT_ULA|ULActrl~0, Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_CONT_ULA|ULActrl~1\, INST_DECODE|UNIDADE_CONT_ULA|ULActrl~1, Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_CONT_ULA|ULActrl[1]~2\, INST_DECODE|UNIDADE_CONT_ULA|ULActrl[1]~2, Projeto2, 1
instance = comp, \ID_EX|DOUT[180]\, ID_EX|DOUT[180], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B3|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B3|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_CONT_ULA|ULActrl[2]~5\, INST_DECODE|UNIDADE_CONT_ULA|ULActrl[2]~5, Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_CONT_ULA|ULActrl[2]~6\, INST_DECODE|UNIDADE_CONT_ULA|ULActrl[2]~6, Projeto2, 1
instance = comp, \ID_EX|DOUT[181]~DUPLICATE\, ID_EX|DOUT[181]~DUPLICATE, Projeto2, 1
instance = comp, \ID_EX|DOUT[130]\, ID_EX|DOUT[130], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~11\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~11, Projeto2, 1
instance = comp, \IF_ID|DOUT[55]\, IF_ID|DOUT[55], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~3\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~3, Projeto2, 1
instance = comp, \IF_ID|DOUT[53]\, IF_ID|DOUT[53], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~5\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~5, Projeto2, 1
instance = comp, \IF_ID|DOUT[56]\, IF_ID|DOUT[56], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~4\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~4, Projeto2, 1
instance = comp, \IF_ID|DOUT[57]\, IF_ID|DOUT[57], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|Equal1~0\, INST_DECODE|BANCO_REGISTRADORES|Equal1~0, Projeto2, 1
instance = comp, \IF_ID|DOUT[63]\, IF_ID|DOUT[63], Projeto2, 1
instance = comp, \IF_ID|DOUT[60]\, IF_ID|DOUT[60], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~8\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~8, Projeto2, 1
instance = comp, \IF_ID|DOUT[47]\, IF_ID|DOUT[47], Projeto2, 1
instance = comp, \INST_DECODE|MUX_BR|saida_MUX[4]~0\, INST_DECODE|MUX_BR|saida_MUX[4]~0, Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~6\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~6, Projeto2, 1
instance = comp, \IF_ID|DOUT[50]\, IF_ID|DOUT[50], Projeto2, 1
instance = comp, \INST_DECODE|MUX_BR|Equal2~0\, INST_DECODE|MUX_BR|Equal2~0, Projeto2, 1
instance = comp, \INST_DECODE|MUX_BR|saida_MUX[2]~3\, INST_DECODE|MUX_BR|saida_MUX[2]~3, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[5]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[5], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[6]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[6], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[8]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[8], Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_CONT_ULA|ULActrl[0]~3\, INST_DECODE|UNIDADE_CONT_ULA|ULActrl[0]~3, Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_DE_CONTROLE|Equal11~0\, INST_DECODE|UNIDADE_DE_CONTROLE|Equal11~0, Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~7\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~7, Projeto2, 1
instance = comp, \IF_ID|DOUT[51]\, IF_ID|DOUT[51], Projeto2, 1
instance = comp, \INST_DECODE|MUX_BR|saida_MUX[3]~4\, INST_DECODE|MUX_BR|saida_MUX[3]~4, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[7]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[7], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador~39\, INST_DECODE|BANCO_REGISTRADORES|registrador~39, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[4]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[4], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~9\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~9, Projeto2, 1
instance = comp, \IF_ID|DOUT[49]\, IF_ID|DOUT[49], Projeto2, 1
instance = comp, \INST_DECODE|MUX_BR|saida_MUX[1]~2\, INST_DECODE|MUX_BR|saida_MUX[1]~2, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[3]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[3], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[2]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[2], Projeto2, 1
instance = comp, \INST_FETCH|MEMORIA_INSTRUCAO|memROM~10\, INST_FETCH|MEMORIA_INSTRUCAO|memROM~10, Projeto2, 1
instance = comp, \IF_ID|DOUT[48]\, IF_ID|DOUT[48], Projeto2, 1
instance = comp, \INST_DECODE|MUX_BR|saida_MUX[0]~1\, INST_DECODE|MUX_BR|saida_MUX[0]~1, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[1]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[1], Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_DE_CONTROLE|Saida[7]~0\, INST_DECODE|UNIDADE_DE_CONTROLE|Saida[7]~0, Projeto2, 1
instance = comp, \INST_DECODE|UNIDADE_DE_CONTROLE|Saida[7]~1\, INST_DECODE|UNIDADE_DE_CONTROLE|Saida[7]~1, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[0]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[0], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador~38\, INST_DECODE|BANCO_REGISTRADORES|registrador~38, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[10]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[10], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[9]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[9], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador~40\, INST_DECODE|BANCO_REGISTRADORES|registrador~40, Projeto2, 1
instance = comp, \ID_EX|DOUT[181]\, ID_EX|DOUT[181], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|Equal0~0\, INST_DECODE|BANCO_REGISTRADORES|Equal0~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[0]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[0], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[1]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[1], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[9]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[9], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[2]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[2], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador~41\, INST_DECODE|BANCO_REGISTRADORES|registrador~41, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[5]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[5], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[7]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[7], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[6]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[6], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[8]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[8]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[8]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[8], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador~42\, INST_DECODE|BANCO_REGISTRADORES|registrador~42, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[4]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[4], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[3]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[3], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador~43\, INST_DECODE|BANCO_REGISTRADORES|registrador~43, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[65]~15\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[65]~15, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[65]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[65], Projeto2, 1
instance = comp, \~GND\, ~GND, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[13]~0\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[13]~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[13]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[13], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[15]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[15]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[15]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[15], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[16]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[16]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[16]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[16], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[18]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[18]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[18]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[18], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[17]~1\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[17]~1, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[17]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[17], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[20]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[20]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[20]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[20], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[19]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[19], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[22]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[22]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[22]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[22], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[21]~4\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[21]~4, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[21]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[21], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[25]~5\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[25]~5, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[25]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[25], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[26]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[26]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[26]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[26], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[27]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[27], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B21|MUX|Equal2~1\, EXECUTE|ULA|ULA_B21|MUX|Equal2~1, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[30]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[30]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[30]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[30], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[29]~6\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[29]~6, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[29]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[29], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[31]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[31], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[33]~7\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[33]~7, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[33]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[33], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[34]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[34]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[34]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[34], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[35]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[35], Projeto2, 1
instance = comp, \MEM_WB|DOUT[127]\, MEM_WB|DOUT[127], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[38]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[38]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[38]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[38], Projeto2, 1
instance = comp, \MEM_WB|DOUT[128]\, MEM_WB|DOUT[128], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[37]~8\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[37]~8, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[37]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[37], Projeto2, 1
instance = comp, \MEM_WB|DOUT[129]\, MEM_WB|DOUT[129], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[39]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[39], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[41]~9\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[41]~9, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[41]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[41], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[42]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[42]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[42]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[42], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[43]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[43], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[47]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[47], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[51]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[51], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[55]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[55], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[57]~13\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[57]~13, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[57]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[57], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[59]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[59], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[60]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[60]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[60]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[60], Projeto2, 1
instance = comp, \MEM_WB|DOUT[139]\, MEM_WB|DOUT[139], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[59]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[59], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[63]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[63], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[67]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[67], Projeto2, 1
instance = comp, \MEM_WB|DOUT[146]\, MEM_WB|DOUT[146], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1|auto_generated|ram_block1a0\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1|auto_generated|ram_block1a0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[73]~15\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[73]~15, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[73]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[73], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[74]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[74]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[74]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[74], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[31]~31\, INST_DECODE|BANCO_REGISTRADORES|saidaA[31]~31, Projeto2, 1
instance = comp, \ID_EX|DOUT[132]\, ID_EX|DOUT[132], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[73]~17\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[73]~17, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[73]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[73], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[74]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[74]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[74]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[74], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0|auto_generated|ram_block1a0\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0|auto_generated|ram_block1a0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[31]~31\, INST_DECODE|BANCO_REGISTRADORES|saidaB[31]~31, Projeto2, 1
instance = comp, \ID_EX|DOUT[100]\, ID_EX|DOUT[100], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B31|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B31|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[71]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[71], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[72]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[72]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[72]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[72], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[30]~30\, INST_DECODE|BANCO_REGISTRADORES|saidaA[30]~30, Projeto2, 1
instance = comp, \ID_EX|DOUT[131]\, ID_EX|DOUT[131], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[67]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[67], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[68]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[68]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[68]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[68], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[28]~28\, INST_DECODE|BANCO_REGISTRADORES|saidaA[28]~28, Projeto2, 1
instance = comp, \ID_EX|DOUT[129]\, ID_EX|DOUT[129], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[69]~16\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[69]~16, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[69]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[69], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[70]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[70]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[70]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[70], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[29]~29\, INST_DECODE|BANCO_REGISTRADORES|saidaB[29]~29, Projeto2, 1
instance = comp, \ID_EX|DOUT[98]\, ID_EX|DOUT[98], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B29|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B29|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B29|SOMA_SUB|saida_xor\, EXECUTE|ULA|ULA_B29|SOMA_SUB|saida_xor, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[63]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[63], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[64]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[64]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[64]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[64], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[26]~26\, INST_DECODE|BANCO_REGISTRADORES|saidaA[26]~26, Projeto2, 1
instance = comp, \ID_EX|DOUT[127]\, ID_EX|DOUT[127], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[61]~14\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[61]~14, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[61]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[61], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[62]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[62]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[62]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[62], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[25]~25\, INST_DECODE|BANCO_REGISTRADORES|saidaB[25]~25, Projeto2, 1
instance = comp, \ID_EX|DOUT[94]\, ID_EX|DOUT[94], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B25|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B25|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[61]~12\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[61]~12, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[61]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[61], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[62]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[62]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[62]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[62], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[25]~25\, INST_DECODE|BANCO_REGISTRADORES|saidaA[25]~25, Projeto2, 1
instance = comp, \ID_EX|DOUT[126]\, ID_EX|DOUT[126], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B24|SOMA_SUB|saida_xor\, EXECUTE|ULA|ULA_B24|SOMA_SUB|saida_xor, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[55]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[55], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[56]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[56]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[56]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[56], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[22]~22\, INST_DECODE|BANCO_REGISTRADORES|saidaB[22]~22, Projeto2, 1
instance = comp, \ID_EX|DOUT[91]\, ID_EX|DOUT[91], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B22|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B22|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[57]~11\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[57]~11, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[57]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[57], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[58]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[58]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[58]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[58], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[23]~23\, INST_DECODE|BANCO_REGISTRADORES|saidaA[23]~23, Projeto2, 1
instance = comp, \ID_EX|DOUT[124]\, ID_EX|DOUT[124], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[53]~12\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[53]~12, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[53]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[53], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[54]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[54]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[54]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[54], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[21]~21\, INST_DECODE|BANCO_REGISTRADORES|saidaB[21]~21, Projeto2, 1
instance = comp, \ID_EX|DOUT[90]\, ID_EX|DOUT[90], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B21|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B21|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[51]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[51], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[52]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[52]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[52]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[52], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[20]~20\, INST_DECODE|BANCO_REGISTRADORES|saidaB[20]~20, Projeto2, 1
instance = comp, \ID_EX|DOUT[89]\, ID_EX|DOUT[89], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B20|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B20|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[49]~11\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[49]~11, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[49]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[49], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[50]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[50]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[50]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[50], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[19]~19\, INST_DECODE|BANCO_REGISTRADORES|saidaB[19]~19, Projeto2, 1
instance = comp, \ID_EX|DOUT[88]\, ID_EX|DOUT[88], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B19|SOMA_SUB|saida_xor\, EXECUTE|ULA|ULA_B19|SOMA_SUB|saida_xor, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[47]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[47], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[48]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[48]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[48]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[48], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[18]~18\, INST_DECODE|BANCO_REGISTRADORES|saidaB[18]~18, Projeto2, 1
instance = comp, \ID_EX|DOUT[87]\, ID_EX|DOUT[87], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B18|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B18|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[45]~8\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[45]~8, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[45]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[45], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[46]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[46]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[46]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[46], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[17]~17\, INST_DECODE|BANCO_REGISTRADORES|saidaA[17]~17, Projeto2, 1
instance = comp, \ID_EX|DOUT[118]\, ID_EX|DOUT[118], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[43]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[43], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[44]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[44]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[44]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[44], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[16]~16\, INST_DECODE|BANCO_REGISTRADORES|saidaB[16]~16, Projeto2, 1
instance = comp, \ID_EX|DOUT[85]\, ID_EX|DOUT[85], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B16|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B16|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[41]~7\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[41]~7, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[41]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[41], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[42]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[42]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[42]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[42], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[15]~15\, INST_DECODE|BANCO_REGISTRADORES|saidaA[15]~15, Projeto2, 1
instance = comp, \ID_EX|DOUT[116]\, ID_EX|DOUT[116], Projeto2, 1
instance = comp, \ID_EX|DOUT[83]~DUPLICATE\, ID_EX|DOUT[83]~DUPLICATE, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[39]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[39], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[40]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[40]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[40]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[40], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[14]~14\, INST_DECODE|BANCO_REGISTRADORES|saidaA[14]~14, Projeto2, 1
instance = comp, \ID_EX|DOUT[115]~DUPLICATE\, ID_EX|DOUT[115]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B14|SOMA_SUB|C_out~1\, EXECUTE|ULA|ULA_B14|SOMA_SUB|C_out~1, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[37]~6\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[37]~6, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[37]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[37], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[38]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[38]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[38]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[38], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[13]~13\, INST_DECODE|BANCO_REGISTRADORES|saidaA[13]~13, Projeto2, 1
instance = comp, \ID_EX|DOUT[114]\, ID_EX|DOUT[114], Projeto2, 1
instance = comp, \ID_EX|DOUT[113]\, ID_EX|DOUT[113], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B14|SOMA_SUB|saida_xor\, EXECUTE|ULA|ULA_B14|SOMA_SUB|saida_xor, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[35]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[35], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[36]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[36]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[36]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[36], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[12]~12\, INST_DECODE|BANCO_REGISTRADORES|saidaB[12]~12, Projeto2, 1
instance = comp, \ID_EX|DOUT[81]\, ID_EX|DOUT[81], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B12|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B12|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[32]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[32]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[32]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[32], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[31]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[31], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[10]~10\, INST_DECODE|BANCO_REGISTRADORES|saidaB[10]~10, Projeto2, 1
instance = comp, \ID_EX|DOUT[79]\, ID_EX|DOUT[79], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B10|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B10|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[29]~4\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[29]~4, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[29]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[29], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[30]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[30]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[30]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[30], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[9]~9\, INST_DECODE|BANCO_REGISTRADORES|saidaA[9]~9, Projeto2, 1
instance = comp, \ID_EX|DOUT[110]~DUPLICATE\, ID_EX|DOUT[110]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B9|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B9|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[34]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[34]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[34]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[34], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[33]~5\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[33]~5, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[33]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[33], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[11]~11\, INST_DECODE|BANCO_REGISTRADORES|saidaA[11]~11, Projeto2, 1
instance = comp, \ID_EX|DOUT[112]\, ID_EX|DOUT[112], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[25]~3\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[25]~3, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[25]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[25], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[26]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[26]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[26]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[26], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[7]~7\, INST_DECODE|BANCO_REGISTRADORES|saidaA[7]~7, Projeto2, 1
instance = comp, \ID_EX|DOUT[108]\, ID_EX|DOUT[108], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[28]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[28]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[28]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[28], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[27]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[27], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[8]~8\, INST_DECODE|BANCO_REGISTRADORES|saidaA[8]~8, Projeto2, 1
instance = comp, \ID_EX|DOUT[109]\, ID_EX|DOUT[109], Projeto2, 1
instance = comp, \ID_EX|DOUT[110]\, ID_EX|DOUT[110], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B9|SOMA_SUB|saida_xor\, EXECUTE|ULA|ULA_B9|SOMA_SUB|saida_xor, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[22]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[22]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[22]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[22], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[21]~2\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[21]~2, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[21]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[21], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[5]~5\, INST_DECODE|BANCO_REGISTRADORES|saidaA[5]~5, Projeto2, 1
instance = comp, \ID_EX|DOUT[106]\, ID_EX|DOUT[106], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[23]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[23], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[24]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[24]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[24]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[24], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[6]~6\, INST_DECODE|BANCO_REGISTRADORES|saidaB[6]~6, Projeto2, 1
instance = comp, \ID_EX|DOUT[75]\, ID_EX|DOUT[75], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B6|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B6|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \ID_EX|DOUT[103]\, ID_EX|DOUT[103], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[16]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[16]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[16]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[16], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[15]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[15], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[2]~2\, INST_DECODE|BANCO_REGISTRADORES|saidaB[2]~2, Projeto2, 1
instance = comp, \ID_EX|DOUT[71]\, ID_EX|DOUT[71], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B2|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B2|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[20]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[20]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[20]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[20], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[19]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[19], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[4]~4\, INST_DECODE|BANCO_REGISTRADORES|saidaA[4]~4, Projeto2, 1
instance = comp, \ID_EX|DOUT[105]~DUPLICATE\, ID_EX|DOUT[105]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B4|SOMA_SUB|saida_xor\, EXECUTE|ULA|ULA_B4|SOMA_SUB|saida_xor, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[17]~3\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[17]~3, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[17]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[17], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[18]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[18]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[18]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[18], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[3]~3\, INST_DECODE|BANCO_REGISTRADORES|saidaB[3]~3, Projeto2, 1
instance = comp, \ID_EX|DOUT[72]\, ID_EX|DOUT[72], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B3|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B3|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[13]~2\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[13]~2, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[13]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[13], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[14]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[14]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[14]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[14], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[1]~1\, INST_DECODE|BANCO_REGISTRADORES|saidaB[1]~1, Projeto2, 1
instance = comp, \ID_EX|DOUT[70]\, ID_EX|DOUT[70], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[12]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[12]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[12]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[12], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[11]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[11], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[0]~0\, INST_DECODE|BANCO_REGISTRADORES|saidaA[0]~0, Projeto2, 1
instance = comp, \ID_EX|DOUT[101]~DUPLICATE\, ID_EX|DOUT[101]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B1|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B1|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B4|SOMA_SUB|C_out~0\, EXECUTE|ULA|ULA_B4|SOMA_SUB|C_out~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B6|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B6|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B9|SOMA_SUB|C_out~0\, EXECUTE|ULA|ULA_B9|SOMA_SUB|C_out~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B11|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B11|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B14|SOMA_SUB|C_out~0\, EXECUTE|ULA|ULA_B14|SOMA_SUB|C_out~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B16|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B16|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B19|SOMA_SUB|C_out~0\, EXECUTE|ULA|ULA_B19|SOMA_SUB|C_out~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B21|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B21|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B24|SOMA_SUB|C_out~0\, EXECUTE|ULA|ULA_B24|SOMA_SUB|C_out~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B26|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B26|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B29|SOMA_SUB|C_out~0\, EXECUTE|ULA|ULA_B29|SOMA_SUB|C_out~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B30|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B30|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B31|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B31|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[63]\, EX_MEM|DOUT[63], Projeto2, 1
instance = comp, \MEM_WB|DOUT[146]~DUPLICATE\, MEM_WB|DOUT[146]~DUPLICATE, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[68]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[68]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[68]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[68], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[28]~28\, INST_DECODE|BANCO_REGISTRADORES|saidaB[28]~28, Projeto2, 1
instance = comp, \ID_EX|DOUT[97]\, ID_EX|DOUT[97], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B28|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B28|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \ID_EX|DOUT[129]~DUPLICATE\, ID_EX|DOUT[129]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B28|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B28|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B28|SOMA_SUB|saida_xor\, EXECUTE|ULA|ULA_B28|SOMA_SUB|saida_xor, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B21|MUX|Equal2~0\, EXECUTE|ULA|ULA_B21|MUX|Equal2~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B28|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B28|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EX_MEM|DOUT[60]\, EX_MEM|DOUT[60], Projeto2, 1
instance = comp, \MEM_WB|DOUT[143]\, MEM_WB|DOUT[143], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[64]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[64]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[64]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[64], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[26]~26\, INST_DECODE|BANCO_REGISTRADORES|saidaB[26]~26, Projeto2, 1
instance = comp, \ID_EX|DOUT[95]\, ID_EX|DOUT[95], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B26|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B26|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \ID_EX|DOUT[127]~DUPLICATE\, ID_EX|DOUT[127]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B25|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B25|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B26|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B26|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[58]\, EX_MEM|DOUT[58], Projeto2, 1
instance = comp, \MEM_WB|DOUT[141]\, MEM_WB|DOUT[141], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[24]~24\, INST_DECODE|BANCO_REGISTRADORES|saidaA[24]~24, Projeto2, 1
instance = comp, \ID_EX|DOUT[125]\, ID_EX|DOUT[125], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B24|SOMA_SUB|C_out~1\, EXECUTE|ULA|ULA_B24|SOMA_SUB|C_out~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B25|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B25|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[57]\, EX_MEM|DOUT[57], Projeto2, 1
instance = comp, \MEM_WB|DOUT[140]\, MEM_WB|DOUT[140], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[60]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[60]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[60]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[60], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[24]~24\, INST_DECODE|BANCO_REGISTRADORES|saidaB[24]~24, Projeto2, 1
instance = comp, \ID_EX|DOUT[93]\, ID_EX|DOUT[93], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B24|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B24|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B23|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B23|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B24|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B24|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[56]\, EX_MEM|DOUT[56], Projeto2, 1
instance = comp, \MEM_WB|DOUT[139]~DUPLICATE\, MEM_WB|DOUT[139]~DUPLICATE, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[58]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[58]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[58]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[58], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[23]~23\, INST_DECODE|BANCO_REGISTRADORES|saidaB[23]~23, Projeto2, 1
instance = comp, \ID_EX|DOUT[92]\, ID_EX|DOUT[92], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B23|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B23|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B23|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B23|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B23|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B23|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B23|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B23|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B23|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B23|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[55]\, EX_MEM|DOUT[55], Projeto2, 1
instance = comp, \MEM_WB|DOUT[138]\, MEM_WB|DOUT[138], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[56]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[56]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[56]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[56], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[22]~22\, INST_DECODE|BANCO_REGISTRADORES|saidaA[22]~22, Projeto2, 1
instance = comp, \ID_EX|DOUT[123]\, ID_EX|DOUT[123], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B22|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B22|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[54]\, EX_MEM|DOUT[54], Projeto2, 1
instance = comp, \MEM_WB|DOUT[137]\, MEM_WB|DOUT[137], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[53]~10\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[53]~10, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[53]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[53], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[54]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[54]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[54]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[54], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[21]~21\, INST_DECODE|BANCO_REGISTRADORES|saidaA[21]~21, Projeto2, 1
instance = comp, \ID_EX|DOUT[122]\, ID_EX|DOUT[122], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B21|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B21|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B21|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B21|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B20|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B20|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B21|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B21|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B21|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B21|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[53]\, EX_MEM|DOUT[53], Projeto2, 1
instance = comp, \MEM_WB|DOUT[136]\, MEM_WB|DOUT[136], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[52]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[52]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[52]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[52], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[20]~20\, INST_DECODE|BANCO_REGISTRADORES|saidaA[20]~20, Projeto2, 1
instance = comp, \ID_EX|DOUT[121]\, ID_EX|DOUT[121], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B20|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B20|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B20|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B20|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B20|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B20|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B20|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B20|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[52]\, EX_MEM|DOUT[52], Projeto2, 1
instance = comp, \MEM_WB|DOUT[135]\, MEM_WB|DOUT[135], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[49]~9\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[49]~9, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[49]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[49], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[50]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[50]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[50]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[50], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[19]~19\, INST_DECODE|BANCO_REGISTRADORES|saidaA[19]~19, Projeto2, 1
instance = comp, \ID_EX|DOUT[120]\, ID_EX|DOUT[120], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B19|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B19|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B19|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B19|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B19|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B19|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B17|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B17|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B19|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B19|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B19|MUX|saida_MUX~4\, EXECUTE|ULA|ULA_B19|MUX|saida_MUX~4, Projeto2, 1
instance = comp, \EX_MEM|DOUT[51]\, EX_MEM|DOUT[51], Projeto2, 1
instance = comp, \MEM_WB|DOUT[134]\, MEM_WB|DOUT[134], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[48]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[48]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[48]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[48], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[18]~18\, INST_DECODE|BANCO_REGISTRADORES|saidaA[18]~18, Projeto2, 1
instance = comp, \ID_EX|DOUT[119]\, ID_EX|DOUT[119], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B18|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B18|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[50]\, EX_MEM|DOUT[50], Projeto2, 1
instance = comp, \MEM_WB|DOUT[133]\, MEM_WB|DOUT[133], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[45]~10\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[45]~10, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[45]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[45], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[46]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[46]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[46]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[46], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[17]~17\, INST_DECODE|BANCO_REGISTRADORES|saidaB[17]~17, Projeto2, 1
instance = comp, \ID_EX|DOUT[86]\, ID_EX|DOUT[86], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B17|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B17|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \ID_EX|DOUT[118]~DUPLICATE\, ID_EX|DOUT[118]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B17|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B17|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B17|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B17|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B17|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B17|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B17|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B17|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[49]\, EX_MEM|DOUT[49], Projeto2, 1
instance = comp, \MEM_WB|DOUT[132]\, MEM_WB|DOUT[132], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[44]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[44]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[44]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[44], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[16]~16\, INST_DECODE|BANCO_REGISTRADORES|saidaA[16]~16, Projeto2, 1
instance = comp, \ID_EX|DOUT[117]\, ID_EX|DOUT[117], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B16|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B16|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B16|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B16|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B14|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B14|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B16|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B16|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B16|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B16|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[48]\, EX_MEM|DOUT[48], Projeto2, 1
instance = comp, \MEM_WB|DOUT[131]\, MEM_WB|DOUT[131], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[15]~15\, INST_DECODE|BANCO_REGISTRADORES|saidaB[15]~15, Projeto2, 1
instance = comp, \ID_EX|DOUT[84]\, ID_EX|DOUT[84], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B15|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B15|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B15|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B15|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B15|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B15|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B15|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B15|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B15|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B15|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[47]\, EX_MEM|DOUT[47], Projeto2, 1
instance = comp, \MEM_WB|DOUT[130]\, MEM_WB|DOUT[130], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[40]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[40]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[40]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[40], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[14]~14\, INST_DECODE|BANCO_REGISTRADORES|saidaB[14]~14, Projeto2, 1
instance = comp, \ID_EX|DOUT[83]\, ID_EX|DOUT[83], Projeto2, 1
instance = comp, \ID_EX|DOUT[115]\, ID_EX|DOUT[115], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B12|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B12|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B13|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B13|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B14|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B14|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[46]\, EX_MEM|DOUT[46], Projeto2, 1
instance = comp, \MEM_WB|DOUT[129]~DUPLICATE\, MEM_WB|DOUT[129]~DUPLICATE, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[13]~13\, INST_DECODE|BANCO_REGISTRADORES|saidaB[13]~13, Projeto2, 1
instance = comp, \ID_EX|DOUT[82]\, ID_EX|DOUT[82], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B13|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B13|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B13|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B13|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B13|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B13|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B13|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B13|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B13|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B13|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[45]\, EX_MEM|DOUT[45], Projeto2, 1
instance = comp, \MEM_WB|DOUT[128]~DUPLICATE\, MEM_WB|DOUT[128]~DUPLICATE, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[36]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[36]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[36]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[36], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[12]~12\, INST_DECODE|BANCO_REGISTRADORES|saidaA[12]~12, Projeto2, 1
instance = comp, \ID_EX|DOUT[113]~DUPLICATE\, ID_EX|DOUT[113]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B12|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B12|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B12|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B12|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B12|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B12|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B12|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B12|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[44]\, EX_MEM|DOUT[44], Projeto2, 1
instance = comp, \MEM_WB|DOUT[127]~DUPLICATE\, MEM_WB|DOUT[127]~DUPLICATE, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[11]~11\, INST_DECODE|BANCO_REGISTRADORES|saidaB[11]~11, Projeto2, 1
instance = comp, \ID_EX|DOUT[80]\, ID_EX|DOUT[80], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B11|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B11|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B11|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B11|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B11|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B11|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B10|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B10|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B11|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B11|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B11|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B11|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[43]\, EX_MEM|DOUT[43], Projeto2, 1
instance = comp, \MEM_WB|DOUT[126]\, MEM_WB|DOUT[126], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[32]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[32]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[32]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[32], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[10]~10\, INST_DECODE|BANCO_REGISTRADORES|saidaA[10]~10, Projeto2, 1
instance = comp, \ID_EX|DOUT[111]\, ID_EX|DOUT[111], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B10|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B10|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[42]\, EX_MEM|DOUT[42], Projeto2, 1
instance = comp, \MEM_WB|DOUT[125]\, MEM_WB|DOUT[125], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[9]~9\, INST_DECODE|BANCO_REGISTRADORES|saidaB[9]~9, Projeto2, 1
instance = comp, \ID_EX|DOUT[78]\, ID_EX|DOUT[78], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B9|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B9|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B9|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B9|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \ID_EX|DOUT[108]~DUPLICATE\, ID_EX|DOUT[108]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B7|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B7|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B9|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B9|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B9|MUX|saida_MUX~4\, EXECUTE|ULA|ULA_B9|MUX|saida_MUX~4, Projeto2, 1
instance = comp, \EX_MEM|DOUT[41]\, EX_MEM|DOUT[41], Projeto2, 1
instance = comp, \MEM_WB|DOUT[124]\, MEM_WB|DOUT[124], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[28]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[28]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[28]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[28], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[8]~8\, INST_DECODE|BANCO_REGISTRADORES|saidaB[8]~8, Projeto2, 1
instance = comp, \ID_EX|DOUT[77]\, ID_EX|DOUT[77], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B8|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B8|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B8|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B8|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B8|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B8|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B8|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B8|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B8|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B8|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[40]\, EX_MEM|DOUT[40], Projeto2, 1
instance = comp, \MEM_WB|DOUT[123]\, MEM_WB|DOUT[123], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[7]~7\, INST_DECODE|BANCO_REGISTRADORES|saidaB[7]~7, Projeto2, 1
instance = comp, \ID_EX|DOUT[76]\, ID_EX|DOUT[76], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B7|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B7|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B7|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B7|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B7|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B7|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B7|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B7|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B7|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B7|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[39]\, EX_MEM|DOUT[39], Projeto2, 1
instance = comp, \MEM_WB|DOUT[122]\, MEM_WB|DOUT[122], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[23]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[23], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[24]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[24]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[24]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[24], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[6]~6\, INST_DECODE|BANCO_REGISTRADORES|saidaA[6]~6, Projeto2, 1
instance = comp, \ID_EX|DOUT[107]\, ID_EX|DOUT[107], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B4|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B4|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B5|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B5|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B6|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B6|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[38]\, EX_MEM|DOUT[38], Projeto2, 1
instance = comp, \MEM_WB|DOUT[121]\, MEM_WB|DOUT[121], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[5]~5\, INST_DECODE|BANCO_REGISTRADORES|saidaB[5]~5, Projeto2, 1
instance = comp, \ID_EX|DOUT[74]\, ID_EX|DOUT[74], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B5|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B5|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B5|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B5|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B5|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B5|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B5|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B5|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B5|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B5|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EX_MEM|DOUT[37]\, EX_MEM|DOUT[37], Projeto2, 1
instance = comp, \MEM_WB|DOUT[120]\, MEM_WB|DOUT[120], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[4]~4\, INST_DECODE|BANCO_REGISTRADORES|saidaB[4]~4, Projeto2, 1
instance = comp, \ID_EX|DOUT[73]\, ID_EX|DOUT[73], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B4|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B4|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B4|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B4|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B2|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B2|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B4|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B4|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \ID_EX|DOUT[105]\, ID_EX|DOUT[105], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B4|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B4|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B4|MUX|saida_MUX~4\, EXECUTE|ULA|ULA_B4|MUX|saida_MUX~4, Projeto2, 1
instance = comp, \EX_MEM|DOUT[36]\, EX_MEM|DOUT[36], Projeto2, 1
instance = comp, \MEM_WB|DOUT[119]\, MEM_WB|DOUT[119], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[3]~3\, INST_DECODE|BANCO_REGISTRADORES|saidaA[3]~3, Projeto2, 1
instance = comp, \ID_EX|DOUT[104]\, ID_EX|DOUT[104], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B3|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B3|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B3|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B3|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B3|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B3|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B3|MUX|saida_MUX~4\, EXECUTE|ULA|ULA_B3|MUX|saida_MUX~4, Projeto2, 1
instance = comp, \EX_MEM|DOUT[35]\, EX_MEM|DOUT[35], Projeto2, 1
instance = comp, \MEM_WB|DOUT[118]\, MEM_WB|DOUT[118], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[2]~2\, INST_DECODE|BANCO_REGISTRADORES|saidaA[2]~2, Projeto2, 1
instance = comp, \ID_EX|DOUT[103]~DUPLICATE\, ID_EX|DOUT[103]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B2|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B2|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[34]\, EX_MEM|DOUT[34], Projeto2, 1
instance = comp, \MEM_WB|DOUT[117]\, MEM_WB|DOUT[117], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[14]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[14]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[14]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[14], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[1]~1\, INST_DECODE|BANCO_REGISTRADORES|saidaA[1]~1, Projeto2, 1
instance = comp, \ID_EX|DOUT[102]\, ID_EX|DOUT[102], Projeto2, 1
instance = comp, \ID_EX|DOUT[101]\, ID_EX|DOUT[101], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B0|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B0|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B1|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B1|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[33]\, EX_MEM|DOUT[33], Projeto2, 1
instance = comp, \MEM_WB|DOUT[116]\, MEM_WB|DOUT[116], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[66]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[66]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[66]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[66], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[27]~27\, INST_DECODE|BANCO_REGISTRADORES|saidaB[27]~27, Projeto2, 1
instance = comp, \ID_EX|DOUT[96]\, ID_EX|DOUT[96], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B27|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B27|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B27|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B27|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[59]\, EX_MEM|DOUT[59], Projeto2, 1
instance = comp, \MEM_WB|DOUT[142]\, MEM_WB|DOUT[142], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[65]~13\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[65]~13, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[65]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[65], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[66]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[66]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[66]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[66], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[27]~27\, INST_DECODE|BANCO_REGISTRADORES|saidaA[27]~27, Projeto2, 1
instance = comp, \ID_EX|DOUT[128]\, ID_EX|DOUT[128], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B28|SOMA_SUB|C_out\, EXECUTE|ULA|ULA_B28|SOMA_SUB|C_out, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B29|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B29|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[61]\, EX_MEM|DOUT[61], Projeto2, 1
instance = comp, \MEM_WB|DOUT[144]\, MEM_WB|DOUT[144], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[69]~14\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[69]~14, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[69]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[69], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[70]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[70]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[70]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_1_bypass[70], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaA[29]~29\, INST_DECODE|BANCO_REGISTRADORES|saidaA[29]~29, Projeto2, 1
instance = comp, \ID_EX|DOUT[130]~DUPLICATE\, ID_EX|DOUT[130]~DUPLICATE, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B29|SOMA_SUB|C_out~1\, EXECUTE|ULA|ULA_B29|SOMA_SUB|C_out~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B30|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B30|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EX_MEM|DOUT[62]\, EX_MEM|DOUT[62], Projeto2, 1
instance = comp, \MEM_WB|DOUT[145]\, MEM_WB|DOUT[145], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[71]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[71]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[71]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[71], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[72]~feeder\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[72]~feeder, Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[72]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[72], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[30]~30\, INST_DECODE|BANCO_REGISTRADORES|saidaB[30]~30, Projeto2, 1
instance = comp, \ID_EX|DOUT[99]\, ID_EX|DOUT[99], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B30|MUX_INVERTE_B|saida_MUX~0\, EXECUTE|ULA|ULA_B30|MUX_INVERTE_B|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B0|MUX|saida_MUX~0\, EXECUTE|ULA|ULA_B0|MUX|saida_MUX~0, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B0|MUX|saida_MUX~1\, EXECUTE|ULA|ULA_B0|MUX|saida_MUX~1, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B0|MUX|saida_MUX~2\, EXECUTE|ULA|ULA_B0|MUX|saida_MUX~2, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B0|MUX|saida_MUX~3\, EXECUTE|ULA|ULA_B0|MUX|saida_MUX~3, Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B0|MUX|saida_MUX~4\, EXECUTE|ULA|ULA_B0|MUX|saida_MUX~4, Projeto2, 1
instance = comp, \EX_MEM|DOUT[32]\, EX_MEM|DOUT[32], Projeto2, 1
instance = comp, \MEM_WB|DOUT[115]\, MEM_WB|DOUT[115], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[11]\, INST_DECODE|BANCO_REGISTRADORES|registrador_rtl_0_bypass[11], Projeto2, 1
instance = comp, \INST_DECODE|BANCO_REGISTRADORES|saidaB[0]~0\, INST_DECODE|BANCO_REGISTRADORES|saidaB[0]~0, Projeto2, 1
instance = comp, \ID_EX|DOUT[69]\, ID_EX|DOUT[69], Projeto2, 1
instance = comp, \EXECUTE|ULA|ULA_B0|SOMA_SUB|C_out~0\, EXECUTE|ULA|ULA_B0|SOMA_SUB|C_out~0, Projeto2, 1
instance = comp, \DECOD_HEX0|rascSaida7seg[0]~0\, DECOD_HEX0|rascSaida7seg[0]~0, Projeto2, 1
instance = comp, \DECOD_HEX0|rascSaida7seg[1]~1\, DECOD_HEX0|rascSaida7seg[1]~1, Projeto2, 1
instance = comp, \DECOD_HEX0|rascSaida7seg[2]~2\, DECOD_HEX0|rascSaida7seg[2]~2, Projeto2, 1
instance = comp, \DECOD_HEX0|rascSaida7seg[3]~3\, DECOD_HEX0|rascSaida7seg[3]~3, Projeto2, 1
instance = comp, \DECOD_HEX0|rascSaida7seg[4]~4\, DECOD_HEX0|rascSaida7seg[4]~4, Projeto2, 1
instance = comp, \DECOD_HEX0|rascSaida7seg[5]~5\, DECOD_HEX0|rascSaida7seg[5]~5, Projeto2, 1
instance = comp, \DECOD_HEX0|rascSaida7seg[6]~6\, DECOD_HEX0|rascSaida7seg[6]~6, Projeto2, 1
instance = comp, \DECOD_HEX1|rascSaida7seg[0]~0\, DECOD_HEX1|rascSaida7seg[0]~0, Projeto2, 1
instance = comp, \DECOD_HEX1|rascSaida7seg[1]~1\, DECOD_HEX1|rascSaida7seg[1]~1, Projeto2, 1
instance = comp, \DECOD_HEX1|rascSaida7seg[2]~2\, DECOD_HEX1|rascSaida7seg[2]~2, Projeto2, 1
instance = comp, \DECOD_HEX1|rascSaida7seg[3]~3\, DECOD_HEX1|rascSaida7seg[3]~3, Projeto2, 1
instance = comp, \DECOD_HEX1|rascSaida7seg[4]~4\, DECOD_HEX1|rascSaida7seg[4]~4, Projeto2, 1
instance = comp, \DECOD_HEX1|rascSaida7seg[5]~5\, DECOD_HEX1|rascSaida7seg[5]~5, Projeto2, 1
instance = comp, \DECOD_HEX1|rascSaida7seg[6]~6\, DECOD_HEX1|rascSaida7seg[6]~6, Projeto2, 1
instance = comp, \DECOD_HEX2|rascSaida7seg[0]~0\, DECOD_HEX2|rascSaida7seg[0]~0, Projeto2, 1
instance = comp, \DECOD_HEX2|rascSaida7seg[1]~1\, DECOD_HEX2|rascSaida7seg[1]~1, Projeto2, 1
instance = comp, \DECOD_HEX2|rascSaida7seg[2]~2\, DECOD_HEX2|rascSaida7seg[2]~2, Projeto2, 1
instance = comp, \DECOD_HEX2|rascSaida7seg[3]~3\, DECOD_HEX2|rascSaida7seg[3]~3, Projeto2, 1
instance = comp, \DECOD_HEX2|rascSaida7seg[4]~4\, DECOD_HEX2|rascSaida7seg[4]~4, Projeto2, 1
instance = comp, \DECOD_HEX2|rascSaida7seg[5]~5\, DECOD_HEX2|rascSaida7seg[5]~5, Projeto2, 1
instance = comp, \DECOD_HEX2|rascSaida7seg[6]~6\, DECOD_HEX2|rascSaida7seg[6]~6, Projeto2, 1
instance = comp, \DECOD_HEX3|rascSaida7seg[0]~0\, DECOD_HEX3|rascSaida7seg[0]~0, Projeto2, 1
instance = comp, \DECOD_HEX3|rascSaida7seg[1]~1\, DECOD_HEX3|rascSaida7seg[1]~1, Projeto2, 1
instance = comp, \DECOD_HEX3|rascSaida7seg[2]~2\, DECOD_HEX3|rascSaida7seg[2]~2, Projeto2, 1
instance = comp, \DECOD_HEX3|rascSaida7seg[3]~3\, DECOD_HEX3|rascSaida7seg[3]~3, Projeto2, 1
instance = comp, \DECOD_HEX3|rascSaida7seg[4]~4\, DECOD_HEX3|rascSaida7seg[4]~4, Projeto2, 1
instance = comp, \DECOD_HEX3|rascSaida7seg[5]~5\, DECOD_HEX3|rascSaida7seg[5]~5, Projeto2, 1
instance = comp, \DECOD_HEX3|rascSaida7seg[6]~6\, DECOD_HEX3|rascSaida7seg[6]~6, Projeto2, 1
instance = comp, \DECOD_HEX4|rascSaida7seg[0]~0\, DECOD_HEX4|rascSaida7seg[0]~0, Projeto2, 1
instance = comp, \DECOD_HEX4|rascSaida7seg[1]~1\, DECOD_HEX4|rascSaida7seg[1]~1, Projeto2, 1
instance = comp, \DECOD_HEX4|rascSaida7seg[2]~2\, DECOD_HEX4|rascSaida7seg[2]~2, Projeto2, 1
instance = comp, \DECOD_HEX4|rascSaida7seg[3]~3\, DECOD_HEX4|rascSaida7seg[3]~3, Projeto2, 1
instance = comp, \DECOD_HEX4|rascSaida7seg[4]~4\, DECOD_HEX4|rascSaida7seg[4]~4, Projeto2, 1
instance = comp, \DECOD_HEX4|rascSaida7seg[5]~5\, DECOD_HEX4|rascSaida7seg[5]~5, Projeto2, 1
instance = comp, \DECOD_HEX4|rascSaida7seg[6]~6\, DECOD_HEX4|rascSaida7seg[6]~6, Projeto2, 1
instance = comp, \DECOD_HEX5|rascSaida7seg[0]~0\, DECOD_HEX5|rascSaida7seg[0]~0, Projeto2, 1
instance = comp, \DECOD_HEX5|rascSaida7seg[1]~1\, DECOD_HEX5|rascSaida7seg[1]~1, Projeto2, 1
instance = comp, \DECOD_HEX5|rascSaida7seg[2]~2\, DECOD_HEX5|rascSaida7seg[2]~2, Projeto2, 1
instance = comp, \DECOD_HEX5|rascSaida7seg[3]~3\, DECOD_HEX5|rascSaida7seg[3]~3, Projeto2, 1
instance = comp, \DECOD_HEX5|rascSaida7seg[4]~4\, DECOD_HEX5|rascSaida7seg[4]~4, Projeto2, 1
instance = comp, \DECOD_HEX5|rascSaida7seg[5]~5\, DECOD_HEX5|rascSaida7seg[5]~5, Projeto2, 1
instance = comp, \DECOD_HEX5|rascSaida7seg[6]~6\, DECOD_HEX5|rascSaida7seg[6]~6, Projeto2, 1
instance = comp, \CLOCK_50~input\, CLOCK_50~input, Projeto2, 1
instance = comp, \SW[1]~input\, SW[1]~input, Projeto2, 1
instance = comp, \SW[2]~input\, SW[2]~input, Projeto2, 1
instance = comp, \SW[3]~input\, SW[3]~input, Projeto2, 1
instance = comp, \SW[4]~input\, SW[4]~input, Projeto2, 1
instance = comp, \SW[5]~input\, SW[5]~input, Projeto2, 1
instance = comp, \SW[6]~input\, SW[6]~input, Projeto2, 1
instance = comp, \SW[7]~input\, SW[7]~input, Projeto2, 1
instance = comp, \SW[8]~input\, SW[8]~input, Projeto2, 1
instance = comp, \SW[9]~input\, SW[9]~input, Projeto2, 1
instance = comp, \KEY[1]~input\, KEY[1]~input, Projeto2, 1
instance = comp, \KEY[2]~input\, KEY[2]~input, Projeto2, 1
instance = comp, \KEY[3]~input\, KEY[3]~input, Projeto2, 1
instance = comp, \SW[0]~input\, SW[0]~input, Projeto2, 1
