<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="30">
  <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fir_shift_reg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../sources/lab6/fir_top_v1_00_a/synhdl/verilog/fir_shift_reg.v"/>
        <Attr Name="ImportTime" Val="1363548578"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fir_c.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../sources/lab6/fir_top_v1_00_a/synhdl/verilog/fir_c.v"/>
        <Attr Name="ImportTime" Val="1363548578"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fir_io_if.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../sources/lab6/fir_top_v1_00_a/synhdl/verilog/fir_io_if.v"/>
        <Attr Name="ImportTime" Val="1363548578"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fir_ap_rst_if.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../sources/lab6/fir_top_v1_00_a/synhdl/verilog/fir_ap_rst_if.v"/>
        <Attr Name="ImportTime" Val="1363548578"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fir.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../sources/lab6/fir_top_v1_00_a/synhdl/verilog/fir.v"/>
        <Attr Name="ImportTime" Val="1363548461"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fir_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../sources/lab6/fir_top_v1_00_a/synhdl/verilog/fir_top.v"/>
        <Attr Name="ImportTime" Val="1363548578"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fir_shift_reg_ram.dat">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../sources/lab6/fir_top_v1_00_a/synhdl/verilog/fir_shift_reg_ram.dat"/>
        <Attr Name="ImportTime" Val="1363548578"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fir_c_rom.dat">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../sources/lab6/fir_top_v1_00_a/synhdl/verilog/fir_c_rom.dat"/>
        <Attr Name="ImportTime" Val="1363548578"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/component.xml">
      <FileInfo SFType="IPXACT"/>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fir_top"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/verilog/fir_top.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
      <Option Name="IPRepoPath" Val="c:/xup/adv_embedded/labs/fir_ip"/>
    </Config>
  </FileSet>
</DARoots>
