Цель работы: изучение принципов двоичного суммирования чисел, алгоритмов построения структур сумматоров, а также моделирования их работы.  1. Построение сумматора по модулю 2. Таблица истинности для сумматора по модулю 2:  𝐴 𝐵 𝑮 0 0 0 0 1 1 1 0 1 1 1 0 Логическое выражение для сумматора по модулю 2:  𝐺=𝐴 ⊕𝐵= 𝐴𝐵+𝐴𝐵  Рисунок 1 - Сумматор по модулю 2  Рисунок 2 - Временная диаграмма сумматора по модулю 2  2. Реализация логической функции формирования нечетности от пяти аргументов.  Таблица 1 - Таблица истинности 𝐴 𝐵 𝐶 𝐷 𝐻 𝑮 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 0 1 0 1 1 1 1 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 1 1 0 1 0 0 0 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 1  Запись СДНФ 𝐺=𝐴 𝐵 𝐶 𝐷𝐻+𝐴 𝐵 𝐶𝐷𝐻+ 𝐴 𝐵𝐶𝐷 𝐻+ 𝐴 𝐵𝐶𝐷𝐻+𝐴 𝐵𝐶 𝐷 𝐻+𝐴𝐵𝐶𝐷𝐻+ 𝐴𝐵𝐶𝐷𝐻+ 𝐴𝐵𝐶𝐷𝐻+𝐴𝐵 𝐶 𝐷𝐻+𝐴𝐵 𝐶𝐷𝐻+ 𝐴𝐵𝐶𝐷𝐻+ 𝐴𝐵𝐶𝐷𝐻 +𝐴𝐵𝐶 𝐷𝐻+𝐴𝐵𝐶𝐷𝐻+𝐴𝐵𝐶𝐷 𝐻+𝐴𝐵𝐶𝐷𝐻   Минимизация СДНФ Таблица 2 - Карта Карно для G 𝐴𝐵𝐶 𝐷𝐻 000 001 011 010 110 111 101 100 00  1  1  1  1 01 1  1  1  1  10  1  1  1  1 11 1  1  1  1   Отсюда, получаем 𝐺=𝐴⊕𝐵⊕𝐶⊕𝐷⊕𝐻   Рисунок 3 - Функция нечетности  Рисунок 4 - Временная диаграмма функции нечетности По полученным временным диаграммам можно сделать вывод о правильности работы цифровой схемы, т.к значения функции совпадают со значениями логической функции из таблицы истинности.    3. Построение схемы полного одноразрядного сумматора. Таблица истинности для полного одноразрядного сумматора:  Таблица 3 - Таблица истинности полного одноразрядного сумматора 𝐴𝑖 𝐵𝑖 𝑃𝑖−1 𝑺𝒊 𝑷𝒊 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1  Ранее было получено, 𝑆𝑖=𝐴⊕𝐵⊕𝑃𝑖−1 Составим СДНФ для 𝑃𝑖: 𝑃𝑖=𝐴𝑖𝐵𝑖𝑃𝑖−1+ 𝐴𝑖𝐵𝑖𝑃𝑖−1+ 𝐴𝑖𝐵𝑖𝑃𝑖−1+ 𝐴𝑖𝐵𝑖𝑃𝑖−1  Минимизируем с помощью карт Карно:   После склейки получаем: 𝑃𝑖= 𝐴𝑖𝐵𝑖+𝑃𝑖−1𝐵𝑖+𝑃𝑖−1𝐴𝑖  По полученным временным диаграммам можно сделать вывод о правильности работы цифровой схемы, т.к значения функции совпадают со значениями логической функции из таблицы истинности.   Рисунок 6 - Схема полного одноразрядного сумматора Рисунок 5 - Временная диаграмма полного одноразрядного сумматора 4. Построение схемы параллельного сумматора двух 4-разрядных двоичных чисел, оценить время формирования результата.  По временной диаграмме можно сделать вывод о корректности работы построенной схемы. Важно помнить, что перенос 𝑃𝑖, формирующийся в предыдущем сумматоре используется в последующем, а это значит, что результат в последующем сумматоре будет формироваться с задержкой. Общую временную задержку для формирования суммы двух 4-разрядных чисел можно оценить, как 𝑡задержки=4𝑡см, где 𝑡см− время задержки на одном сумматоре. Рисунок 7 - Схема параллельного сумматора двух 4-разрядных чисел Рисунок 8 - Временная диаграмма сумматора Выводы: в ходе выполнения лабораторной работы построила и промоделировала работу сумматора по модулю 2. Реализовала логическую функцию формирования нечетности от пяти аргументов и на основе полученных результатов построила схему полного одноразрядного сумматора. Построила схему и проанализировала работу параллельного сумматора двух 4-разрядных двоичных чисел. 