ADMIN_AENQ_SIZE,FUNC_0
ENA_ASYNC_QUEUE_DEPTH,VAR_0
ENA_COM_INVAL,VAR_1
ENA_COM_NO_MEM,VAR_2
ENA_DMA_ADDR_TO_UINT32_HIGH,FUNC_1
ENA_DMA_ADDR_TO_UINT32_LOW,FUNC_2
ENA_MEM_ALLOC_COHERENT,FUNC_3
ENA_REGS_AENQ_BASE_HI_OFF,VAR_3
ENA_REGS_AENQ_BASE_LO_OFF,VAR_4
ENA_REGS_AENQ_CAPS_AENQ_DEPTH_MASK,VAR_5
ENA_REGS_AENQ_CAPS_AENQ_ENTRY_SIZE_MASK,VAR_6
ENA_REGS_AENQ_CAPS_AENQ_ENTRY_SIZE_SHIFT,VAR_7
ENA_REGS_AENQ_CAPS_OFF,VAR_8
ENA_REG_WRITE32,FUNC_4
ena_trc_err,FUNC_5
unlikely,FUNC_6
ena_com_admin_init_aenq,FUNC_7
dev,VAR_9
aenq_handlers,VAR_10
aenq,VAR_11
addr_low,VAR_12
addr_high,VAR_13
aenq_caps,VAR_14
size,VAR_15
