<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üêΩ üèåÔ∏è üó®Ô∏è Comment l'ordinateur fonctionne √† l'int√©rieur de Hayabusa-2, qui a largu√© une bombe sur Ryuga. Et des photos de ses d√©veloppeurs üà∫ üßöüèª ‚ôèÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="L'autre jour, la station automatique japonaise Hayabusa-2 a largu√© une bombe sur l'ast√©ro√Øde Ryugu . Le vaisseau spatial est contr√¥l√© par un syst√®me s...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Comment l'ordinateur fonctionne √† l'int√©rieur de Hayabusa-2, qui a largu√© une bombe sur Ryuga. Et des photos de ses d√©veloppeurs</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/447324/">  L'autre jour, la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">station automatique japonaise Hayabusa-2 a largu√© une bombe sur l'ast√©ro√Øde Ryugu</a> .  Le vaisseau spatial est contr√¥l√© par un syst√®me stable aux radiations bas√© sur une puce HR5000 (JAXA2010 / 101) avec un c≈ìur de processeur MIPS 5Kf 64 bits.  L'ordinateur de bord ex√©cute le syst√®me d'exploitation en temps r√©el uITRON, l'une des familles RTOS standard de TRON, qui est apparu au Japon dans les ann√©es 80 <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">et m√©rite un poste s√©par√©</a> . <br><br>  Dans cette note, je d√©crirai bri√®vement ce qui est inclus dans le SoC HR5000 et son c≈ìur de processeur, je montrerai des photos de deux des principaux d√©veloppeurs des lignes MIPS 4K et 5K, et dirai √©galement comment vous pouvez jouer √† la maison sur le FPGA avec le ¬´descendant d'un jeune fr√®re¬ª de cet ordinateur - Le noyau MIPS microAptiv UP 32 bits, dont le code dans le langage de description du mat√©riel Verilog √©tait bas√© sur MIPS 4KEc. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/5fa/02a/94a/5fa02a94a100a6e139fe53bfb77f4cc5.png"><br><a name="habracut"></a><br>  L'agence a√©rospatiale japonaise JAXA a conc√©d√© sous licence le c≈ìur du processeur MIPS 5Kf √† MIPS Technologies, une soci√©t√© am√©ricaine.  Cela s'est produit dans les ann√©es 2000.  Le groupe qui a d√©velopp√© ce noyau existe dans diff√©rentes configurations depuis 40 ans: <br><br><ol><li>  Tout d'abord, en 1978-1984, MIPS √©tait un projet √† Stanford, dirig√© par John Hennessey.  Sur le succ√®s de ce projet, Hennessey est devenu l'auteur du manuel le plus c√©l√®bre sur l'architecture informatique et √† un moment donn√© - le pr√©sident de Stanford. </li><li>  Puis, en 1984, MIPS est devenue une soci√©t√© commerciale - MIPS Computer Systems.  La m√™me ann√©e, ARM a √©galement √©t√© commercialis√©.  En 1991, MIPS a lanc√© le premier microprocesseur 64 bits au monde - MIPS R4000. </li><li>  Apr√®s cela, MIPS a √©t√© absorb√© par Silicon Graphics et dans les ann√©es 1990, il a √©t√© utilis√© dans des stations graphiques o√π les premiers films avec des graphismes r√©alistes ont √©t√© r√©alis√©s √† Hollywood (Jurassic Park). </li><li>  Dans les ann√©es 2000, le groupe s'est s√©par√© en MIPS Technologies et a notamment con√ßu un processeur pour JAXA.  Le si√®ge social de MIPS √©tait situ√© en Californie; certains des d√©veloppeurs de MIPS 5Kf √©taient bas√©s chez MIPS Europe <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">√† Copenhague.</a> </li><li>  En 2012, MIPS Technologies a √©t√© achet√© par la soci√©t√© britannique Imagination Technologies, qui est devenue c√©l√®bre en tant que d√©veloppeur de GPU dans les premiers iPhone d'Apple. </li><li>  En 2017, Apple a lanc√© Imagination, et apr√®s quelques perturbations, la technologie et une partie du groupe MIPS ont √©t√© int√©gr√©es √† Wave Computing, une startup qui d√©veloppe une puce pour acc√©l√©rer les r√©seaux de neurones. </li><li>  La puce Wave Computing est une combinaison d'un cluster de processeurs MIPS I6500 64 bits, d'un multiplicateur matriciel bas√© sur un tableau systolique √† la Google TPU et d'un processeur de traitement de donn√©es bas√© sur un appareil avec une architecture reconfigurable √† grain grossier - CGRA )  Les processeurs classiques du cluster I6500 chargent le multiplicateur matriciel et le processeur de flux de donn√©es, le multiplicateur matriciel fournit une densit√© de calcul et le processeur de flux de donn√©es de t√¢che est situ√© au milieu entre les processeurs classiques et le multiplicateur matriciel - il est plus flexible que le multiplicateur et plus productif que le CPU classique. </li></ol><br>  J'ai donc pris une photo avec l'un des deux principaux d√©veloppeurs de la gamme MIPS 4K et 5K - Larry Hudepohl, Larry Huedepol (√† droite dans une chemise rouge).  Larry a commenc√© sa carri√®re chez Digital Equipment Corporation (DEC) en tant que concepteur de processeurs pour MicroVAX.  Ensuite, Larry a travaill√© pour une petite entreprise Cyrix, qui √† la fin des ann√©es 1980 a mis au d√©fi Intel et a fabriqu√© un coprocesseur FPU compatible avec Intel 80387 et 50% plus rapide.  Larry a ensuite con√ßu les puces MIPS chez Silicon Graphics.  Lorsque MIPS Technologies s'est s√©par√© de Silicon Graphics, Larry et Ryan Quinter ont lanc√© ensemble le premier produit MIPS ind√©pendant, MIPS 4K, qui est devenu l'√©pine dorsale de la gamme qui a domin√© l'√©lectronique domestique des ann√©es 2000 (lecteurs DVD, appareils photo, t√©l√©viseurs num√©riques).  Ensuite, le MIPS 5K a vol√© dans l'espace - il a √©t√© utilis√© par l'agence spatiale japonaise JAXA.  Ensuite, Larry, en tant que VP Hardware Engineering, a dirig√© le d√©veloppement des lignes suivantes, et maintenant il travaille sur de nouvelles architectures d'acc√©l√©rateurs Wave: <br><br><img width="800" src="https://habrastorage.org/getpro/habr/post_images/3c4/034/18a/3c403418a02c7b913f7503333ff8f467.jpg"><br><br>  Revenons maintenant au processeur de Hayabusa-2 (dans Hayabusa-1, c'est diff√©rent).  Voici une <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">fiche technique pour le c≈ìur du processeur MIPS64 5Kf</a> et une <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">page avec les donn√©es syst√®me sur une puce HR5000</a> .  Notez quelques points int√©ressants. <br><br>  Tout d'abord, MIPS 5Kf est un processeur pipeline.  Si vous ne savez pas comment cela fonctionne, alors le moyen le plus simple de vous conna√Ætre est d'√©tudier le septi√®me chapitre du livre "Circuit num√©rique et architecture informatique" de David M. Harris et Sarah L. Harris, dont la derni√®re version peut √™tre t√©l√©charg√©e en russe <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">ici</a> ou <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">ici</a> ) .  Le convoyeur de MIPS 5Kf est diff√©rent du convoyeur MIPS classique de Harris &amp; Harris.  Ceux d'entre vous qui ont lu X&amp;X peuvent regarder les diff√©rences et deviner pourquoi: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/2f7/b1f/8bf/2f7b1f8bffa3a8b3486caeb42f4ebe7a.png"><br><br>  Bien s√ªr, MIPS 5Kf n'a pas cinq √©tapes de pipeline, mais six, avec une √©tape de r√©partition suppl√©mentaire.  Cette √©tape est n√©cessaire pour rendre le MIPS 5Kf superscalaire born√©.  Il peut effectuer non seulement des op√©rations les unes apr√®s les autres dans le pipeline, mais il peut √©galement effectuer une op√©ration √† virgule flottante simultan√©ment avec une op√©ration enti√®re ou avec une op√©ration de m√©moire (chargement ou sauvegarde).  Stage Dispatch lance un coprocesseur √† virgule flottante qui poss√®de son propre pipeline √† sept √©tapes: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/508/bff/391/508bff391f1203e66c0673688e1b0d9f.png"><br><br>  Et ici √† droite sur la photo, Darren Jones, Darren Jones, d√©veloppeur FPU chez MIPS 5Kf.  La lettre "f" dans "5Kf" signifie exactement qu'elle a une virgule flottante: <br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/156/d3b/e04/156d3be04866e0fb1b7dab56bb79920a.jpg"><br><br>  Ici, dans cette plaque, vous pouvez voir combien de cycles n√©cessitent diff√©rentes op√©rations dans le FPU et √† quelle fr√©quence (taux de r√©p√©tition) ils peuvent √™tre ex√©cut√©s dans le pipeline.  Par exemple, la multiplication simple pr√©cision n√©cessite quatre cycles, mais vous pouvez d√©marrer une nouvelle multiplication dans le pipeline √† chaque cycle.  Ainsi, le FPU peut traiter simultan√©ment quatre multiplications en simple pr√©cision √† chaque √©tape de traitement.  Mais la multiplication en double pr√©cision n√©cessite cinq cycles, et vous ne pouvez la d√©marrer qu'avec une pause dans le cycle.  L'op√©ration complexe consistant √† prendre la racine carr√©e de la double pr√©cision n√©cessite jusqu'√† 32 cycles, et vous ne pouvez commencer une nouvelle prise de la racine carr√©e qu'apr√®s 29 cycles.  C'est ainsi que le calcul des coordonn√©es du navire et de ses formules de mouvement dans l'espace est optimis√©: <br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/458/e2f/e00/458e2fe00a0c894f6de90233ce342d44.png"><br><br>  Hayabusa-2 utilise la configuration MIPS 5Kf avec des caches d'instructions et de donn√©es s√©par√©s de 32 kilo-octets.  Dans le m√™me temps, la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">br√®ve description du HR5000 n'indique</a> pas <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">clairement</a> s'il utilise un cache √† quatre canaux de 8 kilo-octets - ou un cache √† deux canaux de 16 kilo-octets.  Vous pouvez lire comment ces caches fonctionnent √† la fois dans X&amp;X et dans <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">mon ancienne pr√©sentation sur les caches</a> , ainsi que dans le livre utile <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Voir MIPS Run Linux 2nd Edition par Dominic Sweetman:</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><br><br><img src="https://habrastorage.org/getpro/habr/post_images/49b/b0f/5f2/49bb0f5f26816d0b214fbcb702f3fc23.jpg"></a> <br><br>  Hayabusa-2 poss√®de √©galement une unit√© de gestion de la m√©moire (MMU), avec un tampon de traduction (TLB).  TLB est un outil universel pour convertir rapidement des adresses du virtuel au physique.  TLB vous permet de: <br><br><ol><li><p>  Masquez la m√©moire du syst√®me d'exploitation du code non privil√©gi√©. </p></li><li><p>  Prot√©gez les programmes utilisateur les uns des autres. </p></li><li><p>  Fournissez un acc√®s au programme √† la quantit√© de m√©moire virtuelle qui d√©passe la quantit√© de RAM physique. </p></li><li><p>  Adresse m√©moire physique plus grande que les adresses virtuelles sont disponibles. </p></li><li><p>  Placez le programme dans n'importe quelle partie de la m√©moire physique. </p></li><li><p>  Permet √† plusieurs r√©gions de m√©moire de ressembler √† une pi√®ce s√©quentielle. </p></li><li><p>  Vous permet de charger des morceaux du programme √† partir d'un p√©riph√©rique externe selon vos besoins. </p></li><li><p>  Le TLB associe √©galement divers attributs √† l'adresse: lecture, √©criture et ex√©cution, ainsi que des attributs de cache et de coh√©rence. </p><br><ul><li><p>  L'attribut de cache est n√©cessaire pour montrer au processeur o√π l'espace d'adressage est pour le niveau de cache suivant et o√π pour les r√©sistances d'E / S qui ne peuvent pas √™tre mises en cache. </p></li><li><p>  Des attributs de coh√©rence sont n√©cessaires pour que plusieurs c≈ìurs de processeur fonctionnent ensemble, chacun avec son propre cache de premier niveau, et ensemble, ils utilisent un cache de deuxi√®me niveau commun. </p></li></ul></li><li><p>  TLB peut stocker un indicateur qu'une page avec une adresse donn√©e a √©t√© enregistr√©e.  Cela aide lors de l'√©change, du chargement-d√©chargement des pages de m√©moire sur des syst√®mes avec moins de m√©moire physique que ce dont l'application a besoin pour adresser toutes les parties de son code et de ses donn√©es avec des adresses virtuelles. </p></li></ol><br><br>  Voici √† quoi ressemble la traduction d'une adresse virtuelle 64 bits en une adresse physique 36 bits sur MIPS 5Kf.  Pourquoi sur Hayabusa-2 un processeur 64 bits avec des adresses physiques 36 bits?  Je soup√ßonne que Hayabusa-2 prend des photos et doit traiter des images, ce qui n√©cessite beaucoup de m√©moire.  Peut-√™tre que pour certains algorithmes, les √©changes d'arithm√©tique 64 bits et de cache 64 bits (ou les √©changes de m√©moire non cache 64 bits) am√©liorent quelque chose, et cela s'av√®re utile dans l'espace.  Mais je ne sais pas avec certitude, je dois probablement demander √† <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">Zelenyikot</a> et √† l‚Äô <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">amartologie</a> , qui en savent plus que moi sur l‚Äôespace. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/1f4/b5e/54e/1f4b5e54e0f42636b906fe5d4f851682.png"><br><br>  Vous pouvez lire sur TLB dans X&amp;X et Voir MIPS Run, mais il y a une nuance: les deux livres d√©crivent √† quoi ressemble TLB du point de vue d'un programmeur.  Mais du point de vue du d√©veloppeur mat√©riel, les concepteurs de processeur trompent le programmeur en lui montrant le TLB comme une table de traduction associative, malgr√© le fait qu'il y ait en fait trois tables √† l'int√©rieur du TL: il y a trois instructions micro-TLB, des donn√©es micro-TLB et un commun (Joint TLB).  Tout d'abord, le dispositif de gestion de la m√©moire recherche ITLB et DTLB, et seulement s'il ne le trouve pas, il le prend √† JTLB.  Cela co√ªte au processeur 2 cycles suppl√©mentaires.  Voir aussi <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">mon ancienne pr√©sentation sur TLB</a> : <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f00/7eb/578/f007eb578f4887c7cf8f890444d61684.png"><br><br>  L'interface entre les caches de premier niveau et le contr√¥leur de m√©moire dans MIPS 5Kf dans Hayabusa-2 est appel√©e EB (prononc√© IB).  C'est l'abr√©viation de bus externe.  Il est similaire √† AHB et AXI, et vous permet d'√©clater, de vider du cache ou de remplir toute la ligne avec le cache, en utilisant des transferts en boucles s√©quentielles. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f3d/013/feb/f3d013feb5e2960574d69d66fa610a7a.png"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/e87/867/c8b/e87867c8bdc823d7f4551bdfbf431eae.png"><br><br>  En dehors du c≈ìur du processeur, le HR5000 dispose d'un contr√¥leur d'interruption, d'un module UART, d'un contr√¥leur d'acc√®s direct √† la m√©moire, de minuteries et d'un contr√¥leur PCI: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/172/8c3/b43/1728c3b431ac6ddb63bcbc7f38bf847b.png"><br><br>  Pour travailler dans l'espace, la puce doit √™tre prot√©g√©e des radiations.  Je ne suis pas sp√©cialiste de la radioprotection, pour cela il y a une <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">amartologie</a> sur Habr√©, mais je sais qu'une telle protection peut se faire √† la fois au niveau de la technologie de production physique, et au niveau des diff√©rents contr√¥les ECC, et m√™me au niveau de l'architecture, avec triple, etc.  Les cr√©ateurs du syst√®me cristallin HR5000 ont d√©cid√© d'utiliser la voie RTL2GDSII habituelle adopt√©e dans les applications commerciales, synth√®se d'un graphe √† partir d'√©l√©ments logiques √† partir de code dans le langage de description mat√©rielle Verilog.  Cependant, apr√®s avoir re√ßu un tel graphique (netlist), ils le modifient en utilisant une biblioth√®que sp√©ciale de duret√© par conception primitive (HBD) (jamais utilis√©, donc toute clarification dans les commentaires est la bienvenue): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/142/c66/1f0/142c661f0bfe8b1237c9e33a968887f8.png"><br><br>  √âtant donn√© que MIPS 5Kf est √©crit en Verilog, il peut √™tre transform√© non seulement en une netlist, et non seulement en un masque pour fabriquer une puce dans une usine, mais aussi en une configuration FPGA.  Malheureusement, les sources de MIPS 5Kf ne sont pas dans le domaine public, mais dans le domaine public sont le code source d'un descendant de son "fr√®re cadet", un processeur MIPS 4K 32 bits.  Ce "descendant" est appel√© MIPS microAptiv UP, et sa configuration de base est incluse dans le package MIPSfpga.  Le code MIPS 4K / 4KEc / microAptiv UP / M5150 (ce sont toutes des versions progressives de la ligne) a √©galement √©t√© √©crit par Larry, Ryan et Darren. <br><br>  Vous pouvez jouer avec le pipeline, les caches, le dispositif de gestion de la m√©moire et les interruptions du noyau MIPS microAptiv UP, l'ex√©cuter sur un simulateur ou une carte avec FPGA / FPGA.  Pour ce faire, t√©l√©chargez simplement le <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">package de d√©marrage MIPS Open ‚Ñ¢ FPGA</a> , ainsi que <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">MIPS Open ‚Ñ¢ FPGA Labs</a> et (c'est important!) Compl√©tez-le avec <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">MIPSfpga +</a> .  Dans ce dernier, il existe des <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">laboratoires sur le pipeline, le cache et le p√©riph√©rique de gestion de la m√©moire</a> . <br><br>  Vous pouvez synth√©tiser et ex√©cuter le processeur MIPS microAptiv UP sur une carte peu co√ªteuse pour 85 $ (prix acad√©mique 55 $): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/a20/82b/988/a2082b988e8b633dac41bbc31659326d.jpg"><br><br>  Pour travailler avec le package MIPSfpga / MIPSfpga +, vous devez conna√Ætre le langage de description du mat√©riel Verilog, les principes de conception au niveau du transfert de registre et la capacit√© d'√©crire dans l'assembleur MIPS. <br><br>  L'assembleur MIPS est le plus facile √† apprendre.  Pour ce faire, vous pouvez <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">t√©l√©charger le simulateur MARS (MIPS Assembler et Runtime Simulator)</a> .  Vous pouvez apprendre √† l'utiliser en 5 minutes, en fait, il contient trois boutons: assembler, ex√©cuter, ex√©cuter √©tape par √©tape: <br><br><img width="800" src="https://habrastorage.org/getpro/habr/post_images/159/348/2f7/1593482f7897e6462c5b6ebe7455b3cd.png"><br><br>  Ensuite, vous pouvez passer la journ√©e √† pratiquer l'√©criture en langage assembleur pour les livres <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Harris &amp; Harris</a> et <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">See MIPS Run Linux</a> . <br><br>  Si vous ne savez rien du tout sur le d√©veloppement des circuits num√©riques en g√©n√©ral et dans la langue pour d√©crire l'√©quipement en particulier, vous pouvez commencer par le cours en ligne Rosnanov pour les √©coliers, en trois parties: <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">¬´Du transistor au microcircuit¬ª</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">¬´Le c√¥t√© logique des circuits num√©riques¬ª</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">¬´Le c√¥t√© physique circuits num√©riques "</a> ).  Ensuite, vous pouvez √©tudier Verilog sur X&amp;X et comprendre qu'il existe un processeur sur le processeur <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">schoolMIPS</a> simplifi√©. <br><br>  Si vous √™tes int√©ress√© par ce sujet et souhaitez participer aux travaux sur <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">MIPS Open</a> (dans le cadre duquel le noyau MIPS microAptiv UP a √©t√© ouvert), √©crivez dans les commentaires.  Rosnanovtsy organise √©galement un <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">s√©minaire pour les √©coliers sur la conception num√©rique les 17</a> et <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">19 avril</a> , qui comprendra, entre autres, ce processeur d'espace.  Hayabusa-2 a bombard√© Ryuga pas en vain - c'est aussi une occasion pour les √©coliers et les √©tudiants russes de d√©couvrir ce qui est en elle. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr447324/">https://habr.com/ru/post/fr447324/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr447308/index.html">Conception instantan√©e</a></li>
<li><a href="../fr447310/index.html">Comment nous sommes pass√©s du d√©veloppement Web au d√©veloppement de jeux</a></li>
<li><a href="../fr447314/index.html">Ce que j'ai compris de la cr√©ation d'une entreprise apr√®s avoir travaill√© sept ans chez Airbnb</a></li>
<li><a href="../fr447318/index.html">Gadgets d'un march√© aux puces: pourquoi acheter un ordinateur portable Packard Bell de 20 ans pour 10 euros</a></li>
<li><a href="../fr447322/index.html">Principes de construction d'une API REST JSON</a></li>
<li><a href="../fr447326/index.html">Fractales en nombre irrationnel. 2e partie</a></li>
<li><a href="../fr447328/index.html">Habro suicide. La douleur de la planification en 1C</a></li>
<li><a href="../fr447330/index.html">C'√©tait le soir, il n'y avait rien √† faire, ni comment installer Gentoo sans clavier</a></li>
<li><a href="../fr447334/index.html">Un exemple de strat√©gie de contenu pour la promotion d'un magasin de pi√®ces d'armes en ligne</a></li>
<li><a href="../fr447336/index.html">Surveillance des ressources du cluster Kubernetes</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>