/**********************************************************************/
/*                                                                    */
/* K0R series PORT bit macro                                          */
/*                                                                    */
/*   [ port bit : 入力ポート ]                                        */
/*                                                                    */
/*    PL,PM,PU なし                                                   */
/*    兼用出力機能 なし                                               */
/*    兼用入力機能 なし                                               */
/*                                                                    */
/*    Module   : QPK0RBCIN011V1                                       */
/*    Date     : 2009/12/02                                           */
/*    Revision : 1.00                                                 */
/*    Designer : S.Nakata                                             */
/*    Note     :                                                      */
/*                                                                    */
/**********************************************************************/
/*                                                                    */
/* <<入力信号>>                                         <<接続先>>    */
/* RE_PORT     : PORTリードイネーブル信号               port control  */
/* SEL_PL      : PL Register select 信号                port control  */
/* OPEN_BUF    : 入力バッファイネーブル信号             port control  */
/* DIN         : ポートレベル入力信号                   buffer        */
/*                                                                    */
/* SCANMODE    : SCANテストモード信号                   MODECTL       */
/* TESDBT      : BTモード信号                           MODECTL       */
/* TESENI      : テストモード ENI制御信号               MODECTL       */
/* TESENO      : テストモード ENO制御信号               MODECTL       */
/* TDSEL       : テストモード DOUT制御信号              MODECTL       */
/* TDOUT       : テストモード DOUT信号                  MODECTL       */
/* TDIN        : テストモード DIN信号                   MODECTL       */
/*                                                                    */
/* <<出力信号>>                                         <<接続先>>    */
/* PRDATA      : 出力データバス                         APB Bridge    */
/* ENI         : 入力イネーブル信号                     buffer        */
/* EXINA       : 兼用機能入力信号                                     */
/*                                                                    */
/*                                                                    */
/**********************************************************************/

module QPK0RBCIN011V1 ( RE_PORT  , SEL_PL   , SEL_PM   , SEL_PMC  ,
                        DIN      , OPEN_BUF ,
                        TESENI   , TDIN     ,
			SCANMODE , TESDBT   ,
			EXINA    ,
                        PRDATA   , ENI      ) ;


	input		RE_PORT  , SEL_PL   , SEL_PM   , SEL_PMC  ;
	input		OPEN_BUF , DIN      ;
	input		SCANMODE , TESDBT   ;
        input           TESENI   ;

	output		PRDATA   , ENI      , TDIN     ;
	output		EXINA    ;

	reg		READ_DATA ;
	reg		ENI      , DIN_s    ;
	wire		PRDATA   , ENI_pre  ;


//=====  port register read access  =====

	always @ ( SEL_PL or SEL_PM or SEL_PMC or DIN_s ) begin
	    case ( { SEL_PL , SEL_PM , SEL_PMC } )	// synopsys parallel_case
		3'b001	: READ_DATA = 1'b1 ;
		3'b010  : READ_DATA = 1'b1 ;
		3'b100	: READ_DATA = DIN_s ;
		default : READ_DATA = 1'b0 ;
	    endcase
	end

	assign PRDATA = READ_DATA & RE_PORT ;

//=====  port function  =====

        assign TDIN     = DIN & TESENI ;

        assign ENI_pre	= OPEN_BUF ;
	assign EXINA    = DIN_s ;

        always@ ( SCANMODE or TESDBT or TESENI or ENI_pre ) begin
            casex ( { SCANMODE, TESDBT, TESENI } )       // synopsys parallel_case
                3'b10x  : ENI = 1'b1 ;          // scan mode
                3'b11x  : ENI = 1'b1 ;          // bt mode
                3'b000  : ENI = ENI_pre ;       // user mode
                3'b001  : ENI = 1'b1 ;          // test mode
                default : ENI = ENI_pre ;
            endcase
        end

        always@ ( SCANMODE or TESDBT or DIN or ENI_pre ) begin
            case ( { SCANMODE, TESDBT } )       // synopsys parallel_case
                2'b00   : DIN_s = DIN ;         // user mode
                2'b10   : DIN_s = ENI_pre ;	// scan mode
                2'b11   : DIN_s = DIN ;         // bt mode
                default : DIN_s = DIN ;
            endcase
        end

endmodule
