<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Tutorial do sistema-verilog on </title>
    <link>https://www.wikiod.com/pt/docs/system-verilog/</link>
    <description>Recent content in Tutorial do sistema-verilog on </description>
    <generator>Hugo -- gohugo.io</generator><atom:link href="https://www.wikiod.com/pt/docs/system-verilog/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>Introdução ao sistema-verilog</title>
      <link>https://www.wikiod.com/pt/system-verilog/introducao-ao-sistema-verilog/</link>
      <pubDate>Mon, 01 Jan 0001 00:00:00 +0000</pubDate>
      
      <guid>https://www.wikiod.com/pt/system-verilog/introducao-ao-sistema-verilog/</guid>
      <description>Instalação ou Configuração # Para compilar e executar o código SystemVerilog, é necessária uma ferramenta chamada simulador. Mais comumente, são usadas ferramentas comerciais de uma das Três Grandes empresas EDA:
Cadência Incisiva Mentor Graphics QuestaSim Sinopse VCS Outros fornecedores de EDA também fornecem simuladores:
Aldec Riviera-PRO Xilinx Vivado Também existem ferramentas gratuitas e de código aberto, que suportam diferentes subconjuntos do LRM:
Verificador Olá Mundo # // File &#39;test.sv&#39; // Top module that gets instantiated automatically when simulation is started module test; // Thread gets started at the beginning of the simulation initial begin // Call to system task to print output in simulator console $display(&amp;quot;Hello world!</description>
    </item>
    
  </channel>
</rss>
