<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:36.2236</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0124641</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.04.05</openDate><openNumber>10-2024-0044978</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.29</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 절연층; 상기 절연층의 상면에서 일부 영역까지 관통하는 관통부를 포함하는 복수의 전극부; 및 상기 절연층 내에 매립된 연결 부재;를 포함하고, 상기 복수의 전극부는, 상기 연결 부재와 수직 방향으로 중첩되는 제1 관통부를 포함하는 제1 전극부와, 상기 연결 부재와 수직 방향으로 중첩되지 않는 제2 관통부를 포함하는 제2 전극부를 포함하고, 상기 제1 관통부의 사이즈는 상기 제2 관통부의 사이즈의 80% 내지 120%의 범위를 만족한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층;상기 절연층의 상면에서 일부 영역까지 관통하는 관통부를 포함하는 복수의 전극부; 및상기 절연층 내에 매립된 연결 부재;를 포함하고,상기 복수의 전극부는,상기 연결 부재와 수직 방향으로 중첩되는 제1 관통부를 포함하는 제1 전극부와,상기 연결 부재와 수직 방향으로 중첩되지 않는 제2 관통부를 포함하는 제2 전극부를 포함하고,상기 제1 관통부의 사이즈는 상기 제2 관통부의 사이즈의 80% 내지 120%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 및 제2 관통부 각각은 복수 개 구비되고,상기 복수의 제1 관통부 각각의 사이즈는 상기 복수의 제2 관통부 각각의 사이즈의 80% 내지 120%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 복수 개의 제1 관통부는 상기 복수 개의 제2 관통부와 수평 방향으로 중첩되는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제1 관통부 및 상기 제2 관통부의 수직 방향의 두께는 서로 같고,상기 제1 관통부 및 상기 제2 관통부의 수평 방향의 폭은 서로 같은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제1 관통부의 수직 방향의 두께는 상기 제2 관통부의 수직 방향의 두께보다 작고,상기 제1 관통부의 수평 방향의 폭은 상기 제2 관통부의 수평 방향의 폭보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제1 관통부의 수직 방향의 두께는 상기 제2 관통부의 수직 방향의 두께보다 크고,상기 제1 관통부의 수평 방향의 폭은 상기 제2 관통부의 수평 방향의 폭보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제3항 내지 제5항 중 어느 한 항에 있어서,상기 제1 관통부의 밀도 및 부피 중 적어도 하나는 상기 제2 관통부의 밀도 및 부피 중 적어도 하나의 80% 내지 120%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제1 전극부는 상기 제1 관통부 상에 배치되고 상기 절연층 상으로 돌출된 제1 돌출부를 포함하고,상기 제2 전극부는 상기 제2 관통부 상에 배치되고, 상기 절연층 상으로 돌출된 제2 돌출부를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1 돌출부의 상면의 높이는 상기 제2 돌출부의 상면의 높이와 같은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 관통부의 수평 방향의 폭은 10㎛ 내지 40㎛의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 및 제2 관통부 각각은 상면에서 하면을 향할수록 폭이 점진적으로 감소하는 경사를 가지는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제1 관통부 및 제2 관통부 각각은,제1 금속층; 및상기 제1 금속층 상에 배치되고, 상기 제1 금속층과 다른 금속 물질을 포함하는 제2 금속층을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 및 제2 관통부 각각의 제1 금속층의 하면은 상기 절연층의 하면을 향하여 볼록한 부분을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제8항에 있어서,상기 제1 및 제2 전극부 상에 배치된 제1 및 제2 반도체 소자를 더 포함하고,상기 제1 전극부는 상기 제1 반도체 소자의 단자와 연결된 제1군의 제1 전극부 및 상기 제2 반도체 소자의 단자와 연결된 제2군의 제1전극부를 포함하고,상기 제2 전극부는 상기 제1 반도체 소자의 단자와 연결된 제1군의 제2 전극부 및 상기 제2 반도체 소자의 단자와 연결된 제2군의 제2전극부를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1군 및 상기 제2군의 제2 전극부 중 적어도 하나의 제2 전극부의 제2 관통부는 단일 돌출부와 수직으로 중첩되며 수평으로 상호 이격된 복수의 서브 관통부를 포함하는,</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 복수의 서브 관통부와 수직으로 중첩된 상기 단일 돌출부의 상면에는 상기 복수의 서브 관통부 각각을 향하여 오목한 부분을 포함하는,</claim></claimInfo><claimInfo><claim>17. 제14항에 기재된 반도체 패키지;를 포함하고,상기 반도체 패키지는 상기 절연층의 하면에 배치된 제3 전극부를 더 포함하고,상기 제3 전극부에 결합된 외부 기판 또는 메인 보드를 더 포함하는,전자 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, SOO MIN</engName><name>이수민</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SIM, WOO SEOP</engName><name>심우섭</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>YOO, JONG HEUN</engName><name>유종현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.09.29</receiptDate><receiptNumber>1-1-2022-1030919-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>1-1-2025-1109428-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220124641.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93366cfba719447f7b2d53e7fb2e2dadac5bc7e93fef3f38ec56371563cdb7711a7cc5f54f4168ed23f2f3e45f8838b520701aa731d115e2e3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfaced4fcb9919646cd28399340d00789072ab60225b5c1d2e4be16ede448e13cc9904881ae098c0100c485f3a617bf12a6ded53354d1bc9c7</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>