TimeQuest Timing Analyzer report for square_wave
Fri Dec 04 11:57:28 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'spi2dac:converter|clk_1MHz'
 14. Slow 1200mV 85C Model Setup: 'clk_div:clock_divider|clkout'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'spi2dac:converter|clk_1MHz'
 17. Slow 1200mV 85C Model Hold: 'clk_div:clock_divider|clkout'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:clock_divider|clkout'
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 31. Slow 1200mV 0C Model Setup: 'spi2dac:converter|clk_1MHz'
 32. Slow 1200mV 0C Model Setup: 'clk_div:clock_divider|clkout'
 33. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 34. Slow 1200mV 0C Model Hold: 'spi2dac:converter|clk_1MHz'
 35. Slow 1200mV 0C Model Hold: 'clk_div:clock_divider|clkout'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:clock_divider|clkout'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 48. Fast 1200mV 0C Model Setup: 'spi2dac:converter|clk_1MHz'
 49. Fast 1200mV 0C Model Setup: 'clk_div:clock_divider|clkout'
 50. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 51. Fast 1200mV 0C Model Hold: 'spi2dac:converter|clk_1MHz'
 52. Fast 1200mV 0C Model Hold: 'clk_div:clock_divider|clkout'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:clock_divider|clkout'
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Board Trace Model Assignments
 63. Input Transition Times
 64. Slow Corner Signal Integrity Metrics
 65. Fast Corner Signal Integrity Metrics
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; square_wave                                                        ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C16F484C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk_div:clock_divider|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clock_divider|clkout } ;
; CLOCK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                     ;
; spi2dac:converter|clk_1MHz   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi2dac:converter|clk_1MHz }   ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                           ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
; 274.88 MHz  ; 250.0 MHz       ; CLOCK_50                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 473.48 MHz  ; 473.48 MHz      ; spi2dac:converter|clk_1MHz   ;                                                               ;
; 1466.28 MHz ; 500.0 MHz       ; clk_div:clock_divider|clkout ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -2.638 ; -46.790       ;
; spi2dac:converter|clk_1MHz   ; -1.112 ; -16.423       ;
; clk_div:clock_divider|clkout ; 0.318  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.113 ; -0.181        ;
; spi2dac:converter|clk_1MHz   ; 0.336  ; 0.000         ;
; clk_div:clock_divider|clkout ; 0.385  ; 0.000         ;
+------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -38.000       ;
; spi2dac:converter|clk_1MHz   ; -1.000 ; -21.000       ;
; clk_div:clock_divider|clkout ; -1.000 ; -1.000        ;
+------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.638 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.593      ;
; -2.637 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.592      ;
; -2.629 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.584      ;
; -2.521 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.476      ;
; -2.521 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.476      ;
; -2.469 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.424      ;
; -2.425 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.360      ;
; -2.425 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.360      ;
; -2.424 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.359      ;
; -2.423 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.358      ;
; -2.423 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.358      ;
; -2.423 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.358      ;
; -2.422 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.357      ;
; -2.421 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.356      ;
; -2.415 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.350      ;
; -2.415 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.350      ;
; -2.414 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.349      ;
; -2.413 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.348      ;
; -2.405 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.360      ;
; -2.373 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.328      ;
; -2.353 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 3.296      ;
; -2.349 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 3.292      ;
; -2.323 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 3.266      ;
; -2.308 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.243      ;
; -2.308 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.243      ;
; -2.307 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.242      ;
; -2.307 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.242      ;
; -2.307 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.242      ;
; -2.306 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.241      ;
; -2.306 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.241      ;
; -2.305 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.240      ;
; -2.260 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.215      ;
; -2.255 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.190      ;
; -2.255 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.190      ;
; -2.254 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.189      ;
; -2.253 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.188      ;
; -2.218 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.173      ;
; -2.215 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.170      ;
; -2.199 ; clk_div:clock_divider|constant[10] ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.132      ;
; -2.193 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.126      ;
; -2.192 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.127      ;
; -2.192 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.127      ;
; -2.191 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.126      ;
; -2.190 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.125      ;
; -2.189 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 3.136      ;
; -2.182 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 3.128      ;
; -2.181 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 3.128      ;
; -2.180 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 3.126      ;
; -2.172 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 3.119      ;
; -2.170 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 3.116      ;
; -2.169 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 3.115      ;
; -2.163 ; clk_div:clock_divider|constant[15] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.096      ;
; -2.162 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 3.108      ;
; -2.161 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 3.107      ;
; -2.159 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.094      ;
; -2.159 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.094      ;
; -2.158 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.093      ;
; -2.157 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.092      ;
; -2.152 ; clk_div:clock_divider|constant[10] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.085      ;
; -2.140 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.063      ;
; -2.140 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.063      ;
; -2.139 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.062      ;
; -2.138 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.061      ;
; -2.136 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.059      ;
; -2.136 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.059      ;
; -2.135 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.058      ;
; -2.134 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.057      ;
; -2.110 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.033      ;
; -2.110 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.033      ;
; -2.109 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.032      ;
; -2.108 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.031      ;
; -2.104 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.059      ;
; -2.099 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.054      ;
; -2.099 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.054      ;
; -2.095 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.050      ;
; -2.094 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.049      ;
; -2.091 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.046      ;
; -2.090 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.045      ;
; -2.087 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 3.042      ;
; -2.076 ; clk_div:clock_divider|constant[13] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 3.019      ;
; -2.073 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 3.020      ;
; -2.065 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 3.011      ;
; -2.063 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 3.009      ;
; -2.056 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 3.003      ;
; -2.054 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 3.000      ;
; -2.053 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.999      ;
; -2.046 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.981      ;
; -2.046 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.981      ;
; -2.045 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.980      ;
; -2.044 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.979      ;
; -2.036 ; clk_div:clock_divider|constant[18] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.979      ;
; -2.021 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.968      ;
; -2.002 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.948      ;
; -2.001 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.947      ;
; -1.987 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.942      ;
; -1.983 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.938      ;
; -1.982 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.937      ;
; -1.981 ; clk_div:clock_divider|constant[19] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.914      ;
; -1.979 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.934      ;
; -1.979 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.934      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi2dac:converter|clk_1MHz'                                                                                                                       ;
+--------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; -1.112 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 2.046      ;
; -1.112 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 2.046      ;
; -1.112 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 2.046      ;
; -1.112 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 2.046      ;
; -1.112 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 2.046      ;
; -0.968 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.902      ;
; -0.968 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.902      ;
; -0.968 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.902      ;
; -0.968 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.902      ;
; -0.968 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.902      ;
; -0.927 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.862      ;
; -0.926 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.861      ;
; -0.924 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.859      ;
; -0.810 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 1.536      ;
; -0.809 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 1.535      ;
; -0.808 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.742      ;
; -0.808 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.742      ;
; -0.808 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.742      ;
; -0.808 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.742      ;
; -0.808 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.742      ;
; -0.805 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 1.531      ;
; -0.783 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.718      ;
; -0.782 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.717      ;
; -0.781 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.716      ;
; -0.780 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.715      ;
; -0.777 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.712      ;
; -0.773 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.708      ;
; -0.768 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.702      ;
; -0.766 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.700      ;
; -0.735 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.260     ; 1.460      ;
; -0.735 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.260     ; 1.460      ;
; -0.735 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.260     ; 1.460      ;
; -0.735 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.260     ; 1.460      ;
; -0.735 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.260     ; 1.460      ;
; -0.708 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.642      ;
; -0.708 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.642      ;
; -0.708 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.642      ;
; -0.708 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.642      ;
; -0.708 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.642      ;
; -0.679 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 1.405      ;
; -0.679 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 1.405      ;
; -0.677 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 1.403      ;
; -0.676 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 1.402      ;
; -0.672 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 1.398      ;
; -0.668 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 1.394      ;
; -0.642 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.577      ;
; -0.624 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.558      ;
; -0.622 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.556      ;
; -0.618 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.552      ;
; -0.618 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.552      ;
; -0.618 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.552      ;
; -0.618 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.552      ;
; -0.618 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.552      ;
; -0.525 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 1.251      ;
; -0.464 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.398      ;
; -0.462 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.396      ;
; -0.364 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.298      ;
; -0.362 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 1.296      ;
; -0.333 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.268      ;
; -0.318 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.253      ;
; -0.315 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.250      ;
; -0.291 ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.260     ; 1.016      ;
; -0.289 ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.224      ;
; -0.287 ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.222      ;
; -0.285 ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.220      ;
; -0.268 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.260     ; 0.993      ;
; -0.222 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 0.948      ;
; -0.222 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 0.948      ;
; -0.214 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.259     ; 0.940      ;
; -0.160 ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.095      ;
; -0.159 ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.094      ;
; -0.158 ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.093      ;
; -0.158 ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.093      ;
; -0.158 ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 1.093      ;
; -0.093 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[3]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.318      ; 2.416      ;
; -0.092 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[5]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.318      ; 2.415      ;
; -0.086 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[4]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.318      ; 2.409      ;
; -0.061 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 0.995      ;
; -0.055 ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 0.990      ;
; -0.053 ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 0.988      ;
; -0.053 ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 0.988      ;
; -0.013 ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.060     ; 0.948      ;
; 0.032  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[8]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.318      ; 2.291      ;
; 0.034  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[6]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.318      ; 2.289      ;
; 0.040  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[10] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.318      ; 2.283      ;
; 0.044  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[9]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.318      ; 2.279      ;
; 0.046  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[7]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.318      ; 2.277      ;
; 0.107  ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 0.827      ;
; 0.117  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[2]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.318      ; 2.206      ;
; 0.188  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[11] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.318      ; 2.135      ;
; 0.212  ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 0.722      ;
; 0.217  ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.061     ; 0.717      ;
+--------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:clock_divider|clkout'                                                                                                  ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.318 ; TOGGLE_FF:toggle|Q[0] ; TOGGLE_FF:toggle|Q[0] ; clk_div:clock_divider|clkout ; clk_div:clock_divider|clkout ; 1.000        ; -0.038     ; 0.659      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.113 ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|load           ; clk_div:clock_divider|clkout ; CLOCK_50    ; 0.000        ; 2.374      ; 2.637      ;
; -0.068 ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout ; CLOCK_50    ; 0.000        ; 2.374      ; 2.682      ;
; 0.126  ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|state.IDLE     ; clk_div:clock_divider|clkout ; CLOCK_50    ; 0.000        ; 2.374      ; 2.876      ;
; 0.218  ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 2.374      ; 2.978      ;
; 0.359  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.366  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.260      ; 0.813      ;
; 0.366  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.260      ; 0.813      ;
; 0.405  ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|load           ; clk_div:clock_divider|clkout ; CLOCK_50    ; -0.500       ; 2.374      ; 2.655      ;
; 0.407  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.625      ;
; 0.412  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.260      ; 0.859      ;
; 0.469  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.054      ;
; 0.491  ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout ; CLOCK_50    ; -0.500       ; 2.374      ; 2.741      ;
; 0.561  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.778      ;
; 0.563  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.782      ;
; 0.569  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.802      ;
; 0.570  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.788      ;
; 0.572  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.789      ;
; 0.573  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.791      ;
; 0.575  ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.793      ;
; 0.580  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.165      ;
; 0.585  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|dac_start              ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.260      ; 1.032      ;
; 0.590  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[0]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.807      ;
; 0.595  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.180      ;
; 0.613  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.831      ;
; 0.629  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.847      ;
; 0.631  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.428      ; 1.216      ;
; 0.719  ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|state.IDLE     ; clk_div:clock_divider|clkout ; CLOCK_50    ; -0.500       ; 2.374      ; 2.969      ;
; 0.729  ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; -0.500       ; 2.374      ; 2.989      ;
; 0.729  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.948      ;
; 0.782  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.992      ;
; 0.782  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.053      ; 0.992      ;
; 0.817  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.036      ;
; 0.835  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.052      ;
; 0.837  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.054      ;
; 0.847  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.065      ;
; 0.850  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.067      ;
; 0.852  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.069      ;
; 0.853  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.072      ;
; 0.858  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.290     ; 0.725      ;
; 0.859  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.077      ;
; 0.860  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.290     ; 0.727      ;
; 0.860  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.077      ;
; 0.860  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.077      ;
; 0.865  ; clk_div:clock_divider|constant[16]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.083      ;
; 0.868  ; clk_div:clock_divider|constant[17]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.086      ;
; 0.878  ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.096      ;
; 0.930  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.149      ;
; 0.934  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.290     ; 0.801      ;
; 0.935  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.154      ;
; 0.944  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.163      ;
; 0.947  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.164      ;
; 0.947  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.164      ;
; 0.949  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.178      ;
; 0.957  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.175      ;
; 0.958  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.175      ;
; 0.959  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.178      ;
; 0.962  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.179      ;
; 0.962  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.179      ;
; 0.970  ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.188      ;
; 0.974  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.191      ;
; 0.978  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.197      ;
; 0.980  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.199      ;
; 0.989  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.199      ;
; 0.995  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.214      ;
; 0.996  ; spi2dac:converter|dac_start              ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.214      ;
; 1.023  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.242      ;
; 1.034  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[3]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.251      ;
; 1.038  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[5]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.255      ;
; 1.050  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[9]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.267      ;
; 1.057  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.274      ;
; 1.058  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.287      ;
; 1.059  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.288      ;
; 1.070  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.287      ;
; 1.072  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.289      ;
; 1.074  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.303      ;
; 1.082  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[14]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.300      ;
; 1.084  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[11]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.302      ;
; 1.086  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.303      ;
; 1.096  ; clk_div:clock_divider|constant[21]       ; clk_div:clock_divider|constant[21]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.315      ;
; 1.141  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.360      ;
; 1.142  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.361      ;
; 1.154  ; clk_div:clock_divider|constant[16]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.372      ;
; 1.157  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.375      ;
; 1.161  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.390      ;
; 1.164  ; clk_div:clock_divider|constant[20]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.382      ;
; 1.168  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.397      ;
; 1.176  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.405      ;
; 1.180  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.397      ;
; 1.181  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.400      ;
; 1.184  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.413      ;
; 1.186  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.405      ;
; 1.194  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[2]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.411      ;
; 1.196  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.413      ;
; 1.218  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[19]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.437      ;
; 1.247  ; clk_div:clock_divider|constant[17]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.465      ;
; 1.250  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.468      ;
; 1.262  ; clk_div:clock_divider|constant[16]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.480      ;
+--------+------------------------------------------+------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi2dac:converter|clk_1MHz'                                                                                                                       ;
+-------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; 0.336 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[11] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.472      ; 1.975      ;
; 0.391 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.609      ;
; 0.392 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.610      ;
; 0.392 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[2]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.472      ; 2.031      ;
; 0.394 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.612      ;
; 0.474 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[7]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.472      ; 2.113      ;
; 0.476 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[9]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.472      ; 2.115      ;
; 0.481 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[10] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.472      ; 2.120      ;
; 0.486 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[6]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.472      ; 2.125      ;
; 0.489 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[8]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.472      ; 2.128      ;
; 0.516 ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 0.733      ;
; 0.556 ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 0.773      ;
; 0.557 ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 0.774      ;
; 0.558 ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 0.775      ;
; 0.559 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.777      ;
; 0.561 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.779      ;
; 0.576 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.794      ;
; 0.584 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.802      ;
; 0.617 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[4]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.472      ; 2.256      ;
; 0.621 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[3]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.472      ; 2.260      ;
; 0.621 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[5]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.472      ; 2.260      ;
; 0.645 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 0.863      ;
; 0.653 ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 0.870      ;
; 0.717 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 0.833      ;
; 0.726 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 0.842      ;
; 0.728 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 0.844      ;
; 0.730 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 0.846      ;
; 0.740 ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 0.856      ;
; 0.796 ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 1.013      ;
; 0.796 ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 1.013      ;
; 0.796 ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 1.013      ;
; 0.797 ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 1.014      ;
; 0.798 ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 1.015      ;
; 0.834 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.052      ;
; 0.835 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.053      ;
; 0.851 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.071      ;
; 0.863 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.081      ;
; 0.865 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.083      ;
; 0.876 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.094      ;
; 0.898 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.116      ;
; 0.903 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.121      ;
; 0.932 ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 1.149      ;
; 0.933 ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 1.150      ;
; 0.936 ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.060      ; 1.153      ;
; 0.939 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.157      ;
; 0.942 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.160      ;
; 0.945 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.163      ;
; 0.947 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.165      ;
; 0.963 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.181      ;
; 0.965 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.183      ;
; 1.014 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.130      ;
; 1.041 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.259      ;
; 1.044 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.262      ;
; 1.153 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.269      ;
; 1.157 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.273      ;
; 1.159 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.275      ;
; 1.163 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.279      ;
; 1.165 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.281      ;
; 1.168 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.284      ;
; 1.179 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.397      ;
; 1.179 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.397      ;
; 1.179 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.397      ;
; 1.179 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.397      ;
; 1.179 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.397      ;
; 1.203 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.421      ;
; 1.206 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.424      ;
; 1.224 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.340      ;
; 1.224 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.340      ;
; 1.224 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.340      ;
; 1.224 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.340      ;
; 1.224 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.340      ;
; 1.295 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.411      ;
; 1.299 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.517      ;
; 1.300 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.416      ;
; 1.302 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.071     ; 1.418      ;
; 1.321 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.539      ;
; 1.324 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.542      ;
; 1.327 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.545      ;
; 1.334 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.552      ;
; 1.337 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.555      ;
; 1.353 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.571      ;
; 1.356 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.574      ;
; 1.357 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.575      ;
; 1.401 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.619      ;
; 1.401 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.619      ;
; 1.401 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.619      ;
; 1.460 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.678      ;
; 1.466 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.684      ;
; 1.468 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.686      ;
; 1.713 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.931      ;
; 1.713 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.061      ; 1.931      ;
+-------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:clock_divider|clkout'                                                                                                   ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.385 ; TOGGLE_FF:toggle|Q[0] ; TOGGLE_FF:toggle|Q[0] ; clk_div:clock_divider|clkout ; clk_div:clock_divider|clkout ; 0.000        ; 0.038      ; 0.580      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                       ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[4]|clk                     ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                         ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|clkout|clk                 ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[10]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[11]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[12]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[13]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[14]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[15]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[16]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[17]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[18]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[19]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[20]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[21]|clk           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[8]|clk            ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|dac_start|clk                  ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.IDLE|clk              ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.WAIT_CSB_FALL|clk     ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.WAIT_CSB_HIGH|clk     ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_generator|load|clk                 ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_generator|state.IDLE|clk           ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[0]|clk            ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[1]|clk            ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[2]|clk            ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[3]|clk            ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[4]|clk            ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[5]|clk            ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[6]|clk            ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'                                                                   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[4]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[5]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[6]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[7]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[8]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[9]|clk          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[0]|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[1]|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[2]|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[3]|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[4]|clk              ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:clock_divider|clkout'                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clock_divider|clkout ; Rise       ; TOGGLE_FF:toggle|Q[0]  ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div:clock_divider|clkout ; Rise       ; TOGGLE_FF:toggle|Q[0]  ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; clk_div:clock_divider|clkout ; Rise       ; TOGGLE_FF:toggle|Q[0]  ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_div:clock_divider|clkout ; Rise       ; toggle|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clock_divider|clkout ; Rise       ; clock_divider|clkout|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clock_divider|clkout ; Rise       ; clock_divider|clkout|q ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk_div:clock_divider|clkout ; Rise       ; toggle|Q[0]|clk        ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 5.699 ; 5.750 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 5.442 ; 5.374 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 6.670 ; 6.629 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 6.369 ; 6.571 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 4.205 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 5.537 ; 5.591 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 5.295 ; 5.225 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 6.474 ; 6.430 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 6.180 ; 4.159 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 4.085 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                            ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
; 304.6 MHz   ; 250.0 MHz       ; CLOCK_50                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 527.15 MHz  ; 500.0 MHz       ; spi2dac:converter|clk_1MHz   ; limit due to minimum period restriction (tmin)                ;
; 1661.13 MHz ; 500.0 MHz       ; clk_div:clock_divider|clkout ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -2.283 ; -38.752       ;
; spi2dac:converter|clk_1MHz   ; -0.897 ; -12.477       ;
; clk_div:clock_divider|clkout ; 0.398  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.103 ; -0.205        ;
; spi2dac:converter|clk_1MHz   ; 0.334  ; 0.000         ;
; clk_div:clock_divider|clkout ; 0.341  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -38.000       ;
; spi2dac:converter|clk_1MHz   ; -1.000 ; -21.000       ;
; clk_div:clock_divider|clkout ; -1.000 ; -1.000        ;
+------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.283 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 3.243      ;
; -2.276 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 3.236      ;
; -2.275 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 3.235      ;
; -2.171 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 3.131      ;
; -2.163 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 3.123      ;
; -2.140 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 3.100      ;
; -2.108 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.049      ;
; -2.107 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.048      ;
; -2.106 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.047      ;
; -2.106 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.047      ;
; -2.100 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.041      ;
; -2.099 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.040      ;
; -2.098 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.039      ;
; -2.098 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.039      ;
; -2.096 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.037      ;
; -2.096 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.037      ;
; -2.096 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.037      ;
; -2.094 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.035      ;
; -2.069 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 3.029      ;
; -2.051 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 3.011      ;
; -2.012 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.961      ;
; -2.006 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.955      ;
; -1.991 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.932      ;
; -1.991 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.932      ;
; -1.991 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.932      ;
; -1.989 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.930      ;
; -1.983 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.924      ;
; -1.983 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.924      ;
; -1.983 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.924      ;
; -1.981 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.922      ;
; -1.981 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.930      ;
; -1.965 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.906      ;
; -1.964 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.905      ;
; -1.963 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.904      ;
; -1.963 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.904      ;
; -1.925 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.885      ;
; -1.905 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.858      ;
; -1.897 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.850      ;
; -1.889 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.830      ;
; -1.889 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.830      ;
; -1.889 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.830      ;
; -1.887 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.828      ;
; -1.881 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.833      ;
; -1.880 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.832      ;
; -1.876 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.817      ;
; -1.875 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.816      ;
; -1.874 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.815      ;
; -1.874 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.815      ;
; -1.873 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.825      ;
; -1.873 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.825      ;
; -1.872 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.824      ;
; -1.872 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.824      ;
; -1.867 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.820      ;
; -1.847 ; clk_div:clock_divider|constant[10] ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.787      ;
; -1.832 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.762      ;
; -1.832 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.762      ;
; -1.832 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.762      ;
; -1.831 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.771      ;
; -1.830 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.760      ;
; -1.826 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.756      ;
; -1.826 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.756      ;
; -1.826 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.756      ;
; -1.826 ; clk_div:clock_divider|constant[15] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.766      ;
; -1.824 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.754      ;
; -1.824 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.784      ;
; -1.817 ; clk_div:clock_divider|constant[10] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.757      ;
; -1.816 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.776      ;
; -1.811 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.771      ;
; -1.807 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.767      ;
; -1.803 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.763      ;
; -1.801 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.731      ;
; -1.801 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.731      ;
; -1.801 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.731      ;
; -1.799 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.729      ;
; -1.799 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.759      ;
; -1.796 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.756      ;
; -1.791 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.751      ;
; -1.770 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.723      ;
; -1.768 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.720      ;
; -1.767 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.719      ;
; -1.762 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.715      ;
; -1.762 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.715      ;
; -1.760 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.712      ;
; -1.759 ; clk_div:clock_divider|constant[13] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.708      ;
; -1.759 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.711      ;
; -1.750 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.691      ;
; -1.749 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.690      ;
; -1.748 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.689      ;
; -1.748 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.689      ;
; -1.738 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.690      ;
; -1.737 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.689      ;
; -1.714 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.674      ;
; -1.711 ; clk_div:clock_divider|constant[18] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.660      ;
; -1.710 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.670      ;
; -1.691 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.651      ;
; -1.686 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.646      ;
; -1.683 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.643      ;
; -1.678 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.638      ;
; -1.673 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.626      ;
; -1.671 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.624      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi2dac:converter|clk_1MHz'                                                                                                                        ;
+--------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; -0.897 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.838      ;
; -0.897 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.838      ;
; -0.897 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.838      ;
; -0.897 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.838      ;
; -0.897 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.838      ;
; -0.774 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.715      ;
; -0.774 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.715      ;
; -0.774 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.715      ;
; -0.774 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.715      ;
; -0.774 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.715      ;
; -0.727 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.669      ;
; -0.724 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.666      ;
; -0.721 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.663      ;
; -0.696 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 1.390      ;
; -0.694 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 1.388      ;
; -0.691 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 1.385      ;
; -0.641 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.582      ;
; -0.641 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.582      ;
; -0.641 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.582      ;
; -0.641 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.582      ;
; -0.641 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.582      ;
; -0.627 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.292     ; 1.320      ;
; -0.627 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.292     ; 1.320      ;
; -0.627 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.292     ; 1.320      ;
; -0.627 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.292     ; 1.320      ;
; -0.627 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.292     ; 1.320      ;
; -0.588 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.530      ;
; -0.588 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.530      ;
; -0.586 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.528      ;
; -0.582 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.524      ;
; -0.580 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.521      ;
; -0.578 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.520      ;
; -0.578 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.520      ;
; -0.577 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.518      ;
; -0.565 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 1.259      ;
; -0.565 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 1.259      ;
; -0.564 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 1.258      ;
; -0.558 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 1.252      ;
; -0.555 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 1.249      ;
; -0.554 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 1.248      ;
; -0.546 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.487      ;
; -0.546 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.487      ;
; -0.546 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.487      ;
; -0.546 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.487      ;
; -0.546 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.487      ;
; -0.460 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.402      ;
; -0.458 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.399      ;
; -0.458 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.399      ;
; -0.458 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.399      ;
; -0.458 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.399      ;
; -0.458 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.399      ;
; -0.457 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.398      ;
; -0.454 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.395      ;
; -0.430 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 1.124      ;
; -0.324 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.265      ;
; -0.321 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.262      ;
; -0.229 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.170      ;
; -0.226 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.167      ;
; -0.207 ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.292     ; 0.900      ;
; -0.191 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.292     ; 0.884      ;
; -0.175 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.117      ;
; -0.170 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.112      ;
; -0.167 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.053     ; 1.109      ;
; -0.156 ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.097      ;
; -0.154 ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.095      ;
; -0.153 ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 1.094      ;
; -0.149 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 0.843      ;
; -0.148 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 0.842      ;
; -0.147 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.291     ; 0.841      ;
; -0.038 ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.979      ;
; -0.037 ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.978      ;
; -0.037 ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.978      ;
; -0.036 ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.977      ;
; -0.036 ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.977      ;
; 0.030  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[3]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.173      ; 2.148      ;
; 0.032  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[4]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.173      ; 2.146      ;
; 0.032  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[5]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.173      ; 2.146      ;
; 0.054  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.887      ;
; 0.063  ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.878      ;
; 0.065  ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.876      ;
; 0.066  ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.875      ;
; 0.102  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.839      ;
; 0.137  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[8]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.173      ; 2.041      ;
; 0.138  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[6]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.173      ; 2.040      ;
; 0.144  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[10] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.173      ; 2.034      ;
; 0.148  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[9]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.173      ; 2.030      ;
; 0.149  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[7]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.173      ; 2.029      ;
; 0.206  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[2]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.173      ; 1.972      ;
; 0.211  ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.055     ; 0.729      ;
; 0.283  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[11] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 1.173      ; 1.895      ;
; 0.292  ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.649      ;
; 0.297  ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.054     ; 0.644      ;
+--------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:clock_divider|clkout'                                                                                                   ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.398 ; TOGGLE_FF:toggle|Q[0] ; TOGGLE_FF:toggle|Q[0] ; clk_div:clock_divider|clkout ; clk_div:clock_divider|clkout ; 1.000        ; -0.034     ; 0.583      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                              ;
+--------+------------------------------------------+------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.103 ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|load           ; clk_div:clock_divider|clkout ; CLOCK_50    ; 0.000        ; 2.185      ; 2.426      ;
; -0.102 ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout ; CLOCK_50    ; 0.000        ; 2.185      ; 2.427      ;
; 0.115  ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|state.IDLE     ; clk_div:clock_divider|clkout ; CLOCK_50    ; 0.000        ; 2.185      ; 2.644      ;
; 0.160  ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 2.184      ; 2.698      ;
; 0.267  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.292      ; 0.733      ;
; 0.267  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.292      ; 0.733      ;
; 0.303  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.292      ; 0.769      ;
; 0.313  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.355  ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|load           ; clk_div:clock_divider|clkout ; CLOCK_50    ; -0.500       ; 2.185      ; 2.384      ;
; 0.368  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.566      ;
; 0.422  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.382      ; 0.948      ;
; 0.432  ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout ; CLOCK_50    ; -0.500       ; 2.185      ; 2.461      ;
; 0.471  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|dac_start              ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.292      ; 0.937      ;
; 0.504  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.506  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.705      ;
; 0.508  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.720      ;
; 0.512  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.382      ; 1.040      ;
; 0.515  ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.714      ;
; 0.527  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.382      ; 1.053      ;
; 0.528  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[0]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.726      ;
; 0.546  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.744      ;
; 0.557  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.755      ;
; 0.579  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.382      ; 1.105      ;
; 0.650  ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; -0.500       ; 2.184      ; 2.688      ;
; 0.655  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.854      ;
; 0.656  ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|state.IDLE     ; clk_div:clock_divider|clkout ; CLOCK_50    ; -0.500       ; 2.185      ; 2.685      ;
; 0.721  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.912      ;
; 0.721  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.912      ;
; 0.732  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.931      ;
; 0.748  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.946      ;
; 0.749  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.947      ;
; 0.758  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.957      ;
; 0.762  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.960      ;
; 0.764  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.962      ;
; 0.770  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.969      ;
; 0.772  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.259     ; 0.657      ;
; 0.773  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.259     ; 0.658      ;
; 0.782  ; clk_div:clock_divider|constant[16]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.980      ;
; 0.785  ; clk_div:clock_divider|constant[17]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.983      ;
; 0.795  ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.993      ;
; 0.832  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.031      ;
; 0.834  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.033      ;
; 0.836  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.035      ;
; 0.838  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.259     ; 0.723      ;
; 0.838  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.036      ;
; 0.844  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.042      ;
; 0.846  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.055      ;
; 0.847  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.045      ;
; 0.847  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.046      ;
; 0.851  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.049      ;
; 0.852  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.050      ;
; 0.855  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.053      ;
; 0.865  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.063      ;
; 0.875  ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.073      ;
; 0.878  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.077      ;
; 0.878  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.077      ;
; 0.895  ; spi2dac:converter|dac_start              ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.093      ;
; 0.899  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.098      ;
; 0.913  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.047      ; 1.104      ;
; 0.913  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.112      ;
; 0.931  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[3]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.129      ;
; 0.933  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[5]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.131      ;
; 0.933  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.131      ;
; 0.935  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.144      ;
; 0.940  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.149      ;
; 0.944  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.142      ;
; 0.945  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[9]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.143      ;
; 0.948  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.146      ;
; 0.950  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.159      ;
; 0.961  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.159      ;
; 0.973  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[14]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.171      ;
; 0.976  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[11]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.174      ;
; 1.011  ; clk_div:clock_divider|constant[21]       ; clk_div:clock_divider|constant[21]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.210      ;
; 1.016  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.215      ;
; 1.026  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.235      ;
; 1.026  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.225      ;
; 1.029  ; clk_div:clock_divider|constant[16]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.227      ;
; 1.029  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.238      ;
; 1.037  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.235      ;
; 1.039  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.248      ;
; 1.039  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.248      ;
; 1.042  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.240      ;
; 1.050  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.248      ;
; 1.055  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.254      ;
; 1.059  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.258      ;
; 1.071  ; clk_div:clock_divider|constant[20]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.269      ;
; 1.082  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[2]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.280      ;
; 1.115  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.324      ;
; 1.121  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.330      ;
; 1.122  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[19]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.321      ;
; 1.123  ; clk_div:clock_divider|constant[17]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.321      ;
+--------+------------------------------------------+------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi2dac:converter|clk_1MHz'                                                                                                                        ;
+-------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; 0.334 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[11] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.311      ; 1.799      ;
; 0.347 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.545      ;
; 0.349 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.547      ;
; 0.350 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.548      ;
; 0.383 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[2]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.311      ; 1.848      ;
; 0.458 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[7]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.311      ; 1.923      ;
; 0.459 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[9]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.311      ; 1.924      ;
; 0.462 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[10] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.311      ; 1.927      ;
; 0.466 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[6]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.311      ; 1.931      ;
; 0.468 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[8]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.311      ; 1.933      ;
; 0.477 ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.053      ; 0.674      ;
; 0.500 ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.698      ;
; 0.500 ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.698      ;
; 0.501 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.699      ;
; 0.505 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.703      ;
; 0.518 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.716      ;
; 0.522 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.720      ;
; 0.580 ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.778      ;
; 0.593 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.791      ;
; 0.593 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[4]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.311      ; 2.058      ;
; 0.596 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[3]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.311      ; 2.061      ;
; 0.596 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[5]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 1.311      ; 2.061      ;
; 0.701 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.124     ; 0.751      ;
; 0.705 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 0.756      ;
; 0.715 ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.913      ;
; 0.715 ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.913      ;
; 0.715 ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.913      ;
; 0.716 ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.914      ;
; 0.716 ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.914      ;
; 0.717 ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.124     ; 0.767      ;
; 0.722 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 0.773      ;
; 0.724 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 0.775      ;
; 0.745 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.943      ;
; 0.750 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.948      ;
; 0.755 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.955      ;
; 0.762 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.960      ;
; 0.767 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.965      ;
; 0.774 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 0.972      ;
; 0.775 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.974      ;
; 0.779 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 0.978      ;
; 0.832 ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.030      ;
; 0.834 ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.032      ;
; 0.838 ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.036      ;
; 0.839 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.037      ;
; 0.842 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.040      ;
; 0.844 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.042      ;
; 0.846 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.044      ;
; 0.851 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.049      ;
; 0.858 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.056      ;
; 0.934 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.132      ;
; 0.936 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.134      ;
; 0.973 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 1.024      ;
; 1.037 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.236      ;
; 1.066 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.264      ;
; 1.066 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.264      ;
; 1.066 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.264      ;
; 1.066 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.264      ;
; 1.079 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.277      ;
; 1.081 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.279      ;
; 1.106 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 1.157      ;
; 1.109 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 1.160      ;
; 1.112 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 1.163      ;
; 1.117 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 1.168      ;
; 1.118 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 1.169      ;
; 1.121 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 1.172      ;
; 1.162 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.124     ; 1.212      ;
; 1.162 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.124     ; 1.212      ;
; 1.162 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.124     ; 1.212      ;
; 1.162 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.124     ; 1.212      ;
; 1.162 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.124     ; 1.212      ;
; 1.164 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.363      ;
; 1.165 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.364      ;
; 1.167 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.366      ;
; 1.173 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.372      ;
; 1.175 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.374      ;
; 1.177 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.375      ;
; 1.190 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.389      ;
; 1.225 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.423      ;
; 1.227 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.425      ;
; 1.229 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 1.280      ;
; 1.232 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 1.283      ;
; 1.235 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; -0.123     ; 1.286      ;
; 1.269 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.467      ;
; 1.269 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.467      ;
; 1.269 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.467      ;
; 1.294 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.493      ;
; 1.299 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.498      ;
; 1.301 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.055      ; 1.500      ;
; 1.560 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.758      ;
; 1.560 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.054      ; 1.758      ;
+-------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:clock_divider|clkout'                                                                                                    ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.341 ; TOGGLE_FF:toggle|Q[0] ; TOGGLE_FF:toggle|Q[0] ; clk_div:clock_divider|clkout ; clk_div:clock_divider|clkout ; 0.000        ; 0.034      ; 0.519      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                        ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; 0.092  ; 0.276        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; 0.239  ; 0.239        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[4]|clk                     ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                         ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[11]|clk           ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[12]|clk           ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[13]|clk           ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[14]|clk           ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[16]|clk           ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[17]|clk           ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[18]|clk           ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|clkout|clk                 ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[10]|clk           ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[15]|clk           ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[19]|clk           ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[20]|clk           ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[21]|clk           ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[8]|clk            ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|dac_start|clk                  ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.IDLE|clk              ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.WAIT_CSB_FALL|clk     ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.WAIT_CSB_HIGH|clk     ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_generator|load|clk                 ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_generator|state.IDLE|clk           ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|clk_1MHz|clk                   ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[0]|clk                     ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[1]|clk                     ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[2]|clk                     ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[3]|clk                     ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[0]|clk            ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[1]|clk            ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[4]|clk          ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[5]|clk          ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[6]|clk          ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[7]|clk          ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[8]|clk          ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[9]|clk          ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[0]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[1]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[2]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[3]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[4]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:clock_divider|clkout'                                                       ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clock_divider|clkout ; Rise       ; TOGGLE_FF:toggle|Q[0]  ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_div:clock_divider|clkout ; Rise       ; TOGGLE_FF:toggle|Q[0]  ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; clk_div:clock_divider|clkout ; Rise       ; TOGGLE_FF:toggle|Q[0]  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_div:clock_divider|clkout ; Rise       ; toggle|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clock_divider|clkout ; Rise       ; clock_divider|clkout|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clock_divider|clkout ; Rise       ; clock_divider|clkout|q ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_div:clock_divider|clkout ; Rise       ; toggle|Q[0]|clk        ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 5.276 ; 5.410 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 5.114 ; 4.998 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 6.280 ; 6.121 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 5.957 ; 6.099 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 3.938 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 5.131 ; 5.266 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 4.981 ; 4.865 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 6.101 ; 5.943 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 5.784 ; 3.985 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 3.832 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -1.035 ; -13.932       ;
; spi2dac:converter|clk_1MHz   ; -0.154 ; -0.965        ;
; clk_div:clock_divider|clkout ; 0.626  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.097 ; -0.164        ;
; spi2dac:converter|clk_1MHz   ; 0.092  ; 0.000         ;
; clk_div:clock_divider|clkout ; 0.208  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -48.309       ;
; spi2dac:converter|clk_1MHz   ; -1.000 ; -21.000       ;
; clk_div:clock_divider|clkout ; -1.000 ; -1.000        ;
+------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.035 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.002      ;
; -1.034 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.001      ;
; -1.027 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.994      ;
; -0.983 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.950      ;
; -0.971 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.938      ;
; -0.963 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.916      ;
; -0.963 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.916      ;
; -0.963 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.916      ;
; -0.962 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.915      ;
; -0.962 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.915      ;
; -0.962 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.915      ;
; -0.961 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.914      ;
; -0.960 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.913      ;
; -0.949 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.902      ;
; -0.949 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.902      ;
; -0.949 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.902      ;
; -0.948 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.915      ;
; -0.947 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.900      ;
; -0.902 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.869      ;
; -0.894 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.861      ;
; -0.878 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.831      ;
; -0.878 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.831      ;
; -0.878 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.831      ;
; -0.876 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.829      ;
; -0.876 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.829      ;
; -0.876 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.829      ;
; -0.876 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.829      ;
; -0.874 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.827      ;
; -0.865 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.818      ;
; -0.865 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.818      ;
; -0.865 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.818      ;
; -0.863 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.816      ;
; -0.857 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.815      ;
; -0.852 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.810      ;
; -0.852 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.819      ;
; -0.841 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.799      ;
; -0.830 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.797      ;
; -0.822 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.775      ;
; -0.822 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.775      ;
; -0.822 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.775      ;
; -0.820 ; clk_div:clock_divider|constant[4]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.773      ;
; -0.819 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.786      ;
; -0.808 ; clk_div:clock_divider|constant[10] ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.760      ;
; -0.804 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.757      ;
; -0.804 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.757      ;
; -0.804 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.757      ;
; -0.802 ; clk_div:clock_divider|constant[6]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.755      ;
; -0.798 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.759      ;
; -0.797 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.758      ;
; -0.796 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.757      ;
; -0.795 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.756      ;
; -0.785 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.729      ;
; -0.785 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.729      ;
; -0.785 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.729      ;
; -0.784 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.745      ;
; -0.783 ; clk_div:clock_divider|constant[12] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.727      ;
; -0.782 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.743      ;
; -0.781 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 1.743      ;
; -0.780 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.724      ;
; -0.780 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.724      ;
; -0.780 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.724      ;
; -0.780 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 1.742      ;
; -0.778 ; clk_div:clock_divider|constant[11] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.722      ;
; -0.773 ; clk_div:clock_divider|constant[8]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.725      ;
; -0.769 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.713      ;
; -0.769 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.713      ;
; -0.769 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.713      ;
; -0.767 ; clk_div:clock_divider|constant[14] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.711      ;
; -0.767 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 1.729      ;
; -0.761 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.728      ;
; -0.759 ; clk_div:clock_divider|constant[15] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.711      ;
; -0.752 ; clk_div:clock_divider|constant[10] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.704      ;
; -0.745 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.712      ;
; -0.745 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.712      ;
; -0.744 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.711      ;
; -0.741 ; clk_div:clock_divider|constant[2]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.708      ;
; -0.740 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.707      ;
; -0.731 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.698      ;
; -0.727 ; clk_div:clock_divider|constant[1]  ; clk_div:clock_divider|constant[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.694      ;
; -0.726 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.679      ;
; -0.726 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.679      ;
; -0.725 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.678      ;
; -0.725 ; clk_div:clock_divider|constant[7]  ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.678      ;
; -0.718 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 1.680      ;
; -0.713 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.674      ;
; -0.712 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.673      ;
; -0.711 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.672      ;
; -0.711 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.672      ;
; -0.711 ; clk_div:clock_divider|constant[9]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.672      ;
; -0.710 ; clk_div:clock_divider|constant[13] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.668      ;
; -0.709 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.670      ;
; -0.706 ; clk_div:clock_divider|constant[0]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 1.668      ;
; -0.706 ; clk_div:clock_divider|constant[10] ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.653      ;
; -0.695 ; clk_div:clock_divider|constant[5]  ; clk_div:clock_divider|constant[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 1.662      ;
; -0.694 ; clk_div:clock_divider|constant[3]  ; clk_div:clock_divider|constant[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 1.656      ;
; -0.690 ; clk_div:clock_divider|constant[18] ; clk_div:clock_divider|clkout       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 1.648      ;
; -0.687 ; clk_div:clock_divider|constant[15] ; clk_div:clock_divider|constant[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.625      ;
; -0.687 ; clk_div:clock_divider|constant[15] ; clk_div:clock_divider|constant[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.625      ;
; -0.687 ; clk_div:clock_divider|constant[15] ; clk_div:clock_divider|constant[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.625      ;
; -0.685 ; clk_div:clock_divider|constant[15] ; clk_div:clock_divider|constant[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.623      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi2dac:converter|clk_1MHz'                                                                                                                        ;
+--------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; -0.154 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.069 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 1.021      ;
; -0.067 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 1.020      ;
; -0.065 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 1.018      ;
; -0.063 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 1.016      ;
; 0.002  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 0.951      ;
; 0.003  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 0.950      ;
; 0.004  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 0.949      ;
; 0.007  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 0.946      ;
; 0.011  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 0.942      ;
; 0.013  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 0.940      ;
; 0.023  ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.929      ;
; 0.026  ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.926      ;
; 0.027  ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.925      ;
; 0.027  ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.925      ;
; 0.027  ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.925      ;
; 0.027  ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.925      ;
; 0.027  ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.925      ;
; 0.036  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.845      ;
; 0.041  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.840      ;
; 0.041  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.840      ;
; 0.053  ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.899      ;
; 0.080  ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.872      ;
; 0.082  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 0.871      ;
; 0.102  ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.097     ; 0.778      ;
; 0.102  ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.097     ; 0.778      ;
; 0.102  ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.097     ; 0.778      ;
; 0.102  ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.097     ; 0.778      ;
; 0.102  ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.097     ; 0.778      ;
; 0.108  ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.844      ;
; 0.111  ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.841      ;
; 0.113  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.768      ;
; 0.113  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.768      ;
; 0.115  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.766      ;
; 0.116  ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.836      ;
; 0.116  ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.836      ;
; 0.116  ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.836      ;
; 0.116  ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.836      ;
; 0.116  ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.836      ;
; 0.122  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.759      ;
; 0.123  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.758      ;
; 0.132  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.749      ;
; 0.186  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.695      ;
; 0.204  ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.748      ;
; 0.207  ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.745      ;
; 0.241  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 0.712      ;
; 0.249  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 0.704      ;
; 0.250  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.034     ; 0.703      ;
; 0.257  ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.695      ;
; 0.260  ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.692      ;
; 0.287  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.665      ;
; 0.288  ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.664      ;
; 0.290  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.662      ;
; 0.319  ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.097     ; 0.561      ;
; 0.335  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.097     ; 0.545      ;
; 0.351  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.530      ;
; 0.353  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.528      ;
; 0.362  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.590      ;
; 0.363  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.589      ;
; 0.363  ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.096     ; 0.518      ;
; 0.364  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.588      ;
; 0.366  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.586      ;
; 0.366  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.586      ;
; 0.386  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[3]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 0.771      ; 1.382      ;
; 0.387  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[5]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 0.771      ; 1.381      ;
; 0.394  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[4]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 0.771      ; 1.374      ;
; 0.407  ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.545      ;
; 0.408  ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.544      ;
; 0.409  ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.543      ;
; 0.412  ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.540      ;
; 0.431  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.521      ;
; 0.458  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[8]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 0.771      ; 1.310      ;
; 0.460  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[6]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 0.771      ; 1.308      ;
; 0.469  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[10] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 0.771      ; 1.299      ;
; 0.472  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[7]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 0.771      ; 1.296      ;
; 0.472  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[9]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 0.771      ; 1.296      ;
; 0.495  ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.036     ; 0.456      ;
; 0.518  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[2]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 0.771      ; 1.250      ;
; 0.536  ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[11] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 1.000        ; 0.771      ; 1.232      ;
; 0.565  ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.387      ;
; 0.568  ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 1.000        ; -0.035     ; 0.384      ;
+--------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:clock_divider|clkout'                                                                                                   ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.626 ; TOGGLE_FF:toggle|Q[0] ; TOGGLE_FF:toggle|Q[0] ; clk_div:clock_divider|clkout ; clk_div:clock_divider|clkout ; 1.000        ; -0.022     ; 0.359      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                              ;
+--------+------------------------------------------+------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.097 ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|load           ; clk_div:clock_divider|clkout ; CLOCK_50    ; 0.000        ; 1.314      ; 1.426      ;
; -0.067 ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout ; CLOCK_50    ; 0.000        ; 1.314      ; 1.456      ;
; 0.051  ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 1.317      ; 1.587      ;
; 0.087  ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|state.IDLE     ; clk_div:clock_divider|clkout ; CLOCK_50    ; 0.000        ; 1.314      ; 1.610      ;
; 0.188  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.215  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.334      ;
; 0.229  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.097      ; 0.440      ;
; 0.230  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.097      ; 0.441      ;
; 0.253  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.569      ;
; 0.254  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.097      ; 0.465      ;
; 0.300  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.418      ;
; 0.301  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.421      ;
; 0.306  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.433      ;
; 0.307  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.425      ;
; 0.307  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.425      ;
; 0.307  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.426      ;
; 0.316  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[0]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.434      ;
; 0.319  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.635      ;
; 0.328  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.447      ;
; 0.332  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.648      ;
; 0.338  ; spi2dac:converter|sr_state.IDLE          ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.457      ;
; 0.339  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.655      ;
; 0.340  ; spi2dac:converter|dac_cs                 ; spi2dac:converter|dac_start              ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; 0.000        ; 0.097      ; 0.551      ;
; 0.394  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.514      ;
; 0.411  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.030      ; 0.525      ;
; 0.411  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.030      ; 0.525      ;
; 0.439  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.559      ;
; 0.450  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.568      ;
; 0.452  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.570      ;
; 0.454  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.574      ;
; 0.457  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.576      ;
; 0.460  ; clk_div:clock_divider|constant[16]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.579      ;
; 0.461  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.153     ; 0.392      ;
; 0.462  ; clk_div:clock_divider|constant[17]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.581      ;
; 0.462  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.580      ;
; 0.463  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.581      ;
; 0.464  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.153     ; 0.395      ;
; 0.465  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[1]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.583      ;
; 0.465  ; clk_div:clock_divider|constant[12]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.584      ;
; 0.467  ; spi2dac:converter|sr_state.WAIT_CSB_FALL ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.586      ;
; 0.504  ; spi2dac:converter|ctr[4]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.153     ; 0.435      ;
; 0.509  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.629      ;
; 0.512  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.632      ;
; 0.514  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.634      ;
; 0.515  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.633      ;
; 0.516  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.643      ;
; 0.516  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.634      ;
; 0.519  ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.639      ;
; 0.524  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.644      ;
; 0.525  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.645      ;
; 0.525  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.645      ;
; 0.525  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.643      ;
; 0.528  ; pulse_gen:pulse_generator|load           ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.030      ; 0.642      ;
; 0.529  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.647      ;
; 0.532  ; spi2dac:converter|ctr[2]                 ; spi2dac:converter|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.652      ;
; 0.534  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[4]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.652      ;
; 0.535  ; spi2dac:converter|dac_start              ; spi2dac:converter|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.654      ;
; 0.553  ; clk_div:clock_divider|clkout             ; pulse_gen:pulse_generator|load           ; clk_div:clock_divider|clkout ; CLOCK_50    ; -0.500       ; 1.314      ; 1.576      ;
; 0.555  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[3]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.673      ;
; 0.556  ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout             ; clk_div:clock_divider|clkout ; CLOCK_50    ; -0.500       ; 1.314      ; 1.579      ;
; 0.559  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[5]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.677      ;
; 0.559  ; spi2dac:converter|ctr[1]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.679      ;
; 0.566  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[9]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.684      ;
; 0.579  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.706      ;
; 0.579  ; clk_div:clock_divider|constant[9]        ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.706      ;
; 0.579  ; clk_div:clock_divider|constant[3]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.697      ;
; 0.582  ; clk_div:clock_divider|constant[21]       ; clk_div:clock_divider|constant[21]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.585  ; clk_div:clock_divider|constant[11]       ; clk_div:clock_divider|constant[11]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.704      ;
; 0.585  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[14]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.704      ;
; 0.587  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.705      ;
; 0.592  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.719      ;
; 0.592  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.710      ;
; 0.600  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[6]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.718      ;
; 0.605  ; clk_div:clock_divider|constant[20]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.724      ;
; 0.612  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.732      ;
; 0.614  ; spi2dac:converter|ctr[0]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.734      ;
; 0.619  ; clk_div:clock_divider|constant[16]       ; clk_div:clock_divider|constant[17]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.738      ;
; 0.624  ; clk_div:clock_divider|constant[14]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.743      ;
; 0.640  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.760      ;
; 0.641  ; clk_div:clock_divider|constant[2]        ; clk_div:clock_divider|constant[2]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.759      ;
; 0.641  ; clk_div:clock_divider|constant[5]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.768      ;
; 0.642  ; clk_div:clock_divider|constant[7]        ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.769      ;
; 0.645  ; spi2dac:converter|ctr[3]                 ; spi2dac:converter|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.765      ;
; 0.646  ; clk_div:clock_divider|constant[19]       ; clk_div:clock_divider|constant[19]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.765      ;
; 0.650  ; clk_div:clock_divider|constant[1]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.768      ;
; 0.651  ; clk_div:clock_divider|constant[4]        ; clk_div:clock_divider|constant[12]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.778      ;
; 0.654  ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz               ; spi2dac:converter|clk_1MHz   ; CLOCK_50    ; -0.500       ; 1.317      ; 1.690      ;
; 0.655  ; clk_div:clock_divider|constant[6]        ; clk_div:clock_divider|constant[13]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.782      ;
; 0.663  ; clk_div:clock_divider|constant[0]        ; clk_div:clock_divider|constant[7]        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.781      ;
; 0.669  ; clk_div:clock_divider|constant[17]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.788      ;
; 0.674  ; clk_div:clock_divider|constant[13]       ; clk_div:clock_divider|constant[16]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.793      ;
; 0.681  ; clk_div:clock_divider|constant[16]       ; clk_div:clock_divider|constant[18]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.800      ;
; 0.684  ; clk_div:clock_divider|constant[18]       ; clk_div:clock_divider|constant[20]       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.804      ;
+--------+------------------------------------------+------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi2dac:converter|clk_1MHz'                                                                                                                        ;
+-------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+
; 0.092 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[11] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.860      ; 1.046      ;
; 0.119 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[2]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.860      ; 1.073      ;
; 0.164 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[7]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.860      ; 1.118      ;
; 0.166 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[9]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.860      ; 1.120      ;
; 0.167 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[10] ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.860      ; 1.121      ;
; 0.175 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[6]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.860      ; 1.129      ;
; 0.177 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[8]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.860      ; 1.131      ;
; 0.207 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.326      ;
; 0.210 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.329      ;
; 0.212 ; spi2dac:converter|state[4]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.331      ;
; 0.234 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[4]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.860      ; 1.188      ;
; 0.238 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[3]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.860      ; 1.192      ;
; 0.239 ; TOGGLE_FF:toggle|Q[0]           ; spi2dac:converter|shift_reg[5]  ; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.860      ; 1.193      ;
; 0.266 ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.034      ; 0.384      ;
; 0.296 ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.415      ;
; 0.298 ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.417      ;
; 0.299 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.419      ;
; 0.309 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.428      ;
; 0.312 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.431      ;
; 0.314 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[13] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.442      ;
; 0.318 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[12] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.446      ;
; 0.320 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[14] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.448      ;
; 0.326 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[15] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.013      ; 0.453      ;
; 0.335 ; spi2dac:converter|dac_start     ; spi2dac:converter|dac_cs        ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.013      ; 0.462      ;
; 0.339 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[15] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.458      ;
; 0.340 ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.459      ;
; 0.413 ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.532      ;
; 0.414 ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.533      ;
; 0.416 ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.535      ;
; 0.416 ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.535      ;
; 0.416 ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.535      ;
; 0.444 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[13] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.564      ;
; 0.448 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.567      ;
; 0.449 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.568      ;
; 0.458 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[12] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.578      ;
; 0.459 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[14] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.579      ;
; 0.462 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.581      ;
; 0.465 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[11] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.593      ;
; 0.467 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.586      ;
; 0.470 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.589      ;
; 0.481 ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.600      ;
; 0.482 ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.601      ;
; 0.483 ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.602      ;
; 0.512 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.631      ;
; 0.512 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.631      ;
; 0.515 ; spi2dac:converter|state[1]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.634      ;
; 0.515 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.634      ;
; 0.525 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.644      ;
; 0.528 ; spi2dac:converter|state[0]      ; spi2dac:converter|state[4]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.647      ;
; 0.539 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[7]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.667      ;
; 0.539 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[10] ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.667      ;
; 0.541 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[9]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.669      ;
; 0.545 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[2]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.673      ;
; 0.548 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[6]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.676      ;
; 0.549 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[8]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.677      ;
; 0.569 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.688      ;
; 0.572 ; spi2dac:converter|state[3]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.691      ;
; 0.586 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[1]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.013      ; 0.713      ;
; 0.586 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[2]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.013      ; 0.713      ;
; 0.586 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[3]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.013      ; 0.713      ;
; 0.586 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[4]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.013      ; 0.713      ;
; 0.586 ; spi2dac:converter|dac_start     ; spi2dac:converter|state[0]      ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.013      ; 0.713      ;
; 0.605 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[11] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.725      ;
; 0.609 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[4]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.737      ;
; 0.612 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[3]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.740      ;
; 0.613 ; spi2dac:converter|dac_start     ; spi2dac:converter|shift_reg[5]  ; CLOCK_50                     ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.014      ; 0.741      ;
; 0.624 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.743      ;
; 0.624 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.743      ;
; 0.624 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[3]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.743      ;
; 0.624 ; spi2dac:converter|state[4]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.743      ;
; 0.651 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.770      ;
; 0.654 ; spi2dac:converter|state[0]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.773      ;
; 0.676 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[10] ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.796      ;
; 0.676 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[7]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.796      ;
; 0.681 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[9]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.801      ;
; 0.685 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[6]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.805      ;
; 0.686 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[8]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.806      ;
; 0.694 ; spi2dac:converter|state[1]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.813      ;
; 0.698 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[2]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.818      ;
; 0.726 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_cs        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.845      ;
; 0.729 ; spi2dac:converter|state[2]      ; spi2dac:converter|dac_ld        ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.848      ;
; 0.749 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[4]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.869      ;
; 0.750 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[3]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.870      ;
; 0.751 ; spi2dac:converter|dac_cs        ; spi2dac:converter|shift_reg[5]  ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.036      ; 0.871      ;
; 0.751 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.870      ;
; 0.751 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[2]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.870      ;
; 0.751 ; spi2dac:converter|state[3]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 0.870      ;
; 0.908 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[1]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 1.027      ;
; 0.908 ; spi2dac:converter|state[2]      ; spi2dac:converter|state[0]      ; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz ; 0.000        ; 0.035      ; 1.027      ;
+-------+---------------------------------+---------------------------------+------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:clock_divider|clkout'                                                                                                    ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.208 ; TOGGLE_FF:toggle|Q[0] ; TOGGLE_FF:toggle|Q[0] ; clk_div:clock_divider|clkout ; clk_div:clock_divider|clkout ; 0.000        ; 0.022      ; 0.314      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                        ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; -0.262 ; -0.078       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[4]                 ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|clkout             ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[10]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[11]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[12]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[13]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[14]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[15]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[16]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[17]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[18]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[19]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[20]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[21]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[8]        ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|load           ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:pulse_generator|state.IDLE     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|dac_start              ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.IDLE          ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_FALL ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|sr_state.WAIT_CSB_HIGH ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[0]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[1]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[2]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[3]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[4]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[5]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[6]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[7]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:clock_divider|constant[9]        ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|clk_1MHz               ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[0]                 ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[1]                 ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[2]                 ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:converter|ctr[3]                 ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[4]|clk                     ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[11]|clk           ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[12]|clk           ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[13]|clk           ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[14]|clk           ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[16]|clk           ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[17]|clk           ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[18]|clk           ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|clkout|clk                 ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[10]|clk           ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[15]|clk           ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[19]|clk           ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[20]|clk           ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[21]|clk           ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[8]|clk            ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|dac_start|clk                  ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.IDLE|clk              ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.WAIT_CSB_FALL|clk     ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|sr_state.WAIT_CSB_HIGH|clk     ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_generator|load|clk                 ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_generator|state.IDLE|clk           ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|clk_1MHz|clk                   ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[0]|clk                     ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[1]|clk                     ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[2]|clk                     ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; converter|ctr[3]|clk                     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[0]|clk            ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider|constant[1]|clk            ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi2dac:converter|clk_1MHz'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_cs            ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|dac_ld            ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[10]     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[11]     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[12]     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[13]     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[14]     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[15]     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[2]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[3]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[4]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[5]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[6]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[7]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[8]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|shift_reg[9]      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[0]          ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[1]          ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[2]          ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[3]          ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; spi2dac:converter|state[4]          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[4]|clk          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[5]|clk          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[6]|clk          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[7]|clk          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[8]|clk          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[9]|clk          ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[0]|clk              ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[1]|clk              ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[2]|clk              ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[3]|clk              ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|state[4]|clk              ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz|q                ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|inclk[0] ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|clk_1MHz~clkctrl|outclk   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_cs|clk                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|dac_ld|clk                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[10]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[11]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[12]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[13]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[14]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[15]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[2]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; spi2dac:converter|clk_1MHz ; Rise       ; converter|shift_reg[3]|clk          ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:clock_divider|clkout'                                                       ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clock_divider|clkout ; Rise       ; TOGGLE_FF:toggle|Q[0]  ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clk_div:clock_divider|clkout ; Rise       ; TOGGLE_FF:toggle|Q[0]  ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_div:clock_divider|clkout ; Rise       ; TOGGLE_FF:toggle|Q[0]  ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_div:clock_divider|clkout ; Rise       ; toggle|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clock_divider|clkout ; Rise       ; clock_divider|clkout|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clock_divider|clkout ; Rise       ; clock_divider|clkout|q ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_div:clock_divider|clkout ; Rise       ; toggle|Q[0]|clk        ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 3.507 ; 3.494 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 3.303 ; 3.292 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 3.990 ; 4.072 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 3.829 ; 4.021 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 2.670 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 3.412 ; 3.403 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 3.219 ; 3.205 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 3.879 ; 3.955 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 3.722 ; 2.524 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 2.599 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -2.638  ; -0.113 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                     ; -2.638  ; -0.113 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:clock_divider|clkout ; 0.318   ; 0.208  ; N/A      ; N/A     ; -1.000              ;
;  spi2dac:converter|clk_1MHz   ; -1.112  ; 0.092  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS               ; -63.213 ; -0.205 ; 0.0      ; 0.0     ; -70.309             ;
;  CLOCK_50                     ; -46.790 ; -0.205 ; N/A      ; N/A     ; -48.309             ;
;  clk_div:clock_divider|clkout ; 0.000   ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  spi2dac:converter|clk_1MHz   ; -16.423 ; 0.000  ; N/A      ; N/A     ; -21.000             ;
+-------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 5.699 ; 5.750 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 5.442 ; 5.374 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 6.670 ; 6.629 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 6.369 ; 6.571 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 4.205 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_CS    ; spi2dac:converter|clk_1MHz ; 3.412 ; 3.403 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_LD    ; spi2dac:converter|clk_1MHz ; 3.219 ; 3.205 ; Rise       ; spi2dac:converter|clk_1MHz ;
; DAC_SDI   ; spi2dac:converter|clk_1MHz ; 3.879 ; 3.955 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 3.722 ; 2.524 ; Rise       ; spi2dac:converter|clk_1MHz ;
; SCK       ; spi2dac:converter|clk_1MHz ; 2.599 ;       ; Fall       ; spi2dac:converter|clk_1MHz ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DAC_CS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_SDI       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_LD        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCK           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DAC_SDI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DAC_LD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DAC_SDI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DAC_LD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_div:clock_divider|clkout ; clk_div:clock_divider|clkout ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clock_divider|clkout ; CLOCK_50                     ; 3        ; 3        ; 0        ; 0        ;
; CLOCK_50                     ; CLOCK_50                     ; 653      ; 0        ; 0        ; 0        ;
; spi2dac:converter|clk_1MHz   ; CLOCK_50                     ; 5        ; 1        ; 0        ; 0        ;
; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz   ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                     ; spi2dac:converter|clk_1MHz   ; 20       ; 0        ; 0        ; 0        ;
; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz   ; 77       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_div:clock_divider|clkout ; clk_div:clock_divider|clkout ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clock_divider|clkout ; CLOCK_50                     ; 3        ; 3        ; 0        ; 0        ;
; CLOCK_50                     ; CLOCK_50                     ; 653      ; 0        ; 0        ; 0        ;
; spi2dac:converter|clk_1MHz   ; CLOCK_50                     ; 5        ; 1        ; 0        ; 0        ;
; clk_div:clock_divider|clkout ; spi2dac:converter|clk_1MHz   ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                     ; spi2dac:converter|clk_1MHz   ; 20       ; 0        ; 0        ; 0        ;
; spi2dac:converter|clk_1MHz   ; spi2dac:converter|clk_1MHz   ; 77       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Dec 04 11:57:24 2015
Info: Command: quartus_sta square_wave -c square_wave
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'square_wave.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name spi2dac:converter|clk_1MHz spi2dac:converter|clk_1MHz
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clock_divider|clkout clk_div:clock_divider|clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.638
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.638       -46.790 CLOCK_50 
    Info (332119):    -1.112       -16.423 spi2dac:converter|clk_1MHz 
    Info (332119):     0.318         0.000 clk_div:clock_divider|clkout 
Info (332146): Worst-case hold slack is -0.113
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.113        -0.181 CLOCK_50 
    Info (332119):     0.336         0.000 spi2dac:converter|clk_1MHz 
    Info (332119):     0.385         0.000 clk_div:clock_divider|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.000 CLOCK_50 
    Info (332119):    -1.000       -21.000 spi2dac:converter|clk_1MHz 
    Info (332119):    -1.000        -1.000 clk_div:clock_divider|clkout 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.283
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.283       -38.752 CLOCK_50 
    Info (332119):    -0.897       -12.477 spi2dac:converter|clk_1MHz 
    Info (332119):     0.398         0.000 clk_div:clock_divider|clkout 
Info (332146): Worst-case hold slack is -0.103
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.103        -0.205 CLOCK_50 
    Info (332119):     0.334         0.000 spi2dac:converter|clk_1MHz 
    Info (332119):     0.341         0.000 clk_div:clock_divider|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.000 CLOCK_50 
    Info (332119):    -1.000       -21.000 spi2dac:converter|clk_1MHz 
    Info (332119):    -1.000        -1.000 clk_div:clock_divider|clkout 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.035
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.035       -13.932 CLOCK_50 
    Info (332119):    -0.154        -0.965 spi2dac:converter|clk_1MHz 
    Info (332119):     0.626         0.000 clk_div:clock_divider|clkout 
Info (332146): Worst-case hold slack is -0.097
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.097        -0.164 CLOCK_50 
    Info (332119):     0.092         0.000 spi2dac:converter|clk_1MHz 
    Info (332119):     0.208         0.000 clk_div:clock_divider|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -48.309 CLOCK_50 
    Info (332119):    -1.000       -21.000 spi2dac:converter|clk_1MHz 
    Info (332119):    -1.000        -1.000 clk_div:clock_divider|clkout 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 482 megabytes
    Info: Processing ended: Fri Dec 04 11:57:28 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


