Classic Timing Analyzer report for mipsHardware
Thu Oct 17 16:50:01 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                       ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                 ; To                                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 4.746 ns                         ; reset                                ; unidadeControle:inst17|functOut[5] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 18.627 ns                        ; unidadeControle:inst17|alucontrol[0] ; pcWriteSource[28]                  ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 6.747 ns                         ; reset                                ; resetD2                            ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.154 ns                        ; reset                                ; unidadeControle:inst17|state.jal3  ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 67.33 MHz ( period = 14.852 ns ) ; regDST:inst15|regDSTOut[1]           ; Banco_reg:inst6|Reg6[17]           ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Instr_Reg:inst4|Instr25_21[0]        ; regDST:inst15|regDSTOut[0]         ; clk        ; clk      ; 296          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                      ;                                    ;            ;          ; 296          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S60F1020C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 67.33 MHz ( period = 14.852 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[17]  ; clk        ; clk      ; None                        ; None                      ; 3.158 ns                ;
; N/A                                     ; 67.68 MHz ( period = 14.776 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[17]  ; clk        ; clk      ; None                        ; None                      ; 3.118 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg30[0]  ; clk        ; clk      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg30[31] ; clk        ; clk      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg30[1]  ; clk        ; clk      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg30[2]  ; clk        ; clk      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg30[3]  ; clk        ; clk      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg30[4]  ; clk        ; clk      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg30[5]  ; clk        ; clk      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg30[6]  ; clk        ; clk      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg30[7]  ; clk        ; clk      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg30[25] ; clk        ; clk      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 68.19 MHz ( period = 14.664 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg31[26] ; clk        ; clk      ; None                        ; None                      ; 3.081 ns                ;
; N/A                                     ; 68.19 MHz ( period = 14.664 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg31[17] ; clk        ; clk      ; None                        ; None                      ; 3.081 ns                ;
; N/A                                     ; 68.19 MHz ( period = 14.664 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg31[16] ; clk        ; clk      ; None                        ; None                      ; 3.081 ns                ;
; N/A                                     ; 68.19 MHz ( period = 14.664 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg31[15] ; clk        ; clk      ; None                        ; None                      ; 3.081 ns                ;
; N/A                                     ; 68.39 MHz ( period = 14.622 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg6[17]  ; clk        ; clk      ; None                        ; None                      ; 3.041 ns                ;
; N/A                                     ; 68.50 MHz ( period = 14.598 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg31[26] ; clk        ; clk      ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.50 MHz ( period = 14.598 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg31[17] ; clk        ; clk      ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.50 MHz ( period = 14.598 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg31[16] ; clk        ; clk      ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.50 MHz ( period = 14.598 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg31[15] ; clk        ; clk      ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 68.64 MHz ( period = 14.568 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg6[17]  ; clk        ; clk      ; None                        ; None                      ; 3.014 ns                ;
; N/A                                     ; 69.34 MHz ( period = 14.422 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg30[0]  ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 69.34 MHz ( period = 14.422 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg30[31] ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 69.34 MHz ( period = 14.422 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg30[1]  ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 69.34 MHz ( period = 14.422 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg30[2]  ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 69.34 MHz ( period = 14.422 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg30[3]  ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 69.34 MHz ( period = 14.422 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg30[4]  ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 69.34 MHz ( period = 14.422 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg30[5]  ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 69.34 MHz ( period = 14.422 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg30[6]  ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 69.34 MHz ( period = 14.422 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg30[7]  ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 69.34 MHz ( period = 14.422 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg30[25] ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 69.43 MHz ( period = 14.402 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg30[0]  ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 69.43 MHz ( period = 14.402 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg30[31] ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 69.43 MHz ( period = 14.402 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg30[1]  ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 69.43 MHz ( period = 14.402 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg30[2]  ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 69.43 MHz ( period = 14.402 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg30[3]  ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 69.43 MHz ( period = 14.402 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg30[4]  ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 69.43 MHz ( period = 14.402 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg30[5]  ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 69.43 MHz ( period = 14.402 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg30[6]  ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 69.43 MHz ( period = 14.402 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg30[7]  ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 69.43 MHz ( period = 14.402 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg30[25] ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[0]  ; clk        ; clk      ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[31] ; clk        ; clk      ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[1]  ; clk        ; clk      ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[2]  ; clk        ; clk      ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[3]  ; clk        ; clk      ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[4]  ; clk        ; clk      ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[5]  ; clk        ; clk      ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[6]  ; clk        ; clk      ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[7]  ; clk        ; clk      ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[25] ; clk        ; clk      ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 69.82 MHz ( period = 14.322 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg31[26] ; clk        ; clk      ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 69.82 MHz ( period = 14.322 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg31[17] ; clk        ; clk      ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 69.82 MHz ( period = 14.322 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg31[16] ; clk        ; clk      ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 69.82 MHz ( period = 14.322 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg31[15] ; clk        ; clk      ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 69.88 MHz ( period = 14.310 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[27] ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 69.88 MHz ( period = 14.310 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[22] ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 69.88 MHz ( period = 14.310 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[23] ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 69.88 MHz ( period = 14.310 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[21] ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 69.88 MHz ( period = 14.310 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[20] ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 69.88 MHz ( period = 14.310 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[19] ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 69.88 MHz ( period = 14.310 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[18] ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 69.88 MHz ( period = 14.310 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[17] ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 70.23 MHz ( period = 14.238 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg30[0]  ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 70.23 MHz ( period = 14.238 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg30[31] ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 70.23 MHz ( period = 14.238 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg30[1]  ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 70.23 MHz ( period = 14.238 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg30[2]  ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 70.23 MHz ( period = 14.238 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg30[3]  ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 70.23 MHz ( period = 14.238 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg30[4]  ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 70.23 MHz ( period = 14.238 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg30[5]  ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 70.23 MHz ( period = 14.238 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg30[6]  ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 70.23 MHz ( period = 14.238 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg30[7]  ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 70.23 MHz ( period = 14.238 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg30[25] ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 70.29 MHz ( period = 14.226 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[4]   ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.29 MHz ( period = 14.226 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[5]   ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.29 MHz ( period = 14.226 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[6]   ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.29 MHz ( period = 14.226 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[7]   ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.29 MHz ( period = 14.226 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[8]   ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.29 MHz ( period = 14.226 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[9]   ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.32 MHz ( period = 14.220 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[27] ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.32 MHz ( period = 14.220 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[22] ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.32 MHz ( period = 14.220 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[23] ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.32 MHz ( period = 14.220 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[21] ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.32 MHz ( period = 14.220 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[20] ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.32 MHz ( period = 14.220 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[19] ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.32 MHz ( period = 14.220 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[18] ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.32 MHz ( period = 14.220 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[17] ; clk        ; clk      ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 70.40 MHz ( period = 14.204 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[26]  ; clk        ; clk      ; None                        ; None                      ; 2.834 ns                ;
; N/A                                     ; 70.40 MHz ( period = 14.204 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[10]  ; clk        ; clk      ; None                        ; None                      ; 2.834 ns                ;
; N/A                                     ; 70.40 MHz ( period = 14.204 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[11]  ; clk        ; clk      ; None                        ; None                      ; 2.834 ns                ;
; N/A                                     ; 70.53 MHz ( period = 14.178 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[1]  ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 70.53 MHz ( period = 14.178 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[2]  ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 70.53 MHz ( period = 14.178 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[24] ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 70.54 MHz ( period = 14.176 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[0]   ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 70.54 MHz ( period = 14.176 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[31]  ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 70.54 MHz ( period = 14.176 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[1]   ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 70.54 MHz ( period = 14.176 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[2]   ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 70.54 MHz ( period = 14.176 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg6[25]  ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 70.66 MHz ( period = 14.152 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg24[8]  ; clk        ; clk      ; None                        ; None                      ; 2.821 ns                ;
; N/A                                     ; 70.67 MHz ( period = 14.150 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[4]   ; clk        ; clk      ; None                        ; None                      ; 2.809 ns                ;
; N/A                                     ; 70.67 MHz ( period = 14.150 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[5]   ; clk        ; clk      ; None                        ; None                      ; 2.809 ns                ;
; N/A                                     ; 70.67 MHz ( period = 14.150 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[6]   ; clk        ; clk      ; None                        ; None                      ; 2.809 ns                ;
; N/A                                     ; 70.67 MHz ( period = 14.150 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[7]   ; clk        ; clk      ; None                        ; None                      ; 2.809 ns                ;
; N/A                                     ; 70.67 MHz ( period = 14.150 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[8]   ; clk        ; clk      ; None                        ; None                      ; 2.809 ns                ;
; N/A                                     ; 70.67 MHz ( period = 14.150 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[9]   ; clk        ; clk      ; None                        ; None                      ; 2.809 ns                ;
; N/A                                     ; 70.74 MHz ( period = 14.136 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg16[19] ; clk        ; clk      ; None                        ; None                      ; 2.808 ns                ;
; N/A                                     ; 70.74 MHz ( period = 14.136 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg16[15] ; clk        ; clk      ; None                        ; None                      ; 2.808 ns                ;
; N/A                                     ; 70.76 MHz ( period = 14.132 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg31[26] ; clk        ; clk      ; None                        ; None                      ; 2.817 ns                ;
; N/A                                     ; 70.76 MHz ( period = 14.132 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg31[17] ; clk        ; clk      ; None                        ; None                      ; 2.817 ns                ;
; N/A                                     ; 70.76 MHz ( period = 14.132 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg31[16] ; clk        ; clk      ; None                        ; None                      ; 2.817 ns                ;
; N/A                                     ; 70.76 MHz ( period = 14.132 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg31[15] ; clk        ; clk      ; None                        ; None                      ; 2.817 ns                ;
; N/A                                     ; 70.78 MHz ( period = 14.128 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[26]  ; clk        ; clk      ; None                        ; None                      ; 2.794 ns                ;
; N/A                                     ; 70.78 MHz ( period = 14.128 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[10]  ; clk        ; clk      ; None                        ; None                      ; 2.794 ns                ;
; N/A                                     ; 70.78 MHz ( period = 14.128 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[11]  ; clk        ; clk      ; None                        ; None                      ; 2.794 ns                ;
; N/A                                     ; 70.84 MHz ( period = 14.116 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg27[11] ; clk        ; clk      ; None                        ; None                      ; 2.794 ns                ;
; N/A                                     ; 70.90 MHz ( period = 14.104 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg16[4]  ; clk        ; clk      ; None                        ; None                      ; 2.788 ns                ;
; N/A                                     ; 70.90 MHz ( period = 14.104 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg16[25] ; clk        ; clk      ; None                        ; None                      ; 2.788 ns                ;
; N/A                                     ; 70.90 MHz ( period = 14.104 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg16[13] ; clk        ; clk      ; None                        ; None                      ; 2.788 ns                ;
; N/A                                     ; 70.90 MHz ( period = 14.104 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg16[9]  ; clk        ; clk      ; None                        ; None                      ; 2.788 ns                ;
; N/A                                     ; 70.91 MHz ( period = 14.102 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg18[1]  ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.91 MHz ( period = 14.102 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg18[2]  ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.91 MHz ( period = 14.102 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg18[24] ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[0]   ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[31]  ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[1]   ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[2]   ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[25]  ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 70.93 MHz ( period = 14.098 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[7]   ; clk        ; clk      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 70.93 MHz ( period = 14.098 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[26]  ; clk        ; clk      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 70.96 MHz ( period = 14.092 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg6[17]  ; clk        ; clk      ; None                        ; None                      ; 2.779 ns                ;
; N/A                                     ; 70.99 MHz ( period = 14.086 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[0]   ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.99 MHz ( period = 14.086 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[31]  ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.99 MHz ( period = 14.086 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[1]   ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.99 MHz ( period = 14.086 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[2]   ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.99 MHz ( period = 14.086 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[3]   ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.99 MHz ( period = 14.086 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[4]   ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.99 MHz ( period = 14.086 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[5]   ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.99 MHz ( period = 14.086 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[6]   ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 70.99 MHz ( period = 14.086 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[25]  ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 71.00 MHz ( period = 14.084 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg27[5]  ; clk        ; clk      ; None                        ; None                      ; 2.767 ns                ;
; N/A                                     ; 71.17 MHz ( period = 14.050 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[19]  ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 71.17 MHz ( period = 14.050 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[17]  ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 71.20 MHz ( period = 14.044 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg31[26] ; clk        ; clk      ; None                        ; None                      ; 2.771 ns                ;
; N/A                                     ; 71.20 MHz ( period = 14.044 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg31[17] ; clk        ; clk      ; None                        ; None                      ; 2.771 ns                ;
; N/A                                     ; 71.20 MHz ( period = 14.044 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg31[16] ; clk        ; clk      ; None                        ; None                      ; 2.771 ns                ;
; N/A                                     ; 71.20 MHz ( period = 14.044 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg31[15] ; clk        ; clk      ; None                        ; None                      ; 2.771 ns                ;
; N/A                                     ; 71.23 MHz ( period = 14.040 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg21[30] ; clk        ; clk      ; None                        ; None                      ; 2.768 ns                ;
; N/A                                     ; 71.23 MHz ( period = 14.040 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg21[29] ; clk        ; clk      ; None                        ; None                      ; 2.768 ns                ;
; N/A                                     ; 71.23 MHz ( period = 14.040 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg21[22] ; clk        ; clk      ; None                        ; None                      ; 2.768 ns                ;
; N/A                                     ; 71.24 MHz ( period = 14.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[30] ; clk        ; clk      ; None                        ; None                      ; 2.754 ns                ;
; N/A                                     ; 71.24 MHz ( period = 14.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[28] ; clk        ; clk      ; None                        ; None                      ; 2.754 ns                ;
; N/A                                     ; 71.24 MHz ( period = 14.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[29] ; clk        ; clk      ; None                        ; None                      ; 2.754 ns                ;
; N/A                                     ; 71.26 MHz ( period = 14.034 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[30]  ; clk        ; clk      ; None                        ; None                      ; 2.767 ns                ;
; N/A                                     ; 71.26 MHz ( period = 14.034 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[22]  ; clk        ; clk      ; None                        ; None                      ; 2.767 ns                ;
; N/A                                     ; 71.26 MHz ( period = 14.034 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[21]  ; clk        ; clk      ; None                        ; None                      ; 2.767 ns                ;
; N/A                                     ; 71.26 MHz ( period = 14.034 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[12]  ; clk        ; clk      ; None                        ; None                      ; 2.767 ns                ;
; N/A                                     ; 71.26 MHz ( period = 14.034 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[10]  ; clk        ; clk      ; None                        ; None                      ; 2.767 ns                ;
; N/A                                     ; 71.26 MHz ( period = 14.034 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[8]   ; clk        ; clk      ; None                        ; None                      ; 2.767 ns                ;
; N/A                                     ; 71.26 MHz ( period = 14.034 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg3[9]   ; clk        ; clk      ; None                        ; None                      ; 2.767 ns                ;
; N/A                                     ; 71.34 MHz ( period = 14.018 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[30]  ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 71.34 MHz ( period = 14.018 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[29]  ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 71.34 MHz ( period = 14.018 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[19]  ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 71.34 MHz ( period = 14.018 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[18]  ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 71.34 MHz ( period = 14.018 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[17]  ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 71.38 MHz ( period = 14.010 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[7]  ; clk        ; clk      ; None                        ; None                      ; 2.741 ns                ;
; N/A                                     ; 71.38 MHz ( period = 14.010 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[18] ; clk        ; clk      ; None                        ; None                      ; 2.741 ns                ;
; N/A                                     ; 71.38 MHz ( period = 14.010 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[17] ; clk        ; clk      ; None                        ; None                      ; 2.741 ns                ;
; N/A                                     ; 71.38 MHz ( period = 14.010 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[16] ; clk        ; clk      ; None                        ; None                      ; 2.741 ns                ;
; N/A                                     ; 71.38 MHz ( period = 14.010 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[9]  ; clk        ; clk      ; None                        ; None                      ; 2.741 ns                ;
; N/A                                     ; 71.42 MHz ( period = 14.002 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[30] ; clk        ; clk      ; None                        ; None                      ; 2.736 ns                ;
; N/A                                     ; 71.42 MHz ( period = 14.002 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[29] ; clk        ; clk      ; None                        ; None                      ; 2.736 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg6[4]   ; clk        ; clk      ; None                        ; None                      ; 2.732 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg6[5]   ; clk        ; clk      ; None                        ; None                      ; 2.732 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg6[6]   ; clk        ; clk      ; None                        ; None                      ; 2.732 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg6[7]   ; clk        ; clk      ; None                        ; None                      ; 2.732 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[27] ; clk        ; clk      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[22] ; clk        ; clk      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[23] ; clk        ; clk      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[21] ; clk        ; clk      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[20] ; clk        ; clk      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[19] ; clk        ; clk      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[18] ; clk        ; clk      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[17] ; clk        ; clk      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg6[8]   ; clk        ; clk      ; None                        ; None                      ; 2.732 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[9]  ; clk        ; clk      ; None                        ; None                      ; 2.736 ns                ;
; N/A                                     ; 71.45 MHz ( period = 13.996 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg6[9]   ; clk        ; clk      ; None                        ; None                      ; 2.732 ns                ;
; N/A                                     ; 71.50 MHz ( period = 13.986 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg3[7]   ; clk        ; clk      ; None                        ; None                      ; 2.743 ns                ;
; N/A                                     ; 71.50 MHz ( period = 13.986 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg3[26]  ; clk        ; clk      ; None                        ; None                      ; 2.743 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[3]  ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[4]  ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[5]  ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[6]  ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[7]  ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[12] ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[10] ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[8]  ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[11] ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[9]  ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 71.56 MHz ( period = 13.974 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg6[10]  ; clk        ; clk      ; None                        ; None                      ; 2.717 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                            ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                             ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[0]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 0.873 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[3]                       ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 1.055 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.468 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[4]                              ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.564 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[4]                       ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.203 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.668 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[9]                       ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[8]                       ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 1.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[5]                       ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 1.412 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[6]                            ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 1.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[8]                            ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 1.446 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 1.500 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.726 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[3]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[30]                           ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 1.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.987 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[22]                           ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 1.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[8]                        ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 1.660 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[19]                           ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 1.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[4]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[4]                            ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 2.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[9]                         ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[1]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.976 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[2]                       ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 1.779 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[3]                              ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 1.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.013 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[7]                              ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.785 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 1.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[3]~DUPLICATE              ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 1.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[3]                            ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 1.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[7]                       ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[7]                            ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[18]                           ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[4]                        ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[3]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.164 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.231 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[2]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[1]                            ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[31]                           ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.066 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[24]                           ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.089 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[5]                            ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[6]                       ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[14]                           ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[2]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.388 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.416 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.166 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[1]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.432 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[1]                       ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[9]                            ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.230 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[8]                        ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[20]                           ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.455 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[29]                           ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[28]                           ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[17]                      ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[0]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 2.527 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.426 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[2]                            ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[11]                      ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 2.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[4]                        ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[25]                           ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.475 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.695 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[21]                             ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.472 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[6]                        ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 2.523 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[7]                        ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.516 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[4]                         ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[21]                      ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.529 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.572 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 2.595 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[14]                      ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.591 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[8]                              ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[18]                      ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.584 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[24]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[18]                             ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[16]                           ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.637 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[23]                           ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[17]                             ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[28]                        ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[2]                        ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[12]                           ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.822 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[27]                      ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.651 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[24]                      ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[29]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[8]                         ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[1]                        ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[26]                           ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.816 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[30]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[4]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[12]                      ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.963 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.983 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.734 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[28]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[20]                      ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[25]                      ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.778 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.974 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[0]                        ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[25]                        ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.766 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.775 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[25]                             ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.792 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[2]                         ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[17]                           ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[13]                      ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.833 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.825 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[21]                           ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.820 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.826 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 3.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[28]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.080 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 3.105 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[17]                        ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 3.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 3.160 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[5]                              ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 3.193 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[3]~DUPLICATE              ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.203 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[10]                      ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.986 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 3.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[31]                      ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.992 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 3.159 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 3.233 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 3.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[5]                        ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 3.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 3.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[10]                       ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 3.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[10]                       ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 3.038 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[28]                      ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 3.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 3.029 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 3.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 3.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxalusrca[0]                ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.288 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 3.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[11]                        ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 3.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[15]                           ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 3.109 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[22]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 3.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 3.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[19]                      ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 3.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 3.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[19]                        ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 3.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 3.378 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.368 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 3.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[31]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 3.151 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 3.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.388 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 3.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 3.325 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 3.179 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.421 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[11]                           ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 3.216 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 3.194 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 3.205 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 3.474 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                 ; To Clock ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; N/A   ; None         ; 4.746 ns   ; reset ; unidadeControle:inst17|functOut[5]                 ; clk      ;
; N/A   ; None         ; 4.502 ns   ; reset ; unidadeControle:inst17|functOut[4]                 ; clk      ;
; N/A   ; None         ; 4.411 ns   ; reset ; unidadeControle:inst17|functOut[1]                 ; clk      ;
; N/A   ; None         ; 4.410 ns   ; reset ; unidadeControle:inst17|functOut[3]                 ; clk      ;
; N/A   ; None         ; 4.405 ns   ; reset ; unidadeControle:inst17|functOut[0]                 ; clk      ;
; N/A   ; None         ; 4.047 ns   ; reset ; unidadeControle:inst17|functOut[2]                 ; clk      ;
; N/A   ; None         ; 3.837 ns   ; reset ; unidadeControle:inst17|state.bgt2                  ; clk      ;
; N/A   ; None         ; 3.836 ns   ; reset ; unidadeControle:inst17|state.jal2                  ; clk      ;
; N/A   ; None         ; 3.832 ns   ; reset ; unidadeControle:inst17|state.ble2                  ; clk      ;
; N/A   ; None         ; 3.831 ns   ; reset ; unidadeControle:inst17|state.beq2                  ; clk      ;
; N/A   ; None         ; 3.830 ns   ; reset ; unidadeControle:inst17|state.bne2                  ; clk      ;
; N/A   ; None         ; 3.826 ns   ; reset ; unidadeControle:inst17|state.sllv2                 ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst17|state.sra2                  ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst17|state.sll2                  ; clk      ;
; N/A   ; None         ; 3.793 ns   ; reset ; unidadeControle:inst17|state.srav2                 ; clk      ;
; N/A   ; None         ; 3.790 ns   ; reset ; unidadeControle:inst17|state.srl2                  ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst17|state.add_sub_and           ; clk      ;
; N/A   ; None         ; 3.786 ns   ; reset ; unidadeControle:inst17|state.xchg2                 ; clk      ;
; N/A   ; None         ; 3.729 ns   ; reset ; unidadeControle:inst17|state.break2                ; clk      ;
; N/A   ; None         ; 3.462 ns   ; reset ; unidadeControle:inst17|stateOut[4]                 ; clk      ;
; N/A   ; None         ; 3.462 ns   ; reset ; unidadeControle:inst17|stateOut[1]                 ; clk      ;
; N/A   ; None         ; 3.339 ns   ; reset ; unidadeControle:inst17|stateOut[6]                 ; clk      ;
; N/A   ; None         ; 3.315 ns   ; reset ; unidadeControle:inst17|stateOut[0]                 ; clk      ;
; N/A   ; None         ; 3.191 ns   ; reset ; unidadeControle:inst17|state.addi_addiu            ; clk      ;
; N/A   ; None         ; 3.191 ns   ; reset ; unidadeControle:inst17|state.wait_Final            ; clk      ;
; N/A   ; None         ; 3.187 ns   ; reset ; unidadeControle:inst17|state.fetch2                ; clk      ;
; N/A   ; None         ; 3.187 ns   ; reset ; unidadeControle:inst17|state.fetch1                ; clk      ;
; N/A   ; None         ; 3.132 ns   ; reset ; unidadeControle:inst17|stateOut[2]                 ; clk      ;
; N/A   ; None         ; 3.132 ns   ; reset ; unidadeControle:inst17|stateOut[3]                 ; clk      ;
; N/A   ; None         ; 3.113 ns   ; reset ; unidadeControle:inst17|muxshiftsrcb                ; clk      ;
; N/A   ; None         ; 3.051 ns   ; reset ; unidadeControle:inst17|muxregdst[1]                ; clk      ;
; N/A   ; None         ; 2.994 ns   ; reset ; unidadeControle:inst17|state.fetch3                ; clk      ;
; N/A   ; None         ; 2.990 ns   ; reset ; unidadeControle:inst17|alucontrol[0]               ; clk      ;
; N/A   ; None         ; 2.990 ns   ; reset ; unidadeControle:inst17|alucontrol[1]               ; clk      ;
; N/A   ; None         ; 2.990 ns   ; reset ; unidadeControle:inst17|state.closeWR               ; clk      ;
; N/A   ; None         ; 2.990 ns   ; reset ; unidadeControle:inst17|shiftcontrol[0]             ; clk      ;
; N/A   ; None         ; 2.988 ns   ; reset ; unidadeControle:inst17|state.xchg3                 ; clk      ;
; N/A   ; None         ; 2.966 ns   ; reset ; unidadeControle:inst17|state.execute               ; clk      ;
; N/A   ; None         ; 2.966 ns   ; reset ; unidadeControle:inst17|muxpcsource[0]              ; clk      ;
; N/A   ; None         ; 2.966 ns   ; reset ; unidadeControle:inst17|muxpcsource[1]              ; clk      ;
; N/A   ; None         ; 2.966 ns   ; reset ; unidadeControle:inst17|alucontrol[2]               ; clk      ;
; N/A   ; None         ; 2.966 ns   ; reset ; unidadeControle:inst17|muxalusrcb[1]               ; clk      ;
; N/A   ; None         ; 2.963 ns   ; reset ; unidadeControle:inst17|muxregdst[0]                ; clk      ;
; N/A   ; None         ; 2.889 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[0]              ; clk      ;
; N/A   ; None         ; 2.796 ns   ; reset ; unidadeControle:inst17|shiftcontrol[2]             ; clk      ;
; N/A   ; None         ; 2.796 ns   ; reset ; unidadeControle:inst17|shiftcontrol[1]             ; clk      ;
; N/A   ; None         ; 2.789 ns   ; reset ; unidadeControle:inst17|pcwrite                     ; clk      ;
; N/A   ; None         ; 2.789 ns   ; reset ; unidadeControle:inst17|pcwritecond                 ; clk      ;
; N/A   ; None         ; 2.789 ns   ; reset ; unidadeControle:inst17|muxalusrcb[0]               ; clk      ;
; N/A   ; None         ; 2.789 ns   ; reset ; unidadeControle:inst17|muxalusrca[0]               ; clk      ;
; N/A   ; None         ; 2.788 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[1]              ; clk      ;
; N/A   ; None         ; 2.788 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[2]              ; clk      ;
; N/A   ; None         ; 2.787 ns   ; reset ; unidadeControle:inst17|muxxxchgctrl                ; clk      ;
; N/A   ; None         ; 2.776 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[3]              ; clk      ;
; N/A   ; None         ; 2.722 ns   ; reset ; unidadeControle:inst17|state.decode                ; clk      ;
; N/A   ; None         ; 2.672 ns   ; reset ; unidadeControle:inst17|regwrite                    ; clk      ;
; N/A   ; None         ; 2.557 ns   ; reset ; unidadeControle:inst17|state.decode2               ; clk      ;
; N/A   ; None         ; 2.555 ns   ; reset ; unidadeControle:inst17|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A   ; None         ; 2.555 ns   ; reset ; unidadeControle:inst17|irwrite                     ; clk      ;
; N/A   ; None         ; 2.555 ns   ; reset ; unidadeControle:inst17|aluoutwrite                 ; clk      ;
; N/A   ; None         ; 2.511 ns   ; reset ; unidadeControle:inst17|xchgctrl                    ; clk      ;
; N/A   ; None         ; 2.393 ns   ; reset ; unidadeControle:inst17|state.jal3                  ; clk      ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------------------------------+-------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                   ; To                ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------------------------------+-------------------+------------+
; N/A                                     ; None                                                ; 18.627 ns  ; unidadeControle:inst17|alucontrol[0]   ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 18.567 ns  ; unidadeControle:inst17|alucontrol[1]   ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 18.408 ns  ; unidadeControle:inst17|muxalusrca[0]   ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 18.380 ns  ; unidadeControle:inst17|alucontrol[0]   ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 18.369 ns  ; unidadeControle:inst17|alucontrol[2]   ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 18.320 ns  ; unidadeControle:inst17|alucontrol[1]   ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 18.314 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 18.255 ns  ; Registrador:A|Saida[0]                 ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 18.167 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 18.161 ns  ; unidadeControle:inst17|muxalusrca[0]   ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 18.140 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 18.122 ns  ; unidadeControle:inst17|alucontrol[2]   ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 18.067 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 18.017 ns  ; unidadeControle:inst17|alucontrol[0]   ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 18.008 ns  ; Registrador:A|Saida[0]                 ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.986 ns  ; Instr_Reg:inst4|Instr15_0[3]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.957 ns  ; unidadeControle:inst17|alucontrol[1]   ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.920 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.907 ns  ; Registrador:B|Saida[0]                 ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.893 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.798 ns  ; unidadeControle:inst17|muxalusrca[0]   ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.781 ns  ; unidadeControle:inst17|alucontrol[0]   ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.772 ns  ; unidadeControle:inst17|alucontrol[0]   ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.759 ns  ; unidadeControle:inst17|alucontrol[2]   ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.752 ns  ; Registrador:B|Saida[2]                 ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.739 ns  ; Instr_Reg:inst4|Instr15_0[3]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.733 ns  ; Instr_Reg:inst4|Instr15_0[2]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.721 ns  ; unidadeControle:inst17|alucontrol[1]   ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.712 ns  ; unidadeControle:inst17|alucontrol[1]   ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.704 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.690 ns  ; Instr_Reg:inst4|Instr15_0[1]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.660 ns  ; Registrador:B|Saida[0]                 ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.658 ns  ; unidadeControle:inst17|alucontrol[0]   ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.646 ns  ; Registrador:A|Saida[3]                 ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.645 ns  ; Registrador:A|Saida[0]                 ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.644 ns  ; Registrador:B|Saida[3]                 ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.642 ns  ; unidadeControle:inst17|alucontrol[0]   ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.598 ns  ; unidadeControle:inst17|alucontrol[1]   ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.582 ns  ; unidadeControle:inst17|alucontrol[1]   ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.562 ns  ; unidadeControle:inst17|muxalusrca[0]   ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.557 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.553 ns  ; unidadeControle:inst17|muxalusrca[0]   ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.530 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.523 ns  ; unidadeControle:inst17|alucontrol[2]   ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.518 ns  ; unidadeControle:inst17|alucontrol[0]   ; aluresult[26]     ; clk        ;
; N/A                                     ; None                                                ; 17.514 ns  ; unidadeControle:inst17|alucontrol[2]   ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.505 ns  ; Registrador:B|Saida[2]                 ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.505 ns  ; unidadeControle:inst17|alucontrol[0]   ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.486 ns  ; Instr_Reg:inst4|Instr15_0[2]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.468 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.459 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.458 ns  ; unidadeControle:inst17|alucontrol[1]   ; aluresult[26]     ; clk        ;
; N/A                                     ; None                                                ; 17.445 ns  ; unidadeControle:inst17|alucontrol[1]   ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.443 ns  ; Instr_Reg:inst4|Instr15_0[1]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.439 ns  ; unidadeControle:inst17|muxalusrca[0]   ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.423 ns  ; unidadeControle:inst17|muxalusrca[0]   ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.409 ns  ; Registrador:A|Saida[0]                 ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.400 ns  ; unidadeControle:inst17|alucontrol[2]   ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.400 ns  ; Registrador:A|Saida[0]                 ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.399 ns  ; Registrador:A|Saida[3]                 ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.397 ns  ; Registrador:B|Saida[3]                 ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.384 ns  ; unidadeControle:inst17|alucontrol[2]   ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.383 ns  ; unidadeControle:inst17|alucontrol[0]   ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.376 ns  ; Instr_Reg:inst4|Instr15_0[3]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.366 ns  ; Registrador:B|Saida[1]                 ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.345 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.329 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.323 ns  ; unidadeControle:inst17|alucontrol[1]   ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.321 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.317 ns  ; Registrador:PC|Saida[5]                ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.312 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.302 ns  ; unidadeControle:inst17|alucontrol[0]   ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 17.299 ns  ; unidadeControle:inst17|muxalusrca[0]   ; aluresult[26]     ; clk        ;
; N/A                                     ; None                                                ; 17.297 ns  ; Registrador:B|Saida[0]                 ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.294 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.286 ns  ; Registrador:A|Saida[0]                 ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.286 ns  ; unidadeControle:inst17|muxalusrca[0]   ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.285 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.270 ns  ; Registrador:A|Saida[0]                 ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.260 ns  ; unidadeControle:inst17|alucontrol[2]   ; aluresult[26]     ; clk        ;
; N/A                                     ; None                                                ; 17.250 ns  ; unidadeControle:inst17|alucontrol[0]   ; aluresult[24]     ; clk        ;
; N/A                                     ; None                                                ; 17.247 ns  ; unidadeControle:inst17|alucontrol[2]   ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.242 ns  ; unidadeControle:inst17|alucontrol[1]   ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 17.222 ns  ; unidadeControle:inst17|alucontrol[0]   ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.205 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; aluresult[26]     ; clk        ;
; N/A                                     ; None                                                ; 17.198 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.192 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.190 ns  ; unidadeControle:inst17|alucontrol[1]   ; aluresult[24]     ; clk        ;
; N/A                                     ; None                                                ; 17.182 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.180 ns  ; unidadeControle:inst17|alucontrol[0]   ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 17.171 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.164 ns  ; unidadeControle:inst17|muxalusrca[0]   ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.162 ns  ; unidadeControle:inst17|alucontrol[1]   ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.155 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.146 ns  ; Registrador:A|Saida[0]                 ; aluresult[26]     ; clk        ;
; N/A                                     ; None                                                ; 17.142 ns  ; Registrador:B|Saida[2]                 ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.140 ns  ; Instr_Reg:inst4|Instr15_0[3]           ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.133 ns  ; Registrador:A|Saida[0]                 ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.131 ns  ; Instr_Reg:inst4|Instr15_0[3]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.125 ns  ; unidadeControle:inst17|alucontrol[2]   ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.123 ns  ; Instr_Reg:inst4|Instr15_0[2]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.120 ns  ; unidadeControle:inst17|alucontrol[1]   ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 17.119 ns  ; Registrador:B|Saida[1]                 ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.112 ns  ; Registrador:PC|Saida[0]                ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.098 ns  ; Instr_Reg:inst4|Instr15_0[3]~DUPLICATE ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.083 ns  ; unidadeControle:inst17|muxalusrca[0]   ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 17.080 ns  ; Instr_Reg:inst4|Instr15_0[1]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.070 ns  ; Registrador:PC|Saida[5]                ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 17.070 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.061 ns  ; Registrador:B|Saida[0]                 ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 17.058 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; aluresult[26]     ; clk        ;
; N/A                                     ; None                                                ; 17.054 ns  ; Registrador:B|Saida[4]                 ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.052 ns  ; Registrador:B|Saida[0]                 ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.045 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.044 ns  ; unidadeControle:inst17|alucontrol[2]   ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 17.036 ns  ; Registrador:A|Saida[3]                 ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.034 ns  ; Registrador:B|Saida[3]                 ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 17.031 ns  ; unidadeControle:inst17|muxalusrca[0]   ; aluresult[24]     ; clk        ;
; N/A                                     ; None                                                ; 17.031 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; aluresult[26]     ; clk        ;
; N/A                                     ; None                                                ; 17.021 ns  ; Instr_Reg:inst4|Instr15_0[4]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 17.018 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.017 ns  ; Instr_Reg:inst4|Instr15_0[3]           ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 17.011 ns  ; Registrador:A|Saida[0]                 ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 17.004 ns  ; unidadeControle:inst17|alucontrol[0]   ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 17.003 ns  ; unidadeControle:inst17|muxalusrca[0]   ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.001 ns  ; Instr_Reg:inst4|Instr15_0[3]           ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.992 ns  ; unidadeControle:inst17|alucontrol[2]   ; aluresult[24]     ; clk        ;
; N/A                                     ; None                                                ; 16.989 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 16.964 ns  ; unidadeControle:inst17|alucontrol[2]   ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.961 ns  ; unidadeControle:inst17|muxalusrca[0]   ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 16.944 ns  ; unidadeControle:inst17|alucontrol[1]   ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 16.938 ns  ; Registrador:B|Saida[0]                 ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 16.937 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; aluresult[24]     ; clk        ;
; N/A                                     ; None                                                ; 16.930 ns  ; Registrador:PC|Saida[4]                ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 16.930 ns  ; Registrador:A|Saida[0]                 ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 16.923 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 16.922 ns  ; unidadeControle:inst17|alucontrol[2]   ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 16.922 ns  ; Registrador:B|Saida[0]                 ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.921 ns  ; Registrador:PC|Saida[3]                ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 16.921 ns  ; unidadeControle:inst17|alucontrol[0]   ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.912 ns  ; Registrador:B|Saida[10]                ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 16.909 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.906 ns  ; Registrador:B|Saida[2]                 ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.897 ns  ; Registrador:B|Saida[2]                 ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.896 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 16.887 ns  ; Instr_Reg:inst4|Instr15_0[2]           ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.878 ns  ; Registrador:A|Saida[0]                 ; aluresult[24]     ; clk        ;
; N/A                                     ; None                                                ; 16.878 ns  ; Instr_Reg:inst4|Instr15_0[2]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.877 ns  ; Instr_Reg:inst4|Instr15_0[3]           ; aluresult[26]     ; clk        ;
; N/A                                     ; None                                                ; 16.875 ns  ; Instr_Reg:inst4|Instr15_0[10]          ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 16.867 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 16.865 ns  ; Registrador:PC|Saida[0]                ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 16.864 ns  ; Instr_Reg:inst4|Instr15_0[3]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.861 ns  ; unidadeControle:inst17|alucontrol[1]   ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.851 ns  ; Instr_Reg:inst4|Instr15_0[3]~DUPLICATE ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 16.850 ns  ; Registrador:A|Saida[0]                 ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.844 ns  ; Instr_Reg:inst4|Instr15_0[1]           ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.842 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 16.835 ns  ; Instr_Reg:inst4|Instr15_0[1]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.815 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 16.808 ns  ; Registrador:A|Saida[0]                 ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 16.807 ns  ; Registrador:B|Saida[4]                 ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 16.804 ns  ; unidadeControle:inst17|alucontrol[0]   ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 16.800 ns  ; Registrador:A|Saida[3]                 ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.798 ns  ; Registrador:B|Saida[3]                 ; pcWriteSource[23] ; clk        ;
; N/A                                     ; None                                                ; 16.798 ns  ; Registrador:B|Saida[0]                 ; aluresult[26]     ; clk        ;
; N/A                                     ; None                                                ; 16.791 ns  ; Registrador:A|Saida[3]                 ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.790 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; aluresult[24]     ; clk        ;
; N/A                                     ; None                                                ; 16.789 ns  ; Registrador:B|Saida[3]                 ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.785 ns  ; unidadeControle:inst17|muxalusrca[0]   ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 16.785 ns  ; Registrador:B|Saida[0]                 ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.784 ns  ; Registrador:A|Saida[1]                 ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 16.783 ns  ; Registrador:B|Saida[2]                 ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 16.774 ns  ; Instr_Reg:inst4|Instr15_0[4]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 16.767 ns  ; Registrador:B|Saida[2]                 ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.764 ns  ; Instr_Reg:inst4|Instr15_0[2]           ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 16.763 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; aluresult[24]     ; clk        ;
; N/A                                     ; None                                                ; 16.762 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.756 ns  ; Registrador:B|Saida[1]                 ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 16.748 ns  ; Instr_Reg:inst4|Instr15_0[2]           ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.746 ns  ; unidadeControle:inst17|alucontrol[2]   ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 16.746 ns  ; Registrador:PC|Saida[1]                ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 16.744 ns  ; unidadeControle:inst17|alucontrol[1]   ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 16.742 ns  ; Instr_Reg:inst4|Instr15_0[3]           ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 16.735 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.721 ns  ; Instr_Reg:inst4|Instr15_0[1]           ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 16.720 ns  ; unidadeControle:inst17|muxalusrcb[0]   ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 16.707 ns  ; Registrador:PC|Saida[5]                ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 16.705 ns  ; Instr_Reg:inst4|Instr15_0[1]           ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.702 ns  ; unidadeControle:inst17|muxalusrca[0]   ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.693 ns  ; unidadeControle:inst17|muxalusrcb[1]   ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 16.691 ns  ; Instr_Reg:inst4|Instr15_0[0]           ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 16.683 ns  ; Registrador:PC|Saida[4]                ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 16.677 ns  ; Registrador:A|Saida[3]                 ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 16.675 ns  ; Registrador:B|Saida[3]                 ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 16.674 ns  ; Registrador:PC|Saida[3]                ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 16.665 ns  ; Registrador:B|Saida[10]                ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 16.663 ns  ; unidadeControle:inst17|alucontrol[2]   ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.663 ns  ; Registrador:B|Saida[0]                 ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 16.661 ns  ; Registrador:A|Saida[3]                 ; aluresult[27]     ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                        ;                   ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------------------------------+-------------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 6.747 ns        ; reset ; resetD2 ;
; N/A   ; None              ; 4.502 ns        ; clk   ; debug   ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                 ; To Clock ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; N/A           ; None        ; -2.154 ns ; reset ; unidadeControle:inst17|state.jal3                  ; clk      ;
; N/A           ; None        ; -2.272 ns ; reset ; unidadeControle:inst17|xchgctrl                    ; clk      ;
; N/A           ; None        ; -2.316 ns ; reset ; unidadeControle:inst17|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A           ; None        ; -2.316 ns ; reset ; unidadeControle:inst17|irwrite                     ; clk      ;
; N/A           ; None        ; -2.316 ns ; reset ; unidadeControle:inst17|aluoutwrite                 ; clk      ;
; N/A           ; None        ; -2.318 ns ; reset ; unidadeControle:inst17|state.decode2               ; clk      ;
; N/A           ; None        ; -2.433 ns ; reset ; unidadeControle:inst17|regwrite                    ; clk      ;
; N/A           ; None        ; -2.483 ns ; reset ; unidadeControle:inst17|state.decode                ; clk      ;
; N/A           ; None        ; -2.537 ns ; reset ; unidadeControle:inst17|muxmemtoreg[3]              ; clk      ;
; N/A           ; None        ; -2.548 ns ; reset ; unidadeControle:inst17|muxxxchgctrl                ; clk      ;
; N/A           ; None        ; -2.549 ns ; reset ; unidadeControle:inst17|muxmemtoreg[1]              ; clk      ;
; N/A           ; None        ; -2.549 ns ; reset ; unidadeControle:inst17|muxmemtoreg[2]              ; clk      ;
; N/A           ; None        ; -2.550 ns ; reset ; unidadeControle:inst17|pcwrite                     ; clk      ;
; N/A           ; None        ; -2.550 ns ; reset ; unidadeControle:inst17|pcwritecond                 ; clk      ;
; N/A           ; None        ; -2.550 ns ; reset ; unidadeControle:inst17|muxalusrcb[0]               ; clk      ;
; N/A           ; None        ; -2.550 ns ; reset ; unidadeControle:inst17|muxalusrca[0]               ; clk      ;
; N/A           ; None        ; -2.557 ns ; reset ; unidadeControle:inst17|shiftcontrol[2]             ; clk      ;
; N/A           ; None        ; -2.557 ns ; reset ; unidadeControle:inst17|shiftcontrol[1]             ; clk      ;
; N/A           ; None        ; -2.650 ns ; reset ; unidadeControle:inst17|muxmemtoreg[0]              ; clk      ;
; N/A           ; None        ; -2.724 ns ; reset ; unidadeControle:inst17|muxregdst[0]                ; clk      ;
; N/A           ; None        ; -2.727 ns ; reset ; unidadeControle:inst17|state.execute               ; clk      ;
; N/A           ; None        ; -2.727 ns ; reset ; unidadeControle:inst17|muxpcsource[0]              ; clk      ;
; N/A           ; None        ; -2.727 ns ; reset ; unidadeControle:inst17|muxpcsource[1]              ; clk      ;
; N/A           ; None        ; -2.727 ns ; reset ; unidadeControle:inst17|alucontrol[2]               ; clk      ;
; N/A           ; None        ; -2.727 ns ; reset ; unidadeControle:inst17|muxalusrcb[1]               ; clk      ;
; N/A           ; None        ; -2.749 ns ; reset ; unidadeControle:inst17|state.xchg3                 ; clk      ;
; N/A           ; None        ; -2.751 ns ; reset ; unidadeControle:inst17|alucontrol[0]               ; clk      ;
; N/A           ; None        ; -2.751 ns ; reset ; unidadeControle:inst17|alucontrol[1]               ; clk      ;
; N/A           ; None        ; -2.751 ns ; reset ; unidadeControle:inst17|state.closeWR               ; clk      ;
; N/A           ; None        ; -2.751 ns ; reset ; unidadeControle:inst17|shiftcontrol[0]             ; clk      ;
; N/A           ; None        ; -2.755 ns ; reset ; unidadeControle:inst17|state.fetch3                ; clk      ;
; N/A           ; None        ; -2.812 ns ; reset ; unidadeControle:inst17|muxregdst[1]                ; clk      ;
; N/A           ; None        ; -2.874 ns ; reset ; unidadeControle:inst17|muxshiftsrcb                ; clk      ;
; N/A           ; None        ; -2.893 ns ; reset ; unidadeControle:inst17|stateOut[2]                 ; clk      ;
; N/A           ; None        ; -2.893 ns ; reset ; unidadeControle:inst17|stateOut[3]                 ; clk      ;
; N/A           ; None        ; -2.948 ns ; reset ; unidadeControle:inst17|state.fetch2                ; clk      ;
; N/A           ; None        ; -2.948 ns ; reset ; unidadeControle:inst17|state.fetch1                ; clk      ;
; N/A           ; None        ; -2.952 ns ; reset ; unidadeControle:inst17|state.addi_addiu            ; clk      ;
; N/A           ; None        ; -2.952 ns ; reset ; unidadeControle:inst17|state.wait_Final            ; clk      ;
; N/A           ; None        ; -3.076 ns ; reset ; unidadeControle:inst17|stateOut[0]                 ; clk      ;
; N/A           ; None        ; -3.100 ns ; reset ; unidadeControle:inst17|stateOut[6]                 ; clk      ;
; N/A           ; None        ; -3.223 ns ; reset ; unidadeControle:inst17|stateOut[4]                 ; clk      ;
; N/A           ; None        ; -3.223 ns ; reset ; unidadeControle:inst17|stateOut[1]                 ; clk      ;
; N/A           ; None        ; -3.490 ns ; reset ; unidadeControle:inst17|state.break2                ; clk      ;
; N/A           ; None        ; -3.547 ns ; reset ; unidadeControle:inst17|state.xchg2                 ; clk      ;
; N/A           ; None        ; -3.550 ns ; reset ; unidadeControle:inst17|state.add_sub_and           ; clk      ;
; N/A           ; None        ; -3.551 ns ; reset ; unidadeControle:inst17|state.srl2                  ; clk      ;
; N/A           ; None        ; -3.554 ns ; reset ; unidadeControle:inst17|state.srav2                 ; clk      ;
; N/A           ; None        ; -3.555 ns ; reset ; unidadeControle:inst17|state.sra2                  ; clk      ;
; N/A           ; None        ; -3.555 ns ; reset ; unidadeControle:inst17|state.sll2                  ; clk      ;
; N/A           ; None        ; -3.587 ns ; reset ; unidadeControle:inst17|state.sllv2                 ; clk      ;
; N/A           ; None        ; -3.591 ns ; reset ; unidadeControle:inst17|state.bne2                  ; clk      ;
; N/A           ; None        ; -3.592 ns ; reset ; unidadeControle:inst17|state.beq2                  ; clk      ;
; N/A           ; None        ; -3.593 ns ; reset ; unidadeControle:inst17|state.ble2                  ; clk      ;
; N/A           ; None        ; -3.597 ns ; reset ; unidadeControle:inst17|state.jal2                  ; clk      ;
; N/A           ; None        ; -3.598 ns ; reset ; unidadeControle:inst17|state.bgt2                  ; clk      ;
; N/A           ; None        ; -3.808 ns ; reset ; unidadeControle:inst17|functOut[2]                 ; clk      ;
; N/A           ; None        ; -4.166 ns ; reset ; unidadeControle:inst17|functOut[0]                 ; clk      ;
; N/A           ; None        ; -4.171 ns ; reset ; unidadeControle:inst17|functOut[3]                 ; clk      ;
; N/A           ; None        ; -4.172 ns ; reset ; unidadeControle:inst17|functOut[1]                 ; clk      ;
; N/A           ; None        ; -4.263 ns ; reset ; unidadeControle:inst17|functOut[4]                 ; clk      ;
; N/A           ; None        ; -4.507 ns ; reset ; unidadeControle:inst17|functOut[5]                 ; clk      ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Oct 17 16:50:00 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 8 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[3]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
Info: Clock "clk" has Internal fmax of 67.33 MHz between source register "regDST:inst15|regDSTOut[1]" and destination register "Banco_reg:inst6|Reg6[17]" (period= 14.852 ns)
    Info: + Longest register to register delay is 3.158 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X28_Y30_N4; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[1]'
        Info: 2: + IC(0.819 ns) + CELL(0.272 ns) = 1.091 ns; Loc. = LCCOMB_X33_Y30_N2; Fanout = 32; COMB Node = 'Banco_reg:inst6|Mux64~16'
        Info: 3: + IC(1.321 ns) + CELL(0.746 ns) = 3.158 ns; Loc. = LCFF_X38_Y33_N31; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg6[17]'
        Info: Total cell delay = 1.018 ns ( 32.24 % )
        Info: Total interconnect delay = 2.140 ns ( 67.76 % )
    Info: - Smallest clock skew is -4.178 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.936 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1433; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.111 ns) + CELL(0.618 ns) = 2.936 ns; Loc. = LCFF_X38_Y33_N31; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg6[17]'
            Info: Total cell delay = 1.482 ns ( 50.48 % )
            Info: Total interconnect delay = 1.454 ns ( 49.52 % )
        Info: - Longest clock path from clock "clk" to source register is 7.114 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(1.473 ns) + CELL(0.712 ns) = 3.049 ns; Loc. = LCFF_X25_Y26_N3; Fanout = 40; REG Node = 'unidadeControle:inst17|muxxxchgctrl'
            Info: 3: + IC(0.783 ns) + CELL(0.225 ns) = 4.057 ns; Loc. = LCCOMB_X28_Y30_N20; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(1.634 ns) + CELL(0.000 ns) = 5.691 ns; Loc. = CLKCTRL_G0; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.370 ns) + CELL(0.053 ns) = 7.114 ns; Loc. = LCCOMB_X28_Y30_N4; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[1]'
            Info: Total cell delay = 1.854 ns ( 26.06 % )
            Info: Total interconnect delay = 5.260 ns ( 73.94 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Instr_Reg:inst4|Instr25_21[0]" and destination pin or register "regDST:inst15|regDSTOut[0]" for clock "clk" (Hold time is 3.207 ns)
    Info: + Largest clock skew is 4.174 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.116 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(1.473 ns) + CELL(0.712 ns) = 3.049 ns; Loc. = LCFF_X25_Y26_N3; Fanout = 40; REG Node = 'unidadeControle:inst17|muxxxchgctrl'
            Info: 3: + IC(0.783 ns) + CELL(0.225 ns) = 4.057 ns; Loc. = LCCOMB_X28_Y30_N20; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(1.634 ns) + CELL(0.000 ns) = 5.691 ns; Loc. = CLKCTRL_G0; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.372 ns) + CELL(0.053 ns) = 7.116 ns; Loc. = LCCOMB_X28_Y30_N26; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
            Info: Total cell delay = 1.854 ns ( 26.05 % )
            Info: Total interconnect delay = 5.262 ns ( 73.95 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.942 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1433; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.117 ns) + CELL(0.618 ns) = 2.942 ns; Loc. = LCFF_X28_Y30_N17; Fanout = 36; REG Node = 'Instr_Reg:inst4|Instr25_21[0]'
            Info: Total cell delay = 1.482 ns ( 50.37 % )
            Info: Total interconnect delay = 1.460 ns ( 49.63 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.873 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X28_Y30_N17; Fanout = 36; REG Node = 'Instr_Reg:inst4|Instr25_21[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.241 ns) = 0.241 ns; Loc. = LCCOMB_X28_Y30_N16; Fanout = 1; COMB Node = 'regDST:inst15|Mux0~0'
        Info: 3: + IC(0.266 ns) + CELL(0.366 ns) = 0.873 ns; Loc. = LCCOMB_X28_Y30_N26; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
        Info: Total cell delay = 0.607 ns ( 69.53 % )
        Info: Total interconnect delay = 0.266 ns ( 30.47 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "unidadeControle:inst17|functOut[5]" (data pin = "reset", clock pin = "clk") is 4.746 ns
    Info: + Longest pin to register delay is 7.591 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 47; PIN Node = 'reset'
        Info: 2: + IC(4.461 ns) + CELL(0.357 ns) = 5.682 ns; Loc. = LCCOMB_X24_Y26_N24; Fanout = 6; COMB Node = 'unidadeControle:inst17|functOut[5]~0'
        Info: 3: + IC(1.397 ns) + CELL(0.357 ns) = 7.436 ns; Loc. = LCCOMB_X21_Y34_N20; Fanout = 1; COMB Node = 'unidadeControle:inst17|functOut[5]~1'
        Info: 4: + IC(0.000 ns) + CELL(0.155 ns) = 7.591 ns; Loc. = LCFF_X21_Y34_N21; Fanout = 8; REG Node = 'unidadeControle:inst17|functOut[5]'
        Info: Total cell delay = 1.733 ns ( 22.83 % )
        Info: Total interconnect delay = 5.858 ns ( 77.17 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.935 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1433; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.110 ns) + CELL(0.618 ns) = 2.935 ns; Loc. = LCFF_X21_Y34_N21; Fanout = 8; REG Node = 'unidadeControle:inst17|functOut[5]'
        Info: Total cell delay = 1.482 ns ( 50.49 % )
        Info: Total interconnect delay = 1.453 ns ( 49.51 % )
Info: tco from clock "clk" to destination pin "pcWriteSource[28]" through register "unidadeControle:inst17|alucontrol[0]" is 18.627 ns
    Info: + Longest clock path from clock "clk" to source register is 2.955 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1433; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.130 ns) + CELL(0.618 ns) = 2.955 ns; Loc. = LCFF_X27_Y26_N21; Fanout = 77; REG Node = 'unidadeControle:inst17|alucontrol[0]'
        Info: Total cell delay = 1.482 ns ( 50.15 % )
        Info: Total interconnect delay = 1.473 ns ( 49.85 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 15.578 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X27_Y26_N21; Fanout = 77; REG Node = 'unidadeControle:inst17|alucontrol[0]'
        Info: 2: + IC(1.334 ns) + CELL(0.225 ns) = 1.559 ns; Loc. = LCCOMB_X40_Y27_N22; Fanout = 38; COMB Node = 'Ula32:inst3|Mux63~0'
        Info: 3: + IC(1.057 ns) + CELL(0.053 ns) = 2.669 ns; Loc. = LCCOMB_X27_Y27_N0; Fanout = 3; COMB Node = 'Ula32:inst3|Mux59~0'
        Info: 4: + IC(1.139 ns) + CELL(0.053 ns) = 3.861 ns; Loc. = LCCOMB_X40_Y27_N10; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[4]~5'
        Info: 5: + IC(0.592 ns) + CELL(0.154 ns) = 4.607 ns; Loc. = LCCOMB_X41_Y28_N4; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[5]~6'
        Info: 6: + IC(0.208 ns) + CELL(0.053 ns) = 4.868 ns; Loc. = LCCOMB_X41_Y28_N10; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 7: + IC(0.213 ns) + CELL(0.053 ns) = 5.134 ns; Loc. = LCCOMB_X41_Y28_N16; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[9]~35'
        Info: 8: + IC(0.216 ns) + CELL(0.053 ns) = 5.403 ns; Loc. = LCCOMB_X41_Y28_N30; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[11]~8'
        Info: 9: + IC(0.227 ns) + CELL(0.053 ns) = 5.683 ns; Loc. = LCCOMB_X41_Y28_N0; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[13]~9'
        Info: 10: + IC(0.229 ns) + CELL(0.053 ns) = 5.965 ns; Loc. = LCCOMB_X41_Y28_N20; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[15]~10'
        Info: 11: + IC(0.216 ns) + CELL(0.053 ns) = 6.234 ns; Loc. = LCCOMB_X41_Y28_N26; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[17]~11'
        Info: 12: + IC(0.228 ns) + CELL(0.053 ns) = 6.515 ns; Loc. = LCCOMB_X41_Y28_N14; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[19]~12'
        Info: 13: + IC(0.574 ns) + CELL(0.053 ns) = 7.142 ns; Loc. = LCCOMB_X40_Y30_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[21]~13'
        Info: 14: + IC(0.230 ns) + CELL(0.053 ns) = 7.425 ns; Loc. = LCCOMB_X40_Y30_N22; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[23]~14'
        Info: 15: + IC(0.259 ns) + CELL(0.346 ns) = 8.030 ns; Loc. = LCCOMB_X40_Y30_N26; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[25]~15'
        Info: 16: + IC(0.220 ns) + CELL(0.053 ns) = 8.303 ns; Loc. = LCCOMB_X40_Y30_N14; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[27]~16'
        Info: 17: + IC(0.502 ns) + CELL(0.272 ns) = 9.077 ns; Loc. = LCCOMB_X42_Y30_N8; Fanout = 3; COMB Node = 'Ula32:inst3|Mux3~0'
        Info: 18: + IC(0.275 ns) + CELL(0.366 ns) = 9.718 ns; Loc. = LCCOMB_X42_Y30_N24; Fanout = 2; COMB Node = 'pcSource:inst16|Mux3~0'
        Info: 19: + IC(3.878 ns) + CELL(1.982 ns) = 15.578 ns; Loc. = PIN_AK22; Fanout = 0; PIN Node = 'pcWriteSource[28]'
        Info: Total cell delay = 3.981 ns ( 25.56 % )
        Info: Total interconnect delay = 11.597 ns ( 74.44 % )
Info: Longest tpd from source pin "reset" to destination pin "resetD2" is 6.747 ns
    Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 47; PIN Node = 'reset'
    Info: 2: + IC(3.769 ns) + CELL(2.114 ns) = 6.747 ns; Loc. = PIN_T23; Fanout = 0; PIN Node = 'resetD2'
    Info: Total cell delay = 2.978 ns ( 44.14 % )
    Info: Total interconnect delay = 3.769 ns ( 55.86 % )
Info: th for register "unidadeControle:inst17|state.jal3" (data pin = "reset", clock pin = "clk") is -2.154 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.944 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1433; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.119 ns) + CELL(0.618 ns) = 2.944 ns; Loc. = LCFF_X21_Y26_N21; Fanout = 6; REG Node = 'unidadeControle:inst17|state.jal3'
        Info: Total cell delay = 1.482 ns ( 50.34 % )
        Info: Total interconnect delay = 1.462 ns ( 49.66 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.247 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 47; PIN Node = 'reset'
        Info: 2: + IC(4.175 ns) + CELL(0.053 ns) = 5.092 ns; Loc. = LCCOMB_X21_Y26_N20; Fanout = 1; COMB Node = 'unidadeControle:inst17|state~70'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 5.247 ns; Loc. = LCFF_X21_Y26_N21; Fanout = 6; REG Node = 'unidadeControle:inst17|state.jal3'
        Info: Total cell delay = 1.072 ns ( 20.43 % )
        Info: Total interconnect delay = 4.175 ns ( 79.57 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 41 warnings
    Info: Peak virtual memory: 4405 megabytes
    Info: Processing ended: Thu Oct 17 16:50:02 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


