
main.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000004  00800100  00000958  000009ec  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000958  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000011  00800104  00800104  000009f0  2**0
                  ALLOC
  3 .debug_aranges 00000020  00000000  00000000  000009f0  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_pubnames 000000f1  00000000  00000000  00000a10  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000322  00000000  00000000  00000b01  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000180  00000000  00000000  00000e23  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000372  00000000  00000000  00000fa3  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  000000a0  00000000  00000000  00001318  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000001c6  00000000  00000000  000013b8  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    000000ec  00000000  00000000  0000157e  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000048  00000000  00000000  0000166a  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 5e 01 	jmp	0x2bc	; 0x2bc <__vector_1>
   8:	0c 94 9b 01 	jmp	0x336	; 0x336 <__vector_2>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 d8 01 	jmp	0x3b0	; 0x3b0 <__vector_14>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e8 e5       	ldi	r30, 0x58	; 88
  7c:	f9 e0       	ldi	r31, 0x09	; 9
  7e:	02 c0       	rjmp	.+4      	; 0x84 <.do_copy_data_start>

00000080 <.do_copy_data_loop>:
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0

00000084 <.do_copy_data_start>:
  84:	a4 30       	cpi	r26, 0x04	; 4
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <.do_copy_data_loop>

0000008a <__do_clear_bss>:
  8a:	11 e0       	ldi	r17, 0x01	; 1
  8c:	a4 e0       	ldi	r26, 0x04	; 4
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a5 31       	cpi	r26, 0x15	; 21
  96:	b1 07       	cpc	r27, r17
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 1b 01 	call	0x236	; 0x236 <main>
  9e:	0c 94 aa 04 	jmp	0x954	; 0x954 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <encoder_Init>:
volatile uint32_t motorSpeed=0;
volatile int32_t lastEncVal=0;


void encoder_Init(void){
	EIMSK |= (1<<INT0)|(1<<INT1); // enabling external interrupt 0
  a6:	8d b3       	in	r24, 0x1d	; 29
  a8:	83 60       	ori	r24, 0x03	; 3
  aa:	8d bb       	out	0x1d, r24	; 29
	EICRA |= (1<<ISC10)|(1<<ISC00); //Interrupt set on logic change
  ac:	e9 e6       	ldi	r30, 0x69	; 105
  ae:	f0 e0       	ldi	r31, 0x00	; 0
  b0:	80 81       	ld	r24, Z
  b2:	85 60       	ori	r24, 0x05	; 5
  b4:	80 83       	st	Z, r24
	encoderValue = 0;
  b6:	10 92 11 01 	sts	0x0111, r1
  ba:	10 92 12 01 	sts	0x0112, r1
  be:	10 92 13 01 	sts	0x0113, r1
  c2:	10 92 14 01 	sts	0x0114, r1
	
}
  c6:	08 95       	ret

000000c8 <timer0_init>:


// initialize timer, interrupt and variable
void timer0_init(void)
{	
	TCCR0A |= (1<<WGM01);
  c8:	84 b5       	in	r24, 0x24	; 36
  ca:	82 60       	ori	r24, 0x02	; 2
  cc:	84 bd       	out	0x24, r24	; 36
	TCCR0B |= (1<<CS02)|(1<<CS00);
  ce:	85 b5       	in	r24, 0x25	; 37
  d0:	85 60       	ori	r24, 0x05	; 5
  d2:	85 bd       	out	0x25, r24	; 37
	OCR0A = 98;
  d4:	82 e6       	ldi	r24, 0x62	; 98
  d6:	87 bd       	out	0x27, r24	; 39
	
	TIMSK0 |= (1<<OCIE0A);
  d8:	ee e6       	ldi	r30, 0x6E	; 110
  da:	f0 e0       	ldi	r31, 0x00	; 0
  dc:	80 81       	ld	r24, Z
  de:	82 60       	ori	r24, 0x02	; 2
  e0:	80 83       	st	Z, r24
	sei();
  e2:	78 94       	sei
}
  e4:	08 95       	ret

000000e6 <timer1_init>:
  
// initialize timer, interrupt and variable
void timer1_init(void)
{
    // set up timer with prescaler = 8 and CTC mode
    TCCR1B |= (1 << WGM12)|(1 << CS11);
  e6:	e1 e8       	ldi	r30, 0x81	; 129
  e8:	f0 e0       	ldi	r31, 0x00	; 0
  ea:	80 81       	ld	r24, Z
  ec:	8a 60       	ori	r24, 0x0A	; 10
  ee:	80 83       	st	Z, r24
  
    // set up timer OC1A pin in toggle mode
    TCCR1A |= (1 << COM1A0); 
  f0:	e0 e8       	ldi	r30, 0x80	; 128
  f2:	f0 e0       	ldi	r31, 0x00	; 0
  f4:	80 81       	ld	r24, Z
  f6:	80 64       	ori	r24, 0x40	; 64
  f8:	80 83       	st	Z, r24
	
  
    // initialize counter
    TCNT1 = 0;
  fa:	10 92 85 00 	sts	0x0085, r1
  fe:	10 92 84 00 	sts	0x0084, r1
    // initialize compare value
    OCR1A = 0;
 102:	10 92 89 00 	sts	0x0089, r1
 106:	10 92 88 00 	sts	0x0088, r1
	
	DDRB |= (1<<PINB1);
 10a:	21 9a       	sbi	0x04, 1	; 4
}
 10c:	08 95       	ret

0000010e <set_speed>:

void set_speed(float RPM){
 10e:	ef 92       	push	r14
 110:	ff 92       	push	r15
 112:	0f 93       	push	r16
 114:	1f 93       	push	r17
 116:	7b 01       	movw	r14, r22
 118:	8c 01       	movw	r16, r24

rpm=RPM;
 11a:	0e 94 60 03 	call	0x6c0	; 0x6c0 <__fixsfsi>
 11e:	70 93 05 01 	sts	0x0105, r23
 122:	60 93 04 01 	sts	0x0104, r22

if(RPM<=0.1)
 126:	c8 01       	movw	r24, r16
 128:	b7 01       	movw	r22, r14
 12a:	2d ec       	ldi	r18, 0xCD	; 205
 12c:	3c ec       	ldi	r19, 0xCC	; 204
 12e:	4c ec       	ldi	r20, 0xCC	; 204
 130:	5d e3       	ldi	r21, 0x3D	; 61
 132:	0e 94 f4 02 	call	0x5e8	; 0x5e8 <__cmpsf2>
 136:	18 16       	cp	r1, r24
 138:	34 f0       	brlt	.+12     	; 0x146 <set_speed+0x38>
{
	TCCR1A &= ~(1 << COM1A0);
 13a:	80 91 80 00 	lds	r24, 0x0080
 13e:	8f 7b       	andi	r24, 0xBF	; 191
 140:	80 93 80 00 	sts	0x0080, r24
 144:	41 c0       	rjmp	.+130    	; 0x1c8 <set_speed+0xba>
}
else if( RPM >=maxSpeed )
 146:	60 91 00 01 	lds	r22, 0x0100
 14a:	70 91 01 01 	lds	r23, 0x0101
 14e:	80 91 02 01 	lds	r24, 0x0102
 152:	90 91 03 01 	lds	r25, 0x0103
 156:	0e 94 93 03 	call	0x726	; 0x726 <__floatsisf>
 15a:	9b 01       	movw	r18, r22
 15c:	ac 01       	movw	r20, r24
 15e:	c8 01       	movw	r24, r16
 160:	b7 01       	movw	r22, r14
 162:	0e 94 43 04 	call	0x886	; 0x886 <__gesf2>
 166:	88 23       	and	r24, r24
 168:	b4 f0       	brlt	.+44     	; 0x196 <set_speed+0x88>
{
	TCCR1A |= (1 << COM1A0);
 16a:	80 91 80 00 	lds	r24, 0x0080
 16e:	80 64       	ori	r24, 0x40	; 64
 170:	80 93 80 00 	sts	0x0080, r24
	OCR1A=(uint16_t)((1171.876/maxSpeed)-1);;
 174:	60 91 00 01 	lds	r22, 0x0100
 178:	70 91 01 01 	lds	r23, 0x0101
 17c:	80 91 02 01 	lds	r24, 0x0102
 180:	90 91 03 01 	lds	r25, 0x0103
 184:	0e 94 93 03 	call	0x726	; 0x726 <__floatsisf>
 188:	9b 01       	movw	r18, r22
 18a:	ac 01       	movw	r20, r24
 18c:	68 e0       	ldi	r22, 0x08	; 8
 18e:	7c e7       	ldi	r23, 0x7C	; 124
 190:	82 e9       	ldi	r24, 0x92	; 146
 192:	94 e4       	ldi	r25, 0x44	; 68
 194:	0b c0       	rjmp	.+22     	; 0x1ac <set_speed+0x9e>
}
else
{
	TCCR1A |= (1 << COM1A0);
 196:	80 91 80 00 	lds	r24, 0x0080
 19a:	80 64       	ori	r24, 0x40	; 64
 19c:	80 93 80 00 	sts	0x0080, r24
	OCR1A= (uint16_t)((1171.876/RPM)-1);
 1a0:	68 e0       	ldi	r22, 0x08	; 8
 1a2:	7c e7       	ldi	r23, 0x7C	; 124
 1a4:	82 e9       	ldi	r24, 0x92	; 146
 1a6:	94 e4       	ldi	r25, 0x44	; 68
 1a8:	a8 01       	movw	r20, r16
 1aa:	97 01       	movw	r18, r14
 1ac:	0e 94 f8 02 	call	0x5f0	; 0x5f0 <__divsf3>
 1b0:	20 e0       	ldi	r18, 0x00	; 0
 1b2:	30 e0       	ldi	r19, 0x00	; 0
 1b4:	40 e8       	ldi	r20, 0x80	; 128
 1b6:	5f e3       	ldi	r21, 0x3F	; 63
 1b8:	0e 94 8f 02 	call	0x51e	; 0x51e <__subsf3>
 1bc:	0e 94 65 03 	call	0x6ca	; 0x6ca <__fixunssfsi>
 1c0:	70 93 89 00 	sts	0x0089, r23
 1c4:	60 93 88 00 	sts	0x0088, r22
}


}
 1c8:	1f 91       	pop	r17
 1ca:	0f 91       	pop	r16
 1cc:	ff 90       	pop	r15
 1ce:	ef 90       	pop	r14
 1d0:	08 95       	ret

000001d2 <set_position>:

uint8_t set_position(int32_t curPos, int32_t rqPos){
 1d2:	ef 92       	push	r14
 1d4:	ff 92       	push	r15
 1d6:	0f 93       	push	r16
 1d8:	1f 93       	push	r17
 1da:	7b 01       	movw	r14, r22
 1dc:	8c 01       	movw	r16, r24
	
	int32_t error, currentSpeed;
	
	float kp=5.0f;
 	
 	error=curPos-rqPos;
 1de:	e2 1a       	sub	r14, r18
 1e0:	f3 0a       	sbc	r15, r19
 1e2:	04 0b       	sbc	r16, r20
 1e4:	15 0b       	sbc	r17, r21
	currentSpeed= error*kp;
 1e6:	c8 01       	movw	r24, r16
 1e8:	b7 01       	movw	r22, r14
 1ea:	0e 94 93 03 	call	0x726	; 0x726 <__floatsisf>
 1ee:	20 e0       	ldi	r18, 0x00	; 0
 1f0:	30 e0       	ldi	r19, 0x00	; 0
 1f2:	40 ea       	ldi	r20, 0xA0	; 160
 1f4:	50 e4       	ldi	r21, 0x40	; 64
 1f6:	0e 94 47 04 	call	0x88e	; 0x88e <__mulsf3>
 1fa:	0e 94 60 03 	call	0x6c0	; 0x6c0 <__fixsfsi>
	
	if(currentSpeed<0)
 1fe:	97 ff       	sbrs	r25, 7
 200:	09 c0       	rjmp	.+18     	; 0x214 <set_position+0x42>
	{
		PORTB &= ~(1<<PINB2);
 202:	2a 98       	cbi	0x05, 2	; 5
		currentSpeed=-1*currentSpeed;
 204:	90 95       	com	r25
 206:	80 95       	com	r24
 208:	70 95       	com	r23
 20a:	61 95       	neg	r22
 20c:	7f 4f       	sbci	r23, 0xFF	; 255
 20e:	8f 4f       	sbci	r24, 0xFF	; 255
 210:	9f 4f       	sbci	r25, 0xFF	; 255
 212:	01 c0       	rjmp	.+2      	; 0x216 <set_position+0x44>
	}
	else
		PORTB |= 1<<PINB2; //change direction
 214:	2a 9a       	sbi	0x05, 2	; 5
	
	set_speed(currentSpeed);
 216:	0e 94 93 03 	call	0x726	; 0x726 <__floatsisf>
 21a:	0e 94 87 00 	call	0x10e	; 0x10e <set_speed>
 21e:	80 e0       	ldi	r24, 0x00	; 0
 220:	e1 14       	cp	r14, r1
 222:	f1 04       	cpc	r15, r1
 224:	01 05       	cpc	r16, r1
 226:	11 05       	cpc	r17, r1
 228:	09 f4       	brne	.+2      	; 0x22c <set_position+0x5a>
 22a:	81 e0       	ldi	r24, 0x01	; 1
	
	if(error==0)
		return 1;
	else
		return 0;
}
 22c:	1f 91       	pop	r17
 22e:	0f 91       	pop	r16
 230:	ff 90       	pop	r15
 232:	ef 90       	pop	r14
 234:	08 95       	ret

00000236 <main>:

int main(void){
 236:	cf 93       	push	r28
 238:	df 93       	push	r29
volatile uint32_t motorSpeed=0;
volatile int32_t lastEncVal=0;


void encoder_Init(void){
	EIMSK |= (1<<INT0)|(1<<INT1); // enabling external interrupt 0
 23a:	8d b3       	in	r24, 0x1d	; 29
 23c:	83 60       	ori	r24, 0x03	; 3
 23e:	8d bb       	out	0x1d, r24	; 29
	EICRA |= (1<<ISC10)|(1<<ISC00); //Interrupt set on logic change
 240:	80 91 69 00 	lds	r24, 0x0069
 244:	85 60       	ori	r24, 0x05	; 5
 246:	80 93 69 00 	sts	0x0069, r24
	encoderValue = 0;
 24a:	10 92 11 01 	sts	0x0111, r1
 24e:	10 92 12 01 	sts	0x0112, r1
 252:	10 92 13 01 	sts	0x0113, r1
 256:	10 92 14 01 	sts	0x0114, r1
}

int main(void){

	encoder_Init();
	timer0_init();
 25a:	0e 94 64 00 	call	0xc8	; 0xc8 <timer0_init>
	timer1_init();
 25e:	0e 94 73 00 	call	0xe6	; 0xe6 <timer1_init>
	sei();
 262:	78 94       	sei
	DDRB |=1<<PINB2 | 1<<PINB0;
 264:	84 b1       	in	r24, 0x04	; 4
 266:	85 60       	ori	r24, 0x05	; 5
 268:	84 b9       	out	0x04, r24	; 4
    milliseconds can be achieved.
 */
void
_delay_loop_2(uint16_t __count)
{
	__asm__ volatile (
 26a:	c0 e2       	ldi	r28, 0x20	; 32
 26c:	de e4       	ldi	r29, 0x4E	; 78

	while(1){
		
			while(set_position(encoderValue,1440)==0);
 26e:	60 91 11 01 	lds	r22, 0x0111
 272:	70 91 12 01 	lds	r23, 0x0112
 276:	80 91 13 01 	lds	r24, 0x0113
 27a:	90 91 14 01 	lds	r25, 0x0114
 27e:	20 ea       	ldi	r18, 0xA0	; 160
 280:	35 e0       	ldi	r19, 0x05	; 5
 282:	40 e0       	ldi	r20, 0x00	; 0
 284:	50 e0       	ldi	r21, 0x00	; 0
 286:	0e 94 e9 00 	call	0x1d2	; 0x1d2 <set_position>
 28a:	88 23       	and	r24, r24
 28c:	81 f3       	breq	.-32     	; 0x26e <main+0x38>
 28e:	ce 01       	movw	r24, r28
 290:	01 97       	sbiw	r24, 0x01	; 1
 292:	f1 f7       	brne	.-4      	; 0x290 <main+0x5a>
		
		_delay_ms(10);
		
		while(set_position(encoderValue,0)==0);  
 294:	60 91 11 01 	lds	r22, 0x0111
 298:	70 91 12 01 	lds	r23, 0x0112
 29c:	80 91 13 01 	lds	r24, 0x0113
 2a0:	90 91 14 01 	lds	r25, 0x0114
 2a4:	20 e0       	ldi	r18, 0x00	; 0
 2a6:	30 e0       	ldi	r19, 0x00	; 0
 2a8:	40 e0       	ldi	r20, 0x00	; 0
 2aa:	50 e0       	ldi	r21, 0x00	; 0
 2ac:	0e 94 e9 00 	call	0x1d2	; 0x1d2 <set_position>
 2b0:	88 23       	and	r24, r24
 2b2:	81 f3       	breq	.-32     	; 0x294 <main+0x5e>
 2b4:	ce 01       	movw	r24, r28
 2b6:	01 97       	sbiw	r24, 0x01	; 1
 2b8:	f1 f7       	brne	.-4      	; 0x2b6 <main+0x80>
 2ba:	d9 cf       	rjmp	.-78     	; 0x26e <main+0x38>

000002bc <__vector_1>:
}

//interrupt service routine for quadrature encoding

ISR(INT0_vect)
{
 2bc:	1f 92       	push	r1
 2be:	0f 92       	push	r0
 2c0:	0f b6       	in	r0, 0x3f	; 63
 2c2:	0f 92       	push	r0
 2c4:	11 24       	eor	r1, r1
 2c6:	8f 93       	push	r24
 2c8:	9f 93       	push	r25
 2ca:	af 93       	push	r26
 2cc:	bf 93       	push	r27
	if (bit_is_set(PIND,3))
 2ce:	4b 9b       	sbis	0x09, 3	; 9
 2d0:	03 c0       	rjmp	.+6      	; 0x2d8 <__vector_1+0x1c>
    {
        if (bit_is_set(PIND,2))
 2d2:	4a 9b       	sbis	0x09, 2	; 9
 2d4:	03 c0       	rjmp	.+6      	; 0x2dc <__vector_1+0x20>
 2d6:	10 c0       	rjmp	.+32     	; 0x2f8 <__vector_1+0x3c>
            encoderValue--;
        }
    }
    else
    {
        if (bit_is_set(PIND,2) )
 2d8:	4a 9b       	sbis	0x09, 2	; 9
 2da:	0e c0       	rjmp	.+28     	; 0x2f8 <__vector_1+0x3c>
        {
            dir=0;
 2dc:	10 92 10 01 	sts	0x0110, r1
            encoderValue--;
 2e0:	80 91 11 01 	lds	r24, 0x0111
 2e4:	90 91 12 01 	lds	r25, 0x0112
 2e8:	a0 91 13 01 	lds	r26, 0x0113
 2ec:	b0 91 14 01 	lds	r27, 0x0114
 2f0:	01 97       	sbiw	r24, 0x01	; 1
 2f2:	a1 09       	sbc	r26, r1
 2f4:	b1 09       	sbc	r27, r1
 2f6:	0e c0       	rjmp	.+28     	; 0x314 <__vector_1+0x58>
        }
        else
        {
            dir=1;
 2f8:	81 e0       	ldi	r24, 0x01	; 1
 2fa:	80 93 10 01 	sts	0x0110, r24
            encoderValue++;
 2fe:	80 91 11 01 	lds	r24, 0x0111
 302:	90 91 12 01 	lds	r25, 0x0112
 306:	a0 91 13 01 	lds	r26, 0x0113
 30a:	b0 91 14 01 	lds	r27, 0x0114
 30e:	01 96       	adiw	r24, 0x01	; 1
 310:	a1 1d       	adc	r26, r1
 312:	b1 1d       	adc	r27, r1
 314:	80 93 11 01 	sts	0x0111, r24
 318:	90 93 12 01 	sts	0x0112, r25
 31c:	a0 93 13 01 	sts	0x0113, r26
 320:	b0 93 14 01 	sts	0x0114, r27
        }
    }
}	
 324:	bf 91       	pop	r27
 326:	af 91       	pop	r26
 328:	9f 91       	pop	r25
 32a:	8f 91       	pop	r24
 32c:	0f 90       	pop	r0
 32e:	0f be       	out	0x3f, r0	; 63
 330:	0f 90       	pop	r0
 332:	1f 90       	pop	r1
 334:	18 95       	reti

00000336 <__vector_2>:
	

ISR(INT1_vect){
 336:	1f 92       	push	r1
 338:	0f 92       	push	r0
 33a:	0f b6       	in	r0, 0x3f	; 63
 33c:	0f 92       	push	r0
 33e:	11 24       	eor	r1, r1
 340:	8f 93       	push	r24
 342:	9f 93       	push	r25
 344:	af 93       	push	r26
 346:	bf 93       	push	r27

	if (bit_is_set(PIND,3))
 348:	4b 9b       	sbis	0x09, 3	; 9
 34a:	03 c0       	rjmp	.+6      	; 0x352 <__vector_2+0x1c>
    {
        if (bit_is_set(PIND,2))
 34c:	4a 9b       	sbis	0x09, 2	; 9
 34e:	03 c0       	rjmp	.+6      	; 0x356 <__vector_2+0x20>
 350:	11 c0       	rjmp	.+34     	; 0x374 <__vector_2+0x3e>
            encoderValue++;
        }
    }
    else
    {
        if (bit_is_set(PIND,2))
 352:	4a 9b       	sbis	0x09, 2	; 9
 354:	0f c0       	rjmp	.+30     	; 0x374 <__vector_2+0x3e>
        {
            dir=1;
 356:	81 e0       	ldi	r24, 0x01	; 1
 358:	80 93 10 01 	sts	0x0110, r24
            encoderValue++;
 35c:	80 91 11 01 	lds	r24, 0x0111
 360:	90 91 12 01 	lds	r25, 0x0112
 364:	a0 91 13 01 	lds	r26, 0x0113
 368:	b0 91 14 01 	lds	r27, 0x0114
 36c:	01 96       	adiw	r24, 0x01	; 1
 36e:	a1 1d       	adc	r26, r1
 370:	b1 1d       	adc	r27, r1
 372:	0d c0       	rjmp	.+26     	; 0x38e <__vector_2+0x58>
        }
         else
        {
            dir=0;
 374:	10 92 10 01 	sts	0x0110, r1
            encoderValue--;
 378:	80 91 11 01 	lds	r24, 0x0111
 37c:	90 91 12 01 	lds	r25, 0x0112
 380:	a0 91 13 01 	lds	r26, 0x0113
 384:	b0 91 14 01 	lds	r27, 0x0114
 388:	01 97       	sbiw	r24, 0x01	; 1
 38a:	a1 09       	sbc	r26, r1
 38c:	b1 09       	sbc	r27, r1
 38e:	80 93 11 01 	sts	0x0111, r24
 392:	90 93 12 01 	sts	0x0112, r25
 396:	a0 93 13 01 	sts	0x0113, r26
 39a:	b0 93 14 01 	sts	0x0114, r27
        }
    }
	
}
 39e:	bf 91       	pop	r27
 3a0:	af 91       	pop	r26
 3a2:	9f 91       	pop	r25
 3a4:	8f 91       	pop	r24
 3a6:	0f 90       	pop	r0
 3a8:	0f be       	out	0x3f, r0	; 63
 3aa:	0f 90       	pop	r0
 3ac:	1f 90       	pop	r1
 3ae:	18 95       	reti

000003b0 <__vector_14>:

ISR(TIMER0_COMPA_vect)
{
 3b0:	1f 92       	push	r1
 3b2:	0f 92       	push	r0
 3b4:	0f b6       	in	r0, 0x3f	; 63
 3b6:	0f 92       	push	r0
 3b8:	11 24       	eor	r1, r1
 3ba:	2f 93       	push	r18
 3bc:	3f 93       	push	r19
 3be:	4f 93       	push	r20
 3c0:	5f 93       	push	r21
 3c2:	6f 93       	push	r22
 3c4:	7f 93       	push	r23
 3c6:	8f 93       	push	r24
 3c8:	9f 93       	push	r25
 3ca:	af 93       	push	r26
 3cc:	bf 93       	push	r27
 3ce:	ef 93       	push	r30
 3d0:	ff 93       	push	r31
	int32_t change;
	change = abs(encoderValue-lastEncVal);
 3d2:	20 91 11 01 	lds	r18, 0x0111
 3d6:	30 91 12 01 	lds	r19, 0x0112
 3da:	40 91 13 01 	lds	r20, 0x0113
 3de:	50 91 14 01 	lds	r21, 0x0114
 3e2:	80 91 0c 01 	lds	r24, 0x010C
 3e6:	90 91 0d 01 	lds	r25, 0x010D
 3ea:	a0 91 0e 01 	lds	r26, 0x010E
 3ee:	b0 91 0f 01 	lds	r27, 0x010F
	
	motorSpeed=(uint32_t)abs(change*0.417); 
 3f2:	28 1b       	sub	r18, r24
 3f4:	39 0b       	sbc	r19, r25
 3f6:	37 ff       	sbrs	r19, 7
 3f8:	03 c0       	rjmp	.+6      	; 0x400 <__vector_14+0x50>
 3fa:	30 95       	com	r19
 3fc:	21 95       	neg	r18
 3fe:	3f 4f       	sbci	r19, 0xFF	; 255
 400:	b9 01       	movw	r22, r18
 402:	88 27       	eor	r24, r24
 404:	77 fd       	sbrc	r23, 7
 406:	80 95       	com	r24
 408:	98 2f       	mov	r25, r24
 40a:	0e 94 93 03 	call	0x726	; 0x726 <__floatsisf>
 40e:	26 e0       	ldi	r18, 0x06	; 6
 410:	31 e8       	ldi	r19, 0x81	; 129
 412:	45 ed       	ldi	r20, 0xD5	; 213
 414:	5e e3       	ldi	r21, 0x3E	; 62
 416:	0e 94 47 04 	call	0x88e	; 0x88e <__mulsf3>
 41a:	0e 94 60 03 	call	0x6c0	; 0x6c0 <__fixsfsi>
 41e:	9b 01       	movw	r18, r22
 420:	77 ff       	sbrs	r23, 7
 422:	03 c0       	rjmp	.+6      	; 0x42a <__vector_14+0x7a>
 424:	30 95       	com	r19
 426:	21 95       	neg	r18
 428:	3f 4f       	sbci	r19, 0xFF	; 255
 42a:	c9 01       	movw	r24, r18
 42c:	aa 27       	eor	r26, r26
 42e:	97 fd       	sbrc	r25, 7
 430:	a0 95       	com	r26
 432:	ba 2f       	mov	r27, r26
 434:	80 93 08 01 	sts	0x0108, r24
 438:	90 93 09 01 	sts	0x0109, r25
 43c:	a0 93 0a 01 	sts	0x010A, r26
 440:	b0 93 0b 01 	sts	0x010B, r27
		
	if(motorSpeed<=maxSpeed-5)
 444:	20 91 08 01 	lds	r18, 0x0108
 448:	30 91 09 01 	lds	r19, 0x0109
 44c:	40 91 0a 01 	lds	r20, 0x010A
 450:	50 91 0b 01 	lds	r21, 0x010B
 454:	80 91 00 01 	lds	r24, 0x0100
 458:	90 91 01 01 	lds	r25, 0x0101
 45c:	a0 91 02 01 	lds	r26, 0x0102
 460:	b0 91 03 01 	lds	r27, 0x0103
 464:	05 97       	sbiw	r24, 0x05	; 5
 466:	a1 09       	sbc	r26, r1
 468:	b1 09       	sbc	r27, r1
 46a:	82 17       	cp	r24, r18
 46c:	93 07       	cpc	r25, r19
 46e:	a4 07       	cpc	r26, r20
 470:	b5 07       	cpc	r27, r21
 472:	50 f0       	brcs	.+20     	; 0x488 <__vector_14+0xd8>
		stallcl++;
 474:	80 91 06 01 	lds	r24, 0x0106
 478:	90 91 07 01 	lds	r25, 0x0107
 47c:	01 96       	adiw	r24, 0x01	; 1
 47e:	90 93 07 01 	sts	0x0107, r25
 482:	80 93 06 01 	sts	0x0106, r24
 486:	04 c0       	rjmp	.+8      	; 0x490 <__vector_14+0xe0>
	else
		stallcl=0;
 488:	10 92 07 01 	sts	0x0107, r1
 48c:	10 92 06 01 	sts	0x0106, r1
	
	if(stallcl>=2)
 490:	80 91 06 01 	lds	r24, 0x0106
 494:	90 91 07 01 	lds	r25, 0x0107
 498:	02 97       	sbiw	r24, 0x02	; 2
 49a:	64 f0       	brlt	.+24     	; 0x4b4 <__vector_14+0x104>
		maxSpeed--;
 49c:	80 91 00 01 	lds	r24, 0x0100
 4a0:	90 91 01 01 	lds	r25, 0x0101
 4a4:	a0 91 02 01 	lds	r26, 0x0102
 4a8:	b0 91 03 01 	lds	r27, 0x0103
 4ac:	01 97       	sbiw	r24, 0x01	; 1
 4ae:	a1 09       	sbc	r26, r1
 4b0:	b1 09       	sbc	r27, r1
 4b2:	04 c0       	rjmp	.+8      	; 0x4bc <__vector_14+0x10c>
	else
		maxSpeed=150;
 4b4:	86 e9       	ldi	r24, 0x96	; 150
 4b6:	90 e0       	ldi	r25, 0x00	; 0
 4b8:	a0 e0       	ldi	r26, 0x00	; 0
 4ba:	b0 e0       	ldi	r27, 0x00	; 0
 4bc:	80 93 00 01 	sts	0x0100, r24
 4c0:	90 93 01 01 	sts	0x0101, r25
 4c4:	a0 93 02 01 	sts	0x0102, r26
 4c8:	b0 93 03 01 	sts	0x0103, r27
	
	if(maxSpeed<=5)
 4cc:	80 91 00 01 	lds	r24, 0x0100
 4d0:	90 91 01 01 	lds	r25, 0x0101
 4d4:	a0 91 02 01 	lds	r26, 0x0102
 4d8:	b0 91 03 01 	lds	r27, 0x0103
 4dc:	06 97       	sbiw	r24, 0x06	; 6
 4de:	a1 05       	cpc	r26, r1
 4e0:	b1 05       	cpc	r27, r1
 4e2:	64 f4       	brge	.+24     	; 0x4fc <__vector_14+0x14c>
		maxSpeed=5;//also sound alaram
 4e4:	85 e0       	ldi	r24, 0x05	; 5
 4e6:	90 e0       	ldi	r25, 0x00	; 0
 4e8:	a0 e0       	ldi	r26, 0x00	; 0
 4ea:	b0 e0       	ldi	r27, 0x00	; 0
 4ec:	80 93 00 01 	sts	0x0100, r24
 4f0:	90 93 01 01 	sts	0x0101, r25
 4f4:	a0 93 02 01 	sts	0x0102, r26
 4f8:	b0 93 03 01 	sts	0x0103, r27
		
	

}
 4fc:	ff 91       	pop	r31
 4fe:	ef 91       	pop	r30
 500:	bf 91       	pop	r27
 502:	af 91       	pop	r26
 504:	9f 91       	pop	r25
 506:	8f 91       	pop	r24
 508:	7f 91       	pop	r23
 50a:	6f 91       	pop	r22
 50c:	5f 91       	pop	r21
 50e:	4f 91       	pop	r20
 510:	3f 91       	pop	r19
 512:	2f 91       	pop	r18
 514:	0f 90       	pop	r0
 516:	0f be       	out	0x3f, r0	; 63
 518:	0f 90       	pop	r0
 51a:	1f 90       	pop	r1
 51c:	18 95       	reti

0000051e <__subsf3>:
 51e:	50 58       	subi	r21, 0x80	; 128

00000520 <__addsf3>:
 520:	bb 27       	eor	r27, r27
 522:	aa 27       	eor	r26, r26
 524:	0e d0       	rcall	.+28     	; 0x542 <__addsf3x>
 526:	75 c1       	rjmp	.+746    	; 0x812 <__fp_round>
 528:	66 d1       	rcall	.+716    	; 0x7f6 <__fp_pscA>
 52a:	30 f0       	brcs	.+12     	; 0x538 <__addsf3+0x18>
 52c:	6b d1       	rcall	.+726    	; 0x804 <__fp_pscB>
 52e:	20 f0       	brcs	.+8      	; 0x538 <__addsf3+0x18>
 530:	31 f4       	brne	.+12     	; 0x53e <__addsf3+0x1e>
 532:	9f 3f       	cpi	r25, 0xFF	; 255
 534:	11 f4       	brne	.+4      	; 0x53a <__addsf3+0x1a>
 536:	1e f4       	brtc	.+6      	; 0x53e <__addsf3+0x1e>
 538:	5b c1       	rjmp	.+694    	; 0x7f0 <__fp_nan>
 53a:	0e f4       	brtc	.+2      	; 0x53e <__addsf3+0x1e>
 53c:	e0 95       	com	r30
 53e:	e7 fb       	bst	r30, 7
 540:	51 c1       	rjmp	.+674    	; 0x7e4 <__fp_inf>

00000542 <__addsf3x>:
 542:	e9 2f       	mov	r30, r25
 544:	77 d1       	rcall	.+750    	; 0x834 <__fp_split3>
 546:	80 f3       	brcs	.-32     	; 0x528 <__addsf3+0x8>
 548:	ba 17       	cp	r27, r26
 54a:	62 07       	cpc	r22, r18
 54c:	73 07       	cpc	r23, r19
 54e:	84 07       	cpc	r24, r20
 550:	95 07       	cpc	r25, r21
 552:	18 f0       	brcs	.+6      	; 0x55a <__addsf3x+0x18>
 554:	71 f4       	brne	.+28     	; 0x572 <__addsf3x+0x30>
 556:	9e f5       	brtc	.+102    	; 0x5be <__addsf3x+0x7c>
 558:	8f c1       	rjmp	.+798    	; 0x878 <__fp_zero>
 55a:	0e f4       	brtc	.+2      	; 0x55e <__addsf3x+0x1c>
 55c:	e0 95       	com	r30
 55e:	0b 2e       	mov	r0, r27
 560:	ba 2f       	mov	r27, r26
 562:	a0 2d       	mov	r26, r0
 564:	0b 01       	movw	r0, r22
 566:	b9 01       	movw	r22, r18
 568:	90 01       	movw	r18, r0
 56a:	0c 01       	movw	r0, r24
 56c:	ca 01       	movw	r24, r20
 56e:	a0 01       	movw	r20, r0
 570:	11 24       	eor	r1, r1
 572:	ff 27       	eor	r31, r31
 574:	59 1b       	sub	r21, r25
 576:	99 f0       	breq	.+38     	; 0x59e <__addsf3x+0x5c>
 578:	59 3f       	cpi	r21, 0xF9	; 249
 57a:	50 f4       	brcc	.+20     	; 0x590 <__addsf3x+0x4e>
 57c:	50 3e       	cpi	r21, 0xE0	; 224
 57e:	68 f1       	brcs	.+90     	; 0x5da <__addsf3x+0x98>
 580:	1a 16       	cp	r1, r26
 582:	f0 40       	sbci	r31, 0x00	; 0
 584:	a2 2f       	mov	r26, r18
 586:	23 2f       	mov	r18, r19
 588:	34 2f       	mov	r19, r20
 58a:	44 27       	eor	r20, r20
 58c:	58 5f       	subi	r21, 0xF8	; 248
 58e:	f3 cf       	rjmp	.-26     	; 0x576 <__addsf3x+0x34>
 590:	46 95       	lsr	r20
 592:	37 95       	ror	r19
 594:	27 95       	ror	r18
 596:	a7 95       	ror	r26
 598:	f0 40       	sbci	r31, 0x00	; 0
 59a:	53 95       	inc	r21
 59c:	c9 f7       	brne	.-14     	; 0x590 <__addsf3x+0x4e>
 59e:	7e f4       	brtc	.+30     	; 0x5be <__addsf3x+0x7c>
 5a0:	1f 16       	cp	r1, r31
 5a2:	ba 0b       	sbc	r27, r26
 5a4:	62 0b       	sbc	r22, r18
 5a6:	73 0b       	sbc	r23, r19
 5a8:	84 0b       	sbc	r24, r20
 5aa:	ba f0       	brmi	.+46     	; 0x5da <__addsf3x+0x98>
 5ac:	91 50       	subi	r25, 0x01	; 1
 5ae:	a1 f0       	breq	.+40     	; 0x5d8 <__addsf3x+0x96>
 5b0:	ff 0f       	add	r31, r31
 5b2:	bb 1f       	adc	r27, r27
 5b4:	66 1f       	adc	r22, r22
 5b6:	77 1f       	adc	r23, r23
 5b8:	88 1f       	adc	r24, r24
 5ba:	c2 f7       	brpl	.-16     	; 0x5ac <__addsf3x+0x6a>
 5bc:	0e c0       	rjmp	.+28     	; 0x5da <__addsf3x+0x98>
 5be:	ba 0f       	add	r27, r26
 5c0:	62 1f       	adc	r22, r18
 5c2:	73 1f       	adc	r23, r19
 5c4:	84 1f       	adc	r24, r20
 5c6:	48 f4       	brcc	.+18     	; 0x5da <__addsf3x+0x98>
 5c8:	87 95       	ror	r24
 5ca:	77 95       	ror	r23
 5cc:	67 95       	ror	r22
 5ce:	b7 95       	ror	r27
 5d0:	f7 95       	ror	r31
 5d2:	9e 3f       	cpi	r25, 0xFE	; 254
 5d4:	08 f0       	brcs	.+2      	; 0x5d8 <__addsf3x+0x96>
 5d6:	b3 cf       	rjmp	.-154    	; 0x53e <__addsf3+0x1e>
 5d8:	93 95       	inc	r25
 5da:	88 0f       	add	r24, r24
 5dc:	08 f0       	brcs	.+2      	; 0x5e0 <__addsf3x+0x9e>
 5de:	99 27       	eor	r25, r25
 5e0:	ee 0f       	add	r30, r30
 5e2:	97 95       	ror	r25
 5e4:	87 95       	ror	r24
 5e6:	08 95       	ret

000005e8 <__cmpsf2>:
 5e8:	d9 d0       	rcall	.+434    	; 0x79c <__fp_cmp>
 5ea:	08 f4       	brcc	.+2      	; 0x5ee <__cmpsf2+0x6>
 5ec:	81 e0       	ldi	r24, 0x01	; 1
 5ee:	08 95       	ret

000005f0 <__divsf3>:
 5f0:	0c d0       	rcall	.+24     	; 0x60a <__divsf3x>
 5f2:	0f c1       	rjmp	.+542    	; 0x812 <__fp_round>
 5f4:	07 d1       	rcall	.+526    	; 0x804 <__fp_pscB>
 5f6:	40 f0       	brcs	.+16     	; 0x608 <__divsf3+0x18>
 5f8:	fe d0       	rcall	.+508    	; 0x7f6 <__fp_pscA>
 5fa:	30 f0       	brcs	.+12     	; 0x608 <__divsf3+0x18>
 5fc:	21 f4       	brne	.+8      	; 0x606 <__divsf3+0x16>
 5fe:	5f 3f       	cpi	r21, 0xFF	; 255
 600:	19 f0       	breq	.+6      	; 0x608 <__divsf3+0x18>
 602:	f0 c0       	rjmp	.+480    	; 0x7e4 <__fp_inf>
 604:	51 11       	cpse	r21, r1
 606:	39 c1       	rjmp	.+626    	; 0x87a <__fp_szero>
 608:	f3 c0       	rjmp	.+486    	; 0x7f0 <__fp_nan>

0000060a <__divsf3x>:
 60a:	14 d1       	rcall	.+552    	; 0x834 <__fp_split3>
 60c:	98 f3       	brcs	.-26     	; 0x5f4 <__divsf3+0x4>

0000060e <__divsf3_pse>:
 60e:	99 23       	and	r25, r25
 610:	c9 f3       	breq	.-14     	; 0x604 <__divsf3+0x14>
 612:	55 23       	and	r21, r21
 614:	b1 f3       	breq	.-20     	; 0x602 <__divsf3+0x12>
 616:	95 1b       	sub	r25, r21
 618:	55 0b       	sbc	r21, r21
 61a:	bb 27       	eor	r27, r27
 61c:	aa 27       	eor	r26, r26
 61e:	62 17       	cp	r22, r18
 620:	73 07       	cpc	r23, r19
 622:	84 07       	cpc	r24, r20
 624:	38 f0       	brcs	.+14     	; 0x634 <__divsf3_pse+0x26>
 626:	9f 5f       	subi	r25, 0xFF	; 255
 628:	5f 4f       	sbci	r21, 0xFF	; 255
 62a:	22 0f       	add	r18, r18
 62c:	33 1f       	adc	r19, r19
 62e:	44 1f       	adc	r20, r20
 630:	aa 1f       	adc	r26, r26
 632:	a9 f3       	breq	.-22     	; 0x61e <__divsf3_pse+0x10>
 634:	33 d0       	rcall	.+102    	; 0x69c <__divsf3_pse+0x8e>
 636:	0e 2e       	mov	r0, r30
 638:	3a f0       	brmi	.+14     	; 0x648 <__divsf3_pse+0x3a>
 63a:	e0 e8       	ldi	r30, 0x80	; 128
 63c:	30 d0       	rcall	.+96     	; 0x69e <__divsf3_pse+0x90>
 63e:	91 50       	subi	r25, 0x01	; 1
 640:	50 40       	sbci	r21, 0x00	; 0
 642:	e6 95       	lsr	r30
 644:	00 1c       	adc	r0, r0
 646:	ca f7       	brpl	.-14     	; 0x63a <__divsf3_pse+0x2c>
 648:	29 d0       	rcall	.+82     	; 0x69c <__divsf3_pse+0x8e>
 64a:	fe 2f       	mov	r31, r30
 64c:	27 d0       	rcall	.+78     	; 0x69c <__divsf3_pse+0x8e>
 64e:	66 0f       	add	r22, r22
 650:	77 1f       	adc	r23, r23
 652:	88 1f       	adc	r24, r24
 654:	bb 1f       	adc	r27, r27
 656:	26 17       	cp	r18, r22
 658:	37 07       	cpc	r19, r23
 65a:	48 07       	cpc	r20, r24
 65c:	ab 07       	cpc	r26, r27
 65e:	b0 e8       	ldi	r27, 0x80	; 128
 660:	09 f0       	breq	.+2      	; 0x664 <__divsf3_pse+0x56>
 662:	bb 0b       	sbc	r27, r27
 664:	80 2d       	mov	r24, r0
 666:	bf 01       	movw	r22, r30
 668:	ff 27       	eor	r31, r31
 66a:	93 58       	subi	r25, 0x83	; 131
 66c:	5f 4f       	sbci	r21, 0xFF	; 255
 66e:	2a f0       	brmi	.+10     	; 0x67a <__divsf3_pse+0x6c>
 670:	9e 3f       	cpi	r25, 0xFE	; 254
 672:	51 05       	cpc	r21, r1
 674:	68 f0       	brcs	.+26     	; 0x690 <__divsf3_pse+0x82>
 676:	b6 c0       	rjmp	.+364    	; 0x7e4 <__fp_inf>
 678:	00 c1       	rjmp	.+512    	; 0x87a <__fp_szero>
 67a:	5f 3f       	cpi	r21, 0xFF	; 255
 67c:	ec f3       	brlt	.-6      	; 0x678 <__divsf3_pse+0x6a>
 67e:	98 3e       	cpi	r25, 0xE8	; 232
 680:	dc f3       	brlt	.-10     	; 0x678 <__divsf3_pse+0x6a>
 682:	86 95       	lsr	r24
 684:	77 95       	ror	r23
 686:	67 95       	ror	r22
 688:	b7 95       	ror	r27
 68a:	f7 95       	ror	r31
 68c:	9f 5f       	subi	r25, 0xFF	; 255
 68e:	c9 f7       	brne	.-14     	; 0x682 <__divsf3_pse+0x74>
 690:	88 0f       	add	r24, r24
 692:	91 1d       	adc	r25, r1
 694:	96 95       	lsr	r25
 696:	87 95       	ror	r24
 698:	97 f9       	bld	r25, 7
 69a:	08 95       	ret
 69c:	e1 e0       	ldi	r30, 0x01	; 1
 69e:	66 0f       	add	r22, r22
 6a0:	77 1f       	adc	r23, r23
 6a2:	88 1f       	adc	r24, r24
 6a4:	bb 1f       	adc	r27, r27
 6a6:	62 17       	cp	r22, r18
 6a8:	73 07       	cpc	r23, r19
 6aa:	84 07       	cpc	r24, r20
 6ac:	ba 07       	cpc	r27, r26
 6ae:	20 f0       	brcs	.+8      	; 0x6b8 <__divsf3_pse+0xaa>
 6b0:	62 1b       	sub	r22, r18
 6b2:	73 0b       	sbc	r23, r19
 6b4:	84 0b       	sbc	r24, r20
 6b6:	ba 0b       	sbc	r27, r26
 6b8:	ee 1f       	adc	r30, r30
 6ba:	88 f7       	brcc	.-30     	; 0x69e <__divsf3_pse+0x90>
 6bc:	e0 95       	com	r30
 6be:	08 95       	ret

000006c0 <__fixsfsi>:
 6c0:	04 d0       	rcall	.+8      	; 0x6ca <__fixunssfsi>
 6c2:	68 94       	set
 6c4:	b1 11       	cpse	r27, r1
 6c6:	d9 c0       	rjmp	.+434    	; 0x87a <__fp_szero>
 6c8:	08 95       	ret

000006ca <__fixunssfsi>:
 6ca:	bc d0       	rcall	.+376    	; 0x844 <__fp_splitA>
 6cc:	88 f0       	brcs	.+34     	; 0x6f0 <__fixunssfsi+0x26>
 6ce:	9f 57       	subi	r25, 0x7F	; 127
 6d0:	90 f0       	brcs	.+36     	; 0x6f6 <__fixunssfsi+0x2c>
 6d2:	b9 2f       	mov	r27, r25
 6d4:	99 27       	eor	r25, r25
 6d6:	b7 51       	subi	r27, 0x17	; 23
 6d8:	a0 f0       	brcs	.+40     	; 0x702 <__fixunssfsi+0x38>
 6da:	d1 f0       	breq	.+52     	; 0x710 <__fixunssfsi+0x46>
 6dc:	66 0f       	add	r22, r22
 6de:	77 1f       	adc	r23, r23
 6e0:	88 1f       	adc	r24, r24
 6e2:	99 1f       	adc	r25, r25
 6e4:	1a f0       	brmi	.+6      	; 0x6ec <__fixunssfsi+0x22>
 6e6:	ba 95       	dec	r27
 6e8:	c9 f7       	brne	.-14     	; 0x6dc <__fixunssfsi+0x12>
 6ea:	12 c0       	rjmp	.+36     	; 0x710 <__fixunssfsi+0x46>
 6ec:	b1 30       	cpi	r27, 0x01	; 1
 6ee:	81 f0       	breq	.+32     	; 0x710 <__fixunssfsi+0x46>
 6f0:	c3 d0       	rcall	.+390    	; 0x878 <__fp_zero>
 6f2:	b1 e0       	ldi	r27, 0x01	; 1
 6f4:	08 95       	ret
 6f6:	c0 c0       	rjmp	.+384    	; 0x878 <__fp_zero>
 6f8:	67 2f       	mov	r22, r23
 6fa:	78 2f       	mov	r23, r24
 6fc:	88 27       	eor	r24, r24
 6fe:	b8 5f       	subi	r27, 0xF8	; 248
 700:	39 f0       	breq	.+14     	; 0x710 <__fixunssfsi+0x46>
 702:	b9 3f       	cpi	r27, 0xF9	; 249
 704:	cc f3       	brlt	.-14     	; 0x6f8 <__fixunssfsi+0x2e>
 706:	86 95       	lsr	r24
 708:	77 95       	ror	r23
 70a:	67 95       	ror	r22
 70c:	b3 95       	inc	r27
 70e:	d9 f7       	brne	.-10     	; 0x706 <__fixunssfsi+0x3c>
 710:	3e f4       	brtc	.+14     	; 0x720 <__fixunssfsi+0x56>
 712:	90 95       	com	r25
 714:	80 95       	com	r24
 716:	70 95       	com	r23
 718:	61 95       	neg	r22
 71a:	7f 4f       	sbci	r23, 0xFF	; 255
 71c:	8f 4f       	sbci	r24, 0xFF	; 255
 71e:	9f 4f       	sbci	r25, 0xFF	; 255
 720:	08 95       	ret

00000722 <__floatunsisf>:
 722:	e8 94       	clt
 724:	09 c0       	rjmp	.+18     	; 0x738 <__floatsisf+0x12>

00000726 <__floatsisf>:
 726:	97 fb       	bst	r25, 7
 728:	3e f4       	brtc	.+14     	; 0x738 <__floatsisf+0x12>
 72a:	90 95       	com	r25
 72c:	80 95       	com	r24
 72e:	70 95       	com	r23
 730:	61 95       	neg	r22
 732:	7f 4f       	sbci	r23, 0xFF	; 255
 734:	8f 4f       	sbci	r24, 0xFF	; 255
 736:	9f 4f       	sbci	r25, 0xFF	; 255
 738:	99 23       	and	r25, r25
 73a:	a9 f0       	breq	.+42     	; 0x766 <__floatsisf+0x40>
 73c:	f9 2f       	mov	r31, r25
 73e:	96 e9       	ldi	r25, 0x96	; 150
 740:	bb 27       	eor	r27, r27
 742:	93 95       	inc	r25
 744:	f6 95       	lsr	r31
 746:	87 95       	ror	r24
 748:	77 95       	ror	r23
 74a:	67 95       	ror	r22
 74c:	b7 95       	ror	r27
 74e:	f1 11       	cpse	r31, r1
 750:	f8 cf       	rjmp	.-16     	; 0x742 <__floatsisf+0x1c>
 752:	fa f4       	brpl	.+62     	; 0x792 <__floatsisf+0x6c>
 754:	bb 0f       	add	r27, r27
 756:	11 f4       	brne	.+4      	; 0x75c <__floatsisf+0x36>
 758:	60 ff       	sbrs	r22, 0
 75a:	1b c0       	rjmp	.+54     	; 0x792 <__floatsisf+0x6c>
 75c:	6f 5f       	subi	r22, 0xFF	; 255
 75e:	7f 4f       	sbci	r23, 0xFF	; 255
 760:	8f 4f       	sbci	r24, 0xFF	; 255
 762:	9f 4f       	sbci	r25, 0xFF	; 255
 764:	16 c0       	rjmp	.+44     	; 0x792 <__floatsisf+0x6c>
 766:	88 23       	and	r24, r24
 768:	11 f0       	breq	.+4      	; 0x76e <__floatsisf+0x48>
 76a:	96 e9       	ldi	r25, 0x96	; 150
 76c:	11 c0       	rjmp	.+34     	; 0x790 <__floatsisf+0x6a>
 76e:	77 23       	and	r23, r23
 770:	21 f0       	breq	.+8      	; 0x77a <__floatsisf+0x54>
 772:	9e e8       	ldi	r25, 0x8E	; 142
 774:	87 2f       	mov	r24, r23
 776:	76 2f       	mov	r23, r22
 778:	05 c0       	rjmp	.+10     	; 0x784 <__floatsisf+0x5e>
 77a:	66 23       	and	r22, r22
 77c:	71 f0       	breq	.+28     	; 0x79a <__floatsisf+0x74>
 77e:	96 e8       	ldi	r25, 0x86	; 134
 780:	86 2f       	mov	r24, r22
 782:	70 e0       	ldi	r23, 0x00	; 0
 784:	60 e0       	ldi	r22, 0x00	; 0
 786:	2a f0       	brmi	.+10     	; 0x792 <__floatsisf+0x6c>
 788:	9a 95       	dec	r25
 78a:	66 0f       	add	r22, r22
 78c:	77 1f       	adc	r23, r23
 78e:	88 1f       	adc	r24, r24
 790:	da f7       	brpl	.-10     	; 0x788 <__floatsisf+0x62>
 792:	88 0f       	add	r24, r24
 794:	96 95       	lsr	r25
 796:	87 95       	ror	r24
 798:	97 f9       	bld	r25, 7
 79a:	08 95       	ret

0000079c <__fp_cmp>:
 79c:	99 0f       	add	r25, r25
 79e:	00 08       	sbc	r0, r0
 7a0:	55 0f       	add	r21, r21
 7a2:	aa 0b       	sbc	r26, r26
 7a4:	e0 e8       	ldi	r30, 0x80	; 128
 7a6:	fe ef       	ldi	r31, 0xFE	; 254
 7a8:	16 16       	cp	r1, r22
 7aa:	17 06       	cpc	r1, r23
 7ac:	e8 07       	cpc	r30, r24
 7ae:	f9 07       	cpc	r31, r25
 7b0:	c0 f0       	brcs	.+48     	; 0x7e2 <__fp_cmp+0x46>
 7b2:	12 16       	cp	r1, r18
 7b4:	13 06       	cpc	r1, r19
 7b6:	e4 07       	cpc	r30, r20
 7b8:	f5 07       	cpc	r31, r21
 7ba:	98 f0       	brcs	.+38     	; 0x7e2 <__fp_cmp+0x46>
 7bc:	62 1b       	sub	r22, r18
 7be:	73 0b       	sbc	r23, r19
 7c0:	84 0b       	sbc	r24, r20
 7c2:	95 0b       	sbc	r25, r21
 7c4:	39 f4       	brne	.+14     	; 0x7d4 <__fp_cmp+0x38>
 7c6:	0a 26       	eor	r0, r26
 7c8:	61 f0       	breq	.+24     	; 0x7e2 <__fp_cmp+0x46>
 7ca:	23 2b       	or	r18, r19
 7cc:	24 2b       	or	r18, r20
 7ce:	25 2b       	or	r18, r21
 7d0:	21 f4       	brne	.+8      	; 0x7da <__fp_cmp+0x3e>
 7d2:	08 95       	ret
 7d4:	0a 26       	eor	r0, r26
 7d6:	09 f4       	brne	.+2      	; 0x7da <__fp_cmp+0x3e>
 7d8:	a1 40       	sbci	r26, 0x01	; 1
 7da:	a6 95       	lsr	r26
 7dc:	8f ef       	ldi	r24, 0xFF	; 255
 7de:	81 1d       	adc	r24, r1
 7e0:	81 1d       	adc	r24, r1
 7e2:	08 95       	ret

000007e4 <__fp_inf>:
 7e4:	97 f9       	bld	r25, 7
 7e6:	9f 67       	ori	r25, 0x7F	; 127
 7e8:	80 e8       	ldi	r24, 0x80	; 128
 7ea:	70 e0       	ldi	r23, 0x00	; 0
 7ec:	60 e0       	ldi	r22, 0x00	; 0
 7ee:	08 95       	ret

000007f0 <__fp_nan>:
 7f0:	9f ef       	ldi	r25, 0xFF	; 255
 7f2:	80 ec       	ldi	r24, 0xC0	; 192
 7f4:	08 95       	ret

000007f6 <__fp_pscA>:
 7f6:	00 24       	eor	r0, r0
 7f8:	0a 94       	dec	r0
 7fa:	16 16       	cp	r1, r22
 7fc:	17 06       	cpc	r1, r23
 7fe:	18 06       	cpc	r1, r24
 800:	09 06       	cpc	r0, r25
 802:	08 95       	ret

00000804 <__fp_pscB>:
 804:	00 24       	eor	r0, r0
 806:	0a 94       	dec	r0
 808:	12 16       	cp	r1, r18
 80a:	13 06       	cpc	r1, r19
 80c:	14 06       	cpc	r1, r20
 80e:	05 06       	cpc	r0, r21
 810:	08 95       	ret

00000812 <__fp_round>:
 812:	09 2e       	mov	r0, r25
 814:	03 94       	inc	r0
 816:	00 0c       	add	r0, r0
 818:	11 f4       	brne	.+4      	; 0x81e <__fp_round+0xc>
 81a:	88 23       	and	r24, r24
 81c:	52 f0       	brmi	.+20     	; 0x832 <__fp_round+0x20>
 81e:	bb 0f       	add	r27, r27
 820:	40 f4       	brcc	.+16     	; 0x832 <__fp_round+0x20>
 822:	bf 2b       	or	r27, r31
 824:	11 f4       	brne	.+4      	; 0x82a <__fp_round+0x18>
 826:	60 ff       	sbrs	r22, 0
 828:	04 c0       	rjmp	.+8      	; 0x832 <__fp_round+0x20>
 82a:	6f 5f       	subi	r22, 0xFF	; 255
 82c:	7f 4f       	sbci	r23, 0xFF	; 255
 82e:	8f 4f       	sbci	r24, 0xFF	; 255
 830:	9f 4f       	sbci	r25, 0xFF	; 255
 832:	08 95       	ret

00000834 <__fp_split3>:
 834:	57 fd       	sbrc	r21, 7
 836:	90 58       	subi	r25, 0x80	; 128
 838:	44 0f       	add	r20, r20
 83a:	55 1f       	adc	r21, r21
 83c:	59 f0       	breq	.+22     	; 0x854 <__fp_splitA+0x10>
 83e:	5f 3f       	cpi	r21, 0xFF	; 255
 840:	71 f0       	breq	.+28     	; 0x85e <__fp_splitA+0x1a>
 842:	47 95       	ror	r20

00000844 <__fp_splitA>:
 844:	88 0f       	add	r24, r24
 846:	97 fb       	bst	r25, 7
 848:	99 1f       	adc	r25, r25
 84a:	61 f0       	breq	.+24     	; 0x864 <__fp_splitA+0x20>
 84c:	9f 3f       	cpi	r25, 0xFF	; 255
 84e:	79 f0       	breq	.+30     	; 0x86e <__fp_splitA+0x2a>
 850:	87 95       	ror	r24
 852:	08 95       	ret
 854:	12 16       	cp	r1, r18
 856:	13 06       	cpc	r1, r19
 858:	14 06       	cpc	r1, r20
 85a:	55 1f       	adc	r21, r21
 85c:	f2 cf       	rjmp	.-28     	; 0x842 <__fp_split3+0xe>
 85e:	46 95       	lsr	r20
 860:	f1 df       	rcall	.-30     	; 0x844 <__fp_splitA>
 862:	08 c0       	rjmp	.+16     	; 0x874 <__fp_splitA+0x30>
 864:	16 16       	cp	r1, r22
 866:	17 06       	cpc	r1, r23
 868:	18 06       	cpc	r1, r24
 86a:	99 1f       	adc	r25, r25
 86c:	f1 cf       	rjmp	.-30     	; 0x850 <__fp_splitA+0xc>
 86e:	86 95       	lsr	r24
 870:	71 05       	cpc	r23, r1
 872:	61 05       	cpc	r22, r1
 874:	08 94       	sec
 876:	08 95       	ret

00000878 <__fp_zero>:
 878:	e8 94       	clt

0000087a <__fp_szero>:
 87a:	bb 27       	eor	r27, r27
 87c:	66 27       	eor	r22, r22
 87e:	77 27       	eor	r23, r23
 880:	cb 01       	movw	r24, r22
 882:	97 f9       	bld	r25, 7
 884:	08 95       	ret

00000886 <__gesf2>:
 886:	8a df       	rcall	.-236    	; 0x79c <__fp_cmp>
 888:	08 f4       	brcc	.+2      	; 0x88c <__gesf2+0x6>
 88a:	8f ef       	ldi	r24, 0xFF	; 255
 88c:	08 95       	ret

0000088e <__mulsf3>:
 88e:	0b d0       	rcall	.+22     	; 0x8a6 <__mulsf3x>
 890:	c0 cf       	rjmp	.-128    	; 0x812 <__fp_round>
 892:	b1 df       	rcall	.-158    	; 0x7f6 <__fp_pscA>
 894:	28 f0       	brcs	.+10     	; 0x8a0 <__mulsf3+0x12>
 896:	b6 df       	rcall	.-148    	; 0x804 <__fp_pscB>
 898:	18 f0       	brcs	.+6      	; 0x8a0 <__mulsf3+0x12>
 89a:	95 23       	and	r25, r21
 89c:	09 f0       	breq	.+2      	; 0x8a0 <__mulsf3+0x12>
 89e:	a2 cf       	rjmp	.-188    	; 0x7e4 <__fp_inf>
 8a0:	a7 cf       	rjmp	.-178    	; 0x7f0 <__fp_nan>
 8a2:	11 24       	eor	r1, r1
 8a4:	ea cf       	rjmp	.-44     	; 0x87a <__fp_szero>

000008a6 <__mulsf3x>:
 8a6:	c6 df       	rcall	.-116    	; 0x834 <__fp_split3>
 8a8:	a0 f3       	brcs	.-24     	; 0x892 <__mulsf3+0x4>

000008aa <__mulsf3_pse>:
 8aa:	95 9f       	mul	r25, r21
 8ac:	d1 f3       	breq	.-12     	; 0x8a2 <__mulsf3+0x14>
 8ae:	95 0f       	add	r25, r21
 8b0:	50 e0       	ldi	r21, 0x00	; 0
 8b2:	55 1f       	adc	r21, r21
 8b4:	62 9f       	mul	r22, r18
 8b6:	f0 01       	movw	r30, r0
 8b8:	72 9f       	mul	r23, r18
 8ba:	bb 27       	eor	r27, r27
 8bc:	f0 0d       	add	r31, r0
 8be:	b1 1d       	adc	r27, r1
 8c0:	63 9f       	mul	r22, r19
 8c2:	aa 27       	eor	r26, r26
 8c4:	f0 0d       	add	r31, r0
 8c6:	b1 1d       	adc	r27, r1
 8c8:	aa 1f       	adc	r26, r26
 8ca:	64 9f       	mul	r22, r20
 8cc:	66 27       	eor	r22, r22
 8ce:	b0 0d       	add	r27, r0
 8d0:	a1 1d       	adc	r26, r1
 8d2:	66 1f       	adc	r22, r22
 8d4:	82 9f       	mul	r24, r18
 8d6:	22 27       	eor	r18, r18
 8d8:	b0 0d       	add	r27, r0
 8da:	a1 1d       	adc	r26, r1
 8dc:	62 1f       	adc	r22, r18
 8de:	73 9f       	mul	r23, r19
 8e0:	b0 0d       	add	r27, r0
 8e2:	a1 1d       	adc	r26, r1
 8e4:	62 1f       	adc	r22, r18
 8e6:	83 9f       	mul	r24, r19
 8e8:	a0 0d       	add	r26, r0
 8ea:	61 1d       	adc	r22, r1
 8ec:	22 1f       	adc	r18, r18
 8ee:	74 9f       	mul	r23, r20
 8f0:	33 27       	eor	r19, r19
 8f2:	a0 0d       	add	r26, r0
 8f4:	61 1d       	adc	r22, r1
 8f6:	23 1f       	adc	r18, r19
 8f8:	84 9f       	mul	r24, r20
 8fa:	60 0d       	add	r22, r0
 8fc:	21 1d       	adc	r18, r1
 8fe:	82 2f       	mov	r24, r18
 900:	76 2f       	mov	r23, r22
 902:	6a 2f       	mov	r22, r26
 904:	11 24       	eor	r1, r1
 906:	9f 57       	subi	r25, 0x7F	; 127
 908:	50 40       	sbci	r21, 0x00	; 0
 90a:	8a f0       	brmi	.+34     	; 0x92e <__stack+0x2f>
 90c:	e1 f0       	breq	.+56     	; 0x946 <__stack+0x47>
 90e:	88 23       	and	r24, r24
 910:	4a f0       	brmi	.+18     	; 0x924 <__stack+0x25>
 912:	ee 0f       	add	r30, r30
 914:	ff 1f       	adc	r31, r31
 916:	bb 1f       	adc	r27, r27
 918:	66 1f       	adc	r22, r22
 91a:	77 1f       	adc	r23, r23
 91c:	88 1f       	adc	r24, r24
 91e:	91 50       	subi	r25, 0x01	; 1
 920:	50 40       	sbci	r21, 0x00	; 0
 922:	a9 f7       	brne	.-22     	; 0x90e <__stack+0xf>
 924:	9e 3f       	cpi	r25, 0xFE	; 254
 926:	51 05       	cpc	r21, r1
 928:	70 f0       	brcs	.+28     	; 0x946 <__stack+0x47>
 92a:	5c cf       	rjmp	.-328    	; 0x7e4 <__fp_inf>
 92c:	a6 cf       	rjmp	.-180    	; 0x87a <__fp_szero>
 92e:	5f 3f       	cpi	r21, 0xFF	; 255
 930:	ec f3       	brlt	.-6      	; 0x92c <__stack+0x2d>
 932:	98 3e       	cpi	r25, 0xE8	; 232
 934:	dc f3       	brlt	.-10     	; 0x92c <__stack+0x2d>
 936:	86 95       	lsr	r24
 938:	77 95       	ror	r23
 93a:	67 95       	ror	r22
 93c:	b7 95       	ror	r27
 93e:	f7 95       	ror	r31
 940:	e7 95       	ror	r30
 942:	9f 5f       	subi	r25, 0xFF	; 255
 944:	c1 f7       	brne	.-16     	; 0x936 <__stack+0x37>
 946:	fe 2b       	or	r31, r30
 948:	88 0f       	add	r24, r24
 94a:	91 1d       	adc	r25, r1
 94c:	96 95       	lsr	r25
 94e:	87 95       	ror	r24
 950:	97 f9       	bld	r25, 7
 952:	08 95       	ret

00000954 <_exit>:
 954:	f8 94       	cli

00000956 <__stop_program>:
 956:	ff cf       	rjmp	.-2      	; 0x956 <__stop_program>
