

================================================================
== Vivado HLS Report for 'dense_1'
================================================================
* Date:           Fri Aug  9 20:49:08 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn_ap_lp
* Solution:       d1_fp2_u50
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    12.654|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  10201|  10201|  10201|  10201|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------+-------+-------+----------+-----------+-----------+------+----------+
        |              |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        |   Loop Name  |  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +--------------+-------+-------+----------+-----------+-----------+------+----------+
        |- DENSE_LOOP  |  10200|  10200|       204|          -|          -|    50|    no    |
        | + FLAT_LOOP  |    200|    200|        26|         25|          1|     8|    yes   |
        +--------------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|    100|       -|      -|    -|
|Expression       |        -|      -|       0|    834|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      -|       -|      -|    -|
|Memory           |       18|      -|       6|      5|    -|
|Multiplexer      |        -|      -|       -|    666|    -|
|Register         |        -|      -|    1576|      -|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       18|    100|    1582|   1505|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        6|     45|       1|      2|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP48E: 
    +---------------------------+----------------------+--------------+
    |          Instance         |        Module        |  Expression  |
    +---------------------------+----------------------+--------------+
    |cnn_mac_muladd_9nkbM_U22   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U23   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U24   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U25   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U26   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U27   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U28   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U29   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U30   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U31   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U32   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U33   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U34   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U35   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U36   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U37   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U38   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U39   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U40   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U41   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U42   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U43   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U44   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U45   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U46   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U47   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U48   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U49   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U50   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U51   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U52   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U53   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U54   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U55   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U56   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U57   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U58   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U59   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U60   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U61   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U62   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U63   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U64   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U65   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U66   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U67   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U68   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U69   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U70   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9nkbM_U71   |cnn_mac_muladd_9nkbM  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U72   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U73   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U74   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U75   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U76   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U77   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U78   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U79   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U80   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U81   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U82   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U83   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U84   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U85   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U86   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U87   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U88   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U89   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U90   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U91   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U92   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U93   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U94   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U95   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U96   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U97   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U98   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U99   |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U100  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U101  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U102  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U103  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U104  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U105  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U106  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U107  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U108  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U109  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U110  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U111  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U112  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U113  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U114  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U115  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U116  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U117  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U118  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U119  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U120  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    |cnn_mac_muladd_9slbW_U121  |cnn_mac_muladd_9slbW  | i0 * i1 + i2 |
    +---------------------------+----------------------+--------------+

    * Memory: 
    +---------------------+----------------------+---------+---+----+-----+-------+-----+------+-------------+
    |        Memory       |        Module        | BRAM_18K| FF| LUT| URAM| Words | Bits| Banks| W*Bits*Banks|
    +---------------------+----------------------+---------+---+----+-----+-------+-----+------+-------------+
    |dense_1_bias_V_U     |dense_1_dense_1_bjbC  |        0|  6|   5|    0|     50|    6|     1|          300|
    |dense_1_weights_V_U  |dense_1_dense_1_wibs  |       18|  0|   0|    0|  20000|    9|     1|       180000|
    +---------------------+----------------------+---------+---+----+-----+-------+-----+------+-------------+
    |Total                |                      |       18|  6|   5|    0|  20050|   15|     2|       180300|
    +---------------------+----------------------+---------+---+----+-----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name     | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------+----------+-------+---+----+------------+------------+
    |add_ln13_10_fu_1203_p2  |     +    |      0|  0|  15|           9|           4|
    |add_ln13_11_fu_1213_p2  |     +    |      0|  0|  15|           9|           4|
    |add_ln13_12_fu_1223_p2  |     +    |      0|  0|  15|           9|           4|
    |add_ln13_13_fu_1233_p2  |     +    |      0|  0|  15|           9|           4|
    |add_ln13_14_fu_1243_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_15_fu_1253_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_16_fu_1263_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_17_fu_1273_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_18_fu_1283_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_19_fu_1293_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_1_fu_1113_p2   |     +    |      0|  0|  15|           9|           2|
    |add_ln13_20_fu_1303_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_21_fu_1313_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_22_fu_1323_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_23_fu_1333_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_24_fu_1343_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_25_fu_1353_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_26_fu_1363_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_27_fu_1373_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_28_fu_1383_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_29_fu_1393_p2  |     +    |      0|  0|  15|           9|           5|
    |add_ln13_2_fu_1123_p2   |     +    |      0|  0|  15|           9|           3|
    |add_ln13_30_fu_1403_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_31_fu_1413_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_32_fu_1423_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_33_fu_1433_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_34_fu_1443_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_35_fu_1453_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_36_fu_1463_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_37_fu_1473_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_38_fu_1483_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_39_fu_1493_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_3_fu_1133_p2   |     +    |      0|  0|  15|           9|           3|
    |add_ln13_40_fu_1503_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_41_fu_1513_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_42_fu_1523_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_43_fu_1533_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_44_fu_1543_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_45_fu_1553_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_46_fu_1563_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_47_fu_1573_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_48_fu_3144_p2  |     +    |      0|  0|  15|           9|           6|
    |add_ln13_4_fu_1143_p2   |     +    |      0|  0|  15|           9|           3|
    |add_ln13_5_fu_1153_p2   |     +    |      0|  0|  15|           9|           3|
    |add_ln13_6_fu_1163_p2   |     +    |      0|  0|  15|           9|           4|
    |add_ln13_7_fu_1173_p2   |     +    |      0|  0|  15|           9|           4|
    |add_ln13_8_fu_1183_p2   |     +    |      0|  0|  15|           9|           4|
    |add_ln13_9_fu_1193_p2   |     +    |      0|  0|  15|           9|           4|
    |add_ln13_fu_1103_p2     |     +    |      0|  0|  15|           9|           2|
    |add_ln203_fu_3217_p2    |     +    |      0|  0|  17|          13|          13|
    |add_ln703_fu_3211_p2    |     +    |      0|  0|  19|          14|          14|
    |i_fu_1051_p2            |     +    |      0|  0|  15|           6|           1|
    |icmp_ln13_fu_1065_p2    |   icmp   |      0|  0|  13|           9|           8|
    |icmp_ln9_fu_1045_p2     |   icmp   |      0|  0|  11|           6|           5|
    |or_ln13_fu_1084_p2      |    or    |      0|  0|   9|           9|           1|
    |dense_1_out_V_d0        |  select  |      0|  0|  13|           1|           1|
    |ap_enable_pp0           |    xor   |      0|  0|   2|           1|           2|
    +------------------------+----------+-------+---+----+------------+------------+
    |Total                   |          |      0|  0| 834|         500|         287|
    +------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------------+-----+-----------+-----+-----------+
    |               Name              | LUT | Input Size| Bits| Total Bits|
    +---------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                        |  137|         30|    1|         30|
    |ap_enable_reg_pp0_iter1          |    9|          2|    1|          2|
    |ap_phi_mux_j_0_0_phi_fu_1037_p4  |    9|          2|    9|         18|
    |dense_1_weights_V_address0       |  121|         26|   15|        390|
    |dense_1_weights_V_address1       |  121|         26|   15|        390|
    |flat_array_V_address0            |  121|         26|    9|        234|
    |flat_array_V_address1            |  121|         26|    9|        234|
    |i_0_reg_1010                     |    9|          2|    6|         12|
    |j_0_0_reg_1033                   |    9|          2|    9|         18|
    |p_Val2_0_reg_1021                |    9|          2|   14|         28|
    +---------------------------------+-----+-----------+-----+-----------+
    |Total                            |  666|        144|   88|       1356|
    +---------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------+----+----+-----+-----------+
    |           Name          | FF | LUT| Bits| Const Bits|
    +-------------------------+----+----+-----+-----------+
    |add_ln1117_10_reg_4220   |  15|   0|   15|          0|
    |add_ln1117_11_reg_4230   |  15|   0|   15|          0|
    |add_ln1117_12_reg_4240   |  15|   0|   15|          0|
    |add_ln1117_13_reg_4250   |  15|   0|   15|          0|
    |add_ln1117_14_reg_4260   |  15|   0|   15|          0|
    |add_ln1117_15_reg_4270   |  15|   0|   15|          0|
    |add_ln1117_16_reg_4280   |  15|   0|   15|          0|
    |add_ln1117_17_reg_4290   |  15|   0|   15|          0|
    |add_ln1117_18_reg_4300   |  15|   0|   15|          0|
    |add_ln1117_19_reg_4310   |  15|   0|   15|          0|
    |add_ln1117_20_reg_4320   |  15|   0|   15|          0|
    |add_ln1117_21_reg_4330   |  15|   0|   15|          0|
    |add_ln1117_22_reg_4340   |  15|   0|   15|          0|
    |add_ln1117_23_reg_4350   |  15|   0|   15|          0|
    |add_ln1117_24_reg_4360   |  15|   0|   15|          0|
    |add_ln1117_25_reg_4370   |  15|   0|   15|          0|
    |add_ln1117_26_reg_4380   |  15|   0|   15|          0|
    |add_ln1117_27_reg_4390   |  15|   0|   15|          0|
    |add_ln1117_28_reg_4400   |  15|   0|   15|          0|
    |add_ln1117_29_reg_4410   |  15|   0|   15|          0|
    |add_ln1117_2_reg_4140    |  15|   0|   15|          0|
    |add_ln1117_30_reg_4420   |  15|   0|   15|          0|
    |add_ln1117_31_reg_4430   |  15|   0|   15|          0|
    |add_ln1117_32_reg_4440   |  15|   0|   15|          0|
    |add_ln1117_33_reg_4450   |  15|   0|   15|          0|
    |add_ln1117_34_reg_4460   |  15|   0|   15|          0|
    |add_ln1117_35_reg_4470   |  15|   0|   15|          0|
    |add_ln1117_36_reg_4480   |  15|   0|   15|          0|
    |add_ln1117_37_reg_4490   |  15|   0|   15|          0|
    |add_ln1117_38_reg_4500   |  15|   0|   15|          0|
    |add_ln1117_39_reg_4510   |  15|   0|   15|          0|
    |add_ln1117_3_reg_4150    |  15|   0|   15|          0|
    |add_ln1117_40_reg_4520   |  15|   0|   15|          0|
    |add_ln1117_41_reg_4530   |  15|   0|   15|          0|
    |add_ln1117_42_reg_4540   |  15|   0|   15|          0|
    |add_ln1117_43_reg_4550   |  15|   0|   15|          0|
    |add_ln1117_44_reg_4560   |  15|   0|   15|          0|
    |add_ln1117_45_reg_4570   |  15|   0|   15|          0|
    |add_ln1117_46_reg_4580   |  15|   0|   15|          0|
    |add_ln1117_47_reg_4590   |  15|   0|   15|          0|
    |add_ln1117_48_reg_4600   |  15|   0|   15|          0|
    |add_ln1117_49_reg_4610   |  15|   0|   15|          0|
    |add_ln1117_4_reg_4160    |  15|   0|   15|          0|
    |add_ln1117_5_reg_4170    |  15|   0|   15|          0|
    |add_ln1117_6_reg_4180    |  15|   0|   15|          0|
    |add_ln1117_7_reg_4190    |  15|   0|   15|          0|
    |add_ln1117_8_reg_4200    |  15|   0|   15|          0|
    |add_ln1117_9_reg_4210    |  15|   0|   15|          0|
    |add_ln13_10_reg_4235     |   9|   0|    9|          0|
    |add_ln13_11_reg_4245     |   9|   0|    9|          0|
    |add_ln13_12_reg_4255     |   9|   0|    9|          0|
    |add_ln13_13_reg_4265     |   9|   0|    9|          0|
    |add_ln13_14_reg_4275     |   9|   0|    9|          0|
    |add_ln13_15_reg_4285     |   9|   0|    9|          0|
    |add_ln13_16_reg_4295     |   9|   0|    9|          0|
    |add_ln13_17_reg_4305     |   9|   0|    9|          0|
    |add_ln13_18_reg_4315     |   9|   0|    9|          0|
    |add_ln13_19_reg_4325     |   9|   0|    9|          0|
    |add_ln13_1_reg_4145      |   9|   0|    9|          0|
    |add_ln13_20_reg_4335     |   9|   0|    9|          0|
    |add_ln13_21_reg_4345     |   9|   0|    9|          0|
    |add_ln13_22_reg_4355     |   9|   0|    9|          0|
    |add_ln13_23_reg_4365     |   9|   0|    9|          0|
    |add_ln13_24_reg_4375     |   9|   0|    9|          0|
    |add_ln13_25_reg_4385     |   9|   0|    9|          0|
    |add_ln13_26_reg_4395     |   9|   0|    9|          0|
    |add_ln13_27_reg_4405     |   9|   0|    9|          0|
    |add_ln13_28_reg_4415     |   9|   0|    9|          0|
    |add_ln13_29_reg_4425     |   9|   0|    9|          0|
    |add_ln13_2_reg_4155      |   9|   0|    9|          0|
    |add_ln13_30_reg_4435     |   9|   0|    9|          0|
    |add_ln13_31_reg_4445     |   9|   0|    9|          0|
    |add_ln13_32_reg_4455     |   9|   0|    9|          0|
    |add_ln13_33_reg_4465     |   9|   0|    9|          0|
    |add_ln13_34_reg_4475     |   9|   0|    9|          0|
    |add_ln13_35_reg_4485     |   9|   0|    9|          0|
    |add_ln13_36_reg_4495     |   9|   0|    9|          0|
    |add_ln13_37_reg_4505     |   9|   0|    9|          0|
    |add_ln13_38_reg_4515     |   9|   0|    9|          0|
    |add_ln13_39_reg_4525     |   9|   0|    9|          0|
    |add_ln13_3_reg_4165      |   9|   0|    9|          0|
    |add_ln13_40_reg_4535     |   9|   0|    9|          0|
    |add_ln13_41_reg_4545     |   9|   0|    9|          0|
    |add_ln13_42_reg_4555     |   9|   0|    9|          0|
    |add_ln13_43_reg_4565     |   9|   0|    9|          0|
    |add_ln13_44_reg_4575     |   9|   0|    9|          0|
    |add_ln13_45_reg_4585     |   9|   0|    9|          0|
    |add_ln13_46_reg_4595     |   9|   0|    9|          0|
    |add_ln13_47_reg_4605     |   9|   0|    9|          0|
    |add_ln13_48_reg_5215     |   9|   0|    9|          0|
    |add_ln13_4_reg_4175      |   9|   0|    9|          0|
    |add_ln13_5_reg_4185      |   9|   0|    9|          0|
    |add_ln13_6_reg_4195      |   9|   0|    9|          0|
    |add_ln13_7_reg_4205      |   9|   0|    9|          0|
    |add_ln13_8_reg_4215      |   9|   0|    9|          0|
    |add_ln13_9_reg_4225      |   9|   0|    9|          0|
    |add_ln13_reg_4135        |   9|   0|    9|          0|
    |ap_CS_fsm                |  29|   0|   29|          0|
    |ap_enable_reg_pp0_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1  |   1|   0|    1|          0|
    |i_0_reg_1010             |   6|   0|    6|          0|
    |i_reg_4046               |   6|   0|    6|          0|
    |icmp_ln13_reg_4111       |   1|   0|    1|          0|
    |j_0_0_reg_1033           |   9|   0|    9|          0|
    |p_Val2_0_reg_1021        |  14|   0|   14|          0|
    |tmp_11_reg_4725          |  14|   0|   14|          0|
    |tmp_13_reg_4750          |  14|   0|   14|          0|
    |tmp_15_reg_4775          |  14|   0|   14|          0|
    |tmp_17_reg_4800          |  14|   0|   14|          0|
    |tmp_19_reg_4825          |  14|   0|   14|          0|
    |tmp_1_reg_4625           |  14|   0|   14|          0|
    |tmp_21_reg_4850          |  14|   0|   14|          0|
    |tmp_23_reg_4875          |  14|   0|   14|          0|
    |tmp_25_reg_4900          |  14|   0|   14|          0|
    |tmp_27_reg_4925          |  14|   0|   14|          0|
    |tmp_29_reg_4950          |  14|   0|   14|          0|
    |tmp_31_reg_4975          |  14|   0|   14|          0|
    |tmp_33_reg_5000          |  14|   0|   14|          0|
    |tmp_35_reg_5025          |  14|   0|   14|          0|
    |tmp_37_reg_5050          |  14|   0|   14|          0|
    |tmp_39_reg_5075          |  14|   0|   14|          0|
    |tmp_3_reg_4650           |  14|   0|   14|          0|
    |tmp_41_reg_5100          |  14|   0|   14|          0|
    |tmp_43_reg_5125          |  14|   0|   14|          0|
    |tmp_45_reg_5150          |  14|   0|   14|          0|
    |tmp_47_reg_5175          |  14|   0|   14|          0|
    |tmp_49_reg_5200          |  14|   0|   14|          0|
    |tmp_5_reg_4675           |  14|   0|   14|          0|
    |tmp_8_reg_4700           |  14|   0|   14|          0|
    |zext_ln13_reg_4057       |   6|   0|   15|          9|
    |zext_ln14_reg_4051       |   6|   0|   64|         58|
    +-------------------------+----+----+-----+-----------+
    |Total                    |1576|   0| 1643|         67|
    +-------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+---------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  | Source Object |    C Type    |
+------------------------+-----+-----+------------+---------------+--------------+
|ap_clk                  |  in |    1| ap_ctrl_hs |    dense_1    | return value |
|ap_rst                  |  in |    1| ap_ctrl_hs |    dense_1    | return value |
|ap_start                |  in |    1| ap_ctrl_hs |    dense_1    | return value |
|ap_done                 | out |    1| ap_ctrl_hs |    dense_1    | return value |
|ap_idle                 | out |    1| ap_ctrl_hs |    dense_1    | return value |
|ap_ready                | out |    1| ap_ctrl_hs |    dense_1    | return value |
|flat_array_V_address0   | out |    9|  ap_memory |  flat_array_V |     array    |
|flat_array_V_ce0        | out |    1|  ap_memory |  flat_array_V |     array    |
|flat_array_V_q0         |  in |   14|  ap_memory |  flat_array_V |     array    |
|flat_array_V_address1   | out |    9|  ap_memory |  flat_array_V |     array    |
|flat_array_V_ce1        | out |    1|  ap_memory |  flat_array_V |     array    |
|flat_array_V_q1         |  in |   14|  ap_memory |  flat_array_V |     array    |
|dense_1_out_V_address0  | out |    6|  ap_memory | dense_1_out_V |     array    |
|dense_1_out_V_ce0       | out |    1|  ap_memory | dense_1_out_V |     array    |
|dense_1_out_V_we0       | out |    1|  ap_memory | dense_1_out_V |     array    |
|dense_1_out_V_d0        | out |   13|  ap_memory | dense_1_out_V |     array    |
+------------------------+-----+-----+------------+---------------+--------------+

