# Tesis: Clasificación binaria con k-NN en FPGA

Este repositorio contiene la tesis de grado y todos los archivos asociados al desarrollo de un clasificador binario k-NN implementado en FPGA. El diseño fue validado sobre la plataforma **Nexys A7-100T**, basada en una FPGA **Xilinx Artix-7 XC7A100T-1CSG324C**, integrando procesamiento digital en hardware reconfigurable para clasificación binaria en tiempo real.  
Todo el flujo de desarrollo fue realizado utilizando **Vivado Design Suite 2025**, incluyendo la implementación RTL, la integración de bloques IP y la validación mediante herramientas como IP Integrator e ILA.

Incluye:

- Documentos ([doc/](doc/))
- Códigos en SystemVerilog ([scr/](src/))
- Scripts de validación y GUI en Python ([scripts/](scripts/))
- Datos de entrenamiento y prueba ([data/](data/))

Autor: Diego Hernán Hidalgo Contreras
