<!DOCTYPE html>
<html lang="en">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <meta http-equiv="X-UA-Compatible" content="ie=edge">

    <link href="https://fonts.googleapis.com/css?family=Fira+Code|Press+Start+2P|Bitter:wght@700&&family=Raleway&display=swap" rel="stylesheet">
    <link rel="stylesheet" href="/tag.css">
    <link rel="stylesheet" href="/base.css">
    <link rel="stylesheet" href="/native.css">
    <link rel="apple-touch-icon" href="../favicon/apple-touch-icon.png">
    <link rel="icon" type="image/png" sizes="512x512"  href="../favicon/android-chrome-512x512.png">
    <link rel="icon" type="image/png" sizes="192x192"  href="../favicon/android-chrome-192x192.png">
    <link rel="icon" type="image/png" sizes="32x32" href="../favicon/favicon-32x32.png">
    <link rel="icon" type="image/png" sizes="16x16" href="../favicon/favicon-16x16.png">
    <link rel="manifest" href="../favicon/site.webmanifest">

    <title>f4r4w4y</title>
</head>
<body>

    <div class="fullscreen-bg">
        <img src="/pictures/bg1.jpg" alt="full-bg">
    </div>

    <div class="small-left-top-term">
        <div class="container">
            <h3 class="fullname">Muhammad Fakhri Putra <br> Supriyadi</h3>

            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">tldr ./fpga-series-0x1-intro-verilog.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        TL;DR <p>Verilog merupakan salah satu HDL yang dipakai untuk FPGA Programming</p>

                    </li>
                </ul>
            </h5>
        </div>
    </div>

    <div class="small-left-bottom-term">
        <div class="container">
            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">tags ./fpga-series-0x1-intro-verilog.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        <div class="tags-container">
                            
                            <span class="tag" id="embedded-system">
                                EMBEDDED-SYSTEM
                            </span>
                            
                            <span class="tag" id="series">
                                SERIES
                            </span>
                            
                        </div>
                    </li>
                </ul>
            </h5>

            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">timing ./fpga-series-0x1-intro-verilog.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        Estimated <p>5 mins read</p>

                    </li>
                </ul>
            </h5>

            <h5 class="text">    
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">articlelastupdated ./fpga-series-0x1-intro-verilog.md</span>
                <ul style="list-style-type: none;">
                    <li>
                        Last updated on November 01, 2020 at 08:19:00
                    </li>
                </ul>
            </h5>
        </div>
    </div>

    <div class="full-term">
        <div class="container text">
            <h5 class="text">
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">cd <a class="link underline" href="/blogs.html">..</a></span>
            </h5>

            <h5 class="text">
                [fai@f4r4w4y blogs]$ <span style="font-weight: normal">fancyblogcat <span id="location" style="font-weight: normal"></span></span>
            </h5>

            <hr/>
            <center>
                <span style="font-weight: normal">Ø¨ÙØ³Ù’Ù…Ù Ù±Ù„Ù„ÙÙ‘Ù°Ù‡Ù Ù±Ù„Ø±ÙÙ‘Ø­Ù’Ù…ÙÙ°Ù†Ù Ù±Ù„Ø±ÙÙ‘Ø­ÙÙŠÙ…Ù</span>
            </center>
            <hr/>
            
            <div class="blog-content">
                <h1>FPGA Series: (0x1) Intro to Verilog</h1>

<p>Dimulai dari sekedar tugas kuliah yang tiba tiba datang dikala pandemi, tiba tiba saja saya terasa tertarik dan tertantang dengan yang namanya <code>embedded-system</code>, ketertarikan saya ini lebih terasa lagi disaat adanya mata kuliah yang berhubungan dengan FPGA yaitu <strong>Sistem Chipset Tunggal</strong>.</p>

<p>Setelah saya <em>crawling the internet</em> dalam beberapa hari, akhirnya saya menemukan kombinasi <a target="_blank" href="https://en.wikipedia.org/wiki/Toolchain">tool-chain</a> yang menurut saya sangat pas apalagi mereka semua <a target="_blank" href="https://id.wikipedia.org/wiki/Sumber_terbuka">open-source</a>.</p>

<p>Maka dari itu saya membuat FPGA Series dalam blog saya ini untuk membagikan ilmu yang sudah saya dapatkan, sekaligus tempat untuk mengingat kembali hal-hal yang sudah saya pelajari sebelumnya (karena saya pelupa XD).</p>

<p>Without futher ado, let's get started...</p>

<h3>The series</h3>

<p>Series nya ini saya bentuk secara berurut menggunakan penomoran dalam bentuk hexadecimal (bagi yang belum tau) maka dari itu pada series pertama ini atau <code>series 0x1</code> saya mulai dengan pembahasan paling sederhana dan mudah-mudahan paling mudah dipahami.</p>

<p><code>[Pendahuluan pada verilog]</code> -> berikut tertera ToC (Table of Content) dari artikel ini :  </p>

<table>
<thead>
<tr>
  <th>Pembahasan</th>
</tr>
</thead>
<tbody>
<tr>
  <td><a href="#jadi-apa-itu-fpga">Apa itu FPGA</a></td>
</tr>
<tr>
  <td><a href="#tapi-apa-hubungannya-dengan-verilog">Hubungan dengan Verilog</a></td>
</tr>
<tr>
  <td><a href="#why-verilog">Why Verilog ?</a></td>
</tr>
<tr>
  <td><a href="#whats-next">What's next ?</a></td>
</tr>
</tbody>
</table>

<div id="jadi-apa-itu-fpga"></div>

<h3>Jadi, apa itu FPGA ?</h3>

<p>FPGA merupakan singkatan dari Field-Programmable Gate Array (so mouthful isnt it).</p>

<p>FPGA ini pada dasarnya merupakan persatuan dari banyak <strong>gerbang logika (<em>logic gate</em>)</strong> yang disatukan menjadi suatu hal yang dinamakan dengan <strong>Logic Block</strong>, dan karena FPGA ini programmable maka Logic Block nya ini juga <strong>Configurable</strong> yang dalam artian lain, FPGA ini menggunakan suatu hal yang disebut dengan <a target="_blank" href="https://www.ni.com/documentation/en/labview-comms/latest/fpga-targets/configurable-logic-blocks/">CLB(Configurable Logic Block)</a> yang disatukan sedemikian rupa sehingga antar satu blok dengan lainnya saling ter-interkonesi.</p>

<p><img src="https://media.giphy.com/media/KxhIhXaAmjOVy/giphy.gif" alt="Hmm i think i know some of these words" /> <br />
Yah, saya pun berekpresi sama saat pertama kali mendengar hal ini wkwk.</p>

<p>Jadi, intinya FPGA adalah blok berisi gerbang logika yang bisa kita konfigurasi sesuai kemauan kita sendiri.</p>

<div id="tapi-apa-hubungannya-dengan-verilog"></div>

<h3>Tapi, apa hubungannya dengan Verilog ?</h3>

<p>TLDR; mereka punya hubungan yang kuat :v</p>

<p>Sebelum ke verilog, mari kita bahas terlebih dahulu tentang HDL(Hardware Description Language).</p>

<p>HDL Merupakan sebuah bahasa yang digunakan untuk mendeskripsikan suatu rangkaian elektronika maupun rangkaian logika.</p>

<p>Nah, Verilog merupakan salah satu HDL yang bisa kita gunakan untuk mem-program FPGA nya ini, dalam artian lain anggaplah FPGA ini sebagai sebuah arduino, maka bahasa C merupakan Verilog nya.</p>

<div id="why-verilog"></div>

<h3>Why Verilog ?</h3>

<p>Sebenarnya ada beberapa bahasa yang bisa digunakan diantaranya adalah : <br />
- VHDL (Dibuat tahun 1983) <br />
- Verilog (Dibuat tahun 1984) <br />
- SystemC (Dibuat tahun 1999) <br />
- SystemVerilog (Dibuat tahun 2002) <br />
- <a target="_blank" href="https://en.wikipedia.org/wiki/List_of_HDL_simulators">Dan masih banyak lagi</a>  </p>

<p>Bahkan sekarang sudah banyak yang buat <a target="_blank" href="https://devopedia.org/transpiler">transpiler</a> dalam bentuk python, rust, java, dan bahasa bahasa lainnya.</p>

<p>Tapi, kenapa verilog ?</p>

<p>Sebenarnya alasannya cukup sederhana, karena ini diawali dengan tugas jadi ya saya terpaksa menggunakan bahasa yang disuruh oleh dosennya XD, walaupun bisa saja saya menggunakan python seperti yang saya sebutkan diatas lalu saya convert ke verilog menggunakan transpiler nya (More on this later).</p>

<div id="whats-next"></div>

<h3>What's next ?</h3>

<p>Selanjutnya saya akan membahas <strong>setup</strong> dari beberapa tool-chain yang saya gunakan (yang pastinya open-source) untuk bisa <strong>hands-on langsung</strong> dengan yang namanya Verilog ini.</p>

<h3>Last word</h3>

<p>Semoga artikel nya mudah dipahami dan menyenangkan, jika memang dirasa bermanfaat silahkan sebarkan kepada yang lainnya agar ilmu nya tidak berhenti disini saja.</p>

<p>Terimakasih kepada Allah SWT dan juga para pembaca disini, semua yang buruk datangnya dari saya dan yang baik hanya datang dari-Nya, mohon maaf bila ada kesalahan ğŸ™.</p>

            </div>

            <br/>
            <hr/>
            <center>
                <span style="font-weight: normal">Comment(s)</span>
            </center>
            <hr/>

            <script src="https://utteranc.es/client.js"
                repo="fakhrip/fakhrip.github.io"
                issue-term="pathname"
                label="blog-post-comment"
                theme="photon-dark"
                crossorigin="anonymous"
                async>
            </script>
        </div>
    </div>
</body>
<script>
    document.getElementById("location").innerHTML = './' + window.location.pathname.substring(window.location.pathname.lastIndexOf('/') + 1);
</script>
</html>