---
title: "2025-09-02"
tags:
    - Study
    - System Verilog
date: "2025-09-02"
thumbnail: "/assets/img/thumbnail/SystemVerilog.png"
bookmark: true
---

# UVM 검증
---
System Verilog : 검증에 대한 표준이 되어가고 있음
UVM : 검증 Framework, System Verilog 로 설계

| | Verilog | System Verilog |
|:--:|:--:|:--:|
| OOP(객체지향) | X<br>(Class X) | O<br>(Class 문법 사용) |
| DataType | H/W 중심 DataType | S/W 중심 DataType<br>(S/W 기능 추가) |
| interface | X | SW <=> HW 연결<br>검증용 SW <=> DUT HW |
| randomization | random<br>제한적기능 | 각 변수에 random 생성과<br>constraint 기능<br>corner case 생성 |







