- 동기
CPU 설계 전문 기업이라는 꿈의 마일스톤을 위한 직접접근 경험
-RISC-V를 통하여 범용 CPU 코어를 설계해보고, OpenPOWER; PowerISA를 기반으로한 고성능 프로세서의 설계를 해보고 싶다.
-고전 컴퓨터 구조에서 벗어나 양자 컴퓨팅이 필요한 시점이 왔다는 자각. 양자컴퓨팅이 현재의 범용 컴퓨터와 같은 수준의 진입장벽으로 낮아져야하고, 활용도가 높아져야 한다.
	→양자ISA, 모방 뇌, 초거대 시뮬레이션 장치, LSMD(LightSpeedMemoryDrive) 등등.
-IBM이 고전 CPU의 설계이자 차세대 양자컴퓨팅 또한 개발하고 있는 산업 선두의 기업. 이를 목표로 설정. 
	→이를 위하여 KAIST에 가서 관련 분야 박사학위 및 양자역학/컴퓨팅 부/복수 전공으로 수준에 올라있어야 한다.

=KAIST 입시를 목적으로 한 특기 입증자료의 산출물. 

- 개발 구상 흐름
① RV32I 싱글사이클 프로세서 개발 후, 5단계 파이프라이닝 대입. 
학교 3학년 과정 및 IDEC CPU 설계 강의에서 다룬 디지털 시스템 설계의 꽃과 같은 상징성.
CPU 설계로서 학회에 논문 투고된 것들을 보아하니, RISC-V를 기반으로 파이프라이닝 및 peripheral의 구현, 그리고 성능의 개선 및 추가적인 명령어의 지원, FPGA 구현 정도가 있었음.
이미 교수님께서 개발하신 내용을 그대로 해봤자 단순 과제 및 프로젝트 수행 정도의 결과물로 딱히 KAIST의 경쟁자들과 다를 바가 없어짐. 
때문에 5단계 파이프라인 RV32I를 개발할 수 있는 기본 역량을 갖추고, 추가 파이프라인 설계 또는 RV32G의 설계 및 구현을 목표로 뒀음.
(RV32IM 구현 논문 및 6단계 파이프라인 RV32I 논문이 있기 때문. 아마 4학년 졸업과제물로 추정.)

②RV32I를 기반으로 프로세서를 설계함에 있어 PowerISA 기반의 간단한 구현은 가능할 것이라는 판단.
약 1400페이지 가량의 매뉴얼을 AI에 학습시켜 리뷰. 
RV32I; 정수의 사칙연산과 논리연산, Branch, 저장과 불러오기, CSR의 기능을 하는 프로세서 ISA 표준.
→ 이정도 수준의 간단한 기능은 PowerISA로 손쉽게 이식이 가능. (Control Unit과 ALU의 modding. 물론 branch 및 CSR같은 기능은 별도의 작업이 필요하지만..)

- 현재 개발 흐름도
ⓐ 싱글 사이클 RV32I 구현
ⓑ 5단계 파이프라인 RV32I 구현
ⓒ RV32G까지 확장
ⓓ 7단계 이상의 파이프라인 구상 및 구현

ⓔ PowerISA 이식 및 성능 분기점 비교.
