+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001                                                                                                                                                                                                      ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                                                                                                          ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|if0_avl_translator                                                                                                                                                                                    ; 183   ; 4              ; 3            ; 4              ; 170    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|d0_avl_translator                                                                                                                                                                                     ; 183   ; 8              ; 0            ; 8              ; 177    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                                                                                                       ; 178   ; 0              ; 2            ; 0              ; 170    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_count                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                                    ; 88    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo|fifo_state                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                                            ; 77    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo|scfifo_inst|auto_generated                                                                                                                                   ; 77    ; 0              ; 0            ; 0              ; 75     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst|written_data_fifo                                                                                                                                                              ; 76    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|read_compare_inst                                                                                                                                                                                ; 141   ; 1              ; 0            ; 1              ; 66     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                          ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|three_comparison                                                                                    ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|almost_full_comparer                                                                                ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                             ; 16    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo|scfifo_inst|auto_generated                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|be_fifo_gen.avalon_traffic_be_fifo                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|three_comparison                                                                                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|almost_full_comparer                                                                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                            ; 107   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                                    ; 104   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo|scfifo_inst|auto_generated                                                                                                                           ; 104   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst|avalon_traffic_fifo                                                                                                                                                      ; 103   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|avalon_traffic_gen_inst                                                                                                                                                                          ; 141   ; 0              ; 0            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|real_driver.driver_fsm_inst|template_stage_inst                                                                                                                                                  ; 6     ; 32             ; 0            ; 32             ; 35     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|real_driver.driver_fsm_inst|block_rw_stage_inst                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|real_driver.driver_fsm_inst|single_rw_stage_inst                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|real_driver.driver_fsm_inst                                                                                                                                                                      ; 6     ; 32             ; 0            ; 32             ; 68     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|three_comparison                                                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|almost_full_comparer                                                                                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                                                                   ; 40    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                                                           ; 37    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo|scfifo_inst|auto_generated                                                                                                                                                  ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_burstcount_fifo                                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|be_gen.be_gen_inst|lfsr_gen[0].lfsr_inst                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|be_gen.be_gen_inst                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[1].lfsr_inst                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst|lfsr_gen[0].lfsr_inst                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|data_gen_inst                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|template_addr_gen_inst                                                                                                                                                             ; 3     ; 29             ; 0            ; 29             ; 30     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                                ; 29    ; 0              ; 3            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_seq_prob|random_gen.lfsr_inst                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_seq_prob                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount|random_gen.lfsr_inst                                                                                     ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_burstcount                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_addr_high                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst|rand_addr_low                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_seq_addr_gen_inst                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                                    ; 29    ; 1              ; 3            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount|random_gen.lfsr_inst                                                                                         ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_burstcount                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_addr_high                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst|rand_addr_low                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|rand_addr_gen_inst                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|burst_boundary_addr_gen_inst                                                                                                                                     ; 29    ; 0              ; 3            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount|random_gen.lfsr_inst                                                                                          ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount|power_of_two_false.rand_burstcount                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst|rand_burstcount                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst|seq_addr_gen_inst                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|addr_gen_inst                                                                                                                                                                                    ; 35    ; 3              ; 0            ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0|ureset_driver_clk                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0|traffic_generator_0                                                                                                                                                                                                  ; 119   ; 51             ; 0            ; 51             ; 110    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d0                                                                                                                                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|dll0                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|oct0                                                                                                                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|a0                                                                                                                                                                                                               ; 189   ; 22             ; 13           ; 22             ; 192    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|timing_param_inst                                                                                                                                           ; 195   ; 0              ; 7            ; 0              ; 159    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rank_timer_inst                                                                                                                                             ; 91    ; 0              ; 13           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|sideband_inst                                                                                                                                               ; 105   ; 2              ; 10           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                                            ; 350   ; 0              ; 1            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                                           ; 81    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                               ; 83    ; 0              ; 2            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                             ; 23    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                     ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                            ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                              ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                                             ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                  ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                           ; 50    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                   ; 45    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                          ; 45    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                      ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                   ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                               ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 60    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                    ; 51    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                                           ; 51    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                                             ; 50    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst                                                                                                                                             ; 231   ; 0              ; 2            ; 0              ; 249    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                          ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                   ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                            ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                         ; 108   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                 ; 105   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                        ; 105   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                                          ; 104   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                                  ; 124   ; 1              ; 58           ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                               ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                                     ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst                                                                                                                                             ; 279   ; 0              ; 6            ; 0              ; 250    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                                          ; 100   ; 8              ; 7            ; 8              ; 168    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                 ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 70    ; 2              ; 0            ; 2              ; 24     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                 ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 70    ; 6              ; 0            ; 6              ; 24     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                                          ; 157   ; 25             ; 23           ; 25             ; 50     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|burst_gen_inst                                                                                                                                              ; 123   ; 1              ; 5            ; 1              ; 132    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|arbiter_inst                                                                                                                                                ; 278   ; 9              ; 12           ; 9              ; 145    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|tbp_inst                                                                                                                                                    ; 187   ; 76             ; 46           ; 76             ; 337    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|cmd_gen_inst                                                                                                                                                ; 333   ; 1              ; 11           ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|input_if_inst                                                                                                                                               ; 228   ; 0              ; 6            ; 0              ; 223    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                                             ; 462   ; 261            ; 1            ; 261            ; 319    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0|alt_mem_ddrx_controller_top_inst                                                                                                                                                                             ; 267   ; 35             ; 55           ; 35             ; 274    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0|ng0                                                                                                                                                                                                              ; 266   ; 57             ; 0            ; 57             ; 218    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|c0                                                                                                                                                                                                                  ; 187   ; 0              ; 0            ; 0              ; 206    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|irq_mapper                                                                                                                                                                                                       ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                    ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                              ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                    ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_mux                                                                                                                                                                                        ; 633   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                  ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                  ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                  ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                  ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                  ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|rsp_demux                                                                                                                                                                                      ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                    ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                    ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                    ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                    ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                    ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_mux                                                                                                                                                                                        ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                  ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cmd_demux                                                                                                                                                                                      ; 113   ; 36             ; 2            ; 36             ; 631    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_007                                                                                                                                                                                     ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_006                                                                                                                                                                                     ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_005                                                                                                                                                                                     ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_004                                                                                                                                                                                     ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_003                                                                                                                                                                                     ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_002                                                                                                                                                                                     ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router_001                                                                                                                                                                                     ; 102   ; 9              ; 5            ; 9              ; 106    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|router                                                                                                                                                                                         ; 102   ; 0              ; 5            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                                                                                                                                     ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                                                                                                                                 ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                                                                                                                              ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                      ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                                                                                                                                  ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                                                                                                                               ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                                                                                                                                ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                                                                                                                            ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                                                                                                                                         ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                       ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent|uncompressor                                                                                                                                                   ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent                                                                                                                                                                ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                     ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent|uncompressor                                                                                                                                                 ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent                                                                                                                                                              ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                      ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent|uncompressor                                                                                                                                                  ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent                                                                                                                                                               ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                                                                                                                              ; 171   ; 37             ; 74           ; 37             ; 134    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                                                                                                                                     ; 171   ; 37             ; 74           ; 37             ; 134    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                                                                                                                                         ; 103   ; 5              ; 16           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                                          ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                                                                                                                                    ; 103   ; 6              ; 8            ; 6              ; 84     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_translator                                                                                                                                                           ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_translator                                                                                                                                                         ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_translator                                                                                                                                                          ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                                                                                                                                         ; 101   ; 54             ; 0            ; 54             ; 96     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                                                                                                                                ; 104   ; 13             ; 0            ; 13             ; 96     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|mm_interconnect_0                                                                                                                                                                                                ; 275   ; 0              ; 0            ; 0              ; 346    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                                      ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_mem                                                                                                                                                                                                    ; 53    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[3].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[2].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[1].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[0].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|jumplogic_i                                                                                                                                                   ; 25    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|data_broadcast_i                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i|altsyncram_component|auto_generated                                                                                            ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i                                                                                                                                ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|dm_lfsr_i                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|do_lfsr_i                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DM_decoder_i                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DO_decoder                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|bitcheck_i                                                                                                                                    ; 72    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i                                                                                                                                               ; 47    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|dm_lfsr_i                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|do_lfsr_i                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DM_decoder_i                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DO_decoder                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i|altsyncram_component|auto_generated                                                                                   ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i                                                                                                                       ; 39    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i                                                                                                                                              ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                                           ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated                                                                                                                  ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i                                                                                                                                                      ; 46    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                                         ; 82    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated                                                                                                                ; 8     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i                                                                                                                                                    ; 36    ; 0              ; 28           ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst                                                                                                                                                               ; 119   ; 1              ; 8            ; 1              ; 185    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst|rw_mgr_inst                                                                                                                                                                                ; 119   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rw_mgr_inst                                                                                                                                                                                            ; 117   ; 4              ; 1            ; 4              ; 167    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_data_mgr_inst                                                                                                                                                                                          ; 49    ; 0              ; 39           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_phy_mgr_inst                                                                                                                                                                                           ; 123   ; 0              ; 80           ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                                      ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_reg_file_inst                                                                                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                                          ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux                                                                                                                      ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                                             ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                               ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_scc_mgr_inst                                                                                                                                                                                           ; 55    ; 24             ; 28           ; 24             ; 57     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                                                                                                                                           ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                                                                                                                                           ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                                                                                                                            ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|cpu_inst                                                                                                                                                                                                         ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0|sequencer_rst                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|s0                                                                                                                                                                                                                  ; 150   ; 0              ; 0            ; 0              ; 225    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|m0                                                                                                                                                                                                                  ; 350   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                        ; 131   ; 1              ; 6            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                        ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                        ; 131   ; 1              ; 6            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                        ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].acv_ck_ldc                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad|auto_generated                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad|auto_generated                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad|auto_generated                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad|auto_generated                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad|auto_generated                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad|auto_generated                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad|auto_generated                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad|auto_generated                                                                                                                                                         ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad|auto_generated                                                                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                  ; 66    ; 0              ; 3            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uio_pads                                                                                                                                                                                                 ; 249   ; 2              ; 31           ; 2              ; 97     ; 2               ; 2             ; 2               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[1].uread_valid_selector                                                                                                                                        ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[0].uread_valid_selector                                                                                                                                        ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[1].uread_valid_selector                                                                                                                                        ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[0].uread_valid_selector                                                                                                                                        ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uread_datapath                                                                                                                                                                                           ; 95    ; 2              ; 22           ; 2              ; 136    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[1].oct_ena_shifter                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dqs_en_shifter                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_en_shifter                                                                                                                                                           ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_mask_shifter                                                                                                                                                         ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dq_shifter                                                                                                                                                                  ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].oct_ena_shifter                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dqs_en_shifter                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_en_shifter                                                                                                                                                           ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_mask_shifter                                                                                                                                                         ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dq_shifter                                                                                                                                                                  ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|afi_dm_shifter                                                                                                                                                                           ; 12    ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|afi_wdata_valid_extender                                                                                                                                                                 ; 8     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|afi_wdata_shifter                                                                                                                                                                        ; 68    ; 3              ; 0            ; 3              ; 64     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|afi_dqs_en_shifter                                                                                                                                                                       ; 8     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath|oct_ena_source_extender                                                                                                                                                                  ; 8     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uwrite_datapath                                                                                                                                                                                          ; 90    ; 0              ; 5            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_rst_n                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_we_n                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cas_n                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_ras_n                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_odt                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cs_n                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cke                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_bank                                                                                                                                                                  ; 10    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_address                                                                                                                                                               ; 34    ; 0              ; 1            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|uaddr_cmd_datapath                                                                                                                                                                                       ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy|ureset                                                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0|umemphy                                                                                                                                                                                                          ; 279   ; 0              ; 5            ; 0              ; 177    ; 0               ; 0             ; 0               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; if0|p0                                                                                                                                                                                                                  ; 279   ; 13             ; 1            ; 13             ; 194    ; 13              ; 13            ; 13              ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; if0|pll0                                                                                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if0                                                                                                                                                                                                                     ; 108   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
