verilog画电路图（2个）

电路设计和分析（2个）

程序设计题：写verilog（2个）

主观论述题（1个）

详细步骤

前面错误 后面全错

# 2.1：

## 会写逻辑表达式，逻辑符号（掌握美日常用的）

如：0101_1010 高4位置1或0，用& | 

与：Y = A.B.C

或： Y = A+B+C

非： Y = A-

复合逻辑：

与非： Y = (A.B)-

或非： Y = (A+B)-

与或非 异或 同或（逻辑表达式展开）

电路图写出逻辑函数

逻辑函数画出电路图

# 2.2

根据真值表建立逻辑函数（一定要会）

波形图不管

公式定理 融入在大题考

德摩根定理一定会反复用

反函数（全部取反）和对偶函数（变量不会取反）

公式的化简（与或  与非 或与）： 有问题

掌握最小项：函数式转化成最小项

化成标准的与或式

化成标准的或与式

# 2.3

卡诺图化简（一定要会）

# 信息编码

进制转化

原码 补码 反码 移码

最大整数 最小整数 最大小数 最小小数

# Verilog

会写代码

电路图写verilog代码

verilog代码画出电路图

选择器 D触发器 74LS138 这些的符号要会画

多路选择器 分频器 

阻塞赋值 非阻塞赋值  （懂）

边沿触发非阻塞赋值会生成触发器

电平触发不会生成触发器

运算符号（右对齐）

# 组合逻辑电路

0、设定变量，ABC表示输入信号，Y表示输出信号

1、列真值表

2、写表达式化简

3、画逻辑电路图

## 常用的组合逻辑部件

译码器：74LS138，函数发生器

用译码器实现组合逻辑电路

用两片74LS138组合成4-16逻辑函数的发生器

八选一选择器：74LS151，函数发生器

利用图标符号实现逻辑函数.

# 时序逻辑电路

驱动方程，状态方程，输出方程

