$comment
	File created using the following command:
		vcd file Aula13.msim.vcd -direction
$end
$date
	Tue Oct 25 20:25:31 2022
$end
$version
	ModelSim Version 2020.1
$end
$timescale
	1ps
$end

$scope module aula13_vhd_vec_tst $end
$var wire 1 ! CLOCK_50 $end
$var wire 1 " OP_ULA $end
$var wire 1 # PC_OUT_req [31] $end
$var wire 1 $ PC_OUT_req [30] $end
$var wire 1 % PC_OUT_req [29] $end
$var wire 1 & PC_OUT_req [28] $end
$var wire 1 ' PC_OUT_req [27] $end
$var wire 1 ( PC_OUT_req [26] $end
$var wire 1 ) PC_OUT_req [25] $end
$var wire 1 * PC_OUT_req [24] $end
$var wire 1 + PC_OUT_req [23] $end
$var wire 1 , PC_OUT_req [22] $end
$var wire 1 - PC_OUT_req [21] $end
$var wire 1 . PC_OUT_req [20] $end
$var wire 1 / PC_OUT_req [19] $end
$var wire 1 0 PC_OUT_req [18] $end
$var wire 1 1 PC_OUT_req [17] $end
$var wire 1 2 PC_OUT_req [16] $end
$var wire 1 3 PC_OUT_req [15] $end
$var wire 1 4 PC_OUT_req [14] $end
$var wire 1 5 PC_OUT_req [13] $end
$var wire 1 6 PC_OUT_req [12] $end
$var wire 1 7 PC_OUT_req [11] $end
$var wire 1 8 PC_OUT_req [10] $end
$var wire 1 9 PC_OUT_req [9] $end
$var wire 1 : PC_OUT_req [8] $end
$var wire 1 ; PC_OUT_req [7] $end
$var wire 1 < PC_OUT_req [6] $end
$var wire 1 = PC_OUT_req [5] $end
$var wire 1 > PC_OUT_req [4] $end
$var wire 1 ? PC_OUT_req [3] $end
$var wire 1 @ PC_OUT_req [2] $end
$var wire 1 A PC_OUT_req [1] $end
$var wire 1 B PC_OUT_req [0] $end
$var wire 1 C UC [5] $end
$var wire 1 D UC [4] $end
$var wire 1 E UC [3] $end
$var wire 1 F UC [2] $end
$var wire 1 G UC [1] $end
$var wire 1 H UC [0] $end
$var wire 1 I ULA_OUT_req [31] $end
$var wire 1 J ULA_OUT_req [30] $end
$var wire 1 K ULA_OUT_req [29] $end
$var wire 1 L ULA_OUT_req [28] $end
$var wire 1 M ULA_OUT_req [27] $end
$var wire 1 N ULA_OUT_req [26] $end
$var wire 1 O ULA_OUT_req [25] $end
$var wire 1 P ULA_OUT_req [24] $end
$var wire 1 Q ULA_OUT_req [23] $end
$var wire 1 R ULA_OUT_req [22] $end
$var wire 1 S ULA_OUT_req [21] $end
$var wire 1 T ULA_OUT_req [20] $end
$var wire 1 U ULA_OUT_req [19] $end
$var wire 1 V ULA_OUT_req [18] $end
$var wire 1 W ULA_OUT_req [17] $end
$var wire 1 X ULA_OUT_req [16] $end
$var wire 1 Y ULA_OUT_req [15] $end
$var wire 1 Z ULA_OUT_req [14] $end
$var wire 1 [ ULA_OUT_req [13] $end
$var wire 1 \ ULA_OUT_req [12] $end
$var wire 1 ] ULA_OUT_req [11] $end
$var wire 1 ^ ULA_OUT_req [10] $end
$var wire 1 _ ULA_OUT_req [9] $end
$var wire 1 ` ULA_OUT_req [8] $end
$var wire 1 a ULA_OUT_req [7] $end
$var wire 1 b ULA_OUT_req [6] $end
$var wire 1 c ULA_OUT_req [5] $end
$var wire 1 d ULA_OUT_req [4] $end
$var wire 1 e ULA_OUT_req [3] $end
$var wire 1 f ULA_OUT_req [2] $end
$var wire 1 g ULA_OUT_req [1] $end
$var wire 1 h ULA_OUT_req [0] $end
$var wire 1 i WR_REG3 $end

$scope module i1 $end
$var wire 1 j gnd $end
$var wire 1 k vcc $end
$var wire 1 l unknown $end
$var wire 1 m devoe $end
$var wire 1 n devclrn $end
$var wire 1 o devpor $end
$var wire 1 p ww_devoe $end
$var wire 1 q ww_devclrn $end
$var wire 1 r ww_devpor $end
$var wire 1 s ww_CLOCK_50 $end
$var wire 1 t ww_OP_ULA $end
$var wire 1 u ww_WR_REG3 $end
$var wire 1 v ww_UC [5] $end
$var wire 1 w ww_UC [4] $end
$var wire 1 x ww_UC [3] $end
$var wire 1 y ww_UC [2] $end
$var wire 1 z ww_UC [1] $end
$var wire 1 { ww_UC [0] $end
$var wire 1 | ww_ULA_OUT_req [31] $end
$var wire 1 } ww_ULA_OUT_req [30] $end
$var wire 1 ~ ww_ULA_OUT_req [29] $end
$var wire 1 !! ww_ULA_OUT_req [28] $end
$var wire 1 "! ww_ULA_OUT_req [27] $end
$var wire 1 #! ww_ULA_OUT_req [26] $end
$var wire 1 $! ww_ULA_OUT_req [25] $end
$var wire 1 %! ww_ULA_OUT_req [24] $end
$var wire 1 &! ww_ULA_OUT_req [23] $end
$var wire 1 '! ww_ULA_OUT_req [22] $end
$var wire 1 (! ww_ULA_OUT_req [21] $end
$var wire 1 )! ww_ULA_OUT_req [20] $end
$var wire 1 *! ww_ULA_OUT_req [19] $end
$var wire 1 +! ww_ULA_OUT_req [18] $end
$var wire 1 ,! ww_ULA_OUT_req [17] $end
$var wire 1 -! ww_ULA_OUT_req [16] $end
$var wire 1 .! ww_ULA_OUT_req [15] $end
$var wire 1 /! ww_ULA_OUT_req [14] $end
$var wire 1 0! ww_ULA_OUT_req [13] $end
$var wire 1 1! ww_ULA_OUT_req [12] $end
$var wire 1 2! ww_ULA_OUT_req [11] $end
$var wire 1 3! ww_ULA_OUT_req [10] $end
$var wire 1 4! ww_ULA_OUT_req [9] $end
$var wire 1 5! ww_ULA_OUT_req [8] $end
$var wire 1 6! ww_ULA_OUT_req [7] $end
$var wire 1 7! ww_ULA_OUT_req [6] $end
$var wire 1 8! ww_ULA_OUT_req [5] $end
$var wire 1 9! ww_ULA_OUT_req [4] $end
$var wire 1 :! ww_ULA_OUT_req [3] $end
$var wire 1 ;! ww_ULA_OUT_req [2] $end
$var wire 1 <! ww_ULA_OUT_req [1] $end
$var wire 1 =! ww_ULA_OUT_req [0] $end
$var wire 1 >! ww_PC_OUT_req [31] $end
$var wire 1 ?! ww_PC_OUT_req [30] $end
$var wire 1 @! ww_PC_OUT_req [29] $end
$var wire 1 A! ww_PC_OUT_req [28] $end
$var wire 1 B! ww_PC_OUT_req [27] $end
$var wire 1 C! ww_PC_OUT_req [26] $end
$var wire 1 D! ww_PC_OUT_req [25] $end
$var wire 1 E! ww_PC_OUT_req [24] $end
$var wire 1 F! ww_PC_OUT_req [23] $end
$var wire 1 G! ww_PC_OUT_req [22] $end
$var wire 1 H! ww_PC_OUT_req [21] $end
$var wire 1 I! ww_PC_OUT_req [20] $end
$var wire 1 J! ww_PC_OUT_req [19] $end
$var wire 1 K! ww_PC_OUT_req [18] $end
$var wire 1 L! ww_PC_OUT_req [17] $end
$var wire 1 M! ww_PC_OUT_req [16] $end
$var wire 1 N! ww_PC_OUT_req [15] $end
$var wire 1 O! ww_PC_OUT_req [14] $end
$var wire 1 P! ww_PC_OUT_req [13] $end
$var wire 1 Q! ww_PC_OUT_req [12] $end
$var wire 1 R! ww_PC_OUT_req [11] $end
$var wire 1 S! ww_PC_OUT_req [10] $end
$var wire 1 T! ww_PC_OUT_req [9] $end
$var wire 1 U! ww_PC_OUT_req [8] $end
$var wire 1 V! ww_PC_OUT_req [7] $end
$var wire 1 W! ww_PC_OUT_req [6] $end
$var wire 1 X! ww_PC_OUT_req [5] $end
$var wire 1 Y! ww_PC_OUT_req [4] $end
$var wire 1 Z! ww_PC_OUT_req [3] $end
$var wire 1 [! ww_PC_OUT_req [2] $end
$var wire 1 \! ww_PC_OUT_req [1] $end
$var wire 1 ]! ww_PC_OUT_req [0] $end
$var wire 1 ^! \WR_REG3~input_o\ $end
$var wire 1 _! \UC[0]~output_o\ $end
$var wire 1 `! \UC[1]~output_o\ $end
$var wire 1 a! \UC[2]~output_o\ $end
$var wire 1 b! \UC[3]~output_o\ $end
$var wire 1 c! \UC[4]~output_o\ $end
$var wire 1 d! \UC[5]~output_o\ $end
$var wire 1 e! \ULA_OUT_req[0]~output_o\ $end
$var wire 1 f! \ULA_OUT_req[1]~output_o\ $end
$var wire 1 g! \ULA_OUT_req[2]~output_o\ $end
$var wire 1 h! \ULA_OUT_req[3]~output_o\ $end
$var wire 1 i! \ULA_OUT_req[4]~output_o\ $end
$var wire 1 j! \ULA_OUT_req[5]~output_o\ $end
$var wire 1 k! \ULA_OUT_req[6]~output_o\ $end
$var wire 1 l! \ULA_OUT_req[7]~output_o\ $end
$var wire 1 m! \ULA_OUT_req[8]~output_o\ $end
$var wire 1 n! \ULA_OUT_req[9]~output_o\ $end
$var wire 1 o! \ULA_OUT_req[10]~output_o\ $end
$var wire 1 p! \ULA_OUT_req[11]~output_o\ $end
$var wire 1 q! \ULA_OUT_req[12]~output_o\ $end
$var wire 1 r! \ULA_OUT_req[13]~output_o\ $end
$var wire 1 s! \ULA_OUT_req[14]~output_o\ $end
$var wire 1 t! \ULA_OUT_req[15]~output_o\ $end
$var wire 1 u! \ULA_OUT_req[16]~output_o\ $end
$var wire 1 v! \ULA_OUT_req[17]~output_o\ $end
$var wire 1 w! \ULA_OUT_req[18]~output_o\ $end
$var wire 1 x! \ULA_OUT_req[19]~output_o\ $end
$var wire 1 y! \ULA_OUT_req[20]~output_o\ $end
$var wire 1 z! \ULA_OUT_req[21]~output_o\ $end
$var wire 1 {! \ULA_OUT_req[22]~output_o\ $end
$var wire 1 |! \ULA_OUT_req[23]~output_o\ $end
$var wire 1 }! \ULA_OUT_req[24]~output_o\ $end
$var wire 1 ~! \ULA_OUT_req[25]~output_o\ $end
$var wire 1 !" \ULA_OUT_req[26]~output_o\ $end
$var wire 1 "" \ULA_OUT_req[27]~output_o\ $end
$var wire 1 #" \ULA_OUT_req[28]~output_o\ $end
$var wire 1 $" \ULA_OUT_req[29]~output_o\ $end
$var wire 1 %" \ULA_OUT_req[30]~output_o\ $end
$var wire 1 &" \ULA_OUT_req[31]~output_o\ $end
$var wire 1 '" \PC_OUT_req[0]~output_o\ $end
$var wire 1 (" \PC_OUT_req[1]~output_o\ $end
$var wire 1 )" \PC_OUT_req[2]~output_o\ $end
$var wire 1 *" \PC_OUT_req[3]~output_o\ $end
$var wire 1 +" \PC_OUT_req[4]~output_o\ $end
$var wire 1 ," \PC_OUT_req[5]~output_o\ $end
$var wire 1 -" \PC_OUT_req[6]~output_o\ $end
$var wire 1 ." \PC_OUT_req[7]~output_o\ $end
$var wire 1 /" \PC_OUT_req[8]~output_o\ $end
$var wire 1 0" \PC_OUT_req[9]~output_o\ $end
$var wire 1 1" \PC_OUT_req[10]~output_o\ $end
$var wire 1 2" \PC_OUT_req[11]~output_o\ $end
$var wire 1 3" \PC_OUT_req[12]~output_o\ $end
$var wire 1 4" \PC_OUT_req[13]~output_o\ $end
$var wire 1 5" \PC_OUT_req[14]~output_o\ $end
$var wire 1 6" \PC_OUT_req[15]~output_o\ $end
$var wire 1 7" \PC_OUT_req[16]~output_o\ $end
$var wire 1 8" \PC_OUT_req[17]~output_o\ $end
$var wire 1 9" \PC_OUT_req[18]~output_o\ $end
$var wire 1 :" \PC_OUT_req[19]~output_o\ $end
$var wire 1 ;" \PC_OUT_req[20]~output_o\ $end
$var wire 1 <" \PC_OUT_req[21]~output_o\ $end
$var wire 1 =" \PC_OUT_req[22]~output_o\ $end
$var wire 1 >" \PC_OUT_req[23]~output_o\ $end
$var wire 1 ?" \PC_OUT_req[24]~output_o\ $end
$var wire 1 @" \PC_OUT_req[25]~output_o\ $end
$var wire 1 A" \PC_OUT_req[26]~output_o\ $end
$var wire 1 B" \PC_OUT_req[27]~output_o\ $end
$var wire 1 C" \PC_OUT_req[28]~output_o\ $end
$var wire 1 D" \PC_OUT_req[29]~output_o\ $end
$var wire 1 E" \PC_OUT_req[30]~output_o\ $end
$var wire 1 F" \PC_OUT_req[31]~output_o\ $end
$var wire 1 G" \CLOCK_50~input_o\ $end
$var wire 1 H" \PC|DOUT[2]~0_combout\ $end
$var wire 1 I" \SOMA_PC|Add0~1_sumout\ $end
$var wire 1 J" \SOMA_PC|Add0~2\ $end
$var wire 1 K" \SOMA_PC|Add0~5_sumout\ $end
$var wire 1 L" \SOMA_PC|Add0~6\ $end
$var wire 1 M" \SOMA_PC|Add0~9_sumout\ $end
$var wire 1 N" \SOMA_PC|Add0~10\ $end
$var wire 1 O" \SOMA_PC|Add0~13_sumout\ $end
$var wire 1 P" \SOMA_PC|Add0~14\ $end
$var wire 1 Q" \SOMA_PC|Add0~17_sumout\ $end
$var wire 1 R" \ROM|memROM~0_combout\ $end
$var wire 1 S" \OP_ULA~input_o\ $end
$var wire 1 T" \ULA|Add0~130_cout\ $end
$var wire 1 U" \ULA|Add0~1_sumout\ $end
$var wire 1 V" \ULA|Add0~2\ $end
$var wire 1 W" \ULA|Add0~5_sumout\ $end
$var wire 1 X" \ULA|Add0~6\ $end
$var wire 1 Y" \ULA|Add0~9_sumout\ $end
$var wire 1 Z" \ULA|Add0~10\ $end
$var wire 1 [" \ULA|Add0~13_sumout\ $end
$var wire 1 \" \ULA|Add0~14\ $end
$var wire 1 ]" \ULA|Add0~17_sumout\ $end
$var wire 1 ^" \ULA|Add0~18\ $end
$var wire 1 _" \ULA|Add0~21_sumout\ $end
$var wire 1 `" \ULA|Add0~22\ $end
$var wire 1 a" \ULA|Add0~25_sumout\ $end
$var wire 1 b" \ULA|Add0~26\ $end
$var wire 1 c" \ULA|Add0~29_sumout\ $end
$var wire 1 d" \ULA|Add0~30\ $end
$var wire 1 e" \ULA|Add0~33_sumout\ $end
$var wire 1 f" \ULA|Add0~34\ $end
$var wire 1 g" \ULA|Add0~37_sumout\ $end
$var wire 1 h" \ULA|Add0~38\ $end
$var wire 1 i" \ULA|Add0~41_sumout\ $end
$var wire 1 j" \ULA|Add0~42\ $end
$var wire 1 k" \ULA|Add0~45_sumout\ $end
$var wire 1 l" \ULA|Add0~46\ $end
$var wire 1 m" \ULA|Add0~49_sumout\ $end
$var wire 1 n" \ULA|Add0~50\ $end
$var wire 1 o" \ULA|Add0~53_sumout\ $end
$var wire 1 p" \ULA|Add0~54\ $end
$var wire 1 q" \ULA|Add0~57_sumout\ $end
$var wire 1 r" \ULA|Add0~58\ $end
$var wire 1 s" \ULA|Add0~61_sumout\ $end
$var wire 1 t" \ULA|Add0~62\ $end
$var wire 1 u" \ULA|Add0~65_sumout\ $end
$var wire 1 v" \ULA|Add0~66\ $end
$var wire 1 w" \ULA|Add0~69_sumout\ $end
$var wire 1 x" \ULA|Add0~70\ $end
$var wire 1 y" \ULA|Add0~73_sumout\ $end
$var wire 1 z" \ULA|Add0~74\ $end
$var wire 1 {" \ULA|Add0~77_sumout\ $end
$var wire 1 |" \ULA|Add0~78\ $end
$var wire 1 }" \ULA|Add0~81_sumout\ $end
$var wire 1 ~" \ULA|Add0~82\ $end
$var wire 1 !# \ULA|Add0~85_sumout\ $end
$var wire 1 "# \ULA|Add0~86\ $end
$var wire 1 ## \ULA|Add0~89_sumout\ $end
$var wire 1 $# \ULA|Add0~90\ $end
$var wire 1 %# \ULA|Add0~93_sumout\ $end
$var wire 1 &# \ULA|Add0~94\ $end
$var wire 1 '# \ULA|Add0~97_sumout\ $end
$var wire 1 (# \ULA|Add0~98\ $end
$var wire 1 )# \ULA|Add0~101_sumout\ $end
$var wire 1 *# \ULA|Add0~102\ $end
$var wire 1 +# \ULA|Add0~105_sumout\ $end
$var wire 1 ,# \ULA|Add0~106\ $end
$var wire 1 -# \ULA|Add0~109_sumout\ $end
$var wire 1 .# \ULA|Add0~110\ $end
$var wire 1 /# \ULA|Add0~113_sumout\ $end
$var wire 1 0# \ULA|Add0~114\ $end
$var wire 1 1# \ULA|Add0~117_sumout\ $end
$var wire 1 2# \ULA|Add0~118\ $end
$var wire 1 3# \ULA|Add0~121_sumout\ $end
$var wire 1 4# \ULA|Add0~122\ $end
$var wire 1 5# \ULA|Add0~125_sumout\ $end
$var wire 1 6# \SOMA_PC|Add0~18\ $end
$var wire 1 7# \SOMA_PC|Add0~21_sumout\ $end
$var wire 1 8# \SOMA_PC|Add0~22\ $end
$var wire 1 9# \SOMA_PC|Add0~25_sumout\ $end
$var wire 1 :# \SOMA_PC|Add0~26\ $end
$var wire 1 ;# \SOMA_PC|Add0~29_sumout\ $end
$var wire 1 <# \SOMA_PC|Add0~30\ $end
$var wire 1 =# \SOMA_PC|Add0~33_sumout\ $end
$var wire 1 ># \SOMA_PC|Add0~34\ $end
$var wire 1 ?# \SOMA_PC|Add0~37_sumout\ $end
$var wire 1 @# \SOMA_PC|Add0~38\ $end
$var wire 1 A# \SOMA_PC|Add0~41_sumout\ $end
$var wire 1 B# \SOMA_PC|Add0~42\ $end
$var wire 1 C# \SOMA_PC|Add0~45_sumout\ $end
$var wire 1 D# \SOMA_PC|Add0~46\ $end
$var wire 1 E# \SOMA_PC|Add0~49_sumout\ $end
$var wire 1 F# \SOMA_PC|Add0~50\ $end
$var wire 1 G# \SOMA_PC|Add0~53_sumout\ $end
$var wire 1 H# \SOMA_PC|Add0~54\ $end
$var wire 1 I# \SOMA_PC|Add0~57_sumout\ $end
$var wire 1 J# \SOMA_PC|Add0~58\ $end
$var wire 1 K# \SOMA_PC|Add0~61_sumout\ $end
$var wire 1 L# \SOMA_PC|Add0~62\ $end
$var wire 1 M# \SOMA_PC|Add0~65_sumout\ $end
$var wire 1 N# \SOMA_PC|Add0~66\ $end
$var wire 1 O# \SOMA_PC|Add0~69_sumout\ $end
$var wire 1 P# \SOMA_PC|Add0~70\ $end
$var wire 1 Q# \SOMA_PC|Add0~73_sumout\ $end
$var wire 1 R# \SOMA_PC|Add0~74\ $end
$var wire 1 S# \SOMA_PC|Add0~77_sumout\ $end
$var wire 1 T# \SOMA_PC|Add0~78\ $end
$var wire 1 U# \SOMA_PC|Add0~81_sumout\ $end
$var wire 1 V# \SOMA_PC|Add0~82\ $end
$var wire 1 W# \SOMA_PC|Add0~85_sumout\ $end
$var wire 1 X# \SOMA_PC|Add0~86\ $end
$var wire 1 Y# \SOMA_PC|Add0~89_sumout\ $end
$var wire 1 Z# \SOMA_PC|Add0~90\ $end
$var wire 1 [# \SOMA_PC|Add0~93_sumout\ $end
$var wire 1 \# \SOMA_PC|Add0~94\ $end
$var wire 1 ]# \SOMA_PC|Add0~97_sumout\ $end
$var wire 1 ^# \SOMA_PC|Add0~98\ $end
$var wire 1 _# \SOMA_PC|Add0~101_sumout\ $end
$var wire 1 `# \SOMA_PC|Add0~102\ $end
$var wire 1 a# \SOMA_PC|Add0~105_sumout\ $end
$var wire 1 b# \SOMA_PC|Add0~106\ $end
$var wire 1 c# \SOMA_PC|Add0~109_sumout\ $end
$var wire 1 d# \SOMA_PC|Add0~110\ $end
$var wire 1 e# \SOMA_PC|Add0~113_sumout\ $end
$var wire 1 f# \PC|DOUT\ [31] $end
$var wire 1 g# \PC|DOUT\ [30] $end
$var wire 1 h# \PC|DOUT\ [29] $end
$var wire 1 i# \PC|DOUT\ [28] $end
$var wire 1 j# \PC|DOUT\ [27] $end
$var wire 1 k# \PC|DOUT\ [26] $end
$var wire 1 l# \PC|DOUT\ [25] $end
$var wire 1 m# \PC|DOUT\ [24] $end
$var wire 1 n# \PC|DOUT\ [23] $end
$var wire 1 o# \PC|DOUT\ [22] $end
$var wire 1 p# \PC|DOUT\ [21] $end
$var wire 1 q# \PC|DOUT\ [20] $end
$var wire 1 r# \PC|DOUT\ [19] $end
$var wire 1 s# \PC|DOUT\ [18] $end
$var wire 1 t# \PC|DOUT\ [17] $end
$var wire 1 u# \PC|DOUT\ [16] $end
$var wire 1 v# \PC|DOUT\ [15] $end
$var wire 1 w# \PC|DOUT\ [14] $end
$var wire 1 x# \PC|DOUT\ [13] $end
$var wire 1 y# \PC|DOUT\ [12] $end
$var wire 1 z# \PC|DOUT\ [11] $end
$var wire 1 {# \PC|DOUT\ [10] $end
$var wire 1 |# \PC|DOUT\ [9] $end
$var wire 1 }# \PC|DOUT\ [8] $end
$var wire 1 ~# \PC|DOUT\ [7] $end
$var wire 1 !$ \PC|DOUT\ [6] $end
$var wire 1 "$ \PC|DOUT\ [5] $end
$var wire 1 #$ \PC|DOUT\ [4] $end
$var wire 1 $$ \PC|DOUT\ [3] $end
$var wire 1 %$ \PC|DOUT\ [2] $end
$var wire 1 &$ \PC|DOUT\ [1] $end
$var wire 1 '$ \PC|DOUT\ [0] $end
$var wire 1 ($ \ALT_INV_OP_ULA~input_o\ $end
$var wire 1 )$ \ROM|ALT_INV_memROM~0_combout\ $end
$var wire 1 *$ \PC|ALT_INV_DOUT\ [31] $end
$var wire 1 +$ \PC|ALT_INV_DOUT\ [30] $end
$var wire 1 ,$ \PC|ALT_INV_DOUT\ [29] $end
$var wire 1 -$ \PC|ALT_INV_DOUT\ [28] $end
$var wire 1 .$ \PC|ALT_INV_DOUT\ [27] $end
$var wire 1 /$ \PC|ALT_INV_DOUT\ [26] $end
$var wire 1 0$ \PC|ALT_INV_DOUT\ [25] $end
$var wire 1 1$ \PC|ALT_INV_DOUT\ [24] $end
$var wire 1 2$ \PC|ALT_INV_DOUT\ [23] $end
$var wire 1 3$ \PC|ALT_INV_DOUT\ [22] $end
$var wire 1 4$ \PC|ALT_INV_DOUT\ [21] $end
$var wire 1 5$ \PC|ALT_INV_DOUT\ [20] $end
$var wire 1 6$ \PC|ALT_INV_DOUT\ [19] $end
$var wire 1 7$ \PC|ALT_INV_DOUT\ [18] $end
$var wire 1 8$ \PC|ALT_INV_DOUT\ [17] $end
$var wire 1 9$ \PC|ALT_INV_DOUT\ [16] $end
$var wire 1 :$ \PC|ALT_INV_DOUT\ [15] $end
$var wire 1 ;$ \PC|ALT_INV_DOUT\ [14] $end
$var wire 1 <$ \PC|ALT_INV_DOUT\ [13] $end
$var wire 1 =$ \PC|ALT_INV_DOUT\ [12] $end
$var wire 1 >$ \PC|ALT_INV_DOUT\ [11] $end
$var wire 1 ?$ \PC|ALT_INV_DOUT\ [10] $end
$var wire 1 @$ \PC|ALT_INV_DOUT\ [9] $end
$var wire 1 A$ \PC|ALT_INV_DOUT\ [8] $end
$var wire 1 B$ \PC|ALT_INV_DOUT\ [7] $end
$var wire 1 C$ \PC|ALT_INV_DOUT\ [6] $end
$var wire 1 D$ \PC|ALT_INV_DOUT\ [5] $end
$var wire 1 E$ \PC|ALT_INV_DOUT\ [4] $end
$var wire 1 F$ \PC|ALT_INV_DOUT\ [3] $end
$var wire 1 G$ \PC|ALT_INV_DOUT\ [2] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0!
1"
0i
0j
1k
xl
1m
1n
1o
1p
1q
1r
0s
1t
0u
0^!
0_!
0`!
0a!
0b!
0c!
0d!
1e!
0f!
1g!
0h!
1i!
0j!
0k!
0l!
0m!
0n!
0o!
0p!
0q!
0r!
0s!
0t!
0u!
0v!
0w!
0x!
0y!
0z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
00"
01"
02"
03"
04"
05"
06"
07"
08"
09"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
0B"
0C"
0D"
0E"
0F"
0G"
1H"
0I"
0J"
0K"
0L"
0M"
0N"
0O"
0P"
0Q"
1R"
1S"
0T"
1U"
0V"
0W"
1X"
1Y"
0Z"
0["
1\"
1]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
0e"
0f"
0g"
0h"
0i"
0j"
0k"
0l"
0m"
0n"
0o"
0p"
0q"
0r"
0s"
0t"
0u"
0v"
0w"
0x"
0y"
0z"
0{"
0|"
0}"
0~"
0!#
0"#
0##
0$#
0%#
0&#
0'#
0(#
0)#
0*#
0+#
0,#
0-#
0.#
0/#
00#
01#
02#
03#
04#
05#
06#
07#
08#
09#
0:#
0;#
0<#
0=#
0>#
0?#
0@#
0A#
0B#
0C#
0D#
0E#
0F#
0G#
0H#
0I#
0J#
0K#
0L#
0M#
0N#
0O#
0P#
0Q#
0R#
0S#
0T#
0U#
0V#
0W#
0X#
0Y#
0Z#
0[#
0\#
0]#
0^#
0_#
0`#
0a#
0b#
0c#
0d#
0e#
0($
0)$
0v
0w
0x
0y
0z
0{
0|
0}
0~
0!!
0"!
0#!
0$!
0%!
0&!
0'!
0(!
0)!
0*!
0+!
0,!
0-!
0.!
0/!
00!
01!
02!
03!
04!
05!
06!
07!
08!
19!
0:!
1;!
0<!
1=!
0>!
0?!
0@!
0A!
0B!
0C!
0D!
0E!
0F!
0G!
0H!
0I!
0J!
0K!
0L!
0M!
0N!
0O!
0P!
0Q!
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0f#
0g#
0h#
0i#
0j#
0k#
0l#
0m#
0n#
0o#
0p#
0q#
0r#
0s#
0t#
0u#
0v#
0w#
0x#
0y#
0z#
0{#
0|#
0}#
0~#
0!$
0"$
0#$
0$$
0%$
x&$
x'$
1*$
1+$
1,$
1-$
1.$
1/$
10$
11$
12$
13$
14$
15$
16$
17$
18$
19$
1:$
1;$
1<$
1=$
1>$
1?$
1@$
1A$
1B$
1C$
1D$
1E$
1F$
1G$
0#
0$
0%
0&
0'
0(
0)
0*
0+
0,
0-
0.
0/
00
01
02
03
04
05
06
07
08
09
0:
0;
0<
0=
0>
0?
0@
0A
0B
0C
0D
0E
0F
0G
0H
0I
0J
0K
0L
0M
0N
0O
0P
0Q
0R
0S
0T
0U
0V
0W
0X
0Y
0Z
0[
0\
0]
0^
0_
0`
0a
0b
0c
1d
0e
1f
0g
1h
$end
#10000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#20000
0!
0"
0s
0t
0S"
0G"
1($
1T"
0U"
1V"
1W"
0X"
0Y"
1Z"
1["
0\"
0]"
1^"
1_"
1a"
1c"
1e"
1g"
1i"
1k"
1m"
1o"
1q"
1s"
1u"
1w"
1y"
1{"
1}"
1!#
1##
1%#
1'#
1)#
1+#
1-#
1/#
11#
13#
15#
0_"
1`"
1]"
0^"
0["
1\"
1Y"
0Z"
0W"
1X"
1U"
0Y"
1Z"
1["
0\"
0]"
1^"
1_"
0`"
0a"
1b"
1&"
1%"
1$"
1#"
1""
1!"
1~!
1}!
1|!
1{!
1z!
1y!
1x!
1w!
1v!
1u!
1t!
1s!
1r!
1q!
1p!
1o!
1n!
1m!
1l!
1k!
1j!
0i!
1h!
0g!
1f!
0e!
0c"
1d"
1a"
0b"
0_"
1`"
1]"
0^"
0["
1\"
1|
1}
1~
1!!
1"!
1#!
1$!
1%!
1&!
1'!
1(!
1)!
1*!
1+!
1,!
1-!
1.!
1/!
10!
11!
12!
13!
14!
15!
16!
17!
18!
09!
1:!
0;!
1<!
0=!
1e!
0f!
1g!
0h!
1i!
0j!
0h
1g
0f
1e
0d
1c
1b
1a
1`
1_
1^
1]
1\
1[
1Z
1Y
1X
1W
1V
1U
1T
1S
1R
1Q
1P
1O
1N
1M
1L
1K
1J
1I
0]"
1^"
1_"
0`"
0a"
1b"
1c"
0d"
0e"
1f"
1=!
0<!
1;!
0:!
19!
08!
0k!
1j!
0i!
1h!
0g!
1h
0g
1f
0e
1d
0c
0g"
1h"
1e"
0f"
0c"
1d"
1a"
0b"
0_"
1`"
07!
18!
09!
1:!
0;!
0h!
1i!
0j!
1k!
0l!
0f
1e
0d
1c
0b
0a"
1b"
1c"
0d"
0e"
1f"
1g"
0h"
0i"
1j"
0:!
19!
08!
17!
06!
0m!
1l!
0k!
1j!
0i!
0e
1d
0c
1b
0a
0k"
1l"
1i"
0j"
0g"
1h"
1e"
0f"
0c"
1d"
05!
16!
07!
18!
09!
0j!
1k!
0l!
1m!
0n!
0d
1c
0b
1a
0`
0e"
1f"
1g"
0h"
0i"
1j"
1k"
0l"
0m"
1n"
08!
17!
06!
15!
04!
0o!
1n!
0m!
1l!
0k!
0c
1b
0a
1`
0_
0o"
1p"
1m"
0n"
0k"
1l"
1i"
0j"
0g"
1h"
03!
14!
05!
16!
07!
0l!
1m!
0n!
1o!
0p!
0b
1a
0`
1_
0^
0i"
1j"
1k"
0l"
0m"
1n"
1o"
0p"
0q"
1r"
06!
15!
04!
13!
02!
0q!
1p!
0o!
1n!
0m!
0a
1`
0_
1^
0]
0s"
1t"
1q"
0r"
0o"
1p"
1m"
0n"
0k"
1l"
01!
12!
03!
14!
05!
0n!
1o!
0p!
1q!
0r!
0`
1_
0^
1]
0\
0m"
1n"
1o"
0p"
0q"
1r"
1s"
0t"
0u"
1v"
04!
13!
02!
11!
00!
0s!
1r!
0q!
1p!
0o!
0_
1^
0]
1\
0[
0w"
1x"
1u"
0v"
0s"
1t"
1q"
0r"
0o"
1p"
0/!
10!
01!
12!
03!
0p!
1q!
0r!
1s!
0t!
0^
1]
0\
1[
0Z
0q"
1r"
1s"
0t"
0u"
1v"
1w"
0x"
0y"
1z"
02!
11!
00!
1/!
0.!
0u!
1t!
0s!
1r!
0q!
0]
1\
0[
1Z
0Y
0{"
1|"
1y"
0z"
0w"
1x"
1u"
0v"
0s"
1t"
0-!
1.!
0/!
10!
01!
0r!
1s!
0t!
1u!
0v!
0\
1[
0Z
1Y
0X
0u"
1v"
1w"
0x"
0y"
1z"
1{"
0|"
0}"
1~"
00!
1/!
0.!
1-!
0,!
0w!
1v!
0u!
1t!
0s!
0[
1Z
0Y
1X
0W
0!#
1"#
1}"
0~"
0{"
1|"
1y"
0z"
0w"
1x"
0+!
1,!
0-!
1.!
0/!
0t!
1u!
0v!
1w!
0x!
0Z
1Y
0X
1W
0V
0y"
1z"
1{"
0|"
0}"
1~"
1!#
0"#
0##
1$#
0.!
1-!
0,!
1+!
0*!
0y!
1x!
0w!
1v!
0u!
0Y
1X
0W
1V
0U
0%#
1&#
1##
0$#
0!#
1"#
1}"
0~"
0{"
1|"
0)!
1*!
0+!
1,!
0-!
0v!
1w!
0x!
1y!
0z!
0X
1W
0V
1U
0T
0}"
1~"
1!#
0"#
0##
1$#
1%#
0&#
0'#
1(#
0,!
1+!
0*!
1)!
0(!
0{!
1z!
0y!
1x!
0w!
0W
1V
0U
1T
0S
0)#
1*#
1'#
0(#
0%#
1&#
1##
0$#
0!#
1"#
0'!
1(!
0)!
1*!
0+!
0x!
1y!
0z!
1{!
0|!
0V
1U
0T
1S
0R
0##
1$#
1%#
0&#
0'#
1(#
1)#
0*#
0+#
1,#
0*!
1)!
0(!
1'!
0&!
0}!
1|!
0{!
1z!
0y!
0U
1T
0S
1R
0Q
0-#
1.#
1+#
0,#
0)#
1*#
1'#
0(#
0%#
1&#
0%!
1&!
0'!
1(!
0)!
0z!
1{!
0|!
1}!
0~!
0T
1S
0R
1Q
0P
0'#
1(#
1)#
0*#
0+#
1,#
1-#
0.#
0/#
10#
0(!
1'!
0&!
1%!
0$!
0!"
1~!
0}!
1|!
0{!
0S
1R
0Q
1P
0O
01#
12#
1/#
00#
0-#
1.#
1+#
0,#
0)#
1*#
0#!
1$!
0%!
1&!
0'!
0|!
1}!
0~!
1!"
0""
0R
1Q
0P
1O
0N
0+#
1,#
1-#
0.#
0/#
10#
11#
02#
03#
14#
0&!
1%!
0$!
1#!
0"!
0#"
1""
0!"
1~!
0}!
0Q
1P
0O
1N
0M
05#
13#
04#
01#
12#
1/#
00#
0-#
1.#
0!!
1"!
0#!
1$!
0%!
0~!
1!"
0""
1#"
0$"
0P
1O
0N
1M
0L
0/#
10#
11#
02#
03#
14#
15#
0$!
1#!
0"!
1!!
0~
0%"
1$"
0#"
1""
0!"
0O
1N
0M
1L
0K
05#
13#
04#
01#
12#
0}
1~
0!!
1"!
0#!
0""
1#"
0$"
1%"
0&"
0N
1M
0L
1K
0J
03#
14#
15#
0"!
1!!
0~
1}
0|
1&"
0%"
1$"
0#"
0M
1L
0K
1J
0I
05#
1|
0}
1~
0!!
0$"
1%"
0&"
0L
1K
0J
1I
0~
1}
0|
1&"
0%"
0K
1J
0I
1|
0}
0&"
0J
1I
0|
0I
#30000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
0R"
1)$
1*"
0)"
0U"
1Z!
0[!
0@
1?
0e!
0=!
0h
#40000
0!
0s
0G"
#50000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
1K"
1[!
1@
#60000
0!
0s
0G"
#70000
1!
1s
1G"
0%$
0$$
1#$
0E$
1F$
1G$
1H"
0J"
0K"
1L"
1+"
0*"
0)"
1M"
1K"
0L"
1Y!
0Z!
0[!
0M"
0@
0?
1>
#80000
0!
0s
0G"
#90000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#100000
0!
0s
0G"
#110000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#120000
0!
0s
0G"
#130000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
0K"
1L"
1[!
1M"
1@
#140000
0!
0s
0G"
#150000
1!
1s
1G"
0%$
0$$
0#$
1"$
0D$
1E$
1F$
1G$
1H"
0J"
1K"
0L"
0M"
1N"
1,"
0+"
0*"
0)"
1O"
1M"
0N"
0K"
1X!
0Y!
0Z!
0[!
0O"
0@
0?
0>
1=
#160000
0!
0s
0G"
#170000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#180000
0!
0s
0G"
#190000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#200000
0!
0s
0G"
#210000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
1K"
1[!
1@
#220000
0!
0s
0G"
#230000
1!
1s
1G"
0%$
0$$
1#$
0E$
1F$
1G$
1H"
0J"
0K"
1L"
1+"
0*"
0)"
0M"
1N"
1K"
0L"
1Y!
0Z!
0[!
1M"
0N"
1O"
0@
0?
1>
0O"
#240000
0!
0s
0G"
#250000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#260000
0!
0s
0G"
#270000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#280000
0!
0s
0G"
#290000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
0K"
1L"
1[!
0M"
1N"
1@
1O"
#300000
0!
0s
0G"
#310000
1!
1s
1G"
0%$
0$$
0#$
0"$
1!$
0C$
1D$
1E$
1F$
1G$
1H"
0J"
1K"
0L"
1M"
0N"
0O"
1P"
1-"
0,"
0+"
0*"
0)"
1Q"
1O"
0P"
0M"
0K"
1W!
0X!
0Y!
0Z!
0[!
0Q"
0@
0?
0>
0=
1<
#320000
0!
0s
0G"
#330000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#340000
0!
0s
0G"
#350000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#360000
0!
0s
0G"
#370000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
1K"
1[!
1@
#380000
0!
0s
0G"
#390000
1!
1s
1G"
0%$
0$$
1#$
0E$
1F$
1G$
1H"
0J"
0K"
1L"
1+"
0*"
0)"
1M"
1K"
0L"
1Y!
0Z!
0[!
0M"
0@
0?
1>
#400000
0!
0s
0G"
#410000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#420000
0!
0s
0G"
#430000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#440000
0!
0s
0G"
#450000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
0K"
1L"
1[!
1M"
1@
#460000
0!
0s
0G"
#470000
1!
1s
1G"
0%$
0$$
0#$
1"$
0D$
1E$
1F$
1G$
1H"
0J"
1K"
0L"
0M"
1N"
1,"
0+"
0*"
0)"
0O"
1P"
1M"
0N"
0K"
1X!
0Y!
0Z!
0[!
1O"
0P"
1Q"
0@
0?
0>
1=
0Q"
#480000
0!
0s
0G"
#490000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#500000
0!
0s
0G"
#510000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#520000
0!
0s
0G"
#530000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
1K"
1[!
1@
#540000
0!
0s
0G"
#550000
1!
1s
1G"
0%$
0$$
1#$
0E$
1F$
1G$
1H"
0J"
0K"
1L"
1+"
0*"
0)"
0M"
1N"
1K"
0L"
1Y!
0Z!
0[!
1M"
0N"
0O"
1P"
0@
0?
1>
1Q"
1O"
0P"
0Q"
#560000
0!
0s
0G"
#570000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#580000
0!
0s
0G"
#590000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#600000
0!
0s
0G"
#610000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
0K"
1L"
1[!
0M"
1N"
1@
0O"
1P"
1Q"
#620000
0!
0s
0G"
#630000
1!
1s
1G"
0%$
0$$
0#$
0"$
0!$
1~#
0B$
1C$
1D$
1E$
1F$
1G$
1H"
0J"
1K"
0L"
1M"
0N"
1O"
0P"
0Q"
16#
1."
0-"
0,"
0+"
0*"
0)"
17#
1Q"
06#
0O"
0M"
0K"
1V!
0W!
0X!
0Y!
0Z!
0[!
07#
0@
0?
0>
0=
0<
1;
#640000
0!
0s
0G"
#650000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#660000
0!
0s
0G"
#670000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#680000
0!
0s
0G"
#690000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
1K"
1[!
1@
#700000
0!
0s
0G"
#710000
1!
1s
1G"
0%$
0$$
1#$
0E$
1F$
1G$
1H"
0J"
0K"
1L"
1+"
0*"
0)"
1M"
1K"
0L"
1Y!
0Z!
0[!
0M"
0@
0?
1>
#720000
0!
0s
0G"
#730000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#740000
0!
0s
0G"
#750000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#760000
0!
0s
0G"
#770000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
0K"
1L"
1[!
1M"
1@
#780000
0!
0s
0G"
#790000
1!
1s
1G"
0%$
0$$
0#$
1"$
0D$
1E$
1F$
1G$
1H"
0J"
1K"
0L"
0M"
1N"
1,"
0+"
0*"
0)"
1O"
1M"
0N"
0K"
1X!
0Y!
0Z!
0[!
0O"
0@
0?
0>
1=
#800000
0!
0s
0G"
#810000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#820000
0!
0s
0G"
#830000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#840000
0!
0s
0G"
#850000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
1K"
1[!
1@
#860000
0!
0s
0G"
#870000
1!
1s
1G"
0%$
0$$
1#$
0E$
1F$
1G$
1H"
0J"
0K"
1L"
1+"
0*"
0)"
0M"
1N"
1K"
0L"
1Y!
0Z!
0[!
1M"
0N"
1O"
0@
0?
1>
0O"
#880000
0!
0s
0G"
#890000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#900000
0!
0s
0G"
#910000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#920000
0!
0s
0G"
#930000
1!
1s
1G"
1%$
0G$
0H"
0I"
1J"
1)"
0K"
1L"
1[!
0M"
1N"
1@
1O"
#940000
0!
0s
0G"
#950000
1!
1s
1G"
0%$
0$$
0#$
0"$
1!$
0C$
1D$
1E$
1F$
1G$
1H"
0J"
1K"
0L"
1M"
0N"
0O"
1P"
1-"
0,"
0+"
0*"
0)"
0Q"
16#
1O"
0P"
0M"
0K"
1W!
0X!
0Y!
0Z!
0[!
1Q"
06#
17#
0@
0?
0>
0=
1<
07#
#960000
0!
0s
0G"
#970000
1!
1s
1G"
1%$
0G$
0H"
1I"
1)"
1[!
1@
#980000
0!
0s
0G"
#990000
1!
1s
1G"
0%$
1$$
0F$
1G$
1H"
1*"
0)"
1Z!
0[!
0@
1?
#1000000
