xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Alu.ngc Alu_synthesis.v 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
xst -intstyle ise -ifn "C:/ISE P N/UnidadLogicaAritmetica/Alu.xst" -ofn "C:/ISE P N/UnidadLogicaAritmetica/Alu.syr" 
