Objetivo
Implementar una arquitectura de procesador RISC-V con diseÃ±o de ciclo Ãºnico (single-cycle) en Verilog, integrando todos los bloques funcionales necesarios, verificando su comportamiento mediante simulaciÃ³n y analizando su funcionamiento instrucciÃ³n por instrucciÃ³n.

ğŸ› ï¸ Requerimientos
Conocimientos bÃ¡sicos de arquitectura de computadores (etapas de ejecuciÃ³n de instrucciones).

Familiaridad con el conjunto de instrucciones RISC-V RV32I.

Conocimientos en diseÃ±o digital con Verilog.

Herramientas recomendadas: ModelSim, Quartus.

ğŸ§© Bloques funcionales requeridos
Debes implementar los siguientes mÃ³dulos en Verilog, de forma estructurada:

MÃ³dulo	FunciÃ³n principal
ProgramCounter	Mantiene la direcciÃ³n de la instrucciÃ³n actual.
InstructionMemory	Memoria ROM que almacena el conjunto de instrucciones del programa.
RegisterFile	Banco de registros (32 registros de 32 bits), con dos lecturas y una escritura.
ImmediateGenerator	Extrae e interpreta los campos inmediatos segÃºn el tipo de instrucciÃ³n (I, S, Bâ€¦).
ALUControl	Genera la seÃ±al de operaciÃ³n de la ALU a partir de la instrucciÃ³n.
ALU	Unidad lÃ³gica-aritmÃ©tica que ejecuta operaciones segÃºn la instrucciÃ³n.
ControlUnit	Genera seÃ±ales de control globales segÃºn el opcode.
DataMemory	Memoria RAM para operaciones de carga/almacenamiento.
Mux (multiplexores)	Permiten seleccionar entradas hacia la ALU o direcciones.
Adder	Suma de direcciones para el cÃ¡lculo del siguiente PC.
BranchComparator	Compara registros para instrucciones de salto condicional.
ğŸ“‚ Estructura del proyecto (sugerida)
/riscv_single_cycle/ â”‚ â”œâ”€â”€ src/ â”‚ â”œâ”€â”€ top.v â† MÃ³dulo principal (interconexiÃ³n de todos los bloques) â”‚ â”œâ”€â”€ program_counter.v â”‚ â”œâ”€â”€ instruction_memory.v â”‚ â”œâ”€â”€ control_unit.v â”‚ â”œâ”€â”€ register_file.v â”‚ â”œâ”€â”€ alu.v â”‚ â”œâ”€â”€ alu_control.v â”‚ â”œâ”€â”€ immediate_generator.v â”‚ â”œâ”€â”€ data_memory.v â”‚ â”œâ”€â”€ mux.v â”‚ â”œâ”€â”€ branch_comparator.v â”‚ â””â”€â”€ adder.v â”‚ â”œâ”€â”€ testbench/ â”‚ â””â”€â”€ top_tb.v â† Testbench para simular â”‚ â”œâ”€â”€ program/ â”‚ â””â”€â”€ test_program.mem â†
CÃ³digo ensamblado para ejecutar
ğŸ“‘ Instrucciones de desarrollo
DiseÃ±ar cada mÃ³dulo por separado. Verifica su funcionamiento mediante mÃ³dulos de prueba individuales (unit testing).

Conectar todos los bloques en el mÃ³dulo principal top.v, respetando el camino de datos tÃ­pico de una arquitectura de un solo ciclo.

Cargar el programa de prueba en la memoria de instrucciones (.mem en formato hexadecimal o binario).

Simular el procesador completo con el testbench top_tb.v. Observa seÃ±ales clave: PC, instruction, ALUResult, RegWrite, MemRead, MemWrite, Branch, etc.

Verificar ejecuciÃ³n correcta de instrucciones: operaciones aritmÃ©ticas, carga/almacenamiento (lw, sw), ramas (beq, bne) y saltos (jal, jalr).
