---
layout: default
title: "経験要約 / Career Summary"
description: "半導体・制御・インクジェット・教育の横断経験をまとめたキャリアサマリ"
---

---

# 🛠️ 経験要約 / Career Summary

[![Samizo-AITL ポータルサイトに戻る](https://img.shields.io/badge/Samizo--AITL%20ポータルサイトに戻る-brightgreen)](https://samizo-aitl.github.io/)

三溝真一は、**制御理論・電磁界解析** から **半導体デバイス開発**、**PZTアクチュエータ**、  
**PrecisionCoreプリントヘッド製品化** に至るまで、  
**「技術 → 仕組み → 教育」へと連続的に深化してきた技術者**です。  

*Shinichi Samizo is an engineer who has continuously deepened his expertise from **control theory & electromagnetic analysis**, through **semiconductor device development** and **PZT actuators**, to the **commercialization of PrecisionCore printheads**, evolving from **technology → systems → education**.*

---

## 📘 フェーズ別キャリア / Career Phases

### ⚡ 第0フェーズ｜制御設計・電磁界解析（1994〜1997）
- 学部4年で **MATLAB / Simulink 制御設計** を経験。  
  [📘 デジタル H∞ 制御](https://samizo-aitl.github.io/EduController/part04_digital/theory/06_digital_hinf_control.html)  
  *Experienced control design with MATLAB/Simulink as an undergraduate.*

- 大学院では **電磁界解析** に従事。  
  **エピソード：薄膜マイクロリアクトル解析（1996–1997年）**  
  フェライト磁性体 + Alスパイラルコイル構造を用いたDC-DCコンバータ用リアクトルを解析。  
  **500kHz〜1MHz領域でのQ値損失とAl/Cu選定指針** を提示。  
  [🔬 Thin-Film Microreactor 1996](https://samizo-aitl.github.io/Edusemi-Plus/archive/in1996/thinfilm_microreactor/)  
  *Graduate research in EM field analysis, focusing on thin-film microreactors for DC-DC converters.*

---

### 💾 第1フェーズ｜半導体デバイス開発（1997〜2006）
- **1997年**：セイコーエプソン入社。  
  **0.35〜0.18μm世代のロジック・メモリ・高耐圧プロセス統合** を担当。  
  *Joined Seiko Epson in 1997, engaged in **logic, memory, and HV process integration**.*

- **DRAM/VSRAM 技術アーカイブ**  
  0.25µm DRAM 量産立ち上げ（1998年）および VSRAM 量産立ち上げ（2001年）に参画。  
  **プロセス立上げ・不良解析・歩留改善** を推進。  
  [📎 DRAM/VSRAM 技術アーカイブ](https://samizo-aitl.github.io/Edusemi-Plus/archive/paper/dram_vsram/)  
  *Participated in ramp-up of 0.25µm DRAM (1998) and VSRAM (2001): process setup, defect analysis, yield improvement.*

- **高耐圧混載技術（30Vトランジスタ）** を開発し、a-TFT駆動ICへ実用化。  
  - [⚙️ 0.18μm CMOS Mixed-Voltage Process](https://samizo-aitl.github.io/Edusemi-v4x/chapter3_process_evolution/docs/0.18um_1.8V_3.3V_5V)  
    *Developed HV embedded technology applied to a-TFT driver ICs.*  
  - [📑 LCD Driver IC Specification](https://samizo-aitl.github.io/Edusemi-v4x/d_chapter2_high_voltage_devices/lcd_driver)  
    *Specification for LCD Panel Driver IC (concept model: power rails, I/Os, gamma reference, temperature compensation, timing, pixel circuit).*
  
---

### 🎛️ 第2フェーズ｜ピエゾ材料・アクチュエータ（2007〜2012）
- FeRAM向け **PZTプロセス評価** を経て、薄膜ピエゾアクチュエータ開発へ展開。  
  [🔧 0.18μm FeRAM Process Flow](https://samizo-aitl.github.io/Edusemi-v4x/d_chapter1_memory_technologies/doc_FeRAM/0.18um_FeRAM_ProcessFlow)  
  *Started with PZT process evaluation for FeRAM, later applied to thin-film actuators.*

- **PZT膜の構造解析・信頼性評価** に貢献し、PrecisionCore基盤を確立。  
  *Contributed to PZT film structural analysis and reliability evaluation.*

- **欠陥解析・表面処理最適化** により、薄膜特有の信頼性課題を克服。  
  *Addressed thin-film reliability issues via defect analysis and surface treatment optimization.*

---

### 🖨️ 第3フェーズ｜PrecisionCore製品化・教育推進（2012〜）
- PrecisionCoreプリントヘッドの **COF駆動IC実装** を中心としたエレキ技術を推進。  
  [🔥 SystemDK 熱・応力・ノイズ制約](https://samizo-aitl.github.io/Edusemi-v4x/f_chapter2a_systemdk/)  
  *Led electronic integration for PrecisionCore printheads (COF driver IC implementation).*
  
- 開発・設計・量産化までの **スケジュール責任** を担当。  
  *Responsible for scheduling and execution from development to mass production.*

- **BOM整備・ISO教育・技術伝承** を教材化し、組織横断で推進。  
  [📑 設計→量産部品発注フロー](https://samizo-aitl.github.io/EduMecha/08_production_process/production_process_flow.html)  
  *Promoted BOM management, ISO training, and knowledge transfer as structured content.*

---

## 🎯 現在の活動 / Current Activities
- **Samizo-AITL フレームワーク構築・発信**（教育・プロンプト設計・AI制御統合）。  
  *Building and sharing the open Samizo-AITL framework (education, prompt design, AI-integrated control).*

- **半導体〜制御〜インクジェット統合教材群を公開**。  
  [📄 FinFET / GAA ノードパラメータ比較表](https://samizo-aitl.github.io/Edusemi-v4x/f_chapter1_finfet_gaa/appendixf1_05_node_params)  
  *Publishing integrated educational resources from semiconductors to control and inkjet.*  

---

### 📑 論文・研究成果 / Papers & Research Works

#### 🧩 Historical Case Study: 0.25-µm DRAM & VSRAM  
**0.25µm DRAM立ち上げとVSRAM量産の技術移管事例を整理。**  
酒田工場における歩留まり改善・不良解析・モバイル応用の歴史的意義を強調。  
[📄 DRAM & VSRAM History Paper (PDF)](./docs/dram_vsram_history.pdf)  
*Case study of 0.25-µm DRAM ramp-up and pseudo-SRAM mass production.*  
*Highlights process transfer, yield-improvement cycles, and educational insights.*

#### 🧪 Historical Case Study on Ti Silicide (TiSi₂) Reliability Issues  
**0.25µm CMOSノードにおけるTiSi₂相転移不安定性を解析。**  
SRAM歩留まり低下、冗長性限界、RTA最適化などの対策を整理。  
[📄 TiSi₂ Reliability Case Paper (PDF)](./docs/tisalicide_case.pdf)  
*Analysis of TiSi₂ phase-transition instability at 0.25µm CMOS node.*  
*Discusses redundancy limits, yield loss, and process countermeasures.*

#### 🎯 Process-Based Differentiation for Analog CMOS  
**0.18µm CMOSでMOSFET 1/fノイズを50%以上低減。**  
基板・ドーピング・酸化膜・H₂アニール最適化による差別化戦略。  
[📄 CMOS 0.18µm Noise Reduction Paper (PDF)](./docs/cmos018_noise.pdf)  
*Achieves >50% reduction in 1/f noise at 0.18µm CMOS.*  
*Validated across temperature/aging, with implications for analog/sensor ICs.*

#### 🔋 Low-Cost Integration of 1.8-V FeFET on 0.18-µm CMOS  
**既存0.18µm CMOSに+1マスクでFeFETを統合。**  
耐久性10⁵サイクル・保持10年以上を実証し、IoT/車載応用に適用。  
[📄 FeFET CMOS Reliability Paper (PDF)](./docs/fefet_cmos018_reliability.pdf)  
*FeFET integrated into 0.18µm CMOS baseline with +1 mask.*  
*Endurance >10⁵ cycles and retention >10 years at 85 °C.*

#### ⚡ On-Chip Magnetic-Laminated Inductor in 0.18-µm CMOS  
**磁性ラミネート＋PGSを追加したオンチップインダクタ。**  
Buck–LDO統合で高効率・広帯域・低ノイズ電源を実現。  
[📄 CMOS018 Inductor + LDO Paper (PDF)](./docs/cmos018_inductor_ldo.pdf)  
*On-chip laminated inductor in 0.18µm CMOS with hybrid Buck–LDO.*  
*Achieves >80% efficiency and competitive IoT/automotive power delivery.*

#### 🖥️ SystemDK for 3D-IC  
**マルチフィジックス制約をEDAに統合する新フレームワーク。**  
TSVスタックで遅延・熱・応力・EMIを設計制約にマッピング。  
[📄 SystemDK for 3D-IC Paper (PDF)](./docs/systemdk_3dic.pdf)  
*Constraint-driven DTCO with FEM and EMI analysis integration.*  
*Validated with 87% slack recovery and 23% signal integrity gain.*

#### 💾 LPDDR+FeRAM Chiplet Integration  
**低消費電力LPDDRとFeRAMをチップレットで統合。**  
スタンバイ低減と瞬時復帰を両立する新メモリアーキテクチャ。  
[📄 LPDDR+FeRAM Integration (PDF)](./docs/LPDDR_FeRAM.pdf)  
*Hybrid LPDDR+FeRAM chiplet design for IoT/automotive.*  
*Delivers instant resume and low standby power.*

#### 📘 CFET 教材論文  
**CFET技術を教育的観点から体系整理。**  
進化史・設計影響・製造課題・教育的価値をレビュー。  
[📄 CFET Tutorial Paper (PDF)](./docs/cfet_tutorial_main.pdf)  
*Educational tutorial on CFET evolution and challenges.*  
*Covers Planar→FinFET→GAA→CFET and EDA implications.*

#### 🖥️ SystemDK with AITL 論文  
**PID+FSM+LLM制御ループをEDAフローに統合。**  
遅延・熱・EMI変動を実時間補償し、サブ2nm信頼性を強化。  
[📄 SystemDK+AITL Main Paper (PDF)](./docs/systemdk_aitl2025.pdf)  
*Runtime-aware DTCO integrating control loops into design.*  
*Improves reliability and reduces guardbands at advanced nodes.*

#### ⚙️ CFET 制御統合検証  
**CFET配線遅延・熱結合をPID+FSM+LLMで動的補償。**  
EDAに制御理論を導入し、サブ2nmでの信号遅延問題に対応。  
[📄 CFET Control Main Paper (PDF)](./docs/cfet_ctrl2025.pdf)  
*Cross-layer CFET control using PID, FSM, and LLM.*  
*Proof-of-concept for delay/thermal compensation in nanoscale nodes.*

#### 🤖 ヒューマノイド制御アーキテクチャ研究  
**LLM + FSM + PID + 状態空間制御を統合。**  
次世代ロボットの制御最適化アーキテクチャを提示。  
[📄 Humanoid TCST 論文 (PDF)](./docs/humanoid_tcst2025.pdf)  
*Humanoid control architecture combining AI and control theory.*  
*Validated through cross-node SoC/SystemDK co-design.*

#### 🚀 AITL on Space  
**Tri-NVM階層を備えた三層制御アーキテクチャ。**  
深宇宙探査機の長期自律運用に向けて検証。  
[📄 AITL on Space Main Paper (PDF)](./docs/aitl_space.pdf)  
*AITL architecture with Tri-NVM for spacecraft autonomy.*  
*Integrates H∞, FSM, and AI-based redesign on 22nm FDSOI.*

#### ✈️ SkyEdge 高高度ドローンプラットフォーム研究  
**高高度UAV向けにH∞制御・機械設計・PQCセキュリティを統合。**  
センサーフュージョンと可変ピッチロータを特徴とする設計。  
[📄 SkyEdge Drone Paper (PDF)](./docs/skyedge_drone.pdf)  
*Reference design of a secure high-altitude UAV.*  
*Combines H∞ control, mechanics, and PQC-assisted optimization.*

#### 🧮 Post-CFET Device Architectures: Materials, Integration, and Design Perspectives  
**ポストCFETにおける材料・集積・設計の展望を包括的に整理。**  
2D材料・3D集積・スピントロニクス・量子デバイスを比較しロードマップ提示。  
[📄 Post-CFET Main Paper (PDF)](./docs/post_cfet.pdf)  
*Survey of post-CFET device architectures and integration.*  
*Provides a 2030–2045 roadmap for emerging device options.*

#### 🖨️ Inkjet Tutorial Paper  
**インクジェット技術を体系的に整理したチュートリアル。**  
原理・液滴物理・材料・設計・応用を俯瞰し、教育的価値を強調。  
[📄 Inkjet Tutorial Paper (PDF)](./docs/inkjet_tutorial.pdf)  
*Comprehensive tutorial on inkjet technology and applications.*  
*Emphasizes actuation, droplet physics, co-design, and research outlook.*

#### 🌊 ScAlN MEMS 超音波センサ研究  
**PbフリーScAlNを65nm SiGe CMOSと統合。**  
環境調和型の医療用MEMS超音波センサを提案。  
[📄 ScAlN Ultrasonic Paper (PDF)](./docs/scaln_ultrasonic.pdf)  
*Pb-free ScAlN MEMS ultrasonic sensor integrated with CMOS.*  
*Targets eco-friendly and reliable medical imaging applications.*

#### 🖨️ KNN Bio-Inkjet Printing  
**PbフリーKNN積層アクチュエータを用いたBio-Inkjet。**  
±50Vでピコリットル液滴生成、細胞・タンパク質パターニングを実現。  
[📄 Bio-Inkjet Paper (PDF)](./docs/bioinkjet_knn.pdf)  
*Bio-Inkjet architecture using lead-free KNN actuators.*  
*Enables picoliter droplets for biomedical printing applications.*

#### ⚙️ SystemDK Inkjet Framework  
**産業用ピエゾインクジェットの設計支援フレームワーク。**  
電気・機械・流体を統合したSystemDKにより設計効率を大幅改善。  
[📄 SystemDK Inkjet Paper (PDF)](./docs/systemdk_inkjet.pdf)  
*Design support framework for industrial piezoelectric inkjet using SystemDK.*  
*Accelerates multiphysics modeling and proof-of-concept development.*

---

> ⚠️ **注記 / Note**  
> 本ページ記載のプロセス情報は教育・教材目的の構想モデルに基づくものであり、実在する製造フローや機密情報とは無関係です。  
> *Process information here is based on conceptual models for educational purposes, not related to actual manufacturing flows or confidential data.*

---

**🔗 [English Version › Career Summary](./en/)**
