{"patent_id": "10-2020-0090763", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0012435", "출원번호": "10-2020-0090763", "발명의 명칭": "비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함하는 저장", "출원인": "삼성전자주식회사", "발명자": "박세환"}}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 메모리 셀들을 갖는 복수의 메모리 블록들을 갖는 메모리 셀 어레이;어드레스에 응답하여 상기 복수의 메모리 블록들 중에서 어느 하나를 선택하는 로우 디코더;상기 복수의 워드라인들 중에서 선택된 워드라인과 비선택 워드라인들에 대응하는 워드라인 전압들을 제공하는전압 발생기;상기 복수의 비트라인들에 연결되고, 복수의 메모리 블록들 중에서 선택된 메모리 블록의 선택된 워드라인에 연결된 메모리 셀들로부터 데이터를 읽는 페이지 버퍼들; 및상기 로우 디코더, 상기 전압 발생기, 상기 페이지 버퍼들을 제어하는 제어 로직을 포함하고,상기 제어 로직은, 헬스 체크업 커맨드에 응답하여 서로 다른 센싱 조건에서 적어도 2개의 문턱전압 산포들에대한 복수의 센싱 동작들을 수행하고, 상기 복수의 센싱 동작들에 대응하는 셀 상태 정보를 외부 장치로 출력하는 이종 멀티-센싱 회로를 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 복수의 센싱 동작들은 복수의 싱글 레벨 셀 리드 동작을 포함하고,복수의 싱글 레벨 셀 리드 동작은,제 1 센싱 조건 아래에서 수행하는 제 1 싱글 레벨 셀 센싱 동작; 및제 2 센싱 조건 아래에서 수행하는 제 2 싱글 레벨 셀 센싱 동작을 포함하고,상기 제 1 및 제 2 센싱 조건들은 서로 다른 리드 레벨 혹은 서로 다른 디벨럽 타임을 갖는 것을 특징으로 하는비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 이종 멀티-센싱 회로는, 상기 제 1 싱글 레벨 셀 센싱 동작과 상기 제 2 싱글 레벨 셀 센싱 동작의 각각의이후에, 리커버리 동작을 수행하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 복수의 센싱 동작들은 복수의 트리플 레벨 셀 리드 동작을 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 복수의 트리플 레벨 셀 리드 동작은,제 1 센싱 조건 아래에서 수행하는 제 1 센싱 동작; 및상기 제 1 센싱 동작 이후에, 상기 제 1 센싱 조건과 다른 제 2 센싱 조건 아래에서 수행하는 제 2 센싱 동작을포함하는 비휘발성 메모리 장치.공개특허 10-2022-0012435-3-청구항 6 제 5 항에 있어서,상기 이종 멀티-센싱 회로는 상기 제 2 센싱 동작 이후에 래치 동작을 수행하고, 상기 래치 동작을 수행한 후에리커버리 동작을 수행하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6 항에 있어서,상기 이종 멀티-센싱 회로는, 상기 래치 동작을 수행한 후에 복수의 페이지 버퍼들 중에서 제 1 페이지 버퍼들로부터 상기 제 1 센싱 동작에 대응하는 제 1 리드 데이터를 다이렉트 메모리 억세스(direct memory access)에따라 외부로 출력하고, 상기 제 1 리드 데이터를 출력한 후에 상기 페이지 버퍼들 중에서 제 2 페이지 버퍼들로부터 상기 제 2 센싱 동작에 대응하는 제 2 리드 데이터를 다이렉트 메모리 억세스에 따라 외부로 출력하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 복수의 센싱 동작들은,소거 상태에 대응하는 제 1 센싱 조건 아래에서 수행하는 제 1 센싱 동작;상기 제 1 센싱 조건과 다른 제 2 센싱 조건 아래에서 수행하는 제 2 센싱 동작;프로그램 상태들 중에서 최상위 프로그램 상태에 대응하는 제 3 센싱 조건 아래에서 수행하는 제 3 센싱 동작;상기 제 3 센싱 조건과 다른 제 4 센싱 조건 아래에서 수행하는 제 4 센싱 동작을 포함하는 것을 특징으로 하는비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 이종 멀티-센싱 회로는,상기 제 1 센싱 동작에 따른 센싱 데이터와 상기 제 2 센싱 동작에 따른 센싱 데이터를 제 1 연산하고, 상기 제1 연산된 데이터를 상기 페이지 버퍼들 중에서 제 1 페이지 버퍼 그룹에 저장하고, 상기 제 1 페이지 버퍼 그룹에 저장된 데이터를 상기 외부 장치로 출력하고 상기 제 3 센싱 동작에 따른 센싱 데이터와 상기 제 4 센싱 동작에 따른 센싱 데이터를 제 2 연산하고, 상기 제2 연산된 데이터를 상기 페이지 버퍼들 중에서 제 2 페이지 버퍼 그룹에 저장하고, 상기 제 2 페이지 버퍼 그룹에 저장된 데이터를 상기 외부 장치로 출력하는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서,상기 메모리 셀 어레이를 포함하는 메모리 셀 영역; 및상기 로우 디코더, 상기 페이지 버퍼들, 및 상기 제어 로직 중에서 적어도 하나를 포함하는 페리 회로 영역을더 포함하고,상기 메모리 셀 영역과 상기 페리 회로 영역은 서로 반대의 신장 방향으로 형성된 패드들에 의해 전기적으로 연결되는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1 메탈 패드를 갖는 메모리 셀 영역; 및제 2 메탈 패드를 갖고, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드를 통하여 수직으로 연결되는 페리 회로 영공개특허 10-2022-0012435-4-역을 포함하고,상기 메모리 셀 영역에서, 복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 메모리 셀들을 갖는 복수의메모리 블록들을 포함하는 메모리 셀 어레이;상기 페리 회로 영역에서, 상기 복수의 워드라인들 중에서 어느 하나를 선택하는 로우 디코더;상기 페리 회로 영역에서, 상기 복수의 비트라인들에 연결되는 복수의 페이지 버퍼들을 갖는 페이지 버퍼 회로;및상기 페리 회로 영역에서, 제어 핀들을 통하여 CLE(command latch enable) 신호, ALE(address latch enable)신호, CE(chip enable) 신호, WE(write enable) 신호, RE(read enable) 신호, DQS 신호를 수신하고, 상기 CLE신호 및 상기 ALE 신호에 따라 상기 WE 신호의 엣지에서 커맨드 혹은 어드레스를 래치함으로써 이종 멀티-센싱동작을 수행하는 제어 로직을 포함하고,상기 이종 멀티-센싱 동작은 적어도 2개의 문턱전압 산포들에 대하여 서로 다른 센싱 조건 아래에서 수행하는복수의 센싱 동작들을 갖는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 이종 멀티-센싱 동작은,상기 복수의 메모리 블록들 중에서 어느 하나의 메모리 블록 내의 어느 하나의 워드라인에 연결된 제 1 메모리셀들에 대한 제 1 센싱 동작; 및상기 어느 하나의 워드라인에 연결된 제 2 메모리 셀들에 대한 제 2 센싱 동작을 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11 항에 있어서,상기 이종 멀티-센싱 동작은,상기 복수의 메모리 블록들 중에서 어느 하나의 메모리 블록 내의 어느 하나의 워드라인에 연결된 제 1 메모리셀들에 대한 제 1 센싱 동작; 및상기 어느 하나의 메모리 블록 내의 다른 워드라인에 연결된 제 2 메모리 셀들에 대한 제 2 센싱 동작을 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11 항에 있어서,상기 이종 멀티-센싱 동작은,상기 복수의 메모리 블록들 중에서 어느 하나의 메모리 블록 내의 어느 하나의 워드라인에 연결된 제 1 메모리셀들에 대한 제 1 센싱 동작; 및상기 복수의 메모리 블록들 중에서 다른 메모리 블록 내의 어느 하나의 워드라인에 연결된 제 2 메모리 셀들에대한 제 2 센싱 동작을 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항에 있어서,상기 서로 다른 센싱 조건은 서로 다른 리드 레벨 혹은 서로 다른 디벨럽 타임을 갖는 것을 특징으로 하는 비휘발성 메모리 장치."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "비휘발성 메모리 장치의 동작 방법에 있어서,공개특허 10-2022-0012435-5-헬스 체크업 커맨드를 수신하는 단계;상기 헬스 체크업 커맨드에 응답하여 서로 다른 센싱 조건 아래에서 이종 멀티-센싱 동작을 수행하는 단계; 및상기 이종 멀티-센싱 동작에 대응하는 셀 상태 정보를 외부 장치로 출력하는 단계를 포함하고,상기 이종 멀티-센싱 동작은, 서로 다른 센싱 조건 아래에서 수행하는 복수의 센싱 동작들을 포함하고,상기 복수의 센싱 동작들의 각각에 대응하는 페이지 버퍼 그룹이 설정되는 것을 특징으로 하는 방법."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 이종 멀티-센싱 동작을 수행하는 단계는,상기 페이지 버퍼 그룹의 제 1 페이지 버퍼 그룹을 초기화시키는 단계;상기 제 1 페이지 버퍼 그룹에서 제 1 센싱 동작을 수행하는 단계;상기 제 1 센싱 동작에 따른 제 1 감지 데이터에 대한 제 1 래치 동작을 수행하는 단계;상기 제 1 페이지 버퍼 그룹에 대응하는 적어도 하나의 워드라인 혹은 비트라인들을 리커버리하는 단계;상기 페이지 버퍼 그룹의 제 2 페이지 버퍼 그룹을 초기화하는 단계;상기 제 2 페이지 버퍼 그룹에서 제 2 센싱 동작을 수행하는 단계;상기 제 2 센싱 동작에 따른 제 2 감지 데이터에 대한 제 2 래치 동작을 수행하는 단계; 및상기 제 2 페이지 버퍼 그룹에 대응하는 적어도 하나의 워드라인 혹은 비트라인들을 리커버리 하는 단계를 포함하는 방법."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 16 항에 있어서,상기 이종 멀티-센싱 동작을 수행하는 단계는,상기 페이지 버퍼 그룹을 초기화시키는 단계;상기 페이지 버퍼 그룹의 제 1 페이지 버퍼 그룹에서 제 1 센싱 동작을 수행하는 단계;상기 페이지 버퍼 그룹의 제 2 페이지 버퍼 그룹에서 제 2 센싱 동작을 수행하는 단계;상기 제 1 센싱 동작에 따른 제 1 감지 데이터와 상기 제 2 센싱 동작에 따른 제 2 감지 데이터에 대한 래치 동작을 수행하는 단계; 및상기 페이지 버퍼 그룹에 대응하는 적어도 하나의 워드라인 혹은 비트라인들을 리커버리하는 단계를 포함하는방법."}
{"patent_id": "10-2020-0090763", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "적어도 하나의 비휘발성 메모리 장치에 CLE(command latch enable) 신호, ALE(address latch enable) 신호,CE(chip enable) 신호, WE(write enable) 신호, RE(read enable) 신호, DQS 제어 신호들을 제공하는 제어핀들;상기 적어도 하나의 비휘발성 메모리 장치로부터 제 1 리드 동작의 데이터를 수신하고, 상기 수신된 데이터의에러를 정정하는 에러 정정 회로; 및상기 에러 정정 회로에서 상기 수신된 데이터의 에러 정정이 불가할 때, 헬스 체크업 커맨드를 발행하고, 상기헬스 체크업 커맨드를 상기 적어도 하나의 비휘발성 메모리 장치로 전송하고, 상기 적어도 하나의 비휘발성 메모리 장치로부터 상기 헬스 체크업 커맨드에 대응하는 셀 상태 정보를 수신하고, 상기 셀 상태 정보를 이용하여리드 레벨을 변경하고, 상기 변경된 리드 레벨을 이용하여 상기 적어도 하나의 비휘발성 메모리 장치에 제 2 리드 동작을 수행하는 적어도 하나의 프로세서를 포함하는 제어기.공개특허 10-2022-0012435-6-청구항 20 적어도 하나의 비휘발성 메모리 장치; 및상기 적어도 하나의 비휘발성 메모리 장치에 CLE(command latch enable) 신호, ALE(address latch enable) 신호, CE(chip enable) 신호, WE(write enable) 신호, RE(read enable) 신호, DQS 신호를 제공하는 제어 핀들로연결되고, 상기 적어도 하나의 비휘발성 메모리로부터 데이터를 읽도록 구현된 제어기를 포함하고,상기 적어도 하나의 비휘발성 메모리 장치는 상기 CLE 신호 및 상기 ALE 신호에 따라 상기 WE 신호의 엣지에서헬스 체크업 커맨드를 래치함으로써 이종 멀티-센싱 동작을 수행하고, 상기 이종 멀티-센싱 동작에 대응하는 셀상태 정보를 상기 제어기로 출력하고,상기 이종 멀티-센싱 동작은 적어도 2개의 문턱전압 산포들에 대하여 서로 다른 센싱 조건 아래에서 수행하는복수의 센싱 동작들을 포함하는 저장 장치."}
{"patent_id": "10-2020-0090763", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 비휘발성 메모리 장치는, 복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 메모리 셀들을 갖 는 복수의 메모리 블록들을 갖는 메모리 셀 어레이, 및 로우 디코더, 전압 발생기, 페이지 버퍼들을 제어하는 제 어 로직을 포함하고, 상기 제어 로직은, 헬스 체크업 커맨드에 응답하여 서로 다른 센싱 조건에서 적어도 2개의 문턱전압 산포들에 대한 복수의 센싱 동작들을 수행하고, 상기 복수의 센싱 동작들에 대응하는 셀 상태 정보를 외부 장치로 출력하는 이종 멀티-센싱 회로를 포함할 수 있다."}
{"patent_id": "10-2020-0090763", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함하는 저장 장치에 관한 것이다."}
{"patent_id": "10-2020-0090763", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로, 쓰기 동작에서 저장 장치는 ECC(error correction code) 회로를 이용하여 오류 정정 코드를 생성하 고, 리드 동작에서 저장 장치는 오류 정정 코드를 참조하여 데이터의 오류를 정정하고 있다. 하지만, 저장 장치 의 메모리 셀들의 열화에 정도가 심하여 ECC 회로로 정정이 불가한 경우도 있다. 이러한 경우, 노멀 리드 동작 과 다른 센싱 기법을 이용한 리드 리트라이(read retry) 동작이 수행되고 있다."}
{"patent_id": "10-2020-0090763", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 목적은 데이터의 신뢰성을 향상시키는 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제 어기, 및 그것을 포함하는 저장 장치를 제공하는 데 있다. 본 발명의 목적은, 셀 상태를 점검하는 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함하는 저장 장치를 제공하는 데 있다. 본 발명의 목적은, 시스템 성능 저하 없이 셀 상태 정보를 획득하는 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함하는 저장 장치를 제공하는데 있다."}
{"patent_id": "10-2020-0090763", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 메모리 셀들을 갖는 복수의 메모리 블록들을 갖는 메모리 셀 어레이; 어드레스에 응답하여 상기 복수의 메모리 블록들 중에서 어느 하나를 선택하는 로우 디코더; 상기 복수의 워드라인들 중에서 선택된 워드라인과 비선택 워드라인들에 대응하는 워드라인 전압들을 제공하는 전압 발생기; 상기 복수의 비트라인들에 연결되고, 복수의 메모리 블록들 중에서 선택된 메모리 블록의 선택된 워드라인에 연결된 메모리 셀들로부터 데이터를 읽는 페이 지 버퍼들; 및 상기 로우 디코더, 상기 전압 발생기, 상기 페이지 버퍼들을 제어하는 제어 로직을 포함하고, 상 기 제어 로직은, 헬스 체크업 커맨드에 응답하여 서로 다른 센싱 조건에서 적어도 2개의 문턱전압 산포들에 대 한 복수의 센싱 동작들을 수행하고, 상기 복수의 센싱 동작들에 대응하는 셀 상태 정보를 외부 장치로 출력하는 이종 멀티-센싱 회로를 포함할 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 제 1 메탈 패드를 갖는 메모리 셀 영역; 및 제 2 메탈 패드 를 갖고, 상기 제 1 메탈 패드와 상기 제 2 메탈 패드를 통하여 수직으로 연결되는 페리 회로 영역을 포함하고, 상기 메모리 셀 영역에서, 복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 메모리 셀들을 갖는 복수의 메모리 블록들을 포함하는 메모리 셀 어레이; 상기 페리 회로 영역에서, 상기 복수의 워드라인들 중에서 어느하나를 선택하는 로우 디코더; 상기 페리 회로 영역에서, 상기 복수의 비트라인들에 연결되는 복수의 페이지 버 퍼들을 갖는 페이지 버퍼 회로; 및 상기 페리 회로 영역에서, 제어 핀들을 통하여 CLE(command latch enable) 신호, ALE(address latch enable) 신호, CE(chip enable) 신호, WE(write enable) 신호, RE(read enable) 신 호, DQS 신호를 수신하고, 상기 CLE 신호 및 상기 ALE 신호에 따라 상기 WE 신호의 엣지에서 커맨드 혹은 어드 레스를 래치함으로써 이종 멀티-센싱 동작을 수행하는 제어 로직을 포함하고, 상기 이종 멀티-센싱 동작은 적어 도 2개의 문턱전압 산포들에 대하여 서로 다른 센싱 조건 아래에서 수행하는 복수의 센싱 동작들을 갖는 것을 특징으로 한다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 동작 방법은, 헬스 체크업 커맨드를 수신하는 단계; 상기 헬 스 체크업 커맨드에 응답하여 서로 다른 센싱 조건 아래에서 이종 멀티-센싱 동작을 수행하는 단계; 및 상기 이 종 멀티-센싱 동작에 대응하는 셀 상태 정보를 외부 장치로 출력하는 단계를 포함하고, 상기 이종 멀티-센싱 동 작은, 서로 다른 센싱 조건 아래에서 수행하는 복수의 센싱 동작들을 포함하고, 상기 복수의 센싱 동작들의 각 각에 대응하는 페이지 버퍼 그룹이 설정되는 것을 특징으로 한다. 본 발명의 실시 예에 따른 제어기는, 적어도 하나의 비휘발성 메모리 장치에 CLE(command latch enable) 신호, ALE(address latch enable) 신호, CE(chip enable) 신호, WE(write enable) 신호, RE(read enable) 신호, DQS 제어 신호들을 제공하는 제어 핀들; 상기 적어도 하나의 비휘발성 메모리 장치로부터 제 1 리드 동작의 데이터 를 수신하고, 상기 수신된 데이터의 에러를 정정하는 에러 정정 회로; 및 상기 에러 정정 회로에서 상기 수신된 데이터의 에러 정정이 불가할 때, 헬스 체크업 커맨드를 발행하고, 상기 헬스 체크업 커맨드를 상기 적어도 하 나의 비휘발성 메모리 장치로 전송하고, 상기 적어도 하나의 비휘발성 메모리 장치로부터 상기 헬스 체크업 커 맨드에 대응하는 셀 상태 정보를 수신하고, 상기 셀 상태 정보를 이용하여 리드 레벨을 변경하고, 상기 변경된 리드 레벨을 이용하여 상기 적어도 하나의 비휘발성 메모리 장치에 제 2 리드 동작을 수행하는 적어도 하나의 프로세서를 포함할 수 있다. 본 발명의 실시 예에 따른 저장 장치는, 적어도 하나의 비휘발성 메모리 장치; 및 상기 적어도 하나의 비휘발성 메모리 장치에 CLE(command latch enable) 신호, ALE(address latch enable) 신호, CE(chip enable) 신호, WE(write enable) 신호, RE(read enable) 신호, DQS 신호를 제공하는 제어 핀들로 연결되고, 상기 적어도 하나 의 비휘발성 메모리로부터 데이터를 읽도록 구현된 제어기를 포함하고, 상기 적어도 하나의 비휘발성 메모리 장 치는 상기 CLE 신호 및 상기 ALE 신호에 따라 상기 WE 신호의 엣지에서 헬스 체크업 커맨드를 래치함으로써 이 종 멀티-센싱 동작을 수행하고, 상기 이종 멀티-센싱 동작에 대응하는 셀 상태 정보를 상기 제어기로 출력하고, 상기 이종 멀티-센싱 동작은 적어도 2개의 문턱전압 산포들에 대하여 서로 다른 센싱 조건 아래에서 수행하는 복수의 센싱 동작들을 포함할 수 있다."}
{"patent_id": "10-2020-0090763", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시 예에 따른 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함 하는 저장 장치는, 헬스 체크업 커맨드에 따른 이종 멀티-센싱 동작을 수행함으로써 보다 빠르게 셀 상태 정보 를 출력할 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함 하는 저장 장치는 시스템 성능 저하없이 셀 상태 정보를 출력할 수 있다."}
{"patent_id": "10-2020-0090763", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시 할 수 있을 정"}
{"patent_id": "10-2020-0090763", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 포함하는 저장 장치 및 그것 의 동작 방법은, 헬스 체크업 커맨드(health checkup command)에 응답하여 적어도 2개의 문턱전압 산포들에 대 한 셀 상태 정보를 샘플링하고, 샘플링된 셀 상태 정보를 이용하여 메모리 셀의 헬스 상태를 검진할 수 있다. 여기서 적어도 2개의 문턱전압 산포들은, 동일 블록 내의 동일 워드라인에 포함되거나, 동일 블록 내의 서로 다 른 워드라인들에 포함되거나, 서로 다른 블록의 서로 다른 워드라인에 포함될 수 있다. 도 1은 본 발명의 실시 예에 따른 저장 장치를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 저장 장치 는 적어도 하나의 비휘발성 메모리 장치(NVM(s), 100) 및 제어기(CNTL, 200)를 포함할 수 있다. 적어도 하나의 비휘발성 메모리 장치는 데이터를 저장하도록 구현될 수 있다. 비휘발성 메모리 장치 는 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리, 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory; RRAM), 상변화 메모리(phase-change memory; PRAM), 자 기저항 메모리(magnetoresistive random access memory; MRAM), 강유전체 메모리(ferroelectric random access memory; FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory; STT-RAM) 등이 될 수 있다. 또한, 비휘발성 메모리 장치는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절 연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 모두 적용 가능하다. 아래에서는 설명의 편 의를 위하여 비휘발성 메모리 장치가 수직형 낸드 플래시 메모리 장치(VNAND)라고 하겠다. 또한, 비휘발성 메모리 장치는 복수의 메모리 블록들(BLK1 ~ BLKz, z는 2 이상의 정수) 및 제어 로직(15 0)을 포함하도록 구현될 수 있다. 복수의 메모리 블록들(BLK1 ~ BLKz)의 각각은 복수의 페이지들(Page 1 ~ Page m, m은 2 이상의 정수)를 포함할 수 있다. 복수의 페이지들(Page 1 ~ Page m)의 각각은, 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들의 각각은 적어도 하나의 비트를 저장할 수 있다. 제어 로직은 제어기(CNTL; 200)로부터 커맨드(CMD) 및 어드레스(ADD)를 수신하고, 수신된 커맨드(CMD)에 대응하는 동작(프로그램 동작, 리드 동작, 이레이즈 동작 등)을 어드레스(ADD)에 대응하는 메모리 셀들에 수행 하도록 구현될 수 있다. 또한, 제어 로직은 이종 멀티-센싱 회로를 포함할 수 있다. 이종 멀티-센싱 회로는 서로 다른 센싱 조건에서 센싱 동작들을 수행함으로써 적어도 2개의 문턱전압 산포들에 대한 셀 상태 정보를 샘플링 하도 록 구현될 수 있다. 예를 들어, 이종 멀티-센싱 회로는 제 1 센싱 조건 아래에서 제 1 문턱전압 산포에 대 응하는 제 1 센싱 동작을 수행함으로써 제 1 샘플링 데이터를 획득하고, 제 2 센싱 조건 아래에서 제 2 문턱전 압 산포에 대응하는 제 2 센싱 동작을 수행함으로써 제 2 샘플링 데이터를 획득할 수 있다. 실시 예에 있어서, 제 1 센싱 조건과 제 2 센싱 조건은 서로 다를 수 있다. 실시 예에 있어서, 제 1 및 제 2 센싱 조건들의 각각은, 센싱 동작을 위한 전압 정보(리드 레벨 등), 시간 정보(프리차지 시간, 디벨럽 시간, 리커버리 시간 등), 위치 정보(물리적) 등을 포함할 수 있다. 제어기(CNTL; 200)는 제어 신호들(예를 들어, CLE, ALE, CE(s), WE, RE, 등)을 전송하는 복수의 제어 핀들을 통하여 적어도 하나의 비휘발성 메모리 장치에 연결될 수 있다. 또한, 제어 신호들(CLE, ALE, CE(s), WE, RE 등)을 이용하여 비휘발성 메모리 장치를 제어하도록 구현될 수 있다. 예를 들어, 비휘발성 메모리 장치 는 CLE(command latch enable) 신호 및 ALE(address latch enable) 신호에 따라 WE(write enable) 신호의 엣지에서 커맨드(CMD) 혹은 어드레스(ADD)를 래치 함으로써, 프로그램 동작/리드 동작/이레이즈 동작을 수행할 수 있다. 또한, 제어기는 헬스 체크업 모듈을 포함할 수 있다. 헬스 체크업 모듈은 하드웨어적, 소프트웨 어적, 혹은 펌웨어적으로 구현될 수 있다. 헬스 체크업 모듈은 도시되지 않았지만 제어기의 내부의 적어도 하나의 프로세서에서 실행될 수 있다. 일반적으로 저장 장치는 비휘발성 메모리 장치 내부의 문턱전압 산포에 대한 셀 상태 정보를 이용하여 메모리 셀의 신뢰성을 향상시키고 있다. 이러한 셀 상태 정보를 이용한 메모리 셀의 신뢰성 향상 기술은, 삼성전자에서 출원하였고, 이 출원의 참고문헌으로 결합된, US 9,437,310, US 9,977,711, US 10,424,388, US 2020/0151539, US 2020/0152279, US 10,229,749, US 10,381,090, US 10,607,708에 설명될 것이다. 일반적인 저장 장치는 최적의 리드 레벨 설정을 위한 문턱전압 산포를 파악하기 위하여 제 1 리드 레벨의 제 1 리드 동작을 통하여 셀의 온/오프 셀을 구분하고, 오프 셀로 판별된 셀들 중에서 제 2 리드 레벨의 제 2 리드 동작을 통하여 온/오프 셀을 구분함으로써 셀 카운트 데이터를 출력하고 있다. 이와 같이 리드 레벨 설정 방식 은 2 번의 리드 동작을 수행하기 때문에 종래의 사전에 결정된 테이블(pre defined table(PDT))을 이용한 방식 에 대비하여 성능면에서 열세이다. 본 발명의 실시 예에 따른 저장 장치는, 한 번의 리드 동작에서 서로 다른 센싱 조건 아래에서 적어도 2개 의 문턱전압 산포들에 대한 셀 상태 정보를 출력함으로써, 종래의 그것과 비교하여 레이턴시(latency) 성능을개선하고 있다. 도 2는 도 1에 도시된 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다. 도 2를 참조하면, 비휘발성 메모리 장치는 메모리 셀 어레이, 로우 디코더, 페이지 버퍼 회로, 입출력 버퍼 회로 , 제어 로직, 전압 발생기, 및 셀 카운터를 포함할 수 있다. 메모리 셀 어레이는 워드 라인들(WLs) 혹은 선택 라인들(SSL, GSL)을 통해 로우 디코더에 연결될 수 있다. 메모리 셀 어레이는 비트 라인들(BLs)을 통해서 페이지 버퍼 회로에 연결될 수 있다. 메모리 셀 어레이는 복수의 셀 스트링들(cell strings)을 포함할 수 있다. 셀 스트링들의 각각의 채널은 수직 혹 은 수평 방향으로 형성될 수 있다. 셀 스트링들의 각각은 복수의 메모리 셀들을 포함할 수 있다. 여기서, 복수 의 메모리 셀들은 비트 라인(BLs)이나, 워드 라인(WLs)으로 제공되는 전압에 의해서 프로그램 되거나, 이레이즈 되거나, 읽혀질 수 있다. 일반적으로, 프로그램 동작은 페이지 단위로 수행되고, 이레이즈 동작은 블록단위로 수행되고 있다. 로우 디코더는 어드레스(ADD)에 응답하여 메모리 셀 어레이의 메모리 블록들(BLK1 ~ BLKz) 중 어느 하나를 선택하도록 구현될 수 있다. 로우 디코더는 어드레스(ADD)에 응답하여 선택된 메모리 블록의 워드 라인들 중 어느 하나를 선택할 수 있다. 로우 디코더는 선택된 메모리 블록의 워드 라인에 동작 모드에 대 응하는 워드라인 전압(VWL)을 전달할 수 있다. 프로그램 동작시 로우 디코더는 선택 워드 라인에 프로그램 전압과 검증 전압을 인가하고, 비선택 워드 라인에 패스 전압을 인가할 수 있다. 리드 동작시 로우 디코더(12 0)는 선택 워드 라인에 리드 전압을 인가하고, 비선택 워드 라인에 리드 패스 전압을 인가할 수 있다. 페이지 버퍼 회로는 쓰기 드라이버로 혹은 센싱 증폭기로 동작하도록 구현될 수 있다. 프로그램 동작시, 페이지 버퍼 회로는 메모리 셀 어레이의 비트 라인들로 프로그램 될 데이터에 대응하는 비트 라인 전 압을 인가할 수 있다. 리드 동작 혹은 검증 리드 동작시, 페이지 버퍼 회로는 선택된 메모리 셀에 저장된 데이터를 비트 라인(BL)을 통해서 센싱할 수 있다. 페이지 버퍼 회로에 포함되는 복수의 페이지 버퍼들 (PB1 ~ PBn, n은 2 이상의 정수)의 각각은 적어도 하나의 비트 라인에 연결될 수 있다. 복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은, OVS 동작을 수행하기 위한 센싱 및 래치를 수행하도록 구현될 수 있다. 즉, 복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은 제어 로직의 제어에 따라 선택된 메모리 셀들에 저 장된 어느 하나의 상태를 식별하기 위해 복수의 센싱 동작을 수행할 수 있다. 또한, 복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은 복수의 센싱 동작을 통해서 센싱 된 데이터를 각각 저장한 후에, 제어 로직의 제어 아래 에서 어느 하나의 데이터를 선택할 수 있다. 즉, 복수의 페이지 버퍼들(PB1 ~ PBn) 각각은 어느 하나의 상태를 식별하기 위하여 복수의 센싱 동작들을 수행할 수 있다. 또한, 복수의 페이지 버퍼들(PB1 ~ PBn)의 각각은 제어 로직의 제어에 따라 센싱된 복수의 데이터 중에서 최적의 데이터를 선택 혹은 출력할 수 있다. 입출력 버퍼 회로는 외부에서 제공되는 데이터를 페이지 버퍼 회로로 제공한다. 입출력 버퍼 회로 는 외부에서 제공되는 커맨드(CMD)는 제어 로직에 제공할 수 있다. 입출력 버퍼 회로는 외부에 서 제공된 어드레스(ADD)를 제어 로직이나 로우 디코더에 제공할 수 있다. 더불어, 입출력 버퍼 회로 는 페이지 버퍼 회로에 의해서 센싱 및 래치된 데이터를 외부로 출력할 수 있다. 제어 로직은 외부로부터 전달되는 커맨드(CMD)에 응답하여 로우 디코더 및 페이지 버퍼 회로를 제어하도록 구현될 수 있다. 제어 로직은 헬스 체크업 커맨드(HCCMD, 도 1 참조)에 응답하여 적어도 2개의 문턱전압 산포들에 대한 셀 상태 정보를 획득하기 위한 이종 멀티-센싱 회로를 포함할 수 있다. 이종 멀티-센싱 회로는 이종 멀티-센싱 동작을 위해 페이지 버퍼 회로와 전압 발생기를 제어하 도록 구현될 수 있다. 여기서 이종 멀티-센싱 동작은, 서로 다른 센싱 조건 아래에서 적어도 2개의 문턱전압 산 포들에 센싱 동작들을 포함할 수 있다. 또한, 이종 멀티-센싱 회로는 복수의 센싱 동작의 결과들의 각각에 대응하는 센싱 데이터를 복수의 페이지 버퍼들(PB1 ~ PBn) 각각에 구비된 복수의 래치 세트에 저장하도록 복수 의 페이지 버퍼들(PB1 ~ PBn)을 제어할 수 있다. 예를 들어, 이종 멀티-센싱 회로는, 헬스 체크업 커맨드(HCCMD)에 응답하여 제 1 페이지 버퍼 그룹(홀수번 째 페이지 버퍼들)에 대응하는 제 1 메모리 셀들에 대하여 제 1 리드 레벨로 제 1 문턱전압 산포에 대한 제 1 센싱 동작을 수행하고, 헬스 체크업 커맨드(HCCMD)에 응답하여 제 2 페이지 버퍼 그룹(짝수번째 페이지 버퍼 들)에 대응하는 제 2 메모리 셀들에 대하여 제 2 리드 레벨로 제 2 문턱전압 산포에 대한 제 2 센싱 동작을 수 행할 수 있다. 이종 멀티-센싱 회로는 제 1 센싱 동작에 따른 제 1 페이지 버퍼 그룹에 저장된 온/오프 셀정보와, 제 2 센싱 동작에 따른 제 2 페이지 버퍼 그룹에 저장된 온/오프 셀 정보를, 헬스 체크업 커맨드 (HCCMD)에 대응하는 셀 상태 정보로 제어기(200, 도 1 참조)로 출력할 수 있다. 한편, 제어 로직은 복수 센싱된 데이터들 중에서 최적의 데이터를 선택하기 위한 처리를 수행하도록 구현 될 수 있다. 최적 데이터의 선택을 위해서 제어 로직는 셀 카운터로부터 제공되는 카운트 결과(nC)를 참조할 수 있다. 전압 발생기는 제어 로직의 제어에 따라 각각의 워드 라인들로 인가될 다양한 종류의 워드 라인 전압 들, 메모리 셀들이 형성된 벌크(예를 들어, 웰 영역)로 공급될 웰 전압을 생성하도록 구현될 수 있다. 각각의 워드 라인들로 인가되는 워드 라인 전압들은, 프로그램 전압, 패스 전압, 리드 전압, 리드 패스 전압들 등을 포 함할 수 있다. 셀 카운터는 페이지 버퍼 회로에 센싱된 데이터로부터 특정 문턱전압 범위에 해당하는 메모리 셀들을 카운트하도록 구현될 수 있다. 예를 들어, 셀 카운터는 복수의 페이지 버퍼들(PB1 ~ PBn) 각각에 센싱된 데이터를 처리함으로써, 특정 문턱전압 범위의 문턱전압을 갖는 메모리 셀들의 수를 카운트할 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 헬스 체크업 커맨드(HCCMD)에 응답하여 이종 멀티-센 싱 동작을 수행함으로써, 한 번의 리드 동작으로 문턱전압 산포에 대한 셀 상태 정보를 출력할 수 있다. 도 3은 도 1에 도시된 메모리 블록들 중 어느 하나의 메모리 블록(BLK1)에 대한 회로도를 예시적으로 보여주는 도면이다. 도 3을 참조하면, 3차원 구조의 메모리 블록(BLK1)이 도시된다. 메모리 블록(BLK1)은 복수의 셀 스트 링들(CS11, CS12, CS21, CS22)을 포함할 수 있다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22)은 로우 방향 (row direction) 및 컬럼 방향(column direction)을 따라 배치되어 로우들 및 컬럼들을 형성할 수 있다. 실시 예에 있어서, 셀 스트링들(CS11, CS12)은 스트링 선택 라인들(SSL1a, SSL1b)와 연결되어, 제 1 로우를 형 성할 수 있다. 셀 스트링들(CS21, CS22)은 스트링 선택 라인들(SSL2a, SSL2b)와 연결되어 제 2 행을 형성할 수 있다. 예를 들어, 셀 스트링들(CS11, CS21)은 제 1 비트라인(BL1)과 연결되어 제 1 컬럼을 형성할 수 있다. 셀 스트링들(CS12, CS22)은 제 2 비트라인(BL2)과 연결되어 제 2 컬럼을 형성할 수 있다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22)의 각각은 복수의 셀 트랜지스터들을 포함할 수 있다. 예를 들어, 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각은 스트링 선택 트랜지스터들(SSTa, SSTb), 복수의 메모리 셀들(MC1 ~ MC8), 접지 선택 트랜지스터들(GSTa, GSTb), 및 더미 메모리 셀들(DMC1, DMC2)을 포함할 수 있다. 예를 들어, 복수의 셀 스트링들(CS11, CS12, CS21, CS22)에 포함된 복수의 셀 트랜지스터들 각각은 전하 트랩형 플래시(CTF; charge trap flash) 메모리 셀일 수 있다. 복수의 메모리 셀들(MC1 ~ MC8)은 직렬 연결되며, 로우 방향 및 컬럼 방향에 의해 형성된 평명에 수직 방향인 높이 방향(height direction)으로 적층 될 수 있다. 스트링 선택 트랜지스터들(SSTa, SSTb)은 직렬 연결되고, 직렬 연결된 스트링 선택 트랜지스터들(SSTa, SSTb)은 복수의 메모리 셀들(MC1 ~ MC8) 및 비트라인(BL) 사이에 제공될 수 있다. 접지 선택 트랜지스터들(GSTa, GSTb)은 직렬 연결되고, 직렬 연결된 접지 선택 트랜지스터들 (GSTa, GSTb)은 복수의 메모리 셀들(MC1 ~ MC8) 및 공통 소스 라인(CSL) 사이에 제공될 수 있다. 실시 예에 있어서, 복수의 메모리 셀들(MC1 ~ MC8) 및 접지 선택 트랜지스터들(GSTa, GSTb) 사이에 제 1 더미 메모리 셀(DMC1)이 제공될 수 있다. 예를 들어, 복수의 메모리 셀들(MC1 ~ MC8) 및 스트링 선택 트랜지스터들 (SSTa, SSTb) 사이에 제 2 더미 메모리 셀(DMC2)이 제공될 수 있다. 셀 스트링들(CS11, CS12, CS21, CS22)의 접지 선택 트랜지스터들(GSTa, GSTb)은 접지 선택 라인(GSL)에 공통으 로 연결될 수 있다. 예를 들어, 동일한 로우의 접지 선택 트랜지스터들은 동일한 접지 선택 라인에 연결될 수 있고, 다른 로우의 접지 선택 트랜지스터들은 다른 접지 선택 라인에 연결될 수 있다. 예를 들어, 제 1 로우의 셀 스트링들(CS11, CS12)의 제 1 접지 선택 트랜지스터들(GSTa)은 제 1 접지 선택 라인에 연결될 수 있고, 마찬 가지로, 동일한 높이의 제 2 스트링 선택 트랜지스터들(SSTb) 중 동일한 로우의 스트링 선택 트랜지스터들은 동 일한 스트링 선택 라인과 연결되고, 다른 로우의 스트링 선택 트랜지스터들은 다른 스트링 선택 라인과 연결될 수 있다. 예를 들어, 제 1 로우의 셀 스트링들(CS11, CS12)의 제 2 스트링 선택 트랜지스터들(SSTb)은 스트링 선택 라인(SSL1b)과 공통으로 연결되고, 제 2 로우의 셀 스트링들(CS21, CS22)의 제 2 스트링 선택 트랜지스터 들(SSTb)은 스트링 선택 라인(SSL2b)과 공통으로 연결될 수 있다. 도시되지는 않았지만, 동일한 로우의 셀 스트링들의 스트링 선택 트랜지스터들은 동일한 스트링 선택 라인에 공 통으로 연결될 수 있다. 예를 들어, 제 1 로우의 셀 스트링들(CS11, CS12)의 제 1 및 제 2 스트링 선택 트랜지스터들(SSTa, SSTb)은 동일한 스트링 선택 라인에 공통으로 연결될 수 있다. 제 2 로우의 셀 스트링들(CS21, CS22)의 제 1 및 제 2 스트링 선택 트랜지스터들(SSTa, SSTb)은 동일한 스트링 선택 라인에 공통으로 연결될 수 있다. 실시 예에 있어서, 동일한 높이의 더미 메모리 셀들은 동일한 더미 워드라인과 연결되고, 다른 높이의 더미 메 모리 셀들은 다른 더미 워드라인과 연결될 수 있다. 예를 들어, 제 1 더미 메모리 셀들(DMC1)은 제 1 더미 워드 라인(DWL1)과 연결되고, 제 2 더미 메모리 셀들(DMC2)은 제 2 더미 워드라인(DWL2)과 연결될 수 있다. 제 1 메모리 블록(BLK1)에서, 이레이즈는 메모리 블록 단위 혹은 서브 블록의 단위로 수행될 수 있다. 메모리 블록 단위로 이레이즈가 수행될 때, 제 1 메모리 블록(BLK1)의 모든 메모리 셀들(MC)이 하나의 이레이즈 요청에 따라 동시에 이레이즈될 수 있다. 서브 블록의 단위로 수행될 때, 제 1 메모리 블록(BLK1)의 메모리 셀들(MC) 중 일부는 하나의 이레이즈 요청에 따라 동시에 이레이즈되고, 나머지 일부는 이레이즈 금지될 수 있다. 이레이 즈되는 메모리 셀들에 연결된 워드 라인에 저전압(예를 들어, 접지 전압)이 공급되고, 이레이즈 금지된 메모리 셀들에 연결된 워드 라인은 플로팅 될 수 있다. 한편, 도 3에 도시된 제 1 메모리 블록(BLK1)은 예시적인 것이다. 본 발명의 셀 스트링들의 개수, 로우의 개수, 컬럼의 개수, 셀 트랜지스터들(GST, MC, DMC, SST 등)의 개수, 셀 트랜지스터들의 개수들에 따라 셀 트랜지스터 들과 연결된 라인들(GSL, WL, DWL, SSL 등)의 개수들은 제한되지 않는다고 이해되어야 할 것이다. 도 4는 본 발명의 실시 예에 따른 비휘발성 메모리 장치에서 문턱전압 산포를 파악하기 위하여 이용하는 리드 레벨을 예시적으로 보여주는 도면이다. 도 4를 참조하면, 8개의 상태들(E, P1 ~ P7)이 도시된다. 비휘발성 메모리 장치의 메모리 셀의 문턱전압 산포를 파악하기 위하여 이레이즈 상태(E)에 대응하는 제 1 셀 상태 정보와, 최상위 프로그램 상태(P7)에 대응하는 제 2 셀 상태 정보가 필요할 수 있다. 실시 예에 있어서, 제 1 셀 상태 정보는, 제 1 리드 레벨의 제 1 센싱 동작에 따른 온-셀 정보(혹은, 제 1 샘플 링 데이터)를 포함할 수 있다. 여기서 제 1 리드 레벨은 이레이즈 상태(E)에 대응하는 리드 레벨일 수 있다. 실시 예에 있어서, 제 2 셀 상태 정보는, 제 2 리드 레벨의 제 2 센싱 동작에 따른 오프-셀 정보(혹은, 제 2 샘 플링 데이터)를 포함할 수 있다. 여기서 제 2 리드 레벨은 최상위 프로그램 상태(P7)에 대응하는 레벨일 수 있 다. 한편, 문턱전압 산포를 파악하기 위하여 선택된 이레이즈 상태(E)와 최상위도 4에 프로그램 상태(P7)는 실시 예 에 불과하다고 이해되어야 할 것이다. 본 발명은 문턱전압 산포를 파악하기 위하여 다양하게 적어도 2개의 상태 들을 선택할 수 있다. 한편, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 이종 멀티-센싱 동작을 통하여 셀의 산포를 파악 하기 위한 샘플링 데이터를 출력할 수 있다. 여기서, 이종 멀티-센싱 동작은 하나의 페이지에 여러 조건에서 센 싱한 데이터를 샘플링 할 수 있다. 이를 위하여 페이지 버퍼 회로(130, 도 1 참조)는 2개 이상의 그룹으로 구분 될 수 있다. 각 페이지 버퍼 그룹은 서로 다른 조건에서 김지한 샘플링 데이터를 저장할 수 있다. 비휘발성 메 모리 장치는 각 페이지 버퍼 그룹의 샘플링 데이터를 하나의 페이지 크기의 DMA(direct memory access)로 출력할 수 있다. 도 5a 및 도 5b는 본 발명의 실시 예에 따른 이종 멀티-센싱 동작을 예시적으로 보여주는 도면들이다. 도 5a을 참조하면, 하나의 워드라인을 2 개의 리드 레벨들로 읽은 데이터가 필요한, 워드라인은 제 1 리드 레벨 셋업 한 후에, 페이지 버퍼들 중에서 제 1 페이지 버퍼들로 센싱을 하고, 센싱한 제 1 샘플링 데이터를 래치들 에 저장할 수 있다. 이 후, 제 2 리드 레벨로 워드라인을 셋업 한 후에, 페이지 버퍼들 중에서 제 2 페이지 버퍼들로 센싱을 하고, 센싱한 제 2 샘플링 데이터를 래치들에 저장할 수 있다. 실시 예에 있어서, 리드 데이터 출력시, 제 1 리드 레벨의 제 1 센싱 동작으로 읽혀진 제 1 샘플링 데이터가 먼 저 출력되고, 제 2 리드 레벨의 제 2 센싱 동작으로 읽혀진 제 2 샘플링 데이터가 데이터 출력 라인들을 통하여 연속하여 출력될 수 있다. 실시 예에 있어서, 페이지 버퍼들에 저장된 데이터의 크기는 16KB 일 수 있다. 한편, 본 발명의 페이지 버퍼의 크기가 여기에 제한되지 않을 것이다. 실시 예에 있어서, 제 1 및 제 2 샘플링 데이터의 크기는 8KB일 수 있다. 한편, 본 발명의 샘플링 데이터의 크기가 여기에 제한되지 않을 것이다.도 5에 도시된 바와 같이, 제 1 센싱 동작을 위한 페이지 버퍼 초기화 동작이 수행된 후, 제 1 리드 레벨의 제 1 센싱 동작이 수행될 수 있다. 제 1 센싱 동작에 따른 제 1 샘플링 데이터에 대한 래치 동작이 수행 된 후, 리 커버리 동작이 수행될 수 있다. 여기서 래치 동작은 센싱 래치의 데이터를 데이터 래치로 전송하는 동작을 포함 할 수 있다. 이후에, 제 2 리드 레벨에 따른 제 2 센싱 동작을 위한 페이지 버퍼 초기화 동작이 수행될 수 있다. 이후에 제 2 센싱 동작에 따른 제 2 샘플링 데이터에 대한 래치 동작이 수행 된 후, 리커버리 동작이 수 행될 수 있다. 실시 예에 있어서, 래치 동작이 완료 된 후, 외부 RnB (Ready & Busy) 신호(RnBx)가 로우 레벨에서 하이 레벨로 리턴 될 수 있다. 실시 예에 있어서, 리커버리 동작 이후에, 내부 RnB 신호(RnBi)가 로우 레벨에서 하이레벨로 리턴 될 수 있다. 실시 예에 있어서, 외부 RnB 신호(RnBx)가 로우 레벨에서 하이 레벨을 리턴 된 후에, 제 1 페이지 버퍼 그룹의 제 1 샘플링 데이터가 제 1 리드 레벨 데이터로 출력되고, 이후에 제 2 페이지 버퍼 그룹의 제 2 샘플링 데이터 가 제 2 리드 레벨 데이터로 출력될 수 있다. 한편, 도 5a는 2개의 싱글 레벨 셀(single level cell; SLC) 리드로 구현된 이종 멀티-센싱 동작을 도시하고 있 다. 하지만, 본 발명은 멀티 레벨 셀 리드로 구현될 수 있다. 도 5b는 하나의 트리플 레벨 셀(triple level cell; TLC) 리드로 구현될 멀티-센싱 동작을 도시하고 있다. 도 5b를 참조하면, TLC 리드로 구현된 이종 멀티-센싱 동작은, 도 5a에 도시된 그것과 비교하여, 제 1 센싱 동작에 따른 래치 동작, 리커버리 동작, 및 제 2 센싱 동작을 위한 페이지 버퍼 초기화 동작을 제거할 수 있다. 일반적으로 낸드 플래시 메모리의 세대가 증가하고 셀이 쉬링크(shirink_됨에 따라, 셀이 열화에 취약해지고, 성능 및 신뢰성이 낮아지고 있다. 이를 보상하기 위해서 리드 레벨은 상황에 따라 적절하게 보정되어야 한다. 특히, 머신 러닝을 통해 셀 산포를 분석하고, 분석된 산포 모양에 따라 리드 레벨을 결정하는 방어 코드가 개시 되고 있다. 따라서 셀의 산포를 파악하기 위한 다수의 추가 리드 동작이 필요하다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 보다 빠르게 셀의 산포를 분석하기 위하여 이종-멀티-센싱 기법을 이용할 수 있다. 일반적으로, 방어코드 기법은 다수의 PDT(Pre-Defined Table) 중에서 현재 셀 산포에 최적의 리드 레벨 테이블 을 선택하는 방법이다. 일반적인 인공지능 방어코드 기법은 2회의 SLC 리드 동작을 수행함으로써 셀의 산포를 파악한 후, 최적의 리드 레벨을 선택한다. 하지만, 2회의 SLC 리드 동작에 따라 PDT를 이용하는 것과 비교하여 레이턴시가 길다. 본 발명은 이러한 레이턴시 문제를 개선하기 위하여 이종 멀티-센싱 동작에 따른 한번의 리드 동작을 수행함으로써, 시스템의 부담없이 단품에서 빠르게 최적의 리드 레벨을 제공할 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 한번의 리드 비지(busy) 안에 2개 이상의 리드 레벨들 로 샘플링하고, 샘플링된 데이터를 출력할 수 있다. 예를 들어, 문턱전압 산포를 파악하기 위하여 2개의 리드 레벨로 읽은 데이터가 필요할 때, 제어기는 비휘발성 메모리 장치에서 이종 멀티-센싱 동작을 수행함 으로써 제 1 출력 단위(예, 8K)로 센싱을 수행하고, 이 후에, 제 1 DMA에서 제 1 페이지 버퍼 그룹의 제 1 샘플 링 데이터를, 제 2 DMA에서 제 2 페이지 버퍼 그룹의 제 2 샘플링 데이터를 꺼내올 수 있다. 한편, 도 5a 및 도 5b에 도시된 이종 멀티-센싱 동작은 하나의 워드라인에 대한 2번의 센싱 동작을 포함하고 있 다. 하지만, 본 발명의 이종 멀티-센싱 동작이 여기에 제한되지 않는다고 이해되어야 할 것이다. 본 발명의 이 종 멀티-센싱 동작은 적어도 하나의 리드 레벨들, 적어도 하나의 디벨럽 타임, 적어도 하나의 워드라인, 및 적 어도 하나의 블록의 다양한 조합에 따라 복수의 페이지 버퍼 그룹에 샘플링된 셀 상태 정보를 하나의 페이지 버 퍼 회로에 저장할 수 있다. 즉, 페이지 버퍼 회로의 페이지 버퍼 그룹들의 각각은 이종-멀티-센싱 동 작을 통하여 다양한 조합에 따른 샘플링 데이터를 저장하고, 각각을 출력할 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 한번의 리드 비지(RD busy) 및 1 페이지 DMA 안에, 하나의 사용자 데이터가 아닌, 서로 다른 센싱 조건에 대응하는 샘플링 데이터를 출력할 수 있다. 아래에서는 다양한 조건 아래에서 수행하는 이종-멀티-센싱 동작을 설명하겠다. 도 6a, 도 6b, 및 도 6c는 동일 블록(BLK2) 내부의 동일 워드라인(WLk)에 서로 다른 리드 레벨(RD1, RD2) 혹은 서로 다른 디벨럽 타임(DevT1, DevT2) 조건에서 수행하는 이종 멀티-센싱 동작을 설명하는 도면들이다. 도 6a에 도시된 바와 같이, 제 1 센싱 동작은, 홀수번째 페이지 버퍼들(PB1, PB3, PB5, PB7)에 연결된 비트라인 들(BL1, BL3, BL5, BL7)과 제 2 블록(BLK2) 내부의 워드라인(WLk)에 연결된 메모리 셀들에서 제 1 리드 레벨 (RD1) 혹은 제 1 디벨럽 타임(DevT1)으로 수행될 수 있다.도 6b에 도시된 바와 같이, 제 2 센싱 동작은, 짝수번째 페이지 버퍼들(PB2, PB4, PB6, PB8)에 연결된 비트라인 들(BL2, BL4, BL6, BL8)과 제 2 블록(BLK2) 내부의 워드라인(WLk)에 연결된 메모리 셀들에서 제 2 리드 레벨 (RD2) 혹은 제 2 디벨럽 타임(DevT2)으로 수행될 수 있다. 도 6c에 도시된 바와 같이, 이종 멀티-센싱 동작 이후에 제 1 페이지 버퍼 그룹(PB1, PB3, PB5, PB7)에 제 1 샘 플링 데이터(1st R-Data)가 저장되고, 제 2 페이지 버퍼 그룹(PB2, PB4, PB6, PB8)에 제 2 샘플링 데이터(2nd R- Data)가 저장될 수 있다. 도 7a, 도 7b, 및 도 7c는 동일 블록(BLK2) 내부의 서로 다른 워드라인들(WLk, WLl)에 서로 다른 리드 레벨 (RD1, RD2) 혹은 서로 다른 디벨럽 타임(DevT1, DevT2) 조건에서 수행하는 이종 멀티-센싱 동작을 설명하는 도 면들이다. 도 7a, 도 7b, 및 도 7c를 참조하면, 이종 멀티-센싱 동작은, 도 6a, 도 6b, 및 도 6c에 도시된 그것과 비교하 여, 제 2 센싱 동작을 동일 블록(BL2) 내에 다른 워드라인(WLl)에 연결된 메모리 셀들에서 수행하는 차이점을 갖는다. 도 8a, 도 8b, 및 도 8c는 동일 블록(BLK2) 내부의 서로 다른 워드라인들(WLk, WLl)에 동일 리드 레벨(RD1) 혹 은 동일 디벨럽 타임(DevT1) 조건에서 수행하는 이종 멀티-센싱 동작을 설명하는 도면들이다. 도 8a, 도 8b, 및 도 8c를 참조하면, 이종 멀티-센싱 동작은, 도 7a, 도 7b, 및 도 7c에 도시된 그것과 비교하 여, 제 2 센싱 동작을 제 1 센싱 동작에서 사용한 동일한 리드 레벨(RD1) 혹은 동일한 디벨럽 타임에서 수행하 는 차이점을 갖는다. 도 9a, 도 9b, 및 도 9c는 서로 다른 블록들(BLK1, BLK2)에서 서로 다른 워드라인들(WLk, WLl)에 서로 다른 리 드 레벨들(RD1, RD2) 혹은 서로 다른 디벨럽 타임들(DevT1, DevT2) 조건에서 수행하는 이종 멀티-센싱 동작을 설명하는 도면들이다. 도 9a, 도 9b, 및 도 9c를 참조하면, 이종 멀티-센싱 동작은, 도 7a, 도 7b, 및 도 7c에 도시된 그것과 비교하 여, 제 2 센싱 동작을 제 1 블록(BLK1)에서 제 1 블록(BLK2)의 워드라인(WLk)에 대응하는 위치와 다른 워드라인 (WLl)에 연결된 메모리 셀들에 수행하는 차이점을 갖는다. 한편, 도 6a 내지 도 9c에서 설명된 이종 멀티-센싱 동작은 실시 예에 불과하다고 이해되어야 할 것이다. 본 발 명의 이종 멀티-센싱 동작은, 다양한 센싱 조건 아래에서 하나의 리드 동작(하나의 커맨드)에서 복수의 센싱 동 작을 수행할 수 있다. 도 10은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 이종-멀티-센싱 동작을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 10을 참조하면, 비휘발성 메모리 장치의 이종-멀티-센싱 동작은 다음과 같이 진 행될 수 있다. 제어기(200, 도 1 참조)로부터 이종-멀티-센싱 동작을 위한 헬스 체크업 커맨드(HCCMD, 도 1 참조)가 수신될 수 있다(S110). 여기서 헬스 체크업 커맨드(HCCMD)는 이종-멀티-센싱 동작을 수행할 위한 위치 정보를 포함할 수 있다. 실시 예에 있어서, 제 1 센싱 동작을 위한 위치 정보와 제 2 센싱 동작을 위한 위치 정보가 서로 동일할 수 있다. 다른 실시 예에 있어서, 제 1 센싱 동작을 위한 위치 정보와 제 2 센싱 동작을 위한 위치 정보가 서로 다를 수 있다. 헬스 체크업 커맨드(HCCMD)에 응답하여 페이지 버퍼들은 초기화될 수 있다(S111). 이후에, 제 1 센싱 동작을 위한 제 1 센싱 조건이 셋업될 수 있다(S112). 제 1 센싱 조건에 의거하여 제 1 페이 지 버퍼 그룹에 대응하는 제 1 센싱 동작이 수행될 수 있다(S113). 이후에, 제 2 센싱 동작을 위한 제 2 센싱 조건이 셋업될 수 있다(S114). 제 2 센싱 조건에 의거하여 제 2 페이지 버퍼 그룹에 대응하는 제 2 센싱 동작이 수행될 수 있다(S115). 이후에 리커버리 동작이 수행될 수 있다(S116). 리커버리 동작 이후에, RnB 신호가 제어 기으로 리턴될 수 있다(S117) 이후에, 제 1 페이지 버퍼 그룹에서 제 1 센싱 조건에 따른 제 1 샘플링 데이터가 출력되고(S118), 제 2 페이지 버퍼 그룹에서 제 2 센싱 조건에 따른 제 2 샘플링 데이터가 출력될 수 있다(S119). 한편, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 이종-멀티-센싱 동작에서 3개 이상의 샘플링 데이터를 출력할 수도 있다. 도 11은 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치에서 문턱전압 산포를 파악하기 위하여 이용 하는 리드 레벨들을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 문턱전압 산포를 파악하기 위하여 이레이즈 상태(E)에 대응하는 제 1 및 제 2 리드 레벨들이 이용되고, 최상위 상태(P7)에 대응하는 제 3 및 제 4 리드 레벨들이 이용될 수 있다. 도 12a 및 도 12b는 4개의 센싱 동작들로 구성된 이종-멀티-센싱 동작을 예시적으로 보여주는 도면들이다. 도 12a를 참조하면, 헬스 체크업 커맨드(HCCMD)에 응답하여 서로 다른 센싱 조건들에 따른 4 개의 센싱 동작들 이 수행되고, 각각의 센싱 동작에 따른 샘플링 데이터들이 출력될 수 있다. 도 12b를 참조하면, 헬스 체크업 커맨드(HCCMD)에 응답하여 서로 다른 센싱 조건들에 따른 4개의 센싱 동작들이 수행되고, 4개의 센싱 동작들에 샘플링 데이터 대한 연산값이 저장될 수 있다. 실시 예에 있어서, 제 1 및 제 2 센싱 동작들에 따른 결과값들이 연산되어 제 1 페이지 버퍼 그룹에 저장되고, 제 3 및 제 4 센싱 동작들에 따른 결과값들이 연산되어 제 2 페이지 버퍼 그룹에 저장될 수 있다. 이 후에, 제 1 페이지 버퍼 그룹에 저장된 연산된 데이터와 제 2 페이지 버퍼 그룹에 저장된 연산된 데이터는, 헬스 체크업 커맨드(HCCMD)에 대응하는 하나의 페이지 크기를 갖는 셀 상태 정보(cell state information)로 출 력될 수 있다. 한편, 본 발명의 실시 예에 따른 저장 장치는 셀 상태 정보를 이용하여 리드 레벨을 최적화할 수 있다. 도 13a 및 도 13b는 셀 상태 정보를 이용하여 리드 레벨을 보정하는 것을 예시적으로 보여주는 도면이다. 도 13a에 도시된 바와 같이, 비휘발성 메모리 장치의 이종 멀티-센싱 동작을 통하여 이레이즈 상태(E)의 제 1 리드 레벨 아래의 셀 상태 정보와 최상위 프로그램 상태(P7)의 제 2 리드 레벨 위의 셀 상태 정보가 출력될 수 있다. 실시 예에 있어서, 셀 상태 정보는 문턱전압 산포들에 대응하는 카운트 정보를 포함할 수 있다. 제어기(200, 도 1 참조)는 비휘발성 메모리 장치로부터 수신된 셀 상태 정보를 이용하여 메모리 셀의 산포 열화 특성을 파악하고, 기존의 리드 레벨을 최적의 리드 레벨로 변경할 수 있다. 한편, 본 발명의 실시 예에 따른 저장 장치는 선택 워드라인(WLi)에 인접한 워드라인(WLi-1)에 연결된 메모 리 셀들의 셀 상태 정보를 이용하여 리클레임(reclaim)을 수행할 수 있다. 도 14는 본 발명의 실시 예에 따른 인접 워드라인(WLi-1)에 연결된 메모리 셀들의 산포 특성을 이용하여 리클레 임을 수행여부를 판별하는 것을 보여주는 도면이다. 도 14에 도시된 바와 같이, 제 1 리드 레벨(Eunder) 아래의 제 1 셀 카운트 값(NC1)이 제 1 기준 값보다 작거나 제 2 리드 레벨(P7upper) 이상의 제 2 셀 카운트 값(NC2)이 제 2 기준 값보다 작을 때, 열화가 심하다고 판별할 수 있다. 이 때, 선택된 워드라인(WLi)에 연결된 메모리 셀 들에 대한 데이터가 다른 워드라인에 연결된 메모리 셀들로 리클레임 될 수 있다. 한편, 본 발명의 실시 예에 따른 저장 장치는 선택 워드라인(WLi)에 인접한 워드라인(WLi+1)에 연결된 메모 리 셀들의 셀 상태 정보를 이용하여 인접 워드라인의 오픈 상태 여부를 판별할 수 있다. 도 15는 본 발명의 실시 예에 따른 인접 워드라인(WLi+1)에 연결된 메모리 셀들의 산포 특성을 이용하여 인접 워드라인(WLi+1)의 오픈 여부 판별하는 것을 보여주는 도면이다. 도 15에 도시된 바와 같이, 최상위 프로그램 상태(P7)에 대응하는 리드 레벨(P7upper) 이상의 셀 카운트 값(NC2)이 0일 때, 인접 워드라인(WLi+1)은 오픈 워 드라인으로 판별될 수 있다. 도 16a는 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 16a를 참조하면, 비휘발성 메모리 장치의 동작은 다음과 같이 진행될 수 있다. 저장 장치는 외부의 요청 혹은 내부 요청에 의해 데이터의 신뢰성을 향상시키는 동작을 수행할 수 있다. 이 를 위하여 저장 장치는 우선적으로 메모리 셀의 문턱전압 산포 상태를 파악할 수 있다. 제어기는 헬스 체크업 커맨드(HCCMD)를 발행하여 비휘발성 메모리 장치로 전송할 수 있다. 비휘발성 메모리 장치는 제어기로부터 주기적 혹은 비주기적으로 헬스 체크업 커맨드(HCCMD)를 수신할 수 있다(S210). 비휘발성 메모리 장치는 헬스 체크업 커맨드(HCCMD)에 응답하여 이종 멀티-센싱 동작을 수행할 수 있다 (S220). 여기서 이종-멀티-센싱 동작에 따른 문턱전압 산포에 대응하는 샘플링 데이터는 각각의 페이지 버퍼 그 룹에 저장될 수 있다. 이후에, 페이지 버퍼 그룹들의 각각에 저장된 샘플링 데이터는 헬스 체크업 커맨드(HCCMD)에 대응하는 셀 상태 정보로 제어기에 출력될 수 있다(S230).한편, 본 발명의 실시 예에 따른 이종 멀티-센싱 동작의 샘플링 데이터들의 연산되어 출력될 수도 있다. 도 16b는 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름 도이다. 도 1 내지 도 16b를 참조하면, 비휘발성 메모리 장치의 동작은, 도 16a의 그것과 비교하여 센싱 결과값들을 계산하는 단계(S225)를 더 포함할 수 있다. 한편, 계산된 결과값들은 페이지 버퍼 그룹에 저장되고, 페이지 버퍼 그룹에 저장된 데이터가 셀 상태 정보로 제어기에 출력될 수 있다. 도 17은 본 발명의 실시 예에 따른 저장 장치의 리드 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 17을 참조하면, 저장 장치의 리드 동작은 다음과 같이 진행될 수 있다. 제어기(200, 도 1 참조)에서 전송된 리드 커맨드에 응답하여 비휘발성 메모리 장치(100, 도 1)는 디폴트 리드 전압 레벨을 이용하여 제 1 리드 동작을 수행할 수 있다(S310). 여기서 디폴트 리드 전압 레벨에 대응하는 정보 는 리드 커맨드와 함께 제어기로부터 전송될 수 있다. 제어기는 제 1 리드 동작의 결과로써 UECC(에러 정정 불가)가 발생하는 지를 판별할 수 있다(S320). UECC 가 발생하지 않았다면, 리드 동작은 완료될 수 있다. 반면에, UECC가 발생하였다면, 제어기에서 전송된 헬 스 체크업 커맨드(HCCMD)에 응답하여 비휘발성 메모리 장치는 이종 멀티-센싱 동작을 수행할 수 있다 (S330). 제어기는 비휘발성 메모리 장치로부터 이종 멀티-센싱 동작에 따른 셀 상태 정보를 수신할 수 있다(S340). 제어기는 수신된 셀 상태 정보를 이용하여 디폴트 리드 레벨을 최적의 디폴트 리드 레벨로 조절할 수 있다(S350). 이후에, 제어기는 최적의 디폴트 리드 레벨을 이용한 리드 커맨드를 비휘발성 메모 리 장치로 전송할 수 있다. 이 후에, 비휘발성 메모리 장치는 최적의 디폴트 리드 레벨을 이용하여 제 2 리드 동작을 수행할 수 있다(S360). 실시 예에 있어서, 비휘발성 메모리 장치는, 적어도 2개의 문턱전압 산포들에 대한 복수의 센싱 동작들에 따라 워드라인 위치 혹은 비트라인 위치에 대응하는 샘플링 데이터를 상기 제어기로 출력할 수 있다. 실시 예에 있어서, 비휘발성 메모리 장치는, 하나의 리드 비지 신호 내에서 적어도 2개의 리드 레벨들로 상기 적어도 2개의 문턱전압 산포들에 대응하는 데이터를 샘플링하고, 샘플링된 데이터를 출력할 수 있다. 실시 예에 있어서, 제어기는 머신 러닝(machine learning)을 이용하여 헬스 체크업 커맨드를 발행하고, 비 휘발성 메모리 장치로 출력할 수 있다. 도 18은 본 발명의 실시 예에 따른 저장 장치에서 최적의 리드 레벨을 보상하는 과정을 예시적으로 보여주 는 래더 다이어그램이다. 도 1 내지 도 18을 참조하면, 저장 장치의 리드 동작은 다음과 같이 진행될 수 있 다. 호스트로부터 저장 장치에 대한 리드 요청이 수신될 수 있다(S30). 제어기(CNTL)는 리드 요청에 대응하는 노멀 혹은 히스토리 리드 커맨드를 발행하고, 노멀 혹은 히스토리 리드 커맨드를 비휘발성 메모리 장치(NVM)로 전송할 수 있다(S31). 이 때, 노멀 혹은 히스토리 리드 커맨드는 디폴트 리드 레벨을 포함할 수 있다. 실시 예 에 있어서, 디폴트 리드 전압 레벨은, 히스토리 리드 동작의 경우 히스토리 리드 테이블의 리드 전압 레벨 옵셋 정보를 이용하여 결정될 수 있다. 이 후에, 비휘발성 메모리 장치(NVM)는 노멀/히스토리 리드 커맨드에 응답하여 디폴트 리드 레벨을 이용한 리드 동작을 수행할 수 있다. 리드 동작에 따른 리드 데이터가 제어기(CNTL)로 출력될 수 있다(S32). 이 후에, 제어기(CNTL)는 비휘발성 메모리 장치(NVM)로부터 수신된 리드 데이터가 에러 정정 회로(ECC)를 패스 하는 지를 판별할 수 있다(S34). 에러 정정 회로(ECC)를 패스할 때, 리드 데이터가 호스트로 전송됨으로써 리드 동작은 완료될 수 있다(S34-1). 반면에, 에러 정정 회로(ECC)를 패스하지 못하면, 제어기(CNTL)는 비휘발성 메 모리 장치(NVM)의 리드 리트라이 커맨드를 발행하고, 리드 리트라이 커맨드를 비휘발성 메모리 장치(NVM)으로 전송할 수 있다(S34-2). 비휘발성 메모리 장치(NVM)는 리드 리트라이 커맨드에 응답하여 사전에 결정된 방식(예 를 들어 on-chip valley search 방식)으로 리드 동작을 수행할 수 있다. 이 후에, 리드 리트라이 커맨드에 대응 하는 리드 데이터는 제어기(CNTL)로 출력될 수 있다(S35). 이 후에, 제어기(CNTL)는 비휘발성 메모리 장치(NVM)로부터 수신된 리드 데이터가 에러 정정 회로(ECC)를 패스 하는 지를 다시 판별할 수 있다(S36). 만일, 에러가 없거나 에러 정정이 가능하면, 리드 데이터는 호스트로 출 력되고(S37), 리드 동작은 완료될 수 있다. 반면에, 에러 정정 회로(ECC)를 다시 패스하지 못하면, 제어기(CNTL)는 헬스 체크업 커맨드(HCCMD)를 발행하고, 발행된 헬스 체크업 커맨드(HCCMD)를 비휘발성 메모리 장치(NVM)로 전송할 수 있다(S38). 비휘발성 메모리 장치 (NVM)는 헬스 체크업 커맨드(HCCMD)에 응답하여 이종 멀티-센싱 동작을 수행하고, 수행 결과에 대응하는 셀 상 태 정보를 제어기(CNTL)로 출력할 수 있다(S39). 제어기(CNTL)는 셀 상태 정보를 이용하여 히스토리 리드 테이블을 업데이트 할 수 있다(S40). 즉, 제어기(CNT L)는 셀 상태 정보를 이용하여 디폴트 리드 레벨을 최적으로 보정할 수 있다. 이 후에, 제어기(CNTL)는 보정된 히스토리 리드 레벨로 히스토리 리드 커맨드를 발행하고, 발행된 히스토리 리 드 커맨드를 비휘발성 메모리 장치(NVM)으로 전송할 수 있다(S41). 이 후에, 비휘발성 메모리 장치(NVM)는 히스토리 리드 커맨드에 응답하여 보정된 디폴트 리드 레벨을 이용한 리 드 동작을 수행할 수 있다. 이러한 리드 동작에 따른 리드 데이터가 제어기(CNTL)로 출력될 수 있다(S42). 이후 에, 리드 데이터는 호스트로 출력될 수 있다(S43). 이 후에, 호스트로부터 동일한 위치에 대한 새로운 리드 요청이 수신되면(S44), 변경된 디폴트 리드 레벨을 갖 는 히스토리 리드 커맨드가 비휘발성 메모리 장치(NVM)로 전송될 수 있다(S45). 이 후, 비휘발성 메모리 장치 (NVM)의 리드 동작은 상술 된 바와 같이 진행될 것이다. 한편, 본 발명의 실시 예에 따른 비휘발성 메모리 장치에 대한 헬스 체크업 동작은 인공 지능을 위한 별도의 프 로세서에서 진행될 수 있다. 도 19는 본 발명의 따른 다른 실시 예에 따른 저장 장치를 예시적으로 보여주는 도면이다. 도 19를 참조하 면, 저장 장치는 적어도 하나의 비휘발성 메모리 장치 및 그것을 제어하는 제어기(200a)를 포함할 수 있다. 제어기(CNTL; 200a)는 제어 신호들(CLE, ALE, CE(s), WE, RE, 등)을 전송하는 복수의 제어 핀들을 통하여 적어 도 하나의 비휘발성 메모리 장치에 연결될 수 있다. 또한, 제어 신호들(CLE, ALE, CE(s), WE, RE)을 이용 하여 비휘발성 메모리 장치를 제어하도록 구현될 수 있다. 예를 들어, 비휘발성 메모리 장치는 CLE(command latch enable) 신호 및 ALE(address latch enable) 신호에 따라 WE(write enable) 신호의 엣지에 서 커맨드 혹은 어드레스를 래치 함으로써, 프로그램 동작/리드 동작/소거 동작을 수행할 수 있다. 제어기(200a)는 저장 장치의 전반적인 동작을 제어하도록 구현될 수 있다. 제어기(200a)는 캐시/버퍼 관리, 펌웨어 관리, 가비지 컬렉션 관리, 웨어 레벨링 관리, 데이터 중복 제거 관리, 리드 리프레쉬/리클레임 관리, 배드 블록 관리, 멀티-스트림 관리, 호스트 데이터와 비휘발성 메모리의 맵핑 관리, QoS(quality of service) 관리, 시스템 리소스 할당 관리, 비휘발성 메모리 큐(queue) 관리, 리드 전압 레벨 관리, 소거/프로그램 관리, 핫/콜드 데이터 관리, 전력 손실 보호 관리, 동적 열관리, 초기화 관리, RAID(redundant array of inexpensive disk) 관리 등과 같은 다양한 관리 동작들을 수행할 수 있다. 또한, 제어기(200a)는 인공 지능 프로세서 및 에러 정정 회로를 포함할 수 있다. 인공 지능 프로세서 는 인공 지능을 이용하여 도 1 내지 도 18에서 설명된 헬스 체크업 동작을 수행하고, 그 결과에 따라 최적 의 동작을 수행하도록 구현될 수 있다. ECC 회로는 프로그램 동작시 에러 정정 코드(error correction code)를 생성하고, 리드 동작시 에러 정정 코드를 이용하여 데이터(DATA)의 복구하도록 구현될 수 있다. 즉, ECC 회로는 비휘발성 메모리 장치 로부터 수신된 데이터(DATA)의 페일 비트(fail bit) 혹은 에러 비트(error bit)를 정정하기 위한 에러 정정 코 드(error correction code; ECC)를 생성할 수 있다. ECC 회로는 비휘발성 메모리 장치로 제공되는 데이터의 에러 정정 인코딩을 수행함으로써, 패리티(parity) 비트가 부가된 데이터(DATA)를 형성할 수 있다. 패 리티 비트는 비휘발성 메모리 장치에 저장될 수 있다. 또한, ECC 회로는 비휘발성 메모리 장치 로부터 출력된 데이터(DATA)에 대하여 에러 정정 디코딩을 수행할 수 있다. ECC 회로는 패리티를 사용하여 에러를 정정할 수 있다. ECC 회로는 LDPC(low density parity check) code, BCH code, turbo code, 리드- 솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정 정할 수 있다. 한편, 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 C2C(chip to chip) 구조로 구현될 수 있다. 도 20은 본 발명의 실시 예에 따른 C2C 구조로 구현된 비휘발성 메모리 장치를 예시적으로 보여주는 도면 이다. 여기서 C2C 구조는 제 1 웨이퍼 상에 셀 영역(CELL)을 포함하는 상부 칩을 제작하고, 제 1 웨이퍼와 다른제 2 웨이퍼 상에 페리 회로 영역(PERI)을 포함하는 하부 칩을 제작한 후, 상부 칩과 하부 칩을 본딩(bonding) 방식에 의해 서로 연결하는 것을 의미할 수 있다. 예를 들어, 본딩 방식은 상부 칩의 최상부 메탈층에 형성된 본딩 메탈과 하부 칩의 최상부 메탈층에 형성된 본딩 메탈을 서로 전기적으로 연결하는 방식일 수 있다. 실시 예에 있어서, 본딩 메탈이 구리(Cu)로 형성된 경우, 본딩 방식은 Cu-Cu 본딩 방식일 수 있다. 다른 실시 예에 있어서, 본딩 메탈은 알루미늄 혹은 텅스텐으로 형성될 수도 있다. 비휘발성 메모리 장치의 페리 회로 영역(PERI)과 셀 영역(CELL) 각각은 외부 패드 본딩 영역(PA), 워드라 인 본딩 영역(WLBA), 및 비트라인 본딩 영역(BLBA)을 포함할 수 있다. 페리 회로 영역(PERI)은 제 1 기판, 층간 절연층, 제 1 기판에 형성되는 복수의 회로 소자들 (1220a, 1220b, 1220c), 복수의 회로 소자들(1220a, 1220b, 1220c) 각각과 연결되는 제 1 메탈층(1230a, 1230b, 1230c), 제 1 메탈층(1230a, 1230b, 1230c) 상에 형성되는 제 2 메탈층(1240a, 1240b, 1240c)을 포함할 수 있다. 실시 예에 있어서, 제 1 메탈층(1230a, 1230b, 1230c)은 상대적으로 비저항이 높은 텅스텐으로 형성될 수 있다. 실시 예에 있어서, 제 2 메탈층(1240a, 1240b, 1240c)은 상대적으로 비저항이 낮은 구리로 형성될 수 있다. 도 20에 도시된 바와 같이, 제 1 메탈층(1230a, 1230b, 1230c)과 제 2 메탈층(1240a, 1240b, 1240c)이 도시되 지만, 본 발명이 여기에 제한되지 않을 것이다.제 2 메탈층(1240a, 1240b, 1240c) 상에 적어도 하나의 메탈층이 더 형성될 수도 있다. 제 2 메탈층(1240a, 1240b, 1240c)의 상부에 형성되는 하나 이상의 메탈층 중 적어도 일 부는, 제 2 메탈층(1240a, 1240b, 1240c)을 형성하는 구리와 다른 비저항을 갖는 알루미늄 등으로 형성될 수도 있다. 실시 예에 있어서, 층간 절연층은 복수의 회로 소자들(1220a, 1220b, 1220c), 제 1 메탈층(1230a, 1230b, 1230c), 및 제 2 메탈층(1240a, 1240b, 1240c)을 커버하도록 제 1 기판 상에 배치될 수 있다. 실 시 예에 있어서, 층간 절연층은, 실리콘 산화물, 실리콘 질화물 등과 같은 절연 물질을 포함할 수 있다. 워드라인 본딩 영역(WLBA)의 제 2 메탈층(1240b) 상에 하부 본딩 메탈(1271b, 1272b)이 형성될 수 있다. 워드라 인 본딩 영역(WLBA)에서, 페리 회로 영역(PERI)의 하부 본딩 메탈(1271b, 1272b)은 셀 영역(CELL)의 상부 본딩 메탈(1371b, 1372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있다. 실시 예에 있어서, 하부 본딩 메탈 (1271b, 1272b)과 상부 본딩 메탈(1371b, 1372b)은 알루미늄, 구리, 혹은 텅스텐 등으로 형성될 수 있다. 셀 영역(CELL)은 적어도 하나의 메모리 블록을 포함할 수 있다. 실시 예에 있어서, 셀 영역(CELL)은 제 2 기판 과 공통 소스 라인을 포함할 수 있다. 제 2 기판 상에는, 제 2 기판의 상면에 수직하 는 방향(Z축 방향)을 따라 복수의 워드라인들(1331-338; 330)이 적층 될 수 있다. 실시 예에 있어서, 워드라인 들의 상부 및 하부 각각에는 스트링 선택 라인들과 접지 선택 라인이 배치될 수 있다. 실시 예에 있어서, 스트링 선택 라인들과 접지 선택 라인 사이에 복수의 워드라인들이 배치될 수 있다. 비트라인 본딩 영역(BLBA)에서, 채널 구조체(CH)는 제 2 기판의 상면에 수직하는 방향으로 연장되어 워드 라인들, 스트링 선택 라인들, 및 접지 선택 라인을 관통할 수 있다. 채널 구조체(CH)는 데이터 저장층, 채널층, 및 매립 절연층 등을 포함할 수 있으며, 채널층은 제 1 메탈층(1350c) 및 제 2 메탈층(1360c)과 전기적 으로 연결될 수 있다. 예컨대, 제 1 메탈층(1350c)은 비트라인 콘택일 수 있고, 제 2 메탈층(1360c)은 비트라인 일 수 있다. 실시 예 있어서, 비트라인(1360c)은 제 2 기판의 상면에 평행한 제 1 방향(Y축 방향)을 따라 연장될 수 있다. 도 20에 도시된 바와 같이, 채널 구조체(CH)와 비트라인(1360c) 등이 배치되는 영역이 비트라인 본딩 영역 (BLBA)으로 정의될 수 있다. 실시 예에 있어서, 비트라인(1360c)은 비트라인 본딩 영역(BLBA)에서 페리 회로 영 역(PERI)에서 페이지 버퍼를 제공하는 회로 소자들(1220c)과 전기적으로 연결될 수 있다. 예를 들어, 비 트라인(1360c)은 페리 회로 영역(PERI)에서 상부 본딩 메탈(1371c, 1372c)과 연결될 수 있다. 여기서 상부 본딩 메탈(1371c, 1372c)은 페이지 버퍼의 회로 소자들(1220c)에 연결되는 하부 본딩 메탈(1271c, 1272c)과 연결될 수 있다. 워드라인 본딩 영역(WLBA)에서, 워드라인들은 제 2 기판의 상면에 평행한 제 2 방향(X축 방향)을 따라 연장될 수 있다. 실시 예에 있어서, 워드라인 본딩 영역(WLBA)은 복수의 셀 콘택 플러그들(1341-1347; 1340)과 연결될 수 있다. 예를 들어, 워드라인들과 셀 콘택 플러그들은, 제 2 방향을 따라 워드라 인들 중 적어도 일부가 서로 다른 길이로 연장되어 제공하는 패드들에서 서로 연결될 수 있다. 실시 예에 있어서, 워드라인들에 연결되는 셀 콘택 플러그들의 상부에 제 1 메탈층(1350b)과 제 2 메탈층(1360b)이 차례로 연결될 수 있다. 실시 예에 있어서, 셀 콘택 플러그들은 워드라인 본딩 영역(WLBA)에서 셀 영역(CELL)의 상부 본딩 메탈(1371b, 1372b)과 페리 회로 영역(PERI)의 하부 본딩 메탈(1271b, 1272b)을 통 해 페리 회로 영역(PERI)과 연결될 수 있다. 실시 예에 있어서, 셀 콘택 플러그들은 페리 회로 영역(PERI)에서 로우 디코더를 제공하는 회로 소 자들(1220b)과 전기적으로 연결될 수 있다. 실시 예에 있어서, 로우 디코더를 제공하는 회로 소자들 (1220b)의 동작 전압은, 페이지 버퍼를 제공하는 회로 소자들(1220c)의 동작 전압과 다를 수 있다. 예를 들어, 페이지 버퍼를 제공하는 회로 소자들(1220c)의 동작 전압이 로우 디코더를 제공하는 회로 소 자들(1220b)의 동작 전압보다 클 수 있다. 외부 패드 본딩 영역(PA)에 공통 소스 라인 콘택 플러그가 배치될 수 있다. 실시 예에 있어서, 공통 소스 라인 콘택 플러그는 금속, 금속 화합물, 혹은 폴리실리콘 등의 도전성 물질로 형성될 수 있다. 공통 소스 라인 콘택 플러그는 공통 소스 라인과 전기적으로 연결될 수 있다. 공통 소스 라인 콘택 플러그 상부에 제 1 메탈층(1350a)과 제 2 메탈층(1360a)이 차례로 적층될 수 있다. 예를 들어, 공통 소스 라인 콘택 플러그, 제 1 메탈층(1350a), 및 제 2 메탈층(1360a)이 배치되는 영역은 외부 패드 본딩 영역(PA)으 로 정의될 수 있다. 한편, 외부 패드 본딩 영역(PA)에는 입출력 패드들(1205, 1305)이 배치될 수 있다. 도 20를 참조하면, 제 1 기 판의 하부에는 제 1 기판의 하면을 덮는 하부 절연막 이 형성될 수 있다. 또한, 하부 절연막 상에 제 1 입출력 패드가 형성될 수 있다. 실시 예에 있어서, 제 1 입출력 패드는 제 1 입 출력 콘택 플러그를 통해 페리 회로 영역(PERI)에 배치되는 복수의 회로 소자들(1220a, 1220b, 1220c) 중 적어도 하나와 연결될 수 있다. 실시 예에 있어서, 제 1 입출력 패드는 하부 절연막에 의해 제 1 기판과 분리될 수 있다. 또한, 제 1 입출력 콘택 플러그와 제 1 기판 사이에는 측면 절연막 이 배치됨으로써 제 1 입출력 콘택 플러그와 제 1 기판을 전기적으로 분리할 수 있다. 도 20을 참조하면, 제 2 기판의 상부에 제 2 기판의 상면을 덮는 상부 절연막이 형성될 수 있다. 또한, 상부 절연막 상에 제 2 입출력 패드가 배치될 수 있다. 실시 예에 있어서, 제 2 입출 력 패드는 제 2 입출력 콘택 플러그를 통해 페리 회로 영역(PERI)에 배치되는 복수의 회로 소자들 (1220a, 1220b, 1220c) 중 적어도 하나와 연결될 수 있다. 실시 예에 있어서, 제 2 입출력 콘택 플러그가 배치되는 영역에 제 2 기판 및 공통 소스 라인 등이 배치되지 않을 수 있다. 또한, 제 2 입출력 패드는 제3 방향(Z축 방향)에서 워드라인들 과 오버랩 되지 않을 수 있다. 도 20를 참조하면, 제 2 입출력 콘택 플러그는 제 2 기판의 상면에 평행한 방향에서 제 2 기판과 분리될 수 있다. 또한, 제 2 입출력 콘택 플러그는 셀 영역 (CELL)의 층간 절연층을 관통하여 제 2 입출력 패드에 연결될 수 있다. 실시 예에 있어서, 제 1 입출력 패드와 제 2 입출력 패드는 선택적으로 형성될 수 있다. 예를 들어, 비휘발성 메모리 장치는 제 1 기판의 상부에 배치되는 제 1 입출력 패드만을 포함하거 나, 혹은 제 2 기판의 상부에 배치되는 제 2 입출력 패드만을 포함할 수 있다. 다른 실시 예에 있 어서, 비휘발성 메모리 장치는 제 1 입출력 패드와 제 2 입출력 패드를 모두 포함할 수도 있 다. 셀 영역(CELL)과 페리 회로 영역(PERI) 각각에 포함되는 외부 패드 본딩 영역(PA)과 비트라인 본딩 영역(BLBA) 각각에 최상부 메탈층의 메탈 패턴이 더미 패턴(dummy pattern)으로 존재하거나, 최상부 메탈층이 비어있을 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 외부 패드 본딩 영역(PA)에서, 셀 영역(CELL)의 최상 부 메탈층에 형성된 상부 메탈 패턴(1372a)에 대응하여 페리 회로 영역(PERI)의 최상부 메탈층에 셀 영역(CEL L)의 상부 메탈 패턴(1372a)과 동일한 형태의 하부 메탈 패턴(1273a)을 형성할 수 있다. 페리 회로 영역(PERI) 의 최상부 메탈층에 형성된 하부 메탈 패턴(1273a)은 페리 회로 영역(PERI)에서 별도의 콘택과 연결되지 않을 수 있다. 이와 유사하게, 외부 패드 본딩 영역(PA)에서 페리 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴에 대응하여 셀 영역(CELL)의 상부 메탈층에 페리 회로 영역(PERI)의 하부 메탈 패턴과 동일한 형태의 상부 메탈 패턴을 형성할 수도 있다. 워드라인 본딩 영역(WLBA)의 제 2 메탈층(1240b) 상에 하부 본딩 메탈(1271b, 272b)이 형성될 수 있다. 실시 예 에 있어서, 워드라인 본딩 영역(WLBA)에서 페리 회로 영역(PERI)의 하부 본딩 메탈(1271b, 272b)은, 셀 영역(CELL)의 상부 본딩 메탈(1371b, 372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있다. 또한, 비트라인 본딩 영역(BLBA)에서, 페리 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴에 대응하여 셀 영역(CELL)의 최상부 메탈층에 페리 회로 영역(PERI)의 하부 메탈 패턴과 동일한 형태의 상 부 메탈 패턴을 형성할 수 있다. 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴 상에는 콘택을 형성하지 않을 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 메모리 셀 어레이를 포함하는 메모리 셀 영역, 및 로우 디코 더, 복수의 페이지 버퍼들, 및 제어 로직 중에서 적어도 하나를 포함하는 페리 회로 영역을 포함하고, 메모리 셀 영역과 페리 회로 영역은 서로 반대의 신장 방향으로 형성된 패드들에 의해 전기적으로 연결될 수 있다. 실시 예에 있어서, 메모리 셀 영역은 제 1 웨이퍼에 형성되고, 페리 회로 영역은 제 1 웨이퍼와 다른 제 2 웨이 퍼에 형성될 수 있다. 한편, 본 발명은 데이터 서버 시스템에 적용 가능하다. 도 21은 본 발명의 실시 예에 따른 메모리 장치가 적용된 데이터 센터를 예시적으로 보여주는 도면이다. 도 21 을 참조하면, 데이터 센터는 각종 데이터를 모아두고 서비스를 제공하는 시설로서, 데이터 저장 센터라고 지칭될 수도 있다. 데이터 센터는 검색 엔진 및 데이터 베이스 운용을 위한 시스템일 수 있으며, 은행 등 의 기업 혹은 정부기관에서 사용되는 컴퓨팅 시스템일 수 있다. 데이터 센터는 어플리케이션 서버들(7100 내지 7100n) 및 저장 서버들(7200 내지 7200m)을 포함할 수 있다. 어플리케이션 서버들(7100 내지 7100n)의 개 수 및 저장 서버들(7200 내지 7200m)의 개수는 실시 예에 따라 다양하게 선택될 수 있고, 어플리케이션 서버들 (7100 내지 7100n)의 개수 및 저장 서버들(7200 내지 7200m)의 개수는 서로 다를 수 있다. 어플리케이션 서버 혹은 저장 서버는 프로세서(7110, 7210) 및 메모리(7120, 7220) 중 적어도 하 나를 포함할 수 있다. 저장 서버를 예시로 설명하면, 프로세서는 저장 서버의 전반적인 동작 을 제어할 수 있고, 메모리에 액세스하여 메모리에 로딩된 커맨드 혹은 데이터를 실행할 수 있다. 메모리는 DDR SDRAM(Double Data Rate Synchronous DRAM), HBM(High Bandwidth Memory), HMC(Hybrid Memory Cube), DIMM(Dual In-line Memory Module), Optane DIMM 혹은 NVMDIMM(Non-Volatile DIMM)일 수 있다. 실시 예에 따라, 저장 서버에 포함되는 프로세서의 개수 및 메모리의 개수는 다양하게 선택 될 수 있다. 실시 예에 있어서, 프로세서와 메모리는 프로세서-메모리 페어를 제공할 수 있다. 실시 예에 있어 서, 프로세서와 메모리의 개수는 서로 다를 수도 있다. 프로세서는 단일 코어 프로세서 혹은 다중 코어 프로세서를 포함할 수 있다. 저장 서버에 대한 상기 설명은, 어플리케이션 서버에도 유 사하게 적용될 수 있다. 실시 예에 따라, 어플리케이션 서버는 저장 장치를 포함하지 않을 수도 있 다. 저장 서버는 적어도 하나 이상의 저장 장치를 포함할 수 있다. 저장 장치는 도 1 내지 도 20에 설명된 헬스 체크업 커맨드에 따라 이종 멀티-센싱 동작을 수행하도록 구현될 수 있다. 이러한 이종 멀 티-센싱 동작은 머신 러닝(machine learning; ML)에 의해 수행될 수 있다. 예를 들어, 저장 장치는 머신 러닝 기반 방어 코드를 동작하도록 구현될 수 있다. 저장 서버에 포함되는 저장 장치의 개수는 실 시 예에 따라 다양하게 선택될 수 있다 어플리케이션 서버들(7100 내지 7100n) 및 저장 서버들(7200 내지 7200m)은 네트워크를 통해 서로 통신할 수 있다. 네트워크는 FC(Fiber Channel) 혹은 이더넷(Ethernet) 등을 이용하여 구현될 수 있다. 이 때, FC는 상대적으로 고속의 데이터 전송에 사용되는 매체이며, 고성능/고가용성을 제공하는 광 스위치를 사용할 수 있다. 네트워크의 액세스 방식에 따라 저장 서버들(7200 내지 7200m)은 파일 저장, 블록 저장, 혹은 오브 젝트 저장으로서 제공될 수 있다. 실시 예에 있어서, 네트워크는 SAN(Storage Area Network)와 같은 저장 전용 네트워크일 수 있다. 예를 들어, SAN은 FC 네트워크를 이용하고 FCP(FC Protocol)에 따라 구현된 FC-SAN일 수 있다. 다른 예를 들어, SAN 은 TCP/IP 네트워크를 이용하고 iSCSI(SCSI over TCP/IP 혹은 Internet SCSI) 프로토콜에 따라 구현된 IP- SAN일 수 있다. 다른 실시 예에 있어서, 네트워크는 TCP/IP 네트워크와 같은 일반 네트워크일 수 있다. 예를 들어, 네트워크는 FCoE(FC over Ethernet), NAS(Network Attached Storage), NVMe-oF(NVMe over Fabrics) 등의 프로토콜에 따라 구현될 수 있다. 아래에서는, 어플리케이션 서버 및 저장 서버를 중심으로 설명하기로 한다. 어플리케이션 서버 에 대한 설명은 다른 어플리케이션 서버(7100n)에도 적용될 수 있고, 저장 서버에 대한 설명은 다른 저장 서버(7200m)에도 적용될 수 있다. 어플리케이션 서버는 사용자 혹은 클라이언트가 저장 요청한 데이터를 네트워크를 통해 저장 서버 들(7200 내지 7200m) 중 하나에 저장할 수 있다. 또한, 어플리케이션 서버는 사용자 혹은 클라이언트가 리드 요청한 데이터를 저장 서버들(7200 내지 7200m) 중 하나로부터 네트워크를 통해 획득할 수 있다. 예 를 들어, 어플리케이션 서버는 웹 서버 혹은 DBMS(Database Management System) 등으로 구현될 수 있다. 어플리케이션 서버는 네트워크를 통해 다른 어플리케이션 서버(7100n)에 포함된 메모리(7120n) 혹 은 저장 장치(7150n)에 액세스할 수 있고, 혹은 네트워크를 통해 저장 서버(7200 ~ 7200m)에 포함된 메모 리(7220 ~ 7220m) 혹은 저장 장치(7250 ~ 7250m)에 액세스할 수 있다. 이로써, 어플리케이션 서버는 어 플리케이션 서버들(7100 ~ 7100n) 혹은 저장 서버들(7200 ~ 7200m)에 저장된 데이터에 대해 다양한 동작들을 수 행할 수 있다. 예를 들어, 어플리케이션 서버는 어플리케이션 서버들(7100 ~ 7100n) 혹은 저장 서버들 (7200 ~ 7200m) 사이에서 데이터를 이동 혹은 카피(copy)하기 위한 커맨드를 실행할 수 있다. 이 때 데이터는 저장 서버들(7200 ~ 7200m)의 저장 장치로(7250 ~ 7250m)부터 저장 서버들(7200 ~ 7200m)의 메모리들(7220 ~ 7220m)을 거쳐서, 혹은 바로 어플리케이션 서버들(7100 ~ 7100n)의 메모리(7120 ~ 7120n)로 이동될 수 있다. 네트워크를 통해 이동하는 데이터는 보안 혹은 프라이버시를 위해 암호화된 데이터일 수 있다. 저장 서버를 예시로 설명하면, 인터페이스는 프로세서와 제어기의 물리적 연결 및 NIC와 제어기의 물리적 연결을 제공할 수 있다. 예를 들어, 인터페이스는 저장 장치를 전용 케이블로 직접 접속하는 DAS(Direct Attached Storage) 방식으로 구현될 수 있다. 또한, 예를 들어, 인터 페이스는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인 터페이스 방식으로 구현될 수 있다. 저장 서버는 스위치 및 NIC을 더 포함할 수 있다. 스위치는 프로세서의 제어에 따라 프로세서와 저장 장치를 선택적으로 연결시키거나, NIC과 저장 장치를 선택적으 로 연결시킬 수 있다. 실시 예에 있어서, NIC는 네트워크 인터페이스 카드, 네트워크 어댑터 등을 포함할 수 있다. NIC는 유선 인터페이스, 무선 인터페이스, 블루투스 인터페이스, 광학 인터페이스 등에 의해 네트워크에 연결될 수 있다. NIC는 내부 메모리, DSP, 호스트 버스 인터페이스 등을 포함할 수 있으며, 호스트 버스 인터페 이스를 통해 프로세서 혹은 스위치 등과 연결될 수 있다. 호스트 버스 인터페이스는, 앞서 설명한 인터페이스의 예시들 중 하나로 구현될 수도 있다. 실시 예에 있어서, NIC는 프로세서, 스위 치, 저장 장치 중 적어도 하나와 통합될 수도 있다. 저장 서버(7200 ~ 7200m) 혹은 어플리케이션 서버(7100 ~ 7100n)에서 프로세서는 저장 장치(7130 ~ 7130n, 7250 ~ 7250m) 혹은 메모리(7120 ~ 7120n, 7220 ~ 7220m)로 커맨드를 전송하여 데이터를 프로그램 하거나 리드 할 수 있다. 이 때 데이터는 ECC(Error Correction Code) 엔진을 통해 에러 정정된 데이터일 수 있다. 데이터는 데이터 버스 변환(Data Bus Inversion: DBI) 혹은 데이터 마스킹(Data Masking: DM) 처리된 데이터로서, CRC(Cyclic Redundancy Code) 정보를 포함할 수 있다. 데이터는 보안 혹은 프라이버시를 위해 암호화된 데이터 일 수 있다. 저장 장치(7150 ~ 7150m, 7250 ~ 7250m)는 프로세서로부터 수신된 리드 커맨드에 응답하여, 제어 신호 및 커맨 드/어드레스 신호를 NAND 플래시 메모리 장치(7252-7252m)로 전송할 수 있다. 이에 따라 NAND 플래시 메모리 장 치(7252-7252m)로부터 데이터를 리드하는 경우, RE(Read Enable) 신호는 데이터 출력 제어 신호로 입력되어, 데 이터를 DQ 버스로 출력하는 역할을 할 수 있다. RE 신호를 이용하여 DQS(Data Strobe)를 생성할 수 있다. 커맨 드와 어드레스 신호는 WE(Write Enable) 신호의 상승 엣지 혹은 하강 엣지에 따라 페이지 버퍼에 래치 될 수 있 다. 제어기는 저장 장치의 동작을 전반적으로 제어할 수 있다. 실시 예에 있어서, 제어기는 SRAM(Static Random Access Memory)을 포함할 수 있다. 제어기는 라이트 커맨드에 응답하여 낸드 플래시 에 데이터를 쓸 수 있고, 혹은 리드 커맨드에 응답하여 낸드 플래시로부터 데이터를 리드할 수 있다. 예를 들어, 라이트 커맨드 혹은 리드 커맨드는 저장 서버 내의 프로세서, 다른 저장 서버 (7200m) 내의 프로세서(7210m) 혹은 어플리케이션 서버(7100, 7100n) 내의 프로세서(7110, 7110n)로부터 제공 될 수 있다. DRAM은 낸드 플래시에 쓰여질 데이터 혹은 낸드 플래시로부터 리드된 데이터를 임시 저장(버퍼링)할 수 있다. 또한, DRAM은 메타 데이터를 저장할 수 있다. 여기서, 메타 데이터는 사용 자 데이터 혹은 낸드 플래시를 관리하기 위해 제어기에서 생성된 데이터이다. 저장 장치는 보안 혹은 프라이버시를 위해 SE(Secure Element)를 포함할 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는 한번의 Read busy 안에, 2개 이상의 Read level로 sampling 하여 읽은 이종의 data를 출력 데이터(Dout Data)에 나눠서 출력할 수 있다. 실시 예에 있어서, 비휘발성 메모리 장치는 한 Page가 16Kbyte인 NAND에서 8K 단위로 sampling하여 한 Page size의 Dout Data 안에 2개의 Read level로 읽은 data를 출력할 수 있다. 실시 예에 있어서, 1st 8K Dout Data 는 1st Read level data이고, 2nd 8K Dout Data는 2nd Read level data일 수 있다. 실시 예에 있어서, 비휘발성 메모리 장치는 한 Page가 16Kbyte인 NAND에서 4K 단위로 sampling하여 한 Page size의 Dout Data 안에 4 개의 Read level로 읽은 data를 출력할 수 있다. 실시 예에 있어서, 1st/2nd/3rd/4th 4K Dout Data는 각각 1st/2nd/3rd/4th Read level data일 수 있다. 본 발명의 실시 예에 비휘발성 메모리 장치는 한번의 RD busy 안에, 2개 이상의 다른 WL을 sampling하여 읽은 이종의 data를 Dout Data에 나눠서 출력할 수 있다. 본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 한번의 RD busy 안에, 2개 이상의 다른 block을 sampling하 여 읽은 이종의 data를 Dout Data에 나눠서 출력할 수 있다. 실시 예에 있어서, Sampling하여 출력한 Dout Data를 이용하여 controller는 read level을 조절하여 다시 read할 수 있다. 실시 예에 있어서, Sampling하여 출력한 Dout Data를 이용하여 controller는 reclaim 시점을 조절할 수 있다."}
{"patent_id": "10-2020-0090763", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "한편, 상술된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용 할 수 있는 추상적이고 개념적인 아이디어인 기 술적 사상을 포함 할 것이다."}
{"patent_id": "10-2020-0090763", "section": "도면", "subsection": "도면설명", "item": 1, "content": "이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 실시 예들을 제공 한다. 도 1은 본 발명의 실시 예에 따른 저장 장치를 예시적으로 보여주는 도면이다. 도 2은 도 1에 도시된 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다. 도 3은 도 1에 도시된 메모리 블록들 중 어느 하나의 메모리 블록(BLK1)에 대한 회로도를 예시적으로 보여주는 도면이다. 도 4는 본 발명의 실시 예에 따른 비휘발성 메모리 장치에서 문턱전압 산포를 파악하기 위하여 이용하는 리드 레벨을 예시적으로 보여주는 도면이다.도 5a 및 도 5b는 본 발명의 실시 예에 따른 이종 멀티-센싱 동작을 예시적으로 보여주는 도면들이다. 도 6a, 도 6b, 및 도 6c는 동일 블록(BLK2) 내부의 동일 워드라인(WLk)에 서로 다른 리드 레벨(RD1, RD2) 혹은 서로 다른 디벨럽 타임(DevT1, DevT2) 조건에서 수행하는 이종 멀티-센싱 동작을 설명하는 도면들이다. 도 7a, 도 7b, 및 도 7c는 동일 블록(BLK2) 내부의 서로 다른 워드라인들(WLk, WLl)에 서로 다른 리드 레벨 (RD1, RD2) 혹은 서로 다른 디벨럽 타임(DevT1, DevT2) 조건에서 수행하는 이종 멀티-센싱 동작을 설명하는 도 면들이다. 도 8a, 도 8b, 및 도 8c는 동일 블록(BLK2) 내부의 서로 다른 워드라인들(WLk, WLl)에 동일 리드 레벨(RD1) 혹 은 동일 디벨럽 타임(DevT1) 조건에서 수행하는 이종 멀티-센싱 동작을 설명하는 도면들이다. 도 9a, 도 9b, 및 도 9c는 서로 다른 블록들(BLK1, BLK2)에서 서로 다른 워드라인들(WLk, WLl)에 서로 다른 리 드 레벨들(RD1, RD2) 혹은 서로 다른 디벨럽 타임들(DevT1, DevT2) 조건에서 수행하는 이종 멀티-센싱 동작을 설명하는 도면들이다. 도 10은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 이종-멀티-센싱 동작을 예시적으로 보여주는 흐름도이다. 도 11은 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치에서 문턱전압 산포를 파악하기 위하여 이용 하는 리드 레벨들을 예시적으로 보여주는 도면이다. 도 12a 및 도 12b는 4개의 센싱 동작들로 구성된 이종-멀티-센싱 동작을 예시적으로 보여주는 도면들이다. 도 13a 및 도 13b는 셀 상태 정보를 이용하여 리드 레벨을 보정하는 것을 예시적으로 보여주는 도면이다. 도 14는 본 발명의 실시 예에 따른 인접 워드라인(WLi-1)에 연결된 메모리 셀들의 산포 특성을 이용하여 리클레 임을 수행여부를 판별하는 것을 보여주는 도면이다. 도 15는 본 발명의 실시 예에 따른 인접 워드라인(WLi+1)에 연결된 메모리 셀들의 산포 특성을 이용하여 인접 워드라인(WLi+1)의 오픈 여부 판별하는 것을 보여주는 도면이다. 도 16a는 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름도이다. 도 16b는 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름 도이다. 도 17은 본 발명의 실시 예에 따른 저장 장치의 리드 방법을 예시적으로 보여주는 흐름도이다. 도 18은 본 발명의 실시 예에 따른 저장 장치에서 최적의 리드 레벨을 보상하는 과정을 예시적으로 보여주 는 래더 다이어그램이다. 도 19는 본 발명의 따른 다른 실시 예에 따른 저장 장치를 예시적으로 보여주는 도면이다. 도 20은 본 발명의 실시 예에 따른 C2C 구조로 구현된 비휘발성 메모리 장치를 예시적으로 보여주는 도면 이다. 도 21은 본 발명의 실시 예에 따른 메모리 장치가 적용된 데이터 센터를 예시적으로 보여주는 도면이다."}
