TST_DigIn_1    ; 0  ; 1   ; 1   ; 1   ; 1   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_DigIn_2    ; 0  ; 1   ; 1   ; 1   ; 1   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_DigIn_3    ; 0  ; 1   ; 1   ; 1   ; 1   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_DigIn_4    ; 0  ; 1   ; 1   ; 1   ; 1   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_DigIn_5    ; 0  ; 1   ; 1   ; 1   ; 1   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_DigIn_6    ; 0  ; 1   ; 1   ; 1   ; 1   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_DigIn_7    ; 0  ; 1   ; 1   ; 1   ; 1   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_DigIn_8    ; 0  ; 1   ; 1   ; 1   ; 1   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_DigIn_9    ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigIn_10   ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigIn_11   ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigIn_12   ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1

TST_DigOut_1   ; 1  ; 0   ; 0   ; 0   ; 0   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_2   ; 1  ; 0   ; 0   ; 0   ; 0   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_3   ; 1  ; 0   ; 0   ; 0   ; 0   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_4   ; 1  ; 0   ; 0   ; 0   ; 0   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_5   ; 1  ; 0   ; 0   ; 0   ; 0   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_6   ; 1  ; 0   ; 0   ; 0   ; 0   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_7   ; 1  ; 0   ; 0   ; 0   ; 0   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_8   ; 1  ; 0   ; 0   ; 0   ; 0   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1

TST_AnIn_1     ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_AnIn_2     ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1

TST_AnOut_1    ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_AnOut_2    ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_AnOut_3    ; 1  ; 0   ; 0   ; 0   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_AnOut_4    ; 1  ; 0   ; 0   ; 0   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1

TST_Tamb       ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1

TST_VCC_set    ; 0  ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_mA_max     ; 0  ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_VCC_fbk    ; 0  ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_mA_fbk     ; 0  ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0

TST_FWrevision ; 0  ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_HWconfig   ; 0  ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0

TST_RTU1_WR    ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_RTU1_RD    ; 1  ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
