
<!-- @import "[TOC]" {cmd="toc" depthFrom=1 depthTo=6 orderedList=false} -->

<!-- code_chunk_output -->

- [main leaf: 02H](#main-leaf-02h)
- [main leaf: 04H](#main-leaf-04h)

<!-- /code_chunk_output -->

# main leaf: 02H

**CPUID.EAX=02H**用来获得关于**CPU的Cache与TLB信息**。

```assembly
mov eax，02H        ;02号功能
cpuid
```

返回信息中**eax寄存器**的**最低字节（byte 0**）是需要**执行CPUID.EAX=02H的次数(！！！**)。

![config](./images/19.png)

上面这个最低字节的值为01，表明**只需要执行一次CPUID.EAX=02H**就能获得**完整的信息**。

>寄存器的MSB（Bit31）位是个标志位，为**0指示有效**，为**1指示无效**。

**eax、ebx、ecx和edx寄存器**中的**每个字节指示一个信息**（除EAX寄存器的byte 0外）。

![config](./images/20.png)

如果是**FF字节**表示CPUID.EAX=02H**不返回cache及TLB信息**，需要执行**CPUID.EAX=04H**进行查询。

>实验4-6：使用CPUID.EAX=02H查看cache及TLB信息

实验的源码在\topic04\ex4-6\setup.asm中，下面是在VMware中的运行结果。

![config](./images/21.png)

上面的信息是在VMware下打印出来的，从这个结果，我们可以看出来以下信息。

![config](./images/22.png)

# main leaf: 04H

处理器的**Cache和TLB**情况也可以从`CPUID.EAX=04H`里获得，04H功能号是**一个功能集**，以**ECX输入一个子叶号**，枚举出处理器**Cache的所有信息**。

首先以**ECX=0H子叶开始查询**，在**eax寄存器返回**，我们所关心的是以下几个位域。

![config](./images/23.png)

`EAX[4：0]`返回**cache的类型**，分别是：1=**Data cache**，2=**Instruction cache**，3=**Unified cache**，0值是**终止标志**，表示已经没有子叶可以枚举了，其他值是保留的。

`EAX[7：5]`返回**cache的level(！！！**)，`EAX[31：26]`域里也可以查询得到**处理器的core数**，这个查询结果值需要**加上1**才是真正的值。

接下来EBX寄存器的返回信息是：`EBX[11：00]`是**line size**，`EBX[21：12]`是**physical line partition**，`EBX[31：22]`返回**cache的way数**。最后ECX寄存器返回32位的**cache set数量**。

>实验4-7：使用CPUID.EAX=04H/ECX=n来查看cache及TLB信息

下面是部分代码片断，完整的源码在topic04\ex4-7\setup.asm里。

代码清单4-4：

```assembly
@@1：
mov ecx，[sub_leaves]       ;子叶号
mov esi，ecx
mov di，value_address
call get_hex_string
mov si，msg
call puts
mov si，value_address
call puts
mov si，msg2
call puts
mov eax，04                 ;探测 ECX=n
cpuid
mov [eax_value]，eax        ;保存各个寄存器的值
mov [ebx_value]，ebx
mov [ecx_value]，ecx
mov [edx_value]，edx
inc dword [sub_leaves]      ;下一个子叶号
call print_cache_info       ;打印信息
test eax，eax
jnz @@1
```

从**子叶ECX=0H**开始进行探测，直至EAX[4：0]为0（表示**没有下一个子叶**），**每一个子叶**得到的cache size的计算方法如下。

>cache size=line size × line partition × way × set

也就是等于：（EBX[11：00]+1）\*（EBX[21：12]+1）\*（EBX[31：22]+1）\*（ECX+1）。

**每一项加上1**，是因为返回的信息加上1才是完整的值。这个计算的过程在print\_cache\_info()过程里，读者可以在topic04\ex4-7\setup.asm源码里看到。下面是在VMware中的运行结果。

![config](./images/24.png)

对比一下上面的运行结果和使用CPUID.EAX=02H查询到的结果，看是否一致。上面的结果是：

- **1级Data\-cache**的**size是32KB（值为0x8000**），**8\-way** **64 set**结构。每个cache line有4KB size, 每个way有64字节.

- 1级Instruction\-cache的size同样是32KB（值为0x8000），4\-way 128 set结构。每个way有8KB size, 每个cache line有64字节.

- 2级cache的size是256KB（值为0x40000），8\-way 512 set结构。每个way有32KB size, 每个way有64字节.

- 3级cache的size是3MB（值为0x300000），属于12\-way 4096 set结构。每个way有256KB size, 每个cache line有64字节.

从上面大概可见, **1级到3级容量越来越大, way和set越来越大, 但是cache line都是64字节, 不变**.

![config](./images/27.png)

![config](./images/28.png)

如图所示(**图中的cluster应该是package, 表示物理CPU**)，一个拥有**2个CPU**的系统, **每个CPU**有**两个Core**, **每个Core**有**两个线程(图中没有显示)的Cache架构**。**每一个Core(以core为单位！！！**)有**单独的L1 cache(！！！**), 它由**其中的线程所共享**, **每一个CPU(物理CPU**)中的**所有Core**共享**同一个L2 Cache**, **同一个cluster的所有的CPU**共享**同一个L3 Cache**。

**L1 cache**最靠近处理器核心，因此它的访问**速度也是最快**的，当然它的容量也是最小的。CPU访问各级的Cache速度和延迟是不一样的，**L1 Cache的延迟最小**，**L2 Cache其次**，**L3 Cache最慢**。

**CPU**访问一块**新的内存**时，它会首先把包含**这块内存的Cache Line大小的内容(！！！**)获取到**L3 Cache**，然后是载入到**L2 Cache**，最后载入到了**L1 Cache**。这个过程需要**访问主存储器**，因此**延迟会很大**，大约需要**几十纳秒**。当**下次再读取相同一块数据**的时候**直接从L1 Cache里取数据**的话，这个延迟**大约只有4个时钟周期**。当**L1 Cache满**了并且有**新的数据**要进来，那么根据**Cache的置换算法**会选择**一个Cache line**置换到**L2 Cache**里，**L3 Cache**也是同样的道理。

访问类型 | 延迟
---|---
L1 cache命中 | 约4个时钟周期
L2 cache 命中 | 约100纳秒
L3 cache命中 | 约100纳秒
访问本地DDR | 约100纳秒
访问远端内存节点DDR | 约100纳秒

- 处理器**首次访问主存上的某地址**时，会将**此地址所在单位大小的内容**依次载入**L3, L2, L1 Cache**
- 短时间内，处理器**再次访问这个地址**时，将**直接从L1 Cache读取**
- **强烈关注这几个cache的位置！！！**

**组相连**中, **cache**被分为**大小相同的块**(称为**way, 即路, 类似于磁盘的盘面**), **每个way**中有**多个cache line**, **每个way**中的**cache line**(cache中**最小访问单元**, 包含一小段主存中的数据, 常见大小是**32或64字节**)都有**索引**(即**index, 索引域**), **相同索引域**的**cache line**组成一个**组**(即**set**, 相同索引域一般分别存在于每个way中, 类似于**磁盘的柱面<所有盘面的相同磁道**>).

处理器访问cache时的地址编码(处理器自己内部自发行为！！！)分为3个部分, 分别是

- **索引域(index, 用来在整个cache中索引得到cache组, 所以又叫组索引, 类似于在整个磁盘中找柱面**)
- **标记域(tag, 用于在cache组中索引得到特定的cache line, 类似于在柱面中查找磁道**)
- **偏移域(offset, 用来在cache line中查找数据, 类似于在磁道中查找扇区**).

![config](./images/25.png)

处理器**自我组装cache地址编码**, 然后通过**索引域(index**)查找**组(set**), 然后通过**标记(tag**)查找**组中具体的cache line**, 处理器**直接拿到所有cache line数据**, 然后通过**偏移(offset**)查找到**具体数据**.

对比结果cache size和cache结构是一样的，在这个例子里没有完整打印详细的信息，读者朋友可以自行加入更完整的显示。这个例子探测到子叶号ECX=03H为止，ECX=04H已经不支持了。

让人感到沮丧的是：在AMD的机器上并不支持EAX=02H到EAX=04H的功能号！

是的，这确实让人反感，在AMD的机器上basic功能号支持EAX=01H、EAX=05H、EAX=06H以及EAX=0DH，这4个功能号。可是AMD比Intel支持更多的extended功能号，根据AMD的CPUID specification指示，最多达到了8000001EH，而Intel只支持到80000008H。

在AMD机器上可以使用80000005H、80000006H，以及8000001DH扩展功能号查询cache和TLB的相关信息。