+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; \sintesis:PLL|altpll_component|auto_generated                              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \sintesis:PLL                                                              ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; THPROC                                                                     ; 11    ; 6              ; 0            ; 6              ; 37     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DISPLAY                                                                    ; 64    ; 1              ; 1            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U1|U4                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U1|U3                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U1|U2                                                                  ; 14    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U1|U1                                                                  ; 11    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U1|U0                                                                  ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U1                                                                     ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_wr|U_MEM|altsyncram_component|auto_generated                   ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_wr|U_MEM                                                       ; 27    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_wr                                                             ; 13    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_rd|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_rd|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_rd|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_rd|scfifo_component|auto_generated|dpfifo|three_comparison     ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_rd|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_rd|scfifo_component|auto_generated|dpfifo|FIFOram              ; 26    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_rd|scfifo_component|auto_generated|dpfifo                      ; 13    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_rd|scfifo_component|auto_generated                             ; 13    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0|fifo_rd                                                             ; 13    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C|U0                                                                     ; 25    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; I2C                                                                        ; 14    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; TIMER                                                                      ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RELOJ_12_24|U_1|U2                                                         ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RELOJ_12_24|U_1|U1                                                         ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RELOJ_12_24|U_1|U0                                                         ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RELOJ_12_24|U_1                                                            ; 17    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RELOJ_12_24|U_0                                                            ; 11    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RELOJ_12_24                                                                ; 10    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CTRL_TEC                                                                   ; 7     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
