<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:54.2954</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7027770</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>전자 장치, 전자 장치의 제작 방법, 반도체 장치, 반도체 장치의 제작 방법, 기억 장치</inventionTitle><inventionTitleEng>ELECTRONIC DEVICE, METHOD FOR FABRICATING ELECTRONIC DEVICE, SEMICONDUCTOR DEVICE, METHOD FOR FABRICATING SEMICONDUCTOR DEVICE, AND STORAGE DEVICE</inventionTitleEng><openDate>2024.09.27</openDate><openNumber>10-2024-0141777</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.20</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/532</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화 또는 고집적화가 가능한 전자 장치 또는 반도체 장치를 제공한다. 전자 장치는 제 1 도전체와, 제 2 도전체와, 제 1 절연체와, 제 2 절연체와, 접속 전극을 가진다. 제 1 절연체는 제 1 도전체 위에 제공되고 제 1 도전체와 중첩되는 제 1 개구를 가진다. 제 2 도전체는 제 1 절연체 위에 제공되고 제 1 도전체와 중첩되는 제 2 개구를 가진다. 제 2 절연체는 제 2 도전체 위에 제공되고 제 1 도전체와 중첩되는 제 3 개구를 가진다. 제 2 개구는 제 3 개구보다 폭이 작은 부분을 가진다. 접속 전극은 제 1 개구의 내부, 제 2 개구의 내부, 및 제 3 개구의 내부에 위치하고, 제 1 도전체의 상면과 접한다. 접속 전극은 제 2 도전체의 상면의 일부 및 측면의 일부와 접한 영역을 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.08.03</internationOpenDate><internationOpenNumber>WO2023144654</internationOpenNumber><internationalApplicationDate>2023.01.17</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/050376</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 전자 장치로서,제 1 도전체와, 제 2 도전체와, 제 1 절연체와, 제 2 절연체와, 접속 전극을 가지고,상기 제 1 절연체는 상기 제 1 도전체 위에 제공되고 상기 제 1 도전체와 중첩되는 제 1 개구를 가지고,상기 제 2 도전체는 상기 제 1 절연체 위에 제공되고 상기 제 1 도전체와 중첩되는 제 2 개구를 가지고,상기 제 2 절연체는 상기 제 2 도전체 위에 제공되고 상기 제 1 도전체와 중첩되는 제 3 개구를 가지고,상기 제 2 개구는 상기 제 3 개구보다 폭이 작은 부분을 가지고,상기 접속 전극은 상기 제 1 개구의 내부, 상기 제 2 개구의 내부, 및 상기 제 3 개구의 내부에 위치하고, 상기 제 1 도전체의 상면과 접하고,상기 접속 전극은 상기 제 2 도전체의 상면의 일부 및 측면의 일부와 접한 영역을 가지는, 전자 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 2 개구는 상기 제 1 개구보다 폭이 작은 부분을 가지고,상기 접속 전극은 상기 제 2 도전체의 하면의 일부와 접한 영역을 가지는, 전자 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 접속 전극은 제 3 도전체와 제 4 도전체를 가지고,상기 제 3 도전체는 상기 제 1 개구의 내측, 상기 제 2 개구의 내측, 및 상기 제 3 개구의 내측에 위치하고,상기 제 4 도전체는 상기 제 3 도전체와 상기 제 1 절연체 사이, 상기 제 3 도전체와 상기 제 2 도전체 사이, 및 상기 제 3 도전체와 상기 제 2 절연체 사이에 위치하고, 상기 제 2 도전체의 상면의 일부 및 측면의 일부와 접한 영역을 가지는, 전자 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제 3 도전체는 탄탈럼, 텅스텐, 타이타늄, 몰리브데넘, 알루미늄, 또는 구리를 포함하고,상기 제 4 도전체는 질화 탄탈럼, 질화 텅스텐, 또는 질화 타이타늄을 포함하는, 전자 장치.</claim></claimInfo><claimInfo><claim>5. 제 3 항에 있어서,상기 제 1 절연체는 상기 제 1 개구의 내벽이 오목 곡면인 부분을 가지고,상기 제 3 도전체는 측면이 볼록 곡면인 부분을 가지는, 전자 장치.</claim></claimInfo><claimInfo><claim>6. 제 3 항에 있어서,상기 제 1 개구의 폭은 상기 제 2 개구의 폭보다 작고,상기 제 3 도전체는 상기 제 1 개구의 내측에 위치하는 부분의 폭보다 상기 제 3 개구의 내측에 위치하는 부분의 폭이 작은, 전자 장치.</claim></claimInfo><claimInfo><claim>7. 전자 장치의 제작 방법으로서,제 1 도전체를 형성하고,상기 제 1 도전체 위에 제 1 절연체를 형성하고,상기 제 1 절연체 위에 상기 제 1 도전체와 중첩되는 제 2 개구를 가지는 제 2 도전체를 형성하고,상기 제 2 도전체 위에 제 2 절연체를 형성하고,이방성 제 1 에칭 처리에 의하여 상기 제 1 절연체에 상기 제 1 도전체 및 상기 제 2 개구와 중첩되는 제 1 개구를, 그리고 상기 제 2 절연체에 상기 제 1 도전체 및 상기 제 2 개구와 중첩되는 제 3 개구를 형성하고,등방성 제 2 에칭 처리에 의하여 상기 제 1 개구 및 상기 제 3 개구의 폭을 크게 하도록 상기 제 1 절연체 및 상기 제 2 절연체의 일부를 에칭하고,상기 제 1 개구, 상기 제 2 개구, 및 상기 제 3 개구의 내부에 상기 제 1 도전체의 상면과 접하고 상기 제 2 도전체의 상면 및 측면과 접하는 접속 전극을 형성하는, 전자 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 1 에칭 처리와 상기 제 2 에칭 처리에 드라이 에칭을 사용하고,상기 제 1 에칭 처리와 상기 제 2 에칭 처리는 동일 장치에 의하여 대기에 노출시키지 않고 연속하여 수행하는, 전자 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>9. 제 7 항에 있어서,상기 제 1 에칭 처리에 드라이 에칭을 사용하고,상기 제 2 에칭 처리에 웨트 에칭을 사용하는, 전자 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>10. 반도체 장치로서,트랜지스터와 용량 소자를 가지고,상기 트랜지스터는,산화물과,상기 산화물 위의 제 1 도전체 및 제 2 도전체와,상기 제 1 도전체 및 상기 제 2 도전체 위의 제 1 절연체와,상기 제 1 절연체 위의 제 2 절연체와,상기 산화물 위의 제 3 절연체와,상기 제 3 절연체 위의 제 3 도전체를 가지고,상기 제 2 절연체는 제 1 개구 및 제 2 개구를 가지고,상기 제 1 절연체는 상기 제 1 개구와 중첩되는 제 3 개구를 가지고,상기 제 1 개구 및 상기 제 3 개구는 상기 산화물과 중첩되는 영역을 가지고,상기 제 3 절연체 및 상기 제 3 도전체는 상기 제 1 개구 내에 배치되고,상기 제 3 도전체는 상기 제 3 절연체를 개재(介在)하여 상기 산화물과 중첩되는 영역을 가지고,상기 제 3 절연체는 상기 산화물의 상면 및 상기 제 1 개구의 측벽과 각각 접한 영역을 가지고,상기 용량 소자는 상기 제 2 도전체와, 상기 제 2 도전체 위의 상기 제 1 절연체와, 상기 제 1 절연체 위의 제 4 절연체와, 상기 제 4 절연체 위의 제 4 도전체를 가지고,상기 제 4 절연체 및 상기 제 4 도전체는 상기 제 2 개구 내에 배치되고,상기 트랜지스터를 채널 길이 방향의 단면에서 보았을 때 상기 제 1 도전체와 상기 제 2 도전체 사이의 거리는 상기 제 1 개구의 폭보다 작은, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제 2 개구는 상기 제 2 도전체와 중첩되는 영역을 가지고,상기 제 4 도전체는 상기 제 1 절연체 및 상기 제 4 절연체를 개재하여 상기 제 2 도전체와 중첩되는 영역을 가지고,상기 제 4 절연체는 상기 제 1 절연체의 상면 및 상기 제 2 개구의 측벽과 각각 접한 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 10 항 또는 제 11 항에 있어서,상기 제 3 절연체는 제 5 절연체와 상기 제 5 절연체 위의 제 6 절연체를 가지고,상기 제 4 절연체는 제 7 절연체와 상기 제 7 절연체 위의 제 8 절연체를 가지고,상기 제 5 절연체는 상기 제 7 절연체와 같은 절연성 재료를 포함하고,상기 제 6 절연체는 상기 제 8 절연체와 같은 절연성 재료를 포함하고,상기 제 3 도전체는 상기 제 4 도전체와 같은 도전성 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,상기 제 1 도전체 및 상기 제 2 도전체의 서로 대향하는 측면은 상기 산화물의 상면에 대하여 실질적으로 수직인, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,상기 제 1 도전체는 제 5 도전체와 상기 제 5 도전체 위의 제 6 도전체를 가지고,상기 제 2 도전체는 제 7 도전체와 상기 제 7 도전체 위의 제 8 도전체를 가지고,상기 제 5 도전체는 상기 제 7 도전체와 같은 도전성 재료를 포함하고,상기 제 6 도전체는 상기 제 8 도전체와 같은 도전성 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,상기 산화물은 갈륨, 알루미늄, 및 주석 중에서 선택되는 하나 또는 복수와, 인듐과, 아연을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 산화물과, 제 1 도전체 내지 제 3 도전체와, 제 1 절연체 내지 제 3 절연체를 가지는 트랜지스터, 및상기 제 2 도전체와, 상기 제 1 절연체와, 제 4 절연체와, 제 4 도전체를 가지는 용량 소자를 가지는 반도체 장치의 제작 방법으로서,상기 산화물 및 상기 산화물 위의 도전층을 덮어 상기 제 1 절연체를 형성하고,상기 제 1 절연체 위에 상기 제 2 절연체를 형성하고,상기 제 1 절연체의 상면이 노출되는 제 1 개구 및 제 2 개구를 상기 제 2 절연체에 형성하고,상기 제 2 절연체 및 상기 제 2 개구를 덮는 마스크층을 형성하고,상기 마스크층은 상기 제 1 개구와 중첩되는 영역을 가지는 제 4 개구를 가지고,상기 트랜지스터를 채널 길이 방향의 단면에서 보았을 때 상기 제 4 개구의 폭은 상기 제 1 개구의 폭보다 작고,상기 마스크층을 사용하여 상기 제 1 절연체 및 상기 도전층을 에칭함으로써 상기 제 1 절연체에 제 3 개구를 형성하고 상기 도전층으로부터 상기 제 1 도전체 및 상기 제 2 도전체를 형성하고,상기 제 2 절연체, 상기 제 1 개구, 및 상기 제 2 개구를 덮어 절연막을 성막하고,상기 절연막 위에 도전막을 성막하고,상기 절연막 및 상기 도전막 중 상기 제 1 개구 및 상기 제 2 개구에서 노출된 부분을 제거함으로써 상기 제 1 개구 내에 상기 제 3 절연체 및 상기 제 3 도전체를 형성하고 상기 제 2 개구 내에 상기 제 4 절연체 및 상기 제 4 도전체를 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>17. 기억 장치로서,메모리 셀을 포함한 층을 복수로 가지고,상기 메모리 셀은 트랜지스터 및 용량 소자를 가지고,복수의 상기 층은 적층되고,상기 트랜지스터는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 제 1 도전체와, 상기 소스 전극 또는 상기 드레인 전극 중 다른 쪽으로서 기능하는 제 2 도전체와, 게이트 전극으로서 기능하는 제 3 도전체를 가지고,상기 용량 소자는 한 쌍의 전극 중 한쪽으로서 기능하는 상기 제 2 도전체와 상기 한 쌍의 전극 중 다른 쪽으로서 기능하는 제 4 도전체를 가지고,복수의 상기 층은 각각 상기 제 3 도전체에 전기적으로 접속되는 제 1 배선과 상기 제 4 도전체에 전기적으로 접속되는 제 2 배선을 가지고,복수의 상기 층 각각이 가지는 개구는 중첩되는 영역을 가지고,복수의 상기 층 각각이 가지는 상기 개구 내에 제 5 도전체가 배치되고,상기 제 5 도전체는 복수의 상기 층 각각이 가지는 상기 제 1 도전체에 전기적으로 접속되는, 기억 장치.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 제 5 도전체는 제 6 도전체와 상기 제 6 도전체 위의 제 7 도전체를 가지고,상기 제 6 도전체는 타이타늄과 질소를 포함하고,상기 제 7 도전체는 텅스텐을 포함하는, 기억 장치.</claim></claimInfo><claimInfo><claim>19. 제 17 항 또는 제 18 항에 있어서,구동 회로를 가지고,복수의 상기 층은 상기 구동 회로 위에 중첩되어 제공되는, 기억 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>ONUKI, Tatsuya</engName><name>오누키 타츠야</name></inventorInfo><inventorInfo><address>일본 ***-**** 가...</address><code> </code><country> </country><engName>KATO, Kiyoshi</engName><name>카토 키요시</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KUNITAKE, Hitoshi</engName><name>쿠니타케 히토시</name></inventorInfo><inventorInfo><address>***-**** 가나가와켄 아쓰기시 ...</address><code> </code><country> </country><engName>HODO, Ryota</engName><name>호도 료타</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.01.28</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-012166</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.01.28</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-012224</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.01.28</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-012262</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.20</receiptDate><receiptNumber>1-1-2024-0903480-04</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.29</receiptDate><receiptNumber>1-5-2024-0141890-30</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247027770.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338ed1317dba44d9790ab7d3f6a436f74414cdb8d0c12fed9a77979f3fb456b390d9d752002ad40e661ae39cadbd77dff83154712a90209651a9</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1ed19c573a05ab9cba5337a840721cb35fee0dea60f1ef2b55ccca6db536aa63a6838ab179cbf23a64573c296adf57adc1fb575b2f31afcb</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>