# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../3_1_riconoscitoreSequenza.srcs/sources_1/new/riconoscitoreSequenza.vhd" \
"../../../../3_1_riconoscitoreSequenza.srcs/sim_1/new/tb_riconoscitore.vhd" \

# Do not sort compile order
nosort
