module SeteSeg(input [3:0] bin, output reg [6:0] out);
	always@(bin)
	begin
		if (bin < 4'd10) begin
			case (bin)
			4'b0000 : out = 7'b0000001;
			4'b0001 : out = 7'b1001111;
			4'b0010 : out = 7'b0010010;
			4'b0011 : out = 7'b0000110;
			4'b0100 : out = 7'b1001100;
			4'b0101 : out = 7'b0100100;
			4'b0110 : out = 7'b0100000;
			4'b0111 : out = 7'b0001111;
			4'b1000 : out = 7'b0000000;
			4'b1001 : out = 7'b0000100;
			endcase
		end else begin
			out = 7'b1111111;
		end
	end
endmodule	
