Analysis & Synthesis report for DE1_SoC
Fri Oct 28 12:42:53 2016
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Multiplexer Restructuring Statistics (Restructuring Performed)
 10. Parameter Settings for User Entity Instance: Top-level Entity: |alu
 11. Port Connectivity Checks: "mux8_1:m1"
 12. Post-Synthesis Netlist Statistics for Top Partition
 13. Elapsed Time Per Partition
 14. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+---------------------------------+---------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Fri Oct 28 12:42:53 2016       ;
; Quartus II 64-Bit Version       ; 14.1.0 Build 186 12/03/2014 SJ Full Version ;
; Revision Name                   ; DE1_SoC                                     ;
; Top-level Entity Name           ; alu                                         ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 0                                           ;
; Total pins                      ; 199                                         ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0                                           ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                          ; Setting            ; Default Value      ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                          ; 5CSEMA5F31C6       ;                    ;
; Top-level entity name                                                           ; alu                ; DE1_SoC            ;
; Family name                                                                     ; Cyclone V          ; Cyclone V          ;
; State Machine Processing                                                        ; User-Encoded       ; Auto               ;
; Use smart compilation                                                           ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation      ; On                 ; On                 ;
; Enable compact report table                                                     ; Off                ; Off                ;
; Restructure Multiplexers                                                        ; Auto               ; Auto               ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                             ; Off                ; Off                ;
; Preserve fewer node names                                                       ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                       ; Off                ; Off                ;
; Verilog Version                                                                 ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                    ; VHDL_1993          ; VHDL_1993          ;
; Safe State Machine                                                              ; Off                ; Off                ;
; Extract Verilog State Machines                                                  ; On                 ; On                 ;
; Extract VHDL State Machines                                                     ; On                 ; On                 ;
; Ignore Verilog initial constructs                                               ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                      ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                                  ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                       ; On                 ; On                 ;
; Parallel Synthesis                                                              ; On                 ; On                 ;
; DSP Block Balancing                                                             ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                              ; On                 ; On                 ;
; Power-Up Don't Care                                                             ; On                 ; On                 ;
; Remove Redundant Logic Cells                                                    ; Off                ; Off                ;
; Remove Duplicate Registers                                                      ; On                 ; On                 ;
; Ignore CARRY Buffers                                                            ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                          ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                           ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                ; Off                ;
; Ignore LCELL Buffers                                                            ; Off                ; Off                ;
; Ignore SOFT Buffers                                                             ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                ; Off                ;
; Optimization Technique                                                          ; Balanced           ; Balanced           ;
; Carry Chain Length                                                              ; 70                 ; 70                 ;
; Auto Carry Chains                                                               ; On                 ; On                 ;
; Auto Open-Drain Pins                                                            ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                ; Off                ;
; Auto ROM Replacement                                                            ; On                 ; On                 ;
; Auto RAM Replacement                                                            ; On                 ; On                 ;
; Auto DSP Block Replacement                                                      ; On                 ; On                 ;
; Auto Shift Register Replacement                                                 ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                   ; On                 ; On                 ;
; Strict RAM Replacement                                                          ; Off                ; Off                ;
; Allow Synchronous Control Signals                                               ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                           ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                   ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                             ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                               ; Off                ; Off                ;
; Timing-Driven Synthesis                                                         ; On                 ; On                 ;
; Report Parameter Settings                                                       ; On                 ; On                 ;
; Report Source Assignments                                                       ; On                 ; On                 ;
; Report Connectivity Checks                                                      ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                ; Off                ;
; Synchronization Register Chain Length                                           ; 3                  ; 3                  ;
; PowerPlay Power Optimization During Synthesis                                   ; Normal compilation ; Normal compilation ;
; HDL message level                                                               ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                 ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                            ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                     ; Off                ; Off                ;
; Block Design Naming                                                             ; Auto               ; Auto               ;
; SDC constraint protection                                                       ; Off                ; Off                ;
; Synthesis Effort                                                                ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                              ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                     ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                          ; On                 ; On                 ;
; Synthesis Seed                                                                  ; 1                  ; 1                  ;
; Automatic Parallel Synthesis                                                    ; On                 ; On                 ;
; Partial Reconfiguration Bitstream ID                                            ; Off                ; Off                ;
+---------------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                        ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                    ; Library ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------+---------+
; Bit_Slice.sv                     ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/Bit_Slice.sv  ;         ;
; full_adder.sv                    ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/full_adder.sv ;         ;
; subs.sv                          ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/subs.sv       ;         ;
; mux2_1.sv                        ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/mux2_1.sv     ;         ;
; mux4_1.sv                        ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/mux4_1.sv     ;         ;
; mux8_1.sv                        ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/mux8_1.sv     ;         ;
; alu.sv                           ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/alu.sv        ;         ;
; ZeroFlag.sv                      ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/ZeroFlag.sv   ;         ;
; or_4.sv                          ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/or_4.sv       ;         ;
; or_8.sv                          ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/or_8.sv       ;         ;
; or_16.sv                         ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/or_16.sv      ;         ;
; or_32.sv                         ; yes             ; User SystemVerilog HDL File  ; U:/469/Lab2/Lab2_files/Lab2_files/or_32.sv      ;         ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------+---------+


+--------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                  ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 182            ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 269            ;
;     -- 7 input functions                    ; 0              ;
;     -- 6 input functions                    ; 95             ;
;     -- 5 input functions                    ; 36             ;
;     -- 4 input functions                    ; 8              ;
;     -- <=3 input functions                  ; 130            ;
;                                             ;                ;
; Dedicated logic registers                   ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 199            ;
;                                             ;                ;
; Total DSP Blocks                            ; 0              ;
;                                             ;                ;
; Maximum fan-out node                        ; cntrl[0]~input ;
; Maximum fan-out                             ; 189            ;
; Total fan-out                               ; 1437           ;
; Average fan-out                             ; 2.15           ;
+---------------------------------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                   ;
+-------------------------------+-------------------+--------------+-------------------+------------+------+--------------+--------------------------------------------------------------+--------------+
; Compilation Hierarchy Node    ; LC Combinationals ; LC Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                          ; Library Name ;
+-------------------------------+-------------------+--------------+-------------------+------------+------+--------------+--------------------------------------------------------------+--------------+
; |alu                          ; 269 (1)           ; 0 (0)        ; 0                 ; 0          ; 199  ; 0            ; |alu                                                         ; work         ;
;    |Bit_Slice:eachDff[0].b1|  ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[0].b1                                 ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[0].b1|mux8_1:m81                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[0].b1|mux8_1:m81|mux2_1:m3            ; work         ;
;       |mux8_1:m82|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[0].b1|mux8_1:m82                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[0].b1|mux8_1:m82|mux2_1:m3            ; work         ;
;    |Bit_Slice:eachDff[10].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[10].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[10].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[10].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[10].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[10].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[11].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[11].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[11].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[11].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[11].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[11].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[12].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[12].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[12].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[12].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[12].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[12].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[13].b1| ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[13].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[13].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[13].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[13].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[13].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[14].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[14].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[14].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[14].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[14].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[14].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[15].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[15].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[15].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[15].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[15].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[15].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[16].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[16].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[16].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[16].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[16].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[16].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[17].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[17].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[17].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[17].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[17].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[17].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[18].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[18].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[18].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[18].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[18].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[18].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[19].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[19].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[19].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[19].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[19].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[19].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[1].b1|  ; 5 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[1].b1                                 ; work         ;
;       |mux8_1:m81|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[1].b1|mux8_1:m81                      ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[1].b1|mux8_1:m81|mux2_1:m3            ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[1].b1|mux8_1:m82                      ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[1].b1|mux8_1:m82|mux2_1:m3            ; work         ;
;    |Bit_Slice:eachDff[20].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[20].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[20].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[20].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[20].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[20].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[21].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[21].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[21].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[21].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[21].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[21].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[22].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[22].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[22].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[22].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[22].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[22].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[23].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[23].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[23].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[23].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[23].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[23].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[24].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[24].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[24].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[24].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[24].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[24].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[25].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[25].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[25].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[25].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[25].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[25].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[26].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[26].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[26].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[26].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[26].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[26].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[27].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[27].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[27].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[27].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[27].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[27].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[28].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[28].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[28].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[28].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[28].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[28].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[29].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[29].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[29].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[29].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[29].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[29].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[2].b1|  ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[2].b1                                 ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[2].b1|mux8_1:m81                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[2].b1|mux8_1:m81|mux2_1:m3            ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[2].b1|mux8_1:m82                      ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[2].b1|mux8_1:m82|mux2_1:m3            ; work         ;
;    |Bit_Slice:eachDff[30].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[30].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[30].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[30].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[30].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[30].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[31].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[31].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[31].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[31].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[31].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[31].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[32].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[32].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[32].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[32].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[32].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[32].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[33].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[33].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[33].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[33].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[33].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[33].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[34].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[34].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[34].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[34].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[34].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[34].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[35].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[35].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[35].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[35].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[35].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[35].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[36].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[36].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[36].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[36].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[36].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[36].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[37].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[37].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[37].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[37].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[37].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[37].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[38].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[38].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[38].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[38].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[38].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[38].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[39].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[39].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[39].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[39].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[39].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[39].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[3].b1|  ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[3].b1                                 ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[3].b1|mux8_1:m81                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[3].b1|mux8_1:m81|mux2_1:m3            ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[3].b1|mux8_1:m82                      ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[3].b1|mux8_1:m82|mux2_1:m3            ; work         ;
;    |Bit_Slice:eachDff[40].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[40].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[40].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[40].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[40].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[40].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[41].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[41].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[41].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[41].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[41].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[41].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[42].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[42].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[42].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[42].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[42].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[42].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[43].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[43].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[43].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[43].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[43].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[43].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[44].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[44].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[44].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[44].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[44].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[44].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[45].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[45].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[45].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[45].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[45].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[45].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[46].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[46].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[46].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[46].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[46].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[46].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[47].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[47].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[47].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[47].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[47].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[47].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[48].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[48].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[48].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[48].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[48].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[48].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[49].b1| ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[49].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[49].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[49].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[49].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[49].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[4].b1|  ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[4].b1                                 ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[4].b1|mux8_1:m81                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[4].b1|mux8_1:m81|mux2_1:m3            ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[4].b1|mux8_1:m82                      ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[4].b1|mux8_1:m82|mux2_1:m3            ; work         ;
;    |Bit_Slice:eachDff[50].b1| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[50].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[50].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[50].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[50].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[50].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[51].b1| ; 5 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[51].b1                                ; work         ;
;       |mux8_1:m81|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[51].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[51].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;          |mux4_1:m1|          ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[51].b1|mux8_1:m81|mux4_1:m1           ; work         ;
;             |mux2_1:m2|       ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[51].b1|mux8_1:m81|mux4_1:m1|mux2_1:m2 ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[51].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[51].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[52].b1| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[52].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[52].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[52].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[52].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[52].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[53].b1| ; 5 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[53].b1                                ; work         ;
;       |mux8_1:m81|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[53].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[53].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;          |mux4_1:m1|          ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[53].b1|mux8_1:m81|mux4_1:m1           ; work         ;
;             |mux2_1:m2|       ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[53].b1|mux8_1:m81|mux4_1:m1|mux2_1:m2 ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[53].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[53].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[54].b1| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[54].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[54].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[54].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[54].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[54].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[55].b1| ; 5 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[55].b1                                ; work         ;
;       |mux8_1:m81|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[55].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[55].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;          |mux4_1:m1|          ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[55].b1|mux8_1:m81|mux4_1:m1           ; work         ;
;             |mux2_1:m2|       ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[55].b1|mux8_1:m81|mux4_1:m1|mux2_1:m2 ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[55].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[55].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[56].b1| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[56].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[56].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[56].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[56].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[56].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[57].b1| ; 5 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[57].b1                                ; work         ;
;       |mux8_1:m81|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[57].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[57].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;          |mux4_1:m1|          ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[57].b1|mux8_1:m81|mux4_1:m1           ; work         ;
;             |mux2_1:m2|       ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[57].b1|mux8_1:m81|mux4_1:m1|mux2_1:m2 ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[57].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[57].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[58].b1| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[58].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[58].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[58].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[58].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[58].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[59].b1| ; 5 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[59].b1                                ; work         ;
;       |mux8_1:m81|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[59].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[59].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;          |mux4_1:m1|          ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[59].b1|mux8_1:m81|mux4_1:m1           ; work         ;
;             |mux2_1:m2|       ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[59].b1|mux8_1:m81|mux4_1:m1|mux2_1:m2 ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[59].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[59].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[5].b1|  ; 5 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[5].b1                                 ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[5].b1|mux8_1:m81                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[5].b1|mux8_1:m81|mux2_1:m3            ; work         ;
;       |mux8_1:m82|            ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[5].b1|mux8_1:m82                      ; work         ;
;          |mux2_1:m3|          ; 4 (4)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[5].b1|mux8_1:m82|mux2_1:m3            ; work         ;
;    |Bit_Slice:eachDff[60].b1| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[60].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[60].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[60].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[60].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[60].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[61].b1| ; 5 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[61].b1                                ; work         ;
;       |mux8_1:m81|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[61].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[61].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;          |mux4_1:m1|          ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[61].b1|mux8_1:m81|mux4_1:m1           ; work         ;
;             |mux2_1:m2|       ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[61].b1|mux8_1:m81|mux4_1:m1|mux2_1:m2 ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[61].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[61].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[62].b1| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[62].b1                                ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[62].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[62].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[62].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[62].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[63].b1| ; 5 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[63].b1                                ; work         ;
;       |mux8_1:m81|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[63].b1|mux8_1:m81                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[63].b1|mux8_1:m81|mux2_1:m3           ; work         ;
;          |mux4_1:m1|          ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[63].b1|mux8_1:m81|mux4_1:m1           ; work         ;
;             |mux2_1:m2|       ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[63].b1|mux8_1:m81|mux4_1:m1|mux2_1:m2 ; work         ;
;       |mux8_1:m82|            ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[63].b1|mux8_1:m82                     ; work         ;
;          |mux2_1:m3|          ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[63].b1|mux8_1:m82|mux2_1:m3           ; work         ;
;    |Bit_Slice:eachDff[6].b1|  ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[6].b1                                 ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[6].b1|mux8_1:m81                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[6].b1|mux8_1:m81|mux2_1:m3            ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[6].b1|mux8_1:m82                      ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[6].b1|mux8_1:m82|mux2_1:m3            ; work         ;
;    |Bit_Slice:eachDff[7].b1|  ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[7].b1                                 ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[7].b1|mux8_1:m81                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[7].b1|mux8_1:m81|mux2_1:m3            ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[7].b1|mux8_1:m82                      ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[7].b1|mux8_1:m82|mux2_1:m3            ; work         ;
;    |Bit_Slice:eachDff[8].b1|  ; 4 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[8].b1                                 ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[8].b1|mux8_1:m81                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[8].b1|mux8_1:m81|mux2_1:m3            ; work         ;
;       |mux8_1:m82|            ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[8].b1|mux8_1:m82                      ; work         ;
;          |mux2_1:m3|          ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[8].b1|mux8_1:m82|mux2_1:m3            ; work         ;
;    |Bit_Slice:eachDff[9].b1|  ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[9].b1                                 ; work         ;
;       |mux8_1:m81|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[9].b1|mux8_1:m81                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[9].b1|mux8_1:m81|mux2_1:m3            ; work         ;
;       |mux8_1:m82|            ; 1 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[9].b1|mux8_1:m82                      ; work         ;
;          |mux2_1:m3|          ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|Bit_Slice:eachDff[9].b1|mux8_1:m82|mux2_1:m3            ; work         ;
;    |ZeroFlag:z1|              ; 16 (16)           ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |alu|ZeroFlag:z1                                             ; work         ;
+-------------------------------+-------------------+--------------+-------------------+------------+------+--------------+--------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------+
; 5:1                ; 64 bits   ; 192 LEs       ; 192 LEs              ; 0 LEs                  ; No         ; |alu|Bit_Slice:eachDff[0].b1|mux8_1:m81|mux2_1:m3|m1 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------+


+---------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |alu ;
+----------------+----------+-----------------------------------------+
; Parameter Name ; Value    ; Type                                    ;
+----------------+----------+-----------------------------------------+
; c_in           ; 00001000 ; Unsigned Binary                         ;
+----------------+----------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------+
; Port Connectivity Checks: "mux8_1:m1"      ;
+----------+-------+----------+--------------+
; Port     ; Type  ; Severity ; Details      ;
+----------+-------+----------+--------------+
; in[7..4] ; Input ; Info     ; Stuck at GND ;
; in[2..0] ; Input ; Info     ; Stuck at GND ;
; in[3]    ; Input ; Info     ; Stuck at VCC ;
+----------+-------+----------+--------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_lcell_comb     ; 270                         ;
;     normal            ; 270                         ;
;         1 data inputs ; 1                           ;
;         2 data inputs ; 2                           ;
;         3 data inputs ; 128                         ;
;         4 data inputs ; 8                           ;
;         5 data inputs ; 36                          ;
;         6 data inputs ; 95                          ;
; boundary_port         ; 199                         ;
;                       ;                             ;
; Max LUT depth         ; 34.00                       ;
; Average LUT depth     ; 22.19                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:03     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Full Version
    Info: Processing started: Fri Oct 28 12:42:20 2016
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off DE1_SoC -c DE1_SoC
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (12021): Found 1 design units, including 1 entities, in source file bit_slice.sv
    Info (12023): Found entity 1: Bit_Slice
Info (12021): Found 1 design units, including 1 entities, in source file full_adder.sv
    Info (12023): Found entity 1: full_adder
Info (12021): Found 1 design units, including 1 entities, in source file subs.sv
    Info (12023): Found entity 1: subs
Info (12021): Found 1 design units, including 1 entities, in source file mux2_1.sv
    Info (12023): Found entity 1: mux2_1
Info (12021): Found 1 design units, including 1 entities, in source file mux4_1.sv
    Info (12023): Found entity 1: mux4_1
Info (12021): Found 1 design units, including 1 entities, in source file mux8_1.sv
    Info (12023): Found entity 1: mux8_1
Info (12021): Found 1 design units, including 1 entities, in source file mux16_1.sv
    Info (12023): Found entity 1: mux16_1
Info (12021): Found 2 design units, including 2 entities, in source file mux32_1.sv
    Info (12023): Found entity 1: mux32_1
    Info (12023): Found entity 2: mux32_1_testbench
Info (12021): Found 2 design units, including 2 entities, in source file alu.sv
    Info (12023): Found entity 1: alu
    Info (12023): Found entity 2: alustim
Info (12021): Found 1 design units, including 1 entities, in source file zeroflag.sv
    Info (12023): Found entity 1: ZeroFlag
Info (12021): Found 1 design units, including 1 entities, in source file or_4.sv
    Info (12023): Found entity 1: or_4
Info (12021): Found 1 design units, including 1 entities, in source file or_8.sv
    Info (12023): Found entity 1: or_8
Info (12021): Found 1 design units, including 1 entities, in source file or_16.sv
    Info (12023): Found entity 1: or_16
Info (12021): Found 1 design units, including 1 entities, in source file or_32.sv
    Info (12023): Found entity 1: or_32
Info (12127): Elaborating entity "alu" for the top level hierarchy
Info (12128): Elaborating entity "mux8_1" for hierarchy "mux8_1:m1"
Info (12128): Elaborating entity "mux4_1" for hierarchy "mux8_1:m1|mux4_1:m1"
Info (12128): Elaborating entity "mux2_1" for hierarchy "mux8_1:m1|mux4_1:m1|mux2_1:m1"
Info (12128): Elaborating entity "Bit_Slice" for hierarchy "Bit_Slice:eachDff[0].b1"
Info (12128): Elaborating entity "full_adder" for hierarchy "Bit_Slice:eachDff[0].b1|full_adder:fa"
Info (12128): Elaborating entity "subs" for hierarchy "Bit_Slice:eachDff[0].b1|subs:sub"
Info (12128): Elaborating entity "ZeroFlag" for hierarchy "ZeroFlag:z1"
Info (12128): Elaborating entity "or_32" for hierarchy "ZeroFlag:z1|or_32:o1"
Info (12128): Elaborating entity "or_16" for hierarchy "ZeroFlag:z1|or_32:o1|or_16:o1"
Info (12128): Elaborating entity "or_8" for hierarchy "ZeroFlag:z1|or_32:o1|or_16:o1|or_8:o1"
Info (12128): Elaborating entity "or_4" for hierarchy "ZeroFlag:z1|or_32:o1|or_16:o1|or_8:o1|or_4:o1"
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 468 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 131 input pins
    Info (21059): Implemented 68 output pins
    Info (21061): Implemented 269 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 729 megabytes
    Info: Processing ended: Fri Oct 28 12:42:53 2016
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:00:26


