Fitter report for DE1_NIOS
Thu Aug 30 15:48:32 2007
Quartus II Version 7.1 Build 178 06/25/2007 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. PLL Summary
 13. PLL Usage
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Advanced Data - General
 32. Advanced Data - Placement Preparation
 33. Advanced Data - Placement
 34. Advanced Data - Routing
 35. Fitter INI Usage
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Thu Aug 30 15:48:31 2007         ;
; Quartus II Version                 ; 7.1 Build 178 06/25/2007 SP 1 SJ Full Version ;
; Revision Name                      ; DE1_NIOS                                      ;
; Top-level Entity Name              ; DE1_NIOS                                      ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 3,983 / 18,752 ( 21 % )                       ;
;     Total combinational functions  ; 3,543 / 18,752 ( 19 % )                       ;
;     Dedicated logic registers      ; 2,369 / 18,752 ( 13 % )                       ;
; Total registers                    ; 2486                                          ;
; Total pins                         ; 287 / 315 ( 91 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 75,264 / 239,616 ( 31 % )                     ;
; Embedded Multiplier 9-bit elements ; 4 / 52 ( 8 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                         ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                ; Setting                        ; Default Value                  ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                ; EP2C20F484C7                   ;                                ;
; Fit Attempts to Skip                                                  ; 0                              ; 0.0                            ;
; Use TimeQuest Timing Analyzer                                         ; Off                            ;                                ;
; Always Enable Input Buffers                                           ; Off                            ; Off                            ;
; Router Timing Optimization Level                                      ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                              ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                  ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                           ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                          ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                       ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                            ; On                             ; On                             ;
; Limit to One Fitting Attempt                                          ; Off                            ; Off                            ;
; Final Placement Optimizations                                         ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                         ; 1                              ; 1                              ;
; PCI I/O                                                               ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                 ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                             ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                    ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                     ; On                             ; On                             ;
; Auto Merge PLLs                                                       ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                          ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                             ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                ; Off                            ; Off                            ;
; Fitter Effort                                                         ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                       ; Normal                         ; Normal                         ;
; Auto Global Clock                                                     ; On                             ; On                             ;
; Auto Global Register Control Signals                                  ; On                             ; On                             ;
; Stop After Congestion Map Generation                                  ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                     ; Off                            ; Off                            ;
; Use smart compilation                                                 ; Off                            ; Off                            ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                              ; Action          ; Operation        ; Reason                                 ; Node Port ; Destination Node                                                                                                                                                  ; Destination Port ;
+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[0]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[0]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[0]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[1]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[1]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[1]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[2]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[2]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[2]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[3]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[3]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[3]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[4]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[4]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[4]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[5]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[5]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[5]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[6]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[6]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[6]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[7]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[7]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[7]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[8]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[8]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[8]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[9]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[9]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[9]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[10]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[10]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[10]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[11]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[11]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[11]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[12]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[12]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[12]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[13]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[13]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[13]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[14]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[14]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[14]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[15]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[15]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[15]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[16]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[17]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[18]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[19]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[20]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[21]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[22]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[23]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[24]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[25]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[26]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[27]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[28]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[29]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[30]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src1[31]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[0]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[0]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[1]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[1]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[2]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[2]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[3]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[3]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[4]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[4]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[5]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[5]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[6]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[6]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[7]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[7]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[8]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[8]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[9]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[9]                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[10]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[10]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[11]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[11]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[12]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[12]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[13]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[13]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[14]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[14]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[15]                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[15]                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;
; system_0:u0|cpu_0:the_cpu_0|D_bht_data[0]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_4nd1:auto_generated|altsyncram_3um1:altsyncram1|q_a[0]                ; PORTADATAOUT     ;
; system_0:u0|cpu_0:the_cpu_0|D_bht_data[1]                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ; system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_4nd1:auto_generated|altsyncram_3um1:altsyncram1|q_a[1]                ; PORTADATAOUT     ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[0]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[0]                                                                                                                                                      ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[1]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[1]                                                                                                                                                      ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[2]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[2]                                                                                                                                                      ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[3]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[3]                                                                                                                                                      ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[4]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[4]                                                                                                                                                      ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[5]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[5]                                                                                                                                                      ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[6]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[6]                                                                                                                                                      ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[7]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[7]                                                                                                                                                      ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[8]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[8]                                                                                                                                                      ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[9]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[9]                                                                                                                                                      ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[10]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[10]                                                                                                                                                     ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[11]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_ADDR[11]                                                                                                                                                     ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_bank[0]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_BA_0                                                                                                                                                         ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_bank[1]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_BA_1                                                                                                                                                         ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_cmd[0]                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_WE_N                                                                                                                                                         ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_cmd[0]                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_cmd[0]~_Duplicate_1                                                                                                             ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_cmd[1]                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_CAS_N                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_cmd[1]                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_cmd[1]~_Duplicate_1                                                                                                             ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_cmd[2]                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_RAS_N                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_cmd[2]                                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_cmd[2]~_Duplicate_1                                                                                                             ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_cmd[3]                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_CS_N                                                                                                                                                         ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[0]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[0]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[0]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[1]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[1]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[1]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[2]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[2]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[2]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[3]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[3]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[3]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[4]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[4]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[4]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[5]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[5]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[5]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[6]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[6]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[6]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[7]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[7]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[7]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[8]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[8]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[8]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[9]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[9]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[9]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                            ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[10]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[10]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[10]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[11]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[11]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[11]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[12]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[12]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[12]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[13]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[13]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[13]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[14]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[14]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[14]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[15]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_DQ[15]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_data[15]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                           ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|m_dqm[0]                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_LDQM                                                                                                                                                         ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|m_dqm[1]                                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; DRAM_UDQM                                                                                                                                                         ; DATAIN           ;
; system_0:u0|sdram_0:the_sdram_0|oe                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[15]                                                                                                                                                       ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                                                   ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[14]                                                                                                                                                       ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                                                   ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[13]                                                                                                                                                       ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                                                   ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[12]                                                                                                                                                       ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                                                   ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[11]                                                                                                                                                       ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                                                   ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[10]                                                                                                                                                       ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                                                   ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[9]                                                                                                                                                        ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                                                   ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[8]                                                                                                                                                        ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                                                   ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[7]                                                                                                                                                        ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                                                   ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[6]                                                                                                                                                        ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                                                  ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[5]                                                                                                                                                        ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                                                  ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[4]                                                                                                                                                        ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                                                  ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[3]                                                                                                                                                        ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                                                  ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[2]                                                                                                                                                        ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                                                  ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[1]                                                                                                                                                        ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_15                                                                                                                  ; REGOUT           ;
; system_0:u0|sdram_0:the_sdram_0|oe~_Duplicate_15                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; DRAM_DQ[0]                                                                                                                                                        ; OE               ;
; system_0:u0|sdram_0:the_sdram_0|za_data[0]                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[0]                                                                                                                                                        ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[1]                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[1]                                                                                                                                                        ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[2]                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[2]                                                                                                                                                        ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[3]                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[3]                                                                                                                                                        ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[4]                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[4]                                                                                                                                                        ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[5]                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[5]                                                                                                                                                        ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[6]                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[6]                                                                                                                                                        ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[7]                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[7]                                                                                                                                                        ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[8]                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[8]                                                                                                                                                        ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[9]                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[9]                                                                                                                                                        ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[10]                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[10]                                                                                                                                                       ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[11]                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[11]                                                                                                                                                       ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[12]                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[12]                                                                                                                                                       ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[13]                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[13]                                                                                                                                                       ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[14]                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[14]                                                                                                                                                       ; COMBOUT          ;
; system_0:u0|sdram_0:the_sdram_0|za_data[15]                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; DRAM_DQ[15]                                                                                                                                                       ; COMBOUT          ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; FL_DQ[7]                                                                                                                                                          ; OE               ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                       ; REGOUT           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; FL_DQ[6]                                                                                                                                                          ; OE               ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                       ; REGOUT           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; FL_DQ[5]                                                                                                                                                          ; OE               ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                       ; REGOUT           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; FL_DQ[4]                                                                                                                                                          ; OE               ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                       ; REGOUT           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; FL_DQ[3]                                                                                                                                                          ; OE               ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                       ; REGOUT           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; FL_DQ[2]                                                                                                                                                          ; OE               ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                       ; REGOUT           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; FL_DQ[1]                                                                                                                                                          ; OE               ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                       ; REGOUT           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_7       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ; FL_DQ[0]                                                                                                                                                          ; OE               ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[0] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_DQ[0]                                                                                                                                                          ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[1] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_DQ[1]                                                                                                                                                          ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[2] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_DQ[2]                                                                                                                                                          ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[3] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_DQ[3]                                                                                                                                                          ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[4] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_DQ[4]                                                                                                                                                          ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[5] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_DQ[5]                                                                                                                                                          ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[6] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_DQ[6]                                                                                                                                                          ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[7] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_DQ[7]                                                                                                                                                          ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[0]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; FL_DQ[0]                                                                                                                                                          ; COMBOUT          ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[1]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; FL_DQ[1]                                                                                                                                                          ; COMBOUT          ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[2]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; FL_DQ[2]                                                                                                                                                          ; COMBOUT          ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[3]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; FL_DQ[3]                                                                                                                                                          ; COMBOUT          ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[4]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; FL_DQ[4]                                                                                                                                                          ; COMBOUT          ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[5]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; FL_DQ[5]                                                                                                                                                          ; COMBOUT          ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[6]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; FL_DQ[6]                                                                                                                                                          ; COMBOUT          ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_tri_state_bridge_0_data[7]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ; FL_DQ[7]                                                                                                                                                          ; COMBOUT          ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|select_n_to_the_cfi_flash_0            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_CE_N                                                                                                                                                           ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[0]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[0]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[1]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[1]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[2]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[2]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[3]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[3]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[4]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[4]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[5]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[5]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[6]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[6]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[7]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[7]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[8]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[8]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[9]          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[9]                                                                                                                                                        ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[10]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[10]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[11]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[11]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[12]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[12]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[13]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[13]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[14]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[14]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[15]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[15]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[16]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[16]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[17]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[17]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[18]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[18]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[19]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[19]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[20]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[20]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[21]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_ADDR[21]                                                                                                                                                       ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_readn               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_OE_N                                                                                                                                                           ; DATAIN           ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|write_n_to_the_cfi_flash_0             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ; FL_WE_N                                                                                                                                                           ; DATAIN           ;
+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in //file2/R1/DE1/cd/source/DE1_CD_v0.7/DE1_demonstrations/DE1_NIOS/DE1_NIOS.pin.


+----------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                      ;
+---------------------------------------------+------------------------------------------------------+
; Resource                                    ; Usage                                                ;
+---------------------------------------------+------------------------------------------------------+
; Total logic elements                        ; 3,983 / 18,752 ( 21 % )                              ;
;     -- Combinational with no register       ; 1614                                                 ;
;     -- Register only                        ; 440                                                  ;
;     -- Combinational with a register        ; 1929                                                 ;
;                                             ;                                                      ;
; Logic element usage by number of LUT inputs ;                                                      ;
;     -- 4 input functions                    ; 1899                                                 ;
;     -- 3 input functions                    ; 1132                                                 ;
;     -- <=2 input functions                  ; 512                                                  ;
;     -- Register only                        ; 440                                                  ;
;                                             ;                                                      ;
; Logic elements by mode                      ;                                                      ;
;     -- normal mode                          ; 3265                                                 ;
;     -- arithmetic mode                      ; 278                                                  ;
;                                             ;                                                      ;
; Total registers*                            ; 2,486 / 19,649 ( 13 % )                              ;
;     -- Dedicated logic registers            ; 2,369 / 18,752 ( 13 % )                              ;
;     -- I/O registers                        ; 117 / 897 ( 13 % )                                   ;
;                                             ;                                                      ;
; Total LABs:  partially or completely used   ; 326 / 1,172 ( 28 % )                                 ;
; User inserted logic elements                ; 0                                                    ;
; Virtual pins                                ; 0                                                    ;
; I/O pins                                    ; 287 / 315 ( 91 % )                                   ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                      ;
; Global signals                              ; 8                                                    ;
; M4Ks                                        ; 23 / 52 ( 44 % )                                     ;
; Total memory bits                           ; 75,264 / 239,616 ( 31 % )                            ;
; Total RAM block bits                        ; 105,984 / 239,616 ( 44 % )                           ;
; Embedded Multiplier 9-bit elements          ; 4 / 52 ( 8 % )                                       ;
; PLLs                                        ; 1 / 4 ( 25 % )                                       ;
; Global clocks                               ; 8 / 16 ( 50 % )                                      ;
; Average interconnect usage                  ; 9%                                                   ;
; Peak interconnect usage                     ; 32%                                                  ;
; Maximum fan-out node                        ; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 2249                                                 ;
; Highest non-global fan-out signal           ; system_0:u0|cpu_0:the_cpu_0|A_stall                  ;
; Highest non-global fan-out                  ; 706                                                  ;
; Total fan-out                               ; 22553                                                ;
; Average fan-out                             ; 3.43                                                 ;
+---------------------------------------------+------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT  ; B6    ; 3        ; 3            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[0] ; B12   ; 4        ; 24           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[1] ; A12   ; 4        ; 24           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0] ; D12   ; 3        ; 24           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1] ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50    ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK   ; M21   ; 6        ; 50           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]      ; R22   ; 6        ; 50           ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]      ; R21   ; 6        ; 50           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]      ; T22   ; 6        ; 50           ; 9            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]      ; T21   ; 6        ; 50           ; 9            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK     ; H15   ; 4        ; 44           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT     ; J14   ; 4        ; 42           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]       ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]       ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]       ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]       ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]       ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]       ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]       ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]       ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]       ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]       ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK         ; C7    ; 3        ; 7            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS         ; D8    ; 3        ; 9            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI         ; E8    ; 3        ; 11           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD    ; F14   ; 4        ; 35           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AUD_DACDAT    ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_XCK       ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[0]    ; AB20  ; 7        ; 48           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[10]   ; R12   ; 7        ; 33           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[11]   ; T12   ; 7        ; 31           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[12]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[13]   ; AA13  ; 7        ; 29           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[14]   ; AB13  ; 7        ; 29           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[15]   ; AA12  ; 7        ; 29           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[16]   ; AB12  ; 7        ; 29           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[17]   ; AA20  ; 7        ; 48           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[18]   ; U14   ; 7        ; 39           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[19]   ; V14   ; 7        ; 37           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[1]    ; AA14  ; 7        ; 33           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[20]   ; U13   ; 7        ; 31           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[21]   ; R13   ; 7        ; 37           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[2]    ; Y16   ; 7        ; 44           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[3]    ; R15   ; 7        ; 42           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[4]    ; T15   ; 7        ; 39           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[5]    ; U15   ; 7        ; 46           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[6]    ; V15   ; 7        ; 46           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[7]    ; W15   ; 7        ; 39           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[8]    ; R14   ; 7        ; 42           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[9]    ; Y13   ; 7        ; 31           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_CE_N       ; AB15  ; 7        ; 33           ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_OE_N       ; AA15  ; 7        ; 35           ; 0            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_RST_N      ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_WE_N       ; Y14   ; 7        ; 39           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; I2C_SCLK      ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_CLK        ; P9    ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; TDO           ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; UART_TXD      ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[0]      ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[1]      ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[2]      ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[3]      ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[0]      ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[1]      ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[2]      ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[3]      ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_HS        ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[0]      ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[1]      ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[2]      ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[3]      ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_VS        ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AUD_ADCLRCK ; A6    ; 3        ; 3            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_BCLK    ; A4    ; 3        ; 1            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_DACLRCK ; A5    ; 3        ; 3            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[0]    ; AB16  ; 7        ; 35           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[1]    ; AA16  ; 7        ; 35           ; 0            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[2]    ; AB17  ; 7        ; 37           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[3]    ; AA17  ; 7        ; 37           ; 0            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[4]    ; AB18  ; 7        ; 42           ; 0            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[5]    ; AA18  ; 7        ; 44           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[6]    ; AB19  ; 7        ; 48           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[7]    ; AA19  ; 7        ; 48           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[0]   ; A13   ; 4        ; 26           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[10]  ; A18   ; 4        ; 46           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[11]  ; B18   ; 4        ; 46           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[12]  ; A19   ; 4        ; 46           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[13]  ; B19   ; 4        ; 46           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[14]  ; A20   ; 4        ; 48           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[15]  ; B20   ; 4        ; 48           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[16]  ; C21   ; 5        ; 50           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[17]  ; C22   ; 5        ; 50           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[18]  ; D21   ; 5        ; 50           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[19]  ; D22   ; 5        ; 50           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[1]   ; B13   ; 4        ; 26           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[20]  ; E21   ; 5        ; 50           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[21]  ; E22   ; 5        ; 50           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[22]  ; F21   ; 5        ; 50           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[23]  ; F22   ; 5        ; 50           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[24]  ; G21   ; 5        ; 50           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[25]  ; G22   ; 5        ; 50           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[26]  ; J21   ; 5        ; 50           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[27]  ; J22   ; 5        ; 50           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[28]  ; K21   ; 5        ; 50           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[29]  ; K22   ; 5        ; 50           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[2]   ; A14   ; 4        ; 29           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[30]  ; J19   ; 5        ; 50           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[31]  ; J20   ; 5        ; 50           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[32]  ; J18   ; 5        ; 50           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[33]  ; K20   ; 5        ; 50           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[34]  ; L19   ; 5        ; 50           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[35]  ; L18   ; 5        ; 50           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[3]   ; B14   ; 4        ; 29           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[4]   ; A15   ; 4        ; 33           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[5]   ; B15   ; 4        ; 33           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[6]   ; A16   ; 4        ; 33           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[7]   ; B16   ; 4        ; 33           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[8]   ; A17   ; 4        ; 37           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[9]   ; B17   ; 4        ; 37           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[0]   ; H12   ; 4        ; 31           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[10]  ; C14   ; 4        ; 39           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[11]  ; D14   ; 4        ; 35           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[12]  ; D15   ; 4        ; 39           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[13]  ; D16   ; 4        ; 42           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[14]  ; C17   ; 4        ; 48           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[15]  ; C18   ; 4        ; 48           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[16]  ; C19   ; 5        ; 50           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[17]  ; C20   ; 5        ; 50           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[18]  ; D19   ; 5        ; 50           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[19]  ; D20   ; 5        ; 50           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[1]   ; H13   ; 4        ; 37           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[20]  ; E20   ; 5        ; 50           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[21]  ; F20   ; 5        ; 50           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[22]  ; E19   ; 5        ; 50           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[23]  ; E18   ; 5        ; 50           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[24]  ; G20   ; 5        ; 50           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[25]  ; G18   ; 5        ; 50           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[26]  ; G17   ; 5        ; 50           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[27]  ; H17   ; 5        ; 50           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[28]  ; J15   ; 5        ; 50           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[29]  ; H18   ; 5        ; 50           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[2]   ; H14   ; 4        ; 42           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[30]  ; N22   ; 6        ; 50           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[31]  ; N21   ; 6        ; 50           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[32]  ; P15   ; 6        ; 50           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[33]  ; N15   ; 6        ; 50           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[34]  ; P17   ; 6        ; 50           ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[35]  ; P18   ; 6        ; 50           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[3]   ; G15   ; 4        ; 39           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[4]   ; E14   ; 4        ; 35           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[5]   ; E15   ; 4        ; 42           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[6]   ; F15   ; 4        ; 39           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[7]   ; G16   ; 4        ; 44           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[8]   ; F12   ; 4        ; 31           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[9]   ; F13   ; 4        ; 35           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; I2C_SDAT    ; B3    ; 3        ; 1            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_CMD      ; H10   ; 3        ; 15           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; SD_DAT      ; T16   ; 7        ; 44           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; SD_DAT3     ; Y17   ; 7        ; 46           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 40 / 41 ( 98 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 29 / 43 ( 67 % ) ; 3.3V          ; --           ;
; 4        ; 38 / 40 ( 95 % ) ; 3.3V          ; --           ;
; 5        ; 36 / 39 ( 92 % ) ; 3.3V          ; --           ;
; 6        ; 31 / 36 ( 86 % ) ; 3.3V          ; --           ;
; 7        ; 38 / 40 ( 95 % ) ; 3.3V          ; --           ;
; 8        ; 42 / 43 ( 98 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                  ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; AUD_ADCLRCK         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; CLOCK_24[1]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; GPIO_0[0]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; GPIO_0[2]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GPIO_0[4]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 271        ; 4        ; GPIO_0[6]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GPIO_0[8]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GPIO_0[10]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 249        ; 4        ; GPIO_0[12]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 247        ; 4        ; GPIO_0[14]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; FL_ADDR[15]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; FL_ADDR[13]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; FL_ADDR[1]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; FL_OE_N             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; FL_DQ[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; FL_DQ[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; FL_DQ[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; FL_DQ[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; FL_ADDR[17]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; FL_ADDR[16]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; FL_ADDR[14]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; FL_ADDR[12]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; FL_CE_N             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; FL_DQ[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; FL_DQ[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; FL_DQ[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; FL_DQ[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; FL_ADDR[0]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; AUD_ADCDAT          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; CLOCK_24[0]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 280        ; 4        ; GPIO_0[1]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; GPIO_0[3]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GPIO_0[5]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GPIO_0[7]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GPIO_0[9]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GPIO_0[11]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 248        ; 4        ; GPIO_0[13]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 246        ; 4        ; GPIO_0[15]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 0          ; 2        ; ~ASDO~              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; TCK                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GPIO_1[10]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GPIO_1[14]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 244        ; 4        ; GPIO_1[15]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; GPIO_1[16]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 239        ; 5        ; GPIO_1[17]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 236        ; 5        ; GPIO_0[16]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 237        ; 5        ; GPIO_0[17]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; TDO                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 309        ; 3        ; TCS                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GPIO_1[11]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 259        ; 4        ; GPIO_1[12]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 255        ; 4        ; GPIO_1[13]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GPIO_1[18]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 241        ; 5        ; GPIO_1[19]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 229        ; 5        ; GPIO_0[18]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 230        ; 5        ; GPIO_0[19]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; TDI                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GPIO_1[4]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GPIO_1[5]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GPIO_1[23]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 242        ; 5        ; GPIO_1[22]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 234        ; 5        ; GPIO_1[20]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 227        ; 5        ; GPIO_0[20]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 228        ; 5        ; GPIO_0[21]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GPIO_1[8]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GPIO_1[9]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 268        ; 4        ; UART_RXD            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GPIO_1[6]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GPIO_1[21]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 223        ; 5        ; GPIO_0[22]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 224        ; 5        ; GPIO_0[23]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; UART_TXD            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GPIO_1[3]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 252        ; 4        ; GPIO_1[7]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 231        ; 5        ; GPIO_1[26]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 232        ; 5        ; GPIO_1[25]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GPIO_1[24]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 221        ; 5        ; GPIO_0[24]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 222        ; 5        ; GPIO_0[25]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; HEX1[3]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; SD_CMD              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GPIO_1[0]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GPIO_1[1]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GPIO_1[2]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 253        ; 4        ; PS2_CLK             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GPIO_1[27]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 225        ; 5        ; GPIO_1[29]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; PS2_DAT             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GPIO_1[28]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GPIO_0[32]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 216        ; 5        ; GPIO_0[30]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 213        ; 5        ; GPIO_0[31]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 211        ; 5        ; GPIO_0[26]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 212        ; 5        ; GPIO_0[27]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0              ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GPIO_0[33]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 209        ; 5        ; GPIO_0[28]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 210        ; 5        ; GPIO_0[29]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GPIO_0[35]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 207        ; 5        ; GPIO_0[34]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; EXT_CLOCK           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 204        ; 6        ; SW[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GPIO_1[33]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GPIO_1[31]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; GPIO_1[30]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; SD_CLK              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GPIO_1[32]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GPIO_1[34]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; GPIO_1[35]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; FL_ADDR[10]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; FL_ADDR[21]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 150        ; 7        ; FL_ADDR[8]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 151        ; 7        ; FL_ADDR[3]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; FL_ADDR[11]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; FL_ADDR[4]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 156        ; 7        ; SD_DAT              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; FL_ADDR[20]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; FL_ADDR[18]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; FL_ADDR[5]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; FL_ADDR[19]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; FL_ADDR[6]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; FL_RST_N            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; FL_ADDR[7]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; FL_ADDR[9]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; FL_WE_N             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; FL_ADDR[2]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; SD_DAT3             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; PLL Summary                                                                   ;
+----------------------------------+--------------------------------------------+
; Name                             ; SDRAM_PLL:PLL1|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------------+
; PLL mode                         ; Normal                                     ;
; Compensate clock                 ; clock0                                     ;
; Self reset on gated loss of lock ; Off                                        ;
; Gate lock counter                ; --                                         ;
; Input frequency 0                ; 50.0 MHz                                   ;
; Input frequency 1                ; --                                         ;
; Nominal PFD frequency            ; 50.0 MHz                                   ;
; Nominal VCO frequency            ; 1000.0 MHz                                 ;
; VCO post scale                   ; --                                         ;
; VCO multiply                     ; --                                         ;
; VCO divide                       ; --                                         ;
; Freq min lock                    ; 25.0 MHz                                   ;
; Freq max lock                    ; 50.0 MHz                                   ;
; M VCO Tap                        ; 0                                          ;
; M Initial                        ; 4                                          ;
; M value                          ; 20                                         ;
; N value                          ; 1                                          ;
; Preserve counter order           ; Off                                        ;
; PLL location                     ; PLL_1                                      ;
; Inclk0 signal                    ; CLOCK_50                                   ;
; Inclk1 signal                    ; --                                         ;
; Inclk0 signal type               ; Dedicated Pin                              ;
; Inclk1 signal type               ; --                                         ;
+----------------------------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                             ;
+----------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -108 (-3000 ps) ; 50/50      ; C2      ; 10            ; 5/5 Even   ; 1       ; 0       ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 50/50      ; C0      ; 10            ; 5/5 Even   ; 4       ; 0       ;
+----------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                         ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE1_NIOS                                                                                                                 ; 3983 (0)    ; 2369 (0)                  ; 117 (117)     ; 75264       ; 23   ; 4            ; 0       ; 2         ; 287  ; 0            ; 1614 (0)     ; 440 (0)           ; 1929 (1)         ; |DE1_NIOS                                                                                                                                                                                                                                                   ; work         ;
;    |Reset_Delay:delay1|                                                                                                   ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |DE1_NIOS|Reset_Delay:delay1                                                                                                                                                                                                                                ; work         ;
;    |SDRAM_PLL:PLL1|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|SDRAM_PLL:PLL1                                                                                                                                                                                                                                    ; work         ;
;       |altpll:altpll_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|SDRAM_PLL:PLL1|altpll:altpll_component                                                                                                                                                                                                            ; work         ;
;    |sld_hub:sld_hub_inst|                                                                                                 ; 104 (26)    ; 68 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (19)      ; 12 (0)            ; 58 (18)          ; |DE1_NIOS|sld_hub:sld_hub_inst                                                                                                                                                                                                                              ; work         ;
;       |lpm_decode:instruction_decoder|                                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |DE1_NIOS|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                               ; work         ;
;          |decode_aoi:auto_generated|                                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE1_NIOS|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated                                                                                                                                                                     ; work         ;
;       |lpm_shiftreg:jtag_ir_register|                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |DE1_NIOS|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                ; work         ;
;       |sld_dffex:BROADCAST|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                          ; work         ;
;       |sld_dffex:IRF_ENA_0|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                          ; work         ;
;       |sld_dffex:IRF_ENA|                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                            ; work         ;
;       |sld_dffex:IRSR|                                                                                                    ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 7 (7)            ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                               ; work         ;
;       |sld_dffex:RESET|                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                              ; work         ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                                     ; work         ;
;       |sld_dffex:\GEN_IRF:2:IRF|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF                                                                                                                                                                                                     ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                            ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:2:S_IRF|                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:2:S_IRF                                                                                                                                                                                            ; work         ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                    ; work         ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                                           ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |DE1_NIOS|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                      ; work         ;
;    |system_0:u0|                                                                                                          ; 3848 (1)    ; 2276 (0)                  ; 0 (0)         ; 75264       ; 23   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1572 (1)     ; 428 (0)           ; 1848 (0)         ; |DE1_NIOS|system_0:u0                                                                                                                                                                                                                                       ; work         ;
;       |KEY:the_KEY|                                                                                                       ; 28 (28)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 10 (10)           ; 10 (10)          ; |DE1_NIOS|system_0:u0|KEY:the_KEY                                                                                                                                                                                                                           ; work         ;
;       |KEY_s1_arbitrator:the_KEY_s1|                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_NIOS|system_0:u0|KEY_s1_arbitrator:the_KEY_s1                                                                                                                                                                                                          ; work         ;
;       |LEDG:the_LEDG|                                                                                                     ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|LEDG:the_LEDG                                                                                                                                                                                                                         ; work         ;
;       |LEDR:the_LEDR|                                                                                                     ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 0 (0)            ; |DE1_NIOS|system_0:u0|LEDR:the_LEDR                                                                                                                                                                                                                         ; work         ;
;       |SEG7:the_SEG7|                                                                                                     ; 30 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 2 (0)             ; 14 (0)           ; |DE1_NIOS|system_0:u0|SEG7:the_SEG7                                                                                                                                                                                                                         ; work         ;
;          |SEG7_LUT_4:the_SEG7_LUT_4|                                                                                      ; 30 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 2 (2)             ; 14 (0)           ; |DE1_NIOS|system_0:u0|SEG7:the_SEG7|SEG7_LUT_4:the_SEG7_LUT_4                                                                                                                                                                                               ; work         ;
;             |SEG7_LUT:u0|                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE1_NIOS|system_0:u0|SEG7:the_SEG7|SEG7_LUT_4:the_SEG7_LUT_4|SEG7_LUT:u0                                                                                                                                                                                   ; work         ;
;             |SEG7_LUT:u1|                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |DE1_NIOS|system_0:u0|SEG7:the_SEG7|SEG7_LUT_4:the_SEG7_LUT_4|SEG7_LUT:u1                                                                                                                                                                                   ; work         ;
;             |SEG7_LUT:u2|                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |DE1_NIOS|system_0:u0|SEG7:the_SEG7|SEG7_LUT_4:the_SEG7_LUT_4|SEG7_LUT:u2                                                                                                                                                                                   ; work         ;
;             |SEG7_LUT:u3|                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE1_NIOS|system_0:u0|SEG7:the_SEG7|SEG7_LUT_4:the_SEG7_LUT_4|SEG7_LUT:u3                                                                                                                                                                                   ; work         ;
;       |SEG7_avalonS_arbitrator:the_SEG7_avalonS|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|SEG7_avalonS_arbitrator:the_SEG7_avalonS                                                                                                                                                                                              ; work         ;
;       |Switch:the_Switch|                                                                                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE1_NIOS|system_0:u0|Switch:the_Switch                                                                                                                                                                                                                     ; work         ;
;       |Switch_s1_arbitrator:the_Switch_s1|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_NIOS|system_0:u0|Switch_s1_arbitrator:the_Switch_s1                                                                                                                                                                                                    ; work         ;
;       |cpu_0:the_cpu_0|                                                                                                   ; 2291 (2013) ; 1463 (1285)               ; 0 (0)         ; 70144       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 824 (724)    ; 275 (232)         ; 1192 (1057)      ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0                                                                                                                                                                                                                       ; work         ;
;          |cpu_0_bht_module:cpu_0_bht|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht                                                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram                                                                                                                                                                  ; work         ;
;                |altsyncram_4nd1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_4nd1:auto_generated                                                                                                                                   ; work         ;
;                   |altsyncram_3um1:altsyncram1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_4nd1:auto_generated|altsyncram_3um1:altsyncram1                                                                                                       ; work         ;
;          |cpu_0_dc_data_module:cpu_0_dc_data|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data                                                                                                                                                                                    ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram                                                                                                                                                          ; work         ;
;                |altsyncram_a422:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_a422:auto_generated                                                                                                                           ; work         ;
;          |cpu_0_dc_tag_module:cpu_0_dc_tag|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag                                                                                                                                                                                      ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram                                                                                                                                                            ; work         ;
;                |altsyncram_9u12:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_9u12:auto_generated                                                                                                                             ; work         ;
;          |cpu_0_ic_data_module:cpu_0_ic_data|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data                                                                                                                                                                                    ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                          ; work         ;
;                |altsyncram_cub1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_cub1:auto_generated                                                                                                                           ; work         ;
;                   |altsyncram_k1l1:altsyncram1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_cub1:auto_generated|altsyncram_k1l1:altsyncram1                                                                                               ; work         ;
;          |cpu_0_ic_tag_module:cpu_0_ic_tag|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag                                                                                                                                                                                      ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                            ; work         ;
;                |altsyncram_73e1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_73e1:auto_generated                                                                                                                             ; work         ;
;          |cpu_0_mult_cell:the_cpu_0_mult_cell|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell                                                                                                                                                                                   ; work         ;
;             |altmult_add:the_altmult_add_part_1|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                ; work         ;
;                |mult_add_4cr2:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                   ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                           ; work         ;
;             |altmult_add:the_altmult_add_part_2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                ; work         ;
;                |mult_add_6cr2:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                   ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                           ; work         ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                                            ; 267 (8)     ; 178 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (8)       ; 43 (0)            ; 135 (0)          ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                   ; work         ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|                                         ; 148 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 36 (0)            ; 54 (0)           ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                               ; work         ;
;                |cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|                                                     ; 148 (148)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 36 (36)           ; 54 (54)          ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1                                                          ; work         ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                                           ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                 ; work         ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                   ; work         ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                                             ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                   ; work         ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                                                   ; 60 (60)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 7 (7)             ; 38 (38)          ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                         ; work         ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                          ; work         ;
;                   |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                ; work         ;
;                      |altsyncram_c572:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated ; work         ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                    ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                          ; work         ;
;                |altsyncram_epd1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_epd1:auto_generated                                                                                                           ; work         ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                    ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                          ; work         ;
;                |altsyncram_fpd1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_fpd1:auto_generated                                                                                                           ; work         ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                 ; work         ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                                                ; 294 (294)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (170)    ; 1 (1)             ; 123 (123)        ; |DE1_NIOS|system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                    ; work         ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                                                  ; 203 (203)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 23 (23)           ; 74 (74)          ; |DE1_NIOS|system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                      ; work         ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                                                    ; 24 (24)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 12 (12)          ; |DE1_NIOS|system_0:u0|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                        ; work         ;
;       |epcs_controller:the_epcs_controller|                                                                               ; 150 (1)     ; 116 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 41 (0)            ; 75 (0)           ; |DE1_NIOS|system_0:u0|epcs_controller:the_epcs_controller                                                                                                                                                                                                   ; work         ;
;          |altsyncram:the_boot_copier_rom|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom                                                                                                                                                                    ; work         ;
;             |altsyncram_lo31:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_lo31:auto_generated                                                                                                                                     ; work         ;
;          |epcs_controller_sub:the_epcs_controller_sub|                                                                    ; 149 (149)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 41 (41)           ; 75 (75)          ; |DE1_NIOS|system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub                                                                                                                                                       ; work         ;
;          |tornado_epcs_controller_atom:the_tornado_epcs_controller_atom|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|epcs_controller:the_epcs_controller|tornado_epcs_controller_atom:the_tornado_epcs_controller_atom                                                                                                                                     ; work         ;
;       |epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|                                ; 26 (26)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 7 (7)            ; |DE1_NIOS|system_0:u0|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port                                                                                                                                                    ; work         ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                                       ; 154 (35)    ; 108 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (22)      ; 19 (0)            ; 89 (12)          ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                           ; work         ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                                                ; 70 (70)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 19 (19)           ; 37 (37)          ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                           ; work         ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                             ; work         ;
;             |scfifo:rfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                ; work         ;
;                |scfifo_1n21:auto_generated|                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                     ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                        ; work         ;
;                         |cntr_rj7:count_usedw|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                   ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                          ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                             ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                 ; work         ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                             ; work         ;
;             |scfifo:wfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                ; work         ;
;                |scfifo_1n21:auto_generated|                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                     ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                        ; work         ;
;                         |cntr_rj7:count_usedw|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                   ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                          ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                             ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                 ; work         ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_NIOS|system_0:u0|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                            ; work         ;
;       |sdram_0:the_sdram_0|                                                                                               ; 337 (227)   ; 206 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (125)    ; 29 (3)            ; 177 (93)         ; |DE1_NIOS|system_0:u0|sdram_0:the_sdram_0                                                                                                                                                                                                                   ; work         ;
;          |sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|                                                      ; 118 (118)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 26 (26)           ; 86 (86)          ; |DE1_NIOS|system_0:u0|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module                                                                                                                                                         ; work         ;
;       |sdram_0_s1_arbitrator:the_sdram_0_s1|                                                                              ; 114 (64)    ; 42 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (27)      ; 0 (0)             ; 66 (37)          ; |DE1_NIOS|system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1                                                                                                                                                                                                  ; work         ;
;          |rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|               ; 33 (33)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 19 (19)          ; |DE1_NIOS|system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1                                                                                                 ; work         ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1| ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 19 (19)          ; |DE1_NIOS|system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1                                                                                   ; work         ;
;       |sram_0_avalonS_arbitrator:the_sram_0_avalonS|                                                                      ; 74 (74)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 16 (16)          ; |DE1_NIOS|system_0:u0|sram_0_avalonS_arbitrator:the_sram_0_avalonS                                                                                                                                                                                          ; work         ;
;       |system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE1_NIOS|system_0:u0|system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch                                                                                                                                                                ; work         ;
;       |tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|                                    ; 80 (80)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 29 (29)          ; |DE1_NIOS|system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave                                                                                                                                                        ; work         ;
;       |uart_0:the_uart_0|                                                                                                 ; 132 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 10 (0)            ; 84 (0)           ; |DE1_NIOS|system_0:u0|uart_0:the_uart_0                                                                                                                                                                                                                     ; work         ;
;          |uart_0_regs:the_uart_0_regs|                                                                                    ; 45 (45)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 7 (7)             ; 30 (30)          ; |DE1_NIOS|system_0:u0|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs                                                                                                                                                                                         ; work         ;
;          |uart_0_rx:the_uart_0_rx|                                                                                        ; 57 (57)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 3 (3)             ; 35 (35)          ; |DE1_NIOS|system_0:u0|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx                                                                                                                                                                                             ; work         ;
;          |uart_0_tx:the_uart_0_tx|                                                                                        ; 38 (38)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 27 (27)          ; |DE1_NIOS|system_0:u0|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx                                                                                                                                                                                             ; work         ;
;       |uart_0_s1_arbitrator:the_uart_0_s1|                                                                                ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE1_NIOS|system_0:u0|uart_0_s1_arbitrator:the_uart_0_s1                                                                                                                                                                                                    ; work         ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; CLOCK_24[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_24[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_27[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_27[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; EXT_CLOCK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; TDI           ; Input    ; 0             ; 0             ; --                    ; --  ;
; TCK           ; Input    ; 0             ; 0             ; --                    ; --  ;
; TCS           ; Input    ; 0             ; 0             ; --                    ; --  ;
; PS2_DAT       ; Input    ; 0             ; 0             ; --                    ; --  ;
; PS2_CLK       ; Input    ; 0             ; 0             ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[0]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[1]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[1]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[2]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[2]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[3]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SW[3]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[4]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[5]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[6]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[7]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[8]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[9]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; UART_RXD      ; Input    ; 6             ; 6             ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; SD_DAT3       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_CMD        ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[1]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[2]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[3]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[5]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[7]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[8]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[9]    ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[12]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[13]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FL_DQ[0]      ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FL_DQ[1]      ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FL_DQ[2]      ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FL_DQ[3]      ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FL_DQ[4]      ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FL_DQ[5]      ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FL_DQ[6]      ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; FL_DQ[7]      ; Bidir    ; --            ; 0             ; 7                     ; 0   ;
; SRAM_DQ[0]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SD_DAT        ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_ADCLRCK   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_DACLRCK   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[1]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[3]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[4]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[5]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[6]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[7]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[8]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[9]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[10]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[11]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[12]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[13]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[16]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[22]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[23]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_24[0]                                                                                                                    ;                   ;         ;
; CLOCK_24[1]                                                                                                                    ;                   ;         ;
; CLOCK_27[0]                                                                                                                    ;                   ;         ;
; CLOCK_27[1]                                                                                                                    ;                   ;         ;
; EXT_CLOCK                                                                                                                      ;                   ;         ;
; TDI                                                                                                                            ;                   ;         ;
; TCK                                                                                                                            ;                   ;         ;
; TCS                                                                                                                            ;                   ;         ;
; PS2_DAT                                                                                                                        ;                   ;         ;
; PS2_CLK                                                                                                                        ;                   ;         ;
; AUD_ADCDAT                                                                                                                     ;                   ;         ;
; CLOCK_50                                                                                                                       ;                   ;         ;
; KEY[0]                                                                                                                         ;                   ;         ;
;      - system_0:u0|KEY:the_KEY|readdata[0]~8                                                                                   ; 1                 ; 6       ;
;      - system_0:u0|KEY:the_KEY|d1_data_in[0]~feeder                                                                            ; 1                 ; 6       ;
; SW[0]                                                                                                                          ;                   ;         ;
; KEY[1]                                                                                                                         ;                   ;         ;
;      - system_0:u0|KEY:the_KEY|readdata[1]~9                                                                                   ; 0                 ; 6       ;
;      - system_0:u0|KEY:the_KEY|d1_data_in[1]~feeder                                                                            ; 0                 ; 6       ;
; SW[1]                                                                                                                          ;                   ;         ;
; KEY[2]                                                                                                                         ;                   ;         ;
;      - system_0:u0|KEY:the_KEY|readdata[2]~10                                                                                  ; 0                 ; 6       ;
;      - system_0:u0|KEY:the_KEY|d1_data_in[2]~feeder                                                                            ; 0                 ; 6       ;
; SW[2]                                                                                                                          ;                   ;         ;
; KEY[3]                                                                                                                         ;                   ;         ;
;      - system_0:u0|KEY:the_KEY|readdata[3]~11                                                                                  ; 0                 ; 6       ;
;      - system_0:u0|KEY:the_KEY|d1_data_in[3]~feeder                                                                            ; 0                 ; 6       ;
; SW[3]                                                                                                                          ;                   ;         ;
; SW[4]                                                                                                                          ;                   ;         ;
; SW[5]                                                                                                                          ;                   ;         ;
; SW[6]                                                                                                                          ;                   ;         ;
; SW[7]                                                                                                                          ;                   ;         ;
; SW[8]                                                                                                                          ;                   ;         ;
; SW[9]                                                                                                                          ;                   ;         ;
; UART_RXD                                                                                                                       ;                   ;         ;
;      - system_0:u0|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|d1_source_rxd                                                     ; 1                 ; 6       ;
; SD_DAT3                                                                                                                        ;                   ;         ;
; SD_CMD                                                                                                                         ;                   ;         ;
; DRAM_DQ[0]                                                                                                                     ;                   ;         ;
; DRAM_DQ[1]                                                                                                                     ;                   ;         ;
; DRAM_DQ[2]                                                                                                                     ;                   ;         ;
; DRAM_DQ[3]                                                                                                                     ;                   ;         ;
; DRAM_DQ[4]                                                                                                                     ;                   ;         ;
; DRAM_DQ[5]                                                                                                                     ;                   ;         ;
; DRAM_DQ[6]                                                                                                                     ;                   ;         ;
; DRAM_DQ[7]                                                                                                                     ;                   ;         ;
; DRAM_DQ[8]                                                                                                                     ;                   ;         ;
; DRAM_DQ[9]                                                                                                                     ;                   ;         ;
; DRAM_DQ[10]                                                                                                                    ;                   ;         ;
; DRAM_DQ[11]                                                                                                                    ;                   ;         ;
; DRAM_DQ[12]                                                                                                                    ;                   ;         ;
; DRAM_DQ[13]                                                                                                                    ;                   ;         ;
; DRAM_DQ[14]                                                                                                                    ;                   ;         ;
; DRAM_DQ[15]                                                                                                                    ;                   ;         ;
; FL_DQ[0]                                                                                                                       ;                   ;         ;
; FL_DQ[1]                                                                                                                       ;                   ;         ;
; FL_DQ[2]                                                                                                                       ;                   ;         ;
; FL_DQ[3]                                                                                                                       ;                   ;         ;
; FL_DQ[4]                                                                                                                       ;                   ;         ;
; FL_DQ[5]                                                                                                                       ;                   ;         ;
; FL_DQ[6]                                                                                                                       ;                   ;         ;
; FL_DQ[7]                                                                                                                       ;                   ;         ;
; SRAM_DQ[0]                                                                                                                     ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[16]~3129 ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[16]~2740                      ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[0]~1008                          ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[0]~feeder             ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                     ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[1]                    ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[17]~2736                      ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[1]~1009                          ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[17]~3142 ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                                                     ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[2]                    ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[18]~2732                      ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[2]~1010                          ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[18]~3146 ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                     ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[3]                    ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[19]~2728                      ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[3]~1011                          ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[19]~3158 ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                                                     ;                   ;         ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[20]~2724                      ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[4]~1012                          ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[20]~3154 ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[4]~feeder             ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                                                     ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[5]                    ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[21]~2720                      ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[5]~1013                          ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[21]~3150 ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                                                     ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[22]~3095 ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[22]~2716                      ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[6]~1014                          ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[6]~feeder             ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                     ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[23]~3099 ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[23]~2680                      ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[7]~1015                          ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[7]~feeder             ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                     ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[24]~3107 ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[24]~2712                      ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[8]~1016                          ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[8]                    ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                     ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[25]~3103 ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[25]~2708                      ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[9]~1017                          ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[9]~feeder             ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                    ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[26]~3091 ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[26]~2704                      ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[10]~1018                         ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[10]                   ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                    ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[27]~3060 ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[11]                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[27]~2700                      ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[11]~1019                         ; 1                 ; 6       ;
; SRAM_DQ[12]                                                                                                                    ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[28]~3064 ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[12]                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[28]~2696                      ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[12]~1020                         ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                                                    ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[29]~3072 ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[13]                   ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[29]~2692                      ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[13]~1021                         ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                                                    ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[30]~3068 ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[14]                   ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[30]~2688                      ; 1                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[14]~1022                         ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                                                    ;                   ;         ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[31]~3055 ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_16_reg_segment_0[15]                   ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[31]~2684                      ; 0                 ; 6       ;
;      - system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_dbs_16_reg_segment_0[15]~1023                         ; 0                 ; 6       ;
; SD_DAT                                                                                                                         ;                   ;         ;
; I2C_SDAT                                                                                                                       ;                   ;         ;
; AUD_ADCLRCK                                                                                                                    ;                   ;         ;
; AUD_DACLRCK                                                                                                                    ;                   ;         ;
; AUD_BCLK                                                                                                                       ;                   ;         ;
; GPIO_0[0]                                                                                                                      ;                   ;         ;
; GPIO_0[1]                                                                                                                      ;                   ;         ;
; GPIO_0[2]                                                                                                                      ;                   ;         ;
; GPIO_0[3]                                                                                                                      ;                   ;         ;
; GPIO_0[4]                                                                                                                      ;                   ;         ;
; GPIO_0[5]                                                                                                                      ;                   ;         ;
; GPIO_0[6]                                                                                                                      ;                   ;         ;
; GPIO_0[7]                                                                                                                      ;                   ;         ;
; GPIO_0[8]                                                                                                                      ;                   ;         ;
; GPIO_0[9]                                                                                                                      ;                   ;         ;
; GPIO_0[10]                                                                                                                     ;                   ;         ;
; GPIO_0[11]                                                                                                                     ;                   ;         ;
; GPIO_0[12]                                                                                                                     ;                   ;         ;
; GPIO_0[13]                                                                                                                     ;                   ;         ;
; GPIO_0[14]                                                                                                                     ;                   ;         ;
; GPIO_0[15]                                                                                                                     ;                   ;         ;
; GPIO_0[16]                                                                                                                     ;                   ;         ;
; GPIO_0[17]                                                                                                                     ;                   ;         ;
; GPIO_0[18]                                                                                                                     ;                   ;         ;
; GPIO_0[19]                                                                                                                     ;                   ;         ;
; GPIO_0[20]                                                                                                                     ;                   ;         ;
; GPIO_0[21]                                                                                                                     ;                   ;         ;
; GPIO_0[22]                                                                                                                     ;                   ;         ;
; GPIO_0[23]                                                                                                                     ;                   ;         ;
; GPIO_0[24]                                                                                                                     ;                   ;         ;
; GPIO_0[25]                                                                                                                     ;                   ;         ;
; GPIO_0[26]                                                                                                                     ;                   ;         ;
; GPIO_0[27]                                                                                                                     ;                   ;         ;
; GPIO_0[28]                                                                                                                     ;                   ;         ;
; GPIO_0[29]                                                                                                                     ;                   ;         ;
; GPIO_0[30]                                                                                                                     ;                   ;         ;
; GPIO_0[31]                                                                                                                     ;                   ;         ;
; GPIO_0[32]                                                                                                                     ;                   ;         ;
; GPIO_0[33]                                                                                                                     ;                   ;         ;
; GPIO_0[34]                                                                                                                     ;                   ;         ;
; GPIO_0[35]                                                                                                                     ;                   ;         ;
; GPIO_1[0]                                                                                                                      ;                   ;         ;
; GPIO_1[1]                                                                                                                      ;                   ;         ;
; GPIO_1[2]                                                                                                                      ;                   ;         ;
; GPIO_1[3]                                                                                                                      ;                   ;         ;
; GPIO_1[4]                                                                                                                      ;                   ;         ;
; GPIO_1[5]                                                                                                                      ;                   ;         ;
; GPIO_1[6]                                                                                                                      ;                   ;         ;
; GPIO_1[7]                                                                                                                      ;                   ;         ;
; GPIO_1[8]                                                                                                                      ;                   ;         ;
; GPIO_1[9]                                                                                                                      ;                   ;         ;
; GPIO_1[10]                                                                                                                     ;                   ;         ;
; GPIO_1[11]                                                                                                                     ;                   ;         ;
; GPIO_1[12]                                                                                                                     ;                   ;         ;
; GPIO_1[13]                                                                                                                     ;                   ;         ;
; GPIO_1[14]                                                                                                                     ;                   ;         ;
; GPIO_1[15]                                                                                                                     ;                   ;         ;
; GPIO_1[16]                                                                                                                     ;                   ;         ;
; GPIO_1[17]                                                                                                                     ;                   ;         ;
; GPIO_1[18]                                                                                                                     ;                   ;         ;
; GPIO_1[19]                                                                                                                     ;                   ;         ;
; GPIO_1[20]                                                                                                                     ;                   ;         ;
; GPIO_1[21]                                                                                                                     ;                   ;         ;
; GPIO_1[22]                                                                                                                     ;                   ;         ;
; GPIO_1[23]                                                                                                                     ;                   ;         ;
; GPIO_1[24]                                                                                                                     ;                   ;         ;
; GPIO_1[25]                                                                                                                     ;                   ;         ;
; GPIO_1[26]                                                                                                                     ;                   ;         ;
; GPIO_1[27]                                                                                                                     ;                   ;         ;
; GPIO_1[28]                                                                                                                     ;                   ;         ;
; GPIO_1[29]                                                                                                                     ;                   ;         ;
; GPIO_1[30]                                                                                                                     ;                   ;         ;
; GPIO_1[31]                                                                                                                     ;                   ;         ;
; GPIO_1[32]                                                                                                                     ;                   ;         ;
; GPIO_1[33]                                                                                                                     ;                   ;         ;
; GPIO_1[34]                                                                                                                     ;                   ;         ;
; GPIO_1[35]                                                                                                                     ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                             ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                         ; PIN_L1             ; 25      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLOCK_50                                                                                                                                                                                                         ; PIN_L1             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:delay1|Equal0~247                                                                                                                                                                                    ; LCCOMB_X32_Y7_N8   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1                                                                                                                                                                     ; PLL_1              ; 2249    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                     ; JTAG_X1_Y14_N0     ; 153     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                     ; JTAG_X1_Y14_N0     ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                                                  ; JTAG_X1_Y14_N0     ; 43      ; Async. clear, Clock, Latch enable     ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                                                  ; LCFF_X9_Y15_N21    ; 180     ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~1                                                                                                                                                                            ; LCCOMB_X9_Y16_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~126                                                                                                                                                                           ; LCCOMB_X9_Y16_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                                           ; LCCOMB_X9_Y16_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRSR_ENA                                                                                                                                                                                    ; LCCOMB_X10_Y14_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|comb~78                                                                                                                                                                                     ; LCCOMB_X10_Y14_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                        ; LCFF_X8_Y15_N17    ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[1]~1171                                                                                                                                                                    ; LCCOMB_X10_Y14_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                          ; LCFF_X10_Y15_N3    ; 13      ; Async. clear                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                         ; LCFF_X10_Y15_N19   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                         ; LCFF_X10_Y15_N23   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                          ; LCFF_X10_Y15_N5    ; 42      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                          ; LCFF_X9_Y15_N31    ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[2]~1936                                                                                                                                                     ; LCCOMB_X10_Y16_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[1]~887                                                                                                                                                 ; LCCOMB_X11_Y16_N24 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[1]~888                                                                                                                                                 ; LCCOMB_X10_Y16_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|KEY:the_KEY|always1~20                                                                                                                                                                               ; LCCOMB_X25_Y7_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|LEDG:the_LEDG|always0~28                                                                                                                                                                             ; LCCOMB_X24_Y6_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|LEDR:the_LEDR|always0~1                                                                                                                                                                              ; LCCOMB_X24_Y6_N14  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|SEG7_avalonS_arbitrator:the_SEG7_avalonS|SEG7_avalonS_write~18                                                                                                                                       ; LCCOMB_X11_Y15_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|A_ctrl_ld                                                                                                                                                                            ; LCFF_X24_Y7_N3     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|A_ctrl_ld8                                                                                                                                                                           ; LCFF_X23_Y8_N23    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|A_en_d1                                                                                                                                                                              ; LCFF_X20_Y7_N1     ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|A_estatus_reg~41                                                                                                                                                                     ; LCCOMB_X31_Y8_N0   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|A_ienable_reg[3]~825                                                                                                                                                                 ; LCCOMB_X31_Y8_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|A_ld_align_sh8                                                                                                                                                                       ; LCFF_X23_Y8_N15    ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_stall_d3                                                                                                                                                                       ; LCFF_X31_Y12_N1    ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|A_stall                                                                                                                                                                              ; LCCOMB_X20_Y7_N0   ; 706     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|A_wr_dst_reg_from_M                                                                                                                                                                  ; LCFF_X33_Y9_N13    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|Add12~97                                                                                                                                                                             ; LCCOMB_X31_Y15_N6  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|D_ctrl_src2_is_imm~178                                                                                                                                                               ; LCCOMB_X29_Y11_N6  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|D_ic_fill_starting~45                                                                                                                                                                ; LCCOMB_X37_Y8_N4   ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|D_src1_hazard_E                                                                                                                                                                      ; LCCOMB_X36_Y9_N16  ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                         ; LCCOMB_X34_Y11_N28 ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|E_iw[0]                                                                                                                                                                              ; LCFF_X24_Y7_N9     ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                              ; LCFF_X24_Y7_N17    ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|F_stall                                                                                                                                                                              ; LCCOMB_X37_Y10_N24 ; 161     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_bht_wr_en                                                                                                                                                                          ; LCCOMB_X33_Y11_N12 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_br_cond_taken_history[0]~807                                                                                                                                                       ; LCCOMB_X26_Y11_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                    ; LCFF_X25_Y8_N31    ; 32      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                         ; LCFF_X26_Y11_N17   ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                          ; LCFF_X31_Y15_N11   ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|M_valid_from_E                                                                                                                                                                       ; LCFF_X34_Y10_N23   ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|always127~0                                                                                                                                                                          ; LCCOMB_X20_Y8_N18  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|always14~5                                                                                                                                                                           ; LCCOMB_X38_Y8_N8   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|comb~1                                                                                                                                                                               ; LCCOMB_X37_Y6_N24  ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|always2~2               ; LCCOMB_X13_Y14_N8  ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|ir[1]~717               ; LCCOMB_X12_Y16_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|sr[16]~4770             ; LCCOMB_X14_Y14_N20 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|sr[35]~4758             ; LCCOMB_X10_Y16_N20 ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|sr[35]~4776             ; LCCOMB_X14_Y14_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|sr[36]~4785             ; LCCOMB_X13_Y14_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|sr[36]~4845             ; LCCOMB_X13_Y14_N12 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|st_updateir~112         ; LCCOMB_X13_Y14_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|take_action_ocimem_a~45 ; LCCOMB_X16_Y14_N12 ; 18      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|take_action_ocimem_a~46 ; LCCOMB_X15_Y12_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|take_action_ocimem_b~34 ; LCCOMB_X15_Y12_N16 ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~8                                                                ; LCCOMB_X15_Y8_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|break_readreg[17]~2161                                                                           ; LCCOMB_X15_Y12_N6  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[9]~818                                                                                         ; LCCOMB_X14_Y14_N18 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[2]~1987                                                                                        ; LCCOMB_X18_Y11_N8  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                  ; LCFF_X18_Y15_N11   ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|comb~2                                                                                                 ; LCCOMB_X16_Y9_N20  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|d_address[2]                                                                                                                                                                         ; LCFF_X19_Y5_N15    ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|d_address[4]                                                                                                                                                                         ; LCFF_X21_Y5_N7     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|d_write                                                                                                                                                                              ; LCFF_X20_Y7_N27    ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|dc_data_portb_wr_en~174                                                                                                                                                              ; LCCOMB_X22_Y7_N4   ; 15      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|dc_data_wr_byte_0                                                                                                                                                                    ; LCCOMB_X21_Y8_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|dc_data_wr_byte_1                                                                                                                                                                    ; LCCOMB_X21_Y10_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|dc_data_wr_byte_2                                                                                                                                                                    ; LCCOMB_X18_Y11_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|dc_data_wr_byte_3                                                                                                                                                                    ; LCCOMB_X18_Y10_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|ic_fill_ap_offset[2]~21                                                                                                                                                              ; LCCOMB_X22_Y4_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                ; LCCOMB_X37_Y6_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0:the_cpu_0|ic_tag_wren                                                                                                                                                                          ; LCCOMB_X37_Y6_N4   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always5~0                                                                                                                                         ; LCCOMB_X19_Y6_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always6~0                                                                                                                                         ; LCCOMB_X19_Y6_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always6~9                                                                                                                                         ; LCCOMB_X19_Y6_N2   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always7~17                                                                                                                                        ; LCCOMB_X19_Y6_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always2~23                                                                                                                          ; LCCOMB_X14_Y4_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always5~0                                                                                                                           ; LCCOMB_X20_Y2_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always6~0                                                                                                                           ; LCCOMB_X14_Y4_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always7~0                                                                                                                           ; LCCOMB_X14_Y4_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always8~0                                                                                                                           ; LCCOMB_X14_Y4_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|pre_flush_cpu_0_instruction_master_readdatavalid                                                                                    ; LCCOMB_X18_Y3_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|ROE~66                                                                                                               ; LCCOMB_X11_Y10_N20 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|SCLK_reg                                                                                                             ; LCFF_X11_Y10_N7    ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|always11~0                                                                                                           ; LCCOMB_X11_Y10_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|always6~2                                                                                                            ; LCCOMB_X13_Y7_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|control_wr_strobe                                                                                                    ; LCCOMB_X12_Y7_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|endofpacketvalue_wr_strobe                                                                                           ; LCCOMB_X12_Y7_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|shift_reg[2]~1233                                                                                                    ; LCCOMB_X11_Y10_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|slaveselect_wr_strobe                                                                                                ; LCCOMB_X12_Y7_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_controller_sub:the_epcs_controller_sub|write_tx_holding                                                                                                     ; LCCOMB_X11_Y10_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                  ; LCCOMB_X14_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~1884                                                                                                         ; LCCOMB_X10_Y16_N30 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[0]~318                                                                                                             ; LCCOMB_X14_Y13_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[1]~319                                                                                                             ; LCCOMB_X14_Y17_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                  ; LCFF_X15_Y11_N5    ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|ien_AE~704                                                                                                                                                               ; LCCOMB_X16_Y10_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                  ; LCCOMB_X16_Y11_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                  ; LCCOMB_X13_Y11_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|rd_wfifo                                                                                                                                                                 ; LCCOMB_X14_Y11_N26 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|rvalid~17                                                                                                                                                                ; LCCOMB_X18_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                 ; LCCOMB_X16_Y12_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|reset_n_sources~1                                                                                                                                                                                    ; LCCOMB_X26_Y7_N18  ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; system_0:u0|sdram_0:the_sdram_0|WideOr16~1                                                                                                                                                                       ; LCCOMB_X1_Y7_N22   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0:the_sdram_0|active_addr[20]~478                                                                                                                                                              ; LCCOMB_X5_Y6_N22   ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0:the_sdram_0|always5~0                                                                                                                                                                        ; LCCOMB_X1_Y6_N12   ; 18      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0:the_sdram_0|f_select                                                                                                                                                                         ; LCCOMB_X5_Y6_N10   ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0:the_sdram_0|m_addr[0]~124                                                                                                                                                                    ; LCCOMB_X2_Y6_N20   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0:the_sdram_0|m_next.000001000~212                                                                                                                                                             ; LCCOMB_X4_Y6_N14   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0:the_sdram_0|m_state.000000010                                                                                                                                                                ; LCFF_X7_Y6_N13     ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0:the_sdram_0|m_state.000001000~487                                                                                                                                                            ; LCCOMB_X3_Y6_N8    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[38]~1242                                                                                                       ; LCCOMB_X18_Y6_N4   ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[38]~1242                                                                                                       ; LCCOMB_X18_Y6_N10  ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always0~1                                                      ; LCCOMB_X15_Y3_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always10~1                                                     ; LCCOMB_X15_Y3_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always12~3                                                     ; LCCOMB_X13_Y3_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always1~3                                                      ; LCCOMB_X15_Y3_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always2~1                                                      ; LCCOMB_X14_Y3_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always4~1                                                      ; LCCOMB_X13_Y3_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always6~1                                                      ; LCCOMB_X13_Y3_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always8~1                                                      ; LCCOMB_X14_Y3_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|always15~0                                       ; LCCOMB_X16_Y3_N26  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_counter_enable~36                                                                                                                                ; LCCOMB_X19_Y1_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_winner~0                                                                                                                                         ; LCCOMB_X19_Y2_N8   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sram_0_avalonS_arbitrator:the_sram_0_avalonS|sram_0_avalonS_arb_counter_enable~20                                                                                                                    ; LCCOMB_X22_Y2_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sram_0_avalonS_arbitrator:the_sram_0_avalonS|sram_0_avalonS_arb_winner~0                                                                                                                             ; LCCOMB_X21_Y2_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|sram_0_avalonS_arbitrator:the_sram_0_avalonS|sram_0_avalonS_write_n~29                                                                                                                               ; LCCOMB_X19_Y2_N28  ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; system_0:u0|system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch|data_out                                                                                                                      ; LCFF_X37_Y6_N5     ; 1998    ; Async. clear                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; system_0:u0|system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch|data_out                                                                                                                      ; LCFF_X37_Y6_N5     ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|in_a_write_cycle                                                                                                      ; LCCOMB_X20_Y3_N0   ; 12      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_avalon_slave_arb_counter_enable~40                                                                 ; LCCOMB_X23_Y3_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_avalon_slave_arb_winner~0                                                                          ; LCCOMB_X23_Y3_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|control_wr_strobe~19                                                                                                                                   ; LCCOMB_X11_Y9_N14  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart_0:the_uart_0|uart_0_regs:the_uart_0_regs|tx_wr_strobe~12                                                                                                                                        ; LCCOMB_X12_Y5_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|got_new_char                                                                                                                                               ; LCCOMB_X14_Y9_N12  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart_0:the_uart_0|uart_0_rx:the_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]~971                                                                                                 ; LCCOMB_X10_Y9_N22  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx|always4~0                                                                                                                                                  ; LCCOMB_X11_Y8_N30  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system_0:u0|uart_0:the_uart_0|uart_0_tx:the_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~191                                                                                          ; LCCOMB_X11_Y5_N14  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                    ; PIN_L1            ; 25      ; Global Clock         ; GCLK2            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1                                                ; PLL_1             ; 2249    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                ; JTAG_X1_Y14_N0    ; 153     ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                             ; JTAG_X1_Y14_N0    ; 43      ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                             ; LCFF_X9_Y15_N21   ; 180     ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                     ; LCFF_X10_Y15_N3   ; 13      ; Global Clock         ; GCLK11           ; --                        ;
; system_0:u0|reset_n_sources~1                                                               ; LCCOMB_X26_Y7_N18 ; 2       ; Global Clock         ; GCLK15           ; --                        ;
; system_0:u0|system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch|data_out ; LCFF_X37_Y6_N5    ; 1998    ; Global Clock         ; GCLK12           ; --                        ;
+---------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                             ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; system_0:u0|cpu_0:the_cpu_0|A_stall                                                                                                                                                                              ; 706     ;
; system_0:u0|cpu_0:the_cpu_0|F_stall                                                                                                                                                                              ; 161     ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_requests_sdram_0_s1                                                                                                                           ; 87      ;
; system_0:u0|cpu_0:the_cpu_0|A_mul_stall                                                                                                                                                                          ; 70      ;
; system_0:u0|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|cpu_0_data_master_requests_jtag_uart_0_avalon_jtag_slave                                                                  ; 67      ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|break_readreg[17]~2161                                                                           ; 64      ;
; system_0:u0|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[8]~117                                                                                                ; 64      ;
; ~GND                                                                                                                                                                                                             ; 59      ;
; system_0:u0|cpu_0:the_cpu_0|av_process_readdata                                                                                                                                                                  ; 59      ;
; system_0:u0|sdram_0:the_sdram_0|m_state.000010000                                                                                                                                                                ; 58      ;
; system_0:u0|cpu_0:the_cpu_0|A_ctrl_ld_bypass                                                                                                                                                                     ; 57      ;
; system_0:u0|epcs_controller:the_epcs_controller|epcs_select~61                                                                                                                                                   ; 55      ;
; system_0:u0|cpu_0:the_cpu_0|E_ctrl_dst_data_sel_cmp                                                                                                                                                              ; 53      ;
; system_0:u0|cpu_0:the_cpu_0|E_src1[6]~397                                                                                                                                                                        ; 48      ;
; system_0:u0|cpu_0:the_cpu_0|E_src1[6]~396                                                                                                                                                                        ; 48      ;
; system_0:u0|cpu_0:the_cpu_0|D_src2_reg[22]~1843                                                                                                                                                                  ; 48      ;
; system_0:u0|cpu_0:the_cpu_0|D_src2_reg[22]~1842                                                                                                                                                                  ; 48      ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|sr[35]~4758             ; 47      ;
; system_0:u0|cpu_0:the_cpu_0|M_A_dc_latest_line_match                                                                                                                                                             ; 47      ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|ir[0]                   ; 42      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                          ; 42      ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|cpu_0_data_master_requests_cfi_flash_0_s1~270                                                                         ; 42      ;
; system_0:u0|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                                             ; 42      ;
; system_0:u0|cpu_0:the_cpu_0|d_address[2]                                                                                                                                                                         ; 42      ;
; system_0:u0|sram_0_avalonS_arbitrator:the_sram_0_avalonS|cpu_0_instruction_master_qualified_request_sram_0_avalonS~365                                                                                           ; 42      ;
; system_0:u0|cpu_0:the_cpu_0|d_write                                                                                                                                                                              ; 42      ;
; system_0:u0|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[38]~1242                                                                                                       ; 41      ;
; system_0:u0|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[38]~1242                                                                                                       ; 41      ;
; system_0:u0|sdram_0:the_sdram_0|active_addr[20]~478                                                                                                                                                              ; 41      ;
; system_0:u0|cpu_0:the_cpu_0|d_address[3]                                                                                                                                                                         ; 41      ;
; system_0:u0|sram_0_avalonS_arbitrator:the_sram_0_avalonS|cpu_0_data_master_requests_sram_0_avalonS                                                                                                               ; 40      ;
; system_0:u0|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                         ; 40      ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_granted_sdram_0_s1~31                                                                                                                         ; 40      ;
; system_0:u0|cpu_0:the_cpu_0|F_iw[0]~1509                                                                                                                                                                         ; 38      ;
; system_0:u0|cpu_0:the_cpu_0|D_ic_fill_starting~45                                                                                                                                                                ; 38      ;
; system_0:u0|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|cpu_0_instruction_master_qualified_request_epcs_controller_epcs_control_port                                      ; 38      ;
; system_0:u0|epcs_controller_epcs_control_port_arbitrator:the_epcs_controller_epcs_control_port|cpu_0_data_master_requests_epcs_controller_epcs_control_port                                                      ; 37      ;
; system_0:u0|cpu_0:the_cpu_0|A_en_d1                                                                                                                                                                              ; 37      ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[10]                                                                                            ; 35      ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|take_action_ocimem_b~34 ; 35      ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|always2~2               ; 34      ;
; system_0:u0|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                                              ; 34      ;
; system_0:u0|cpu_0:the_cpu_0|F_pc[13]~224                                                                                                                                                                         ; 33      ;
; system_0:u0|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_read_data_valid_sdram_0_s1                                                                                                             ; 33      ;
; system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|cpu_0_instruction_master_read_data_valid_cfi_flash_0_s1_shift_register[1]                                             ; 33      ;
; system_0:u0|cpu_0:the_cpu_0|F_pc[13]~223                                                                                                                                                                         ; 33      ;
; system_0:u0|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                              ; 33      ;
; system_0:u0|cpu_0:the_cpu_0|E_logic_op[0]                                                                                                                                                                        ; 33      ;
; system_0:u0|cpu_0:the_cpu_0|Add12~97                                                                                                                                                                             ; 32      ;
; system_0:u0|cpu_0:the_cpu_0|Add12~95                                                                                                                                                                             ; 32      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+---------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+---------------------------------------------------------------------------------------------------+
; system_0:u0|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_4nd1:auto_generated|altsyncram_3um1:altsyncram1|ALTSYNCRAM                                                                                                       ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; yes                     ; yes                    ; no                      ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; bht_ram.mif                       ; M4K_X41_Y13                                                                                       ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_a422:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                              ; M4K_X17_Y8, M4K_X17_Y9, M4K_X17_Y10, M4K_X17_Y11                                                  ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_9u12:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 15           ; 512          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 7680  ; 512                         ; 15                          ; 512                         ; 15                          ; 7680                ; 2    ; dc_tag_ram.mif                    ; M4K_X17_Y6, M4K_X17_Y5                                                                            ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_cub1:auto_generated|altsyncram_k1l1:altsyncram1|ALTSYNCRAM                                                                                               ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                              ; M4K_X41_Y10, M4K_X41_Y5, M4K_X41_Y8, M4K_X41_Y9, M4K_X41_Y12, M4K_X41_Y4, M4K_X41_Y11, M4K_X41_Y7 ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_73e1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 2560  ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1    ; ic_tag_ram.mif                    ; M4K_X41_Y6                                                                                        ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X17_Y15, M4K_X17_Y14                                                                          ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_epd1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; rf_ram_a.mif                      ; M4K_X17_Y13                                                                                       ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_fpd1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; rf_ram_b.mif                      ; M4K_X17_Y12                                                                                       ;
; system_0:u0|epcs_controller:the_epcs_controller|altsyncram:the_boot_copier_rom|altsyncram_lo31:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; ROM              ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 1    ; epcs_controller_boot_rom.hex      ; M4K_X17_Y7                                                                                        ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X17_Y16                                                                                       ;
; system_0:u0|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X17_Y17                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+---------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X28_Y12_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    system_0:u0|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X28_Y13_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 7,434 / 54,004 ( 14 % ) ;
; C16 interconnects          ; 61 / 2,100 ( 3 % )      ;
; C4 interconnects           ; 4,028 / 36,000 ( 11 % ) ;
; Direct links               ; 1,018 / 54,004 ( 2 % )  ;
; Global clocks              ; 8 / 16 ( 50 % )         ;
; Local interconnects        ; 2,051 / 18,752 ( 11 % ) ;
; R24 interconnects          ; 199 / 1,900 ( 10 % )    ;
; R4 interconnects           ; 5,502 / 46,920 ( 12 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.22) ; Number of LABs  (Total = 326) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 14                            ;
; 3                                           ; 9                             ;
; 4                                           ; 8                             ;
; 5                                           ; 8                             ;
; 6                                           ; 7                             ;
; 7                                           ; 9                             ;
; 8                                           ; 8                             ;
; 9                                           ; 10                            ;
; 10                                          ; 7                             ;
; 11                                          ; 14                            ;
; 12                                          ; 17                            ;
; 13                                          ; 16                            ;
; 14                                          ; 21                            ;
; 15                                          ; 31                            ;
; 16                                          ; 137                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.71) ; Number of LABs  (Total = 326) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 278                           ;
; 1 Clock                            ; 291                           ;
; 1 Clock enable                     ; 168                           ;
; 1 Sync. clear                      ; 16                            ;
; 1 Sync. load                       ; 51                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 61                            ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.17) ; Number of LABs  (Total = 326) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 5                             ;
; 3                                            ; 6                             ;
; 4                                            ; 11                            ;
; 5                                            ; 7                             ;
; 6                                            ; 5                             ;
; 7                                            ; 6                             ;
; 8                                            ; 1                             ;
; 9                                            ; 5                             ;
; 10                                           ; 4                             ;
; 11                                           ; 9                             ;
; 12                                           ; 6                             ;
; 13                                           ; 4                             ;
; 14                                           ; 3                             ;
; 15                                           ; 7                             ;
; 16                                           ; 11                            ;
; 17                                           ; 7                             ;
; 18                                           ; 18                            ;
; 19                                           ; 16                            ;
; 20                                           ; 18                            ;
; 21                                           ; 21                            ;
; 22                                           ; 25                            ;
; 23                                           ; 17                            ;
; 24                                           ; 18                            ;
; 25                                           ; 13                            ;
; 26                                           ; 15                            ;
; 27                                           ; 12                            ;
; 28                                           ; 13                            ;
; 29                                           ; 9                             ;
; 30                                           ; 10                            ;
; 31                                           ; 4                             ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.32) ; Number of LABs  (Total = 326) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 15                            ;
; 2                                               ; 19                            ;
; 3                                               ; 15                            ;
; 4                                               ; 13                            ;
; 5                                               ; 22                            ;
; 6                                               ; 23                            ;
; 7                                               ; 22                            ;
; 8                                               ; 27                            ;
; 9                                               ; 19                            ;
; 10                                              ; 21                            ;
; 11                                              ; 20                            ;
; 12                                              ; 19                            ;
; 13                                              ; 21                            ;
; 14                                              ; 12                            ;
; 15                                              ; 12                            ;
; 16                                              ; 22                            ;
; 17                                              ; 7                             ;
; 18                                              ; 6                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 3                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.83) ; Number of LABs  (Total = 326) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 9                             ;
; 4                                            ; 7                             ;
; 5                                            ; 9                             ;
; 6                                            ; 5                             ;
; 7                                            ; 17                            ;
; 8                                            ; 6                             ;
; 9                                            ; 6                             ;
; 10                                           ; 7                             ;
; 11                                           ; 11                            ;
; 12                                           ; 10                            ;
; 13                                           ; 12                            ;
; 14                                           ; 4                             ;
; 15                                           ; 9                             ;
; 16                                           ; 9                             ;
; 17                                           ; 9                             ;
; 18                                           ; 14                            ;
; 19                                           ; 7                             ;
; 20                                           ; 10                            ;
; 21                                           ; 9                             ;
; 22                                           ; 14                            ;
; 23                                           ; 10                            ;
; 24                                           ; 8                             ;
; 25                                           ; 10                            ;
; 26                                           ; 12                            ;
; 27                                           ; 8                             ;
; 28                                           ; 6                             ;
; 29                                           ; 15                            ;
; 30                                           ; 24                            ;
; 31                                           ; 18                            ;
; 32                                           ; 27                            ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                             ;
+------------------------------------------------------------------+--------------------------------+
; Name                                                             ; Value                          ;
+------------------------------------------------------------------+--------------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 14                             ;
; Mid Slack - Fit Attempt 1                                        ; -4067                          ;
; Internal Atom Count - Fit Attempt 1                              ; 5908                           ;
; LE/ALM Count - Fit Attempt 1                                     ; 3953                           ;
; LAB Count - Fit Attempt 1                                        ; 384                            ;
; Outputs per Lab - Fit Attempt 1                                  ; 7.388                          ;
; Inputs per LAB - Fit Attempt 1                                   ; 14.773                         ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.833                          ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:327;1:57                     ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:74;1:174;2:117;3:19          ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:25;1:73;2:164;3:102;4:19;5:1 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:383;1:1                      ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:24;1:39;2:301;3:16;4:4       ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:86;1:297;2:1                 ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:75;1:241;2:68                ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:24;1:154;2:206               ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:24;1:327;2:33                ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:182;1:202                    ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:361;1:23                     ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:372;1:12                     ;
; LEs in Chains - Fit Attempt 1                                    ; 304                            ;
; LEs in Long Chains - Fit Attempt 1                               ; 143                            ;
; LABs with Chains - Fit Attempt 1                                 ; 31                             ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 2                              ;
; Time - Fit Attempt 1                                             ; 12                             ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 1.141                          ;
+------------------------------------------------------------------+--------------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 6      ;
; Early Slack - Fit Attempt 1         ; -3622  ;
; Mid Wire Use - Fit Attempt 1        ; 10     ;
; Mid Slack - Fit Attempt 1           ; -1155  ;
; Late Wire Use - Fit Attempt 1       ; 11     ;
; Late Slack - Fit Attempt 1          ; -1155  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Time - Fit Attempt 1                ; 65     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 14.139 ;
+-------------------------------------+--------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 1130  ;
; Early Wire Use - Fit Attempt 1      ; 11    ;
; Peak Regional Wire - Fit Attempt 1  ; 33    ;
; Mid Slack - Fit Attempt 1           ; -2    ;
; Late Slack - Fit Attempt 1          ; 12    ;
; Late Wire Use - Fit Attempt 1       ; 12    ;
; Time - Fit Attempt 1                ; 17    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 4.859 ;
+-------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter INI Usage                                                                                                                          ;
+----------------------+--------------------------------------------------------------------------------------------------------------------+
; Option               ; Usage                                                                                                              ;
+----------------------+--------------------------------------------------------------------------------------------------------------------+
; Initialization file: ; c:/altera/71/quartus/bin/quartus.ini                                                                               ;
; dev_password         ; e81f0e65b8afc1da24522b894c886f598ff5e3fafae3453dd1029e508011004342234235215526025211557545361520042000410042555455 ;
+----------------------+--------------------------------------------------------------------------------------------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.1 Build 178 06/25/2007 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Aug 30 15:46:22 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE1_NIOS -c DE1_NIOS
Info: Selected device EP2C20F484C7 for design "DE1_NIOS"
Info: Implemented PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-3000 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 4 pins of 283 total pins
    Info: Pin SD_CLK not assigned to an exact location on the device
    Info: Pin SD_DAT3 not assigned to an exact location on the device
    Info: Pin SD_CMD not assigned to an exact location on the device
    Info: Pin SD_DAT not assigned to an exact location on the device
Info: Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~UPDATEUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|st_updateir~112
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|st_updatedr~99
Info: Automatically promoted node system_0:u0|system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node system_0:u0|sdram_0:the_sdram_0|active_addr[20]~478
        Info: Destination node system_0:u0|sdram_0:the_sdram_0|active_cs_n~186
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|ic_tag_wren
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|ic_tag_wraddress[0]~946
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|ic_tag_wraddress[1]~947
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|ic_tag_wraddress[2]~948
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|ic_tag_wraddress[3]~949
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|ic_tag_wraddress[4]~950
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|ic_tag_wraddress[5]~951
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|ic_tag_wraddress[6]~952
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node sld_hub:sld_hub_inst|CLR_SIGNAL 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module:the_cpu_0_jtag_debug_module1|ir[1]~717
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetlatch~182
        Info: Destination node system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetlatch~183
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~433
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~5
Info: Automatically promoted node system_0:u0|reset_n_sources~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Ignoring invalid fast I/O register assignments
Info: Finished register packing: elapsed time is 00:00:03
    Extra Info: Packed 2 registers into blocks of type EC
    Extra Info: Packed 117 registers into blocks of type I/O
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 73 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 4 (unused VREF, 3.30 VCCIO, 0 input, 1 output, 3 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.30V VCCIO pins. 40 total pin(s) used --  1 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.30V VCCIO pins. 36 total pin(s) used --  1 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.30V VCCIO pins. 28 total pin(s) used --  15 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.30V VCCIO pins. 38 total pin(s) used --  2 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.30V VCCIO pins. 36 total pin(s) used --  3 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.30V VCCIO pins. 31 total pin(s) used --  5 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.30V VCCIO pins. 36 total pin(s) used --  4 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.30V VCCIO pins. 41 total pin(s) used --  2 pins available
Warning: PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:12
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:05
Info: Estimated most critical path is register to register delay of 9.258 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X7_Y6; Fanout = 42; REG Node = 'system_0:u0|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address'
    Info: 2: + IC(1.100 ns) + CELL(0.178 ns) = 1.278 ns; Loc. = LAB_X10_Y6; Fanout = 2; COMB Node = 'system_0:u0|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[36]~438'
    Info: 3: + IC(0.732 ns) + CELL(0.178 ns) = 2.188 ns; Loc. = LAB_X9_Y6; Fanout = 1; COMB Node = 'system_0:u0|sdram_0:the_sdram_0|pending~273'
    Info: 4: + IC(0.689 ns) + CELL(0.544 ns) = 3.421 ns; Loc. = LAB_X5_Y6; Fanout = 1; COMB Node = 'system_0:u0|sdram_0:the_sdram_0|pending~274'
    Info: 5: + IC(0.498 ns) + CELL(0.178 ns) = 4.097 ns; Loc. = LAB_X5_Y6; Fanout = 12; COMB Node = 'system_0:u0|sdram_0:the_sdram_0|pending~275'
    Info: 6: + IC(0.498 ns) + CELL(0.178 ns) = 4.773 ns; Loc. = LAB_X5_Y6; Fanout = 5; COMB Node = 'system_0:u0|sdram_0:the_sdram_0|pending'
    Info: 7: + IC(0.498 ns) + CELL(0.178 ns) = 5.449 ns; Loc. = LAB_X5_Y6; Fanout = 11; COMB Node = 'system_0:u0|sdram_0:the_sdram_0|m_addr[0]~122'
    Info: 8: + IC(0.722 ns) + CELL(0.542 ns) = 6.713 ns; Loc. = LAB_X4_Y3; Fanout = 1; COMB Node = 'system_0:u0|sdram_0:the_sdram_0|Selector88~16'
    Info: 9: + IC(0.354 ns) + CELL(0.319 ns) = 7.386 ns; Loc. = LAB_X4_Y3; Fanout = 1; COMB Node = 'system_0:u0|sdram_0:the_sdram_0|Selector88~17'
    Info: 10: + IC(1.560 ns) + CELL(0.312 ns) = 9.258 ns; Loc. = IOC_X0_Y9_N3; Fanout = 1; REG Node = 'system_0:u0|sdram_0:the_sdram_0|m_addr[6]'
    Info: Total cell delay = 2.607 ns ( 28.16 % )
    Info: Total interconnect delay = 6.651 ns ( 71.84 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 9% of the available device resources. Peak interconnect usage is 32%
    Info: The peak interconnect region extends from location X12_Y0 to location X24_Y13
Info: Fitter routing operations ending: elapsed time is 00:00:17
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Started post-fitting delay annotation
Warning: Found 256 output pins without output pin load capacitance assignment
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node system_0:u0|system_0_reset_clk_domain_synch_module:system_0_reset_clk_domain_synch|data_out~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node system_0:u0|cpu_0:the_cpu_0|ic_fill_valid_bits[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|cpu_0:the_cpu_0|ic_fill_valid_bits[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|cpu_0:the_cpu_0|ic_fill_valid_bits[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|cpu_0:the_cpu_0|ic_fill_valid_bits[0] -- routed using non-global resources
Info: Node sld_hub:sld_hub_inst|CLR_SIGNAL~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_valid -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd1 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node system_0:u0|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest -- routed using non-global resources
Warning: Following 79 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin SD_DAT3 has a permanently disabled output enable
    Info: Pin SD_CMD has a permanently disabled output enable
    Info: Pin SD_DAT has a permanently disabled output enable
    Info: Pin I2C_SDAT has a permanently disabled output enable
    Info: Pin AUD_ADCLRCK has a permanently disabled output enable
    Info: Pin AUD_DACLRCK has a permanently disabled output enable
    Info: Pin AUD_BCLK has a permanently disabled output enable
    Info: Pin GPIO_0[0] has a permanently disabled output enable
    Info: Pin GPIO_0[1] has a permanently disabled output enable
    Info: Pin GPIO_0[2] has a permanently disabled output enable
    Info: Pin GPIO_0[3] has a permanently disabled output enable
    Info: Pin GPIO_0[4] has a permanently disabled output enable
    Info: Pin GPIO_0[5] has a permanently disabled output enable
    Info: Pin GPIO_0[6] has a permanently disabled output enable
    Info: Pin GPIO_0[7] has a permanently disabled output enable
    Info: Pin GPIO_0[8] has a permanently disabled output enable
    Info: Pin GPIO_0[9] has a permanently disabled output enable
    Info: Pin GPIO_0[10] has a permanently disabled output enable
    Info: Pin GPIO_0[11] has a permanently disabled output enable
    Info: Pin GPIO_0[12] has a permanently disabled output enable
    Info: Pin GPIO_0[13] has a permanently disabled output enable
    Info: Pin GPIO_0[14] has a permanently disabled output enable
    Info: Pin GPIO_0[15] has a permanently disabled output enable
    Info: Pin GPIO_0[16] has a permanently disabled output enable
    Info: Pin GPIO_0[17] has a permanently disabled output enable
    Info: Pin GPIO_0[18] has a permanently disabled output enable
    Info: Pin GPIO_0[19] has a permanently disabled output enable
    Info: Pin GPIO_0[20] has a permanently disabled output enable
    Info: Pin GPIO_0[21] has a permanently disabled output enable
    Info: Pin GPIO_0[22] has a permanently disabled output enable
    Info: Pin GPIO_0[23] has a permanently disabled output enable
    Info: Pin GPIO_0[24] has a permanently disabled output enable
    Info: Pin GPIO_0[25] has a permanently disabled output enable
    Info: Pin GPIO_0[26] has a permanently disabled output enable
    Info: Pin GPIO_0[27] has a permanently disabled output enable
    Info: Pin GPIO_0[28] has a permanently disabled output enable
    Info: Pin GPIO_0[29] has a permanently disabled output enable
    Info: Pin GPIO_0[30] has a permanently disabled output enable
    Info: Pin GPIO_0[31] has a permanently disabled output enable
    Info: Pin GPIO_0[32] has a permanently disabled output enable
    Info: Pin GPIO_0[33] has a permanently disabled output enable
    Info: Pin GPIO_0[34] has a permanently disabled output enable
    Info: Pin GPIO_0[35] has a permanently disabled output enable
    Info: Pin GPIO_1[0] has a permanently disabled output enable
    Info: Pin GPIO_1[1] has a permanently disabled output enable
    Info: Pin GPIO_1[2] has a permanently disabled output enable
    Info: Pin GPIO_1[3] has a permanently disabled output enable
    Info: Pin GPIO_1[4] has a permanently disabled output enable
    Info: Pin GPIO_1[5] has a permanently disabled output enable
    Info: Pin GPIO_1[6] has a permanently disabled output enable
    Info: Pin GPIO_1[7] has a permanently disabled output enable
    Info: Pin GPIO_1[8] has a permanently disabled output enable
    Info: Pin GPIO_1[9] has a permanently disabled output enable
    Info: Pin GPIO_1[10] has a permanently disabled output enable
    Info: Pin GPIO_1[11] has a permanently disabled output enable
    Info: Pin GPIO_1[12] has a permanently disabled output enable
    Info: Pin GPIO_1[13] has a permanently disabled output enable
    Info: Pin GPIO_1[14] has a permanently disabled output enable
    Info: Pin GPIO_1[15] has a permanently disabled output enable
    Info: Pin GPIO_1[16] has a permanently disabled output enable
    Info: Pin GPIO_1[17] has a permanently disabled output enable
    Info: Pin GPIO_1[18] has a permanently disabled output enable
    Info: Pin GPIO_1[19] has a permanently disabled output enable
    Info: Pin GPIO_1[20] has a permanently disabled output enable
    Info: Pin GPIO_1[21] has a permanently disabled output enable
    Info: Pin GPIO_1[22] has a permanently disabled output enable
    Info: Pin GPIO_1[23] has a permanently disabled output enable
    Info: Pin GPIO_1[24] has a permanently disabled output enable
    Info: Pin GPIO_1[25] has a permanently disabled output enable
    Info: Pin GPIO_1[26] has a permanently disabled output enable
    Info: Pin GPIO_1[27] has a permanently disabled output enable
    Info: Pin GPIO_1[28] has a permanently disabled output enable
    Info: Pin GPIO_1[29] has a permanently disabled output enable
    Info: Pin GPIO_1[30] has a permanently disabled output enable
    Info: Pin GPIO_1[31] has a permanently disabled output enable
    Info: Pin GPIO_1[32] has a permanently disabled output enable
    Info: Pin GPIO_1[33] has a permanently disabled output enable
    Info: Pin GPIO_1[34] has a permanently disabled output enable
    Info: Pin GPIO_1[35] has a permanently disabled output enable
Warning: Following 100 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin DRAM_CKE has VCC driving its datain port
    Info: Pin FL_RST_N has VCC driving its datain port
    Info: Pin SD_CLK has GND driving its datain port
    Info: Pin TDO has GND driving its datain port
    Info: Pin I2C_SCLK has GND driving its datain port
    Info: Pin VGA_HS has GND driving its datain port
    Info: Pin VGA_VS has GND driving its datain port
    Info: Pin VGA_R[0] has GND driving its datain port
    Info: Pin VGA_R[1] has GND driving its datain port
    Info: Pin VGA_R[2] has GND driving its datain port
    Info: Pin VGA_R[3] has GND driving its datain port
    Info: Pin VGA_G[0] has GND driving its datain port
    Info: Pin VGA_G[1] has GND driving its datain port
    Info: Pin VGA_G[2] has GND driving its datain port
    Info: Pin VGA_G[3] has GND driving its datain port
    Info: Pin VGA_B[0] has GND driving its datain port
    Info: Pin VGA_B[1] has GND driving its datain port
    Info: Pin VGA_B[2] has GND driving its datain port
    Info: Pin VGA_B[3] has GND driving its datain port
    Info: Pin AUD_DACDAT has GND driving its datain port
    Info: Pin AUD_XCK has GND driving its datain port
    Info: Pin SD_DAT3 has VCC driving its datain port
    Info: Pin SD_CMD has VCC driving its datain port
    Info: Pin SD_DAT has VCC driving its datain port
    Info: Pin I2C_SDAT has VCC driving its datain port
    Info: Pin AUD_ADCLRCK has VCC driving its datain port
    Info: Pin AUD_DACLRCK has VCC driving its datain port
    Info: Pin AUD_BCLK has VCC driving its datain port
    Info: Pin GPIO_0[0] has VCC driving its datain port
    Info: Pin GPIO_0[1] has VCC driving its datain port
    Info: Pin GPIO_0[2] has VCC driving its datain port
    Info: Pin GPIO_0[3] has VCC driving its datain port
    Info: Pin GPIO_0[4] has VCC driving its datain port
    Info: Pin GPIO_0[5] has VCC driving its datain port
    Info: Pin GPIO_0[6] has VCC driving its datain port
    Info: Pin GPIO_0[7] has VCC driving its datain port
    Info: Pin GPIO_0[8] has VCC driving its datain port
    Info: Pin GPIO_0[9] has VCC driving its datain port
    Info: Pin GPIO_0[10] has VCC driving its datain port
    Info: Pin GPIO_0[11] has VCC driving its datain port
    Info: Pin GPIO_0[12] has VCC driving its datain port
    Info: Pin GPIO_0[13] has VCC driving its datain port
    Info: Pin GPIO_0[14] has VCC driving its datain port
    Info: Pin GPIO_0[15] has VCC driving its datain port
    Info: Pin GPIO_0[16] has VCC driving its datain port
    Info: Pin GPIO_0[17] has VCC driving its datain port
    Info: Pin GPIO_0[18] has VCC driving its datain port
    Info: Pin GPIO_0[19] has VCC driving its datain port
    Info: Pin GPIO_0[20] has VCC driving its datain port
    Info: Pin GPIO_0[21] has VCC driving its datain port
    Info: Pin GPIO_0[22] has VCC driving its datain port
    Info: Pin GPIO_0[23] has VCC driving its datain port
    Info: Pin GPIO_0[24] has VCC driving its datain port
    Info: Pin GPIO_0[25] has VCC driving its datain port
    Info: Pin GPIO_0[26] has VCC driving its datain port
    Info: Pin GPIO_0[27] has VCC driving its datain port
    Info: Pin GPIO_0[28] has VCC driving its datain port
    Info: Pin GPIO_0[29] has VCC driving its datain port
    Info: Pin GPIO_0[30] has VCC driving its datain port
    Info: Pin GPIO_0[31] has VCC driving its datain port
    Info: Pin GPIO_0[32] has VCC driving its datain port
    Info: Pin GPIO_0[33] has VCC driving its datain port
    Info: Pin GPIO_0[34] has VCC driving its datain port
    Info: Pin GPIO_0[35] has VCC driving its datain port
    Info: Pin GPIO_1[0] has VCC driving its datain port
    Info: Pin GPIO_1[1] has VCC driving its datain port
    Info: Pin GPIO_1[2] has VCC driving its datain port
    Info: Pin GPIO_1[3] has VCC driving its datain port
    Info: Pin GPIO_1[4] has VCC driving its datain port
    Info: Pin GPIO_1[5] has VCC driving its datain port
    Info: Pin GPIO_1[6] has VCC driving its datain port
    Info: Pin GPIO_1[7] has VCC driving its datain port
    Info: Pin GPIO_1[8] has VCC driving its datain port
    Info: Pin GPIO_1[9] has VCC driving its datain port
    Info: Pin GPIO_1[10] has VCC driving its datain port
    Info: Pin GPIO_1[11] has VCC driving its datain port
    Info: Pin GPIO_1[12] has VCC driving its datain port
    Info: Pin GPIO_1[13] has VCC driving its datain port
    Info: Pin GPIO_1[14] has VCC driving its datain port
    Info: Pin GPIO_1[15] has VCC driving its datain port
    Info: Pin GPIO_1[16] has VCC driving its datain port
    Info: Pin GPIO_1[17] has VCC driving its datain port
    Info: Pin GPIO_1[18] has VCC driving its datain port
    Info: Pin GPIO_1[19] has VCC driving its datain port
    Info: Pin GPIO_1[20] has VCC driving its datain port
    Info: Pin GPIO_1[21] has VCC driving its datain port
    Info: Pin GPIO_1[22] has VCC driving its datain port
    Info: Pin GPIO_1[23] has VCC driving its datain port
    Info: Pin GPIO_1[24] has VCC driving its datain port
    Info: Pin GPIO_1[25] has VCC driving its datain port
    Info: Pin GPIO_1[26] has VCC driving its datain port
    Info: Pin GPIO_1[27] has VCC driving its datain port
    Info: Pin GPIO_1[28] has VCC driving its datain port
    Info: Pin GPIO_1[29] has VCC driving its datain port
    Info: Pin GPIO_1[30] has VCC driving its datain port
    Info: Pin GPIO_1[31] has VCC driving its datain port
    Info: Pin GPIO_1[32] has VCC driving its datain port
    Info: Pin GPIO_1[33] has VCC driving its datain port
    Info: Pin GPIO_1[34] has VCC driving its datain port
    Info: Pin GPIO_1[35] has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: system_0:u0|sdram_0:the_sdram_0|always5~0
        Info: Type bidirectional pin DRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: system_0:u0|sram_0_avalonS_arbitrator:the_sram_0_avalonS|sram_0_avalonS_write_n~29
        Info: Type bidirectional pin SRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: system_0:u0|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|in_a_write_cycle
        Info: Type bidirectional pin FL_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FL_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FL_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FL_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FL_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FL_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FL_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FL_DQ[1] uses the 3.3-V LVTTL I/O standard
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file //file2/R1/DE1/cd/source/DE1_CD_v0.7/DE1_demonstrations/DE1_NIOS/DE1_NIOS.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Allocated 240 megabytes of memory during processing
    Info: Processing ended: Thu Aug 30 15:48:37 2007
    Info: Elapsed time: 00:02:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in //file2/R1/DE1/cd/source/DE1_CD_v0.7/DE1_demonstrations/DE1_NIOS/DE1_NIOS.fit.smsg.


