### [題目](https://github.com/stormteeth/verilog-#lab-2)
### 利用四個1位元全加器建立4位元全加器
在撰寫1位元全加器時便將題目要求的延遲加上，並利用呼叫副程式的方式建立4位元全加器。完成後開啟RTL

最外層:

![](result/Lab2-1.png)

中間層:

![](result/Lab2-2.png)

模擬結果:

因為有在邏輯閘上加延遲，故可以看到延遲後才有結果。

![](result/Lab2-3.png)

根據第二題所問會需要20ns的時間才能正常將結果跑出

![](result/Lab2-4.png)

