V 51
K 237587994300 obuf15
Y 0
D 0 0 850 1100
Z 0
i 54
I 45 virtex:OBUF 1 370 690 0 1 '
C 47 13 2 0
C 46 6 1 0
I 44 virtex:OBUF 1 370 720 0 1 '
C 47 11 2 0
C 46 8 1 0
I 43 virtex:OBUF 1 370 750 0 1 '
C 47 9 2 0
C 46 10 1 0
I 42 virtex:OBUF 1 370 780 0 1 '
C 47 7 2 0
C 46 12 1 0
I 41 virtex:OBUF 1 370 810 0 1 '
C 47 5 2 0
C 46 14 1 0
I 40 virtex:OBUF 1 370 840 0 1 '
C 47 3 2 0
C 46 16 1 0
I 39 virtex:OBUF 1 370 630 0 1 '
C 47 18 2 0
C 46 2 1 0
I 38 virtex:OBUF 1 370 660 0 1 '
C 47 15 2 0
C 46 4 1 0
T 705 75 30 0 3 JRG
Q 14 0 0
T 700 30 10 0 3 A
T 710 50 10 0 9 1
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
T 630 50 10 0 9 26th March 2001
N 47
J 60 295 7
J 170 295 9
J 370 850 2
J 170 850 9
J 370 820 2
J 170 820 11
J 370 790 2
J 170 790 11
J 370 760 2
J 170 760 11
J 370 730 2
J 170 730 11
J 370 700 2
J 170 700 11
J 370 670 2
J 170 670 11
J 170 640 11
J 370 640 2
B 2 17
S 4 3
L 180 850 10 0 3 0 1 0 I0
B 6 4
S 6 5
L 180 820 10 0 3 0 1 0 I1
B 8 6
S 8 7
L 180 790 10 0 3 0 1 0 I2
B 10 8
S 10 9
L 180 760 10 0 3 0 1 0 I3
B 12 10
S 12 11
L 180 730 10 0 3 0 1 0 I4
B 14 12
S 14 13
L 180 700 10 0 3 0 1 0 I5
B 16 14
S 16 15
L 180 670 10 0 3 0 1 0 I6
B 17 16
S 17 18
L 180 640 10 0 3 0 1 0 I7
B 1 2
L 60 305 10 0 3 0 1 0 I[7:0]
N 46
J 640 610 7
J 440 640 2
J 640 640 11
J 440 670 2
J 640 670 11
J 440 700 2
J 640 700 11
J 440 730 2
J 640 730 11
J 440 760 2
J 640 760 11
J 440 790 2
J 640 790 11
J 440 820 2
J 640 820 11
J 440 850 2
J 640 850 11
J 640 890 9
J 750 890 7
B 1 3
S 2 3
L 600 640 10 0 3 0 1 0 O7
B 3 5
S 4 5
L 600 670 10 0 3 0 1 0 O6
B 5 7
S 6 7
L 600 700 10 0 3 0 1 0 O5
B 7 9
S 8 9
L 600 730 10 0 3 0 1 0 O4
B 9 11
S 10 11
L 600 760 10 0 3 0 1 0 O3
B 11 13
S 12 13
L 600 790 10 0 3 0 1 0 O2
B 13 15
S 14 15
L 600 820 10 0 3 0 1 0 O1
B 15 17
S 16 17
L 600 850 10 0 3 0 1 0 O0
B 17 18
B 18 19
L 680 900 10 0 3 0 1 0 O[7:0]
I 48 virtex:ASHEETP 1 410 0 0 1 '
T 595 100 10 0 9 VIRTEX Family OBUF8  Macro
T 600 80 10 0 9 8-Bit Output Buffer, LVCMOS33
E
