ENTRADAS:
000
001
010
011
100
101

SALIDAS:
00110000111111111
00000000111111111
11110000111111111
00110011101111011
11001100010111111
00001100111001111


=======SWICTH VHDL==========
when "000" => decodificador <= "00110000111111111";
when "001" => decodificador <= "00000000111111111";
when "010" => decodificador <= "11110000111111111";
when "011" => decodificador <= "00110011101111011";
when "100" => decodificador <= "11001100010111111";
when "101" => decodificador <= "00001100111001111";
