---
title: 常用芯片相关概念
toc: true
recommend: 1
uniqueId: 2024-04-28 01:36:32/常用芯片相关概念.html
mathJax: false
date: 2024-04-28 09:36:32
thumbnail: https://fastly.jsdelivr.net/gh/gh503/CDN@latest/img/brain-7271382_1920.jpg
tags:
    - '芯片基础'
categories:
    - '计算机'
keywords:
    - '芯片'
---
> 摘要
芯片相关的基础概念与区别。
<!-- more -->
## 基础单元

### 寄存器 register
顾名思义，寄存指将东西暂存在某处，请人代为保管。寄存器位于`CPU`内部，用来暂存数据或者`CPU`指令的一种物理结构。特点是速度快、容量小、成本相对内存和外存来说更高。`CPU`依赖寄存器来完成指令的读取和数据的保存。

### 缓存 cache
又称为高速缓存，用来给`CPU核心`或`CPU cluster`使用的弥补`CPU`寄存器和主存之间访问速度差异的物理结构。一般分为`L1 cache`（包括`L1i
cache`和`L1d cache`）、`L2 cache`、`L3 cache`，速度依次递减，容量依次增大，成本依次递减。

```bash
gh503@gh503-OMEN-by-HP-Laptop:~$ lscpu 
Architecture:            x86_64
  CPU op-mode(s):        32-bit, 64-bit
  Address sizes:         39 bits physical, 48 bits virtual
  Byte Order:            Little Endian
CPU(s):                  4
  On-line CPU(s) list:   0-3
Vendor ID:               GenuineIntel
  Model name:            Intel(R) Core(TM) i5-7300HQ CPU @ 2.50GHz
    CPU family:          6
    Model:               158
    Thread(s) per core:  1
    Core(s) per socket:  4
    Socket(s):           1
    Stepping:            9
    CPU max MHz:         3500.0000
    CPU min MHz:         800.0000
    BogoMIPS:            4999.90
    Flags:               fpu vme de pse tsc msr pae mce cx8 apic sep mtrr pge mca cmov pat pse36 clflush dts acpi mmx fxsr sse sse2 ss ht tm pbe syscall nx pdpe1gb rd
                         tscp lm constant_tsc art arch_perfmon pebs bts rep_good nopl xtopology nonstop_tsc cpuid aperfmperf pni pclmulqdq dtes64 monitor ds_cpl vmx e
                         st tm2 ssse3 sdbg fma cx16 xtpr pdcm pcid sse4_1 sse4_2 x2apic movbe popcnt tsc_deadline_timer aes xsave avx f16c rdrand lahf_lm abm 3dnowpre
                         fetch cpuid_fault epb invpcid_single pti ssbd ibrs ibpb stibp tpr_shadow flexpriority ept vpid ept_ad fsgsbase tsc_adjust bmi1 avx2 smep bmi2
                          erms invpcid mpx rdseed adx smap clflushopt intel_pt xsaveopt xsavec xgetbv1 xsaves dtherm ida arat pln pts hwp hwp_notify hwp_act_window hw
                         p_epp vnmi md_clear flush_l1d arch_capabilities
Virtualization features: 
  Virtualization:        VT-x
Caches (sum of all):     
  L1d:                   128 KiB (4 instances)
  L1i:                   128 KiB (4 instances)
  L2:                    1 MiB (4 instances)
  L3:                    6 MiB (1 instance)

```

- `L1d caches`： 一级数据缓存大小128KB，4个实例表示4个核心分别有128KB
- `Li caches`：一级指令缓存，同样4个核心分别128KB
- `L2 caches`：二级缓存，4个核心分别1MB
- `L3 caches`：三级缓存，4个核心公用6MB

### 主存 Memory
运行内存，程序运行时数据先加载到主存中，由`CPU`从主存中读取后执行。

- `RAM`：`Random-access Memory`，随机访问存储器。
- `MMU`：`Memory Management Unit`，内存管理单元，内存控制器。
- `PMMU`：`Paged Memory Management Unit`，分页内存管理单元，内存控制器。

### 处理器和处理器核
- 处理器核：`CPU core`，处理器内部最核心的部分，真正的处理器内核。
- 处理器：`CPU`，中央处理器，也称通用处理器，计算机系统`运算`和`控制`核心，存储结构包括寄存器和缓存。

常用术语：
- `ALU`：`Arithmetic Logic Unit`，算术逻辑单元，专门执行算术和逻辑运算的数字电路。
- `Interrupt-Controller`：中断控制器。
- `PIC`：`Programmable IC`，可编程中断控制器。
- `GIC`：`Generic IC`，通用中断控制器。
- `VIC`：`Vectored IC`，向量中断控制器。
- `PLIC`：`Platform-level IC`，`RISC-V`架构中断控制器。

### 微控制器 MCU
`Micro-Controller Unit`，俗称`单片机`。
比如常见的`80C51系列`单片机、`Atmel`公司的`AVR系列`单片机、`ST`公司的`STM32系列`单片机等，通过供电或极少的外围电路，烧写程序就可以工作。

### 微处理器 MPU
`Micro-Processor Unit`。微机中`CPU`被集成到一片超大规模集成电路上，可以说是广义`CPU`。比如`STM32 Arm Cortex MPU`。

### 狭义CPU和广义CPU
- 狭义`CPU`：仅包括`ALU`和相应的控制电路，不包括`IO`控制器和控制器`MMU`。
- 广义`CPU`：包括`ALU`和相应的控制电路，以及`IO`控制器、内存控制器、中断控制器，集成了大量外围控制器的单颗芯片。

目前市面上大都是广义`CPU`。

### 流水线 Pipeline
流水线，意指将产品生产过程划分成不同的工序进行生产的工艺。`CPU`中的流水线技术，通过分解`CPU`执行过程，然后逐个阶段完成执行。
通过足够细致的过程拆分，减少每个阶段的执行时间，并增加`CPU`核心的数量，来提高`CPU`的工作效率。

流水线技术存在短板效应，某个阶段的耗时过长会影响整个流水线的时长。

- `CPU`需要靠内部的时钟驱动来工作，因为执行每条指令的时钟周期数量不变，所以可以通过降低时钟周期即提高时钟主频的方式来缩短每个阶段的执行时间。
- 因为是分解后协同工作，可以通过增加`CPU`核心数量的方式，让工作效率更高。

本质上，流水线技术是通过空间换时间，过程分解的越细，流水线越深，电路就越复杂，制造成本越大，功耗越大，工艺也越复杂。

![pipeline](https://cdn.jsdelivr.net/gh/gh503/CDN@latest/shotimg/pipeline.png)

参考文章:
[1]：[深度解密 CPU 的缓存](https://www.cnblogs.com/traditional/p/13053166.html)
[2]：[深入浅出CPU流水线工作原理](https://www.zhaixue.cc/weixin/weixin-cpu-pipeline.html)
