---
layout: post
title:  "verilog"
date:   2022-04-07 11:30:00 +0800
categories: verilog




---

```verilog
module project_2 #(
   parameter clk_freq = 32768                //parameter定义全局常量，用于模块间传输参量
   )
   (
   input clk,
   output wire tick_comb,                     //线型，不能在always中赋值
   output reg tick_seq = 1'b0                 //寄存器型
    );
    
    localparam cntr_1s_top = clk_freq - 1;     //localparam定义本地常量，模块内可用
    
    
    reg [14:0] cntr_1s = 15'd0;               //15位32768，16位65536，位数，数字有意识写清楚
    always @(posedge clk) begin               //定义此，完成“循环“作用，不能用for（逻辑循环），这里是时间上的重复，在走，不是循环
       if(cntr_1s >= cntr_1s_top) begin
          cntr_1s <= 15'd0;                   //always内，时钟沿通常用非阻塞赋值（时序逻辑），生成寄存器
       end                                    //若是电平高低，则可阻塞赋值reg型，但不生成寄存器
       else begin
          cntr_1s <= cntr_1s + 1'b1;
       end
          
    end
    
    assign tick_comb = (cntr_1s == cntr_1s_top) ? 1'b1 : 1'b0;   //always外，对wire型用assign赋值，通常此形式。
    
    
    always @(posedge clk) begin                                  //always时钟沿内，时序逻辑，非阻塞赋值
       if(cntr_1s == cntr_1s_top) begin                          //用之前定义的cntr_1s,cntr_1s_top
          tick_seq <= 1'b1;
       end
       else begin
          tick_seq <= 1'b0;
       end
    end
   
endmodule
```

