# Criar um novo projeto, para ser executado no kit EasyFPGA, no Quartus^©^ Prime Lite 20.1      
        
## 1 - Na tela inicial, ir em `File` / `New Project Wizard`     
![1](./Imagens/Fig_01.PNG)       
       

## 2 - Na Janela que irá abrir, clicar no botão "Next >"     
![2](./Imagens/Fig_02.PNG)       
       

## 3 - Escolher o diretório do projeto e o nome do projeto e clicar em "Next >"       
![3](./Imagens/Fig_03.PNG)       
       

## 4 - Escolher a opção "Empty Project" e clicar em "Next >"       
![4](./Imagens/Fig_04.PNG)       
       

## 5 - Na tela seguinte, clicar novamente em "Next >"     
![5](./Imagens/Fig_05.PNG)       
       

## 6 - Selecionar a família "Cyclone IV" e depois o CI (_device_) EP4CE6E22C8 e, por fim, clicar no botão "Finish"          
![6](./Imagens/Fig_06.PNG)       
       

## 7 - Na tela do projeto, criar o arquivo HDL onde será escrito o projeto      
![7](./Imagens/Fig_07.PNG)       
       

### 7.1 - Se o projetousar a linguagem Verilog, selecionar a opção "Verilog HDL File"      
![Novo arquivo - Verilog](./Imagens/Fig_08.PNG)       
       

### 7.2 - Se o projetousar a linguagem VHDL, selecionar a opção "Verilog HDL File"      
![Novo arquivo - VHDL](./Imagens/Fig_09.PNG)       
       

### 7.3 - O Nome do novo arquivo deverá ser exatamente o mesmo do projeto.      
![Salvando o arquivo com o código em HDL](./Imagens/Fig_10.PNG)       
       