# Perkembangan Tugas Automated Test per 24/11/2021

Desain sistem yang digunakan adalah dengan interupsi timer. Interupsi timer akan dibuat sebagai basis "clock" untuk delay dengan variabel counter pada FSM.
