 
中 文 摘 要 ： 本研究計畫主要是針對高速資料轉換器的低功率設計以及設
計自動化兩個議題進行深入之研討。在資料轉換器的設計方
面，除了提出新穎的電路與架構來降低功率消耗及提高操作
速率外，更開發數位輔助類比積體電路設計技術來補償製程
與操作環境之非理想效應，以提升電路的效能；在設計自動
化工具開發方面，結合資料轉換器研製經驗與計算機輔助設
計演算法，於三年內逐步完成自動化設計流程建置、子電路
規格制訂、元件尺寸調整、電路佈局產生以及效能最佳化。
因三年成果較多，難以在規定的 1200 中文字內摘要完整，茲
將部分計畫之成果摘要如下，完整成果摘要請參考成果報告
內容: 
1.完成逐漸趨近式類比至數位轉換器(SAR ADC)之二進制比例
的錯誤補償機制的開發。實測結果顯示，運用二進制錯誤補
償機制所研製之 10 位元、每秒一億次取樣之 SAR ADC，在操
作速度、面積以及每次轉換的耗能方面，為世界上規格相近
之作品表現最佳者。 
2.完成 SAR ADC 之減少電容切換次數技術及其輔助預測電路
的開發。實驗結果顯示，運用所提出的技術可降低 SAR ADC
電容切換的次數，大量節省電容切換的能量消耗，具有高速
低耗能之優點。同時此技術亦能改善電路靜態線性度以及動
態效能，所需要的額外硬體成本也相當小。 
3.完成 SAR ADC 之降低取樣電容大小的技術開發。實測結果
顯示，所提出之 SAR ADC 架構可以有效降低輸入電容值，因
此具有降低前級之負載、增加輸入訊號的頻寬以及降低電容
切換的能量消耗的好處。 
4.完成針對生醫訊號特性所研製之具固定視窗預測機制低耗
能 SAR ADC。實測結果顯示，對大部分的生醫訊號，所提出
之轉換技巧可以節省約 50%的功耗，有效延長可攜式生醫元
件的電池使用時間。 
5.完成混合電阻串與電容陣列架構之低輸入電容 SAR ADC。
與近年規格相近的前瞻作品相較，基於此架構所研製的每秒
5千萬次取樣之 10 位元 SAR ADC 具有最低輸入電容值與最小
晶片面積。 
6.完成一個在殘值放大時將負載分離技術之具有管線式
(pipelined)架構的 SAR ADC。基於此架構所研製的每秒 5千
萬次取樣之 12 位元 pipelined-SAR ADC 可以有效減輕乘積數
位類比轉換器的輸出負載，以降低運算放大器的設計困難
度。 
中文關鍵詞： 資料轉換器，電子設計自動化，低功耗設計，數位輔助類比
積體電路設計。 
during the residual amplification mode. The proposed 
loading-separating technique effectively relaxes 
output loading of multiplying digital-to-analog 
converter (MDAC) and thus alleviates the design 
difficulty of the employed operational amplifier. 
英文關鍵詞： Data Converters, Electronic Design Automation, Low-
Power Consumption Design, Digitally-Assisted Analog 
ICs Design. 
 
 1
一、中、英文摘要及關鍵詞(keywords) 
中文摘要 
本研究計畫主要是針對高速資料轉換器的低功率設計以及設計自動化兩個議題進行深入之研討。
在資料轉換器的設計方面，除了提出新穎的電路與架構來降低功率消耗及提高操作速率外，更開發數
位輔助類比積體電路設計技術來補償製程與操作環境之非理想效應，以提升電路的效能；在設計自動
化工具開發方面，結合資料轉換器研製經驗與計算機輔助設計演算法，於三年內逐步完成自動化設計
流程建置、子電路規格制訂、元件尺寸調整、電路佈局產生以及效能最佳化。茲將計畫之成果摘要如
下: 
1. 完成逐漸趨近式類比至數位轉換器(SAR ADC)之二進制比例的錯誤補償機制的開發。實測結果顯
示，運用二進制錯誤補償機制所研製之 10 位元、每秒一億次取樣之 SAR ADC，在操作速度、面積
以及每次轉換的耗能方面，為世界上規格相近之作品表現最佳者。 
2. 完成 SAR ADC 之減少電容切換次數技術及其輔助預測電路的開發。實驗結果顯示，運用所提出的
技術可降低 SAR ADC 電容切換的次數，大量節省電容切換的能量消耗，具有高速低耗能之優點。
同時此技術亦能改善電路靜態線性度以及動態效能，所需要的額外硬體成本也相當小。 
3. 完成 SAR ADC 之降低取樣電容大小的技術開發。實測結果顯示，所提出之 SAR ADC 架構可以有
效降低輸入電容值，因此具有降低前級之負載、增加輸入訊號的頻寬以及降低電容切換的能量消耗
的好處。 
4. 完成針對生醫訊號特性所研製之具固定視窗預測機制低耗能 SAR ADC。實測結果顯示，對大部分
的生醫訊號，所提出之轉換技巧可以節省約 50%的功耗，有效延長可攜式生醫元件的電池使用時間。 
5. 完成混合電阻串與電容陣列架構之低輸入電容 SAR ADC。與近年規格相近的前瞻作品相較，基於
此架構所研製的每秒 5 千萬次取樣之 10 位元 SAR ADC 具有最低輸入電容值與最小晶片面積。 
6. 完成一個在殘值放大時將負載分離技術之具有管線式(pipelined)架構的 SAR ADC。基於此架構所研
製的每秒 5 千萬次取樣之 12 位元 pipelined-SAR ADC 可以有效減輕乘積數位類比轉換器的輸出負
載，以降低運算放大器的設計困難度。 
7. 完成類比積體電路效能導向自動擺置演算法的開發。除了傳統上將需要匹配的元件進行對稱擺置
外，研究團隊首先提出將邊界限制條件的問題一併納入考量，有助於減短對稱島之間的繞線長度與
減低繞線寄生耦合至訊號連線上。 
8. 完成同時考量系統式不匹配以及隨機式不匹配之類比電容陣列自動擺置演算法。所提出之電容陣列
佈局擺置方式同時具有共質心以及高度分散的特性，使得電容值比例在晶片下線之後能有最小的漂
移量。 
9. 完成同時考量製程梯度性誤插與元件相關性之快速電容陣列的佈局擺置演算法。實驗結果顯示，所
提出的演算法相較於先前研發的成果，除了在降低不匹配效應有更好的表現外，其執行速度更快了
約 34 倍。 
10. 完成快閃式類比數位轉換器(Flash ADC)自動化設計工具。與發表於近年文獻的作品比較，利用自
動化工具所開發之快閃式類比數位轉換器，在整體效能指標的表現並不遜色。更重要的是，設計所
花費時間大幅下降，從幾個星期降至一小時之內。 
11. 完成考量省電並適用於 SAR ADC 電路元件尺寸調整方法的開發，並發展 SAR ADC 自動化設計工
具。基於自動化設計工具花費十五分鐘所合成之 SAR ADC，其晶片下線實測結果顯示，儘管合成
SAR ADC 使用的是傳統架構，但還是獲得了相當有競爭力的能源使用效率。 
 
關鍵詞：資料轉換器，電子設計自動化，低功耗設計，數位輔助類比積體電路設計。 
 
 3
approach, the proposed method not only achieves better placement results but also gets 34x faster for the 
largest benchmark capacitor array. 
10. Develop a systematic design automation method for flash ADCs. Comparing with modern published 
designs, the generated various flash ADCs achieve comparable figure-of-merit (FoM). Most important, all 
designs can be finished within one hour. 
11. Develop a power-efficient sizing methodology for SAR ADCs, and further develop a design automation 
tool based on the proposed method. A proof of-concept prototype was synthesized within only 15 minutes. 
The measurement results have shown that our sizing method can achieve satisfying ADC performance 
and high power efficiency even the conventional SAR structure and capacitor switching scheme are 
employed. 
 
Keywords: Data Converters, Electronic Design Automation, Low-Power Consumption Design, 
Digitally-Assisted Analog ICs Design. 
 5
耗功率的放大器(OP-amp)，這對講究低消耗功率的晶片而言是非常不實際的，同時對高速的應用也會
有很大的限制。本計畫針對此一問題開發數種架構與電路設計技術來降低功率消耗、提高高速操作下
的效能以及降低前級之負載。 
除了傳統3C電子的應用外，為促進生物醫學發展以造福病人，近年來將微電子技術應用到生醫相
關領域為一重點研究方向，其中可攜式生理訊號監測系統便是一個熱門的研究議題。對於生理訊號監
測系統而言，電池的電量有限，如何降低監測系統的消耗功率，以延長其待機時間一直是一個十分重
要的議題。一般而言，類比數位轉換器為一個監測系統中不可或缺的元件，如能盡可能降低類比數位
轉換器的消耗功率，將可大幅降低整個系統的消耗功率，以延長其待機時間。SAR ADC因其低功率消
耗的特性，相當適用應用於生理訊號監測系統。圖一為人體內的神經訊號，在人體中大部分的訊號都
非常相近。一般情況下神經訊號是穩定正常的，只有在身體有疾病發生時訊號才會有比較特別且較大
的訊號產生，而對於監測系統而言，有利用價值的是那些特別且較大的訊號，一般穩定的訊號可以忽
略或過濾都沒關係，在監視的過程中所監測到的訊號大多是穩定正常的訊號。因此，若類比數位轉換
器可以降低對於穩定正常訊號時所消耗的功率，則將可大大的提升監測系統的待機時間。基於此，本
研究針對生理訊號的特性，研發更節能的SAR ADC。 
 
圖一. 神經訊號 
 
(2) 類比與混合訊號電路之設計自動化： 
 在類比與混合訊號電路中，電路效能很容易因為製程漂移或熱梯度分佈所造成的寄生效應不匹配
而受到影響，為了要降低寄生效應的不匹配，通常在進行電路佈局時會將需要匹配的元件進行對稱擺
置(symmetric placement)。更甚者，對同一個子電路內的所有匹配元件更會將其擺置在鄰近區域，以確
保更好的寄生匹配特性。針對這些對稱擺置的需求，文獻[3]提出了對稱島(symmetry island)的概念，其
規定在相同對稱群組內的每一個擺置模組(placement module)都必須至少要緊靠著一個在同一群組中
的其它模組，使得所有在對稱群組內的模組可以形成一個相連接的擺置。當對稱島完成擺置之後則需
要進行後續的繞線(routing)，如果對稱島中需要與外部連接的模組被擺置在對稱島內部的話，如圖二
所示，則繞線需要沿著或跨過對稱島中的其他模組，這將會使得繞線長度增加而產生多餘的寄生效應，
甚至會影響電路效能。因此，對於對稱島中需要與外部連接的模組，若將其擺置在對稱島的邊界，將
有助於減短對稱島之間的繞線長度與減低繞線寄生耦合至訊號連線上。 
possible routing
path 1
possible routing
path 2
symmetry axis
connection node of
another module
b0s
b1’b1 b2s
b3s
 
圖二、對稱島中需要與外部連接的模組被擺置在對稱島內部 
 此外，在類比積體電路的領域中，有許多電路的主要規格是與電容值的比率有密切關係，例如類
比數位轉換器、切換電容濾波器等等，其中 SAR ADC 即是一個很典型的代表電路，因為在 SAR ADC
的架構中含有一組電容陣列，其電容值比率的匹配與否，會嚴重地影響到整個 SAR ADC 的線性度。
然而對於一組已設計完成的電容陣列而言，在進行晶片下線之後，往往會因為受到系統式不匹配
 7
節省將近90%。然而在整個逐漸趨近式類比數位轉換器中電容切換功率大約只佔整體功率的20%~30%
左右，而數位控制電路與比較器所消耗的功率佔了整體功率的大部分，如果可以降低數位控制電路與
比較器所消耗的功率將可以大幅的降低逐漸趨近式類比數位轉換器的消耗功率。因此，在電容切換功
率已經大幅降低的情況之下，如何降低比較器與數位電路的消耗功率將是逐漸趨近式類比數位轉換器
重要的研究目標。 
  
(2) 類比與混合訊號電路之設計自動化： 
 目前已有許多文獻在研究類比電路的擺置問題，其中大部分是以拓樸表示法 (topological 
representation)搭配模擬退火演算法(simulated annealing algorithm)來處理此問題。對於類比電路擺置考
量對稱限制條件(symmetry constraint)的問題，已有許多表示法用於推導對稱擺置的可行性，例如：
sequence-pairs [11]、O-trees [12]、binary trees [13]、TCG [14, 15]以及B*-trees [3, 16]。而對於類比電路
擺置考量邊界限制條件(boundary constraint)的問題，也有許多可行的表示法，例如：sequence-pairs [17, 
18, 19]、CBL [20]以及B*-trees [21]。然而在這些文獻當中，其所考量的邊界限制條件是應用於將模組
擺置在晶片的邊界，而我們所探討的問題是要將邊界限制條件應用於將模組擺置在對稱島的邊界，因
此目前尚未有相關文獻在探討對稱島中考量邊界限制條件的問題。 
在電容陣列進行佈局擺置時納入不匹配效應的考量，文獻[27]提出了一個氧化層梯度模型(oxide 
gradient model)來預估電容值比率的不匹配量，並且得到一個結論：電容陣列的佈局採用共質心
(common-centroid)擺置的架構會有較小的systematic mismatch。而近年的文獻[28][29]提出了一個空間相
關性模型(spatial correlation model)來探討因為random mismatch而造成之良率下降問題，並且得到一個
結論：電容陣列的佈局採用高度分散(high dispersion)擺置的架構會比共質心架構有更好的良率。然而
這幾篇文獻都只有單獨考量systematic mismatch或者random mismatch，為了要將這兩種不匹配效應同
時納入考量，則電容陣列的佈局擺置需要同時滿足共質心以及高度分散這兩種特性，因此本研究主題
在於如何改良共質心擺置的架構，使其能同時具有高度分散的特性。 
在電路設計自動化中有三個步驟，分別是topology selection、device sizing、layout generation，在
此我們專注在device sizing這步驟。而關於這部分大致可分為四種方式，分別是knowledge-based 
approach[30] 、 simulation-based approach[31] 、 equation-based approach[32] 與 neural-network-based 
approach[33]，這些方法各有其優缺點，我們結合各自的優點，在設計流程的建立上採取knowledge-based 
approach，在device sizing的核心採取simulation-based approach，如此可以在正確的大方向下快速地找
尋較精確的解。在快閃式類比數位轉換器中，比較器與單級或多級的前置放大器是很重要的子電路，
它佔了大部分的功率消耗比例，也決定了電路的效能。在device sizing過程中，若為了節省功率消耗而
縮小元件大小，卻可能會造成device mismatch而影響效能，如何在此之間取捨是很重要的問題。本研
究提出了一套設計流程以解決此問題，包含決定了適當的前置放大器級數與適當的子電路規格，在符
合規格需求的情況下盡可能降低功率消耗。 
 
四、研究方法、結果與討論 
 以下分別就過去兩年來在逐漸趨近式類比至數位轉換器之設計以及類比與混合訊號電路之設計
自動化兩個研究子題的研究方法與結果說明如下： 
(1) 逐漸趨近式類比至數位轉換器之設計： 
 在漸趨近式類比至數位轉換器設計方面，研究團隊對於提高高速操作下的效能、降低功率消耗以
及降低前級之負載等議題，分別開發出二進制比例的錯誤補償機制、利用預測電路減少電容切換次數、
降低取樣電容大小、利用生醫訊號特性降低資料轉換功耗、利用混合電阻串與電容陣列架構降低輸入
電容負載以及殘值放大時將負載分離等六種技術，以下分別就這六種技術的研究方法與結果說明如下： 
(1-1) 二進制比例的錯誤補償機制：  
 9
(1-2) 利用預測電路減少電容切換次數： 
(1-2-A) 研究方法： 
    傳統上，SAR ADC都是採用binary search algorithm來得到與輸入訊號相匹配的數位輸出碼。在
轉換過程中，根據每一次比較器的結果，DAC電路通常都需要加或減掉一個二進制比例的電壓。然
而，在過程中有可能把一個大電壓加到一個原本很小的電壓差，然後又要慢慢把電壓差縮小，這樣
會造成很多不必要的功耗與能量的浪費，因此我們利用一個輔助預測電路來避免不必要的電容切
換，可以有效降低電路的功率消耗，所需要的額外硬體成本也是相當小的。 
    所提出的概念如圖七所示，當訊號很小的時候，我們就不做任何的電容切換，避免對DAC電路
加或減任何的電壓，除非在剩餘的操作已經無法把Vi減到小於一個LSB。我們簡單的利用一個輔助
預測電路就可以保證在轉換的過程中，電壓差不會變大，同時在必須做電容切換的時候也能夠正確
動作，可以有效降低功率消耗。 
    下圖八為如何避免不必要電容切換的概念示意圖，以Phase 1為例，當輸入訊號的電壓差落在“No 
Switching”區域的時候，即使在這一個Phase內不做任何電容的切換，利用後面剩餘的操作，仍然可
以把電壓差縮小到一個LSB以下，因此當訊號落在“No Switching”區域就不做任何的切換。相反的，
當輸入訊號的電壓差落在“Switching”區域的時候，就必須要做電容的切換，否則後面剩餘的操作，
就無法把電壓差縮小到一個LSB以內。此技術配合所提出的電容開關切換演算法，可降低SAR ADC
電容切換的次數，可大量節省電容切換的能量消耗，具有高速低耗能之優點，同時此技術亦能改善
電路靜態線性度以及動態效能。 
   
圖七、傳統方法與所提出方法的趨近示意圖      圖八、避免不必要電容切換示意圖 
(1-2-B) 結果與討論： 
    圖九是我們所設計的10位元SAR ADC的架構圖，電路實作在0.18-μm的CMOS製程，晶片照相
圖如圖十所示，核心電路面積為330×260 μm2。圖十一為在取樣頻率為10 MS/s及操作電壓為1-V條件
下，在不同輸入訊號頻率所量測得到的SNDR和SFDR。在輸入訊號為1 MHz時，SNDR和SFDR分別
為60.97 dB和79.4 dB，等效ENOB約為9.83 bit。電路的有效解析度頻寬(ERBW)約為10MHz。我們的
電路在1-V電壓與10MS/s的取樣頻率條件下，FOM為11 fJ/conversion-step。是目前在已知文獻中，所
有使用0.18-μm製程的ADC中FOM最低的。在1.8 V電壓與40 MS/s的取樣頻率條件下，FOM為39 
fJ/conversion-step。表二是與文獻中規格相類似的SAR ADC的比較表。我們僅使用0.18-μm製程，電
路的操作速度以及FOM卻與其他幾篇使用先進製程的論文旗鼓相當。 
SAR
&
DEC
Dout
Vip
10
C1b
Vref
C2b C3b C4b C5 C6 C7 C8 C9 C10
C1a C2a C3a C4a
Vin
C1a C2a C3a C4a
C5 C6 C7 C8 C9 C10C1b C2b C3b C4b
Vref
B5 ~ B10
B1p ~ B4p
B1n ~ B4n
Vr
Bootstrapped 
Switch
Sub-DAC
Coarse Comparators
(Vout)
(Voutp)
(Voutn)
Cia=2C(i+1)a, i=1~3, Cja=Cjb, j=1~4
Ck=2C(k+1), k=5~8, C4a=C5, C9=C10
    
圖九、所提出的SAR ADC架構圖                  圖十、晶片照相圖 
 
 11
 
(1-4) 利用生醫訊號特性降低資料轉換功耗： 
(1-4-A) 研究方法： 
我們利用視窗預測機制(window predictive function)來減少比較次數與切換次數。在傳統的逐漸趨
近式類比數位轉換器中(SAR ADC)若取樣的電壓一開始電壓差很小，在資料轉換的過程(conversion 
phase)中，仍然會依照比較器的比較結果，將兩個電壓拉開然後在逐漸趨近，為了解決這個浪費時間
浪費功率的動作，我們提出了一個視窗預測機制的概念來判斷比較器前端的電壓差是否小於
32LSB，若電壓差小於32LSB則啟動視窗預測機制跳到後面的phase去比較，如此一來可以減少比較
器與數位控制電路的功率消耗。架構如圖十三(a)所示，我們利用兩個coarse comparator以及一個參考
電壓Vr來完成一個預測視窗，在前四個phase利用預測視窗來判斷電壓差是否小於32LSB並且解出前
四個位元，而最後面的利用一個fine comparator來解出最後的6個位元，最後全部的比較結果經過數
位解碼器解出相對的數位碼，如圖十三(b)。 
 
圖十三、所提出的SAR ADC架構圖 
(1-4-B) 結果與討論： 
此晶片採用0.18 μm 1P6M的製程做設計，圖十五(a)為此晶片的照相圖，其核心面積約為0.105 
mm2。圖十四為此晶片的量測結果，在0.6 V的VDD以及200 kS/s的取樣頻率下其DNL與INL分別為
-0.23~0.25和-0.34~0.38 LSB，如圖十四(a)。當輸入頻率在20 kHz以下其SNDR為57.97 dB換算成ENOB
為9.34 bits，在頻率高達200 kHz時其SNDR為55.59 dB換算成ENOB為8.94 bits，如圖十四(c)。且在0.6 
V的VDD以及2 kHz的輸入頻率下其取樣頻率最高可以到達1MS/s，其SNDR為57.02 dB換算成ENOB
為9.18 bits，如圖十四(d)。圖十四(b)是在200 MS/s與50 kHz的輸入頻率下所量測到的頻譜圖。圖十五
(b)為此晶片的規格表，在正常情況下其消耗功率為1.04 μW，換算成FOM約為8.03fJ/conversion.step，
但若輸入訊號是一般生理訊號在第一個phase就啟動視窗機制後其消耗功率可以減少為0.493 μW換
算成FOM約為3.80 fJ/conversion.step。 
0 50 100 150 200
40
45
50
55
60
65
70
75
Input frequency (KHz)
S
N
D
R
 &
 S
FD
R
 (d
B
)
 
 
SNDR
SFDR
100 200 300 400 500 600 700 800 900 1000
40
45
50
55
60
65
70
75
Sampling Frequency (kS/s)
S
N
D
R
 &
 S
FD
R
 (d
B
)
 
 
SNDR
SFDR
(c)
(d)
0 100 200 300 400 500 600 700 800 900 1000
-0.5
0
0.5
Code
D
N
L(
ls
b)
0 100 200 300 400 500 600 700 800 900 1000
-0.5
0
0.5
Code
IN
L(
ls
b)
0 20 40 60 80 100
-100
-80
-60
-40
-20
0
Frequency (kHz)
P
ow
er
 S
pe
ct
ra
l D
es
ity
 (d
B
FS
)
(a)
(b) 圖十四、量測結果 
 13
0 100 200 300 400 500 600 700 800 900 1000
-0.4
-0.2
0
0.2
0.4
0.6
X: 959
Y: 0.5818
Code
D
N
L(
LS
B
)
X: 447
Y: -0.4905
0 100 200 300 400 500 600 700 800 900 1000
-1
-0.5
0
0.5
1
 
 
X: 895
Y: -1.1
Code
IN
L(
LS
B
)
X: 131
Y: 0.9532
0 2.5M 5M 7.5M 10M 12.5M 15M 17.5M 20M 22.5M 25M
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
0
Frequency (Hz)
A
m
pl
itu
de
(d
B
)
Fin = 20 MHz @ 50 MS/s
SNDR= 54.98 dB
ENOB = 8.84 bits
SFDR = 69.25 dB
THD = -67.16 dB
(a) (b)
(c) (d) 圖十七、晶片照相圖與量測結果 
 
(1-6) 殘值放大時將負載分離技術： 
(1-6-A) 研究方法： 
我們所提出的類比數位轉換器分別由5位元以及8位元的逐漸趨近式類比數位轉換器所組成如圖
十八所示，兩級之間有一個用來傳遞殘值的乘積數位類比轉換器，兩級分別解出來的數位碼透過數
位錯誤校正(digital error correction)電路組合成正確的數位碼。此類比數位轉換器提出兩項降低乘積數
位類比轉換器功率消耗的技巧。 
第一個是將負載分離的技巧。圖十九(a)是傳統的操作時序，每個週期只有一個放大的phase，乘
積數位類比轉換器必須對回授(feedback)電容以及第二級的取樣電容充放電。圖十九(b)是負載分離技
巧的操作時序，圖十九(c)是電路在兩個放大phase時的操作圖，在第一個放大phase時，乘積數位類比
轉換器只對回授電容充放電，在第二個放大phase時，第二級的取樣電容再去取樣存在回授電容中的
殘值電壓，負載分離技巧可以減輕乘積數位類比轉換器的輸出負載，因此可以降低功率消耗。 
第二個技巧是具有分離路徑放大的乘積數位類比轉換器，我們同時使用N型輸入對以及P型輸入
對，乘積數位類比轉換器的等效轉導(transconductance)是N型輸入對與P型輸入對互相疊加，因此可
以在較小的功率消耗之下達到所要求的頻寬。 
Digital Error Correction Circuit 
5-bit
SAR ADC
8-bit
SAR ADC
MDAC
G=8
Vin
5
8
Dout,1
Dout,2
12
Dout,final  
                圖十八、架構圖                             表五、規格表 
 15
合邊界限制的狀況，我們分別整理出相對應狀況的ASF-B*-tree之節點位置。而在整個擺置程序中，
我們利用模擬退火演算法逐步逼近於最佳擺置結果，其成本函數(cost function)定義於式(1) 
( ) α βΦ = × + ×P PP A W              (1) 
其中α、β是使用者定義參數，AP是擺置結果的外圍面積，而WP是預估的總繞線長度。針對模擬退火
的過程中所衍生出的每一個解，我們利用了一個簡單的檢查程序，對於不符合我們所歸納之邊界限
制條件的模組，將會自動地被調整至符合邊界限制條件的位置。 
(2-1-B) 結果與討論： 
在實驗方面，我們以文獻中經常使用的兩個測試電路 (benchmark circuit)為主，包含了
biasynth_2p4g與lnamixbias_2p4g，由於這兩個測試電路並沒有netlist的資訊，因此我們從電路中隨機
選取幾個模組作為需要擺置在對稱島邊界的模組。實驗結果以及相關文獻的比較列於表六。 
表六、擺置面積與程式執行時間之比較表 
SP w. Dummy [19] Symmetry Is. [3] Plantage [16] Our Work 
Circuit Name 
# of 
Mods. 
# of 
Sym. Mods. 
# of 
I/O Mods. 
Mod. Area 
(103μm2) Area(%) Time(s) Area(%) Time(s) Area(%) Time(s) Area(%) Time(s) 
biasynth_2p4g 65 8+12+5 0+2+1 4.70=100% 118.51 134 104.68 22 104.96 337 111.44 166 
lnamixbias_2p4g 110 16+6+6+12+4 2+0+0+2+0 46.00=100% 113.50 227 105.72 43 107.68 387 112.14 272 
*程式執行平台：sequence-pairs with dummy nodes (SP w. Dummy) (on Pentinum4 3.2GHz), symmetry islands (Symmetry 
Is.) (on Pentium4 3.2GHz), Plantage (on Pentium4 3.2GHz), and our work (on Pentium4 2.8GHz) 
上表中由面積的結果來看，雖然我
們的實驗結果並不是當中最好的，但我
們在對稱島中額外考量了邊界限制條
件，這是其他的相關文獻所沒有考量
的。圖二十一為我們所提出之方法針對
lnamixbias_2p4g的擺置結果，圖中的紅
色區塊代表需要擺置在對稱島邊界的
模組，而其餘的彩色區塊代表著各個不
同的對稱島，由圖二十一可以看出，我
們所提出之方法確實可以將受到邊界
條件所限制之模組擺置於對稱島的邊
界。 
 
 
圖二十一、所提出之方法針對lnamixbias_2p4g的擺置結果
(2-2) 同時考量系統式不匹配以及隨機式不匹配之類比電容陣列自動擺置演算法： 
(2-2-A) 研究方法： 
我們首先提出了一種新的擺置表示法：配對序列(pair-sequence)表示法，在這個表示法當中，所
有的單位電容都是兩兩成對的，並且會依照電容陣列的中心點來自動進行對稱式擺置，這會使得所
對應而生的佈局架構自動成為共質心擺置的架構。接著我們利用模擬退火演算法 (simulated 
annealing)，將pair-sequence的配對進行打散，但是這種打散的動作並不會影響到共質心的特性(因為
pair-sequence本身即確保共質心的特性)，因此我們可以很輕易地獲得一個具有高度分散特性的共質
心擺置架構。 
(2-2-B) 結果與討論： 
在實驗方面，我們針對六個不同的電容陣列進行擺置試驗，並將結果列於表七。由此表可以看
到，我們所提出的方法與文獻[34]相比，不僅在空間相關度方面可以達到跟文獻[34]一樣高的等級，
而且每個電容陣列的擺置結果都可以得到比文獻[34]還要小的不匹配量，此外，對於較大的電容陣列
而言，我們的程式也可以比文獻[34]有較短的執行時間。為了更進一步地比較結果，我們將電容陣列
 17
性質二建立成數學方程式之後，再以unconstrained minimization problem的形式來求解。最後，我們
用一個後處理的程序來增加共質心擺置的分散性，使其擺置結果可以符合性質三。 
u1u1
u2
u2
3 4 52 6 871
3
4
5
2
6
8
7
1
0
0
0 00 00 0
Row
Column
Linear
error
distribution
Quadratic
error
distribution
The center of matrix 圖二十三、製程梯度一階項與二階項誤差之分布情形 
(2-3-B) 結果與討論： 
我們參考[63]及[34]所採用之電容陣列來作為實驗對象，電容陣列的相關資訊以及擺置結果整理
於表八，其中SCF_1 ~ SCF_3是使用於切換電容式濾波器之電容陣列，而SAR_8b ~ SAR_10b是應用
於SAR ADC之電容陣列。關於實驗的執行平台，所提出之方法是在SUN Fire-X4250 2.5 GHz上面執
行，而[63]及[34]是在Intel Core2 Quad 2.5 GHz上面執行。 
根據 [63] 的說明， M 值 (oxide-gradient-induced mismatch) 較小以及 L 值 (overall correlation 
coefficients)較大代表是比較好的擺置結果，而從表八可以看到，所提出之方法對於所有的電容陣列
皆能夠獲得較小的M值以及較大的L值，而且更值得注意的是，所提出之方法的執行速度非常快，對
於最大型的測試電容陣列(32×32)甚至能比[63]更快34倍，圖二十四展示了兩個所提出之方法的擺置
結果。 
表八、所提出之方法的擺置結果跟[63]及[34]進行比較 
Heuristic algorithm [34] SA based algorithm [63] Present work 
Array name # of cap. Capacitance ratio 
# of 
unit cap. 
Matrix 
size Max. M 
(%) L 
Time 
(s) 
Max. M 
(%) L Time (s) 
Max. M 
(%) L 
Time 
(s) 
SCF_1 5 2:6:7:7:8 30 6 × 5 0.138 9.651 1 0.109 9.688 3 0.093 9.709 1 
SCF_2 5 1:2:2:10:17 32 8 × 4 0.679 9.318 1 0.601 9.343 4 0.598 9.379 1 
SCF_3 4 1:2:16:45 64 8 × 8 0.650 5.567 2 0.546 5.571 8 0.536 5.575 3 
SAR_8b 9 1:1:2:4:8:16:32:64:128 256 16 × 16 0.800 32.074 602 0.720 32.089 188 0.705 32.102 5 
SAR_9b 10 1:1:2:4:8:16:32:64:128:256 512 32 × 16 1.077 38.072 20503 0.979 38.306 591 0.898 38.440 16 
SAR_10b 11 1:1:2:4:8:16:32:64:128:256:512 1024 32 × 32 N/A N/A N/A 1.155 45.400 3706 1.149 45.461 106 
 (a)           (b) 
圖二十四、所提出之方法的擺置結果 (a) SCF_3  (b) SAR_8b 
 
(2-4) 快閃式數位類比轉換器設計自動化工具： 
(2-4-A) 研究方法： 
 19
能夠以電路解析度與熱雜訊推定，或是從電路布局的製程規範限制得到。取樣開關如圖二十九(a)，
其求解方式如圖二十九(b)，先是以橫向優先搜尋找到第一個可行的解，再以縱向優先搜尋將解最佳
化。而參考電壓開關以取樣開關的大小為初始值，此值會相當接近最終解，以此逐漸遞增尺寸直到
電路克服訊號穩定不完全的問題。如此整個類比數位轉換器即完成，且在符合電路規格下做到功率
消耗的最佳化。 
圖二十七、尺寸調整流程與電路架構 
0 5 10 15
0
0.5
1
W
8 ∼
11
 (μ
m
)
 
 
0 5 10 15
0
10
20
Iteration Index
lo
g 2
(W
1)
 (n
m
)
圖二十八、比較器 
圖二十九、取樣開關 
(2-5-B) 結果與討論： 
此尺寸調整方法以C++撰寫成軟體並使用Hspice為模擬器，在十位元每秒取樣兩千萬次的規格
下，大約花費十五分鐘產生出合成結果，且在UMC 0.11μm 1P4M的製程下做晶片驗證，晶片照相圖
與量測結果如圖三十。由量測結果可知，儘管合成的架構使用的電路僅是傳統架構，但依此元件尺
寸調整方法還是獲得了相當有競爭力的能源使用效率。 
圖三十、晶片量測結果與規格表 
 21
勵，給了整個研發團隊莫大的慰藉與鼓勵，讓我們持續有動力勇往直前。 
 展望未來，在累積一定技術與實作驗證成果之後，本計畫除了將研發之技術應用於教學以及更深
入的研究之外，也將把現有之技術與產業合作，期望能為提高我國半導體產業競爭力盡一點心力。在
接下來的研究歲月，本研究團隊除了將持續研發高速資料轉換器的創新架構與開低功耗設計技術外，
另外將著重在類比與混合訊號電路(ADC、DAC、SerDes、等)的自我測試(Testing)與校正(Calibration)
議題，主要是因為 3D IC 技術是未來半導體工業的主流技術之一，全世界目前正如火如荼投入研發經
費，期望在此一技術取得領先的地位，而其中最大的挑戰議題是如何研發出低成本 Known Good Die 
(KGD)技術，個人對類比與混合訊號電路測試議題有多年的經驗，再加上近年來對電路設計的深刻了
解，應有機會為我國於此一議題貢獻所長，是以將選擇此一議題做為未來重點研發的方向。此外，亦
將持續在生醫領域持續投入研究能量，積極與成功大學心腦福祉(Brain Mind Welfare)研究團隊合作，
近期將設法以 IC 技術重現該團隊所開發之「即時癲癇偵測與抑制系統」為目標，中長期將與中正大學
李順裕教授合作逐步深入醫療電子領域，期望仍對社會有所助益。 
 
 
六、參考文獻 
[1] J. Sauerbrey, D. S-Landsiedel and R. Thewes, “5A 0.5-V 1-μW successive approximation ADC,” IEEE 
J. Solid-State Circuits, vol. 38, pp. 1261-1265, Jul. 2003. 
[2] S. M. Louwsma, A. J. M. van Tuijl, M. Vertregt and B. Nauta, “A 1.35 GS/s, 10 b, 175mW 
Time-Interleaved AD Converter in 0.13 μm CMOS,” IEEE J. Solid-State Circuits, vol. 43, no. 4, pp. 
778-786, April. 2008. 
[3]  P.-H. Lin and S.-C. Lin, “Analog placement based on novel symmetry-island formulation,” ACM/IEEE 
Design Automation Conf., 2007, pp. 465-470. 
[4]  F. Kuttner, “A 1.2-V 10-b 20-Msample/s nonbinary successive approximation ADC in 0.13μm 
CMOS,” IEEE ISSCC. Dig. Tech. Papers, Feb. 2002, pp. 176–177. 
[5]  W. Liu, P. Huang, and Y. Chiu, “A 12b 22.5/45MS/s 3.0mW 0.059mm2 CMOS SAR ADC Achieving 
Over 90dB SFDR,” IEEE ISSCC Dig. Tech. Papers, Feb. 2010, pp. 380-381. 
[6]  W. Liu, Y. Chang, S. K. Hsien, B. W. Chen, Y. P. Lee, W. T. Chen, T. Y. Yang, G. K. Ma, and Y. Chiu, 
“A 600MS/s 30mW 0.13μm CMOS ADC array achieving over 60dB SFDR with adaptive digital 
equalization,” IEEE ISSCC Dig. Tech. Papers, Feb. 2009, pp. 82-83. 
[7]  S. Chen and R. Brodersen, “A 6b 600MS/s 5.3mW Asynchronous ADC in 0.13μm CMOS.” IEEE 
ISSCC Dig. Tech. Papers, pp 574-575, Feb. 2006. 
[8]  B. P. Ginsburg and A. P. Chandrakasan, “500-MS/s 5-bit ADC in 65-nm CMOS with split capacitor 
array DAC,” IEEE J. Solid-State Circuits, vol. 42, no. 4, pp. 739-747, April. 2007.  
[9]  Y. K. Chang, C. S. Wang, and C. K. Wang, “A 8-bit 500KS/s low power SAR ADC for bio-medical 
application,” IEEE A-SSCC Dig. Tech. Papers, Nov. 2007, pp. 228-231. 
[10]  W. Y. Pang, C. S. Wang, Y. K. Chang, N. K. Chou, and C. K. Wang, “A 10-bit 500-KS/s Low Power 
SAR ADC with Splitting Comparator for Bio-Medical Applications,” IEEE A-SSCC Dig. Tech. Papers, 
Nov. 2009, pp. 149-152. 
[11]  F. Balasa and K. Lampaert, “Module placement for analog layout using the sequence-pair 
representation,” ACM/IEEE Design Automation Conf., 1999, pp. 274-279. 
[12]  Y.-X. Pang, F. Balasa , K. Lampaert, and C.-K. Cheng, “Block placement with symmetry constraints 
based on the O-tree non-slicing representation,” in Proc. ACM/IEEE Design Automation Conf., 2000, 
pp. 464-467. 
 23
[31] R. Phelps, M. Krasnicki, R. A. Rutenbar, L. R. Carley, and J. R. Hellums, “Anaconda: simulation-based 
synthesis of analog circuits via stochastic pattern search,” IEEE Trans. Computer-Aided Design, vol. 19, 
no. 6, pp. 703-717, June 2000. 
[32] G. V. der Plas, G. Debyser, F. Leyn, et al., “AMGIE - a synthesis environment for CMOS analog 
integrated circuits,” IEEE Trans. Computer-Aided Design, vol. 20, no. 9, pp. 1037-1058, Sept. 2001.  
[33] G. Alpaydin, S. Balkir and G. Dundar, “An evolutionary approach to automatic synthesis of 
high-performance analog integrated circuits,” IEEE Trans. Evolutionary Computation, vol. 7, no. 3, pp. 
240-252, June 2003. 
[34] J.-E Chen, P.-W. Luo, and C.-L. Wey, “Placement optimization for yield improvement of 
switched-capacitor analog integrated circuits,” IEEE TCAD, vol. 29, no. 2, pp. 313-318, Feb. 2010. 
[35] S. Sheikhaei, S. Mirabbasi, A. Ivanov, “A 43mW Single-Channel 4GS/s 4-Bit Flash ADC in 0.18-μm 
CMOS,” in Proc. IEEE Custom Integr. Circuits Conf., Sep. 2007, pp. 333-336. 
[36] Y. Z. Lin, Y. T. Liu, and S. J. Chang, “A 5-bit 4.2GS/s Flash ADCin 0.13-μm CMOS,” in Proc. IEEE 
Custom Integr. Circuits Conf., Sep. 2007, pp. 213-216. 
[37]  A. Hastings, The Art of Analog Layout, 2nd Ed., Prentice Hall, 2006. 
[38]  J. L. McCreary and P. R. Gray, “All-MOS charge distribution analog-to-digital conversion 
techniques-Part I,” IEEE J. Solid-State Circuits, vol. SSC-10, no.6, pp. 371-379, Dec. 1975. 
[39] M. Choi and A. A. Abidi, “A 6b 1.3GSample/s ADC in 0.35-μm CMOS,” IEEE J. Solid-State Circuits, 
vol. 36, pp. 1847-1858, Dec. 2001. 
[40] Jin-Fu Lin, Soon-Jyh Chang, Chin-Fong Chiu, Hann-Huei Tsai and Jiann-Jong Wang, “Low-Power and 
Wide-Bandwidth Cyclic ADC with Capacitor and Opamp Reuse Techniques for CMOS Image Sensor 
Application,” IEEE Sensors Journal, vol.9, no.12, pp.2044-2054, Dec. 2009. 
[41] Ying-Zu Lin, Cheng-Wu Lin and Soon-Jyh Chang, “A 5-bit 3.2-GS/s Flash ADC with a Digital Offset 
Calibration Scheme,” IEEE Transactions on VLSI Systems, vol.18, no.3, pp.509-513, Mar. 2010. 
[42] Jin-Fu Lin, Soon-Jyh Chang, Chun-Cheng Liu and Chih-Hao Huang, “A 10-bit 60-MS/s Low-Power 
Pipelined ADC with Split-Capacitor CDS Technique,” IEEE Transactions on Circuits and Systems - II, 
vol.57, no.3, pp.163-167, Mar. 2010. 
[43] Chun-Cheng Liu, Soon-Jyh Chang, Guan-Ying Huang and Ying-Zu Lin, “A 10-bit 50-MS/s SAR ADC 
with a Monotonic Capacitor Switching Procedure,” IEEE J. Solid-State Circuits, vol.45, no.4, 
pp.731-740, Apr. 2010. 
[44] Ying-Zu Lin, Soon-Jyh Chang, Yen-Ting Liu, Chun-Cheng Liu and Guan-Ying Huang, “An 
Asynchronous Binary-Search ADC Architecture with a Reduced Comparator Count,” IEEE 
Transactions on Circuits and Systems - I, vol. 57, no. 8, pp.1829-1837, Aug. 2010. 
[45] Jin-Fu Lin and Soon-Jyh Chang, “A Low-Power Mixed-Architecture ADC with Time-Interleaved 
Correlated Double Sampling Technique and Power-Efficient Back-End Stages,” IEICE Transactions on 
Electronics, vol.E94-C no.1, pp.89-101, Jan. 2011. 
[46]  Guan-Ying Huang, Soon-Jyh Chang, Chun-Cheng Liu, and Ying-Zu Lin and, “A 1-μW 10-bit 200-kS/s 
SAR ADC With a Bypass Window for Biomedical Applications,” IEEE J. Solid-State Circuits, vol.47, 
no.11, pp.2783-2795, Nov. 2012. 
[47] Guan-Ying Huang, Soon-Jyh Chang, Chun-Cheng Liu and Ying-Zu Lin, “A 10-bit 30-MS/s SAR ADC 
Using a Switchback Switching Method,” (accept) IEEE Transactions on VLSI Systems. 
 25
[62] Jin-Fu Lin, Soon-Jyh Chang and Chih-Hao Huang, “Conditional Capacitor Averaging Technique to 
Reduce Nonlinearity Induced by Capacitor Mismatch in 2.5-bit/stage Pipelined ADCs,” IEEE Intl. 
Symp.on Next-Generation Electronics, 2010, pp.139-142. 
[63] Cheng-Wu Lin, Jai-Ming Lin, Yen-Chih Chiu, Chun-Po Huang and Soon-Jyh Chang, 
“Common-Centroid Capacitor Placement Considering Systematic and Random Mismatches in Analog 
Integrated Circuits,” Proc. ACM/IEEE DAC, 2011, pp. 528-533. 
[64] Y.-Z. Lin, S.-J. Chang, Y.-T. Shyu, G.-Y. Huang, and C.-C. Liu, “A 0.9-V 11-bit 25-MS/s Binary-Search 
SAR ADC in 90-nm CMOS,” IEEE ASSCC Dig. Tech. Papers, Nov. 2011, pp.69-72. 
[65] Cheng-Wu Lin, Cheng-Chung Lu, Jai-Ming Lin and Soon-Jyh Chang, “Routability-driven Placement 
Algorithm for Analog Integrated Circuits,” 2012 ACM International Symposium on Physical Design, 
pp.71-78. 
[66] Chun-Po Huang, Soon-Jyh Chang, Guan-Ying Huang and Cheng-Wu Lin, “A Power-Efficient Sizing 
Methodology of SAR ADCs,” IEEE International Symposium on Circuits & Systems, 2012, 
pp.365-368. 
[67] Cheng-Wu Lin, Chung-Lin Lee, Jai-Ming Lin, and Soon-Jyh Chang, “Analytical-Based Approach for 
Capacitor Placement with Gradient Error Compensation and Device Correlation Enhancement in 
Analog Integrated Circuits,” (accept) 2011 IEEE/ACM International Conference on Computer-Aided 
Design (ICCAD).  
[68] Guan-Ying Huang, Chun-Cheng Liu, Ying-Zu Lin and Soon-Jyh Chang, “A 10-bit Low Input 
Capacitance SAR ADC,” The 20th VLSI Design/CAD Symposium, 2009. 
[69] Jin-Fu Lin and Soon-Jyh Chang, “An Improved Reduced Code Linearity Test Method for Pipelined 
A/D Converters,” The 3rd VLSI Test Technology Workshop, 2009. 
[70] Ren-Li Chen, Soon-Jyh Chang and Hsin-Wen Ting, “A Low-Cost Low-Power Current-Steering DAC 
for UWB Transceivers,” The 21th VLSI Design/CAD Symp., 2010. 
[71] Chao-Fang Tsai, Wan-Jing Li, Peng-Yu Chen, Ying-Zu Lin and Soon-Jyh Chang, “On-Chip Reference 
Oscillators with Process, Supply Voltage and Temperature Compensation,” The 21th VLSI 
Design/CAD Symp., 2010. 
[72] Cheng-Wu Lin, Yen-Chih Chiu, Chun-Po Huang, Soon-Jyh Chang and Jai-Ming Lin, 
“Mismatches-Aware Common-Centroid Placement for Capacitor Arrays,” The 22th VLSI Design/CAD 
Symposium, 2011.  
[73] Ting-Zi Chen, Guan-Ying Huang, and Soon-Jyh Chang, “A 10-bit 50-MS/s Asynchronous SAR ADC 
with Low Input Capacitance,” The 23th VLSI Design/CAD Symposium,2012. 
[74] Cheng-Hsun Ho, Soon-Jyh Chang, Guan-Ying Huang, and Shao-Hua Wan, “A 0.5-V 10-bit 100-kS/s 
Asynchronous SAR ADC With Time-Based Fixed Window,” The 23th VLSI Design/CAD Symposium, 
2012. 
[75] Soon-Jyh Chang, Jin-Fu Lin: Multiplying DAC and a Method Thereof, United States Patent 8217819. 
(Filing date: Nov. 8, 2010; Issue date: Jul. 10, 2012) 
 
 
 1
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：100 年 11 月 30 日 
 
一、 參加會議經過： 
 亞洲固態電路研討會(Asian Solid-State Circuits Conference, A-SSCC)是由電子電機工程師學會
(Institute of Electrical and Electronics Engineers; IEEE)所屬之固態電路學會(Solid-State Circuits Society; 
SSCS)所舉辦之固態電路領域重要學術研討會，此研討會是全球先進固態電路領域研發趨勢的重要指
標。今年 A-SSCC 總投稿量為 270 篇(來自 25 個國家)，比在北京召開的上屆會議增加 32 篇。共接受
98 篇論文，接受率約為 36%，其中台灣共有 23 篇論文入選，為論文入選數目最多的國家，其後依次
為日本(22 篇)、美國(13 篇)、南韓(11 篇)、等。 
 今年會議的主題為“Integrated Circuits for Sustainable Future”。今年會議安排四場 Plenary Talks，分
別在兩天舉行，11 月 14 日就低電力技術安排兩場演講，11 月 15 日就醫療電子技術安排兩場演講。詳
細講題為： 
• Dr. Youm Huh, (CEO of Silicon Mitus, Korea) on “Future Direction of Power Management in 
Mobile Applications” 
• Dr. Toshiaki Masuhara, (President of Low-Power Electronics Association & Project, Japan) on 
“Challenge of Low Voltage & Low Power IC toward Sustainable Future” 
• Dr. Chung-Yu Wu, (Professor of National Chiao-Tung University, Taiwan) on “Medical 
Electronics – A Challenging Research and Industry Frontier” 
計畫編號 NSC98－2221－E－006－156－MY3 
計畫名稱 低功率高速資料轉換器設計與自動化設計之研發 
出國人員
姓名 張順志 
服務機構
及職稱 成功大學電機系/教授 
會議時間 2011 年 11 月 14 日至 2011 年 11 月 16 日 會議地點 Jeju, Korea (韓國濟州) 
會議名稱 (中文) 2011 亞洲固態電路研討會 (英文) 2011 Asian Solid-State Circuits Conference (A-SSCC) 
發表論文
題目 A 0.9-V 11-bit 25-MS/s Binary-Search SAR ADC in 90-nm CMOS 
參加會議
目的 
1. 參加IEEE A-SSCC 2011研討會，發表論文。 
2. 擔任Session Chair (Session 2: SAR & Binary-Search ADCs)。 
3. 參加IEEE Solid-State Circuits Society Region 10 Chapter Chairs Meeting。
 3
加很多，且比較值得注意的是，越來越多篇論文在品質上有一定的水準，這與我過去對中國論文的印
象有些許不同。另外，與 ISSCC 2010 以及 Symp. on VLSI Circuits 2010 不同，今年 A-SSCC 的論文比
較接近傳統 Solid-State 的各個領域，與各種新興應用(綠能電子、3D 影像、生醫電子、汽車電子)結合
的電子技術，相對較少。 
 
三、建議 
 經由台大劉深淵教授與汪重光教授的推薦，個人很幸運的能於 2011 年進入 A-SSCC 的 technical 
committee。參加此一國際會議活動，有利於台灣在此一指標性國際研討會的佔有一定的地位，然而每
年必須出國兩次(TPC meeting 與大會)，若再加上可能參加 ISSCC 或是 Symp. on VLSI Circuits，每年出
國次數將高於兩次，這對個人造成不少困擾。基於此，個人在國科會計畫會編列較多的出國預算，可
能的話，還請給予支持，謝謝。 
 
四、攜回資料名稱及內容： 
 大會所提供之議程手冊、論文集、光碟。 
 
五、附件： 
 個人擔任 Session Chair 的 Session 2 議程、論文。 
 
六、照片： 
 
 A 0.9-V 11-bit 25-MS/s Binary-Search SAR ADC 
in 90-nm CMOS 
 
Ying-Zu Lin†, Soon-Jyh Chang††, Ya-Ting Shyu, Guan-Ying Huang and Chun-Cheng Liu  
National Cheng Kung University, Tainan, Taiwan 
Email: †tibrius@gmail.com and ††soon@mail.ncku.edu.tw   
 
Abstract - This paper presents a new subrange analog-to-
digital converter (ADC): a binary-search coarse ADC + a SAR 
fine ADC. The binary-search ADC improves conversion speed 
and gives coarse capacitors longer settling time. This ADC uses 
an RC hybrid DAC to reduce the unit capacitor count by 2. The 
rotation function of coarse capacitors enhances capacitor array 
linearity. The prototype in 90-nm CMOS only occupies an active 
area of 0.06 mm2. From a 0.9-V supply, the power consumption is 
0.32 and 0.58 mW at 10 and 25 MS/s, respectively. At 10 MS/s, 
the peak ENOB is 10.2 bit. At 25 MS/s, the peak ENOB is 9.9 bit 
and FOM is 29 fJ/conversion-step. 
I. INTRODUCTION 
The advancement of CMOS technologies gives analog-to-
digital converter (ADC) designers low supply voltage and 
insufficient intrinsic gain which pose a great challenge to 
opamp-based ADCs such as pipelined and cyclic ADCs. 
Among all kinds of ADCs, the successive-approximation-
register (SAR) ADC seems to gain the most advantages in 
CMOS downscaling. A SAR ADC usually consists of 
sampling switches, a comparator, a capacitor array and SAR 
logic circuit. Although the comparator and capacitor array are 
categorized as analog circuits, their operations are quite digital.  
Compared to an opamp, a comparator is more robust and 
consumes small input/output headroom, resulting in large 
input swings, i.e., high signal-to-noise ratio. Improved metal 
implementation enhances metal-oxide-metal (MOM) capacitor 
matching. Digital SAR logic reaches higher speed and energy 
efficiency as CMOS technology continues to scale down. 
Recent publications show SAR ADCs achieve excellent power 
efficiency and gradually move in on the applications 
previously dominated by pipelined ADCs [1][2][3].  
Advanced CMOS processes enhance the speed and power 
efficiency of SAR ADCs. Nonetheless, the accuracy mainly 
relies on capacitor digital-to-analog converter (DAC) design 
which does not obtain obvious advantages from deeply scaled 
processes. The top and bottom plates have different parasitic 
capacitances since their heights to ground are different. In 
SAR ADC design, the binary-weighted DAC only stores 
signal on top plates while C-2C and split ones use both sides 
to process signal. Thus, a binary-weighted DAC has better 
intrinsic linearity than the other two due to its better immunity 
against parasitic effects. Nonetheless, a SAR ADC using a 
binary-weighted DAC suffers from large input capacitance. 
The settling of first few large capacitors in the array limits 
operation speed. Combining a SAR ADC with a fast coarse 
ADC (CADC) can alleviate this problem [4]. This paper 
proposes a new alternative: a subrange ADC composed of 
binary-search and SAR ADCs. 
II. THE BINARY-SEARCH SAR SUBRANGE ADC 
A. Linearity Enhancement by Capacitor Rotation 
Figure 1 depicts three kinds of subrange ADCs where the 
coarse capacitor rotation of the bottom case makes the 
combinations of 3 MSBs of the DAC different for each 
 
Fig. 1.  Conceptual block diagrams of 3 subrange ADCs which use the binary 
DAC (top), segmented DAC (middle) and DAC with capacitor rotation. 
0 1000 20000
0.2
0.4
Binary
D
N
L 
(L
SB
)
0 1000 20000
0.2
0.4
Code
IN
L 
(L
SB
)
0 1000 20000
0.2
0.4
Segmented
0 1000 20000
0.2
0.4
Code
0 1000 20000
0.2
0.4
Rotation
0 1000 20000
0.2
0.4
Code  
                            (a)                              (b)                              (c) 
Fig. 2.  Behavioral simulations (rms of 10,000 iterations): (a) Binary capacitor 
array. (b) Segmented capacitor array (3-bit thermometer MSBs). (c) Capacitor 
array with 3-bit coarse capacitor rotation. 
IEEE Asian Solid-State Circuits Conference
November 14-16, 2011 / Jeju, Korea
978-1-4577-1785-7/11/$26.00 ©2011 IEEE
IEEE Asian Solid-State Circuits Conference
November 14-16, 2011 / Jeju, Korea
978-1-4577-1785-7/11/$26.00 ©2011 IEEE
 
 
large for high-resolution design. This work uses a simple 
resistor ladder to generate a middle reference voltage Vrefp2. 
The middle voltage and Vrefn create a half reference voltage 
difference, which means a half bit weight. Originally, a unit 
capacitor only corresponds to one bit weight. Now it has two 
weights depends on the voltage difference. The top part of Fig. 
4 depicts the area reduction due to the modified DAC where 
equivalently the MSB capacitor is removed and an LSB one 
added. Due to the top-plate sampling and new DAC design, 
the 11-bit ADC uses a roughly 9-bit complexity DAC which 
has 577 unit capacitors on each side. This DAC achieves 4× 
reduction in the unit capacitor count compared to a 
conventional one. The other way to reduce the array size is to 
reduce the cell size. For instance, the capacitance of a MOM 
capacitor depends on the area of the top plate. In the case the 
top plate size reduces by 50%, the total cell size will not 
decrease by 50% because the top and bottom plates must keep 
a constant spacing according to the design rule. If the wire 
routing and metal spacing between cells are concerned, the 
total reduction efficiency is even worse as shown in the 
bottom of Fig. 4. Thus, the better way is to reduce the cell 
count. The other advantage of the DAC is the relaxed accuracy 
requirement for the ladder. In this case, 1% resistance 
mismatch only causes a 0.02-LSB drift of the bit weight. 
III. EXPERIMENTAL RESULTS 
Figure 5 shows the micrograph and layout of the ADC core 
which only occupies an active area of 0.06 mm2. Due to the 
hybrid DAC, around 0.024 mm2 capacitor area (40% of total 
       
CompT/
H BS
ADC
235 μm
26
0 
μm
Driving Buffer
CDAC
CDAC
SAR
Driving Buffer
Rotator
Rotator
               
0 2 4 6 8 10 12
-100
-80
-60
-40
-20
0
Frequency (MHz) @ 25 MS/s
(d
B)
Input = 0.5 MHz
SFDR = 70.83 dB
SNDR = 61.34 dB
ENOB = 9.9 bit
 
Fig. 5.  Micrograph and layout of the ADC core. 
           
0 500 1000 1500 2000-1
0
1
Code
D
N
L 
(L
SB
)
0 500 1000 1500 2000-1
0
1
Code
IN
L 
(L
SB
)
[ -0.50 ~ 0.48 ]
[ -0.81 ~ 0.77 ]
Without CADC Capacitor Rotation
                     
0 2 4 6 8 10 12
-100
-80
-60
-40
-20
0
Frequency (MHz) @ 25 MS/s
(d
B)
Input  = 10.5 MHz
SFDR = 69.37 dB
SNDR = 58.83dB
ENOB = 9.48 bit
 
                                                                                                Fig. 7.  FFT results at 10MS/s and 25 MS/s. 
0 500 1000 1500 2000-1
0
1
Code
D
N
L 
(L
SB
)
0 500 1000 1500 2000-1
0
1
Code
IN
L 
(L
SB
)
[ -0.45 ~ 0.36 ]
[ -0.65 ~ 0.66 ]
With CADC Capacitor Rotation
                          
100 101
50
55
60
65
70
75
Input Frequency (MHz) @ 25 MS/s
SN
DR
 &
 S
FD
R 
(d
B)
 
 
SFDR
SNDR
 
Fig. 6.  Measured DNL and INL without (top) and with capacitor rotation.                                    Fig. 8.  SFDR and SNDR versus fin at 25MS/s. 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/10/29
國科會補助計畫
計畫名稱: 低功率高速資料轉換器設計與自動化設計之研發
計畫主持人: 張順志
計畫編號: 98-2221-E-006-156-MY3 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
辦理學術活動: 
  協辦 IEEE International Symposium on Next-Generation Electronics 
(ISNE) 2010, IEEE International Conference on Integrated Circuits Design 
and Technology (ICICDT) 2011, IEEE Asia Pacific Conference on Circuits 
and Systems (APCCAS) 2012, 以 及  International Symposium on 
Next-Generation Electronics (ISNE) 2013. 
獲得獎項: 
  個人獲得國科會 101年度補助大專校院獎勵特殊優秀人才措施獎勵. 
  指導研究生獲 ISIC Chip Design Competition 2011 Silver Prize. 
  指導研究生獲第 12 屆旺宏金矽獎設計組優勝.  
  指導研究生獲 2012 CIC 晶片製作成果發表會特優設計獎. 
  指導研究生獲教育部 100 學年度大學校院積體電路設計競賽類比電路設計組
優等 x2. 
研究成果國際影響力: 
  兩篇論文獲利重點國際研討會IEEE Symposium on VLSI Circuits (SOVC) 2010
年之 the VLSI 2010 Symposia highlight papers. 
協助產業技術發展之具體效益事項: 
  協助奇景光電公司(產學合作)與瑞昱半導體公司(技轉)開發高效能 SAR ADC.
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
