TimeQuest Timing Analyzer report for SoC
Tue Sep 10 11:32:46 2019
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 12. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 39. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; SoC                                                             ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 107.02 MHz ; 107.02 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -7.335 ; -2653.730       ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.343 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -516.000                      ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                    ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -7.335 ; CPU:inst|IR[17]      ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.299      ; 8.629      ;
; -7.313 ; CPU:inst|IR[21]      ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 8.245      ;
; -7.290 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 8.201      ;
; -7.283 ; CPU:inst|REGS[1][7]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 8.232      ;
; -7.278 ; CPU:inst|IR[22]      ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 8.210      ;
; -7.265 ; CPU:inst|IR[16]      ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.310      ; 8.570      ;
; -7.243 ; CPU:inst|IR[22]      ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.298      ; 8.536      ;
; -7.227 ; CPU:inst|IR[16]      ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 8.141      ;
; -7.211 ; CPU:inst|IR[21]      ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.297      ; 8.503      ;
; -7.210 ; CPU:inst|IR[21]      ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.297      ; 8.502      ;
; -7.209 ; CPU:inst|IR[21]      ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.297      ; 8.501      ;
; -7.207 ; CPU:inst|IR[21]      ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.298      ; 8.500      ;
; -7.207 ; CPU:inst|REGS[4][3]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 7.743      ;
; -7.206 ; CPU:inst|IR[17]      ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 8.139      ;
; -7.198 ; CPU:inst|IR[17]      ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.299      ; 8.492      ;
; -7.195 ; CPU:inst|IR[17]      ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.299      ; 8.489      ;
; -7.186 ; CPU:inst|REGS[6][3]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 7.722      ;
; -7.177 ; CPU:inst|REGS[0][4]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 8.088      ;
; -7.176 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.405     ; 7.766      ;
; -7.176 ; CPU:inst|IR[22]      ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.297      ; 8.468      ;
; -7.175 ; CPU:inst|IR[21]      ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.302      ; 8.472      ;
; -7.175 ; CPU:inst|IR[22]      ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.297      ; 8.467      ;
; -7.174 ; CPU:inst|IR[22]      ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.297      ; 8.466      ;
; -7.173 ; CPU:inst|IR[21]      ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.302      ; 8.470      ;
; -7.172 ; CPU:inst|IR[21]      ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.302      ; 8.469      ;
; -7.171 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 8.113      ;
; -7.169 ; CPU:inst|IR[21]      ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 8.101      ;
; -7.167 ; CPU:inst|REGS[4][6]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 8.109      ;
; -7.165 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 7.731      ;
; -7.163 ; CPU:inst|REGS[6][7]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 8.112      ;
; -7.161 ; CPU:inst|REGS[4][6]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 7.727      ;
; -7.159 ; CPU:inst|REGS[0][6]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 8.101      ;
; -7.158 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 8.459      ;
; -7.157 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 8.458      ;
; -7.156 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 8.457      ;
; -7.152 ; CPU:inst|IR[16]      ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 8.066      ;
; -7.146 ; CPU:inst|REGS[1][7]  ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 8.095      ;
; -7.146 ; CPU:inst|IR[16]      ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 8.060      ;
; -7.146 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 8.057      ;
; -7.145 ; CPU:inst|IR[21]      ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 8.077      ;
; -7.143 ; CPU:inst|REGS[1][7]  ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 8.092      ;
; -7.143 ; CPU:inst|IR[16]      ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 8.057      ;
; -7.140 ; CPU:inst|IR[17]      ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 8.414      ;
; -7.140 ; CPU:inst|IR[22]      ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.302      ; 8.437      ;
; -7.139 ; CPU:inst|IR[21]      ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 8.071      ;
; -7.138 ; CPU:inst|IR[22]      ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.302      ; 8.435      ;
; -7.137 ; CPU:inst|IR[22]      ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.302      ; 8.434      ;
; -7.136 ; CPU:inst|IR[21]      ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 8.068      ;
; -7.134 ; CPU:inst|IR[22]      ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 8.066      ;
; -7.131 ; CPU:inst|IR[17]      ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 8.064      ;
; -7.128 ; CPU:inst|IR[16]      ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.310      ; 8.433      ;
; -7.126 ; CPU:inst|REGS[0][7]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 8.075      ;
; -7.126 ; CPU:inst|REGS[1][4]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 8.037      ;
; -7.125 ; CPU:inst|IR[17]      ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 8.058      ;
; -7.125 ; CPU:inst|IR[16]      ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.310      ; 8.430      ;
; -7.122 ; CPU:inst|IR[17]      ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 8.055      ;
; -7.122 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 8.428      ;
; -7.122 ; CPU:inst|IR[16]      ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.290      ; 8.407      ;
; -7.122 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 8.033      ;
; -7.120 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 8.426      ;
; -7.119 ; CPU:inst|REGS[6][2]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.405     ; 7.709      ;
; -7.119 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 8.425      ;
; -7.116 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 8.027      ;
; -7.115 ; CPU:inst|IR[21]      ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.278      ; 8.388      ;
; -7.115 ; CPU:inst|REGS[1][0]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.294      ; 8.404      ;
; -7.113 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 8.024      ;
; -7.110 ; CPU:inst|IR[22]      ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 8.042      ;
; -7.108 ; CPU:inst|REGS[6][1]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 8.410      ;
; -7.107 ; CPU:inst|REGS[4][1]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 8.018      ;
; -7.106 ; CPU:inst|IR[22]      ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.298      ; 8.399      ;
; -7.105 ; CPU:inst|REGS[1][6]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 8.047      ;
; -7.104 ; CPU:inst|IR[22]      ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 8.036      ;
; -7.103 ; CPU:inst|IR[22]      ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.298      ; 8.396      ;
; -7.101 ; CPU:inst|IR[22]      ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 8.033      ;
; -7.100 ; CPU:inst|REGS[1][21] ; CPU:inst|PC[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 7.999      ;
; -7.097 ; CPU:inst|IR[21]      ; CPU:inst|REGS[6][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.247      ; 8.339      ;
; -7.097 ; CPU:inst|REGS[1][21] ; CPU:inst|PC[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 7.996      ;
; -7.096 ; CPU:inst|IR[21]      ; CPU:inst|REGS[5][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.247      ; 8.338      ;
; -7.095 ; CPU:inst|REGS[1][21] ; CPU:inst|PC[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 7.994      ;
; -7.094 ; CPU:inst|REGS[1][21] ; CPU:inst|PC[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 7.993      ;
; -7.093 ; CPU:inst|REGS[6][7]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.422     ; 7.666      ;
; -7.091 ; CPU:inst|IR[17]      ; CPU:inst|REGS[2][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 8.026      ;
; -7.091 ; CPU:inst|IR[17]      ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.303      ; 8.389      ;
; -7.090 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 7.656      ;
; -7.089 ; CPU:inst|IR[17]      ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.303      ; 8.387      ;
; -7.088 ; CPU:inst|IR[17]      ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.303      ; 8.386      ;
; -7.088 ; CPU:inst|REGS[1][7]  ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 8.017      ;
; -7.087 ; CPU:inst|IR[22]      ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.278      ; 8.360      ;
; -7.086 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 8.388      ;
; -7.086 ; CPU:inst|REGS[4][6]  ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 7.652      ;
; -7.084 ; CPU:inst|REGS[4][3]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 8.011      ;
; -7.084 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 7.650      ;
; -7.083 ; CPU:inst|IR[16]      ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 7.997      ;
; -7.082 ; CPU:inst|REGS[0][3]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 7.618      ;
; -7.081 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 7.647      ;
; -7.080 ; CPU:inst|REGS[4][6]  ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 7.646      ;
; -7.077 ; CPU:inst|REGS[4][6]  ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 7.643      ;
; -7.076 ; CPU:inst|REGS[4][2]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.405     ; 7.666      ;
; -7.075 ; CPU:inst|REGS[4][3]  ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 8.001      ;
; -7.075 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 7.997      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                    ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; CPU:inst|REGS[4][25] ; CPU:inst|REGS[4][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[6][25] ; CPU:inst|REGS[6][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[0][26] ; CPU:inst|REGS[0][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[2][27] ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[0][27] ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[7][27] ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[6][16] ; CPU:inst|REGS[6][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[6][30] ; CPU:inst|REGS[6][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[4][30] ; CPU:inst|REGS[4][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[2][31] ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[7][31] ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; CPU:inst|REGS[0][31] ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[1][10] ; CPU:inst|REGS[1][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[2][10] ; CPU:inst|REGS[2][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[6][10] ; CPU:inst|REGS[6][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[4][10] ; CPU:inst|REGS[4][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[7][10] ; CPU:inst|REGS[7][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[5][10] ; CPU:inst|REGS[5][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[1][23] ; CPU:inst|REGS[1][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[6][23] ; CPU:inst|REGS[6][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[4][23] ; CPU:inst|REGS[4][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[0][3]  ; CPU:inst|REGS[0][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[6][3]  ; CPU:inst|REGS[6][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[4][3]  ; CPU:inst|REGS[4][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[1][3]  ; CPU:inst|REGS[1][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[4][24] ; CPU:inst|REGS[4][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[7][24] ; CPU:inst|REGS[7][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[3][25] ; CPU:inst|REGS[3][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[2][25] ; CPU:inst|REGS[2][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[4][16] ; CPU:inst|REGS[4][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[7][16] ; CPU:inst|REGS[7][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[5][16] ; CPU:inst|REGS[5][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[0][16] ; CPU:inst|REGS[0][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[4][28] ; CPU:inst|REGS[4][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[6][28] ; CPU:inst|REGS[6][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[5][28] ; CPU:inst|REGS[5][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[7][28] ; CPU:inst|REGS[7][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[1][29] ; CPU:inst|REGS[1][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[3][29] ; CPU:inst|REGS[3][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[7][29] ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[4][29] ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[6][29] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[5][30] ; CPU:inst|REGS[5][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[1][30] ; CPU:inst|REGS[1][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; CPU:inst|REGS[3][30] ; CPU:inst|REGS[3][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[6][2]  ; CPU:inst|REGS[6][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[7][12] ; CPU:inst|REGS[7][12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[5][12] ; CPU:inst|REGS[5][12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[6][12] ; CPU:inst|REGS[6][12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[3][22] ; CPU:inst|REGS[3][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[0][22] ; CPU:inst|REGS[0][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[1][22] ; CPU:inst|REGS[1][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[5][22] ; CPU:inst|REGS[5][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[4][22] ; CPU:inst|REGS[4][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[6][22] ; CPU:inst|REGS[6][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[7][22] ; CPU:inst|REGS[7][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[2][11] ; CPU:inst|REGS[2][11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[6][17] ; CPU:inst|REGS[6][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[4][17] ; CPU:inst|REGS[4][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[3][17] ; CPU:inst|REGS[3][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[5][19] ; CPU:inst|REGS[5][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[4][19] ; CPU:inst|REGS[4][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[6][19] ; CPU:inst|REGS[6][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[7][19] ; CPU:inst|REGS[7][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[3][19] ; CPU:inst|REGS[3][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[1][19] ; CPU:inst|REGS[1][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[7][20] ; CPU:inst|REGS[7][20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[2][20] ; CPU:inst|REGS[2][20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[6][21] ; CPU:inst|REGS[6][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[7][21] ; CPU:inst|REGS[7][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[5][21] ; CPU:inst|REGS[5][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[0][21] ; CPU:inst|REGS[0][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[3][21] ; CPU:inst|REGS[3][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[4][21] ; CPU:inst|REGS[4][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[4][2]  ; CPU:inst|REGS[4][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[7][2]  ; CPU:inst|REGS[7][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[5][2]  ; CPU:inst|REGS[5][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[2][2]  ; CPU:inst|REGS[2][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[3][2]  ; CPU:inst|REGS[3][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[1][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[5][9]  ; CPU:inst|REGS[5][9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[3][10] ; CPU:inst|REGS[3][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[1][25] ; CPU:inst|REGS[1][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[4][26] ; CPU:inst|REGS[4][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[6][26] ; CPU:inst|REGS[6][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[5][26] ; CPU:inst|REGS[5][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[7][26] ; CPU:inst|REGS[7][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[3][16] ; CPU:inst|REGS[3][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[2][16] ; CPU:inst|REGS[2][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[2][22] ; CPU:inst|REGS[2][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[1][16] ; CPU:inst|REGS[1][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[5][17] ; CPU:inst|REGS[5][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[1][28] ; CPU:inst|REGS[1][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[2][28] ; CPU:inst|REGS[2][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[3][28] ; CPU:inst|REGS[3][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[0][28] ; CPU:inst|REGS[0][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[0][7]  ; CPU:inst|REGS[0][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[1][7]  ; CPU:inst|REGS[1][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[6][7]  ; CPU:inst|REGS[6][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; CPU:inst|REGS[7][7]  ; CPU:inst|REGS[7][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.577      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                              ;
+--------+--------------+----------------+------------+----------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------+----------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[26]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[27]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[28]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[29]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[30]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[31]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[26]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[27]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[28]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[29]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[30]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[31]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[1][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[1][11] ;
+--------+--------------+----------------+------------+----------+------------+----------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_00   ; CLOCK_50   ; 1.837 ; 2.234 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 5.109 ; 5.777 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.109 ; 5.777 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 3.707 ; 4.298 ; Fall       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.707 ; 4.298 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; GPIO_00   ; CLOCK_50   ; -1.454 ; -1.833 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -1.128 ; -1.594 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.128 ; -1.594 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -3.310 ; -3.903 ; Fall       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -3.310 ; -3.903 ; Fall       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_01   ; CLOCK_50   ; 3.748 ; 3.939 ; Rise       ; CLOCK_50        ;
; GPIO_02   ; CLOCK_50   ; 4.815 ; 4.743 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 4.972 ; 4.815 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 4.972 ; 4.815 ; Rise       ; CLOCK_50        ;
; GPIO_01   ; CLOCK_50   ; 3.748 ; 3.939 ; Fall       ; CLOCK_50        ;
; HEX0[*]   ; CLOCK_50   ; 7.589 ; 7.505 ; Fall       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.415 ; 7.274 ; Fall       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.389 ; 7.331 ; Fall       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.487 ; 7.415 ; Fall       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.498 ; 7.427 ; Fall       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.589 ; 7.362 ; Fall       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.477 ; 7.383 ; Fall       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.429 ; 7.505 ; Fall       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.690 ; 7.507 ; Fall       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.201 ; 7.090 ; Fall       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.158 ; 7.129 ; Fall       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.243 ; 7.055 ; Fall       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.199 ; 7.083 ; Fall       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.216 ; 7.139 ; Fall       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.690 ; 7.469 ; Fall       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 7.358 ; 7.507 ; Fall       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.855 ; 8.032 ; Fall       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.828 ; 7.586 ; Fall       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.637 ; 7.502 ; Fall       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.694 ; 7.621 ; Fall       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.662 ; 7.484 ; Fall       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.664 ; 7.395 ; Fall       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.630 ; 7.510 ; Fall       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.855 ; 8.032 ; Fall       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 8.201 ; 8.151 ; Fall       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.931 ; 7.792 ; Fall       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 8.056 ; 7.928 ; Fall       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.916 ; 7.669 ; Fall       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.952 ; 7.813 ; Fall       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 8.162 ; 8.128 ; Fall       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 8.201 ; 8.125 ; Fall       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 8.002 ; 8.151 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_01   ; CLOCK_50   ; 3.712 ; 3.903 ; Rise       ; CLOCK_50        ;
; GPIO_02   ; CLOCK_50   ; 4.721 ; 4.649 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 4.879 ; 4.722 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 4.879 ; 4.722 ; Rise       ; CLOCK_50        ;
; GPIO_01   ; CLOCK_50   ; 3.712 ; 3.903 ; Fall       ; CLOCK_50        ;
; HEX0[*]   ; CLOCK_50   ; 6.763 ; 6.619 ; Fall       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 6.779 ; 6.619 ; Fall       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 6.780 ; 6.775 ; Fall       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 6.876 ; 6.744 ; Fall       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 6.853 ; 6.740 ; Fall       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 6.919 ; 6.783 ; Fall       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 6.851 ; 6.721 ; Fall       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 6.763 ; 6.897 ; Fall       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 6.593 ; 6.455 ; Fall       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.596 ; 6.463 ; Fall       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.612 ; 6.477 ; Fall       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.596 ; 6.461 ; Fall       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.593 ; 6.455 ; Fall       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.718 ; 6.504 ; Fall       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.028 ; 6.889 ; Fall       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.717 ; 6.868 ; Fall       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 6.957 ; 6.807 ; Fall       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.127 ; 6.972 ; Fall       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.957 ; 6.807 ; Fall       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.118 ; 6.949 ; Fall       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.963 ; 6.812 ; Fall       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.968 ; 6.889 ; Fall       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.990 ; 6.941 ; Fall       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.163 ; 7.333 ; Fall       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 6.999 ; 6.872 ; Fall       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.999 ; 6.872 ; Fall       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.130 ; 6.982 ; Fall       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.017 ; 6.888 ; Fall       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.014 ; 6.887 ; Fall       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.470 ; 7.196 ; Fall       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.359 ; 7.195 ; Fall       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.114 ; 7.226 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 117.95 MHz ; 117.95 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -6.489 ; -2335.489      ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.298 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -516.000                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                     ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -6.489 ; CPU:inst|IR[21]      ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 7.428      ;
; -6.466 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 7.385      ;
; -6.465 ; CPU:inst|IR[22]      ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 7.403      ;
; -6.407 ; CPU:inst|IR[17]      ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 7.673      ;
; -6.392 ; CPU:inst|IR[16]      ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.278      ; 7.665      ;
; -6.372 ; CPU:inst|IR[16]      ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 7.293      ;
; -6.360 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 6.986      ;
; -6.358 ; CPU:inst|IR[21]      ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.269      ; 7.622      ;
; -6.355 ; CPU:inst|IR[17]      ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 7.295      ;
; -6.354 ; CPU:inst|IR[21]      ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.269      ; 7.618      ;
; -6.354 ; CPU:inst|IR[21]      ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.269      ; 7.618      ;
; -6.354 ; CPU:inst|REGS[0][4]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 7.273      ;
; -6.353 ; CPU:inst|IR[21]      ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 7.292      ;
; -6.351 ; CPU:inst|IR[21]      ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.274      ; 7.620      ;
; -6.351 ; CPU:inst|IR[21]      ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.274      ; 7.620      ;
; -6.350 ; CPU:inst|IR[21]      ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.274      ; 7.619      ;
; -6.343 ; CPU:inst|REGS[4][3]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.412     ; 6.926      ;
; -6.334 ; CPU:inst|IR[22]      ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 7.597      ;
; -6.330 ; CPU:inst|IR[21]      ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 7.269      ;
; -6.330 ; CPU:inst|IR[22]      ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 7.593      ;
; -6.330 ; CPU:inst|IR[22]      ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.268      ; 7.593      ;
; -6.330 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 7.249      ;
; -6.329 ; CPU:inst|IR[22]      ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 7.267      ;
; -6.328 ; CPU:inst|REGS[1][7]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 7.279      ;
; -6.327 ; CPU:inst|IR[22]      ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.273      ; 7.595      ;
; -6.327 ; CPU:inst|IR[22]      ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.273      ; 7.595      ;
; -6.326 ; CPU:inst|IR[22]      ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.273      ; 7.594      ;
; -6.325 ; CPU:inst|IR[21]      ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 7.264      ;
; -6.324 ; CPU:inst|REGS[6][3]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.412     ; 6.907      ;
; -6.323 ; CPU:inst|IR[21]      ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 7.262      ;
; -6.323 ; CPU:inst|IR[22]      ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.269      ; 7.587      ;
; -6.319 ; CPU:inst|IR[16]      ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 7.240      ;
; -6.317 ; CPU:inst|REGS[6][2]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 6.943      ;
; -6.317 ; CPU:inst|REGS[1][4]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 7.236      ;
; -6.315 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 6.927      ;
; -6.314 ; CPU:inst|IR[16]      ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 7.235      ;
; -6.312 ; CPU:inst|IR[16]      ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 7.233      ;
; -6.312 ; CPU:inst|REGS[4][6]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 6.924      ;
; -6.309 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.275      ; 7.579      ;
; -6.307 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 7.226      ;
; -6.306 ; CPU:inst|IR[22]      ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 7.244      ;
; -6.306 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 7.257      ;
; -6.305 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.275      ; 7.575      ;
; -6.305 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.275      ; 7.575      ;
; -6.303 ; CPU:inst|REGS[4][6]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 7.254      ;
; -6.302 ; CPU:inst|IR[17]      ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 7.242      ;
; -6.302 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 7.577      ;
; -6.302 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 7.577      ;
; -6.302 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 7.221      ;
; -6.301 ; CPU:inst|IR[22]      ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 7.239      ;
; -6.301 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.280      ; 7.576      ;
; -6.300 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 7.219      ;
; -6.299 ; CPU:inst|IR[22]      ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 7.237      ;
; -6.297 ; CPU:inst|IR[17]      ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 7.237      ;
; -6.296 ; CPU:inst|IR[21]      ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.270      ; 7.561      ;
; -6.295 ; CPU:inst|IR[17]      ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 7.235      ;
; -6.286 ; CPU:inst|REGS[0][6]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 7.237      ;
; -6.280 ; CPU:inst|REGS[6][7]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 6.892      ;
; -6.273 ; CPU:inst|REGS[4][2]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 6.899      ;
; -6.269 ; CPU:inst|IR[21]      ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.249      ; 7.513      ;
; -6.267 ; CPU:inst|IR[17]      ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 7.533      ;
; -6.264 ; CPU:inst|IR[17]      ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.271      ; 7.530      ;
; -6.263 ; CPU:inst|REGS[1][0]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 7.521      ;
; -6.262 ; CPU:inst|REGS[6][4]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 7.181      ;
; -6.262 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 6.874      ;
; -6.259 ; CPU:inst|REGS[4][6]  ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 6.871      ;
; -6.257 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 6.869      ;
; -6.255 ; CPU:inst|REGS[4][1]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 7.174      ;
; -6.255 ; CPU:inst|REGS[6][6]  ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 6.867      ;
; -6.254 ; CPU:inst|REGS[0][6]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 6.866      ;
; -6.254 ; CPU:inst|REGS[4][6]  ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 6.866      ;
; -6.252 ; CPU:inst|IR[16]      ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.278      ; 7.525      ;
; -6.252 ; CPU:inst|REGS[4][6]  ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 6.864      ;
; -6.249 ; CPU:inst|IR[16]      ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.278      ; 7.522      ;
; -6.247 ; CPU:inst|REGS[1][21] ; CPU:inst|PC[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 7.152      ;
; -6.246 ; CPU:inst|REGS[6][7]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 7.197      ;
; -6.245 ; CPU:inst|REGS[5][2]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 6.866      ;
; -6.245 ; CPU:inst|REGS[1][10] ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 6.854      ;
; -6.245 ; CPU:inst|IR[17]      ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.250      ; 7.490      ;
; -6.244 ; CPU:inst|REGS[1][21] ; CPU:inst|PC[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 7.149      ;
; -6.242 ; CPU:inst|REGS[1][21] ; CPU:inst|PC[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 7.147      ;
; -6.242 ; CPU:inst|REGS[1][21] ; CPU:inst|PC[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 7.147      ;
; -6.240 ; CPU:inst|IR[21]      ; CPU:inst|REGS[5][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.219      ; 7.454      ;
; -6.239 ; CPU:inst|IR[21]      ; CPU:inst|REGS[6][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.219      ; 7.453      ;
; -6.236 ; CPU:inst|IR[16]      ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 7.157      ;
; -6.236 ; CPU:inst|REGS[1][6]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 7.187      ;
; -6.235 ; CPU:inst|REGS[1][0]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.089     ; 7.141      ;
; -6.229 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 7.180      ;
; -6.229 ; CPU:inst|REGS[4][4]  ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.276      ; 7.500      ;
; -6.228 ; CPU:inst|REGS[0][2]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 7.155      ;
; -6.228 ; CPU:inst|REGS[0][3]  ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.412     ; 6.811      ;
; -6.225 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 7.176      ;
; -6.225 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 7.176      ;
; -6.224 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 6.850      ;
; -6.224 ; CPU:inst|IR[22]      ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.248      ; 7.467      ;
; -6.222 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 7.178      ;
; -6.222 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 7.178      ;
; -6.221 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 7.177      ;
; -6.221 ; CPU:inst|REGS[0][24] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 7.171      ;
; -6.219 ; CPU:inst|IR[17]      ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 7.159      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                     ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; CPU:inst|REGS[4][25] ; CPU:inst|REGS[4][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; CPU:inst|REGS[6][25] ; CPU:inst|REGS[6][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; CPU:inst|REGS[6][16] ; CPU:inst|REGS[6][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; CPU:inst|REGS[6][30] ; CPU:inst|REGS[6][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; CPU:inst|REGS[4][30] ; CPU:inst|REGS[4][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[6][17] ; CPU:inst|REGS[6][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[4][17] ; CPU:inst|REGS[4][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[5][17] ; CPU:inst|REGS[5][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[1][23] ; CPU:inst|REGS[1][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[6][23] ; CPU:inst|REGS[6][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[4][23] ; CPU:inst|REGS[4][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[5][23] ; CPU:inst|REGS[5][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[3][15] ; CPU:inst|REGS[3][15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[5][15] ; CPU:inst|REGS[5][15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[0][23] ; CPU:inst|REGS[0][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[0][3]  ; CPU:inst|REGS[0][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[6][3]  ; CPU:inst|REGS[6][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[4][3]  ; CPU:inst|REGS[4][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[1][3]  ; CPU:inst|REGS[1][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[4][24] ; CPU:inst|REGS[4][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[6][24] ; CPU:inst|REGS[6][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[7][24] ; CPU:inst|REGS[7][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[3][25] ; CPU:inst|REGS[3][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[2][25] ; CPU:inst|REGS[2][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[0][25] ; CPU:inst|REGS[0][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[5][25] ; CPU:inst|REGS[5][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[0][26] ; CPU:inst|REGS[0][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[2][27] ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[0][27] ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[7][27] ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[1][29] ; CPU:inst|REGS[1][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[3][29] ; CPU:inst|REGS[3][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[7][29] ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[4][29] ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[6][29] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[5][30] ; CPU:inst|REGS[5][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[1][30] ; CPU:inst|REGS[1][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[3][30] ; CPU:inst|REGS[3][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[2][31] ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[7][31] ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CPU:inst|REGS[0][31] ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[6][2]  ; CPU:inst|REGS[6][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[7][12] ; CPU:inst|REGS[7][12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[5][12] ; CPU:inst|REGS[5][12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[6][12] ; CPU:inst|REGS[6][12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[3][22] ; CPU:inst|REGS[3][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[0][22] ; CPU:inst|REGS[0][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[1][22] ; CPU:inst|REGS[1][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[5][22] ; CPU:inst|REGS[5][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[4][22] ; CPU:inst|REGS[4][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[6][22] ; CPU:inst|REGS[6][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[7][22] ; CPU:inst|REGS[7][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[2][11] ; CPU:inst|REGS[2][11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[3][17] ; CPU:inst|REGS[3][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[5][19] ; CPU:inst|REGS[5][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[4][19] ; CPU:inst|REGS[4][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[6][19] ; CPU:inst|REGS[6][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[7][19] ; CPU:inst|REGS[7][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[3][19] ; CPU:inst|REGS[3][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[1][19] ; CPU:inst|REGS[1][19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[7][20] ; CPU:inst|REGS[7][20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[2][20] ; CPU:inst|REGS[2][20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[6][21] ; CPU:inst|REGS[6][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[7][21] ; CPU:inst|REGS[7][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[5][21] ; CPU:inst|REGS[5][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[0][21] ; CPU:inst|REGS[0][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[3][21] ; CPU:inst|REGS[3][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[4][21] ; CPU:inst|REGS[4][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[4][2]  ; CPU:inst|REGS[4][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[7][2]  ; CPU:inst|REGS[7][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[5][2]  ; CPU:inst|REGS[5][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[2][2]  ; CPU:inst|REGS[2][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[3][2]  ; CPU:inst|REGS[3][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[1][2]  ; CPU:inst|REGS[1][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[1][10] ; CPU:inst|REGS[1][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[2][10] ; CPU:inst|REGS[2][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[6][10] ; CPU:inst|REGS[6][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[4][10] ; CPU:inst|REGS[4][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[7][10] ; CPU:inst|REGS[7][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[5][10] ; CPU:inst|REGS[5][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[1][25] ; CPU:inst|REGS[1][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[4][26] ; CPU:inst|REGS[4][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[6][26] ; CPU:inst|REGS[6][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[5][26] ; CPU:inst|REGS[5][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[7][26] ; CPU:inst|REGS[7][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[3][16] ; CPU:inst|REGS[3][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[2][16] ; CPU:inst|REGS[2][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[2][22] ; CPU:inst|REGS[2][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[1][16] ; CPU:inst|REGS[1][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[1][28] ; CPU:inst|REGS[1][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[2][28] ; CPU:inst|REGS[2][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[3][28] ; CPU:inst|REGS[3][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[0][28] ; CPU:inst|REGS[0][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[0][7]  ; CPU:inst|REGS[0][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[1][7]  ; CPU:inst|REGS[1][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[6][7]  ; CPU:inst|REGS[6][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[7][7]  ; CPU:inst|REGS[7][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[3][23] ; CPU:inst|REGS[3][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[6][18] ; CPU:inst|REGS[6][18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; CPU:inst|REGS[4][18] ; CPU:inst|REGS[4][18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.511      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                               ;
+--------+--------------+----------------+------------+----------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------+----------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[26]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[27]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[28]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[29]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[30]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[31]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[26]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[27]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[28]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[29]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[30]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[31]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[1][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[1][11] ;
+--------+--------------+----------------+------------+----------+------------+----------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_00   ; CLOCK_50   ; 1.578 ; 1.904 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 4.615 ; 5.091 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 4.615 ; 5.091 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 3.283 ; 3.734 ; Fall       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.283 ; 3.734 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; GPIO_00   ; CLOCK_50   ; -1.240 ; -1.554 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -0.933 ; -1.329 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -0.933 ; -1.329 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -2.910 ; -3.392 ; Fall       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.910 ; -3.392 ; Fall       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_01   ; CLOCK_50   ; 3.649 ; 3.870 ; Rise       ; CLOCK_50        ;
; GPIO_02   ; CLOCK_50   ; 4.591 ; 4.525 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 4.751 ; 4.600 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 4.751 ; 4.600 ; Rise       ; CLOCK_50        ;
; GPIO_01   ; CLOCK_50   ; 3.649 ; 3.870 ; Fall       ; CLOCK_50        ;
; HEX0[*]   ; CLOCK_50   ; 7.118 ; 7.039 ; Fall       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 6.959 ; 6.790 ; Fall       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 6.941 ; 6.839 ; Fall       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.015 ; 6.949 ; Fall       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.032 ; 6.915 ; Fall       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.118 ; 6.913 ; Fall       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.012 ; 6.894 ; Fall       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 6.962 ; 7.039 ; Fall       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.180 ; 7.015 ; Fall       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.729 ; 6.608 ; Fall       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.689 ; 6.647 ; Fall       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.766 ; 6.583 ; Fall       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.727 ; 6.606 ; Fall       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.750 ; 6.663 ; Fall       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.180 ; 6.942 ; Fall       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.851 ; 7.015 ; Fall       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.301 ; 7.496 ; Fall       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.301 ; 7.087 ; Fall       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.127 ; 6.972 ; Fall       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.179 ; 7.076 ; Fall       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.148 ; 6.954 ; Fall       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.148 ; 6.952 ; Fall       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.122 ; 6.984 ; Fall       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.289 ; 7.496 ; Fall       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.676 ; 7.619 ; Fall       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.409 ; 7.239 ; Fall       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.522 ; 7.349 ; Fall       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.397 ; 7.175 ; Fall       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.423 ; 7.251 ; Fall       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.676 ; 7.556 ; Fall       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.673 ; 7.556 ; Fall       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.433 ; 7.619 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_01   ; CLOCK_50   ; 3.616 ; 3.836 ; Rise       ; CLOCK_50        ;
; GPIO_02   ; CLOCK_50   ; 4.505 ; 4.439 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 4.667 ; 4.516 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 4.667 ; 4.516 ; Rise       ; CLOCK_50        ;
; GPIO_01   ; CLOCK_50   ; 3.616 ; 3.836 ; Fall       ; CLOCK_50        ;
; HEX0[*]   ; CLOCK_50   ; 6.408 ; 6.246 ; Fall       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 6.433 ; 6.246 ; Fall       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 6.437 ; 6.330 ; Fall       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 6.520 ; 6.389 ; Fall       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 6.496 ; 6.343 ; Fall       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 6.558 ; 6.419 ; Fall       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 6.496 ; 6.346 ; Fall       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 6.408 ; 6.537 ; Fall       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 6.246 ; 6.103 ; Fall       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.247 ; 6.106 ; Fall       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.261 ; 6.123 ; Fall       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.251 ; 6.114 ; Fall       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.246 ; 6.103 ; Fall       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.344 ; 6.154 ; Fall       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 6.650 ; 6.480 ; Fall       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.339 ; 6.503 ; Fall       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 6.584 ; 6.416 ; Fall       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.742 ; 6.561 ; Fall       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.584 ; 6.416 ; Fall       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 6.718 ; 6.541 ; Fall       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.592 ; 6.420 ; Fall       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.594 ; 6.491 ; Fall       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.616 ; 6.518 ; Fall       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 6.733 ; 6.935 ; Fall       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 6.639 ; 6.479 ; Fall       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.639 ; 6.479 ; Fall       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 6.761 ; 6.571 ; Fall       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 6.654 ; 6.490 ; Fall       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 6.653 ; 6.491 ; Fall       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.017 ; 6.785 ; Fall       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 6.971 ; 6.784 ; Fall       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 6.701 ; 6.851 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -3.932 ; -1330.079      ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.179 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -675.117                     ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                    ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.932 ; CPU:inst|IR[17]     ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 5.070      ;
; -3.882 ; CPU:inst|IR[22]     ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 5.019      ;
; -3.873 ; CPU:inst|IR[16]     ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 5.020      ;
; -3.850 ; CPU:inst|IR[21]     ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.800      ;
; -3.850 ; CPU:inst|IR[17]     ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 4.988      ;
; -3.847 ; CPU:inst|IR[17]     ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 4.985      ;
; -3.843 ; CPU:inst|REGS[1][7] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 4.792      ;
; -3.842 ; CPU:inst|IR[22]     ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.792      ;
; -3.836 ; CPU:inst|IR[21]     ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 4.973      ;
; -3.805 ; CPU:inst|IR[21]     ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 4.946      ;
; -3.804 ; CPU:inst|IR[21]     ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 4.945      ;
; -3.803 ; CPU:inst|IR[21]     ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 4.944      ;
; -3.800 ; CPU:inst|IR[22]     ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 4.937      ;
; -3.797 ; CPU:inst|IR[22]     ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 4.934      ;
; -3.797 ; CPU:inst|IR[22]     ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 4.938      ;
; -3.796 ; CPU:inst|IR[22]     ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 4.937      ;
; -3.795 ; CPU:inst|IR[17]     ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 4.746      ;
; -3.795 ; CPU:inst|IR[22]     ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 4.936      ;
; -3.795 ; CPU:inst|IR[16]     ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 4.735      ;
; -3.793 ; CPU:inst|IR[21]     ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 4.929      ;
; -3.791 ; CPU:inst|IR[16]     ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 4.938      ;
; -3.790 ; CPU:inst|IR[21]     ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 4.926      ;
; -3.790 ; CPU:inst|REGS[6][7] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 4.739      ;
; -3.789 ; CPU:inst|IR[17]     ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 4.921      ;
; -3.788 ; CPU:inst|IR[21]     ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 4.924      ;
; -3.788 ; CPU:inst|IR[16]     ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 4.935      ;
; -3.785 ; CPU:inst|IR[22]     ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 4.921      ;
; -3.782 ; CPU:inst|IR[22]     ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 4.918      ;
; -3.780 ; CPU:inst|IR[22]     ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 4.916      ;
; -3.778 ; CPU:inst|IR[17]     ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 4.729      ;
; -3.778 ; CPU:inst|IR[23]     ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 4.925      ;
; -3.778 ; CPU:inst|IR[16]     ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 4.718      ;
; -3.776 ; CPU:inst|IR[17]     ; CPU:inst|REGS[3][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 4.914      ;
; -3.772 ; CPU:inst|IR[17]     ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 4.723      ;
; -3.772 ; CPU:inst|IR[17]     ; CPU:inst|REGS[1][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 4.910      ;
; -3.772 ; CPU:inst|IR[16]     ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 4.712      ;
; -3.767 ; CPU:inst|IR[17]     ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 4.718      ;
; -3.767 ; CPU:inst|IR[16]     ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 4.707      ;
; -3.766 ; CPU:inst|IR[17]     ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 4.908      ;
; -3.765 ; CPU:inst|IR[17]     ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 4.907      ;
; -3.764 ; CPU:inst|IR[17]     ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 4.906      ;
; -3.763 ; CPU:inst|IR[21]     ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.713      ;
; -3.761 ; CPU:inst|REGS[1][7] ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 4.710      ;
; -3.761 ; CPU:inst|IR[16]     ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 4.902      ;
; -3.758 ; CPU:inst|REGS[1][7] ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 4.707      ;
; -3.756 ; CPU:inst|IR[21]     ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.144      ; 4.887      ;
; -3.755 ; CPU:inst|IR[22]     ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.705      ;
; -3.755 ; CPU:inst|REGS[6][1] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 4.898      ;
; -3.755 ; CPU:inst|REGS[4][4] ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.691      ;
; -3.754 ; CPU:inst|IR[21]     ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 4.891      ;
; -3.751 ; CPU:inst|IR[21]     ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 4.888      ;
; -3.750 ; CPU:inst|IR[21]     ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.700      ;
; -3.748 ; CPU:inst|IR[22]     ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.144      ; 4.879      ;
; -3.745 ; CPU:inst|IR[17]     ; CPU:inst|REGS[4][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 4.886      ;
; -3.744 ; CPU:inst|IR[21]     ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.694      ;
; -3.744 ; CPU:inst|REGS[0][7] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 4.693      ;
; -3.744 ; CPU:inst|REGS[4][3] ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.254     ; 4.477      ;
; -3.742 ; CPU:inst|IR[22]     ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.692      ;
; -3.740 ; CPU:inst|IR[17]     ; CPU:inst|REGS[2][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 4.693      ;
; -3.740 ; CPU:inst|REGS[4][7] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.141      ; 4.868      ;
; -3.739 ; CPU:inst|IR[21]     ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.689      ;
; -3.736 ; CPU:inst|IR[22]     ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.686      ;
; -3.736 ; CPU:inst|IR[17]     ; CPU:inst|REGS[2][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 4.868      ;
; -3.736 ; CPU:inst|REGS[4][1] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 4.879      ;
; -3.734 ; CPU:inst|REGS[6][6] ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 4.484      ;
; -3.732 ; CPU:inst|IR[17]     ; CPU:inst|REGS[7][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 4.864      ;
; -3.731 ; CPU:inst|IR[22]     ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.681      ;
; -3.731 ; CPU:inst|REGS[6][3] ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.254     ; 4.464      ;
; -3.730 ; CPU:inst|REGS[4][6] ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 4.480      ;
; -3.728 ; CPU:inst|REGS[6][6] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 4.675      ;
; -3.726 ; CPU:inst|IR[22]     ; CPU:inst|REGS[3][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 4.863      ;
; -3.724 ; CPU:inst|REGS[4][6] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 4.671      ;
; -3.722 ; CPU:inst|IR[17]     ; CPU:inst|REGS[2][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 4.859      ;
; -3.722 ; CPU:inst|IR[22]     ; CPU:inst|REGS[1][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 4.859      ;
; -3.719 ; CPU:inst|IR[17]     ; CPU:inst|REGS[0][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 4.856      ;
; -3.717 ; CPU:inst|IR[17]     ; CPU:inst|REGS[7][31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 4.854      ;
; -3.717 ; CPU:inst|IR[16]     ; CPU:inst|REGS[3][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 4.864      ;
; -3.717 ; CPU:inst|IR[16]     ; CPU:inst|REGS[4][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.163      ; 4.867      ;
; -3.717 ; CPU:inst|REGS[4][1] ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.653      ;
; -3.717 ; CPU:inst|REGS[6][6] ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 4.467      ;
; -3.715 ; CPU:inst|REGS[1][0] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.146      ; 4.848      ;
; -3.713 ; CPU:inst|IR[16]     ; CPU:inst|REGS[1][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.160      ; 4.860      ;
; -3.713 ; CPU:inst|REGS[4][6] ; CPU:inst|REGS[0][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 4.463      ;
; -3.712 ; CPU:inst|IR[21]     ; CPU:inst|REGS[4][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 4.852      ;
; -3.711 ; CPU:inst|REGS[6][6] ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 4.461      ;
; -3.711 ; CPU:inst|REGS[0][6] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 4.658      ;
; -3.710 ; CPU:inst|REGS[4][3] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 4.650      ;
; -3.710 ; CPU:inst|REGS[6][6] ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 4.651      ;
; -3.708 ; CPU:inst|IR[17]     ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 4.659      ;
; -3.708 ; CPU:inst|REGS[6][7] ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 4.657      ;
; -3.708 ; CPU:inst|IR[16]     ; CPU:inst|REGS[2][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 4.849      ;
; -3.708 ; CPU:inst|IR[16]     ; CPU:inst|REGS[0][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 4.648      ;
; -3.707 ; CPU:inst|IR[16]     ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.164      ; 4.858      ;
; -3.707 ; CPU:inst|REGS[4][6] ; CPU:inst|REGS[7][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 4.457      ;
; -3.706 ; CPU:inst|REGS[6][7] ; CPU:inst|REGS[2][19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 4.458      ;
; -3.706 ; CPU:inst|IR[16]     ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.164      ; 4.857      ;
; -3.706 ; CPU:inst|REGS[6][6] ; CPU:inst|REGS[2][17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 4.456      ;
; -3.706 ; CPU:inst|REGS[4][6] ; CPU:inst|REGS[0][30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 4.647      ;
; -3.705 ; CPU:inst|REGS[6][7] ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 4.654      ;
; -3.705 ; CPU:inst|IR[16]     ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.164      ; 4.856      ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                     ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; CPU:inst|REGS[6][23] ; CPU:inst|REGS[6][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; CPU:inst|REGS[4][23] ; CPU:inst|REGS[4][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; CPU:inst|REGS[4][24] ; CPU:inst|REGS[4][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; CPU:inst|REGS[7][24] ; CPU:inst|REGS[7][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; CPU:inst|REGS[4][25] ; CPU:inst|REGS[4][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; CPU:inst|REGS[6][25] ; CPU:inst|REGS[6][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; CPU:inst|REGS[6][16] ; CPU:inst|REGS[6][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; CPU:inst|REGS[6][30] ; CPU:inst|REGS[6][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; CPU:inst|REGS[4][30] ; CPU:inst|REGS[4][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][12] ; CPU:inst|REGS[7][12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][12] ; CPU:inst|REGS[5][12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][12] ; CPU:inst|REGS[6][12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][22] ; CPU:inst|REGS[5][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[4][22] ; CPU:inst|REGS[4][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][22] ; CPU:inst|REGS[6][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][22] ; CPU:inst|REGS[7][22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[2][11] ; CPU:inst|REGS[2][11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][17] ; CPU:inst|REGS[6][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[4][17] ; CPU:inst|REGS[4][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][21] ; CPU:inst|REGS[6][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][21] ; CPU:inst|REGS[7][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][21] ; CPU:inst|REGS[5][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[4][21] ; CPU:inst|REGS[4][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][2]  ; CPU:inst|REGS[5][2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][9]  ; CPU:inst|REGS[5][9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][10] ; CPU:inst|REGS[1][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[2][10] ; CPU:inst|REGS[2][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][10] ; CPU:inst|REGS[6][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[4][10] ; CPU:inst|REGS[4][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][10] ; CPU:inst|REGS[7][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][10] ; CPU:inst|REGS[5][10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][25] ; CPU:inst|REGS[1][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[4][26] ; CPU:inst|REGS[4][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][26] ; CPU:inst|REGS[6][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][26] ; CPU:inst|REGS[5][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][26] ; CPU:inst|REGS[7][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[3][16] ; CPU:inst|REGS[3][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[2][16] ; CPU:inst|REGS[2][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][16] ; CPU:inst|REGS[1][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][17] ; CPU:inst|REGS[5][17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][28] ; CPU:inst|REGS[1][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[2][28] ; CPU:inst|REGS[2][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[0][28] ; CPU:inst|REGS[0][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[0][7]  ; CPU:inst|REGS[0][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][7]  ; CPU:inst|REGS[1][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][7]  ; CPU:inst|REGS[6][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][7]  ; CPU:inst|REGS[7][7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][23] ; CPU:inst|REGS[1][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[3][23] ; CPU:inst|REGS[3][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][23] ; CPU:inst|REGS[5][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[3][15] ; CPU:inst|REGS[3][15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][15] ; CPU:inst|REGS[5][15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][18] ; CPU:inst|REGS[6][18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[4][18] ; CPU:inst|REGS[4][18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][18] ; CPU:inst|REGS[5][18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[3][18] ; CPU:inst|REGS[3][18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[0][20] ; CPU:inst|REGS[0][20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][21] ; CPU:inst|REGS[1][21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[0][23] ; CPU:inst|REGS[0][23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[0][3]  ; CPU:inst|REGS[0][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][3]  ; CPU:inst|REGS[6][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[4][3]  ; CPU:inst|REGS[4][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][3]  ; CPU:inst|REGS[1][3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[3][4]  ; CPU:inst|REGS[3][4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][24] ; CPU:inst|REGS[5][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][24] ; CPU:inst|REGS[6][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[3][24] ; CPU:inst|REGS[3][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[2][24] ; CPU:inst|REGS[2][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[0][24] ; CPU:inst|REGS[0][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][24] ; CPU:inst|REGS[1][24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[3][25] ; CPU:inst|REGS[3][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[2][25] ; CPU:inst|REGS[2][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[0][25] ; CPU:inst|REGS[0][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][25] ; CPU:inst|REGS[7][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][25] ; CPU:inst|REGS[5][25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[0][26] ; CPU:inst|REGS[0][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][26] ; CPU:inst|REGS[1][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[3][26] ; CPU:inst|REGS[3][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[2][26] ; CPU:inst|REGS[2][26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[2][27] ; CPU:inst|REGS[2][27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[0][27] ; CPU:inst|REGS[0][27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][27] ; CPU:inst|REGS[7][27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[4][16] ; CPU:inst|REGS[4][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][16] ; CPU:inst|REGS[7][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][16] ; CPU:inst|REGS[5][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[0][16] ; CPU:inst|REGS[0][16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[4][28] ; CPU:inst|REGS[4][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][28] ; CPU:inst|REGS[6][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][28] ; CPU:inst|REGS[5][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][28] ; CPU:inst|REGS[7][28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][29] ; CPU:inst|REGS[1][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[3][29] ; CPU:inst|REGS[3][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][29] ; CPU:inst|REGS[7][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[4][29] ; CPU:inst|REGS[4][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[6][29] ; CPU:inst|REGS[6][29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[5][30] ; CPU:inst|REGS[5][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[7][30] ; CPU:inst|REGS[7][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[1][30] ; CPU:inst|REGS[1][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[2][30] ; CPU:inst|REGS[2][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; CPU:inst|REGS[3][30] ; CPU:inst|REGS[3][30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                               ;
+--------+--------------+----------------+------------+----------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------+----------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[26]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[27]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[28]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[29]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[30]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[31]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|IR[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[26]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[27]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[28]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[29]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[30]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[31]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|PC[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[0][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[1][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; CPU:inst|REGS[1][11] ;
+--------+--------------+----------------+------------+----------+------------+----------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_00   ; CLOCK_50   ; 1.077 ; 1.697 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 2.907 ; 3.912 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.907 ; 3.912 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 1.635 ; 2.569 ; Fall       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 1.635 ; 2.569 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; GPIO_00   ; CLOCK_50   ; -0.865 ; -1.468 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -0.612 ; -1.339 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -0.612 ; -1.339 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -1.417 ; -2.322 ; Fall       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.417 ; -2.322 ; Fall       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_01   ; CLOCK_50   ; 2.242 ; 2.731 ; Rise       ; CLOCK_50        ;
; GPIO_02   ; CLOCK_50   ; 2.830 ; 2.809 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 3.007 ; 2.919 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 3.007 ; 2.919 ; Rise       ; CLOCK_50        ;
; GPIO_01   ; CLOCK_50   ; 2.242 ; 2.731 ; Fall       ; CLOCK_50        ;
; HEX0[*]   ; CLOCK_50   ; 4.986 ; 4.922 ; Fall       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.862 ; 4.828 ; Fall       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.866 ; 4.850 ; Fall       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.923 ; 4.910 ; Fall       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.933 ; 4.908 ; Fall       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.986 ; 4.826 ; Fall       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.912 ; 4.893 ; Fall       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.914 ; 4.922 ; Fall       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 5.014 ; 4.932 ; Fall       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.749 ; 4.703 ; Fall       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.728 ; 4.737 ; Fall       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.775 ; 4.692 ; Fall       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.749 ; 4.704 ; Fall       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.762 ; 4.744 ; Fall       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 5.014 ; 4.932 ; Fall       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.873 ; 4.921 ; Fall       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 5.164 ; 5.225 ; Fall       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 5.104 ; 5.015 ; Fall       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 5.014 ; 4.948 ; Fall       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 5.077 ; 5.021 ; Fall       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 5.018 ; 4.931 ; Fall       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 5.032 ; 4.801 ; Fall       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 5.023 ; 4.958 ; Fall       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 5.164 ; 5.225 ; Fall       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 5.326 ; 5.353 ; Fall       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 5.214 ; 5.154 ; Fall       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 5.247 ; 5.211 ; Fall       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 5.202 ; 5.070 ; Fall       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 5.221 ; 5.160 ; Fall       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 5.301 ; 5.353 ; Fall       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 5.326 ; 5.351 ; Fall       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 5.280 ; 5.334 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_01   ; CLOCK_50   ; 2.219 ; 2.711 ; Rise       ; CLOCK_50        ;
; GPIO_02   ; CLOCK_50   ; 2.773 ; 2.752 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 2.951 ; 2.863 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 2.951 ; 2.863 ; Rise       ; CLOCK_50        ;
; GPIO_01   ; CLOCK_50   ; 2.219 ; 2.711 ; Fall       ; CLOCK_50        ;
; HEX0[*]   ; CLOCK_50   ; 4.445 ; 4.407 ; Fall       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.445 ; 4.407 ; Fall       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.460 ; 4.508 ; Fall       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.517 ; 4.479 ; Fall       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.510 ; 4.471 ; Fall       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.542 ; 4.505 ; Fall       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.499 ; 4.469 ; Fall       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.486 ; 4.518 ; Fall       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.344 ; 4.295 ; Fall       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.344 ; 4.295 ; Fall       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.360 ; 4.315 ; Fall       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.347 ; 4.301 ; Fall       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.344 ; 4.296 ; Fall       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.429 ; 4.333 ; Fall       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.579 ; 4.549 ; Fall       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.460 ; 4.499 ; Fall       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.521 ; 4.453 ; Fall       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.615 ; 4.550 ; Fall       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.531 ; 4.463 ; Fall       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.604 ; 4.555 ; Fall       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.521 ; 4.453 ; Fall       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.543 ; 4.484 ; Fall       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.561 ; 4.518 ; Fall       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.678 ; 4.728 ; Fall       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.592 ; 4.549 ; Fall       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.592 ; 4.549 ; Fall       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.632 ; 4.595 ; Fall       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.599 ; 4.555 ; Fall       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.597 ; 4.554 ; Fall       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.893 ; 4.740 ; Fall       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.765 ; 4.739 ; Fall       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.689 ; 4.714 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.335    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -7.335    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2653.73  ; 0.0   ; 0.0      ; 0.0     ; -675.117            ;
;  CLOCK_50        ; -2653.730 ; 0.000 ; N/A      ; N/A     ; -675.117            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_00   ; CLOCK_50   ; 1.837 ; 2.234 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 5.109 ; 5.777 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.109 ; 5.777 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 3.707 ; 4.298 ; Fall       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.707 ; 4.298 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; GPIO_00   ; CLOCK_50   ; -0.865 ; -1.468 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -0.612 ; -1.329 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -0.612 ; -1.329 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -1.417 ; -2.322 ; Fall       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.417 ; -2.322 ; Fall       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_01   ; CLOCK_50   ; 3.748 ; 3.939 ; Rise       ; CLOCK_50        ;
; GPIO_02   ; CLOCK_50   ; 4.815 ; 4.743 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 4.972 ; 4.815 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 4.972 ; 4.815 ; Rise       ; CLOCK_50        ;
; GPIO_01   ; CLOCK_50   ; 3.748 ; 3.939 ; Fall       ; CLOCK_50        ;
; HEX0[*]   ; CLOCK_50   ; 7.589 ; 7.505 ; Fall       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.415 ; 7.274 ; Fall       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.389 ; 7.331 ; Fall       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.487 ; 7.415 ; Fall       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.498 ; 7.427 ; Fall       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.589 ; 7.362 ; Fall       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.477 ; 7.383 ; Fall       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.429 ; 7.505 ; Fall       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.690 ; 7.507 ; Fall       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.201 ; 7.090 ; Fall       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.158 ; 7.129 ; Fall       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.243 ; 7.055 ; Fall       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.199 ; 7.083 ; Fall       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.216 ; 7.139 ; Fall       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.690 ; 7.469 ; Fall       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 7.358 ; 7.507 ; Fall       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.855 ; 8.032 ; Fall       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.828 ; 7.586 ; Fall       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.637 ; 7.502 ; Fall       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.694 ; 7.621 ; Fall       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.662 ; 7.484 ; Fall       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.664 ; 7.395 ; Fall       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.630 ; 7.510 ; Fall       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.855 ; 8.032 ; Fall       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 8.201 ; 8.151 ; Fall       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.931 ; 7.792 ; Fall       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 8.056 ; 7.928 ; Fall       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.916 ; 7.669 ; Fall       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.952 ; 7.813 ; Fall       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 8.162 ; 8.128 ; Fall       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 8.201 ; 8.125 ; Fall       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 8.002 ; 8.151 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; GPIO_01   ; CLOCK_50   ; 2.219 ; 2.711 ; Rise       ; CLOCK_50        ;
; GPIO_02   ; CLOCK_50   ; 2.773 ; 2.752 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 2.951 ; 2.863 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 2.951 ; 2.863 ; Rise       ; CLOCK_50        ;
; GPIO_01   ; CLOCK_50   ; 2.219 ; 2.711 ; Fall       ; CLOCK_50        ;
; HEX0[*]   ; CLOCK_50   ; 4.445 ; 4.407 ; Fall       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.445 ; 4.407 ; Fall       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.460 ; 4.508 ; Fall       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.517 ; 4.479 ; Fall       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.510 ; 4.471 ; Fall       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.542 ; 4.505 ; Fall       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.499 ; 4.469 ; Fall       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.486 ; 4.518 ; Fall       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.344 ; 4.295 ; Fall       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.344 ; 4.295 ; Fall       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.360 ; 4.315 ; Fall       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.347 ; 4.301 ; Fall       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.344 ; 4.296 ; Fall       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.429 ; 4.333 ; Fall       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.579 ; 4.549 ; Fall       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.460 ; 4.499 ; Fall       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.521 ; 4.453 ; Fall       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.615 ; 4.550 ; Fall       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.531 ; 4.463 ; Fall       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.604 ; 4.555 ; Fall       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.521 ; 4.453 ; Fall       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.543 ; 4.484 ; Fall       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.561 ; 4.518 ; Fall       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.678 ; 4.728 ; Fall       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.592 ; 4.549 ; Fall       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.592 ; 4.549 ; Fall       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.632 ; 4.595 ; Fall       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.599 ; 4.555 ; Fall       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.597 ; 4.554 ; Fall       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.893 ; 4.740 ; Fall       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.765 ; 4.739 ; Fall       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.689 ; 4.714 ; Fall       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; GPIO_02       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_01       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO_00                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; GPIO_02       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_01       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; GPIO_02       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_01       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.0651 V           ; 0.234 V                              ; 0.087 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.0651 V          ; 0.234 V                             ; 0.087 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 498255   ; 388      ; 3004     ; 43       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 498255   ; 388      ; 3004     ; 43       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 497   ; 497  ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 115   ; 115  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Sep 10 11:32:42 2019
Info: Command: quartus_sta SoC -c SoC
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SoC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.335     -2653.730 CLOCK_50 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.343         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -516.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.489
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.489     -2335.489 CLOCK_50 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.298         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -516.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.932
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.932     -1330.079 CLOCK_50 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.179         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -675.117 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 342 megabytes
    Info: Processing ended: Tue Sep 10 11:32:46 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


