//ECNURVCORE
//Pipeline CPU

`include "define.v"

module ex_csr
(
	input						clk				,
	input						rst_n			,

	input	[`BUS_ADDR_MEM]		pc_i			,
	input	[`BUS_DATA_INSTR]	instr_i			,
	input	[`BUS_DATA_REG]		data_rs1_i		,
//	input	[`BUS_DATA_REG]		data_rs2_i		,
	input	[`BUS_ADDR_REG]		addr_reg_wr_i	,	

	input	[`BUS_ALU_OP]		csr_instr_i		,	//csrçš„æŒ‡ä»?(6æ¡ä¹‹ä¸?)
	input	[`BUS_CSR_IMM]		csr_addr_i		,	//ç´¢å¼•CSRå¯„å­˜å™¨çš„12ä½åœ°å?
	input	[`BUS_CSR_IMMEX]	csr_imm_i		,	//é›¶æ‰©å±•åçš„ç«‹å³æ•°

	input						i_ext_irq		,	//å¤–éƒ¨ä¸­æ–­è¯·æ±‚
    input						i_sft_irq		,	//è½¯ä»¶ä¸­æ–­è¯·æ±‚
    input						i_tmr_irq		,	//è®¡æ—¶å™¨ä¸­æ–­è¯·æ±?
    input  						i_irq_src		,	//ä¸­æ–­æº?
    input  						i_exp_src		,	//å¼‚å¸¸æº?

    output [`BUS_ADDR_MEM]		o_irq_pc		,	//ä¸­æ–­å…¥å£åœ°å€
    output [`BUS_ADDR_MEM]		o_mepc			,   //ä¸­æ–­è¿”å›åéœ€è¦æ‰§è¡Œçš„PC
    input  						i_mret_ena		,	//ä¸­æ–­è¿”å›ä½¿èƒ½
	
	output [`BUS_DATA_REG] 		o_wr_csr_nxt	,	//å†™å…¥CSRå¯„å­˜å™¨çš„å€?
    output 						o_rd_wen		,	//CSRå¯„å­˜å™¨è¯»ä½¿èƒ½ï¼Œç”¨äºå›å†?
    output [`BUS_ADDR_REG]		o_wb_rd_idx		,	//å›å†™ç´¢å¼•
    output [`BUS_DATA_REG]		o_wb_data		,	//å›å†™æ•°æ®

    output						o_meie			,	//å¤–éƒ¨ä¸­æ–­ä½¿èƒ½
    output						o_msie			,	//è½¯ä»¶ä¸­æ–­ä½¿èƒ½
    output						o_mtie			,	//è®¡æ—¶å™¨ä¸­æ–­ä½¿èƒ?
    output						o_glb_irq			//å…¨å±€ä¸­æ–­ä½¿èƒ½
);




endmodule