# Verilog_tool
辅助编写verilog的小工具,主要用来自动定义未定义的wire信号
