# Femto RISC-V 32

## ğŸ“– IntroducciÃ³n
<!-- Breve explicaciÃ³n del propÃ³sito del proyecto, motivaciÃ³n y objetivos -->
En el informe se presenta el diseÃ±o y anÃ¡lisis de un procesador basado en la arquitectura RISC-V, utilizando como modelo base la familia FemtoRV. El diseÃ±o modular y bien documentado del FemtoRV permite una visiÃ³n clara de las etapas involucradas en el procesamiento de instrucciones y la manipulaciÃ³n de datos, elementos esenciales para el desarrollo de procesadores modernos y eficientes.
El procesador FemtoRV se caracteriza por su simplicidad y eficiencia. En su variante mÃ¡s elemental, denominada FemtoRV-quark, implementa el conjunto de instrucciones RV32I utilizando Ãºnicamente 400 lÃ­neas de cÃ³digo Verilog, lo que facilita su estudio, despliegue y personalizaciÃ³n.

## ğŸ› ï¸ Herramientas y Prerrequisitos
<!-- Lista de herramientas necesarias: Verilog, Yosys, Verilator, ngspice, GTKWave, Tiny Tapeout, etc. -->

## âš™ï¸ Desarrollo
<!-- ExplicaciÃ³n del flujo de trabajo, organizaciÃ³n del cÃ³digo y metodologÃ­a -->

## ğŸ”© DescripciÃ³n de Hardware
<!-- Detalles del procesador Femto RISC-V 32: arquitectura, mÃ³dulos principales, puertos, etc. -->

## ğŸ§ª SÃ­ntesis, SimulaciÃ³n y VisualizaciÃ³n
<!-- CÃ³mo sintetizar el diseÃ±o con Yosys/ABC, simular con Verilator/ngspice y visualizar seÃ±ales en GTKWave -->

## ğŸ—ï¸ ImplementaciÃ³n
<!-- Proceso de integraciÃ³n del diseÃ±o en el flujo de Tiny Tapeout -->

## ğŸ–‡ï¸ DiseÃ±o en Tiny Tapeout
<!-- ExplicaciÃ³n del flujo especÃ­fico de Tiny Tapeout: constraints, integraciÃ³n, envÃ­o del diseÃ±o -->

## ğŸ“Œ Conclusiones
<!-- Reflexiones finales, aprendizajes y prÃ³ximos pasos -->

