1. Vitis 2021.2软件平台

  1.1 Vitis软件平台中的内容 

    1.1.1 硬件加速的应用程序开发流程

  1.2 迁移

    1.2.1 从SDAccel迁移 (略)

    1.2.2 从SDSoC迁移

  1.3 支持平台

    1.3.1 数据中心加速卡 (略)

    1.3.2 嵌入式平台

2. 服务器使用

3. Vitis加速环境简介

  3.1 简介与概述

  3.2 FPGA加速

  3.3 执行模型

  3.4 建立过程

    3.4.1 主机程序构建过程

    3.4.2 FPGA二进制构建过程

  3.5 建立目标

    3.5.1 软件仿真

    3.5.2 硬件仿真

    3.5.3 系统

  3.6 使用Vitis软件平台加速应用程序的方法论

    3.6.1 文件受众和范围

    3.6.2 加速：工业类比

    3.6.3 设计设备加速应用程序的方法

    3.6.4 开发C / C ++内核的方法论

4. 开发应用程序

  4.1 程序设计模型

  4.2 主机申请

    4.2.1 设置OpenCL环境

    4.2.2 在FPGA中执行命令

    4.2.3 后处理和FPGA清理

    4.2.4 摘要

  4.3 RTL内核

    4.3.1 RTL内核的要求

    4.3.2 RTL内核开发流程

      4.3.2.1 将RTL代码打包为Vivado IP

      4.3.2.2 创建内核描述XML文件

      4.3.2.3 从RTL内核创建XO文件

    4.3.3 RTL内核向导

    4.3.4 摘要

5. 构建和运行程序

  5.1 设置Vitis环境

  5.2 建立目标

 5.2.1 软件仿真

    5.2.2 硬件仿真

    5.2.3 系统硬件目标

  5.3 构建主机程序

  5.4 构建FPGA二进制文件

    5.4.1 在Vivado HLS中创建内核

6. 对应用程序进行性能分析，优化和调试

7. 使用Vitis分析仪

  7.1 处理报告

  7.2 了解葡萄分析仪

  7.3 创建运行配置

  7.4 配置葡萄分析仪

8. 使用Vitis IDE

  8.1 Vitis命令选项

  8.2 创建Vitis IDE项目

 8.2.1 启动Vitis IDE工作区

    8.2.2 创建一个应用程序项目

    8.2.3 管理平台和存储库

    8.2.4 了解Vitis IDE

    8.2.5 添加源

      8.2.5.1 添加源文件

      8.2.5.2 创建和编辑新的源文件

      8.2.5.3 在项目编辑器视图中工作

      8.2.5.4 在助理视图中工作

  8.3 建立系统

 8.3.1 Vitis IDE指导视图

    8.3.2 从Vitis IDE使用Vivado工具

  8.4 Vitis IDE调试流程

  8.5 配置Vitis IDE

 8.5.1 Vitis项目设置

    8.5.2 Vitis Build配置设置

    8.5.3 Vitis运行配置设置

    8.5.4 Vitis二进制容器设置

    8.5.5 Vitis硬件功能设置

    8.5.6 Vitis工具链设置

      8.5.6.1 Vitis内核编译器和链接器选项

      8.5.6.2 emconfigutil设置

      8.5.6.3 G ++主机编译器和链接器设置

  8.6 项目进出口

 8.6.1 导出Vitis项目

    8.6.2 导入葡萄项目
