TimeQuest Timing Analyzer report for multiplicador
Wed Nov 11 15:06:04 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiplicador                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 550.66 MHz ; 420.17 MHz      ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.816 ; -11.049       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -22.380               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+--------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.816 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.849      ;
; -0.816 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.849      ;
; -0.816 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.849      ;
; -0.816 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.849      ;
; -0.816 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.849      ;
; -0.816 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.849      ;
; -0.816 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.849      ;
; -0.816 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.849      ;
; -0.742 ; bo:bo1|registrador:regB|q[2] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.778      ;
; -0.742 ; bo:bo1|registrador:regB|q[2] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.778      ;
; -0.718 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.751      ;
; -0.718 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.751      ;
; -0.718 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.751      ;
; -0.718 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.751      ;
; -0.718 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.751      ;
; -0.718 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.751      ;
; -0.718 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.751      ;
; -0.718 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.751      ;
; -0.713 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.746      ;
; -0.712 ; bo:bo1|registrador:regB|q[0] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.748      ;
; -0.712 ; bo:bo1|registrador:regB|q[0] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.748      ;
; -0.712 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.745      ;
; -0.651 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.687      ;
; -0.642 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.675      ;
; -0.641 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.674      ;
; -0.618 ; bo:bo1|registrador:regB|q[1] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.654      ;
; -0.618 ; bo:bo1|registrador:regB|q[1] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.654      ;
; -0.603 ; bo:bo1|registrador:regB|q[2] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.636      ;
; -0.596 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.632      ;
; -0.582 ; bo:bo1|registrador:regA|q[0] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.621      ;
; -0.580 ; bo:bo1|registrador:regA|q[0] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.619      ;
; -0.571 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.604      ;
; -0.525 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.561      ;
; -0.492 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.528      ;
; -0.487 ; bo:bo1|registrador:regB|q[3] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.523      ;
; -0.487 ; bo:bo1|registrador:regB|q[3] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.523      ;
; -0.483 ; bo:bo1|registrador:regA|q[1] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.522      ;
; -0.481 ; bo:bo1|registrador:regA|q[1] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.520      ;
; -0.454 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.490      ;
; -0.451 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.487      ;
; -0.438 ; bo:bo1|registrador:regA|q[2] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.474      ;
; -0.421 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.457      ;
; -0.389 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.425      ;
; -0.387 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.420      ;
; -0.387 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[1] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.420      ;
; -0.387 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.420      ;
; -0.387 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.420      ;
; -0.364 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.400      ;
; -0.364 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.400      ;
; -0.364 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.400      ;
; -0.364 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.400      ;
; -0.356 ; bo:bo1|registrador:regA|q[2] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.395      ;
; -0.354 ; bo:bo1|registrador:regA|q[2] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.393      ;
; -0.295 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.290 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.326      ;
; -0.255 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.288      ;
; -0.220 ; bo:bo1|registrador:regB|q[2] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.253      ;
; -0.217 ; bo:bo1|registrador:regA|q[3] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.256      ;
; -0.217 ; bo:bo1|registrador:regA|q[3] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.256      ;
; -0.188 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.221      ;
; -0.163 ; bo:bo1|registrador:regA|q[2] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.199      ;
; -0.067 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.103      ;
; -0.065 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.101      ;
; -0.039 ; bo:bo1|registrador:regP|q[3] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.075      ;
; -0.038 ; bc:bc1|state.S2              ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.074      ;
; -0.036 ; bc:bc1|state.S2              ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.072      ;
; -0.034 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.070      ;
; -0.033 ; bc:bc1|state.S4              ; bc:bc1|state.S0                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; 0.045  ; bo:bo1|registrador:regB|q[3] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.003     ; 0.988      ;
; 0.051  ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regmult|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.985      ;
; 0.139  ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regmult|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.897      ;
; 0.149  ; bc:bc1|state.S3              ; bc:bc1|state.S2                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.887      ;
; 0.234  ; bo:bo1|registrador:regP|q[3] ; bo:bo1|registrador:regmult|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.802      ;
; 0.235  ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regmult|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.801      ;
; 0.239  ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.797      ;
; 0.242  ; bc:bc1|state.S0              ; bc:bc1|state.S1                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.794      ;
; 0.247  ; bc:bc1|state.S1              ; bc:bc1|state.S2                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.789      ;
; 0.379  ; bo:bo1|registrador:regA|q[3] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; bc:bc1|state.S0              ; bc:bc1|state.S0                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                       ;
+-------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bo:bo1|registrador:regA|q[3] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bc:bc1|state.S0              ; bc:bc1|state.S0                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; bc:bc1|state.S1              ; bc:bc1|state.S2                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.528 ; bc:bc1|state.S0              ; bc:bc1|state.S1                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.531 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.535 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regmult|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; bo:bo1|registrador:regP|q[3] ; bo:bo1|registrador:regmult|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.621 ; bc:bc1|state.S3              ; bc:bc1|state.S2                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.887      ;
; 0.631 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regmult|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.897      ;
; 0.719 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regmult|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.985      ;
; 0.725 ; bo:bo1|registrador:regB|q[3] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.003     ; 0.988      ;
; 0.803 ; bc:bc1|state.S4              ; bc:bc1|state.S0                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; bc:bc1|state.S2              ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; bc:bc1|state.S2              ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; bo:bo1|registrador:regP|q[3] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.835 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.837 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.933 ; bo:bo1|registrador:regA|q[2] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.199      ;
; 0.958 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.221      ;
; 0.987 ; bo:bo1|registrador:regA|q[3] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.256      ;
; 0.987 ; bo:bo1|registrador:regA|q[3] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.256      ;
; 0.990 ; bo:bo1|registrador:regB|q[2] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.253      ;
; 1.017 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.280      ;
; 1.025 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.288      ;
; 1.045 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.308      ;
; 1.047 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.310      ;
; 1.049 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.312      ;
; 1.060 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.326      ;
; 1.065 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.331      ;
; 1.124 ; bo:bo1|registrador:regA|q[2] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.393      ;
; 1.126 ; bo:bo1|registrador:regA|q[2] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.395      ;
; 1.134 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.400      ;
; 1.134 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.400      ;
; 1.134 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.400      ;
; 1.134 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.400      ;
; 1.157 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[0] ; clk          ; clk         ; 0.000        ; -0.003     ; 1.420      ;
; 1.157 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[1] ; clk          ; clk         ; 0.000        ; -0.003     ; 1.420      ;
; 1.157 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[2] ; clk          ; clk         ; 0.000        ; -0.003     ; 1.420      ;
; 1.157 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[3] ; clk          ; clk         ; 0.000        ; -0.003     ; 1.420      ;
; 1.159 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.425      ;
; 1.191 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.457      ;
; 1.197 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.460      ;
; 1.197 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.460      ;
; 1.197 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.460      ;
; 1.197 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.460      ;
; 1.208 ; bo:bo1|registrador:regA|q[2] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.221 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.251 ; bo:bo1|registrador:regA|q[1] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.520      ;
; 1.253 ; bo:bo1|registrador:regA|q[1] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.522      ;
; 1.257 ; bo:bo1|registrador:regB|q[3] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.257 ; bo:bo1|registrador:regB|q[3] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.262 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.528      ;
; 1.295 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.341 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.604      ;
; 1.350 ; bo:bo1|registrador:regA|q[0] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.619      ;
; 1.352 ; bo:bo1|registrador:regA|q[0] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.621      ;
; 1.366 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.373 ; bo:bo1|registrador:regB|q[2] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.636      ;
; 1.388 ; bo:bo1|registrador:regB|q[1] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.654      ;
; 1.388 ; bo:bo1|registrador:regB|q[1] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.654      ;
; 1.411 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.674      ;
; 1.412 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.675      ;
; 1.421 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.687      ;
; 1.482 ; bo:bo1|registrador:regB|q[0] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.748      ;
; 1.482 ; bo:bo1|registrador:regB|q[0] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.748      ;
; 1.482 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.745      ;
; 1.483 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.746      ;
; 1.512 ; bo:bo1|registrador:regB|q[2] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.778      ;
; 1.512 ; bo:bo1|registrador:regB|q[2] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.778      ;
; 1.586 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.849      ;
; 1.586 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.849      ;
; 1.586 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.849      ;
; 1.586 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.849      ;
; 1.586 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.849      ;
; 1.586 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.849      ;
; 1.586 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.849      ;
; 1.586 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.849      ;
+-------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bc1|state.S0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bc1|state.S0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bc1|state.S1                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bc1|state.S1                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bc1|state.S2                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bc1|state.S2                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bc1|state.S3                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bc1|state.S3                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bc1|state.S4                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bc1|state.S4                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regA|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regA|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regA|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regA|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regA|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regA|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regA|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regA|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regB|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regB|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regB|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regB|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regB|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regB|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regB|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regB|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regP|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regP|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regP|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regP|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regP|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regP|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regP|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regP|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bc1|state.S0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bc1|state.S0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bc1|state.S1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bc1|state.S1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bc1|state.S2|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bc1|state.S2|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bc1|state.S3|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bc1|state.S3|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bc1|state.S4|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bc1|state.S4|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regA|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regA|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regA|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regA|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regA|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regA|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regA|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regA|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regB|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regB|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regB|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regB|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regB|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regB|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regB|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regB|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regP|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regP|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regP|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regP|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regP|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regP|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regP|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regP|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regmult|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regmult|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regmult|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regmult|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regmult|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regmult|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regmult|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regmult|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 3.686  ; 3.686  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; -0.482 ; -0.482 ; Rise       ; clk             ;
;  entA[1]  ; clk        ; -0.204 ; -0.204 ; Rise       ; clk             ;
;  entA[2]  ; clk        ; 3.523  ; 3.523  ; Rise       ; clk             ;
;  entA[3]  ; clk        ; 3.686  ; 3.686  ; Rise       ; clk             ;
; entB[*]   ; clk        ; 3.632  ; 3.632  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; 3.620  ; 3.620  ; Rise       ; clk             ;
;  entB[1]  ; clk        ; 3.166  ; 3.166  ; Rise       ; clk             ;
;  entB[2]  ; clk        ; 3.162  ; 3.162  ; Rise       ; clk             ;
;  entB[3]  ; clk        ; 3.632  ; 3.632  ; Rise       ; clk             ;
; inicio    ; clk        ; 3.947  ; 3.947  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 0.712  ; 0.712  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; 0.712  ; 0.712  ; Rise       ; clk             ;
;  entA[1]  ; clk        ; 0.434  ; 0.434  ; Rise       ; clk             ;
;  entA[2]  ; clk        ; -3.293 ; -3.293 ; Rise       ; clk             ;
;  entA[3]  ; clk        ; -3.456 ; -3.456 ; Rise       ; clk             ;
; entB[*]   ; clk        ; -2.932 ; -2.932 ; Rise       ; clk             ;
;  entB[0]  ; clk        ; -3.390 ; -3.390 ; Rise       ; clk             ;
;  entB[1]  ; clk        ; -2.936 ; -2.936 ; Rise       ; clk             ;
;  entB[2]  ; clk        ; -2.932 ; -2.932 ; Rise       ; clk             ;
;  entB[3]  ; clk        ; -3.402 ; -3.402 ; Rise       ; clk             ;
; inicio    ; clk        ; -3.407 ; -3.407 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ConteudoA[*]  ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
;  ConteudoA[0] ; clk        ; 6.368 ; 6.368 ; Rise       ; clk             ;
;  ConteudoA[1] ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
;  ConteudoA[2] ; clk        ; 6.361 ; 6.361 ; Rise       ; clk             ;
;  ConteudoA[3] ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
; ConteudoB[*]  ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  ConteudoB[0] ; clk        ; 6.363 ; 6.363 ; Rise       ; clk             ;
;  ConteudoB[1] ; clk        ; 6.563 ; 6.563 ; Rise       ; clk             ;
;  ConteudoB[2] ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  ConteudoB[3] ; clk        ; 6.581 ; 6.581 ; Rise       ; clk             ;
; pronto        ; clk        ; 6.575 ; 6.575 ; Rise       ; clk             ;
; saida[*]      ; clk        ; 6.803 ; 6.803 ; Rise       ; clk             ;
;  saida[0]     ; clk        ; 6.803 ; 6.803 ; Rise       ; clk             ;
;  saida[1]     ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  saida[2]     ; clk        ; 6.327 ; 6.327 ; Rise       ; clk             ;
;  saida[3]     ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ConteudoA[*]  ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  ConteudoA[0] ; clk        ; 6.368 ; 6.368 ; Rise       ; clk             ;
;  ConteudoA[1] ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
;  ConteudoA[2] ; clk        ; 6.361 ; 6.361 ; Rise       ; clk             ;
;  ConteudoA[3] ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
; ConteudoB[*]  ; clk        ; 6.363 ; 6.363 ; Rise       ; clk             ;
;  ConteudoB[0] ; clk        ; 6.363 ; 6.363 ; Rise       ; clk             ;
;  ConteudoB[1] ; clk        ; 6.563 ; 6.563 ; Rise       ; clk             ;
;  ConteudoB[2] ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  ConteudoB[3] ; clk        ; 6.581 ; 6.581 ; Rise       ; clk             ;
; pronto        ; clk        ; 6.575 ; 6.575 ; Rise       ; clk             ;
; saida[*]      ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  saida[0]     ; clk        ; 6.803 ; 6.803 ; Rise       ; clk             ;
;  saida[1]     ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  saida[2]     ; clk        ; 6.327 ; 6.327 ; Rise       ; clk             ;
;  saida[3]     ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.080 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -22.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+-------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.080 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.951      ;
; 0.080 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.951      ;
; 0.080 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.951      ;
; 0.080 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.951      ;
; 0.080 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.951      ;
; 0.080 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.951      ;
; 0.080 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.951      ;
; 0.080 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.951      ;
; 0.131 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.900      ;
; 0.131 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.900      ;
; 0.131 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.900      ;
; 0.131 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.900      ;
; 0.131 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.900      ;
; 0.131 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.900      ;
; 0.131 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.900      ;
; 0.131 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.900      ;
; 0.202 ; bo:bo1|registrador:regB|q[2] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.830      ;
; 0.203 ; bo:bo1|registrador:regB|q[2] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.829      ;
; 0.209 ; bo:bo1|registrador:regB|q[0] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.823      ;
; 0.210 ; bo:bo1|registrador:regB|q[0] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.822      ;
; 0.237 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.794      ;
; 0.251 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.780      ;
; 0.252 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.780      ;
; 0.262 ; bo:bo1|registrador:regA|q[0] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.771      ;
; 0.263 ; bo:bo1|registrador:regA|q[0] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.770      ;
; 0.270 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.761      ;
; 0.270 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.761      ;
; 0.270 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.761      ;
; 0.270 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.761      ;
; 0.272 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.759      ;
; 0.278 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.754      ;
; 0.280 ; bo:bo1|registrador:regB|q[1] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.752      ;
; 0.281 ; bo:bo1|registrador:regB|q[1] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.751      ;
; 0.286 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.745      ;
; 0.299 ; bo:bo1|registrador:regB|q[2] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.732      ;
; 0.299 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.733      ;
; 0.307 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.724      ;
; 0.329 ; bo:bo1|registrador:regB|q[3] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.703      ;
; 0.330 ; bo:bo1|registrador:regB|q[3] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.702      ;
; 0.333 ; bo:bo1|registrador:regA|q[1] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.700      ;
; 0.334 ; bo:bo1|registrador:regA|q[1] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.699      ;
; 0.334 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.698      ;
; 0.343 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.689      ;
; 0.346 ; bo:bo1|registrador:regA|q[2] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.686      ;
; 0.350 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.682      ;
; 0.368 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.664      ;
; 0.369 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.663      ;
; 0.378 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.654      ;
; 0.383 ; bo:bo1|registrador:regA|q[2] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.650      ;
; 0.384 ; bo:bo1|registrador:regA|q[2] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.649      ;
; 0.415 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.617      ;
; 0.421 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.611      ;
; 0.423 ; bo:bo1|registrador:regA|q[3] ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.610      ;
; 0.426 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.605      ;
; 0.431 ; bo:bo1|registrador:regA|q[3] ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.602      ;
; 0.437 ; bo:bo1|registrador:regB|q[2] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.594      ;
; 0.442 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.589      ;
; 0.471 ; bo:bo1|registrador:regA|q[2] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.561      ;
; 0.507 ; bc:bc1|state.S4              ; bc:bc1|state.S0                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.523      ;
; 0.511 ; bc:bc1|state.S2              ; bc:bc1|state.S3                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.521      ;
; 0.511 ; bc:bc1|state.S2              ; bc:bc1|state.S4                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.521      ;
; 0.516 ; bo:bo1|registrador:regP|q[3] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.516      ;
; 0.516 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.516      ;
; 0.549 ; bo:bo1|registrador:regB|q[3] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.482      ;
; 0.550 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regmult|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.482      ;
; 0.561 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regmult|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.471      ;
; 0.590 ; bc:bc1|state.S3              ; bc:bc1|state.S2                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.442      ;
; 0.630 ; bo:bo1|registrador:regP|q[3] ; bo:bo1|registrador:regmult|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regmult|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.401      ;
; 0.636 ; bc:bc1|state.S0              ; bc:bc1|state.S1                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.396      ;
; 0.636 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.396      ;
; 0.641 ; bc:bc1|state.S1              ; bc:bc1|state.S2                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.391      ;
; 0.665 ; bo:bo1|registrador:regA|q[3] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; bc:bc1|state.S0              ; bc:bc1|state.S0                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                       ;
+-------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bo:bo1|registrador:regA|q[3] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bc:bc1|state.S0              ; bc:bc1|state.S0                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; bc:bc1|state.S1              ; bc:bc1|state.S2                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.244 ; bc:bc1|state.S0              ; bc:bc1|state.S1                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.249 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regmult|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; bo:bo1|registrador:regP|q[3] ; bo:bo1|registrador:regmult|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.290 ; bc:bc1|state.S3              ; bc:bc1|state.S2                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.442      ;
; 0.319 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regmult|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.330 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regmult|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; bo:bo1|registrador:regB|q[3] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.482      ;
; 0.364 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; bo:bo1|registrador:regP|q[3] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; bc:bc1|state.S2              ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; bc:bc1|state.S2              ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; bc:bc1|state.S4              ; bc:bc1|state.S0                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.409 ; bo:bo1|registrador:regA|q[2] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.438 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.589      ;
; 0.443 ; bo:bo1|registrador:regB|q[2] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.594      ;
; 0.449 ; bo:bo1|registrador:regA|q[3] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.602      ;
; 0.454 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.605      ;
; 0.457 ; bo:bo1|registrador:regA|q[3] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.610      ;
; 0.459 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.465 ; bo:bo1|registrador:regA|q[1] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.474 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.625      ;
; 0.474 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.625      ;
; 0.476 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.627      ;
; 0.478 ; bc:bc1|state.S1              ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.629      ;
; 0.496 ; bo:bo1|registrador:regA|q[2] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.649      ;
; 0.497 ; bo:bo1|registrador:regA|q[2] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.650      ;
; 0.502 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.511 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; bo:bo1|registrador:regP|q[2] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.530 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.534 ; bo:bo1|registrador:regA|q[2] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; bo:bo1|registrador:regP|q[1] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.546 ; bo:bo1|registrador:regA|q[1] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.699      ;
; 0.546 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; bo:bo1|registrador:regA|q[1] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.700      ;
; 0.550 ; bo:bo1|registrador:regB|q[3] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; bo:bo1|registrador:regB|q[3] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.573 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.724      ;
; 0.581 ; bo:bo1|registrador:regB|q[2] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.732      ;
; 0.581 ; bo:bo1|registrador:regP|q[0] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.594 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.745      ;
; 0.599 ; bo:bo1|registrador:regB|q[1] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; bo:bo1|registrador:regB|q[1] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.752      ;
; 0.602 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; bc:bc1|state.S1              ; bo:bo1|registrador:regB|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.605 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.756      ;
; 0.605 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.756      ;
; 0.605 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.756      ;
; 0.605 ; bc:bc1|state.S1              ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.756      ;
; 0.608 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.759      ;
; 0.610 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.761      ;
; 0.610 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.761      ;
; 0.610 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.761      ;
; 0.610 ; bc:bc1|state.S4              ; bo:bo1|registrador:regmult|q[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.761      ;
; 0.617 ; bo:bo1|registrador:regA|q[0] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.770      ;
; 0.618 ; bo:bo1|registrador:regA|q[0] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.771      ;
; 0.628 ; bo:bo1|registrador:regA|q[0] ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.629 ; bo:bo1|registrador:regB|q[1] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.780      ;
; 0.643 ; bo:bo1|registrador:regB|q[0] ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.794      ;
; 0.670 ; bo:bo1|registrador:regB|q[0] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; bo:bo1|registrador:regB|q[0] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.677 ; bo:bo1|registrador:regB|q[2] ; bc:bc1|state.S4                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.829      ;
; 0.678 ; bo:bo1|registrador:regB|q[2] ; bc:bc1|state.S3                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.800 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.951      ;
; 0.800 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.951      ;
; 0.800 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.951      ;
; 0.800 ; bc:bc1|state.S3              ; bo:bo1|registrador:regA|q[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.951      ;
; 0.800 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.951      ;
; 0.800 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.951      ;
; 0.800 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.951      ;
; 0.800 ; bc:bc1|state.S3              ; bo:bo1|registrador:regP|q[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.951      ;
+-------+------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bc1|state.S0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bc1|state.S0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bc1|state.S1                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bc1|state.S1                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bc1|state.S2                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bc1|state.S2                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bc1|state.S3                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bc1|state.S3                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bc1|state.S4                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bc1|state.S4                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regA|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regA|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regA|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regA|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regA|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regA|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regA|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regA|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regB|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regB|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regB|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regB|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regB|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regB|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regB|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regB|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regP|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regP|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regP|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regP|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regP|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regP|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regP|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regP|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bo1|registrador:regmult|q[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bc1|state.S0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bc1|state.S0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bc1|state.S1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bc1|state.S1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bc1|state.S2|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bc1|state.S2|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bc1|state.S3|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bc1|state.S3|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bc1|state.S4|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bc1|state.S4|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regA|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regA|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regA|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regA|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regA|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regA|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regA|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regA|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regB|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regB|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regB|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regB|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regB|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regB|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regB|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regB|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regP|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regP|q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regP|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regP|q[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regP|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regP|q[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regP|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regP|q[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regmult|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regmult|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regmult|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regmult|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regmult|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regmult|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bo1|regmult|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bo1|regmult|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 1.933  ; 1.933  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; -0.543 ; -0.543 ; Rise       ; clk             ;
;  entA[1]  ; clk        ; -0.415 ; -0.415 ; Rise       ; clk             ;
;  entA[2]  ; clk        ; 1.865  ; 1.865  ; Rise       ; clk             ;
;  entA[3]  ; clk        ; 1.933  ; 1.933  ; Rise       ; clk             ;
; entB[*]   ; clk        ; 1.927  ; 1.927  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; 1.918  ; 1.918  ; Rise       ; clk             ;
;  entB[1]  ; clk        ; 1.716  ; 1.716  ; Rise       ; clk             ;
;  entB[2]  ; clk        ; 1.714  ; 1.714  ; Rise       ; clk             ;
;  entB[3]  ; clk        ; 1.927  ; 1.927  ; Rise       ; clk             ;
; inicio    ; clk        ; 2.057  ; 2.057  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 0.663  ; 0.663  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; 0.663  ; 0.663  ; Rise       ; clk             ;
;  entA[1]  ; clk        ; 0.535  ; 0.535  ; Rise       ; clk             ;
;  entA[2]  ; clk        ; -1.745 ; -1.745 ; Rise       ; clk             ;
;  entA[3]  ; clk        ; -1.813 ; -1.813 ; Rise       ; clk             ;
; entB[*]   ; clk        ; -1.594 ; -1.594 ; Rise       ; clk             ;
;  entB[0]  ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  entB[1]  ; clk        ; -1.596 ; -1.596 ; Rise       ; clk             ;
;  entB[2]  ; clk        ; -1.594 ; -1.594 ; Rise       ; clk             ;
;  entB[3]  ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.800 ; -1.800 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ConteudoA[*]  ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  ConteudoA[0] ; clk        ; 3.651 ; 3.651 ; Rise       ; clk             ;
;  ConteudoA[1] ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  ConteudoA[2] ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  ConteudoA[3] ; clk        ; 3.644 ; 3.644 ; Rise       ; clk             ;
; ConteudoB[*]  ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  ConteudoB[0] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  ConteudoB[1] ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  ConteudoB[2] ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  ConteudoB[3] ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
; pronto        ; clk        ; 3.728 ; 3.728 ; Rise       ; clk             ;
; saida[*]      ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  saida[0]     ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  saida[1]     ; clk        ; 3.834 ; 3.834 ; Rise       ; clk             ;
;  saida[2]     ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  saida[3]     ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ConteudoA[*]  ; clk        ; 3.644 ; 3.644 ; Rise       ; clk             ;
;  ConteudoA[0] ; clk        ; 3.651 ; 3.651 ; Rise       ; clk             ;
;  ConteudoA[1] ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  ConteudoA[2] ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  ConteudoA[3] ; clk        ; 3.644 ; 3.644 ; Rise       ; clk             ;
; ConteudoB[*]  ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  ConteudoB[0] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  ConteudoB[1] ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  ConteudoB[2] ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  ConteudoB[3] ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
; pronto        ; clk        ; 3.728 ; 3.728 ; Rise       ; clk             ;
; saida[*]      ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  saida[0]     ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  saida[1]     ; clk        ; 3.834 ; 3.834 ; Rise       ; clk             ;
;  saida[2]     ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  saida[3]     ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.816  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -0.816  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -11.049 ; 0.0   ; 0.0      ; 0.0     ; -22.38              ;
;  clk             ; -11.049 ; 0.000 ; N/A      ; N/A     ; -22.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 3.686  ; 3.686  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; -0.482 ; -0.482 ; Rise       ; clk             ;
;  entA[1]  ; clk        ; -0.204 ; -0.204 ; Rise       ; clk             ;
;  entA[2]  ; clk        ; 3.523  ; 3.523  ; Rise       ; clk             ;
;  entA[3]  ; clk        ; 3.686  ; 3.686  ; Rise       ; clk             ;
; entB[*]   ; clk        ; 3.632  ; 3.632  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; 3.620  ; 3.620  ; Rise       ; clk             ;
;  entB[1]  ; clk        ; 3.166  ; 3.166  ; Rise       ; clk             ;
;  entB[2]  ; clk        ; 3.162  ; 3.162  ; Rise       ; clk             ;
;  entB[3]  ; clk        ; 3.632  ; 3.632  ; Rise       ; clk             ;
; inicio    ; clk        ; 3.947  ; 3.947  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 0.712  ; 0.712  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; 0.712  ; 0.712  ; Rise       ; clk             ;
;  entA[1]  ; clk        ; 0.535  ; 0.535  ; Rise       ; clk             ;
;  entA[2]  ; clk        ; -1.745 ; -1.745 ; Rise       ; clk             ;
;  entA[3]  ; clk        ; -1.813 ; -1.813 ; Rise       ; clk             ;
; entB[*]   ; clk        ; -1.594 ; -1.594 ; Rise       ; clk             ;
;  entB[0]  ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  entB[1]  ; clk        ; -1.596 ; -1.596 ; Rise       ; clk             ;
;  entB[2]  ; clk        ; -1.594 ; -1.594 ; Rise       ; clk             ;
;  entB[3]  ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.800 ; -1.800 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ConteudoA[*]  ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
;  ConteudoA[0] ; clk        ; 6.368 ; 6.368 ; Rise       ; clk             ;
;  ConteudoA[1] ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
;  ConteudoA[2] ; clk        ; 6.361 ; 6.361 ; Rise       ; clk             ;
;  ConteudoA[3] ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
; ConteudoB[*]  ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  ConteudoB[0] ; clk        ; 6.363 ; 6.363 ; Rise       ; clk             ;
;  ConteudoB[1] ; clk        ; 6.563 ; 6.563 ; Rise       ; clk             ;
;  ConteudoB[2] ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  ConteudoB[3] ; clk        ; 6.581 ; 6.581 ; Rise       ; clk             ;
; pronto        ; clk        ; 6.575 ; 6.575 ; Rise       ; clk             ;
; saida[*]      ; clk        ; 6.803 ; 6.803 ; Rise       ; clk             ;
;  saida[0]     ; clk        ; 6.803 ; 6.803 ; Rise       ; clk             ;
;  saida[1]     ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  saida[2]     ; clk        ; 6.327 ; 6.327 ; Rise       ; clk             ;
;  saida[3]     ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ConteudoA[*]  ; clk        ; 3.644 ; 3.644 ; Rise       ; clk             ;
;  ConteudoA[0] ; clk        ; 3.651 ; 3.651 ; Rise       ; clk             ;
;  ConteudoA[1] ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  ConteudoA[2] ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
;  ConteudoA[3] ; clk        ; 3.644 ; 3.644 ; Rise       ; clk             ;
; ConteudoB[*]  ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  ConteudoB[0] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  ConteudoB[1] ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  ConteudoB[2] ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  ConteudoB[3] ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
; pronto        ; clk        ; 3.728 ; 3.728 ; Rise       ; clk             ;
; saida[*]      ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  saida[0]     ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  saida[1]     ; clk        ; 3.834 ; 3.834 ; Rise       ; clk             ;
;  saida[2]     ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  saida[3]     ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 90       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 90       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 11 15:06:02 2020
Info: Command: quartus_sta multiplicador -c multiplicador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplicador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.816
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.816       -11.049 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.080
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.080         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4544 megabytes
    Info: Processing ended: Wed Nov 11 15:06:04 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


