

================================================================
== Vivado HLS Report for 'fpga_top'
================================================================
* Date:           Wed May 25 13:36:00 2022

* Version:        2019.2 (Build 2704478 on Wed Nov 06 22:10:23 MST 2019)
* Project:        zedboard_performance_test
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  | 7.00 ns | 7.628 ns |   0.88 ns  |
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+----------+-----+-------+---------+
    |  Latency (cycles) |  Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min    |    max   | min |  max  |   Type  |
    +---------+---------+-----------+----------+-----+-------+---------+
    |        2|    36695| 15.256 ns | 0.280 ms |    2|  36695|   none  |
    +---------+---------+-----------+----------+-----+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------------+---------+---------+----------+-----------+-----------+------------+----------+
        |                         |  Latency (cycles) | Iteration|  Initiation Interval  |    Trip    |          |
        |        Loop Name        |   min   |   max   |  Latency |  achieved |   target  |    Count   | Pipelined|
        +-------------------------+---------+---------+----------+-----------+-----------+------------+----------+
        |- TR_IN_TC_IN_TI_IN      |      616|     5616|        19|          2|          1| 300 ~ 2800 |    yes   |
        |- CONV_KI_CONV_R_CONV_C  |    12112|    12112|        14|          1|          1|       12100|    yes   |
        |- TR_OUT_TC_OUT_TO_OUT   |       79|    17935|        18|          2|          1|  32 ~ 8960 |    yes   |
        |- TI_OUT_FC              |      102|     1006|         8|          1|          1|  96 ~ 1000 |    yes   |
        +-------------------------+---------+---------+----------+-----------+-----------+------------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|    146|       -|      -|    -|
|Expression       |        -|      0|       0|   3605|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        6|     44|    4089|   5758|    -|
|Memory           |      170|      -|       0|      0|    0|
|Multiplexer      |        -|      -|       -|   1061|    -|
|Register         |        2|      -|    9543|    449|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |      178|    190|   13632|  10873|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |       63|     86|      12|     20|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+-------------------------+---------+-------+------+------+-----+
    |          Instance         |          Module         | BRAM_18K| DSP48E|  FF  |  LUT | URAM|
    +---------------------------+-------------------------+---------+-------+------+------+-----+
    |fpga_top_CTRL_BUS_s_axi_U  |fpga_top_CTRL_BUS_s_axi  |        4|      0|  1336|  2100|    0|
    |fpga_top_DATA_BUS_m_axi_U  |fpga_top_DATA_BUS_m_axi  |        2|      0|   537|   677|    0|
    |fpga_top_mul_32nscVB_U1    |fpga_top_mul_32nscVB     |        0|      4|   166|    49|    0|
    |fpga_top_mul_32nscVB_U6    |fpga_top_mul_32nscVB     |        0|      4|   166|    49|    0|
    |fpga_top_mul_32s_cXB_U3    |fpga_top_mul_32s_cXB     |        0|      4|   166|    49|    0|
    |fpga_top_mul_32s_cXB_U4    |fpga_top_mul_32s_cXB     |        0|      4|   166|    49|    0|
    |fpga_top_mul_32s_cXB_U5    |fpga_top_mul_32s_cXB     |        0|      4|   166|    49|    0|
    |fpga_top_mul_32s_cXB_U8    |fpga_top_mul_32s_cXB     |        0|      4|   166|    49|    0|
    |fpga_top_mul_32s_cXB_U9    |fpga_top_mul_32s_cXB     |        0|      4|   166|    49|    0|
    |fpga_top_mul_64nscWB_U2    |fpga_top_mul_64nscWB     |        0|      8|   527|   237|    0|
    |fpga_top_mul_64nscWB_U7    |fpga_top_mul_64nscWB     |        0|      8|   527|   237|    0|
    |fpga_top_mux_185_cYC_U10   |fpga_top_mux_185_cYC     |        0|      0|     0|  1082|    0|
    |fpga_top_mux_2008cZC_U11   |fpga_top_mux_2008cZC     |        0|      0|     0|  1082|    0|
    +---------------------------+-------------------------+---------+-------+------+------+-----+
    |Total                      |                         |        6|     44|  4089|  5758|    0|
    +---------------------------+-------------------------+---------+-------+------+------+-----+

    * DSP48E: 
    +---------------------------+----------------------+--------------+
    |          Instance         |        Module        |  Expression  |
    +---------------------------+----------------------+--------------+
    |fpga_top_mac_mulac0C_U12   |fpga_top_mac_mulac0C  | i0 * i1 + i2 |
    |fpga_top_mac_mulac0C_U13   |fpga_top_mac_mulac0C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U32   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U33   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U34   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U35   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U36   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U37   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U38   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U39   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U40   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U41   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U42   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U43   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U44   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U45   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U46   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U47   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U48   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U49   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U50   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U51   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U52   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U53   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U54   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U55   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U56   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U57   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U58   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U59   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U60   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U61   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U62   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U63   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U64   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U65   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U66   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U67   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U68   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U69   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U70   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U71   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U72   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U73   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U74   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U75   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U76   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U77   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U78   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U79   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U80   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U81   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U82   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U83   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U84   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U85   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U86   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U87   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U88   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U89   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U90   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U91   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U92   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U93   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U94   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U95   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U96   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U97   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U98   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U99   |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U100  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U101  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U102  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U103  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U104  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U105  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U106  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U107  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U108  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U109  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U110  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U111  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U112  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U113  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U114  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U115  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U116  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U117  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U118  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U119  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U120  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U121  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U122  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U123  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U124  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U125  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U126  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U127  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U128  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U129  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U130  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U131  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U132  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U133  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U134  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U135  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U136  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U137  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U138  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U139  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U140  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U141  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U142  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U143  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U144  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U145  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U146  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U147  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U148  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U149  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U150  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U151  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U152  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U153  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U154  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U155  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U156  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mac_mulac2C_U157  |fpga_top_mac_mulac2C  | i0 + i1 * i2 |
    |fpga_top_mul_mul_c1C_U14   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U15   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U16   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U17   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U18   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U19   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U20   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U21   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U22   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U23   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U24   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U25   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U26   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U27   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U28   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U29   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U30   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    |fpga_top_mul_mul_c1C_U31   |fpga_top_mul_mul_c1C  |    i0 * i1   |
    +---------------------------+----------------------+--------------+

    * Memory: 
    +-----------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |         Memory        |        Module        | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |input_buffer_0_V_U     |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |input_buffer_1_V_U     |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |input_buffer_2_V_U     |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |input_buffer_3_V_U     |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |input_buffer_4_V_U     |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |input_buffer_5_V_U     |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |input_buffer_6_V_U     |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |input_buffer_7_V_U     |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_0_V_U    |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_1_V_U    |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_2_V_U    |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_3_V_U    |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_4_V_U    |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_5_V_U    |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_6_V_U    |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_7_V_U    |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_8_V_U    |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_9_V_U    |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_10_V_U   |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_11_V_U   |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_12_V_U   |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_13_V_U   |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_14_V_U   |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_15_V_U   |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_16_V_U   |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |output_buffer_17_V_U   |fpga_top_input_bubkb  |        1|  0|   0|    0|   100|   16|     1|         1600|
    |weights_buffer_0_0_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_1_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_2_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_3_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_4_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_5_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_6_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_7_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_8_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_9_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_10_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_11_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_12_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_13_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_14_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_15_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_16_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_0_17_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_0_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_1_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_2_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_3_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_4_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_5_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_6_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_7_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_8_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_9_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_10_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_11_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_12_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_13_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_14_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_15_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_16_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_1_17_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_0_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_1_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_2_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_3_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_4_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_5_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_6_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_7_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_8_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_9_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_10_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_11_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_12_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_13_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_14_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_15_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_16_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_2_17_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_0_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_1_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_2_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_3_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_4_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_5_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_6_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_7_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_8_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_9_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_10_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_11_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_12_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_13_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_14_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_15_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_16_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_3_17_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_0_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_1_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_2_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_3_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_4_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_5_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_6_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_7_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_8_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_9_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_10_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_11_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_12_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_13_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_14_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_15_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_16_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_4_17_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_0_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_1_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_2_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_3_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_4_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_5_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_6_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_7_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_8_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_9_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_10_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_11_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_12_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_13_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_14_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_15_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_16_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_5_17_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_0_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_1_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_2_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_3_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_4_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_5_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_6_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_7_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_8_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_9_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_10_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_11_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_12_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_13_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_14_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_15_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_16_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_6_17_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_0_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_1_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_2_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_3_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_4_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_5_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_6_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_7_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_8_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_9_U   |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_10_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_11_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_12_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_13_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_14_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_15_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_16_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    |weights_buffer_7_17_U  |fpga_top_weights_jbC  |        1|  0|   0|    0|   121|   16|     1|         1936|
    +-----------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total                  |                      |      170|  0|   0|    0| 20024| 2720|   170|       320384|
    +-----------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+-----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+-----+------------+------------+
    |mul_ln56_1_fu_4224_p2              |     *    |      0|  0|   13|           4|           4|
    |add_ln11_1_fu_3714_p2              |     +    |      0|  0|  103|          96|           1|
    |add_ln11_fu_3990_p2                |     +    |      0|  0|   19|          14|           1|
    |add_ln13_1_fu_4040_p2              |     +    |      0|  0|   13|          11|           1|
    |add_ln14_1_fu_3833_p2              |     +    |      0|  0|   71|          64|           1|
    |add_ln15_fu_4026_p2                |     +    |      0|  0|   15|           8|           1|
    |add_ln203_10_fu_7343_p2            |     +    |      0|  0|   40|          33|          33|
    |add_ln203_11_fu_7428_p2            |     +    |      0|  0|   40|          33|          33|
    |add_ln203_1_fu_3893_p2             |     +    |      0|  0|   36|           8|           8|
    |add_ln203_2_fu_3958_p2             |     +    |      0|  0|   40|          33|          33|
    |add_ln203_3_fu_4297_p2             |     +    |      0|  0|   36|           8|           8|
    |add_ln203_4_fu_4325_p2             |     +    |      0|  0|   36|           8|           8|
    |add_ln203_5_fu_7084_p2             |     +    |      0|  0|   36|          36|          36|
    |add_ln203_6_fu_7094_p2             |     +    |      0|  0|   36|          36|          36|
    |add_ln203_7_fu_7172_p2             |     +    |      0|  0|   43|          36|          36|
    |add_ln203_8_fu_7200_p2             |     +    |      0|  0|   36|          64|          64|
    |add_ln203_9_fu_7237_p2             |     +    |      0|  0|   36|          64|          64|
    |add_ln203_fu_3882_p2               |     +    |      0|  0|   36|           8|           8|
    |add_ln21_1_fu_3946_p2              |     +    |      0|  0|   36|          32|          32|
    |add_ln21_fu_3950_p2                |     +    |      0|  0|   36|          32|          32|
    |add_ln38_1_fu_4193_p2              |     +    |      0|  0|   15|           5|           5|
    |add_ln42_1_fu_4316_p2              |     +    |      0|  0|   36|           8|           8|
    |add_ln42_fu_4269_p2                |     +    |      0|  0|   36|           8|           8|
    |add_ln70_fu_7105_p2                |     +    |      0|  0|  103|          96|           1|
    |add_ln73_1_fu_7257_p2              |     +    |      0|  0|   71|           1|          64|
    |add_ln80_fu_7331_p2                |     +    |      0|  0|   39|          32|          32|
    |ci_fu_3828_p2                      |     +    |      0|  0|   39|          32|           1|
    |co_1_fu_7443_p2                    |     +    |      0|  0|   39|           1|          32|
    |co_fu_7286_p2                      |     +    |      0|  0|   39|           1|          32|
    |col_fixed_fu_4306_p2               |     +    |      0|  0|   15|           5|           5|
    |col_fu_4215_p2                     |     +    |      0|  0|   13|           4|           1|
    |i_fu_4076_p2                       |     +    |      0|  0|   13|           4|           1|
    |j_fu_4122_p2                       |     +    |      0|  0|   13|           4|           1|
    |row_fixed_fu_4070_p2               |     +    |      0|  0|   15|           5|           5|
    |row_fu_4165_p2                     |     +    |      0|  0|   13|           4|           1|
    |tc_1_fu_7298_p2                    |     +    |      0|  0|   39|           1|          32|
    |tc_fu_3918_p2                      |     +    |      0|  0|   39|           1|          32|
    |tcc_in_fu_3795_p2                  |     +    |      0|  0|   39|           1|          32|
    |tcc_out_fu_7138_p2                 |     +    |      0|  0|   39|           1|          32|
    |temp_fu_7414_p2                    |     +    |      0|  0|   39|          32|           1|
    |tii_in_fu_3823_p2                  |     +    |      0|  0|   39|          32|           1|
    |tmp141_fu_7309_p2                  |     +    |      0|  0|   39|          32|          32|
    |tmp353_fu_3888_p2                  |     +    |      0|  0|   39|          32|          32|
    |tmp_mid126_fu_3908_p2              |     +    |      0|  0|   39|          32|          32|
    |tmp_mid1_fu_3923_p2                |     +    |      0|  0|   39|          32|          32|
    |too_out_fu_7399_p2                 |     +    |      0|  0|   39|           1|          32|
    |tr_2_fu_7144_p2                    |     +    |      0|  0|   39|           1|          32|
    |tr_fu_3708_p2                      |     +    |      0|  0|   39|           1|          32|
    |trr_in_fu_3782_p2                  |     +    |      0|  0|   39|           1|          32|
    |trr_out_fu_7111_p2                 |     +    |      0|  0|   39|           1|          32|
    |sub_ln11_1_fu_3653_p2              |     -    |      0|  0|   39|          32|          32|
    |sub_ln11_2_fu_3681_p2              |     -    |      0|  0|   39|          32|          32|
    |sub_ln11_fu_3633_p2                |     -    |      0|  0|   39|          32|          32|
    |sub_ln70_fu_7039_p2                |     -    |      0|  0|   39|          32|          32|
    |and_ln11_1_fu_4014_p2              |    and   |      0|  0|    2|           1|           1|
    |and_ln11_fu_4117_p2                |    and   |      0|  0|    2|           1|           1|
    |and_ln13_fu_4159_p2                |    and   |      0|  0|    2|           1|           1|
    |ap_block_pp0_stage0_11001          |    and   |      0|  0|    2|           1|           1|
    |ap_block_pp0_stage1_11001          |    and   |      0|  0|    2|           1|           1|
    |ap_block_pp2_stage0_11001          |    and   |      0|  0|    2|           1|           1|
    |ap_block_pp3_stage0_01001          |    and   |      0|  0|    2|           1|           1|
    |ap_block_state21_io                |    and   |      0|  0|    2|           1|           1|
    |ap_block_state28_pp0_stage1_iter8  |    and   |      0|  0|    2|           1|           1|
    |ap_block_state66_io                |    and   |      0|  0|    2|           1|           1|
    |ap_block_state67_io                |    and   |      0|  0|    2|           1|           1|
    |ap_block_state72_pp2_stage1_iter8  |    and   |      0|  0|    2|           1|           1|
    |ap_block_state75_io                |    and   |      0|  0|    2|           1|           1|
    |ap_block_state76_io                |    and   |      0|  0|    2|           1|           1|
    |ap_block_state81_pp3_stage0_iter7  |    and   |      0|  0|    2|           1|           1|
    |empty_10_fu_3671_p2                |   icmp   |      0|  0|   18|          32|          32|
    |empty_12_fu_7029_p2                |   icmp   |      0|  0|   18|          32|          32|
    |empty_8_fu_3619_p2                 |   icmp   |      0|  0|   18|          32|          32|
    |empty_9_fu_3639_p2                 |   icmp   |      0|  0|   18|          32|          32|
    |icmp_ln11_1_fu_3984_p2             |   icmp   |      0|  0|   13|          14|          14|
    |icmp_ln11_fu_3703_p2               |   icmp   |      0|  0|   50|          96|          96|
    |icmp_ln128_fu_7409_p2              |   icmp   |      0|  0|   18|          32|          32|
    |icmp_ln13_fu_3996_p2               |   icmp   |      0|  0|   13|          11|          11|
    |icmp_ln14_fu_3720_p2               |   icmp   |      0|  0|   29|          64|          64|
    |icmp_ln15_fu_4008_p2               |   icmp   |      0|  0|   11|           8|           7|
    |icmp_ln17_1_fu_4111_p2             |   icmp   |      0|  0|    9|           4|           4|
    |icmp_ln17_fu_3744_p2               |   icmp   |      0|  0|   18|          32|          32|
    |icmp_ln35_fu_3613_p2               |   icmp   |      0|  0|   18|          32|           1|
    |icmp_ln43_fu_7404_p2               |   icmp   |      0|  0|   18|          32|           1|
    |icmp_ln70_fu_7100_p2               |   icmp   |      0|  0|   50|          96|          96|
    |icmp_ln73_fu_7117_p2               |   icmp   |      0|  0|   29|          64|          64|
    |icmp_ln76_fu_7216_p2               |   icmp   |      0|  0|   18|          32|          32|
    |ap_block_pp2_stage1_11001          |    or    |      0|  0|    2|           1|           1|
    |ap_block_pp3_stage0_11001          |    or    |      0|  0|    2|           1|           1|
    |or_ln13_1_fu_4154_p2               |    or    |      0|  0|    2|           1|           1|
    |or_ln13_fu_4020_p2                 |    or    |      0|  0|    2|           1|           1|
    |or_ln15_1_fu_4176_p2               |    or    |      0|  0|    2|           1|           1|
    |or_ln15_fu_4171_p2                 |    or    |      0|  0|    2|           1|           1|
    |select_ln11_1_fu_4082_p3           |  select  |      0|  0|    4|           1|           1|
    |select_ln11_2_fu_4089_p3           |  select  |      0|  0|    4|           1|           4|
    |select_ln11_3_fu_4233_p3           |  select  |      0|  0|    8|           1|           8|
    |select_ln11_4_fu_4104_p3           |  select  |      0|  0|    5|           1|           5|
    |select_ln11_fu_3756_p3             |  select  |      0|  0|   32|           1|          32|
    |select_ln13_1_fu_4135_p3           |  select  |      0|  0|    4|           1|           4|
    |select_ln13_2_fu_4245_p3           |  select  |      0|  0|    8|           1|           8|
    |select_ln13_3_fu_4142_p3           |  select  |      0|  0|    5|           1|           5|
    |select_ln13_4_fu_4046_p3           |  select  |      0|  0|   11|           1|           1|
    |select_ln13_fu_4128_p3             |  select  |      0|  0|    4|           1|           1|
    |select_ln14_10_fu_3936_p3          |  select  |      0|  0|   32|           1|          32|
    |select_ln14_11_fu_3839_p3          |  select  |      0|  0|   64|           1|           1|
    |select_ln14_1_fu_3846_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln14_2_fu_3725_p3           |  select  |      0|  0|   32|           1|           1|
    |select_ln14_3_fu_3733_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln14_4_fu_3852_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln14_5_fu_3903_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln14_6_fu_3912_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln14_7_fu_3749_p3           |  select  |      0|  0|    2|           1|           1|
    |select_ln14_8_fu_3805_p3           |  select  |      0|  0|    8|           1|           1|
    |select_ln14_9_fu_3898_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln14_fu_3788_p3             |  select  |      0|  0|   32|           1|           1|
    |select_ln15_1_fu_4199_p3           |  select  |      0|  0|    5|           1|           5|
    |select_ln15_2_fu_4207_p3           |  select  |      0|  0|    4|           1|           4|
    |select_ln15_3_fu_4032_p3           |  select  |      0|  0|    8|           1|           1|
    |select_ln15_fu_4181_p3             |  select  |      0|  0|    4|           1|           1|
    |select_ln17_1_fu_3771_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln17_2_fu_3816_p3           |  select  |      0|  0|    8|           1|           8|
    |select_ln17_3_fu_3929_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln17_fu_3763_p3             |  select  |      0|  0|   32|           1|          32|
    |select_ln70_fu_7227_p3             |  select  |      0|  0|   32|           1|          32|
    |select_ln73_1_fu_7292_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln73_2_fu_7317_p3           |  select  |      0|  0|   32|           1|           1|
    |select_ln73_3_fu_7270_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln73_4_fu_7130_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln73_5_fu_7206_p3           |  select  |      0|  0|   36|           1|          36|
    |select_ln73_6_fu_7221_p3           |  select  |      0|  0|    2|           1|           1|
    |select_ln73_7_fu_7251_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln73_8_fu_7303_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln73_9_fu_7263_p3           |  select  |      0|  0|   64|           1|           1|
    |select_ln73_fu_7122_p3             |  select  |      0|  0|   32|           1|           1|
    |select_ln76_1_fu_7276_p3           |  select  |      0|  0|   32|           1|          32|
    |select_ln76_2_fu_7243_p3           |  select  |      0|  0|   64|           1|          64|
    |select_ln76_fu_7324_p3             |  select  |      0|  0|   32|           1|          32|
    |smax10_fu_3625_p3                  |  select  |      0|  0|   32|           1|          32|
    |smax1124_fu_7033_p3                |  select  |      0|  0|   32|           1|          32|
    |smax11_fu_3645_p3                  |  select  |      0|  0|   32|           1|          32|
    |smax14_fu_3675_p3                  |  select  |      0|  0|   32|           1|          32|
    |ap_enable_pp0                      |    xor   |      0|  0|    2|           1|           2|
    |ap_enable_pp1                      |    xor   |      0|  0|    2|           1|           2|
    |ap_enable_pp2                      |    xor   |      0|  0|    2|           1|           2|
    |ap_enable_pp3                      |    xor   |      0|  0|    2|           1|           2|
    |ap_enable_reg_pp3_iter1            |    xor   |      0|  0|    2|           2|           1|
    |xor_ln11_fu_4002_p2                |    xor   |      0|  0|    2|           1|           2|
    |xor_ln13_fu_4149_p2                |    xor   |      0|  0|    2|           1|           2|
    +-----------------------------------+----------+-------+---+-----+------------+------------+
    |Total                              |          |      0|  0| 3605|        1889|        2700|
    +-----------------------------------+----------+-------+---+-----+------------+------------+

    * Multiplexer: 
    +----------------------------------------------+-----+-----------+-----+-----------+
    |                     Name                     | LUT | Input Size| Bits| Total Bits|
    +----------------------------------------------+-----+-----------+-----+-----------+
    |DATA_BUS_AWADDR                               |   15|          3|   32|         96|
    |DATA_BUS_WDATA                                |   15|          3|   16|         48|
    |DATA_BUS_blk_n_AR                             |    9|          2|    1|          2|
    |DATA_BUS_blk_n_AW                             |    9|          2|    1|          2|
    |DATA_BUS_blk_n_B                              |    9|          2|    1|          2|
    |DATA_BUS_blk_n_R                              |    9|          2|    1|          2|
    |DATA_BUS_blk_n_W                              |    9|          2|    1|          2|
    |ap_NS_fsm                                     |  137|         30|    1|         30|
    |ap_enable_reg_pp0_iter2                       |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter9                       |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter13                      |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter2                       |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter8                       |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1                       |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter7                       |    9|          2|    1|          2|
    |ap_phi_mux_ci_0_i_phi_fu_3362_p4              |    9|          2|   32|         64|
    |ap_phi_mux_co_0_i65_phi_fu_3558_p4            |    9|          2|   32|         64|
    |ap_phi_mux_indvar_flatten1130_phi_fu_3514_p4  |    9|          2|   64|        128|
    |ap_phi_mux_indvar_flatten1220_phi_fu_3482_p4  |    9|          2|   96|        192|
    |ap_phi_mux_indvar_flatten32_phi_fu_3318_p4    |    9|          2|   96|        192|
    |ap_phi_mux_indvar_flatten_phi_fu_3340_p4      |    9|          2|   64|        128|
    |ap_phi_mux_ki_fixed_phi_fu_3438_p4            |    9|          2|    4|          8|
    |ap_phi_mux_kj_fixed_phi_fu_3449_p4            |    9|          2|    4|          8|
    |ap_phi_mux_row_fixed_1_phi_fu_3460_p4         |    9|          2|    4|          8|
    |ap_phi_mux_tc_0_i63_phi_fu_3536_p4            |    9|          2|   32|         64|
    |ap_phi_mux_tc_0_i_phi_fu_3394_p4              |    9|          2|   32|         64|
    |ap_phi_mux_tcc_in_0_i_phi_fu_3384_p4          |    9|          2|   32|         64|
    |ap_phi_mux_tcc_out_0_i_phi_fu_3526_p4         |    9|          2|   32|         64|
    |ap_phi_mux_tii_in_0_i_phi_fu_3352_p4          |    9|          2|   32|         64|
    |ap_phi_mux_too_out_0_i_phi_fu_3547_p4         |    9|          2|   32|         64|
    |ap_phi_mux_tr_0_i61_phi_fu_3503_p4            |    9|          2|   32|         64|
    |ap_phi_mux_tr_0_i_phi_fu_3329_p4              |    9|          2|   32|         64|
    |ap_phi_mux_trr_in_0_i_phi_fu_3372_p4          |    9|          2|   32|         64|
    |ap_phi_mux_trr_out_0_i_phi_fu_3493_p4         |    9|          2|   32|         64|
    |ci_0_i_reg_3359                               |    9|          2|   32|         64|
    |co_0_i132_reg_3576                            |    9|          2|   32|         64|
    |co_0_i65_reg_3555                             |    9|          2|   32|         64|
    |col_fixed_1_reg_3467                          |    9|          2|    4|          8|
    |indvar_flatten1100_reg_3401                   |    9|          2|   14|         28|
    |indvar_flatten1130_reg_3510                   |    9|          2|   64|        128|
    |indvar_flatten1220_reg_3478                   |    9|          2|   96|        192|
    |indvar_flatten204_reg_3412                    |    9|          2|   11|         22|
    |indvar_flatten32_reg_3314                     |    9|          2|   96|        192|
    |indvar_flatten40_reg_3423                     |    9|          2|    8|         16|
    |indvar_flatten_reg_3336                       |    9|          2|   64|        128|
    |input_buffer_0_V_address0                     |   15|          3|    7|         21|
    |input_buffer_1_V_address0                     |   15|          3|    7|         21|
    |input_buffer_2_V_address0                     |   15|          3|    7|         21|
    |input_buffer_3_V_address0                     |   15|          3|    7|         21|
    |input_buffer_4_V_address0                     |   15|          3|    7|         21|
    |input_buffer_5_V_address0                     |   15|          3|    7|         21|
    |input_buffer_6_V_address0                     |   15|          3|    7|         21|
    |input_buffer_7_V_address0                     |   15|          3|    7|         21|
    |ki_fixed_reg_3434                             |    9|          2|    4|          8|
    |kj_fixed_reg_3445                             |    9|          2|    4|          8|
    |output_buffer_0_V_address0                    |   15|          3|    7|         21|
    |output_buffer_10_V_address0                   |   15|          3|    7|         21|
    |output_buffer_11_V_address0                   |   15|          3|    7|         21|
    |output_buffer_12_V_address0                   |   15|          3|    7|         21|
    |output_buffer_13_V_address0                   |   15|          3|    7|         21|
    |output_buffer_14_V_address0                   |   15|          3|    7|         21|
    |output_buffer_15_V_address0                   |   15|          3|    7|         21|
    |output_buffer_16_V_address0                   |   15|          3|    7|         21|
    |output_buffer_17_V_address0                   |   15|          3|    7|         21|
    |output_buffer_1_V_address0                    |   15|          3|    7|         21|
    |output_buffer_2_V_address0                    |   15|          3|    7|         21|
    |output_buffer_3_V_address0                    |   15|          3|    7|         21|
    |output_buffer_4_V_address0                    |   15|          3|    7|         21|
    |output_buffer_5_V_address0                    |   15|          3|    7|         21|
    |output_buffer_6_V_address0                    |   15|          3|    7|         21|
    |output_buffer_7_V_address0                    |   15|          3|    7|         21|
    |output_buffer_8_V_address0                    |   15|          3|    7|         21|
    |output_buffer_9_V_address0                    |   15|          3|    7|         21|
    |row_fixed_1_reg_3456                          |    9|          2|    4|          8|
    |tc_0_i63_reg_3533                             |    9|          2|   32|         64|
    |tc_0_i_reg_3391                               |    9|          2|   32|         64|
    |tcc_in_0_i_reg_3380                           |    9|          2|   32|         64|
    |tcc_out_0_i_reg_3522                          |    9|          2|   32|         64|
    |temp_0_i131_reg_3565                          |    9|          2|   32|         64|
    |tii_in_0_i_reg_3348                           |    9|          2|   32|         64|
    |too_out_0_i_reg_3543                          |    9|          2|   32|         64|
    |tr_0_i61_reg_3500                             |    9|          2|   32|         64|
    |tr_0_i_reg_3326                               |    9|          2|   32|         64|
    |trr_in_0_i_reg_3368                           |    9|          2|   32|         64|
    |trr_out_0_i_reg_3489                          |    9|          2|   32|         64|
    +----------------------------------------------+-----+-----------+-----+-----------+
    |Total                                         | 1061|        226| 1776|       3810|
    +----------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+----+----+-----+-----------+
    |                 Name                 | FF | LUT| Bits| Const Bits|
    +--------------------------------------+----+----+-----+-----------+
    |DATA_BUS_addr_1_reg_12193             |  32|   0|   32|          0|
    |DATA_BUS_addr_2_reg_12227             |  32|   0|   32|          0|
    |DATA_BUS_addr_read_reg_9410           |  16|   0|   16|          0|
    |DATA_BUS_addr_reg_9404                |  32|   0|   32|          0|
    |add_ln11_1_reg_9267                   |  96|   0|   96|          0|
    |add_ln203_1_reg_9374                  |   8|   0|    8|          0|
    |add_ln203_4_reg_9535                  |   8|   0|    8|          0|
    |add_ln203_6_reg_11952                 |  36|   0|   36|          0|
    |add_ln21_reg_9399                     |  32|   0|   32|          0|
    |add_ln42_1_reg_9530                   |   8|   0|    8|          0|
    |add_ln56_reg_9474                     |   8|   0|    8|          0|
    |add_ln70_reg_11961                    |  96|   0|   96|          0|
    |and_ln11_1_reg_9451                   |   1|   0|    1|          0|
    |and_ln11_1_reg_9451_pp1_iter1_reg     |   1|   0|    1|          0|
    |ap_CS_fsm                             |  29|   0|   29|          0|
    |ap_enable_reg_pp0_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter10              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter11              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter12              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter13              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter7               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter8               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter9               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter7               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter8               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter5               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter6               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter7               |   1|   0|    1|          0|
    |bound1127_reg_11936                   |  64|   0|   64|          0|
    |bound1173_reg_11947                   |  96|   0|   96|          0|
    |ci_0_i_reg_3359                       |  32|   0|   32|          0|
    |ci_reg_9342                           |  32|   0|   32|          0|
    |co_0_i132_reg_3576                    |  32|   0|   32|          0|
    |co_0_i65_reg_3555                     |  32|   0|   32|          0|
    |co_reg_12061                          |  32|   0|   32|          0|
    |col_fixed_1_reg_3467                  |   4|   0|    4|          0|
    |dram_offset_input_reg_9241            |  32|   0|   32|          0|
    |empty_12_reg_11921                    |   1|   0|    1|          0|
    |empty_9_reg_9198                      |   1|   0|    1|          0|
    |i_reg_9479                            |   4|   0|    4|          0|
    |icmp_ln11_1_reg_9422                  |   1|   0|    1|          0|
    |icmp_ln11_reg_9257                    |   1|   0|    1|          0|
    |icmp_ln128_reg_12213                  |   1|   0|    1|          0|
    |icmp_ln13_reg_9431                    |   1|   0|    1|          0|
    |icmp_ln13_reg_9431_pp1_iter1_reg      |   1|   0|    1|          0|
    |icmp_ln14_reg_9272                    |   1|   0|    1|          0|
    |icmp_ln14_reg_9272_pp0_iter1_reg      |   1|   0|    1|          0|
    |icmp_ln15_reg_9446                    |   1|   0|    1|          0|
    |icmp_ln70_reg_11957                   |   1|   0|    1|          0|
    |icmp_ln73_reg_11972                   |   1|   0|    1|          0|
    |indvar_flatten1100_reg_3401           |  14|   0|   14|          0|
    |indvar_flatten1130_reg_3510           |  64|   0|   64|          0|
    |indvar_flatten1220_reg_3478           |  96|   0|   96|          0|
    |indvar_flatten204_reg_3412            |  11|   0|   11|          0|
    |indvar_flatten32_reg_3314             |  96|   0|   96|          0|
    |indvar_flatten40_reg_3423             |   8|   0|    8|          0|
    |indvar_flatten_reg_3336               |  64|   0|   64|          0|
    |input_vec_0_V_reg_9961                |  16|   0|   16|          0|
    |input_vec_1_V_reg_10151               |  16|   0|   16|          0|
    |input_vec_2_V_reg_10431               |  16|   0|   16|          0|
    |input_vec_3_V_reg_10711               |  16|   0|   16|          0|
    |input_vec_4_V_reg_10991               |  16|   0|   16|          0|
    |input_vec_5_V_reg_11271               |  16|   0|   16|          0|
    |input_vec_6_V_reg_11551               |  16|   0|   16|          0|
    |input_vec_7_V_reg_11736               |  16|   0|   16|          0|
    |j_reg_9490                            |   4|   0|    4|          0|
    |ki_fixed_reg_3434                     |   4|   0|    4|          0|
    |kj_fixed_reg_3445                     |   4|   0|    4|          0|
    |layer_ch_in_read_reg_9188             |  32|   0|   32|          0|
    |layer_ch_out_read_reg_12046           |  32|   0|   32|          0|
    |layer_col_in_read_reg_9246            |  32|   0|   32|          0|
    |layer_col_out_read_reg_12041          |  32|   0|   32|          0|
    |mul_ln1118_10_reg_10206               |  30|   0|   30|          0|
    |mul_ln1118_11_reg_10211               |  30|   0|   30|          0|
    |mul_ln1118_12_reg_10216               |  30|   0|   30|          0|
    |mul_ln1118_13_reg_10221               |  30|   0|   30|          0|
    |mul_ln1118_14_reg_10226               |  30|   0|   30|          0|
    |mul_ln1118_15_reg_10231               |  30|   0|   30|          0|
    |mul_ln1118_16_reg_10236               |  30|   0|   30|          0|
    |mul_ln1118_17_reg_10241               |  30|   0|   30|          0|
    |mul_ln1118_1_reg_10161                |  30|   0|   30|          0|
    |mul_ln1118_2_reg_10166                |  30|   0|   30|          0|
    |mul_ln1118_3_reg_10171                |  30|   0|   30|          0|
    |mul_ln1118_4_reg_10176                |  30|   0|   30|          0|
    |mul_ln1118_5_reg_10181                |  30|   0|   30|          0|
    |mul_ln1118_6_reg_10186                |  30|   0|   30|          0|
    |mul_ln1118_7_reg_10191                |  30|   0|   30|          0|
    |mul_ln1118_8_reg_10196                |  30|   0|   30|          0|
    |mul_ln1118_9_reg_10201                |  30|   0|   30|          0|
    |mul_ln1118_reg_10156                  |  30|   0|   30|          0|
    |mul_ln17_reg_9394                     |  32|   0|   32|          0|
    |mul_ln20_1_reg_9363                   |  32|   0|   32|          0|
    |mul_ln20_reg_9311                     |  32|   0|   32|          0|
    |mul_ln3_1_reg_9252                    |  96|   0|   96|          0|
    |mul_ln3_reg_9219                      |  64|   0|   64|          0|
    |mul_ln79_reg_12078                    |  32|   0|   32|          0|
    |or_ln13_reg_9459                      |   1|   0|    1|          0|
    |output_vec_0_V_reg_11831              |  16|   0|   16|          0|
    |output_vec_1_V_reg_11836              |  16|   0|   16|          0|
    |p_cast547_reg_9173                    |  31|   0|   33|          2|
    |p_cast_reg_9179                       |  31|   0|   33|          2|
    |row_fixed_1_reg_3456                  |   4|   0|    4|          0|
    |select_ln11_2_reg_9484                |   4|   0|    4|          0|
    |select_ln11_reg_9291                  |  32|   0|   32|          0|
    |select_ln13_1_reg_9495                |   4|   0|    4|          0|
    |select_ln13_2_reg_9525                |   8|   0|    8|          0|
    |select_ln14_10_reg_9389               |  32|   0|   32|          0|
    |select_ln14_11_reg_9347               |  64|   0|   64|          0|
    |select_ln14_1_reg_9352                |  32|   0|   32|          0|
    |select_ln14_4_reg_9358                |  32|   0|   32|          0|
    |select_ln14_7_reg_9283                |   1|   0|    1|          0|
    |select_ln14_7_reg_9283_pp0_iter1_reg  |   1|   0|    1|          0|
    |select_ln14_9_reg_9379                |  32|   0|   32|          0|
    |select_ln14_reg_9322                  |  32|   0|   32|          0|
    |select_ln15_1_reg_9507                |   5|   0|    5|          0|
    |select_ln15_2_reg_9513                |   4|   0|    4|          0|
    |select_ln15_reg_9501                  |   4|   0|    4|          0|
    |select_ln17_1_reg_9301                |  32|   0|   32|          0|
    |select_ln17_2_reg_9332                |   8|   0|    8|          0|
    |select_ln17_3_reg_9384                |  32|   0|   32|          0|
    |select_ln17_reg_9296                  |  32|   0|   32|          0|
    |select_ln70_reg_12008                 |  32|   0|   32|          0|
    |select_ln73_1_reg_12066               |  32|   0|   32|          0|
    |select_ln73_4_reg_11988               |  32|   0|   32|          0|
    |select_ln73_6_reg_12001               |   1|   0|    1|          0|
    |select_ln73_7_reg_12036               |  32|   0|   32|          0|
    |select_ln73_8_reg_12072               |  32|   0|   32|          0|
    |select_ln73_9_reg_12051               |  64|   0|   64|          0|
    |select_ln73_reg_11983                 |  32|   0|   32|          0|
    |select_ln76_1_reg_12056               |  32|   0|   32|          0|
    |select_ln76_2_reg_12014               |  64|   0|   64|          0|
    |select_ln76_reg_12093                 |  32|   0|   32|          0|
    |sub_ln11_1_reg_9203                   |  32|   0|   32|          0|
    |sub_ln11_2_reg_9225                   |  32|   0|   32|          0|
    |sub_ln11_reg_9193                     |  32|   0|   32|          0|
    |sub_ln70_reg_11926                    |  32|   0|   32|          0|
    |tc_0_i63_reg_3533                     |  32|   0|   32|          0|
    |tc_0_i_reg_3391                       |  32|   0|   32|          0|
    |tcc_in_0_i_reg_3380                   |  32|   0|   32|          0|
    |tcc_in_reg_9327                       |  32|   0|   32|          0|
    |tcc_out_0_i_reg_3522                  |  32|   0|   32|          0|
    |tcc_out_reg_11995                     |  32|   0|   32|          0|
    |temp_0_i131_reg_3565                  |  32|   0|   32|          0|
    |tii_in_0_i_reg_3348                   |  32|   0|   32|          0|
    |tii_in_reg_9337                       |  32|   0|   32|          0|
    |tile_C_min_read_reg_9149              |  32|   0|   32|          0|
    |tile_M_max_read_reg_9130              |  32|   0|   32|          0|
    |tile_M_min_read_reg_9138              |  32|   0|   32|          0|
    |tile_N_max_read_reg_9118              |  32|   0|   32|          0|
    |tile_N_min_read_reg_9123              |  32|   0|   32|          0|
    |tile_R_max_read_reg_9158              |  32|   0|   32|          0|
    |tile_R_min_read_reg_9164              |  32|   0|   32|          0|
    |tmp141_reg_12083                      |  32|   0|   32|          0|
    |tmp142_reg_12088                      |  32|   0|   32|          0|
    |tmp353_reg_9369                       |  32|   0|   32|          0|
    |tmp_100_reg_11801                     |  16|   0|   16|          0|
    |tmp_102_reg_10501                     |  16|   0|   16|          0|
    |tmp_103_reg_10781                     |  16|   0|   16|          0|
    |tmp_104_reg_11061                     |  16|   0|   16|          0|
    |tmp_105_reg_11341                     |  16|   0|   16|          0|
    |tmp_106_reg_11621                     |  16|   0|   16|          0|
    |tmp_107_reg_11806                     |  16|   0|   16|          0|
    |tmp_109_reg_10506                     |  16|   0|   16|          0|
    |tmp_110_reg_10786                     |  16|   0|   16|          0|
    |tmp_111_reg_11066                     |  16|   0|   16|          0|
    |tmp_112_reg_11346                     |  16|   0|   16|          0|
    |tmp_113_reg_11626                     |  16|   0|   16|          0|
    |tmp_114_reg_11811                     |  16|   0|   16|          0|
    |tmp_116_reg_10511                     |  16|   0|   16|          0|
    |tmp_117_reg_10791                     |  16|   0|   16|          0|
    |tmp_118_reg_11071                     |  16|   0|   16|          0|
    |tmp_119_reg_11351                     |  16|   0|   16|          0|
    |tmp_11_reg_10716                      |  16|   0|   16|          0|
    |tmp_120_reg_11631                     |  16|   0|   16|          0|
    |tmp_121_reg_11816                     |  16|   0|   16|          0|
    |tmp_123_reg_10516                     |  16|   0|   16|          0|
    |tmp_124_reg_10796                     |  16|   0|   16|          0|
    |tmp_125_reg_11076                     |  16|   0|   16|          0|
    |tmp_126_reg_11356                     |  16|   0|   16|          0|
    |tmp_127_reg_11636                     |  16|   0|   16|          0|
    |tmp_128_reg_11821                     |  16|   0|   16|          0|
    |tmp_12_reg_12238                      |  16|   0|   16|          0|
    |tmp_130_reg_10521                     |  16|   0|   16|          0|
    |tmp_131_reg_10801                     |  16|   0|   16|          0|
    |tmp_132_reg_11081                     |  16|   0|   16|          0|
    |tmp_133_reg_11361                     |  16|   0|   16|          0|
    |tmp_134_reg_11641                     |  16|   0|   16|          0|
    |tmp_135_reg_11826                     |  16|   0|   16|          0|
    |tmp_13_reg_10996                      |  16|   0|   16|          0|
    |tmp_14_reg_11276                      |  16|   0|   16|          0|
    |tmp_15_reg_11556                      |  16|   0|   16|          0|
    |tmp_16_reg_11741                      |  16|   0|   16|          0|
    |tmp_18_reg_10441                      |  16|   0|   16|          0|
    |tmp_19_reg_10721                      |  16|   0|   16|          0|
    |tmp_20_reg_11001                      |  16|   0|   16|          0|
    |tmp_21_reg_11281                      |  16|   0|   16|          0|
    |tmp_22_reg_11561                      |  16|   0|   16|          0|
    |tmp_23_reg_11746                      |  16|   0|   16|          0|
    |tmp_25_reg_10446                      |  16|   0|   16|          0|
    |tmp_26_reg_10726                      |  16|   0|   16|          0|
    |tmp_27_reg_11006                      |  16|   0|   16|          0|
    |tmp_28_reg_11286                      |  16|   0|   16|          0|
    |tmp_29_reg_11566                      |  16|   0|   16|          0|
    |tmp_30_reg_11751                      |  16|   0|   16|          0|
    |tmp_32_reg_10451                      |  16|   0|   16|          0|
    |tmp_33_reg_10731                      |  16|   0|   16|          0|
    |tmp_34_reg_11011                      |  16|   0|   16|          0|
    |tmp_35_reg_11291                      |  16|   0|   16|          0|
    |tmp_36_reg_11571                      |  16|   0|   16|          0|
    |tmp_37_reg_11756                      |  16|   0|   16|          0|
    |tmp_39_reg_10456                      |  16|   0|   16|          0|
    |tmp_40_reg_10736                      |  16|   0|   16|          0|
    |tmp_41_reg_11016                      |  16|   0|   16|          0|
    |tmp_42_reg_11296                      |  16|   0|   16|          0|
    |tmp_43_reg_11576                      |  16|   0|   16|          0|
    |tmp_44_reg_11761                      |  16|   0|   16|          0|
    |tmp_46_reg_10461                      |  16|   0|   16|          0|
    |tmp_47_reg_10741                      |  16|   0|   16|          0|
    |tmp_48_reg_11021                      |  16|   0|   16|          0|
    |tmp_49_reg_11301                      |  16|   0|   16|          0|
    |tmp_50_reg_11581                      |  16|   0|   16|          0|
    |tmp_51_reg_11766                      |  16|   0|   16|          0|
    |tmp_53_reg_10466                      |  16|   0|   16|          0|
    |tmp_54_reg_10746                      |  16|   0|   16|          0|
    |tmp_55_reg_11026                      |  16|   0|   16|          0|
    |tmp_56_reg_11306                      |  16|   0|   16|          0|
    |tmp_57_reg_11586                      |  16|   0|   16|          0|
    |tmp_58_reg_11771                      |  16|   0|   16|          0|
    |tmp_60_reg_10471                      |  16|   0|   16|          0|
    |tmp_61_reg_10751                      |  16|   0|   16|          0|
    |tmp_62_reg_11031                      |  16|   0|   16|          0|
    |tmp_63_reg_11311                      |  16|   0|   16|          0|
    |tmp_64_reg_11591                      |  16|   0|   16|          0|
    |tmp_65_reg_11776                      |  16|   0|   16|          0|
    |tmp_67_reg_10476                      |  16|   0|   16|          0|
    |tmp_68_reg_10756                      |  16|   0|   16|          0|
    |tmp_69_reg_11036                      |  16|   0|   16|          0|
    |tmp_70_reg_11316                      |  16|   0|   16|          0|
    |tmp_71_reg_11596                      |  16|   0|   16|          0|
    |tmp_72_reg_11781                      |  16|   0|   16|          0|
    |tmp_74_reg_10481                      |  16|   0|   16|          0|
    |tmp_75_reg_10761                      |  16|   0|   16|          0|
    |tmp_76_reg_11041                      |  16|   0|   16|          0|
    |tmp_77_reg_11321                      |  16|   0|   16|          0|
    |tmp_78_reg_11601                      |  16|   0|   16|          0|
    |tmp_79_reg_11786                      |  16|   0|   16|          0|
    |tmp_7_reg_10436                       |  16|   0|   16|          0|
    |tmp_81_reg_10486                      |  16|   0|   16|          0|
    |tmp_82_reg_10766                      |  16|   0|   16|          0|
    |tmp_83_reg_11046                      |  16|   0|   16|          0|
    |tmp_84_reg_11326                      |  16|   0|   16|          0|
    |tmp_85_reg_11606                      |  16|   0|   16|          0|
    |tmp_86_reg_11791                      |  16|   0|   16|          0|
    |tmp_88_reg_10491                      |  16|   0|   16|          0|
    |tmp_89_reg_10771                      |  16|   0|   16|          0|
    |tmp_8_reg_12199                       |  16|   0|   16|          0|
    |tmp_90_reg_11051                      |  16|   0|   16|          0|
    |tmp_91_reg_11331                      |  16|   0|   16|          0|
    |tmp_92_reg_11611                      |  16|   0|   16|          0|
    |tmp_93_reg_11796                      |  16|   0|   16|          0|
    |tmp_95_reg_10496                      |  16|   0|   16|          0|
    |tmp_96_reg_10776                      |  16|   0|   16|          0|
    |tmp_97_reg_11056                      |  16|   0|   16|          0|
    |tmp_98_reg_11336                      |  16|   0|   16|          0|
    |tmp_99_reg_11616                      |  16|   0|   16|          0|
    |too_out_0_i_reg_3543                  |  32|   0|   32|          0|
    |too_out_reg_12204                     |  32|   0|   32|          0|
    |tr_0_i61_reg_3500                     |  32|   0|   32|          0|
    |tr_0_i_reg_3326                       |  32|   0|   32|          0|
    |tr_reg_9261                           |  32|   0|   32|          0|
    |trr_in_0_i_reg_3368                   |  32|   0|   32|          0|
    |trr_in_reg_9317                       |  32|   0|   32|          0|
    |trr_out_0_i_reg_3489                  |  32|   0|   32|          0|
    |trr_out_reg_11966                     |  32|   0|   32|          0|
    |trunc_ln203_2_reg_9307                |   3|   0|    3|          0|
    |trunc_ln203_3_reg_12188               |   5|   0|    5|          0|
    |trunc_ln203_4_reg_12222               |   8|   0|    8|          0|
    |trunc_ln708_10_reg_11891              |  16|   0|   16|          0|
    |trunc_ln708_11_reg_11896              |  16|   0|   16|          0|
    |trunc_ln708_12_reg_11901              |  16|   0|   16|          0|
    |trunc_ln708_13_reg_11906              |  16|   0|   16|          0|
    |trunc_ln708_14_reg_11911              |  16|   0|   16|          0|
    |trunc_ln708_15_reg_11916              |  16|   0|   16|          0|
    |trunc_ln708_1_reg_11846               |  16|   0|   16|          0|
    |trunc_ln708_2_reg_11851               |  16|   0|   16|          0|
    |trunc_ln708_3_reg_11856               |  16|   0|   16|          0|
    |trunc_ln708_4_reg_11861               |  16|   0|   16|          0|
    |trunc_ln708_5_reg_11866               |  16|   0|   16|          0|
    |trunc_ln708_6_reg_11871               |  16|   0|   16|          0|
    |trunc_ln708_7_reg_11876               |  16|   0|   16|          0|
    |trunc_ln708_8_reg_11881               |  16|   0|   16|          0|
    |trunc_ln708_9_reg_11886               |  16|   0|   16|          0|
    |trunc_ln708_s_reg_11841               |  16|   0|   16|          0|
    |type_read_reg_9113                    |  32|   0|   32|          0|
    |weights_buffer_0_0_2_reg_9776         |  16|   0|   16|          0|
    |weights_buffer_0_10_2_reg_9826        |  16|   0|   16|          0|
    |weights_buffer_0_11_2_reg_9831        |  16|   0|   16|          0|
    |weights_buffer_0_12_2_reg_9836        |  16|   0|   16|          0|
    |weights_buffer_0_13_2_reg_9841        |  16|   0|   16|          0|
    |weights_buffer_0_14_2_reg_9846        |  16|   0|   16|          0|
    |weights_buffer_0_15_2_reg_9851        |  16|   0|   16|          0|
    |weights_buffer_0_16_2_reg_9856        |  16|   0|   16|          0|
    |weights_buffer_0_17_2_reg_9861        |  16|   0|   16|          0|
    |weights_buffer_0_1_2_reg_9781         |  16|   0|   16|          0|
    |weights_buffer_0_2_2_reg_9786         |  16|   0|   16|          0|
    |weights_buffer_0_3_2_reg_9791         |  16|   0|   16|          0|
    |weights_buffer_0_4_2_reg_9796         |  16|   0|   16|          0|
    |weights_buffer_0_5_2_reg_9801         |  16|   0|   16|          0|
    |weights_buffer_0_6_2_reg_9806         |  16|   0|   16|          0|
    |weights_buffer_0_7_2_reg_9811         |  16|   0|   16|          0|
    |weights_buffer_0_8_2_reg_9816         |  16|   0|   16|          0|
    |weights_buffer_0_9_2_reg_9821         |  16|   0|   16|          0|
    |weights_buffer_1_0_2_reg_9966         |  16|   0|   16|          0|
    |weights_buffer_1_10_2_reg_10066       |  16|   0|   16|          0|
    |weights_buffer_1_11_2_reg_10076       |  16|   0|   16|          0|
    |weights_buffer_1_12_2_reg_10086       |  16|   0|   16|          0|
    |weights_buffer_1_13_2_reg_10096       |  16|   0|   16|          0|
    |weights_buffer_1_14_2_reg_10106       |  16|   0|   16|          0|
    |weights_buffer_1_15_2_reg_10116       |  16|   0|   16|          0|
    |weights_buffer_1_16_2_reg_10126       |  16|   0|   16|          0|
    |weights_buffer_1_17_2_reg_10136       |  16|   0|   16|          0|
    |weights_buffer_1_1_2_reg_9976         |  16|   0|   16|          0|
    |weights_buffer_1_2_2_reg_9986         |  16|   0|   16|          0|
    |weights_buffer_1_3_2_reg_9996         |  16|   0|   16|          0|
    |weights_buffer_1_4_2_reg_10006        |  16|   0|   16|          0|
    |weights_buffer_1_5_2_reg_10016        |  16|   0|   16|          0|
    |weights_buffer_1_6_2_reg_10026        |  16|   0|   16|          0|
    |weights_buffer_1_7_2_reg_10036        |  16|   0|   16|          0|
    |weights_buffer_1_8_2_reg_10046        |  16|   0|   16|          0|
    |weights_buffer_1_9_2_reg_10056        |  16|   0|   16|          0|
    |weights_buffer_2_0_2_reg_10246        |  16|   0|   16|          0|
    |weights_buffer_2_10_2_reg_10346       |  16|   0|   16|          0|
    |weights_buffer_2_11_2_reg_10356       |  16|   0|   16|          0|
    |weights_buffer_2_12_2_reg_10366       |  16|   0|   16|          0|
    |weights_buffer_2_13_2_reg_10376       |  16|   0|   16|          0|
    |weights_buffer_2_14_2_reg_10386       |  16|   0|   16|          0|
    |weights_buffer_2_15_2_reg_10396       |  16|   0|   16|          0|
    |weights_buffer_2_16_2_reg_10406       |  16|   0|   16|          0|
    |weights_buffer_2_17_2_reg_10416       |  16|   0|   16|          0|
    |weights_buffer_2_1_2_reg_10256        |  16|   0|   16|          0|
    |weights_buffer_2_2_2_reg_10266        |  16|   0|   16|          0|
    |weights_buffer_2_3_2_reg_10276        |  16|   0|   16|          0|
    |weights_buffer_2_4_2_reg_10286        |  16|   0|   16|          0|
    |weights_buffer_2_5_2_reg_10296        |  16|   0|   16|          0|
    |weights_buffer_2_6_2_reg_10306        |  16|   0|   16|          0|
    |weights_buffer_2_7_2_reg_10316        |  16|   0|   16|          0|
    |weights_buffer_2_8_2_reg_10326        |  16|   0|   16|          0|
    |weights_buffer_2_9_2_reg_10336        |  16|   0|   16|          0|
    |weights_buffer_3_0_2_reg_10526        |  16|   0|   16|          0|
    |weights_buffer_3_10_2_reg_10626       |  16|   0|   16|          0|
    |weights_buffer_3_11_2_reg_10636       |  16|   0|   16|          0|
    |weights_buffer_3_12_2_reg_10646       |  16|   0|   16|          0|
    |weights_buffer_3_13_2_reg_10656       |  16|   0|   16|          0|
    |weights_buffer_3_14_2_reg_10666       |  16|   0|   16|          0|
    |weights_buffer_3_15_2_reg_10676       |  16|   0|   16|          0|
    |weights_buffer_3_16_2_reg_10686       |  16|   0|   16|          0|
    |weights_buffer_3_17_2_reg_10696       |  16|   0|   16|          0|
    |weights_buffer_3_1_2_reg_10536        |  16|   0|   16|          0|
    |weights_buffer_3_2_2_reg_10546        |  16|   0|   16|          0|
    |weights_buffer_3_3_2_reg_10556        |  16|   0|   16|          0|
    |weights_buffer_3_4_2_reg_10566        |  16|   0|   16|          0|
    |weights_buffer_3_5_2_reg_10576        |  16|   0|   16|          0|
    |weights_buffer_3_6_2_reg_10586        |  16|   0|   16|          0|
    |weights_buffer_3_7_2_reg_10596        |  16|   0|   16|          0|
    |weights_buffer_3_8_2_reg_10606        |  16|   0|   16|          0|
    |weights_buffer_3_9_2_reg_10616        |  16|   0|   16|          0|
    |weights_buffer_4_0_2_reg_10806        |  16|   0|   16|          0|
    |weights_buffer_4_10_2_reg_10906       |  16|   0|   16|          0|
    |weights_buffer_4_11_2_reg_10916       |  16|   0|   16|          0|
    |weights_buffer_4_12_2_reg_10926       |  16|   0|   16|          0|
    |weights_buffer_4_13_2_reg_10936       |  16|   0|   16|          0|
    |weights_buffer_4_14_2_reg_10946       |  16|   0|   16|          0|
    |weights_buffer_4_15_2_reg_10956       |  16|   0|   16|          0|
    |weights_buffer_4_16_2_reg_10966       |  16|   0|   16|          0|
    |weights_buffer_4_17_2_reg_10976       |  16|   0|   16|          0|
    |weights_buffer_4_1_2_reg_10816        |  16|   0|   16|          0|
    |weights_buffer_4_2_2_reg_10826        |  16|   0|   16|          0|
    |weights_buffer_4_3_2_reg_10836        |  16|   0|   16|          0|
    |weights_buffer_4_4_2_reg_10846        |  16|   0|   16|          0|
    |weights_buffer_4_5_2_reg_10856        |  16|   0|   16|          0|
    |weights_buffer_4_6_2_reg_10866        |  16|   0|   16|          0|
    |weights_buffer_4_7_2_reg_10876        |  16|   0|   16|          0|
    |weights_buffer_4_8_2_reg_10886        |  16|   0|   16|          0|
    |weights_buffer_4_9_2_reg_10896        |  16|   0|   16|          0|
    |weights_buffer_5_0_2_reg_11086        |  16|   0|   16|          0|
    |weights_buffer_5_10_2_reg_11186       |  16|   0|   16|          0|
    |weights_buffer_5_11_2_reg_11196       |  16|   0|   16|          0|
    |weights_buffer_5_12_2_reg_11206       |  16|   0|   16|          0|
    |weights_buffer_5_13_2_reg_11216       |  16|   0|   16|          0|
    |weights_buffer_5_14_2_reg_11226       |  16|   0|   16|          0|
    |weights_buffer_5_15_2_reg_11236       |  16|   0|   16|          0|
    |weights_buffer_5_16_2_reg_11246       |  16|   0|   16|          0|
    |weights_buffer_5_17_2_reg_11256       |  16|   0|   16|          0|
    |weights_buffer_5_1_2_reg_11096        |  16|   0|   16|          0|
    |weights_buffer_5_2_2_reg_11106        |  16|   0|   16|          0|
    |weights_buffer_5_3_2_reg_11116        |  16|   0|   16|          0|
    |weights_buffer_5_4_2_reg_11126        |  16|   0|   16|          0|
    |weights_buffer_5_5_2_reg_11136        |  16|   0|   16|          0|
    |weights_buffer_5_6_2_reg_11146        |  16|   0|   16|          0|
    |weights_buffer_5_7_2_reg_11156        |  16|   0|   16|          0|
    |weights_buffer_5_8_2_reg_11166        |  16|   0|   16|          0|
    |weights_buffer_5_9_2_reg_11176        |  16|   0|   16|          0|
    |weights_buffer_6_0_2_reg_11366        |  16|   0|   16|          0|
    |weights_buffer_6_10_2_reg_11466       |  16|   0|   16|          0|
    |weights_buffer_6_11_2_reg_11476       |  16|   0|   16|          0|
    |weights_buffer_6_12_2_reg_11486       |  16|   0|   16|          0|
    |weights_buffer_6_13_2_reg_11496       |  16|   0|   16|          0|
    |weights_buffer_6_14_2_reg_11506       |  16|   0|   16|          0|
    |weights_buffer_6_15_2_reg_11516       |  16|   0|   16|          0|
    |weights_buffer_6_16_2_reg_11526       |  16|   0|   16|          0|
    |weights_buffer_6_17_2_reg_11536       |  16|   0|   16|          0|
    |weights_buffer_6_1_2_reg_11376        |  16|   0|   16|          0|
    |weights_buffer_6_2_2_reg_11386        |  16|   0|   16|          0|
    |weights_buffer_6_3_2_reg_11396        |  16|   0|   16|          0|
    |weights_buffer_6_4_2_reg_11406        |  16|   0|   16|          0|
    |weights_buffer_6_5_2_reg_11416        |  16|   0|   16|          0|
    |weights_buffer_6_6_2_reg_11426        |  16|   0|   16|          0|
    |weights_buffer_6_7_2_reg_11436        |  16|   0|   16|          0|
    |weights_buffer_6_8_2_reg_11446        |  16|   0|   16|          0|
    |weights_buffer_6_9_2_reg_11456        |  16|   0|   16|          0|
    |weights_buffer_7_0_2_reg_11646        |  16|   0|   16|          0|
    |weights_buffer_7_10_2_reg_11696       |  16|   0|   16|          0|
    |weights_buffer_7_11_2_reg_11701       |  16|   0|   16|          0|
    |weights_buffer_7_12_2_reg_11706       |  16|   0|   16|          0|
    |weights_buffer_7_13_2_reg_11711       |  16|   0|   16|          0|
    |weights_buffer_7_14_2_reg_11716       |  16|   0|   16|          0|
    |weights_buffer_7_15_2_reg_11721       |  16|   0|   16|          0|
    |weights_buffer_7_16_2_reg_11726       |  16|   0|   16|          0|
    |weights_buffer_7_17_2_reg_11731       |  16|   0|   16|          0|
    |weights_buffer_7_1_2_reg_11651        |  16|   0|   16|          0|
    |weights_buffer_7_2_2_reg_11656        |  16|   0|   16|          0|
    |weights_buffer_7_3_2_reg_11661        |  16|   0|   16|          0|
    |weights_buffer_7_4_2_reg_11666        |  16|   0|   16|          0|
    |weights_buffer_7_5_2_reg_11671        |  16|   0|   16|          0|
    |weights_buffer_7_6_2_reg_11676        |  16|   0|   16|          0|
    |weights_buffer_7_7_2_reg_11681        |  16|   0|   16|          0|
    |weights_buffer_7_8_2_reg_11686        |  16|   0|   16|          0|
    |weights_buffer_7_9_2_reg_11691        |  16|   0|   16|          0|
    |xor_ln11_reg_9441                     |   1|   0|    1|          0|
    |zext_ln13_1_reg_9540                  |   8|   0|   64|         56|
    |zext_ln3_2_reg_9230                   |  32|   0|   96|         64|
    |zext_ln3_reg_9208                     |  32|   0|   64|         32|
    |zext_ln42_2_reg_9760                  |   8|   0|   64|         56|
    |add_ln203_1_reg_9374                  |  64|  32|    8|          0|
    |add_ln203_4_reg_9535                  |  64|  32|    8|          0|
    |icmp_ln11_1_reg_9422                  |  64|  32|    1|          0|
    |icmp_ln11_reg_9257                    |  64|  32|    1|          0|
    |icmp_ln128_reg_12213                  |  64|  32|    1|          0|
    |icmp_ln70_reg_11957                   |  64|  32|    1|          0|
    |icmp_ln73_reg_11972                   |  64|  32|    1|          0|
    |layer_ch_out_read_reg_12046           |  64|  32|   32|          0|
    |select_ln17_1_reg_9301                |  64|  32|   32|          0|
    |select_ln73_6_reg_12001               |  64|  32|    1|          0|
    |select_ln76_1_reg_12056               |  64|  32|   32|          0|
    |select_ln76_2_reg_12014               |   2|   1|   64|          0|
    |trunc_ln203_2_reg_9307                |  64|  32|    3|          0|
    |zext_ln13_1_reg_9540                  |  64|  32|   64|         56|
    |zext_ln42_2_reg_9760                  |  64|  32|   64|         56|
    +--------------------------------------+----+----+-----+-----------+
    |Total                                 |9543| 449| 9170|        324|
    +--------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------------+-----+-----+------------+--------------+--------------+
|s_axi_CTRL_BUS_AWVALID   |  in |    1|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_AWREADY   | out |    1|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_AWADDR    |  in |    9|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_WVALID    |  in |    1|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_WREADY    | out |    1|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_WDATA     |  in |   32|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_WSTRB     |  in |    4|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_ARVALID   |  in |    1|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_ARREADY   | out |    1|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_ARADDR    |  in |    9|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_RVALID    | out |    1|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_RREADY    |  in |    1|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_RDATA     | out |   32|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_RRESP     | out |    2|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_BVALID    | out |    1|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_BREADY    |  in |    1|    s_axi   |   CTRL_BUS   |    scalar    |
|s_axi_CTRL_BUS_BRESP     | out |    2|    s_axi   |   CTRL_BUS   |    scalar    |
|ap_clk                   |  in |    1| ap_ctrl_hs |   fpga_top   | return value |
|ap_rst_n                 |  in |    1| ap_ctrl_hs |   fpga_top   | return value |
|interrupt                | out |    1| ap_ctrl_hs |   fpga_top   | return value |
|m_axi_DATA_BUS_AWVALID   | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWREADY   |  in |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWADDR    | out |   32|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWID      | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWLEN     | out |    8|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWSIZE    | out |    3|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWBURST   | out |    2|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWLOCK    | out |    2|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWCACHE   | out |    4|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWPROT    | out |    3|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWQOS     | out |    4|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWREGION  | out |    4|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_AWUSER    | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_WVALID    | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_WREADY    |  in |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_WDATA     | out |   32|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_WSTRB     | out |    4|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_WLAST     | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_WID       | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_WUSER     | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARVALID   | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARREADY   |  in |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARADDR    | out |   32|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARID      | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARLEN     | out |    8|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARSIZE    | out |    3|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARBURST   | out |    2|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARLOCK    | out |    2|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARCACHE   | out |    4|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARPROT    | out |    3|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARQOS     | out |    4|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARREGION  | out |    4|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_ARUSER    | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_RVALID    |  in |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_RREADY    | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_RDATA     |  in |   32|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_RLAST     |  in |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_RID       |  in |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_RUSER     |  in |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_RRESP     |  in |    2|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_BVALID    |  in |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_BREADY    | out |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_BRESP     |  in |    2|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_BID       |  in |    1|    m_axi   |   DATA_BUS   |    pointer   |
|m_axi_DATA_BUS_BUSER     |  in |    1|    m_axi   |   DATA_BUS   |    pointer   |
+-------------------------+-----+-----+------------+--------------+--------------+

