# V2: ハードウェア要件

## 管理目標

## セキュリティ検証要件

| # | 説明 | L1 | L2 | L3 |
| --  | ---------------------- | - | - | - |
| **2.1** | MCU がデバッグインタフェース (JTAG, SWD など) へのアクセスの無効化または保護をサポートしていることを検証します。 | ✓ | ✓ | ✓ |
| **2.2** | MCU が書き込み保護などのコード保護メカニズムを提供していることを検証します。 | ✓ | ✓ | ✓ |
| **2.3** | MCU がメモリおよび I/O 保護機能を提供してアクセスを制限し、特権プロセスのみが特定のメモリ領域にアクセスできることを検証します。 | ✓ | ✓ | ✓ |
| **2.4** | MCU がハードウェアベースの暗号化機能を提供していることを検証します。 | ✓ | ✓ | ✓ |
| **2.5** | MCU が Trusted Execution Environment をサポートしていることを検証します。 | ✓ | ✓ | ✓ |
| **2.6** | 専用のハードウェアセキュリティ機能を利用して、機密データ、秘密鍵、証明書を安全に保存できていることを検証します。 Secure Element, TPM, TEE (Trusted Execution Environment) の使用を検討します。 | ✓ | ✓ | ✓ |
| **2.7** | MCU がデキャッピング、サイドチャネル、グリッチ攻撃に対する保護を提供していることを検証します。 | ✓ | ✓ | ✓ |
| **2.8** | 機密性の高いトレースがプリント回路基板の外層に露出していないことを検証します。 | ✓ | ✓ | ✓ |


## 要件マッピング

| # | ENISA | ... |
| -- | ---------------------- | ---------------------- |
|**2.1** | Lorem Ipsum | ... |

## 参考情報
