0.7
2020.2
May 22 2024
19:03:11
E:/github/pruebas_ipd432/Modulos_utiles/ContadorN.sv,1726771579,systemVerilog,,E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.srcs/sources_1/new/FSM_botones.sv,,ContadorN,,uvm,,,,,,
E:/github/pruebas_ipd432/Modulos_utiles/debouncer_FSM.sv,1726661905,systemVerilog,,E:/github/pruebas_ipd432/Modulos_utiles/divisor_frec.sv,,PB_Debouncer_FSM,,uvm,,,,,,
E:/github/pruebas_ipd432/Modulos_utiles/divisor_frec.sv,1724808649,systemVerilog,,E:/github/pruebas_ipd432/Modulos_utiles/led7segmentos.sv,,divisor_frec,,uvm,,,,,,
E:/github/pruebas_ipd432/Modulos_utiles/led7segmentos.sv,1726835095,systemVerilog,,E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.srcs/sources_1/new/top_module.sv,,led7segmentos,,uvm,,,,,,
E:/github/pruebas_ipd432/Modulos_utiles/unsigned_to_bcd.sv,1726588038,systemVerilog,,E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.srcs/sim_1/new/testbench.sv,,unsigned_to_bcd,,uvm,,,,,,
E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.sim/sim_1/behav/xsim/glbl.v,1708598507,verilog,,,,glbl,,uvm,,,,,,
E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.srcs/sim_1/new/testbench.sv,1726839465,systemVerilog,,,,testbench,,uvm,,,,,,
E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.srcs/sources_1/new/FSM_botones.sv,1726756050,systemVerilog,,E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.srcs/sources_1/new/FSM_tiempo.sv,,FSM_botones,,uvm,,,,,,
E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.srcs/sources_1/new/FSM_tiempo.sv,1726838540,systemVerilog,,E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.srcs/sources_1/new/RTC.sv,,FSM_tiempo,,uvm,,,,,,
E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.srcs/sources_1/new/RTC.sv,1726838647,systemVerilog,,E:/github/pruebas_ipd432/Modulos_utiles/debouncer_FSM.sv,,RTC,,uvm,,,,,,
E:/github/pruebas_ipd432/reloj_alarma/reloj_alarma.srcs/sources_1/new/top_module.sv,1726839770,systemVerilog,,E:/github/pruebas_ipd432/Modulos_utiles/unsigned_to_bcd.sv,,top_module,,uvm,,,,,,
