TimeQuest Timing Analyzer report for keyboarToVGA
Sat Nov 16 09:25:45 2019
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'vga_controller:u_vga_sync|clkdiv'
 12. Slow 1200mV 85C Model Setup: 'clk_50mhz'
 13. Slow 1200mV 85C Model Setup: 'rst'
 14. Slow 1200mV 85C Model Hold: 'clk_50mhz'
 15. Slow 1200mV 85C Model Hold: 'rst'
 16. Slow 1200mV 85C Model Hold: 'vga_controller:u_vga_sync|clkdiv'
 17. Slow 1200mV 85C Model Recovery: 'vga_controller:u_vga_sync|clkdiv'
 18. Slow 1200mV 85C Model Recovery: 'clk_50mhz'
 19. Slow 1200mV 85C Model Removal: 'clk_50mhz'
 20. Slow 1200mV 85C Model Removal: 'vga_controller:u_vga_sync|clkdiv'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50mhz'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'rst'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'vga_controller:u_vga_sync|clkdiv'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'vga_controller:u_vga_sync|clkdiv'
 36. Slow 1200mV 0C Model Setup: 'clk_50mhz'
 37. Slow 1200mV 0C Model Setup: 'rst'
 38. Slow 1200mV 0C Model Hold: 'clk_50mhz'
 39. Slow 1200mV 0C Model Hold: 'rst'
 40. Slow 1200mV 0C Model Hold: 'vga_controller:u_vga_sync|clkdiv'
 41. Slow 1200mV 0C Model Recovery: 'vga_controller:u_vga_sync|clkdiv'
 42. Slow 1200mV 0C Model Recovery: 'clk_50mhz'
 43. Slow 1200mV 0C Model Removal: 'clk_50mhz'
 44. Slow 1200mV 0C Model Removal: 'vga_controller:u_vga_sync|clkdiv'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50mhz'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'rst'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'vga_controller:u_vga_sync|clkdiv'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Slow 1200mV 0C Model Metastability Report
 53. Fast 1200mV 0C Model Setup Summary
 54. Fast 1200mV 0C Model Hold Summary
 55. Fast 1200mV 0C Model Recovery Summary
 56. Fast 1200mV 0C Model Removal Summary
 57. Fast 1200mV 0C Model Minimum Pulse Width Summary
 58. Fast 1200mV 0C Model Setup: 'vga_controller:u_vga_sync|clkdiv'
 59. Fast 1200mV 0C Model Setup: 'clk_50mhz'
 60. Fast 1200mV 0C Model Setup: 'rst'
 61. Fast 1200mV 0C Model Hold: 'clk_50mhz'
 62. Fast 1200mV 0C Model Hold: 'rst'
 63. Fast 1200mV 0C Model Hold: 'vga_controller:u_vga_sync|clkdiv'
 64. Fast 1200mV 0C Model Recovery: 'vga_controller:u_vga_sync|clkdiv'
 65. Fast 1200mV 0C Model Recovery: 'clk_50mhz'
 66. Fast 1200mV 0C Model Removal: 'clk_50mhz'
 67. Fast 1200mV 0C Model Removal: 'vga_controller:u_vga_sync|clkdiv'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50mhz'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'rst'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'vga_controller:u_vga_sync|clkdiv'
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Fast 1200mV 0C Model Metastability Report
 76. Multicorner Timing Analysis Summary
 77. Setup Times
 78. Hold Times
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Slow Corner Signal Integrity Metrics
 84. Fast Corner Signal Integrity Metrics
 85. Setup Transfers
 86. Hold Transfers
 87. Recovery Transfers
 88. Removal Transfers
 89. Report TCCS
 90. Report RSKM
 91. Unconstrained Paths
 92. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; keyboarToVGA                                     ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C16F484C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 3.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  44.4%      ;
;     3-4 processors         ;  33.3%      ;
;     5-8 processors         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; clk_50mhz                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50mhz }                        ;
; rst                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst }                              ;
; vga_controller:u_vga_sync|clkdiv ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_controller:u_vga_sync|clkdiv } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                     ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 103.46 MHz ; 103.46 MHz      ; vga_controller:u_vga_sync|clkdiv ;      ;
; 110.19 MHz ; 110.19 MHz      ; clk_50mhz                        ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; vga_controller:u_vga_sync|clkdiv ; -8.666 ; -295.340      ;
; clk_50mhz                        ; -8.075 ; -7083.262     ;
; rst                              ; -2.049 ; -12.771       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; clk_50mhz                        ; 0.148 ; 0.000         ;
; rst                              ; 0.384 ; 0.000         ;
; vga_controller:u_vga_sync|clkdiv ; 0.593 ; 0.000         ;
+----------------------------------+-------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; vga_controller:u_vga_sync|clkdiv ; -0.258 ; -5.489        ;
; clk_50mhz                        ; -0.079 ; -78.523       ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                     ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk_50mhz                        ; -0.108 ; -115.938      ;
; vga_controller:u_vga_sync|clkdiv ; 0.080  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk_50mhz                        ; -3.000 ; -1212.000     ;
; rst                              ; -3.000 ; -3.000        ;
; vga_controller:u_vga_sync|clkdiv ; -1.000 ; -52.000       ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga_controller:u_vga_sync|clkdiv'                                                                                                             ;
+--------+---------------------------------+-------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -8.666 ; vga_controller:u_vga_sync|hc[7] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.294      ; 9.955      ;
; -8.665 ; vga_controller:u_vga_sync|hc[7] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.294      ; 9.954      ;
; -8.664 ; vga_controller:u_vga_sync|hc[7] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.294      ; 9.953      ;
; -8.664 ; vga_controller:u_vga_sync|hc[7] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.294      ; 9.953      ;
; -8.662 ; vga_controller:u_vga_sync|hc[7] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.294      ; 9.951      ;
; -8.638 ; vga_controller:u_vga_sync|hc[7] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.294      ; 9.927      ;
; -8.638 ; vga_controller:u_vga_sync|hc[7] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.294      ; 9.927      ;
; -8.636 ; vga_controller:u_vga_sync|hc[7] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.294      ; 9.925      ;
; -8.635 ; vga_controller:u_vga_sync|hc[7] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.294      ; 9.924      ;
; -8.475 ; vga_controller:u_vga_sync|vc[6] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.288      ; 9.758      ;
; -8.475 ; vga_controller:u_vga_sync|hc[7] ; red_out[0]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.281      ; 9.751      ;
; -8.474 ; vga_controller:u_vga_sync|vc[6] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.288      ; 9.757      ;
; -8.473 ; vga_controller:u_vga_sync|vc[6] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.288      ; 9.756      ;
; -8.473 ; vga_controller:u_vga_sync|vc[6] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.288      ; 9.756      ;
; -8.472 ; vga_controller:u_vga_sync|hc[7] ; red_out[1]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.281      ; 9.748      ;
; -8.471 ; vga_controller:u_vga_sync|vc[6] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.288      ; 9.754      ;
; -8.454 ; vga_controller:u_vga_sync|hc[3] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.296      ; 9.745      ;
; -8.453 ; vga_controller:u_vga_sync|hc[3] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.296      ; 9.744      ;
; -8.452 ; vga_controller:u_vga_sync|hc[3] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.296      ; 9.743      ;
; -8.452 ; vga_controller:u_vga_sync|hc[3] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.296      ; 9.743      ;
; -8.450 ; vga_controller:u_vga_sync|hc[3] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.296      ; 9.741      ;
; -8.447 ; vga_controller:u_vga_sync|vc[6] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.288      ; 9.730      ;
; -8.447 ; vga_controller:u_vga_sync|vc[6] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.288      ; 9.730      ;
; -8.445 ; vga_controller:u_vga_sync|vc[6] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.288      ; 9.728      ;
; -8.445 ; vga_controller:u_vga_sync|hc[4] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.727      ;
; -8.444 ; vga_controller:u_vga_sync|vc[6] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.288      ; 9.727      ;
; -8.444 ; vga_controller:u_vga_sync|hc[4] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.726      ;
; -8.443 ; vga_controller:u_vga_sync|hc[4] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.725      ;
; -8.443 ; vga_controller:u_vga_sync|hc[4] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.725      ;
; -8.441 ; vga_controller:u_vga_sync|hc[4] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.723      ;
; -8.426 ; vga_controller:u_vga_sync|hc[3] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.296      ; 9.717      ;
; -8.426 ; vga_controller:u_vga_sync|hc[3] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.296      ; 9.717      ;
; -8.424 ; vga_controller:u_vga_sync|hc[3] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.296      ; 9.715      ;
; -8.423 ; vga_controller:u_vga_sync|hc[3] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.296      ; 9.714      ;
; -8.417 ; vga_controller:u_vga_sync|hc[4] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.699      ;
; -8.417 ; vga_controller:u_vga_sync|hc[4] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.699      ;
; -8.415 ; vga_controller:u_vga_sync|hc[4] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.697      ;
; -8.414 ; vga_controller:u_vga_sync|hc[4] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.696      ;
; -8.387 ; count_1hz_reg[16]               ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.085      ; 9.457      ;
; -8.384 ; count_1hz_reg[16]               ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.085      ; 9.454      ;
; -8.381 ; count_1hz_reg[1]                ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.084      ; 9.450      ;
; -8.378 ; count_1hz_reg[1]                ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.084      ; 9.447      ;
; -8.333 ; count_1hz_reg[3]                ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.084      ; 9.402      ;
; -8.330 ; count_1hz_reg[3]                ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.084      ; 9.399      ;
; -8.328 ; count_1hz_reg[5]                ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.084      ; 9.397      ;
; -8.325 ; count_1hz_reg[5]                ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.084      ; 9.394      ;
; -8.322 ; count_1hz_reg[19]               ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.085      ; 9.392      ;
; -8.319 ; count_1hz_reg[19]               ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.085      ; 9.389      ;
; -8.298 ; vga_controller:u_vga_sync|hc[8] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.598      ;
; -8.297 ; vga_controller:u_vga_sync|hc[8] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.597      ;
; -8.296 ; vga_controller:u_vga_sync|hc[8] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.596      ;
; -8.296 ; vga_controller:u_vga_sync|hc[8] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.596      ;
; -8.294 ; vga_controller:u_vga_sync|hc[8] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.594      ;
; -8.294 ; vga_controller:u_vga_sync|hc[6] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.593      ;
; -8.293 ; vga_controller:u_vga_sync|hc[6] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.592      ;
; -8.292 ; vga_controller:u_vga_sync|hc[6] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.591      ;
; -8.292 ; vga_controller:u_vga_sync|hc[6] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.591      ;
; -8.290 ; vga_controller:u_vga_sync|hc[5] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.589      ;
; -8.290 ; vga_controller:u_vga_sync|hc[6] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.589      ;
; -8.289 ; vga_controller:u_vga_sync|hc[5] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.588      ;
; -8.288 ; vga_controller:u_vga_sync|hc[5] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.587      ;
; -8.288 ; vga_controller:u_vga_sync|hc[5] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.587      ;
; -8.286 ; vga_controller:u_vga_sync|hc[5] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.585      ;
; -8.270 ; vga_controller:u_vga_sync|hc[8] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.570      ;
; -8.270 ; vga_controller:u_vga_sync|hc[8] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.570      ;
; -8.268 ; vga_controller:u_vga_sync|hc[8] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.568      ;
; -8.267 ; vga_controller:u_vga_sync|hc[8] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.567      ;
; -8.266 ; vga_controller:u_vga_sync|hc[6] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.565      ;
; -8.266 ; vga_controller:u_vga_sync|hc[6] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.565      ;
; -8.264 ; vga_controller:u_vga_sync|hc[6] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.563      ;
; -8.263 ; vga_controller:u_vga_sync|hc[6] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.562      ;
; -8.262 ; vga_controller:u_vga_sync|hc[5] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.561      ;
; -8.262 ; vga_controller:u_vga_sync|hc[5] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.561      ;
; -8.260 ; vga_controller:u_vga_sync|hc[5] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.559      ;
; -8.260 ; count_1hz_reg[20]               ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.083      ; 9.328      ;
; -8.259 ; vga_controller:u_vga_sync|hc[5] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.304      ; 9.558      ;
; -8.257 ; count_1hz_reg[20]               ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.083      ; 9.325      ;
; -8.254 ; vga_controller:u_vga_sync|vc[6] ; red_out[0]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.554      ;
; -8.251 ; vga_controller:u_vga_sync|vc[6] ; red_out[1]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.551      ;
; -8.248 ; vga_controller:u_vga_sync|vc[9] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.530      ;
; -8.247 ; vga_controller:u_vga_sync|vc[9] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.529      ;
; -8.246 ; vga_controller:u_vga_sync|vc[9] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.528      ;
; -8.246 ; vga_controller:u_vga_sync|vc[9] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.528      ;
; -8.244 ; vga_controller:u_vga_sync|vc[9] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.526      ;
; -8.235 ; vga_controller:u_vga_sync|hc[7] ; red_out[8]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.268      ; 9.498      ;
; -8.231 ; count_1hz_reg[18]               ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.085      ; 9.301      ;
; -8.228 ; count_1hz_reg[18]               ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.085      ; 9.298      ;
; -8.220 ; vga_controller:u_vga_sync|vc[9] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.502      ;
; -8.220 ; vga_controller:u_vga_sync|vc[9] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.502      ;
; -8.218 ; vga_controller:u_vga_sync|vc[9] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.500      ;
; -8.217 ; vga_controller:u_vga_sync|vc[9] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.287      ; 9.499      ;
; -8.214 ; vga_controller:u_vga_sync|vc[4] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.514      ;
; -8.213 ; vga_controller:u_vga_sync|vc[4] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.513      ;
; -8.212 ; vga_controller:u_vga_sync|vc[4] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.512      ;
; -8.212 ; vga_controller:u_vga_sync|vc[4] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.512      ;
; -8.210 ; vga_controller:u_vga_sync|vc[4] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.510      ;
; -8.209 ; vga_controller:u_vga_sync|hc[6] ; red_out[0]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.291      ; 9.495      ;
; -8.206 ; vga_controller:u_vga_sync|hc[6] ; red_out[1]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.291      ; 9.492      ;
; -8.206 ; vga_controller:u_vga_sync|vc[7] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.506      ;
; -8.205 ; vga_controller:u_vga_sync|vc[7] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.305      ; 9.505      ;
+--------+---------------------------------+-------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50mhz'                                                                                          ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -8.075 ; position_y_reg[0]     ; matrix_display_reg[23][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 8.986      ;
; -8.074 ; position_y_reg[0]     ; matrix_display_reg[23][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 8.985      ;
; -8.072 ; position_y_reg[0]     ; matrix_display_reg[23][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 8.983      ;
; -8.006 ; coln_reg[0]~_emulated ; matrix_display_reg[23][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 8.917      ;
; -8.005 ; coln_reg[0]~_emulated ; matrix_display_reg[23][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 8.916      ;
; -8.003 ; coln_reg[0]~_emulated ; matrix_display_reg[23][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.084     ; 8.914      ;
; -7.977 ; position_y_reg[0]     ; matrix_display_reg[13][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.892      ;
; -7.974 ; position_y_reg[0]     ; matrix_display_reg[10][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.889      ;
; -7.972 ; position_y_reg[0]     ; matrix_display_reg[9][14]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.887      ;
; -7.969 ; position_y_reg[0]     ; matrix_display_reg[13][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.884      ;
; -7.938 ; position_y_reg[0]     ; matrix_display_reg[14][15] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.059     ; 8.874      ;
; -7.935 ; position_y_reg[0]     ; matrix_display_reg[14][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.059     ; 8.871      ;
; -7.929 ; position_y_reg[0]     ; matrix_display_reg[0][14]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 8.847      ;
; -7.929 ; position_y_reg[0]     ; matrix_display_reg[0][4]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.050     ; 8.874      ;
; -7.928 ; position_y_reg[0]     ; matrix_display_reg[0][13]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.050     ; 8.873      ;
; -7.927 ; position_y_reg[0]     ; matrix_display_reg[0][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.050     ; 8.872      ;
; -7.923 ; position_y_reg[0]     ; matrix_display_reg[2][6]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 8.841      ;
; -7.919 ; position_y_reg[0]     ; matrix_display_reg[18][4]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.834      ;
; -7.913 ; position_y_reg[0]     ; matrix_display_reg[5][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.059     ; 8.849      ;
; -7.908 ; coln_reg[0]~_emulated ; matrix_display_reg[13][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.823      ;
; -7.907 ; position_y_reg[0]     ; matrix_display_reg[13][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.059     ; 8.843      ;
; -7.905 ; coln_reg[0]~_emulated ; matrix_display_reg[10][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.820      ;
; -7.903 ; coln_reg[0]~_emulated ; matrix_display_reg[9][14]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.818      ;
; -7.900 ; coln_reg[0]~_emulated ; matrix_display_reg[13][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.815      ;
; -7.895 ; position_y_reg[0]     ; matrix_display_reg[23][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.809      ;
; -7.879 ; position_y_reg[0]     ; matrix_display_reg[2][4]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.794      ;
; -7.872 ; position_y_reg[0]     ; matrix_display_reg[11][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 8.791      ;
; -7.869 ; coln_reg[0]~_emulated ; matrix_display_reg[14][15] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.059     ; 8.805      ;
; -7.866 ; coln_reg[0]~_emulated ; matrix_display_reg[14][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.059     ; 8.802      ;
; -7.865 ; position_y_reg[0]     ; matrix_display_reg[8][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 8.814      ;
; -7.862 ; position_y_reg[0]     ; matrix_display_reg[10][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 8.811      ;
; -7.860 ; coln_reg[0]~_emulated ; matrix_display_reg[0][14]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 8.778      ;
; -7.860 ; coln_reg[0]~_emulated ; matrix_display_reg[0][4]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.050     ; 8.805      ;
; -7.859 ; coln_reg[0]~_emulated ; matrix_display_reg[0][13]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.050     ; 8.804      ;
; -7.858 ; position_y_reg[0]     ; matrix_display_reg[12][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 8.807      ;
; -7.858 ; coln_reg[0]~_emulated ; matrix_display_reg[0][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.050     ; 8.803      ;
; -7.854 ; coln_reg[0]~_emulated ; matrix_display_reg[2][6]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 8.772      ;
; -7.850 ; coln_reg[0]~_emulated ; matrix_display_reg[18][4]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.765      ;
; -7.844 ; coln_reg[0]~_emulated ; matrix_display_reg[5][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.059     ; 8.780      ;
; -7.838 ; coln_reg[0]~_emulated ; matrix_display_reg[13][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.059     ; 8.774      ;
; -7.836 ; position_y_reg[0]     ; matrix_display_reg[0][12]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.053     ; 8.778      ;
; -7.835 ; position_y_reg[0]     ; matrix_display_reg[10][12] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.750      ;
; -7.833 ; position_y_reg[0]     ; matrix_display_reg[8][12]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.053     ; 8.775      ;
; -7.826 ; coln_reg[0]~_emulated ; matrix_display_reg[23][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.740      ;
; -7.817 ; position_y_reg[0]     ; matrix_display_reg[14][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 8.737      ;
; -7.810 ; coln_reg[0]~_emulated ; matrix_display_reg[2][4]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.725      ;
; -7.803 ; coln_reg[0]~_emulated ; matrix_display_reg[11][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 8.722      ;
; -7.802 ; position_y_reg[0]     ; matrix_display_reg[24][15] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.094     ; 8.703      ;
; -7.800 ; position_y_reg[0]     ; matrix_display_reg[29][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.094     ; 8.701      ;
; -7.798 ; position_y_reg[0]     ; matrix_display_reg[21][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.094     ; 8.699      ;
; -7.797 ; position_y_reg[0]     ; matrix_display_reg[21][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.094     ; 8.698      ;
; -7.797 ; position_y_reg[0]     ; matrix_display_reg[5][1]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.094     ; 8.698      ;
; -7.797 ; position_y_reg[0]     ; matrix_display_reg[29][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.094     ; 8.698      ;
; -7.796 ; coln_reg[0]~_emulated ; matrix_display_reg[8][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 8.745      ;
; -7.795 ; position_y_reg[0]     ; matrix_display_reg[23][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.083     ; 8.707      ;
; -7.794 ; position_y_reg[0]     ; matrix_display_reg[23][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.083     ; 8.706      ;
; -7.794 ; position_y_reg[0]     ; matrix_display_reg[25][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.083     ; 8.706      ;
; -7.793 ; coln_reg[0]~_emulated ; matrix_display_reg[10][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 8.742      ;
; -7.790 ; position_y_reg[0]     ; matrix_display_reg[18][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.705      ;
; -7.789 ; position_y_reg[0]     ; matrix_display_reg[25][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.703      ;
; -7.789 ; position_y_reg[0]     ; matrix_display_reg[25][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.703      ;
; -7.789 ; position_y_reg[0]     ; matrix_display_reg[25][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.083     ; 8.701      ;
; -7.789 ; coln_reg[0]~_emulated ; matrix_display_reg[12][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 8.738      ;
; -7.788 ; position_y_reg[0]     ; matrix_display_reg[18][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.703      ;
; -7.787 ; position_y_reg[0]     ; matrix_display_reg[18][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.702      ;
; -7.786 ; position_y_reg[0]     ; matrix_display_reg[17][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.700      ;
; -7.786 ; position_y_reg[0]     ; matrix_display_reg[20][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.083     ; 8.698      ;
; -7.783 ; position_y_reg[0]     ; matrix_display_reg[20][12] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.083     ; 8.695      ;
; -7.783 ; position_y_reg[0]     ; matrix_display_reg[13][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.061     ; 8.717      ;
; -7.782 ; position_y_reg[0]     ; matrix_display_reg[20][6]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.083     ; 8.694      ;
; -7.782 ; position_y_reg[0]     ; matrix_display_reg[20][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.083     ; 8.694      ;
; -7.782 ; position_y_reg[0]     ; matrix_display_reg[24][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.697      ;
; -7.776 ; position_y_reg[0]     ; matrix_display_reg[20][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.690      ;
; -7.774 ; position_y_reg[0]     ; matrix_display_reg[16][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.688      ;
; -7.774 ; position_y_reg[0]     ; matrix_display_reg[20][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.688      ;
; -7.772 ; position_y_reg[0]     ; matrix_display_reg[24][6]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.687      ;
; -7.767 ; coln_reg[0]~_emulated ; matrix_display_reg[0][12]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.053     ; 8.709      ;
; -7.766 ; coln_reg[0]~_emulated ; matrix_display_reg[10][12] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.681      ;
; -7.765 ; position_y_reg[0]     ; matrix_display_reg[10][11] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 8.684      ;
; -7.765 ; position_y_reg[0]     ; matrix_display_reg[10][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 8.684      ;
; -7.764 ; coln_reg[0]~_emulated ; matrix_display_reg[8][12]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.053     ; 8.706      ;
; -7.763 ; position_y_reg[0]     ; matrix_display_reg[24][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.082     ; 8.676      ;
; -7.762 ; position_y_reg[0]     ; matrix_display_reg[16][3]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 8.684      ;
; -7.762 ; position_y_reg[0]     ; matrix_display_reg[24][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.082     ; 8.675      ;
; -7.761 ; position_y_reg[0]     ; matrix_display_reg[17][6]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.675      ;
; -7.760 ; position_y_reg[0]     ; matrix_display_reg[10][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 8.679      ;
; -7.760 ; position_y_reg[0]     ; matrix_display_reg[19][6]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.674      ;
; -7.760 ; position_y_reg[0]     ; matrix_display_reg[26][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.082     ; 8.673      ;
; -7.760 ; position_y_reg[0]     ; matrix_display_reg[26][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.082     ; 8.673      ;
; -7.759 ; position_y_reg[0]     ; matrix_display_reg[23][7]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 8.669      ;
; -7.759 ; position_y_reg[0]     ; matrix_display_reg[3][5]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.053     ; 8.701      ;
; -7.758 ; position_y_reg[0]     ; matrix_display_reg[18][6]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.081     ; 8.672      ;
; -7.758 ; position_y_reg[0]     ; matrix_display_reg[2][5]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.053     ; 8.700      ;
; -7.757 ; position_y_reg[0]     ; matrix_display_reg[10][0]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.672      ;
; -7.755 ; position_y_reg[0]     ; matrix_display_reg[14][0]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.080     ; 8.670      ;
; -7.755 ; position_y_reg[0]     ; matrix_display_reg[2][3]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 8.677      ;
; -7.753 ; position_y_reg[0]     ; matrix_display_reg[3][13]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.053     ; 8.695      ;
; -7.748 ; coln_reg[0]~_emulated ; matrix_display_reg[14][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 8.668      ;
; -7.739 ; position_y_reg[0]     ; matrix_display_reg[11][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 8.658      ;
; -7.736 ; position_y_reg[0]     ; matrix_display_reg[11][11] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 8.655      ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rst'                                                                                        ;
+--------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.049 ; randum_sel[1]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.081      ; 1.269      ;
; -1.879 ; randum_sel[2]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.081      ; 1.099      ;
; -1.780 ; randum_sel[0]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.081      ; 1.000      ;
; -1.316 ; randum_sel[1]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.187      ; 1.324      ;
; -1.147 ; randum_sel[2]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.187      ; 1.155      ;
; -1.115 ; randum_sel[0]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.044      ; 1.266      ;
; -1.103 ; randum_sel[0]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.044      ; 1.253      ;
; -1.077 ; randum_sel[1]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.043      ; 1.238      ;
; -1.008 ; randum_sel[0]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.187      ; 1.016      ;
; -0.995 ; randum_sel[2]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.044      ; 1.146      ;
; -0.987 ; randum_sel[2]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.043      ; 1.145      ;
; -0.977 ; randum_sel[2]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.044      ; 1.127      ;
; -0.878 ; randum_sel[1]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.044      ; 1.029      ;
; -0.862 ; randum_sel[1]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.043      ; 1.020      ;
; -0.842 ; randum_sel[1]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.044      ; 0.992      ;
; -0.841 ; randum_sel[0]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.043      ; 1.002      ;
; -0.637 ; position_y_reg[1] ; coln_reg[1]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.038     ; 0.688      ;
; -0.590 ; position_y_reg[2] ; coln_reg[2]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.043     ; 0.658      ;
; -0.574 ; position_x_reg[2] ; line_reg[2]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.028     ; 0.646      ;
; -0.562 ; position_x_reg[1] ; line_reg[1]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.027     ; 0.635      ;
; -0.562 ; position_x_reg[3] ; line_reg[3]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.019     ; 0.645      ;
; -0.559 ; position_x_reg[0] ; line_reg[0]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.026     ; 0.645      ;
; -0.547 ; position_y_reg[0] ; coln_reg[0]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.001     ; 0.650      ;
; -0.547 ; position_y_reg[3] ; coln_reg[3]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.020     ; 0.637      ;
; -0.546 ; position_x_reg[4] ; line_reg[4]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.027     ; 0.637      ;
+--------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50mhz'                                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.148 ; vga_controller:u_vga_sync|clkdiv                   ; vga_controller:u_vga_sync|clkdiv                   ; vga_controller:u_vga_sync|clkdiv ; clk_50mhz   ; 0.000        ; 2.378      ; 2.912      ;
; 0.245 ; line_reg[0]~latch                                  ; line_reg[0]~_emulated                              ; rst                              ; clk_50mhz   ; 0.000        ; 0.026      ; 0.468      ;
; 0.250 ; line_reg[3]~latch                                  ; line_reg[3]~_emulated                              ; rst                              ; clk_50mhz   ; 0.000        ; 0.019      ; 0.466      ;
; 0.251 ; coln_reg[3]~latch                                  ; coln_reg[3]~_emulated                              ; rst                              ; clk_50mhz   ; 0.000        ; 0.020      ; 0.468      ;
; 0.309 ; coln_reg[2]~latch                                  ; coln_reg[2]~_emulated                              ; rst                              ; clk_50mhz   ; 0.000        ; 0.043      ; 0.549      ;
; 0.322 ; line_reg[2]~latch                                  ; line_reg[2]~_emulated                              ; rst                              ; clk_50mhz   ; 0.000        ; 0.028      ; 0.547      ;
; 0.337 ; line_reg[1]~latch                                  ; line_reg[1]~_emulated                              ; rst                              ; clk_50mhz   ; 0.000        ; 0.027      ; 0.561      ;
; 0.357 ; matrix_display_reg[19][12]                         ; matrix_display_reg[19][12]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[6][4]                           ; matrix_display_reg[6][4]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[8][9]                           ; matrix_display_reg[8][9]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[8][6]                           ; matrix_display_reg[8][6]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[9][9]                           ; matrix_display_reg[9][9]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[10][6]                          ; matrix_display_reg[10][6]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[15][3]                          ; matrix_display_reg[15][3]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[15][9]                          ; matrix_display_reg[15][9]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[15][6]                          ; matrix_display_reg[15][6]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[26][0]                          ; matrix_display_reg[26][0]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[26][8]                          ; matrix_display_reg[26][8]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[27][9]                          ; matrix_display_reg[27][9]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[0] ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[0] ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[0] ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[0] ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[5][7]                           ; matrix_display_reg[5][7]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[4][7]                           ; matrix_display_reg[4][7]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[2][7]                           ; matrix_display_reg[2][7]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[1][7]                           ; matrix_display_reg[1][7]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[3][7]                           ; matrix_display_reg[3][7]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[7][7]                           ; matrix_display_reg[7][7]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; state_reg.WaitNextFrameNew                         ; state_reg.WaitNextFrameNew                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; matrix_display_reg[23][15]                         ; matrix_display_reg[23][15]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; state_reg.RemoveFullLine                           ; state_reg.RemoveFullLine                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; matrix_display_reg[3][8]                           ; matrix_display_reg[3][8]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[17][3]                          ; matrix_display_reg[17][3]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[16][1]                          ; matrix_display_reg[16][1]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[16][5]                          ; matrix_display_reg[16][5]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[16][9]                          ; matrix_display_reg[16][9]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[17][11]                         ; matrix_display_reg[17][11]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[16][10]                         ; matrix_display_reg[16][10]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[18][13]                         ; matrix_display_reg[18][13]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[18][5]                          ; matrix_display_reg[18][5]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[18][1]                          ; matrix_display_reg[18][1]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[18][12]                         ; matrix_display_reg[18][12]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[19][4]                          ; matrix_display_reg[19][4]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[20][3]                          ; matrix_display_reg[20][3]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[19][1]                          ; matrix_display_reg[19][1]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[20][1]                          ; matrix_display_reg[20][1]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[21][3]                          ; matrix_display_reg[21][3]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[21][4]                          ; matrix_display_reg[21][4]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[21][0]                          ; matrix_display_reg[21][0]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[21][11]                         ; matrix_display_reg[21][11]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[21][6]                          ; matrix_display_reg[21][6]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[21][10]                         ; matrix_display_reg[21][10]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[22][6]                          ; matrix_display_reg[22][6]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[22][9]                          ; matrix_display_reg[22][9]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[22][7]                          ; matrix_display_reg[22][7]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[22][1]                          ; matrix_display_reg[22][1]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[24][3]                          ; matrix_display_reg[24][3]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[23][6]                          ; matrix_display_reg[23][6]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[24][10]                         ; matrix_display_reg[24][10]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[23][0]                          ; matrix_display_reg[23][0]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[25][3]                          ; matrix_display_reg[25][3]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[25][11]                         ; matrix_display_reg[25][11]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[26][4]                          ; matrix_display_reg[26][4]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[26][10]                         ; matrix_display_reg[26][10]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[30][13]                         ; matrix_display_reg[30][13]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[30][15]                         ; matrix_display_reg[30][15]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[27][4]                          ; matrix_display_reg[27][4]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[28][7]                          ; matrix_display_reg[28][7]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[28][6]                          ; matrix_display_reg[28][6]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[30][7]                          ; matrix_display_reg[30][7]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[30][6]                          ; matrix_display_reg[30][6]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[31][7]                          ; matrix_display_reg[31][7]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[31][14]                         ; matrix_display_reg[31][14]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[31][15]                         ; matrix_display_reg[31][15]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[31][10]                         ; matrix_display_reg[31][10]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[31][9]                          ; matrix_display_reg[31][9]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[31][13]                         ; matrix_display_reg[31][13]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[31][0]                          ; matrix_display_reg[31][0]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[31][1]                          ; matrix_display_reg[31][1]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[29][14]                         ; matrix_display_reg[29][14]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[29][7]                          ; matrix_display_reg[29][7]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[29][10]                         ; matrix_display_reg[29][10]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[29][4]                          ; matrix_display_reg[29][4]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[29][15]                         ; matrix_display_reg[29][15]                         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyPS2controller:u_keyPS2controller|kbclk_reg      ; keyPS2controller:u_keyPS2controller|kbclk_reg      ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[15][4]                          ; matrix_display_reg[15][4]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[12][4]                          ; matrix_display_reg[12][4]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[5][8]                           ; matrix_display_reg[5][8]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[2][8]                           ; matrix_display_reg[2][8]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[0][6]                           ; matrix_display_reg[0][6]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[2][9]                           ; matrix_display_reg[2][9]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[1][9]                           ; matrix_display_reg[1][9]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[5][10]                          ; matrix_display_reg[5][10]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[3][10]                          ; matrix_display_reg[3][10]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[1][10]                          ; matrix_display_reg[1][10]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[1][13]                          ; matrix_display_reg[1][13]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[2][14]                          ; matrix_display_reg[2][14]                          ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[5][0]                           ; matrix_display_reg[5][0]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[4][0]                           ; matrix_display_reg[4][0]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[0][0]                           ; matrix_display_reg[0][0]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; matrix_display_reg[1][0]                           ; matrix_display_reg[1][0]                           ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.062      ; 0.577      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rst'                                                                                        ;
+-------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; position_y_reg[0] ; coln_reg[0]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.151      ; 0.575      ;
; 0.393 ; position_y_reg[3] ; coln_reg[3]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.133      ; 0.566      ;
; 0.401 ; position_x_reg[1] ; line_reg[1]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.125      ; 0.566      ;
; 0.403 ; position_x_reg[3] ; line_reg[3]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.135      ; 0.578      ;
; 0.407 ; position_x_reg[4] ; line_reg[4]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.125      ; 0.572      ;
; 0.408 ; position_y_reg[2] ; coln_reg[2]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.109      ; 0.557      ;
; 0.413 ; position_x_reg[0] ; line_reg[0]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.125      ; 0.578      ;
; 0.414 ; position_x_reg[2] ; line_reg[2]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.124      ; 0.578      ;
; 0.453 ; position_y_reg[1] ; coln_reg[1]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.114      ; 0.607      ;
; 0.483 ; randum_sel[0]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.368      ; 0.891      ;
; 0.588 ; randum_sel[2]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.368      ; 0.996      ;
; 0.603 ; randum_sel[0]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.245      ; 0.888      ;
; 0.650 ; randum_sel[0]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.198      ; 0.888      ;
; 0.658 ; randum_sel[1]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.199      ; 0.897      ;
; 0.670 ; randum_sel[1]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.368      ; 1.078      ;
; 0.673 ; randum_sel[1]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.199      ; 0.912      ;
; 0.684 ; randum_sel[1]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.198      ; 0.922      ;
; 0.705 ; randum_sel[2]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.245      ; 0.990      ;
; 0.761 ; randum_sel[2]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.199      ; 1.000      ;
; 0.773 ; randum_sel[2]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.199      ; 1.012      ;
; 0.783 ; randum_sel[2]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.198      ; 1.021      ;
; 0.816 ; randum_sel[1]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.245      ; 1.101      ;
; 0.833 ; randum_sel[0]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.199      ; 1.072      ;
; 0.843 ; randum_sel[1]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.198      ; 1.081      ;
; 0.855 ; randum_sel[0]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.199      ; 1.094      ;
+-------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga_controller:u_vga_sync|clkdiv'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.593 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 0.811      ;
; 0.607 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 0.825      ;
; 0.608 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 0.826      ;
; 0.748 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 0.966      ;
; 0.878 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.096      ;
; 0.880 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.098      ;
; 0.880 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.098      ;
; 0.890 ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.108      ;
; 0.990 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.208      ;
; 1.022 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.240      ;
; 1.027 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.245      ;
; 1.034 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.060      ; 1.251      ;
; 1.132 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.350      ;
; 1.186 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.063      ; 1.406      ;
; 1.189 ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.407      ;
; 1.191 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.409      ;
; 1.192 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.410      ;
; 1.302 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.520      ;
; 1.306 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.524      ;
; 1.320 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.063      ; 1.540      ;
; 1.339 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.557      ;
; 1.357 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.069      ; 1.583      ;
; 1.403 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.621      ;
; 1.423 ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.641      ;
; 1.436 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.654      ;
; 1.444 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.662      ;
; 1.482 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.700      ;
; 1.512 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.069      ; 1.738      ;
; 1.533 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.751      ;
; 1.535 ; vga_controller:u_vga_sync|vc[3] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.473      ; 2.165      ;
; 1.556 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.077      ; 1.790      ;
; 1.574 ; vga_controller:u_vga_sync|hc[4] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.082      ; 1.813      ;
; 1.599 ; vga_controller:u_vga_sync|vc[1] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.446      ; 2.202      ;
; 1.631 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.050      ; 1.838      ;
; 1.660 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.062      ; 1.879      ;
; 1.661 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.062      ; 1.880      ;
; 1.678 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.053      ; 1.888      ;
; 1.679 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.053      ; 1.889      ;
; 1.692 ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.060      ; 1.909      ;
; 1.705 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.923      ;
; 1.771 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.062      ; 1.990      ;
; 1.775 ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|vc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.074      ; 2.006      ;
; 1.789 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.070      ; 2.016      ;
; 1.789 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.053      ; 1.999      ;
; 1.801 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.063      ; 2.021      ;
; 1.802 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.063      ; 2.022      ;
; 1.808 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.052      ; 2.017      ;
; 1.809 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.052      ; 2.018      ;
; 1.830 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.077      ; 2.064      ;
; 1.860 ; vga_controller:u_vga_sync|hc[1] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.454      ; 2.471      ;
; 1.865 ; vga_controller:u_vga_sync|vc[7] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.050      ; 2.072      ;
; 1.893 ; vga_controller:u_vga_sync|vc[3] ; red_out[7]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.473      ; 2.523      ;
; 1.894 ; vga_controller:u_vga_sync|vc[3] ; red_out[4]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.473      ; 2.524      ;
; 1.895 ; vga_controller:u_vga_sync|vc[3] ; red_out[3]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.473      ; 2.525      ;
; 1.895 ; vga_controller:u_vga_sync|vc[2] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.452      ; 2.504      ;
; 1.896 ; vga_controller:u_vga_sync|vc[3] ; red_out[5]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.473      ; 2.526      ;
; 1.898 ; vga_controller:u_vga_sync|vc[3] ; red_out[2]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.473      ; 2.528      ;
; 1.899 ; vga_controller:u_vga_sync|vc[3] ; red_out[6]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.473      ; 2.529      ;
; 1.912 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.063      ; 2.132      ;
; 1.913 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.062      ; 2.132      ;
; 1.915 ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.088      ; 2.160      ;
; 1.919 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.052      ; 2.128      ;
; 1.930 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.071      ; 2.158      ;
; 1.931 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.053      ; 2.141      ;
; 1.937 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.060      ; 2.154      ;
; 1.943 ; vga_controller:u_vga_sync|vc[1] ; red_out[4]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.446      ; 2.546      ;
; 1.943 ; vga_controller:u_vga_sync|vc[1] ; red_out[7]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.446      ; 2.546      ;
; 1.944 ; vga_controller:u_vga_sync|vc[1] ; red_out[3]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.446      ; 2.547      ;
; 1.945 ; vga_controller:u_vga_sync|vc[1] ; red_out[2]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.446      ; 2.548      ;
; 1.945 ; vga_controller:u_vga_sync|vc[1] ; red_out[5]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.446      ; 2.548      ;
; 1.947 ; vga_controller:u_vga_sync|vc[1] ; red_out[6]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.446      ; 2.550      ;
; 1.955 ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 2.173      ;
; 1.960 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.070      ; 2.187      ;
; 1.962 ; vga_controller:u_vga_sync|hc[8] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.462      ; 2.581      ;
; 1.979 ; vga_controller:u_vga_sync|vc[3] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.452      ; 2.588      ;
; 1.980 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.060      ; 2.197      ;
; 1.997 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.064      ; 2.218      ;
; 2.008 ; vga_controller:u_vga_sync|vc[3] ; red_out[8]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.456      ; 2.621      ;
; 2.010 ; vga_controller:u_vga_sync|vc[5] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.050      ; 2.217      ;
; 2.012 ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.088      ; 2.257      ;
; 2.017 ; vga_controller:u_vga_sync|hc[9] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.453      ; 2.627      ;
; 2.030 ; vga_controller:u_vga_sync|vc[5] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.077      ; 2.264      ;
; 2.041 ; vga_controller:u_vga_sync|vc[1] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.455      ; 2.653      ;
; 2.054 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.063      ; 2.274      ;
; 2.061 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.052      ; 2.270      ;
; 2.071 ; vga_controller:u_vga_sync|vc[1] ; red_out[8]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.429      ; 2.657      ;
; 2.072 ; vga_controller:u_vga_sync|hc[9] ; blue_out[8]~reg0                ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.440      ; 2.669      ;
; 2.092 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.050      ; 2.299      ;
; 2.101 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.071      ; 2.329      ;
; 2.108 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.060      ; 2.325      ;
; 2.111 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.074      ; 2.342      ;
; 2.130 ; vga_controller:u_vga_sync|vc[8] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.462      ; 2.749      ;
; 2.139 ; vga_controller:u_vga_sync|vc[8] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.050      ; 2.346      ;
; 2.147 ; vga_controller:u_vga_sync|hc[9] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.432      ; 2.736      ;
; 2.148 ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.088      ; 2.393      ;
; 2.161 ; vga_controller:u_vga_sync|vc[5] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.077      ; 2.395      ;
; 2.162 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.064      ; 2.383      ;
; 2.183 ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.088      ; 2.428      ;
; 2.189 ; vga_controller:u_vga_sync|hc[8] ; blue_out[8]~reg0                ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.449      ; 2.795      ;
; 2.195 ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 2.413      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'vga_controller:u_vga_sync|clkdiv'                                                                              ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.258 ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.109      ; 2.852      ;
; -0.258 ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.108      ; 2.851      ;
; -0.258 ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.108      ; 2.851      ;
; -0.258 ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.108      ; 2.851      ;
; -0.258 ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.108      ; 2.851      ;
; -0.257 ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.109      ; 2.851      ;
; -0.255 ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.096      ; 2.836      ;
; -0.255 ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.096      ; 2.836      ;
; -0.246 ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.107      ; 2.838      ;
; -0.246 ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.107      ; 2.838      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.115      ; 2.845      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.115      ; 2.845      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.115      ; 2.845      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.115      ; 2.845      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.117      ; 2.847      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.107      ; 2.837      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.116      ; 2.846      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.107      ; 2.837      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.107      ; 2.837      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.107      ; 2.837      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.107      ; 2.837      ;
; -0.245 ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 2.115      ; 2.845      ;
; 0.481  ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.109      ; 2.613      ;
; 0.481  ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.108      ; 2.612      ;
; 0.481  ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.108      ; 2.612      ;
; 0.481  ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.096      ; 2.600      ;
; 0.481  ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.096      ; 2.600      ;
; 0.481  ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.109      ; 2.613      ;
; 0.481  ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.108      ; 2.612      ;
; 0.481  ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.108      ; 2.612      ;
; 0.490  ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.115      ; 2.610      ;
; 0.490  ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.115      ; 2.610      ;
; 0.490  ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.115      ; 2.610      ;
; 0.490  ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.115      ; 2.610      ;
; 0.490  ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.107      ; 2.602      ;
; 0.490  ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.107      ; 2.602      ;
; 0.490  ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.115      ; 2.610      ;
; 0.491  ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.117      ; 2.611      ;
; 0.491  ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.107      ; 2.601      ;
; 0.491  ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.116      ; 2.610      ;
; 0.491  ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.107      ; 2.601      ;
; 0.491  ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.107      ; 2.601      ;
; 0.491  ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.107      ; 2.601      ;
; 0.491  ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 2.107      ; 2.601      ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50mhz'                                                                                                         ;
+--------+-----------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.079 ; rst       ; matrix_display_reg[4][1]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.858      ;
; -0.079 ; rst       ; matrix_display_reg[8][11]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[9][11]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[12][3]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[12][11]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[12][12]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[13][3]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[13][11]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[15][13]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.858      ;
; -0.079 ; rst       ; matrix_reg[16][13]                                       ; rst          ; clk_50mhz   ; 0.500        ; 2.302      ; 2.856      ;
; -0.079 ; rst       ; matrix_reg[16][14]                                       ; rst          ; clk_50mhz   ; 0.500        ; 2.302      ; 2.856      ;
; -0.079 ; rst       ; matrix_reg[16][6]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.302      ; 2.856      ;
; -0.079 ; rst       ; matrix_reg[16][7]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.302      ; 2.856      ;
; -0.079 ; rst       ; matrix_reg[16][9]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.302      ; 2.856      ;
; -0.079 ; rst       ; matrix_reg[16][12]                                       ; rst          ; clk_50mhz   ; 0.500        ; 2.302      ; 2.856      ;
; -0.079 ; rst       ; matrix_reg[16][11]                                       ; rst          ; clk_50mhz   ; 0.500        ; 2.302      ; 2.856      ;
; -0.079 ; rst       ; matrix_reg[16][10]                                       ; rst          ; clk_50mhz   ; 0.500        ; 2.302      ; 2.856      ;
; -0.079 ; rst       ; matrix_reg[16][8]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.302      ; 2.856      ;
; -0.079 ; rst       ; matrix_display_reg[20][4]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[19][15]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.858      ;
; -0.079 ; rst       ; matrix_display_reg[20][15]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.858      ;
; -0.079 ; rst       ; matrix_display_reg[24][4]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[24][12]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[28][12]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; matrix_display_reg[30][1]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.858      ;
; -0.079 ; rst       ; matrix_display_reg[28][1]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.858      ;
; -0.079 ; rst       ; matrix_display_reg[28][4]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.311      ; 2.865      ;
; -0.079 ; rst       ; state_reg.WaitNextFrame                                  ; rst          ; clk_50mhz   ; 0.500        ; 2.308      ; 2.862      ;
; -0.079 ; rst       ; collision_reg                                            ; rst          ; clk_50mhz   ; 0.500        ; 2.308      ; 2.862      ;
; -0.079 ; rst       ; state_reg.GameOverFin                                    ; rst          ; clk_50mhz   ; 0.500        ; 2.308      ; 2.862      ;
; -0.079 ; rst       ; state_reg.StartGameDebut                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.306      ; 2.860      ;
; -0.079 ; rst       ; state_reg.CollusionDetected                              ; rst          ; clk_50mhz   ; 0.500        ; 2.308      ; 2.862      ;
; -0.079 ; rst       ; state_reg.idle                                           ; rst          ; clk_50mhz   ; 0.500        ; 2.308      ; 2.862      ;
; -0.079 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.idle   ; rst          ; clk_50mhz   ; 0.500        ; 2.306      ; 2.860      ;
; -0.079 ; rst       ; go_reg                                                   ; rst          ; clk_50mhz   ; 0.500        ; 2.306      ; 2.860      ;
; -0.079 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.op     ; rst          ; clk_50mhz   ; 0.500        ; 2.306      ; 2.860      ;
; -0.079 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[0] ; rst          ; clk_50mhz   ; 0.500        ; 2.306      ; 2.860      ;
; -0.079 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[1] ; rst          ; clk_50mhz   ; 0.500        ; 2.306      ; 2.860      ;
; -0.079 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[2] ; rst          ; clk_50mhz   ; 0.500        ; 2.306      ; 2.860      ;
; -0.079 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[3] ; rst          ; clk_50mhz   ; 0.500        ; 2.306      ; 2.860      ;
; -0.079 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.done   ; rst          ; clk_50mhz   ; 0.500        ; 2.306      ; 2.860      ;
; -0.079 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[1]  ; rst          ; clk_50mhz   ; 0.500        ; 2.299      ; 2.853      ;
; -0.078 ; rst       ; position_y_reg[0]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.303      ; 2.856      ;
; -0.078 ; rst       ; coln_reg[0]~_emulated                                    ; rst          ; clk_50mhz   ; 0.500        ; 2.303      ; 2.856      ;
; -0.078 ; rst       ; matrix_display_reg[1][13]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.312      ; 2.865      ;
; -0.078 ; rst       ; matrix_display_reg[1][5]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.312      ; 2.865      ;
; -0.078 ; rst       ; matrix_display_reg[0][5]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.312      ; 2.865      ;
; -0.078 ; rst       ; matrix_display_reg[0][3]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.860      ;
; -0.078 ; rst       ; matrix_display_reg[3][3]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.860      ;
; -0.078 ; rst       ; matrix_display_reg[8][3]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.860      ;
; -0.078 ; rst       ; matrix_display_reg[9][3]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.860      ;
; -0.078 ; rst       ; matrix_display_reg[13][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.303      ; 2.856      ;
; -0.078 ; rst       ; matrix_display_reg[13][4]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.303      ; 2.856      ;
; -0.078 ; rst       ; matrix_display_reg[19][0]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.312      ; 2.865      ;
; -0.078 ; rst       ; matrix_reg[19][1]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.857      ;
; -0.078 ; rst       ; matrix_reg[19][14]                                       ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.857      ;
; -0.078 ; rst       ; matrix_display_reg[19][8]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.312      ; 2.865      ;
; -0.078 ; rst       ; matrix_reg[19][15]                                       ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.857      ;
; -0.078 ; rst       ; matrix_display_reg[24][2]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.308      ; 2.861      ;
; -0.078 ; rst       ; matrix_display_reg[25][6]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.308      ; 2.861      ;
; -0.078 ; rst       ; matrix_display_reg[26][2]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.308      ; 2.861      ;
; -0.078 ; rst       ; matrix_reg[28][15]                                       ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.857      ;
; -0.078 ; rst       ; matrix_reg[28][3]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.857      ;
; -0.078 ; rst       ; matrix_display_reg[28][2]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.308      ; 2.861      ;
; -0.078 ; rst       ; matrix_reg[28][2]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.857      ;
; -0.078 ; rst       ; matrix_display_reg[30][2]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.308      ; 2.861      ;
; -0.078 ; rst       ; matrix_reg[28][1]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.857      ;
; -0.078 ; rst       ; matrix_display_reg[27][0]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.312      ; 2.865      ;
; -0.078 ; rst       ; matrix_reg[28][5]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.857      ;
; -0.078 ; rst       ; matrix_reg[28][6]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.304      ; 2.857      ;
; -0.076 ; rst       ; matrix_display_reg[2][0]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.858      ;
; -0.076 ; rst       ; matrix_display_reg[6][9]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.858      ;
; -0.076 ; rst       ; matrix_display_reg[11][9]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.858      ;
; -0.076 ; rst       ; matrix_display_reg[12][6]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.858      ;
; -0.076 ; rst       ; matrix_display_reg[13][15]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.858      ;
; -0.076 ; rst       ; matrix_reg[16][0]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.291      ; 2.842      ;
; -0.076 ; rst       ; matrix_reg[16][3]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.291      ; 2.842      ;
; -0.076 ; rst       ; matrix_reg[16][4]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.291      ; 2.842      ;
; -0.076 ; rst       ; matrix_reg[16][2]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.291      ; 2.842      ;
; -0.076 ; rst       ; matrix_reg[16][1]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.291      ; 2.842      ;
; -0.076 ; rst       ; matrix_reg[16][5]                                        ; rst          ; clk_50mhz   ; 0.500        ; 2.291      ; 2.842      ;
; -0.076 ; rst       ; matrix_display_reg[18][8]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.858      ;
; -0.076 ; rst       ; matrix_display_reg[18][4]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.299      ; 2.850      ;
; -0.076 ; rst       ; matrix_display_reg[18][9]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.299      ; 2.850      ;
; -0.076 ; rst       ; matrix_display_reg[18][10]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.299      ; 2.850      ;
; -0.076 ; rst       ; matrix_display_reg[18][0]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.307      ; 2.858      ;
; -0.076 ; rst       ; matrix_display_reg[18][2]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.299      ; 2.850      ;
; -0.076 ; rst       ; matrix_display_reg[21][7]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.299      ; 2.850      ;
; -0.076 ; rst       ; matrix_display_reg[28][7]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.299      ; 2.850      ;
; -0.076 ; rst       ; matrix_display_reg[29][7]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.299      ; 2.850      ;
; -0.075 ; rst       ; matrix_display_reg[24][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.299      ; 2.849      ;
; -0.075 ; rst       ; matrix_display_reg[4][5]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.296      ; 2.846      ;
; -0.075 ; rst       ; matrix_display_reg[6][5]                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.296      ; 2.846      ;
; -0.075 ; rst       ; matrix_display_reg[13][6]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.300      ; 2.850      ;
; -0.075 ; rst       ; matrix_display_reg[17][13]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.300      ; 2.850      ;
; -0.075 ; rst       ; matrix_display_reg[17][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.300      ; 2.850      ;
; -0.075 ; rst       ; matrix_display_reg[20][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.296      ; 2.846      ;
; -0.075 ; rst       ; matrix_display_reg[21][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 2.300      ; 2.850      ;
; -0.075 ; rst       ; matrix_display_reg[21][13]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.300      ; 2.850      ;
; -0.075 ; rst       ; matrix_display_reg[22][13]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.296      ; 2.846      ;
+--------+-----------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50mhz'                                                                                  ;
+--------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.108 ; rst       ; matrix_reg[1][11]                ; rst          ; clk_50mhz   ; 0.000        ; 2.405      ; 2.494      ;
; -0.107 ; rst       ; line_reg[3]~_emulated            ; rst          ; clk_50mhz   ; 0.000        ; 2.396      ; 2.486      ;
; -0.107 ; rst       ; matrix_display_reg[4][8]         ; rst          ; clk_50mhz   ; 0.000        ; 2.402      ; 2.492      ;
; -0.107 ; rst       ; matrix_display_reg[6][6]         ; rst          ; clk_50mhz   ; 0.000        ; 2.396      ; 2.486      ;
; -0.107 ; rst       ; matrix_reg[7][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[7][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_display_reg[8][8]         ; rst          ; clk_50mhz   ; 0.000        ; 2.402      ; 2.492      ;
; -0.107 ; rst       ; matrix_reg[8][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[7][15]                ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[7][14]                ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_display_reg[8][2]         ; rst          ; clk_50mhz   ; 0.000        ; 2.402      ; 2.492      ;
; -0.107 ; rst       ; matrix_reg[7][9]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[7][11]                ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][11]                ; rst          ; clk_50mhz   ; 0.000        ; 2.403      ; 2.493      ;
; -0.107 ; rst       ; matrix_display_reg[9][8]         ; rst          ; clk_50mhz   ; 0.000        ; 2.402      ; 2.492      ;
; -0.107 ; rst       ; matrix_reg[9][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.403      ; 2.493      ;
; -0.107 ; rst       ; matrix_reg[9][3]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][4]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][0]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][15]                ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][14]                ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][12]                ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][9]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][13]                ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_reg[9][2]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_display_reg[10][2]        ; rst          ; clk_50mhz   ; 0.000        ; 2.402      ; 2.492      ;
; -0.107 ; rst       ; matrix_reg[10][2]                ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.491      ;
; -0.107 ; rst       ; matrix_display_reg[12][2]        ; rst          ; clk_50mhz   ; 0.000        ; 2.402      ; 2.492      ;
; -0.107 ; rst       ; matrix_display_reg[12][8]        ; rst          ; clk_50mhz   ; 0.000        ; 2.402      ; 2.492      ;
; -0.107 ; rst       ; matrix_display_reg[14][2]        ; rst          ; clk_50mhz   ; 0.000        ; 2.402      ; 2.492      ;
; -0.107 ; rst       ; matrix_display_reg[13][8]        ; rst          ; clk_50mhz   ; 0.000        ; 2.402      ; 2.492      ;
; -0.107 ; rst       ; collisionL_reg                   ; rst          ; clk_50mhz   ; 0.000        ; 2.405      ; 2.495      ;
; -0.107 ; rst       ; position_x_reg[3]                ; rst          ; clk_50mhz   ; 0.000        ; 2.396      ; 2.486      ;
; -0.106 ; rst       ; matrix_display_reg[22][10]       ; rst          ; clk_50mhz   ; 0.000        ; 2.396      ; 2.487      ;
; -0.106 ; rst       ; matrix_display_reg[11][2]        ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.486      ;
; -0.106 ; rst       ; matrix_reg[0][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.486      ;
; -0.106 ; rst       ; matrix_display_reg[3][2]         ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.486      ;
; -0.106 ; rst       ; matrix_display_reg[2][2]         ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.486      ;
; -0.106 ; rst       ; matrix_display_reg[8][15]        ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.486      ;
; -0.106 ; rst       ; matrix_display_reg[14][3]        ; rst          ; clk_50mhz   ; 0.000        ; 2.396      ; 2.487      ;
; -0.106 ; rst       ; matrix_display_reg[17][10]       ; rst          ; clk_50mhz   ; 0.000        ; 2.396      ; 2.487      ;
; -0.106 ; rst       ; matrix_display_reg[30][10]       ; rst          ; clk_50mhz   ; 0.000        ; 2.396      ; 2.487      ;
; -0.106 ; rst       ; matrix_display_reg[31][2]        ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.486      ;
; -0.106 ; rst       ; matrix_display_reg[31][8]        ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.486      ;
; -0.106 ; rst       ; matrix_reg[0][11]                ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.486      ;
; -0.106 ; rst       ; position_y_reg[3]                ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.486      ;
; -0.106 ; rst       ; coln_reg[3]~_emulated            ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.486      ;
; -0.106 ; rst       ; matrix_display_reg[28][10]       ; rst          ; clk_50mhz   ; 0.000        ; 2.396      ; 2.487      ;
; -0.098 ; rst       ; vga_controller:u_vga_sync|clkdiv ; rst          ; clk_50mhz   ; 0.000        ; 2.378      ; 2.477      ;
; -0.098 ; rst       ; obj_move_left                    ; rst          ; clk_50mhz   ; 0.000        ; 2.400      ; 2.499      ;
; -0.098 ; rst       ; matrix_display_reg[19][12]       ; rst          ; clk_50mhz   ; 0.000        ; 2.403      ; 2.502      ;
; -0.098 ; rst       ; matrix_display_reg[5][7]         ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.500      ;
; -0.098 ; rst       ; matrix_display_reg[4][7]         ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.500      ;
; -0.098 ; rst       ; matrix_display_reg[2][7]         ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.500      ;
; -0.098 ; rst       ; matrix_display_reg[1][7]         ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.500      ;
; -0.098 ; rst       ; matrix_reg[1][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.398      ; 2.497      ;
; -0.098 ; rst       ; matrix_reg[2][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.398      ; 2.497      ;
; -0.098 ; rst       ; matrix_display_reg[3][7]         ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.500      ;
; -0.098 ; rst       ; matrix_reg[3][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_reg[2][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.398      ; 2.497      ;
; -0.098 ; rst       ; matrix_reg[1][6]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.398      ; 2.497      ;
; -0.098 ; rst       ; matrix_reg[2][6]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.398      ; 2.497      ;
; -0.098 ; rst       ; matrix_display_reg[4][6]         ; rst          ; clk_50mhz   ; 0.000        ; 2.400      ; 2.499      ;
; -0.098 ; rst       ; matrix_reg[2][9]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.398      ; 2.497      ;
; -0.098 ; rst       ; matrix_reg[1][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.398      ; 2.497      ;
; -0.098 ; rst       ; matrix_reg[2][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.398      ; 2.497      ;
; -0.098 ; rst       ; matrix_reg[3][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.397      ; 2.496      ;
; -0.098 ; rst       ; matrix_reg[2][13]                ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_reg[3][13]                ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_display_reg[4][13]        ; rst          ; clk_50mhz   ; 0.000        ; 2.405      ; 2.504      ;
; -0.098 ; rst       ; matrix_display_reg[5][13]        ; rst          ; clk_50mhz   ; 0.000        ; 2.405      ; 2.504      ;
; -0.098 ; rst       ; matrix_reg[1][14]                ; rst          ; clk_50mhz   ; 0.000        ; 2.398      ; 2.497      ;
; -0.098 ; rst       ; matrix_reg[2][14]                ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_reg[3][14]                ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_reg[3][0]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.397      ; 2.496      ;
; -0.098 ; rst       ; matrix_reg[2][15]                ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_reg[3][15]                ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_reg[3][5]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_reg[3][4]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_display_reg[1][3]         ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_reg[2][3]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.397      ; 2.496      ;
; -0.098 ; rst       ; matrix_reg[1][12]                ; rst          ; clk_50mhz   ; 0.000        ; 2.398      ; 2.497      ;
; -0.098 ; rst       ; matrix_reg[2][12]                ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_reg[3][12]                ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_display_reg[6][12]        ; rst          ; clk_50mhz   ; 0.000        ; 2.405      ; 2.504      ;
; -0.098 ; rst       ; matrix_reg[6][2]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.494      ;
; -0.098 ; rst       ; matrix_reg[6][3]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.494      ;
; -0.098 ; rst       ; matrix_display_reg[6][1]         ; rst          ; clk_50mhz   ; 0.000        ; 2.405      ; 2.504      ;
; -0.098 ; rst       ; matrix_display_reg[6][4]         ; rst          ; clk_50mhz   ; 0.000        ; 2.405      ; 2.504      ;
; -0.098 ; rst       ; matrix_display_reg[6][10]        ; rst          ; clk_50mhz   ; 0.000        ; 2.405      ; 2.504      ;
; -0.098 ; rst       ; matrix_display_reg[7][7]         ; rst          ; clk_50mhz   ; 0.000        ; 2.401      ; 2.500      ;
; -0.098 ; rst       ; matrix_reg[7][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.494      ;
; -0.098 ; rst       ; matrix_display_reg[8][13]        ; rst          ; clk_50mhz   ; 0.000        ; 2.394      ; 2.493      ;
; -0.098 ; rst       ; matrix_display_reg[8][14]        ; rst          ; clk_50mhz   ; 0.000        ; 2.403      ; 2.502      ;
; -0.098 ; rst       ; matrix_reg[7][1]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.494      ;
; -0.098 ; rst       ; matrix_reg[7][2]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.494      ;
; -0.098 ; rst       ; matrix_display_reg[8][9]         ; rst          ; clk_50mhz   ; 0.000        ; 2.404      ; 2.503      ;
; -0.098 ; rst       ; matrix_reg[7][0]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.395      ; 2.494      ;
+--------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'vga_controller:u_vga_sync|clkdiv'                                                                              ;
+-------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.080 ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.221      ; 2.488      ;
; 0.081 ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.220      ; 2.488      ;
; 0.081 ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.220      ; 2.488      ;
; 0.081 ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.220      ; 2.488      ;
; 0.081 ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.220      ; 2.488      ;
; 0.081 ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.212      ; 2.480      ;
; 0.081 ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.212      ; 2.480      ;
; 0.081 ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.222      ; 2.490      ;
; 0.081 ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.220      ; 2.488      ;
; 0.082 ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.211      ; 2.480      ;
; 0.082 ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.211      ; 2.480      ;
; 0.082 ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.211      ; 2.480      ;
; 0.082 ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.211      ; 2.480      ;
; 0.082 ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.211      ; 2.480      ;
; 0.090 ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.214      ; 2.491      ;
; 0.090 ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.213      ; 2.490      ;
; 0.090 ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.213      ; 2.490      ;
; 0.090 ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.201      ; 2.478      ;
; 0.090 ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.201      ; 2.478      ;
; 0.090 ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.214      ; 2.491      ;
; 0.090 ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.213      ; 2.490      ;
; 0.090 ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 2.213      ; 2.490      ;
; 0.822 ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.220      ; 2.729      ;
; 0.822 ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.220      ; 2.729      ;
; 0.822 ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.220      ; 2.729      ;
; 0.822 ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.220      ; 2.729      ;
; 0.822 ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.222      ; 2.731      ;
; 0.822 ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.221      ; 2.730      ;
; 0.822 ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.220      ; 2.729      ;
; 0.823 ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.212      ; 2.722      ;
; 0.823 ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.212      ; 2.722      ;
; 0.823 ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.211      ; 2.721      ;
; 0.823 ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.211      ; 2.721      ;
; 0.823 ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.211      ; 2.721      ;
; 0.823 ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.211      ; 2.721      ;
; 0.823 ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.211      ; 2.721      ;
; 0.832 ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.201      ; 2.720      ;
; 0.832 ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.201      ; 2.720      ;
; 0.834 ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.214      ; 2.735      ;
; 0.834 ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.213      ; 2.734      ;
; 0.834 ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.213      ; 2.734      ;
; 0.834 ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.214      ; 2.735      ;
; 0.834 ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.213      ; 2.734      ;
; 0.834 ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 2.213      ; 2.734      ;
+-------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50mhz'                                                                                  ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_50mhz ; Rise       ; clk_50mhz                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.done   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.idle   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.op     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; collisionL_reg                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; collisionR_reg                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; collision_reg                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[0]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[1]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[2]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[3]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[10]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[11]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[12]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[13]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[14]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[15]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[16]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[17]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[18]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[19]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[20]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[21]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[22]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[23]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[24]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[25]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[26]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[5]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[6]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[7]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[8]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[9]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[7]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; go_reg                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; kb_ack                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; kb_data_ready_reg                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[13]    ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rst'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                          ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[1]~latch|datac      ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][2]~latch       ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][2]~latch|dataa ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][1]~latch|datac ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][2]~latch|datac ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[2]~latch|datac      ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][2]~latch|datab ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][1]~latch|datac ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][1]~latch|datac ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[0]~latch|datac      ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[0]~latch|datac      ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[2]~latch|datac      ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[4]~latch|datac      ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[1]~latch|datac      ;
; 0.240  ; 0.240        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[2]~latch            ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[1]~latch            ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[3]~latch|datac      ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[3]~latch|datac      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][1]~latch       ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][2]~latch       ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][1]~latch       ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][1]~latch       ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[0]~latch            ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|o                  ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][2]~latch       ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[0]~latch            ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[2]~latch            ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[4]~latch            ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[1]~latch            ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[3]~latch            ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[3]~latch            ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|inclk[0]    ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|i                  ;
; 0.737  ; 0.737        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|inclk[0]    ;
; 0.737  ; 0.737        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|outclk      ;
; 0.748  ; 0.748        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[3]~latch            ;
; 0.748  ; 0.748        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[3]~latch            ;
; 0.748  ; 0.748        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][2]~latch       ;
; 0.752  ; 0.752        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[0]~latch            ;
; 0.752  ; 0.752        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[1]~latch            ;
; 0.752  ; 0.752        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[2]~latch            ;
; 0.753  ; 0.753        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[4]~latch            ;
; 0.755  ; 0.755        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[0]~latch            ;
; 0.755  ; 0.755        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|o                  ;
; 0.756  ; 0.756        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][1]~latch       ;
; 0.756  ; 0.756        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][1]~latch       ;
; 0.756  ; 0.756        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][2]~latch       ;
; 0.756  ; 0.756        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][1]~latch       ;
; 0.758  ; 0.758        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[1]~latch            ;
; 0.758  ; 0.758        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[3]~latch|datac      ;
; 0.758  ; 0.758        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[3]~latch|datac      ;
; 0.759  ; 0.759        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[2]~latch            ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[0]~latch|datac      ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[1]~latch|datac      ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[2]~latch|datac      ;
; 0.763  ; 0.763        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[4]~latch|datac      ;
; 0.763  ; 0.763        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][2]~latch       ;
; 0.765  ; 0.765        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[0]~latch|datac      ;
; 0.765  ; 0.765        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[2]~latch|datac      ;
; 0.765  ; 0.765        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][2]~latch|datab ;
; 0.766  ; 0.766        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][1]~latch|datac ;
; 0.766  ; 0.766        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][1]~latch|datac ;
; 0.766  ; 0.766        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][2]~latch|datac ;
; 0.766  ; 0.766        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][1]~latch|datac ;
; 0.768  ; 0.768        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[1]~latch|datac      ;
; 0.768  ; 0.768        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][2]~latch|dataa ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga_controller:u_vga_sync|clkdiv'                                                              ;
+--------+--------------+----------------+-----------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+-----------------+----------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[4]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[5]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[6]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[7]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[8]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[9]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[7]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[8]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[9]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[7]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[8]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[9]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hs    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vs    ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[0]~reg0                ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[1]~reg0                ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[2]~reg0                ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[3]~reg0                ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[4]~reg0                ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[5]~reg0                ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[6]~reg0                ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[7]~reg0                ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[8]~reg0                ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[9]~reg0                ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[0]~reg0               ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[1]~reg0               ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[2]~reg0               ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[3]~reg0               ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[4]~reg0               ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[5]~reg0               ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[6]~reg0               ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[7]~reg0               ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[8]~reg0               ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[9]~reg0               ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[2]~reg0                 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[3]~reg0                 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[4]~reg0                 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[5]~reg0                 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[6]~reg0                 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[7]~reg0                 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[8]~reg0                 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[9]~reg0                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[0]~reg0                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[1]~reg0                 ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[8] ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[4] ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[5] ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[7] ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[8] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[0] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[1] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[2] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[3] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[5] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[6] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hs    ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[7] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[9] ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[2] ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[3] ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[4] ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[0] ;
+--------+--------------+----------------+-----------------+----------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; kbclk     ; clk_50mhz  ; -0.569 ; -0.346 ; Rise       ; clk_50mhz       ;
; kbdata    ; clk_50mhz  ; -0.017 ; 0.198  ; Rise       ; clk_50mhz       ;
; rst       ; clk_50mhz  ; 7.507  ; 7.773  ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; kbclk     ; clk_50mhz  ; 0.850  ; 0.636  ; Rise       ; clk_50mhz       ;
; kbdata    ; clk_50mhz  ; 0.733  ; 0.501  ; Rise       ; clk_50mhz       ;
; rst       ; clk_50mhz  ; -1.195 ; -1.412 ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; blank_out      ; vga_controller:u_vga_sync|clkdiv ; 8.298 ; 8.269 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; blue_out[*]    ; vga_controller:u_vga_sync|clkdiv ; 5.901 ; 5.803 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[0]   ; vga_controller:u_vga_sync|clkdiv ; 5.871 ; 5.774 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[1]   ; vga_controller:u_vga_sync|clkdiv ; 5.829 ; 5.749 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[2]   ; vga_controller:u_vga_sync|clkdiv ; 5.877 ; 5.803 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[3]   ; vga_controller:u_vga_sync|clkdiv ; 5.901 ; 5.799 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[4]   ; vga_controller:u_vga_sync|clkdiv ; 5.582 ; 5.483 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[5]   ; vga_controller:u_vga_sync|clkdiv ; 5.852 ; 5.741 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[6]   ; vga_controller:u_vga_sync|clkdiv ; 5.881 ; 5.761 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[7]   ; vga_controller:u_vga_sync|clkdiv ; 5.837 ; 5.738 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[8]   ; vga_controller:u_vga_sync|clkdiv ; 5.858 ; 5.759 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[9]   ; vga_controller:u_vga_sync|clkdiv ; 5.853 ; 5.754 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ; 2.502 ;       ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; green_out[*]   ; vga_controller:u_vga_sync|clkdiv ; 7.722 ; 7.461 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[0]  ; vga_controller:u_vga_sync|clkdiv ; 5.890 ; 5.778 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[1]  ; vga_controller:u_vga_sync|clkdiv ; 5.872 ; 5.773 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[2]  ; vga_controller:u_vga_sync|clkdiv ; 5.608 ; 5.513 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[3]  ; vga_controller:u_vga_sync|clkdiv ; 7.722 ; 7.461 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[4]  ; vga_controller:u_vga_sync|clkdiv ; 5.782 ; 5.732 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[5]  ; vga_controller:u_vga_sync|clkdiv ; 6.059 ; 5.957 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[6]  ; vga_controller:u_vga_sync|clkdiv ; 5.750 ; 5.701 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[7]  ; vga_controller:u_vga_sync|clkdiv ; 6.029 ; 5.937 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[8]  ; vga_controller:u_vga_sync|clkdiv ; 5.865 ; 5.784 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[9]  ; vga_controller:u_vga_sync|clkdiv ; 6.029 ; 5.930 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; horiz_sync_out ; vga_controller:u_vga_sync|clkdiv ; 5.498 ; 5.394 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; red_out[*]     ; vga_controller:u_vga_sync|clkdiv ; 8.253 ; 7.994 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[0]    ; vga_controller:u_vga_sync|clkdiv ; 5.923 ; 5.870 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[1]    ; vga_controller:u_vga_sync|clkdiv ; 5.843 ; 5.821 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[2]    ; vga_controller:u_vga_sync|clkdiv ; 6.298 ; 6.157 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[3]    ; vga_controller:u_vga_sync|clkdiv ; 7.936 ; 7.646 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[4]    ; vga_controller:u_vga_sync|clkdiv ; 6.123 ; 6.020 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[5]    ; vga_controller:u_vga_sync|clkdiv ; 5.990 ; 5.934 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[6]    ; vga_controller:u_vga_sync|clkdiv ; 6.162 ; 6.062 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[7]    ; vga_controller:u_vga_sync|clkdiv ; 6.141 ; 6.034 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[8]    ; vga_controller:u_vga_sync|clkdiv ; 6.072 ; 5.962 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[9]    ; vga_controller:u_vga_sync|clkdiv ; 8.253 ; 7.994 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; vert_sync_out  ; vga_controller:u_vga_sync|clkdiv ; 5.685 ; 5.572 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ;       ; 2.412 ; Fall       ; vga_controller:u_vga_sync|clkdiv ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; blank_out      ; vga_controller:u_vga_sync|clkdiv ; 7.404 ; 7.419 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; blue_out[*]    ; vga_controller:u_vga_sync|clkdiv ; 5.442 ; 5.342 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[0]   ; vga_controller:u_vga_sync|clkdiv ; 5.718 ; 5.620 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[1]   ; vga_controller:u_vga_sync|clkdiv ; 5.679 ; 5.596 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[2]   ; vga_controller:u_vga_sync|clkdiv ; 5.725 ; 5.648 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[3]   ; vga_controller:u_vga_sync|clkdiv ; 5.749 ; 5.645 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[4]   ; vga_controller:u_vga_sync|clkdiv ; 5.442 ; 5.342 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[5]   ; vga_controller:u_vga_sync|clkdiv ; 5.701 ; 5.589 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[6]   ; vga_controller:u_vga_sync|clkdiv ; 5.729 ; 5.608 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[7]   ; vga_controller:u_vga_sync|clkdiv ; 5.686 ; 5.586 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[8]   ; vga_controller:u_vga_sync|clkdiv ; 5.707 ; 5.606 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[9]   ; vga_controller:u_vga_sync|clkdiv ; 5.702 ; 5.601 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ; 2.482 ;       ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; green_out[*]   ; vga_controller:u_vga_sync|clkdiv ; 5.466 ; 5.369 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[0]  ; vga_controller:u_vga_sync|clkdiv ; 5.737 ; 5.624 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[1]  ; vga_controller:u_vga_sync|clkdiv ; 5.720 ; 5.619 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[2]  ; vga_controller:u_vga_sync|clkdiv ; 5.466 ; 5.369 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[3]  ; vga_controller:u_vga_sync|clkdiv ; 7.570 ; 7.307 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[4]  ; vga_controller:u_vga_sync|clkdiv ; 5.627 ; 5.575 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[5]  ; vga_controller:u_vga_sync|clkdiv ; 5.899 ; 5.796 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[6]  ; vga_controller:u_vga_sync|clkdiv ; 5.597 ; 5.545 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[7]  ; vga_controller:u_vga_sync|clkdiv ; 5.870 ; 5.777 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[8]  ; vga_controller:u_vga_sync|clkdiv ; 5.712 ; 5.629 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[9]  ; vga_controller:u_vga_sync|clkdiv ; 5.870 ; 5.770 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; horiz_sync_out ; vga_controller:u_vga_sync|clkdiv ; 5.360 ; 5.255 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; red_out[*]     ; vga_controller:u_vga_sync|clkdiv ; 5.681 ; 5.655 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[0]    ; vga_controller:u_vga_sync|clkdiv ; 5.759 ; 5.703 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[1]    ; vga_controller:u_vga_sync|clkdiv ; 5.681 ; 5.655 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[2]    ; vga_controller:u_vga_sync|clkdiv ; 6.129 ; 5.988 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[3]    ; vga_controller:u_vga_sync|clkdiv ; 7.771 ; 7.479 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[4]    ; vga_controller:u_vga_sync|clkdiv ; 5.961 ; 5.857 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[5]    ; vga_controller:u_vga_sync|clkdiv ; 5.826 ; 5.769 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[6]    ; vga_controller:u_vga_sync|clkdiv ; 5.993 ; 5.893 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[7]    ; vga_controller:u_vga_sync|clkdiv ; 5.978 ; 5.871 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[8]    ; vga_controller:u_vga_sync|clkdiv ; 5.911 ; 5.800 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[9]    ; vga_controller:u_vga_sync|clkdiv ; 8.080 ; 7.820 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; vert_sync_out  ; vga_controller:u_vga_sync|clkdiv ; 5.540 ; 5.426 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ;       ; 2.390 ; Fall       ; vga_controller:u_vga_sync|clkdiv ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                      ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 115.55 MHz ; 115.55 MHz      ; vga_controller:u_vga_sync|clkdiv ;      ;
; 121.76 MHz ; 121.76 MHz      ; clk_50mhz                        ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; vga_controller:u_vga_sync|clkdiv ; -7.654 ; -260.068      ;
; clk_50mhz                        ; -7.213 ; -6270.169     ;
; rst                              ; -1.731 ; -10.050       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                        ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; clk_50mhz                        ; 0.093 ; 0.000         ;
; rst                              ; 0.345 ; 0.000         ;
; vga_controller:u_vga_sync|clkdiv ; 0.534 ; 0.000         ;
+----------------------------------+-------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                     ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; vga_controller:u_vga_sync|clkdiv ; -0.254 ; -5.441        ;
; clk_50mhz                        ; -0.036 ; -29.439       ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                      ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk_50mhz                        ; -0.108 ; -116.093      ;
; vga_controller:u_vga_sync|clkdiv ; 0.121  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk_50mhz                        ; -3.000 ; -1212.000     ;
; rst                              ; -3.000 ; -3.000        ;
; vga_controller:u_vga_sync|clkdiv ; -1.000 ; -52.000       ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga_controller:u_vga_sync|clkdiv'                                                                                                                                      ;
+--------+---------------------------------------------------------+-------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -7.654 ; vga_controller:u_vga_sync|hc[7]                         ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.269      ; 8.918      ;
; -7.654 ; vga_controller:u_vga_sync|hc[7]                         ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.269      ; 8.918      ;
; -7.651 ; vga_controller:u_vga_sync|hc[7]                         ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.269      ; 8.915      ;
; -7.649 ; vga_controller:u_vga_sync|hc[7]                         ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.269      ; 8.913      ;
; -7.649 ; vga_controller:u_vga_sync|hc[7]                         ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.269      ; 8.913      ;
; -7.624 ; vga_controller:u_vga_sync|hc[7]                         ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.269      ; 8.888      ;
; -7.624 ; vga_controller:u_vga_sync|hc[7]                         ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.269      ; 8.888      ;
; -7.622 ; vga_controller:u_vga_sync|hc[7]                         ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.269      ; 8.886      ;
; -7.621 ; vga_controller:u_vga_sync|hc[7]                         ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.269      ; 8.885      ;
; -7.497 ; vga_controller:u_vga_sync|hc[3]                         ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.271      ; 8.763      ;
; -7.497 ; vga_controller:u_vga_sync|hc[3]                         ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.271      ; 8.763      ;
; -7.494 ; vga_controller:u_vga_sync|hc[3]                         ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.271      ; 8.760      ;
; -7.492 ; vga_controller:u_vga_sync|hc[3]                         ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.271      ; 8.758      ;
; -7.492 ; vga_controller:u_vga_sync|hc[3]                         ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.271      ; 8.758      ;
; -7.488 ; vga_controller:u_vga_sync|hc[7]                         ; red_out[0]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.253      ; 8.736      ;
; -7.485 ; vga_controller:u_vga_sync|hc[7]                         ; red_out[1]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.253      ; 8.733      ;
; -7.481 ; vga_controller:u_vga_sync|vc[6]                         ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.740      ;
; -7.481 ; vga_controller:u_vga_sync|vc[6]                         ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.740      ;
; -7.478 ; vga_controller:u_vga_sync|vc[6]                         ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.737      ;
; -7.476 ; vga_controller:u_vga_sync|vc[6]                         ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.735      ;
; -7.476 ; vga_controller:u_vga_sync|vc[6]                         ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.735      ;
; -7.467 ; vga_controller:u_vga_sync|hc[3]                         ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.271      ; 8.733      ;
; -7.467 ; vga_controller:u_vga_sync|hc[3]                         ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.271      ; 8.733      ;
; -7.465 ; vga_controller:u_vga_sync|hc[3]                         ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.271      ; 8.731      ;
; -7.464 ; vga_controller:u_vga_sync|hc[3]                         ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.271      ; 8.730      ;
; -7.451 ; vga_controller:u_vga_sync|vc[6]                         ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.710      ;
; -7.451 ; vga_controller:u_vga_sync|vc[6]                         ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.710      ;
; -7.449 ; vga_controller:u_vga_sync|vc[6]                         ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.708      ;
; -7.448 ; vga_controller:u_vga_sync|vc[6]                         ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.707      ;
; -7.443 ; count_1hz_reg[16]                                       ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.450      ;
; -7.440 ; count_1hz_reg[16]                                       ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.447      ;
; -7.440 ; count_1hz_reg[1]                                        ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.021      ; 8.446      ;
; -7.437 ; count_1hz_reg[1]                                        ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.021      ; 8.443      ;
; -7.420 ; vga_controller:u_vga_sync|hc[4]                         ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.263      ; 8.678      ;
; -7.420 ; vga_controller:u_vga_sync|hc[4]                         ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.263      ; 8.678      ;
; -7.417 ; vga_controller:u_vga_sync|hc[4]                         ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.263      ; 8.675      ;
; -7.416 ; count_1hz_reg[3]                                        ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.021      ; 8.422      ;
; -7.415 ; vga_controller:u_vga_sync|hc[4]                         ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.263      ; 8.673      ;
; -7.415 ; vga_controller:u_vga_sync|hc[4]                         ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.263      ; 8.673      ;
; -7.413 ; count_1hz_reg[3]                                        ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.021      ; 8.419      ;
; -7.413 ; count_1hz_reg[5]                                        ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.021      ; 8.419      ;
; -7.410 ; count_1hz_reg[5]                                        ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.021      ; 8.416      ;
; -7.390 ; vga_controller:u_vga_sync|hc[4]                         ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.263      ; 8.648      ;
; -7.390 ; vga_controller:u_vga_sync|hc[4]                         ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.263      ; 8.648      ;
; -7.388 ; vga_controller:u_vga_sync|hc[4]                         ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.263      ; 8.646      ;
; -7.387 ; vga_controller:u_vga_sync|hc[4]                         ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.263      ; 8.645      ;
; -7.381 ; count_1hz_reg[19]                                       ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.388      ;
; -7.378 ; count_1hz_reg[19]                                       ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.385      ;
; -7.365 ; vga_controller:u_vga_sync|hc[6]                         ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.638      ;
; -7.365 ; vga_controller:u_vga_sync|hc[6]                         ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.638      ;
; -7.362 ; vga_controller:u_vga_sync|hc[6]                         ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.635      ;
; -7.360 ; vga_controller:u_vga_sync|hc[6]                         ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.633      ;
; -7.360 ; vga_controller:u_vga_sync|hc[6]                         ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.633      ;
; -7.335 ; vga_controller:u_vga_sync|hc[6]                         ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.608      ;
; -7.335 ; vga_controller:u_vga_sync|hc[6]                         ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.608      ;
; -7.333 ; vga_controller:u_vga_sync|hc[6]                         ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.606      ;
; -7.332 ; vga_controller:u_vga_sync|hc[6]                         ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.605      ;
; -7.321 ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0] ; green_out[8]~reg0 ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.328      ;
; -7.321 ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0] ; green_out[9]~reg0 ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.328      ;
; -7.320 ; count_1hz_reg[20]                                       ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.020      ; 8.325      ;
; -7.318 ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0] ; green_out[6]~reg0 ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.325      ;
; -7.317 ; count_1hz_reg[20]                                       ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.020      ; 8.322      ;
; -7.316 ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0] ; green_out[3]~reg0 ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.323      ;
; -7.316 ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0] ; green_out[7]~reg0 ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.323      ;
; -7.309 ; count_1hz_reg[18]                                       ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.316      ;
; -7.306 ; count_1hz_reg[18]                                       ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.313      ;
; -7.304 ; vga_controller:u_vga_sync|hc[8]                         ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.279      ; 8.578      ;
; -7.304 ; vga_controller:u_vga_sync|hc[8]                         ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.279      ; 8.578      ;
; -7.303 ; vga_controller:u_vga_sync|vc[9]                         ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.562      ;
; -7.303 ; vga_controller:u_vga_sync|vc[9]                         ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.562      ;
; -7.301 ; vga_controller:u_vga_sync|hc[8]                         ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.279      ; 8.575      ;
; -7.300 ; vga_controller:u_vga_sync|vc[9]                         ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.559      ;
; -7.299 ; vga_controller:u_vga_sync|hc[8]                         ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.279      ; 8.573      ;
; -7.299 ; vga_controller:u_vga_sync|hc[8]                         ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.279      ; 8.573      ;
; -7.299 ; vga_controller:u_vga_sync|hc[5]                         ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.572      ;
; -7.299 ; vga_controller:u_vga_sync|hc[5]                         ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.572      ;
; -7.298 ; vga_controller:u_vga_sync|vc[9]                         ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.557      ;
; -7.298 ; vga_controller:u_vga_sync|vc[9]                         ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.557      ;
; -7.296 ; vga_controller:u_vga_sync|vc[6]                         ; red_out[0]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.274      ; 8.565      ;
; -7.296 ; vga_controller:u_vga_sync|hc[5]                         ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.569      ;
; -7.294 ; vga_controller:u_vga_sync|hc[5]                         ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.567      ;
; -7.294 ; vga_controller:u_vga_sync|hc[5]                         ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.567      ;
; -7.293 ; vga_controller:u_vga_sync|vc[6]                         ; red_out[1]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.274      ; 8.562      ;
; -7.291 ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0] ; green_out[0]~reg0 ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.298      ;
; -7.291 ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0] ; green_out[1]~reg0 ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.298      ;
; -7.289 ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0] ; green_out[2]~reg0 ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.296      ;
; -7.288 ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0] ; green_out[4]~reg0 ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.022      ; 8.295      ;
; -7.279 ; vga_controller:u_vga_sync|hc[6]                         ; red_out[0]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.262      ; 8.536      ;
; -7.279 ; vga_controller:u_vga_sync|hc[6]                         ; red_out[1]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.262      ; 8.536      ;
; -7.276 ; count_1hz_reg[4]                                        ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.021      ; 8.282      ;
; -7.274 ; vga_controller:u_vga_sync|hc[8]                         ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.279      ; 8.548      ;
; -7.274 ; vga_controller:u_vga_sync|hc[8]                         ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.279      ; 8.548      ;
; -7.273 ; vga_controller:u_vga_sync|vc[9]                         ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.532      ;
; -7.273 ; vga_controller:u_vga_sync|vc[9]                         ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.532      ;
; -7.273 ; count_1hz_reg[4]                                        ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.021      ; 8.279      ;
; -7.272 ; vga_controller:u_vga_sync|hc[8]                         ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.279      ; 8.546      ;
; -7.271 ; vga_controller:u_vga_sync|hc[8]                         ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.279      ; 8.545      ;
; -7.271 ; vga_controller:u_vga_sync|vc[9]                         ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.530      ;
; -7.270 ; vga_controller:u_vga_sync|vc[9]                         ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.264      ; 8.529      ;
; -7.269 ; vga_controller:u_vga_sync|hc[5]                         ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.278      ; 8.542      ;
+--------+---------------------------------------------------------+-------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50mhz'                                                                                           ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -7.213 ; position_y_reg[0]     ; matrix_display_reg[23][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 8.131      ;
; -7.212 ; position_y_reg[0]     ; matrix_display_reg[23][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 8.130      ;
; -7.210 ; position_y_reg[0]     ; matrix_display_reg[23][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 8.128      ;
; -7.152 ; coln_reg[0]~_emulated ; matrix_display_reg[23][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 8.070      ;
; -7.151 ; coln_reg[0]~_emulated ; matrix_display_reg[23][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 8.069      ;
; -7.149 ; coln_reg[0]~_emulated ; matrix_display_reg[23][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.077     ; 8.067      ;
; -7.075 ; position_y_reg[0]     ; matrix_display_reg[13][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.998      ;
; -7.072 ; position_y_reg[0]     ; matrix_display_reg[10][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.995      ;
; -7.070 ; position_y_reg[0]     ; matrix_display_reg[9][14]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.993      ;
; -7.067 ; position_y_reg[0]     ; matrix_display_reg[13][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.990      ;
; -7.066 ; position_y_reg[0]     ; matrix_display_reg[0][4]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.044     ; 8.017      ;
; -7.064 ; position_y_reg[0]     ; matrix_display_reg[0][13]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.044     ; 8.015      ;
; -7.064 ; position_y_reg[0]     ; matrix_display_reg[0][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.044     ; 8.015      ;
; -7.064 ; position_y_reg[0]     ; matrix_display_reg[0][14]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.071     ; 7.988      ;
; -7.061 ; position_y_reg[0]     ; matrix_display_reg[14][15] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.055     ; 8.001      ;
; -7.060 ; position_y_reg[0]     ; matrix_display_reg[14][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.055     ; 8.000      ;
; -7.057 ; position_y_reg[0]     ; matrix_display_reg[5][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.055     ; 7.997      ;
; -7.057 ; position_y_reg[0]     ; matrix_display_reg[2][6]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.071     ; 7.981      ;
; -7.052 ; position_y_reg[0]     ; matrix_display_reg[13][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.055     ; 7.992      ;
; -7.029 ; position_y_reg[0]     ; matrix_display_reg[18][4]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 7.951      ;
; -7.014 ; coln_reg[0]~_emulated ; matrix_display_reg[13][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.937      ;
; -7.011 ; coln_reg[0]~_emulated ; matrix_display_reg[10][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.934      ;
; -7.009 ; position_y_reg[0]     ; matrix_display_reg[23][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.930      ;
; -7.009 ; coln_reg[0]~_emulated ; matrix_display_reg[9][14]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.932      ;
; -7.006 ; coln_reg[0]~_emulated ; matrix_display_reg[13][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.929      ;
; -7.005 ; coln_reg[0]~_emulated ; matrix_display_reg[0][4]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.044     ; 7.956      ;
; -7.004 ; position_y_reg[0]     ; matrix_display_reg[11][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.069     ; 7.930      ;
; -7.003 ; coln_reg[0]~_emulated ; matrix_display_reg[0][13]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.044     ; 7.954      ;
; -7.003 ; coln_reg[0]~_emulated ; matrix_display_reg[0][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.044     ; 7.954      ;
; -7.003 ; coln_reg[0]~_emulated ; matrix_display_reg[0][14]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.071     ; 7.927      ;
; -7.000 ; coln_reg[0]~_emulated ; matrix_display_reg[14][15] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.055     ; 7.940      ;
; -6.999 ; coln_reg[0]~_emulated ; matrix_display_reg[14][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.055     ; 7.939      ;
; -6.997 ; position_y_reg[0]     ; matrix_display_reg[2][4]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 7.919      ;
; -6.996 ; coln_reg[0]~_emulated ; matrix_display_reg[5][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.055     ; 7.936      ;
; -6.996 ; coln_reg[0]~_emulated ; matrix_display_reg[2][6]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.071     ; 7.920      ;
; -6.994 ; position_y_reg[0]     ; matrix_display_reg[8][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.041     ; 7.948      ;
; -6.991 ; position_y_reg[0]     ; matrix_display_reg[10][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.041     ; 7.945      ;
; -6.991 ; coln_reg[0]~_emulated ; matrix_display_reg[13][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.055     ; 7.931      ;
; -6.988 ; position_y_reg[0]     ; matrix_display_reg[12][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.041     ; 7.942      ;
; -6.968 ; coln_reg[0]~_emulated ; matrix_display_reg[18][4]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 7.890      ;
; -6.956 ; position_y_reg[0]     ; matrix_display_reg[10][12] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.879      ;
; -6.953 ; position_y_reg[0]     ; matrix_display_reg[0][12]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 7.902      ;
; -6.950 ; position_y_reg[0]     ; matrix_display_reg[8][12]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 7.899      ;
; -6.948 ; coln_reg[0]~_emulated ; matrix_display_reg[23][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.869      ;
; -6.946 ; position_y_reg[0]     ; matrix_display_reg[14][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.068     ; 7.873      ;
; -6.943 ; coln_reg[0]~_emulated ; matrix_display_reg[11][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.069     ; 7.869      ;
; -6.940 ; position_y_reg[0]     ; matrix_display_reg[23][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.859      ;
; -6.939 ; position_y_reg[0]     ; matrix_display_reg[23][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.858      ;
; -6.938 ; position_y_reg[0]     ; matrix_display_reg[25][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.857      ;
; -6.936 ; coln_reg[0]~_emulated ; matrix_display_reg[2][4]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 7.858      ;
; -6.933 ; coln_reg[0]~_emulated ; matrix_display_reg[8][2]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.041     ; 7.887      ;
; -6.933 ; position_y_reg[0]     ; matrix_display_reg[25][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.852      ;
; -6.931 ; position_y_reg[0]     ; matrix_display_reg[25][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.852      ;
; -6.931 ; position_y_reg[0]     ; matrix_display_reg[25][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.852      ;
; -6.930 ; coln_reg[0]~_emulated ; matrix_display_reg[10][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.041     ; 7.884      ;
; -6.929 ; position_y_reg[0]     ; matrix_display_reg[17][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.850      ;
; -6.927 ; coln_reg[0]~_emulated ; matrix_display_reg[12][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.041     ; 7.881      ;
; -6.924 ; position_y_reg[0]     ; matrix_display_reg[13][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.055     ; 7.864      ;
; -6.918 ; position_y_reg[0]     ; matrix_display_reg[18][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 7.840      ;
; -6.917 ; position_y_reg[0]     ; matrix_display_reg[24][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 7.837      ;
; -6.916 ; position_y_reg[0]     ; matrix_display_reg[18][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 7.838      ;
; -6.915 ; position_y_reg[0]     ; matrix_display_reg[18][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 7.837      ;
; -6.915 ; position_y_reg[0]     ; matrix_display_reg[24][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 7.835      ;
; -6.913 ; position_y_reg[0]     ; matrix_display_reg[3][5]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 7.862      ;
; -6.913 ; position_y_reg[0]     ; matrix_display_reg[24][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 7.835      ;
; -6.913 ; position_y_reg[0]     ; matrix_display_reg[26][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 7.833      ;
; -6.912 ; position_y_reg[0]     ; matrix_display_reg[2][5]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 7.861      ;
; -6.912 ; position_y_reg[0]     ; matrix_display_reg[26][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.075     ; 7.832      ;
; -6.909 ; position_y_reg[0]     ; matrix_display_reg[20][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.828      ;
; -6.907 ; position_y_reg[0]     ; matrix_display_reg[3][13]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 7.856      ;
; -6.906 ; position_y_reg[0]     ; matrix_display_reg[21][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 7.816      ;
; -6.906 ; position_y_reg[0]     ; matrix_display_reg[29][1]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 7.816      ;
; -6.905 ; position_y_reg[0]     ; matrix_display_reg[20][12] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.824      ;
; -6.904 ; position_y_reg[0]     ; matrix_display_reg[20][6]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.823      ;
; -6.904 ; position_y_reg[0]     ; matrix_display_reg[20][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.823      ;
; -6.904 ; position_y_reg[0]     ; matrix_display_reg[5][1]   ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 7.814      ;
; -6.904 ; position_y_reg[0]     ; matrix_display_reg[24][15] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 7.814      ;
; -6.903 ; position_y_reg[0]     ; matrix_display_reg[24][6]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.073     ; 7.825      ;
; -6.901 ; position_y_reg[0]     ; matrix_display_reg[21][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 7.811      ;
; -6.900 ; position_y_reg[0]     ; matrix_display_reg[10][0]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.823      ;
; -6.900 ; position_y_reg[0]     ; matrix_display_reg[29][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.085     ; 7.810      ;
; -6.899 ; position_y_reg[0]     ; matrix_display_reg[20][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.820      ;
; -6.898 ; position_y_reg[0]     ; matrix_display_reg[14][0]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.821      ;
; -6.897 ; position_y_reg[0]     ; matrix_display_reg[16][2]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.818      ;
; -6.897 ; position_y_reg[0]     ; matrix_display_reg[20][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.818      ;
; -6.895 ; position_y_reg[0]     ; matrix_display_reg[10][11] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.069     ; 7.821      ;
; -6.895 ; position_y_reg[0]     ; matrix_display_reg[10][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.069     ; 7.821      ;
; -6.895 ; coln_reg[0]~_emulated ; matrix_display_reg[10][12] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.072     ; 7.818      ;
; -6.892 ; coln_reg[0]~_emulated ; matrix_display_reg[0][12]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 7.841      ;
; -6.891 ; position_y_reg[0]     ; matrix_display_reg[10][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.069     ; 7.817      ;
; -6.889 ; coln_reg[0]~_emulated ; matrix_display_reg[8][12]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.046     ; 7.838      ;
; -6.885 ; coln_reg[0]~_emulated ; matrix_display_reg[14][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.068     ; 7.812      ;
; -6.881 ; position_y_reg[0]     ; matrix_display_reg[11][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.069     ; 7.807      ;
; -6.881 ; position_y_reg[0]     ; matrix_display_reg[17][6]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.802      ;
; -6.880 ; position_y_reg[0]     ; matrix_display_reg[23][7]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.799      ;
; -6.879 ; position_y_reg[0]     ; matrix_display_reg[16][3]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.065     ; 7.809      ;
; -6.879 ; coln_reg[0]~_emulated ; matrix_display_reg[23][14] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.798      ;
; -6.878 ; position_y_reg[0]     ; matrix_display_reg[18][6]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.799      ;
; -6.878 ; position_y_reg[0]     ; matrix_display_reg[19][6]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.074     ; 7.799      ;
; -6.878 ; coln_reg[0]~_emulated ; matrix_display_reg[23][10] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.076     ; 7.797      ;
+--------+-----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rst'                                                                                         ;
+--------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.731 ; randum_sel[1]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.067      ; 1.130      ;
; -1.594 ; randum_sel[2]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.067      ; 0.993      ;
; -1.503 ; randum_sel[0]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.067      ; 0.902      ;
; -1.078 ; randum_sel[1]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.157      ; 1.182      ;
; -0.930 ; randum_sel[2]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.157      ; 1.034      ;
; -0.912 ; randum_sel[0]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.027      ; 1.135      ;
; -0.892 ; randum_sel[0]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.027      ; 1.114      ;
; -0.874 ; randum_sel[1]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.026      ; 1.100      ;
; -0.806 ; randum_sel[0]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.157      ; 0.910      ;
; -0.800 ; randum_sel[2]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.026      ; 1.023      ;
; -0.799 ; randum_sel[2]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.027      ; 1.022      ;
; -0.785 ; randum_sel[2]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.027      ; 1.007      ;
; -0.706 ; randum_sel[1]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.027      ; 0.929      ;
; -0.687 ; randum_sel[1]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.026      ; 0.910      ;
; -0.677 ; randum_sel[0]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.026      ; 0.903      ;
; -0.662 ; randum_sel[1]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.027      ; 0.884      ;
; -0.474 ; position_y_reg[1] ; coln_reg[1]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.039     ; 0.614      ;
; -0.438 ; position_y_reg[2] ; coln_reg[2]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.042     ; 0.591      ;
; -0.424 ; position_x_reg[2] ; line_reg[2]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.038     ; 0.576      ;
; -0.416 ; position_x_reg[1] ; line_reg[1]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.038     ; 0.566      ;
; -0.414 ; position_x_reg[0] ; line_reg[0]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.036     ; 0.575      ;
; -0.406 ; position_x_reg[4] ; line_reg[4]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.037     ; 0.569      ;
; -0.402 ; position_x_reg[3] ; line_reg[3]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.021     ; 0.575      ;
; -0.395 ; position_y_reg[3] ; coln_reg[3]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.022     ; 0.568      ;
; -0.394 ; position_y_reg[0] ; coln_reg[0]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.002     ; 0.579      ;
+--------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50mhz'                                                                                                                                ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.093 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; clk_50mhz   ; 0.000        ; 2.187      ; 2.634      ;
; 0.195 ; line_reg[0]~latch                ; line_reg[0]~_emulated            ; rst                              ; clk_50mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.209 ; coln_reg[3]~latch                ; coln_reg[3]~_emulated            ; rst                              ; clk_50mhz   ; 0.000        ; 0.022      ; 0.415      ;
; 0.210 ; line_reg[3]~latch                ; line_reg[3]~_emulated            ; rst                              ; clk_50mhz   ; 0.000        ; 0.021      ; 0.415      ;
; 0.266 ; coln_reg[2]~latch                ; coln_reg[2]~_emulated            ; rst                              ; clk_50mhz   ; 0.000        ; 0.042      ; 0.492      ;
; 0.270 ; line_reg[2]~latch                ; line_reg[2]~_emulated            ; rst                              ; clk_50mhz   ; 0.000        ; 0.038      ; 0.492      ;
; 0.285 ; line_reg[1]~latch                ; line_reg[1]~_emulated            ; rst                              ; clk_50mhz   ; 0.000        ; 0.038      ; 0.507      ;
; 0.311 ; matrix_display_reg[16][1]        ; matrix_display_reg[16][1]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[16][10]       ; matrix_display_reg[16][10]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[18][1]        ; matrix_display_reg[18][1]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[24][10]       ; matrix_display_reg[24][10]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[26][10]       ; matrix_display_reg[26][10]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[2][9]         ; matrix_display_reg[2][9]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[1][9]         ; matrix_display_reg[1][9]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[3][10]        ; matrix_display_reg[3][10]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[1][10]        ; matrix_display_reg[1][10]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[1][13]        ; matrix_display_reg[1][13]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[0][0]         ; matrix_display_reg[0][0]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[1][0]         ; matrix_display_reg[1][0]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[1][5]         ; matrix_display_reg[1][5]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[6][4]         ; matrix_display_reg[6][4]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[7][1]         ; matrix_display_reg[7][1]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[8][9]         ; matrix_display_reg[8][9]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[7][4]         ; matrix_display_reg[7][4]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[9][10]        ; matrix_display_reg[9][10]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[9][9]         ; matrix_display_reg[9][9]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[15][9]        ; matrix_display_reg[15][9]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[17][0]        ; matrix_display_reg[17][0]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[16][0]        ; matrix_display_reg[16][0]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[19][10]       ; matrix_display_reg[19][10]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[19][0]        ; matrix_display_reg[19][0]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[19][8]        ; matrix_display_reg[19][8]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[21][2]        ; matrix_display_reg[21][2]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[23][2]        ; matrix_display_reg[23][2]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[24][0]        ; matrix_display_reg[24][0]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[25][0]        ; matrix_display_reg[25][0]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[26][0]        ; matrix_display_reg[26][0]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[26][8]        ; matrix_display_reg[26][8]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[27][13]       ; matrix_display_reg[27][13]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[28][11]       ; matrix_display_reg[28][11]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[27][9]        ; matrix_display_reg[27][9]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[28][3]        ; matrix_display_reg[28][3]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[27][0]        ; matrix_display_reg[27][0]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[27][10]       ; matrix_display_reg[27][10]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[29][3]        ; matrix_display_reg[29][3]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[29][11]       ; matrix_display_reg[29][11]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[11][2]        ; matrix_display_reg[11][2]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[0][7]         ; matrix_display_reg[0][7]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[3][15]        ; matrix_display_reg[3][15]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[1][15]        ; matrix_display_reg[1][15]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[5][15]        ; matrix_display_reg[5][15]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[4][4]         ; matrix_display_reg[4][4]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[3][2]         ; matrix_display_reg[3][2]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[2][2]         ; matrix_display_reg[2][2]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[4][12]        ; matrix_display_reg[4][12]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[7][15]        ; matrix_display_reg[7][15]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[8][15]        ; matrix_display_reg[8][15]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[8][4]         ; matrix_display_reg[8][4]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[9][15]        ; matrix_display_reg[9][15]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[9][12]        ; matrix_display_reg[9][12]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[12][14]       ; matrix_display_reg[12][14]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[12][10]       ; matrix_display_reg[12][10]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[13][12]       ; matrix_display_reg[13][12]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[24][14]       ; matrix_display_reg[24][14]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[25][8]        ; matrix_display_reg[25][8]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[25][4]        ; matrix_display_reg[25][4]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[25][15]       ; matrix_display_reg[25][15]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[26][14]       ; matrix_display_reg[26][14]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[30][14]       ; matrix_display_reg[30][14]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[28][14]       ; matrix_display_reg[28][14]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[28][15]       ; matrix_display_reg[28][15]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[31][2]        ; matrix_display_reg[31][2]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; matrix_display_reg[31][8]        ; matrix_display_reg[31][8]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; collisionL_reg                   ; collisionL_reg                   ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; collisionR_reg                   ; collisionR_reg                   ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; matrix_display_reg[24][5]        ; matrix_display_reg[24][5]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[3][8]         ; matrix_display_reg[3][8]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[4][5]         ; matrix_display_reg[4][5]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[6][3]         ; matrix_display_reg[6][3]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[6][5]         ; matrix_display_reg[6][5]         ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[6][11]        ; matrix_display_reg[6][11]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[15][0]        ; matrix_display_reg[15][0]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[17][3]        ; matrix_display_reg[17][3]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[17][1]        ; matrix_display_reg[17][1]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[16][5]        ; matrix_display_reg[16][5]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[16][6]        ; matrix_display_reg[16][6]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[16][9]        ; matrix_display_reg[16][9]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[17][11]       ; matrix_display_reg[17][11]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[18][13]       ; matrix_display_reg[18][13]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[18][5]        ; matrix_display_reg[18][5]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[18][12]       ; matrix_display_reg[18][12]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[20][5]        ; matrix_display_reg[20][5]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[19][4]        ; matrix_display_reg[19][4]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[19][1]        ; matrix_display_reg[19][1]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[20][1]        ; matrix_display_reg[20][1]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[21][4]        ; matrix_display_reg[21][4]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[21][0]        ; matrix_display_reg[21][0]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[21][6]        ; matrix_display_reg[21][6]        ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[21][10]       ; matrix_display_reg[21][10]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; matrix_display_reg[22][11]       ; matrix_display_reg[22][11]       ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.055      ; 0.511      ;
+-------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rst'                                                                                         ;
+-------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.345 ; position_y_reg[0] ; coln_reg[0]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.135      ; 0.520      ;
; 0.360 ; position_y_reg[3] ; coln_reg[3]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.113      ; 0.513      ;
; 0.368 ; position_x_reg[3] ; line_reg[3]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.116      ; 0.524      ;
; 0.369 ; position_y_reg[2] ; coln_reg[2]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.093      ; 0.502      ;
; 0.374 ; position_x_reg[1] ; line_reg[1]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.097      ; 0.511      ;
; 0.383 ; position_x_reg[4] ; line_reg[4]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.097      ; 0.520      ;
; 0.388 ; position_x_reg[0] ; line_reg[0]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.097      ; 0.525      ;
; 0.390 ; position_x_reg[2] ; line_reg[2]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.096      ; 0.526      ;
; 0.409 ; position_y_reg[1] ; coln_reg[1]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.097      ; 0.546      ;
; 0.448 ; randum_sel[0]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.316      ; 0.804      ;
; 0.539 ; randum_sel[2]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.316      ; 0.895      ;
; 0.546 ; randum_sel[0]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.210      ; 0.796      ;
; 0.592 ; randum_sel[0]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.164      ; 0.796      ;
; 0.607 ; randum_sel[1]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.165      ; 0.812      ;
; 0.613 ; randum_sel[1]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.165      ; 0.818      ;
; 0.613 ; randum_sel[1]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.316      ; 0.969      ;
; 0.631 ; randum_sel[1]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.164      ; 0.835      ;
; 0.635 ; randum_sel[2]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.210      ; 0.885      ;
; 0.697 ; randum_sel[2]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.165      ; 0.902      ;
; 0.700 ; randum_sel[2]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.165      ; 0.905      ;
; 0.719 ; randum_sel[2]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.164      ; 0.923      ;
; 0.739 ; randum_sel[1]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.210      ; 0.989      ;
; 0.763 ; randum_sel[0]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.165      ; 0.968      ;
; 0.771 ; randum_sel[1]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.164      ; 0.975      ;
; 0.783 ; randum_sel[0]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.165      ; 0.988      ;
+-------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga_controller:u_vga_sync|clkdiv'                                                                                                                            ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.534 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 0.732      ;
; 0.543 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 0.741      ;
; 0.545 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 0.743      ;
; 0.685 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 0.883      ;
; 0.779 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 0.977      ;
; 0.783 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 0.981      ;
; 0.786 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 0.984      ;
; 0.805 ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.004      ;
; 0.875 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.073      ;
; 0.924 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.123      ;
; 0.930 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.128      ;
; 0.949 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.147      ;
; 1.019 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.217      ;
; 1.064 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.262      ;
; 1.066 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.264      ;
; 1.073 ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.272      ;
; 1.086 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.284      ;
; 1.158 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.356      ;
; 1.167 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.366      ;
; 1.209 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.407      ;
; 1.216 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.415      ;
; 1.235 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.440      ;
; 1.251 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.450      ;
; 1.283 ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.482      ;
; 1.290 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.489      ;
; 1.302 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.500      ;
; 1.333 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.532      ;
; 1.374 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.573      ;
; 1.378 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.061      ; 1.583      ;
; 1.387 ; vga_controller:u_vga_sync|vc[3] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.432      ; 1.963      ;
; 1.427 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.069      ; 1.640      ;
; 1.432 ; vga_controller:u_vga_sync|hc[4] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.072      ; 1.648      ;
; 1.461 ; vga_controller:u_vga_sync|vc[1] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.407      ; 2.012      ;
; 1.461 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.660      ;
; 1.463 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.662      ;
; 1.486 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.047      ; 1.677      ;
; 1.488 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.047      ; 1.679      ;
; 1.489 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.043      ; 1.676      ;
; 1.547 ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.745      ;
; 1.555 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.754      ;
; 1.558 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.756      ;
; 1.580 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.047      ; 1.771      ;
; 1.590 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.056      ; 1.790      ;
; 1.592 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.056      ; 1.792      ;
; 1.605 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.062      ; 1.811      ;
; 1.611 ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|vc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.066      ; 1.821      ;
; 1.627 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.046      ; 1.817      ;
; 1.629 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.046      ; 1.819      ;
; 1.671 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.069      ; 1.884      ;
; 1.684 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.056      ; 1.884      ;
; 1.692 ; vga_controller:u_vga_sync|vc[7] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.043      ; 1.879      ;
; 1.697 ; vga_controller:u_vga_sync|hc[1] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.413      ; 2.254      ;
; 1.699 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 1.898      ;
; 1.709 ; vga_controller:u_vga_sync|vc[3] ; red_out[3]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.432      ; 2.285      ;
; 1.709 ; vga_controller:u_vga_sync|vc[3] ; red_out[4]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.432      ; 2.285      ;
; 1.712 ; vga_controller:u_vga_sync|vc[3] ; red_out[2]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.432      ; 2.288      ;
; 1.712 ; vga_controller:u_vga_sync|vc[3] ; red_out[5]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.432      ; 2.288      ;
; 1.713 ; vga_controller:u_vga_sync|vc[3] ; red_out[6]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.432      ; 2.289      ;
; 1.713 ; vga_controller:u_vga_sync|vc[3] ; red_out[7]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.432      ; 2.289      ;
; 1.721 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.046      ; 1.911      ;
; 1.724 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.047      ; 1.915      ;
; 1.730 ; vga_controller:u_vga_sync|vc[2] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.412      ; 2.286      ;
; 1.734 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.063      ; 1.941      ;
; 1.739 ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.080      ; 1.963      ;
; 1.754 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.062      ; 1.960      ;
; 1.771 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.053      ; 1.968      ;
; 1.775 ; vga_controller:u_vga_sync|vc[1] ; red_out[4]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.407      ; 2.326      ;
; 1.775 ; vga_controller:u_vga_sync|vc[1] ; red_out[7]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.407      ; 2.326      ;
; 1.776 ; vga_controller:u_vga_sync|vc[1] ; red_out[3]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.407      ; 2.327      ;
; 1.778 ; vga_controller:u_vga_sync|vc[1] ; red_out[2]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.407      ; 2.329      ;
; 1.778 ; vga_controller:u_vga_sync|vc[1] ; red_out[5]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.407      ; 2.329      ;
; 1.779 ; vga_controller:u_vga_sync|vc[1] ; red_out[6]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.407      ; 2.330      ;
; 1.780 ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 1.978      ;
; 1.782 ; vga_controller:u_vga_sync|hc[8] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.421      ; 2.347      ;
; 1.788 ; vga_controller:u_vga_sync|vc[3] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.412      ; 2.344      ;
; 1.803 ; vga_controller:u_vga_sync|vc[3] ; red_out[8]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.417      ; 2.364      ;
; 1.805 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.054      ; 2.003      ;
; 1.809 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 2.008      ;
; 1.823 ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.080      ; 2.047      ;
; 1.828 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.056      ; 2.028      ;
; 1.832 ; vga_controller:u_vga_sync|vc[5] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.043      ; 2.019      ;
; 1.842 ; vga_controller:u_vga_sync|hc[9] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.413      ; 2.399      ;
; 1.848 ; vga_controller:u_vga_sync|hc[9] ; blue_out[8]~reg0                ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.402      ; 2.394      ;
; 1.859 ; vga_controller:u_vga_sync|vc[5] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.069      ; 2.072      ;
; 1.864 ; vga_controller:u_vga_sync|vc[1] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.413      ; 2.421      ;
; 1.865 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.046      ; 2.055      ;
; 1.883 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.063      ; 2.090      ;
; 1.886 ; vga_controller:u_vga_sync|vc[1] ; red_out[8]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.392      ; 2.422      ;
; 1.897 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.066      ; 2.107      ;
; 1.904 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.043      ; 2.091      ;
; 1.920 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.053      ; 2.117      ;
; 1.949 ; vga_controller:u_vga_sync|vc[8] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.421      ; 2.514      ;
; 1.949 ; vga_controller:u_vga_sync|vc[8] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.043      ; 2.136      ;
; 1.953 ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.080      ; 2.177      ;
; 1.964 ; vga_controller:u_vga_sync|hc[9] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.393      ; 2.501      ;
; 1.965 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.055      ; 2.164      ;
; 1.973 ; vga_controller:u_vga_sync|vc[5] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.069      ; 2.186      ;
; 1.977 ; vga_controller:u_vga_sync|hc[8] ; blue_out[8]~reg0                ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.410      ; 2.531      ;
; 1.987 ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.080      ; 2.211      ;
; 1.989 ; vga_controller:u_vga_sync|hc[4] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.073      ; 2.206      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'vga_controller:u_vga_sync|clkdiv'                                                                               ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.254 ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.876      ; 2.615      ;
; -0.254 ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.876      ; 2.615      ;
; -0.253 ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.888      ; 2.626      ;
; -0.253 ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.888      ; 2.626      ;
; -0.253 ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.889      ; 2.627      ;
; -0.253 ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.888      ; 2.626      ;
; -0.253 ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.888      ; 2.626      ;
; -0.252 ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.890      ; 2.627      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.895      ; 2.624      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.895      ; 2.624      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.895      ; 2.624      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.895      ; 2.624      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.888      ; 2.617      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.888      ; 2.617      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.896      ; 2.625      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.887      ; 2.616      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.895      ; 2.624      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.887      ; 2.616      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.887      ; 2.616      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.887      ; 2.616      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.887      ; 2.616      ;
; -0.244 ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.895      ; 2.624      ;
; 0.476  ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.888      ; 2.397      ;
; 0.476  ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.888      ; 2.397      ;
; 0.476  ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.876      ; 2.385      ;
; 0.476  ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.876      ; 2.385      ;
; 0.476  ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.888      ; 2.397      ;
; 0.476  ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.888      ; 2.397      ;
; 0.477  ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.890      ; 2.398      ;
; 0.477  ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.889      ; 2.397      ;
; 0.486  ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.896      ; 2.395      ;
; 0.486  ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.895      ; 2.394      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.895      ; 2.393      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.895      ; 2.393      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.895      ; 2.393      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.895      ; 2.393      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.888      ; 2.386      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.888      ; 2.386      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.887      ; 2.385      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.887      ; 2.385      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.887      ; 2.385      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.887      ; 2.385      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.887      ; 2.385      ;
; 0.487  ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.895      ; 2.393      ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50mhz'                                                                                                        ;
+--------+-----------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.036 ; rst       ; matrix_display_reg[24][5]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[2][0]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.124      ; 2.635      ;
; -0.036 ; rst       ; matrix_display_reg[4][5]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.114      ; 2.625      ;
; -0.036 ; rst       ; matrix_display_reg[6][5]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.114      ; 2.625      ;
; -0.036 ; rst       ; matrix_display_reg[6][9]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.124      ; 2.635      ;
; -0.036 ; rst       ; matrix_display_reg[11][9]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.124      ; 2.635      ;
; -0.036 ; rst       ; matrix_display_reg[12][6]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.124      ; 2.635      ;
; -0.036 ; rst       ; matrix_display_reg[13][15]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.124      ; 2.635      ;
; -0.036 ; rst       ; matrix_reg[16][0]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.110      ; 2.621      ;
; -0.036 ; rst       ; matrix_reg[16][3]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.110      ; 2.621      ;
; -0.036 ; rst       ; matrix_reg[16][4]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.110      ; 2.621      ;
; -0.036 ; rst       ; matrix_reg[16][2]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.110      ; 2.621      ;
; -0.036 ; rst       ; matrix_reg[16][1]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.110      ; 2.621      ;
; -0.036 ; rst       ; matrix_reg[16][5]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.110      ; 2.621      ;
; -0.036 ; rst       ; matrix_display_reg[18][8]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.124      ; 2.635      ;
; -0.036 ; rst       ; matrix_display_reg[18][4]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[18][9]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[18][10]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[18][0]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.124      ; 2.635      ;
; -0.036 ; rst       ; matrix_display_reg[18][2]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[20][5]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.114      ; 2.625      ;
; -0.036 ; rst       ; matrix_display_reg[21][7]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[22][13]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.114      ; 2.625      ;
; -0.036 ; rst       ; matrix_display_reg[22][5]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.114      ; 2.625      ;
; -0.036 ; rst       ; matrix_display_reg[24][13]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[24][6]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[26][13]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[26][5]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[28][7]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.036 ; rst       ; matrix_display_reg[29][7]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.117      ; 2.628      ;
; -0.035 ; rst       ; matrix_display_reg[1][13]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.640      ;
; -0.035 ; rst       ; matrix_display_reg[4][1]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.633      ;
; -0.035 ; rst       ; matrix_display_reg[1][5]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.640      ;
; -0.035 ; rst       ; matrix_display_reg[0][5]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.640      ;
; -0.035 ; rst       ; matrix_display_reg[13][6]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.118      ; 2.628      ;
; -0.035 ; rst       ; matrix_display_reg[15][13]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.633      ;
; -0.035 ; rst       ; matrix_display_reg[17][13]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.118      ; 2.628      ;
; -0.035 ; rst       ; matrix_display_reg[17][5]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.118      ; 2.628      ;
; -0.035 ; rst       ; matrix_display_reg[19][0]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.640      ;
; -0.035 ; rst       ; matrix_display_reg[19][8]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.640      ;
; -0.035 ; rst       ; matrix_display_reg[19][15]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.633      ;
; -0.035 ; rst       ; matrix_display_reg[20][15]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.633      ;
; -0.035 ; rst       ; matrix_display_reg[21][5]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.118      ; 2.628      ;
; -0.035 ; rst       ; matrix_display_reg[21][13]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.118      ; 2.628      ;
; -0.035 ; rst       ; matrix_display_reg[30][1]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.633      ;
; -0.035 ; rst       ; matrix_display_reg[28][1]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.633      ;
; -0.035 ; rst       ; matrix_display_reg[27][0]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.640      ;
; -0.035 ; rst       ; matrix_display_reg[29][6]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.118      ; 2.628      ;
; -0.034 ; rst       ; position_y_reg[0]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; coln_reg[0]~_emulated                                  ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_display_reg[0][3]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.126      ; 2.635      ;
; -0.034 ; rst       ; matrix_display_reg[3][3]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.126      ; 2.635      ;
; -0.034 ; rst       ; matrix_display_reg[8][3]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.126      ; 2.635      ;
; -0.034 ; rst       ; matrix_display_reg[8][11]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_display_reg[9][11]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_display_reg[9][3]                               ; rst          ; clk_50mhz   ; 0.500        ; 2.126      ; 2.635      ;
; -0.034 ; rst       ; matrix_display_reg[12][3]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_display_reg[12][11]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_display_reg[12][12]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_display_reg[13][3]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_display_reg[13][11]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_display_reg[13][5]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_display_reg[13][4]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_reg[16][13]                                     ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_reg[16][14]                                     ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_reg[16][6]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_reg[16][7]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_reg[16][9]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_reg[16][12]                                     ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_reg[16][11]                                     ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_reg[16][10]                                     ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_reg[16][8]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.122      ; 2.631      ;
; -0.034 ; rst       ; matrix_display_reg[20][4]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_reg[19][1]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.632      ;
; -0.034 ; rst       ; matrix_reg[19][14]                                     ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.632      ;
; -0.034 ; rst       ; matrix_reg[19][15]                                     ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.632      ;
; -0.034 ; rst       ; matrix_display_reg[24][2]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.127      ; 2.636      ;
; -0.034 ; rst       ; matrix_display_reg[24][4]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_display_reg[24][12]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_display_reg[25][6]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.127      ; 2.636      ;
; -0.034 ; rst       ; matrix_display_reg[26][2]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.127      ; 2.636      ;
; -0.034 ; rst       ; matrix_display_reg[28][12]                             ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_reg[28][15]                                     ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.632      ;
; -0.034 ; rst       ; matrix_reg[28][3]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.632      ;
; -0.034 ; rst       ; matrix_display_reg[28][2]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.127      ; 2.636      ;
; -0.034 ; rst       ; matrix_reg[28][2]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.632      ;
; -0.034 ; rst       ; matrix_display_reg[30][2]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.127      ; 2.636      ;
; -0.034 ; rst       ; matrix_reg[28][1]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.632      ;
; -0.034 ; rst       ; matrix_reg[28][5]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.632      ;
; -0.034 ; rst       ; matrix_display_reg[28][4]                              ; rst          ; clk_50mhz   ; 0.500        ; 2.130      ; 2.639      ;
; -0.034 ; rst       ; matrix_reg[28][6]                                      ; rst          ; clk_50mhz   ; 0.500        ; 2.123      ; 2.632      ;
; -0.034 ; rst       ; state_reg.WaitNextFrame                                ; rst          ; clk_50mhz   ; 0.500        ; 2.127      ; 2.636      ;
; -0.034 ; rst       ; collision_reg                                          ; rst          ; clk_50mhz   ; 0.500        ; 2.127      ; 2.636      ;
; -0.034 ; rst       ; state_reg.GameOverFin                                  ; rst          ; clk_50mhz   ; 0.500        ; 2.127      ; 2.636      ;
; -0.034 ; rst       ; state_reg.StartGameDebut                               ; rst          ; clk_50mhz   ; 0.500        ; 2.125      ; 2.634      ;
; -0.034 ; rst       ; state_reg.CollusionDetected                            ; rst          ; clk_50mhz   ; 0.500        ; 2.127      ; 2.636      ;
; -0.034 ; rst       ; state_reg.idle                                         ; rst          ; clk_50mhz   ; 0.500        ; 2.127      ; 2.636      ;
; -0.034 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.idle ; rst          ; clk_50mhz   ; 0.500        ; 2.125      ; 2.634      ;
; -0.034 ; rst       ; go_reg                                                 ; rst          ; clk_50mhz   ; 0.500        ; 2.125      ; 2.634      ;
; -0.034 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.op   ; rst          ; clk_50mhz   ; 0.500        ; 2.125      ; 2.634      ;
+--------+-----------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50mhz'                                                                                   ;
+--------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.108 ; rst       ; matrix_display_reg[11][2]        ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.282      ;
; -0.108 ; rst       ; matrix_reg[0][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.282      ;
; -0.108 ; rst       ; matrix_display_reg[3][2]         ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.282      ;
; -0.108 ; rst       ; matrix_display_reg[2][2]         ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.282      ;
; -0.108 ; rst       ; matrix_reg[7][15]                ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.286      ;
; -0.108 ; rst       ; matrix_display_reg[8][15]        ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.282      ;
; -0.108 ; rst       ; matrix_reg[7][14]                ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.286      ;
; -0.108 ; rst       ; matrix_display_reg[31][2]        ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.282      ;
; -0.108 ; rst       ; matrix_display_reg[31][8]        ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.282      ;
; -0.108 ; rst       ; matrix_reg[0][11]                ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.282      ;
; -0.107 ; rst       ; line_reg[3]~_emulated            ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.283      ;
; -0.107 ; rst       ; matrix_display_reg[22][10]       ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.283      ;
; -0.107 ; rst       ; matrix_display_reg[4][8]         ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.287      ;
; -0.107 ; rst       ; matrix_display_reg[6][6]         ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.283      ;
; -0.107 ; rst       ; matrix_reg[7][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[7][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_display_reg[8][8]         ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.287      ;
; -0.107 ; rst       ; matrix_reg[8][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_display_reg[8][2]         ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.287      ;
; -0.107 ; rst       ; matrix_reg[7][9]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[7][11]                ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][11]                ; rst          ; clk_50mhz   ; 0.000        ; 2.211      ; 2.288      ;
; -0.107 ; rst       ; matrix_display_reg[9][8]         ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.287      ;
; -0.107 ; rst       ; matrix_reg[9][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.211      ; 2.288      ;
; -0.107 ; rst       ; matrix_reg[9][3]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][4]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][0]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][15]                ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][14]                ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][12]                ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][9]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][13]                ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_reg[9][2]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_display_reg[10][2]        ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.287      ;
; -0.107 ; rst       ; matrix_reg[10][2]                ; rst          ; clk_50mhz   ; 0.000        ; 2.209      ; 2.286      ;
; -0.107 ; rst       ; matrix_display_reg[12][2]        ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.287      ;
; -0.107 ; rst       ; matrix_display_reg[12][8]        ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.287      ;
; -0.107 ; rst       ; matrix_display_reg[14][2]        ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.287      ;
; -0.107 ; rst       ; matrix_display_reg[14][3]        ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.283      ;
; -0.107 ; rst       ; matrix_display_reg[13][8]        ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.287      ;
; -0.107 ; rst       ; matrix_display_reg[17][10]       ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.283      ;
; -0.107 ; rst       ; matrix_display_reg[30][10]       ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.283      ;
; -0.107 ; rst       ; matrix_reg[1][11]                ; rst          ; clk_50mhz   ; 0.000        ; 2.212      ; 2.289      ;
; -0.107 ; rst       ; collisionL_reg                   ; rst          ; clk_50mhz   ; 0.000        ; 2.213      ; 2.290      ;
; -0.107 ; rst       ; position_y_reg[3]                ; rst          ; clk_50mhz   ; 0.000        ; 2.205      ; 2.282      ;
; -0.107 ; rst       ; coln_reg[3]~_emulated            ; rst          ; clk_50mhz   ; 0.000        ; 2.205      ; 2.282      ;
; -0.107 ; rst       ; matrix_display_reg[28][10]       ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.283      ;
; -0.107 ; rst       ; position_x_reg[3]                ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.283      ;
; -0.099 ; rst       ; vga_controller:u_vga_sync|clkdiv ; rst          ; clk_50mhz   ; 0.000        ; 2.187      ; 2.272      ;
; -0.098 ; rst       ; count_1hz_reg[8]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.198      ; 2.284      ;
; -0.098 ; rst       ; state_reg.BeginAddObject         ; rst          ; clk_50mhz   ; 0.000        ; 2.207      ; 2.293      ;
; -0.098 ; rst       ; matrix_display_reg[8][10]        ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.292      ;
; -0.098 ; rst       ; matrix_display_reg[0][7]         ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_reg[4][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_reg[5][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.205      ; 2.291      ;
; -0.098 ; rst       ; matrix_reg[5][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.205      ; 2.291      ;
; -0.098 ; rst       ; matrix_reg[4][6]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_display_reg[3][9]         ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.292      ;
; -0.098 ; rst       ; matrix_display_reg[2][9]         ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.292      ;
; -0.098 ; rst       ; matrix_display_reg[1][9]         ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.292      ;
; -0.098 ; rst       ; matrix_display_reg[0][9]         ; rst          ; clk_50mhz   ; 0.000        ; 2.206      ; 2.292      ;
; -0.098 ; rst       ; matrix_reg[1][9]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.204      ; 2.290      ;
; -0.098 ; rst       ; matrix_reg[4][9]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_display_reg[3][10]        ; rst          ; clk_50mhz   ; 0.000        ; 2.204      ; 2.290      ;
; -0.098 ; rst       ; matrix_display_reg[1][10]        ; rst          ; clk_50mhz   ; 0.000        ; 2.204      ; 2.290      ;
; -0.098 ; rst       ; matrix_reg[4][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_reg[5][10]                ; rst          ; clk_50mhz   ; 0.000        ; 2.205      ; 2.291      ;
; -0.098 ; rst       ; matrix_display_reg[0][13]        ; rst          ; clk_50mhz   ; 0.000        ; 2.208      ; 2.294      ;
; -0.098 ; rst       ; matrix_reg[0][13]                ; rst          ; clk_50mhz   ; 0.000        ; 2.204      ; 2.290      ;
; -0.098 ; rst       ; matrix_reg[1][13]                ; rst          ; clk_50mhz   ; 0.000        ; 2.204      ; 2.290      ;
; -0.098 ; rst       ; matrix_display_reg[4][13]        ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_reg[4][13]                ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_display_reg[5][13]        ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_reg[5][13]                ; rst          ; clk_50mhz   ; 0.000        ; 2.205      ; 2.291      ;
; -0.098 ; rst       ; matrix_reg[5][11]                ; rst          ; clk_50mhz   ; 0.000        ; 2.205      ; 2.291      ;
; -0.098 ; rst       ; matrix_reg[4][1]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_reg[4][14]                ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_reg[5][14]                ; rst          ; clk_50mhz   ; 0.000        ; 2.205      ; 2.291      ;
; -0.098 ; rst       ; matrix_display_reg[0][0]         ; rst          ; clk_50mhz   ; 0.000        ; 2.203      ; 2.289      ;
; -0.098 ; rst       ; matrix_display_reg[1][0]         ; rst          ; clk_50mhz   ; 0.000        ; 2.203      ; 2.289      ;
; -0.098 ; rst       ; matrix_reg[4][0]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_reg[5][0]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.205      ; 2.291      ;
; -0.098 ; rst       ; matrix_display_reg[3][15]        ; rst          ; clk_50mhz   ; 0.000        ; 2.211      ; 2.297      ;
; -0.098 ; rst       ; matrix_display_reg[1][15]        ; rst          ; clk_50mhz   ; 0.000        ; 2.211      ; 2.297      ;
; -0.098 ; rst       ; matrix_reg[4][15]                ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_display_reg[5][15]        ; rst          ; clk_50mhz   ; 0.000        ; 2.211      ; 2.297      ;
; -0.098 ; rst       ; matrix_reg[5][15]                ; rst          ; clk_50mhz   ; 0.000        ; 2.205      ; 2.291      ;
; -0.098 ; rst       ; matrix_reg[4][5]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_display_reg[0][4]         ; rst          ; clk_50mhz   ; 0.000        ; 2.208      ; 2.294      ;
; -0.098 ; rst       ; matrix_display_reg[4][4]         ; rst          ; clk_50mhz   ; 0.000        ; 2.208      ; 2.294      ;
; -0.098 ; rst       ; matrix_reg[4][4]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_display_reg[1][2]         ; rst          ; clk_50mhz   ; 0.000        ; 2.204      ; 2.290      ;
; -0.098 ; rst       ; matrix_display_reg[0][2]         ; rst          ; clk_50mhz   ; 0.000        ; 2.208      ; 2.294      ;
; -0.098 ; rst       ; matrix_reg[3][2]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.208      ; 2.294      ;
; -0.098 ; rst       ; matrix_reg[4][2]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_reg[0][3]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.208      ; 2.294      ;
; -0.098 ; rst       ; matrix_reg[4][3]                 ; rst          ; clk_50mhz   ; 0.000        ; 2.210      ; 2.296      ;
; -0.098 ; rst       ; matrix_display_reg[4][12]        ; rst          ; clk_50mhz   ; 0.000        ; 2.207      ; 2.293      ;
+--------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'vga_controller:u_vga_sync|clkdiv'                                                                               ;
+-------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.121 ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.989      ; 2.284      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.989      ; 2.284      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.989      ; 2.284      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.989      ; 2.284      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.982      ; 2.277      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.982      ; 2.277      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.991      ; 2.286      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.981      ; 2.276      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.990      ; 2.285      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.981      ; 2.276      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.981      ; 2.276      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.981      ; 2.276      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.981      ; 2.276      ;
; 0.121 ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.989      ; 2.284      ;
; 0.130 ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.983      ; 2.287      ;
; 0.130 ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.983      ; 2.287      ;
; 0.130 ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.983      ; 2.287      ;
; 0.130 ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.983      ; 2.287      ;
; 0.131 ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.984      ; 2.289      ;
; 0.131 ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.983      ; 2.288      ;
; 0.132 ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.970      ; 2.276      ;
; 0.132 ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.970      ; 2.276      ;
; 0.861 ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.989      ; 2.524      ;
; 0.861 ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.989      ; 2.524      ;
; 0.861 ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.989      ; 2.524      ;
; 0.861 ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.989      ; 2.524      ;
; 0.861 ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.991      ; 2.526      ;
; 0.861 ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.990      ; 2.525      ;
; 0.861 ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.989      ; 2.524      ;
; 0.862 ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.982      ; 2.518      ;
; 0.862 ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.982      ; 2.518      ;
; 0.862 ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.981      ; 2.517      ;
; 0.862 ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.981      ; 2.517      ;
; 0.862 ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.981      ; 2.517      ;
; 0.862 ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.981      ; 2.517      ;
; 0.862 ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.981      ; 2.517      ;
; 0.869 ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.983      ; 2.526      ;
; 0.869 ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.983      ; 2.526      ;
; 0.869 ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.983      ; 2.526      ;
; 0.869 ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.983      ; 2.526      ;
; 0.870 ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.984      ; 2.528      ;
; 0.870 ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.983      ; 2.527      ;
; 0.872 ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.970      ; 2.516      ;
; 0.872 ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.970      ; 2.516      ;
+-------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50mhz'                                                                                   ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_50mhz ; Rise       ; clk_50mhz                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.done   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.idle   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.op     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; collisionL_reg                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; collisionR_reg                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; collision_reg                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[0]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[1]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[2]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[3]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[10]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[11]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[12]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[13]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[14]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[15]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[16]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[17]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[18]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[19]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[20]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[21]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[22]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[23]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[24]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[25]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[26]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[5]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[6]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[7]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[8]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[9]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[7]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; go_reg                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; kb_ack                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; kb_data_ready_reg                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[13]    ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rst'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                          ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][1]~latch|datac ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][1]~latch|datac ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][2]~latch|datac ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][1]~latch|datac ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][2]~latch|dataa ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[0]~latch|datac      ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[1]~latch|datac      ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[2]~latch|datac      ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[4]~latch|datac      ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][2]~latch|datab ;
; 0.236  ; 0.236        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][1]~latch       ;
; 0.236  ; 0.236        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][1]~latch       ;
; 0.236  ; 0.236        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][2]~latch       ;
; 0.236  ; 0.236        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][1]~latch       ;
; 0.236  ; 0.236        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][2]~latch       ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[0]~latch            ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[1]~latch            ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[2]~latch            ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[4]~latch            ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[1]~latch|datac      ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[2]~latch            ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[2]~latch|datac      ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[1]~latch            ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][2]~latch       ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|o                  ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[0]~latch|datac      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[3]~latch|datac      ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[0]~latch            ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[3]~latch|datac      ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[3]~latch            ;
; 0.254  ; 0.254        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[3]~latch            ;
; 0.254  ; 0.254        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|inclk[0]    ;
; 0.254  ; 0.254        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|i                  ;
; 0.744  ; 0.744        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[3]~latch            ;
; 0.744  ; 0.744        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[3]~latch            ;
; 0.745  ; 0.745        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[0]~latch            ;
; 0.745  ; 0.745        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|inclk[0]    ;
; 0.745  ; 0.745        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|outclk      ;
; 0.746  ; 0.746        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][2]~latch       ;
; 0.749  ; 0.749        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[3]~latch|datac      ;
; 0.749  ; 0.749        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[3]~latch|datac      ;
; 0.750  ; 0.750        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[0]~latch|datac      ;
; 0.754  ; 0.754        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[1]~latch            ;
; 0.755  ; 0.755        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|o                  ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[2]~latch            ;
; 0.758  ; 0.758        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[2]~latch|datac      ;
; 0.759  ; 0.759        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[1]~latch|datac      ;
; 0.761  ; 0.761        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[0]~latch            ;
; 0.761  ; 0.761        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[1]~latch            ;
; 0.761  ; 0.761        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[2]~latch            ;
; 0.761  ; 0.761        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[4]~latch            ;
; 0.761  ; 0.761        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][1]~latch       ;
; 0.761  ; 0.761        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][2]~latch       ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][1]~latch       ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][1]~latch       ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][2]~latch       ;
; 0.765  ; 0.765        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][2]~latch|datab ;
; 0.766  ; 0.766        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[0]~latch|datac      ;
; 0.766  ; 0.766        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[1]~latch|datac      ;
; 0.766  ; 0.766        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[2]~latch|datac      ;
; 0.766  ; 0.766        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[4]~latch|datac      ;
; 0.766  ; 0.766        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][1]~latch|datac ;
; 0.767  ; 0.767        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][1]~latch|datac ;
; 0.767  ; 0.767        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][1]~latch|datac ;
; 0.767  ; 0.767        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][2]~latch|datac ;
; 0.767  ; 0.767        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][2]~latch|dataa ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga_controller:u_vga_sync|clkdiv'                                                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[4]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[5]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[6]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[7]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[8]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[9]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[7]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[8]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[9]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[7]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[8]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[9]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hs    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vs    ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[2]~reg0                 ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[3]~reg0                 ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[4]~reg0                 ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[5]~reg0                 ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[6]~reg0                 ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[7]~reg0                 ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[9]~reg0                 ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[4] ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[9] ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[0]~reg0                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[1]~reg0                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[2]~reg0                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[3]~reg0                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[4]~reg0                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[5]~reg0                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[6]~reg0                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[7]~reg0                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[8]~reg0                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[9]~reg0                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[0]~reg0               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[1]~reg0               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[2]~reg0               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[3]~reg0               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[4]~reg0               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[5]~reg0               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[6]~reg0               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[7]~reg0               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[8]~reg0               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[9]~reg0               ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[8]~reg0                 ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[0] ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[1] ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[6] ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vs    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[2] ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[3] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[0] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[1] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[2] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[3] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[5] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[6] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hs    ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[7] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[8] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[9] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[4] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[5] ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; kbclk     ; clk_50mhz  ; -0.496 ; -0.257 ; Rise       ; clk_50mhz       ;
; kbdata    ; clk_50mhz  ; -0.022 ; 0.258  ; Rise       ; clk_50mhz       ;
; rst       ; clk_50mhz  ; 6.823  ; 7.121  ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; kbclk     ; clk_50mhz  ; 0.750  ; 0.516  ; Rise       ; clk_50mhz       ;
; kbdata    ; clk_50mhz  ; 0.659  ; 0.382  ; Rise       ; clk_50mhz       ;
; rst       ; clk_50mhz  ; -1.104 ; -1.341 ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; blank_out      ; vga_controller:u_vga_sync|clkdiv ; 7.676 ; 7.735 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; blue_out[*]    ; vga_controller:u_vga_sync|clkdiv ; 5.558 ; 5.432 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[0]   ; vga_controller:u_vga_sync|clkdiv ; 5.525 ; 5.408 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[1]   ; vga_controller:u_vga_sync|clkdiv ; 5.489 ; 5.376 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[2]   ; vga_controller:u_vga_sync|clkdiv ; 5.532 ; 5.418 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[3]   ; vga_controller:u_vga_sync|clkdiv ; 5.558 ; 5.432 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[4]   ; vga_controller:u_vga_sync|clkdiv ; 5.258 ; 5.135 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[5]   ; vga_controller:u_vga_sync|clkdiv ; 5.510 ; 5.371 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[6]   ; vga_controller:u_vga_sync|clkdiv ; 5.537 ; 5.390 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[7]   ; vga_controller:u_vga_sync|clkdiv ; 5.495 ; 5.367 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[8]   ; vga_controller:u_vga_sync|clkdiv ; 5.515 ; 5.384 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[9]   ; vga_controller:u_vga_sync|clkdiv ; 5.513 ; 5.390 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ; 2.464 ;       ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; green_out[*]   ; vga_controller:u_vga_sync|clkdiv ; 7.379 ; 7.095 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[0]  ; vga_controller:u_vga_sync|clkdiv ; 5.544 ; 5.397 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[1]  ; vga_controller:u_vga_sync|clkdiv ; 5.529 ; 5.403 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[2]  ; vga_controller:u_vga_sync|clkdiv ; 5.280 ; 5.160 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[3]  ; vga_controller:u_vga_sync|clkdiv ; 7.379 ; 7.095 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[4]  ; vga_controller:u_vga_sync|clkdiv ; 5.429 ; 5.345 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[5]  ; vga_controller:u_vga_sync|clkdiv ; 5.698 ; 5.549 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[6]  ; vga_controller:u_vga_sync|clkdiv ; 5.403 ; 5.313 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[7]  ; vga_controller:u_vga_sync|clkdiv ; 5.673 ; 5.540 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[8]  ; vga_controller:u_vga_sync|clkdiv ; 5.521 ; 5.402 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[9]  ; vga_controller:u_vga_sync|clkdiv ; 5.673 ; 5.528 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; horiz_sync_out ; vga_controller:u_vga_sync|clkdiv ; 5.184 ; 5.046 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; red_out[*]     ; vga_controller:u_vga_sync|clkdiv ; 7.876 ; 7.569 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[0]    ; vga_controller:u_vga_sync|clkdiv ; 5.546 ; 5.453 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[1]    ; vga_controller:u_vga_sync|clkdiv ; 5.477 ; 5.420 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[2]    ; vga_controller:u_vga_sync|clkdiv ; 5.924 ; 5.741 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[3]    ; vga_controller:u_vga_sync|clkdiv ; 7.566 ; 7.258 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[4]    ; vga_controller:u_vga_sync|clkdiv ; 5.762 ; 5.622 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[5]    ; vga_controller:u_vga_sync|clkdiv ; 5.620 ; 5.518 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[6]    ; vga_controller:u_vga_sync|clkdiv ; 5.787 ; 5.644 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[7]    ; vga_controller:u_vga_sync|clkdiv ; 5.774 ; 5.639 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[8]    ; vga_controller:u_vga_sync|clkdiv ; 5.711 ; 5.575 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[9]    ; vga_controller:u_vga_sync|clkdiv ; 7.876 ; 7.569 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; vert_sync_out  ; vga_controller:u_vga_sync|clkdiv ; 5.360 ; 5.224 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ;       ; 2.351 ; Fall       ; vga_controller:u_vga_sync|clkdiv ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; blank_out      ; vga_controller:u_vga_sync|clkdiv ; 6.867 ; 6.956 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; blue_out[*]    ; vga_controller:u_vga_sync|clkdiv ; 5.131 ; 5.007 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[0]   ; vga_controller:u_vga_sync|clkdiv ; 5.386 ; 5.269 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[1]   ; vga_controller:u_vga_sync|clkdiv ; 5.352 ; 5.238 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[2]   ; vga_controller:u_vga_sync|clkdiv ; 5.393 ; 5.278 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[3]   ; vga_controller:u_vga_sync|clkdiv ; 5.419 ; 5.293 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[4]   ; vga_controller:u_vga_sync|clkdiv ; 5.131 ; 5.007 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[5]   ; vga_controller:u_vga_sync|clkdiv ; 5.372 ; 5.234 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[6]   ; vga_controller:u_vga_sync|clkdiv ; 5.399 ; 5.252 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[7]   ; vga_controller:u_vga_sync|clkdiv ; 5.357 ; 5.230 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[8]   ; vga_controller:u_vga_sync|clkdiv ; 5.377 ; 5.246 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[9]   ; vga_controller:u_vga_sync|clkdiv ; 5.376 ; 5.252 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ; 2.445 ;       ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; green_out[*]   ; vga_controller:u_vga_sync|clkdiv ; 5.152 ; 5.032 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[0]  ; vga_controller:u_vga_sync|clkdiv ; 5.405 ; 5.259 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[1]  ; vga_controller:u_vga_sync|clkdiv ; 5.391 ; 5.264 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[2]  ; vga_controller:u_vga_sync|clkdiv ; 5.152 ; 5.032 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[3]  ; vga_controller:u_vga_sync|clkdiv ; 7.242 ; 6.956 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[4]  ; vga_controller:u_vga_sync|clkdiv ; 5.289 ; 5.204 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[5]  ; vga_controller:u_vga_sync|clkdiv ; 5.553 ; 5.404 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[6]  ; vga_controller:u_vga_sync|clkdiv ; 5.264 ; 5.174 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[7]  ; vga_controller:u_vga_sync|clkdiv ; 5.530 ; 5.396 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[8]  ; vga_controller:u_vga_sync|clkdiv ; 5.383 ; 5.263 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[9]  ; vga_controller:u_vga_sync|clkdiv ; 5.529 ; 5.384 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; horiz_sync_out ; vga_controller:u_vga_sync|clkdiv ; 5.060 ; 4.922 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; red_out[*]     ; vga_controller:u_vga_sync|clkdiv ; 5.330 ; 5.271 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[0]    ; vga_controller:u_vga_sync|clkdiv ; 5.398 ; 5.303 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[1]    ; vga_controller:u_vga_sync|clkdiv ; 5.330 ; 5.271 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[2]    ; vga_controller:u_vga_sync|clkdiv ; 5.770 ; 5.589 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[3]    ; vga_controller:u_vga_sync|clkdiv ; 7.416 ; 7.106 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[4]    ; vga_controller:u_vga_sync|clkdiv ; 5.615 ; 5.474 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[5]    ; vga_controller:u_vga_sync|clkdiv ; 5.471 ; 5.369 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[6]    ; vga_controller:u_vga_sync|clkdiv ; 5.632 ; 5.491 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[7]    ; vga_controller:u_vga_sync|clkdiv ; 5.626 ; 5.491 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[8]    ; vga_controller:u_vga_sync|clkdiv ; 5.566 ; 5.429 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[9]    ; vga_controller:u_vga_sync|clkdiv ; 7.718 ; 7.411 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; vert_sync_out  ; vga_controller:u_vga_sync|clkdiv ; 5.228 ; 5.092 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ;       ; 2.332 ; Fall       ; vga_controller:u_vga_sync|clkdiv ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; vga_controller:u_vga_sync|clkdiv ; -4.569 ; -150.468      ;
; clk_50mhz                        ; -4.560 ; -3707.630     ;
; rst                              ; -0.778 ; -1.821        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; clk_50mhz                        ; 0.088 ; 0.000         ;
; rst                              ; 0.203 ; 0.000         ;
; vga_controller:u_vga_sync|clkdiv ; 0.318 ; 0.000         ;
+----------------------------------+-------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                     ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; vga_controller:u_vga_sync|clkdiv ; -0.313 ; -6.786        ;
; clk_50mhz                        ; -0.269 ; -314.173      ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                      ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk_50mhz                        ; -0.090 ; -99.152       ;
; vga_controller:u_vga_sync|clkdiv ; -0.030 ; -0.595        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk_50mhz                        ; -3.000 ; -1561.293     ;
; rst                              ; -3.000 ; -5.593        ;
; vga_controller:u_vga_sync|clkdiv ; -1.000 ; -52.000       ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga_controller:u_vga_sync|clkdiv'                                                                                                              ;
+--------+---------------------------------+-------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -4.569 ; vga_controller:u_vga_sync|hc[7] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.153      ; 5.709      ;
; -4.568 ; vga_controller:u_vga_sync|hc[7] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.153      ; 5.708      ;
; -4.567 ; vga_controller:u_vga_sync|hc[7] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.153      ; 5.707      ;
; -4.565 ; vga_controller:u_vga_sync|hc[7] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.153      ; 5.705      ;
; -4.565 ; vga_controller:u_vga_sync|hc[7] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.153      ; 5.705      ;
; -4.559 ; vga_controller:u_vga_sync|hc[7] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.153      ; 5.699      ;
; -4.558 ; vga_controller:u_vga_sync|hc[7] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.153      ; 5.698      ;
; -4.557 ; vga_controller:u_vga_sync|hc[7] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.153      ; 5.697      ;
; -4.556 ; vga_controller:u_vga_sync|hc[7] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.153      ; 5.696      ;
; -4.480 ; vga_controller:u_vga_sync|hc[3] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.154      ; 5.621      ;
; -4.479 ; vga_controller:u_vga_sync|hc[3] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.154      ; 5.620      ;
; -4.478 ; vga_controller:u_vga_sync|hc[3] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.154      ; 5.619      ;
; -4.476 ; vga_controller:u_vga_sync|hc[3] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.154      ; 5.617      ;
; -4.476 ; vga_controller:u_vga_sync|hc[3] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.154      ; 5.617      ;
; -4.471 ; vga_controller:u_vga_sync|vc[6] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.150      ; 5.608      ;
; -4.470 ; vga_controller:u_vga_sync|vc[6] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.150      ; 5.607      ;
; -4.470 ; vga_controller:u_vga_sync|hc[3] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.154      ; 5.611      ;
; -4.469 ; vga_controller:u_vga_sync|vc[6] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.150      ; 5.606      ;
; -4.469 ; vga_controller:u_vga_sync|hc[3] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.154      ; 5.610      ;
; -4.468 ; vga_controller:u_vga_sync|hc[3] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.154      ; 5.609      ;
; -4.467 ; vga_controller:u_vga_sync|vc[6] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.150      ; 5.604      ;
; -4.467 ; vga_controller:u_vga_sync|vc[6] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.150      ; 5.604      ;
; -4.467 ; vga_controller:u_vga_sync|hc[3] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.154      ; 5.608      ;
; -4.461 ; vga_controller:u_vga_sync|vc[6] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.150      ; 5.598      ;
; -4.460 ; vga_controller:u_vga_sync|vc[6] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.150      ; 5.597      ;
; -4.459 ; vga_controller:u_vga_sync|vc[6] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.150      ; 5.596      ;
; -4.458 ; vga_controller:u_vga_sync|vc[6] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.150      ; 5.595      ;
; -4.456 ; vga_controller:u_vga_sync|hc[7] ; red_out[0]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.147      ; 5.590      ;
; -4.455 ; vga_controller:u_vga_sync|hc[7] ; red_out[1]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.147      ; 5.589      ;
; -4.447 ; vga_controller:u_vga_sync|hc[4] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.148      ; 5.582      ;
; -4.446 ; vga_controller:u_vga_sync|hc[4] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.148      ; 5.581      ;
; -4.445 ; vga_controller:u_vga_sync|hc[4] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.148      ; 5.580      ;
; -4.443 ; vga_controller:u_vga_sync|hc[4] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.148      ; 5.578      ;
; -4.443 ; vga_controller:u_vga_sync|hc[4] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.148      ; 5.578      ;
; -4.437 ; vga_controller:u_vga_sync|hc[4] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.148      ; 5.572      ;
; -4.436 ; vga_controller:u_vga_sync|hc[4] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.148      ; 5.571      ;
; -4.435 ; vga_controller:u_vga_sync|hc[4] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.148      ; 5.570      ;
; -4.434 ; vga_controller:u_vga_sync|hc[4] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.148      ; 5.569      ;
; -4.415 ; vga_controller:u_vga_sync|hc[5] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.560      ;
; -4.414 ; vga_controller:u_vga_sync|hc[5] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.559      ;
; -4.413 ; vga_controller:u_vga_sync|hc[5] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.558      ;
; -4.411 ; vga_controller:u_vga_sync|hc[5] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.556      ;
; -4.411 ; vga_controller:u_vga_sync|hc[5] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.556      ;
; -4.405 ; vga_controller:u_vga_sync|hc[5] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.550      ;
; -4.404 ; vga_controller:u_vga_sync|hc[5] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.549      ;
; -4.403 ; vga_controller:u_vga_sync|hc[5] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.548      ;
; -4.402 ; vga_controller:u_vga_sync|hc[5] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.547      ;
; -4.381 ; vga_controller:u_vga_sync|hc[6] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.526      ;
; -4.380 ; vga_controller:u_vga_sync|hc[6] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.525      ;
; -4.379 ; vga_controller:u_vga_sync|hc[6] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.524      ;
; -4.377 ; vga_controller:u_vga_sync|hc[6] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.522      ;
; -4.377 ; vga_controller:u_vga_sync|hc[6] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.522      ;
; -4.371 ; vga_controller:u_vga_sync|hc[6] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.516      ;
; -4.370 ; vga_controller:u_vga_sync|hc[6] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.515      ;
; -4.369 ; vga_controller:u_vga_sync|hc[8] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.515      ;
; -4.369 ; vga_controller:u_vga_sync|hc[6] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.514      ;
; -4.368 ; vga_controller:u_vga_sync|hc[8] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.514      ;
; -4.368 ; vga_controller:u_vga_sync|hc[6] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.158      ; 5.513      ;
; -4.367 ; vga_controller:u_vga_sync|hc[8] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.513      ;
; -4.365 ; vga_controller:u_vga_sync|hc[8] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.511      ;
; -4.365 ; vga_controller:u_vga_sync|hc[8] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.511      ;
; -4.359 ; vga_controller:u_vga_sync|hc[8] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.505      ;
; -4.358 ; vga_controller:u_vga_sync|hc[8] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.504      ;
; -4.357 ; vga_controller:u_vga_sync|hc[8] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.503      ;
; -4.356 ; vga_controller:u_vga_sync|hc[8] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.502      ;
; -4.349 ; vga_controller:u_vga_sync|vc[9] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.149      ; 5.485      ;
; -4.348 ; vga_controller:u_vga_sync|vc[9] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.149      ; 5.484      ;
; -4.347 ; vga_controller:u_vga_sync|vc[9] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.149      ; 5.483      ;
; -4.345 ; vga_controller:u_vga_sync|vc[9] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.149      ; 5.481      ;
; -4.345 ; vga_controller:u_vga_sync|vc[9] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.149      ; 5.481      ;
; -4.340 ; vga_controller:u_vga_sync|vc[6] ; red_out[0]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.162      ; 5.489      ;
; -4.339 ; vga_controller:u_vga_sync|vc[6] ; red_out[1]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.162      ; 5.488      ;
; -4.339 ; vga_controller:u_vga_sync|vc[9] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.149      ; 5.475      ;
; -4.338 ; vga_controller:u_vga_sync|vc[9] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.149      ; 5.474      ;
; -4.337 ; vga_controller:u_vga_sync|vc[9] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.149      ; 5.473      ;
; -4.336 ; vga_controller:u_vga_sync|vc[9] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.149      ; 5.472      ;
; -4.326 ; count_1hz_reg[16]               ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.092      ; 5.395      ;
; -4.325 ; count_1hz_reg[16]               ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.092      ; 5.394      ;
; -4.312 ; count_1hz_reg[1]                ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.090      ; 5.379      ;
; -4.311 ; count_1hz_reg[1]                ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.090      ; 5.378      ;
; -4.306 ; vga_controller:u_vga_sync|vc[7] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.452      ;
; -4.305 ; vga_controller:u_vga_sync|vc[7] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.451      ;
; -4.305 ; count_1hz_reg[19]               ; red_out[0]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.092      ; 5.374      ;
; -4.304 ; vga_controller:u_vga_sync|vc[7] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.450      ;
; -4.304 ; count_1hz_reg[19]               ; red_out[1]~reg0   ; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.092      ; 5.373      ;
; -4.303 ; vga_controller:u_vga_sync|vc[4] ; green_out[9]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.449      ;
; -4.302 ; vga_controller:u_vga_sync|hc[7] ; red_out[8]~reg0   ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.141      ; 5.430      ;
; -4.302 ; vga_controller:u_vga_sync|vc[7] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.448      ;
; -4.302 ; vga_controller:u_vga_sync|vc[7] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.448      ;
; -4.302 ; vga_controller:u_vga_sync|vc[4] ; green_out[8]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.448      ;
; -4.301 ; vga_controller:u_vga_sync|vc[4] ; green_out[7]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.447      ;
; -4.299 ; vga_controller:u_vga_sync|vc[4] ; green_out[3]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.445      ;
; -4.299 ; vga_controller:u_vga_sync|vc[4] ; green_out[6]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.445      ;
; -4.296 ; vga_controller:u_vga_sync|vc[7] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.442      ;
; -4.295 ; vga_controller:u_vga_sync|vc[7] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.441      ;
; -4.294 ; vga_controller:u_vga_sync|vc[7] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.440      ;
; -4.293 ; vga_controller:u_vga_sync|vc[7] ; green_out[0]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.439      ;
; -4.293 ; vga_controller:u_vga_sync|vc[4] ; green_out[1]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.439      ;
; -4.292 ; vga_controller:u_vga_sync|vc[4] ; green_out[2]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.438      ;
; -4.291 ; vga_controller:u_vga_sync|vc[4] ; green_out[4]~reg0 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 0.159      ; 5.437      ;
+--------+---------------------------------+-------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50mhz'                                                                                       ;
+--------+-------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -4.560 ; rst               ; matrix_display_reg[23][13] ; rst          ; clk_50mhz   ; 0.500        ; 1.270      ; 6.297      ;
; -4.558 ; rst               ; matrix_display_reg[23][5]  ; rst          ; clk_50mhz   ; 0.500        ; 1.270      ; 6.295      ;
; -4.556 ; rst               ; matrix_display_reg[23][9]  ; rst          ; clk_50mhz   ; 0.500        ; 1.270      ; 6.293      ;
; -4.479 ; rst               ; matrix_display_reg[14][15] ; rst          ; clk_50mhz   ; 0.500        ; 1.276      ; 6.222      ;
; -4.476 ; rst               ; matrix_display_reg[14][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.276      ; 6.219      ;
; -4.476 ; rst               ; matrix_display_reg[13][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.272      ; 6.215      ;
; -4.470 ; rst               ; matrix_display_reg[9][14]  ; rst          ; clk_50mhz   ; 0.500        ; 1.272      ; 6.209      ;
; -4.470 ; rst               ; matrix_display_reg[10][10] ; rst          ; clk_50mhz   ; 0.500        ; 1.272      ; 6.209      ;
; -4.468 ; rst               ; matrix_display_reg[0][4]   ; rst          ; clk_50mhz   ; 0.500        ; 1.284      ; 6.219      ;
; -4.466 ; rst               ; matrix_display_reg[13][10] ; rst          ; clk_50mhz   ; 0.500        ; 1.272      ; 6.205      ;
; -4.465 ; rst               ; matrix_display_reg[0][13]  ; rst          ; clk_50mhz   ; 0.500        ; 1.284      ; 6.216      ;
; -4.463 ; rst               ; matrix_display_reg[0][2]   ; rst          ; clk_50mhz   ; 0.500        ; 1.284      ; 6.214      ;
; -4.458 ; rst               ; matrix_display_reg[5][2]   ; rst          ; clk_50mhz   ; 0.500        ; 1.276      ; 6.201      ;
; -4.453 ; rst               ; matrix_display_reg[0][14]  ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.194      ;
; -4.452 ; rst               ; matrix_display_reg[13][2]  ; rst          ; clk_50mhz   ; 0.500        ; 1.276      ; 6.195      ;
; -4.449 ; rst               ; matrix_display_reg[18][4]  ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.190      ;
; -4.447 ; rst               ; matrix_display_reg[2][6]   ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.188      ;
; -4.428 ; rst               ; matrix_display_reg[8][2]   ; rst          ; clk_50mhz   ; 0.500        ; 1.285      ; 6.180      ;
; -4.428 ; rst               ; matrix_display_reg[10][2]  ; rst          ; clk_50mhz   ; 0.500        ; 1.285      ; 6.180      ;
; -4.424 ; rst               ; matrix_display_reg[12][2]  ; rst          ; clk_50mhz   ; 0.500        ; 1.285      ; 6.176      ;
; -4.413 ; rst               ; matrix_display_reg[23][1]  ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.154      ;
; -4.409 ; rst               ; matrix_display_reg[11][1]  ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.150      ;
; -4.404 ; rst               ; matrix_display_reg[2][4]   ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.142      ;
; -4.389 ; rst               ; matrix_display_reg[0][12]  ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.138      ;
; -4.388 ; rst               ; matrix_display_reg[8][12]  ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.137      ;
; -4.384 ; rst               ; matrix_display_reg[23][10] ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.122      ;
; -4.381 ; rst               ; matrix_display_reg[23][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.119      ;
; -4.380 ; rst               ; matrix_display_reg[10][12] ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.118      ;
; -4.380 ; rst               ; matrix_display_reg[25][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.118      ;
; -4.378 ; rst               ; matrix_display_reg[25][10] ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.116      ;
; -4.377 ; rst               ; matrix_display_reg[21][1]  ; rst          ; clk_50mhz   ; 0.500        ; 1.263      ; 6.107      ;
; -4.377 ; rst               ; matrix_display_reg[29][1]  ; rst          ; clk_50mhz   ; 0.500        ; 1.263      ; 6.107      ;
; -4.376 ; rst               ; matrix_display_reg[18][2]  ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.117      ;
; -4.375 ; rst               ; matrix_display_reg[5][1]   ; rst          ; clk_50mhz   ; 0.500        ; 1.263      ; 6.105      ;
; -4.375 ; rst               ; matrix_display_reg[13][5]  ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 6.119      ;
; -4.374 ; rst               ; matrix_display_reg[24][15] ; rst          ; clk_50mhz   ; 0.500        ; 1.263      ; 6.104      ;
; -4.373 ; rst               ; matrix_display_reg[21][9]  ; rst          ; clk_50mhz   ; 0.500        ; 1.263      ; 6.103      ;
; -4.372 ; rst               ; matrix_display_reg[29][9]  ; rst          ; clk_50mhz   ; 0.500        ; 1.263      ; 6.102      ;
; -4.371 ; rst               ; matrix_display_reg[18][9]  ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.112      ;
; -4.371 ; rst               ; matrix_display_reg[18][10] ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.112      ;
; -4.370 ; rst               ; matrix_display_reg[25][9]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.110      ;
; -4.368 ; rst               ; matrix_display_reg[17][9]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.108      ;
; -4.368 ; rst               ; matrix_display_reg[25][1]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.108      ;
; -4.366 ; rst               ; matrix_display_reg[14][5]  ; rst          ; clk_50mhz   ; 0.500        ; 1.276      ; 6.109      ;
; -4.366 ; rst               ; matrix_display_reg[26][15] ; rst          ; clk_50mhz   ; 0.500        ; 1.263      ; 6.096      ;
; -4.365 ; rst               ; matrix_display_reg[20][10] ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.103      ;
; -4.363 ; rst               ; matrix_display_reg[21][15] ; rst          ; clk_50mhz   ; 0.500        ; 1.263      ; 6.093      ;
; -4.363 ; rst               ; matrix_display_reg[22][15] ; rst          ; clk_50mhz   ; 0.500        ; 1.263      ; 6.093      ;
; -4.362 ; rst               ; matrix_display_reg[20][12] ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.100      ;
; -4.361 ; rst               ; matrix_display_reg[20][9]  ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.099      ;
; -4.359 ; rst               ; matrix_display_reg[24][13] ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.100      ;
; -4.358 ; rst               ; matrix_display_reg[20][6]  ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.096      ;
; -4.358 ; rst               ; matrix_display_reg[24][9]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.098      ;
; -4.358 ; rst               ; matrix_display_reg[24][1]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.098      ;
; -4.357 ; rst               ; matrix_display_reg[20][2]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.097      ;
; -4.356 ; rst               ; matrix_display_reg[26][1]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.096      ;
; -4.356 ; rst               ; matrix_display_reg[26][9]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.096      ;
; -4.355 ; rst               ; matrix_display_reg[16][2]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.095      ;
; -4.354 ; rst               ; matrix_display_reg[20][13] ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.094      ;
; -4.352 ; rst               ; matrix_display_reg[24][6]  ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.093      ;
; -4.351 ; rst               ; matrix_display_reg[3][5]   ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.100      ;
; -4.350 ; rst               ; matrix_display_reg[17][15] ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.092      ;
; -4.349 ; rst               ; matrix_display_reg[2][5]   ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.098      ;
; -4.349 ; rst               ; matrix_display_reg[19][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.098      ;
; -4.348 ; rst               ; matrix_display_reg[1][14]  ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.097      ;
; -4.348 ; rst               ; matrix_display_reg[5][14]  ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.097      ;
; -4.347 ; rst               ; matrix_display_reg[3][14]  ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.096      ;
; -4.347 ; rst               ; matrix_display_reg[3][0]   ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.096      ;
; -4.347 ; rst               ; matrix_display_reg[6][15]  ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.089      ;
; -4.347 ; rst               ; matrix_display_reg[10][0]  ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.085      ;
; -4.347 ; rst               ; matrix_display_reg[10][11] ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.088      ;
; -4.347 ; rst               ; matrix_display_reg[16][3]  ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 6.093      ;
; -4.346 ; rst               ; matrix_display_reg[10][5]  ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.087      ;
; -4.346 ; rst               ; matrix_display_reg[17][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.095      ;
; -4.346 ; rst               ; matrix_display_reg[23][7]  ; rst          ; clk_50mhz   ; 0.500        ; 1.269      ; 6.082      ;
; -4.345 ; position_y_reg[0] ; matrix_display_reg[23][13] ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.053     ; 5.279      ;
; -4.345 ; rst               ; matrix_display_reg[4][15]  ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.087      ;
; -4.345 ; rst               ; matrix_display_reg[18][15] ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.087      ;
; -4.344 ; rst               ; matrix_display_reg[0][15]  ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.086      ;
; -4.344 ; rst               ; matrix_display_reg[10][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.085      ;
; -4.344 ; rst               ; matrix_display_reg[14][0]  ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.082      ;
; -4.344 ; rst               ; matrix_display_reg[17][6]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.084      ;
; -4.344 ; rst               ; matrix_display_reg[20][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.086      ;
; -4.343 ; position_y_reg[0] ; matrix_display_reg[23][5]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.053     ; 5.277      ;
; -4.343 ; rst               ; matrix_display_reg[2][15]  ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.085      ;
; -4.343 ; rst               ; matrix_display_reg[21][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.085      ;
; -4.342 ; rst               ; matrix_display_reg[3][13]  ; rst          ; clk_50mhz   ; 0.500        ; 1.282      ; 6.091      ;
; -4.342 ; rst               ; matrix_display_reg[2][3]   ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 6.088      ;
; -4.342 ; rst               ; matrix_display_reg[16][15] ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.084      ;
; -4.341 ; position_y_reg[0] ; matrix_display_reg[23][9]  ; clk_50mhz    ; clk_50mhz   ; 1.000        ; -0.053     ; 5.275      ;
; -4.341 ; rst               ; matrix_display_reg[11][13] ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.082      ;
; -4.341 ; rst               ; matrix_display_reg[18][6]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.081      ;
; -4.340 ; rst               ; matrix_display_reg[16][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.082      ;
; -4.340 ; rst               ; matrix_display_reg[19][6]  ; rst          ; clk_50mhz   ; 0.500        ; 1.273      ; 6.080      ;
; -4.339 ; rst               ; matrix_display_reg[22][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.081      ;
; -4.337 ; rst               ; matrix_display_reg[18][14] ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 6.079      ;
; -4.334 ; rst               ; matrix_display_reg[11][11] ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.075      ;
; -4.331 ; rst               ; matrix_display_reg[3][4]   ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.069      ;
; -4.331 ; rst               ; matrix_display_reg[11][10] ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 6.072      ;
; -4.327 ; rst               ; matrix_display_reg[2][12]  ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 6.065      ;
+--------+-------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rst'                                                                                         ;
+--------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.778 ; randum_sel[1]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.021      ; 0.704      ;
; -0.663 ; randum_sel[2]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.021      ; 0.589      ;
; -0.617 ; randum_sel[0]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.021      ; 0.543      ;
; -0.320 ; randum_sel[1]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.079      ; 0.729      ;
; -0.220 ; randum_sel[2]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.079      ; 0.629      ;
; -0.200 ; randum_sel[0]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.004      ; 0.693      ;
; -0.197 ; randum_sel[0]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.004      ; 0.690      ;
; -0.192 ; randum_sel[1]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.002      ; 0.686      ;
; -0.149 ; randum_sel[0]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.079      ; 0.558      ;
; -0.135 ; randum_sel[2]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.004      ; 0.628      ;
; -0.134 ; randum_sel[2]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.003      ; 0.628      ;
; -0.126 ; randum_sel[2]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.004      ; 0.619      ;
; -0.070 ; randum_sel[1]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.003      ; 0.564      ;
; -0.063 ; randum_sel[1]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.004      ; 0.556      ;
; -0.050 ; randum_sel[1]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.004      ; 0.543      ;
; -0.048 ; randum_sel[0]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 1.000        ; 0.002      ; 0.542      ;
; 0.059  ; position_y_reg[1] ; coln_reg[1]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.042     ; 0.378      ;
; 0.085  ; position_y_reg[2] ; coln_reg[2]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.045     ; 0.357      ;
; 0.096  ; position_x_reg[2] ; line_reg[2]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.038     ; 0.352      ;
; 0.098  ; position_x_reg[3] ; line_reg[3]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.036     ; 0.352      ;
; 0.100  ; position_x_reg[0] ; line_reg[0]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.037     ; 0.352      ;
; 0.101  ; position_x_reg[1] ; line_reg[1]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.038     ; 0.345      ;
; 0.105  ; position_y_reg[0] ; coln_reg[0]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.024     ; 0.355      ;
; 0.105  ; position_y_reg[3] ; coln_reg[3]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.038     ; 0.346      ;
; 0.106  ; position_x_reg[4] ; line_reg[4]~latch      ; clk_50mhz    ; rst         ; 1.000        ; -0.038     ; 0.348      ;
+--------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50mhz'                                                                                                                                                                              ;
+-------+---------------------------------------------------------+---------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.088 ; coln_reg[3]~latch                                       ; coln_reg[3]~_emulated                                   ; rst                              ; clk_50mhz   ; 0.000        ; 0.038      ; 0.250      ;
; 0.089 ; line_reg[0]~latch                                       ; line_reg[0]~_emulated                                   ; rst                              ; clk_50mhz   ; 0.000        ; 0.037      ; 0.250      ;
; 0.090 ; line_reg[3]~latch                                       ; line_reg[3]~_emulated                                   ; rst                              ; clk_50mhz   ; 0.000        ; 0.036      ; 0.250      ;
; 0.125 ; coln_reg[2]~latch                                       ; coln_reg[2]~_emulated                                   ; rst                              ; clk_50mhz   ; 0.000        ; 0.045      ; 0.294      ;
; 0.134 ; vga_controller:u_vga_sync|clkdiv                        ; vga_controller:u_vga_sync|clkdiv                        ; vga_controller:u_vga_sync|clkdiv ; clk_50mhz   ; 0.000        ; 1.322      ; 1.675      ;
; 0.134 ; line_reg[2]~latch                                       ; line_reg[2]~_emulated                                   ; rst                              ; clk_50mhz   ; 0.000        ; 0.038      ; 0.296      ;
; 0.140 ; line_reg[1]~latch                                       ; line_reg[1]~_emulated                                   ; rst                              ; clk_50mhz   ; 0.000        ; 0.038      ; 0.302      ;
; 0.157 ; coln_reg[1]~latch                                       ; coln_reg[1]~_emulated                                   ; rst                              ; clk_50mhz   ; 0.000        ; 0.042      ; 0.323      ;
; 0.159 ; object_reg[1][2]~latch                                  ; object_reg[1][2]~_emulated                              ; rst                              ; clk_50mhz   ; 0.000        ; -0.003     ; 0.280      ;
; 0.187 ; matrix_display_reg[24][5]                               ; matrix_display_reg[24][5]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[4][5]                                ; matrix_display_reg[4][5]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[6][5]                                ; matrix_display_reg[6][5]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[15][0]                               ; matrix_display_reg[15][0]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[17][3]                               ; matrix_display_reg[17][3]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[17][1]                               ; matrix_display_reg[17][1]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[16][1]                               ; matrix_display_reg[16][1]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[16][5]                               ; matrix_display_reg[16][5]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[16][6]                               ; matrix_display_reg[16][6]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[16][9]                               ; matrix_display_reg[16][9]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[17][11]                              ; matrix_display_reg[17][11]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[16][10]                              ; matrix_display_reg[16][10]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[18][13]                              ; matrix_display_reg[18][13]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[18][5]                               ; matrix_display_reg[18][5]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[18][1]                               ; matrix_display_reg[18][1]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[20][5]                               ; matrix_display_reg[20][5]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[19][5]                               ; matrix_display_reg[19][5]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[20][3]                               ; matrix_display_reg[20][3]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[19][1]                               ; matrix_display_reg[19][1]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[20][1]                               ; matrix_display_reg[20][1]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[19][13]                              ; matrix_display_reg[19][13]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[21][3]                               ; matrix_display_reg[21][3]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[21][11]                              ; matrix_display_reg[21][11]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[21][6]                               ; matrix_display_reg[21][6]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[22][13]                              ; matrix_display_reg[22][13]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[22][2]                               ; matrix_display_reg[22][2]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[22][6]                               ; matrix_display_reg[22][6]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[22][9]                               ; matrix_display_reg[22][9]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[22][8]                               ; matrix_display_reg[22][8]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[22][1]                               ; matrix_display_reg[22][1]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[22][0]                               ; matrix_display_reg[22][0]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[22][5]                               ; matrix_display_reg[22][5]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[24][3]                               ; matrix_display_reg[24][3]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[23][6]                               ; matrix_display_reg[23][6]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[24][10]                              ; matrix_display_reg[24][10]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[25][3]                               ; matrix_display_reg[25][3]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[25][11]                              ; matrix_display_reg[25][11]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[26][13]                              ; matrix_display_reg[26][13]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[26][5]                               ; matrix_display_reg[26][5]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[26][10]                              ; matrix_display_reg[26][10]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[30][13]                              ; matrix_display_reg[30][13]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[30][15]                              ; matrix_display_reg[30][15]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[30][8]                               ; matrix_display_reg[30][8]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[30][0]                               ; matrix_display_reg[30][0]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[28][7]                               ; matrix_display_reg[28][7]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[28][6]                               ; matrix_display_reg[28][6]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[30][6]                               ; matrix_display_reg[30][6]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[31][14]                              ; matrix_display_reg[31][14]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[31][15]                              ; matrix_display_reg[31][15]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[31][13]                              ; matrix_display_reg[31][13]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[31][5]                               ; matrix_display_reg[31][5]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[29][14]                              ; matrix_display_reg[29][14]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[29][7]                               ; matrix_display_reg[29][7]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[29][13]                              ; matrix_display_reg[29][13]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[29][5]                               ; matrix_display_reg[29][5]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[1] ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[1] ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[19][12]                              ; matrix_display_reg[19][12]                              ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[12][4]                               ; matrix_display_reg[12][4]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[5][8]                                ; matrix_display_reg[5][8]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[2][8]                                ; matrix_display_reg[2][8]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[2][9]                                ; matrix_display_reg[2][9]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[1][9]                                ; matrix_display_reg[1][9]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[5][10]                               ; matrix_display_reg[5][10]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[3][10]                               ; matrix_display_reg[3][10]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[1][10]                               ; matrix_display_reg[1][10]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[1][13]                               ; matrix_display_reg[1][13]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[0][0]                                ; matrix_display_reg[0][0]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[1][0]                                ; matrix_display_reg[1][0]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[2][0]                                ; matrix_display_reg[2][0]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[1][5]                                ; matrix_display_reg[1][5]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[5][3]                                ; matrix_display_reg[5][3]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[1][3]                                ; matrix_display_reg[1][3]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[4][3]                                ; matrix_display_reg[4][3]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[6][13]                               ; matrix_display_reg[6][13]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[6][14]                               ; matrix_display_reg[6][14]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[6][0]                                ; matrix_display_reg[6][0]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[6][7]                                ; matrix_display_reg[6][7]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[6][4]                                ; matrix_display_reg[6][4]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[6][9]                                ; matrix_display_reg[6][9]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[6][8]                                ; matrix_display_reg[6][8]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[7][10]                               ; matrix_display_reg[7][10]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[7][8]                                ; matrix_display_reg[7][8]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[7][13]                               ; matrix_display_reg[7][13]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[8][13]                               ; matrix_display_reg[8][13]                               ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[8][1]                                ; matrix_display_reg[8][1]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[7][1]                                ; matrix_display_reg[7][1]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[7][9]                                ; matrix_display_reg[7][9]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[8][9]                                ; matrix_display_reg[8][9]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[7][0]                                ; matrix_display_reg[7][0]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[8][6]                                ; matrix_display_reg[8][6]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_display_reg[7][4]                                ; matrix_display_reg[7][4]                                ; clk_50mhz                        ; clk_50mhz   ; 0.000        ; 0.036      ; 0.307      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rst'                                                                                         ;
+-------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; position_y_reg[0] ; coln_reg[0]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.066      ; 0.309      ;
; 0.210 ; position_y_reg[3] ; coln_reg[3]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.053      ; 0.303      ;
; 0.211 ; position_x_reg[1] ; line_reg[1]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.051      ; 0.302      ;
; 0.215 ; position_x_reg[4] ; line_reg[4]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.052      ; 0.307      ;
; 0.216 ; position_y_reg[2] ; coln_reg[2]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.045      ; 0.301      ;
; 0.216 ; position_x_reg[3] ; line_reg[3]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.054      ; 0.310      ;
; 0.219 ; position_x_reg[0] ; line_reg[0]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.052      ; 0.311      ;
; 0.221 ; position_x_reg[2] ; line_reg[2]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.051      ; 0.312      ;
; 0.239 ; position_y_reg[1] ; coln_reg[1]~latch      ; clk_50mhz    ; rst         ; 0.000        ; 0.048      ; 0.327      ;
; 0.254 ; randum_sel[0]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.182      ; 0.476      ;
; 0.314 ; randum_sel[2]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.182      ; 0.536      ;
; 0.323 ; randum_sel[0]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.114      ; 0.477      ;
; 0.341 ; randum_sel[1]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.095      ; 0.476      ;
; 0.355 ; randum_sel[0]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.093      ; 0.488      ;
; 0.360 ; randum_sel[1]     ; object_reg[0][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.182      ; 0.582      ;
; 0.362 ; randum_sel[1]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.093      ; 0.495      ;
; 0.365 ; randum_sel[1]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.095      ; 0.500      ;
; 0.387 ; randum_sel[2]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.114      ; 0.541      ;
; 0.402 ; randum_sel[2]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.095      ; 0.537      ;
; 0.410 ; randum_sel[2]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.095      ; 0.545      ;
; 0.415 ; randum_sel[2]     ; object_reg[1][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.093      ; 0.548      ;
; 0.438 ; randum_sel[0]     ; object_reg[0][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.095      ; 0.573      ;
; 0.447 ; randum_sel[1]     ; object_reg[2][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.114      ; 0.601      ;
; 0.450 ; randum_sel[1]     ; object_reg[2][1]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.093      ; 0.583      ;
; 0.454 ; randum_sel[0]     ; object_reg[1][2]~latch ; clk_50mhz    ; rst         ; 0.000        ; 0.095      ; 0.589      ;
+-------+-------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga_controller:u_vga_sync|clkdiv'                                                                                                                            ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.318 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.438      ;
; 0.326 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.446      ;
; 0.326 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.446      ;
; 0.402 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.522      ;
; 0.473 ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.593      ;
; 0.475 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.595      ;
; 0.476 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.596      ;
; 0.478 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.598      ;
; 0.541 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.661      ;
; 0.550 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.035      ; 0.669      ;
; 0.551 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.671      ;
; 0.554 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.674      ;
; 0.614 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.734      ;
; 0.620 ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.740      ;
; 0.640 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.760      ;
; 0.644 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.764      ;
; 0.652 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.772      ;
; 0.707 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.827      ;
; 0.709 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.829      ;
; 0.710 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.830      ;
; 0.728 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.848      ;
; 0.735 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.040      ; 0.859      ;
; 0.760 ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.880      ;
; 0.767 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.887      ;
; 0.773 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.893      ;
; 0.782 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.902      ;
; 0.790 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.910      ;
; 0.804 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.040      ; 0.928      ;
; 0.830 ; vga_controller:u_vga_sync|vc[1] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 0.950      ;
; 0.848 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.045      ; 0.977      ;
; 0.867 ; vga_controller:u_vga_sync|vc[3] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.259      ; 1.210      ;
; 0.873 ; vga_controller:u_vga_sync|hc[4] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.049      ; 1.006      ;
; 0.885 ; vga_controller:u_vga_sync|vc[1] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.242      ; 1.211      ;
; 0.889 ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|hs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.035      ; 1.008      ;
; 0.893 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.028      ; 1.005      ;
; 0.900 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 1.020      ;
; 0.901 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.037      ; 1.022      ;
; 0.902 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.032      ; 1.018      ;
; 0.905 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.037      ; 1.026      ;
; 0.906 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.032      ; 1.022      ;
; 0.966 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.041      ; 1.091      ;
; 0.969 ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|vc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.045      ; 1.098      ;
; 0.970 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.037      ; 1.091      ;
; 0.971 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.032      ; 1.087      ;
; 0.974 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.037      ; 1.095      ;
; 0.978 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.037      ; 1.099      ;
; 0.980 ; vga_controller:u_vga_sync|hc[3] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.031      ; 1.095      ;
; 0.984 ; vga_controller:u_vga_sync|hc[2] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.031      ; 1.099      ;
; 1.000 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.045      ; 1.129      ;
; 1.014 ; vga_controller:u_vga_sync|vc[7] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.028      ; 1.126      ;
; 1.024 ; vga_controller:u_vga_sync|hc[1] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.246      ; 1.354      ;
; 1.030 ; vga_controller:u_vga_sync|vc[2] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.247      ; 1.361      ;
; 1.039 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.041      ; 1.164      ;
; 1.043 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.037      ; 1.164      ;
; 1.043 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.037      ; 1.164      ;
; 1.044 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.032      ; 1.160      ;
; 1.045 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[9] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.041      ; 1.170      ;
; 1.045 ; vga_controller:u_vga_sync|hc[6] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.035      ; 1.164      ;
; 1.049 ; vga_controller:u_vga_sync|hc[0] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.031      ; 1.164      ;
; 1.050 ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.053      ; 1.187      ;
; 1.051 ; vga_controller:u_vga_sync|vc[3] ; red_out[4]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.259      ; 1.394      ;
; 1.051 ; vga_controller:u_vga_sync|vc[3] ; red_out[7]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.259      ; 1.394      ;
; 1.052 ; vga_controller:u_vga_sync|vc[3] ; red_out[3]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.259      ; 1.395      ;
; 1.053 ; vga_controller:u_vga_sync|vc[3] ; red_out[2]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.259      ; 1.396      ;
; 1.054 ; vga_controller:u_vga_sync|vc[3] ; red_out[5]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.259      ; 1.397      ;
; 1.054 ; vga_controller:u_vga_sync|vc[3] ; red_out[6]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.259      ; 1.397      ;
; 1.059 ; vga_controller:u_vga_sync|vc[9] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.035      ; 1.178      ;
; 1.067 ; vga_controller:u_vga_sync|vc[1] ; red_out[4]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.242      ; 1.393      ;
; 1.067 ; vga_controller:u_vga_sync|vc[1] ; red_out[7]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.242      ; 1.393      ;
; 1.068 ; vga_controller:u_vga_sync|vc[1] ; red_out[3]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.242      ; 1.394      ;
; 1.069 ; vga_controller:u_vga_sync|vc[1] ; red_out[2]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.242      ; 1.395      ;
; 1.070 ; vga_controller:u_vga_sync|vc[1] ; red_out[5]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.242      ; 1.396      ;
; 1.070 ; vga_controller:u_vga_sync|vc[1] ; red_out[6]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.242      ; 1.396      ;
; 1.076 ; vga_controller:u_vga_sync|vc[3] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.247      ; 1.407      ;
; 1.101 ; vga_controller:u_vga_sync|vc[5] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.045      ; 1.230      ;
; 1.107 ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.053      ; 1.244      ;
; 1.112 ; vga_controller:u_vga_sync|vc[3] ; red_out[8]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.253      ; 1.449      ;
; 1.116 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.037      ; 1.237      ;
; 1.118 ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.036      ; 1.238      ;
; 1.118 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.041      ; 1.243      ;
; 1.122 ; vga_controller:u_vga_sync|hc[1] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.031      ; 1.237      ;
; 1.124 ; vga_controller:u_vga_sync|hc[5] ; vga_controller:u_vga_sync|hc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.035      ; 1.243      ;
; 1.128 ; vga_controller:u_vga_sync|vc[1] ; red_out[8]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.236      ; 1.448      ;
; 1.135 ; vga_controller:u_vga_sync|hc[8] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.251      ; 1.470      ;
; 1.137 ; vga_controller:u_vga_sync|vc[1] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.248      ; 1.469      ;
; 1.137 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.037      ; 1.258      ;
; 1.141 ; vga_controller:u_vga_sync|hc[9] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.245      ; 1.470      ;
; 1.164 ; vga_controller:u_vga_sync|vc[5] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.028      ; 1.276      ;
; 1.166 ; vga_controller:u_vga_sync|vc[8] ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.028      ; 1.278      ;
; 1.167 ; vga_controller:u_vga_sync|vc[4] ; vga_controller:u_vga_sync|vc[3] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.028      ; 1.279      ;
; 1.168 ; vga_controller:u_vga_sync|vc[8] ; red_out[9]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.251      ; 1.503      ;
; 1.168 ; vga_controller:u_vga_sync|vc[0] ; vga_controller:u_vga_sync|vc[8] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.045      ; 1.297      ;
; 1.172 ; vga_controller:u_vga_sync|vc[5] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.045      ; 1.301      ;
; 1.180 ; vga_controller:u_vga_sync|vc[2] ; vga_controller:u_vga_sync|vs    ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.053      ; 1.317      ;
; 1.187 ; vga_controller:u_vga_sync|hc[9] ; green_out[5]~reg0               ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.233      ; 1.504      ;
; 1.191 ; vga_controller:u_vga_sync|vc[6] ; vga_controller:u_vga_sync|vc[7] ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.045      ; 1.320      ;
; 1.198 ; vga_controller:u_vga_sync|hc[9] ; blue_out[8]~reg0                ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.243      ; 1.525      ;
; 1.206 ; vga_controller:u_vga_sync|hc[1] ; red_out[4]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.246      ; 1.536      ;
; 1.206 ; vga_controller:u_vga_sync|hc[1] ; red_out[7]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.246      ; 1.536      ;
; 1.207 ; vga_controller:u_vga_sync|hc[1] ; red_out[3]~reg0                 ; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 0.246      ; 1.537      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'vga_controller:u_vga_sync|clkdiv'                                                                               ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.313 ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.219      ; 2.009      ;
; -0.313 ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.218      ; 2.008      ;
; -0.313 ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.218      ; 2.008      ;
; -0.313 ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.219      ; 2.009      ;
; -0.313 ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.218      ; 2.008      ;
; -0.313 ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.218      ; 2.008      ;
; -0.312 ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.210      ; 1.999      ;
; -0.312 ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.210      ; 1.999      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.223      ; 2.006      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.223      ; 2.006      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.223      ; 2.006      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.223      ; 2.006      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.219      ; 2.002      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.219      ; 2.002      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.224      ; 2.007      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.218      ; 2.001      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.224      ; 2.007      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.218      ; 2.001      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.218      ; 2.001      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.218      ; 2.001      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.218      ; 2.001      ;
; -0.306 ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.500        ; 1.223      ; 2.006      ;
; 0.749  ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.219      ; 1.447      ;
; 0.749  ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.210      ; 1.438      ;
; 0.749  ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.210      ; 1.438      ;
; 0.750  ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.218      ; 1.445      ;
; 0.750  ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.218      ; 1.445      ;
; 0.750  ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.219      ; 1.446      ;
; 0.750  ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.218      ; 1.445      ;
; 0.750  ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.218      ; 1.445      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.223      ; 1.444      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.223      ; 1.444      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.223      ; 1.444      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.223      ; 1.444      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.219      ; 1.440      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.219      ; 1.440      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.224      ; 1.445      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.218      ; 1.439      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.224      ; 1.445      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.218      ; 1.439      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.218      ; 1.439      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.218      ; 1.439      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.218      ; 1.439      ;
; 0.756  ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 1.000        ; 1.223      ; 1.444      ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50mhz'                                                                                                          ;
+--------+-----------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.269 ; rst       ; matrix_display_reg[24][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_display_reg[1][13]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_display_reg[4][1]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_display_reg[4][5]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 2.007      ;
; -0.269 ; rst       ; matrix_display_reg[1][5]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_display_reg[0][5]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_display_reg[0][3]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.015      ;
; -0.269 ; rst       ; matrix_display_reg[3][3]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.015      ;
; -0.269 ; rst       ; matrix_display_reg[6][5]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 2.007      ;
; -0.269 ; rst       ; matrix_display_reg[8][3]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.015      ;
; -0.269 ; rst       ; matrix_display_reg[9][3]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.015      ;
; -0.269 ; rst       ; matrix_display_reg[12][12]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_display_reg[15][13]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_display_reg[18][4]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_display_reg[18][9]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_display_reg[18][10]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_display_reg[18][2]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_display_reg[20][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 2.007      ;
; -0.269 ; rst       ; matrix_display_reg[20][4]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_display_reg[19][0]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_reg[19][1]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_reg[19][14]                                       ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_display_reg[19][8]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_display_reg[19][15]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_reg[19][15]                                       ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_display_reg[20][15]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_display_reg[21][7]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_display_reg[22][13]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 2.007      ;
; -0.269 ; rst       ; matrix_display_reg[22][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.271      ; 2.007      ;
; -0.269 ; rst       ; matrix_display_reg[24][4]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_display_reg[24][12]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_display_reg[24][13]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_display_reg[24][6]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_display_reg[26][13]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_display_reg[26][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_display_reg[28][12]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_reg[28][15]                                       ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_reg[28][3]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_reg[28][2]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_display_reg[30][1]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_display_reg[28][1]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_reg[28][1]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_display_reg[27][0]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_reg[28][5]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_display_reg[28][4]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.019      ;
; -0.269 ; rst       ; matrix_display_reg[28][7]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; matrix_reg[28][6]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; matrix_display_reg[29][7]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.274      ; 2.010      ;
; -0.269 ; rst       ; state_reg.WaitNextFrame                                  ; rst          ; clk_50mhz   ; 0.500        ; 1.280      ; 2.016      ;
; -0.269 ; rst       ; collision_reg                                            ; rst          ; clk_50mhz   ; 0.500        ; 1.280      ; 2.016      ;
; -0.269 ; rst       ; state_reg.GameOverFin                                    ; rst          ; clk_50mhz   ; 0.500        ; 1.280      ; 2.016      ;
; -0.269 ; rst       ; state_reg.StartGameDebut                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; state_reg.CollusionDetected                              ; rst          ; clk_50mhz   ; 0.500        ; 1.280      ; 2.016      ;
; -0.269 ; rst       ; state_reg.idle                                           ; rst          ; clk_50mhz   ; 0.500        ; 1.280      ; 2.016      ;
; -0.269 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.idle   ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; go_reg                                                   ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.op     ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[0] ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[1] ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[2] ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[3] ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.269 ; rst       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.done   ; rst          ; clk_50mhz   ; 0.500        ; 1.278      ; 2.014      ;
; -0.268 ; rst       ; position_y_reg[0]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; coln_reg[0]~_emulated                                    ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_display_reg[2][0]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.014      ;
; -0.268 ; rst       ; matrix_display_reg[6][9]                                 ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.014      ;
; -0.268 ; rst       ; matrix_display_reg[8][11]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.018      ;
; -0.268 ; rst       ; matrix_display_reg[9][11]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.018      ;
; -0.268 ; rst       ; matrix_display_reg[11][9]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.014      ;
; -0.268 ; rst       ; matrix_display_reg[12][3]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.018      ;
; -0.268 ; rst       ; matrix_display_reg[12][6]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.014      ;
; -0.268 ; rst       ; matrix_display_reg[12][11]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.018      ;
; -0.268 ; rst       ; matrix_display_reg[13][3]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.018      ;
; -0.268 ; rst       ; matrix_display_reg[13][11]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.283      ; 2.018      ;
; -0.268 ; rst       ; matrix_display_reg[13][15]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.014      ;
; -0.268 ; rst       ; matrix_display_reg[13][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_display_reg[13][6]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 2.010      ;
; -0.268 ; rst       ; matrix_display_reg[13][4]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_reg[16][13]                                       ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_display_reg[17][13]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 2.010      ;
; -0.268 ; rst       ; matrix_reg[16][0]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.270      ; 2.005      ;
; -0.268 ; rst       ; matrix_reg[16][14]                                       ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_reg[16][3]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.270      ; 2.005      ;
; -0.268 ; rst       ; matrix_reg[16][4]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.270      ; 2.005      ;
; -0.268 ; rst       ; matrix_reg[16][2]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.270      ; 2.005      ;
; -0.268 ; rst       ; matrix_reg[16][1]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.270      ; 2.005      ;
; -0.268 ; rst       ; matrix_reg[16][5]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.270      ; 2.005      ;
; -0.268 ; rst       ; matrix_display_reg[17][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 2.010      ;
; -0.268 ; rst       ; matrix_reg[16][6]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_reg[16][7]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_reg[16][9]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_reg[16][12]                                       ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_reg[16][11]                                       ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_reg[16][10]                                       ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_reg[16][8]                                        ; rst          ; clk_50mhz   ; 0.500        ; 1.277      ; 2.012      ;
; -0.268 ; rst       ; matrix_display_reg[18][8]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.014      ;
; -0.268 ; rst       ; matrix_display_reg[18][0]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.279      ; 2.014      ;
; -0.268 ; rst       ; matrix_display_reg[21][5]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 2.010      ;
; -0.268 ; rst       ; matrix_display_reg[21][13]                               ; rst          ; clk_50mhz   ; 0.500        ; 1.275      ; 2.010      ;
; -0.268 ; rst       ; matrix_display_reg[24][2]                                ; rst          ; clk_50mhz   ; 0.500        ; 1.280      ; 2.015      ;
+--------+-----------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50mhz'                                                                                   ;
+--------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.090 ; rst       ; matrix_display_reg[4][8]         ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.369      ;
; -0.090 ; rst       ; matrix_reg[7][10]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[7][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_display_reg[8][8]         ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.369      ;
; -0.090 ; rst       ; matrix_reg[8][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[7][15]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[7][14]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_display_reg[8][2]         ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.369      ;
; -0.090 ; rst       ; matrix_reg[7][9]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[7][11]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_display_reg[9][8]         ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.369      ;
; -0.090 ; rst       ; matrix_reg[9][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[9][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[9][3]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[9][4]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[9][0]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[9][15]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[9][14]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[9][12]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[9][9]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[9][13]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_reg[9][2]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_display_reg[10][2]        ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.369      ;
; -0.090 ; rst       ; matrix_reg[10][2]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.368      ;
; -0.090 ; rst       ; matrix_display_reg[12][2]        ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.369      ;
; -0.090 ; rst       ; matrix_display_reg[12][8]        ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.369      ;
; -0.090 ; rst       ; matrix_display_reg[14][2]        ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.369      ;
; -0.090 ; rst       ; matrix_display_reg[13][8]        ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.369      ;
; -0.090 ; rst       ; collisionL_reg                   ; rst          ; clk_50mhz   ; 0.000        ; 1.336      ; 1.370      ;
; -0.089 ; rst       ; line_reg[3]~_emulated            ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.089 ; rst       ; matrix_display_reg[22][10]       ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.369      ;
; -0.089 ; rst       ; matrix_display_reg[11][2]        ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.089 ; rst       ; matrix_reg[0][10]                ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.089 ; rst       ; matrix_display_reg[3][2]         ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.089 ; rst       ; matrix_display_reg[2][2]         ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.089 ; rst       ; matrix_display_reg[6][6]         ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.089 ; rst       ; matrix_display_reg[8][15]        ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.089 ; rst       ; matrix_reg[9][11]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.369      ;
; -0.089 ; rst       ; matrix_reg[9][10]                ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.369      ;
; -0.089 ; rst       ; matrix_display_reg[14][3]        ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.369      ;
; -0.089 ; rst       ; matrix_display_reg[17][10]       ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.369      ;
; -0.089 ; rst       ; matrix_display_reg[30][10]       ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.369      ;
; -0.089 ; rst       ; matrix_display_reg[31][2]        ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.089 ; rst       ; matrix_display_reg[31][8]        ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.089 ; rst       ; matrix_reg[0][11]                ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.089 ; rst       ; matrix_reg[1][11]                ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.370      ;
; -0.089 ; rst       ; matrix_display_reg[28][10]       ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.369      ;
; -0.089 ; rst       ; position_x_reg[3]                ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.368      ;
; -0.088 ; rst       ; position_y_reg[3]                ; rst          ; clk_50mhz   ; 0.000        ; 1.332      ; 1.368      ;
; -0.088 ; rst       ; coln_reg[3]~_emulated            ; rst          ; clk_50mhz   ; 0.000        ; 1.332      ; 1.368      ;
; -0.084 ; rst       ; vga_controller:u_vga_sync|clkdiv ; rst          ; clk_50mhz   ; 0.000        ; 1.322      ; 1.362      ;
; -0.083 ; rst       ; count_1hz_reg[0]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.326      ; 1.367      ;
; -0.083 ; rst       ; count_1hz_reg[1]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.326      ; 1.367      ;
; -0.083 ; rst       ; count_1hz_reg[2]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.326      ; 1.367      ;
; -0.083 ; rst       ; count_1hz_reg[3]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.326      ; 1.367      ;
; -0.083 ; rst       ; count_1hz_reg[4]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.326      ; 1.367      ;
; -0.083 ; rst       ; count_1hz_reg[5]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.326      ; 1.367      ;
; -0.083 ; rst       ; count_1hz_reg[6]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.326      ; 1.367      ;
; -0.083 ; rst       ; count_1hz_reg[7]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.326      ; 1.367      ;
; -0.083 ; rst       ; count_1hz_reg[8]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.327      ; 1.368      ;
; -0.083 ; rst       ; count_1hz_reg[9]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.326      ; 1.367      ;
; -0.083 ; rst       ; state_reg.BeginAddObject         ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.374      ;
; -0.083 ; rst       ; state_reg.EndAddObject           ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.374      ;
; -0.083 ; rst       ; obj_move_left                    ; rst          ; clk_50mhz   ; 0.000        ; 1.332      ; 1.373      ;
; -0.083 ; rst       ; position_x_reg[1]                ; rst          ; clk_50mhz   ; 0.000        ; 1.322      ; 1.363      ;
; -0.083 ; rst       ; line_reg[1]~_emulated            ; rst          ; clk_50mhz   ; 0.000        ; 1.322      ; 1.363      ;
; -0.083 ; rst       ; position_y_reg[2]                ; rst          ; clk_50mhz   ; 0.000        ; 1.331      ; 1.372      ;
; -0.083 ; rst       ; coln_reg[2]~_emulated            ; rst          ; clk_50mhz   ; 0.000        ; 1.331      ; 1.372      ;
; -0.083 ; rst       ; position_x_reg[4]                ; rst          ; clk_50mhz   ; 0.000        ; 1.322      ; 1.363      ;
; -0.083 ; rst       ; line_reg[4]~_emulated            ; rst          ; clk_50mhz   ; 0.000        ; 1.322      ; 1.363      ;
; -0.083 ; rst       ; matrix_display_reg[19][12]       ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.376      ;
; -0.083 ; rst       ; matrix_display_reg[16][13]       ; rst          ; clk_50mhz   ; 0.000        ; 1.332      ; 1.373      ;
; -0.083 ; rst       ; matrix_display_reg[13][9]        ; rst          ; clk_50mhz   ; 0.000        ; 1.332      ; 1.373      ;
; -0.083 ; rst       ; matrix_display_reg[12][4]        ; rst          ; clk_50mhz   ; 0.000        ; 1.336      ; 1.377      ;
; -0.083 ; rst       ; matrix_display_reg[8][10]        ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.374      ;
; -0.083 ; rst       ; matrix_display_reg[5][7]         ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.376      ;
; -0.083 ; rst       ; matrix_display_reg[4][7]         ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.376      ;
; -0.083 ; rst       ; matrix_display_reg[2][7]         ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.376      ;
; -0.083 ; rst       ; matrix_display_reg[0][7]         ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.376      ;
; -0.083 ; rst       ; matrix_reg[0][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.374      ;
; -0.083 ; rst       ; matrix_display_reg[1][7]         ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.376      ;
; -0.083 ; rst       ; matrix_reg[1][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.330      ; 1.371      ;
; -0.083 ; rst       ; matrix_reg[2][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.330      ; 1.371      ;
; -0.083 ; rst       ; matrix_display_reg[3][7]         ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.376      ;
; -0.083 ; rst       ; matrix_reg[4][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.335      ; 1.376      ;
; -0.083 ; rst       ; matrix_reg[5][7]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.332      ; 1.373      ;
; -0.083 ; rst       ; matrix_display_reg[5][8]         ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.374      ;
; -0.083 ; rst       ; matrix_display_reg[2][8]         ; rst          ; clk_50mhz   ; 0.000        ; 1.332      ; 1.373      ;
; -0.083 ; rst       ; matrix_display_reg[0][8]         ; rst          ; clk_50mhz   ; 0.000        ; 1.326      ; 1.367      ;
; -0.083 ; rst       ; matrix_reg[0][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.375      ;
; -0.083 ; rst       ; matrix_reg[1][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.375      ;
; -0.083 ; rst       ; matrix_reg[2][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.330      ; 1.371      ;
; -0.083 ; rst       ; matrix_reg[3][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.329      ; 1.370      ;
; -0.083 ; rst       ; matrix_reg[4][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.334      ; 1.375      ;
; -0.083 ; rst       ; matrix_reg[5][8]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.332      ; 1.373      ;
; -0.083 ; rst       ; matrix_display_reg[1][6]         ; rst          ; clk_50mhz   ; 0.000        ; 1.330      ; 1.371      ;
; -0.083 ; rst       ; matrix_reg[0][6]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.333      ; 1.374      ;
; -0.083 ; rst       ; matrix_reg[1][6]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.330      ; 1.371      ;
; -0.083 ; rst       ; matrix_reg[2][6]                 ; rst          ; clk_50mhz   ; 0.000        ; 1.330      ; 1.371      ;
; -0.083 ; rst       ; matrix_display_reg[3][6]         ; rst          ; clk_50mhz   ; 0.000        ; 1.330      ; 1.371      ;
+--------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'vga_controller:u_vga_sync|clkdiv'                                                                                ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.030 ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.280      ; 1.364      ;
; -0.030 ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.280      ; 1.364      ;
; -0.030 ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.285      ; 1.369      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.284      ; 1.369      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.284      ; 1.369      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.284      ; 1.369      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.284      ; 1.369      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.285      ; 1.370      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.279      ; 1.364      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.279      ; 1.364      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.279      ; 1.364      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.279      ; 1.364      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.279      ; 1.364      ;
; -0.029 ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.284      ; 1.369      ;
; -0.024 ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.281      ; 1.371      ;
; -0.024 ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.280      ; 1.370      ;
; -0.023 ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.279      ; 1.370      ;
; -0.023 ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.279      ; 1.370      ;
; -0.023 ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.271      ; 1.362      ;
; -0.023 ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.271      ; 1.362      ;
; -0.023 ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.279      ; 1.370      ;
; -0.023 ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; 0.000        ; 1.279      ; 1.370      ;
; 1.037  ; rst       ; vga_controller:u_vga_sync|hc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.280      ; 1.931      ;
; 1.037  ; rst       ; vga_controller:u_vga_sync|hc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.280      ; 1.931      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|hc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.284      ; 1.936      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|hc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.284      ; 1.936      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|hc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.284      ; 1.936      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|hc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.284      ; 1.936      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|hc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.285      ; 1.937      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|hc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.279      ; 1.931      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|hc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.285      ; 1.937      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|vc[8] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.279      ; 1.931      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|vc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.279      ; 1.931      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|vc[7] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.279      ; 1.931      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|vc[5] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.279      ; 1.931      ;
; 1.038  ; rst       ; vga_controller:u_vga_sync|hs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.284      ; 1.936      ;
; 1.044  ; rst       ; vga_controller:u_vga_sync|hc[4] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.281      ; 1.939      ;
; 1.044  ; rst       ; vga_controller:u_vga_sync|vc[3] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.271      ; 1.929      ;
; 1.044  ; rst       ; vga_controller:u_vga_sync|vc[2] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.271      ; 1.929      ;
; 1.044  ; rst       ; vga_controller:u_vga_sync|vc[9] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.280      ; 1.938      ;
; 1.045  ; rst       ; vga_controller:u_vga_sync|vc[1] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.279      ; 1.938      ;
; 1.045  ; rst       ; vga_controller:u_vga_sync|vc[6] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.279      ; 1.938      ;
; 1.045  ; rst       ; vga_controller:u_vga_sync|vc[0] ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.279      ; 1.938      ;
; 1.045  ; rst       ; vga_controller:u_vga_sync|vs    ; rst          ; vga_controller:u_vga_sync|clkdiv ; -0.500       ; 1.279      ; 1.938      ;
+--------+-----------+---------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50mhz'                                                                                   ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_50mhz ; Rise       ; clk_50mhz                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal0_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|decimal1_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|iteration_q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|p2s_q[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.done   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.idle   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_level|state_q.op     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal0_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|decimal1_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; binaryToDeccimal:u_binaryToDeccimal_score|p2s_q[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; collisionL_reg                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; collisionR_reg                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; collision_reg                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[0]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[1]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[2]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; coln_reg[3]~_emulated                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[10]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[11]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[12]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[13]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[14]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[15]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[16]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[17]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[18]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[19]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[20]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[21]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[22]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[23]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[24]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[25]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[26]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[5]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[6]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[7]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[8]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_1hz_reg[9]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; count_score_reg[7]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; go_reg                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; kb_ack                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; kb_data_ready_reg                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50mhz ; Rise       ; keyPS2controller:u_keyPS2controller|data_save_reg[13]    ;
+--------+--------------+----------------+------------+-----------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rst'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                          ;
; -0.096 ; -0.096       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][2]~latch       ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][2]~latch       ;
; -0.091 ; -0.091       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][2]~latch|datab ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][1]~latch|datac ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][1]~latch|datac ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][2]~latch|dataa ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][1]~latch|datac ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][2]~latch|datac ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][1]~latch       ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[2][1]~latch       ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[0]~latch|datac      ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[0][1]~latch       ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; object_reg[1][2]~latch       ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[3]~latch|datac      ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[1]~latch|datac      ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[2]~latch|datac      ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[3]~latch|datac      ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[0]~latch|datac      ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[1]~latch|datac      ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[2]~latch|datac      ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[4]~latch|datac      ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[0]~latch            ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[2]~latch            ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[3]~latch            ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[1]~latch            ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; coln_reg[3]~latch            ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[0]~latch            ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[1]~latch            ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[2]~latch            ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; line_reg[4]~latch            ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|o                  ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|inclk[0]    ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|i                  ;
; 1.044  ; 1.044        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|inclk[0]    ;
; 1.044  ; 1.044        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|outclk      ;
; 1.059  ; 1.059        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|o                  ;
; 1.072  ; 1.072        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[2]~latch            ;
; 1.073  ; 1.073        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[1]~latch            ;
; 1.073  ; 1.073        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[0]~latch            ;
; 1.073  ; 1.073        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[1]~latch            ;
; 1.073  ; 1.073        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[4]~latch            ;
; 1.074  ; 1.074        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[3]~latch            ;
; 1.074  ; 1.074        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[3]~latch            ;
; 1.075  ; 1.075        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[0]~latch            ;
; 1.076  ; 1.076        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[2]~latch            ;
; 1.078  ; 1.078        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[2]~latch|datac      ;
; 1.079  ; 1.079        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[1]~latch|datac      ;
; 1.079  ; 1.079        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[0]~latch|datac      ;
; 1.079  ; 1.079        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[1]~latch|datac      ;
; 1.079  ; 1.079        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[4]~latch|datac      ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[2]~latch|datac      ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[3]~latch|datac      ;
; 1.080  ; 1.080        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; line_reg[3]~latch|datac      ;
; 1.081  ; 1.081        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; coln_reg[0]~latch|datac      ;
; 1.082  ; 1.082        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][1]~latch       ;
; 1.082  ; 1.082        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][1]~latch       ;
; 1.082  ; 1.082        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][2]~latch       ;
; 1.082  ; 1.082        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][1]~latch       ;
; 1.088  ; 1.088        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][1]~latch|datac ;
; 1.088  ; 1.088        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][1]~latch|datac ;
; 1.088  ; 1.088        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[1][2]~latch|datac ;
; 1.088  ; 1.088        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][1]~latch|datac ;
; 1.088  ; 1.088        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][2]~latch|dataa ;
; 1.090  ; 1.090        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][2]~latch       ;
; 1.091  ; 1.091        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[0][2]~latch|datab ;
; 1.094  ; 1.094        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; object_reg[2][2]~latch       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga_controller:u_vga_sync|clkdiv'                                                               ;
+--------+--------------+----------------+-----------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+-----------------+----------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[4]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[5]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[6]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[7]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[8]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[9]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[7]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[8]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[9]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[7]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[8]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[9]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hs    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vs    ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[0]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[1]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[2]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[3]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[4]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[5]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[6]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[7]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[8]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; green_out[9]~reg0               ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[2]~reg0                 ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[3]~reg0                 ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[4]~reg0                 ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[5]~reg0                 ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[6]~reg0                 ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[7]~reg0                 ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[9]~reg0                 ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[0]~reg0                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[1]~reg0                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[2]~reg0                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[3]~reg0                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[4]~reg0                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[5]~reg0                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[6]~reg0                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[7]~reg0                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[8]~reg0                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; blue_out[9]~reg0                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[0]~reg0                 ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[1]~reg0                 ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; red_out[8]~reg0                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[0] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[1] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[2] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[3] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[7] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[8] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[9] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hs    ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[4] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[5] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[7] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[8] ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[5] ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[6] ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|hc[4] ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[0] ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[1] ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width ; vga_controller:u_vga_sync|clkdiv ; Rise       ; vga_controller:u_vga_sync|vc[6] ;
+--------+--------------+----------------+-----------------+----------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; kbclk     ; clk_50mhz  ; -0.336 ; 0.161 ; Rise       ; clk_50mhz       ;
; kbdata    ; clk_50mhz  ; -0.039 ; 0.436 ; Rise       ; clk_50mhz       ;
; rst       ; clk_50mhz  ; 4.506  ; 5.020 ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; kbclk     ; clk_50mhz  ; 0.493  ; 0.000  ; Rise       ; clk_50mhz       ;
; kbdata    ; clk_50mhz  ; 0.440  ; -0.066 ; Rise       ; clk_50mhz       ;
; rst       ; clk_50mhz  ; -0.651 ; -1.104 ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; blank_out      ; vga_controller:u_vga_sync|clkdiv ; 5.106 ; 4.901 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; blue_out[*]    ; vga_controller:u_vga_sync|clkdiv ; 3.564 ; 3.555 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[0]   ; vga_controller:u_vga_sync|clkdiv ; 3.542 ; 3.530 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[1]   ; vga_controller:u_vga_sync|clkdiv ; 3.527 ; 3.511 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[2]   ; vga_controller:u_vga_sync|clkdiv ; 3.551 ; 3.547 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[3]   ; vga_controller:u_vga_sync|clkdiv ; 3.564 ; 3.555 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[4]   ; vga_controller:u_vga_sync|clkdiv ; 3.377 ; 3.344 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[5]   ; vga_controller:u_vga_sync|clkdiv ; 3.529 ; 3.513 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[6]   ; vga_controller:u_vga_sync|clkdiv ; 3.549 ; 3.520 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[7]   ; vga_controller:u_vga_sync|clkdiv ; 3.514 ; 3.503 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[8]   ; vga_controller:u_vga_sync|clkdiv ; 3.533 ; 3.518 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[9]   ; vga_controller:u_vga_sync|clkdiv ; 3.543 ; 3.525 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ; 1.613 ;       ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; green_out[*]   ; vga_controller:u_vga_sync|clkdiv ; 4.995 ; 4.796 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[0]  ; vga_controller:u_vga_sync|clkdiv ; 3.544 ; 3.527 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[1]  ; vga_controller:u_vga_sync|clkdiv ; 3.547 ; 3.530 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[2]  ; vga_controller:u_vga_sync|clkdiv ; 3.391 ; 3.365 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[3]  ; vga_controller:u_vga_sync|clkdiv ; 4.995 ; 4.796 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[4]  ; vga_controller:u_vga_sync|clkdiv ; 3.476 ; 3.466 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[5]  ; vga_controller:u_vga_sync|clkdiv ; 3.644 ; 3.639 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[6]  ; vga_controller:u_vga_sync|clkdiv ; 3.466 ; 3.462 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[7]  ; vga_controller:u_vga_sync|clkdiv ; 3.633 ; 3.625 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[8]  ; vga_controller:u_vga_sync|clkdiv ; 3.543 ; 3.535 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[9]  ; vga_controller:u_vga_sync|clkdiv ; 3.628 ; 3.619 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; horiz_sync_out ; vga_controller:u_vga_sync|clkdiv ; 3.334 ; 3.315 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; red_out[*]     ; vga_controller:u_vga_sync|clkdiv ; 5.289 ; 5.129 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[0]    ; vga_controller:u_vga_sync|clkdiv ; 3.608 ; 3.616 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[1]    ; vga_controller:u_vga_sync|clkdiv ; 3.558 ; 3.578 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[2]    ; vga_controller:u_vga_sync|clkdiv ; 3.765 ; 3.763 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[3]    ; vga_controller:u_vga_sync|clkdiv ; 5.120 ; 4.936 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[4]    ; vga_controller:u_vga_sync|clkdiv ; 3.684 ; 3.680 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[5]    ; vga_controller:u_vga_sync|clkdiv ; 3.587 ; 3.592 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[6]    ; vga_controller:u_vga_sync|clkdiv ; 3.678 ; 3.678 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[7]    ; vga_controller:u_vga_sync|clkdiv ; 3.693 ; 3.702 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[8]    ; vga_controller:u_vga_sync|clkdiv ; 3.653 ; 3.661 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[9]    ; vga_controller:u_vga_sync|clkdiv ; 5.289 ; 5.129 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; vert_sync_out  ; vga_controller:u_vga_sync|clkdiv ; 3.451 ; 3.443 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ;       ; 1.575 ; Fall       ; vga_controller:u_vga_sync|clkdiv ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; blank_out      ; vga_controller:u_vga_sync|clkdiv ; 4.582 ; 4.435 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; blue_out[*]    ; vga_controller:u_vga_sync|clkdiv ; 3.297 ; 3.262 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[0]   ; vga_controller:u_vga_sync|clkdiv ; 3.455 ; 3.440 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[1]   ; vga_controller:u_vga_sync|clkdiv ; 3.441 ; 3.423 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[2]   ; vga_controller:u_vga_sync|clkdiv ; 3.464 ; 3.457 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[3]   ; vga_controller:u_vga_sync|clkdiv ; 3.477 ; 3.465 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[4]   ; vga_controller:u_vga_sync|clkdiv ; 3.297 ; 3.262 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[5]   ; vga_controller:u_vga_sync|clkdiv ; 3.443 ; 3.425 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[6]   ; vga_controller:u_vga_sync|clkdiv ; 3.462 ; 3.432 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[7]   ; vga_controller:u_vga_sync|clkdiv ; 3.428 ; 3.415 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[8]   ; vga_controller:u_vga_sync|clkdiv ; 3.446 ; 3.429 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[9]   ; vga_controller:u_vga_sync|clkdiv ; 3.456 ; 3.437 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ; 1.602 ;       ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; green_out[*]   ; vga_controller:u_vga_sync|clkdiv ; 3.310 ; 3.282 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[0]  ; vga_controller:u_vga_sync|clkdiv ; 3.458 ; 3.438 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[1]  ; vga_controller:u_vga_sync|clkdiv ; 3.460 ; 3.441 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[2]  ; vga_controller:u_vga_sync|clkdiv ; 3.310 ; 3.282 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[3]  ; vga_controller:u_vga_sync|clkdiv ; 4.908 ; 4.707 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[4]  ; vga_controller:u_vga_sync|clkdiv ; 3.388 ; 3.376 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[5]  ; vga_controller:u_vga_sync|clkdiv ; 3.554 ; 3.546 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[6]  ; vga_controller:u_vga_sync|clkdiv ; 3.379 ; 3.371 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[7]  ; vga_controller:u_vga_sync|clkdiv ; 3.543 ; 3.532 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[8]  ; vga_controller:u_vga_sync|clkdiv ; 3.456 ; 3.445 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[9]  ; vga_controller:u_vga_sync|clkdiv ; 3.538 ; 3.526 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; horiz_sync_out ; vga_controller:u_vga_sync|clkdiv ; 3.255 ; 3.234 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; red_out[*]     ; vga_controller:u_vga_sync|clkdiv ; 3.465 ; 3.481 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[0]    ; vga_controller:u_vga_sync|clkdiv ; 3.514 ; 3.518 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[1]    ; vga_controller:u_vga_sync|clkdiv ; 3.465 ; 3.481 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[2]    ; vga_controller:u_vga_sync|clkdiv ; 3.670 ; 3.666 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[3]    ; vga_controller:u_vga_sync|clkdiv ; 5.025 ; 4.838 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[4]    ; vga_controller:u_vga_sync|clkdiv ; 3.593 ; 3.585 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[5]    ; vga_controller:u_vga_sync|clkdiv ; 3.494 ; 3.496 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[6]    ; vga_controller:u_vga_sync|clkdiv ; 3.582 ; 3.579 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[7]    ; vga_controller:u_vga_sync|clkdiv ; 3.601 ; 3.606 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[8]    ; vga_controller:u_vga_sync|clkdiv ; 3.562 ; 3.566 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[9]    ; vga_controller:u_vga_sync|clkdiv ; 5.191 ; 5.027 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; vert_sync_out  ; vga_controller:u_vga_sync|clkdiv ; 3.368 ; 3.357 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ;       ; 1.562 ; Fall       ; vga_controller:u_vga_sync|clkdiv ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+-----------+-------+----------+----------+---------------------+
; Clock                             ; Setup     ; Hold  ; Recovery ; Removal  ; Minimum Pulse Width ;
+-----------------------------------+-----------+-------+----------+----------+---------------------+
; Worst-case Slack                  ; -8.666    ; 0.088 ; -0.313   ; -0.108   ; -3.000              ;
;  clk_50mhz                        ; -8.075    ; 0.088 ; -0.269   ; -0.108   ; -3.000              ;
;  rst                              ; -2.049    ; 0.203 ; N/A      ; N/A      ; -3.000              ;
;  vga_controller:u_vga_sync|clkdiv ; -8.666    ; 0.318 ; -0.313   ; -0.030   ; -1.000              ;
; Design-wide TNS                   ; -7391.373 ; 0.0   ; -320.959 ; -116.093 ; -1618.886           ;
;  clk_50mhz                        ; -7083.262 ; 0.000 ; -314.173 ; -116.093 ; -1561.293           ;
;  rst                              ; -12.771   ; 0.000 ; N/A      ; N/A      ; -5.593              ;
;  vga_controller:u_vga_sync|clkdiv ; -295.340  ; 0.000 ; -6.786   ; -0.595   ; -52.000             ;
+-----------------------------------+-----------+-------+----------+----------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; kbclk     ; clk_50mhz  ; -0.336 ; 0.161 ; Rise       ; clk_50mhz       ;
; kbdata    ; clk_50mhz  ; -0.017 ; 0.436 ; Rise       ; clk_50mhz       ;
; rst       ; clk_50mhz  ; 7.507  ; 7.773 ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; kbclk     ; clk_50mhz  ; 0.850  ; 0.636  ; Rise       ; clk_50mhz       ;
; kbdata    ; clk_50mhz  ; 0.733  ; 0.501  ; Rise       ; clk_50mhz       ;
; rst       ; clk_50mhz  ; -0.651 ; -1.104 ; Rise       ; clk_50mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; blank_out      ; vga_controller:u_vga_sync|clkdiv ; 8.298 ; 8.269 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; blue_out[*]    ; vga_controller:u_vga_sync|clkdiv ; 5.901 ; 5.803 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[0]   ; vga_controller:u_vga_sync|clkdiv ; 5.871 ; 5.774 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[1]   ; vga_controller:u_vga_sync|clkdiv ; 5.829 ; 5.749 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[2]   ; vga_controller:u_vga_sync|clkdiv ; 5.877 ; 5.803 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[3]   ; vga_controller:u_vga_sync|clkdiv ; 5.901 ; 5.799 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[4]   ; vga_controller:u_vga_sync|clkdiv ; 5.582 ; 5.483 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[5]   ; vga_controller:u_vga_sync|clkdiv ; 5.852 ; 5.741 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[6]   ; vga_controller:u_vga_sync|clkdiv ; 5.881 ; 5.761 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[7]   ; vga_controller:u_vga_sync|clkdiv ; 5.837 ; 5.738 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[8]   ; vga_controller:u_vga_sync|clkdiv ; 5.858 ; 5.759 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[9]   ; vga_controller:u_vga_sync|clkdiv ; 5.853 ; 5.754 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ; 2.502 ;       ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; green_out[*]   ; vga_controller:u_vga_sync|clkdiv ; 7.722 ; 7.461 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[0]  ; vga_controller:u_vga_sync|clkdiv ; 5.890 ; 5.778 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[1]  ; vga_controller:u_vga_sync|clkdiv ; 5.872 ; 5.773 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[2]  ; vga_controller:u_vga_sync|clkdiv ; 5.608 ; 5.513 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[3]  ; vga_controller:u_vga_sync|clkdiv ; 7.722 ; 7.461 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[4]  ; vga_controller:u_vga_sync|clkdiv ; 5.782 ; 5.732 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[5]  ; vga_controller:u_vga_sync|clkdiv ; 6.059 ; 5.957 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[6]  ; vga_controller:u_vga_sync|clkdiv ; 5.750 ; 5.701 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[7]  ; vga_controller:u_vga_sync|clkdiv ; 6.029 ; 5.937 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[8]  ; vga_controller:u_vga_sync|clkdiv ; 5.865 ; 5.784 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[9]  ; vga_controller:u_vga_sync|clkdiv ; 6.029 ; 5.930 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; horiz_sync_out ; vga_controller:u_vga_sync|clkdiv ; 5.498 ; 5.394 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; red_out[*]     ; vga_controller:u_vga_sync|clkdiv ; 8.253 ; 7.994 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[0]    ; vga_controller:u_vga_sync|clkdiv ; 5.923 ; 5.870 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[1]    ; vga_controller:u_vga_sync|clkdiv ; 5.843 ; 5.821 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[2]    ; vga_controller:u_vga_sync|clkdiv ; 6.298 ; 6.157 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[3]    ; vga_controller:u_vga_sync|clkdiv ; 7.936 ; 7.646 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[4]    ; vga_controller:u_vga_sync|clkdiv ; 6.123 ; 6.020 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[5]    ; vga_controller:u_vga_sync|clkdiv ; 5.990 ; 5.934 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[6]    ; vga_controller:u_vga_sync|clkdiv ; 6.162 ; 6.062 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[7]    ; vga_controller:u_vga_sync|clkdiv ; 6.141 ; 6.034 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[8]    ; vga_controller:u_vga_sync|clkdiv ; 6.072 ; 5.962 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[9]    ; vga_controller:u_vga_sync|clkdiv ; 8.253 ; 7.994 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; vert_sync_out  ; vga_controller:u_vga_sync|clkdiv ; 5.685 ; 5.572 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ;       ; 2.412 ; Fall       ; vga_controller:u_vga_sync|clkdiv ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port      ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+
; blank_out      ; vga_controller:u_vga_sync|clkdiv ; 4.582 ; 4.435 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; blue_out[*]    ; vga_controller:u_vga_sync|clkdiv ; 3.297 ; 3.262 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[0]   ; vga_controller:u_vga_sync|clkdiv ; 3.455 ; 3.440 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[1]   ; vga_controller:u_vga_sync|clkdiv ; 3.441 ; 3.423 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[2]   ; vga_controller:u_vga_sync|clkdiv ; 3.464 ; 3.457 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[3]   ; vga_controller:u_vga_sync|clkdiv ; 3.477 ; 3.465 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[4]   ; vga_controller:u_vga_sync|clkdiv ; 3.297 ; 3.262 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[5]   ; vga_controller:u_vga_sync|clkdiv ; 3.443 ; 3.425 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[6]   ; vga_controller:u_vga_sync|clkdiv ; 3.462 ; 3.432 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[7]   ; vga_controller:u_vga_sync|clkdiv ; 3.428 ; 3.415 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[8]   ; vga_controller:u_vga_sync|clkdiv ; 3.446 ; 3.429 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  blue_out[9]   ; vga_controller:u_vga_sync|clkdiv ; 3.456 ; 3.437 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ; 1.602 ;       ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; green_out[*]   ; vga_controller:u_vga_sync|clkdiv ; 3.310 ; 3.282 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[0]  ; vga_controller:u_vga_sync|clkdiv ; 3.458 ; 3.438 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[1]  ; vga_controller:u_vga_sync|clkdiv ; 3.460 ; 3.441 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[2]  ; vga_controller:u_vga_sync|clkdiv ; 3.310 ; 3.282 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[3]  ; vga_controller:u_vga_sync|clkdiv ; 4.908 ; 4.707 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[4]  ; vga_controller:u_vga_sync|clkdiv ; 3.388 ; 3.376 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[5]  ; vga_controller:u_vga_sync|clkdiv ; 3.554 ; 3.546 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[6]  ; vga_controller:u_vga_sync|clkdiv ; 3.379 ; 3.371 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[7]  ; vga_controller:u_vga_sync|clkdiv ; 3.543 ; 3.532 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[8]  ; vga_controller:u_vga_sync|clkdiv ; 3.456 ; 3.445 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  green_out[9]  ; vga_controller:u_vga_sync|clkdiv ; 3.538 ; 3.526 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; horiz_sync_out ; vga_controller:u_vga_sync|clkdiv ; 3.255 ; 3.234 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; red_out[*]     ; vga_controller:u_vga_sync|clkdiv ; 3.465 ; 3.481 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[0]    ; vga_controller:u_vga_sync|clkdiv ; 3.514 ; 3.518 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[1]    ; vga_controller:u_vga_sync|clkdiv ; 3.465 ; 3.481 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[2]    ; vga_controller:u_vga_sync|clkdiv ; 3.670 ; 3.666 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[3]    ; vga_controller:u_vga_sync|clkdiv ; 5.025 ; 4.838 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[4]    ; vga_controller:u_vga_sync|clkdiv ; 3.593 ; 3.585 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[5]    ; vga_controller:u_vga_sync|clkdiv ; 3.494 ; 3.496 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[6]    ; vga_controller:u_vga_sync|clkdiv ; 3.582 ; 3.579 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[7]    ; vga_controller:u_vga_sync|clkdiv ; 3.601 ; 3.606 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[8]    ; vga_controller:u_vga_sync|clkdiv ; 3.562 ; 3.566 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
;  red_out[9]    ; vga_controller:u_vga_sync|clkdiv ; 5.191 ; 5.027 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; vert_sync_out  ; vga_controller:u_vga_sync|clkdiv ; 3.368 ; 3.357 ; Rise       ; vga_controller:u_vga_sync|clkdiv ;
; clk_25mhz_out  ; vga_controller:u_vga_sync|clkdiv ;       ; 1.562 ; Fall       ; vga_controller:u_vga_sync|clkdiv ;
+----------------+----------------------------------+-------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_25mhz_out  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blank_out      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; csync_out      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red_out[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red_out[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red_out[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red_out[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red_out[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red_out[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red_out[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red_out[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red_out[8]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red_out[9]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green_out[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green_out[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green_out[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green_out[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green_out[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green_out[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue_out[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue_out[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue_out[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue_out[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue_out[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue_out[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue_out[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue_out[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue_out[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue_out[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; horiz_sync_out ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vert_sync_out  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_50mhz               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; kbclk                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; kbdata                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_25mhz_out  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; blank_out      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; csync_out      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; red_out[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; red_out[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; red_out[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; red_out[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.08 V              ; -0.00596 V          ; 0.305 V                              ; 0.266 V                              ; 5.3e-09 s                   ; 4.39e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.08e-06 V                  ; 3.08 V             ; -0.00596 V         ; 0.305 V                             ; 0.266 V                             ; 5.3e-09 s                  ; 4.39e-09 s                 ; Yes                       ; Yes                       ;
; red_out[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; red_out[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; red_out[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; red_out[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; red_out[8]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; red_out[9]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; green_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; green_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; green_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; green_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; green_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; green_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; green_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; green_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; green_out[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; green_out[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; blue_out[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; blue_out[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; blue_out[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; blue_out[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; blue_out[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; blue_out[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; blue_out[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; blue_out[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; blue_out[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; blue_out[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; horiz_sync_out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; vert_sync_out  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_25mhz_out  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; blank_out      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; csync_out      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; red_out[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; red_out[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; red_out[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; red_out[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; red_out[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; red_out[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; red_out[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; red_out[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; red_out[8]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; red_out[9]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; green_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; green_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; green_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; green_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; green_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; green_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; green_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; green_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; green_out[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; green_out[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; blue_out[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; blue_out[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; blue_out[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; blue_out[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; blue_out[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; blue_out[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; blue_out[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; blue_out[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; blue_out[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; blue_out[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; horiz_sync_out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; vert_sync_out  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.0651 V           ; 0.234 V                              ; 0.087 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.0651 V          ; 0.234 V                             ; 0.087 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clk_50mhz                        ; clk_50mhz                        ; 960351   ; 0        ; 0        ; 0        ;
; rst                              ; clk_50mhz                        ; 558159   ; 279072   ; 0        ; 0        ;
; vga_controller:u_vga_sync|clkdiv ; clk_50mhz                        ; 1        ; 1        ; 0        ; 0        ;
; clk_50mhz                        ; rst                              ; 25       ; 0        ; 0        ; 0        ;
; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 319190   ; 0        ; 0        ; 0        ;
; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 800019   ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clk_50mhz                        ; clk_50mhz                        ; 960351   ; 0        ; 0        ; 0        ;
; rst                              ; clk_50mhz                        ; 558159   ; 279072   ; 0        ; 0        ;
; vga_controller:u_vga_sync|clkdiv ; clk_50mhz                        ; 1        ; 1        ; 0        ; 0        ;
; clk_50mhz                        ; rst                              ; 25       ; 0        ; 0        ; 0        ;
; clk_50mhz                        ; vga_controller:u_vga_sync|clkdiv ; 319190   ; 0        ; 0        ; 0        ;
; vga_controller:u_vga_sync|clkdiv ; vga_controller:u_vga_sync|clkdiv ; 800019   ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                        ;
+------------+----------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------+----------+----------+----------+----------+
; rst        ; clk_50mhz                        ; 1203     ; 1203     ; 0        ; 0        ;
; rst        ; vga_controller:u_vga_sync|clkdiv ; 22       ; 22       ; 0        ; 0        ;
+------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Removal Transfers                                                                         ;
+------------+----------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------+----------+----------+----------+----------+
; rst        ; clk_50mhz                        ; 1203     ; 1203     ; 0        ; 0        ;
; rst        ; vga_controller:u_vga_sync|clkdiv ; 22       ; 22       ; 0        ; 0        ;
+------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sat Nov 16 09:25:35 2019
Info: Command: quartus_sta keyboarToVGA -c keyboarToVGA
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "keyboarToVGA" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity keyboarToVGA -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity keyboarToVGA -section_id "Root Region" was ignored
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'keyboarToVGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name vga_controller:u_vga_sync|clkdiv vga_controller:u_vga_sync|clkdiv
    Info (332105): create_clock -period 1.000 -name clk_50mhz clk_50mhz
    Info (332105): create_clock -period 1.000 -name rst rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.666
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.666      -295.340 vga_controller:u_vga_sync|clkdiv 
    Info (332119):    -8.075     -7083.262 clk_50mhz 
    Info (332119):    -2.049       -12.771 rst 
Info (332146): Worst-case hold slack is 0.148
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.148         0.000 clk_50mhz 
    Info (332119):     0.384         0.000 rst 
    Info (332119):     0.593         0.000 vga_controller:u_vga_sync|clkdiv 
Info (332146): Worst-case recovery slack is -0.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.258        -5.489 vga_controller:u_vga_sync|clkdiv 
    Info (332119):    -0.079       -78.523 clk_50mhz 
Info (332146): Worst-case removal slack is -0.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.108      -115.938 clk_50mhz 
    Info (332119):     0.080         0.000 vga_controller:u_vga_sync|clkdiv 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1212.000 clk_50mhz 
    Info (332119):    -3.000        -3.000 rst 
    Info (332119):    -1.000       -52.000 vga_controller:u_vga_sync|clkdiv 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.654
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.654      -260.068 vga_controller:u_vga_sync|clkdiv 
    Info (332119):    -7.213     -6270.169 clk_50mhz 
    Info (332119):    -1.731       -10.050 rst 
Info (332146): Worst-case hold slack is 0.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.093         0.000 clk_50mhz 
    Info (332119):     0.345         0.000 rst 
    Info (332119):     0.534         0.000 vga_controller:u_vga_sync|clkdiv 
Info (332146): Worst-case recovery slack is -0.254
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.254        -5.441 vga_controller:u_vga_sync|clkdiv 
    Info (332119):    -0.036       -29.439 clk_50mhz 
Info (332146): Worst-case removal slack is -0.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.108      -116.093 clk_50mhz 
    Info (332119):     0.121         0.000 vga_controller:u_vga_sync|clkdiv 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1212.000 clk_50mhz 
    Info (332119):    -3.000        -3.000 rst 
    Info (332119):    -1.000       -52.000 vga_controller:u_vga_sync|clkdiv 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.569
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.569      -150.468 vga_controller:u_vga_sync|clkdiv 
    Info (332119):    -4.560     -3707.630 clk_50mhz 
    Info (332119):    -0.778        -1.821 rst 
Info (332146): Worst-case hold slack is 0.088
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.088         0.000 clk_50mhz 
    Info (332119):     0.203         0.000 rst 
    Info (332119):     0.318         0.000 vga_controller:u_vga_sync|clkdiv 
Info (332146): Worst-case recovery slack is -0.313
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.313        -6.786 vga_controller:u_vga_sync|clkdiv 
    Info (332119):    -0.269      -314.173 clk_50mhz 
Info (332146): Worst-case removal slack is -0.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.090       -99.152 clk_50mhz 
    Info (332119):    -0.030        -0.595 vga_controller:u_vga_sync|clkdiv 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1561.293 clk_50mhz 
    Info (332119):    -3.000        -5.593 rst 
    Info (332119):    -1.000       -52.000 vga_controller:u_vga_sync|clkdiv 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 444 megabytes
    Info: Processing ended: Sat Nov 16 09:25:45 2019
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:12


