
`timescale 1ns/1ns

`define CLK100_PERIOD 10

module sdram_init_tb;


reg  REF_CLK;
reg  RST_N;


wire CLK;
wire CKE;
wire CS_N;
wire RAS_N;
wire CAS_N;
wire WE_N;
wire [12:0]A;
wire [1:0]BS;
wire [1:0]DQM;
wire [15:0]DQ;


sdram_w9825g6kh u_sdram_w9825g6kh(

	.REF_CLK(),
	.RST_N(),

	.CLK(),
	.CKE(),
	.CS_N(),
	.RAS_N(),
	.CAS_N(),
	.WE_N(),
	.A(),
	.BS(),
	.DQM(),
	.DQ(), 
);


sdr u_sdr(
	.Dq(), 
	.Addr(), 
	.Ba(), 
	.Clk(), 
	.Cke(), 
	.Cs_n(), 
	.Ras_n(), 
	.Cas_n(),  
	.We_n(), 
	.Dqm(), 
);
