# Verilog常用模块参考代码

## 1. 64位无符号数除法器

64位无符号数除法器代码，使用时序逻辑逐位计算商和余数：

**时序特性**：

- 每个时钟周期处理一位，共需64周期完成计算

该实现采用非恢复余数法，通过移位和条件减法实现无符号除法，具有结构清晰、时序可控的特点。使用时需注意除数不能为0，每次运算前都要reset，且输入应在`start`有效时保持稳定。

## 2. 64位无符号模加法器

使用组合逻辑实现。输入A、B、N，输出S = A + B mod N。要求 0 <= A, B < N。

## 3. 64位无符号乘法器

64位无符号数乘法器代码，使用时序逻辑，从左到右二进制展开法计算，共需64周期完成计算。
