INST:    1100 0001 1111 1011 lbi r1, 0xfb ***DIFF***
ARCH:    INUM:        0 PC: 0x0000 REG: 1 VALUE: 0xfffb
VERILOG: 
INST:    0100 1001 0010 0001 addi r1, r1, 0x01 ***DIFF***
ARCH:    INUM:        1 PC: 0x0002 REG: 1 VALUE: 0xfffc
VERILOG: 
INST:    0111 0001 1111 1100 bltz r1, .target ***DIFF***
ARCH:    INUM:        2 PC: 0x0004
VERILOG: 
INST:    0100 1001 0010 0001 addi r1, r1, 0x01 ***DIFF***
ARCH:    INUM:        3 PC: 0x0002 REG: 1 VALUE: 0xfffd
VERILOG: 
INST:    0111 0001 1111 1100 bltz r1, .target ***DIFF***
ARCH:    INUM:        4 PC: 0x0004
VERILOG: 
INST:    0100 1001 0010 0001 addi r1, r1, 0x01 ***DIFF***
ARCH:    INUM:        5 PC: 0x0002 REG: 1 VALUE: 0xfffe
VERILOG: 
INST:    0111 0001 1111 1100 bltz r1, .target ***DIFF***
ARCH:    INUM:        6 PC: 0x0004
VERILOG: 
INST:    0100 1001 0010 0001 addi r1, r1, 0x01 ***DIFF***
ARCH:    INUM:        7 PC: 0x0002 REG: 1 VALUE: 0xffff
VERILOG: 
INST:    0111 0001 1111 1100 bltz r1, .target ***DIFF***
ARCH:    INUM:        8 PC: 0x0004
VERILOG: 
INST:    0100 1001 0010 0001 addi r1, r1, 0x01 ***DIFF***
ARCH:    INUM:        9 PC: 0x0002 REG: 1 VALUE: 0x0000
VERILOG: 
INST:    0111 0001 1111 1100 bltz r1, .target ***DIFF***
ARCH:    INUM:       10 PC: 0x0004
VERILOG: 
INST:    0000 0000 0000 0000 halt ***DIFF***
ARCH:    INUM:       11 PC: 0x0006
VERILOG: 
