---
id : C1.计算机原理
title : C1.计算机原理
typora-root-url : ../
---



# 计算机原理

原码,补码,反码

memory 内存

reduce 简化，减少

set 集合

instruction 命令，指示，说明



## CPU

两种主要 CPU 架构， 分别是：精简指令集 (RISC) 与复杂指令集 (CISC) 系统

RISC： ARM架构   CISC：X86 架构

Reduced / Complex Instruction Set Computer,

外频指的是 CPU 与外部组件进行数据传输时的速度，倍频则是 CPU 内部用来加速工作效能的一个倍数， 两者相乘才是 CPU 的频率速度

到 CPU 所使用的数据都是来自于主存储器(main memory)，不论是软件程序还是数据，都必须要读入主存储器后 CPU 才能利用。 个人计算机的主存储器主要组件为动态随机存取内存(Dynamic 
Random Access Memory, DRAM)， 随机存取内存只有在通电时才能记录与使用，断电后数据就消失了。因此我们也称这种 RAM 为挥发性内存。

# 计算机组成原理

## 研究对象

计算机系统结构的研究对象是计算机物理系统的抽象和定义,具体包括:

1. 数据表示:定点数、浮点数编码方式,硬件能直接识别和处理的数据类型和格式等;
2. 寻址方式:最小寻址单位,寻址方式种类,地址计算等;
3. 寄存器定义:通用寄存器、专用寄存器等定义,结构,数量和作用等;
4. 指令系统:指令的操作类型和格式,指令间排序和控制(微指令)等;
5. 存储结构:最小编址单位,编址方式,主存和辅存容量,最大编址空间等;
6. 中断系统:中断种类,中断优先级和中断屏蔽,中断响应,中断向量等;
7. 机器工作状态定义和切换:管态、目态等定义及切换;
8. I/O系统:I/O接口访问方式,I/O数据源、目的、传送量.I/O通信方式,I/O操作结束和出错处理等;
9. 总线结构:总线通信方式,总线仲裁方式,总线标准等;
10. 系统安全与保密:检错、纠错,可靠性分析,信息保护,系统安全管理等.



数字IC上1个引脚所能表示的0或者1二进制位

binary digit

## 基本知识

## 分层

- 高级语言层
- 汇编语言层
- 操作系统层 :软件
- 指令系统 :连接硬件与软件:指令能处理的运算,执行,对存储设备的读写,对外围设备的的输入输出
- 微体系结构 :硬件: 裸机:冯诺依曼体系:运算器,控制器,存储器,输入输出设备
- 数字逻辑层



## 英文

**CPI**:每条指令执行所需的时钟周期

**MIPS**:每条执行多好百万条指令

**ASCII**:美国信息交换标准码

**GB2312**:国标码

**DRAM**:动态随机存储器(内存) :dynamic random access memory

​			定期刷新,先读再写:保证信息不丢失(某些存储单元(继电器)长期不访问会丢失)

**cache**:缓存. **SRAM**:静态随机存储器

**南桥**:出入输出总线,主要联系USB,硬盘,网卡

**BIOS**:写死到主板的一个内存芯片ROM



### CPU

​	CPU(center processing unit:)运算器和控制器合称为中央处理器.外加微指令集

​	==CPU处理的所有数据来源于内存==

#### 功能

​	指令流指的是CPU执行的指令序列

​	数据流指的是根据指令操作要求依次存取数据的序列.
​	从程序运行的角度来看,CPU的基本功能就是对指令流和数据流在时间与空间上实施正确的控制.

#### 主要寄存器

1. **通用寄存器**可用来存放原始数据和运算结果

- 有的还可以作为变址寄存器、计数器、地址指针等.

- 累加寄存器Acc也是一个通用寄存器,它用来暂时存放ALU运算的结果信息

2. **专用寄存器**是专门用来完成某一种特殊功能的寄存器.

  - CPU中至少要有5个专用的寄存器.
  - 程序计数器(PC):又称指令计数器:存放正在执行的指令地址或接着要执行的下条指令地址.
  - 指令寄存器(IR):存放从存储器中取出的指令,在执行指令的过程中,指令寄存器的内容不允许发生变化,以保证实现指令的全部功能
  - 存储器地址寄存器(MAR):保存当前CPU所访问的主存单元的地址.
    - 由于主存和CPU之间存在着操作速度上的差别,所以必须使用地址寄存器来保持地址信息,直到主存的读写操作完成为止.
    - 当CPU和主存进行信息交换,无论是CPU向主存写数据,还是CPU从主存中读出指令时,都要使用存储器地址寄存器和数据寄存器.
  - 存储器数据寄存器(MDR):暂时存放由内存读出(或写入内存)的一条指令或一个数据字;
  - 状态标志寄存器(PSWR):存放程序状态字(PSW).
    - 程序状态字的各位表征程序和机器运行的状态,是参与控制程序执行的重要依据之一.
      它主要包括两部分内容

    - 一是状态标志,如进位标志(CF)、辅助进位标志位(AF);溢出标志位(OF);零标志位(ZF);符号标志位(SF);奇偶校验标志位(PF)

    - 二是控制标志,如:·方向标志(DF),表示串操作指令中字符串操作的方向;
      中断允许标志位(IF),表示CPU是否能够响应外部的可屏蔽中断请求;
      陷阱标志位(TF),为了方便程序的调试,使处理器的执行进入单步方式而设置的控制标志位.

- other寄存器
- 堆栈指针寄存器(sp): 寻址内存堆栈内的数据
- 段寄存器:确定逻辑段



**控制器**的主要功能有:

1. 从主存中取出一条指令,并指出下一条指令在主存中的位置.

2. 对指令进行译码或测试,产生相应的操作控制信号,以便启动规定的动作.

3. 指挥并控制CPU、主存和输入输出设备之间的数据流动方向.

   ![image-20210422201716279](/Image/C1.计算机原理-photo/image-20210422201716279.png)

**运算器**的主要功能有:

1. 执行所有的算术运算；
2. 执行所有的逻辑运算,并进行逻辑测试.

#### 参数

​	**CPU的字长**是指在单位时间内同时处理的二进制数据的位数.
​	CPU按照其处理信息的字长可以分为:8位CPU、16位CPU、32位CPU以及64位CPU等.

​	**地址总线宽度**决定了CPU可以访问的最大的物理地址空间,简单地说就是CPU到底能够使用多大容量的主存.
​	例32位地址线,可寻址的最大容量为232=4096MB(4GB)

​	**数据总线宽度**则决定了CPU与外部Cache、主存以及输入输出设备之间进行一次数据传输的信息量.
​	如果数据总线为32位,每次最多可以读写主存中的32位;
​	如果数据总线为64位,每次最多可以读写主存中的64位.

如果想要输入输出位数(比特数)大于宽度比特的数据,就要以宽度比特为单位切分这个数据



#### 时序系统和控制方式

**指令部件**指令部件的主要任务是完成取指令并分析指令.
指令部件包括:

1. 程序计数器
2. 指令寄存器
3. 指令译码器指令译码器又称操作码译码器或指令功能分析解释器.
   暂存在指令寄存器中的指令只有在其操作码部分经过译码之后才能识别出这是一条什么样的指令,并产生相应的控制信号提供给微操作信号发生器.
4. 地址形成部件地址形成部件根据指令的不同寻址方式,形成操作数的有效地址.
   在微、小型机中,可以不设专门的地址形成部件,而利用运算器来进行有效地址的计算.

**时序部件**时序部件能产生一定的时序信号,以保证机器的各功能部件有节奏地进行信息传送、加工及信息存储.
时序部件包括:

1. 脉冲源脉冲源用来产生具有一定频率和宽度的时钟脉冲信号,为整个机器提供基准信号.
   为使主脉冲的频率稳定,一般都使用石英晶体振荡器做脉冲源.
   当计算机的电源一接通,脉冲源立即按规定的频率重复发出具有一定占空比的时钟脉冲序列,直至关闭电源为止.
2. 启停控制逻辑只有通过启停控制逻辑将计算机启动后,主时钟脉冲才允许进入,并启动节拍信号发生器开始工作.
   启停控制逻辑的作用是根据计算机(2)启停控制逻辑只有通过启停控制逻辑将计算机启动后,主时钟脉冲才允许进入,并启动节拍信号发生器开始工作.
   启停控制逻辑的作用是根据计算机的需要,可靠地开放或封锁脉冲,控制时序信号的发生或停止,实现对整个机器的正确启动或停止.
   启停控制逻辑保证启动时输出的第一个脉冲和停止时输出的最后一个脉冲都是完整的脉冲.
3. 节拍信号发生器节拍信号发生器又称脉冲分配器.
   脉冲源产生的脉冲信号,经过节拍信号发生器后产生出各个机器周期中的节拍信号,用以控制计算机完成每一步



#### 时序系统

1. **指令周期**是指从取指令、分析指令到执行完该指令所需的全部时间.
2. **机器周期**又称CPU周期:通常把一个指令周期划分为若干个机器周期,每个机器周期完成一个基本操作.
   一般机器的CPU周期有取指周期、取数周期、执行周期和中断周期等.

3. **节拍**在一个机器周期内,要完成若干个微操作.这些微操作有的可以同时执行,有的需要按先后次序串行执行.
   因而应把一个机器周期分为若干个相等的时间段,每一个时间段对应一个电位信号,称为节拍电位信号.
   节拍的宽度取决于CPU完成一次微操作的时间,如:ALU一次正确的运算,寄存器间的一次传送等.'

#### CPU控制方式

1. 同步控制方式即固定时序控制方式,各项操作都由统一的时序信号控制,在每个机器周期中产生统一数目的节拍电位和工作脉冲.
   由于不同的指令操作时间长短不一致,所以同步控制方式应以最复杂指令的操作时间作为统一的时间间隔标准

2. 异步控制方式即可变时序控制方式,各项操作不采用统一的时序信号控制,而根据指令或部件的具体情况决定,需要多少时间,就占用多少时间.
   这是一种“应答”方式,各操作之间的衔接是由“结束—起始”信号来实现的.

3. 联合控制方式..
   实际上现代计算机中大多数是采用联合控制方式.
   通常的设计思想是:在功能部件内部采用同步方式或以同步方式为主的控制方式,在功能部件之间采用异步方式.



### 运算

1. 算术运算 :加、减、乘、除运算
2. 逻辑运算 :逻辑乘、逻辑加、逻辑非和逻辑异或

### 总线

#### CPU读存储器

​	CPU首先通过*地址线*发出想要访问的存储单元的地址,即通过地址线首先找到访问对象;

​	然后通过*控制线*发出读信号,即通过控制线决定数据传输方向;
​	最后经过*数据线*把数据从存储器读到CPU,即通过数据线完成真正的数据传输.

#### 特性

1. 共享性:所有部件同心共享
2. 独占性:某一时刻只允许一个部件向总线发信息,而多个部件可同时收信息

### I/O接口

​	 外围设备借助于适配器通过总线和CPU实现了互连,并可进行可靠通信.适配器通常也称为IO接口

### 程序中断

​	程序中断:如果外设与CPU以中断控制的方式进行通信时,每当外围设备向CPU请求某种动作时,接口模块即发生一个中断请求信号到CPU.例如,如果设备完成了一个操作或设备中存在着一个错误状态,接口即发出中断.

## 指令系统

 机器指令的基本格式一条指令就是机器语言的一个语句，`操作码字段OP+地址码字段A`

### 地址码

1. 第一操作数地址，A1
2. 第二操作数地址，A2
3. 操作结果存放地址，A3
4. 下条将要执行指令的地址，A4

#### 地址码结构

1. 四地址指令: `OP A1 A2 A3 A4`

   (A1)OP(A2)→A3

   A4=下条将要执行指令的地址

   其中:OP表示具体的操作,Ai表示地址,(Ai)表示存放于该地址中的内容.

   最大的缺点是指令的长度太长，如果每个地址为16位，整个地址码字段就要长达64位

2. 三地址指令: `OP A1 A2 A3 `

   正常情况下,大多数指令按顺序依次被从主存中取出来,只有在遇到转移指令时,程序的执行顺序才会改变.
   因此,可以用一个程序计数器( PC)来存放指令地址.
   每当CPU从内存取完一条指令,PC就自动增值(增值量是所取指令在内存存放时所占的字节数),直接得到将要执行的下一条指令的地址.这样,指令中就不必再明显地给出下一条指令的地址了.

   (A1)OP(A2)→A1

   PC完成修改(隐含)

   执行一条三地址的双操作数运算指令,至少需要访问4次主存.
   第一次取指令本身,第二次取第一操作数,第三次取第二操作数,第四次保存运算结果

3. 二地址指令: `OP A1 A2  `

   让第一操作数地址同时兼作存放结果的地址(目的地址)

   (A1)OP(A2)→A1PC完成修改(隐含)其中:A1为目的操作数地址,A2为源操作数地址.

   指令执行之后,目的操作数地址中原存的内容已被破坏了.
   执行一条二地址的双操作数运算指令,同样至少需要访问4次主存 

4. 二地址指令: `OP A1  `

   (Acc)OP(A1)→Acc

   PC完成修改(隐含)

   另一个操作数隐含在累加寄存器(Accumulator, Acc):在因为这个寄存器在连续性运算时,保存着多条指令连续操作的累计结果

   指令的含义执行一条一地址的双操作数运算指令,只需要访问两次主存.
   第一次取指令本身,第二次取第二操作数.第一操作数和运算结果都放在累加寄存器中,所以读取和存入都不需要访问主存.

5. 零地址指令零地址指令格式中只有操作码字段,没有地址码字段,

   OP

   零地址的算术逻辑类指令是用在堆栈计算机中的,堆栈计算机没有一般计算机中必备的通用寄存器,因此堆栈就成为提供操作数和保存运算结果的唯一场所.
   通常,参加算术逻辑运算的两个操作数隐含地从堆栈顶部弹出,送到运算器中进行运算,运算的结果再隐含地压入堆栈.

### 操作码

指令系统中的每一条指令都有一个唯一确定的操作码，指令不同，其操作码的编码也不同

加法指令ADD:((R0))+(R1)→(R0)

转移指令JC

### 寻址技术

寻址，指的是寻找操作数的地址或下一条将要执行的指令地址

寻址技术是计算机设计中硬件对软件最早提供支持的技术之一．

寻址技术包括编址方式和寻址方式．

#### 编址方式

通常,指令中的地址码字段将指出操作数的来源和去向,而操作数则存放在相应的存储设备中.


在计算机中,编址方式是指对各种存储设备进行编码的方式.主要有CPU中的通用寄存器、主存储器和输入输出设备

如果存储设备是CPU中的通用寄存器,在指令字中应给出寄存器编号;
如果是主存的一个存储单元,在指令字中应给出该主存单元的地址;
如果是输入输出设备(接口)中的一个寄存器,指令字中应给出设备编号或设备端口地址或设备映像地址(与主存地址统一编址时)

#### 寻址方式

寻址可以分为

1. 指令寻址:找下一条将要执行的指令地址
2. 数据寻址:寻找操作数的地址

 指令寻址比较简单,它又可以细分为顺序寻址和跳跃寻址.
  而数据寻址方式种类较多,其最终目的都是寻找所需要的操作数.
   顺序寻址可通过程序计数器的增量修改,自动形成下一条指令的地址;
   跳跃寻址则需要通过程序转移类指令实现.
   跳跃寻址的转移地址形式方式有3种:直接(绝对)、相对和间接寻址



## 存储器

CPU寄存器->多级缓存(cache)->内存(main memory)->外存(secondary)



### cache

高速缓冲存储器:为了避免CPU与I/O设备争抢访存,可在CPU与主存之间加一级缓存,这样,主存可将CPU要取的信息提前送至缓存,一旦主存在与I/O设备交换时,CPU可直接从缓存中读取所需信息,不必空等而影响效率.

#### 基本结构

1. Cache存储体:以块为单位与主存交换信息,为加速Cache与主存之间的调动,主存大多采用多体结构,且Cache访存的优先级最高.
2. 地址映射变换机构地址:将CPU送来的主存地址转换为Cache地址.
   如果转换后的Cache块已与CPU欲访问的主存块建立了对应关系,即已命中,则CPU可直接访问Cache存储体.
   如果转换后的Cache块与CPU欲访问的主存块未建立对应关系,即不命中,此刻CPU在访问主存时,不仅将该字从主存取出,同时将它所在的主存块一并调入Cache,供CPU使用.
   当然,此刻能将主存块调入Cache内,也是由于主存块要装入的Cache块未被占用.
   否则,已无法将主存块调入Cache内时,就得采用替换策略.
3. 替换机构当主存块要装入的Cache块被占用,无法接受来自主存块的信息时,就由Cache内的替换机构按一定的替换算法来确定应从Cache内移出哪个块返回主存,而把新的主存块调入Cache.

#### 地址映射

Cache-主存地址映射由主存地址映射到Cache地址称为地址映射.

1. 直接映射(固定的映射关系)
2. 全相联映射(灵活性大的映射关系)
3. 组相联映射(上述两种映射的折中).



## 虚拟存储器

#### 3个地址空间

1. 虚拟地址空间或逻辑地址空间,即程序员编写程序时使用的地址空间;
2. 主存地址空间或物理地址空间,这个空间用于存放运行的程序和数据;
3. 辅存地址空间,即磁盘存储器的地址空间,用于存放暂时不能调入主存

虚拟存储器基本的信息交换单位(粒度)有几种不同的方案,即段、页和段页,这样主存一外存层次的基本信息传送单位可采用3种不同的方案:段、页或段页,这就形成了页式虚拟存储器、段式虚拟存储器、段页式虚拟存储器.

#### 快表

1. 快表(translation look-aside buffer, TLB,变换旁查缓冲器)是一个专用的高速缓冲器(通常用相联存储器实现),用于存放近期经常使用的页表项
2. 快表中的内容是页表部分内容的一个副本.
3. 快表和页表同时查,快表中有,就能很快地找到对应的物理页号送入主存实地址寄存器,从而做到虽然采用虚存,但访问主存的速度几乎没有下降.

#### 存储保护

    1.  存储保护与操作系统相关,它包括两个方面,即存储区域保护和访问方式保护.
    2.  存储区域保护当多个用户共享主存时,应防止由于一个用户程序出错而破坏其他用户的程序和系统软件,以及一个用户程序不合法地访问未分配给它的主存区域
    3.  访问方式保护对主存信息的使用可以有3种方式:读(R)、写(W)、执行(E),相应的访问方式保护就有R、W、E三者的逻辑组合,共8种,对不同用户给予不同的访问权限.
        这些访问方式通常作为程序状态字寄存器的保护位,并且和存储区域保护结合起来实现.



## 输入输出系统

I/O设备与主机交换信息的三种控制方式

1. 程序查询:CPU通过程序不断查询IO设备是否已做好准备
2. 程序中断:当出现异常情况或特殊情况进行处理,结束后,返回到现行程序的间断出,继续执行
3. DMA

采用DMA方式可实现高速I/O设备与主机之间成组数据的交换

### 程序中断

如果在设备准备的同时,CPU不作无谓的等待,而继续执行现行程序,只有当I/O设备准备就绪向CPU提出请求后,再暂时中断CPU现行程序转入I/O服务程序,这便产生了I/O中断.

#### 中断处理过程

当CPU执行完一条现行指令时,如果外设向CPU发出中断请求,那么CPU在满足响应条件的情况下将发出中断响应信号,与此同时关闭中断(“中断屏蔽”触发器置“1”),表示CPU将不再受理另外一个设备的中断.这时,CPU将寻找中断请求源是哪一个设备,保留CPU当前程序计数器(PC)的内容.然后,它将转移到处理该中断源的中断服务程序.进入中断服务程序后首先需要CPU保存原程序的现场信息,然后进入设备服务(如交换数据),最后再恢复原程序的现场信息.在这些动作完成以后,开放中断(“中断屏蔽”触发器置“0”),并返回到原来被中断的主程序的下一条指令.

#### 基本接口

1. 中断请求触发器和中断屏蔽触发器
2. 排队器
3. 中断向量地址形成
   - CPU一旦响应了I/O中断,就要暂停现行程序,转去执行该设备的中断服务程序.
     不同的设备有不同的中断服务程序,每个服务程序都有一个入口地址(中断向量), CPU必须找到这个入口地址.
   - 中断向量地址就是中断服务程序入口地址(中断向量)的存放地址.
     通常有两种方法寻找入口地址:硬件向量法(设置向量地址表存于存储器)和软件查询法.

提出中断请求,本身设备必须已就绪

CPU任何瞬间只可接受一个中断请求

#### 中断服务程序的流程

保护现场、中断服务、恢复现场和中断返回.

1. 保护现场

   其一是保存程序断点;其二是保存通用寄存器和状态寄存器的内容.
   前者由系统通过硬件自动完成,后者要靠中断服务程序这个软件来完成.
   具体而言,可在中断服务程序的起始部分安排若干条存数指令,将寄存器的内容存至存储器中保存,或用进栈指令将各寄存器的内容推入堆栈保存,即将程序中断时的“现场”保存起来.


2. 中断服务(设备服务)
3. 恢复现场这是中断服务程序的结尾部分,要求在退出服务程序前,将原程序中断时的“现场”恢复到原来的寄存器中.
   通常可用取数指令或出栈指令,将保存在存储器(或堆栈)中的信息回送到原来的寄存器中.
4. 中断返回中断服务程序的最后一条指令通常是一条中断返回指令,使其返回到原程序的断点处,以便继续执行原程序.

### DMA

直接内存访问(DMA),是一种完全由硬件执行交换的工作方式.
在这种方式中,DMA控制器完全接管CPU对总线的控制,数据交换不经过CPU,而直接在内存和I/O设备之间进行.
DMA方式一般用于高速传送成组数据.
DMA控制器将向内存发出地址和控制信号,修改地址.对传送的字的个数计数,并且以中断方式向CPU报告传送操作的结束.

DMA与CPU分时访问内存

### DMA与程序中断方式区别

① 从数据传送看,程序中断方式靠程序传送,DMA方式靠硬件传送.
② 从CPU响应时间看,程序中断方式是在一条指令执行结束时响应,而DMA方式可在指令周期内的任一存取周期结束时响应.
③ 程序中断方式有处理异常事件的能力,DMA方式没有这种能力,主要用于大批数据的传送,如硬盘存取、图像处理、高速数据采集系统等,可提高数据吞吐量.
④ 程序中断方式需要中断现行程序,故需保护现场;DMA方式不中断现行程序,无需保护现场.
⑤ DMA的优先级比程序中断的优先级高.

