# DHU-FPGA
东华大学数电课设，基于 FPGA 的反应时间测试仪

因为我现在完全看不懂 Verilog，所以把当时写的报告也传上来了（

## 文件结构

- `doc` - 课设报告pdf
- `par` - Quartus 工程文件
- `rtl` - Verilog 工程文件
