Fitter report for cpu_try
Tue Dec 10 16:22:57 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 10 16:22:57 2019       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; cpu_try                                     ;
; Top-level Entity Name              ; cpu_try                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE30F23C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,202 / 28,848 ( 8 % )                      ;
;     Total combinational functions  ; 2,104 / 28,848 ( 7 % )                      ;
;     Dedicated logic registers      ; 628 / 28,848 ( 2 % )                        ;
; Total registers                    ; 628                                         ;
; Total pins                         ; 61 / 329 ( 19 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 2 / 132 ( 2 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE30F23C8                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2883 ) ; 0.00 % ( 0 / 2883 )        ; 0.00 % ( 0 / 2883 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2883 ) ; 0.00 % ( 0 / 2883 )        ; 0.00 % ( 0 / 2883 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2877 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 6 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/cpu_try/output_files/cpu_try.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,202 / 28,848 ( 8 % ) ;
;     -- Combinational with no register       ; 1574                   ;
;     -- Register only                        ; 98                     ;
;     -- Combinational with a register        ; 530                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1362                   ;
;     -- 3 input functions                    ; 453                    ;
;     -- <=2 input functions                  ; 289                    ;
;     -- Register only                        ; 98                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1910                   ;
;     -- arithmetic mode                      ; 194                    ;
;                                             ;                        ;
; Total registers*                            ; 628 / 30,421 ( 2 % )   ;
;     -- Dedicated logic registers            ; 628 / 28,848 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 1,573 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 156 / 1,803 ( 9 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 61 / 329 ( 19 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 2 / 132 ( 2 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 5                      ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 4.2% / 4.1% / 4.3%     ;
; Peak interconnect usage (total/H/V)         ; 30.6% / 28.7% / 33.4%  ;
; Maximum fan-out                             ; 601                    ;
; Highest non-global fan-out                  ; 418                    ;
; Total fan-out                               ; 9505                   ;
; Average fan-out                             ; 3.19                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2202 / 28848 ( 8 % ) ; 0 / 28848 ( 0 % )              ;
;     -- Combinational with no register       ; 1574                 ; 0                              ;
;     -- Register only                        ; 98                   ; 0                              ;
;     -- Combinational with a register        ; 530                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1362                 ; 0                              ;
;     -- 3 input functions                    ; 453                  ; 0                              ;
;     -- <=2 input functions                  ; 289                  ; 0                              ;
;     -- Register only                        ; 98                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1910                 ; 0                              ;
;     -- arithmetic mode                      ; 194                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 628                  ; 0                              ;
;     -- Dedicated logic registers            ; 628 / 28848 ( 2 % )  ; 0 / 28848 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 156 / 1803 ( 9 % )   ; 0 / 1803 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 61                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 132 ( 2 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 5 / 24 ( 20 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 16                   ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 16                   ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 9547                 ; 3                              ;
;     -- Registered Connections               ; 2699                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 32                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 8                    ; 0                              ;
;     -- Output Ports                         ; 37                   ; 0                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk        ; AB12  ; 4        ; 36           ; 0            ; 0            ; 628                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reg_sel[0] ; V3    ; 2        ; 0            ; 5            ; 7            ; 62                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reg_sel[1] ; Y3    ; 3        ; 3            ; 0            ; 7            ; 65                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reg_sel[2] ; V4    ; 2        ; 0            ; 5            ; 0            ; 65                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reg_sel[3] ; Y4    ; 3        ; 3            ; 0            ; 14           ; 65                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst        ; N21   ; 5        ; 67           ; 18           ; 14           ; 418                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sel[0]     ; V5    ; 3        ; 1            ; 0            ; 21           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sel[1]     ; Y6    ; 3        ; 5            ; 0            ; 14           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; c              ; W17   ; 4        ; 59           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[0]  ; AA3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[10] ; AA9   ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[11] ; AB9   ; 3        ; 27           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[12] ; AA10  ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[13] ; AB10  ; 3        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[14] ; Y10   ; 3        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[15] ; AA13  ; 4        ; 38           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[1]  ; AB3   ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[2]  ; AA4   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[3]  ; AB4   ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[4]  ; AA5   ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[5]  ; AB5   ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[6]  ; AA7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[7]  ; AB7   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[8]  ; AA8   ; 3        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr_o[9]  ; AB8   ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_we_o       ; F1    ; 1        ; 0            ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[0]    ; AB17  ; 4        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[10]   ; W21   ; 5        ; 67           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[11]   ; W22   ; 5        ; 67           ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[12]   ; V21   ; 5        ; 67           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[13]   ; V22   ; 5        ; 67           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[14]   ; U21   ; 5        ; 67           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[15]   ; U22   ; 5        ; 67           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[1]    ; AA18  ; 4        ; 54           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[2]    ; AB18  ; 4        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[3]    ; AA19  ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[4]    ; AB19  ; 4        ; 59           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[5]    ; AA20  ; 4        ; 61           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[6]    ; AB20  ; 4        ; 61           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[7]    ; AA21  ; 5        ; 67           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[8]    ; Y21   ; 5        ; 67           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_data[9]    ; Y22   ; 5        ; 67           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; s              ; U20   ; 5        ; 67           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v              ; W20   ; 5        ; 67           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z              ; W19   ; 5        ; 67           ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group              ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------+
; ram_data_i[0]  ; B3    ; 8        ; 5            ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[10] ; AB14  ; 4        ; 38           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[11] ; AA15  ; 4        ; 43           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[12] ; AB15  ; 4        ; 43           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[13] ; AA16  ; 4        ; 45           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[14] ; AB16  ; 4        ; 45           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[15] ; AA17  ; 4        ; 54           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[1]  ; B2    ; 1        ; 0            ; 41           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[2]  ; B1    ; 1        ; 0            ; 40           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[3]  ; C2    ; 1        ; 0            ; 38           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[4]  ; C1    ; 1        ; 0            ; 38           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[5]  ; D2    ; 1        ; 0            ; 37           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[6]  ; D1    ; 1        ; 0            ; 37           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[7]  ; E2    ; 1        ; 0            ; 36           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[8]  ; AB13  ; 4        ; 38           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
; ram_data_i[9]  ; AA14  ; 4        ; 38           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; if_id:if_id0|Equal1~0 (inverted) ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                   ;
+----------+------------------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name                     ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+------------------------------+--------------------------+------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO      ; Use as regular IO        ; ram_data_i[6]    ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO ; Use as regular IO        ; ram_data_i[7]    ; Dual Purpose Pin          ;
; K6       ; nSTATUS                      ; -                        ; -                ; Dedicated Programming Pin ;
; K2       ; DCLK                         ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; K1       ; DATA0                        ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; K5       ; nCONFIG                      ; -                        ; -                ; Dedicated Programming Pin ;
; L3       ; nCE                          ; -                        ; -                ; Dedicated Programming Pin ;
; N21      ; DIFFIO_R32p, DEV_CLRn        ; Use as regular IO        ; rst              ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                    ; -                        ; -                ; Dedicated Programming Pin ;
; M17      ; MSEL0                        ; -                        ; -                ; Dedicated Programming Pin ;
; L18      ; MSEL1                        ; -                        ; -                ; Dedicated Programming Pin ;
; L17      ; MSEL2                        ; -                        ; -                ; Dedicated Programming Pin ;
; K20      ; MSEL3                        ; -                        ; -                ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T4p, DATA11           ; Use as regular IO        ; ram_data_i[0]    ; Dual Purpose Pin          ;
+----------+------------------------------+--------------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 35 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 45 ( 4 % )   ; 2.5V          ; --           ;
; 3        ; 19 / 42 ( 45 % ) ; 2.5V          ; --           ;
; 4        ; 18 / 43 ( 42 % ) ; 2.5V          ; --           ;
; 5        ; 13 / 41 ( 32 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 37 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 481        ; 8        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; ram_addr_o[0]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 158        ; 3        ; ram_addr_o[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 160        ; 3        ; ram_addr_o[4]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; ram_addr_o[6]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 183        ; 3        ; ram_addr_o[8]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 189        ; 3        ; ram_addr_o[10]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 202        ; 3        ; ram_addr_o[12]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 204        ; 3        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; ram_addr_o[15]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 210        ; 4        ; ram_data_i[9]                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 220        ; 4        ; ram_data_i[11]                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 224        ; 4        ; ram_data_i[13]                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 243        ; 4        ; ram_data_i[15]                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 245        ; 4        ; reg_data[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 252        ; 4        ; reg_data[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 259        ; 4        ; reg_data[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 274        ; 5        ; reg_data[7]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; ram_addr_o[1]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 159        ; 3        ; ram_addr_o[3]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 161        ; 3        ; ram_addr_o[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; ram_addr_o[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 184        ; 3        ; ram_addr_o[9]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 190        ; 3        ; ram_addr_o[11]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 203        ; 3        ; ram_addr_o[13]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 205        ; 3        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 209        ; 4        ; ram_data_i[8]                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 211        ; 4        ; ram_data_i[10]                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 221        ; 4        ; ram_data_i[12]                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 225        ; 4        ; ram_data_i[14]                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 244        ; 4        ; reg_data[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 242        ; 4        ; reg_data[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; reg_data[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 260        ; 4        ; reg_data[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; ram_data_i[2]                                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 3          ; 1        ; ram_data_i[1]                                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 535        ; 8        ; ram_data_i[0]                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 482        ; 8        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 470        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 15         ; 1        ; ram_data_i[4]                                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 14         ; 1        ; ram_data_i[3]                                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 400        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 17         ; 1        ; ram_data_i[6]                                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 16         ; 1        ; ram_data_i[5]                                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ram_data_i[7]                                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; ram_we_o                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 350        ; 6        ; ^MSEL3                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 62         ; 1        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 65         ; 1        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 61         ; 1        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; rst                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; s                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 308        ; 5        ; reg_data[14]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 307        ; 5        ; reg_data[15]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; reg_sel[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 129        ; 2        ; reg_sel[2]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 142        ; 3        ; sel[0]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; reg_data[12]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 303        ; 5        ; reg_data[13]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; c                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; z                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 280        ; 5        ; v                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 293        ; 5        ; reg_data[10]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 292        ; 5        ; reg_data[11]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; reg_sel[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 147        ; 3        ; reg_sel[3]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; sel[1]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; ram_addr_o[14]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; reg_data[8]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 288        ; 5        ; reg_data[9]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; c              ; Incomplete set of assignments ;
; z              ; Incomplete set of assignments ;
; v              ; Incomplete set of assignments ;
; s              ; Incomplete set of assignments ;
; reg_data[0]    ; Incomplete set of assignments ;
; reg_data[1]    ; Incomplete set of assignments ;
; reg_data[2]    ; Incomplete set of assignments ;
; reg_data[3]    ; Incomplete set of assignments ;
; reg_data[4]    ; Incomplete set of assignments ;
; reg_data[5]    ; Incomplete set of assignments ;
; reg_data[6]    ; Incomplete set of assignments ;
; reg_data[7]    ; Incomplete set of assignments ;
; reg_data[8]    ; Incomplete set of assignments ;
; reg_data[9]    ; Incomplete set of assignments ;
; reg_data[10]   ; Incomplete set of assignments ;
; reg_data[11]   ; Incomplete set of assignments ;
; reg_data[12]   ; Incomplete set of assignments ;
; reg_data[13]   ; Incomplete set of assignments ;
; reg_data[14]   ; Incomplete set of assignments ;
; reg_data[15]   ; Incomplete set of assignments ;
; ram_addr_o[0]  ; Incomplete set of assignments ;
; ram_addr_o[1]  ; Incomplete set of assignments ;
; ram_addr_o[2]  ; Incomplete set of assignments ;
; ram_addr_o[3]  ; Incomplete set of assignments ;
; ram_addr_o[4]  ; Incomplete set of assignments ;
; ram_addr_o[5]  ; Incomplete set of assignments ;
; ram_addr_o[6]  ; Incomplete set of assignments ;
; ram_addr_o[7]  ; Incomplete set of assignments ;
; ram_addr_o[8]  ; Incomplete set of assignments ;
; ram_addr_o[9]  ; Incomplete set of assignments ;
; ram_addr_o[10] ; Incomplete set of assignments ;
; ram_addr_o[11] ; Incomplete set of assignments ;
; ram_addr_o[12] ; Incomplete set of assignments ;
; ram_addr_o[13] ; Incomplete set of assignments ;
; ram_addr_o[14] ; Incomplete set of assignments ;
; ram_addr_o[15] ; Incomplete set of assignments ;
; ram_we_o       ; Incomplete set of assignments ;
; ram_data_i[0]  ; Incomplete set of assignments ;
; ram_data_i[1]  ; Incomplete set of assignments ;
; ram_data_i[2]  ; Incomplete set of assignments ;
; ram_data_i[3]  ; Incomplete set of assignments ;
; ram_data_i[4]  ; Incomplete set of assignments ;
; ram_data_i[5]  ; Incomplete set of assignments ;
; ram_data_i[6]  ; Incomplete set of assignments ;
; ram_data_i[7]  ; Incomplete set of assignments ;
; ram_data_i[8]  ; Incomplete set of assignments ;
; ram_data_i[9]  ; Incomplete set of assignments ;
; ram_data_i[10] ; Incomplete set of assignments ;
; ram_data_i[11] ; Incomplete set of assignments ;
; ram_data_i[12] ; Incomplete set of assignments ;
; ram_data_i[13] ; Incomplete set of assignments ;
; ram_data_i[14] ; Incomplete set of assignments ;
; ram_data_i[15] ; Incomplete set of assignments ;
; reg_sel[2]     ; Incomplete set of assignments ;
; reg_sel[1]     ; Incomplete set of assignments ;
; reg_sel[3]     ; Incomplete set of assignments ;
; reg_sel[0]     ; Incomplete set of assignments ;
; sel[0]         ; Incomplete set of assignments ;
; sel[1]         ; Incomplete set of assignments ;
; rst            ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
+----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                            ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                         ; Entity Name ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------+-------------+--------------+
; |cpu_try                              ; 2202 (238)  ; 628 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 61   ; 0            ; 1574 (238)   ; 98 (0)            ; 530 (10)         ; |cpu_try                                                    ; cpu_try     ; work         ;
;    |divide:div0|                      ; 251 (251)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 1 (1)             ; 90 (90)          ; |cpu_try|divide:div0                                        ; divide      ; work         ;
;    |ex:ex0|                           ; 572 (539)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 548 (515)    ; 0 (0)             ; 24 (24)          ; |cpu_try|ex:ex0                                             ; ex          ; work         ;
;       |lpm_add_sub:Add0|              ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |cpu_try|ex:ex0|lpm_add_sub:Add0                            ; lpm_add_sub ; work         ;
;          |add_sub_rvi:auto_generated| ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |cpu_try|ex:ex0|lpm_add_sub:Add0|add_sub_rvi:auto_generated ; add_sub_rvi ; work         ;
;       |lpm_mult:Mult0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu_try|ex:ex0|lpm_mult:Mult0                              ; lpm_mult    ; work         ;
;          |mult_7dt:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu_try|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated      ; mult_7dt    ; work         ;
;    |ex_mem:ex_mem0|                   ; 135 (135)   ; 94 (94)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 94 (94)          ; |cpu_try|ex_mem:ex_mem0                                     ; ex_mem      ; work         ;
;    |flag_reg:flag_reg0|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |cpu_try|flag_reg:flag_reg0                                 ; flag_reg    ; work         ;
;    |hilo_reg:hilo_reg0|               ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |cpu_try|hilo_reg:hilo_reg0                                 ; hilo_reg    ; work         ;
;    |id:id0|                           ; 238 (238)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 207 (207)    ; 0 (0)             ; 31 (31)          ; |cpu_try|id:id0                                             ; id          ; work         ;
;    |id_ex:id_ex0|                     ; 247 (247)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (137)    ; 12 (12)           ; 98 (98)          ; |cpu_try|id_ex:id_ex0                                       ; id_ex       ; work         ;
;    |if_id:if_id0|                     ; 52 (52)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 34 (34)          ; |cpu_try|if_id:if_id0                                       ; if_id       ; work         ;
;    |mem:mem0|                         ; 106 (106)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 54 (54)          ; |cpu_try|mem:mem0                                           ; mem         ; work         ;
;    |mem_wb:mem_wb0|                   ; 54 (54)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 54 (54)          ; |cpu_try|mem_wb:mem_wb0                                     ; mem_wb      ; work         ;
;    |pc_reg:pc_reg0|                   ; 42 (42)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 16 (16)          ; |cpu_try|pc_reg:pc_reg0                                     ; pc_reg      ; work         ;
;    |regfile:regfile1|                 ; 376 (376)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 77 (77)           ; 184 (184)        ; |cpu_try|regfile:regfile1                                   ; regfile     ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; c              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; v              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; s              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_data[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_addr_o[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_we_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_data_i[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[1]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ram_data_i[2]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[4]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ram_data_i[5]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[6]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[7]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[8]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[9]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[10] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ram_data_i[11] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ram_data_i[12] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[13] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[14] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ram_data_i[15] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reg_sel[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reg_sel[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reg_sel[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reg_sel[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sel[0]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sel[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst            ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; ram_data_i[0]                           ;                   ;         ;
;      - mem:mem0|wdata_o[0]~0            ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~9           ; 0                 ; 6       ;
; ram_data_i[1]                           ;                   ;         ;
;      - mem:mem0|wdata_o[1]~1            ; 1                 ; 6       ;
;      - if_id:if_id0|id_inst~12          ; 1                 ; 6       ;
; ram_data_i[2]                           ;                   ;         ;
;      - mem:mem0|wdata_o[2]~3            ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~10          ; 0                 ; 6       ;
; ram_data_i[3]                           ;                   ;         ;
;      - mem:mem0|wdata_o[3]~4            ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~11          ; 0                 ; 6       ;
; ram_data_i[4]                           ;                   ;         ;
;      - mem:mem0|wdata_o[4]~5            ; 1                 ; 6       ;
;      - if_id:if_id0|id_inst~14          ; 1                 ; 6       ;
; ram_data_i[5]                           ;                   ;         ;
;      - mem:mem0|wdata_o[5]~6            ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~13          ; 0                 ; 6       ;
; ram_data_i[6]                           ;                   ;         ;
;      - mem:mem0|wdata_o[6]~7            ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~16          ; 0                 ; 6       ;
; ram_data_i[7]                           ;                   ;         ;
;      - mem:mem0|wdata_o[7]~8            ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~15          ; 0                 ; 6       ;
; ram_data_i[8]                           ;                   ;         ;
;      - mem:mem0|wdata_o[8]~9            ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~5           ; 0                 ; 6       ;
; ram_data_i[9]                           ;                   ;         ;
;      - mem:mem0|wdata_o[9]~10           ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~6           ; 0                 ; 6       ;
; ram_data_i[10]                          ;                   ;         ;
;      - mem:mem0|wdata_o[10]~11          ; 1                 ; 6       ;
;      - if_id:if_id0|id_inst~7           ; 1                 ; 6       ;
; ram_data_i[11]                          ;                   ;         ;
;      - mem:mem0|wdata_o[11]~12          ; 1                 ; 6       ;
;      - if_id:if_id0|id_inst~8           ; 1                 ; 6       ;
; ram_data_i[12]                          ;                   ;         ;
;      - mem:mem0|wdata_o[12]~13          ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~3           ; 0                 ; 6       ;
; ram_data_i[13]                          ;                   ;         ;
;      - mem:mem0|wdata_o[13]~14          ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~2           ; 0                 ; 6       ;
; ram_data_i[14]                          ;                   ;         ;
;      - mem:mem0|wdata_o[14]~15          ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~4           ; 0                 ; 6       ;
; ram_data_i[15]                          ;                   ;         ;
;      - mem:mem0|wdata_o[15]~16          ; 0                 ; 6       ;
;      - if_id:if_id0|id_inst~0           ; 0                 ; 6       ;
; reg_sel[2]                              ;                   ;         ;
;      - reg_data~0                       ; 0                 ; 6       ;
;      - reg_data~1                       ; 0                 ; 6       ;
;      - reg_data~2                       ; 0                 ; 6       ;
;      - reg_data~5                       ; 0                 ; 6       ;
;      - reg_data~6                       ; 0                 ; 6       ;
;      - reg_data~16                      ; 0                 ; 6       ;
;      - reg_data~25                      ; 0                 ; 6       ;
;      - reg_data~27                      ; 0                 ; 6       ;
;      - reg_data~28                      ; 0                 ; 6       ;
;      - reg_data~29                      ; 0                 ; 6       ;
;      - reg_data~30                      ; 0                 ; 6       ;
;      - reg_data~32                      ; 0                 ; 6       ;
;      - reg_data~46                      ; 0                 ; 6       ;
;      - reg_data~49                      ; 0                 ; 6       ;
;      - reg_data~55                      ; 0                 ; 6       ;
;      - reg_data~57                      ; 0                 ; 6       ;
;      - reg_data~58                      ; 0                 ; 6       ;
;      - reg_data~59                      ; 0                 ; 6       ;
;      - reg_data~62                      ; 0                 ; 6       ;
;      - reg_data~63                      ; 0                 ; 6       ;
;      - reg_data~76                      ; 0                 ; 6       ;
;      - reg_data~85                      ; 0                 ; 6       ;
;      - reg_data~87                      ; 0                 ; 6       ;
;      - reg_data~88                      ; 0                 ; 6       ;
;      - reg_data~89                      ; 0                 ; 6       ;
;      - reg_data~90                      ; 0                 ; 6       ;
;      - reg_data~92                      ; 0                 ; 6       ;
;      - reg_data~106                     ; 0                 ; 6       ;
;      - reg_data~109                     ; 0                 ; 6       ;
;      - reg_data~115                     ; 0                 ; 6       ;
;      - reg_data~117                     ; 0                 ; 6       ;
;      - reg_data~118                     ; 0                 ; 6       ;
;      - reg_data~119                     ; 0                 ; 6       ;
;      - reg_data~122                     ; 0                 ; 6       ;
;      - reg_data~123                     ; 0                 ; 6       ;
;      - reg_data~136                     ; 0                 ; 6       ;
;      - reg_data~145                     ; 0                 ; 6       ;
;      - reg_data~147                     ; 0                 ; 6       ;
;      - reg_data~148                     ; 0                 ; 6       ;
;      - reg_data~149                     ; 0                 ; 6       ;
;      - reg_data~150                     ; 0                 ; 6       ;
;      - reg_data~152                     ; 0                 ; 6       ;
;      - reg_data~166                     ; 0                 ; 6       ;
;      - reg_data~169                     ; 0                 ; 6       ;
;      - reg_data~175                     ; 0                 ; 6       ;
;      - reg_data~177                     ; 0                 ; 6       ;
;      - reg_data~178                     ; 0                 ; 6       ;
;      - reg_data~179                     ; 0                 ; 6       ;
;      - reg_data~182                     ; 0                 ; 6       ;
;      - reg_data~183                     ; 0                 ; 6       ;
;      - reg_data~196                     ; 0                 ; 6       ;
;      - reg_data~205                     ; 0                 ; 6       ;
;      - reg_data~207                     ; 0                 ; 6       ;
;      - reg_data~208                     ; 0                 ; 6       ;
;      - reg_data~209                     ; 0                 ; 6       ;
;      - reg_data~210                     ; 0                 ; 6       ;
;      - reg_data~212                     ; 0                 ; 6       ;
;      - reg_data~226                     ; 0                 ; 6       ;
;      - reg_data~229                     ; 0                 ; 6       ;
;      - reg_data~235                     ; 0                 ; 6       ;
;      - reg_data~237                     ; 0                 ; 6       ;
;      - reg_data~238                     ; 0                 ; 6       ;
;      - reg_data~239                     ; 0                 ; 6       ;
;      - reg_data~242                     ; 0                 ; 6       ;
;      - reg_data~243                     ; 0                 ; 6       ;
; reg_sel[1]                              ;                   ;         ;
;      - reg_data~0                       ; 0                 ; 6       ;
;      - reg_data~1                       ; 0                 ; 6       ;
;      - reg_data~2                       ; 0                 ; 6       ;
;      - reg_data~5                       ; 0                 ; 6       ;
;      - reg_data~7                       ; 0                 ; 6       ;
;      - reg_data~10                      ; 0                 ; 6       ;
;      - reg_data~12                      ; 0                 ; 6       ;
;      - reg_data~13                      ; 0                 ; 6       ;
;      - reg_data~14                      ; 0                 ; 6       ;
;      - reg_data~17                      ; 0                 ; 6       ;
;      - reg_data~18                      ; 0                 ; 6       ;
;      - reg_data~31                      ; 0                 ; 6       ;
;      - reg_data~40                      ; 0                 ; 6       ;
;      - reg_data~42                      ; 0                 ; 6       ;
;      - reg_data~43                      ; 0                 ; 6       ;
;      - reg_data~44                      ; 0                 ; 6       ;
;      - reg_data~45                      ; 0                 ; 6       ;
;      - reg_data~47                      ; 0                 ; 6       ;
;      - reg_data~61                      ; 0                 ; 6       ;
;      - reg_data~64                      ; 0                 ; 6       ;
;      - reg_data~70                      ; 0                 ; 6       ;
;      - reg_data~72                      ; 0                 ; 6       ;
;      - reg_data~73                      ; 0                 ; 6       ;
;      - reg_data~74                      ; 0                 ; 6       ;
;      - reg_data~77                      ; 0                 ; 6       ;
;      - reg_data~78                      ; 0                 ; 6       ;
;      - reg_data~91                      ; 0                 ; 6       ;
;      - reg_data~100                     ; 0                 ; 6       ;
;      - reg_data~102                     ; 0                 ; 6       ;
;      - reg_data~103                     ; 0                 ; 6       ;
;      - reg_data~104                     ; 0                 ; 6       ;
;      - reg_data~105                     ; 0                 ; 6       ;
;      - reg_data~107                     ; 0                 ; 6       ;
;      - reg_data~121                     ; 0                 ; 6       ;
;      - reg_data~124                     ; 0                 ; 6       ;
;      - reg_data~130                     ; 0                 ; 6       ;
;      - reg_data~132                     ; 0                 ; 6       ;
;      - reg_data~133                     ; 0                 ; 6       ;
;      - reg_data~134                     ; 0                 ; 6       ;
;      - reg_data~137                     ; 0                 ; 6       ;
;      - reg_data~138                     ; 0                 ; 6       ;
;      - reg_data~151                     ; 0                 ; 6       ;
;      - reg_data~160                     ; 0                 ; 6       ;
;      - reg_data~162                     ; 0                 ; 6       ;
;      - reg_data~163                     ; 0                 ; 6       ;
;      - reg_data~164                     ; 0                 ; 6       ;
;      - reg_data~165                     ; 0                 ; 6       ;
;      - reg_data~167                     ; 0                 ; 6       ;
;      - reg_data~181                     ; 0                 ; 6       ;
;      - reg_data~184                     ; 0                 ; 6       ;
;      - reg_data~190                     ; 0                 ; 6       ;
;      - reg_data~192                     ; 0                 ; 6       ;
;      - reg_data~193                     ; 0                 ; 6       ;
;      - reg_data~194                     ; 0                 ; 6       ;
;      - reg_data~197                     ; 0                 ; 6       ;
;      - reg_data~198                     ; 0                 ; 6       ;
;      - reg_data~211                     ; 0                 ; 6       ;
;      - reg_data~220                     ; 0                 ; 6       ;
;      - reg_data~222                     ; 0                 ; 6       ;
;      - reg_data~223                     ; 0                 ; 6       ;
;      - reg_data~224                     ; 0                 ; 6       ;
;      - reg_data~225                     ; 0                 ; 6       ;
;      - reg_data~227                     ; 0                 ; 6       ;
;      - reg_data~241                     ; 0                 ; 6       ;
;      - reg_data~244                     ; 0                 ; 6       ;
; reg_sel[3]                              ;                   ;         ;
;      - reg_data~0                       ; 0                 ; 6       ;
;      - reg_data~1                       ; 0                 ; 6       ;
;      - reg_data~2                       ; 0                 ; 6       ;
;      - reg_data~5                       ; 0                 ; 6       ;
;      - reg_data~6                       ; 0                 ; 6       ;
;      - reg_data~16                      ; 0                 ; 6       ;
;      - reg_data~19                      ; 0                 ; 6       ;
;      - reg_data~25                      ; 0                 ; 6       ;
;      - reg_data~26                      ; 0                 ; 6       ;
;      - reg_data~27                      ; 0                 ; 6       ;
;      - reg_data~29                      ; 0                 ; 6       ;
;      - reg_data~32                      ; 0                 ; 6       ;
;      - reg_data~33                      ; 0                 ; 6       ;
;      - reg_data~46                      ; 0                 ; 6       ;
;      - reg_data~55                      ; 0                 ; 6       ;
;      - reg_data~56                      ; 0                 ; 6       ;
;      - reg_data~57                      ; 0                 ; 6       ;
;      - reg_data~59                      ; 0                 ; 6       ;
;      - reg_data~60                      ; 0                 ; 6       ;
;      - reg_data~62                      ; 0                 ; 6       ;
;      - reg_data~76                      ; 0                 ; 6       ;
;      - reg_data~79                      ; 0                 ; 6       ;
;      - reg_data~85                      ; 0                 ; 6       ;
;      - reg_data~86                      ; 0                 ; 6       ;
;      - reg_data~87                      ; 0                 ; 6       ;
;      - reg_data~89                      ; 0                 ; 6       ;
;      - reg_data~92                      ; 0                 ; 6       ;
;      - reg_data~93                      ; 0                 ; 6       ;
;      - reg_data~106                     ; 0                 ; 6       ;
;      - reg_data~115                     ; 0                 ; 6       ;
;      - reg_data~116                     ; 0                 ; 6       ;
;      - reg_data~117                     ; 0                 ; 6       ;
;      - reg_data~119                     ; 0                 ; 6       ;
;      - reg_data~120                     ; 0                 ; 6       ;
;      - reg_data~122                     ; 0                 ; 6       ;
;      - reg_data~136                     ; 0                 ; 6       ;
;      - reg_data~139                     ; 0                 ; 6       ;
;      - reg_data~145                     ; 0                 ; 6       ;
;      - reg_data~146                     ; 0                 ; 6       ;
;      - reg_data~147                     ; 0                 ; 6       ;
;      - reg_data~149                     ; 0                 ; 6       ;
;      - reg_data~152                     ; 0                 ; 6       ;
;      - reg_data~153                     ; 0                 ; 6       ;
;      - reg_data~166                     ; 0                 ; 6       ;
;      - reg_data~175                     ; 0                 ; 6       ;
;      - reg_data~176                     ; 0                 ; 6       ;
;      - reg_data~177                     ; 0                 ; 6       ;
;      - reg_data~179                     ; 0                 ; 6       ;
;      - reg_data~180                     ; 0                 ; 6       ;
;      - reg_data~182                     ; 0                 ; 6       ;
;      - reg_data~196                     ; 0                 ; 6       ;
;      - reg_data~199                     ; 0                 ; 6       ;
;      - reg_data~205                     ; 0                 ; 6       ;
;      - reg_data~206                     ; 0                 ; 6       ;
;      - reg_data~207                     ; 0                 ; 6       ;
;      - reg_data~209                     ; 0                 ; 6       ;
;      - reg_data~212                     ; 0                 ; 6       ;
;      - reg_data~213                     ; 0                 ; 6       ;
;      - reg_data~226                     ; 0                 ; 6       ;
;      - reg_data~235                     ; 0                 ; 6       ;
;      - reg_data~236                     ; 0                 ; 6       ;
;      - reg_data~237                     ; 0                 ; 6       ;
;      - reg_data~239                     ; 0                 ; 6       ;
;      - reg_data~240                     ; 0                 ; 6       ;
;      - reg_data~242                     ; 0                 ; 6       ;
; reg_sel[0]                              ;                   ;         ;
;      - reg_data~2                       ; 1                 ; 6       ;
;      - reg_data~7                       ; 1                 ; 6       ;
;      - reg_data~10                      ; 1                 ; 6       ;
;      - reg_data~11                      ; 1                 ; 6       ;
;      - reg_data~12                      ; 1                 ; 6       ;
;      - reg_data~14                      ; 1                 ; 6       ;
;      - reg_data~15                      ; 1                 ; 6       ;
;      - reg_data~17                      ; 1                 ; 6       ;
;      - reg_data~31                      ; 1                 ; 6       ;
;      - reg_data~34                      ; 1                 ; 6       ;
;      - reg_data~40                      ; 1                 ; 6       ;
;      - reg_data~41                      ; 1                 ; 6       ;
;      - reg_data~42                      ; 1                 ; 6       ;
;      - reg_data~44                      ; 1                 ; 6       ;
;      - reg_data~47                      ; 1                 ; 6       ;
;      - reg_data~48                      ; 1                 ; 6       ;
;      - reg_data~61                      ; 1                 ; 6       ;
;      - reg_data~70                      ; 1                 ; 6       ;
;      - reg_data~71                      ; 1                 ; 6       ;
;      - reg_data~72                      ; 1                 ; 6       ;
;      - reg_data~74                      ; 1                 ; 6       ;
;      - reg_data~75                      ; 1                 ; 6       ;
;      - reg_data~77                      ; 1                 ; 6       ;
;      - reg_data~91                      ; 1                 ; 6       ;
;      - reg_data~94                      ; 1                 ; 6       ;
;      - reg_data~100                     ; 1                 ; 6       ;
;      - reg_data~101                     ; 1                 ; 6       ;
;      - reg_data~102                     ; 1                 ; 6       ;
;      - reg_data~104                     ; 1                 ; 6       ;
;      - reg_data~107                     ; 1                 ; 6       ;
;      - reg_data~108                     ; 1                 ; 6       ;
;      - reg_data~121                     ; 1                 ; 6       ;
;      - reg_data~130                     ; 1                 ; 6       ;
;      - reg_data~131                     ; 1                 ; 6       ;
;      - reg_data~132                     ; 1                 ; 6       ;
;      - reg_data~134                     ; 1                 ; 6       ;
;      - reg_data~135                     ; 1                 ; 6       ;
;      - reg_data~137                     ; 1                 ; 6       ;
;      - reg_data~151                     ; 1                 ; 6       ;
;      - reg_data~154                     ; 1                 ; 6       ;
;      - reg_data~160                     ; 1                 ; 6       ;
;      - reg_data~161                     ; 1                 ; 6       ;
;      - reg_data~162                     ; 1                 ; 6       ;
;      - reg_data~164                     ; 1                 ; 6       ;
;      - reg_data~167                     ; 1                 ; 6       ;
;      - reg_data~168                     ; 1                 ; 6       ;
;      - reg_data~181                     ; 1                 ; 6       ;
;      - reg_data~190                     ; 1                 ; 6       ;
;      - reg_data~191                     ; 1                 ; 6       ;
;      - reg_data~192                     ; 1                 ; 6       ;
;      - reg_data~194                     ; 1                 ; 6       ;
;      - reg_data~195                     ; 1                 ; 6       ;
;      - reg_data~197                     ; 1                 ; 6       ;
;      - reg_data~211                     ; 1                 ; 6       ;
;      - reg_data~214                     ; 1                 ; 6       ;
;      - reg_data~220                     ; 1                 ; 6       ;
;      - reg_data~221                     ; 1                 ; 6       ;
;      - reg_data~222                     ; 1                 ; 6       ;
;      - reg_data~224                     ; 1                 ; 6       ;
;      - reg_data~227                     ; 1                 ; 6       ;
;      - reg_data~228                     ; 1                 ; 6       ;
;      - reg_data~241                     ; 1                 ; 6       ;
; sel[0]                                  ;                   ;         ;
;      - Equal0~0                         ; 1                 ; 6       ;
;      - reg_data~6                       ; 1                 ; 6       ;
;      - reg_data~20                      ; 1                 ; 6       ;
;      - reg_data~35                      ; 1                 ; 6       ;
;      - reg_data~50                      ; 1                 ; 6       ;
;      - reg_data~65                      ; 1                 ; 6       ;
;      - reg_data~80                      ; 1                 ; 6       ;
;      - reg_data~95                      ; 1                 ; 6       ;
;      - reg_data~110                     ; 1                 ; 6       ;
;      - reg_data~125                     ; 1                 ; 6       ;
;      - reg_data~140                     ; 1                 ; 6       ;
;      - reg_data~155                     ; 1                 ; 6       ;
;      - reg_data~170                     ; 1                 ; 6       ;
;      - reg_data~185                     ; 1                 ; 6       ;
;      - reg_data~200                     ; 1                 ; 6       ;
;      - reg_data~215                     ; 1                 ; 6       ;
;      - reg_data~230                     ; 1                 ; 6       ;
;      - reg_data~245                     ; 1                 ; 6       ;
; sel[1]                                  ;                   ;         ;
;      - Equal0~0                         ; 0                 ; 6       ;
;      - reg_data~6                       ; 0                 ; 6       ;
;      - reg_data~20                      ; 0                 ; 6       ;
;      - reg_data~35                      ; 0                 ; 6       ;
;      - reg_data~50                      ; 0                 ; 6       ;
;      - reg_data~65                      ; 0                 ; 6       ;
;      - reg_data~80                      ; 0                 ; 6       ;
;      - reg_data~95                      ; 0                 ; 6       ;
;      - reg_data~110                     ; 0                 ; 6       ;
;      - reg_data~125                     ; 0                 ; 6       ;
;      - reg_data~140                     ; 0                 ; 6       ;
;      - reg_data~155                     ; 0                 ; 6       ;
;      - reg_data~170                     ; 0                 ; 6       ;
;      - reg_data~185                     ; 0                 ; 6       ;
;      - reg_data~200                     ; 0                 ; 6       ;
;      - reg_data~215                     ; 0                 ; 6       ;
;      - reg_data~230                     ; 0                 ; 6       ;
;      - reg_data~245                     ; 0                 ; 6       ;
; rst                                     ;                   ;         ;
;      - id_ex:id_ex0|ex_reg2[0]          ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[0]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[0]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[1]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[1]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[2]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[2]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[3]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[3]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[4]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[4]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[5]         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop[5]         ; 0                 ; 0       ;
;      - divide:div0|ready_o              ; 1                 ; 0       ;
;      - id_ex:id_ex0|ex_alusel[2]        ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_alusel[2]        ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_alusel[1]        ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_alusel[1]        ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_alusel[0]        ; 1                 ; 0       ;
;      - id_ex:id_ex0|ex_alusel[0]        ; 1                 ; 0       ;
;      - id_ex:id_ex0|ex_wd[3]            ; 1                 ; 0       ;
;      - id_ex:id_ex0|ex_wd[2]            ; 1                 ; 0       ;
;      - id_ex:id_ex0|ex_wd[1]            ; 1                 ; 0       ;
;      - id_ex:id_ex0|ex_wd[0]            ; 1                 ; 0       ;
;      - id_ex:id_ex0|ex_wreg             ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_wreg             ; 0                 ; 0       ;
;      - divide:div0|Add1~0               ; 0                 ; 0       ;
;      - divide:div0|Add1~2               ; 0                 ; 0       ;
;      - divide:div0|Add1~4               ; 0                 ; 0       ;
;      - divide:div0|Add1~6               ; 0                 ; 0       ;
;      - divide:div0|Add1~8               ; 0                 ; 0       ;
;      - divide:div0|Add1~10              ; 0                 ; 0       ;
;      - divide:div0|Add1~12              ; 0                 ; 0       ;
;      - divide:div0|Add1~14              ; 0                 ; 0       ;
;      - divide:div0|Add1~16              ; 0                 ; 0       ;
;      - divide:div0|Add1~18              ; 0                 ; 0       ;
;      - divide:div0|Add1~20              ; 0                 ; 0       ;
;      - divide:div0|Add1~22              ; 0                 ; 0       ;
;      - divide:div0|Add1~24              ; 0                 ; 0       ;
;      - divide:div0|Add1~26              ; 0                 ; 0       ;
;      - divide:div0|Add1~28              ; 0                 ; 0       ;
;      - divide:div0|Add1~30              ; 0                 ; 0       ;
;      - divide:div0|Add2~0               ; 0                 ; 0       ;
;      - divide:div0|Add2~2               ; 0                 ; 0       ;
;      - divide:div0|Add2~4               ; 0                 ; 0       ;
;      - divide:div0|Add2~6               ; 0                 ; 0       ;
;      - divide:div0|Add2~8               ; 0                 ; 0       ;
;      - divide:div0|Add2~10              ; 0                 ; 0       ;
;      - divide:div0|Add2~12              ; 0                 ; 0       ;
;      - divide:div0|Add2~14              ; 0                 ; 0       ;
;      - divide:div0|Add2~16              ; 0                 ; 0       ;
;      - divide:div0|Add2~18              ; 0                 ; 0       ;
;      - divide:div0|Add2~20              ; 0                 ; 0       ;
;      - divide:div0|Add2~22              ; 0                 ; 0       ;
;      - divide:div0|Add2~24              ; 0                 ; 0       ;
;      - divide:div0|Add2~26              ; 0                 ; 0       ;
;      - divide:div0|Add2~28              ; 0                 ; 0       ;
;      - divide:div0|Add2~30              ; 0                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[0]~0     ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[1]~1     ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[2]~2     ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[3]~3     ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[4]~4     ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[5]~5     ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[6]~6     ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[7]~7     ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[8]~8     ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[9]~9     ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[10]~10   ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[11]~11   ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[12]~12   ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[13]~13   ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[14]~14   ; 1                 ; 0       ;
;      - if_id:if_id0|ram_addr_o[15]~15   ; 1                 ; 0       ;
;      - if_id:if_id0|Equal1~0            ; 1                 ; 0       ;
;      - flag_reg:flag_reg0|c_o~0         ; 1                 ; 0       ;
;      - flag_reg:flag_reg0|z_o~0         ; 1                 ; 0       ;
;      - flag_reg:flag_reg0|v_o~0         ; 1                 ; 0       ;
;      - flag_reg:flag_reg0|s_o~0         ; 1                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~0        ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~0        ; 0                 ; 0       ;
;      - ex:ex0|Mux15~0                   ; 0                 ; 0       ;
;      - mem:mem0|whilo_o~0               ; 1                 ; 0       ;
;      - ex:ex0|HI[0]~31                  ; 0                 ; 0       ;
;      - ex:ex0|Mux16~4                   ; 0                 ; 0       ;
;      - ex:ex0|Mux16~6                   ; 0                 ; 0       ;
;      - ex:ex0|mulres[0]~0               ; 0                 ; 0       ;
;      - id:id0|reg2_read_o~0             ; 0                 ; 0       ;
;      - id:id0|always3~0                 ; 0                 ; 0       ;
;      - id:id0|reg2_addr_o[2]~0          ; 0                 ; 0       ;
;      - id:id0|reg2_addr_o[3]~1          ; 0                 ; 0       ;
;      - mem:mem0|wd_o[3]~0               ; 1                 ; 0       ;
;      - mem:mem0|wd_o[2]~1               ; 1                 ; 0       ;
;      - id:id0|Equal9~0                  ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[0]~0            ; 0                 ; 0       ;
;      - id:id0|always3~3                 ; 0                 ; 0       ;
;      - id:id0|Equal8~0                  ; 0                 ; 0       ;
;      - id:id0|reg2_o[0]~0               ; 0                 ; 0       ;
;      - id:id0|reg2_o[0]~1               ; 0                 ; 0       ;
;      - id:id0|reg2_addr_o[1]~2          ; 0                 ; 0       ;
;      - id:id0|reg2_addr_o[0]~3          ; 0                 ; 0       ;
;      - regfile:regfile1|always2~0       ; 0                 ; 0       ;
;      - regfile:regfile1|Equal1~0        ; 0                 ; 0       ;
;      - id:id0|reg2_o[0]~5               ; 0                 ; 0       ;
;      - id:id0|reg1_addr_o[1]~0          ; 0                 ; 0       ;
;      - id:id0|reg1_addr_o[0]~1          ; 0                 ; 0       ;
;      - id:id0|reg1_addr_o[3]~2          ; 0                 ; 0       ;
;      - id:id0|reg1_addr_o[2]~3          ; 0                 ; 0       ;
;      - divide:div0|state~14             ; 0                 ; 0       ;
;      - mem:mem0|wreg_o~0                ; 0                 ; 0       ;
;      - mem:mem0|wd_o[1]~2               ; 1                 ; 0       ;
;      - mem:mem0|wd_o[0]~3               ; 1                 ; 0       ;
;      - pc_reg:pc_reg0|pc~14             ; 0                 ; 0       ;
;      - id:id0|branch_flag_o~0           ; 0                 ; 0       ;
;      - pc_reg:pc_reg0|pc~16             ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_aluop~0       ; 0                 ; 0       ;
;      - ex_mem:ex_mem0|mem_aluop~1       ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_aluop~2       ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_aluop~3       ; 0                 ; 0       ;
;      - ex_mem:ex_mem0|mem_aluop~4       ; 0                 ; 0       ;
;      - ex_mem:ex_mem0|mem_aluop~5       ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_aluop~6       ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_aluop~7       ; 1                 ; 0       ;
;      - regfile:regfile1|regs~0          ; 0                 ; 0       ;
;      - regfile:regfile1|regs[9][7]~1    ; 0                 ; 0       ;
;      - regfile:regfile1|regs[10][2]~2   ; 0                 ; 0       ;
;      - regfile:regfile1|regs[8][4]~3    ; 0                 ; 0       ;
;      - regfile:regfile1|regs[11][12]~4  ; 0                 ; 0       ;
;      - regfile:regfile1|regs[6][12]~5   ; 0                 ; 0       ;
;      - regfile:regfile1|regs[5][9]~6    ; 0                 ; 0       ;
;      - regfile:regfile1|regs[4][11]~7   ; 0                 ; 0       ;
;      - regfile:regfile1|regs[7][15]~8   ; 0                 ; 0       ;
;      - regfile:regfile1|regs~9          ; 0                 ; 0       ;
;      - regfile:regfile1|regs[1][6]~10   ; 0                 ; 0       ;
;      - regfile:regfile1|regs[2][15]~11  ; 0                 ; 0       ;
;      - regfile:regfile1|regs[0][5]~12   ; 0                 ; 0       ;
;      - regfile:regfile1|regs[3][3]~13   ; 0                 ; 0       ;
;      - regfile:regfile1|regs[14][4]~14  ; 0                 ; 0       ;
;      - regfile:regfile1|regs[13][0]~15  ; 0                 ; 0       ;
;      - regfile:regfile1|regs[12][8]~16  ; 0                 ; 0       ;
;      - regfile:regfile1|regs[15][1]~17  ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~1        ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~1        ; 0                 ; 0       ;
;      - ex:ex0|mulres[1]~2               ; 0                 ; 0       ;
;      - ex:ex0|Mux15~1                   ; 0                 ; 0       ;
;      - ex:ex0|Mux11~2                   ; 0                 ; 0       ;
;      - ex:ex0|Mux11~7                   ; 0                 ; 0       ;
;      - ex:ex0|Mux11~9                   ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[1]~1            ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_reg2[2]~26       ; 0                 ; 0       ;
;      - pc_reg:pc_reg0|pc[10]~19         ; 0                 ; 0       ;
;      - regfile:regfile1|regs~18         ; 0                 ; 0       ;
;      - regfile:regfile1|regs~19         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~2        ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~2        ; 0                 ; 0       ;
;      - ex:ex0|Mux3~2                    ; 0                 ; 0       ;
;      - ex:ex0|mulres[2]~3               ; 0                 ; 0       ;
;      - ex:ex0|Mux14~5                   ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[2]~3            ; 0                 ; 0       ;
;      - regfile:regfile1|regs~20         ; 0                 ; 0       ;
;      - regfile:regfile1|regs~21         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~3        ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~3        ; 0                 ; 0       ;
;      - ex:ex0|mulres[3]~4               ; 0                 ; 0       ;
;      - ex:ex0|Mux13~0                   ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[3]~4            ; 0                 ; 0       ;
;      - regfile:regfile1|regs~22         ; 0                 ; 0       ;
;      - regfile:regfile1|regs~23         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~4        ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~4        ; 0                 ; 0       ;
;      - ex:ex0|mulres[4]~5               ; 0                 ; 0       ;
;      - ex:ex0|Mux12~0                   ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[4]~5            ; 0                 ; 0       ;
;      - regfile:regfile1|regs~24         ; 0                 ; 0       ;
;      - regfile:regfile1|regs~25         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~5        ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~5        ; 0                 ; 0       ;
;      - ex:ex0|mulres[5]~6               ; 0                 ; 0       ;
;      - ex:ex0|Mux11~11                  ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[5]~6            ; 0                 ; 0       ;
;      - regfile:regfile1|regs~26         ; 0                 ; 0       ;
;      - regfile:regfile1|regs~27         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~6        ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~6        ; 0                 ; 0       ;
;      - ex:ex0|mulres[6]~7               ; 0                 ; 0       ;
;      - ex:ex0|Mux10~0                   ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[6]~7            ; 0                 ; 0       ;
;      - regfile:regfile1|regs~28         ; 1                 ; 0       ;
;      - regfile:regfile1|regs~29         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~7        ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~7        ; 0                 ; 0       ;
;      - ex:ex0|mulres[7]~8               ; 0                 ; 0       ;
;      - ex:ex0|Mux9~0                    ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[7]~8            ; 0                 ; 0       ;
;      - regfile:regfile1|regs~30         ; 0                 ; 0       ;
;      - regfile:regfile1|regs~31         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~8        ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~8        ; 0                 ; 0       ;
;      - ex:ex0|mulres[8]~9               ; 0                 ; 0       ;
;      - ex:ex0|Mux8~0                    ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[8]~9            ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_reg2[12]~113     ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_reg2~114         ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_reg2~115         ; 0                 ; 0       ;
;      - regfile:regfile1|regs~32         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~9        ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~9        ; 0                 ; 0       ;
;      - ex:ex0|mulres[9]~10              ; 1                 ; 0       ;
;      - ex:ex0|Mux7~0                    ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[9]~10           ; 0                 ; 0       ;
;      - regfile:regfile1|regs~33         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~10       ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~10       ; 0                 ; 0       ;
;      - ex:ex0|mulres[10]~11             ; 0                 ; 0       ;
;      - ex:ex0|Mux6~0                    ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[10]~11          ; 0                 ; 0       ;
;      - regfile:regfile1|regs~34         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~11       ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~11       ; 0                 ; 0       ;
;      - ex:ex0|mulres[11]~12             ; 1                 ; 0       ;
;      - ex:ex0|LO[11]~42                 ; 0                 ; 0       ;
;      - ex:ex0|Mux5~0                    ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[11]~12          ; 0                 ; 0       ;
;      - regfile:regfile1|regs~35         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~12       ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~12       ; 0                 ; 0       ;
;      - ex:ex0|mulres[12]~13             ; 0                 ; 0       ;
;      - ex:ex0|Mux4~0                    ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[12]~13          ; 0                 ; 0       ;
;      - regfile:regfile1|regs~36         ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~13       ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~13       ; 0                 ; 0       ;
;      - ex:ex0|Mux3~7                    ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[13]~14          ; 0                 ; 0       ;
;      - regfile:regfile1|regs~37         ; 1                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~14       ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~14       ; 0                 ; 0       ;
;      - ex:ex0|Mux2~8                    ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[14]~15          ; 0                 ; 0       ;
;      - regfile:regfile1|regs~38         ; 1                 ; 0       ;
;      - hilo_reg:hilo_reg0|lo_o~15       ; 0                 ; 0       ;
;      - hilo_reg:hilo_reg0|hi_o~15       ; 0                 ; 0       ;
;      - mem:mem0|wdata_o[15]~16          ; 0                 ; 0       ;
;      - pc_reg:pc_reg0|pc~23             ; 1                 ; 0       ;
;      - regfile:regfile1|regs~39         ; 1                 ; 0       ;
;      - mem:mem0|lo_o[0]~0               ; 1                 ; 0       ;
;      - mem:mem0|hi_o[0]~0               ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_lo~0          ; 0                 ; 0       ;
;      - ex_mem:ex_mem0|mem_whilo~1       ; 1                 ; 0       ;
;      - if_id:if_id0|id_inst[13]~1       ; 0                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wreg~0        ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wd~0          ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wd~1          ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wd~2          ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wd~3          ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~0       ; 1                 ; 0       ;
;      - id:id0|immenable~2               ; 0                 ; 0       ;
;      - if_id:if_id0|id_pc~0             ; 1                 ; 0       ;
;      - mem:mem0|lo_o[1]~1               ; 1                 ; 0       ;
;      - mem:mem0|hi_o[1]~1               ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~1       ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~1             ; 1                 ; 0       ;
;      - mem:mem0|lo_o[2]~2               ; 1                 ; 0       ;
;      - mem:mem0|hi_o[2]~2               ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~2       ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~2             ; 1                 ; 0       ;
;      - mem:mem0|lo_o[3]~3               ; 1                 ; 0       ;
;      - mem:mem0|hi_o[3]~3               ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~3       ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~3             ; 1                 ; 0       ;
;      - mem:mem0|lo_o[4]~4               ; 1                 ; 0       ;
;      - mem:mem0|hi_o[4]~4               ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~4       ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~4             ; 1                 ; 0       ;
;      - mem:mem0|lo_o[5]~5               ; 1                 ; 0       ;
;      - mem:mem0|hi_o[5]~5               ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~5       ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~5             ; 1                 ; 0       ;
;      - mem:mem0|lo_o[6]~6               ; 1                 ; 0       ;
;      - mem:mem0|hi_o[6]~6               ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~6       ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~6             ; 1                 ; 0       ;
;      - mem:mem0|lo_o[7]~7               ; 1                 ; 0       ;
;      - mem:mem0|hi_o[7]~7               ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~7       ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~7             ; 1                 ; 0       ;
;      - mem:mem0|lo_o[8]~8               ; 1                 ; 0       ;
;      - mem:mem0|hi_o[8]~8               ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~8       ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~8             ; 1                 ; 0       ;
;      - mem:mem0|lo_o[9]~9               ; 1                 ; 0       ;
;      - mem:mem0|hi_o[9]~9               ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~9       ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~9             ; 1                 ; 0       ;
;      - mem:mem0|lo_o[10]~10             ; 1                 ; 0       ;
;      - mem:mem0|hi_o[10]~10             ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~10      ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~10            ; 1                 ; 0       ;
;      - mem:mem0|lo_o[11]~11             ; 1                 ; 0       ;
;      - mem:mem0|hi_o[11]~11             ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~11      ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~11            ; 1                 ; 0       ;
;      - mem:mem0|lo_o[12]~12             ; 1                 ; 0       ;
;      - mem:mem0|hi_o[12]~12             ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~12      ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~12            ; 1                 ; 0       ;
;      - mem:mem0|lo_o[13]~13             ; 1                 ; 0       ;
;      - mem:mem0|hi_o[13]~13             ; 1                 ; 0       ;
;      - ex:ex0|mulres[13]~14             ; 0                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~13      ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~13            ; 1                 ; 0       ;
;      - mem:mem0|lo_o[14]~14             ; 1                 ; 0       ;
;      - mem:mem0|hi_o[14]~14             ; 1                 ; 0       ;
;      - ex:ex0|mulres[14]~15             ; 0                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~14      ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~14            ; 1                 ; 0       ;
;      - mem:mem0|lo_o[15]~15             ; 1                 ; 0       ;
;      - mem:mem0|hi_o[15]~15             ; 1                 ; 0       ;
;      - ex:ex0|mulres[15]~16             ; 0                 ; 0       ;
;      - ex_mem:ex_mem0|mem_wdata~15      ; 1                 ; 0       ;
;      - if_id:if_id0|id_pc~15            ; 1                 ; 0       ;
;      - ex:ex0|c_temp_1~1                ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_flag_upd~2       ; 0                 ; 0       ;
;      - divide:div0|dividend[0]          ; 1                 ; 0       ;
;      - divide:div0|result_o[10]~1       ; 0                 ; 0       ;
;      - divide:div0|Equal0~5             ; 0                 ; 0       ;
;      - divide:div0|state~15             ; 0                 ; 0       ;
;      - divide:div0|state~18             ; 0                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~0  ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~1  ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~2  ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~3  ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~4  ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~5  ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~6  ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~7  ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~8  ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~9  ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~10 ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~11 ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~12 ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~13 ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~14 ; 1                 ; 0       ;
;      - ex_mem:ex_mem0|mem_data_store~15 ; 1                 ; 0       ;
;      - divide:div0|dividend[16]         ; 1                 ; 0       ;
;      - divide:div0|state~21             ; 0                 ; 0       ;
;      - divide:div0|cnt[0]~6             ; 0                 ; 0       ;
;      - divide:div0|cnt[0]~9             ; 0                 ; 0       ;
;      - divide:div0|dividend[12]~2       ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[0]~0        ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[1]~1        ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[2]~2        ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[3]~3        ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[4]~4        ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[5]~5        ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[6]~6        ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[7]~7        ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[8]~8        ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[9]~9        ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[10]~10      ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[11]~11      ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[12]~12      ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[13]~13      ; 0                 ; 0       ;
;      - ex:ex0|div_opdata1_o[14]~14      ; 0                 ; 0       ;
;      - ex:ex0|data_store[15]~0          ; 0                 ; 0       ;
;      - ex:ex0|LO[0]~47                  ; 0                 ; 0       ;
;      - ex:ex0|HI[1]~47                  ; 0                 ; 0       ;
;      - ex:ex0|LO[1]~48                  ; 0                 ; 0       ;
;      - ex:ex0|HI[2]~48                  ; 0                 ; 0       ;
;      - ex:ex0|LO[2]~49                  ; 0                 ; 0       ;
;      - ex:ex0|HI[3]~49                  ; 0                 ; 0       ;
;      - ex:ex0|LO[3]~50                  ; 0                 ; 0       ;
;      - ex:ex0|HI[4]~50                  ; 0                 ; 0       ;
;      - ex:ex0|LO[4]~51                  ; 0                 ; 0       ;
;      - ex:ex0|HI[5]~51                  ; 0                 ; 0       ;
;      - ex:ex0|LO[5]~52                  ; 0                 ; 0       ;
;      - ex:ex0|HI[6]~52                  ; 0                 ; 0       ;
;      - ex:ex0|LO[6]~53                  ; 0                 ; 0       ;
;      - ex:ex0|HI[7]~53                  ; 0                 ; 0       ;
;      - ex:ex0|LO[7]~54                  ; 0                 ; 0       ;
;      - ex:ex0|HI[8]~54                  ; 0                 ; 0       ;
;      - ex:ex0|LO[8]~55                  ; 0                 ; 0       ;
;      - ex:ex0|HI[9]~55                  ; 0                 ; 0       ;
;      - ex:ex0|LO[9]~56                  ; 0                 ; 0       ;
;      - ex:ex0|HI[10]~56                 ; 0                 ; 0       ;
;      - ex:ex0|LO[10]~57                 ; 0                 ; 0       ;
;      - ex:ex0|HI[11]~57                 ; 0                 ; 0       ;
;      - ex:ex0|HI[12]~58                 ; 0                 ; 0       ;
;      - ex:ex0|LO[12]~58                 ; 0                 ; 0       ;
;      - ex:ex0|HI[13]~59                 ; 0                 ; 0       ;
;      - ex:ex0|LO[13]~59                 ; 0                 ; 0       ;
;      - ex:ex0|Mux3~11                   ; 0                 ; 0       ;
;      - ex:ex0|HI[14]~60                 ; 0                 ; 0       ;
;      - ex:ex0|LO[14]~60                 ; 0                 ; 0       ;
;      - ex:ex0|HI[15]~61                 ; 0                 ; 0       ;
;      - ex:ex0|LO[15]~61                 ; 0                 ; 0       ;
;      - ex:ex0|Mux1~10                   ; 0                 ; 0       ;
;      - id_ex:id_ex0|ex_aluop~5          ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[0]           ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[1]           ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[2]           ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[3]           ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[4]           ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[5]           ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[6]           ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[7]           ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[8]           ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[9]           ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[10]          ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[11]          ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[12]          ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[13]          ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[14]          ; 1                 ; 0       ;
;      - mem:mem0|mem_addr_o[15]          ; 1                 ; 0       ;
;      - ex:ex0|c_o                       ; 1                 ; 0       ;
;      - ex:ex0|z_o                       ; 1                 ; 0       ;
;      - ex:ex0|v_o                       ; 1                 ; 0       ;
;      - ex:ex0|s_o                       ; 1                 ; 0       ;
; clk                                     ;                   ;         ;
+-----------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                       ;
+---------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                            ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                             ; PIN_AB12           ; 601     ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; clk                             ; PIN_AB12           ; 28      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; divide:div0|cnt[0]~9            ; LCCOMB_X51_Y16_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; divide:div0|cnt[1]~5            ; LCCOMB_X51_Y16_N30 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; divide:div0|dividend[17]~1      ; LCCOMB_X50_Y16_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; divide:div0|dividend[1]~5       ; LCCOMB_X50_Y16_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; divide:div0|divisor[15]~16      ; LCCOMB_X52_Y16_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; divide:div0|result_o[10]~1      ; LCCOMB_X50_Y16_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; divide:div0|state.01            ; FF_X52_Y16_N27     ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; divide:div0|state.10            ; FF_X52_Y16_N21     ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; divide:div0|state~14            ; LCCOMB_X52_Y14_N20 ; 134     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ex:ex0|Equal11~0                ; LCCOMB_X50_Y16_N6  ; 70      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ex:ex0|Mux0~0                   ; LCCOMB_X45_Y11_N14 ; 16      ; Latch enable                          ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; ex:ex0|c_temp_1~1               ; LCCOMB_X51_Y13_N20 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; ex:ex0|data_store[15]~0         ; LCCOMB_X50_Y16_N4  ; 16      ; Latch enable                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; id:id0|always3~5                ; LCCOMB_X54_Y14_N8  ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; id:id0|branch_flag_o~1          ; LCCOMB_X53_Y9_N30  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; id:id0|immenable~2              ; LCCOMB_X54_Y11_N26 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; id_ex:id_ex0|ex_flag_upd        ; FF_X51_Y19_N25     ; 4       ; Latch enable                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; id_ex:id_ex0|ex_reg2[15]        ; FF_X49_Y13_N13     ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; id_ex:id_ex0|ex_reg2[2]~26      ; LCCOMB_X53_Y11_N12 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; if_id:if_id0|Equal1~0           ; LCCOMB_X51_Y9_N10  ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; if_id:if_id0|id_inst[13]~1      ; LCCOMB_X55_Y10_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; if_id:if_id0|id_inst[4]~17      ; LCCOMB_X51_Y9_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mem:mem0|Equal0~2               ; LCCOMB_X51_Y8_N14  ; 16      ; Latch enable                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pc_reg:pc_reg0|pc[10]~19        ; LCCOMB_X53_Y9_N14  ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pc_reg:pc_reg0|pc~14            ; LCCOMB_X52_Y9_N0   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[0][5]~12  ; LCCOMB_X59_Y17_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[10][2]~2  ; LCCOMB_X59_Y17_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[11][12]~4 ; LCCOMB_X57_Y15_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[12][8]~16 ; LCCOMB_X59_Y15_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[13][0]~15 ; LCCOMB_X59_Y17_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[14][4]~14 ; LCCOMB_X59_Y17_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[15][1]~17 ; LCCOMB_X59_Y16_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[1][6]~10  ; LCCOMB_X59_Y15_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[2][15]~11 ; LCCOMB_X59_Y17_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[3][3]~13  ; LCCOMB_X57_Y15_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[4][11]~7  ; LCCOMB_X59_Y15_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[5][9]~6   ; LCCOMB_X59_Y17_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[6][12]~5  ; LCCOMB_X59_Y17_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[7][15]~8  ; LCCOMB_X59_Y16_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[8][4]~3   ; LCCOMB_X59_Y17_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regfile:regfile1|regs[9][7]~1   ; LCCOMB_X59_Y15_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rst                             ; PIN_N21            ; 408     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+---------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+--------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                      ; PIN_AB12           ; 601     ; 26                                   ; Global Clock         ; GCLK19           ; --                        ;
; ex:ex0|Mux0~0            ; LCCOMB_X45_Y11_N14 ; 16      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; ex:ex0|data_store[15]~0  ; LCCOMB_X50_Y16_N4  ; 16      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; id_ex:id_ex0|ex_flag_upd ; FF_X51_Y19_N25     ; 4       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; mem:mem0|Equal0~2        ; LCCOMB_X51_Y8_N14  ; 16      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                         ;
+------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,237 / 116,715 ( 4 % ) ;
; C16 interconnects     ; 112 / 3,886 ( 3 % )     ;
; C4 interconnects      ; 3,113 / 73,752 ( 4 % )  ;
; Direct links          ; 425 / 116,715 ( < 1 % ) ;
; Global clocks         ; 5 / 20 ( 25 % )         ;
; Local interconnects   ; 1,057 / 39,600 ( 3 % )  ;
; R24 interconnects     ; 169 / 3,777 ( 4 % )     ;
; R4 interconnects      ; 3,671 / 99,858 ( 4 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.12) ; Number of LABs  (Total = 156) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 1                             ;
; 3                                           ; 0                             ;
; 4                                           ; 1                             ;
; 5                                           ; 4                             ;
; 6                                           ; 2                             ;
; 7                                           ; 0                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 4                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 5                             ;
; 14                                          ; 7                             ;
; 15                                          ; 10                            ;
; 16                                          ; 107                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.42) ; Number of LABs  (Total = 156) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 121                           ;
; 1 Clock enable                     ; 40                            ;
; 1 Sync. clear                      ; 13                            ;
; 1 Sync. load                       ; 5                             ;
; 2 Clock enables                    ; 38                            ;
; 2 Clocks                           ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.10) ; Number of LABs  (Total = 156) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 3                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 3                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 6                             ;
; 16                                           ; 18                            ;
; 17                                           ; 15                            ;
; 18                                           ; 17                            ;
; 19                                           ; 12                            ;
; 20                                           ; 14                            ;
; 21                                           ; 12                            ;
; 22                                           ; 8                             ;
; 23                                           ; 4                             ;
; 24                                           ; 7                             ;
; 25                                           ; 4                             ;
; 26                                           ; 4                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.78) ; Number of LABs  (Total = 156) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 6                             ;
; 2                                               ; 3                             ;
; 3                                               ; 5                             ;
; 4                                               ; 10                            ;
; 5                                               ; 8                             ;
; 6                                               ; 9                             ;
; 7                                               ; 12                            ;
; 8                                               ; 16                            ;
; 9                                               ; 21                            ;
; 10                                              ; 9                             ;
; 11                                              ; 9                             ;
; 12                                              ; 8                             ;
; 13                                              ; 5                             ;
; 14                                              ; 2                             ;
; 15                                              ; 9                             ;
; 16                                              ; 11                            ;
; 17                                              ; 1                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.24) ; Number of LABs  (Total = 156) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 0                             ;
; 12                                           ; 5                             ;
; 13                                           ; 2                             ;
; 14                                           ; 8                             ;
; 15                                           ; 3                             ;
; 16                                           ; 8                             ;
; 17                                           ; 9                             ;
; 18                                           ; 6                             ;
; 19                                           ; 5                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 5                             ;
; 23                                           ; 4                             ;
; 24                                           ; 4                             ;
; 25                                           ; 5                             ;
; 26                                           ; 4                             ;
; 27                                           ; 4                             ;
; 28                                           ; 7                             ;
; 29                                           ; 7                             ;
; 30                                           ; 4                             ;
; 31                                           ; 8                             ;
; 32                                           ; 8                             ;
; 33                                           ; 9                             ;
; 34                                           ; 9                             ;
; 35                                           ; 6                             ;
; 36                                           ; 5                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 61        ; 0            ; 61        ; 0            ; 0            ; 61        ; 61        ; 0            ; 61        ; 61        ; 0            ; 51           ; 0            ; 2            ; 22           ; 0            ; 51           ; 22           ; 2            ; 0            ; 0            ; 51           ; 0            ; 0            ; 0            ; 0            ; 0            ; 61        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 61           ; 0         ; 61           ; 61           ; 0         ; 0         ; 61           ; 0         ; 0         ; 61           ; 10           ; 61           ; 59           ; 39           ; 61           ; 10           ; 39           ; 59           ; 61           ; 61           ; 10           ; 61           ; 61           ; 61           ; 61           ; 61           ; 0         ; 61           ; 61           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; c                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_data[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr_o[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_we_o           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data_i[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_sel[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_sel[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_sel[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_sel[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; Unreserved               ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                       ;
+-----------------+-------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)          ; Delay Added in ns ;
+-----------------+-------------------------------+-------------------+
; I/O             ; clk                           ; 458.1             ;
; clk,I/O         ; clk                           ; 446.3             ;
; clk,I/O         ; id_ex:id_ex0|ex_alusel[0]     ; 196.8             ;
; clk             ; ex_mem:ex_mem0|mem_aluop[0]   ; 94.7              ;
; clk             ; clk                           ; 77.7              ;
; I/O             ; ex_mem:ex_mem0|mem_aluop[0]   ; 72.7              ;
; clk             ; rst                           ; 72.3              ;
; clk             ; id_ex:id_ex0|ex_alusel[0]     ; 71.9              ;
; I/O             ; clk,id_ex:id_ex0|ex_alusel[0] ; 42.1              ;
+-----------------+-------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                              ;
+-----------------------------+--------------------------+-------------------+
; Source Register             ; Destination Register     ; Delay Added in ns ;
+-----------------------------+--------------------------+-------------------+
; ex_mem:ex_mem0|mem_aluop[0] ; mem:mem0|mem_addr_o[2]   ; 5.659             ;
; id_ex:id_ex0|ex_alusel[0]   ; ex:ex0|wdata_o[13]       ; 5.517             ;
; rst                         ; mem:mem0|mem_addr_o[14]  ; 4.757             ;
; id_ex:id_ex0|ex_reg2[15]    ; ex:ex0|data_store[15]    ; 4.744             ;
; id_ex:id_ex0|ex_reg2[0]     ; ex:ex0|data_store[0]     ; 4.744             ;
; id_ex:id_ex0|ex_reg2[13]    ; ex:ex0|data_store[13]    ; 4.627             ;
; id_ex:id_ex0|ex_reg2[14]    ; ex:ex0|data_store[14]    ; 4.624             ;
; id_ex:id_ex0|ex_reg2[12]    ; ex:ex0|data_store[12]    ; 4.624             ;
; id_ex:id_ex0|ex_reg2[11]    ; ex:ex0|data_store[11]    ; 4.624             ;
; id_ex:id_ex0|ex_reg2[10]    ; ex:ex0|data_store[10]    ; 4.624             ;
; id_ex:id_ex0|ex_reg2[9]     ; ex:ex0|data_store[9]     ; 4.624             ;
; id_ex:id_ex0|ex_alusel[2]   ; ex:ex0|wdata_o[15]       ; 4.590             ;
; id_ex:id_ex0|ex_aluop[5]    ; ex:ex0|wdata_o[15]       ; 4.590             ;
; id_ex:id_ex0|ex_aluop[6]    ; ex:ex0|wdata_o[15]       ; 4.590             ;
; id_ex:id_ex0|ex_aluop[4]    ; ex:ex0|wdata_o[15]       ; 4.590             ;
; id_ex:id_ex0|ex_aluop[2]    ; ex:ex0|wdata_o[15]       ; 4.590             ;
; id_ex:id_ex0|ex_aluop[3]    ; ex:ex0|wdata_o[15]       ; 4.590             ;
; id_ex:id_ex0|ex_aluop[7]    ; ex:ex0|wdata_o[15]       ; 4.590             ;
; id_ex:id_ex0|ex_aluop[0]    ; ex:ex0|wdata_o[15]       ; 4.590             ;
; id_ex:id_ex0|ex_reg2[6]     ; ex:ex0|data_store[6]     ; 4.429             ;
; id_ex:id_ex0|ex_aluop[1]    ; ex:ex0|wdata_o[9]        ; 4.404             ;
; id_ex:id_ex0|ex_reg2[5]     ; ex:ex0|data_store[5]     ; 4.149             ;
; id_ex:id_ex0|ex_flag_upd    ; id_ex:id_ex0|ex_flag_upd ; 4.119             ;
; id_ex:id_ex0|ex_reg2[2]     ; ex:ex0|data_store[2]     ; 4.082             ;
; id_ex:id_ex0|ex_reg2[8]     ; ex:ex0|data_store[8]     ; 4.050             ;
; id_ex:id_ex0|ex_reg2[7]     ; ex:ex0|data_store[7]     ; 3.744             ;
; id_ex:id_ex0|ex_alusel[1]   ; ex:ex0|wdata_o[9]        ; 3.735             ;
; id_ex:id_ex0|ex_reg1[1]     ; ex:ex0|wdata_o[0]        ; 3.633             ;
; id_ex:id_ex0|ex_reg2[4]     ; ex:ex0|data_store[4]     ; 3.465             ;
; id_ex:id_ex0|ex_reg2[3]     ; ex:ex0|data_store[3]     ; 3.424             ;
; id_ex:id_ex0|ex_reg1[15]    ; ex:ex0|wdata_o[14]       ; 3.242             ;
; id_ex:id_ex0|ex_reg2[1]     ; ex:ex0|data_store[1]     ; 3.168             ;
; id_ex:id_ex0|ex_reg1[10]    ; ex:ex0|wdata_o[11]       ; 3.149             ;
; id_ex:id_ex0|ex_reg1[3]     ; ex:ex0|wdata_o[4]        ; 3.146             ;
; ex_mem:ex_mem0|mem_hi[13]   ; ex:ex0|wdata_o[13]       ; 3.129             ;
; mem_wb:mem_wb0|wb_hi[13]    ; ex:ex0|wdata_o[13]       ; 3.129             ;
; hilo_reg:hilo_reg0|hi_o[13] ; ex:ex0|wdata_o[13]       ; 3.129             ;
; ex_mem:ex_mem0|mem_whilo    ; ex:ex0|wdata_o[13]       ; 3.129             ;
; mem_wb:mem_wb0|wb_whilo     ; ex:ex0|wdata_o[13]       ; 3.129             ;
; id_ex:id_ex0|ex_reg1[13]    ; ex:ex0|wdata_o[14]       ; 3.117             ;
; id_ex:id_ex0|ex_reg1[8]     ; ex:ex0|wdata_o[9]        ; 3.115             ;
; ex_mem:ex_mem0|mem_hi[11]   ; ex:ex0|wdata_o[11]       ; 3.057             ;
; mem_wb:mem_wb0|wb_hi[11]    ; ex:ex0|wdata_o[11]       ; 3.057             ;
; hilo_reg:hilo_reg0|hi_o[11] ; ex:ex0|wdata_o[11]       ; 3.057             ;
; id_ex:id_ex0|ex_reg1[7]     ; ex:ex0|wdata_o[15]       ; 3.045             ;
; id_ex:id_ex0|ex_reg1[6]     ; ex:ex0|wdata_o[15]       ; 3.045             ;
; id_ex:id_ex0|ex_reg1[5]     ; ex:ex0|wdata_o[15]       ; 3.045             ;
; id_ex:id_ex0|ex_reg1[4]     ; ex:ex0|wdata_o[15]       ; 3.045             ;
; id_ex:id_ex0|ex_reg1[2]     ; ex:ex0|wdata_o[15]       ; 3.045             ;
; id_ex:id_ex0|ex_reg1[14]    ; ex:ex0|wdata_o[15]       ; 3.045             ;
; id_ex:id_ex0|ex_reg1[12]    ; ex:ex0|wdata_o[15]       ; 3.045             ;
; id_ex:id_ex0|ex_reg1[11]    ; ex:ex0|wdata_o[15]       ; 3.045             ;
; id_ex:id_ex0|ex_reg1[9]     ; ex:ex0|wdata_o[15]       ; 3.045             ;
; id_ex:id_ex0|ex_reg1[0]     ; ex:ex0|wdata_o[15]       ; 3.045             ;
; ex_mem:ex_mem0|mem_lo[9]    ; ex:ex0|wdata_o[9]        ; 2.949             ;
; mem_wb:mem_wb0|wb_lo[9]     ; ex:ex0|wdata_o[9]        ; 2.949             ;
; hilo_reg:hilo_reg0|lo_o[9]  ; ex:ex0|wdata_o[9]        ; 2.949             ;
; ex_mem:ex_mem0|mem_lo[11]   ; ex:ex0|wdata_o[11]       ; 2.943             ;
; mem_wb:mem_wb0|wb_lo[11]    ; ex:ex0|wdata_o[11]       ; 2.943             ;
; hilo_reg:hilo_reg0|lo_o[11] ; ex:ex0|wdata_o[11]       ; 2.943             ;
; ex_mem:ex_mem0|mem_lo[4]    ; ex:ex0|wdata_o[4]        ; 2.942             ;
; mem_wb:mem_wb0|wb_lo[4]     ; ex:ex0|wdata_o[4]        ; 2.942             ;
; hilo_reg:hilo_reg0|lo_o[4]  ; ex:ex0|wdata_o[4]        ; 2.942             ;
; ex_mem:ex_mem0|mem_lo[2]    ; ex:ex0|wdata_o[2]        ; 2.939             ;
; mem_wb:mem_wb0|wb_lo[2]     ; ex:ex0|wdata_o[2]        ; 2.939             ;
; hilo_reg:hilo_reg0|lo_o[2]  ; ex:ex0|wdata_o[2]        ; 2.939             ;
; ex_mem:ex_mem0|mem_lo[3]    ; ex:ex0|wdata_o[3]        ; 2.934             ;
; mem_wb:mem_wb0|wb_lo[3]     ; ex:ex0|wdata_o[3]        ; 2.934             ;
; hilo_reg:hilo_reg0|lo_o[3]  ; ex:ex0|wdata_o[3]        ; 2.934             ;
; ex_mem:ex_mem0|mem_lo[8]    ; ex:ex0|wdata_o[8]        ; 2.922             ;
; mem_wb:mem_wb0|wb_lo[8]     ; ex:ex0|wdata_o[8]        ; 2.922             ;
; hilo_reg:hilo_reg0|lo_o[8]  ; ex:ex0|wdata_o[8]        ; 2.922             ;
; ex_mem:ex_mem0|mem_lo[10]   ; ex:ex0|wdata_o[10]       ; 2.893             ;
; mem_wb:mem_wb0|wb_lo[10]    ; ex:ex0|wdata_o[10]       ; 2.893             ;
; hilo_reg:hilo_reg0|lo_o[10] ; ex:ex0|wdata_o[10]       ; 2.893             ;
; ex_mem:ex_mem0|mem_lo[0]    ; ex:ex0|wdata_o[0]        ; 2.881             ;
; mem_wb:mem_wb0|wb_lo[0]     ; ex:ex0|wdata_o[0]        ; 2.881             ;
; hilo_reg:hilo_reg0|lo_o[0]  ; ex:ex0|wdata_o[0]        ; 2.881             ;
; ex_mem:ex_mem0|mem_lo[1]    ; ex:ex0|wdata_o[1]        ; 2.874             ;
; mem_wb:mem_wb0|wb_lo[1]     ; ex:ex0|wdata_o[1]        ; 2.874             ;
; hilo_reg:hilo_reg0|lo_o[1]  ; ex:ex0|wdata_o[1]        ; 2.874             ;
; ex_mem:ex_mem0|mem_hi[7]    ; ex:ex0|wdata_o[7]        ; 2.867             ;
; mem_wb:mem_wb0|wb_hi[7]     ; ex:ex0|wdata_o[7]        ; 2.867             ;
; hilo_reg:hilo_reg0|hi_o[7]  ; ex:ex0|wdata_o[7]        ; 2.867             ;
; ex_mem:ex_mem0|mem_lo[13]   ; ex:ex0|wdata_o[13]       ; 2.848             ;
; mem_wb:mem_wb0|wb_lo[13]    ; ex:ex0|wdata_o[13]       ; 2.848             ;
; hilo_reg:hilo_reg0|lo_o[13] ; ex:ex0|wdata_o[13]       ; 2.848             ;
; ex_mem:ex_mem0|mem_hi[1]    ; ex:ex0|wdata_o[1]        ; 2.831             ;
; mem_wb:mem_wb0|wb_hi[1]     ; ex:ex0|wdata_o[1]        ; 2.831             ;
; hilo_reg:hilo_reg0|hi_o[1]  ; ex:ex0|wdata_o[1]        ; 2.831             ;
; ex_mem:ex_mem0|mem_hi[3]    ; ex:ex0|wdata_o[3]        ; 2.783             ;
; mem_wb:mem_wb0|wb_hi[3]     ; ex:ex0|wdata_o[3]        ; 2.783             ;
; hilo_reg:hilo_reg0|hi_o[3]  ; ex:ex0|wdata_o[3]        ; 2.783             ;
; ex_mem:ex_mem0|mem_lo[7]    ; ex:ex0|wdata_o[7]        ; 2.774             ;
; mem_wb:mem_wb0|wb_lo[7]     ; ex:ex0|wdata_o[7]        ; 2.774             ;
; hilo_reg:hilo_reg0|lo_o[7]  ; ex:ex0|wdata_o[7]        ; 2.774             ;
; ex_mem:ex_mem0|mem_hi[14]   ; ex:ex0|wdata_o[14]       ; 2.746             ;
; mem_wb:mem_wb0|wb_hi[14]    ; ex:ex0|wdata_o[14]       ; 2.746             ;
; hilo_reg:hilo_reg0|hi_o[14] ; ex:ex0|wdata_o[14]       ; 2.746             ;
; ex_mem:ex_mem0|mem_hi[8]    ; ex:ex0|wdata_o[8]        ; 2.714             ;
+-----------------------------+--------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE30F23C8 for design "cpu_try"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23C8 is compatible
    Info (176445): Device EP4CE40F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 54 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_try.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN AB12 (CLK12, DIFFCLK_7n)) File: G:/cpu_try/cpu_try.v Line: 3
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ex_mem:ex_mem0|mem_aluop[1] File: G:/cpu_try/ex_mem.v Line: 31
        Info (176357): Destination node ex_mem:ex_mem0|mem_aluop[2] File: G:/cpu_try/ex_mem.v Line: 31
        Info (176357): Destination node ex_mem:ex_mem0|mem_aluop[3] File: G:/cpu_try/ex_mem.v Line: 31
        Info (176357): Destination node ex_mem:ex_mem0|mem_aluop[4] File: G:/cpu_try/ex_mem.v Line: 31
        Info (176357): Destination node ex_mem:ex_mem0|mem_aluop[5] File: G:/cpu_try/ex_mem.v Line: 31
        Info (176357): Destination node ex_mem:ex_mem0|mem_aluop[6] File: G:/cpu_try/ex_mem.v Line: 31
        Info (176357): Destination node ex_mem:ex_mem0|mem_aluop[7] File: G:/cpu_try/ex_mem.v Line: 31
        Info (176357): Destination node flag_reg:flag_reg0|z_o File: G:/cpu_try/flag_reg.v Line: 10
        Info (176357): Destination node flag_reg:flag_reg0|c_o File: G:/cpu_try/flag_reg.v Line: 9
        Info (176357): Destination node id_ex:id_ex0|ex_aluop[0] File: G:/cpu_try/id_ex.v Line: 35
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node ex:ex0|data_store[15]~0  File: G:/cpu_try/ex.v Line: 75
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ex:ex0|Mux0~0  File: G:/cpu_try/ex.v Line: 352
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mem:mem0|Equal0~2  File: G:/cpu_try/mem.v Line: 54
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mem:mem0|wdata_o[0]~0 File: G:/cpu_try/mem.v Line: 20
        Info (176357): Destination node mem:mem0|wdata_o[1]~1 File: G:/cpu_try/mem.v Line: 20
        Info (176357): Destination node mem:mem0|wdata_o[4]~5 File: G:/cpu_try/mem.v Line: 20
        Info (176357): Destination node mem:mem0|wdata_o[5]~6 File: G:/cpu_try/mem.v Line: 20
        Info (176357): Destination node mem:mem0|wdata_o[6]~7 File: G:/cpu_try/mem.v Line: 20
        Info (176357): Destination node mem:mem0|wdata_o[7]~8 File: G:/cpu_try/mem.v Line: 20
        Info (176357): Destination node mem:mem0|wdata_o[8]~9 File: G:/cpu_try/mem.v Line: 20
        Info (176357): Destination node mem:mem0|wdata_o[10]~11 File: G:/cpu_try/mem.v Line: 20
        Info (176357): Destination node mem:mem0|wdata_o[11]~12 File: G:/cpu_try/mem.v Line: 20
        Info (176357): Destination node mem:mem0|wdata_o[12]~13 File: G:/cpu_try/mem.v Line: 20
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node id_ex:id_ex0|ex_flag_upd  File: G:/cpu_try/id_ex.v Line: 29
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node id_ex:id_ex0|ex_flag_upd~2 File: G:/cpu_try/id_ex.v Line: 29
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 1.5% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X45_Y11 to location X55_Y21
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:26
Info (11888): Total time spent on timing analysis during the Fitter is 4.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169180): Following 2 pins must use external clamping diodes.
    Info (169178): Pin ram_data_i[6] uses I/O standard 2.5 V at D1 File: G:/cpu_try/cpu_try.v Line: 5
    Info (169178): Pin ram_data_i[7] uses I/O standard 2.5 V at E2 File: G:/cpu_try/cpu_try.v Line: 5
Info (144001): Generated suppressed messages file G:/cpu_try/output_files/cpu_try.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5333 megabytes
    Info: Processing ended: Tue Dec 10 16:22:58 2019
    Info: Elapsed time: 00:01:48
    Info: Total CPU time (on all processors): 00:01:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/cpu_try/output_files/cpu_try.fit.smsg.


