============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 26 2019  11:54:59 pm
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

      Instance       Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------
dsc_mul                731       2439         0        2439    <none> (D) 
  stoch2bin_out        149        672         0         672    <none> (D) 
    inc_add_36_16_2     29        136         0         136    <none> (D) 
  prg_b                196        596         0         596    <none> (D) 
    prg_ab             195        588         0         588    <none> (D) 
      ctr4              66        262         0         262    <none> (D) 
      comp10_c          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp10_b          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp10_a          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
  prg_c                199        596         0         596    <none> (D) 
    prg_ab             196        590         0         590    <none> (D) 
      ctr4              67        265         0         265    <none> (D) 
      comp10_c          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp10_b          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp10_a          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
  prg_a                183        566         0         566    <none> (D) 
    prg_ab             181        562         0         562    <none> (D) 
      ctr4              52        237         0         237    <none> (D) 
      comp10_c          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp10_b          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp10_a          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 

 (D) = wireload is default in technology library
