本CPU 设计可满足课程要求中的十条指令的正常运行。主要由六大模块组成，时钟管理模块，取指管理模块，运算管理模块，存储管理模块，回写管理模块，访存控制管理模块。时钟管理模块主要产生四个节拍，控制其他模块的执行。取指管理模块主要执行指令从内存通过访存管理模块的提取，以及将取回的指令送往运算、存储、回写模块以供后续使用。运算管理模块主要执行算术逻辑运算、地址的生成、寄存器的写入操作。存储管理模块主要根据指令操作码产生相应的访存控制信号。回写管理模块主要做了PC新地址的计算以及回写，寄存器的回写。访存控制模块主要和主存以及外设进行数据传输。
