{"patent_id": "10-2023-0024744", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0131570", "출원번호": "10-2023-0024744", "발명의 명칭": "3차원 이종 집적 구조 기반 연산기-캐시-메모리 적층형 메모리 장치 및 이를 구비한 인공지능", "출원인": "한화시스템 주식회사", "발명자": "윤지원"}}
{"patent_id": "10-2023-0024744", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수 개의 메인 메모리 다이가 적층된 메인 메모리 다이 스택;상기 메인 메모리 다이 스택의 상부에 적층된 적어도 하나의 캐시 메모리 다이; 및상기 캐시 메모리 다이의 상부에 적층된 적어도 하나의 연산기 다이;를 포함하는 3차원 이종 집적 구조 기반 연산기-캐시-메모리 적층형 메모리 장치."}
{"patent_id": "10-2023-0024744", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 메인 메모리 다이 스택의 상부에 수직으로 적층되는 상기 캐시 메모리 다이의 개수와 상기 연산기 다이의개수는 구현하고자 하는 타켓 알고리즘의 연산 특성에 따라 가감되는 3차원 이종 집적 구조 기반 연산기-캐시-메모리 적층형 메모리 장치."}
{"patent_id": "10-2023-0024744", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항 또는 제 2 항 중 어느 한 항의 3차원 이종 집적 구조 기반 연산기-캐시-메모리 적층형 메모리 장치를구비하는 인공지능 가속기."}
{"patent_id": "10-2023-0024744", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 인공지능 가속기의 고성능화를 위한 메모리 장치 및 이를 구비한 인공지능 가속기에 관한 것으로, 보 다 상세하게는, 메인 메모리 스택의 상부에 캐시 메모리 및 연산기(프로세서) 다이를 수직방향으로 적층한 3차원 이종 집적 구조를 기반으로 하여 알고리즘의 연산 특성에 따라 캐시 메모리 및 연산기 다이의 개수를 조절하여 유연한 컴퓨팅 설계가 가능하도록 하는 3차원 이종 집적 구조 기반 연산기-캐시-메모리 적층형 메모리 장치 및 이를 구비한 인공지능 가속기에 관한 것이다."}
{"patent_id": "10-2023-0024744", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 인공지능 가속기의 고성능화를 위한 메모리 장치 및 이를 구비한 인공지능 가속기에 관한 것으로, 보 다 상세하게는, 메인 메모리 스택의 상부에 캐시 메모리 및 연산기(프로세서) 다이를 수직방향으로 적층한 3차 원 이종 집적 구조를 기반으로 하여 알고리즘의 연산 특성에 따라 캐시 메모리 및 연산기 다이의 개수를 조절하 여 유연한 컴퓨팅 설계가 가능하도록 하는 3차원 이종 집적 구조 기반 연산기-캐시-메모리 적층형 메모리 장치 및 이를 구비한 인공지능 가속기에 관한 것이다."}
{"patent_id": "10-2023-0024744", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "고성능 인공지능 컴퓨팅을 위한 인공지능 가속기의 고성능화에 대한 요구가 심화됨에 따라 인공지능 알고리즘 연산에 최적화된 반도체를 구현할 필요성이 커지고 있다. 인공지능 알고리즘에 최적화된 가속기를 설계하기 위 해서는 다수의 연산기와 메모리 사이를 고밀도의 채널로 집적하는 기술이 필요하다. 이를 위해 다수의 메모리 다이를 3차원(3-dimensional, 3D)으로 적층된 메모리 구조가 사용되고 있다. 이러한 3차원 기반 메모리 구조는 기존 2차원 기반 메모리 구조에 대비하여 고대역폭, 저전력 및 면적 감소 등 과 같은 많은 장점을 제공한다. 이에 따라 최근에는 3차원 적층 메모리 구조를 기반으로 보다 나은 고성능과 고 효율 연산을 수행하는 인공지능 반도체를 구현하기 위해 멀티-다이 인터포저(multi-die interposer) 기술 및 수 직 구조의 PIM(Processing in Memory) 컴퓨터 아키텍처가 개발되고 있다. 선행기술문헌 특허문헌 (특허문헌 0001) KR 10-2017-0102418 A, 2017. 09. 11. (특허문헌 0002) KR 10-2018-0097352 A, 2018. 08. 31. (특허문헌 0003) KR 10-2018-0097351 A, 2018. 08. 31 (특허문헌 0004) KR 10-1780586 B1, 2017. 09. 14. (특허문헌 0005)"}
{"patent_id": "10-2023-0024744", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 확장성이 용이하고 캐시 메모리 및 연산기 다이의 개수를 조절하여 유연한 컴퓨팅 설계(메모리 설 계)가 가능한 차원 이종 집적 구조 기반 연산기-캐시-메모리 적층형 메모리 장치 및 이를 구비한 인공지능 가속 기를 제공하는 것이다. 또한, 본 발명은 인공지능 알고리즘 복합모델의 연산 특성을 고려한 유연한 설계가 가능한 3차원 이종 집적 구 조 기반 연산기-캐시-메모리 적층형 메모리 장치 및 이를 구비한 인공지능 가속기를 제공하는 것이다."}
{"patent_id": "10-2023-0024744", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시 예에 따른 3차원 이종 집적 구조 기반 연산기-캐시-메모리 적층형 메모리 장치는 복수 개의 메 인 메모리 다이가 적층된 메인 메모리 다이 스택과, 상기 메인 메모리 다이 스택의 상부에 적층된 적어도 하나 의 캐시 메모리 다이와, 상기 캐시 메모리 다이의 상부에 적층된 적어도 하나의 연산기 다이를 포함한다. 또한, 상기 메인 메모리 다이 스택의 상부에 수직으로 적층되는 상기 캐시 메모리 다이의 개수와 상기 연산기 다이의 개수는 구현하고자 하는 타켓 알고리즘의 연산 특성에 따라 가감될 수 있다. 또한, 본 발명의 실시 예에 따른 인공지능 가속기는 상기한 3차원 이종 집적 구조 기반 연산기-캐시-메모리 적 층형 메모리 장치를 구비한다."}
{"patent_id": "10-2023-0024744", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시 예에 따르면, 기존 2차원 평면 구조가 아닌 메인 메모리 다이와 캐시 메모리 다이가 수직으로 적층된 3차원 이종 집적 구조 기반 연산기-캐시-메모리 적층형 메모리 장치를 제안함으로써 기존 2차원 평면 구 조 대비 작은 면적에 더 많은 다이를 높은 밀도로 실장 할 수 있다. 또한 적층 메모리 다이 스택의 상부에 연산 기 다이와 캐시 메모리 다이를 추가함으로써 타겟 알고리즘의 연산 특성에 따라 연산기-캐시-메모리 다이의 수 를 조정하여 설계의 유연성을 높일 수 있게 된다. 따라서, 본 발명의 실시 예에 따른 메모리 장치를 인공지능 가속기에 적용하는 경우에는 기존의 단일 구성 프로 세서 대비 더욱 다양한 타겟 알고리즘의 연산 특성이 반영된 최적 설계가 가능해지고, 이는 전체적인 시스템의 성능을 향상시킬 수 있다."}
{"patent_id": "10-2023-0024744", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개 시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들 은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 2차원 기반 평면 메모리 구조를 갖는 인공지능 가속기에서는 연산이 이루어지는 프로세서(연산기와 캐시 메모리)와 메인 메모리가 수평방향으로 배치된 구조를 갖는다. 이러한 2차원 평면 메모리 구조에서는 타겟 알고 리즘 모델의 요구 연산량에 따라 연산기를 추가로 배치하거나, 혹은 캐시 메모리의 용량을 증가시키고자 하는 경우 제한된 면적과 인터커넥션 길이 연장 등의 물리적인 제약에 부딪히게 된다. 인공지능 연산을 위한 다양한 알고리즘은 서로 상이한 연산 특성을 지니게 된다. 이에 따라 각 알고리즘의 보다 효율적인 연산을 위해서는 각 알고리즘의 연산 특성을 고려한 연산기의 설계가 요구된다. 하지만 기존의 단일 프로세서 구성으로는 일부 알고리즘 모델에 대해서만 최적 연산 성능 및 효율을 보인다. 또한, 기존 2차원 평면 구조를 갖는 프로세서의 성능 향상을 위해 연산기 다이와 캐시 메모리 다이를 추가하기에는 한정된 다이 면적 및 평면 구조의 물리적 한계에 봉착하게 된다. 이러한 2차원 평면 메모리 구조에서의 문제점을 해결하기 위해 3차원-적층 메모리 장치가 제안되었으며, 그 일 례가 국내 공개특허 제10-2017-0102418호에서 제안되었다. 도 1은 종래의 3차원 적층 메모리 장치의 단면을 개략적으로 나타낸 도면이고, 도 2는 도 1에 나타낸 3차원 적 층 메모리 장치의 베이스 다이를 나타낸 도면이다. 도 1 및 도 2와 같이, 종래의 3차원 적층 메모리 장치는 로직 어레이, 프로그램 메모리, 제어 회 로와 같은 계산 로직 부분이 메모리 다이 스택의 하부에 배치된 베이스 다이 내의 공간에 배치된 구조를 갖는다. 이러한 3차원 적층 메모리 장치에서는 베이스 다이 내의 공간을 활용하기 때문에 연산기 및 캐시 메모 리를 추가하는데 물리적인 제약이 따를 수 밖에 없다. 캐시 메모리는 프로세서(연산기)와 메인 메모리가 분리되어 있는 컴퓨팅 환경에서 채택하고 있는 메모리 계층 구조 내의 구성 요소 중 하나이다. 프로세서와 메인 메모리가 분리된 컴퓨팅 환경에서는 고속으로 동작하는 프 로세서와 상대적으로 저속으로 동작하는 메인 메모리 사이에서 속도 차이가 현저하게 발생한다. 프로세서와 메 인 메모리 사이의 현저한 속도 차이로 인해 메인 메모리에서 데이터에 빠르게 접근할 수 없다. 따라서 전체 시 스템 성능이 저하되는 병목 현상이 발생하게 된다. 캐시 메모리는 프로세서와 메모리 사이에서 메모리 접근 지연 시간을 줄여주어 전체적인 시스템 성능 향상에 중 요한 역할을 담당한다. 프로세서의 성능을 증가시키기 위해 캐시 메모리를 늘리는 경우, 전체 시스템 전력 소모 및 비용의 증가의 문제가 수반된다. 반면 캐시 메모리의 용량이 작을 경우 낮은 데이터 적중 실패율(Cache Miss Ratio)로 인한 전체적인 시스템 성능 저하의 문제가 발생한다. 다양한 인공지능 알고리즘 복합모델의 경우 모델의 크기는 알고리즘 별로 상이하며, 연산 과정에서 데이터가 메 모리로부터 검색된 이후 재사용되는 횟수(Operational intensity, 연산강도) 또한 알고리즘 특성에 따라 큰 차 이를 보인다. 본 발명은 메인 메모리 다이와 캐시 메모리 다이를 수직방향으로 적층한 3차원 이종 집적 기반의 구조로 알고리 즘의 연산 특성에 따라 캐시 메모리와 프로세서(연산기)를 적절히 추가함으로써 각 알고리즘 특성에 최적화된 구성에 따라 유동적으로 변경할 수 있다. 즉, 본 발명은 도 1 및 도 2와 같은 3차원 적층 구조를 갖는 종래의 3 차원 적층 메모리 장치의 제한된 확장성을 극복하기 위해 인공지능 가속기 내 구성(프로세서-캐시-메모리)의 유 동적인 변경이 가능한 메모리 장치를 제공한다. 도 3은 본 발명의 실시 예에 따른 메모리 장치의 단면을 개략적으로 나타낸 도면이다. 도 3을 참조하면, 본 발명의 실시 예에 따른 메모리 장치는 3차원 이종 집적 구조 기반 연산기-캐시-메모리 적층형 구조로 이루어진다. 즉, 메모리 장치는 메인 메모리 다이가 수직방향으로 적층된 메인 메모리 다이 스택 상부에 캐시 메모리 다이와 연산기 다이가 수직방향으로 적층된 구조를 갖는다. 도 4는 본 발명의 실시 예에 따른 메모리 장치의 다양한 구조를 나타낸 단면도들로서, 프로세서-메모리 모듈 내 다양한 연산기-캐시-메모리 조합을 보여주는 개념도이다. 도 4를 참조하면, 본 발명의 실시 예에 따른 메모리 장치는 알고리즘의 연산 특성에 따라 캐시 메모리 다이와 연산기 다이를 적절히 추가하여 구성할 수 있다. 종래의 3차원 적층 메모리 장치의 베이스 다이를 나타낸 도 2의 경우와 같이 프로그램 메모리와 연산기 가 한 다이에 구성되어 있을 경우에는, 제한된 다이 면적 및 단일 구성으로 인해 다양한 알고리즘의 연산 특성에 따라 용량을 유동적으로 증가시키기가 어렵다는 단점이 있다. 이러한 단점을 극복하고자, 프로그램 메모 리와 연산기를 단일 다이가 아닌 별도의 공정에서 제조된 연산기 다이 및 캐시 메모리 다이 를 특성에 따라 적층하는 방식으로 구성하여 설계 자유도를 높일 수 있다. 도 4의 (a)는 기준 구조(CASE1)를 나타낸 구조이고, 도 4의 (b)는 기준 구조(CASE1) 대비 캐시 메모리 다이를 추가하여 캐시 메모리 용량을 증가시킨 구조(CASE2)이고, 도 4의 (c)는 기준 구조(CASE1) 대비 연산기 다이를 추가한 구조(CASE3)이다. 도 4의 (b) 및 (c)와 같이, 메모리 장치 내에서 캐시 메모리 다이 및/또는 연산기 다이를 추가하여 구조를 변경함으로써 알고리즘의 연산 특성(Cache-sensitivity, Compute-intensity)을 고려한 최적 컴퓨팅 아키텍처 사용이 가능하다. 또한, 구조 변경시 연산기 다이 및 캐시 메모리 다이를 기존 메인 메모리 다이 스택 위에 수직 방향으로 적층함 으로써 평면 구조 대비 프로세서-메모리 간 데이터 이동 길이를 감소시키고, 이와 동시에 추가 다이를 수직 방 향으로 적층하여 전체 반도체 칩 면적 증가 없이도 고밀도 메모리를 구현할 수 있다는 장점을 지닌다. 뿐만 아니라, 메모리 장치 중 열 발생이 비교적 많은 캐시 메모리 다이 및 연산기 다이 를 메모리 다이 스택 상부에 적층시킴으로써, 기존 구조인 도 2와 비교했을 때 열 방출이 용이한 구조를 갖고 있다는 장점이 있다. 도 5는 도 4에 나타낸 메모리 장치의 다양한 구조에 따른 성능평가를 나타낸 도면으로서, 가속기 구성 중 캐시 (L2 Cache)와 연산기(Streaming Multiprocessor) 개수 변화에 따른 알고리즘 복합모델의 평가 비교 결과를 나 타낸다. 도 5를 참조하면, 본 발명의 실시 예에 따른 메모리 장치로 이루어진 인공지능 가속기의 구성 중 캐시의 용 량과 연산기의 수를 변경하여 다양한 알고리즘 복합모델에 대한 성능평가를 진행하였다. 성능평가를 위해 선정 한 알고리즘은 연산 특성에 따라 각각 'Cache-sensitive 한 알고리즘'과 'Compute-intensive 한 알고리즘'으로 분류한다. 'Cache-sensitive 알고리즘'은 연산 과정에서 연산기와 캐시 메모리 간 잦은 접근이 발생하고, 'compute-intensive 알고리즘'은 같은 양의 데이터로 더 많은 연산이 발생하기에 더 많은 수의 연산기를 요구하 는 알고리즘이다. 성능평가를 진행한 결과, 도 4의 (b)와 같이, 캐시 메모리 다이를 추가하여 캐시 메모리 용량을 증가시킨 구조 (Case2)에서는 'cache-sensitive 알고리즘'에 대해 더 높은 연산 성능을 보이는 것을 확인할 수 있다. 또한 도 4의 (c)와 같이, 연산기 다이를 추가하여 연산기의 수를 증가시킨 구조(Case3)에서는 'compute-intensive 알고 리즘'에서 기존 구성 대비 더 높은 성능을 보이는 것을 확인할 수 있다. 상기에서, 본 발명의 바람직한 실시 예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술 적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범 위 안에 속한다고 해야 할 것이다."}
{"patent_id": "10-2023-0024744", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 종래의 3차원 적층 메모리 장치의 단면을 나타낸 도면. 도 2는 도 1에 나타낸 3차원 적층 메모리 장치의 베이스 다이를 나타낸 도면. 도 3은 본 발명의 실시 예에 따른 메모리 장치의 단면을 나타낸 도면. 도 4는 본 발명의 실시 예에 따른 메모리 장치의 다양한 구조를 나타낸 단면도들. 도 5는 도 4에 나타낸 메모리 장치의 다양한 구조에 따른 성능평가를 나타낸 도면."}
