0.7
2020.2
Oct 13 2023
20:47:58
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.sim/sim_1/behav/xsim/glbl.v,1751604037,verilog,,,,glbl,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sim_1/new/testbench.v,1751604037,verilog,,,,testbench,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/alu.v,1751611386,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/arm.v,,alu,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/arm.v,1751606962,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/condcheck.v,,arm,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/condcheck.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/condlogic.v,,condcheck,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/condlogic.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/controller.v,,condlogic,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/controller.v,1751607607,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/datapath.v,,controller,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/datapath.v,1751606733,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/decode.v,,datapath,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/decode.v,1751610328,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/extend.v,,decode,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/extend.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/flopenr.v,,extend,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/flopenr.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/flopr.v,,flopenr,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/flopr.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/floprdual.v,,flopr,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/floprdual.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/mainfsm.v,,floprdual,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/mainfsm.v,1751610419,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/mem.v,,mainfsm,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/mem.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/mux2.v,,mem,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/mux2.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/mux3.v,,mux2,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/mux3.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/regfile.v,,mux3,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/regfile.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/top.v,,regfile,,,,,,,,
C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sources_1/new/top.v,1751604037,verilog,,C:/Users/ASUS/Documents/proyecto_arqui_git/proyecto_arqui/proyecto_arqui.srcs/sim_1/new/testbench.v,,top,,,,,,,,
