# 3.3 半导体随机存储器

## 3.3.1 SRAM和DRAM

### 1、半导体存储芯片的结构

![](../.gitbook/assets/ban-dao-ti-xin-pian-jie-gou-.png)

* **存储矩阵**：由大量相同的位存储单元阵列构成
* **译码驱动**：将来自地址总线的地址信号翻译成对应存储单元的选通信号， 该信号在读写电路的配合下完成对被选中单元的读/写操作
* **读写电路**：包括读出放大器和写入电路，用来完成读/写操作
* **地址线**：决定CPU访问存储矩阵的哪里，**单向**输入，位数取决于芯片的容量
* **数据线**：进行数据的读写，**双向**读写，位数取决于芯片能够读/写的位数
* **片选线**：用于确定哪一个存储芯片被选中，可以表示为
  * $$\overline{\text C \text S}$$：芯片选择，低电平有效
  * $$\overline{\text C \text E}$$：芯片使能，低电平有效
* 读写控制线：可以有一根，也可以有两根
  * 一根
    * $$\overline{\text W \text E}$$：低电平写有效，高电平读有效
  * 两根
    * $$\overline{\text O \text W}$$：允许读，低电平有效
    * $$\overline{\text W \text E}$$：允许写，低电平有效

芯片的容量由地址线和数据线一起决定：

$$
芯片的容量 = 2^{地址线根数} \times 数据线根数
$$

### 2、SRAM和DRAM的区别

<table>
  <thead>
    <tr>
      <th style="text-align:center">&#x7279;&#x70B9;</th>
      <th style="text-align:center">SRAM</th>
      <th style="text-align:center">DRAM</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td style="text-align:center">&#x5B58;&#x50A8;&#x4FE1;&#x606F;&#xFF08;0&#x3001;1&#xFF09;</td>
      <td style="text-align:center">&#x89E6;&#x53D1;&#x5668;&#xFF08;&#x53CC;&#x7A33;&#x6001;&#xFF09;</td>
      <td
      style="text-align:center">&#x7535;&#x5BB9;&#xFF08;&#x5145;&#x653E;&#x7535;&#xFF09;</td>
    </tr>
    <tr>
      <td style="text-align:center">&#x7834;&#x574F;&#x6027;&#x8BFB;&#x51FA;</td>
      <td style="text-align:center">&#x975E;</td>
      <td style="text-align:center">&#x662F;</td>
    </tr>
    <tr>
      <td style="text-align:center">&#x9700;&#x8981;&#x5237;&#x65B0;</td>
      <td style="text-align:center">&#x4E0D;&#x8981;</td>
      <td style="text-align:center">
        <p>&#x9700;&#x8981;&#xFF08;&#x7535;&#x5BB9;&#x4E0A;&#x7684;</p>
        <p>&#x7535;&#x8377;&#x53EA;&#x80FD;&#x7EF4;&#x6301;2ms&#xFF09;</p>
      </td>
    </tr>
    <tr>
      <td style="text-align:center">
        <p>&#x9001;&#x884C;&#x5217;&#x5730;&#x5740;</p>
        <p>&#xFF08;&#x884C;&#x5730;&#x5740;&#xFF0C;&#x5217;&#x5730;&#x5740;&#xFF09;</p>
      </td>
      <td style="text-align:center">&#x540C;&#x65F6;&#x4F20;&#x9001;</td>
      <td style="text-align:center">&#x5206;&#x4E24;&#x6B21;&#x9001;</td>
    </tr>
    <tr>
      <td style="text-align:center">&#x8FD0;&#x884C;&#x901F;&#x5EA6;</td>
      <td style="text-align:center">&#x5757;</td>
      <td style="text-align:center">&#x6162;</td>
    </tr>
    <tr>
      <td style="text-align:center">&#x96C6;&#x6210;&#x5EA6;</td>
      <td style="text-align:center">&#x4F4E;</td>
      <td style="text-align:center">&#x9AD8;</td>
    </tr>
    <tr>
      <td style="text-align:center">&#x53D1;&#x70ED;&#x91CF;</td>
      <td style="text-align:center">&#x5927;</td>
      <td style="text-align:center">&#x5C0F;</td>
    </tr>
    <tr>
      <td style="text-align:center">&#x5B58;&#x50A8;&#x6210;&#x672C;</td>
      <td style="text-align:center">&#x9AD8;</td>
      <td style="text-align:center">&#x4F4E;</td>
    </tr>
  </tbody>
</table>

### 3、DRAM的刷新

#### 1）刷新的频率：

一般为2ms

#### 2）每次刷新多少存储单元：

以行为单位，一次刷新一行

{% hint style="info" %}
使用行列地址的目的：减少选通线
{% endhint %}

#### 3）如何刷新

通过硬件支持，读出一行的信息后重新写入，占用1个读/写周期

#### 4）何时刷新

假设DRAM内部结构排列成 128X128 的形式，读/写周期0.5μs

* **分散刷新**
  * 每读写一次就刷新该行
  * 前0.5μs用于读写、后0.5μs用于刷新
  * 系统的存取周期变为1μs
* **集中刷新**
  * 2ms内集中安排时间刷新
  * 例如最后128个周期（64μs）全部用于刷新128行
  * 用于刷新的存储周期内无法访问存储器，称为**访存死区**
* **异步刷新**
  * 将128次刷新平均分布在2ms内
  * 每15.6μs会有一个0.5μs的**死时间**

### 4、RAM的读写周期

#### SRAM的读周期

![](../.gitbook/assets/sram-du-.png)

* $$t_{CO}$$之前：等待地址线稳定
* $$t_{CO}$$：片选保持时间
* 数据全部读出之后，在外部总线上稳定的出现，片选信号失效
* $$t_{A}$$：读出时间
* $$t_{RC}$$：读周期
* 用一根读写控制线时，WE全程保持高电平

#### SRAM的写周期

![](../.gitbook/assets/sram-xie-.png)

过程原理与读类似，等待信号稳定。

## 3.3.2 只读存储器（ROM）

### 1、ROM的特点

* 断电不丢失信息
* 只读

### 2、ROM的分类

* 掩膜式只读存储器（MROM）
  * 出厂时写入
* 一次可编程只读存储器（PROM）
  * 通过专门设备一次性写入
* 可擦除可编程只读存储器（EPROM）
  * 修改次数有限
  * 写入时间很长
* 闪速存储器（Flash Memory）
  * 如U盘
* 固态硬盘（Solid State Drives）
  * 控制端元+闪存芯片



