{"patent_id": "10-2022-0026304", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0128857", "출원번호": "10-2022-0026304", "발명의 명칭": "강유전체를 포함하는 반도체 소자 및 이를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "이현재"}}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "소정 극성의 도펀트를 포함하는 반도체 기판;상기 반도체 기판에 마련되며, 상기 반도체 기판과 반대 극성의 다수 캐리어(majority carrier)를 포함하는 채널층; 상기 채널층에 마련되는 강유전체층; 및상기 강유전체층에 마련되는 게이트;를 포함하고,상기 반도체 기판의 도핑 농도는 상기 채널층의 다수 캐리어 농도보다 낮은 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 반도체 기판의 도핑 농도는 1016 ~ 1019 cm-3 인 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 채널층의 다수 캐리어 농도는 1018 ~ 1021 cm-3 인 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 채널층은 5nm 이하의 두께를 가지는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 반도체 기판은 Ⅳ족 반도체 물질을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 반도체 기판은 Si, Ge 또는 SiGe를 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 채널층은 산화물 반도체 또는 2차원 반도체 물질(2D semiconductor material)을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 반도체 기판은 p형 도펀트를 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,공개특허 10-2023-0128857-3-상기 채널층은 In, Ga, Zn 및 Sn 중 적어도 하나의 산화물을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 8 항에 있어서,상기 채널층은 그래핀(graphene) 또는 TMD(transition metal dichalcogenide)를 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서,상기 TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Co, Tc 및 Re 중 적어도 하나를 포함하는 전이 금속 및 S, Se 및Te 중 적어도 하나를 포함하는 칼코겐 원소를 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1 항에 있어서,상기 반도체 기판은 n형 도펀트를 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 채널층은 Sn 및 Ni 중 적어도 하나의 산화물을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 12 항에 있어서,상기 채널층은 흑린(Black Phosphorous)을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 1 항에 있어서,상기 강유전체층은 하프늄 산화물, 지르코늄 산화물 및 하프늄-지르코늄 산화물 중 적어도 하나를 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15 항에 있어서,상기 강유전체층은 Si, Al, La, Y, Sr 및 Gd 중 적어도 하나의 도펀트를 더 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 1 항에 있어서,상기 게이트는 금속 또는 금속 질화물을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 1 항에 있어서,상기 채널층의 양측에는 소스 및 드레인이 마련되는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 1 항에 있어서,상기 채널층, 상기 강유전체층 및 상기 게이트는 상기 반도체 기판을 순차적으로 둘러싸도록 마련되는 반도체소자.공개특허 10-2023-0128857-4-청구항 20 기판에 마련되는 제1 및 제2 전계효과 트랜지스터를 포함하고,상기 제1 전계효과 트랜지스터는, 소정 극성의 도펀트를 포함하는 제1 반도체층;상기 제1 반도체층에 마련되며, 상기 제1 반도체층과 반대 극성의 다수 캐리어를 포함하는 제1 채널층; 상기 제1 채널층에 마련되는 제1 강유전체층; 및상기 제1 강유전체층에 마련되는 제1 게이트;를 포함하며,상기 제2 전계효과 트랜지스터는, 상기 제1 반도체층과 반대 극성의 도펀트를 포함하는 제2 반도체층;상기 제2 반도체층에 마련되며, 상기 제2 반도체층과 반대 극성의 다수 캐리어를 포함하는 제2 채널층; 상기 제2 채널층에 마련되는 제2 강유전체층; 및상기 제2 강유전체층에 마련되는 제2 게이트;를 포함하며,상기 제1 반도체층의 도핑 농도는 상기 제1 채널층의 다수 캐리어 농도보다 낮으며, 상기 제2 반도체층의 도핑농도는 상기 제2 채널층의 다수 캐리어 농도보다 낮은 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제 20 항에 있어서,상기 제1 및 제2 채널층은 각각 5nm 이하의 두께를 가지는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제 20 항에 있어서,상기 제1 및 제2 반도체층은 각각 Ⅳ족 반도체 물질을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제 20 항에 있어서,상기 제1 및 제2 채널층은 각각 산화물 반도체 또는 2차원 반도체 물질을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제 20 항에 있어서,상기 제1 및 제2 강유전체층은 각각 하프늄 산화물, 지르코늄 산화물 및 하프늄-지르코늄 산화물 중 적어도 하나를 포함하는 반도체 소자."}
{"patent_id": "10-2022-0026304", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제 1 항 내지 제 24항 중 어느 한 항에 기재된 반도체 소자를 포함하는 전자장치."}
{"patent_id": "10-2022-0026304", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "강유전체를 포함하는 반도체 소자 및 이를 포함하는 전자 장치가 개시된다. 개시된 반도체 소자는, 소정 극성의 도펀트를 포함하는 반도체 기판과, 상기 반도체 기판에 마련되며, 상기 반도체 기판과 반대 극성의 다수 캐리어 를 포함하는 채널층과, 상기 채널층에 마련되는 강유전체층과, 상기 강유전체층에 마련되는 게이트;를 포함한다. 상기 반도체 기판의 도핑 농도는 상기 채널층의 다수 캐리어 농도보다 낮다."}
{"patent_id": "10-2022-0026304", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 강유전체를 포함하는 반도체 소자 및 이를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2022-0026304", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "강유전체(ferroelectrics)는 외부에서 전기장이 가해지지 않아도 내부의 전기 쌍극자 모멘트가 정렬하여 자발적 인 분극(polarizatiion)을 유지하는 강유전성(ferroelectricity)을 갖는 물질이다. 강유전체(ferroelectrics) 는 일정 전압을 걸어준 후 전압을 다시 0V로 가져가도 물질 내에 분극값(polarization)(또는 전기장)이 반영구 적으로 남아 있는 물질이다. 이러한 강유전 특성을 로직 소자 또는 메모리 소자에 적용하는 연구가 지속되고 있 다."}
{"patent_id": "10-2022-0026304", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "예시적인 실시예는 강유전체를 이용한 반도체 소자 및 이를 포함하는 전자 장치를 제공한다."}
{"patent_id": "10-2022-0026304", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 측면에 있어서, 소정 극성의 도펀트를 포함하는 반도체 기판; 상기 반도체 기판에 마련되며, 상기 반도체 기판과 반대 극성의 다수 캐리어를 포함하는 채널층; 상기 채널층에 마련되는 강유전체층; 및 상기 강유전체층에 마련되는 게이트;를 포함하고, 상기 반도체 기판의 도핑 농도는 상기 채널층의 다수 캐리어 농도보다 낮은 반도체 소자가 제공된다. 상기 반도체 기판의 도핑 농도는 1016 ~ 1019 cm-3 가 될 수 있다. 상기 채널층의 다수 캐리어 농도는 1018 ~ 1021 cm-3 가 될 수 있다. 상기 채널층은 5nm 이하의 두께를 가질 수 있다. 상기 반도체 기판은 Ⅳ족 반도체 물질을 포함할 수 있다. 상기 반도체 기판은 Si, Ge 또는 SiGe를 포함할 수 있다. 상기 채널층은 산화물 반도체 또는 2차원 반도체 물질(2D semiconductor material)을 포함할 수 있다. 상기 반도체 기판은 p형 도펀트를 포함할 수 있다. 상기 채널층은 In, Ga, Zn 및 Sn 중 적어도 하나의 산화물을 포함할 수 있다. 상기 채널층은 그래핀(graphene) 또는 TMD(transition metal dichalcogenide)를 포함할 수 있다. 상기 TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Co, Tc 및 Re 중 적어도 하나를 포함하는 전이 금속 및 S, Se 및 Te 중 적어도 하나를 포함하는 칼코겐 원소를 포함할 수 있다. 상기 반도체 기판은 n형 도펀트를 포함할 수 있다. 상기 채널층은 Sn 및 Ni 중 적어도 하나의 산화물을 포함할 수 있다. 상기 채널층은 흑린(Black Phosphorous)을 포함할 수 있다. 상기 강유전체층은 하프늄 산화물, 지르코늄 산화물 및 하프늄-지르코늄 산화물 중 적어도 하나를 포함할 수 있 다. 상기 강유전체층은 Si, Al, La, Y, Sr 및 Gd 중 적어도 하나의 도펀트를 더 포함할 수 있다. 상기 게이트는 금속 또는 금속 질화물을 포함할 수 있다. 상기 채널층의 양측에는 소스 및 드레인이 마련될 수 있다. 상기 채널층, 상기 강유전체층 및 상기 게이트는 상기 반도체 기판을 순차적으로 둘러싸도록 마련될 수 있다. 다른 측면에 있어서, 기판에 마련되는 제1 및 제2 전계효과 트랜지스터를 포함하고, 상기 제1 전계효과 트랜지스터는, 소정 극성의 도펀트를 포함하는 제1 반도체층; 상기 제1 반도체층에 마련되며, 상기 제1 반도체층과 반대 극성의 다수 캐리어를 포함하는 제1 채널층; 상기 제1 채널층에 마련되는 제1 강유전체층; 및 상기 제1 강유전체층에 마련되는 제1 게이트;를 포함하며, 상기 제2 전계효과 트랜지스터는, 상기 제1 반도체층과 반대 극성의 도펀트를 포함하는 제2 반도체층; 상기 제2 반도체층에 마련되며, 상기 제2 반도체층과 반대 극성의 다수 캐리어를 포함하는 제2 채널층; 상기 제2 채널층에 마련되는 제2 강유전체층; 및 상기 제2 강유전체층에 마련되는 제2 게이트;를 포함하며, 상기 제1 반도체층의 도핑 농도는 상기 제1 채널층의 다수 캐리어 농도보다 낮으며, 상기 제2 반도체층의 도핑 농도는 상기 제2 채널층의 다수 캐리어 농도보다 낮은 반도체 소자가 제공된다. 상기 제1 및 제2 채널층은 각각 5nm 이하의 두께를 가질 수 있다. 상기 제1 및 제2 반도체층은 각각 Ⅳ족 반도체 물질을 포함할 수 있다. 상기 제1 및 제2 채널층은 각각 산화물 반도체 또는 2차원 반도체 물질을 포함할 수 있다. 상기 제1 및 제2 강유전체층은 각각 하프늄 산화물, 지르코늄 산화물 및 하프늄-지르코늄 산화물 중 적어도 하 나를 포함할 수 있다. 또 다른 측면에 있어서, 전술한 반도체 소자들 중 하나를 포함하는 전자 장치가 제공된다."}
{"patent_id": "10-2022-0026304", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "예시적인 실시예에 의하면, 반도체 기판의 도핑 농도를 채널층의 다수 캐리어 농도 보다 낮게 조절하고, 채널층 의 두께를 얇게 조절함으로써 반도체 기판과 채널층 사이에 p-n 접합을 갖는 채널을 형성할 수 있다. 이 경우, 반도체 기판은 공핍(deplection) 동작 및 반전 동작(inversion) 동작을 도와줄 수 있는 소수 캐리어를 채널층 에 공급함으로써 낮은 전압으로도 강유전체층의 분극 방향을 바꿀 수 있다. 따라서, 반도체 소자의 큰 동작 전 압폭(MW; Memory Window) 및 우수한 리텐션(retention) 특성을 확보할 수 있다. 또한, 채널층은 이차원 반도체 물질로 형성하는 경우에는 반도체 소자의 내구성도 향상시킬 수 있다."}
{"patent_id": "10-2022-0026304", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, \"상부\" 나 \"상\"이라고 기재된 것은 접촉하여 바로 위, 아래, 좌, 우에 있는 것뿐만 아니라 비접촉으 로 위, 아래, 좌, 우에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복 수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 방법을 구 성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 이러한 단계들은 적당한 순서로 행 해질 수 있으며, 반드시 기재된 순서에 한정되는 것은 아니다. 또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미 하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적 인 연결, 또는 회로 연결들로서 나타내어질 수 있다. 모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 이러한 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다. 도 1은 예시적인 실시예에 따른 반도체 소자를 개략적으로 도시한 단면도이다. 도 1에 도시된 반도체 소자 는 강유전체 전계효과 트랜지스터(FeFET; Ferroelectric Field Effect Transistor)가 될 수 있다. 도 1을 참조하면, 반도체 소자는 반도체 기판, 반도체 기판에 마련되는 채널층, 채널층 에 마련되는 강유전체층 및 강유전체층에 마련되는 게이트를 포함한다. 채널층의 양 측에는 각각 소스 및 드레인이 채널층과 전기적으로 연결되도록 마련되어 있다. 도 1에서\"VS\"및 \"VD\"는 각각 소스 및 드레인에 인가되는 소스 전압 및 드레인 전압이며, \"VG\"는 게이트에 인가 되는 게이트 전압이다. 그리고, \"VB\"는 채널층이 형성된 반도체 기판에 인가되는 바디 전압(body voltage)이다. 반도체 기판은 소정 극성의 도펀트로 도핑된 Ⅳ족 반도체 물질을 포함할 수 있다. 여기서,Ⅳ족 반도체 물 질은 예를 들어, Si, Ge 또는 SiGe를 포함할 수 있다. 하지만 이에 한정되는 것은 아니다. Ⅳ족 반도체 물질에 도핑된 도펀트는 p형 도펀트 또는 n형 도펀트가 될 수 있다. p형 도펀트는 예를 들면, B, Al, Ga, 및 In 중에서 적어도 하나를 포함할 수 있다. n형 도펀트를 예를 들면, Ph, As, 및 Sb 중에서 적어도 하나를 포함할 수 있다. 구체적인 예를 들면, 반도체 기판은 Si에 p형 도펀트가 도핑된 p-Si 기판 또는 Si 에 n형 도펀트가 도핑된 n-Si 기판이 될 수 있다. 하지만 이는 단지 예시적인 것이다. 반도체 기판의 도핑 농도는 후술하는 채널층의 다수 캐리어 농도에 비해 작을 수 있다. 예를 들면, 반도체 기판에 도핑되는 도펀트의 도핑 농도는 대략 1016 ~ 1019 cm-3 정도가 될 수 있다. 하지만, 반드시이에 한정되는 것은 아니다. 반도체 기판에는 채널층이 마련되어 있다. 채널층은 소정 극성의 다수 캐리어(전자 또는 홀)를 포함하는 산화물 반도체를 포함할 수 있다. 구체적으로, 채널층은 전술한 반도체 기판과 반대 극성의 다수 캐리어를 포함하는 산화물 반도체를 포함할 수 있다. 예를 들어, 반도체 기판이 p형 도펀트로 도핑된 경우에는 채널층은 전자를 다수 캐리어로 포함하는 n 형 산화물 반도체를 포함할 수 있다. n형 산화물 반도체는 예를 들면, In, Ga, Zn 및 Sn 중 적어도 하나의 산화 물을 포함할 수 있다. 구체적인 예로서, n형 산화물 반도체는 IGZO(Indium Gallium Zinc Oxide)를 포함할 수 있다. 하지만, 이는 단지 예시적인 것이다. 예를 들어, 반도체 기판이 n형 도펀트로 도핑된 경우에는 채널층은 홀을 다수 캐리어로 포함하는 p형 산화물 반도체를 포함할 수 있다. p형 산화물 반도체는 예를 들면, Sn 및 Ni 중 적어도 하나를 포함하는 산화 물을 포함할 수 있다. 구체적인 예로서, p형 산화물 반도체는 SnO를 포함할 수 있다. 하지만, 이는 단지 예시적 인 것이다. 채널층의 다수 캐리어 농도는 반도체 기판의 도핑 농도에 비해 클 수 있다. 예를 들면, 채널층 의 다수 캐리어 농도는 대략 1018 ~ 1021 cm-3 정도가 될 수 있다. 하지만, 반드시 이에 한정되는 것은 아니다. 채널층은 반도체 기판에서 채널층으로 전하의 터널링(tunneling)이 발생될 수 있도록 비교적 얇 은 두께로 형성될 수 있다. 예를 들면, 채널층은 대략 5nm 이하(예를 들면, 3nm 이하)의 얇은 두께를 가질 수 있다. 하지만, 이에 한정되는 것은 아니다. 채널층은 비교적 낮은 유전율, 예를 들면 대략 9~15 정도의 유전율을 가지는 산화물 반도체를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 채널층에는 강유전체층이 마련되어 있다. 강유전체(ferroelectric material)는 내부의 전기 쌍극자 모멘트가 정렬하여 자발적인 분극(polarizatiion)을 유지하는 강유전성(ferroelectricity)을 갖는 물질이다. 강 유전체는 외부에서 전기장이 가해지지 않는 상태에서도 dipole에 의한 잔류 분극(remnant polarization)을 갖는 다. 강유전체층의 분극 방향은 강유전체층에 항전기장(coercive field) 이상의 전기장을 인가함으로 써 바꿀 수 있으며, 이러한 강유전체층의 분극 방향에 따라 반도체 소자의 문턱 전압(threshold voltage)이 변화할 수 있다. 이런 점에서, 반도체 소자는 예를 들어, 비휘발성 메모리 장치에 응용될 수 있다. 강유전체층은 예를 들면, 플로라이트(fluorite)계 물질 또는 페로브스카이트(perovskite) 등을 포함할 수 있다. 페로브스카이트는 예를 들면, PZT, BaTiO3, PbTiO3 등을 포함할 수 있다. 플로라이트계 물질은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 구체적인 예로서, 강유전체층은 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 하프늄-지르코늄 산화물 (HfZrO) 중 적어도 하나를 포함할 수 있다. 강유전체층을 구성하는 하프늄 산화물(HfO), 지르코늄 산화물 (ZrO) 및 하프늄-지르코늄 산화물(HfZrO)은 사방정계(orthorhombic crystal system)의 결정 구조를 가질 수 있 다. 강유전체층의 잔류 분극 및 항전기장의 조절을 위해, 강유전체층은 소정의 도펀트를 더 포함할 수 있 다. 예를 들어, 도펀트는 Si, Al, Y, La, Gd, Mg, Ca, Sr Ba, Ti, Zr, Hf 및 N 중에서 선택된 적어도 하나를 포함할 수 있다. 하지만 이는 단지 예시적인 것이다. 강유전체층의 잔류 분극은 강유전 물질의 종류, 도펀 트의 종류, 도펀트의 비율, 배향 등에 의해 결정될 수 있다. 강유전체층에는 게이트가 마련되어 있다. 게이트는 예를 들어 대략 1 Mohm/square 이하의 전도 성을 가질 수 있다. 하지만 이에 한정되지는 않는다. 게이트는 금속 또는 금속 질화물을 포함할 수 있다. 예를 들어, 금속은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 또는 탄탈륨(Ta)을 포함할 수 있으며, 금속 질화물은 티타늄 질화물(TiN) 또는 탄탈 질화물(TaN)을 포함할 수 있다. 게이트는 금속 카바이드, 폴리실리콘, 또는 이차원 도전성 물질을 포함할 수 있다. 금속 카바이드는 알루 미늄 또는 실리콘이 도핑된(또는 함유된) 금속 카바이드일 수 있다. 구체적인 예로서 금속 카바이드는 TiAlC, TaAlC, TiSiC 또는 TaSiC를 포함할 수 있다. 게이트는 복수개의 물질이 적층된 구조를 가질 수도 있다. 예 를 들어, TiN/Al 등과 같이 금속 질화물층/금속층의 적층 구조 또는 TiN/TiAlC/W과 같이 금속 질화물층/금속 카 바이드층/금속층의 적층 구조를 가질 수 있다. 이상과 같이, 본 실시예에 따른 반도체 소자에서는 반도체 기판의 도핑 농도를 채널층의 다수 캐리어 농도 보다 낮게 조절하고, 채널층의 두께를 얇게 조절함으로써 반도체 기판과 채널층 사 이에 p-n 접합(junction)을 갖는 채널을 형성할 수 있다. 반도체 기판은 채널층의 공핍(deplection) 동작 및 반전 동작(inversion) 동작을 도와줄 수 있는 소수 캐리어(minority carrier, 홀 또는 전자)를 채널층 에 공급함으로써 비교적 낮은 전압으로 강유전체층의 분극 방향을 바꿀 수 있다. 따라서, 반도체 소자 의 큰 동작 전압폭(MW; Memory Window) 및 우수한 리텐션(retention) 특성을 확보할 수 있다. 도 2a 및 도 2b는 종래 강유전체 전계효과 트랜지스터의 동작을 설명하기 위한 도면들이다. 도 2a 및 도 2b를 참조하면, 종래 강유전체 전계효과 트랜지스터는 소정 극성의 다수 캐리어를 가지는 산화 물 반도체를 포함하는 채널층과, 채널층에 마련된 강유전체층과, 강유전체층에 마련된 게이트 를 포함한다. 도면에는 채널층이 전자를 다수 캐리어로 가지는 n형 산화물 반도체(예를 들면, IGZO)을 포함하는 경우가 예시적으로 도시되어 있다. 도 2a는 게이트에 (+) 전압이 인가된 경우 강유전체층 내의 분극 상태를 도시한 것이며, 도 2b는 게이 트에 (-) 전압이 인가된 경우 강유전체층 내의 분극 상태를 도시한 것이다. 강유전체층의 분극 방향을 바꾸어 주기 위해서는 항전기장(coercive field) 이상의 전기장을 강유전체층 에 인가하여야 한다. 그러나, 종래 강유전체 전계효과 트랜지스터에서는 채널층에 소수 캐리어인 홀(hole)이 부족하기 때문에 도 2b에 도시된 바와 같이 게이트에 (-) 전압을 인가하는 경우에는 전하 스크 리닝(charge screening)이 일어나지 않아 강유전체층의 분극 방향을 바꿀 수 없게 된다. 따라서, 종래 강유 전체 전계효과 트랜지스터에서는 동작 전압폭(MW)이 작고, 리텐션 특성이 나빠질 수 있다. 도 3은 예시적인 실시예에 따른 반도체 소자에서 게이트에 (-) 전압이 인가된 경우 강유전체층 내의 분극 상태를 도시한 것이다. 도면에는 반도체 기판을 p형 도펀트로 도핑된 IV 반도체 물질(예를 들면, p- Si)으로 형성하고, 채널층을 n형 산화물 반도체(예를 들면, IGZO)으로 형성한 경우가 예시적으로 도시되어 있다. 여기서, 반도체 기판의 도핑 농도는 채널층의 다수 캐리어 농도보다 낮으며, 채널층은 5nm 이하의 두께를 가진다. 도 3을 참조하면, 게이트에 (-) 전압이 인가된 경우에 p형 도펀트로 도핑된 반도체 기판은 n형 산화 물 반도체를 포함하는 채널층에 터널링 효과에 의해 채널층의 소수 캐리어인 홀을 공급함으로써 강유 전체층의 분극 방향을 바꿀 수 있다. 따라서, 비교적 낮은 전압으로도 강유전체층의 분극 방향을 바 꿀 수 있으므로, 큰 동작 전압폭(MW) 및 우수한 리텐션 특성을 가지는 반도체 소자를 구현할 수 있다. 도 4는 예시적인 실시예에 따른 반도체 소자에서 p-Si 기판과 IGZO 채널층의 전자 밴드 접합 구조를 예시 적으로 도시한 것이다. 도 4에는 반도체 기판으로는 Si에 p형 도펀트인 붕소(B)가 도핑된 p-Si 기판을 사 용하였으며, 채널층으로는 n형 산화물 반도체인 IGZO 채널층을 사용하였다. 여기서, IGZO 채널층의 다수 캐리어(즉, 전자)의 농도는 대략 1021 cm-3 이었다. 도 4에 도시된 p-Si 기판의 페르미 레벨(Fermi level)은 p-Si 기판의 도핑 농도가 1016 cm-3 일 때의 수치를 나 타낸다. IGZO 채널층 및 p-Si 기판의 전자 친화도(electron affinity)는 각각 4.16eV 및 4.05eV 이며, IGZO 채 널층 및 p-Si 기판의 일함수(work function)는 각각 4.26eV 및 4.95eV 이다. 도 4에 도시된 바와 같이, p-Si 기판과 IGZO 채널층은 p-n 접합을 형성함을 알 수 있다. 도 5a 및 도 5b는 예시적인 실시예에 따른 반도체 소자의 쓰기 동작(write operation)을 설명하기 위한 밴 드 다이어그램들을 도시한 것이다. 도면에는 반도체 기판으로 p-Si 기판, 채널층으로 IGZO 채널층, 강유전체층으로 HfO2 강유전체층 사용한 경우가 예시적으로 도시되어 있다. 도 5a에는 예시적인 실시예에 따른 반도체 소자에서 \"0\"을 쓰기 위한 이레이즈(Erase) 과정이 도시되어 있 다. 이레이즈 과정에서는 게이트에 음(-)의 항전압(coercive voltage)(-Vc)을 인가함과 동시에 IGZO 채널층에는 양(+)의 바디 전압(+Vb)를 인가한다. 도 5a를 참조하면, 게이트에 음(-)의 항전압을 인가하면 IGZO 채널층을 공핍(depletion) 시킴과 동시에 강한 전 기장 인가에 따른 터널링(구체적으로는, 파울러-노드하임 터널링(F-N tunneling; Fowler-Nordheim tunnelin g))을 유도할 수 있다. 따라서, p-Si 기판에 있는 홀 캐리어들(hole carriers)이 IGZO 채널층의 공핍 영역 (depleted region)을 넘어가서 HfO2 강유전체층의 분극 변화(poling)를 위한 보상 전하(compensation charge)를형성할 수 있다. 이에 따라, HfO2 강유전체층의 분극을 \"0\"으로 바꿀 수 있다. 도 5b에는 예시적인 실시예에 따른 반도체 소자에서 \"1\"을 쓰기 위한 프로그램(Program) 과정이 도시되 어 있다. 프로그램 과정에서는 게이트에 양(+)의 항전압(+Vc)을 인가함과 동시에 채널층에 인가되는 바디 전압은 플로팅시킨다. 도 5b를 참조하면, 게이트에 양(+)의 항전압을 인가하면 IGZO 채널층에 전자들을 축적(accumulation)한다. 이때 역전압(reverse bias)의 인가로 인해 IGZO 채널층과 p-Si 기판 사이의 공핍 영역(depleted region)이 커지게 됨으로써 홀 캐리어들의 터널링은 제한된다. 이에 따라, HfO2 강유전체층의 분극을 \"1\"로 바꿀 수 있다. 도 6은 다른 예시적인 실시예에 따른 반도체 소자를 도시한 것이다. 이하에서는 전술한 실시예와 다른 점 을 중심으로 설명한다. 도 6을 참조하면, 반도체 소자는 반도체 기판, 반도체 기판에 마련되는 채널층, 채널층 에 마련되는 강유전체층 및 강유전체층에 마련되는 게이트를 포함한다. 채널층의 양 측에는 각각 소스 및 드레인이 마련되어 있다. 반도체 기판은 p형 도펀트로 도핑된 Ⅳ족 반도체 물질을 포함할 수 있다. Ⅳ족 반도체 물질은 예를 들어, Si, Ge 또는 SiGe를 포함할 수 있다. p형 도펀트는 예를 들면, B, Al, Ga, 및 In 중에서 적어도 하나를 포함할 수 있다. 구체적인 예를 들면, 반도체 기판은 Si에 p형 도펀트가 도핑된 p-Si 기판이 될 수 있지만, 이에 한정되지는 않는다. 반도체 기판의 도핑 농도는 후술하는 채널층의 다수 캐리어 농도에 비해 작을 수 있다. 예를 들면, 반도체 기판에 도핑되는 도펀트의 도핑 농도는 대략 1016 ~ 1019 cm-3 정도가 될 수 있다. 하지만, 이에 한정되는 것은 아니다. 반도체 기판에는 채널층이 마련되어 있다. 채널층은 반도체 기판과 반대 극성의 전하(즉, 전자)를 다수 캐리어로 가지는 이차원 반도체 물질을 포함할 수 있다. 이차원 반도체 물질은 구성 원자들이 2차 원적으로 결합된 구조를 가지며, 반도체 특성을 가지는 물질을 말한다. 이러한 이차원 반도체 물질은 단층 (monolayer) 또는 다층(multilayer)를 포함할 수 있으며, 이차원 반도체 물질을 구성하는 각 층은 원자 수준 (atomic level)의 두께를 가질 수 있다. 전자를 다수 캐리어로 가지는 n형 이차원 반도체 물질은 예를 들면, 그래핀(graphene) 또는 TMD(Transition Metal Dichalcogenide)를 포함할 수 있다. 그래핀은 탄소 원자들이 2차원적으로 결합된 육각형 벌집(hexagonal honeycomb) 구조를 가지는 물질을 말한다. TMD는 전이금속과 칼코겐(chalcogen) 원소의 화합물이다. 여기서, 전이 금속은 예를 들면, Mo, W, Nb, V, Ta, Ti, Zr, Hf, Co, Tc 및 Re 중 적어도 하나를 포함할 수 있으며, 칼 코겐 원소는 예를 들면, S, Se 및 Te 중 적어도 하나를 포함할 수 있다. 구체적인 예로서, TMD는 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, ZrSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다. 하지만, 이에 한정되지는 않는다. 채널층의 다수 캐리어 농도는 반도체 기판의 도핑 농도에 비해 클 수 있다. 예를 들면, 채널층 의 다수 캐리어 농도는 대략 1018 ~ 1021 cm-3 정도가 될 수 있다. 하지만, 이는 단지 예시적인 것이다. 채널층 은 대략 5nm 이하(예를 들면, 3nm 이하)의 얇은 두께를 가질 수 있다. 채널층에는 강유전체층이 마련되어 있다. 강유전체층은 예를 들면, 플로라이트(fluorite)계 물 질 또는 페로브스카이트(perovskite) 등을 포함할 수 있다. 페로브스카이트는 예를 들면, PZT, BaTiO3, PbTiO3 등을 포함할 수 있다. 플로라이트계 물질은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 예를 들어, 강유전체층은 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 하프늄-지르코늄 산화물(HfZrO) 중 적어도 하나를 포함할 수 있다. 강유전체층은 소정의 도펀트를 더 포함할 수 있다. 여기서, 도펀트는 Si, Al, Y, La, Gd, Mg, Ca, Sr Ba, Ti, Zr, Hf 및 N 중에서 선택된 적어도 하나를 포함할 수 있다. 하지만 이는 단지 예시적인 것이다. 강유전체층 에는 게이트가 마련되어 있다. 게이트는 금속, 금속 질화물, 금속 카바이드, 폴리실리콘, 또는 이차원 도전성 물질을 포함할 수 있다. 본 실시예에 따른 반도체 소자는 p형 도펀트로 도핑된 반도체 기판이 전자를 다수 캐리어로 가지는 채널층에 소수 캐리어인 홀을 공급함으로써 강유전체층의 분극 방향을 바꿀 수 있다. 또한, 이차원 반도체 물질을 포함하는 채널층은 원자층 단위로 두께를 조절할 수 있기 때문에 양의 전압(forward bias) 에서 역전층(inversion layer)을 보다 낮은 전압에서 유도할 수 있다. 그리고, 채널층을 이차원 반도체 물 질로 형성함으로써 향상된 내구성을 가지는 반도체 소자를 구현할 수 있다. 도 7은 또 다른 예시적인 실시예에 따른 반도체 소자를 도시한 것이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명한다. 도 7을 참조하면, 반도체 소자는 반도체 기판, 반도체 기판에 마련되는 채널층, 채널층 에 마련되는 강유전체층 및 강유전체층에 마련되는 게이트를 포함한다. 채널층의 양 측에는 각각 소스 및 드레인이 마련되어 있다. 반도체 기판은 n형 도펀트로 도핑된 Ⅳ족 반도체 물질을 포함할 수 있다. Ⅳ족 반도체 물질은 예를 들어, Si, Ge 또는 SiGe를 포함할 수 있다. n형 도펀트를 예를 들면, Ph, As, 및 Sb 중에서 적어도 하나를 포함할 수 있다. 구체적인 예를 들면, 반도체 기판은 Si에 n형 도펀트가 도핑된 n-Si 기판이 될 수 있지만 이는 단지 예시적인 것이다. 반도체 기판의 도핑 농도는 후술하는 채널층의 다수 캐리어 농도에 비해 작을 수 있다. 예를 들면, 반도체 기판에 도핑되는 도펀트의 도핑 농도는 대략 1016 ~ 1019 cm-3 정도가 될 수 있다. 하지만, 이에 한정되는 것은 아니다. 반도체 기판에는 채널층이 마련되어 있다. 채널층은 반도체 기판과 반대 극성의 전하(즉, 홀)을 다수 캐리어로 가지는 이차원 반도체 물질을 포함할 수 있다. 홀을 다수 캐리어로 가지는 p형 이차원 반 도체 물질은 예를 들면, 흑린(BP; Black Phosphorous)을 포함할 수 있다. 흑린은 인(P) 원자들이 2차원적으로 결합된 구조를 가지는 반도체 물질이다. 채널층의 다수 캐리어 농도는 반도체 기판의 도핑 농도에 비해 클 수 있다. 예를 들면, 채널층 의 다수 캐리어 농도는 대략 1018 ~ 1021 cm-3 정도가 될 수 있다. 하지만, 이는 단지 예시적인 것이다. 채널층 은 대략 5nm 이하(예를 들면, 3nm 이하)의 얇은 두께를 가질 수 있다. 채널층에는 강유전체층이 마련되어 있다. 유전체층은 예를 들어, 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 하프늄-지르코늄 산화물(HfZrO) 중 적어도 하나를 포함할 수 있다. 강유전체층은 소정의 도펀트를 더 포함할 수 있다. 강유전체층에는 게이트가 마련되어 있다. 도 8은 또 다른 예시적인 실시예에 따른 반도체 소자를 도시한 것이다. 도 8에 도시된 반도체 소자(340 0)는 Gate-All-Around (GAA) 구조의 강유전 전계효과 트랜지스터가 될 수 있다. 도 8을 참조하면, 반도체 소자는 반도체 기판, 채널층, 강유전체층 및 게이트를 포함한다. 여기서, 채널층, 강유전체층 및 게이트는 반도체 기판을 순차적으로 둘러싸 도록 마련되어 있다. 반도체 기판은 소정 극성의 도펀트로 도핑된 Ⅳ족 반도체 물질을 포함할 수 있다. 여기서,Ⅳ족 반도체 물 질은 예를 들어, Si, Ge 또는 SiGe를 포함할 수 있다. Ⅳ족 반도체 물질에 도핑된 도펀트는 p형 도펀트 또는 n 형 도펀트가 될 수 있다. 예를 들면, 반도체 기판은 p-Si 기판 또는 n-Si 기판이 될 수 있지만 이는 단지 예시적인 것이다. 반도체 기판의 도핑 농도는 후술하는 채널층의 다수 캐리어 농도에 비해 작을 수 있다. 예를 들면, 반도체 기판에 도핑되는 도펀트의 도핑 농도는 대략 1016 ~ 1019 cm-3 정도가 될 수 있 다. 채널층은 반도체 기판을 둘러싸도록 마련되어 있다. 채널층은 반도체 기판과 반대 극 성의 다수 캐리어를 포함할 수 있다. 채널층은 산화물 반도체 또는 이차원 반도체 물질을 포함할 수 있다. 반도체 기판이 p형 도펀트로 도핑된 경우에는 채널층은 전자를 다수 캐리어로 포함하는 n형 산화물 반도체 또는 n형 이차원 반도체 물질을 포함할 수 있다. n형 산화물 반도체는 예를 들면, In, Ga, Zn 및 Sn 중 적어도 하나의 산화물을 포함할 수 있다. n형 이차원 반도체 물질은 예를 들면, 그래핀 또는 TMD를 포함할 수있다. 반도체 기판이 n형 도펀트로 도핑된 경우에는 채널층은 홀을 다수 캐리어로 포함하는 p형 산화물 반도체 또는 p형 이차원 반도체 물질을 포함할 수 있다. p형 산화물 반도체는 예를 들면, Sn 및 Ni 중 적어도 하나를 포함하는 산화물을 포함할 수 있다. p형 이차원 반도체 물질은 예를 들면, 흑린(BP)를 포함할 수 있다. 하지만, 이는 단지 예시적인 것이다. 채널층의 다수 캐리어 농도는 반도체 기판의 도핑 농도에 비해 클 수 있다. 예를 들면, 채널층 의 다수 캐리어 농도는 대략 1018 ~ 1021 cm-3 정도가 될 수 있다. 하지만, 반드시 이에 한정되는 것은 아 니다. 채널층은 대략 5nm 이하(예를 들면, 3nm 이하)의 얇은 두께를 가질 수 있지만, 이에 한정되는 것은 아니다. 강유전체층은 채널층을 둘러싸도록 마련되어 있다. 유전체층은 예를 들어, 하프늄 산화물 (HfO), 지르코늄 산화물(ZrO) 및 하프늄-지르코늄 산화물(HfZrO) 중 적어도 하나를 포함할 수 있다. 강유전체층 은 소정의 도펀트를 더 포함할 수 있다. 게이트는 강유전체층을 둘러싸도록 마련되어 있다. 도 9는 또 다른 예시적인 실시예에 따른 반도체 소자를 도시한 것이다. 도 9에 도시된 반도체 소자(370 0)는 예를 들어 NOR 플래시 또는 NAND 플래시 등의 로직 회로를 구성하는데 사용되는 인버터(invertor)가 될 수 있다. 도 9를 참조하면, 반도체 소자는 기판에 마련되는 제1 및 제2 전계효과 트랜지스터(3500,3600)를 포함한다. 여기서, 제1 및 제2 전계효과 트랜지스트터(3500,3600) 각각은 전술한 강유전 전계효과 트랜지스터가 될 수 있다. 기판으로는 Si 기판이 사용될 수 있지만, 이는 단지 예시적인 것이다. 제1 전계효과 트랜지스터는 제1 반도체층, 제1 반도체층에 마련되는 제1 채널층, 제1 채널층에 마련되는 제1 강유전체층 및 제1 강유전체층에 마련되는 제1 게이트를 포함 한다. 제1 채널층의 양측에는 제1 소스 및 드레인이 마련되어 있다. 제1 반도체층은 소정 도펀트, 예를 들면 n형 도펀트로 도핑된 Ⅳ족 반도체 물질을 포함할 수 있다. 구체 적인 예로서, 제1 반도체층은 n-Si를 포함할 수 있지만 이에 한정되지는 않는다. 제1 채널층은 제1 반도체층과 반대 극성의 다수 캐리어를 포함하는 산화물 반도체 또는 이차원 반도체 물질을 포함할 수 있 다. 예를 들어, 제1 반도체층이 n형 도펀트로 도핑된 경우 제1 채널층은 홀을 다수 캐리어로 가지 는 p형 산화물 반도체 또는 p형 이차원 반도체 물질을 포함할 수 있다. p형 산화물 반도체는 예를 들면, Sn 및 Ni 중 적어도 하나를 포함하는 산화물을 포함할 수 있다. p형 이차원 반도체 물질은 예를 들면, 흑린(BP)를 포 함할 수 있다. 하지만, 이는 단지 예시적인 것이다. 제1 반도체층의 도핑 농도는 제1 채널층의 다수 캐리어 농도보다 작을 수 있다. 예를 들면, 제1 반 도체층의 도핑 농도는 대략 1016 ~ 1019 cm-3 정도가 될 수 있으며, 제1 채널층의 다수 캐리어 농도 는 대략 1018 ~ 1021 cm-3 정도가 될 수 있다. 제1 채널층은 대략 5nm 이하의 얇은 두께를 가질 수 있지만, 이에 한정되는 것은 아니다. 제1 채널층에는 제1 강유전체층이 마련되어 있으며, 제1 강유전체층 에는 제1 게이트가 마련되어 있다. 제2 전계효과 트랜지스터는 제2 반도체층, 제2 반도체층에 마련되는 제2 채널층, 제2 채널층에 마련되는 제2 강유전체층 및 제2 강유전체층에 마련되는 제2 게이트를 포함 한다. 제2 채널층의 양측에는 드레인 및 제2 소스가 마련되어 있다. 드레인은 제1 및 제2 전계효과 트랜지스터(3500,3600)의 공통 드레인이 될 수 있다. 제2 반도체층은 제1 반도체층과 반대 극성의 도펀트로 도핑된 Ⅳ족 반도체 물질을 포함할 수 있다. 예를 들어, 제1 반도체층이 n형 도펀트로 도핑된 경우 제2 반도체층은 p형 도펀트로 도핑된 Ⅳ족 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층은 p-Si를 포함할 수 있지만 이는 단지 예시적인 것이다. 제2 채널층은 제2 반도체층과 반대 극성의 다수 캐리어를 포함하는 산화물 반도체 또는 이차원 반 도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층이 p형 도펀트로 도핑된 경우 제2 채널층은 전자를 다수 캐리어로 가지는 n형 산화물 반도체 또는 n형 이차원 반도체 물질을 포함할 수 있다. n형 산화물 반도체는 예를 들면, In, Ga, Zn 및 Sn 중 적어도 하나의 산화물을 포함할 수 있다. n형 이차원 반도체 물질은예를 들면, 그래핀 또는 TMD를 포함할 수 있다. 제2 반도체층의 도핑 농도는 제2 채널층의 다수 캐리어 농도보다 작을 수 있다. 예를 들면, 제2 반 도체층의 도핑 농도는 대략 1016 ~ 1019 cm-3 정도가 될 수 있으며, 제2 채널층의 다수 캐리어 농도 는 대략 1018 ~ 1021 cm-3 정도가 될 수 있다. 제2 채널층은 대략 5nm 이하의 얇은 두께를 가질 수 있지만, 이에 한정되는 것은 아니다. 제2 채널층에는 제2 강유전체층이 마련되어 있으며, 제2 강유전체층 에는 제2 게이트가 마련되어 있다. 상술한 반도체 소자들(강유전 전계효과 트랜지스터)는 다양한 전자 장치에 채용될 수 있다. 예를 들어, 상술한 반도체 소자들은 로직 트랜지스터 또는 메모리 트랜지스터로 활용될 수 있다. 또한, 상술한 반도체 소자들은 메 모리 셀로 활용될 수 있고, 복수의 메모리 셀이 2차원적으로 배열되거나, 수직 또는 수평의 일 방향으로 배열되 거나, 또는 일 방향으로 배열되어 메모리 스트링 셀을 형성하고 복수의 메모리 스트링 셀들이 이차원 배열되는 형태 등으로, 메모리 셀 어레이를 이룰 수도 있다. 또한, 상술한 반도체 소자들은 커패시터 등 다른 회로 요소 들과 함께 전자 장치를 구성하는 전자 회로의 일부를 이룰 수 있다. 도 10은 반도체 소자 어레이를 포함하는 메모리 소자의 개략적인 회로도이다. 도 10을 참조하면, 메모리 소자는 2차원 배열된 복수의 반도체 소자의 어레이를 포함할 수 있다. 또 한, 메모리 소자는 복수의 비트 라인(BL0, BL1), 복수의 선택 라인(SL0, SL1), 및 복수의 워드 라인(WL0, WL1)을 포함할 수 있다. 선택 라인(SL0, SL1)은 반도체 소자의 제1 소스/드레인 영역에 전기적으로 연결되 고, 비트 라인(BL0, BL1)은 반도체 소자의 제2 소스/드레인 영역에 전기적으로 연결되고, 복수의 워드 라 인(WL0, WL1)은 반도체 소자의 게이트 전극에 전기적으로 연결될 수 있다. 또한, 메모리 소자는 비트 라인(BL0, BL1)으로부터 출력되는 신호를 증폭하기 위한 증폭기를 더 포함할 수 있다. 각각의 반도체 소자 는 메모리 소자의 하나의 메모리 셀이 될 수 있다. 도 10에는 편의상 2차원 평면으로 도시되었지만, 메모리 소자는 2단 이상의 적층된 구조를 가질 수 있다. 예를 들어, 수직(vertical) 방향으로 연장된 복수의 비트 라인(BL0, BL1)과 복수의 선택 라인(SL0, SL1)이 2차 원 배열되고, 수평 방향으로 연장된 복수의 워드 라인(WL0, WL1)이 복수의 층에 각각 배열될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 다양한 방식으로 메모리 셀을 3차원 배열할 수 있다. 상술한 반도체 소자들(강유전 전계효과 트랜지스터)는 인공지능 소자(미도시)에도 응용될 수도 있다. 인공지능 소자를 구성하는 각 메모리 셀은 1개의 트랜지스터와 1개의 강유전 전계효과 트랜지스터로 구성되어 있다. Synaptic weight를 트랜지스터에 인가함에 따라 포텐셜이 강유전체에 전달됨으로써 메모리 상태를 변화시킬 수 있다. 이때 문턱 전압보다 큰 포텐셜이 강유전체에 가해지게 되면, pre-synaptic neuron의 포텐셜이 post- synaptic neuron으로 전달되는 뉴런-시냅스 동작이 일어날 수 있다. 도 11은 예시적인 실시예에 따른 디스플레이 구동 집적회로(display driver IC; DDI) 및 DDI를 구비 하는 디스플레이 장치의 개략적인 블록 다이어그램이다. 도 11을 참조하면, DDI는 제어기, 전력 공급 회로, 드라이버 블록(driver block), 및 메 모리 블록(memory block)을 포함할 수 있다. 제어기는 중앙 처리 장치(main processing unit, MPU)로부터 인가되는 명령을 수신하여 디코딩하고, 상기 명령에 따른 동작을 구현하기 위해 DDI의 각 블록들을 제어한다. 전력 공급 회로는 제어기의 제어에 응답하여 구동 전압을 생성한다. 드라이버 블 록은 제어기의 제어에 응답하여 전력 공급 회로에서 생성된 구동 전압을 이용하여 디스플레이 패널을 구동한다. 디스플레이 패널은, 예를 들어, 액정 디스플레이 패널(liquid crystal display panel), 유기 발광 소자(organic light emitting device; OLED) 디스플레이 패널, 또는 플라즈마 디스플레이 패널(plasma display panel)일 수 있다. 메모리 블록은 제어기로 입력되는 명령 또는 제어기로 부터 출력되는 제어 신호들을 일시적으로 저장하거나, 필요한 데이터들을 저장하는 블록으로서, RAM, ROM 등의 메모리를 포함할 수 있다. 예를 들어, 메모리 블록은 상술한 실시예들에 따른 반도체 소자들을 포함할 수 있다. 도 12는 예시적인 실시예에 따른 전자 장치의 블록 다이어그램이다. 도 12를 참조하면, 전자 장치는 메모리 및 메모리 제어기를 포함한다. 메모리 제어기는 호 스트의 요청에 응답하여 메모리로부터의 데이터 독출 및/또는 상기 메모리로의 데이터 기입을 위하여 메모리를 제어할 수 있다. 메모리는 상술한 실시예들에 따른 반소체 소자를 포함할 수 있다.도 13은 예시적인 실시예에 따른 전자 장치의 블록 다이어그램이다. 도 13을 참조하면, 전자 장치는 무선 통신 장치, 또는 무선 환경 하에서 정보를 전송 및/또는 수신할 수 있는 장치를 구성할 수 있다. 전자 장치는 제어기, 입출력 장치(I/O), 메모리, 및 무선 인 터페이스를 포함하며, 이들은 각각 버스를 통해 상호 연결되어 있다. 제어기는 마이크로프로세서(microprocessor), 디지털 신호 프로세서, 또는 이들과 유사한 처리 장치 중 적 어도 하나를 포함할 수 있다. 입출력 장치는 키패드(keypad), 키보드(keyboard), 또는 디스플레이 중 적어 도 하나를 포함할 수 있다. 메모리는 제어기에 의해 실행된 명령을 저장하는 데 사용될 수 있다. 예 를 들면, 메모리는 사용자 데이터를 저장하는 데 사용될 수 있다. 전자 장치는 무선 커뮤니케이션 네 트워크를 통해 데이터를 전송/수신하기 위하여 상기 무선 인터페이스를 이용할 수 있다. 무선 인터페이스 는 안테나 및/또는 무선 트랜시버(wireless transceiver)를 포함할 수 있다. 일부 실시예에서, 전자 장치 는 제3 세대 통신 시스템, 예컨대 CDMA(code division multiple access), GSM (global system for mobile communications), NADC (north American digital cellular), E-TDMA (extended-time division multiple access), 및/또는 WCDMA (wide band code division multiple access)와 같은 제3 세대 통신 시스템의 통신 인 터페이스 프로토콜에 사용될 수 있다. 전자 장치의 메모리는 상술한 실시예들에 따른 반소체 소자를 포함할 수 있다. 도 14 및 도 15는 실시예에 따른 전자 장치에 적용될 수 있는 소자 아키텍쳐(architecture)를 개략적으로 보여 주는 개념도이다. 도 14를 참고하면, 전자 소자 아키텍쳐(architecture)는 메모리 유닛(memory unit) 및 제어 유닛 (control unit)을 포함할 수 있고, 산술 논리 유닛(arithmetic logic unit, ALU)을 더 포함할 수 있다. 메모리 유닛, ALU 및 제어 유닛은 전기적으로 연결될 수 있다. 예를 들어, 전자 소자 아키텍쳐(architecture)는 메모리 유닛, ALU 및 제어 유닛를 포함하는 하나의 칩으로 구현될 수 있다. 구체적으로, 메모리 유닛, ALU 및 제어 유닛은 온-칩(on-chip)에서 메탈 라인(metal line)으로 상호 연결되어 직접 통신할 수 있다. 메모리 유닛, ALU 및 제어 유닛(103 0)은 하나의 기판 상에 모놀리식(monolithic)하게 집적되어 하나의 칩을 구성할 수도 있다. 전자 소자 아키텍쳐 (칩)에는 입출력 소자가 연결될 수 있다. 또한, 메모리 유닛은 메인 메모리 및 캐시 메모리 를 모두 포함할 수 있다. 이러한 전자 소자 아키텍쳐(칩)는 on-chip memory processing unit일 수 있다. 메모리 유닛, ALU 및/또는 제어 유닛은 각각 독립적으로 상술한 실시예들에 따른 반도체 소 자를 포함할 수 있다. 도 15를 참고하면, 캐시 메모리(cache memory), ALU 및 제어 유닛이 중앙 처리 장치 (Central Processing Unit, CPU)을 구성할 수 있고, 캐시 메모리는 SRAM(static random access memory)으로 이루어질 수 있다. CPU와 별개로, 메인 메모리 및 보조 스토리지가 구비될 수도 있고, 또한, 입출력 소자가 구비될 수 있다. 메인 메모리는, 예를 들어, DRAM(dynamic random access memory)일 수 있으며 상술한 실시예들에 따른 반도체 소자를 포함할 수 있다. 경우에 따라, 전자 소자 아키텍쳐(architecture)는 서브-유닛들(sub-units)의 구분없이, 하나의 칩에서 컴퓨팅 (computing) 단위 소자들과 메모리 단위 소자들이 상호 인접하는 형태로 구현될 수도 있다. 상술한 반도체 소자 및 이를 포함하는 전자 장치는 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적 인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가 능하다는 점을 이해할 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되 어야 한다. 권리범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 권리범위에 포함된 것으로 해석되어야 할 것이다."}
{"patent_id": "10-2022-0026304", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 예시적인 실시예에 따른 반도체 소자를 개략적으로 도시한 단면도이다. 도 2a 및 도 2b는 종래 강유전체 전계효과 트랜지스터의 동작을 설명하기 위한 도면들이다. 도 3은 예시적인 실시예에 따른 반도체 소자에서 게이트에 (-) 전압이 인가된 경우 강유전체층 내의 분극 상태 를 도시한 것이다. 도 4는 예시적인 실시예에 따른 반도체 소자에서 p-Si 기판과 IGZO 채널층의 전자 밴드 접합 구조를 예시적으로 도시한 것이다. 도 5a 및 도 5b는 예시적인 실시예에 따른 반도체 소자의 쓰기 동작(write operation)을 설명하기 위한 밴드 다 이어그램들을 도시한 것이다. 도 6은 다른 예시적인 실시예에 따른 반도체 소자를 도시한 것이다. 도 7은 또 다른 예시적인 실시예에 따른 반도체 소자를 도시한 것이다. 도 8은 또 다른 예시적인 실시예에 따른 반도체 소자를 도시한 것이다. 도 9는 또 다른 예시적인 실시예에 따른 반도체 소자를 도시한 것이다.도 10은 반도체 소자 어레이를 포함하는 메모리 소자의 개략적인 회로도이다. 도 11은 예시적인 실시예에 따른 디스플레이 구동 집적회로(display driver IC: DDI) 및 DDI를 구비하는 디스플 레이 장치의 개략적인 블록 다이어그램이다. 도 12는 예시적인 실시예에 따른 전자 장치의 블록 다이어그램이다. 도 13은 다른 예시적인 실시예에 따른 전자 장치의 블록 다이어그램이다. 도 14 및 도 15는 예시적인 실시예에 따른 전자 장치에 적용될 수 있는 소자 아키텍쳐(architecture)를 개략적 으로 보여주는 개념도이다."}
