Voltageboard settings: [1.15, 1, 0, 0, 1, 1.1, 0, 0]
Digital: {'interrupt_pushpull': 1, 'En_Inj1': 0, 'En_Inj2': 0, 'En_Inj3': 0, 'En_Inj4': 0, 'En_Inj5': 0, 'En_Inj6': 0, 'En_Inj7': 0, 'En_Inj8': 0, 'En_Inj9': 0, 'En_Inj10': 0, 'En_Inj11': 0, 'En_Inj12': 0, 'En_Inj13': 0, 'En_Inj14': 0, 'En_Inj15': 0, 'En_Inj16': 0, 'En_Inj17': 0, 'En_Inj18': 0, 'ResetB': 0, 'Extrabit0': 1, 'Extrabit1': 1, 'Extrabit2': 1, 'Extrabit3': 1, 'Extrabit4': 1, 'Extrabit5': 1, 'Extrabit6': 1, 'Extrabit7': 1, 'Extrabit8': 0, 'Extrabit9': 0, 'Extrabit10': 0, 'Extrabit11': 0, 'Extrabit12': 0, 'Extrabit13': 0, 'Extrabit14': 0}
Biasblock: {'DisHiDR': 0, 'q01': 0, 'qon0': 0, 'qon1': 1, 'qon2': 0, 'qon3': 1}
DAC: {'blres': 0, 'nu1': 0, 'vn1': 20, 'vnfb': 1, 'vnfoll': 10, 'nu5': 0, 'nu6': 0, 'nu7': 0, 'nu8': 0, 'vn2': 0, 'vnfoll2': 1, 'vnbias': 0, 'vpload': 5, 'nu13': 0, 'vncomp': 2, 'vpfoll': 60, 'nu16': 0, 'vprec': 30, 'vnrec': 30}
Receiver: {'ColConfig0': 274877906941, 'ColConfig1': 68719476734, 'ColConfig2': 68719476734, 'ColConfig3': 68719476734, 'ColConfig4': 68719476734, 'ColConfig5': 68719476734, 'ColConfig6': 68719476734, 'ColConfig7': 68719476734, 'ColConfig8': 68719476734, 'ColConfig9': 68719476734, 'ColConfig10': 68719476734, 'ColConfig11': 68719476734, 'ColConfig12': 68719476734, 'ColConfig13': 68719476734, 'ColConfig14': 68719476734, 'ColConfig15': 68719476734, 'ColConfig16': 68719476734, 'ColConfig17': 68719476734, 'ColConfig18': 68719476734, 'ColConfig19': 68719476734, 'ColConfig20': 68719476734, 'ColConfig21': 68719476734, 'ColConfig22': 68719476734, 'ColConfig23': 68719476734, 'ColConfig24': 68719476734, 'ColConfig25': 68719476734, 'ColConfig26': 68719476734, 'ColConfig27': 68719476734, 'ColConfig28': 68719476734, 'ColConfig29': 68719476734, 'ColConfig30': 68719476734, 'ColConfig31': 68719476734, 'ColConfig32': 68719476734, 'ColConfig33': 68719476734, 'ColConfig34': 68719476734}

NEvent	ChipId	Payload	Locatn	Row/Col	tStamp	MSB	LSB	ToT	ToT(us)	RealTime
0	0	 4	 0	Row	253	 14	80 	 3664 	 36.64	1656113632.0441701 
0	0	 4	 0	Col	253	 14	72 	 3656 	 36.56	1656113632.0441701 
0	0	 4	 0	Row	46	 11	128 	 2944 	 29.44	1656113632.0441701 
0	0	 4	 0	Col	46	 11	119 	 2935 	 29.35	1656113632.0441701 
1	0	 4	 0	Row	50	 3	5 	 773 	 7.73	1656113632.8303955 
1	0	 4	 0	Col	50	 3	7 	 775 	 7.75	1656113632.8303955 
2	0	 4	 0	Row	54	 2	7 	 519 	 5.19	1656113633.609046 
2	0	 4	 0	Col	54	 2	3 	 515 	 5.15	1656113633.609046 
3	0	 4	 0	Row	59	 3	249 	 1017 	 10.17	1656113634.3758147 
3	0	 4	 0	Col	59	 3	250 	 1018 	 10.18	1656113634.3758147 
4	0	 4	 0	Row	63	 3	142 	 910 	 9.1	1656113635.1399138 
4	0	 4	 0	Col	63	 3	141 	 909 	 9.09	1656113635.1399138 
5	0	 4	 0	Row	67	 2	138 	 650 	 6.5	1656113635.919768 
5	0	 4	 0	Col	67	 2	140 	 652 	 6.52	1656113635.919768 
6	0	 4	 0	Row	72	 3	22 	 790 	 7.9	1656113636.683778 
6	0	 4	 0	Col	72	 3	21 	 789 	 7.89	1656113636.683778 
7	0	 4	 0	Row	76	 3	25 	 793 	 7.93	1656113637.441308 
7	0	 4	 0	Col	76	 2	251 	 763 	 7.63	1656113637.441308 
8	0	 4	 0	Row	80	 2	187 	 699 	 6.99	1656113638.219249 
8	0	 4	 0	Col	80	 2	185 	 697 	 6.97	1656113638.219249 
9	0	 4	 0	Row	85	 1	228 	 484 	 4.84	1656113638.981988 
9	0	 4	 0	Col	84	 1	223 	 479 	 4.79	1656113638.981988 
