Fitter report for darkroom_top
Fri Dec 16 21:39:17 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 16 21:39:17 2016           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; darkroom_top                                    ;
; Top-level Entity Name              ; darkroom_top                                    ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 746 / 15,408 ( 5 % )                            ;
;     Total combinational functions  ; 578 / 15,408 ( 4 % )                            ;
;     Dedicated logic registers      ; 435 / 15,408 ( 3 % )                            ;
; Total registers                    ; 435                                             ;
; Total pins                         ; 53 / 347 ( 15 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 7,936 / 516,096 ( 2 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; sensor0_led    ; Missing drive strength and slew rate ;
; led_fifo_full  ; Missing drive strength and slew rate ;
; spi_miso       ; Missing drive strength               ;
; spi_trdy       ; Missing drive strength               ;
; lighthouse_led ; Missing drive strength and slew rate ;
; led_fifo_empty ; Missing drive strength and slew rate ;
; LCD0[7]        ; Missing drive strength and slew rate ;
; LCD0[6]        ; Missing drive strength and slew rate ;
; LCD0[5]        ; Missing drive strength and slew rate ;
; LCD0[4]        ; Missing drive strength and slew rate ;
; LCD0[3]        ; Missing drive strength and slew rate ;
; LCD0[2]        ; Missing drive strength and slew rate ;
; LCD0[1]        ; Missing drive strength and slew rate ;
; LCD0[0]        ; Missing drive strength and slew rate ;
; LCD1[7]        ; Missing drive strength and slew rate ;
; LCD1[6]        ; Missing drive strength and slew rate ;
; LCD1[5]        ; Missing drive strength and slew rate ;
; LCD1[4]        ; Missing drive strength and slew rate ;
; LCD1[3]        ; Missing drive strength and slew rate ;
; LCD1[2]        ; Missing drive strength and slew rate ;
; LCD1[1]        ; Missing drive strength and slew rate ;
; LCD1[0]        ; Missing drive strength and slew rate ;
; LCD2[7]        ; Missing drive strength and slew rate ;
; LCD2[6]        ; Missing drive strength and slew rate ;
; LCD2[5]        ; Missing drive strength and slew rate ;
; LCD2[4]        ; Missing drive strength and slew rate ;
; LCD2[3]        ; Missing drive strength and slew rate ;
; LCD2[2]        ; Missing drive strength and slew rate ;
; LCD2[1]        ; Missing drive strength and slew rate ;
; LCD2[0]        ; Missing drive strength and slew rate ;
; LCD3[7]        ; Missing drive strength and slew rate ;
; LCD3[6]        ; Missing drive strength and slew rate ;
; LCD3[5]        ; Missing drive strength and slew rate ;
; LCD3[4]        ; Missing drive strength and slew rate ;
; LCD3[3]        ; Missing drive strength and slew rate ;
; LCD3[2]        ; Missing drive strength and slew rate ;
; LCD3[1]        ; Missing drive strength and slew rate ;
; LCD3[0]        ; Missing drive strength and slew rate ;
; led[3]         ; Missing drive strength and slew rate ;
; led[2]         ; Missing drive strength and slew rate ;
; led[1]         ; Missing drive strength and slew rate ;
; led[0]         ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1163 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1163 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1151    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/letrend/altera/13.0sp1/darkroom/output_files/darkroom_top.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 746 / 15,408 ( 5 % )    ;
;     -- Combinational with no register       ; 311                     ;
;     -- Register only                        ; 168                     ;
;     -- Combinational with a register        ; 267                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 210                     ;
;     -- 3 input functions                    ; 185                     ;
;     -- <=2 input functions                  ; 183                     ;
;     -- Register only                        ; 168                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 382                     ;
;     -- arithmetic mode                      ; 196                     ;
;                                             ;                         ;
; Total registers*                            ; 435 / 17,068 ( 3 % )    ;
;     -- Dedicated logic registers            ; 435 / 15,408 ( 3 % )    ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 56 / 963 ( 6 % )        ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 53 / 347 ( 15 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M9Ks                                        ; 1 / 56 ( 2 % )          ;
; Total block memory bits                     ; 7,936 / 516,096 ( 2 % ) ;
; Total block memory implementation bits      ; 9,216 / 516,096 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global clocks                               ; 3 / 20 ( 15 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%            ;
; Peak interconnect usage (total/H/V)         ; 7% / 6% / 7%            ;
; Maximum fan-out                             ; 192                     ;
; Highest non-global fan-out                  ; 192                     ;
; Total fan-out                               ; 3103                    ;
; Average fan-out                             ; 2.53                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 746 / 15408 ( 5 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 311                 ; 0                              ;
;     -- Register only                        ; 168                 ; 0                              ;
;     -- Combinational with a register        ; 267                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 210                 ; 0                              ;
;     -- 3 input functions                    ; 185                 ; 0                              ;
;     -- <=2 input functions                  ; 183                 ; 0                              ;
;     -- Register only                        ; 168                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 382                 ; 0                              ;
;     -- arithmetic mode                      ; 196                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 435                 ; 0                              ;
;     -- Dedicated logic registers            ; 435 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 56 / 963 ( 6 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 53                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 7936                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 1 / 56 ( 1 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 1 / 24 ( 4 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 32                  ; 1                              ;
;     -- Registered Input Connections         ; 32                  ; 0                              ;
;     -- Output Connections                   ; 1                   ; 32                             ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3096                ; 40                             ;
;     -- Registered Connections               ; 997                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 33                             ;
;     -- hard_block:auto_generated_inst       ; 33                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 11                  ; 1                              ;
;     -- Output Ports                         ; 42                  ; 1                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; SW0           ; J6    ; 1        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1           ; H5    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW2           ; H6    ; 1        ; 0            ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button0_read  ; H2    ; 1        ; 0            ; 21           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button1_reset ; G3    ; 1        ; 0            ; 23           ; 14           ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clock_50      ; G21   ; 6        ; 41           ; 15           ; 0            ; 134                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sensor0       ; R10   ; 3        ; 1            ; 0            ; 14           ; 192                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; spi_mosi      ; Y10   ; 3        ; 19           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; spi_reset_n   ; T8    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; spi_sclk      ; W7    ; 3        ; 9            ; 0            ; 14           ; 79                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; spi_ss_n      ; V5    ; 3        ; 3            ; 0            ; 28           ; 42                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD0[0]        ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD0[1]        ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD0[2]        ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD0[3]        ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD0[4]        ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD0[5]        ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD0[6]        ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD0[7]        ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD1[0]        ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD1[1]        ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD1[2]        ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD1[3]        ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD1[4]        ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD1[5]        ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD1[6]        ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD1[7]        ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD2[0]        ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD2[1]        ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD2[2]        ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD2[3]        ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD2[4]        ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD2[5]        ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD2[6]        ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD2[7]        ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD3[0]        ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD3[1]        ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD3[2]        ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD3[3]        ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD3[4]        ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD3[5]        ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD3[6]        ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD3[7]        ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]         ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]         ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]         ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]         ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_fifo_empty ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_fifo_full  ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lighthouse_led ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sensor0_led    ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_miso       ; V11   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_trdy       ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; LCD3[0]                 ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; LCD2[4]                 ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; LCD2[5]                 ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; LCD1[5]                 ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; LCD0[6]                 ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; LCD1[6]                 ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; LCD1[7]                 ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; LCD1[2]                 ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; LCD0[7]                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; LCD1[3]                 ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; LCD1[4]                 ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; LCD1[0]                 ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; LCD1[1]                 ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; LCD0[0]                 ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; LCD0[1]                 ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 33 ( 52 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 7 / 46 ( 15 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 32 / 47 ( 68 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; LCD1[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; LCD1[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; LCD1[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; LCD2[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; LCD2[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; LCD2[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; LCD3[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; sensor0_led                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; lighthouse_led                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; LCD1[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; LCD1[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; LCD1[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; LCD2[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; LCD2[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; LCD3[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; LCD3[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; LCD1[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; LCD3[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; LCD0[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; LCD2[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; LCD3[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; led_fifo_empty                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; LCD0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; LCD1[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; LCD2[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; led_fifo_full                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; LCD0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; LCD0[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; LCD0[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; LCD2[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; LCD3[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; button1_reset                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; LCD0[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; LCD3[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; LCD3[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clock_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; led[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; button0_read                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW1                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW2                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; LCD0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; LCD0[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; led[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; led[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW0                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; sensor0                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; spi_reset_n                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; spi_ss_n                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; spi_miso                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; spi_sclk                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; spi_trdy                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; spi_mosi                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                     ;
+-------------------------------+-----------------------------------------------------------------+
; Name                          ; pll:inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                          ;
; Compensate clock              ; clock0                                                          ;
; Compensated input/output pins ; --                                                              ;
; Switchover type               ; --                                                              ;
; Input frequency 0             ; 50.0 MHz                                                        ;
; Input frequency 1             ; --                                                              ;
; Nominal PFD frequency         ; 50.0 MHz                                                        ;
; Nominal VCO frequency         ; 500.0 MHz                                                       ;
; VCO post scale K counter      ; 2                                                               ;
; VCO frequency control         ; Auto                                                            ;
; VCO phase shift step          ; 250 ps                                                          ;
; VCO multiply                  ; --                                                              ;
; VCO divide                    ; --                                                              ;
; Freq min lock                 ; 30.0 MHz                                                        ;
; Freq max lock                 ; 65.02 MHz                                                       ;
; M VCO Tap                     ; 0                                                               ;
; M Initial                     ; 1                                                               ;
; M value                       ; 10                                                              ;
; N value                       ; 1                                                               ;
; Charge pump current           ; setting 1                                                       ;
; Loop filter resistance        ; setting 27                                                      ;
; Loop filter capacitance       ; setting 0                                                       ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                            ;
; Bandwidth type                ; Medium                                                          ;
; Real time reconfigurable      ; Off                                                             ;
; Scan chain MIF file           ; --                                                              ;
; Preserve PLL counter order    ; Off                                                             ;
; PLL location                  ; PLL_2                                                           ;
; Inclk0 signal                 ; clock_50                                                        ;
; Inclk1 signal                 ; --                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                   ;
; Inclk1 signal type            ; --                                                              ;
+-------------------------------+-----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 50  ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C0      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                            ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
; |darkroom_top                              ; 746 (0)     ; 435 (0)                   ; 0 (0)         ; 7936        ; 1    ; 0            ; 0       ; 0         ; 53   ; 0            ; 311 (0)      ; 168 (0)           ; 267 (0)          ; |darkroom_top                                                                                  ; work         ;
;    |STD_FIFO:inst8|                        ; 141 (141)   ; 99 (99)                   ; 0 (0)         ; 7936        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 42 (42)           ; 57 (57)          ; |darkroom_top|STD_FIFO:inst8                                                                   ; work         ;
;       |altsyncram:\fifo_proc:Memory_rtl_0| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7936        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |darkroom_top|STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0                                ; work         ;
;          |altsyncram_pug1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7936        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |darkroom_top|STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated ; work         ;
;    |global_counter:inst1|                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |darkroom_top|global_counter:inst1                                                             ; work         ;
;    |lighthouse:inst19|                     ; 428 (428)   ; 192 (192)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 236 (236)    ; 95 (95)           ; 97 (97)          ; |darkroom_top|lighthouse:inst19                                                                ; work         ;
;    |pll:inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |darkroom_top|pll:inst                                                                         ; work         ;
;       |altpll:altpll_component|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |darkroom_top|pll:inst|altpll:altpll_component                                                 ; work         ;
;          |pll_altpll:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |darkroom_top|pll:inst|altpll:altpll_component|pll_altpll:auto_generated                       ; work         ;
;    |spi_tester:inst13|                     ; 145 (33)    ; 112 (33)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 31 (0)            ; 81 (1)           ; |darkroom_top|spi_tester:inst13                                                                ; work         ;
;       |spi_slave:spi_slave_0|              ; 144 (144)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 31 (31)           ; 80 (80)          ; |darkroom_top|spi_tester:inst13|spi_slave:spi_slave_0                                          ; work         ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; sensor0_led    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi_reset_n    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; led_fifo_full  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi_miso       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi_trdy       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighthouse_led ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_fifo_empty ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD0[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD0[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD0[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD0[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD0[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD0[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD0[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD0[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD1[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD1[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD1[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD1[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD1[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD1[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD1[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD1[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD2[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD2[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD2[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD2[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD2[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD2[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD2[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD2[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD3[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD3[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD3[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD3[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD3[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD3[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD3[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD3[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW0            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW1            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW2            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; button0_read   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clock_50       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; button1_reset  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; spi_mosi       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; spi_sclk       ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; sensor0        ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; spi_ss_n       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; spi_reset_n                                                         ;                   ;         ;
; SW0                                                                 ;                   ;         ;
; SW1                                                                 ;                   ;         ;
; SW2                                                                 ;                   ;         ;
; button0_read                                                        ;                   ;         ;
;      - spi_tester:inst13|prev_data                                  ; 1                 ; 6       ;
;      - STD_FIFO:inst8|Looped~0                                      ; 1                 ; 6       ;
;      - STD_FIFO:inst8|DataOut[30]~0                                 ; 1                 ; 6       ;
;      - spi_tester:inst13|process_0~0                                ; 1                 ; 6       ;
;      - STD_FIFO:inst8|DataOut[30]~1                                 ; 1                 ; 6       ;
; clock_50                                                            ;                   ;         ;
; button1_reset                                                       ;                   ;         ;
;      - STD_FIFO:inst8|Full                                          ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Empty                                         ; 0                 ; 6       ;
;      - STD_FIFO:inst8|\fifo_proc:prev_data                          ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Looped~7                                      ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Tail~0                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Tail~1                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Tail~2                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Tail~3                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Tail~4                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Tail~5                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Tail~6                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Tail~7                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Head~0                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Head~1                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Head~2                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Head~3                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Head~4                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Head~5                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Head~6                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Head~7                                        ; 0                 ; 6       ;
;      - STD_FIFO:inst8|DataOut[30]~1                                 ; 0                 ; 6       ;
;      - STD_FIFO:inst8|Memory~45                                     ; 0                 ; 6       ;
; spi_mosi                                                            ;                   ;         ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|trdy~1               ; 1                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|wr_add~0             ; 1                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|rd_add~0             ; 1                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|rrdy~0               ; 1                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|roe~0                ; 1                 ; 6       ;
; spi_sclk                                                            ;                   ;         ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|miso~reg0            ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|miso~en              ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[9]           ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[40]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|trdy                 ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|rd_add               ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|wr_add               ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[31]           ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[8]           ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|rrdy                 ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|roe                  ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[10]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[7]           ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[6]           ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[5]           ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[1]           ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[4]           ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[3]           ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[2]           ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[39]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[30]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[11]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[38]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[37]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[29]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[36]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[35]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[28]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[34]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[33]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[27]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[32]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[31]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[26]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[30]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[29]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[25]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[28]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[27]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[24]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[26]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[25]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[23]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[24]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[23]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[22]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[22]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[21]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[21]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[20]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[19]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[20]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[18]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[17]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[19]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[16]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[15]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[18]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[14]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[13]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[17]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[12]          ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[16]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[15]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[14]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[13]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[12]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[11]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[10]~_emulated ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[9]~_emulated  ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[8]~_emulated  ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[7]~_emulated  ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[6]~_emulated  ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[5]~_emulated  ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[4]~_emulated  ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[3]~_emulated  ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[2]~_emulated  ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[1]~_emulated  ; 1                 ; 0       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[0]~_emulated  ; 1                 ; 0       ;
; sensor0                                                             ;                   ;         ;
;      - lighthouse:inst19|lighthouse_A                               ; 1                 ; 0       ;
;      - lighthouse:inst19|lighthouse_switch                          ; 1                 ; 0       ;
;      - lighthouse:inst19|result                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[0]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[1]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[2]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[3]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[4]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[5]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[6]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[7]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[8]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[9]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[10]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[11]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[12]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[13]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[14]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[15]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[16]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[17]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[18]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[19]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[20]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[21]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[22]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[23]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[24]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[25]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[26]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[27]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[28]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[29]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_duration[30]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[0]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[0]                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[30]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[1]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[25]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[22]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[23]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[28]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[24]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[21]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[15]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[19]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[20]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[18]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[17]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[27]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[16]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[26]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[24]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[23]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[22]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[21]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[20]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[19]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[18]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[17]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[16]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[15]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[14]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[13]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[12]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[11]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[10]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[9]                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[8]                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[7]                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[6]                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[5]                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[4]                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[3]                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[2]                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[1]                                     ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[25]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[26]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[27]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[28]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[29]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[31]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|t_0[30]                                    ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[31]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[30]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[29]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[28]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[27]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[26]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[25]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[24]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[23]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[22]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[21]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[20]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[19]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[18]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[17]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[16]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[15]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[14]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[13]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[12]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[11]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[10]                       ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[9]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[8]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[7]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[6]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[5]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[4]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[3]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[2]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[1]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|start_valid_sync[0]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[13]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[11]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[10]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[29]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[12]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[9]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[14]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[8]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[31]                        ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[7]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[5]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[4]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[6]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[3]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|stop_valid_sync[2]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[30]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[29]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[30]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[29]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[28]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[27]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[26]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[25]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[24]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[23]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[22]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[21]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[20]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[19]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[18]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[17]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[16]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[15]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[14]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[13]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[12]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[11]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[10]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[9]                           ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[8]                           ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[7]                           ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[6]                           ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[5]                           ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[4]                           ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[3]                           ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[2]                           ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[1]                           ; 1                 ; 0       ;
;      - lighthouse:inst19|t_sweep_start[0]                           ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[28]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[27]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[26]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[25]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[24]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[23]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[22]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[21]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[20]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[19]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[18]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[17]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[16]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[15]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[14]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[13]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[12]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[11]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[10]                         ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[9]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[8]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[7]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[6]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[5]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[4]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[3]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[2]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[1]                          ; 1                 ; 0       ;
;      - lighthouse:inst19|sweep_duration[0]                          ; 1                 ; 0       ;
; spi_ss_n                                                            ;                   ;         ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[2]           ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[3]           ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[4]           ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[5]           ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[6]           ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[7]           ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[8]           ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[9]           ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[10]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[40]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|miso~en              ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[1]           ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[39]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|process_1~2          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[11]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[38]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[37]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[36]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[35]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[34]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[33]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[32]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[31]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[30]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[29]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[28]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[27]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[26]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[25]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[24]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[23]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[22]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[21]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[20]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[19]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[18]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[17]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[16]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[15]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[14]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[13]          ; 0                 ; 6       ;
;      - spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[12]          ; 0                 ; 6       ;
+---------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; STD_FIFO:inst8|DataOut[30]~1                                                ; LCCOMB_X14_Y17_N6  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; STD_FIFO:inst8|Memory~45                                                    ; LCCOMB_X12_Y15_N6  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; button1_reset                                                               ; PIN_G3             ; 22      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clock_50                                                                    ; PIN_G21            ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clock_50                                                                    ; PIN_G21            ; 132     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; lighthouse:inst19|LessThan0~6                                               ; LCCOMB_X20_Y13_N30 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lighthouse:inst19|lighthouse_A~0                                            ; LCCOMB_X22_Y18_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lighthouse:inst19|start_valid_sync[22]~0                                    ; LCCOMB_X20_Y13_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lighthouse:inst19|t_sweep_start[0]~3                                        ; LCCOMB_X20_Y13_N20 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 32      ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sensor0                                                                     ; PIN_R10            ; 192     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; spi_sclk                                                                    ; PIN_W7             ; 79      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; spi_ss_n                                                                    ; PIN_V5             ; 42      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; spi_tester:inst13|process_0~0                                               ; LCCOMB_X11_Y19_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spi_tester:inst13|spi_slave:spi_slave_0|miso~4                              ; LCCOMB_X11_Y4_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spi_tester:inst13|spi_slave:spi_slave_0|miso~en                             ; FF_X12_Y4_N27      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; spi_tester:inst13|spi_slave:spi_slave_0|process_1~2                         ; LCCOMB_X11_Y15_N20 ; 64      ; Async. clear, Latch enable            ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; spi_tester:inst13|spi_slave:spi_slave_0|process_1~3                         ; LCCOMB_X11_Y4_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock_50                                                                    ; PIN_G21            ; 132     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 32      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; spi_tester:inst13|spi_slave:spi_slave_0|process_1~2                         ; LCCOMB_X11_Y15_N20 ; 64      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+------------------------------------------------------------------------------------------------+---------+
; Name                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------+---------+
; sensor0~input                                                                                  ; 192     ;
; spi_sclk~input                                                                                 ; 79      ;
; spi_ss_n~input                                                                                 ; 42      ;
; lighthouse:inst19|LessThan0~6                                                                  ; 33      ;
; lighthouse:inst19|process_0~0                                                                  ; 33      ;
; spi_tester:inst13|process_0~0                                                                  ; 32      ;
; spi_tester:inst13|spi_slave:spi_slave_0|process_1~3                                            ; 32      ;
; lighthouse:inst19|start_valid_sync[22]~0                                                       ; 32      ;
; lighthouse:inst19|Add3~58                                                                      ; 32      ;
; lighthouse:inst19|t_sweep_start[0]~3                                                           ; 31      ;
; STD_FIFO:inst8|DataOut[30]~1                                                                   ; 31      ;
; STD_FIFO:inst8|\fifo_proc:Memory~4                                                             ; 31      ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[0]                                               ; 31      ;
; spi_tester:inst13|spi_slave:spi_slave_0|process_1~2                                            ; 31      ;
; button1_reset~input                                                                            ; 22      ;
; lighthouse:inst19|stop_valid_sync[8]                                                           ; 6       ;
; lighthouse:inst19|stop_valid_sync[14]                                                          ; 6       ;
; lighthouse:inst19|stop_valid_sync[27]                                                          ; 6       ;
; spi_tester:inst13|spi_slave:spi_slave_0|rd_add                                                 ; 6       ;
; spi_tester:inst13|spi_slave:spi_slave_0|wr_add                                                 ; 6       ;
; STD_FIFO:inst8|\fifo_proc:Head[7]                                                              ; 6       ;
; STD_FIFO:inst8|\fifo_proc:Head[6]                                                              ; 6       ;
; STD_FIFO:inst8|\fifo_proc:Head[5]                                                              ; 6       ;
; STD_FIFO:inst8|\fifo_proc:Head[4]                                                              ; 6       ;
; STD_FIFO:inst8|\fifo_proc:Head[3]                                                              ; 6       ;
; STD_FIFO:inst8|\fifo_proc:Head[2]                                                              ; 6       ;
; STD_FIFO:inst8|\fifo_proc:Head[1]                                                              ; 6       ;
; STD_FIFO:inst8|\fifo_proc:Head[0]                                                              ; 6       ;
; spi_mosi~input                                                                                 ; 5       ;
; button0_read~input                                                                             ; 5       ;
; lighthouse:inst19|stop_valid_sync~29                                                           ; 5       ;
; lighthouse:inst19|stop_valid_sync[3]                                                           ; 5       ;
; lighthouse:inst19|stop_valid_sync[12]                                                          ; 5       ;
; lighthouse:inst19|t_0[30]                                                                      ; 5       ;
; lighthouse:inst19|t_0[29]                                                                      ; 5       ;
; lighthouse:inst19|t_0[28]                                                                      ; 5       ;
; lighthouse:inst19|t_0[27]                                                                      ; 5       ;
; lighthouse:inst19|t_0[26]                                                                      ; 5       ;
; lighthouse:inst19|t_0[25]                                                                      ; 5       ;
; lighthouse:inst19|t_0[1]                                                                       ; 5       ;
; lighthouse:inst19|t_0[2]                                                                       ; 5       ;
; lighthouse:inst19|t_0[3]                                                                       ; 5       ;
; lighthouse:inst19|t_0[4]                                                                       ; 5       ;
; lighthouse:inst19|t_0[5]                                                                       ; 5       ;
; lighthouse:inst19|t_0[6]                                                                       ; 5       ;
; lighthouse:inst19|t_0[7]                                                                       ; 5       ;
; lighthouse:inst19|t_0[8]                                                                       ; 5       ;
; lighthouse:inst19|t_0[9]                                                                       ; 5       ;
; lighthouse:inst19|t_0[10]                                                                      ; 5       ;
; lighthouse:inst19|t_0[11]                                                                      ; 5       ;
; lighthouse:inst19|t_0[12]                                                                      ; 5       ;
; lighthouse:inst19|t_0[13]                                                                      ; 5       ;
; lighthouse:inst19|t_0[14]                                                                      ; 5       ;
; lighthouse:inst19|t_0[15]                                                                      ; 5       ;
; lighthouse:inst19|t_0[16]                                                                      ; 5       ;
; lighthouse:inst19|t_0[17]                                                                      ; 5       ;
; lighthouse:inst19|t_0[18]                                                                      ; 5       ;
; lighthouse:inst19|t_0[19]                                                                      ; 5       ;
; lighthouse:inst19|t_0[20]                                                                      ; 5       ;
; lighthouse:inst19|t_0[21]                                                                      ; 5       ;
; lighthouse:inst19|t_0[22]                                                                      ; 5       ;
; lighthouse:inst19|t_0[23]                                                                      ; 5       ;
; lighthouse:inst19|t_0[24]                                                                      ; 5       ;
; lighthouse:inst19|stop_valid_sync[26]                                                          ; 5       ;
; lighthouse:inst19|stop_valid_sync[16]                                                          ; 5       ;
; lighthouse:inst19|stop_valid_sync[17]                                                          ; 5       ;
; lighthouse:inst19|stop_valid_sync[18]                                                          ; 5       ;
; lighthouse:inst19|stop_valid_sync[24]                                                          ; 5       ;
; lighthouse:inst19|stop_valid_sync[28]                                                          ; 5       ;
; lighthouse:inst19|stop_valid_sync~10                                                           ; 5       ;
; lighthouse:inst19|t_0[0]                                                                       ; 5       ;
; lighthouse:inst19|Add0~12                                                                      ; 5       ;
; lighthouse:inst19|Add0~10                                                                      ; 5       ;
; lighthouse:inst19|Add0~8                                                                       ; 5       ;
; spi_tester:inst13|spi_slave:spi_slave_0|rrdy                                                   ; 4       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[8]                                             ; 4       ;
; lighthouse:inst19|stop_valid_sync~28                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync~27                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync[2]                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync[4]                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync[5]                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync[7]                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync[31]                                                          ; 4       ;
; lighthouse:inst19|stop_valid_sync~20                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync[9]                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync[29]                                                          ; 4       ;
; lighthouse:inst19|stop_valid_sync[10]                                                          ; 4       ;
; lighthouse:inst19|stop_valid_sync~17                                                           ; 4       ;
; lighthouse:inst19|result~1                                                                     ; 4       ;
; lighthouse:inst19|start_valid_sync[31]                                                         ; 4       ;
; lighthouse:inst19|t_sweep_start[0]~0                                                           ; 4       ;
; global_counter:inst1|temp[31]                                                                  ; 4       ;
; lighthouse:inst19|stop_valid_sync~15                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync~14                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync[20]                                                          ; 4       ;
; lighthouse:inst19|stop_valid_sync[19]                                                          ; 4       ;
; lighthouse:inst19|stop_valid_sync[15]                                                          ; 4       ;
; lighthouse:inst19|stop_valid_sync[21]                                                          ; 4       ;
; lighthouse:inst19|stop_valid_sync~12                                                           ; 4       ;
; lighthouse:inst19|stop_valid_sync[23]                                                          ; 4       ;
; lighthouse:inst19|stop_valid_sync[22]                                                          ; 4       ;
; lighthouse:inst19|stop_valid_sync[25]                                                          ; 4       ;
; lighthouse:inst19|stop_valid_sync[0]                                                           ; 4       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[40]                                            ; 4       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[9]                                             ; 4       ;
; lighthouse:inst19|result                                                                       ; 4       ;
; lighthouse:inst19|Add0~14                                                                      ; 4       ;
; global_counter:inst1|temp[19]                                                                  ; 4       ;
; global_counter:inst1|temp[18]                                                                  ; 4       ;
; global_counter:inst1|temp[17]                                                                  ; 4       ;
; global_counter:inst1|temp[16]                                                                  ; 4       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[0]~121                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[1]~117                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[2]~113                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[3]~109                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[4]~105                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[5]~101                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[6]~97                                           ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[7]~93                                           ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[8]~89                                           ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[9]~85                                           ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[10]~81                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[11]~77                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[12]~73                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[13]~69                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[14]~65                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[15]~61                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[16]~57                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[17]~53                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[18]~49                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[19]~45                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[20]~41                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[21]~37                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[22]~33                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[23]~29                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[24]~25                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[25]~21                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[26]~17                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[27]~13                                          ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[28]~9                                           ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[29]~5                                           ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[30]~1                                           ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[2]                                             ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[1]                                             ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[10]                                            ; 3       ;
; STD_FIFO:inst8|Tail~7                                                                          ; 3       ;
; STD_FIFO:inst8|Tail~6                                                                          ; 3       ;
; STD_FIFO:inst8|Tail~5                                                                          ; 3       ;
; STD_FIFO:inst8|Tail~4                                                                          ; 3       ;
; STD_FIFO:inst8|Tail~3                                                                          ; 3       ;
; STD_FIFO:inst8|Tail~2                                                                          ; 3       ;
; STD_FIFO:inst8|Tail~1                                                                          ; 3       ;
; STD_FIFO:inst8|Tail~0                                                                          ; 3       ;
; lighthouse:inst19|stop_valid_sync~85                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~83                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~82                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~80                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~79                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~76                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~72                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~70                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~68                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~67                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~66                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~64                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~62                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~61                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~58                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~56                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~55                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~54                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~51                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~50                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~49                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~47                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~45                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~43                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~41                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~40                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~38                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~37                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~35                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~33                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~32                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~30                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~26                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~25                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~24                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync[6]                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~22                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~21                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync~18                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync[11]                                                          ; 3       ;
; lighthouse:inst19|stop_valid_sync[13]                                                          ; 3       ;
; lighthouse:inst19|Equal0~10                                                                    ; 3       ;
; lighthouse:inst19|Equal0~9                                                                     ; 3       ;
; lighthouse:inst19|t_0[31]                                                                      ; 3       ;
; lighthouse:inst19|LessThan0~2                                                                  ; 3       ;
; lighthouse:inst19|LessThan0~1                                                                  ; 3       ;
; lighthouse:inst19|LessThan2~5                                                                  ; 3       ;
; lighthouse:inst19|LessThan2~0                                                                  ; 3       ;
; lighthouse:inst19|stop_valid_sync~13                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync[1]                                                           ; 3       ;
; lighthouse:inst19|stop_valid_sync[30]                                                          ; 3       ;
; STD_FIFO:inst8|Looped~6                                                                        ; 3       ;
; STD_FIFO:inst8|\fifo_proc:Tail[7]                                                              ; 3       ;
; STD_FIFO:inst8|\fifo_proc:Tail[6]                                                              ; 3       ;
; STD_FIFO:inst8|\fifo_proc:Tail[5]                                                              ; 3       ;
; STD_FIFO:inst8|\fifo_proc:Tail[4]                                                              ; 3       ;
; STD_FIFO:inst8|\fifo_proc:Tail[3]                                                              ; 3       ;
; STD_FIFO:inst8|\fifo_proc:Tail[2]                                                              ; 3       ;
; STD_FIFO:inst8|\fifo_proc:Tail[1]                                                              ; 3       ;
; STD_FIFO:inst8|\fifo_proc:Tail[0]                                                              ; 3       ;
; STD_FIFO:inst8|\fifo_proc:Looped                                                               ; 3       ;
; spi_tester:inst13|spi_slave:spi_slave_0|trdy                                                   ; 3       ;
; lighthouse:inst19|Add0~62                                                                      ; 3       ;
; lighthouse:inst19|Add0~60                                                                      ; 3       ;
; global_counter:inst1|temp[1]                                                                   ; 3       ;
; global_counter:inst1|temp[0]                                                                   ; 3       ;
; global_counter:inst1|temp[2]                                                                   ; 3       ;
; global_counter:inst1|temp[3]                                                                   ; 3       ;
; global_counter:inst1|temp[4]                                                                   ; 3       ;
; global_counter:inst1|temp[5]                                                                   ; 3       ;
; global_counter:inst1|temp[6]                                                                   ; 3       ;
; lighthouse:inst19|Add0~6                                                                       ; 3       ;
; lighthouse:inst19|Add0~4                                                                       ; 3       ;
; lighthouse:inst19|Add0~2                                                                       ; 3       ;
; global_counter:inst1|temp[30]                                                                  ; 3       ;
; global_counter:inst1|temp[29]                                                                  ; 3       ;
; global_counter:inst1|temp[28]                                                                  ; 3       ;
; global_counter:inst1|temp[27]                                                                  ; 3       ;
; global_counter:inst1|temp[26]                                                                  ; 3       ;
; global_counter:inst1|temp[25]                                                                  ; 3       ;
; global_counter:inst1|temp[24]                                                                  ; 3       ;
; global_counter:inst1|temp[23]                                                                  ; 3       ;
; global_counter:inst1|temp[22]                                                                  ; 3       ;
; global_counter:inst1|temp[21]                                                                  ; 3       ;
; global_counter:inst1|temp[20]                                                                  ; 3       ;
; global_counter:inst1|temp[15]                                                                  ; 3       ;
; global_counter:inst1|temp[14]                                                                  ; 3       ;
; global_counter:inst1|temp[13]                                                                  ; 3       ;
; global_counter:inst1|temp[12]                                                                  ; 3       ;
; global_counter:inst1|temp[11]                                                                  ; 3       ;
; global_counter:inst1|temp[10]                                                                  ; 3       ;
; global_counter:inst1|temp[9]                                                                   ; 3       ;
; global_counter:inst1|temp[8]                                                                   ; 3       ;
; global_counter:inst1|temp[7]                                                                   ; 3       ;
; STD_FIFO:inst8|Add0~14                                                                         ; 3       ;
; STD_FIFO:inst8|Add0~12                                                                         ; 3       ;
; STD_FIFO:inst8|Add0~10                                                                         ; 3       ;
; STD_FIFO:inst8|Add0~8                                                                          ; 3       ;
; STD_FIFO:inst8|Add0~6                                                                          ; 3       ;
; STD_FIFO:inst8|Add0~4                                                                          ; 3       ;
; STD_FIFO:inst8|Add0~2                                                                          ; 3       ;
; STD_FIFO:inst8|Add0~0                                                                          ; 3       ;
; clock_50~input                                                                                 ; 2       ;
; lighthouse:inst19|stop_valid_sync~119                                                          ; 2       ;
; lighthouse:inst19|stop_valid_sync~117                                                          ; 2       ;
; lighthouse:inst19|stop_valid_sync~116                                                          ; 2       ;
; lighthouse:inst19|sweep_duration[0]                                                            ; 2       ;
; lighthouse:inst19|sweep_duration[1]                                                            ; 2       ;
; spi_tester:inst13|spi_tx_data[0]                                                               ; 2       ;
; lighthouse:inst19|sweep_duration[2]                                                            ; 2       ;
; spi_tester:inst13|spi_tx_data[1]                                                               ; 2       ;
; lighthouse:inst19|sweep_duration[3]                                                            ; 2       ;
; spi_tester:inst13|spi_tx_data[2]                                                               ; 2       ;
; lighthouse:inst19|sweep_duration[4]                                                            ; 2       ;
; spi_tester:inst13|spi_tx_data[3]                                                               ; 2       ;
; lighthouse:inst19|sweep_duration[5]                                                            ; 2       ;
; spi_tester:inst13|spi_tx_data[4]                                                               ; 2       ;
; lighthouse:inst19|sweep_duration[6]                                                            ; 2       ;
; spi_tester:inst13|spi_tx_data[5]                                                               ; 2       ;
; lighthouse:inst19|sweep_duration[7]                                                            ; 2       ;
; spi_tester:inst13|spi_tx_data[6]                                                               ; 2       ;
; lighthouse:inst19|sweep_duration[8]                                                            ; 2       ;
; spi_tester:inst13|spi_tx_data[7]                                                               ; 2       ;
; lighthouse:inst19|sweep_duration[9]                                                            ; 2       ;
; spi_tester:inst13|spi_tx_data[8]                                                               ; 2       ;
; lighthouse:inst19|sweep_duration[10]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[9]                                                               ; 2       ;
; lighthouse:inst19|sweep_duration[11]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[10]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[12]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[11]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[13]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[12]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[14]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[13]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[15]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[14]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[16]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[15]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[17]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[16]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[18]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[17]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[19]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[18]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[20]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[19]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[21]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[20]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[22]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[21]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[23]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[22]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[24]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[23]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[25]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[24]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[26]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[25]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[27]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[26]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[28]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[27]                                                              ; 2       ;
; lighthouse:inst19|sweep_duration[29]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[28]                                                              ; 2       ;
; STD_FIFO:inst8|Memory~45                                                                       ; 2       ;
; lighthouse:inst19|sweep_duration[30]                                                           ; 2       ;
; spi_tester:inst13|spi_tx_data[29]                                                              ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[11]                                            ; 2       ;
; spi_tester:inst13|spi_tx_data[30]                                                              ; 2       ;
; lighthouse:inst19|t_sweep_start[0]~2                                                           ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|miso~4                                                 ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|process_1~1                                            ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[3]                                             ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[4]                                             ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|process_1~0                                            ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[5]                                             ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[6]                                             ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[7]                                             ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|roe                                                    ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[31]                                             ; 2       ;
; lighthouse:inst19|LessThan0~5                                                                  ; 2       ;
; lighthouse:inst19|lighthouse_A~0                                                               ; 2       ;
; lighthouse:inst19|stop_valid_sync~74                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~73                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~65                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~60                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~59                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~57                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~52                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~48                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~46                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~44                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~42                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~39                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~31                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~23                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~19                                                           ; 2       ;
; lighthouse:inst19|LessThan1~2                                                                  ; 2       ;
; lighthouse:inst19|t_sweep_start[0]~1                                                           ; 2       ;
; lighthouse:inst19|result~0                                                                     ; 2       ;
; lighthouse:inst19|start_valid_sync[0]                                                          ; 2       ;
; lighthouse:inst19|start_valid_sync[1]                                                          ; 2       ;
; lighthouse:inst19|start_valid_sync[2]                                                          ; 2       ;
; lighthouse:inst19|start_valid_sync[3]                                                          ; 2       ;
; lighthouse:inst19|start_valid_sync[4]                                                          ; 2       ;
; lighthouse:inst19|start_valid_sync[5]                                                          ; 2       ;
; lighthouse:inst19|start_valid_sync[6]                                                          ; 2       ;
; lighthouse:inst19|start_valid_sync[7]                                                          ; 2       ;
; lighthouse:inst19|start_valid_sync[8]                                                          ; 2       ;
; lighthouse:inst19|start_valid_sync[9]                                                          ; 2       ;
; lighthouse:inst19|start_valid_sync[10]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[11]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[12]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[13]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[14]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[15]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[16]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[17]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[18]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[19]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[20]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[21]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[22]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[23]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[24]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[25]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[26]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[27]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[28]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[29]                                                         ; 2       ;
; lighthouse:inst19|start_valid_sync[30]                                                         ; 2       ;
; lighthouse:inst19|LessThan0~4                                                                  ; 2       ;
; lighthouse:inst19|LessThan0~3                                                                  ; 2       ;
; lighthouse:inst19|LessThan0~0                                                                  ; 2       ;
; lighthouse:inst19|stop_valid_sync~16                                                           ; 2       ;
; lighthouse:inst19|stop_valid_sync~11                                                           ; 2       ;
; lighthouse:inst19|lighthouse_switch                                                            ; 2       ;
; STD_FIFO:inst8|Equal4~4                                                                        ; 2       ;
; STD_FIFO:inst8|Equal4~3                                                                        ; 2       ;
; STD_FIFO:inst8|Equal4~2                                                                        ; 2       ;
; STD_FIFO:inst8|Memory~44                                                                       ; 2       ;
; STD_FIFO:inst8|fifo_proc~4                                                                     ; 2       ;
; STD_FIFO:inst8|\fifo_proc:prev_data                                                            ; 2       ;
; STD_FIFO:inst8|Looped~2                                                                        ; 2       ;
; spi_tester:inst13|prev_data                                                                    ; 2       ;
; lighthouse:inst19|Add0~54                                                                      ; 2       ;
; lighthouse:inst19|Add0~0                                                                       ; 2       ;
; STD_FIFO:inst8|Add1~14                                                                         ; 2       ;
; STD_FIFO:inst8|Add1~12                                                                         ; 2       ;
; STD_FIFO:inst8|Add1~10                                                                         ; 2       ;
; STD_FIFO:inst8|Add1~8                                                                          ; 2       ;
; STD_FIFO:inst8|Add1~6                                                                          ; 2       ;
; STD_FIFO:inst8|Add1~4                                                                          ; 2       ;
; STD_FIFO:inst8|Add1~2                                                                          ; 2       ;
; STD_FIFO:inst8|Add1~0                                                                          ; 2       ;
; STD_FIFO:inst8|Empty                                                                           ; 2       ;
; STD_FIFO:inst8|Full                                                                            ; 2       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[1]~feeder                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|miso~enfeeder                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[2]~0                                           ; 1       ;
; global_counter:inst1|temp[31]~93                                                               ; 1       ;
; lighthouse:inst19|lighthouse_switch~0                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~120                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~118                                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~35                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[17]                                              ; 1       ;
; STD_FIFO:inst8|DataOut[0]                                                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[0]~123                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~34                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[18]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[0]~122                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[0]~_emulated                                    ; 1       ;
; STD_FIFO:inst8|DataOut[1]                                                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[1]~119                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~33                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[19]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[1]~118                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[1]~_emulated                                    ; 1       ;
; STD_FIFO:inst8|DataOut[2]                                                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[2]~115                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~32                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[20]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[2]~114                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[2]~_emulated                                    ; 1       ;
; STD_FIFO:inst8|DataOut[3]                                                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[3]~111                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~31                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[21]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[3]~110                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[3]~_emulated                                    ; 1       ;
; STD_FIFO:inst8|DataOut[4]                                                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[4]~107                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~30                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[22]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[4]~106                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[4]~_emulated                                    ; 1       ;
; STD_FIFO:inst8|DataOut[5]                                                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[5]~103                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~29                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[23]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[5]~102                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[5]~_emulated                                    ; 1       ;
; STD_FIFO:inst8|DataOut[6]                                                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[6]~99                                           ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~28                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[24]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[6]~98                                           ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[6]~_emulated                                    ; 1       ;
; STD_FIFO:inst8|DataOut[7]                                                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[7]~95                                           ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~27                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[25]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[7]~94                                           ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[7]~_emulated                                    ; 1       ;
; STD_FIFO:inst8|DataOut[8]                                                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[8]~91                                           ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~26                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[26]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[8]~90                                           ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[8]~_emulated                                    ; 1       ;
; STD_FIFO:inst8|DataOut[9]                                                                      ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[9]~87                                           ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~25                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[27]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[9]~86                                           ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[9]~_emulated                                    ; 1       ;
; STD_FIFO:inst8|DataOut[10]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[10]~83                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~24                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[28]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[10]~82                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[10]~_emulated                                   ; 1       ;
; STD_FIFO:inst8|DataOut[11]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[11]~79                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~23                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[29]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[11]~78                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[11]~_emulated                                   ; 1       ;
; STD_FIFO:inst8|DataOut[12]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[12]~75                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~22                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[30]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[12]~74                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[12]~_emulated                                   ; 1       ;
; STD_FIFO:inst8|DataOut[13]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[13]~71                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~21                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[31]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[13]~70                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[13]~_emulated                                   ; 1       ;
; STD_FIFO:inst8|DataOut[14]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[14]~67                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~20                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[32]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[14]~66                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[14]~_emulated                                   ; 1       ;
; STD_FIFO:inst8|DataOut[15]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[15]~63                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~19                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[33]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[15]~62                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[15]~_emulated                                   ; 1       ;
; STD_FIFO:inst8|DataOut[16]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[16]~59                                          ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~18                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[34]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[16]~58                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[16]~_emulated                                   ; 1       ;
; STD_FIFO:inst8|DataOut[17]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[17]~55                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[12]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~17                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[35]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[17]~54                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[17]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[13]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[18]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[18]~51                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[14]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~16                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[36]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[18]~50                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[18]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[15]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[19]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[19]~47                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[16]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~15                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[37]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[19]~46                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[19]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[17]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[20]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[20]~43                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[18]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~14                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[38]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[20]~42                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[20]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[19]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[21]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[21]~39                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[20]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~13                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[39]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[21]~38                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[21]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[21]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[22]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[22]~35                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[22]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~12                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[40]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[22]~34                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[22]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[23]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[23]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[23]~31                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[24]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~11                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[41]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[23]~30                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[23]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[25]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[24]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[24]~27                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[26]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~10                                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[42]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[24]~26                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[24]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[27]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[25]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[25]~23                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[28]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~9                                                             ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[43]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[25]~22                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[25]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[29]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[26]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[26]~19                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[30]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~8                                                             ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[44]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[26]~18                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[26]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[31]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[27]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[27]~15                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[32]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~7                                                             ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[45]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[27]~14                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[27]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[33]                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[0]                                                             ; 1       ;
; lighthouse:inst19|t_sweep_start[1]                                                             ; 1       ;
; lighthouse:inst19|t_sweep_start[2]                                                             ; 1       ;
; lighthouse:inst19|t_sweep_start[3]                                                             ; 1       ;
; lighthouse:inst19|t_sweep_start[4]                                                             ; 1       ;
; lighthouse:inst19|t_sweep_start[5]                                                             ; 1       ;
; lighthouse:inst19|t_sweep_start[6]                                                             ; 1       ;
; lighthouse:inst19|t_sweep_start[7]                                                             ; 1       ;
; lighthouse:inst19|t_sweep_start[8]                                                             ; 1       ;
; lighthouse:inst19|t_sweep_start[9]                                                             ; 1       ;
; lighthouse:inst19|t_sweep_start[10]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[11]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[12]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[13]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[14]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[15]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[16]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[17]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[18]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[19]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[20]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[21]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[22]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[23]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[24]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[25]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[26]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[27]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[28]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[29]                                                            ; 1       ;
; lighthouse:inst19|t_sweep_start[30]                                                            ; 1       ;
; STD_FIFO:inst8|DataOut[28]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[28]~11                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[34]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~6                                                             ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[46]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[28]~10                                          ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[28]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[35]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[29]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[29]~7                                           ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[36]                                            ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~5                                                             ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~3                                                             ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[14]                                              ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[16]                                              ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[15]                                              ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[13]                                              ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~2                                                             ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[10]                                              ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[12]                                              ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[11]                                              ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[9]                                               ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~1                                                             ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[6]                                               ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[8]                                               ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[7]                                               ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[5]                                               ; 1       ;
; STD_FIFO:inst8|\fifo_proc:Memory~0                                                             ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[2]                                               ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[4]                                               ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[3]                                               ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[1]                                               ; 1       ;
; STD_FIFO:inst8|\fifo_proc_Memory_rtl_0_bypass[47]                                              ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[29]~6                                           ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[29]~_emulated                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[37]                                            ; 1       ;
; STD_FIFO:inst8|DataOut[30]                                                                     ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[30]~3                                           ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[38]                                            ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|roe~1                                                  ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|roe~0                                                  ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|rrdy~1                                                 ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|rrdy~0                                                 ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[30]~2                                           ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[30]~_emulated                                   ; 1       ;
; lighthouse:inst19|stop_valid_sync~115                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~114                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~113                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~112                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~111                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~110                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~109                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~108                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~107                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~106                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~105                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~104                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~103                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~102                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~101                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~100                                                          ; 1       ;
; lighthouse:inst19|stop_valid_sync~99                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~98                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~97                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~96                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~95                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~94                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~93                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~92                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~91                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~90                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~89                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~88                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~87                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~86                                                           ; 1       ;
; spi_tester:inst13|spi_tx_ena                                                                   ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|bit_cnt[39]                                            ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|rd_add~0                                               ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|wr_add~0                                               ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|miso~3                                                 ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|miso~2                                                 ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|miso~1                                                 ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|miso~0                                                 ; 1       ;
; STD_FIFO:inst8|Head~7                                                                          ; 1       ;
; STD_FIFO:inst8|Head~6                                                                          ; 1       ;
; STD_FIFO:inst8|Head~5                                                                          ; 1       ;
; STD_FIFO:inst8|Head~4                                                                          ; 1       ;
; STD_FIFO:inst8|Head~3                                                                          ; 1       ;
; STD_FIFO:inst8|Head~2                                                                          ; 1       ;
; STD_FIFO:inst8|Head~1                                                                          ; 1       ;
; STD_FIFO:inst8|Head~0                                                                          ; 1       ;
; lighthouse:inst19|result~5                                                                     ; 1       ;
; lighthouse:inst19|result~4                                                                     ; 1       ;
; lighthouse:inst19|result~3                                                                     ; 1       ;
; lighthouse:inst19|LessThan3~0                                                                  ; 1       ;
; lighthouse:inst19|LessThan4~0                                                                  ; 1       ;
; STD_FIFO:inst8|Looped~7                                                                        ; 1       ;
; STD_FIFO:inst8|Empty~1                                                                         ; 1       ;
; STD_FIFO:inst8|Empty~0                                                                         ; 1       ;
; lighthouse:inst19|LessThan7~10                                                                 ; 1       ;
; lighthouse:inst19|LessThan7~9                                                                  ; 1       ;
; lighthouse:inst19|LessThan7~8                                                                  ; 1       ;
; lighthouse:inst19|LessThan7~7                                                                  ; 1       ;
; lighthouse:inst19|LessThan7~6                                                                  ; 1       ;
; lighthouse:inst19|LessThan7~5                                                                  ; 1       ;
; lighthouse:inst19|LessThan7~4                                                                  ; 1       ;
; lighthouse:inst19|LessThan7~3                                                                  ; 1       ;
; lighthouse:inst19|LessThan7~2                                                                  ; 1       ;
; lighthouse:inst19|LessThan7~1                                                                  ; 1       ;
; lighthouse:inst19|LessThan7~0                                                                  ; 1       ;
; lighthouse:inst19|result~2                                                                     ; 1       ;
; lighthouse:inst19|stop_valid_sync~84                                                           ; 1       ;
; lighthouse:inst19|LessThan6~9                                                                  ; 1       ;
; lighthouse:inst19|LessThan6~8                                                                  ; 1       ;
; lighthouse:inst19|stop_valid_sync~81                                                           ; 1       ;
; lighthouse:inst19|LessThan6~7                                                                  ; 1       ;
; lighthouse:inst19|stop_valid_sync~78                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~77                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~75                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~71                                                           ; 1       ;
; lighthouse:inst19|LessThan6~6                                                                  ; 1       ;
; lighthouse:inst19|stop_valid_sync~69                                                           ; 1       ;
; lighthouse:inst19|LessThan6~5                                                                  ; 1       ;
; lighthouse:inst19|stop_valid_sync~63                                                           ; 1       ;
; lighthouse:inst19|LessThan6~4                                                                  ; 1       ;
; lighthouse:inst19|LessThan6~3                                                                  ; 1       ;
; lighthouse:inst19|stop_valid_sync~53                                                           ; 1       ;
; lighthouse:inst19|LessThan6~2                                                                  ; 1       ;
; lighthouse:inst19|LessThan6~1                                                                  ; 1       ;
; lighthouse:inst19|stop_valid_sync~36                                                           ; 1       ;
; lighthouse:inst19|stop_valid_sync~34                                                           ; 1       ;
; lighthouse:inst19|LessThan6~0                                                                  ; 1       ;
; lighthouse:inst19|LessThan1~1                                                                  ; 1       ;
; lighthouse:inst19|LessThan1~0                                                                  ; 1       ;
; lighthouse:inst19|LessThan2~6                                                                  ; 1       ;
; lighthouse:inst19|Equal0~8                                                                     ; 1       ;
; lighthouse:inst19|Equal0~7                                                                     ; 1       ;
; lighthouse:inst19|Equal0~6                                                                     ; 1       ;
; lighthouse:inst19|Equal0~5                                                                     ; 1       ;
; lighthouse:inst19|Equal0~4                                                                     ; 1       ;
; lighthouse:inst19|Equal0~3                                                                     ; 1       ;
; lighthouse:inst19|Equal0~2                                                                     ; 1       ;
; lighthouse:inst19|Equal0~1                                                                     ; 1       ;
; lighthouse:inst19|Equal0~0                                                                     ; 1       ;
; lighthouse:inst19|LessThan2~4                                                                  ; 1       ;
; lighthouse:inst19|LessThan2~3                                                                  ; 1       ;
; lighthouse:inst19|LessThan2~2                                                                  ; 1       ;
; lighthouse:inst19|LessThan2~1                                                                  ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|trdy~1                                                 ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|trdy~0                                                 ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|miso~en                                                ; 1       ;
; spi_tester:inst13|spi_slave:spi_slave_0|miso~reg0                                              ; 1       ;
; STD_FIFO:inst8|Full~1                                                                          ; 1       ;
; STD_FIFO:inst8|Equal4~1                                                                        ; 1       ;
; STD_FIFO:inst8|Equal4~0                                                                        ; 1       ;
; STD_FIFO:inst8|Memory~43                                                                       ; 1       ;
; STD_FIFO:inst8|Memory~42                                                                       ; 1       ;
; STD_FIFO:inst8|Memory~41                                                                       ; 1       ;
; STD_FIFO:inst8|fifo_proc~6                                                                     ; 1       ;
; STD_FIFO:inst8|fifo_proc~5                                                                     ; 1       ;
; STD_FIFO:inst8|DataOut[30]~0                                                                   ; 1       ;
; STD_FIFO:inst8|fifo_proc~3                                                                     ; 1       ;
; STD_FIFO:inst8|fifo_proc~2                                                                     ; 1       ;
; STD_FIFO:inst8|fifo_proc~1                                                                     ; 1       ;
; STD_FIFO:inst8|fifo_proc~0                                                                     ; 1       ;
; STD_FIFO:inst8|Full~0                                                                          ; 1       ;
; STD_FIFO:inst8|Looped~5                                                                        ; 1       ;
; STD_FIFO:inst8|Looped~4                                                                        ; 1       ;
; STD_FIFO:inst8|Looped~3                                                                        ; 1       ;
; STD_FIFO:inst8|Looped~1                                                                        ; 1       ;
; STD_FIFO:inst8|Looped~0                                                                        ; 1       ;
; lighthouse:inst19|lighthouse_A                                                                 ; 1       ;
; lighthouse:inst19|t_sweep_duration[0]                                                          ; 1       ;
; lighthouse:inst19|t_sweep_duration[1]                                                          ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a1  ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a2  ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a3  ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a4  ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a5  ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a6  ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a7  ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a8  ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a9  ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a10 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a11 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a12 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a13 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a14 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a15 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a16 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a17 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a18 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a19 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a20 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a21 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a22 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a23 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a24 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a25 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a26 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a27 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a28 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a29 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a30 ; 1       ;
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ram_block1a0  ; 1       ;
; lighthouse:inst19|t_sweep_duration[2]                                                          ; 1       ;
; lighthouse:inst19|t_sweep_duration[3]                                                          ; 1       ;
; lighthouse:inst19|t_sweep_duration[4]                                                          ; 1       ;
; lighthouse:inst19|t_sweep_duration[5]                                                          ; 1       ;
; lighthouse:inst19|t_sweep_duration[6]                                                          ; 1       ;
; lighthouse:inst19|t_sweep_duration[7]                                                          ; 1       ;
; lighthouse:inst19|t_sweep_duration[8]                                                          ; 1       ;
; lighthouse:inst19|t_sweep_duration[9]                                                          ; 1       ;
; lighthouse:inst19|t_sweep_duration[10]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[11]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[12]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[13]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[14]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[15]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[16]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[17]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[18]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[19]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[20]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[21]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[22]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[23]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[24]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[25]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[26]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[27]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[28]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[29]                                                         ; 1       ;
; lighthouse:inst19|t_sweep_duration[30]~91                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[29]~90                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[29]~89                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[28]~88                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[28]~87                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[27]~86                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[27]~85                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[26]~84                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[26]~83                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[25]~82                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[25]~81                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[24]~80                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[24]~79                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[23]~78                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[23]~77                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[22]~76                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[22]~75                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[21]~74                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[21]~73                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[20]~72                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[20]~71                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[19]~70                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[19]~69                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[18]~68                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[18]~67                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[17]~66                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[17]~65                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[16]~64                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[16]~63                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[15]~62                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[15]~61                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[14]~60                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[14]~59                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[13]~58                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[13]~57                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[12]~56                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[12]~55                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[11]~54                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[11]~53                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[10]~52                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[10]~51                                                      ; 1       ;
; lighthouse:inst19|t_sweep_duration[9]~50                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[9]~49                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[8]~48                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[8]~47                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[7]~46                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[7]~45                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[6]~44                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[6]~43                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[5]~42                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[5]~41                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[4]~40                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[4]~39                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[3]~38                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[3]~37                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[2]~36                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[2]~35                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[1]~34                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[1]~33                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[0]~32                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[0]~31                                                       ; 1       ;
; lighthouse:inst19|t_sweep_duration[30]                                                         ; 1       ;
; global_counter:inst1|temp[0]~91                                                                ; 1       ;
; global_counter:inst1|temp[1]~90                                                                ; 1       ;
; global_counter:inst1|temp[1]~89                                                                ; 1       ;
; global_counter:inst1|temp[2]~88                                                                ; 1       ;
; global_counter:inst1|temp[2]~87                                                                ; 1       ;
; global_counter:inst1|temp[3]~86                                                                ; 1       ;
; global_counter:inst1|temp[3]~85                                                                ; 1       ;
; global_counter:inst1|temp[4]~84                                                                ; 1       ;
; global_counter:inst1|temp[4]~83                                                                ; 1       ;
; global_counter:inst1|temp[5]~82                                                                ; 1       ;
; global_counter:inst1|temp[5]~81                                                                ; 1       ;
; global_counter:inst1|temp[6]~80                                                                ; 1       ;
; global_counter:inst1|temp[6]~79                                                                ; 1       ;
; global_counter:inst1|temp[7]~78                                                                ; 1       ;
; global_counter:inst1|temp[7]~77                                                                ; 1       ;
; global_counter:inst1|temp[8]~76                                                                ; 1       ;
; global_counter:inst1|temp[8]~75                                                                ; 1       ;
; global_counter:inst1|temp[9]~74                                                                ; 1       ;
; global_counter:inst1|temp[9]~73                                                                ; 1       ;
; global_counter:inst1|temp[10]~72                                                               ; 1       ;
; global_counter:inst1|temp[10]~71                                                               ; 1       ;
; global_counter:inst1|temp[11]~70                                                               ; 1       ;
; global_counter:inst1|temp[11]~69                                                               ; 1       ;
; global_counter:inst1|temp[12]~68                                                               ; 1       ;
; global_counter:inst1|temp[12]~67                                                               ; 1       ;
; global_counter:inst1|temp[13]~66                                                               ; 1       ;
; global_counter:inst1|temp[13]~65                                                               ; 1       ;
; global_counter:inst1|temp[14]~64                                                               ; 1       ;
; global_counter:inst1|temp[14]~63                                                               ; 1       ;
; global_counter:inst1|temp[15]~62                                                               ; 1       ;
; global_counter:inst1|temp[15]~61                                                               ; 1       ;
; global_counter:inst1|temp[16]~60                                                               ; 1       ;
; global_counter:inst1|temp[16]~59                                                               ; 1       ;
; global_counter:inst1|temp[17]~58                                                               ; 1       ;
; global_counter:inst1|temp[17]~57                                                               ; 1       ;
; global_counter:inst1|temp[18]~56                                                               ; 1       ;
; global_counter:inst1|temp[18]~55                                                               ; 1       ;
; global_counter:inst1|temp[19]~54                                                               ; 1       ;
; global_counter:inst1|temp[19]~53                                                               ; 1       ;
; global_counter:inst1|temp[20]~52                                                               ; 1       ;
; global_counter:inst1|temp[20]~51                                                               ; 1       ;
; global_counter:inst1|temp[21]~50                                                               ; 1       ;
; global_counter:inst1|temp[21]~49                                                               ; 1       ;
; global_counter:inst1|temp[22]~48                                                               ; 1       ;
; global_counter:inst1|temp[22]~47                                                               ; 1       ;
; global_counter:inst1|temp[23]~46                                                               ; 1       ;
; global_counter:inst1|temp[23]~45                                                               ; 1       ;
; global_counter:inst1|temp[24]~44                                                               ; 1       ;
; global_counter:inst1|temp[24]~43                                                               ; 1       ;
; global_counter:inst1|temp[25]~42                                                               ; 1       ;
; global_counter:inst1|temp[25]~41                                                               ; 1       ;
; global_counter:inst1|temp[26]~40                                                               ; 1       ;
; global_counter:inst1|temp[26]~39                                                               ; 1       ;
; global_counter:inst1|temp[27]~38                                                               ; 1       ;
; global_counter:inst1|temp[27]~37                                                               ; 1       ;
; global_counter:inst1|temp[28]~36                                                               ; 1       ;
; global_counter:inst1|temp[28]~35                                                               ; 1       ;
; global_counter:inst1|temp[29]~34                                                               ; 1       ;
; global_counter:inst1|temp[29]~33                                                               ; 1       ;
; global_counter:inst1|temp[30]~32                                                               ; 1       ;
; global_counter:inst1|temp[30]~31                                                               ; 1       ;
; pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_fbout                     ; 1       ;
; lighthouse:inst19|Add4~62                                                                      ; 1       ;
; lighthouse:inst19|Add4~61                                                                      ; 1       ;
+------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; STD_FIFO:inst8|altsyncram:\fifo_proc:Memory_rtl_0|altsyncram_pug1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 31           ; 256          ; 31           ; yes                    ; no                      ; yes                    ; no                      ; 7936 ; 256                         ; 31                          ; 256                         ; 31                          ; 7936                ; 1    ; None ; M9K_X13_Y15_N0 ; Old data             ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 953 / 47,787 ( 2 % )   ;
; C16 interconnects           ; 12 / 1,804 ( < 1 % )   ;
; C4 interconnects            ; 406 / 31,272 ( 1 % )   ;
; Direct links                ; 194 / 47,787 ( < 1 % ) ;
; Global clocks               ; 3 / 20 ( 15 % )        ;
; Local interconnects         ; 396 / 15,408 ( 3 % )   ;
; R24 interconnects           ; 14 / 1,775 ( < 1 % )   ;
; R4 interconnects            ; 527 / 41,310 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.32) ; Number of LABs  (Total = 56) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 4                            ;
; 16                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.30) ; Number of LABs  (Total = 56) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 40                           ;
; 1 Clock enable                     ; 13                           ;
; 2 Clock enables                    ; 8                            ;
; 2 Clocks                           ; 6                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.75) ; Number of LABs  (Total = 56) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 4                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 7                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 4                            ;
; 21                                           ; 4                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 4                            ;
; 26                                           ; 4                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 3                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.82) ; Number of LABs  (Total = 56) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 5                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 4                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 3                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 5                            ;
; 16                                              ; 13                           ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 0                            ;
; 28                                              ; 0                            ;
; 29                                              ; 1                            ;
; 30                                              ; 0                            ;
; 31                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.84) ; Number of LABs  (Total = 56) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 4                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 7                            ;
; 18                                           ; 6                            ;
; 19                                           ; 4                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
; 33                                           ; 1                            ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 53        ; 0            ; 53        ; 0            ; 0            ; 53        ; 53        ; 0            ; 53        ; 53        ; 0            ; 40           ; 0            ; 0            ; 12           ; 0            ; 40           ; 12           ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 0            ; 53        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 53           ; 0         ; 53           ; 53           ; 0         ; 0         ; 53           ; 0         ; 0         ; 53           ; 13           ; 53           ; 53           ; 41           ; 53           ; 13           ; 41           ; 53           ; 53           ; 53           ; 13           ; 53           ; 53           ; 53           ; 53           ; 53           ; 0         ; 53           ; 53           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sensor0_led        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_reset_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_fifo_full      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_miso           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_trdy           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighthouse_led     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_fifo_empty     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD0[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD1[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD2[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD3[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW0                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button0_read       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button1_reset      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_mosi           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_sclk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sensor0            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_ss_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "darkroom_top"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 31 combinational loops as latches.
Info (332104): Reading SDC File: 'output_files/SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: sensor0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: spi_sclk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: spi_ss_n was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     clock_50
    Info (332111): 1000.000 inst|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node clock_50~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node spi_tester:inst13|spi_tx_ena
Info (176353): Automatically promoted node pll:inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node spi_tester:inst13|spi_slave:spi_slave_0|process_1~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[30]~2
        Info (176357): Destination node spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[29]~6
        Info (176357): Destination node spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[28]~10
        Info (176357): Destination node spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[27]~14
        Info (176357): Destination node spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[26]~18
        Info (176357): Destination node spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[25]~22
        Info (176357): Destination node spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[24]~26
        Info (176357): Destination node spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[23]~30
        Info (176357): Destination node spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[22]~34
        Info (176357): Destination node spi_tester:inst13|spi_slave:spi_slave_0|tx_buf[21]~38
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.32 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 6 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin spi_reset_n uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin spi_miso uses I/O standard 3.3-V LVTTL at V11
    Info (169178): Pin spi_mosi uses I/O standard 3.3-V LVTTL at Y10
    Info (169178): Pin spi_sclk uses I/O standard 3.3-V LVTTL at W7
    Info (169178): Pin sensor0 uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin spi_ss_n uses I/O standard 3.3-V LVTTL at V5
Info (144001): Generated suppressed messages file /home/letrend/altera/13.0sp1/darkroom/output_files/darkroom_top.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 496 megabytes
    Info: Processing ended: Fri Dec 16 21:39:17 2016
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/letrend/altera/13.0sp1/darkroom/output_files/darkroom_top.fit.smsg.


