// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and OpenCL
// Version: 2019.2
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

`timescale 1 ns / 1 ps 

module dense_array_ap_ufixed_64u_array_ap_fixed_16_6_5_3_0_10u_config23_s (
        ap_clk,
        ap_rst,
        ap_start,
        start_full_n,
        ap_done,
        ap_continue,
        ap_idle,
        ap_ready,
        start_out,
        start_write,
        data_stream_V_data_0_V_dout,
        data_stream_V_data_0_V_empty_n,
        data_stream_V_data_0_V_read,
        data_stream_V_data_1_V_dout,
        data_stream_V_data_1_V_empty_n,
        data_stream_V_data_1_V_read,
        data_stream_V_data_2_V_dout,
        data_stream_V_data_2_V_empty_n,
        data_stream_V_data_2_V_read,
        data_stream_V_data_3_V_dout,
        data_stream_V_data_3_V_empty_n,
        data_stream_V_data_3_V_read,
        data_stream_V_data_4_V_dout,
        data_stream_V_data_4_V_empty_n,
        data_stream_V_data_4_V_read,
        data_stream_V_data_5_V_dout,
        data_stream_V_data_5_V_empty_n,
        data_stream_V_data_5_V_read,
        data_stream_V_data_6_V_dout,
        data_stream_V_data_6_V_empty_n,
        data_stream_V_data_6_V_read,
        data_stream_V_data_7_V_dout,
        data_stream_V_data_7_V_empty_n,
        data_stream_V_data_7_V_read,
        data_stream_V_data_8_V_dout,
        data_stream_V_data_8_V_empty_n,
        data_stream_V_data_8_V_read,
        data_stream_V_data_9_V_dout,
        data_stream_V_data_9_V_empty_n,
        data_stream_V_data_9_V_read,
        data_stream_V_data_10_V_dout,
        data_stream_V_data_10_V_empty_n,
        data_stream_V_data_10_V_read,
        data_stream_V_data_11_V_dout,
        data_stream_V_data_11_V_empty_n,
        data_stream_V_data_11_V_read,
        data_stream_V_data_12_V_dout,
        data_stream_V_data_12_V_empty_n,
        data_stream_V_data_12_V_read,
        data_stream_V_data_13_V_dout,
        data_stream_V_data_13_V_empty_n,
        data_stream_V_data_13_V_read,
        data_stream_V_data_14_V_dout,
        data_stream_V_data_14_V_empty_n,
        data_stream_V_data_14_V_read,
        data_stream_V_data_15_V_dout,
        data_stream_V_data_15_V_empty_n,
        data_stream_V_data_15_V_read,
        data_stream_V_data_16_V_dout,
        data_stream_V_data_16_V_empty_n,
        data_stream_V_data_16_V_read,
        data_stream_V_data_17_V_dout,
        data_stream_V_data_17_V_empty_n,
        data_stream_V_data_17_V_read,
        data_stream_V_data_18_V_dout,
        data_stream_V_data_18_V_empty_n,
        data_stream_V_data_18_V_read,
        data_stream_V_data_19_V_dout,
        data_stream_V_data_19_V_empty_n,
        data_stream_V_data_19_V_read,
        data_stream_V_data_20_V_dout,
        data_stream_V_data_20_V_empty_n,
        data_stream_V_data_20_V_read,
        data_stream_V_data_21_V_dout,
        data_stream_V_data_21_V_empty_n,
        data_stream_V_data_21_V_read,
        data_stream_V_data_22_V_dout,
        data_stream_V_data_22_V_empty_n,
        data_stream_V_data_22_V_read,
        data_stream_V_data_23_V_dout,
        data_stream_V_data_23_V_empty_n,
        data_stream_V_data_23_V_read,
        data_stream_V_data_24_V_dout,
        data_stream_V_data_24_V_empty_n,
        data_stream_V_data_24_V_read,
        data_stream_V_data_25_V_dout,
        data_stream_V_data_25_V_empty_n,
        data_stream_V_data_25_V_read,
        data_stream_V_data_26_V_dout,
        data_stream_V_data_26_V_empty_n,
        data_stream_V_data_26_V_read,
        data_stream_V_data_27_V_dout,
        data_stream_V_data_27_V_empty_n,
        data_stream_V_data_27_V_read,
        data_stream_V_data_28_V_dout,
        data_stream_V_data_28_V_empty_n,
        data_stream_V_data_28_V_read,
        data_stream_V_data_29_V_dout,
        data_stream_V_data_29_V_empty_n,
        data_stream_V_data_29_V_read,
        data_stream_V_data_30_V_dout,
        data_stream_V_data_30_V_empty_n,
        data_stream_V_data_30_V_read,
        data_stream_V_data_31_V_dout,
        data_stream_V_data_31_V_empty_n,
        data_stream_V_data_31_V_read,
        data_stream_V_data_32_V_dout,
        data_stream_V_data_32_V_empty_n,
        data_stream_V_data_32_V_read,
        data_stream_V_data_33_V_dout,
        data_stream_V_data_33_V_empty_n,
        data_stream_V_data_33_V_read,
        data_stream_V_data_34_V_dout,
        data_stream_V_data_34_V_empty_n,
        data_stream_V_data_34_V_read,
        data_stream_V_data_35_V_dout,
        data_stream_V_data_35_V_empty_n,
        data_stream_V_data_35_V_read,
        data_stream_V_data_36_V_dout,
        data_stream_V_data_36_V_empty_n,
        data_stream_V_data_36_V_read,
        data_stream_V_data_37_V_dout,
        data_stream_V_data_37_V_empty_n,
        data_stream_V_data_37_V_read,
        data_stream_V_data_38_V_dout,
        data_stream_V_data_38_V_empty_n,
        data_stream_V_data_38_V_read,
        data_stream_V_data_39_V_dout,
        data_stream_V_data_39_V_empty_n,
        data_stream_V_data_39_V_read,
        data_stream_V_data_40_V_dout,
        data_stream_V_data_40_V_empty_n,
        data_stream_V_data_40_V_read,
        data_stream_V_data_41_V_dout,
        data_stream_V_data_41_V_empty_n,
        data_stream_V_data_41_V_read,
        data_stream_V_data_42_V_dout,
        data_stream_V_data_42_V_empty_n,
        data_stream_V_data_42_V_read,
        data_stream_V_data_43_V_dout,
        data_stream_V_data_43_V_empty_n,
        data_stream_V_data_43_V_read,
        data_stream_V_data_44_V_dout,
        data_stream_V_data_44_V_empty_n,
        data_stream_V_data_44_V_read,
        data_stream_V_data_45_V_dout,
        data_stream_V_data_45_V_empty_n,
        data_stream_V_data_45_V_read,
        data_stream_V_data_46_V_dout,
        data_stream_V_data_46_V_empty_n,
        data_stream_V_data_46_V_read,
        data_stream_V_data_47_V_dout,
        data_stream_V_data_47_V_empty_n,
        data_stream_V_data_47_V_read,
        data_stream_V_data_48_V_dout,
        data_stream_V_data_48_V_empty_n,
        data_stream_V_data_48_V_read,
        data_stream_V_data_49_V_dout,
        data_stream_V_data_49_V_empty_n,
        data_stream_V_data_49_V_read,
        data_stream_V_data_50_V_dout,
        data_stream_V_data_50_V_empty_n,
        data_stream_V_data_50_V_read,
        data_stream_V_data_51_V_dout,
        data_stream_V_data_51_V_empty_n,
        data_stream_V_data_51_V_read,
        data_stream_V_data_52_V_dout,
        data_stream_V_data_52_V_empty_n,
        data_stream_V_data_52_V_read,
        data_stream_V_data_53_V_dout,
        data_stream_V_data_53_V_empty_n,
        data_stream_V_data_53_V_read,
        data_stream_V_data_54_V_dout,
        data_stream_V_data_54_V_empty_n,
        data_stream_V_data_54_V_read,
        data_stream_V_data_55_V_dout,
        data_stream_V_data_55_V_empty_n,
        data_stream_V_data_55_V_read,
        data_stream_V_data_56_V_dout,
        data_stream_V_data_56_V_empty_n,
        data_stream_V_data_56_V_read,
        data_stream_V_data_57_V_dout,
        data_stream_V_data_57_V_empty_n,
        data_stream_V_data_57_V_read,
        data_stream_V_data_58_V_dout,
        data_stream_V_data_58_V_empty_n,
        data_stream_V_data_58_V_read,
        data_stream_V_data_59_V_dout,
        data_stream_V_data_59_V_empty_n,
        data_stream_V_data_59_V_read,
        data_stream_V_data_60_V_dout,
        data_stream_V_data_60_V_empty_n,
        data_stream_V_data_60_V_read,
        data_stream_V_data_61_V_dout,
        data_stream_V_data_61_V_empty_n,
        data_stream_V_data_61_V_read,
        data_stream_V_data_62_V_dout,
        data_stream_V_data_62_V_empty_n,
        data_stream_V_data_62_V_read,
        data_stream_V_data_63_V_dout,
        data_stream_V_data_63_V_empty_n,
        data_stream_V_data_63_V_read,
        res_stream_V_data_0_V_din,
        res_stream_V_data_0_V_full_n,
        res_stream_V_data_0_V_write,
        res_stream_V_data_1_V_din,
        res_stream_V_data_1_V_full_n,
        res_stream_V_data_1_V_write,
        res_stream_V_data_2_V_din,
        res_stream_V_data_2_V_full_n,
        res_stream_V_data_2_V_write,
        res_stream_V_data_3_V_din,
        res_stream_V_data_3_V_full_n,
        res_stream_V_data_3_V_write,
        res_stream_V_data_4_V_din,
        res_stream_V_data_4_V_full_n,
        res_stream_V_data_4_V_write,
        res_stream_V_data_5_V_din,
        res_stream_V_data_5_V_full_n,
        res_stream_V_data_5_V_write,
        res_stream_V_data_6_V_din,
        res_stream_V_data_6_V_full_n,
        res_stream_V_data_6_V_write,
        res_stream_V_data_7_V_din,
        res_stream_V_data_7_V_full_n,
        res_stream_V_data_7_V_write,
        res_stream_V_data_8_V_din,
        res_stream_V_data_8_V_full_n,
        res_stream_V_data_8_V_write,
        res_stream_V_data_9_V_din,
        res_stream_V_data_9_V_full_n,
        res_stream_V_data_9_V_write
);

parameter    ap_ST_fsm_state1 = 116'd1;
parameter    ap_ST_fsm_state2 = 116'd2;
parameter    ap_ST_fsm_state3 = 116'd4;
parameter    ap_ST_fsm_state4 = 116'd8;
parameter    ap_ST_fsm_state5 = 116'd16;
parameter    ap_ST_fsm_state6 = 116'd32;
parameter    ap_ST_fsm_state7 = 116'd64;
parameter    ap_ST_fsm_state8 = 116'd128;
parameter    ap_ST_fsm_state9 = 116'd256;
parameter    ap_ST_fsm_state10 = 116'd512;
parameter    ap_ST_fsm_state11 = 116'd1024;
parameter    ap_ST_fsm_state12 = 116'd2048;
parameter    ap_ST_fsm_state13 = 116'd4096;
parameter    ap_ST_fsm_state14 = 116'd8192;
parameter    ap_ST_fsm_state15 = 116'd16384;
parameter    ap_ST_fsm_state16 = 116'd32768;
parameter    ap_ST_fsm_state17 = 116'd65536;
parameter    ap_ST_fsm_state18 = 116'd131072;
parameter    ap_ST_fsm_state19 = 116'd262144;
parameter    ap_ST_fsm_state20 = 116'd524288;
parameter    ap_ST_fsm_state21 = 116'd1048576;
parameter    ap_ST_fsm_state22 = 116'd2097152;
parameter    ap_ST_fsm_state23 = 116'd4194304;
parameter    ap_ST_fsm_state24 = 116'd8388608;
parameter    ap_ST_fsm_state25 = 116'd16777216;
parameter    ap_ST_fsm_state26 = 116'd33554432;
parameter    ap_ST_fsm_state27 = 116'd67108864;
parameter    ap_ST_fsm_state28 = 116'd134217728;
parameter    ap_ST_fsm_state29 = 116'd268435456;
parameter    ap_ST_fsm_state30 = 116'd536870912;
parameter    ap_ST_fsm_state31 = 116'd1073741824;
parameter    ap_ST_fsm_state32 = 116'd2147483648;
parameter    ap_ST_fsm_state33 = 116'd4294967296;
parameter    ap_ST_fsm_state34 = 116'd8589934592;
parameter    ap_ST_fsm_state35 = 116'd17179869184;
parameter    ap_ST_fsm_state36 = 116'd34359738368;
parameter    ap_ST_fsm_state37 = 116'd68719476736;
parameter    ap_ST_fsm_state38 = 116'd137438953472;
parameter    ap_ST_fsm_state39 = 116'd274877906944;
parameter    ap_ST_fsm_state40 = 116'd549755813888;
parameter    ap_ST_fsm_state41 = 116'd1099511627776;
parameter    ap_ST_fsm_state42 = 116'd2199023255552;
parameter    ap_ST_fsm_state43 = 116'd4398046511104;
parameter    ap_ST_fsm_state44 = 116'd8796093022208;
parameter    ap_ST_fsm_state45 = 116'd17592186044416;
parameter    ap_ST_fsm_state46 = 116'd35184372088832;
parameter    ap_ST_fsm_state47 = 116'd70368744177664;
parameter    ap_ST_fsm_state48 = 116'd140737488355328;
parameter    ap_ST_fsm_state49 = 116'd281474976710656;
parameter    ap_ST_fsm_state50 = 116'd562949953421312;
parameter    ap_ST_fsm_state51 = 116'd1125899906842624;
parameter    ap_ST_fsm_state52 = 116'd2251799813685248;
parameter    ap_ST_fsm_state53 = 116'd4503599627370496;
parameter    ap_ST_fsm_state54 = 116'd9007199254740992;
parameter    ap_ST_fsm_state55 = 116'd18014398509481984;
parameter    ap_ST_fsm_state56 = 116'd36028797018963968;
parameter    ap_ST_fsm_state57 = 116'd72057594037927936;
parameter    ap_ST_fsm_state58 = 116'd144115188075855872;
parameter    ap_ST_fsm_state59 = 116'd288230376151711744;
parameter    ap_ST_fsm_state60 = 116'd576460752303423488;
parameter    ap_ST_fsm_state61 = 116'd1152921504606846976;
parameter    ap_ST_fsm_state62 = 116'd2305843009213693952;
parameter    ap_ST_fsm_state63 = 116'd4611686018427387904;
parameter    ap_ST_fsm_state64 = 116'd9223372036854775808;
parameter    ap_ST_fsm_state65 = 116'd18446744073709551616;
parameter    ap_ST_fsm_state66 = 116'd36893488147419103232;
parameter    ap_ST_fsm_state67 = 116'd73786976294838206464;
parameter    ap_ST_fsm_state68 = 116'd147573952589676412928;
parameter    ap_ST_fsm_state69 = 116'd295147905179352825856;
parameter    ap_ST_fsm_state70 = 116'd590295810358705651712;
parameter    ap_ST_fsm_state71 = 116'd1180591620717411303424;
parameter    ap_ST_fsm_state72 = 116'd2361183241434822606848;
parameter    ap_ST_fsm_state73 = 116'd4722366482869645213696;
parameter    ap_ST_fsm_state74 = 116'd9444732965739290427392;
parameter    ap_ST_fsm_state75 = 116'd18889465931478580854784;
parameter    ap_ST_fsm_state76 = 116'd37778931862957161709568;
parameter    ap_ST_fsm_state77 = 116'd75557863725914323419136;
parameter    ap_ST_fsm_state78 = 116'd151115727451828646838272;
parameter    ap_ST_fsm_state79 = 116'd302231454903657293676544;
parameter    ap_ST_fsm_state80 = 116'd604462909807314587353088;
parameter    ap_ST_fsm_state81 = 116'd1208925819614629174706176;
parameter    ap_ST_fsm_state82 = 116'd2417851639229258349412352;
parameter    ap_ST_fsm_state83 = 116'd4835703278458516698824704;
parameter    ap_ST_fsm_state84 = 116'd9671406556917033397649408;
parameter    ap_ST_fsm_state85 = 116'd19342813113834066795298816;
parameter    ap_ST_fsm_state86 = 116'd38685626227668133590597632;
parameter    ap_ST_fsm_state87 = 116'd77371252455336267181195264;
parameter    ap_ST_fsm_state88 = 116'd154742504910672534362390528;
parameter    ap_ST_fsm_state89 = 116'd309485009821345068724781056;
parameter    ap_ST_fsm_state90 = 116'd618970019642690137449562112;
parameter    ap_ST_fsm_state91 = 116'd1237940039285380274899124224;
parameter    ap_ST_fsm_state92 = 116'd2475880078570760549798248448;
parameter    ap_ST_fsm_state93 = 116'd4951760157141521099596496896;
parameter    ap_ST_fsm_state94 = 116'd9903520314283042199192993792;
parameter    ap_ST_fsm_state95 = 116'd19807040628566084398385987584;
parameter    ap_ST_fsm_state96 = 116'd39614081257132168796771975168;
parameter    ap_ST_fsm_state97 = 116'd79228162514264337593543950336;
parameter    ap_ST_fsm_state98 = 116'd158456325028528675187087900672;
parameter    ap_ST_fsm_state99 = 116'd316912650057057350374175801344;
parameter    ap_ST_fsm_state100 = 116'd633825300114114700748351602688;
parameter    ap_ST_fsm_state101 = 116'd1267650600228229401496703205376;
parameter    ap_ST_fsm_state102 = 116'd2535301200456458802993406410752;
parameter    ap_ST_fsm_state103 = 116'd5070602400912917605986812821504;
parameter    ap_ST_fsm_state104 = 116'd10141204801825835211973625643008;
parameter    ap_ST_fsm_state105 = 116'd20282409603651670423947251286016;
parameter    ap_ST_fsm_state106 = 116'd40564819207303340847894502572032;
parameter    ap_ST_fsm_state107 = 116'd81129638414606681695789005144064;
parameter    ap_ST_fsm_state108 = 116'd162259276829213363391578010288128;
parameter    ap_ST_fsm_state109 = 116'd324518553658426726783156020576256;
parameter    ap_ST_fsm_state110 = 116'd649037107316853453566312041152512;
parameter    ap_ST_fsm_state111 = 116'd1298074214633706907132624082305024;
parameter    ap_ST_fsm_state112 = 116'd2596148429267413814265248164610048;
parameter    ap_ST_fsm_state113 = 116'd5192296858534827628530496329220096;
parameter    ap_ST_fsm_state114 = 116'd10384593717069655257060992658440192;
parameter    ap_ST_fsm_state115 = 116'd20769187434139310514121985316880384;
parameter    ap_ST_fsm_state116 = 116'd41538374868278621028243970633760768;

input   ap_clk;
input   ap_rst;
input   ap_start;
input   start_full_n;
output   ap_done;
input   ap_continue;
output   ap_idle;
output   ap_ready;
output   start_out;
output   start_write;
input  [5:0] data_stream_V_data_0_V_dout;
input   data_stream_V_data_0_V_empty_n;
output   data_stream_V_data_0_V_read;
input  [5:0] data_stream_V_data_1_V_dout;
input   data_stream_V_data_1_V_empty_n;
output   data_stream_V_data_1_V_read;
input  [5:0] data_stream_V_data_2_V_dout;
input   data_stream_V_data_2_V_empty_n;
output   data_stream_V_data_2_V_read;
input  [5:0] data_stream_V_data_3_V_dout;
input   data_stream_V_data_3_V_empty_n;
output   data_stream_V_data_3_V_read;
input  [5:0] data_stream_V_data_4_V_dout;
input   data_stream_V_data_4_V_empty_n;
output   data_stream_V_data_4_V_read;
input  [5:0] data_stream_V_data_5_V_dout;
input   data_stream_V_data_5_V_empty_n;
output   data_stream_V_data_5_V_read;
input  [5:0] data_stream_V_data_6_V_dout;
input   data_stream_V_data_6_V_empty_n;
output   data_stream_V_data_6_V_read;
input  [5:0] data_stream_V_data_7_V_dout;
input   data_stream_V_data_7_V_empty_n;
output   data_stream_V_data_7_V_read;
input  [5:0] data_stream_V_data_8_V_dout;
input   data_stream_V_data_8_V_empty_n;
output   data_stream_V_data_8_V_read;
input  [5:0] data_stream_V_data_9_V_dout;
input   data_stream_V_data_9_V_empty_n;
output   data_stream_V_data_9_V_read;
input  [5:0] data_stream_V_data_10_V_dout;
input   data_stream_V_data_10_V_empty_n;
output   data_stream_V_data_10_V_read;
input  [5:0] data_stream_V_data_11_V_dout;
input   data_stream_V_data_11_V_empty_n;
output   data_stream_V_data_11_V_read;
input  [5:0] data_stream_V_data_12_V_dout;
input   data_stream_V_data_12_V_empty_n;
output   data_stream_V_data_12_V_read;
input  [5:0] data_stream_V_data_13_V_dout;
input   data_stream_V_data_13_V_empty_n;
output   data_stream_V_data_13_V_read;
input  [5:0] data_stream_V_data_14_V_dout;
input   data_stream_V_data_14_V_empty_n;
output   data_stream_V_data_14_V_read;
input  [5:0] data_stream_V_data_15_V_dout;
input   data_stream_V_data_15_V_empty_n;
output   data_stream_V_data_15_V_read;
input  [5:0] data_stream_V_data_16_V_dout;
input   data_stream_V_data_16_V_empty_n;
output   data_stream_V_data_16_V_read;
input  [5:0] data_stream_V_data_17_V_dout;
input   data_stream_V_data_17_V_empty_n;
output   data_stream_V_data_17_V_read;
input  [5:0] data_stream_V_data_18_V_dout;
input   data_stream_V_data_18_V_empty_n;
output   data_stream_V_data_18_V_read;
input  [5:0] data_stream_V_data_19_V_dout;
input   data_stream_V_data_19_V_empty_n;
output   data_stream_V_data_19_V_read;
input  [5:0] data_stream_V_data_20_V_dout;
input   data_stream_V_data_20_V_empty_n;
output   data_stream_V_data_20_V_read;
input  [5:0] data_stream_V_data_21_V_dout;
input   data_stream_V_data_21_V_empty_n;
output   data_stream_V_data_21_V_read;
input  [5:0] data_stream_V_data_22_V_dout;
input   data_stream_V_data_22_V_empty_n;
output   data_stream_V_data_22_V_read;
input  [5:0] data_stream_V_data_23_V_dout;
input   data_stream_V_data_23_V_empty_n;
output   data_stream_V_data_23_V_read;
input  [5:0] data_stream_V_data_24_V_dout;
input   data_stream_V_data_24_V_empty_n;
output   data_stream_V_data_24_V_read;
input  [5:0] data_stream_V_data_25_V_dout;
input   data_stream_V_data_25_V_empty_n;
output   data_stream_V_data_25_V_read;
input  [5:0] data_stream_V_data_26_V_dout;
input   data_stream_V_data_26_V_empty_n;
output   data_stream_V_data_26_V_read;
input  [5:0] data_stream_V_data_27_V_dout;
input   data_stream_V_data_27_V_empty_n;
output   data_stream_V_data_27_V_read;
input  [5:0] data_stream_V_data_28_V_dout;
input   data_stream_V_data_28_V_empty_n;
output   data_stream_V_data_28_V_read;
input  [5:0] data_stream_V_data_29_V_dout;
input   data_stream_V_data_29_V_empty_n;
output   data_stream_V_data_29_V_read;
input  [5:0] data_stream_V_data_30_V_dout;
input   data_stream_V_data_30_V_empty_n;
output   data_stream_V_data_30_V_read;
input  [5:0] data_stream_V_data_31_V_dout;
input   data_stream_V_data_31_V_empty_n;
output   data_stream_V_data_31_V_read;
input  [5:0] data_stream_V_data_32_V_dout;
input   data_stream_V_data_32_V_empty_n;
output   data_stream_V_data_32_V_read;
input  [5:0] data_stream_V_data_33_V_dout;
input   data_stream_V_data_33_V_empty_n;
output   data_stream_V_data_33_V_read;
input  [5:0] data_stream_V_data_34_V_dout;
input   data_stream_V_data_34_V_empty_n;
output   data_stream_V_data_34_V_read;
input  [5:0] data_stream_V_data_35_V_dout;
input   data_stream_V_data_35_V_empty_n;
output   data_stream_V_data_35_V_read;
input  [5:0] data_stream_V_data_36_V_dout;
input   data_stream_V_data_36_V_empty_n;
output   data_stream_V_data_36_V_read;
input  [5:0] data_stream_V_data_37_V_dout;
input   data_stream_V_data_37_V_empty_n;
output   data_stream_V_data_37_V_read;
input  [5:0] data_stream_V_data_38_V_dout;
input   data_stream_V_data_38_V_empty_n;
output   data_stream_V_data_38_V_read;
input  [5:0] data_stream_V_data_39_V_dout;
input   data_stream_V_data_39_V_empty_n;
output   data_stream_V_data_39_V_read;
input  [5:0] data_stream_V_data_40_V_dout;
input   data_stream_V_data_40_V_empty_n;
output   data_stream_V_data_40_V_read;
input  [5:0] data_stream_V_data_41_V_dout;
input   data_stream_V_data_41_V_empty_n;
output   data_stream_V_data_41_V_read;
input  [5:0] data_stream_V_data_42_V_dout;
input   data_stream_V_data_42_V_empty_n;
output   data_stream_V_data_42_V_read;
input  [5:0] data_stream_V_data_43_V_dout;
input   data_stream_V_data_43_V_empty_n;
output   data_stream_V_data_43_V_read;
input  [5:0] data_stream_V_data_44_V_dout;
input   data_stream_V_data_44_V_empty_n;
output   data_stream_V_data_44_V_read;
input  [5:0] data_stream_V_data_45_V_dout;
input   data_stream_V_data_45_V_empty_n;
output   data_stream_V_data_45_V_read;
input  [5:0] data_stream_V_data_46_V_dout;
input   data_stream_V_data_46_V_empty_n;
output   data_stream_V_data_46_V_read;
input  [5:0] data_stream_V_data_47_V_dout;
input   data_stream_V_data_47_V_empty_n;
output   data_stream_V_data_47_V_read;
input  [5:0] data_stream_V_data_48_V_dout;
input   data_stream_V_data_48_V_empty_n;
output   data_stream_V_data_48_V_read;
input  [5:0] data_stream_V_data_49_V_dout;
input   data_stream_V_data_49_V_empty_n;
output   data_stream_V_data_49_V_read;
input  [5:0] data_stream_V_data_50_V_dout;
input   data_stream_V_data_50_V_empty_n;
output   data_stream_V_data_50_V_read;
input  [5:0] data_stream_V_data_51_V_dout;
input   data_stream_V_data_51_V_empty_n;
output   data_stream_V_data_51_V_read;
input  [5:0] data_stream_V_data_52_V_dout;
input   data_stream_V_data_52_V_empty_n;
output   data_stream_V_data_52_V_read;
input  [5:0] data_stream_V_data_53_V_dout;
input   data_stream_V_data_53_V_empty_n;
output   data_stream_V_data_53_V_read;
input  [5:0] data_stream_V_data_54_V_dout;
input   data_stream_V_data_54_V_empty_n;
output   data_stream_V_data_54_V_read;
input  [5:0] data_stream_V_data_55_V_dout;
input   data_stream_V_data_55_V_empty_n;
output   data_stream_V_data_55_V_read;
input  [5:0] data_stream_V_data_56_V_dout;
input   data_stream_V_data_56_V_empty_n;
output   data_stream_V_data_56_V_read;
input  [5:0] data_stream_V_data_57_V_dout;
input   data_stream_V_data_57_V_empty_n;
output   data_stream_V_data_57_V_read;
input  [5:0] data_stream_V_data_58_V_dout;
input   data_stream_V_data_58_V_empty_n;
output   data_stream_V_data_58_V_read;
input  [5:0] data_stream_V_data_59_V_dout;
input   data_stream_V_data_59_V_empty_n;
output   data_stream_V_data_59_V_read;
input  [5:0] data_stream_V_data_60_V_dout;
input   data_stream_V_data_60_V_empty_n;
output   data_stream_V_data_60_V_read;
input  [5:0] data_stream_V_data_61_V_dout;
input   data_stream_V_data_61_V_empty_n;
output   data_stream_V_data_61_V_read;
input  [5:0] data_stream_V_data_62_V_dout;
input   data_stream_V_data_62_V_empty_n;
output   data_stream_V_data_62_V_read;
input  [5:0] data_stream_V_data_63_V_dout;
input   data_stream_V_data_63_V_empty_n;
output   data_stream_V_data_63_V_read;
output  [15:0] res_stream_V_data_0_V_din;
input   res_stream_V_data_0_V_full_n;
output   res_stream_V_data_0_V_write;
output  [15:0] res_stream_V_data_1_V_din;
input   res_stream_V_data_1_V_full_n;
output   res_stream_V_data_1_V_write;
output  [15:0] res_stream_V_data_2_V_din;
input   res_stream_V_data_2_V_full_n;
output   res_stream_V_data_2_V_write;
output  [15:0] res_stream_V_data_3_V_din;
input   res_stream_V_data_3_V_full_n;
output   res_stream_V_data_3_V_write;
output  [15:0] res_stream_V_data_4_V_din;
input   res_stream_V_data_4_V_full_n;
output   res_stream_V_data_4_V_write;
output  [15:0] res_stream_V_data_5_V_din;
input   res_stream_V_data_5_V_full_n;
output   res_stream_V_data_5_V_write;
output  [15:0] res_stream_V_data_6_V_din;
input   res_stream_V_data_6_V_full_n;
output   res_stream_V_data_6_V_write;
output  [15:0] res_stream_V_data_7_V_din;
input   res_stream_V_data_7_V_full_n;
output   res_stream_V_data_7_V_write;
output  [15:0] res_stream_V_data_8_V_din;
input   res_stream_V_data_8_V_full_n;
output   res_stream_V_data_8_V_write;
output  [15:0] res_stream_V_data_9_V_din;
input   res_stream_V_data_9_V_full_n;
output   res_stream_V_data_9_V_write;

reg ap_done;
reg ap_idle;
reg start_write;
reg data_stream_V_data_0_V_read;
reg data_stream_V_data_1_V_read;
reg data_stream_V_data_2_V_read;
reg data_stream_V_data_3_V_read;
reg data_stream_V_data_4_V_read;
reg data_stream_V_data_5_V_read;
reg data_stream_V_data_6_V_read;
reg data_stream_V_data_7_V_read;
reg data_stream_V_data_8_V_read;
reg data_stream_V_data_9_V_read;
reg data_stream_V_data_10_V_read;
reg data_stream_V_data_11_V_read;
reg data_stream_V_data_12_V_read;
reg data_stream_V_data_13_V_read;
reg data_stream_V_data_14_V_read;
reg data_stream_V_data_15_V_read;
reg data_stream_V_data_16_V_read;
reg data_stream_V_data_17_V_read;
reg data_stream_V_data_18_V_read;
reg data_stream_V_data_19_V_read;
reg data_stream_V_data_20_V_read;
reg data_stream_V_data_21_V_read;
reg data_stream_V_data_22_V_read;
reg data_stream_V_data_23_V_read;
reg data_stream_V_data_24_V_read;
reg data_stream_V_data_25_V_read;
reg data_stream_V_data_26_V_read;
reg data_stream_V_data_27_V_read;
reg data_stream_V_data_28_V_read;
reg data_stream_V_data_29_V_read;
reg data_stream_V_data_30_V_read;
reg data_stream_V_data_31_V_read;
reg data_stream_V_data_32_V_read;
reg data_stream_V_data_33_V_read;
reg data_stream_V_data_34_V_read;
reg data_stream_V_data_35_V_read;
reg data_stream_V_data_36_V_read;
reg data_stream_V_data_37_V_read;
reg data_stream_V_data_38_V_read;
reg data_stream_V_data_39_V_read;
reg data_stream_V_data_40_V_read;
reg data_stream_V_data_41_V_read;
reg data_stream_V_data_42_V_read;
reg data_stream_V_data_43_V_read;
reg data_stream_V_data_44_V_read;
reg data_stream_V_data_45_V_read;
reg data_stream_V_data_46_V_read;
reg data_stream_V_data_47_V_read;
reg data_stream_V_data_48_V_read;
reg data_stream_V_data_49_V_read;
reg data_stream_V_data_50_V_read;
reg data_stream_V_data_51_V_read;
reg data_stream_V_data_52_V_read;
reg data_stream_V_data_53_V_read;
reg data_stream_V_data_54_V_read;
reg data_stream_V_data_55_V_read;
reg data_stream_V_data_56_V_read;
reg data_stream_V_data_57_V_read;
reg data_stream_V_data_58_V_read;
reg data_stream_V_data_59_V_read;
reg data_stream_V_data_60_V_read;
reg data_stream_V_data_61_V_read;
reg data_stream_V_data_62_V_read;
reg data_stream_V_data_63_V_read;
reg res_stream_V_data_0_V_write;
reg res_stream_V_data_1_V_write;
reg res_stream_V_data_2_V_write;
reg res_stream_V_data_3_V_write;
reg res_stream_V_data_4_V_write;
reg res_stream_V_data_5_V_write;
reg res_stream_V_data_6_V_write;
reg res_stream_V_data_7_V_write;
reg res_stream_V_data_8_V_write;
reg res_stream_V_data_9_V_write;

reg    real_start;
reg    start_once_reg;
reg    ap_done_reg;
(* fsm_encoding = "none" *) reg   [115:0] ap_CS_fsm;
wire    ap_CS_fsm_state1;
reg    internal_ap_ready;
reg    data_stream_V_data_0_V_blk_n;
reg    data_stream_V_data_1_V_blk_n;
reg    data_stream_V_data_2_V_blk_n;
reg    data_stream_V_data_3_V_blk_n;
reg    data_stream_V_data_4_V_blk_n;
reg    data_stream_V_data_5_V_blk_n;
reg    data_stream_V_data_6_V_blk_n;
reg    data_stream_V_data_7_V_blk_n;
reg    data_stream_V_data_8_V_blk_n;
reg    data_stream_V_data_9_V_blk_n;
reg    data_stream_V_data_10_V_blk_n;
reg    data_stream_V_data_11_V_blk_n;
reg    data_stream_V_data_12_V_blk_n;
reg    data_stream_V_data_13_V_blk_n;
reg    data_stream_V_data_14_V_blk_n;
reg    data_stream_V_data_15_V_blk_n;
reg    data_stream_V_data_16_V_blk_n;
reg    data_stream_V_data_17_V_blk_n;
reg    data_stream_V_data_18_V_blk_n;
reg    data_stream_V_data_19_V_blk_n;
reg    data_stream_V_data_20_V_blk_n;
reg    data_stream_V_data_21_V_blk_n;
reg    data_stream_V_data_22_V_blk_n;
reg    data_stream_V_data_23_V_blk_n;
reg    data_stream_V_data_24_V_blk_n;
reg    data_stream_V_data_25_V_blk_n;
reg    data_stream_V_data_26_V_blk_n;
reg    data_stream_V_data_27_V_blk_n;
reg    data_stream_V_data_28_V_blk_n;
reg    data_stream_V_data_29_V_blk_n;
reg    data_stream_V_data_30_V_blk_n;
reg    data_stream_V_data_31_V_blk_n;
reg    data_stream_V_data_32_V_blk_n;
reg    data_stream_V_data_33_V_blk_n;
reg    data_stream_V_data_34_V_blk_n;
reg    data_stream_V_data_35_V_blk_n;
reg    data_stream_V_data_36_V_blk_n;
reg    data_stream_V_data_37_V_blk_n;
reg    data_stream_V_data_38_V_blk_n;
reg    data_stream_V_data_39_V_blk_n;
reg    data_stream_V_data_40_V_blk_n;
reg    data_stream_V_data_41_V_blk_n;
reg    data_stream_V_data_42_V_blk_n;
reg    data_stream_V_data_43_V_blk_n;
reg    data_stream_V_data_44_V_blk_n;
reg    data_stream_V_data_45_V_blk_n;
reg    data_stream_V_data_46_V_blk_n;
reg    data_stream_V_data_47_V_blk_n;
reg    data_stream_V_data_48_V_blk_n;
reg    data_stream_V_data_49_V_blk_n;
reg    data_stream_V_data_50_V_blk_n;
reg    data_stream_V_data_51_V_blk_n;
reg    data_stream_V_data_52_V_blk_n;
reg    data_stream_V_data_53_V_blk_n;
reg    data_stream_V_data_54_V_blk_n;
reg    data_stream_V_data_55_V_blk_n;
reg    data_stream_V_data_56_V_blk_n;
reg    data_stream_V_data_57_V_blk_n;
reg    data_stream_V_data_58_V_blk_n;
reg    data_stream_V_data_59_V_blk_n;
reg    data_stream_V_data_60_V_blk_n;
reg    data_stream_V_data_61_V_blk_n;
reg    data_stream_V_data_62_V_blk_n;
reg    data_stream_V_data_63_V_blk_n;
reg    res_stream_V_data_0_V_blk_n;
wire    ap_CS_fsm_state116;
reg    res_stream_V_data_1_V_blk_n;
reg    res_stream_V_data_2_V_blk_n;
reg    res_stream_V_data_3_V_blk_n;
reg    res_stream_V_data_4_V_blk_n;
reg    res_stream_V_data_5_V_blk_n;
reg    res_stream_V_data_6_V_blk_n;
reg    res_stream_V_data_7_V_blk_n;
reg    res_stream_V_data_8_V_blk_n;
reg    res_stream_V_data_9_V_blk_n;
reg   [5:0] data_0_V_reg_702;
wire    io_acc_block_signal_op117;
reg    ap_block_state1;
reg   [5:0] data_1_V_reg_707;
reg   [5:0] data_2_V_reg_712;
reg   [5:0] data_3_V_reg_717;
reg   [5:0] data_4_V_reg_722;
reg   [5:0] data_5_V_reg_727;
reg   [5:0] data_6_V_reg_732;
reg   [5:0] data_7_V_reg_737;
reg   [5:0] data_8_V_reg_742;
reg   [5:0] data_9_V_reg_747;
reg   [5:0] data_10_V_reg_752;
reg   [5:0] data_11_V_reg_757;
reg   [5:0] data_12_V_reg_762;
reg   [5:0] data_13_V_reg_767;
reg   [5:0] data_14_V_reg_772;
reg   [5:0] data_15_V_reg_777;
reg   [5:0] data_16_V_reg_782;
reg   [5:0] data_17_V_reg_787;
reg   [5:0] data_18_V_reg_792;
reg   [5:0] data_19_V_reg_797;
reg   [5:0] data_20_V_reg_802;
reg   [5:0] data_21_V_reg_807;
reg   [5:0] data_22_V_reg_812;
reg   [5:0] data_23_V_reg_817;
reg   [5:0] data_24_V_reg_822;
reg   [5:0] data_25_V_reg_827;
reg   [5:0] data_26_V_reg_832;
reg   [5:0] data_27_V_reg_837;
reg   [5:0] data_28_V_reg_842;
reg   [5:0] data_29_V_reg_847;
reg   [5:0] data_30_V_reg_852;
reg   [5:0] data_31_V_reg_857;
reg   [5:0] data_32_V_reg_862;
reg   [5:0] data_33_V_reg_867;
reg   [5:0] data_34_V_reg_872;
reg   [5:0] data_35_V_reg_877;
reg   [5:0] data_36_V_reg_882;
reg   [5:0] data_37_V_reg_887;
reg   [5:0] data_38_V_reg_892;
reg   [5:0] data_39_V_reg_897;
reg   [5:0] data_40_V_reg_902;
reg   [5:0] data_41_V_reg_907;
reg   [5:0] data_42_V_reg_912;
reg   [5:0] data_43_V_reg_917;
reg   [5:0] data_44_V_reg_922;
reg   [5:0] data_45_V_reg_927;
reg   [5:0] data_46_V_reg_932;
reg   [5:0] data_47_V_reg_937;
reg   [5:0] data_48_V_reg_942;
reg   [5:0] data_49_V_reg_947;
reg   [5:0] data_50_V_reg_952;
reg   [5:0] data_51_V_reg_957;
reg   [5:0] data_52_V_reg_962;
reg   [5:0] data_53_V_reg_967;
reg   [5:0] data_54_V_reg_972;
reg   [5:0] data_55_V_reg_977;
reg   [5:0] data_56_V_reg_982;
reg   [5:0] data_57_V_reg_987;
reg   [5:0] data_58_V_reg_992;
reg   [5:0] data_59_V_reg_997;
reg   [5:0] data_60_V_reg_1002;
reg   [5:0] data_61_V_reg_1007;
reg   [5:0] data_62_V_reg_1012;
reg   [5:0] data_63_V_reg_1017;
reg   [15:0] tmp_data_0_V_reg_1022;
wire    ap_CS_fsm_state115;
reg   [15:0] tmp_data_1_V_reg_1027;
reg   [15:0] tmp_data_2_V_reg_1032;
reg   [15:0] tmp_data_3_V_reg_1037;
reg   [15:0] tmp_data_4_V_reg_1042;
reg   [15:0] tmp_data_5_V_reg_1047;
reg   [15:0] tmp_data_6_V_reg_1052;
reg   [15:0] tmp_data_7_V_reg_1057;
reg   [15:0] tmp_data_8_V_reg_1062;
reg   [15:0] tmp_data_9_V_reg_1067;
wire    grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_start;
wire    grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_done;
wire    grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_idle;
wire    grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_ready;
wire   [15:0] grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_0;
wire   [15:0] grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_1;
wire   [15:0] grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_2;
wire   [15:0] grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_3;
wire   [15:0] grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_4;
wire   [15:0] grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_5;
wire   [15:0] grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_6;
wire   [15:0] grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_7;
wire   [15:0] grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_8;
wire   [15:0] grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_9;
reg    grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_start_reg;
reg   [115:0] ap_NS_fsm;
wire    ap_NS_fsm_state2;
wire    ap_CS_fsm_state2;
wire    io_acc_block_signal_op382;

// power-on initialization
initial begin
#0 start_once_reg = 1'b0;
#0 ap_done_reg = 1'b0;
#0 ap_CS_fsm = 116'd1;
#0 grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_start_reg = 1'b0;
end

dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338(
    .ap_clk(ap_clk),
    .ap_rst(ap_rst),
    .ap_start(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_start),
    .ap_done(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_done),
    .ap_idle(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_idle),
    .ap_ready(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_ready),
    .data_0_V_read(data_0_V_reg_702),
    .data_1_V_read(data_1_V_reg_707),
    .data_2_V_read(data_2_V_reg_712),
    .data_3_V_read(data_3_V_reg_717),
    .data_4_V_read(data_4_V_reg_722),
    .data_5_V_read(data_5_V_reg_727),
    .data_6_V_read(data_6_V_reg_732),
    .data_7_V_read(data_7_V_reg_737),
    .data_8_V_read(data_8_V_reg_742),
    .data_9_V_read(data_9_V_reg_747),
    .data_10_V_read(data_10_V_reg_752),
    .data_11_V_read(data_11_V_reg_757),
    .data_12_V_read(data_12_V_reg_762),
    .data_13_V_read(data_13_V_reg_767),
    .data_14_V_read(data_14_V_reg_772),
    .data_15_V_read(data_15_V_reg_777),
    .data_16_V_read(data_16_V_reg_782),
    .data_17_V_read(data_17_V_reg_787),
    .data_18_V_read(data_18_V_reg_792),
    .data_19_V_read(data_19_V_reg_797),
    .data_20_V_read(data_20_V_reg_802),
    .data_21_V_read(data_21_V_reg_807),
    .data_22_V_read(data_22_V_reg_812),
    .data_23_V_read(data_23_V_reg_817),
    .data_24_V_read(data_24_V_reg_822),
    .data_25_V_read(data_25_V_reg_827),
    .data_26_V_read(data_26_V_reg_832),
    .data_27_V_read(data_27_V_reg_837),
    .data_28_V_read(data_28_V_reg_842),
    .data_29_V_read(data_29_V_reg_847),
    .data_30_V_read(data_30_V_reg_852),
    .data_31_V_read(data_31_V_reg_857),
    .data_32_V_read(data_32_V_reg_862),
    .data_33_V_read(data_33_V_reg_867),
    .data_34_V_read(data_34_V_reg_872),
    .data_35_V_read(data_35_V_reg_877),
    .data_36_V_read(data_36_V_reg_882),
    .data_37_V_read(data_37_V_reg_887),
    .data_38_V_read(data_38_V_reg_892),
    .data_39_V_read(data_39_V_reg_897),
    .data_40_V_read(data_40_V_reg_902),
    .data_41_V_read(data_41_V_reg_907),
    .data_42_V_read(data_42_V_reg_912),
    .data_43_V_read(data_43_V_reg_917),
    .data_44_V_read(data_44_V_reg_922),
    .data_45_V_read(data_45_V_reg_927),
    .data_46_V_read(data_46_V_reg_932),
    .data_47_V_read(data_47_V_reg_937),
    .data_48_V_read(data_48_V_reg_942),
    .data_49_V_read(data_49_V_reg_947),
    .data_50_V_read(data_50_V_reg_952),
    .data_51_V_read(data_51_V_reg_957),
    .data_52_V_read(data_52_V_reg_962),
    .data_53_V_read(data_53_V_reg_967),
    .data_54_V_read(data_54_V_reg_972),
    .data_55_V_read(data_55_V_reg_977),
    .data_56_V_read(data_56_V_reg_982),
    .data_57_V_read(data_57_V_reg_987),
    .data_58_V_read(data_58_V_reg_992),
    .data_59_V_read(data_59_V_reg_997),
    .data_60_V_read(data_60_V_reg_1002),
    .data_61_V_read(data_61_V_reg_1007),
    .data_62_V_read(data_62_V_reg_1012),
    .data_63_V_read(data_63_V_reg_1017),
    .ap_return_0(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_0),
    .ap_return_1(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_1),
    .ap_return_2(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_2),
    .ap_return_3(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_3),
    .ap_return_4(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_4),
    .ap_return_5(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_5),
    .ap_return_6(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_6),
    .ap_return_7(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_7),
    .ap_return_8(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_8),
    .ap_return_9(grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_9)
);

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        ap_CS_fsm <= ap_ST_fsm_state1;
    end else begin
        ap_CS_fsm <= ap_NS_fsm;
    end
end

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        ap_done_reg <= 1'b0;
    end else begin
        if ((ap_continue == 1'b1)) begin
            ap_done_reg <= 1'b0;
        end else if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
            ap_done_reg <= 1'b1;
        end
    end
end

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_start_reg <= 1'b0;
    end else begin
        if (((1'b1 == ap_NS_fsm_state2) & (1'b1 == ap_CS_fsm_state1))) begin
            grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_start_reg <= 1'b1;
        end else if ((grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_ready == 1'b1)) begin
            grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_start_reg <= 1'b0;
        end
    end
end

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        start_once_reg <= 1'b0;
    end else begin
        if (((internal_ap_ready == 1'b0) & (real_start == 1'b1))) begin
            start_once_reg <= 1'b1;
        end else if ((internal_ap_ready == 1'b1)) begin
            start_once_reg <= 1'b0;
        end
    end
end

always @ (posedge ap_clk) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_0_V_reg_702 <= data_stream_V_data_0_V_dout;
        data_10_V_reg_752 <= data_stream_V_data_10_V_dout;
        data_11_V_reg_757 <= data_stream_V_data_11_V_dout;
        data_12_V_reg_762 <= data_stream_V_data_12_V_dout;
        data_13_V_reg_767 <= data_stream_V_data_13_V_dout;
        data_14_V_reg_772 <= data_stream_V_data_14_V_dout;
        data_15_V_reg_777 <= data_stream_V_data_15_V_dout;
        data_16_V_reg_782 <= data_stream_V_data_16_V_dout;
        data_17_V_reg_787 <= data_stream_V_data_17_V_dout;
        data_18_V_reg_792 <= data_stream_V_data_18_V_dout;
        data_19_V_reg_797 <= data_stream_V_data_19_V_dout;
        data_1_V_reg_707 <= data_stream_V_data_1_V_dout;
        data_20_V_reg_802 <= data_stream_V_data_20_V_dout;
        data_21_V_reg_807 <= data_stream_V_data_21_V_dout;
        data_22_V_reg_812 <= data_stream_V_data_22_V_dout;
        data_23_V_reg_817 <= data_stream_V_data_23_V_dout;
        data_24_V_reg_822 <= data_stream_V_data_24_V_dout;
        data_25_V_reg_827 <= data_stream_V_data_25_V_dout;
        data_26_V_reg_832 <= data_stream_V_data_26_V_dout;
        data_27_V_reg_837 <= data_stream_V_data_27_V_dout;
        data_28_V_reg_842 <= data_stream_V_data_28_V_dout;
        data_29_V_reg_847 <= data_stream_V_data_29_V_dout;
        data_2_V_reg_712 <= data_stream_V_data_2_V_dout;
        data_30_V_reg_852 <= data_stream_V_data_30_V_dout;
        data_31_V_reg_857 <= data_stream_V_data_31_V_dout;
        data_32_V_reg_862 <= data_stream_V_data_32_V_dout;
        data_33_V_reg_867 <= data_stream_V_data_33_V_dout;
        data_34_V_reg_872 <= data_stream_V_data_34_V_dout;
        data_35_V_reg_877 <= data_stream_V_data_35_V_dout;
        data_36_V_reg_882 <= data_stream_V_data_36_V_dout;
        data_37_V_reg_887 <= data_stream_V_data_37_V_dout;
        data_38_V_reg_892 <= data_stream_V_data_38_V_dout;
        data_39_V_reg_897 <= data_stream_V_data_39_V_dout;
        data_3_V_reg_717 <= data_stream_V_data_3_V_dout;
        data_40_V_reg_902 <= data_stream_V_data_40_V_dout;
        data_41_V_reg_907 <= data_stream_V_data_41_V_dout;
        data_42_V_reg_912 <= data_stream_V_data_42_V_dout;
        data_43_V_reg_917 <= data_stream_V_data_43_V_dout;
        data_44_V_reg_922 <= data_stream_V_data_44_V_dout;
        data_45_V_reg_927 <= data_stream_V_data_45_V_dout;
        data_46_V_reg_932 <= data_stream_V_data_46_V_dout;
        data_47_V_reg_937 <= data_stream_V_data_47_V_dout;
        data_48_V_reg_942 <= data_stream_V_data_48_V_dout;
        data_49_V_reg_947 <= data_stream_V_data_49_V_dout;
        data_4_V_reg_722 <= data_stream_V_data_4_V_dout;
        data_50_V_reg_952 <= data_stream_V_data_50_V_dout;
        data_51_V_reg_957 <= data_stream_V_data_51_V_dout;
        data_52_V_reg_962 <= data_stream_V_data_52_V_dout;
        data_53_V_reg_967 <= data_stream_V_data_53_V_dout;
        data_54_V_reg_972 <= data_stream_V_data_54_V_dout;
        data_55_V_reg_977 <= data_stream_V_data_55_V_dout;
        data_56_V_reg_982 <= data_stream_V_data_56_V_dout;
        data_57_V_reg_987 <= data_stream_V_data_57_V_dout;
        data_58_V_reg_992 <= data_stream_V_data_58_V_dout;
        data_59_V_reg_997 <= data_stream_V_data_59_V_dout;
        data_5_V_reg_727 <= data_stream_V_data_5_V_dout;
        data_60_V_reg_1002 <= data_stream_V_data_60_V_dout;
        data_61_V_reg_1007 <= data_stream_V_data_61_V_dout;
        data_62_V_reg_1012 <= data_stream_V_data_62_V_dout;
        data_63_V_reg_1017 <= data_stream_V_data_63_V_dout;
        data_6_V_reg_732 <= data_stream_V_data_6_V_dout;
        data_7_V_reg_737 <= data_stream_V_data_7_V_dout;
        data_8_V_reg_742 <= data_stream_V_data_8_V_dout;
        data_9_V_reg_747 <= data_stream_V_data_9_V_dout;
    end
end

always @ (posedge ap_clk) begin
    if ((1'b1 == ap_CS_fsm_state115)) begin
        tmp_data_0_V_reg_1022 <= grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_0;
        tmp_data_1_V_reg_1027 <= grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_1;
        tmp_data_2_V_reg_1032 <= grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_2;
        tmp_data_3_V_reg_1037 <= grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_3;
        tmp_data_4_V_reg_1042 <= grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_4;
        tmp_data_5_V_reg_1047 <= grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_5;
        tmp_data_6_V_reg_1052 <= grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_6;
        tmp_data_7_V_reg_1057 <= grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_7;
        tmp_data_8_V_reg_1062 <= grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_8;
        tmp_data_9_V_reg_1067 <= grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_return_9;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        ap_done = 1'b1;
    end else begin
        ap_done = ap_done_reg;
    end
end

always @ (*) begin
    if (((real_start == 1'b0) & (1'b1 == ap_CS_fsm_state1))) begin
        ap_idle = 1'b1;
    end else begin
        ap_idle = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_0_V_blk_n = data_stream_V_data_0_V_empty_n;
    end else begin
        data_stream_V_data_0_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_0_V_read = 1'b1;
    end else begin
        data_stream_V_data_0_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_10_V_blk_n = data_stream_V_data_10_V_empty_n;
    end else begin
        data_stream_V_data_10_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_10_V_read = 1'b1;
    end else begin
        data_stream_V_data_10_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_11_V_blk_n = data_stream_V_data_11_V_empty_n;
    end else begin
        data_stream_V_data_11_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_11_V_read = 1'b1;
    end else begin
        data_stream_V_data_11_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_12_V_blk_n = data_stream_V_data_12_V_empty_n;
    end else begin
        data_stream_V_data_12_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_12_V_read = 1'b1;
    end else begin
        data_stream_V_data_12_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_13_V_blk_n = data_stream_V_data_13_V_empty_n;
    end else begin
        data_stream_V_data_13_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_13_V_read = 1'b1;
    end else begin
        data_stream_V_data_13_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_14_V_blk_n = data_stream_V_data_14_V_empty_n;
    end else begin
        data_stream_V_data_14_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_14_V_read = 1'b1;
    end else begin
        data_stream_V_data_14_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_15_V_blk_n = data_stream_V_data_15_V_empty_n;
    end else begin
        data_stream_V_data_15_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_15_V_read = 1'b1;
    end else begin
        data_stream_V_data_15_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_16_V_blk_n = data_stream_V_data_16_V_empty_n;
    end else begin
        data_stream_V_data_16_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_16_V_read = 1'b1;
    end else begin
        data_stream_V_data_16_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_17_V_blk_n = data_stream_V_data_17_V_empty_n;
    end else begin
        data_stream_V_data_17_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_17_V_read = 1'b1;
    end else begin
        data_stream_V_data_17_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_18_V_blk_n = data_stream_V_data_18_V_empty_n;
    end else begin
        data_stream_V_data_18_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_18_V_read = 1'b1;
    end else begin
        data_stream_V_data_18_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_19_V_blk_n = data_stream_V_data_19_V_empty_n;
    end else begin
        data_stream_V_data_19_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_19_V_read = 1'b1;
    end else begin
        data_stream_V_data_19_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_1_V_blk_n = data_stream_V_data_1_V_empty_n;
    end else begin
        data_stream_V_data_1_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_1_V_read = 1'b1;
    end else begin
        data_stream_V_data_1_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_20_V_blk_n = data_stream_V_data_20_V_empty_n;
    end else begin
        data_stream_V_data_20_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_20_V_read = 1'b1;
    end else begin
        data_stream_V_data_20_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_21_V_blk_n = data_stream_V_data_21_V_empty_n;
    end else begin
        data_stream_V_data_21_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_21_V_read = 1'b1;
    end else begin
        data_stream_V_data_21_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_22_V_blk_n = data_stream_V_data_22_V_empty_n;
    end else begin
        data_stream_V_data_22_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_22_V_read = 1'b1;
    end else begin
        data_stream_V_data_22_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_23_V_blk_n = data_stream_V_data_23_V_empty_n;
    end else begin
        data_stream_V_data_23_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_23_V_read = 1'b1;
    end else begin
        data_stream_V_data_23_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_24_V_blk_n = data_stream_V_data_24_V_empty_n;
    end else begin
        data_stream_V_data_24_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_24_V_read = 1'b1;
    end else begin
        data_stream_V_data_24_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_25_V_blk_n = data_stream_V_data_25_V_empty_n;
    end else begin
        data_stream_V_data_25_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_25_V_read = 1'b1;
    end else begin
        data_stream_V_data_25_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_26_V_blk_n = data_stream_V_data_26_V_empty_n;
    end else begin
        data_stream_V_data_26_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_26_V_read = 1'b1;
    end else begin
        data_stream_V_data_26_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_27_V_blk_n = data_stream_V_data_27_V_empty_n;
    end else begin
        data_stream_V_data_27_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_27_V_read = 1'b1;
    end else begin
        data_stream_V_data_27_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_28_V_blk_n = data_stream_V_data_28_V_empty_n;
    end else begin
        data_stream_V_data_28_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_28_V_read = 1'b1;
    end else begin
        data_stream_V_data_28_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_29_V_blk_n = data_stream_V_data_29_V_empty_n;
    end else begin
        data_stream_V_data_29_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_29_V_read = 1'b1;
    end else begin
        data_stream_V_data_29_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_2_V_blk_n = data_stream_V_data_2_V_empty_n;
    end else begin
        data_stream_V_data_2_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_2_V_read = 1'b1;
    end else begin
        data_stream_V_data_2_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_30_V_blk_n = data_stream_V_data_30_V_empty_n;
    end else begin
        data_stream_V_data_30_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_30_V_read = 1'b1;
    end else begin
        data_stream_V_data_30_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_31_V_blk_n = data_stream_V_data_31_V_empty_n;
    end else begin
        data_stream_V_data_31_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_31_V_read = 1'b1;
    end else begin
        data_stream_V_data_31_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_32_V_blk_n = data_stream_V_data_32_V_empty_n;
    end else begin
        data_stream_V_data_32_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_32_V_read = 1'b1;
    end else begin
        data_stream_V_data_32_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_33_V_blk_n = data_stream_V_data_33_V_empty_n;
    end else begin
        data_stream_V_data_33_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_33_V_read = 1'b1;
    end else begin
        data_stream_V_data_33_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_34_V_blk_n = data_stream_V_data_34_V_empty_n;
    end else begin
        data_stream_V_data_34_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_34_V_read = 1'b1;
    end else begin
        data_stream_V_data_34_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_35_V_blk_n = data_stream_V_data_35_V_empty_n;
    end else begin
        data_stream_V_data_35_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_35_V_read = 1'b1;
    end else begin
        data_stream_V_data_35_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_36_V_blk_n = data_stream_V_data_36_V_empty_n;
    end else begin
        data_stream_V_data_36_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_36_V_read = 1'b1;
    end else begin
        data_stream_V_data_36_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_37_V_blk_n = data_stream_V_data_37_V_empty_n;
    end else begin
        data_stream_V_data_37_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_37_V_read = 1'b1;
    end else begin
        data_stream_V_data_37_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_38_V_blk_n = data_stream_V_data_38_V_empty_n;
    end else begin
        data_stream_V_data_38_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_38_V_read = 1'b1;
    end else begin
        data_stream_V_data_38_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_39_V_blk_n = data_stream_V_data_39_V_empty_n;
    end else begin
        data_stream_V_data_39_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_39_V_read = 1'b1;
    end else begin
        data_stream_V_data_39_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_3_V_blk_n = data_stream_V_data_3_V_empty_n;
    end else begin
        data_stream_V_data_3_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_3_V_read = 1'b1;
    end else begin
        data_stream_V_data_3_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_40_V_blk_n = data_stream_V_data_40_V_empty_n;
    end else begin
        data_stream_V_data_40_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_40_V_read = 1'b1;
    end else begin
        data_stream_V_data_40_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_41_V_blk_n = data_stream_V_data_41_V_empty_n;
    end else begin
        data_stream_V_data_41_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_41_V_read = 1'b1;
    end else begin
        data_stream_V_data_41_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_42_V_blk_n = data_stream_V_data_42_V_empty_n;
    end else begin
        data_stream_V_data_42_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_42_V_read = 1'b1;
    end else begin
        data_stream_V_data_42_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_43_V_blk_n = data_stream_V_data_43_V_empty_n;
    end else begin
        data_stream_V_data_43_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_43_V_read = 1'b1;
    end else begin
        data_stream_V_data_43_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_44_V_blk_n = data_stream_V_data_44_V_empty_n;
    end else begin
        data_stream_V_data_44_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_44_V_read = 1'b1;
    end else begin
        data_stream_V_data_44_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_45_V_blk_n = data_stream_V_data_45_V_empty_n;
    end else begin
        data_stream_V_data_45_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_45_V_read = 1'b1;
    end else begin
        data_stream_V_data_45_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_46_V_blk_n = data_stream_V_data_46_V_empty_n;
    end else begin
        data_stream_V_data_46_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_46_V_read = 1'b1;
    end else begin
        data_stream_V_data_46_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_47_V_blk_n = data_stream_V_data_47_V_empty_n;
    end else begin
        data_stream_V_data_47_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_47_V_read = 1'b1;
    end else begin
        data_stream_V_data_47_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_48_V_blk_n = data_stream_V_data_48_V_empty_n;
    end else begin
        data_stream_V_data_48_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_48_V_read = 1'b1;
    end else begin
        data_stream_V_data_48_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_49_V_blk_n = data_stream_V_data_49_V_empty_n;
    end else begin
        data_stream_V_data_49_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_49_V_read = 1'b1;
    end else begin
        data_stream_V_data_49_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_4_V_blk_n = data_stream_V_data_4_V_empty_n;
    end else begin
        data_stream_V_data_4_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_4_V_read = 1'b1;
    end else begin
        data_stream_V_data_4_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_50_V_blk_n = data_stream_V_data_50_V_empty_n;
    end else begin
        data_stream_V_data_50_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_50_V_read = 1'b1;
    end else begin
        data_stream_V_data_50_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_51_V_blk_n = data_stream_V_data_51_V_empty_n;
    end else begin
        data_stream_V_data_51_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_51_V_read = 1'b1;
    end else begin
        data_stream_V_data_51_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_52_V_blk_n = data_stream_V_data_52_V_empty_n;
    end else begin
        data_stream_V_data_52_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_52_V_read = 1'b1;
    end else begin
        data_stream_V_data_52_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_53_V_blk_n = data_stream_V_data_53_V_empty_n;
    end else begin
        data_stream_V_data_53_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_53_V_read = 1'b1;
    end else begin
        data_stream_V_data_53_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_54_V_blk_n = data_stream_V_data_54_V_empty_n;
    end else begin
        data_stream_V_data_54_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_54_V_read = 1'b1;
    end else begin
        data_stream_V_data_54_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_55_V_blk_n = data_stream_V_data_55_V_empty_n;
    end else begin
        data_stream_V_data_55_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_55_V_read = 1'b1;
    end else begin
        data_stream_V_data_55_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_56_V_blk_n = data_stream_V_data_56_V_empty_n;
    end else begin
        data_stream_V_data_56_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_56_V_read = 1'b1;
    end else begin
        data_stream_V_data_56_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_57_V_blk_n = data_stream_V_data_57_V_empty_n;
    end else begin
        data_stream_V_data_57_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_57_V_read = 1'b1;
    end else begin
        data_stream_V_data_57_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_58_V_blk_n = data_stream_V_data_58_V_empty_n;
    end else begin
        data_stream_V_data_58_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_58_V_read = 1'b1;
    end else begin
        data_stream_V_data_58_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_59_V_blk_n = data_stream_V_data_59_V_empty_n;
    end else begin
        data_stream_V_data_59_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_59_V_read = 1'b1;
    end else begin
        data_stream_V_data_59_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_5_V_blk_n = data_stream_V_data_5_V_empty_n;
    end else begin
        data_stream_V_data_5_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_5_V_read = 1'b1;
    end else begin
        data_stream_V_data_5_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_60_V_blk_n = data_stream_V_data_60_V_empty_n;
    end else begin
        data_stream_V_data_60_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_60_V_read = 1'b1;
    end else begin
        data_stream_V_data_60_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_61_V_blk_n = data_stream_V_data_61_V_empty_n;
    end else begin
        data_stream_V_data_61_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_61_V_read = 1'b1;
    end else begin
        data_stream_V_data_61_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_62_V_blk_n = data_stream_V_data_62_V_empty_n;
    end else begin
        data_stream_V_data_62_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_62_V_read = 1'b1;
    end else begin
        data_stream_V_data_62_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_63_V_blk_n = data_stream_V_data_63_V_empty_n;
    end else begin
        data_stream_V_data_63_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_63_V_read = 1'b1;
    end else begin
        data_stream_V_data_63_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_6_V_blk_n = data_stream_V_data_6_V_empty_n;
    end else begin
        data_stream_V_data_6_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_6_V_read = 1'b1;
    end else begin
        data_stream_V_data_6_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_7_V_blk_n = data_stream_V_data_7_V_empty_n;
    end else begin
        data_stream_V_data_7_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_7_V_read = 1'b1;
    end else begin
        data_stream_V_data_7_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_8_V_blk_n = data_stream_V_data_8_V_empty_n;
    end else begin
        data_stream_V_data_8_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_8_V_read = 1'b1;
    end else begin
        data_stream_V_data_8_V_read = 1'b0;
    end
end

always @ (*) begin
    if ((~((real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_9_V_blk_n = data_stream_V_data_9_V_empty_n;
    end else begin
        data_stream_V_data_9_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
        data_stream_V_data_9_V_read = 1'b1;
    end else begin
        data_stream_V_data_9_V_read = 1'b0;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        internal_ap_ready = 1'b1;
    end else begin
        internal_ap_ready = 1'b0;
    end
end

always @ (*) begin
    if (((start_once_reg == 1'b0) & (start_full_n == 1'b0))) begin
        real_start = 1'b0;
    end else begin
        real_start = ap_start;
    end
end

always @ (*) begin
    if ((1'b1 == ap_CS_fsm_state116)) begin
        res_stream_V_data_0_V_blk_n = res_stream_V_data_0_V_full_n;
    end else begin
        res_stream_V_data_0_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        res_stream_V_data_0_V_write = 1'b1;
    end else begin
        res_stream_V_data_0_V_write = 1'b0;
    end
end

always @ (*) begin
    if ((1'b1 == ap_CS_fsm_state116)) begin
        res_stream_V_data_1_V_blk_n = res_stream_V_data_1_V_full_n;
    end else begin
        res_stream_V_data_1_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        res_stream_V_data_1_V_write = 1'b1;
    end else begin
        res_stream_V_data_1_V_write = 1'b0;
    end
end

always @ (*) begin
    if ((1'b1 == ap_CS_fsm_state116)) begin
        res_stream_V_data_2_V_blk_n = res_stream_V_data_2_V_full_n;
    end else begin
        res_stream_V_data_2_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        res_stream_V_data_2_V_write = 1'b1;
    end else begin
        res_stream_V_data_2_V_write = 1'b0;
    end
end

always @ (*) begin
    if ((1'b1 == ap_CS_fsm_state116)) begin
        res_stream_V_data_3_V_blk_n = res_stream_V_data_3_V_full_n;
    end else begin
        res_stream_V_data_3_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        res_stream_V_data_3_V_write = 1'b1;
    end else begin
        res_stream_V_data_3_V_write = 1'b0;
    end
end

always @ (*) begin
    if ((1'b1 == ap_CS_fsm_state116)) begin
        res_stream_V_data_4_V_blk_n = res_stream_V_data_4_V_full_n;
    end else begin
        res_stream_V_data_4_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        res_stream_V_data_4_V_write = 1'b1;
    end else begin
        res_stream_V_data_4_V_write = 1'b0;
    end
end

always @ (*) begin
    if ((1'b1 == ap_CS_fsm_state116)) begin
        res_stream_V_data_5_V_blk_n = res_stream_V_data_5_V_full_n;
    end else begin
        res_stream_V_data_5_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        res_stream_V_data_5_V_write = 1'b1;
    end else begin
        res_stream_V_data_5_V_write = 1'b0;
    end
end

always @ (*) begin
    if ((1'b1 == ap_CS_fsm_state116)) begin
        res_stream_V_data_6_V_blk_n = res_stream_V_data_6_V_full_n;
    end else begin
        res_stream_V_data_6_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        res_stream_V_data_6_V_write = 1'b1;
    end else begin
        res_stream_V_data_6_V_write = 1'b0;
    end
end

always @ (*) begin
    if ((1'b1 == ap_CS_fsm_state116)) begin
        res_stream_V_data_7_V_blk_n = res_stream_V_data_7_V_full_n;
    end else begin
        res_stream_V_data_7_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        res_stream_V_data_7_V_write = 1'b1;
    end else begin
        res_stream_V_data_7_V_write = 1'b0;
    end
end

always @ (*) begin
    if ((1'b1 == ap_CS_fsm_state116)) begin
        res_stream_V_data_8_V_blk_n = res_stream_V_data_8_V_full_n;
    end else begin
        res_stream_V_data_8_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        res_stream_V_data_8_V_write = 1'b1;
    end else begin
        res_stream_V_data_8_V_write = 1'b0;
    end
end

always @ (*) begin
    if ((1'b1 == ap_CS_fsm_state116)) begin
        res_stream_V_data_9_V_blk_n = res_stream_V_data_9_V_full_n;
    end else begin
        res_stream_V_data_9_V_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
        res_stream_V_data_9_V_write = 1'b1;
    end else begin
        res_stream_V_data_9_V_write = 1'b0;
    end
end

always @ (*) begin
    if (((start_once_reg == 1'b0) & (real_start == 1'b1))) begin
        start_write = 1'b1;
    end else begin
        start_write = 1'b0;
    end
end

always @ (*) begin
    case (ap_CS_fsm)
        ap_ST_fsm_state1 : begin
            if ((~((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1)) & (1'b1 == ap_CS_fsm_state1))) begin
                ap_NS_fsm = ap_ST_fsm_state2;
            end else begin
                ap_NS_fsm = ap_ST_fsm_state1;
            end
        end
        ap_ST_fsm_state2 : begin
            ap_NS_fsm = ap_ST_fsm_state3;
        end
        ap_ST_fsm_state3 : begin
            ap_NS_fsm = ap_ST_fsm_state4;
        end
        ap_ST_fsm_state4 : begin
            ap_NS_fsm = ap_ST_fsm_state5;
        end
        ap_ST_fsm_state5 : begin
            ap_NS_fsm = ap_ST_fsm_state6;
        end
        ap_ST_fsm_state6 : begin
            ap_NS_fsm = ap_ST_fsm_state7;
        end
        ap_ST_fsm_state7 : begin
            ap_NS_fsm = ap_ST_fsm_state8;
        end
        ap_ST_fsm_state8 : begin
            ap_NS_fsm = ap_ST_fsm_state9;
        end
        ap_ST_fsm_state9 : begin
            ap_NS_fsm = ap_ST_fsm_state10;
        end
        ap_ST_fsm_state10 : begin
            ap_NS_fsm = ap_ST_fsm_state11;
        end
        ap_ST_fsm_state11 : begin
            ap_NS_fsm = ap_ST_fsm_state12;
        end
        ap_ST_fsm_state12 : begin
            ap_NS_fsm = ap_ST_fsm_state13;
        end
        ap_ST_fsm_state13 : begin
            ap_NS_fsm = ap_ST_fsm_state14;
        end
        ap_ST_fsm_state14 : begin
            ap_NS_fsm = ap_ST_fsm_state15;
        end
        ap_ST_fsm_state15 : begin
            ap_NS_fsm = ap_ST_fsm_state16;
        end
        ap_ST_fsm_state16 : begin
            ap_NS_fsm = ap_ST_fsm_state17;
        end
        ap_ST_fsm_state17 : begin
            ap_NS_fsm = ap_ST_fsm_state18;
        end
        ap_ST_fsm_state18 : begin
            ap_NS_fsm = ap_ST_fsm_state19;
        end
        ap_ST_fsm_state19 : begin
            ap_NS_fsm = ap_ST_fsm_state20;
        end
        ap_ST_fsm_state20 : begin
            ap_NS_fsm = ap_ST_fsm_state21;
        end
        ap_ST_fsm_state21 : begin
            ap_NS_fsm = ap_ST_fsm_state22;
        end
        ap_ST_fsm_state22 : begin
            ap_NS_fsm = ap_ST_fsm_state23;
        end
        ap_ST_fsm_state23 : begin
            ap_NS_fsm = ap_ST_fsm_state24;
        end
        ap_ST_fsm_state24 : begin
            ap_NS_fsm = ap_ST_fsm_state25;
        end
        ap_ST_fsm_state25 : begin
            ap_NS_fsm = ap_ST_fsm_state26;
        end
        ap_ST_fsm_state26 : begin
            ap_NS_fsm = ap_ST_fsm_state27;
        end
        ap_ST_fsm_state27 : begin
            ap_NS_fsm = ap_ST_fsm_state28;
        end
        ap_ST_fsm_state28 : begin
            ap_NS_fsm = ap_ST_fsm_state29;
        end
        ap_ST_fsm_state29 : begin
            ap_NS_fsm = ap_ST_fsm_state30;
        end
        ap_ST_fsm_state30 : begin
            ap_NS_fsm = ap_ST_fsm_state31;
        end
        ap_ST_fsm_state31 : begin
            ap_NS_fsm = ap_ST_fsm_state32;
        end
        ap_ST_fsm_state32 : begin
            ap_NS_fsm = ap_ST_fsm_state33;
        end
        ap_ST_fsm_state33 : begin
            ap_NS_fsm = ap_ST_fsm_state34;
        end
        ap_ST_fsm_state34 : begin
            ap_NS_fsm = ap_ST_fsm_state35;
        end
        ap_ST_fsm_state35 : begin
            ap_NS_fsm = ap_ST_fsm_state36;
        end
        ap_ST_fsm_state36 : begin
            ap_NS_fsm = ap_ST_fsm_state37;
        end
        ap_ST_fsm_state37 : begin
            ap_NS_fsm = ap_ST_fsm_state38;
        end
        ap_ST_fsm_state38 : begin
            ap_NS_fsm = ap_ST_fsm_state39;
        end
        ap_ST_fsm_state39 : begin
            ap_NS_fsm = ap_ST_fsm_state40;
        end
        ap_ST_fsm_state40 : begin
            ap_NS_fsm = ap_ST_fsm_state41;
        end
        ap_ST_fsm_state41 : begin
            ap_NS_fsm = ap_ST_fsm_state42;
        end
        ap_ST_fsm_state42 : begin
            ap_NS_fsm = ap_ST_fsm_state43;
        end
        ap_ST_fsm_state43 : begin
            ap_NS_fsm = ap_ST_fsm_state44;
        end
        ap_ST_fsm_state44 : begin
            ap_NS_fsm = ap_ST_fsm_state45;
        end
        ap_ST_fsm_state45 : begin
            ap_NS_fsm = ap_ST_fsm_state46;
        end
        ap_ST_fsm_state46 : begin
            ap_NS_fsm = ap_ST_fsm_state47;
        end
        ap_ST_fsm_state47 : begin
            ap_NS_fsm = ap_ST_fsm_state48;
        end
        ap_ST_fsm_state48 : begin
            ap_NS_fsm = ap_ST_fsm_state49;
        end
        ap_ST_fsm_state49 : begin
            ap_NS_fsm = ap_ST_fsm_state50;
        end
        ap_ST_fsm_state50 : begin
            ap_NS_fsm = ap_ST_fsm_state51;
        end
        ap_ST_fsm_state51 : begin
            ap_NS_fsm = ap_ST_fsm_state52;
        end
        ap_ST_fsm_state52 : begin
            ap_NS_fsm = ap_ST_fsm_state53;
        end
        ap_ST_fsm_state53 : begin
            ap_NS_fsm = ap_ST_fsm_state54;
        end
        ap_ST_fsm_state54 : begin
            ap_NS_fsm = ap_ST_fsm_state55;
        end
        ap_ST_fsm_state55 : begin
            ap_NS_fsm = ap_ST_fsm_state56;
        end
        ap_ST_fsm_state56 : begin
            ap_NS_fsm = ap_ST_fsm_state57;
        end
        ap_ST_fsm_state57 : begin
            ap_NS_fsm = ap_ST_fsm_state58;
        end
        ap_ST_fsm_state58 : begin
            ap_NS_fsm = ap_ST_fsm_state59;
        end
        ap_ST_fsm_state59 : begin
            ap_NS_fsm = ap_ST_fsm_state60;
        end
        ap_ST_fsm_state60 : begin
            ap_NS_fsm = ap_ST_fsm_state61;
        end
        ap_ST_fsm_state61 : begin
            ap_NS_fsm = ap_ST_fsm_state62;
        end
        ap_ST_fsm_state62 : begin
            ap_NS_fsm = ap_ST_fsm_state63;
        end
        ap_ST_fsm_state63 : begin
            ap_NS_fsm = ap_ST_fsm_state64;
        end
        ap_ST_fsm_state64 : begin
            ap_NS_fsm = ap_ST_fsm_state65;
        end
        ap_ST_fsm_state65 : begin
            ap_NS_fsm = ap_ST_fsm_state66;
        end
        ap_ST_fsm_state66 : begin
            ap_NS_fsm = ap_ST_fsm_state67;
        end
        ap_ST_fsm_state67 : begin
            ap_NS_fsm = ap_ST_fsm_state68;
        end
        ap_ST_fsm_state68 : begin
            ap_NS_fsm = ap_ST_fsm_state69;
        end
        ap_ST_fsm_state69 : begin
            ap_NS_fsm = ap_ST_fsm_state70;
        end
        ap_ST_fsm_state70 : begin
            ap_NS_fsm = ap_ST_fsm_state71;
        end
        ap_ST_fsm_state71 : begin
            ap_NS_fsm = ap_ST_fsm_state72;
        end
        ap_ST_fsm_state72 : begin
            ap_NS_fsm = ap_ST_fsm_state73;
        end
        ap_ST_fsm_state73 : begin
            ap_NS_fsm = ap_ST_fsm_state74;
        end
        ap_ST_fsm_state74 : begin
            ap_NS_fsm = ap_ST_fsm_state75;
        end
        ap_ST_fsm_state75 : begin
            ap_NS_fsm = ap_ST_fsm_state76;
        end
        ap_ST_fsm_state76 : begin
            ap_NS_fsm = ap_ST_fsm_state77;
        end
        ap_ST_fsm_state77 : begin
            ap_NS_fsm = ap_ST_fsm_state78;
        end
        ap_ST_fsm_state78 : begin
            ap_NS_fsm = ap_ST_fsm_state79;
        end
        ap_ST_fsm_state79 : begin
            ap_NS_fsm = ap_ST_fsm_state80;
        end
        ap_ST_fsm_state80 : begin
            ap_NS_fsm = ap_ST_fsm_state81;
        end
        ap_ST_fsm_state81 : begin
            ap_NS_fsm = ap_ST_fsm_state82;
        end
        ap_ST_fsm_state82 : begin
            ap_NS_fsm = ap_ST_fsm_state83;
        end
        ap_ST_fsm_state83 : begin
            ap_NS_fsm = ap_ST_fsm_state84;
        end
        ap_ST_fsm_state84 : begin
            ap_NS_fsm = ap_ST_fsm_state85;
        end
        ap_ST_fsm_state85 : begin
            ap_NS_fsm = ap_ST_fsm_state86;
        end
        ap_ST_fsm_state86 : begin
            ap_NS_fsm = ap_ST_fsm_state87;
        end
        ap_ST_fsm_state87 : begin
            ap_NS_fsm = ap_ST_fsm_state88;
        end
        ap_ST_fsm_state88 : begin
            ap_NS_fsm = ap_ST_fsm_state89;
        end
        ap_ST_fsm_state89 : begin
            ap_NS_fsm = ap_ST_fsm_state90;
        end
        ap_ST_fsm_state90 : begin
            ap_NS_fsm = ap_ST_fsm_state91;
        end
        ap_ST_fsm_state91 : begin
            ap_NS_fsm = ap_ST_fsm_state92;
        end
        ap_ST_fsm_state92 : begin
            ap_NS_fsm = ap_ST_fsm_state93;
        end
        ap_ST_fsm_state93 : begin
            ap_NS_fsm = ap_ST_fsm_state94;
        end
        ap_ST_fsm_state94 : begin
            ap_NS_fsm = ap_ST_fsm_state95;
        end
        ap_ST_fsm_state95 : begin
            ap_NS_fsm = ap_ST_fsm_state96;
        end
        ap_ST_fsm_state96 : begin
            ap_NS_fsm = ap_ST_fsm_state97;
        end
        ap_ST_fsm_state97 : begin
            ap_NS_fsm = ap_ST_fsm_state98;
        end
        ap_ST_fsm_state98 : begin
            ap_NS_fsm = ap_ST_fsm_state99;
        end
        ap_ST_fsm_state99 : begin
            ap_NS_fsm = ap_ST_fsm_state100;
        end
        ap_ST_fsm_state100 : begin
            ap_NS_fsm = ap_ST_fsm_state101;
        end
        ap_ST_fsm_state101 : begin
            ap_NS_fsm = ap_ST_fsm_state102;
        end
        ap_ST_fsm_state102 : begin
            ap_NS_fsm = ap_ST_fsm_state103;
        end
        ap_ST_fsm_state103 : begin
            ap_NS_fsm = ap_ST_fsm_state104;
        end
        ap_ST_fsm_state104 : begin
            ap_NS_fsm = ap_ST_fsm_state105;
        end
        ap_ST_fsm_state105 : begin
            ap_NS_fsm = ap_ST_fsm_state106;
        end
        ap_ST_fsm_state106 : begin
            ap_NS_fsm = ap_ST_fsm_state107;
        end
        ap_ST_fsm_state107 : begin
            ap_NS_fsm = ap_ST_fsm_state108;
        end
        ap_ST_fsm_state108 : begin
            ap_NS_fsm = ap_ST_fsm_state109;
        end
        ap_ST_fsm_state109 : begin
            ap_NS_fsm = ap_ST_fsm_state110;
        end
        ap_ST_fsm_state110 : begin
            ap_NS_fsm = ap_ST_fsm_state111;
        end
        ap_ST_fsm_state111 : begin
            ap_NS_fsm = ap_ST_fsm_state112;
        end
        ap_ST_fsm_state112 : begin
            ap_NS_fsm = ap_ST_fsm_state113;
        end
        ap_ST_fsm_state113 : begin
            ap_NS_fsm = ap_ST_fsm_state114;
        end
        ap_ST_fsm_state114 : begin
            ap_NS_fsm = ap_ST_fsm_state115;
        end
        ap_ST_fsm_state115 : begin
            ap_NS_fsm = ap_ST_fsm_state116;
        end
        ap_ST_fsm_state116 : begin
            if (((io_acc_block_signal_op382 == 1'b1) & (1'b1 == ap_CS_fsm_state116))) begin
                ap_NS_fsm = ap_ST_fsm_state1;
            end else begin
                ap_NS_fsm = ap_ST_fsm_state116;
            end
        end
        default : begin
            ap_NS_fsm = 'bx;
        end
    endcase
end

assign ap_CS_fsm_state1 = ap_CS_fsm[32'd0];

assign ap_CS_fsm_state115 = ap_CS_fsm[32'd114];

assign ap_CS_fsm_state116 = ap_CS_fsm[32'd115];

assign ap_CS_fsm_state2 = ap_CS_fsm[32'd1];

assign ap_NS_fsm_state2 = ap_NS_fsm[32'd1];

always @ (*) begin
    ap_block_state1 = ((io_acc_block_signal_op117 == 1'b0) | (real_start == 1'b0) | (ap_done_reg == 1'b1));
end

assign ap_ready = internal_ap_ready;

assign grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_start = grp_dense_wrapper_ap_ufixed_6_0_4_0_0_ap_fixed_16_6_5_3_0_config23_s_fu_338_ap_start_reg;

assign io_acc_block_signal_op117 = (data_stream_V_data_9_V_empty_n & data_stream_V_data_8_V_empty_n & data_stream_V_data_7_V_empty_n & data_stream_V_data_6_V_empty_n & data_stream_V_data_63_V_empty_n & data_stream_V_data_62_V_empty_n & data_stream_V_data_61_V_empty_n & data_stream_V_data_60_V_empty_n & data_stream_V_data_5_V_empty_n & data_stream_V_data_59_V_empty_n & data_stream_V_data_58_V_empty_n & data_stream_V_data_57_V_empty_n & data_stream_V_data_56_V_empty_n & data_stream_V_data_55_V_empty_n & data_stream_V_data_54_V_empty_n & data_stream_V_data_53_V_empty_n & data_stream_V_data_52_V_empty_n & data_stream_V_data_51_V_empty_n & data_stream_V_data_50_V_empty_n & data_stream_V_data_4_V_empty_n & data_stream_V_data_49_V_empty_n & data_stream_V_data_48_V_empty_n & data_stream_V_data_47_V_empty_n & data_stream_V_data_46_V_empty_n & data_stream_V_data_45_V_empty_n & data_stream_V_data_44_V_empty_n & data_stream_V_data_43_V_empty_n & data_stream_V_data_42_V_empty_n & data_stream_V_data_41_V_empty_n & data_stream_V_data_40_V_empty_n & data_stream_V_data_3_V_empty_n & data_stream_V_data_39_V_empty_n & data_stream_V_data_38_V_empty_n & data_stream_V_data_37_V_empty_n & data_stream_V_data_36_V_empty_n & data_stream_V_data_35_V_empty_n & data_stream_V_data_34_V_empty_n & data_stream_V_data_33_V_empty_n & data_stream_V_data_32_V_empty_n & data_stream_V_data_31_V_empty_n & data_stream_V_data_30_V_empty_n & data_stream_V_data_2_V_empty_n & data_stream_V_data_29_V_empty_n & data_stream_V_data_28_V_empty_n & data_stream_V_data_27_V_empty_n & data_stream_V_data_26_V_empty_n & data_stream_V_data_25_V_empty_n & data_stream_V_data_24_V_empty_n & data_stream_V_data_23_V_empty_n & data_stream_V_data_22_V_empty_n & data_stream_V_data_21_V_empty_n & data_stream_V_data_20_V_empty_n & data_stream_V_data_1_V_empty_n & data_stream_V_data_19_V_empty_n & data_stream_V_data_18_V_empty_n & data_stream_V_data_17_V_empty_n & data_stream_V_data_16_V_empty_n & data_stream_V_data_15_V_empty_n & data_stream_V_data_14_V_empty_n & data_stream_V_data_13_V_empty_n & data_stream_V_data_12_V_empty_n & data_stream_V_data_11_V_empty_n & data_stream_V_data_10_V_empty_n & data_stream_V_data_0_V_empty_n);

assign io_acc_block_signal_op382 = (res_stream_V_data_9_V_full_n & res_stream_V_data_8_V_full_n & res_stream_V_data_7_V_full_n & res_stream_V_data_6_V_full_n & res_stream_V_data_5_V_full_n & res_stream_V_data_4_V_full_n & res_stream_V_data_3_V_full_n & res_stream_V_data_2_V_full_n & res_stream_V_data_1_V_full_n & res_stream_V_data_0_V_full_n);

assign res_stream_V_data_0_V_din = tmp_data_0_V_reg_1022;

assign res_stream_V_data_1_V_din = tmp_data_1_V_reg_1027;

assign res_stream_V_data_2_V_din = tmp_data_2_V_reg_1032;

assign res_stream_V_data_3_V_din = tmp_data_3_V_reg_1037;

assign res_stream_V_data_4_V_din = tmp_data_4_V_reg_1042;

assign res_stream_V_data_5_V_din = tmp_data_5_V_reg_1047;

assign res_stream_V_data_6_V_din = tmp_data_6_V_reg_1052;

assign res_stream_V_data_7_V_din = tmp_data_7_V_reg_1057;

assign res_stream_V_data_8_V_din = tmp_data_8_V_reg_1062;

assign res_stream_V_data_9_V_din = tmp_data_9_V_reg_1067;

assign start_out = real_start;

endmodule //dense_array_ap_ufixed_64u_array_ap_fixed_16_6_5_3_0_10u_config23_s
