<div align="center">

<img src="./assets/portada.png" width="800" alt="Edu-CIAA LPC4337 Lab Header">

# üß† Edu-CIAA-LPC4337-LPCOpen-Lab

[![MCU](https://img.shields.io/badge/MCU-LPC4337_%28Cortex--M4%2FM0%29-blue?style=for-the-badge&logo=arm)](https://www.nxp.com/products/processors-and-microcontrollers/arm-microcontrollers/general-purpose-mcus/lpc4300-cortex-m4-m0:MC_71430)
[![Framework](https://img.shields.io/badge/Framework-LPCOpen-red?style=for-the-badge)](https://www.nxp.com/design/software/development-software/lpcopen-libraries:LPCOPEN)
[![Toolchain](https://img.shields.io/badge/Toolchain-GCC_Arm_|_OpenOCD-orange?style=for-the-badge)](https://developer.arm.com/Tools%20and%20Software/GNU%20Toolchain)

---

*"La potencia de la **EDU-CIAA** reside en la transparencia de su arquitectura. Como autodidacta, entiendo que el verdadero dominio sobre el **LPC4337** no se encuentra en manuales r√≠gidos, sino en la libertad de explorar sus registros sin filtros. Es el paso necesario para transformar una placa de desarrollo en un instrumento de ingenier√≠a propia."*

</div>

# üöÄ Desarrollo de Sistemas Embebidos Profesionales: NXP LPC4337

Este repositorio documenta el estudio profundo y la implementaci√≥n de firmware sobre la arquitectura **Cortex-M4/M0 (Dual-Core)** del chip NXP LPC4337, coraz√≥n de la placa **EDU-CIAA**. 

El enfoque principal es el dominio del hardware mediante un **Toolchain Local Independiente**, prescindiendo de la opacidad de los IDEs comerciales para obtener un control total sobre el silicio.

---

## üèóÔ∏è Arquitectura del Software (Modelo de 3 Capas)

Para garantizar la robustez y portabilidad, el firmware se organiza en tres niveles de abstracci√≥n:

```mermaid
graph TD
    A[Capa 3: Aplicaci√≥n] -->|L√≥gica de Negocio| B[Capa 2: Abstracci√≥n de Software]
    B -->|Drivers / APIs Propias| C[Capa 1: Hardware Mapping]
    C -->|Registros / CMSIS-SVD| D[Hardware: NXP LPC4337]
```

Para garantizar la robustez, portabilidad y facilidad de depuraci√≥n, el firmware se organiza en tres niveles de abstracci√≥n:

* **Capa 1 (Hardware Mapping):** Acceso directo a registros mediante el uso de m√°scaras y punteros. Implementa la validaci√≥n bit a bit utilizando descriptores **SVD**, asegurando que el multiplexado del **SCU** y la configuraci√≥n del silicio sean exactos.
* **Capa 2 (Abstracci√≥n):** Creaci√≥n de APIs y Drivers que encapsulan la complejidad del hardware (ej. `gpio_init()`, `timer_start()`). Esta capa permite que la aplicaci√≥n sea agn√≥stica al pin f√≠sico, facilitando la migraci√≥n y el mantenimiento.
* **Capa 3 (Aplicaci√≥n):** L√≥gica de alto nivel y **M√°quinas de Estado Finitos (MEF)** que orquestan el comportamiento del sistema, interactuando exclusivamente con las APIs de la Capa 2.

---

## üìã Plan de Carrera: Laboratorios e Implementaciones

Para dominar el **LPC4337**, el camino se divide en tres niveles de complejidad creciente, enfocados en la **Soberan√≠a T√©cnica** y la **Arquitectura de 3 Capas**.

### üèóÔ∏è Nivel B√°sico - Fundamentos y Registro Directo
*El objetivo es dominar la Capa 1 y el ruteo interno del silicio mediante el SCU.*

* **SCU & GPIO Mastery:** Configuraci√≥n de la matriz de conmutaci√≥n (pin muxing), Pull-ups, y Open-drain.
* **Modularidad de Capas:** Separaci√≥n estricta entre el mapeo de registros (**Capa 1**) y el driver funcional (**Capa 2**).
* **L√≥gica No Bloqueante:** Implementaci√≥n de MEFs (M√°quinas de Estado) y antirebote (debounce) sin `delay()`.
---

### ‚öôÔ∏è Nivel Intermedio - Eventos y Hardware Aut√≥nomo
*Transici√≥n hacia el procesamiento basado en eventos y autonom√≠a del hardware.*

* **NVIC & EXTI:** Gesti√≥n de interrupciones externas para eventos as√≠ncronos (TEC1-4).
* **Timers & RIT:** Uso del *Repetitive Interrupt Timer* y Timers de 32 bits para el "Heartbeat" del sistema.
* **Comunicaciones Serie:** UART con **Ring Buffers** y modulaci√≥n PWM mediante el bloque **SCTimer**.
* **HMI & Buses:** Manejo de displays y protocolos I2C/SPI bajo arquitectura de 3 capas.

---

### üöÄ Nivel Avanzado - High Performance & Dual-Core
*Arquitecturas de alto rendimiento: Gesti√≥n masiva de datos y multiprocesamiento.*

* **GPDMA Mastery:** Transferencias masivas memoria-perif√©rico con **Zero CPU Load**.
* **Dual-Core Orchestration:** Despertar al n√∫cleo **Cortex-M0** para tareas de E/S mientras el **M4** procesa datos.
* **Adquisici√≥n de Datos:** ADC de alta velocidad sincronizado por hardware y procesamiento de se√±ales.
* **RTOS & Robustez:** Multitarea profesional utilizando FreeRTOS integrado en el Toolchain local.

---

## üöÄ Gu√≠a R√°pida de Inicio

1.  **Configurar Entorno:** Consulta la [Gu√≠a del Toolchain Local](./tools/README.md) para preparar drivers (**Zadig**) y binarios.
2.  **Limpiar y Compilar:** Presiona `F3` (Ejecuta `MAKE CLEAN`) y luego `F4` (Ejecuta `MAKE ALL`).
3.  **Flashear:** Presiona `F5` para grabar el binario directamente en la memoria Flash.
4.  **Depurar:** Presiona `F6` para iniciar el servidor de debug (**OpenOCD**) y utiliza el panel de VS Code para conectar la sesi√≥n con visualizaci√≥n de registros activa.

---