TimeQuest Timing Analyzer report for full_alu
Thu Apr 05 14:58:01 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_proc'
 12. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 13. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 14. Slow Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 15. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 16. Slow Model Setup: 'CLOCK_50'
 17. Slow Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 18. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 21. Slow Model Hold: 'clk_proc'
 22. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 23. Slow Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'clk_proc'
 26. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 27. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 28. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clk_proc'
 43. Fast Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 44. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 45. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 46. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 47. Fast Model Setup: 'CLOCK_50'
 48. Fast Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 49. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 50. Fast Model Hold: 'CLOCK_50'
 51. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 52. Fast Model Hold: 'clk_proc'
 53. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 54. Fast Model Minimum Pulse Width: 'CLOCK_50'
 55. Fast Model Minimum Pulse Width: 'clk_proc'
 56. Fast Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 57. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 58. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 59. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; full_alu                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; Clock Name                                                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                   ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; clk_proc                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_proc }                                                              ;
; CLOCK_50                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                              ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST } ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST }   ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST }    ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc:proc0|unidad_control:unidad_control0|bus_ir[12] }                  ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                           ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                         ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
; 137.06 MHz ; 104.32 MHz      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; limit due to hold check                                       ;
; 146.63 MHz ; 146.63 MHz      ; clk_proc                                                           ;                                                               ;
; 303.4 MHz  ; 303.4 MHz       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;                                                               ;
; 568.83 MHz ; 380.08 MHz      ; CLOCK_50                                                           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                       ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk_proc                                                              ; -8.664 ; -985.745      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -5.238 ; -63.975       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -4.771 ; -82.276       ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -4.576 ; -59.792       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -3.049 ; -5.835        ;
; CLOCK_50                                                              ; -1.066 ; -3.372        ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -4.793 ; -72.029       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -4.061 ; -36.566       ;
; CLOCK_50                                                              ; -2.677 ; -12.248       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -2.398 ; -4.928        ;
; clk_proc                                                              ; -1.329 ; -22.226       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.633  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -1.656 ; -96.592       ;
; CLOCK_50                                                              ; -1.631 ; -12.629       ;
; clk_proc                                                              ; -0.611 ; -197.964      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_proc'                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                 ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -8.664 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -7.903     ; 1.299      ;
; -8.573 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -7.322     ; 1.789      ;
; -8.547 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -7.294     ; 1.791      ;
; -8.407 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -7.302     ; 1.643      ;
; -8.394 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -7.350     ; 1.582      ;
; -8.389 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -7.350     ; 1.577      ;
; -8.307 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -7.627     ; 1.218      ;
; -8.305 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -7.627     ; 1.216      ;
; -8.128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.090     ; 3.576      ;
; -8.128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.090     ; 3.576      ;
; -7.889 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.090     ; 3.337      ;
; -7.880 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.090     ; 3.328      ;
; -7.793 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.093     ; 3.238      ;
; -7.793 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.093     ; 3.238      ;
; -7.771 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.093     ; 3.216      ;
; -7.707 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.093     ; 3.152      ;
; -7.707 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.093     ; 3.152      ;
; -7.675 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.090     ; 3.123      ;
; -7.673 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.090     ; 3.121      ;
; -7.672 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -6.953     ; 1.257      ;
; -7.648 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -7.352     ; 0.834      ;
; -7.602 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -7.341     ; 1.299      ;
; -7.533 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -6.952     ; 1.119      ;
; -7.511 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -6.760     ; 1.789      ;
; -7.485 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -6.732     ; 1.791      ;
; -7.483 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -6.944     ; 1.077      ;
; -7.427 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -7.383     ; 0.582      ;
; -7.397 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.090     ; 2.845      ;
; -7.395 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.093     ; 2.840      ;
; -7.394 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.090     ; 2.842      ;
; -7.345 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -6.740     ; 1.643      ;
; -7.332 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -6.788     ; 1.582      ;
; -7.327 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -6.788     ; 1.577      ;
; -7.247 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -6.974     ; 0.811      ;
; -7.245 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -7.065     ; 1.218      ;
; -7.243 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -7.065     ; 1.216      ;
; -7.145 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -6.926     ; 0.757      ;
; -7.140 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -6.931     ; 0.747      ;
; -7.133 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.683     ; 2.988      ;
; -7.133 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.683     ; 2.988      ;
; -7.066 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.528     ; 3.576      ;
; -7.066 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.528     ; 3.576      ;
; -7.039 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.682     ; 2.895      ;
; -7.037 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.682     ; 2.893      ;
; -7.035 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.682     ; 2.891      ;
; -7.010 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.663     ; 2.885      ;
; -7.006 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.663     ; 2.881      ;
; -6.995 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.662     ; 2.871      ;
; -6.994 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.662     ; 2.870      ;
; -6.987 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.683     ; 2.842      ;
; -6.980 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.662     ; 2.856      ;
; -6.976 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -6.927     ; 0.587      ;
; -6.967 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.662     ; 2.843      ;
; -6.966 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.662     ; 2.842      ;
; -6.956 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.679     ; 2.815      ;
; -6.948 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.661     ; 2.825      ;
; -6.948 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.661     ; 2.825      ;
; -6.944 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.664     ; 2.818      ;
; -6.939 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.664     ; 2.813      ;
; -6.880 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.666     ; 2.752      ;
; -6.827 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.528     ; 3.337      ;
; -6.818 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.528     ; 3.328      ;
; -6.762 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.679     ; 2.621      ;
; -6.761 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.679     ; 2.620      ;
; -6.746 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.662     ; 2.622      ;
; -6.745 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.662     ; 2.621      ;
; -6.731 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.531     ; 3.238      ;
; -6.731 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.531     ; 3.238      ;
; -6.730 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.678     ; 2.590      ;
; -6.730 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.678     ; 2.590      ;
; -6.728 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.688     ; 2.578      ;
; -6.724 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.688     ; 2.574      ;
; -6.723 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.678     ; 2.583      ;
; -6.722 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.678     ; 2.582      ;
; -6.709 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.531     ; 3.216      ;
; -6.688 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.673     ; 2.553      ;
; -6.681 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.084     ; 2.135      ;
; -6.680 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.084     ; 2.134      ;
; -6.647 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.087     ; 2.098      ;
; -6.646 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.087     ; 2.097      ;
; -6.645 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.531     ; 3.152      ;
; -6.645 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.531     ; 3.152      ;
; -6.645 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.093     ; 2.090      ;
; -6.634 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.666     ; 2.506      ;
; -6.634 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.666     ; 2.506      ;
; -6.613 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.528     ; 3.123      ;
; -6.612 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.666     ; 2.484      ;
; -6.611 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -4.528     ; 3.121      ;
; -6.586 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -6.790     ; 0.834      ;
; -6.562 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.692     ; 2.408      ;
; -6.551 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.687     ; 2.402      ;
; -6.551 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.687     ; 2.402      ;
; -6.549 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.679     ; 2.408      ;
; -6.548 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.679     ; 2.407      ;
; -6.524 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.669     ; 2.393      ;
; -6.482 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.667     ; 2.353      ;
; -6.479 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.667     ; 2.350      ;
; -6.474 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.666     ; 2.346      ;
; -6.467 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.662     ; 2.343      ;
; -6.426 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.692     ; 2.272      ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -5.238 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -2.913     ; 2.135      ;
; -5.214 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -2.914     ; 2.142      ;
; -5.176 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -2.351     ; 2.135      ;
; -5.152 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -2.352     ; 2.142      ;
; -5.081 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -2.904     ; 1.989      ;
; -5.031 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -2.905     ; 1.977      ;
; -5.024 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -2.931     ; 1.943      ;
; -5.019 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -2.342     ; 1.989      ;
; -4.969 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -2.343     ; 1.977      ;
; -4.962 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -2.369     ; 1.943      ;
; -4.668 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -2.925     ; 1.591      ;
; -4.658 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -2.926     ; 1.591      ;
; -4.606 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -2.363     ; 1.591      ;
; -4.596 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -2.364     ; 1.591      ;
; -4.286 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -2.930     ; 1.199      ;
; -4.224 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -2.368     ; 1.199      ;
; -2.883 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.439      ; 6.632      ;
; -2.861 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.438      ; 6.641      ;
; -2.846 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.427      ; 6.621      ;
; -2.844 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.439      ; 6.593      ;
; -2.840 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.448      ; 6.600      ;
; -2.836 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.426      ; 6.621      ;
; -2.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.438      ; 6.602      ;
; -2.807 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.427      ; 6.582      ;
; -2.801 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.448      ; 6.561      ;
; -2.797 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.447      ; 6.595      ;
; -2.797 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.426      ; 6.582      ;
; -2.781 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.412      ; 6.509      ;
; -2.758 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.410      ; 6.467      ;
; -2.758 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.447      ; 6.556      ;
; -2.753 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.381      ; 6.485      ;
; -2.743 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.410      ; 6.461      ;
; -2.742 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.412      ; 6.470      ;
; -2.723 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.404      ; 6.469      ;
; -2.719 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.410      ; 6.428      ;
; -2.716 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.402      ; 6.465      ;
; -2.714 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.381      ; 6.446      ;
; -2.704 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.410      ; 6.422      ;
; -2.698 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.403      ; 6.452      ;
; -2.684 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.404      ; 6.430      ;
; -2.677 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.402      ; 6.426      ;
; -2.659 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.403      ; 6.413      ;
; -2.610 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.448      ; 6.370      ;
; -2.596 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.439      ; 6.345      ;
; -2.574 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.438      ; 6.354      ;
; -2.566 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.250      ; 6.313      ;
; -2.560 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.447      ; 6.358      ;
; -2.559 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.427      ; 6.334      ;
; -2.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.426      ; 6.334      ;
; -2.527 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.250      ; 6.274      ;
; -2.511 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.421      ; 6.282      ;
; -2.494 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.412      ; 6.222      ;
; -2.472 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.421      ; 6.243      ;
; -2.471 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.410      ; 6.180      ;
; -2.466 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.381      ; 6.198      ;
; -2.456 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.410      ; 6.174      ;
; -2.436 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.404      ; 6.182      ;
; -2.433 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.439      ; 6.182      ;
; -2.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.402      ; 6.178      ;
; -2.411 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.438      ; 6.191      ;
; -2.411 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.403      ; 6.165      ;
; -2.396 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.427      ; 6.171      ;
; -2.391 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.470      ; 6.171      ;
; -2.390 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.448      ; 6.150      ;
; -2.386 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.426      ; 6.171      ;
; -2.369 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.469      ; 6.180      ;
; -2.354 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.458      ; 6.160      ;
; -2.348 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.479      ; 6.139      ;
; -2.347 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.447      ; 6.145      ;
; -2.344 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.457      ; 6.160      ;
; -2.331 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.412      ; 6.059      ;
; -2.308 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.410      ; 6.017      ;
; -2.305 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.478      ; 6.134      ;
; -2.303 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.381      ; 6.035      ;
; -2.296 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 0.029      ; 2.135      ;
; -2.293 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.410      ; 6.011      ;
; -2.289 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.443      ; 6.048      ;
; -2.279 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.250      ; 6.026      ;
; -2.273 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.404      ; 6.019      ;
; -2.272 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 0.028      ; 2.142      ;
; -2.266 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.441      ; 6.006      ;
; -2.266 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.402      ; 6.015      ;
; -2.261 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.412      ; 6.024      ;
; -2.251 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.441      ; 6.000      ;
; -2.248 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.403      ; 6.002      ;
; -2.231 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.435      ; 6.008      ;
; -2.224 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.433      ; 6.004      ;
; -2.224 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.421      ; 5.995      ;
; -2.206 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.434      ; 5.991      ;
; -2.141 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.422      ; 5.906      ;
; -2.139 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 0.038      ; 1.989      ;
; -2.119 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.422      ; 5.884      ;
; -2.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.250      ; 5.863      ;
; -2.109 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.439      ; 5.858      ;
; -2.102 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.422      ; 5.867      ;
; -2.089 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 0.037      ; 1.977      ;
; -2.087 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.438      ; 5.867      ;
; -2.082 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 0.011      ; 1.943      ;
; -2.074 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.281      ; 5.852      ;
; -2.072 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.427      ; 5.847      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                  ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                 ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -4.771 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.961     ; 3.310      ;
; -4.761 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.838     ; 3.235      ;
; -4.712 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.846     ; 3.178      ;
; -4.708 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.848     ; 3.172      ;
; -4.673 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.833     ; 3.155      ;
; -4.672 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.960     ; 3.166      ;
; -4.630 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 3.173      ;
; -4.620 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 3.165      ;
; -4.615 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.799     ; 3.170      ;
; -4.597 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.978     ; 3.077      ;
; -4.597 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.958     ; 3.139      ;
; -4.595 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.807     ; 3.147      ;
; -4.585 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.990     ; 3.095      ;
; -4.574 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.801     ; 3.132      ;
; -4.567 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.982     ; 3.085      ;
; -4.559 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.979     ; 3.038      ;
; -4.549 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 3.094      ;
; -4.471 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.809     ; 2.981      ;
; -4.443 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.809     ; 2.988      ;
; -4.440 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.797     ; 3.002      ;
; -4.428 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.807     ; 2.980      ;
; -4.427 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.958     ; 2.969      ;
; -4.420 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.982     ; 2.938      ;
; -4.418 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.978     ; 2.898      ;
; -4.411 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.990     ; 2.921      ;
; -4.408 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.807     ; 2.955      ;
; -4.406 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.970     ; 2.932      ;
; -4.395 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.812     ; 2.937      ;
; -4.393 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 2.938      ;
; -4.391 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.982     ; 2.909      ;
; -4.390 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 2.895      ;
; -4.390 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.833     ; 2.872      ;
; -4.390 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.960     ; 2.884      ;
; -4.385 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.809     ; 2.895      ;
; -4.379 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.809     ; 2.924      ;
; -4.364 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.848     ; 2.828      ;
; -4.357 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.993     ; 2.864      ;
; -4.354 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.989     ; 2.865      ;
; -4.350 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 2.893      ;
; -4.348 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.961     ; 2.887      ;
; -4.347 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.806     ; 2.895      ;
; -4.344 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.814     ; 2.886      ;
; -4.305 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.809     ; 2.815      ;
; -4.294 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.846     ; 2.760      ;
; -4.287 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 2.832      ;
; -4.282 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.842     ; 2.752      ;
; -4.269 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.809     ; 2.814      ;
; -4.266 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.990     ; 2.776      ;
; -4.262 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.960     ; 2.756      ;
; -4.261 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.970     ; 2.787      ;
; -4.249 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.809     ; 2.759      ;
; -4.248 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.833     ; 2.730      ;
; -4.246 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.815     ; 2.785      ;
; -4.242 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.988     ; 2.754      ;
; -4.241 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.970     ; 2.767      ;
; -4.237 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.970     ; 2.763      ;
; -4.230 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.802     ; 2.787      ;
; -4.223 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.960     ; 2.717      ;
; -4.221 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 2.726      ;
; -4.219 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 2.762      ;
; -4.213 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.809     ; 2.723      ;
; -4.191 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.809     ; 2.736      ;
; -4.186 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.993     ; 2.693      ;
; -4.165 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.814     ; 2.707      ;
; -4.162 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.981     ; 2.639      ;
; -4.140 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 2.645      ;
; -4.119 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.990     ; 2.629      ;
; -4.116 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.960     ; 2.610      ;
; -4.114 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.811     ; 2.619      ;
; -4.110 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.982     ; 2.628      ;
; -4.105 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.966     ; 2.635      ;
; -4.067 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.814     ; 2.607      ;
; -4.066 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.970     ; 2.592      ;
; -4.054 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.814     ; 2.556      ;
; -3.984 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.812     ; 2.526      ;
; -3.980 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.833     ; 2.462      ;
; -3.971 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.961     ; 2.510      ;
; -3.962 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.803     ; 2.518      ;
; -3.952 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.982     ; 2.428      ;
; -3.932 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.989     ; 2.443      ;
; -3.925 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.988     ; 2.437      ;
; -3.918 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.335      ; 4.753      ;
; -3.903 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.315      ; 4.676      ;
; -3.898 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.982     ; 2.374      ;
; -3.896 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.814     ; 2.436      ;
; -3.894 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.997     ; 2.397      ;
; -3.894 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.815     ; 2.433      ;
; -3.882 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.814     ; 2.384      ;
; -3.861 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.960     ; 2.401      ;
; -3.848 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.833     ; 2.330      ;
; -3.817 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.489      ; 4.665      ;
; -3.816 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.253      ; 4.762      ;
; -3.813 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.805     ; 2.327      ;
; -3.802 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.982     ; 2.278      ;
; -3.798 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.959     ; 2.293      ;
; -3.776 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.805     ; 2.325      ;
; -3.775 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.982     ; 2.251      ;
; -3.763 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.815     ; 2.302      ;
; -3.761 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.832     ; 2.244      ;
; -3.760 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.814     ; 2.262      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                 ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -4.576 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.589     ; 0.802      ;
; -4.512 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.064     ; 1.795      ;
; -4.176 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.221     ; 1.431      ;
; -4.075 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.341     ; 1.424      ;
; -3.961 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.039      ; 3.476      ;
; -3.928 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.039      ; 3.443      ;
; -3.881 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.196      ; 3.424      ;
; -3.848 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.196      ; 3.391      ;
; -3.733 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.039      ; 3.248      ;
; -3.653 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.196      ; 3.196      ;
; -3.536 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.227      ; 3.110      ;
; -3.210 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.885     ; 2.135      ;
; -3.186 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.886     ; 2.142      ;
; -3.148 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.323     ; 2.135      ;
; -3.124 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.324     ; 2.142      ;
; -3.053 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.876     ; 1.989      ;
; -3.003 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.877     ; 1.977      ;
; -2.996 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.903     ; 1.943      ;
; -2.991 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.314     ; 1.989      ;
; -2.941 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.315     ; 1.977      ;
; -2.934 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.341     ; 1.943      ;
; -2.903 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.039      ; 2.418      ;
; -2.640 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.897     ; 1.591      ;
; -2.630 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.898     ; 1.591      ;
; -2.578 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.335     ; 1.591      ;
; -2.568 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.336     ; 1.591      ;
; -2.258 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.902     ; 1.199      ;
; -2.196 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.340     ; 1.199      ;
; -2.129 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.563      ; 3.445      ;
; -2.049 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.720      ; 3.393      ;
; -1.995 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.198      ; 6.509      ;
; -1.972 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.196      ; 6.467      ;
; -1.967 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.167      ; 6.485      ;
; -1.957 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.196      ; 6.461      ;
; -1.956 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.198      ; 6.470      ;
; -1.937 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.190      ; 6.469      ;
; -1.933 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.196      ; 6.428      ;
; -1.930 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.188      ; 6.465      ;
; -1.928 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.167      ; 6.446      ;
; -1.918 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.196      ; 6.422      ;
; -1.912 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.189      ; 6.452      ;
; -1.898 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.190      ; 6.430      ;
; -1.891 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.188      ; 6.426      ;
; -1.873 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.189      ; 6.413      ;
; -1.780 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.036      ; 6.313      ;
; -1.741 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.036      ; 6.274      ;
; -1.708 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.198      ; 6.222      ;
; -1.685 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.196      ; 6.180      ;
; -1.680 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.167      ; 6.198      ;
; -1.670 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.196      ; 6.174      ;
; -1.650 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.190      ; 6.182      ;
; -1.643 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.188      ; 6.178      ;
; -1.629 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 1.563      ; 3.445      ;
; -1.625 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.189      ; 6.165      ;
; -1.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 1.720      ; 3.393      ;
; -1.545 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.198      ; 6.059      ;
; -1.522 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.196      ; 6.017      ;
; -1.517 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.167      ; 6.035      ;
; -1.507 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.196      ; 6.011      ;
; -1.503 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.229      ; 6.048      ;
; -1.493 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.036      ; 6.026      ;
; -1.487 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.190      ; 6.019      ;
; -1.480 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.227      ; 6.006      ;
; -1.480 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.188      ; 6.015      ;
; -1.475 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.198      ; 6.024      ;
; -1.465 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.227      ; 6.000      ;
; -1.462 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.189      ; 6.002      ;
; -1.445 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.221      ; 6.008      ;
; -1.438 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.219      ; 6.004      ;
; -1.420 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.220      ; 5.991      ;
; -1.330 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.036      ; 5.863      ;
; -1.288 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.067      ; 5.852      ;
; -1.221 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.198      ; 5.735      ;
; -1.198 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.196      ; 5.693      ;
; -1.193 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.167      ; 5.711      ;
; -1.183 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.196      ; 5.687      ;
; -1.168 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.229      ; 5.713      ;
; -1.163 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.190      ; 5.695      ;
; -1.156 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.188      ; 5.691      ;
; -1.145 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.227      ; 5.671      ;
; -1.140 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.198      ; 5.689      ;
; -1.138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.189      ; 5.678      ;
; -1.130 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.227      ; 5.665      ;
; -1.110 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[3] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.386      ; 0.816      ;
; -1.110 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.221      ; 5.673      ;
; -1.103 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.219      ; 5.669      ;
; -1.089 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[2] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.380      ; 0.812      ;
; -1.085 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.220      ; 5.656      ;
; -1.017 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 5.676      ; 6.509      ;
; -1.006 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.036      ; 5.539      ;
; -0.994 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 5.674      ; 6.467      ;
; -0.989 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 5.645      ; 6.485      ;
; -0.979 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 5.674      ; 6.461      ;
; -0.978 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 5.676      ; 6.470      ;
; -0.959 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 5.668      ; 6.469      ;
; -0.955 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 5.674      ; 6.428      ;
; -0.953 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 5.067      ; 5.517      ;
; -0.952 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 5.666      ; 6.465      ;
; -0.950 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 5.645      ; 6.446      ;
; -0.940 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 5.674      ; 6.422      ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; -3.049 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -2.058     ; 1.174      ;
; -2.786 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.806     ; 0.827      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.096      ; 4.200      ;
; -1.064 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.096      ; 4.198      ;
; -0.874 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.096      ; 4.008      ;
; -0.872 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.096      ; 4.006      ;
; -0.758 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; -0.761     ; 1.035      ;
; -0.719 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.096      ; 3.853      ;
; -0.717 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.096      ; 3.851      ;
; -0.647 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; -0.761     ; 0.924      ;
; -0.250 ; ticks[2]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 1.288      ;
; -0.235 ; ticks[0]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 1.273      ;
; -0.234 ; ticks[0]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 1.272      ;
; -0.164 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 2.177      ; 2.879      ;
; -0.162 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 2.177      ; 2.877      ;
; -0.082 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 1.900      ; 2.520      ;
; -0.080 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 1.900      ; 2.518      ;
; 0.087  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 2.057      ; 2.508      ;
; 0.089  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 2.057      ; 2.506      ;
; 0.115  ; ticks[1]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.923      ;
; 0.115  ; ticks[1]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.923      ;
; 0.116  ; ticks[0]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.922      ;
; 0.236  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.115      ; 2.917      ;
; 0.238  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.115      ; 2.915      ;
; 0.307  ; ticks[0]                                                                ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; ticks[2]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; ticks[1]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.829  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 3.620      ; 3.606      ;
; 0.831  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 3.620      ; 3.604      ;
; 1.329  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 1.000        ; 3.620      ; 3.606      ;
; 1.331  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 1.000        ; 3.620      ; 3.604      ;
; 2.351  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.500        ; 2.859      ; 1.323      ;
; 2.606  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.500        ; 2.859      ; 1.068      ;
; 2.810  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.500        ; 3.620      ; 1.625      ;
; 2.812  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.500        ; 3.620      ; 1.623      ;
; 2.851  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 1.000        ; 2.859      ; 1.323      ;
; 2.929  ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.500        ; 2.845      ; 0.731      ;
; 3.106  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 1.000        ; 2.859      ; 1.068      ;
; 3.310  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 1.000        ; 3.620      ; 1.625      ;
; 3.312  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 1.000        ; 3.620      ; 1.623      ;
; 3.429  ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.845      ; 0.731      ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -4.793 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.869      ; 4.353      ;
; -4.791 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.876      ; 4.362      ;
; -4.785 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.876      ; 4.368      ;
; -4.779 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.716      ; 4.214      ;
; -4.779 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.868      ; 4.366      ;
; -4.777 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.870      ; 4.370      ;
; -4.745 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.878      ; 4.410      ;
; -4.738 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.847      ; 4.386      ;
; -4.544 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.450      ; 4.183      ;
; -4.293 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.869      ; 4.353      ;
; -4.291 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.876      ; 4.362      ;
; -4.285 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.876      ; 4.368      ;
; -4.279 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.716      ; 4.214      ;
; -4.279 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.868      ; 4.366      ;
; -4.277 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.870      ; 4.370      ;
; -4.257 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.476      ; 4.496      ;
; -4.253 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.477      ; 4.501      ;
; -4.245 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.878      ; 4.410      ;
; -4.238 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.847      ; 4.386      ;
; -4.231 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.307      ; 4.353      ;
; -4.229 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.314      ; 4.362      ;
; -4.223 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.314      ; 4.368      ;
; -4.217 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.154      ; 4.214      ;
; -4.217 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.306      ; 4.366      ;
; -4.215 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.308      ; 4.370      ;
; -4.212 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.468      ; 4.533      ;
; -4.211 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.456      ; 4.522      ;
; -4.210 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.455      ; 4.522      ;
; -4.202 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.467      ; 4.542      ;
; -4.183 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.316      ; 4.410      ;
; -4.176 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.285      ; 4.386      ;
; -4.044 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.450      ; 4.183      ;
; -3.953 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 8.451      ; 4.775      ;
; -3.757 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.476      ; 4.496      ;
; -3.753 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.477      ; 4.501      ;
; -3.731 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.307      ; 4.353      ;
; -3.729 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.314      ; 4.362      ;
; -3.723 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.314      ; 4.368      ;
; -3.717 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.154      ; 4.214      ;
; -3.717 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.306      ; 4.366      ;
; -3.715 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.308      ; 4.370      ;
; -3.712 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.468      ; 4.533      ;
; -3.711 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.456      ; 4.522      ;
; -3.710 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.455      ; 4.522      ;
; -3.702 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.467      ; 4.542      ;
; -3.683 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.316      ; 4.410      ;
; -3.676 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.285      ; 4.386      ;
; -3.634 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.364      ; 3.230      ;
; -3.632 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.371      ; 3.239      ;
; -3.626 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.371      ; 3.245      ;
; -3.620 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.211      ; 3.091      ;
; -3.620 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.363      ; 3.243      ;
; -3.618 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.365      ; 3.247      ;
; -3.586 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.373      ; 3.287      ;
; -3.579 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.342      ; 3.263      ;
; -3.572 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.802      ; 3.230      ;
; -3.570 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.809      ; 3.239      ;
; -3.564 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.809      ; 3.245      ;
; -3.558 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.649      ; 3.091      ;
; -3.558 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.801      ; 3.243      ;
; -3.556 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.803      ; 3.247      ;
; -3.529 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 7.671      ; 4.142      ;
; -3.527 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 7.678      ; 4.151      ;
; -3.524 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.811      ; 3.287      ;
; -3.521 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 7.678      ; 4.157      ;
; -3.517 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.780      ; 3.263      ;
; -3.515 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 7.518      ; 4.003      ;
; -3.515 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 7.670      ; 4.155      ;
; -3.513 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 7.672      ; 4.159      ;
; -3.481 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 7.680      ; 4.199      ;
; -3.474 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 7.649      ; 4.175      ;
; -3.453 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 8.451      ; 4.775      ;
; -3.385 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.945      ; 3.060      ;
; -3.332 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.898      ; 3.066      ;
; -3.280 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 7.252      ; 3.972      ;
; -3.271 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.897      ; 3.126      ;
; -3.204 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.316      ; 3.612      ;
; -3.202 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.323      ; 3.621      ;
; -3.196 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.323      ; 3.627      ;
; -3.190 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.163      ; 3.473      ;
; -3.190 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.315      ; 3.625      ;
; -3.188 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.317      ; 3.629      ;
; -3.156 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.325      ; 3.669      ;
; -3.149 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 7.294      ; 3.645      ;
; -3.142 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.754      ; 3.612      ;
; -3.140 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.761      ; 3.621      ;
; -3.134 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.761      ; 3.627      ;
; -3.128 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.601      ; 3.473      ;
; -3.128 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.753      ; 3.625      ;
; -3.126 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.755      ; 3.629      ;
; -3.098 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.971      ; 3.373      ;
; -3.094 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.763      ; 3.669      ;
; -3.094 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.972      ; 3.378      ;
; -3.087 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.732      ; 3.645      ;
; -3.082 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 7.253      ; 4.171      ;
; -3.053 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.963      ; 3.410      ;
; -3.052 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.951      ; 3.399      ;
; -3.051 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.950      ; 3.399      ;
; -3.043 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.962      ; 3.419      ;
; -3.006 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.927      ; 3.421      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                            ; Launch Clock                                                        ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -4.061 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.694      ; 1.910      ;
; -4.052 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.694      ; 1.919      ;
; -3.561 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.694      ; 1.910      ;
; -3.552 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.694      ; 1.919      ;
; -2.252 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.694      ; 3.719      ;
; -2.243 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.694      ; 3.728      ;
; -2.039 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.945      ; 4.183      ;
; -1.851 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.927      ; 4.353      ;
; -1.849 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.934      ; 4.362      ;
; -1.843 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.934      ; 4.368      ;
; -1.837 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.774      ; 4.214      ;
; -1.837 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.926      ; 4.366      ;
; -1.835 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.928      ; 4.370      ;
; -1.803 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.936      ; 4.410      ;
; -1.796 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.905      ; 4.386      ;
; -1.752 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.694      ; 3.719      ;
; -1.752 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.971      ; 4.496      ;
; -1.748 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.972      ; 4.501      ;
; -1.743 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.694      ; 3.728      ;
; -1.707 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.963      ; 4.533      ;
; -1.706 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.951      ; 4.522      ;
; -1.705 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.950      ; 4.522      ;
; -1.697 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.962      ; 4.542      ;
; -1.556 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.141      ; 2.585      ;
; -1.547 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.141      ; 2.594      ;
; -1.539 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.945      ; 4.183      ;
; -1.448 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.946      ; 4.775      ;
; -1.351 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.927      ; 4.353      ;
; -1.349 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.934      ; 4.362      ;
; -1.343 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.934      ; 4.368      ;
; -1.337 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.774      ; 4.214      ;
; -1.337 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.926      ; 4.366      ;
; -1.335 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.928      ; 4.370      ;
; -1.332 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.474      ; 3.142      ;
; -1.324 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.474      ; 3.150      ;
; -1.303 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.936      ; 4.410      ;
; -1.296 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.905      ; 4.386      ;
; -1.252 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.971      ; 4.496      ;
; -1.248 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.972      ; 4.501      ;
; -1.233 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.189      ; 2.956      ;
; -1.221 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.189      ; 2.968      ;
; -1.207 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.963      ; 4.533      ;
; -1.206 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.951      ; 4.522      ;
; -1.205 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.950      ; 4.522      ;
; -1.197 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.962      ; 4.542      ;
; -1.126 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.170      ; 3.044      ;
; -1.118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.170      ; 3.052      ;
; -0.981 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.149      ; 3.168      ;
; -0.973 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.149      ; 3.176      ;
; -0.948 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.946      ; 4.775      ;
; -0.881 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.496      ; 3.115      ;
; -0.880 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.440      ; 3.060      ;
; -0.872 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.496      ; 3.124      ;
; -0.860 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.197      ; 3.337      ;
; -0.852 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.197      ; 3.345      ;
; -0.827 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.393      ; 3.066      ;
; -0.799 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.170      ; 3.371      ;
; -0.791 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.170      ; 3.379      ;
; -0.775 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.747      ; 3.972      ;
; -0.766 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.392      ; 3.126      ;
; -0.754 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.201      ; 3.447      ;
; -0.746 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.201      ; 3.455      ;
; -0.730 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.750      ; 4.020      ;
; -0.721 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.750      ; 4.029      ;
; -0.707 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.197      ; 3.490      ;
; -0.701 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.170      ; 3.469      ;
; -0.699 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.197      ; 3.498      ;
; -0.693 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.170      ; 3.477      ;
; -0.692 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.422      ; 3.230      ;
; -0.690 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.429      ; 3.239      ;
; -0.684 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.429      ; 3.245      ;
; -0.678 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.269      ; 3.091      ;
; -0.678 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.421      ; 3.243      ;
; -0.676 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.423      ; 3.247      ;
; -0.648 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.170      ; 3.522      ;
; -0.644 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.431      ; 3.287      ;
; -0.639 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.170      ; 3.531      ;
; -0.637 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.400      ; 3.263      ;
; -0.593 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.466      ; 3.373      ;
; -0.589 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.467      ; 3.378      ;
; -0.587 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.170      ; 3.583      ;
; -0.587 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.729      ; 4.142      ;
; -0.585 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.736      ; 4.151      ;
; -0.584 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.169      ; 3.585      ;
; -0.579 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.170      ; 3.591      ;
; -0.579 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.736      ; 4.157      ;
; -0.577 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.748      ; 4.171      ;
; -0.575 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.169      ; 3.594      ;
; -0.573 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.576      ; 4.003      ;
; -0.573 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.728      ; 4.155      ;
; -0.571 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.730      ; 4.159      ;
; -0.548 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.458      ; 3.410      ;
; -0.547 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.446      ; 3.399      ;
; -0.546 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.445      ; 3.399      ;
; -0.539 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.738      ; 4.199      ;
; -0.538 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.457      ; 3.419      ;
; -0.532 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.707      ; 4.175      ;
; -0.501 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.422      ; 3.421      ;
; -0.488 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.773      ; 4.285      ;
; -0.484 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.774      ; 4.290      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.677 ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.845      ; 0.731      ;
; -2.560 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 3.620      ; 1.623      ;
; -2.558 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 3.620      ; 1.625      ;
; -2.354 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.000        ; 2.859      ; 1.068      ;
; -2.177 ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; -0.500       ; 2.845      ; 0.731      ;
; -2.099 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.000        ; 2.859      ; 1.323      ;
; -2.060 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 3.620      ; 1.623      ;
; -2.058 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 3.620      ; 1.625      ;
; -1.854 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; -0.500       ; 2.859      ; 1.068      ;
; -1.599 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; -0.500       ; 2.859      ; 1.323      ;
; -1.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 3.620      ; 3.176      ;
; -1.005 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 3.620      ; 3.178      ;
; -0.507 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 3.620      ; 3.176      ;
; -0.505 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 3.620      ; 3.178      ;
; 0.445  ; ticks[0]                                                                ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ticks[1]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ticks[2]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.514  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.115      ; 2.915      ;
; 0.516  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.115      ; 2.917      ;
; 0.636  ; ticks[0]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.637  ; ticks[1]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.637  ; ticks[1]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.663  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 2.057      ; 2.506      ;
; 0.665  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 2.057      ; 2.508      ;
; 0.832  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.900      ; 2.518      ;
; 0.834  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.900      ; 2.520      ;
; 0.914  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 2.177      ; 2.877      ;
; 0.916  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 2.177      ; 2.879      ;
; 0.944  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.096      ; 3.326      ;
; 0.946  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.096      ; 3.328      ;
; 0.986  ; ticks[0]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.272      ;
; 0.987  ; ticks[0]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
; 1.002  ; ticks[2]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.288      ;
; 1.042  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.096      ; 3.424      ;
; 1.044  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.096      ; 3.426      ;
; 1.139  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.096      ; 3.521      ;
; 1.141  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.096      ; 3.523      ;
; 1.399  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -0.761     ; 0.924      ;
; 1.510  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -0.761     ; 1.035      ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                        ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -2.398 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 4.031      ; 1.910      ;
; -2.389 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 4.031      ; 1.919      ;
; -1.898 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 4.031      ; 1.910      ;
; -1.889 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 4.031      ; 1.919      ;
; -0.589 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 4.031      ; 3.719      ;
; -0.580 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 4.031      ; 3.728      ;
; -0.141 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.943      ; 3.079      ;
; -0.089 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 4.031      ; 3.719      ;
; -0.080 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 4.031      ; 3.728      ;
; 0.107  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.478      ; 2.585      ;
; 0.116  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.478      ; 2.594      ;
; 0.331  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.811      ; 3.142      ;
; 0.339  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.811      ; 3.150      ;
; 0.359  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.943      ; 3.079      ;
; 0.430  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.526      ; 2.956      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.526      ; 2.968      ;
; 0.537  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.044      ;
; 0.545  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.052      ;
; 0.682  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.486      ; 3.168      ;
; 0.690  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.486      ; 3.176      ;
; 0.782  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.833      ; 3.115      ;
; 0.791  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.833      ; 3.124      ;
; 0.803  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.534      ; 3.337      ;
; 0.811  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.534      ; 3.345      ;
; 0.864  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.371      ;
; 0.872  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.379      ;
; 0.909  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.538      ; 3.447      ;
; 0.917  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.538      ; 3.455      ;
; 0.933  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.087      ; 4.020      ;
; 0.942  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.087      ; 4.029      ;
; 0.956  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.534      ; 3.490      ;
; 0.962  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.469      ;
; 0.964  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.534      ; 3.498      ;
; 0.970  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.477      ;
; 1.015  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.522      ;
; 1.024  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.531      ;
; 1.029  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.380      ; 2.409      ;
; 1.076  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.583      ;
; 1.079  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.506      ; 3.585      ;
; 1.084  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.591      ;
; 1.088  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.506      ; 3.594      ;
; 1.198  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.223      ; 2.421      ;
; 1.210  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.717      ;
; 1.219  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 3.726      ;
; 1.280  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.500      ; 2.780      ;
; 1.627  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.456      ; 2.583      ;
; 1.631  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.456      ; 2.587      ;
; 1.637  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.277      ; 2.414      ;
; 1.638  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.432      ; 2.570      ;
; 1.641  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.538      ; 4.179      ;
; 1.649  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.538      ; 4.187      ;
; 1.658  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.458      ; 2.616      ;
; 1.661  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.281      ; 2.442      ;
; 1.671  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.834      ; 3.005      ;
; 1.673  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.284      ; 2.457      ;
; 1.683  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 4.190      ;
; 1.691  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.507      ; 4.198      ;
; 1.699  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.558      ; 2.757      ;
; 1.815  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.811      ; 4.626      ;
; 1.824  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.811      ; 4.635      ;
; 1.840  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.448      ; 2.788      ;
; 1.841  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.447      ; 2.788      ;
; 1.842  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.448      ; 2.790      ;
; 1.843  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.448      ; 2.791      ;
; 1.880  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.438      ; 2.818      ;
; 1.890  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.305      ; 2.695      ;
; 1.915  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.304      ; 2.719      ;
; 1.929  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.269      ; 2.698      ;
; 1.932  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.281      ; 2.713      ;
; 1.971  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.295      ; 2.766      ;
; 2.083  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.463      ; 3.046      ;
; 2.131  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.308      ; 2.939      ;
; 2.133  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.300      ; 2.933      ;
; 2.213  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.417      ; 3.130      ;
; 2.239  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.489      ; 3.228      ;
; 2.250  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.479      ; 3.229      ;
; 2.251  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.478      ; 3.229      ;
; 2.287  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.479      ; 3.266      ;
; 2.287  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.479      ; 3.266      ;
; 2.295  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.447      ; 3.242      ;
; 2.310  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.419      ; 3.229      ;
; 2.332  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.254      ; 3.086      ;
; 2.361  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.456      ; 3.317      ;
; 2.364  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.305      ; 3.169      ;
; 2.366  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.456      ; 3.322      ;
; 2.389  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.487      ; 3.376      ;
; 2.393  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.487      ; 3.380      ;
; 2.404  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.448      ; 3.352      ;
; 2.408  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.419      ; 3.327      ;
; 2.458  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.458      ; 3.416      ;
; 2.505  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.419      ; 3.424      ;
; 2.530  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.277      ; 3.307      ;
; 2.551  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.326      ; 3.377      ;
; 2.559  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.315      ; 3.374      ;
; 2.575  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.254      ; 3.329      ;
; 2.578  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.335      ; 3.413      ;
; 2.588  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.295      ; 3.383      ;
; 2.613  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.448      ; 3.561      ;
; 2.616  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.448      ; 3.564      ;
; 2.622  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.417      ; 3.539      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_proc'                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -1.329 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 3.017      ;
; -1.017 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.270      ; 1.539      ;
; -0.965 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.779      ; 3.377      ;
; -0.925 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.778      ; 3.416      ;
; -0.862 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 3.484      ;
; -0.859 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 3.487      ;
; -0.836 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 3.510      ;
; -0.829 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 3.523      ;
; -0.829 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.783      ; 3.017      ;
; -0.727 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 3.625      ;
; -0.698 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.779      ; 3.644      ;
; -0.672 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 3.680      ;
; -0.670 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 3.682      ;
; -0.668 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 3.684      ;
; -0.667 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 3.685      ;
; -0.465 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.779      ; 3.377      ;
; -0.455 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 3.897      ;
; -0.454 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 3.898      ;
; -0.452 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 3.894      ;
; -0.448 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 3.898      ;
; -0.425 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.778      ; 3.416      ;
; -0.423 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.788      ; 3.928      ;
; -0.421 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.788      ; 3.930      ;
; -0.362 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.783      ; 3.484      ;
; -0.359 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.783      ; 3.487      ;
; -0.336 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.783      ; 3.510      ;
; -0.329 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.789      ; 3.523      ;
; -0.312 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.040      ;
; -0.312 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.040      ;
; -0.303 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.049      ;
; -0.284 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.778      ; 4.057      ;
; -0.282 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.790      ; 4.071      ;
; -0.282 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.790      ; 4.071      ;
; -0.282 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.790      ; 4.071      ;
; -0.270 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.786      ; 4.079      ;
; -0.269 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.779      ; 4.073      ;
; -0.260 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.092      ;
; -0.255 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.790      ; 4.098      ;
; -0.250 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.102      ;
; -0.229 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.785      ; 4.119      ;
; -0.227 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.789      ; 3.625      ;
; -0.203 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.143      ;
; -0.201 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.151      ;
; -0.198 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.779      ; 3.644      ;
; -0.194 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.158      ;
; -0.194 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.158      ;
; -0.181 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.165      ;
; -0.181 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.165      ;
; -0.181 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.165      ;
; -0.177 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.169      ;
; -0.175 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.171      ;
; -0.172 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.789      ; 3.680      ;
; -0.170 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.789      ; 3.682      ;
; -0.168 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.789      ; 3.684      ;
; -0.167 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.789      ; 3.685      ;
; -0.165 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.187      ;
; -0.143 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.209      ;
; -0.143 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.209      ;
; -0.136 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.787      ; 4.214      ;
; -0.133 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.786      ; 4.216      ;
; -0.128 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.786      ; 4.221      ;
; -0.124 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.228      ;
; -0.124 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.228      ;
; -0.121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.786      ; 4.228      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.786      ; 4.236      ;
; -0.112 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.786      ; 4.237      ;
; -0.112 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.786      ; 4.237      ;
; -0.110 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.786      ; 4.239      ;
; -0.106 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.788      ; 4.245      ;
; -0.105 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.788      ; 4.246      ;
; -0.094 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.786      ; 4.255      ;
; -0.085 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.786      ; 4.264      ;
; -0.083 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.785      ; 4.265      ;
; -0.083 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.785      ; 4.265      ;
; -0.082 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.270      ;
; -0.082 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.270      ;
; -0.082 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.270      ;
; -0.053 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.293      ;
; -0.053 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.293      ;
; -0.019 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106            ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.254      ; 2.521      ;
; 0.023  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.784      ; 4.370      ;
; 0.026  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.372      ;
; 0.029  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.381      ;
; 0.037  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.787      ; 4.387      ;
; 0.038  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.787      ; 4.388      ;
; 0.045  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.790      ; 4.398      ;
; 0.045  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.789      ; 3.897      ;
; 0.046  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.789      ; 3.898      ;
; 0.048  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.783      ; 3.894      ;
; 0.052  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.783      ; 3.898      ;
; 0.058  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.785      ; 4.406      ;
; 0.058  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.785      ; 4.406      ;
; 0.058  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.785      ; 4.406      ;
; 0.063  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.409      ;
; 0.063  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.409      ;
; 0.063  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.783      ; 4.409      ;
; 0.071  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.789      ; 4.423      ;
; 0.077  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 3.788      ; 3.928      ;
; 0.079  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.790      ; 4.432      ;
; 0.079  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 3.790      ; 4.432      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; 2.633 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.806     ; 0.827      ;
; 3.232 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -2.058     ; 1.174      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datad                          ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datad                          ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~4|combout                               ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~4|combout                               ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; -0.616 ; -0.616       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; -0.616 ; -0.616       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; -0.347 ; -0.347       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2|datad                          ;
; -0.347 ; -0.347       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2|datad                          ;
; -0.347 ; -0.347       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|Mux15~4|combout                               ;
; -0.347 ; -0.347       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|Mux15~4|combout                               ;
; -0.283 ; -0.283       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~4|datac                                 ;
; -0.283 ; -0.283       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~4|datac                                 ;
; -0.283 ; -0.283       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|regfile0|regs~187|combout                          ;
; -0.283 ; -0.283       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|regfile0|regs~187|combout                          ;
; -0.278 ; -0.278       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datab                          ;
; -0.278 ; -0.278       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datab                          ;
; -0.278 ; -0.278       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~2|combout                               ;
; -0.278 ; -0.278       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~2|combout                               ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_proc'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|datab                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|datab                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.961 ; 3.961 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.998 ; 2.998 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.122 ; 2.122 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.140 ; 2.140 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.545 ; 2.545 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.317 ; 2.317 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.513 ; 2.513 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.090 ; 3.090 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.809 ; 2.809 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.504 ; 3.504 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.163 ; 3.163 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.961 ; 3.961 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.456 ; 3.456 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.086 ; 3.086 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.762 ; 3.762 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.398 ; 3.398 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.304 ; 3.304 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 3.012 ; 3.012 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 3.012 ; 3.012 ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.170 ; 2.170 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.734 ; 1.734 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.858 ; 0.858 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.876 ; 0.876 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.281 ; 1.281 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.053 ; 1.053 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.249 ; 1.249 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.826 ; 1.826 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.545 ; 1.545 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.250 ; 1.250 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.659 ; 1.659 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.170 ; 2.170 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.676 ; 1.676 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.844 ; 0.844 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.037 ; 2.037 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.726 ; 1.726 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.508 ; 1.508 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.648 ; 2.648 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.212 ; 2.212 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.336 ; 1.336 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.354 ; 1.354 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.759 ; 1.759 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.531 ; 1.531 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.727 ; 1.727 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.304 ; 2.304 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.023 ; 2.023 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.728 ; 1.728 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.137 ; 2.137 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.648 ; 2.648 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.154 ; 2.154 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.322 ; 1.322 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.515 ; 2.515 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.204 ; 2.204 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.986 ; 1.986 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.955 ; -0.955 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.849 ; -1.849 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.973 ; -0.973 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.956 ; -0.956 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.542 ; -1.542 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.164 ; -1.164 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.355 ; -1.355 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.898 ; -1.898 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.608 ; -1.608 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.365 ; -1.365 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.774 ; -1.774 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.250 ; -2.250 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.937 ; -1.937 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.955 ; -0.955 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.143 ; -2.143 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.798 ; -1.798 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.464 ; -1.464 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 1.828  ; 1.828  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 1.828  ; 1.828  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.425  ; 1.425  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.531  ; 0.531  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.407  ; 1.407  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.424  ; 1.424  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.838  ; 0.838  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.216  ; 1.216  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.025  ; 1.025  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.482  ; 0.482  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.772  ; 0.772  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.015  ; 1.015  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.606  ; 0.606  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.130  ; 0.130  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.443  ; 0.443  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.425  ; 1.425  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.237  ; 0.237  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.582  ; 0.582  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.809  ; 0.809  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.987  ; 1.987  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.093  ; 1.093  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.969  ; 1.969  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.986  ; 1.986  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.400  ; 1.400  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.778  ; 1.778  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.587  ; 1.587  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.044  ; 1.044  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.334  ; 1.334  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.577  ; 1.577  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.168  ; 1.168  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.692  ; 0.692  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.005  ; 1.005  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.987  ; 1.987  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.799  ; 0.799  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.144  ; 1.144  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.371  ; 1.371  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.897  ; 8.897  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.640  ; 8.640  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.103  ; 7.103  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.103  ; 7.103  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.728  ; 6.728  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.470  ; 6.470  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.524  ; 6.524  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.488  ; 6.488  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.725  ; 6.725  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.020  ; 7.020  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.991  ; 6.991  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.539  ; 6.539  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.723  ; 6.723  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.970  ; 6.970  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.732  ; 6.732  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.693  ; 6.693  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.848  ; 6.848  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.921  ; 6.921  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.509  ; 6.509  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.189  ; 6.189  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.449  ; 6.449  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10.560 ; 10.560 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10.303 ; 10.303 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 12.318 ; 12.318 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 12.318 ; 12.318 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 11.960 ; 11.960 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 12.172 ; 12.172 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 12.119 ; 12.119 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 12.043 ; 12.043 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 12.123 ; 12.123 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 11.288 ; 11.288 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 10.585 ; 10.585 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 11.729 ; 11.729 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 10.945 ; 10.945 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 10.065 ; 10.065 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 10.768 ; 10.768 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 11.501 ; 11.501 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 11.043 ; 11.043 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 9.338  ; 9.338  ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.821 ; 10.821 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.513 ; 10.513 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.490 ; 10.490 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.821 ; 10.821 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.715 ; 10.715 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.692 ; 10.692 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.653 ; 10.653 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.937  ; 9.937  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.753  ; 8.753  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.334  ; 9.334  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.550  ; 8.550  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.076  ; 8.076  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.936  ; 8.936  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.106  ; 9.106  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.648  ; 8.648  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.592 ; 13.592 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 12.593 ; 12.593 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 11.507 ; 11.507 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 12.452 ; 12.452 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.592 ; 13.592 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 12.110 ; 12.110 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.653 ; 10.653 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.937  ; 9.937  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.148  ; 9.148  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 12.004 ; 12.004 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 12.008 ; 12.008 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 11.161 ; 11.161 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 11.980 ; 11.980 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 11.812 ; 11.812 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.641  ; 9.641  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7.812  ; 7.812  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                 ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.897  ; 8.897  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.640  ; 8.640  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.470  ; 6.470  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.103  ; 7.103  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.728  ; 6.728  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.470  ; 6.470  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.524  ; 6.524  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.488  ; 6.488  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.725  ; 6.725  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.020  ; 7.020  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.991  ; 6.991  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.539  ; 6.539  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.723  ; 6.723  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.970  ; 6.970  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.732  ; 6.732  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.693  ; 6.693  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.848  ; 6.848  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.921  ; 6.921  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.509  ; 6.509  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.189  ; 6.189  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.449  ; 6.449  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10.560 ; 10.560 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10.303 ; 10.303 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 7.241  ; 7.241  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 7.628  ; 7.628  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 7.731  ; 7.731  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 8.220  ; 8.220  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 7.869  ; 7.869  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 8.235  ; 8.235  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 8.317  ; 8.317  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 8.018  ; 8.018  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 7.661  ; 7.661  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 7.256  ; 7.256  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 7.653  ; 7.653  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 7.241  ; 7.241  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 8.226  ; 8.226  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 7.889  ; 7.889  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 7.922  ; 7.922  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 7.608  ; 7.608  ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7.670  ; 7.670  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.485  ; 8.485  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.049  ; 8.049  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.346  ; 8.346  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.092  ; 8.092  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.595  ; 8.595  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.415  ; 8.415  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.668  ; 8.668  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.096  ; 8.096  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7.714  ; 7.714  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.446  ; 8.446  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7.670  ; 7.670  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.112  ; 8.112  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.400  ; 8.400  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.353  ; 8.353  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7.670  ; 7.670  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.485  ; 8.485  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.049  ; 8.049  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.346  ; 8.346  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.092  ; 8.092  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.595  ; 8.595  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.415  ; 8.415  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.170  ; 8.170  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.096  ; 8.096  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7.714  ; 7.714  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.446  ; 8.446  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7.670  ; 7.670  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.112  ; 8.112  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.400  ; 8.400  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7.983  ; 7.983  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7.812  ; 7.812  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.962 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.643 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.633 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.644 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.643 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.992 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.000 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.981 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.653 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.264 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.614 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.294 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.962 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.952 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.962 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.643 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.633 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.644 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.643 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.992 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.000 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.981 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.653 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.264 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.614 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.294 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.962 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.952 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.962     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.643     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.633     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.644     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.643     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.992     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.000     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.981     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.653     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.264     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.614     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.294     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.962     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.952     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.962     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.643     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.633     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.644     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.643     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.992     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.000     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.981     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.653     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.264     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.036     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.614     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.294     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.962     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.952     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                       ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk_proc                                                              ; -3.345 ; -311.373      ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -2.107 ; -13.999       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -1.629 ; -24.519       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -1.487 ; -12.186       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -0.881 ; -1.696        ;
; CLOCK_50                                                              ; 0.464  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -2.413 ; -37.036       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -2.146 ; -25.364       ;
; CLOCK_50                                                              ; -1.710 ; -7.558        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -1.377 ; -3.356        ;
; clk_proc                                                              ; -1.242 ; -96.300       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 1.416  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                              ; -1.380 ; -10.380       ;
; clk_proc                                                              ; -0.500 ; -162.000      ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -0.301 ; -12.642       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_proc'                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                 ; Launch Clock                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.345 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.413     ; 0.464      ;
; -3.339 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.189     ; 0.682      ;
; -3.332 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.182     ; 0.682      ;
; -3.246 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.185     ; 0.593      ;
; -3.245 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.304     ; 0.473      ;
; -3.242 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.304     ; 0.470      ;
; -3.239 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.202     ; 0.569      ;
; -3.234 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.202     ; 0.564      ;
; -3.038 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.084     ; 0.486      ;
; -2.979 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.208     ; 0.303      ;
; -2.964 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.083     ; 0.413      ;
; -2.935 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.078     ; 0.389      ;
; -2.901 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.220     ; 0.213      ;
; -2.849 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.090     ; 0.291      ;
; -2.821 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.067     ; 0.286      ;
; -2.817 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.070     ; 0.279      ;
; -2.752 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -3.068     ; 0.216      ;
; -2.604 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 1.000        ; -3.172     ; 0.464      ;
; -2.598 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 1.000        ; -2.948     ; 0.682      ;
; -2.591 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 1.000        ; -2.941     ; 0.682      ;
; -2.584 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.790     ; 1.326      ;
; -2.583 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.790     ; 1.325      ;
; -2.508 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.790     ; 1.250      ;
; -2.505 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 1.000        ; -2.944     ; 0.593      ;
; -2.504 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 1.000        ; -3.063     ; 0.473      ;
; -2.501 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 1.000        ; -3.063     ; 0.470      ;
; -2.500 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.790     ; 1.242      ;
; -2.498 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 1.000        ; -2.961     ; 0.569      ;
; -2.493 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 1.000        ; -2.961     ; 0.564      ;
; -2.463 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.794     ; 1.201      ;
; -2.463 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.794     ; 1.201      ;
; -2.449 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.793     ; 1.188      ;
; -2.446 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.793     ; 1.185      ;
; -2.446 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.793     ; 1.185      ;
; -2.432 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.790     ; 1.174      ;
; -2.430 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.790     ; 1.172      ;
; -2.331 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.790     ; 1.073      ;
; -2.329 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.790     ; 1.071      ;
; -2.326 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.794     ; 1.064      ;
; -2.283 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.351     ; 0.464      ;
; -2.277 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.127     ; 0.682      ;
; -2.270 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.120     ; 0.682      ;
; -2.266 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.662     ; 1.136      ;
; -2.266 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.662     ; 1.136      ;
; -2.242 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.647     ; 1.127      ;
; -2.241 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.647     ; 1.126      ;
; -2.238 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 1.000        ; -2.967     ; 0.303      ;
; -2.235 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.662     ; 1.105      ;
; -2.233 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.662     ; 1.103      ;
; -2.231 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.662     ; 1.101      ;
; -2.230 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.646     ; 1.116      ;
; -2.229 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.649     ; 1.112      ;
; -2.229 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.646     ; 1.115      ;
; -2.224 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.649     ; 1.107      ;
; -2.214 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.648     ; 1.098      ;
; -2.209 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.648     ; 1.093      ;
; -2.205 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.647     ; 1.090      ;
; -2.204 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.647     ; 1.089      ;
; -2.190 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.647     ; 1.075      ;
; -2.184 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.123     ; 0.593      ;
; -2.183 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.242     ; 0.473      ;
; -2.180 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.242     ; 0.470      ;
; -2.178 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.662     ; 1.048      ;
; -2.177 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.140     ; 0.569      ;
; -2.172 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.140     ; 0.564      ;
; -2.160 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 1.000        ; -2.979     ; 0.213      ;
; -2.159 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.657     ; 1.034      ;
; -2.158 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.649     ; 1.041      ;
; -2.130 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.662     ; 1.000      ;
; -2.128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.656     ; 1.004      ;
; -2.127 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.656     ; 1.003      ;
; -2.124 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.662     ; 0.994      ;
; -2.113 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.646     ; 0.999      ;
; -2.113 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.646     ; 0.999      ;
; -2.111 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.656     ; 0.987      ;
; -2.111 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.656     ; 0.987      ;
; -2.107 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.656     ; 0.983      ;
; -2.107 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.656     ; 0.983      ;
; -2.105 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.151     ; 0.486      ;
; -2.097 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.668     ; 0.961      ;
; -2.083 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.785     ; 0.830      ;
; -2.083 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.785     ; 0.830      ;
; -2.074 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.657     ; 0.949      ;
; -2.073 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.648     ; 0.957      ;
; -2.073 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.648     ; 0.957      ;
; -2.061 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.661     ; 0.932      ;
; -2.061 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.661     ; 0.932      ;
; -2.060 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.649     ; 0.943      ;
; -2.060 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.788     ; 0.804      ;
; -2.059 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.788     ; 0.803      ;
; -2.034 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.656     ; 0.910      ;
; -2.033 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.656     ; 0.909      ;
; -2.031 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.150     ; 0.413      ;
; -2.022 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.645     ; 0.909      ;
; -2.019 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.645     ; 0.906      ;
; -2.018 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.650     ; 0.900      ;
; -2.018 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.650     ; 0.900      ;
; -2.016 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.668     ; 0.880      ;
; -2.014 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.793     ; 0.753      ;
; -2.013 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; clk_proc    ; 0.500        ; -1.668     ; 0.877      ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                 ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -2.107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.669     ; 0.346      ;
; -2.076 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.473     ; 0.707      ;
; -1.958 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.535     ; 0.569      ;
; -1.926 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -1.580     ; 0.568      ;
; -1.275 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.119     ; 1.302      ;
; -1.267 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.119     ; 1.294      ;
; -1.244 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.057     ; 1.291      ;
; -1.236 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.057     ; 1.283      ;
; -1.203 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.119     ; 1.230      ;
; -1.172 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.057     ; 1.219      ;
; -1.140 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.045     ; 1.199      ;
; -0.900 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.119     ; 0.927      ;
; -0.736 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.071     ; 0.768      ;
; -0.736 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.071     ; 0.762      ;
; -0.682 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.065     ; 0.712      ;
; -0.665 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.066     ; 0.706      ;
; -0.664 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.082     ; 0.688      ;
; -0.530 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.078     ; 0.557      ;
; -0.524 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.079     ; 0.556      ;
; -0.477 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.312     ; 0.768      ;
; -0.477 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.312     ; 0.762      ;
; -0.450 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.578      ; 1.315      ;
; -0.423 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.306     ; 0.712      ;
; -0.419 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 0.640      ; 1.304      ;
; -0.406 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.307     ; 0.706      ;
; -0.405 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.323     ; 0.688      ;
; -0.399 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.081     ; 0.421      ;
; -0.271 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.319     ; 0.557      ;
; -0.265 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[3] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.009     ; 0.356      ;
; -0.265 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.320     ; 0.556      ;
; -0.262 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[2] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.012     ; 0.352      ;
; -0.237 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[4] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.071     ; 0.325      ;
; -0.232 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[1] ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -0.069     ; 0.325      ;
; -0.140 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15]      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -0.322     ; 0.421      ;
; 0.050  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 0.578      ; 1.315      ;
; 0.081  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.410      ; 2.425      ;
; 0.081  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; 0.640      ; 1.304      ;
; 0.088  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.388      ; 2.406      ;
; 0.089  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.410      ; 2.417      ;
; 0.092  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.407      ; 2.404      ;
; 0.096  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.388      ; 2.398      ;
; 0.097  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.402      ; 2.407      ;
; 0.100  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.407      ; 2.401      ;
; 0.100  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.407      ; 2.396      ;
; 0.105  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.402      ; 2.399      ;
; 0.106  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.403      ; 2.401      ;
; 0.108  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.407      ; 2.393      ;
; 0.114  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.404      ; 2.397      ;
; 0.114  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.403      ; 2.393      ;
; 0.122  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.404      ; 2.389      ;
; 0.168  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.351      ; 2.341      ;
; 0.176  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.351      ; 2.333      ;
; 0.208  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.410      ; 2.298      ;
; 0.215  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.388      ; 2.279      ;
; 0.219  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.407      ; 2.277      ;
; 0.224  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.402      ; 2.280      ;
; 0.227  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.407      ; 2.274      ;
; 0.233  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.403      ; 2.274      ;
; 0.241  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.404      ; 2.270      ;
; 0.272  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.422      ; 2.246      ;
; 0.276  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.410      ; 2.230      ;
; 0.279  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.400      ; 2.227      ;
; 0.283  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.388      ; 2.211      ;
; 0.283  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.419      ; 2.225      ;
; 0.287  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.407      ; 2.209      ;
; 0.288  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.414      ; 2.228      ;
; 0.291  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.419      ; 2.222      ;
; 0.292  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.402      ; 2.212      ;
; 0.295  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.407      ; 2.206      ;
; 0.295  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.351      ; 2.214      ;
; 0.297  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.415      ; 2.222      ;
; 0.301  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.403      ; 2.206      ;
; 0.305  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.416      ; 2.218      ;
; 0.309  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.404      ; 2.202      ;
; 0.359  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.363      ; 2.162      ;
; 0.363  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.351      ; 2.146      ;
; 0.394  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.410      ; 2.112      ;
; 0.401  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.388      ; 2.093      ;
; 0.405  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.407      ; 2.091      ;
; 0.410  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.402      ; 2.094      ;
; 0.413  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.407      ; 2.088      ;
; 0.417  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.422      ; 2.101      ;
; 0.419  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.403      ; 2.088      ;
; 0.424  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.400      ; 2.082      ;
; 0.427  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.404      ; 2.084      ;
; 0.428  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.419      ; 2.080      ;
; 0.433  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.414      ; 2.083      ;
; 0.436  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.419      ; 2.077      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.415      ; 2.077      ;
; 0.450  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.416      ; 2.073      ;
; 0.481  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.351      ; 2.028      ;
; 0.504  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.363      ; 2.017      ;
; 0.511  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.525      ; 2.110      ;
; 0.518  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.503      ; 2.091      ;
; 0.522  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.522      ; 2.089      ;
; 0.527  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.896      ; 2.472      ;
; 0.527  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.517      ; 2.092      ;
; 0.530  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.896      ; 2.463      ;
; 0.530  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]       ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.522      ; 2.086      ;
; 0.535  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10]      ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 2.896      ; 2.464      ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                  ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                 ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.629 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.476     ; 1.249      ;
; -1.612 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.487     ; 1.221      ;
; -1.601 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.515     ; 1.245      ;
; -1.583 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.453     ; 1.238      ;
; -1.580 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.455     ; 1.236      ;
; -1.580 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.484     ; 1.192      ;
; -1.567 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.475     ; 1.189      ;
; -1.564 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.515     ; 1.195      ;
; -1.540 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.529     ; 1.170      ;
; -1.539 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.461     ; 1.189      ;
; -1.537 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.459     ; 1.186      ;
; -1.534 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.458     ; 1.186      ;
; -1.532 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.524     ; 1.156      ;
; -1.532 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.525     ; 1.155      ;
; -1.525 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.524     ; 1.160      ;
; -1.525 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.511     ; 1.173      ;
; -1.518 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.461     ; 1.168      ;
; -1.516 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.486     ; 1.126      ;
; -1.515 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.529     ; 1.145      ;
; -1.504 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.524     ; 1.128      ;
; -1.503 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.459     ; 1.154      ;
; -1.501 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.511     ; 1.149      ;
; -1.499 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.524     ; 1.134      ;
; -1.492 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.451     ; 1.152      ;
; -1.488 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 1.125      ;
; -1.485 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.524     ; 1.117      ;
; -1.484 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.455     ; 1.140      ;
; -1.483 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.515     ; 1.127      ;
; -1.483 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 1.128      ;
; -1.475 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.525     ; 1.109      ;
; -1.471 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.459     ; 1.110      ;
; -1.468 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 1.105      ;
; -1.467 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.475     ; 1.089      ;
; -1.466 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.484     ; 1.078      ;
; -1.462 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.524     ; 1.094      ;
; -1.461 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.532     ; 1.088      ;
; -1.460 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.456     ; 1.112      ;
; -1.460 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 1.105      ;
; -1.458 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.515     ; 1.089      ;
; -1.458 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 1.103      ;
; -1.456 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.460     ; 1.104      ;
; -1.453 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.514     ; 1.085      ;
; -1.453 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.459     ; 1.104      ;
; -1.452 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.532     ; 1.079      ;
; -1.451 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 1.088      ;
; -1.449 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.475     ; 1.071      ;
; -1.449 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.455     ; 1.102      ;
; -1.448 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.459     ; 1.087      ;
; -1.446 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.458     ; 1.096      ;
; -1.438 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.532     ; 1.065      ;
; -1.437 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.515     ; 1.068      ;
; -1.433 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.462     ; 1.081      ;
; -1.428 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 1.065      ;
; -1.427 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.459     ; 1.076      ;
; -1.427 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 1.072      ;
; -1.425 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.529     ; 1.055      ;
; -1.423 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.523     ; 1.056      ;
; -1.419 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.458     ; 1.071      ;
; -1.414 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.479     ; 1.031      ;
; -1.411 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 1.056      ;
; -1.408 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.524     ; 1.040      ;
; -1.405 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.462     ; 1.053      ;
; -1.400 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.462     ; 1.038      ;
; -1.394 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.530     ; 1.023      ;
; -1.382 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.524     ; 1.014      ;
; -1.378 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.529     ; 1.008      ;
; -1.372 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.458     ; 1.012      ;
; -1.370 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.525     ; 1.004      ;
; -1.368 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.527     ; 0.989      ;
; -1.363 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.458     ; 1.003      ;
; -1.356 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.474     ; 0.979      ;
; -1.354 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.514     ; 0.986      ;
; -1.351 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.518     ; 0.989      ;
; -1.347 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.460     ; 0.995      ;
; -1.338 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.462     ; 0.974      ;
; -1.336 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.462     ; 0.982      ;
; -1.314 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.462     ; 0.950      ;
; -1.313 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.462     ; 0.959      ;
; -1.312 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 0.957      ;
; -1.297 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.529     ; 0.916      ;
; -1.296 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.532     ; 0.923      ;
; -1.293 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.514     ; 0.938      ;
; -1.287 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.455     ; 0.943      ;
; -1.282 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.528     ; 0.902      ;
; -1.281 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.530     ; 0.910      ;
; -1.278 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.537     ; 0.900      ;
; -1.267 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.486     ; 0.877      ;
; -1.258 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.513     ; 0.904      ;
; -1.257 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.474     ; 0.880      ;
; -1.250 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.529     ; 0.869      ;
; -1.235 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.528     ; 0.855      ;
; -1.235 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.457     ; 0.878      ;
; -1.234 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.513     ; 0.867      ;
; -1.229 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.457     ; 0.880      ;
; -1.224 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.473     ; 0.848      ;
; -1.224 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.537     ; 0.846      ;
; -1.221 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.463     ; 0.866      ;
; -1.219 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.462     ; 0.855      ;
; -1.210 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.462     ; 0.858      ;
; -1.208 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.462     ; 0.854      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -1.487 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -0.822     ; 0.768      ;
; -1.487 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -0.822     ; 0.762      ;
; -1.433 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -0.816     ; 0.712      ;
; -1.416 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -0.817     ; 0.706      ;
; -1.415 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -0.833     ; 0.688      ;
; -1.281 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -0.829     ; 0.557      ;
; -1.275 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -0.830     ; 0.556      ;
; -1.228 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.063     ; 0.768      ;
; -1.228 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.063     ; 0.762      ;
; -1.174 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.057     ; 0.712      ;
; -1.157 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.058     ; 0.706      ;
; -1.156 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.074     ; 0.688      ;
; -1.150 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -0.832     ; 0.421      ;
; -1.022 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.070     ; 0.557      ;
; -1.016 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.071     ; 0.556      ;
; -0.891 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.073     ; 0.421      ;
; -0.224 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.145      ; 2.472      ;
; -0.221 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.145      ; 2.463      ;
; -0.216 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.145      ; 2.464      ;
; -0.215 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.138      ; 2.458      ;
; -0.213 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.137      ; 2.461      ;
; -0.213 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.145      ; 2.455      ;
; -0.207 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.138      ; 2.450      ;
; -0.205 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.137      ; 2.453      ;
; -0.200 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.151      ; 2.446      ;
; -0.192 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.151      ; 2.438      ;
; -0.185 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.150      ; 2.442      ;
; -0.180 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.149      ; 2.425      ;
; -0.177 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.150      ; 2.434      ;
; -0.173 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.127      ; 2.406      ;
; -0.172 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.149      ; 2.417      ;
; -0.169 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.146      ; 2.404      ;
; -0.166 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.001     ; 0.768      ;
; -0.166 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.001     ; 0.762      ;
; -0.165 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.127      ; 2.398      ;
; -0.164 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.141      ; 2.407      ;
; -0.161 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.146      ; 2.401      ;
; -0.161 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.146      ; 2.396      ;
; -0.156 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.141      ; 2.399      ;
; -0.155 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.142      ; 2.401      ;
; -0.153 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.146      ; 2.393      ;
; -0.147 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.143      ; 2.397      ;
; -0.147 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.142      ; 2.393      ;
; -0.139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.143      ; 2.389      ;
; -0.112 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 0.005      ; 0.712      ;
; -0.097 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.145      ; 2.345      ;
; -0.095 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 0.004      ; 0.706      ;
; -0.094 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.145      ; 2.336      ;
; -0.094 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.012     ; 0.688      ;
; -0.093 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.090      ; 2.341      ;
; -0.088 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.138      ; 2.331      ;
; -0.086 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.134      ; 2.326      ;
; -0.086 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.137      ; 2.334      ;
; -0.085 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.151      ; 2.331      ;
; -0.085 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.090      ; 2.333      ;
; -0.078 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.134      ; 2.318      ;
; -0.068 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.150      ; 2.325      ;
; -0.053 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.149      ; 2.298      ;
; -0.046 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.127      ; 2.279      ;
; -0.042 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.146      ; 2.277      ;
; -0.037 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.141      ; 2.280      ;
; -0.034 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.146      ; 2.274      ;
; -0.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.157      ; 2.293      ;
; -0.030 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.157      ; 2.284      ;
; -0.029 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.145      ; 2.277      ;
; -0.028 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.142      ; 2.274      ;
; -0.026 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.145      ; 2.268      ;
; -0.024 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.150      ; 2.279      ;
; -0.022 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.149      ; 2.282      ;
; -0.020 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.138      ; 2.263      ;
; -0.020 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.143      ; 2.270      ;
; -0.018 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.137      ; 2.266      ;
; -0.009 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.163      ; 2.267      ;
; -0.005 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.151      ; 2.251      ;
; 0.006  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.162      ; 2.263      ;
; 0.010  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.150      ; 2.247      ;
; 0.011  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.161      ; 2.246      ;
; 0.015  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.149      ; 2.230      ;
; 0.018  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.139      ; 2.227      ;
; 0.022  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.127      ; 2.211      ;
; 0.022  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.158      ; 2.225      ;
; 0.026  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.146      ; 2.209      ;
; 0.027  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.153      ; 2.228      ;
; 0.030  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.158      ; 2.222      ;
; 0.031  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.141      ; 2.212      ;
; 0.034  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.146      ; 2.206      ;
; 0.034  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.090      ; 2.214      ;
; 0.036  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.154      ; 2.222      ;
; 0.040  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.142      ; 2.206      ;
; 0.040  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.008     ; 0.557      ;
; 0.041  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.134      ; 2.199      ;
; 0.044  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.155      ; 2.218      ;
; 0.046  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.009     ; 0.556      ;
; 0.048  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.143      ; 2.202      ;
; 0.052  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.135      ; 2.186      ;
; 0.060  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.135      ; 2.178      ;
; 0.078  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.135      ; 2.160      ;
; 0.089  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.145      ; 2.159      ;
; 0.092  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.145      ; 2.150      ;
; 0.098  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.102      ; 2.162      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.881 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.123     ; 0.478      ;
; -0.815 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.055     ; 0.361      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.464 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.030      ; 1.598      ;
; 0.465 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.030      ; 1.597      ;
; 0.510 ; ticks[0]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; ticks[0]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.521      ;
; 0.515 ; ticks[2]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.517      ;
; 0.538 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.030      ; 1.524      ;
; 0.539 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.030      ; 1.523      ;
; 0.591 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.030      ; 1.471      ;
; 0.592 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.030      ; 1.470      ;
; 0.628 ; ticks[1]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.404      ;
; 0.629 ; ticks[1]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.403      ;
; 0.631 ; ticks[0]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.401      ;
; 0.645 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.070      ; 0.457      ;
; 0.665 ; ticks[0]                                                                ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ticks[2]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ticks[1]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.679 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 1.194      ; 1.047      ;
; 0.680 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 1.194      ; 1.046      ;
; 0.698 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.070      ; 0.404      ;
; 0.714 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 1.087      ; 0.905      ;
; 0.715 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 1.087      ; 0.904      ;
; 0.744 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 1.149      ; 0.937      ;
; 0.745 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 1.149      ; 0.936      ;
; 0.910 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.038      ; 1.160      ;
; 0.911 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.038      ; 1.159      ;
; 1.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 1.727      ; 1.367      ;
; 1.034 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.500        ; 1.727      ; 1.366      ;
; 1.533 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 1.000        ; 1.727      ; 1.367      ;
; 1.534 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 1.000        ; 1.727      ; 1.366      ;
; 1.709 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.500        ; 1.727      ; 0.691      ;
; 1.711 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.500        ; 1.727      ; 0.689      ;
; 1.922 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.500        ; 1.797      ; 0.548      ;
; 2.026 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.500        ; 1.797      ; 0.444      ;
; 2.090 ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.500        ; 1.784      ; 0.367      ;
; 2.209 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 1.000        ; 1.727      ; 0.691      ;
; 2.211 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 1.000        ; 1.727      ; 0.689      ;
; 2.422 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 1.000        ; 1.797      ; 0.548      ;
; 2.526 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 1.000        ; 1.797      ; 0.444      ;
; 2.590 ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.784      ; 0.367      ;
+-------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -2.413 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.849      ; 1.577      ;
; -2.410 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.902      ; 1.633      ;
; -2.409 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.905      ; 1.637      ;
; -2.406 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.905      ; 1.640      ;
; -2.405 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.901      ; 1.637      ;
; -2.398 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.900      ; 1.643      ;
; -2.388 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.908      ; 1.661      ;
; -2.385 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.886      ; 1.642      ;
; -2.343 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.764      ; 1.562      ;
; -2.243 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.780      ; 1.678      ;
; -2.240 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.781      ; 1.682      ;
; -2.217 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.775      ; 1.699      ;
; -2.215 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.768      ; 1.694      ;
; -2.211 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.767      ; 1.697      ;
; -2.208 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.775      ; 1.708      ;
; -2.172 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.608      ; 1.577      ;
; -2.169 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.661      ; 1.633      ;
; -2.168 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.664      ; 1.637      ;
; -2.165 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.664      ; 1.640      ;
; -2.164 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.660      ; 1.637      ;
; -2.157 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.659      ; 1.643      ;
; -2.147 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.667      ; 1.661      ;
; -2.145 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.765      ; 1.761      ;
; -2.144 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.645      ; 1.642      ;
; -1.947 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.402      ; 1.455      ;
; -1.944 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.455      ; 1.511      ;
; -1.943 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.458      ; 1.515      ;
; -1.940 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.458      ; 1.518      ;
; -1.939 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.454      ; 1.515      ;
; -1.932 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.453      ; 1.521      ;
; -1.922 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.461      ; 1.539      ;
; -1.919 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.439      ; 1.520      ;
; -1.913 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.849      ; 1.577      ;
; -1.910 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.902      ; 1.633      ;
; -1.909 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.905      ; 1.637      ;
; -1.906 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.905      ; 1.640      ;
; -1.905 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.901      ; 1.637      ;
; -1.898 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.900      ; 1.643      ;
; -1.888 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.908      ; 1.661      ;
; -1.885 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.886      ; 1.642      ;
; -1.877 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.317      ; 1.440      ;
; -1.843 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.764      ; 1.562      ;
; -1.816 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.318      ; 1.502      ;
; -1.777 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.333      ; 1.556      ;
; -1.774 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.334      ; 1.560      ;
; -1.759 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.919      ; 1.160      ;
; -1.756 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.972      ; 1.216      ;
; -1.755 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.975      ; 1.220      ;
; -1.752 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.975      ; 1.223      ;
; -1.751 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.971      ; 1.220      ;
; -1.751 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.328      ; 1.577      ;
; -1.749 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.321      ; 1.572      ;
; -1.745 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.320      ; 1.575      ;
; -1.744 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.970      ; 1.226      ;
; -1.743 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.780      ; 1.678      ;
; -1.742 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.328      ; 1.586      ;
; -1.740 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.781      ; 1.682      ;
; -1.734 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.978      ; 1.244      ;
; -1.731 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.956      ; 1.225      ;
; -1.717 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.775      ; 1.699      ;
; -1.715 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.768      ; 1.694      ;
; -1.711 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.767      ; 1.697      ;
; -1.708 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.775      ; 1.708      ;
; -1.672 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.608      ; 1.577      ;
; -1.669 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.661      ; 1.633      ;
; -1.668 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.664      ; 1.637      ;
; -1.665 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.664      ; 1.640      ;
; -1.664 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.660      ; 1.637      ;
; -1.657 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.659      ; 1.643      ;
; -1.647 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.667      ; 1.661      ;
; -1.645 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.765      ; 1.761      ;
; -1.644 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.645      ; 1.642      ;
; -1.574 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.904      ; 1.330      ;
; -1.571 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.957      ; 1.386      ;
; -1.570 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.960      ; 1.390      ;
; -1.567 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.960      ; 1.393      ;
; -1.566 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.956      ; 1.390      ;
; -1.559 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.955      ; 1.396      ;
; -1.549 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.963      ; 1.414      ;
; -1.546 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.941      ; 1.395      ;
; -1.507 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.911      ; 1.404      ;
; -1.504 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.964      ; 1.460      ;
; -1.503 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.967      ; 1.464      ;
; -1.500 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.967      ; 1.467      ;
; -1.500 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.160      ; 1.160      ;
; -1.499 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.963      ; 1.464      ;
; -1.498 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.026      ; 1.528      ;
; -1.497 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.213      ; 1.216      ;
; -1.496 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.216      ; 1.220      ;
; -1.495 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.079      ; 1.584      ;
; -1.494 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.082      ; 1.588      ;
; -1.493 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.216      ; 1.223      ;
; -1.492 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.962      ; 1.470      ;
; -1.492 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.212      ; 1.220      ;
; -1.491 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.082      ; 1.591      ;
; -1.490 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.078      ; 1.588      ;
; -1.485 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 3.211      ; 1.226      ;
; -1.483 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 3.077      ; 1.594      ;
; -1.482 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.970      ; 1.488      ;
; -1.479 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 2.948      ; 1.469      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                            ; Launch Clock                                                        ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -2.146 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.789      ; 0.784      ;
; -2.142 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.789      ; 0.788      ;
; -1.646 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.789      ; 0.784      ;
; -1.642 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.789      ; 0.788      ;
; -1.533 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.789      ; 1.397      ;
; -1.530 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.789      ; 1.400      ;
; -1.410 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.831      ; 1.562      ;
; -1.351 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.787      ; 1.577      ;
; -1.348 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.840      ; 1.633      ;
; -1.347 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.843      ; 1.637      ;
; -1.344 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.843      ; 1.640      ;
; -1.343 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.839      ; 1.637      ;
; -1.336 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.838      ; 1.643      ;
; -1.326 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.846      ; 1.661      ;
; -1.323 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.824      ; 1.642      ;
; -1.310 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.847      ; 1.678      ;
; -1.307 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.848      ; 1.682      ;
; -1.284 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.842      ; 1.699      ;
; -1.282 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.835      ; 1.694      ;
; -1.278 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.834      ; 1.697      ;
; -1.275 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.842      ; 1.708      ;
; -1.212 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.832      ; 1.761      ;
; -1.072 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.085      ; 1.013      ;
; -1.069 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.085      ; 1.016      ;
; -1.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.789      ; 1.397      ;
; -1.030 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.789      ; 1.400      ;
; -0.998 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.207      ; 1.209      ;
; -0.995 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.207      ; 1.212      ;
; -0.978 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.100      ; 1.122      ;
; -0.972 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.100      ; 1.128      ;
; -0.946 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.146      ;
; -0.944 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.384      ; 1.440      ;
; -0.943 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.149      ;
; -0.910 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.831      ; 1.562      ;
; -0.901 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.088      ; 1.187      ;
; -0.898 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.088      ; 1.190      ;
; -0.885 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.340      ; 1.455      ;
; -0.883 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.385      ; 1.502      ;
; -0.882 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.393      ; 1.511      ;
; -0.881 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.396      ; 1.515      ;
; -0.878 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.396      ; 1.518      ;
; -0.877 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.392      ; 1.515      ;
; -0.870 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.391      ; 1.521      ;
; -0.860 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.399      ; 1.539      ;
; -0.857 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.377      ; 1.520      ;
; -0.851 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.787      ; 1.577      ;
; -0.848 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.105      ; 1.257      ;
; -0.848 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.840      ; 1.633      ;
; -0.847 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.843      ; 1.637      ;
; -0.845 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.105      ; 1.260      ;
; -0.844 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.843      ; 1.640      ;
; -0.844 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.400      ; 1.556      ;
; -0.843 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.839      ; 1.637      ;
; -0.841 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.401      ; 1.560      ;
; -0.836 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.838      ; 1.643      ;
; -0.831 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.104      ; 1.273      ;
; -0.831 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.261      ;
; -0.828 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.104      ; 1.276      ;
; -0.828 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.264      ;
; -0.826 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.316      ; 1.490      ;
; -0.826 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.846      ; 1.661      ;
; -0.823 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.316      ; 1.493      ;
; -0.823 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.824      ; 1.642      ;
; -0.818 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.395      ; 1.577      ;
; -0.816 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.388      ; 1.572      ;
; -0.812 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.387      ; 1.575      ;
; -0.810 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.847      ; 1.678      ;
; -0.809 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.395      ; 1.586      ;
; -0.808 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.284      ;
; -0.807 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.848      ; 1.682      ;
; -0.805 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.287      ;
; -0.798 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.105      ; 1.307      ;
; -0.795 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.105      ; 1.310      ;
; -0.784 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.842      ; 1.699      ;
; -0.782 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.835      ; 1.694      ;
; -0.780 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.312      ;
; -0.778 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.834      ; 1.697      ;
; -0.777 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.315      ;
; -0.775 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.842      ; 1.708      ;
; -0.762 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.330      ;
; -0.759 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.333      ;
; -0.718 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.374      ;
; -0.716 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.376      ;
; -0.715 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.377      ;
; -0.713 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.379      ;
; -0.712 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.832      ; 1.761      ;
; -0.704 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.342      ; 1.138      ;
; -0.701 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.342      ; 1.141      ;
; -0.558 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.534      ;
; -0.555 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.092      ; 1.537      ;
; -0.554 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.104      ; 1.550      ;
; -0.551 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.104      ; 1.553      ;
; -0.498 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.207      ; 1.709      ;
; -0.497 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.142      ; 1.145      ;
; -0.495 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.207      ; 1.712      ;
; -0.453 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.128      ; 1.175      ;
; -0.438 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.098      ; 1.160      ;
; -0.435 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.151      ; 1.216      ;
; -0.434 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.154      ; 1.220      ;
; -0.431 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.154      ; 1.223      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.710 ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.784      ; 0.367      ;
; -1.646 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.000        ; 1.797      ; 0.444      ;
; -1.542 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.000        ; 1.797      ; 0.548      ;
; -1.331 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 1.727      ; 0.689      ;
; -1.329 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 1.727      ; 0.691      ;
; -1.210 ; clk_proc                                                                ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; -0.500       ; 1.784      ; 0.367      ;
; -1.146 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; -0.500       ; 1.797      ; 0.444      ;
; -1.042 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; -0.500       ; 1.797      ; 0.548      ;
; -0.831 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 1.727      ; 0.689      ;
; -0.829 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 1.727      ; 0.691      ;
; -0.807 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 1.727      ; 1.213      ;
; -0.806 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 1.727      ; 1.214      ;
; -0.307 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.727      ; 1.213      ;
; -0.306 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.727      ; 1.214      ;
; -0.031 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.038      ; 1.159      ;
; -0.030 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.038      ; 1.160      ;
; 0.099  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.030      ; 1.281      ;
; 0.100  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.030      ; 1.282      ;
; 0.135  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.149      ; 0.936      ;
; 0.136  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.149      ; 0.937      ;
; 0.162  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.030      ; 1.344      ;
; 0.163  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.030      ; 1.345      ;
; 0.163  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.030      ; 1.345      ;
; 0.164  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.030      ; 1.346      ;
; 0.165  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.087      ; 0.904      ;
; 0.166  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.087      ; 0.905      ;
; 0.182  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.070      ; 0.404      ;
; 0.200  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.194      ; 1.046      ;
; 0.201  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.194      ; 1.047      ;
; 0.215  ; ticks[0]                                                                ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ticks[1]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ticks[2]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.235  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.070      ; 0.457      ;
; 0.249  ; ticks[0]                                                                ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; ticks[1]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; ticks[1]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.365  ; ticks[2]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; ticks[0]                                                                ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; ticks[0]                                                                ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
+--------+-------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                        ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.377 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.020      ; 0.784      ;
; -1.373 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.020      ; 0.788      ;
; -0.877 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.020      ; 0.784      ;
; -0.873 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.020      ; 0.788      ;
; -0.764 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.020      ; 1.397      ;
; -0.761 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.020      ; 1.400      ;
; -0.606 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.634      ; 1.169      ;
; -0.303 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.316      ; 1.013      ;
; -0.300 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.316      ; 1.016      ;
; -0.264 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.020      ; 1.397      ;
; -0.261 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.020      ; 1.400      ;
; -0.229 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.438      ; 1.209      ;
; -0.226 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.438      ; 1.212      ;
; -0.209 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.331      ; 1.122      ;
; -0.203 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.331      ; 1.128      ;
; -0.177 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.146      ;
; -0.174 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.149      ;
; -0.164 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.056      ; 0.892      ;
; -0.134 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.994      ; 0.860      ;
; -0.132 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.319      ; 1.187      ;
; -0.129 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.319      ; 1.190      ;
; -0.106 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.634      ; 1.169      ;
; -0.099 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.101      ; 1.002      ;
; -0.079 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.336      ; 1.257      ;
; -0.076 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.336      ; 1.260      ;
; -0.062 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.335      ; 1.273      ;
; -0.062 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.261      ;
; -0.059 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.335      ; 1.276      ;
; -0.059 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.264      ;
; -0.057 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.547      ; 1.490      ;
; -0.054 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.547      ; 1.493      ;
; -0.039 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.284      ;
; -0.036 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.287      ;
; -0.029 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.336      ; 1.307      ;
; -0.026 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.336      ; 1.310      ;
; -0.011 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.312      ;
; -0.008 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.315      ;
; 0.007  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.330      ;
; 0.010  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.333      ;
; 0.051  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.374      ;
; 0.053  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.376      ;
; 0.054  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.377      ;
; 0.056  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.379      ;
; 0.065  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.573      ; 1.138      ;
; 0.068  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.573      ; 1.141      ;
; 0.211  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.534      ;
; 0.214  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.537      ;
; 0.215  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.335      ; 1.550      ;
; 0.218  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.335      ; 1.553      ;
; 0.271  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.438      ; 1.709      ;
; 0.274  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.438      ; 1.712      ;
; 0.532  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.885      ; 0.917      ;
; 0.537  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.096      ; 1.133      ;
; 0.553  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.891      ; 0.944      ;
; 0.559  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.947      ; 1.006      ;
; 0.562  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.987      ; 1.049      ;
; 0.574  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.961      ; 1.035      ;
; 0.576  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.959      ; 1.035      ;
; 0.576  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.959      ; 1.035      ;
; 0.582  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.894      ; 0.976      ;
; 0.630  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.956      ; 1.086      ;
; 0.630  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.885      ; 1.015      ;
; 0.632  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.955      ; 1.087      ;
; 0.634  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.956      ; 1.090      ;
; 0.634  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.956      ; 1.090      ;
; 0.653  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.907      ; 1.060      ;
; 0.660  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.907      ; 1.067      ;
; 0.660  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.886      ; 1.046      ;
; 0.670  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.945      ; 1.115      ;
; 0.692  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.898      ; 1.090      ;
; 0.713  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.959      ; 1.172      ;
; 0.738  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.903      ; 1.141      ;
; 0.754  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.898      ; 1.152      ;
; 0.764  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.935      ; 1.199      ;
; 0.774  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.955      ; 1.229      ;
; 0.775  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.968      ; 1.243      ;
; 0.777  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.967      ; 1.244      ;
; 0.785  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.968      ; 1.253      ;
; 0.787  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.968      ; 1.255      ;
; 0.800  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.937      ; 1.237      ;
; 0.801  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.973      ; 1.274      ;
; 0.808  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.907      ; 1.215      ;
; 0.836  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.959      ; 1.295      ;
; 0.836  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.959      ; 1.295      ;
; 0.840  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.872      ; 1.212      ;
; 0.854  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.971      ; 1.325      ;
; 0.855  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.971      ; 1.326      ;
; 0.860  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.947      ; 1.307      ;
; 0.863  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.891      ; 1.254      ;
; 0.863  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.937      ; 1.300      ;
; 0.864  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.937      ; 1.301      ;
; 0.868  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.872      ; 1.240      ;
; 0.870  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.961      ; 1.331      ;
; 0.882  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.906      ; 1.288      ;
; 0.883  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.919      ; 1.302      ;
; 0.889  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.956      ; 1.345      ;
; 0.896  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.956      ; 1.352      ;
; 0.904  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.935      ; 1.339      ;
; 0.912  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.868      ; 1.280      ;
; 0.914  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.898      ; 1.312      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_proc'                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -1.242 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.112      ; 1.163      ;
; -1.084 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.108      ; 1.317      ;
; -1.078 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.112      ; 1.327      ;
; -1.076 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.112      ; 1.329      ;
; -1.065 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.346      ;
; -1.062 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.111      ; 1.342      ;
; -1.054 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.108      ; 1.347      ;
; -0.987 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.424      ;
; -0.976 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.109      ; 1.426      ;
; -0.945 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.467      ;
; -0.945 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.467      ;
; -0.944 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.468      ;
; -0.942 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.470      ;
; -0.925 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.415      ; 0.642      ;
; -0.890 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.112      ; 1.515      ;
; -0.886 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.112      ; 1.519      ;
; -0.880 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.117      ; 1.530      ;
; -0.877 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.117      ; 1.533      ;
; -0.874 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.538      ;
; -0.859 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.549      ;
; -0.856 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.109      ; 1.546      ;
; -0.851 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.561      ;
; -0.850 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.562      ;
; -0.845 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.120      ; 1.568      ;
; -0.845 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.120      ; 1.568      ;
; -0.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.592      ;
; -0.807 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.112      ; 1.598      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.612      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.612      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.606      ;
; -0.796 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.111      ; 1.608      ;
; -0.795 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.617      ;
; -0.794 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.108      ; 1.607      ;
; -0.793 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.111      ; 1.611      ;
; -0.793 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.111      ; 1.611      ;
; -0.791 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.620      ;
; -0.790 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.112      ; 1.615      ;
; -0.788 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.112      ; 1.617      ;
; -0.788 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.624      ;
; -0.784 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.628      ;
; -0.784 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.628      ;
; -0.778 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.634      ;
; -0.778 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.634      ;
; -0.771 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.637      ;
; -0.765 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.643      ;
; -0.764 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.644      ;
; -0.764 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.644      ;
; -0.763 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.645      ;
; -0.756 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.120      ; 1.657      ;
; -0.756 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.120      ; 1.657      ;
; -0.756 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.652      ;
; -0.748 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.660      ;
; -0.744 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.116      ; 1.665      ;
; -0.742 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.112      ; 1.163      ;
; -0.740 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.668      ;
; -0.735 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.673      ;
; -0.735 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.676      ;
; -0.734 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.677      ;
; -0.731 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.675      ;
; -0.731 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.675      ;
; -0.723 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.117      ; 1.687      ;
; -0.722 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.117      ; 1.688      ;
; -0.716 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.696      ;
; -0.716 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.696      ;
; -0.716 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.696      ;
; -0.712 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.120      ; 1.701      ;
; -0.712 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.694      ;
; -0.712 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.694      ;
; -0.693 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.718      ;
; -0.689 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.112      ; 1.716      ;
; -0.688 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.724      ;
; -0.687 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.725      ;
; -0.686 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.726      ;
; -0.683 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.116      ; 1.726      ;
; -0.679 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.116      ; 1.730      ;
; -0.673 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.733      ;
; -0.673 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.735      ;
; -0.672 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.736      ;
; -0.664 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.742      ;
; -0.662 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.744      ;
; -0.662 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.750      ;
; -0.660 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.746      ;
; -0.645 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.761      ;
; -0.645 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.763      ;
; -0.642 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.115      ; 1.766      ;
; -0.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.111      ; 1.768      ;
; -0.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.111      ; 1.768      ;
; -0.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.111      ; 1.768      ;
; -0.635 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.777      ;
; -0.634 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.777      ;
; -0.633 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.773      ;
; -0.633 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.773      ;
; -0.617 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.789      ;
; -0.617 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.789      ;
; -0.615 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.113      ; 1.791      ;
; -0.613 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.798      ;
; -0.613 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.798      ;
; -0.609 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.118      ; 1.802      ;
; -0.607 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125            ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.119      ; 1.805      ;
; -0.598 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.120      ; 1.815      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.416 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.055     ; 0.361      ;
; 1.601 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.123     ; 0.478      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_proc'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datad                          ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datad                          ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~4|combout                               ;
; -0.301 ; -0.301       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~4|combout                               ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; 0.196  ; 0.196        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2|datad                          ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~2|datad                          ;
; 0.196  ; 0.196        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|Mux15~4|combout                               ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|Mux15~4|combout                               ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datab                          ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datab                          ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~2|combout                               ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~2|combout                               ;
; 0.205  ; 0.205        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~4|datac                                 ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|Mux15~4|datac                                 ;
; 0.205  ; 0.205        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|regfile0|regs~187|combout                          ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|regfile0|regs~187|combout                          ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|datab                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|datab                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~5|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~1|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|combout                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~2|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.819 ; 1.819 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.458 ; 1.458 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.130 ; 1.130 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.123 ; 1.123 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.288 ; 1.288 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.197 ; 1.197 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.303 ; 1.303 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.505 ; 1.505 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.397 ; 1.397 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.669 ; 1.669 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.549 ; 1.549 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.819 ; 1.819 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.701 ; 1.701 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.486 ; 1.486 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.800 ; 1.800 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.601 ; 1.601 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.577 ; 1.577 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 1.252 ; 1.252 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 1.252 ; 1.252 ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.220 ; 1.220 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.033 ; 1.033 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.705 ; 0.705 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.698 ; 0.698 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.863 ; 0.863 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.772 ; 0.772 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.878 ; 0.878 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.080 ; 1.080 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.972 ; 0.972 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.886 ; 0.886 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.021 ; 1.021 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.220 ; 1.220 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.065 ; 1.065 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.697 ; 0.697 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.212 ; 1.212 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.016 ; 1.016 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.942 ; 0.942 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.384 ; 1.384 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.197 ; 1.197 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.869 ; 0.869 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.862 ; 0.862 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.027 ; 1.027 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.936 ; 0.936 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.042 ; 1.042 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.244 ; 1.244 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.136 ; 1.136 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.050 ; 1.050 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.185 ; 1.185 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.384 ; 1.384 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.229 ; 1.229 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.861 ; 0.861 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.376 ; 1.376 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.180 ; 1.180 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.106 ; 1.106 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.719 ; -0.719 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.064 ; -1.064 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.737 ; -0.737 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.719 ; -0.719 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.946 ; -0.946 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.801 ; -0.801 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.905 ; -0.905 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.099 ; -1.099 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.986 ; -0.986 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.917 ; -0.917 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.053 ; -1.053 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.241 ; -1.241 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.148 ; -1.148 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.726 ; -0.726 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.239 ; -1.239 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.035 ; -1.035 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.921 ; -0.921 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 1.255  ; 1.255  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 1.255  ; 1.255  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.102  ; 0.102  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.243 ; -0.243 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.084  ; 0.084  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.102  ; 0.102  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.125 ; -0.125 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.020  ; 0.020  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.084 ; -0.084 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.278 ; -0.278 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.165 ; -0.165 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.096 ; -0.096 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.232 ; -0.232 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.420 ; -0.420 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.327 ; -0.327 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.095  ; 0.095  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.418 ; -0.418 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.214 ; -0.214 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.135 ; -0.135 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.343  ; 0.343  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.002 ; -0.002 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.325  ; 0.325  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.343  ; 0.343  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.116  ; 0.116  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.261  ; 0.261  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.157  ; 0.157  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.037 ; -0.037 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.076  ; 0.076  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.145  ; 0.145  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.009  ; 0.009  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.179 ; -0.179 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.086 ; -0.086 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.336  ; 0.336  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.177 ; -0.177 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.027  ; 0.027  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.106  ; 0.106  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.252 ; 4.252 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.162 ; 4.162 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.596 ; 3.596 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.596 ; 3.596 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.474 ; 3.474 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.354 ; 3.354 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.397 ; 3.397 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.366 ; 3.366 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.481 ; 3.481 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.596 ; 3.596 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.572 ; 3.572 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.402 ; 3.402 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.478 ; 3.478 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.549 ; 3.549 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.482 ; 3.482 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.449 ; 3.449 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.522 ; 3.522 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.522 ; 3.522 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.371 ; 3.371 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.763 ; 2.763 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.828 ; 2.828 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 5.021 ; 5.021 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.931 ; 4.931 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 5.661 ; 5.661 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 5.523 ; 5.523 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 5.617 ; 5.617 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 5.545 ; 5.545 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 5.630 ; 5.630 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 5.589 ; 5.589 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 5.661 ; 5.661 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 5.326 ; 5.326 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 4.555 ; 4.555 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 4.943 ; 4.943 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 4.986 ; 4.986 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 4.667 ; 4.667 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 5.030 ; 5.030 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 4.867 ; 4.867 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 4.753 ; 4.753 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 4.632 ; 4.632 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.457 ; 4.457 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.336 ; 4.336 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.350 ; 4.350 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.452 ; 4.452 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.457 ; 4.457 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.405 ; 4.405 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.409 ; 4.409 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.143 ; 4.143 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.711 ; 3.711 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.868 ; 3.868 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.595 ; 3.595 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.405 ; 3.405 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.734 ; 3.734 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.792 ; 3.792 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.678 ; 3.678 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.018 ; 6.018 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.633 ; 5.633 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.211 ; 5.211 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.544 ; 5.544 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.018 ; 6.018 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.425 ; 5.425 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.409 ; 4.409 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.143 ; 4.143 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.865 ; 3.865 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.387 ; 5.387 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.411 ; 5.411 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.061 ; 5.061 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.406 ; 5.406 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.332 ; 5.332 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.038 ; 4.038 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.303 ; 3.303 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.252 ; 4.252 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.162 ; 4.162 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.354 ; 3.354 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.596 ; 3.596 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.474 ; 3.474 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.354 ; 3.354 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.397 ; 3.397 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.366 ; 3.366 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.481 ; 3.481 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.596 ; 3.596 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.572 ; 3.572 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.402 ; 3.402 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.478 ; 3.478 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.549 ; 3.549 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.482 ; 3.482 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.449 ; 3.449 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.522 ; 3.522 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.522 ; 3.522 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.371 ; 3.371 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.763 ; 2.763 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.828 ; 2.828 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 5.021 ; 5.021 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.931 ; 4.931 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 3.309 ; 3.309 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 3.483 ; 3.483 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 3.505 ; 3.505 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 3.653 ; 3.653 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 3.561 ; 3.561 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 3.708 ; 3.708 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 3.754 ; 3.754 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 3.614 ; 3.614 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 3.468 ; 3.468 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 3.322 ; 3.322 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 3.471 ; 3.471 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 3.309 ; 3.309 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 3.669 ; 3.669 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 3.547 ; 3.547 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 3.555 ; 3.555 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 3.426 ; 3.426 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.225 ; 3.225 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.617 ; 3.617 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.366 ; 3.366 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.506 ; 3.506 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.439 ; 3.439 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.627 ; 3.627 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.576 ; 3.576 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.678 ; 3.678 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.444 ; 3.444 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.293 ; 3.293 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.566 ; 3.566 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.225 ; 3.225 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.402 ; 3.402 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.594 ; 3.594 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.543 ; 3.543 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.225 ; 3.225 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.617 ; 3.617 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.366 ; 3.366 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.506 ; 3.506 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.439 ; 3.439 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.627 ; 3.627 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.576 ; 3.576 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.470 ; 3.470 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.444 ; 3.444 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.293 ; 3.293 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.566 ; 3.566 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.225 ; 3.225 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.402 ; 3.402 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.594 ; 3.594 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.393 ; 3.393 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.303 ; 3.303 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.935 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.814 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.804 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.820 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.814 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.965 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.977 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.958 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.824 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.659 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.790 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.689 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.935 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.925 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.935 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.814 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.804 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.820 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.814 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.965 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.977 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.958 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.824 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.659 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.790 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.689 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.935 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.925 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.935     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.814     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.804     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.820     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.814     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.965     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.977     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.958     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.824     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.659     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.790     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.689     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.935     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.925     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.935     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.814     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.804     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.820     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.814     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.965     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.977     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.958     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.824     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.659     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.601     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.790     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.689     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.935     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.925     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                      ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                                                                  ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                                                       ; -8.664    ; -4.793   ; N/A      ; N/A     ; -1.656              ;
;  CLOCK_50                                                              ; -1.066    ; -2.677   ; N/A      ; N/A     ; -1.631              ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -4.771    ; -2.398   ; N/A      ; N/A     ; 0.500               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -3.049    ; 1.416    ; N/A      ; N/A     ; 0.500               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -5.238    ; -4.061   ; N/A      ; N/A     ; 0.500               ;
;  clk_proc                                                              ; -8.664    ; -1.329   ; N/A      ; N/A     ; -0.611              ;
;  proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -4.576    ; -4.793   ; N/A      ; N/A     ; -1.656              ;
; Design-wide TNS                                                        ; -1200.995 ; -169.614 ; 0.0      ; 0.0     ; -307.185            ;
;  CLOCK_50                                                              ; -3.372    ; -12.248  ; N/A      ; N/A     ; -12.629             ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -82.276   ; -4.928   ; N/A      ; N/A     ; 0.000               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -5.835    ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -63.975   ; -36.566  ; N/A      ; N/A     ; 0.000               ;
;  clk_proc                                                              ; -985.745  ; -96.300  ; N/A      ; N/A     ; -197.964            ;
;  proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -59.792   ; -72.029  ; N/A      ; N/A     ; -96.592             ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.961 ; 3.961 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.998 ; 2.998 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.122 ; 2.122 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.140 ; 2.140 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.545 ; 2.545 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.317 ; 2.317 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.513 ; 2.513 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.090 ; 3.090 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.809 ; 2.809 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.504 ; 3.504 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.163 ; 3.163 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.961 ; 3.961 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.456 ; 3.456 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.086 ; 3.086 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.762 ; 3.762 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.398 ; 3.398 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.304 ; 3.304 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 3.012 ; 3.012 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 3.012 ; 3.012 ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.170 ; 2.170 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.734 ; 1.734 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.858 ; 0.858 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.876 ; 0.876 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.281 ; 1.281 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.053 ; 1.053 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.249 ; 1.249 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.826 ; 1.826 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.545 ; 1.545 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.250 ; 1.250 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.659 ; 1.659 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.170 ; 2.170 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.676 ; 1.676 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.844 ; 0.844 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.037 ; 2.037 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.726 ; 1.726 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.508 ; 1.508 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.648 ; 2.648 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.212 ; 2.212 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.336 ; 1.336 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.354 ; 1.354 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.759 ; 1.759 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.531 ; 1.531 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.727 ; 1.727 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.304 ; 2.304 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.023 ; 2.023 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.728 ; 1.728 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.137 ; 2.137 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.648 ; 2.648 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.154 ; 2.154 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.322 ; 1.322 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.515 ; 2.515 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.204 ; 2.204 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.986 ; 1.986 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.719 ; -0.719 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.064 ; -1.064 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.737 ; -0.737 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.719 ; -0.719 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.946 ; -0.946 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.801 ; -0.801 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.905 ; -0.905 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.099 ; -1.099 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.986 ; -0.986 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.917 ; -0.917 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.053 ; -1.053 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.241 ; -1.241 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.148 ; -1.148 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.726 ; -0.726 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.239 ; -1.239 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.035 ; -1.035 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.921 ; -0.921 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 1.828  ; 1.828  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 1.828  ; 1.828  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.425  ; 1.425  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.531  ; 0.531  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.407  ; 1.407  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.424  ; 1.424  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.838  ; 0.838  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.216  ; 1.216  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.025  ; 1.025  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.482  ; 0.482  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.772  ; 0.772  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.015  ; 1.015  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.606  ; 0.606  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.130  ; 0.130  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.443  ; 0.443  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.425  ; 1.425  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.237  ; 0.237  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.582  ; 0.582  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.809  ; 0.809  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.987  ; 1.987  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.093  ; 1.093  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.969  ; 1.969  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.986  ; 1.986  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.400  ; 1.400  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.778  ; 1.778  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.587  ; 1.587  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.044  ; 1.044  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.334  ; 1.334  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.577  ; 1.577  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.168  ; 1.168  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.692  ; 0.692  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.005  ; 1.005  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.987  ; 1.987  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.799  ; 0.799  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.144  ; 1.144  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.371  ; 1.371  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.897  ; 8.897  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.640  ; 8.640  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.103  ; 7.103  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.103  ; 7.103  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.728  ; 6.728  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.470  ; 6.470  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.524  ; 6.524  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.488  ; 6.488  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.725  ; 6.725  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.020  ; 7.020  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.991  ; 6.991  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.539  ; 6.539  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.723  ; 6.723  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.970  ; 6.970  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.732  ; 6.732  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.693  ; 6.693  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.848  ; 6.848  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.921  ; 6.921  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 6.509  ; 6.509  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.189  ; 6.189  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.449  ; 6.449  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10.560 ; 10.560 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10.303 ; 10.303 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 12.318 ; 12.318 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 12.318 ; 12.318 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 11.960 ; 11.960 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 12.172 ; 12.172 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 12.119 ; 12.119 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 12.043 ; 12.043 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 12.123 ; 12.123 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 11.288 ; 11.288 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 10.585 ; 10.585 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 11.729 ; 11.729 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 10.945 ; 10.945 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 10.065 ; 10.065 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 10.768 ; 10.768 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 11.501 ; 11.501 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 11.043 ; 11.043 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 9.338  ; 9.338  ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.821 ; 10.821 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.513 ; 10.513 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.490 ; 10.490 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.821 ; 10.821 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.715 ; 10.715 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.692 ; 10.692 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.653 ; 10.653 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.937  ; 9.937  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.753  ; 8.753  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.334  ; 9.334  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.550  ; 8.550  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.076  ; 8.076  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.936  ; 8.936  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.106  ; 9.106  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 8.648  ; 8.648  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.592 ; 13.592 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 12.593 ; 12.593 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 11.507 ; 11.507 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 12.452 ; 12.452 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.592 ; 13.592 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 12.110 ; 12.110 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.653 ; 10.653 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.937  ; 9.937  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.148  ; 9.148  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 12.004 ; 12.004 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 12.008 ; 12.008 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 11.161 ; 11.161 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 11.980 ; 11.980 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 11.812 ; 11.812 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.641  ; 9.641  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 7.812  ; 7.812  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.252 ; 4.252 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.162 ; 4.162 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.354 ; 3.354 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.596 ; 3.596 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.474 ; 3.474 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.354 ; 3.354 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.397 ; 3.397 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.366 ; 3.366 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.481 ; 3.481 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.596 ; 3.596 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.572 ; 3.572 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.402 ; 3.402 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.478 ; 3.478 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.549 ; 3.549 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.482 ; 3.482 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.449 ; 3.449 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.522 ; 3.522 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.522 ; 3.522 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.371 ; 3.371 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.763 ; 2.763 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.828 ; 2.828 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 5.021 ; 5.021 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.931 ; 4.931 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 3.309 ; 3.309 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 3.483 ; 3.483 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 3.505 ; 3.505 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 3.653 ; 3.653 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 3.561 ; 3.561 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 3.708 ; 3.708 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 3.754 ; 3.754 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 3.614 ; 3.614 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 3.468 ; 3.468 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 3.322 ; 3.322 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 3.471 ; 3.471 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 3.309 ; 3.309 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 3.669 ; 3.669 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 3.547 ; 3.547 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 3.555 ; 3.555 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 3.426 ; 3.426 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.225 ; 3.225 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.617 ; 3.617 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.366 ; 3.366 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.506 ; 3.506 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.439 ; 3.439 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.627 ; 3.627 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.576 ; 3.576 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.678 ; 3.678 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.444 ; 3.444 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.293 ; 3.293 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.566 ; 3.566 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.225 ; 3.225 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.402 ; 3.402 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.594 ; 3.594 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.543 ; 3.543 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.225 ; 3.225 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.617 ; 3.617 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.366 ; 3.366 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.506 ; 3.506 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.439 ; 3.439 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.627 ; 3.627 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.576 ; 3.576 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.470 ; 3.470 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.444 ; 3.444 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.293 ; 3.293 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.566 ; 3.566 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.225 ; 3.225 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.402 ; 3.402 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.594 ; 3.594 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.393 ; 3.393 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.303 ; 3.303 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                           ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; clk_proc                                                              ; clk_proc                                                              ; 6039     ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; clk_proc                                                              ; 0        ; 144      ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; clk_proc                                                              ; 1351     ; 1711     ; 0        ; 0        ;
; clk_proc                                                              ; CLOCK_50                                                              ; 21       ; 1        ; 0        ; 0        ;
; CLOCK_50                                                              ; CLOCK_50                                                              ; 11       ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50                                                              ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50                                                              ; 6        ; 12       ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 128      ; 0        ; 250      ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 2        ; 2        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 26       ; 28       ; 3        ; 6        ;
; CLOCK_50                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2        ; 0        ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 128      ; 0        ; 1472     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0        ; 0        ; 0        ; 8        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 26       ; 28       ; 307      ; 330      ;
; clk_proc                                                              ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 1024     ; 0        ; 2000     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 0        ; 0        ; 0        ; 8        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 208      ; 224      ; 413      ; 444      ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                            ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; clk_proc                                                              ; clk_proc                                                              ; 6039     ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; clk_proc                                                              ; 0        ; 144      ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; clk_proc                                                              ; 1351     ; 1711     ; 0        ; 0        ;
; clk_proc                                                              ; CLOCK_50                                                              ; 21       ; 1        ; 0        ; 0        ;
; CLOCK_50                                                              ; CLOCK_50                                                              ; 11       ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50                                                              ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50                                                              ; 6        ; 12       ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 128      ; 0        ; 250      ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 2        ; 2        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 26       ; 28       ; 3        ; 6        ;
; CLOCK_50                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2        ; 0        ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 128      ; 0        ; 1472     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0        ; 0        ; 0        ; 8        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 26       ; 28       ; 307      ; 330      ;
; clk_proc                                                              ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 1024     ; 0        ; 2000     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 0        ; 0        ; 0        ; 8        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 208      ; 224      ; 413      ; 444      ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 255   ; 255  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 05 14:58:00 2018
Info: Command: quartus_sta full_alu -c full_alu
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 45 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'full_alu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_proc clk_proc
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST
    Info (332105): create_clock -period 1.000 -name proc:proc0|unidad_control:unidad_control0|bus_ir[12] proc:proc0|unidad_control:unidad_control0|bus_ir[12]
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: proc0|datapath0|alu0|Mux14~0  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux14~2  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux15~0  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux15~1  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux15~2  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux1~0  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux1~1  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~187  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~187  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[0]~0  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[1]~1  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed[15]~0  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed_x2  from: datab  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|op~0  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|word_byte~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.664
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.664      -985.745 clk_proc 
    Info (332119):    -5.238       -63.975 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -4.771       -82.276 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -4.576       -59.792 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -3.049        -5.835 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):    -1.066        -3.372 CLOCK_50 
Info (332146): Worst-case hold slack is -4.793
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.793       -72.029 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -4.061       -36.566 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -2.677       -12.248 CLOCK_50 
    Info (332119):    -2.398        -4.928 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -1.329       -22.226 clk_proc 
    Info (332119):     2.633         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.656       -96.592 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -1.631       -12.629 CLOCK_50 
    Info (332119):    -0.611      -197.964 clk_proc 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: proc0|datapath0|alu0|Mux14~0  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux14~2  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux15~0  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux15~1  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux15~2  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux1~0  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Mux1~1  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~187  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~187  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[0]~0  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[1]~1  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed[15]~0  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed_x2  from: datab  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|op~0  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|word_byte~0  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.345
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.345      -311.373 clk_proc 
    Info (332119):    -2.107       -13.999 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -1.629       -24.519 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -1.487       -12.186 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -0.881        -1.696 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.464         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -2.413
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.413       -37.036 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -2.146       -25.364 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -1.710        -7.558 CLOCK_50 
    Info (332119):    -1.377        -3.356 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -1.242       -96.300 clk_proc 
    Info (332119):     1.416         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -10.380 CLOCK_50 
    Info (332119):    -0.500      -162.000 clk_proc 
    Info (332119):    -0.301       -12.642 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Thu Apr 05 14:58:01 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


