# verilog-FPGA
--- 
학과 과목에서 사용했던 Verilog 코드 입니다.
- [융합캡스톤 디자인2](https://www.notion.so/2-6bd55a88f9f14f109e3177b7e8ddad09)
- [융합캡스톤 디자인1](https://guttural-file-f46.notion.site/37080f1f77a44aa9882f892f98a752e2?v=22c0218a7ec94968bc9185e4992bebc7)
- [논리회로](https://guttural-file-f46.notion.site/4868e793b20649f59844768a0989ffa9?v=c21f9e9f33974505a042b566cfdfe39f)
- [VLSI](https://www.notion.so/VLSI-77be9e1d45ce40f7b22c62d29572e655)
- HardWare - Efficient한 Accelerator 만들기 (17 강덕우님과 함께 설계)

- HardWare Efficient한 Deep Learning
  - Convolution 연산 중에서 가장 power consumption이 작은 모듈을 찾기 위하여 공부 중
  - 관련 코드는 VLSI에 있습니다.
  
- 기본적인 verilog 코드도 포함되어 있습니다.

![image](https://user-images.githubusercontent.com/101409953/172798041-9b44cb83-4f65-4b6d-8d95-d501d825576a.png)

- Convolution 연산 시, 발생하는 에너지를 효율적으로 줄이기 위해 연산 방법을 다르게 함
- EYERISS 방법 중 : Row Stationary (RS) 방법으로 진행함

![image](https://user-images.githubusercontent.com/101409953/178149420-b744d7e7-3a96-4b5f-85cb-3a20b040eabb.png)
