#! /usr/bin/vvp
:ivl_version "12.0 (stable)";
:ivl_delay_selection "TYPICAL";
:vpi_time_precision - 12;
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/system.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/vhdl_sys.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/vhdl_textio.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/v2005_math.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/va_math.vpi";
S_0x626f71297380 .scope module, "tb_cache" "tb_cache" 2 7;
 .timescale -9 -12;
P_0x626f711e16b0 .param/l "MEM_LATENCY" 1 2 37, +C4<00000000000000000000000000110010>;
v0x626f71324310_0 .var/i "block", 31 0;
v0x626f71324410_0 .var "clk", 0 0;
v0x626f71324500_0 .var "cpu_req_addr", 19 0;
v0x626f71324600_0 .net "cpu_req_ready", 0 0, v0x626f71321c60_0;  1 drivers
v0x626f713246d0_0 .var "cpu_req_rw", 0 0;
v0x626f713247c0_0 .var "cpu_req_size", 1 0;
v0x626f71324890_0 .var "cpu_req_valid", 0 0;
v0x626f71324960_0 .var "cpu_req_wdata", 31 0;
v0x626f71324a30_0 .net "cpu_resp_hit", 0 0, v0x626f71322060_0;  1 drivers
v0x626f71324b00_0 .net "cpu_resp_rdata", 31 0, v0x626f71322120_0;  1 drivers
v0x626f71324bd0_0 .net "cpu_resp_valid", 0 0, v0x626f71322200_0;  1 drivers
v0x626f71324ca0_0 .var/i "cycle_count", 31 0;
v0x626f71324d40_0 .var/i "hit_count", 31 0;
v0x626f71324de0_0 .var/i "i", 31 0;
v0x626f71324e80_0 .var "mem_busy", 0 0;
v0x626f71324f20_0 .var "mem_delay", 6 0;
v0x626f71324fe0_0 .var "mem_pending_addr", 14 0;
v0x626f713250c0_0 .var "mem_pending_rw", 0 0;
v0x626f71325180_0 .var "mem_pending_wdata", 255 0;
v0x626f71325260_0 .net "mem_req_addr", 14 0, v0x626f71322be0_0;  1 drivers
v0x626f71325350_0 .net "mem_req_rw", 0 0, v0x626f71322cc0_0;  1 drivers
v0x626f71325420_0 .net "mem_req_valid", 0 0, v0x626f71322d80_0;  1 drivers
v0x626f713254f0_0 .net "mem_req_wdata", 255 0, v0x626f71322e40_0;  1 drivers
v0x626f713255c0_0 .var "mem_resp_rdata", 255 0;
v0x626f71325690_0 .var "mem_resp_valid", 0 0;
v0x626f71325760 .array "mem_storage", 32767 0, 255 0;
v0x626f71325800_0 .var/i "mi", 31 0;
v0x626f713258a0_0 .var/i "miss_count", 31 0;
v0x626f71325960_0 .var/i "req_start", 31 0;
v0x626f71325a40_0 .var "rst_n", 0 0;
v0x626f71325b10_0 .var/i "test_addr", 31 0;
v0x626f71325bd0_0 .var/i "total_hit_latency", 31 0;
v0x626f71325cb0_0 .var/i "total_miss_latency", 31 0;
v0x626f71325fa0_0 .var/i "wb_count", 31 0;
S_0x626f71283f00 .scope task, "cpu_access" "cpu_access" 2 144, 2 144 0, S_0x626f71297380;
 .timescale -9 -12;
v0x626f71289a20_0 .var "addr", 19 0;
v0x626f712f37d0_0 .var/i "latency", 31 0;
v0x626f71277bc0_0 .var "rw", 0 0;
v0x626f712117d0_0 .var "size", 1 0;
v0x626f71212080_0 .var "wdata", 31 0;
E_0x626f7121cfd0 .event posedge, v0x626f71321ac0_0;
TD_tb_cache.cpu_access ;
    %wait E_0x626f7121cfd0;
T_0.0 ;
    %load/vec4 v0x626f71324600_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz T_0.1, 8;
    %wait E_0x626f7121cfd0;
    %jmp T_0.0;
T_0.1 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71324890_0, 0;
    %load/vec4 v0x626f71277bc0_0;
    %assign/vec4 v0x626f713246d0_0, 0;
    %load/vec4 v0x626f712117d0_0;
    %assign/vec4 v0x626f713247c0_0, 0;
    %load/vec4 v0x626f71289a20_0;
    %assign/vec4 v0x626f71324500_0, 0;
    %load/vec4 v0x626f71212080_0;
    %assign/vec4 v0x626f71324960_0, 0;
    %load/vec4 v0x626f71324ca0_0;
    %store/vec4 v0x626f71325960_0, 0, 32;
    %wait E_0x626f7121cfd0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71324890_0, 0;
T_0.2 ;
    %load/vec4 v0x626f71324bd0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz T_0.3, 8;
    %wait E_0x626f7121cfd0;
    %jmp T_0.2;
T_0.3 ;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %store/vec4 v0x626f712f37d0_0, 0, 32;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_0.4, 8;
    %load/vec4 v0x626f71324d40_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71324d40_0, 0, 32;
    %load/vec4 v0x626f71325bd0_0;
    %load/vec4 v0x626f712f37d0_0;
    %add;
    %store/vec4 v0x626f71325bd0_0, 0, 32;
    %jmp T_0.5;
T_0.4 ;
    %load/vec4 v0x626f713258a0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f713258a0_0, 0, 32;
    %load/vec4 v0x626f71325cb0_0;
    %load/vec4 v0x626f712f37d0_0;
    %add;
    %store/vec4 v0x626f71325cb0_0, 0, 32;
T_0.5 ;
    %end;
S_0x626f71320df0 .scope module, "dut" "cache" 2 97, 3 4 0, S_0x626f71297380;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "rst_n";
    .port_info 2 /INPUT 1 "cpu_req_valid";
    .port_info 3 /INPUT 1 "cpu_req_rw";
    .port_info 4 /INPUT 2 "cpu_req_size";
    .port_info 5 /INPUT 20 "cpu_req_addr";
    .port_info 6 /INPUT 32 "cpu_req_wdata";
    .port_info 7 /OUTPUT 1 "cpu_req_ready";
    .port_info 8 /OUTPUT 1 "cpu_resp_valid";
    .port_info 9 /OUTPUT 1 "cpu_resp_hit";
    .port_info 10 /OUTPUT 32 "cpu_resp_rdata";
    .port_info 11 /OUTPUT 1 "mem_req_valid";
    .port_info 12 /OUTPUT 1 "mem_req_rw";
    .port_info 13 /OUTPUT 15 "mem_req_addr";
    .port_info 14 /OUTPUT 256 "mem_req_wdata";
    .port_info 15 /INPUT 1 "mem_resp_valid";
    .port_info 16 /INPUT 256 "mem_resp_rdata";
P_0x626f71320ff0 .param/l "ASSOC" 1 3 27, +C4<00000000000000000000000000000100>;
P_0x626f71321030 .param/l "LINE_BITS" 1 3 29, +C4<00000000000000000000000100000000>;
P_0x626f71321070 .param/l "NUM_LINES" 1 3 28, +C4<00000000000000000000000000100000>;
P_0x626f713210b0 .param/l "NUM_SETS" 1 3 24, +C4<00000000000000000000000000001000>;
P_0x626f713210f0 .param/l "SET_BITS" 1 3 25, +C4<00000000000000000000000000000011>;
P_0x626f71321130 .param/l "TAG_BITS" 1 3 26, +C4<00000000000000000000000000001100>;
L_0x626f712ee900 .functor AND 1, v0x626f713235c0_0, L_0x626f713263c0, C4<1>, C4<1>;
v0x626f712f4eb0_0 .net *"_ivl_8", 0 0, L_0x626f713263c0;  1 drivers
v0x626f712f4f50_0 .net "addr_block", 14 0, L_0x626f713261f0;  1 drivers
v0x626f71321600_0 .net "addr_set", 2 0, L_0x626f71326080;  1 drivers
v0x626f713216f0_0 .net "addr_tag", 11 0, L_0x626f71326150;  1 drivers
v0x626f713217d0_0 .net "addr_word", 2 0, L_0x626f713262c0;  1 drivers
v0x626f71321900_0 .var/i "base", 31 0;
v0x626f713219e0_0 .var/i "bpos", 31 0;
v0x626f71321ac0_0 .net "clk", 0 0, v0x626f71324410_0;  1 drivers
v0x626f71321b80_0 .net "cpu_req_addr", 19 0, v0x626f71324500_0;  1 drivers
v0x626f71321c60_0 .var "cpu_req_ready", 0 0;
v0x626f71321d20_0 .net "cpu_req_rw", 0 0, v0x626f713246d0_0;  1 drivers
v0x626f71321de0_0 .net "cpu_req_size", 1 0, v0x626f713247c0_0;  1 drivers
v0x626f71321ec0_0 .net "cpu_req_valid", 0 0, v0x626f71324890_0;  1 drivers
v0x626f71321f80_0 .net "cpu_req_wdata", 31 0, v0x626f71324960_0;  1 drivers
v0x626f71322060_0 .var "cpu_resp_hit", 0 0;
v0x626f71322120_0 .var "cpu_resp_rdata", 31 0;
v0x626f71322200_0 .var "cpu_resp_valid", 0 0;
v0x626f713222c0 .array "data_array", 31 0, 255 0;
v0x626f71322380 .array "dirty_array", 31 0, 0 0;
v0x626f71322420_0 .var "evict_block", 14 0;
v0x626f71322500_0 .var "evict_tag", 11 0;
v0x626f713225e0_0 .var "hit", 0 0;
v0x626f713226a0_0 .var/i "hit_idx", 31 0;
v0x626f71322780_0 .var/i "i", 31 0;
v0x626f71322860_0 .var/i "idx", 31 0;
v0x626f71322940_0 .var "lfsr", 15 0;
v0x626f71322a20_0 .var "line_rd", 255 0;
v0x626f71322b00_0 .var "line_wr", 255 0;
v0x626f71322be0_0 .var "mem_req_addr", 14 0;
v0x626f71322cc0_0 .var "mem_req_rw", 0 0;
v0x626f71322d80_0 .var "mem_req_valid", 0 0;
v0x626f71322e40_0 .var "mem_req_wdata", 255 0;
v0x626f71322f20_0 .net "mem_resp_rdata", 255 0, v0x626f713255c0_0;  1 drivers
v0x626f71323000_0 .net "mem_resp_valid", 0 0, v0x626f71325690_0;  1 drivers
v0x626f713230c0_0 .var "mshr_block", 14 0;
v0x626f713231a0_0 .net "mshr_conflict", 0 0, L_0x626f712ee900;  1 drivers
v0x626f71323260_0 .var "mshr_rw", 0 0;
v0x626f71323320_0 .var "mshr_set", 2 0;
v0x626f71323400_0 .var "mshr_size", 1 0;
v0x626f713234e0_0 .var "mshr_tag", 11 0;
v0x626f713235c0_0 .var "mshr_valid", 0 0;
v0x626f71323680_0 .var "mshr_victim", 5 0;
v0x626f71323760_0 .var "mshr_wb_pending", 0 0;
v0x626f71323820_0 .var "mshr_wdata", 31 0;
v0x626f71323900_0 .var "mshr_word", 2 0;
v0x626f713239e0_0 .var "process_hit", 0 0;
v0x626f71323aa0_0 .net "rst_n", 0 0, v0x626f71325a40_0;  1 drivers
v0x626f71323b60 .array "tag_array", 31 0, 11 0;
v0x626f71323c20 .array "valid_array", 31 0, 0 0;
v0x626f71323cc0_0 .var/i "way", 31 0;
E_0x626f7121d400/0 .event negedge, v0x626f71323aa0_0;
E_0x626f7121d400/1 .event posedge, v0x626f71321ac0_0;
E_0x626f7121d400 .event/or E_0x626f7121d400/0, E_0x626f7121d400/1;
L_0x626f71326080 .part v0x626f71324500_0, 5, 3;
L_0x626f71326150 .part v0x626f71324500_0, 8, 12;
L_0x626f713261f0 .part v0x626f71324500_0, 5, 15;
L_0x626f713262c0 .part v0x626f71324500_0, 2, 3;
L_0x626f713263c0 .cmp/eq 15, L_0x626f713261f0, v0x626f713230c0_0;
S_0x626f71323fc0 .scope function.vec4.s32, "size_str" "size_str" 2 184, 2 184 0, S_0x626f71297380;
 .timescale -9 -12;
; Variable size_str is vec4 return value of scope S_0x626f71323fc0
v0x626f71324230_0 .var "sz", 1 0;
TD_tb_cache.size_str ;
    %load/vec4 v0x626f71324230_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 2;
    %cmp/u;
    %jmp/1 T_1.6, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 2;
    %cmp/u;
    %jmp/1 T_1.7, 6;
    %pushi/vec4 1464816196, 0, 32; draw_string_vec4
    %ret/vec4 0, 0, 32;  Assign to size_str (store_vec4_to_lval)
    %jmp T_1.9;
T_1.6 ;
    %pushi/vec4 1113150533, 0, 32; draw_string_vec4
    %ret/vec4 0, 0, 32;  Assign to size_str (store_vec4_to_lval)
    %jmp T_1.9;
T_1.7 ;
    %pushi/vec4 1212238918, 0, 32; draw_string_vec4
    %ret/vec4 0, 0, 32;  Assign to size_str (store_vec4_to_lval)
    %jmp T_1.9;
T_1.9 ;
    %pop/vec4 1;
    %end;
    .scope S_0x626f71320df0;
T_2 ;
    %pushi/vec4 44257, 0, 16;
    %store/vec4 v0x626f71322940_0, 0, 16;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f713235c0_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71323760_0, 0, 1;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71322780_0, 0, 32;
T_2.0 ;
    %load/vec4 v0x626f71322780_0;
    %cmpi/s 32, 0, 32;
    %jmp/0xz T_2.1, 5;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 4, v0x626f71322780_0;
    %store/vec4a v0x626f71323c20, 4, 0;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 4, v0x626f71322780_0;
    %store/vec4a v0x626f71322380, 4, 0;
    %load/vec4 v0x626f71322780_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71322780_0, 0, 32;
    %jmp T_2.0;
T_2.1 ;
    %end;
    .thread T_2;
    .scope S_0x626f71320df0;
T_3 ;
    %wait E_0x626f7121d400;
    %load/vec4 v0x626f71323aa0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.0, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71321c60_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71322200_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71322060_0, 0;
    %pushi/vec4 0, 0, 32;
    %assign/vec4 v0x626f71322120_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71322d80_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71322cc0_0, 0;
    %pushi/vec4 0, 0, 15;
    %assign/vec4 v0x626f71322be0_0, 0;
    %pushi/vec4 0, 0, 256;
    %assign/vec4 v0x626f71322e40_0, 0;
    %pushi/vec4 44257, 0, 16;
    %assign/vec4 v0x626f71322940_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f713235c0_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71323760_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f713239e0_0, 0;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71322780_0, 0, 32;
T_3.2 ;
    %load/vec4 v0x626f71322780_0;
    %cmpi/s 32, 0, 32;
    %jmp/0xz T_3.3, 5;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x626f71322780_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f71323c20, 0, 4;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x626f71322780_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f71322380, 0, 4;
    %load/vec4 v0x626f71322780_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71322780_0, 0, 32;
    %jmp T_3.2;
T_3.3 ;
    %jmp T_3.1;
T_3.0 ;
    %load/vec4 v0x626f71322940_0;
    %parti/s 15, 0, 2;
    %load/vec4 v0x626f71322940_0;
    %parti/s 1, 15, 5;
    %load/vec4 v0x626f71322940_0;
    %parti/s 1, 13, 5;
    %xor;
    %load/vec4 v0x626f71322940_0;
    %parti/s 1, 12, 5;
    %xor;
    %load/vec4 v0x626f71322940_0;
    %parti/s 1, 10, 5;
    %xor;
    %concat/vec4; draw_concat_vec4
    %assign/vec4 v0x626f71322940_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71322200_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71322d80_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f713239e0_0, 0;
    %load/vec4 v0x626f713235c0_0;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_3.6, 9;
    %load/vec4 v0x626f71323760_0;
    %and;
T_3.6;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.4, 8;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71323760_0, 0;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71322d80_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71322cc0_0, 0;
    %load/vec4 v0x626f713230c0_0;
    %assign/vec4 v0x626f71322be0_0, 0;
    %jmp T_3.5;
T_3.4 ;
    %load/vec4 v0x626f71323000_0;
    %flag_set/vec4 10;
    %flag_get/vec4 10;
    %jmp/0 T_3.10, 10;
    %load/vec4 v0x626f713235c0_0;
    %and;
T_3.10;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_3.9, 9;
    %load/vec4 v0x626f71323760_0;
    %nor/r;
    %and;
T_3.9;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.7, 8;
    %load/vec4 v0x626f71323680_0;
    %pad/u 32;
    %store/vec4 v0x626f71322860_0, 0, 32;
    %load/vec4 v0x626f713230c0_0;
    %parti/s 12, 3, 3;
    %ix/getv/s 3, v0x626f71322860_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f71323b60, 0, 4;
    %pushi/vec4 1, 0, 1;
    %ix/getv/s 3, v0x626f71322860_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f71323c20, 0, 4;
    %load/vec4 v0x626f71323260_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.11, 8;
    %load/vec4 v0x626f71322f20_0;
    %store/vec4 v0x626f71322b00_0, 0, 256;
    %load/vec4 v0x626f71323900_0;
    %pad/u 32;
    %muli 4, 0, 32;
    %store/vec4 v0x626f713219e0_0, 0, 32;
    %load/vec4 v0x626f71323400_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 2;
    %cmp/u;
    %jmp/1 T_3.13, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 2;
    %cmp/u;
    %jmp/1 T_3.14, 6;
    %load/vec4 v0x626f71323820_0;
    %load/vec4 v0x626f713219e0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x626f71322b00_0, 4, 32;
    %jmp T_3.16;
T_3.13 ;
    %load/vec4 v0x626f71323820_0;
    %parti/s 8, 0, 2;
    %load/vec4 v0x626f713219e0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x626f71322b00_0, 4, 8;
    %jmp T_3.16;
T_3.14 ;
    %load/vec4 v0x626f71323820_0;
    %parti/s 16, 0, 2;
    %load/vec4 v0x626f713219e0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x626f71322b00_0, 4, 16;
    %jmp T_3.16;
T_3.16 ;
    %pop/vec4 1;
    %load/vec4 v0x626f71322b00_0;
    %ix/getv/s 3, v0x626f71322860_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f713222c0, 0, 4;
    %pushi/vec4 1, 0, 1;
    %ix/getv/s 3, v0x626f71322860_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f71322380, 0, 4;
    %load/vec4 v0x626f71323820_0;
    %assign/vec4 v0x626f71322120_0, 0;
    %jmp T_3.12;
T_3.11 ;
    %load/vec4 v0x626f71322f20_0;
    %ix/getv/s 3, v0x626f71322860_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f713222c0, 0, 4;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x626f71322860_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f71322380, 0, 4;
    %load/vec4 v0x626f71322f20_0;
    %load/vec4 v0x626f71323900_0;
    %pad/u 32;
    %muli 32, 0, 32;
    %part/u 32;
    %assign/vec4 v0x626f71322120_0, 0;
T_3.12 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71322200_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71322060_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f713235c0_0, 0;
T_3.7 ;
T_3.5 ;
    %load/vec4 v0x626f71321ec0_0;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_3.19, 9;
    %load/vec4 v0x626f71321c60_0;
    %and;
T_3.19;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.17, 8;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f713225e0_0, 0, 1;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f713226a0_0, 0, 32;
    %load/vec4 v0x626f71321600_0;
    %pad/u 32;
    %muli 4, 0, 32;
    %store/vec4 v0x626f71321900_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71323cc0_0, 0, 32;
T_3.20 ;
    %load/vec4 v0x626f71323cc0_0;
    %cmpi/s 4, 0, 32;
    %jmp/0xz T_3.21, 5;
    %load/vec4 v0x626f71321900_0;
    %load/vec4 v0x626f71323cc0_0;
    %add;
    %store/vec4 v0x626f71322860_0, 0, 32;
    %ix/getv/s 4, v0x626f71322860_0;
    %load/vec4a v0x626f71323c20, 4;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_3.24, 9;
    %ix/getv/s 4, v0x626f71322860_0;
    %load/vec4a v0x626f71323b60, 4;
    %load/vec4 v0x626f713216f0_0;
    %cmp/e;
    %flag_get/vec4 4;
    %and;
T_3.24;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.22, 8;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x626f713225e0_0, 0, 1;
    %load/vec4 v0x626f71322860_0;
    %store/vec4 v0x626f713226a0_0, 0, 32;
T_3.22 ;
    %load/vec4 v0x626f71323cc0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71323cc0_0, 0, 32;
    %jmp T_3.20;
T_3.21 ;
    %load/vec4 v0x626f713225e0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.25, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71322200_0, 0;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71322060_0, 0;
    %load/vec4 v0x626f71321d20_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.27, 8;
    %ix/getv/s 4, v0x626f713226a0_0;
    %load/vec4a v0x626f713222c0, 4;
    %store/vec4 v0x626f71322a20_0, 0, 256;
    %load/vec4 v0x626f713217d0_0;
    %pad/u 32;
    %muli 4, 0, 32;
    %store/vec4 v0x626f713219e0_0, 0, 32;
    %load/vec4 v0x626f71321de0_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 2;
    %cmp/u;
    %jmp/1 T_3.29, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 2;
    %cmp/u;
    %jmp/1 T_3.30, 6;
    %load/vec4 v0x626f71321f80_0;
    %load/vec4 v0x626f713219e0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x626f71322a20_0, 4, 32;
    %jmp T_3.32;
T_3.29 ;
    %load/vec4 v0x626f71321f80_0;
    %parti/s 8, 0, 2;
    %load/vec4 v0x626f713219e0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x626f71322a20_0, 4, 8;
    %jmp T_3.32;
T_3.30 ;
    %load/vec4 v0x626f71321f80_0;
    %parti/s 16, 0, 2;
    %load/vec4 v0x626f713219e0_0;
    %muli 8, 0, 32;
    %ix/vec4/s 4;
    %store/vec4 v0x626f71322a20_0, 4, 16;
    %jmp T_3.32;
T_3.32 ;
    %pop/vec4 1;
    %load/vec4 v0x626f71322a20_0;
    %ix/getv/s 3, v0x626f713226a0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f713222c0, 0, 4;
    %pushi/vec4 1, 0, 1;
    %ix/getv/s 3, v0x626f713226a0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f71322380, 0, 4;
    %load/vec4 v0x626f71321f80_0;
    %assign/vec4 v0x626f71322120_0, 0;
    %jmp T_3.28;
T_3.27 ;
    %ix/getv/s 4, v0x626f713226a0_0;
    %load/vec4a v0x626f713222c0, 4;
    %load/vec4 v0x626f713217d0_0;
    %pad/u 32;
    %muli 32, 0, 32;
    %part/u 32;
    %assign/vec4 v0x626f71322120_0, 0;
T_3.28 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71321c60_0, 0;
    %jmp T_3.26;
T_3.25 ;
    %load/vec4 v0x626f713231a0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.33, 8;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71321c60_0, 0;
    %jmp T_3.34;
T_3.33 ;
    %load/vec4 v0x626f713235c0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.35, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f713235c0_0, 0;
    %load/vec4 v0x626f712f4f50_0;
    %assign/vec4 v0x626f713230c0_0, 0;
    %load/vec4 v0x626f71321600_0;
    %assign/vec4 v0x626f71323320_0, 0;
    %load/vec4 v0x626f713217d0_0;
    %assign/vec4 v0x626f71323900_0, 0;
    %load/vec4 v0x626f71321d20_0;
    %assign/vec4 v0x626f71323260_0, 0;
    %load/vec4 v0x626f71321de0_0;
    %assign/vec4 v0x626f71323400_0, 0;
    %load/vec4 v0x626f71321f80_0;
    %assign/vec4 v0x626f71323820_0, 0;
    %load/vec4 v0x626f713216f0_0;
    %assign/vec4 v0x626f713234e0_0, 0;
    %load/vec4 v0x626f71321900_0;
    %load/vec4 v0x626f71322940_0;
    %parti/s 2, 0, 2;
    %pad/u 32;
    %add;
    %pad/u 6;
    %assign/vec4 v0x626f71323680_0, 0;
    %load/vec4 v0x626f71321900_0;
    %load/vec4 v0x626f71322940_0;
    %parti/s 2, 0, 2;
    %pad/u 32;
    %add;
    %store/vec4 v0x626f71322860_0, 0, 32;
    %ix/getv/s 4, v0x626f71322860_0;
    %load/vec4a v0x626f71323c20, 4;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_3.39, 9;
    %ix/getv/s 4, v0x626f71322860_0;
    %load/vec4a v0x626f71322380, 4;
    %and;
T_3.39;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.37, 8;
    %ix/getv/s 4, v0x626f71322860_0;
    %load/vec4a v0x626f71323b60, 4;
    %store/vec4 v0x626f71322500_0, 0, 12;
    %load/vec4 v0x626f71322500_0;
    %load/vec4 v0x626f71321600_0;
    %concat/vec4; draw_concat_vec4
    %concati/vec4 0, 0, 2;
    %pad/u 15;
    %store/vec4 v0x626f71322420_0, 0, 15;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71322d80_0, 0;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71322cc0_0, 0;
    %load/vec4 v0x626f71322420_0;
    %assign/vec4 v0x626f71322be0_0, 0;
    %ix/getv/s 4, v0x626f71322860_0;
    %load/vec4a v0x626f713222c0, 4;
    %assign/vec4 v0x626f71322e40_0, 0;
    %pushi/vec4 0, 0, 1;
    %ix/getv/s 3, v0x626f71322860_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f71322380, 0, 4;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71323760_0, 0;
    %jmp T_3.38;
T_3.37 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71322d80_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71322cc0_0, 0;
    %load/vec4 v0x626f712f4f50_0;
    %assign/vec4 v0x626f71322be0_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71323760_0, 0;
T_3.38 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71321c60_0, 0;
    %jmp T_3.36;
T_3.35 ;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71321c60_0, 0;
T_3.36 ;
T_3.34 ;
T_3.26 ;
T_3.17 ;
    %load/vec4 v0x626f71321c60_0;
    %nor/r;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_3.42, 9;
    %load/vec4 v0x626f713235c0_0;
    %nor/r;
    %and;
T_3.42;
    %flag_set/vec4 8;
    %jmp/0xz  T_3.40, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71321c60_0, 0;
T_3.40 ;
T_3.1 ;
    %jmp T_3;
    .thread T_3;
    .scope S_0x626f71297380;
T_4 ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71325690_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71324e80_0, 0, 1;
    %pushi/vec4 0, 0, 7;
    %store/vec4 v0x626f71324f20_0, 0, 7;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71325800_0, 0, 32;
T_4.0 ;
    %load/vec4 v0x626f71325800_0;
    %cmpi/s 32768, 0, 32;
    %jmp/0xz T_4.1, 5;
    %load/vec4 v0x626f71325800_0;
    %replicate 8;
    %ix/getv/s 4, v0x626f71325800_0;
    %store/vec4a v0x626f71325760, 4, 0;
    %load/vec4 v0x626f71325800_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71325800_0, 0, 32;
    %jmp T_4.0;
T_4.1 ;
    %end;
    .thread T_4;
    .scope S_0x626f71297380;
T_5 ;
    %wait E_0x626f7121d400;
    %load/vec4 v0x626f71325a40_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz  T_5.0, 8;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71325690_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71324e80_0, 0;
    %pushi/vec4 0, 0, 7;
    %assign/vec4 v0x626f71324f20_0, 0;
    %jmp T_5.1;
T_5.0 ;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71325690_0, 0;
    %load/vec4 v0x626f71325420_0;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_5.4, 9;
    %load/vec4 v0x626f71324e80_0;
    %nor/r;
    %and;
T_5.4;
    %flag_set/vec4 8;
    %jmp/0xz  T_5.2, 8;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71324e80_0, 0;
    %load/vec4 v0x626f71325260_0;
    %assign/vec4 v0x626f71324fe0_0, 0;
    %load/vec4 v0x626f71325350_0;
    %assign/vec4 v0x626f713250c0_0, 0;
    %load/vec4 v0x626f713254f0_0;
    %assign/vec4 v0x626f71325180_0, 0;
    %pushi/vec4 50, 0, 7;
    %assign/vec4 v0x626f71324f20_0, 0;
    %load/vec4 v0x626f71325350_0;
    %flag_set/vec4 8;
    %jmp/0 T_5.5, 8;
    %pushi/vec4 1465010516, 0, 32; draw_string_vec4
    %pushi/vec4 1160271682, 0, 32; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %pushi/vec4 41, 0, 8; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %jmp/1 T_5.6, 8;
T_5.5 ; End of true expr.
    %pushi/vec4 0, 0, 32; draw_string_vec4
    %pushi/vec4 5391681, 0, 32; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %pushi/vec4 68, 0, 8; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %jmp/0 T_5.6, 8;
 ; End of false expr.
    %blend;
T_5.6;
    %vpi_call 2 71 "$display", "    [MEM] Request: addr=0x%05x rw=%s", v0x626f71325260_0, S<0,vec4,u72> {1 0 0};
    %jmp T_5.3;
T_5.2 ;
    %load/vec4 v0x626f71324e80_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_5.7, 8;
    %load/vec4 v0x626f71324f20_0;
    %pad/u 32;
    %cmpi/e 0, 0, 32;
    %jmp/0xz  T_5.9, 4;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71324e80_0, 0;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71325690_0, 0;
    %load/vec4 v0x626f713250c0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_5.11, 8;
    %load/vec4 v0x626f71325180_0;
    %load/vec4 v0x626f71324fe0_0;
    %pad/u 17;
    %ix/vec4 3;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v0x626f71325760, 0, 4;
    %vpi_call 2 80 "$display", "    [MEM] Writeback complete: addr=0x%05x", v0x626f71324fe0_0 {0 0 0};
    %jmp T_5.12;
T_5.11 ;
    %load/vec4 v0x626f71324fe0_0;
    %pad/u 17;
    %ix/vec4 4;
    %load/vec4a v0x626f71325760, 4;
    %assign/vec4 v0x626f713255c0_0, 0;
    %vpi_call 2 84 "$display", "    [MEM] Read complete: addr=0x%05x", v0x626f71324fe0_0 {0 0 0};
T_5.12 ;
    %jmp T_5.10;
T_5.9 ;
    %load/vec4 v0x626f71324f20_0;
    %subi 1, 0, 7;
    %assign/vec4 v0x626f71324f20_0, 0;
T_5.10 ;
T_5.7 ;
T_5.3 ;
T_5.1 ;
    %jmp T_5;
    .thread T_5;
    .scope S_0x626f71297380;
T_6 ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71324410_0, 0, 1;
    %end;
    .thread T_6;
    .scope S_0x626f71297380;
T_7 ;
    %delay 5000, 0;
    %load/vec4 v0x626f71324410_0;
    %inv;
    %store/vec4 v0x626f71324410_0, 0, 1;
    %jmp T_7;
    .thread T_7;
    .scope S_0x626f71297380;
T_8 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324ca0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324d40_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f713258a0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71325bd0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71325cb0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71325fa0_0, 0, 32;
    %end;
    .thread T_8;
    .scope S_0x626f71297380;
T_9 ;
    %wait E_0x626f7121cfd0;
    %load/vec4 v0x626f71324ca0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71324ca0_0, 0, 32;
    %jmp T_9;
    .thread T_9;
    .scope S_0x626f71297380;
T_10 ;
    %vpi_call 2 202 "$display", "\000" {0 0 0};
    %vpi_call 2 203 "$display", "\342\225\224\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\227" {0 0 0};
    %vpi_call 2 204 "$display", "\342\225\221     4-WAY SET-ASSOCIATIVE CACHE SIMULATION                       \342\225\221" {0 0 0};
    %vpi_call 2 205 "$display", "\342\225\221     Cache: 1KB (8 sets \303\227 4 ways \303\227 32B lines)                     \342\225\221" {0 0 0};
    %vpi_call 2 206 "$display", "\342\225\221     Replacement: Random (LFSR)  |  Write Policy: Write-back      \342\225\221" {0 0 0};
    %vpi_call 2 207 "$display", "\342\225\232\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\235" {0 0 0};
    %vpi_call 2 208 "$display", "\000" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71325a40_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71324890_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f713246d0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f713247c0_0, 0, 2;
    %pushi/vec4 0, 0, 20;
    %store/vec4 v0x626f71324500_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324960_0, 0, 32;
    %pushi/vec4 10, 0, 32;
T_10.0 %dup/vec4;
    %pushi/vec4 0, 0, 32;
    %cmp/s;
    %jmp/1xz T_10.1, 5;
    %jmp/1 T_10.1, 4;
    %pushi/vec4 1, 0, 32;
    %sub;
    %wait E_0x626f7121cfd0;
    %jmp T_10.0;
T_10.1 ;
    %pop/vec4 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x626f71325a40_0, 0, 1;
    %pushi/vec4 5, 0, 32;
T_10.2 %dup/vec4;
    %pushi/vec4 0, 0, 32;
    %cmp/s;
    %jmp/1xz T_10.3, 5;
    %jmp/1 T_10.3, 4;
    %pushi/vec4 1, 0, 32;
    %sub;
    %wait E_0x626f7121cfd0;
    %jmp T_10.2;
T_10.3 ;
    %pop/vec4 1;
    %vpi_call 2 226 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 227 "$display", "TEST 1: CACHE HIT LATENCY DEMONSTRATION" {0 0 0};
    %vpi_call 2 228 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324d40_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f713258a0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71325bd0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71325cb0_0, 0, 32;
    %vpi_call 2 232 "$display", "[CPU] Read request: addr=0x00100 (first access - MISS expected)" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 256, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.4, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_10.5, 8;
T_10.4 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.5, 8;
 ; End of false expr.
    %blend;
T_10.5;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 234 "$display", "  Result: %s | Latency: %0d cycles | Data: 0x%08x", S<1,vec4,u32>, S<0,vec4,s32>, v0x626f71324b00_0 {2 0 0};
    %vpi_call 2 237 "$display", "[CPU] Read request: addr=0x00100 (same address - HIT expected)" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 256, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.6, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_10.7, 8;
T_10.6 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.7, 8;
 ; End of false expr.
    %blend;
T_10.7;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 239 "$display", "  Result: %s | Latency: %0d cycles | Data: 0x%08x", S<1,vec4,u32>, S<0,vec4,s32>, v0x626f71324b00_0 {2 0 0};
    %vpi_call 2 242 "$display", "[CPU] Read request: addr=0x00104 (same line - HIT expected)" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 260, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.8, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_10.9, 8;
T_10.8 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.9, 8;
 ; End of false expr.
    %blend;
T_10.9;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 244 "$display", "  Result: %s | Latency: %0d cycles | Data: 0x%08x", S<1,vec4,u32>, S<0,vec4,s32>, v0x626f71324b00_0 {2 0 0};
    %vpi_call 2 247 "$display", "\000" {0 0 0};
    %vpi_call 2 248 "$display", ">>> Hit Latency: 1 cycle | Miss Penalty: ~%0d cycles (memory latency)", P_0x626f711e16b0 {0 0 0};
    %vpi_call 2 249 "$display", "\000" {0 0 0};
    %vpi_call 2 254 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 255 "$display", "TEST 2: DATA SIZE SUPPORT (BYTE / HALF-WORD / WORD)" {0 0 0};
    %vpi_call 2 256 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 512, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %vpi_call 2 261 "$display", "[CPU] Write BYTE to 0x00200: data=0xAB" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 0, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 512, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 171, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.10, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.11, 8;
T_10.10 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.11, 8;
 ; End of false expr.
    %blend;
T_10.11;
    %vpi_call 2 263 "$display", "  Result: %s", S<0,vec4,u32> {1 0 0};
    %vpi_call 2 265 "$display", "[CPU] Write HALF-WORD to 0x00202: data=0xCDEF" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 1, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 514, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 52719, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.12, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.13, 8;
T_10.12 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.13, 8;
 ; End of false expr.
    %blend;
T_10.13;
    %vpi_call 2 267 "$display", "  Result: %s", S<0,vec4,u32> {1 0 0};
    %vpi_call 2 269 "$display", "[CPU] Write WORD to 0x00204: data=0x12345678" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 516, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 305419896, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.14, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.15, 8;
T_10.14 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.15, 8;
 ; End of false expr.
    %blend;
T_10.15;
    %vpi_call 2 271 "$display", "  Result: %s", S<0,vec4,u32> {1 0 0};
    %vpi_call 2 274 "$display", "[CPU] Read WORD from 0x00204:" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 516, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.16, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.17, 8;
T_10.16 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.17, 8;
 ; End of false expr.
    %blend;
T_10.17;
    %vpi_call 2 276 "$display", "  Result: %s | Data: 0x%08x (expected: 0x12345678)", S<0,vec4,u32>, v0x626f71324b00_0 {1 0 0};
    %vpi_call 2 278 "$display", "\000" {0 0 0};
    %vpi_call 2 283 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 284 "$display", "TEST 3: CONFLICT MISSES DEMONSTRATION" {0 0 0};
    %vpi_call 2 285 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 286 "$display", "Cache has 8 sets \303\227 4 ways. Accessing 5 addresses mapping to same set" {0 0 0};
    %vpi_call 2 287 "$display", "will cause conflict misses (exceeds 4-way associativity)." {0 0 0};
    %vpi_call 2 288 "$display", "\000" {0 0 0};
    %vpi_call 2 289 "$display", "Address mapping: Set = (addr >> 5) & 0x7" {0 0 0};
    %vpi_call 2 290 "$display", "Addresses that map to SET 0: 0x00000, 0x00100, 0x00200, 0x00300, 0x00400" {0 0 0};
    %vpi_call 2 291 "$display", "(all have bits [7:5] = 000)" {0 0 0};
    %vpi_call 2 292 "$display", "\000" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324d40_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f713258a0_0, 0, 32;
    %vpi_call 2 298 "$display", "--- Phase 1: Fill all 4 ways of Set 0 ---" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324de0_0, 0, 32;
T_10.18 ;
    %load/vec4 v0x626f71324de0_0;
    %cmpi/s 4, 0, 32;
    %jmp/0xz T_10.19, 5;
    %load/vec4 v0x626f71324de0_0;
    %muli 256, 0, 32;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %vpi_call 2 301 "$display", "[CPU] Read addr=0x%05x (Set 0, Way %0d)", v0x626f71325b10_0, v0x626f71324de0_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.20, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_10.21, 8;
T_10.20 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.21, 8;
 ; End of false expr.
    %blend;
T_10.21;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 303 "$display", "  Result: %s | Latency: %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %load/vec4 v0x626f71324de0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71324de0_0, 0, 32;
    %jmp T_10.18;
T_10.19 ;
    %vpi_call 2 307 "$display", "\000" {0 0 0};
    %vpi_call 2 308 "$display", "--- Phase 2: Access 5th address (CONFLICT MISS - evicts one way) ---" {0 0 0};
    %pushi/vec4 1024, 0, 32;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %vpi_call 2 310 "$display", "[CPU] Read addr=0x%05x (Set 0, 5th block - causes eviction!)", v0x626f71325b10_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.22, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_10.23, 8;
T_10.22 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.23, 8;
 ; End of false expr.
    %blend;
T_10.23;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 312 "$display", "  Result: %s | Latency: %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %vpi_call 2 315 "$display", "\000" {0 0 0};
    %vpi_call 2 316 "$display", "--- Phase 3: Re-access evicted address (CONFLICT MISS) ---" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %vpi_call 2 318 "$display", "[CPU] Read addr=0x%05x (was in Set 0, but may be evicted)", v0x626f71325b10_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.24, 8;
    %pushi/vec4 1212765216, 0, 32; draw_string_vec4
    %jmp/1 T_10.25, 8;
T_10.24 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.25, 8;
 ; End of false expr.
    %blend;
T_10.25;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 320 "$display", "  Result: %s | Latency: %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %vpi_call 2 323 "$display", "\000" {0 0 0};
    %vpi_call 2 324 "$display", ">>> Statistics: Hits=%0d, Misses=%0d", v0x626f71324d40_0, v0x626f713258a0_0 {0 0 0};
    %vpi_call 2 325 "$display", ">>> This demonstrates CONFLICT MISSES due to limited associativity" {0 0 0};
    %vpi_call 2 326 "$display", "\000" {0 0 0};
    %vpi_call 2 331 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 332 "$display", "TEST 4: MEMORY WRITE-BACK (DIRTY LINE EVICTION)" {0 0 0};
    %vpi_call 2 333 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 334 "$display", "Write-back cache: dirty lines written to memory on eviction" {0 0 0};
    %vpi_call 2 335 "$display", "\000" {0 0 0};
    %vpi_call 2 338 "$display", "--- Step 1: Write data to create dirty line ---" {0 0 0};
    %pushi/vec4 4096, 0, 32;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %vpi_call 2 340 "$display", "[CPU] Write addr=0x%05x data=0xDEADBEEF", v0x626f71325b10_0 {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 3735928559, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.26, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.27, 8;
T_10.26 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.27, 8;
 ; End of false expr.
    %blend;
T_10.27;
    %vpi_call 2 342 "$display", "  Result: %s (line is now DIRTY)", S<0,vec4,u32> {1 0 0};
    %vpi_call 2 344 "$display", "\000" {0 0 0};
    %vpi_call 2 345 "$display", "--- Step 2: Force eviction by filling the set ---" {0 0 0};
    %pushi/vec4 1, 0, 32;
    %store/vec4 v0x626f71324de0_0, 0, 32;
T_10.28 ;
    %load/vec4 v0x626f71324de0_0;
    %cmpi/s 4, 0, 32;
    %flag_or 5, 4;
    %jmp/0xz T_10.29, 5;
    %pushi/vec4 4096, 0, 32;
    %load/vec4 v0x626f71324de0_0;
    %muli 256, 0, 32;
    %add;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %vpi_call 2 349 "$display", "[CPU] Read addr=0x%05x (filling set to force eviction)", v0x626f71325b10_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.30, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.31, 8;
T_10.30 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.31, 8;
 ; End of false expr.
    %blend;
T_10.31;
    %vpi_call 2 351 "$display", "  Result: %s", S<0,vec4,u32> {1 0 0};
    %load/vec4 v0x626f71324de0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71324de0_0, 0, 32;
    %jmp T_10.28;
T_10.29 ;
    %vpi_call 2 354 "$display", "\000" {0 0 0};
    %vpi_call 2 355 "$display", ">>> If WRITE(WB) appeared in memory log, write-back occurred!" {0 0 0};
    %vpi_call 2 356 "$display", "\000" {0 0 0};
    %vpi_call 2 361 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 362 "$display", "TEST 5: SEQUENTIAL ACCESS PATTERN (Good Locality)" {0 0 0};
    %vpi_call 2 363 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324d40_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f713258a0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71325bd0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71325cb0_0, 0, 32;
    %vpi_call 2 367 "$display", "Accessing 32 consecutive words (spans multiple lines):" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324de0_0, 0, 32;
T_10.32 ;
    %load/vec4 v0x626f71324de0_0;
    %cmpi/s 32, 0, 32;
    %jmp/0xz T_10.33, 5;
    %pushi/vec4 8192, 0, 32;
    %load/vec4 v0x626f71324de0_0;
    %muli 4, 0, 32;
    %add;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324de0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71324de0_0, 0, 32;
    %jmp T_10.32;
T_10.33 ;
    %vpi_call 2 373 "$display", "  Total: Hits=%0d, Misses=%0d", v0x626f71324d40_0, v0x626f713258a0_0 {0 0 0};
    %load/vec4 v0x626f71324d40_0;
    %muli 100, 0, 32;
    %load/vec4 v0x626f71324d40_0;
    %load/vec4 v0x626f713258a0_0;
    %add;
    %div/s;
    %vpi_call 2 374 "$display", "  Hit Rate: %0d%%", S<0,vec4,s32> {1 0 0};
    %load/vec4 v0x626f71324d40_0;
    %cmpi/s 0, 0, 32;
    %flag_or 5, 4; GT is !LE
    %flag_inv 5;
    %jmp/0xz  T_10.34, 5;
    %load/vec4 v0x626f71325bd0_0;
    %load/vec4 v0x626f71324d40_0;
    %div/s;
    %vpi_call 2 376 "$display", "  Avg Hit Latency: %0d cycles", S<0,vec4,s32> {1 0 0};
T_10.34 ;
    %load/vec4 v0x626f713258a0_0;
    %cmpi/s 0, 0, 32;
    %flag_or 5, 4; GT is !LE
    %flag_inv 5;
    %jmp/0xz  T_10.36, 5;
    %load/vec4 v0x626f71325cb0_0;
    %load/vec4 v0x626f713258a0_0;
    %div/s;
    %vpi_call 2 378 "$display", "  Avg Miss Latency: %0d cycles", S<0,vec4,s32> {1 0 0};
T_10.36 ;
    %vpi_call 2 379 "$display", "\000" {0 0 0};
    %vpi_call 2 384 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 385 "$display", "TEST 6: WRITE THEN READ VERIFICATION" {0 0 0};
    %vpi_call 2 386 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 388 "$display", "[CPU] Write addr=0x03000 data=0xCAFEBABE" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 12288, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 3405691582, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %vpi_call 2 391 "$display", "[CPU] Read addr=0x03000" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 12288, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %vpi_call 2 393 "$display", "  Read data: 0x%08x", v0x626f71324b00_0 {0 0 0};
    %load/vec4 v0x626f71324b00_0;
    %cmpi/e 3405691582, 0, 32;
    %jmp/0xz  T_10.38, 4;
    %vpi_call 2 395 "$display", "  >>> PASS: Data matches!" {0 0 0};
    %jmp T_10.39;
T_10.38 ;
    %vpi_call 2 397 "$display", "  >>> FAIL: Data mismatch!" {0 0 0};
T_10.39 ;
    %vpi_call 2 399 "$display", "\000" {0 0 0};
    %vpi_call 2 400 "$display", "[CPU] Write addr=0x03004 data=0x12345678" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 12292, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 305419896, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %vpi_call 2 403 "$display", "[CPU] Read addr=0x03004" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 12292, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %vpi_call 2 405 "$display", "  Read data: 0x%08x", v0x626f71324b00_0 {0 0 0};
    %load/vec4 v0x626f71324b00_0;
    %cmpi/e 305419896, 0, 32;
    %jmp/0xz  T_10.40, 4;
    %vpi_call 2 407 "$display", "  >>> PASS: Data matches!" {0 0 0};
    %jmp T_10.41;
T_10.40 ;
    %vpi_call 2 409 "$display", "  >>> FAIL: Data mismatch!" {0 0 0};
T_10.41 ;
    %vpi_call 2 410 "$display", "\000" {0 0 0};
    %vpi_call 2 415 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 416 "$display", "TEST 7: THRASHING PATTERN (Worst Case - Repeated Conflicts)" {0 0 0};
    %vpi_call 2 417 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324d40_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f713258a0_0, 0, 32;
    %vpi_call 2 420 "$display", "Repeatedly accessing 5 addresses mapping to same set (4-way cache):" {0 0 0};
    %vpi_call 2 421 "$display", "This causes continuous evictions (thrashing)" {0 0 0};
    %vpi_call 2 422 "$display", "\000" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324de0_0, 0, 32;
T_10.42 ;
    %load/vec4 v0x626f71324de0_0;
    %cmpi/s 20, 0, 32;
    %jmp/0xz T_10.43, 5;
    %load/vec4 v0x626f71324de0_0;
    %pushi/vec4 5, 0, 32;
    %mod/s;
    %store/vec4 v0x626f71324310_0, 0, 32;
    %pushi/vec4 16384, 0, 32;
    %load/vec4 v0x626f71324310_0;
    %muli 256, 0, 32;
    %add;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324de0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71324de0_0, 0, 32;
    %jmp T_10.42;
T_10.43 ;
    %vpi_call 2 430 "$display", "  Results: Hits=%0d, Misses=%0d", v0x626f71324d40_0, v0x626f713258a0_0 {0 0 0};
    %load/vec4 v0x626f71324d40_0;
    %muli 100, 0, 32;
    %load/vec4 v0x626f71324d40_0;
    %load/vec4 v0x626f713258a0_0;
    %add;
    %div/s;
    %vpi_call 2 431 "$display", "  Hit Rate: %0d%% (expected low due to thrashing)", S<0,vec4,s32> {1 0 0};
    %vpi_call 2 433 "$display", "\000" {0 0 0};
    %vpi_call 2 438 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 439 "$display", "TEST 8: NON-BLOCKING CACHE BEHAVIOR (MSHR DEMONSTRATION)" {0 0 0};
    %vpi_call 2 440 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 441 "$display", "Non-blocking cache uses MSHR (Miss Status Holding Register) to:" {0 0 0};
    %vpi_call 2 442 "$display", "  - Track outstanding memory requests" {0 0 0};
    %vpi_call 2 443 "$display", "  - Allow cache to continue processing after miss is issued" {0 0 0};
    %vpi_call 2 444 "$display", "  - Handle memory response asynchronously" {0 0 0};
    %vpi_call 2 445 "$display", "\000" {0 0 0};
    %vpi_call 2 448 "$display", "--- Scenario 1: Miss triggers MSHR allocation ---" {0 0 0};
    %pushi/vec4 20480, 0, 32;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %vpi_call 2 450 "$display", "[CPU] Read addr=0x%05x (cache miss expected)", v0x626f71325b10_0 {0 0 0};
    %vpi_call 2 451 "$display", "  MSHR will: 1) Store miss info  2) Issue memory request  3) Block CPU" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.44, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.45, 8;
T_10.44 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.45, 8;
 ; End of false expr.
    %blend;
T_10.45;
    %vpi_call 2 453 "$display", "  Result: %s | MSHR handled the miss", S<0,vec4,u32> {1 0 0};
    %vpi_call 2 455 "$display", "\000" {0 0 0};
    %vpi_call 2 456 "$display", "--- Scenario 2: Hit while MSHR was previously active ---" {0 0 0};
    %vpi_call 2 457 "$display", "[CPU] Read addr=0x%05x (same line - should hit now)", v0x626f71325b10_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.46, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.47, 8;
T_10.46 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.47, 8;
 ; End of false expr.
    %blend;
T_10.47;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 459 "$display", "  Result: %s | Latency: %0d cycles (fast - data in cache)", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %vpi_call 2 462 "$display", "\000" {0 0 0};
    %vpi_call 2 463 "$display", "--- Scenario 3: Write miss with MSHR (allocate-on-write) ---" {0 0 0};
    %pushi/vec4 24576, 0, 32;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %vpi_call 2 465 "$display", "[CPU] Write addr=0x%05x data=0xABCD1234 (write miss)", v0x626f71325b10_0 {0 0 0};
    %vpi_call 2 466 "$display", "  MSHR will: 1) Fetch line  2) Merge write data  3) Mark dirty" {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 2882343476, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.48, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.49, 8;
T_10.48 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.49, 8;
 ; End of false expr.
    %blend;
T_10.49;
    %vpi_call 2 468 "$display", "  Result: %s", S<0,vec4,u32> {1 0 0};
    %vpi_call 2 471 "$display", "[CPU] Read addr=0x%05x (verify write)", v0x626f71325b10_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324b00_0;
    %cmpi/e 2882343476, 0, 32;
    %flag_mov 8, 4;
    %jmp/0 T_10.50, 8;
    %pushi/vec4 675499858, 0, 32; draw_string_vec4
    %pushi/vec4 1380270932, 0, 32; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %pushi/vec4 41, 0, 8; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %jmp/1 T_10.51, 8;
T_10.50 ; End of true expr.
    %pushi/vec4 10309, 0, 32; draw_string_vec4
    %pushi/vec4 1381125970, 0, 32; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %pushi/vec4 41, 0, 8; draw_string_vec4
    %concat/vec4; draw_string_vec4
    %jmp/0 T_10.51, 8;
 ; End of false expr.
    %blend;
T_10.51;
    %vpi_call 2 473 "$display", "  Data: 0x%08x %s", v0x626f71324b00_0, S<0,vec4,u72> {1 0 0};
    %vpi_call 2 476 "$display", "\000" {0 0 0};
    %vpi_call 2 477 "$display", "--- Scenario 4: MSHR with dirty line eviction (write-back) ---" {0 0 0};
    %pushi/vec4 28672, 0, 32;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %vpi_call 2 480 "$display", "[CPU] Write addr=0x%05x data=0xDEAD0001 (create dirty line)", v0x626f71325b10_0 {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 3735879681, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %vpi_call 2 484 "$display", "[CPU] Accessing addresses to force eviction of dirty line..." {0 0 0};
    %vpi_call 2 485 "$display", "  MSHR will: 1) Write-back dirty  2) Fetch new line  3) Complete" {0 0 0};
    %pushi/vec4 1, 0, 32;
    %store/vec4 v0x626f71324de0_0, 0, 32;
T_10.52 ;
    %load/vec4 v0x626f71324de0_0;
    %cmpi/s 4, 0, 32;
    %flag_or 5, 4;
    %jmp/0xz T_10.53, 5;
    %pushi/vec4 28672, 0, 32;
    %load/vec4 v0x626f71324de0_0;
    %muli 256, 0, 32;
    %add;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324de0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x626f71324de0_0, 0, 32;
    %jmp T_10.52;
T_10.53 ;
    %vpi_call 2 490 "$display", "  If [MEM] WRITE(WB) appeared above, MSHR handled write-back correctly" {0 0 0};
    %vpi_call 2 492 "$display", "\000" {0 0 0};
    %vpi_call 2 493 "$display", "--- Scenario 5: MSHR state transitions ---" {0 0 0};
    %vpi_call 2 494 "$display", "MSHR State Machine:" {0 0 0};
    %vpi_call 2 495 "$display", "  IDLE -> MISS_PENDING: On cache miss, MSHR allocated" {0 0 0};
    %vpi_call 2 496 "$display", "  MISS_PENDING -> WB_PENDING: If evicting dirty line" {0 0 0};
    %vpi_call 2 497 "$display", "  WB_PENDING -> FETCH_PENDING: After write-back complete" {0 0 0};
    %vpi_call 2 498 "$display", "  FETCH_PENDING -> IDLE: After line fetched, request complete" {0 0 0};
    %vpi_call 2 499 "$display", "\000" {0 0 0};
    %vpi_call 2 502 "$display", "--- Scenario 6: MSHR timing demonstration ---" {0 0 0};
    %pushi/vec4 32768, 0, 32;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %load/vec4 v0x626f71324ca0_0;
    %store/vec4 v0x626f71325960_0, 0, 32;
    %vpi_call 2 505 "$display", "[CPU] Read addr=0x%05x @ cycle %0d", v0x626f71325b10_0, v0x626f71324ca0_0 {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 507 "$display", "  Response @ cycle %0d (total latency: %0d cycles)", v0x626f71324ca0_0, S<0,vec4,s32> {1 0 0};
    %vpi_call 2 509 "$display", "  Breakdown: ~1 cycle miss detect + %0d cycle mem latency + 1 cycle response", P_0x626f711e16b0 {0 0 0};
    %vpi_call 2 512 "$display", "\000" {0 0 0};
    %vpi_call 2 513 "$display", ">>> NON-BLOCKING SUMMARY:" {0 0 0};
    %vpi_call 2 514 "$display", "    - MSHR tracks one outstanding miss at a time" {0 0 0};
    %vpi_call 2 515 "$display", "    - Handles read misses, write misses, and write-backs" {0 0 0};
    %vpi_call 2 516 "$display", "    - Memory requests issued asynchronously" {0 0 0};
    %vpi_call 2 517 "$display", "    - Cache returns response when memory completes" {0 0 0};
    %vpi_call 2 518 "$display", "\000" {0 0 0};
    %vpi_call 2 523 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 524 "$display", "TEST 9: HIT-UNDER-MISS (True Non-Blocking Behavior)" {0 0 0};
    %vpi_call 2 525 "$display", "\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220" {0 0 0};
    %vpi_call 2 526 "$display", "This test verifies the cache can service HITS while a MISS is pending." {0 0 0};
    %vpi_call 2 527 "$display", "A blocking cache would stall all requests during memory fetch." {0 0 0};
    %vpi_call 2 528 "$display", "\000" {0 0 0};
    %vpi_call 2 531 "$display", "--- Setup: Pre-load cache lines in different sets ---" {0 0 0};
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 32, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 64, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 96, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %vpi_call 2 535 "$display", "  Loaded lines at 0x00020 (Set 1), 0x00040 (Set 2), 0x00060 (Set 3)" {0 0 0};
    %vpi_call 2 537 "$display", "\000" {0 0 0};
    %vpi_call 2 538 "$display", "--- Hit-Under-Miss Test ---" {0 0 0};
    %vpi_call 2 539 "$display", "1. Issue READ MISS to trigger memory fetch (takes %0d cycles)", P_0x626f711e16b0 {0 0 0};
    %vpi_call 2 540 "$display", "2. While miss pending, issue HITs to other cached lines" {0 0 0};
    %vpi_call 2 541 "$display", "3. Hits should complete in 1 cycle, not wait for miss" {0 0 0};
    %vpi_call 2 542 "$display", "\000" {0 0 0};
    %pushi/vec4 36864, 0, 32;
    %store/vec4 v0x626f71325b10_0, 0, 32;
    %wait E_0x626f7121cfd0;
T_10.54 ;
    %load/vec4 v0x626f71324600_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz T_10.55, 8;
    %wait E_0x626f7121cfd0;
    %jmp T_10.54;
T_10.55 ;
    %pushi/vec4 1, 0, 1;
    %assign/vec4 v0x626f71324890_0, 0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f713246d0_0, 0;
    %load/vec4 v0x626f71325b10_0;
    %pad/s 20;
    %assign/vec4 v0x626f71324500_0, 0;
    %pushi/vec4 0, 0, 32;
    %assign/vec4 v0x626f71324960_0, 0;
    %pushi/vec4 2, 0, 2;
    %assign/vec4 v0x626f713247c0_0, 0;
    %vpi_call 2 553 "$display", "[CPU] @ cycle %0d: Issue MISS to addr=0x%05x", v0x626f71324ca0_0, v0x626f71325b10_0 {0 0 0};
    %wait E_0x626f7121cfd0;
    %pushi/vec4 0, 0, 1;
    %assign/vec4 v0x626f71324890_0, 0;
    %pushi/vec4 3, 0, 32;
T_10.56 %dup/vec4;
    %pushi/vec4 0, 0, 32;
    %cmp/s;
    %jmp/1xz T_10.57, 5;
    %jmp/1 T_10.57, 4;
    %pushi/vec4 1, 0, 32;
    %sub;
    %wait E_0x626f7121cfd0;
    %jmp T_10.56;
T_10.57 ;
    %pop/vec4 1;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71324d40_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f713258a0_0, 0, 32;
    %vpi_call 2 564 "$display", "[CPU] @ cycle %0d: MISS still pending (MSHR busy)...", v0x626f71324ca0_0 {0 0 0};
    %vpi_call 2 565 "$display", "      Now issuing HITs to pre-loaded lines:" {0 0 0};
    %load/vec4 v0x626f71324600_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_10.58, 8;
    %vpi_call 2 569 "$display", "      cpu_req_ready = 1 (accepting requests!)" {0 0 0};
    %load/vec4 v0x626f71324ca0_0;
    %store/vec4 v0x626f71325960_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 32, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.60, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.61, 8;
T_10.60 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.61, 8;
 ; End of false expr.
    %blend;
T_10.61;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 574 "$display", "      HIT 0x00020: %s in %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %load/vec4 v0x626f71324ca0_0;
    %store/vec4 v0x626f71325960_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 64, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.62, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.63, 8;
T_10.62 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.63, 8;
 ; End of false expr.
    %blend;
T_10.63;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 580 "$display", "      HIT 0x00040: %s in %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %load/vec4 v0x626f71324ca0_0;
    %store/vec4 v0x626f71325960_0, 0, 32;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x626f71277bc0_0, 0, 1;
    %pushi/vec4 2, 0, 2;
    %store/vec4 v0x626f712117d0_0, 0, 2;
    %pushi/vec4 96, 0, 20;
    %store/vec4 v0x626f71289a20_0, 0, 20;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x626f71212080_0, 0, 32;
    %fork TD_tb_cache.cpu_access, S_0x626f71283f00;
    %join;
    %load/vec4 v0x626f71324a30_0;
    %flag_set/vec4 8;
    %jmp/0 T_10.64, 8;
    %pushi/vec4 4737364, 0, 32; draw_string_vec4
    %jmp/1 T_10.65, 8;
T_10.64 ; End of true expr.
    %pushi/vec4 1296651091, 0, 32; draw_string_vec4
    %jmp/0 T_10.65, 8;
 ; End of false expr.
    %blend;
T_10.65;
    %load/vec4 v0x626f71324ca0_0;
    %load/vec4 v0x626f71325960_0;
    %sub;
    %vpi_call 2 586 "$display", "      HIT 0x00060: %s in %0d cycles", S<1,vec4,u32>, S<0,vec4,s32> {2 0 0};
    %jmp T_10.59;
T_10.58 ;
    %vpi_call 2 590 "$display", "      cpu_req_ready = 0 (BLOCKING - waiting for miss)" {0 0 0};
T_10.59 ;
T_10.66 ;
    %load/vec4 v0x626f71324bd0_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz T_10.67, 8;
    %wait E_0x626f7121cfd0;
    %jmp T_10.66;
T_10.67 ;
    %vpi_call 2 595 "$display", "[CPU] @ cycle %0d: Original MISS completed", v0x626f71324ca0_0 {0 0 0};
    %vpi_call 2 597 "$display", "\000" {0 0 0};
    %load/vec4 v0x626f71324d40_0;
    %cmpi/s 3, 0, 32;
    %flag_inv 5; GE is !LT
    %jmp/0xz  T_10.68, 5;
    %vpi_call 2 599 "$display", ">>> SUCCESS: %0d hits serviced WHILE miss was pending!", v0x626f71324d40_0 {0 0 0};
    %vpi_call 2 600 "$display", ">>> This is TRUE NON-BLOCKING (hit-under-miss) behavior!" {0 0 0};
    %jmp T_10.69;
T_10.68 ;
    %vpi_call 2 603 "$display", ">>> Cache blocked during miss (blocking behavior)" {0 0 0};
T_10.69 ;
    %vpi_call 2 605 "$display", "\000" {0 0 0};
    %vpi_call 2 610 "$display", "\342\225\224\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\227" {0 0 0};
    %vpi_call 2 611 "$display", "\342\225\221                    SIMULATION COMPLETE                           \342\225\221" {0 0 0};
    %vpi_call 2 612 "$display", "\342\225\240\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\243" {0 0 0};
    %vpi_call 2 613 "$display", "\342\225\221  Cache Architecture:                                             \342\225\221" {0 0 0};
    %vpi_call 2 614 "$display", "\342\225\221    - 4-way set-associative                                       \342\225\221" {0 0 0};
    %vpi_call 2 615 "$display", "\342\225\221    - 8 sets \303\227 4 ways \303\227 32-byte lines = 1KB                      \342\225\221" {0 0 0};
    %vpi_call 2 616 "$display", "\342\225\221    - Random replacement (LFSR)                                   \342\225\221" {0 0 0};
    %vpi_call 2 617 "$display", "\342\225\221    - Write-back policy with dirty bits                           \342\225\221" {0 0 0};
    %vpi_call 2 618 "$display", "\342\225\221                                                                  \342\225\221" {0 0 0};
    %vpi_call 2 619 "$display", "\342\225\221  Demonstrated Features:                                          \342\225\221" {0 0 0};
    %vpi_call 2 620 "$display", "\342\225\221    \342\234\223 Cache hit latency: 1 cycle                                  \342\225\221" {0 0 0};
    %vpi_call 2 621 "$display", "\342\225\221    \342\234\223 Cache miss penalty: ~%2d cycles                              \342\225\221", P_0x626f711e16b0 {0 0 0};
    %vpi_call 2 622 "$display", "\342\225\221    \342\234\223 Conflict misses (5 blocks to 4-way set)                     \342\225\221" {0 0 0};
    %vpi_call 2 623 "$display", "\342\225\221    \342\234\223 Memory writes (write-back on eviction)                      \342\225\221" {0 0 0};
    %vpi_call 2 624 "$display", "\342\225\221    \342\234\223 Byte/half-word/word access                                  \342\225\221" {0 0 0};
    %vpi_call 2 625 "$display", "\342\225\221    \342\234\223 Non-blocking MSHR (Miss Status Holding Register)            \342\225\221" {0 0 0};
    %vpi_call 2 626 "$display", "\342\225\221    \342\234\223 Hit-under-miss (service hits while miss pending)            \342\225\221" {0 0 0};
    %vpi_call 2 627 "$display", "\342\225\232\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\235" {0 0 0};
    %delay 100000, 0;
    %vpi_call 2 630 "$finish" {0 0 0};
    %end;
    .thread T_10;
    .scope S_0x626f71297380;
T_11 ;
    %vpi_call 2 637 "$dumpfile", "cache_sim.vcd" {0 0 0};
    %vpi_call 2 638 "$dumpvars", 32'sb00000000000000000000000000000000, S_0x626f71297380 {0 0 0};
    %end;
    .thread T_11;
# The file index is used to find the file name in the following table.
:file_names 4;
    "N/A";
    "<interactive>";
    "tb_cache.v";
    "cache.v";
