#ifndef STM32F411X_H_
#define STM32F411X_H_

#include <stdint.h>

/*	MEMORY ADDRESS DEFINE */
#define FLASH_BASE_ADDR		0x08000000U		/* Flash address */
#define SRAM1_BASE_ADDR		0x20000000U		/* SRAM address  */
#define ROM_BASE_ADDR		0x1FFF0000U 	/* ROM address - System memory   */
#define SRAM	SRAM1_BASE_ADDR				/* SRAM sẽ sử dụng */

/*	BUS PERIPHERAL ADDRESS DEFINE */
#define PERIPHERAL_BASE				0x40000000U
#define APB1_PERIPHERAL_BASE_ADDR 	PERIPHERAL_BASE	/*	APB1	*/
#define APB2_PERIPHERAL_BASE_ADDR 	0x40010000U		/*	APB2	*/
#define AHB1_PERIPHERAL_BASE_ADDR	0x40020000U		/*	AHB1	*/
#define AHB2_PERIPHERAL_BASE_ADDR	0x50000000U		/*	AHB2	*/

/*	PERRIPHERAL ADDRESS IN BUS AHB1 */
/*	GPIO	*/
#define GPIOA_BASE_ADDR 	(AHB1_PERIPHERAL_BASE_ADDR + 0x0000)	// 0x4002 0000
#define GPIOB_BASE_ADDR		(AHB1_PERIPHERAL_BASE_ADDR + 0x0400)	// 0X4002 0400
#define GPIOC_BASE_ADDR		(AHB1_PERIPHERAL_BASE_ADDR + 0x0800)	// 0x4002 0800
#define GPIOD_BASE_ADDR		(AHB1_PERIPHERAL_BASE_ADDR + 0x0C00)	// 0x4002 0C00
#define GPIOE_BASE_ADDR		(AHB1_PERIPHERAL_BASE_ADDR + 0x1000)	// 0x4002 1000
#define GPIOH_BASE_ADDR		(AHB1_PERIPHERAL_BASE_ADDR + 0x1C00)	// 0x4002 1C00

/*	RCC	*/
#define RCC_BASE_ADDR		(AHB1_PERIPHERAL_BASE_ADDR + 0x3800)	// 0x4002 3800

/*	PERRIPHERAL ADDRESS IN BUS APB1 */
/*	TIMER 2 & 3*/
#define TIM2_BASE_ADDR		(APB1_PERIPHERAL_BASE_ADDR + 0x0000)
#define TIM3_BASE_ADDR		(APB1_PERIPHERAL_BASE_ADDR + 0x4000)

/*	USART2*/
#define USART2_BASE_ADDR	(APB1_PERIPHERAL_BASE_ADDR + 0x4400)

/*	I2C1	*/
#define I2C1_BASE_ADDR		(APB1_PERIPHERAL_BASE_ADDR + 0x5400)	// 0x4000 5400


#endif
