# Trabalho 3 de Sistemas Digitais: M√∫ltiplos Dom√≠nios de Rel√≥gio

# üí° M√≥dulos

1. TOP (1 MHz)
2. Deserializador (100 KHz)
3. Fila (10 KHz)
---
## ‚õèÔ∏è Deserializador (100 KHz)

O m√≥dulo deserializador recebe dados bit a bit atrav√©s do sinal data_in. Quando o sinal write_in est√° alto, o bit presente em data_in √© armazenado internamente. Ap√≥s oito bits, os dados s√£o agrupados e disponibilizados em data_out, com o sinal data_ready sendo ativado para indicar que os dados est√£o prontos.

Enquanto os dados n√£o forem reconhecidos como recebidos (via ack_in), tanto data_ready quanto data_out permanecem inalterados. Enquanto o m√≥dulo est√° aguardando o envio dos 8 bits agrupados, o sinal status_out estar√° ativo para indicar que est√° ocupado e n√£o pode receber mais dados.

# Entradas:
data_in (1 bit): Entrada serial de dados, recebida bit a bit.

write_in (1 bit): Habilita a escrita do bit atual em data_in.

ack_in (1 bit): Indica que o pr√≥ximo m√≥dulo (Fila) pode receber os dados (derivado de len_out da Fila).

# Sa√≠das:
data_out (8 bits): Sa√≠da dos dados agrupados.

data_ready (1 bit): Indica que data_out cont√©m dados e prontos para serem lidos.

status_out (1 bit): Indica que o deserializador est√° ocupado e n√£o pode receber mais dados.

---

## üë• Fila (10 KHz)

A fila possui 8 posi√ß√µes fixas, cada uma com 8 bits (total de 8 bytes). Ela funciona como uma estrutura FIFO (First-In, First-Out), permitindo que dados sejam inseridos de uma ponta e removidos da outra.
Para inserir um dado, ele deve estar presente no sinal data_in e o sinal enqueue_in deve estar alto. Para remover um dado, o sinal dequeue_in deve ser ativado. No ciclo seguinte, o dado removido aparecer√° em data_out.
 
# Entradas:
data_in (8 bits): Dados a serem inseridos na fila.

enqueue_in (1 bit): Sinal para inserir dados na fila.

dequeue_in (1 bit): Sinal para remover dados da fila.


# Sa√≠das:

data_out (8 bits): Dados removidos da fila.

len_out (8 bits): Indica o n√∫mero de posi√ß√µes atualmente ocupadas na fila.

## üîù TOP (1 MHz)

O m√≥dulo TOP √© respons√°vel por integrar os m√≥dulos `deserializador` e `fila`. Ele recebe um clock de 1 MHz e, por meio de outro m√≥dulo, gera dois novos sinais de clock:

- 100 KHz para o deserializador
- 10 KHz para a fila
No m√≥dulo TOP tamb√©m ocorre a transforma√ß√£o do sinal len_out em ack_in.
