Fitter report for modulo_IZ_v3
Mon Aug 13 22:54:36 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Mon Aug 13 22:54:36 2018           ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                   ; modulo_IZ_v3                                    ;
; Top-level Entity Name           ; modulo_IZ_v3                                    ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 3,099 / 32,070 ( 10 % )                         ;
; Total registers                 ; 4608                                            ;
; Total pins                      ; 84 / 457 ( 18 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 1,408 / 4,065,280 ( < 1 % )                     ;
; Total RAM Blocks                ; 2 / 397 ( < 1 % )                               ;
; Total DSP Blocks                ; 5 / 87 ( 6 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_wire[0]                            ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[1]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[2]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[3]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[4]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[5]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[6]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[7]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[8]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[9]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[10]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[11]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[12]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[13]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[14]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[15]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[16]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[17]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[18]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[19]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[20]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[21]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[22]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[23]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[24]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[25]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[26]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[27]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[28]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[29]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[30]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[31]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[32]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[33]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[34]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[35]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[36]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[37]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[38]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[39]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[40]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[41]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[42]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[43]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[44]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[45]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[46]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[47]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_wire[0]                         ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[1]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[2]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[3]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[4]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[5]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[6]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[7]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[8]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[9]         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[10]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[11]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[12]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[13]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[14]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[15]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[16]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[17]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[18]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[19]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[20]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[21]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[22]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[23]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[24]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[25]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[26]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[27]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[28]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[29]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[30]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[31]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[32]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[33]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[34]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[35]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[36]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[37]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[38]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[39]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[40]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[41]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[42]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[43]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[44]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[45]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[46]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[47]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                   ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_wire[0]                            ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[1]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[2]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[3]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[4]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[5]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[6]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[7]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[8]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[9]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[10]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[11]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[12]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[13]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[14]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[15]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[16]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[17]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[18]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[19]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[20]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[21]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[22]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[23]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[24]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[25]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[26]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[27]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[28]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[29]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[30]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[31]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[32]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[33]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[34]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[35]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[36]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[37]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[38]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[39]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[40]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[41]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[42]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[43]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[44]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[45]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[46]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[47]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_wire[0]                        ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[1]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[2]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[3]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[4]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[5]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[6]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[7]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[8]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[9]        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[10]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[11]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[12]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[13]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[14]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[15]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[16]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[17]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[18]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[19]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[20]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[21]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[22]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[23]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[24]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[25]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[26]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[27]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[28]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[29]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[30]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[31]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[32]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[33]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[34]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[35]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[36]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[37]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[38]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[39]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[40]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[41]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[42]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[43]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[44]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[45]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[46]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[47]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                  ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_wire[0]                            ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[1]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[2]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[3]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[4]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[5]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[6]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[7]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[8]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[9]            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[10]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[11]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[12]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[13]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[14]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[15]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[16]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[17]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[18]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[19]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[20]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[21]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[22]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[23]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[24]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[25]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[26]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[27]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[28]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[29]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[30]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[31]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[32]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[33]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[34]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[35]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[36]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[37]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[38]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[39]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[40]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[41]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[42]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[43]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[44]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[45]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[46]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[47]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[0]                      ; RESULTA          ;                       ;
; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|cntr_djf:cntr1|counter_reg_bit[0]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|cntr_djf:cntr1|counter_reg_bit[0]~DUPLICATE                            ;                  ;                       ;
; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|cntr_djf:cntr1|counter_reg_bit[2]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|cntr_djf:cntr1|counter_reg_bit[2]~DUPLICATE                            ;                  ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[16]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[16]~DUPLICATE                                                                ;                  ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[21]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[21]~DUPLICATE                                                                ;                  ;                       ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[24]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[24]~DUPLICATE                                                                ;                  ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[7]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[7]~DUPLICATE                                                                    ;                  ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[8]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[8]~DUPLICATE                                                                    ;                  ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[11]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[11]~DUPLICATE                                                                   ;                  ;                       ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[22]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[22]~DUPLICATE                                                                   ;                  ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[6]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[6]~DUPLICATE                                                                    ;                  ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[9]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[9]~DUPLICATE                                                                    ;                  ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[17]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[17]~DUPLICATE                                                                   ;                  ;                       ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[18]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_round_p2[18]~DUPLICATE                                                                   ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[9]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[9]~DUPLICATE                                                            ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[17]                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[17]~DUPLICATE                                                           ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|denormal_res_dffe4                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|denormal_res_dffe4~DUPLICATE                                                            ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|infinite_output_sign_dffe2                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|infinite_output_sign_dffe2~DUPLICATE                                                    ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe10             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe10~DUPLICATE             ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe12             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe12~DUPLICATE             ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe10               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe10~DUPLICATE               ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[18]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[18]~DUPLICATE                                                ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[21]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[21]~DUPLICATE                                                ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[7]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[7]~DUPLICATE                                                                 ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[9]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[9]~DUPLICATE                                                                 ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[10]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[10]~DUPLICATE                                                                ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[13]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[13]~DUPLICATE                                                                ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[17]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[17]~DUPLICATE                                                                ;                  ;                       ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[18]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[18]~DUPLICATE                                                                ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_sign_dffe1                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_sign_dffe1~DUPLICATE                                                           ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_sign_dffe1                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_sign_dffe1~DUPLICATE                                                           ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|input_is_nan_dffe4                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|input_is_nan_dffe4~DUPLICATE                                                         ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[0]~DUPLICATE           ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]~DUPLICATE           ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8]~DUPLICATE           ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[6]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[6]~DUPLICATE                                              ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[9]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[9]~DUPLICATE                                              ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[12]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[12]~DUPLICATE                                             ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[1]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[1]~DUPLICATE                                                              ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[7]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[7]~DUPLICATE                                                              ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[1]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[1]~DUPLICATE                                                ;                  ;                       ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_res_is_not_zero_dffe4                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_res_is_not_zero_dffe4~DUPLICATE                                                  ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[21]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[21]~DUPLICATE                                              ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_sign_dffe1                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_sign_dffe1~DUPLICATE                                                 ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[21]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[21]~DUPLICATE                                              ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_sign_dffe1                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_sign_dffe1~DUPLICATE                                                 ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|infinity_magnitude_sub_dffe4                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|infinity_magnitude_sub_dffe4~DUPLICATE                                     ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[2]~DUPLICATE ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[3]~DUPLICATE ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]~DUPLICATE ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[6] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[6]~DUPLICATE ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8]~DUPLICATE ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[1]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[1]~DUPLICATE                                    ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[3]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[3]~DUPLICATE                                    ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[11]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[11]~DUPLICATE                                   ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[12]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[12]~DUPLICATE                                   ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[13]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[13]~DUPLICATE                                   ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[14]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[14]~DUPLICATE                                   ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[16]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[16]~DUPLICATE                                   ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[17]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[17]~DUPLICATE                                   ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[11]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[11]~DUPLICATE                                                   ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[15]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[15]~DUPLICATE                                                   ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[2]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[2]~DUPLICATE                                      ;                  ;                       ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[19]~DUPLICATE          ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[14]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[14]~DUPLICATE                                                  ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[17]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[17]~DUPLICATE                                                  ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[16]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[16]~DUPLICATE                                                  ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[21]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[21]~DUPLICATE                                                  ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[0]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[0]~DUPLICATE     ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[2]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[2]~DUPLICATE     ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]~DUPLICATE     ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[5]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[5]~DUPLICATE     ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe14    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe14~DUPLICATE    ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[3]~DUPLICATE                                        ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[14]~DUPLICATE                                       ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[24]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[24]~DUPLICATE                                       ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[9]~DUPLICATE                                                        ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[23]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[23]~DUPLICATE                                                       ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[0]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[0]~DUPLICATE                                          ;                  ;                       ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[1]~DUPLICATE                                          ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|denormal_res_dffe4                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|denormal_res_dffe4~DUPLICATE                                                           ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[2]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[2]~DUPLICATE             ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]~DUPLICATE             ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[6]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[6]~DUPLICATE             ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8]~DUPLICATE             ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe6             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe6~DUPLICATE             ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe13            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe13~DUPLICATE            ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[14]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[14]~DUPLICATE                                               ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[15]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[15]~DUPLICATE                                               ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[16]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[16]~DUPLICATE                                               ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[17]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[17]~DUPLICATE                                               ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[2]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[2]~DUPLICATE                                                                ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[1]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[1]~DUPLICATE                                                  ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[2]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[2]~DUPLICATE                                                  ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_res_is_not_zero_dffe4                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_res_is_not_zero_dffe4~DUPLICATE                                                    ;                  ;                       ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[15]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[15]~DUPLICATE                      ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[2]~DUPLICATE               ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8]~DUPLICATE               ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe13              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe13~DUPLICATE              ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[3]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[3]~DUPLICATE                                                  ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[17]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[17]~DUPLICATE                                                 ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[22]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[22]~DUPLICATE                                                 ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[4]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[4]~DUPLICATE                                                                  ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[9]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[9]~DUPLICATE                                                                  ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[12]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[12]~DUPLICATE                                                                 ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[14]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[14]~DUPLICATE                                                                 ;                  ;                       ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[15]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[15]~DUPLICATE                                                                 ;                  ;                       ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_man_dffe1[17]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_man_dffe1[17]~DUPLICATE                                                            ;                  ;                       ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_sign_dffe1                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_sign_dffe1~DUPLICATE                                                               ;                  ;                       ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[4]~DUPLICATE               ;                  ;                       ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[6]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[6]~DUPLICATE               ;                  ;                       ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated|pipeline_dffe[8]~DUPLICATE               ;                  ;                       ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[24]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[24]~DUPLICATE                                                 ;                  ;                       ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[11]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[11]~DUPLICATE                                                                 ;                  ;                       ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[13]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[13]~DUPLICATE                                                                 ;                  ;                       ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[14]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_dffe31[14]~DUPLICATE                                                                 ;                  ;                       ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_res_is_not_zero_dffe4                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_res_is_not_zero_dffe4~DUPLICATE                                                      ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9944 ) ; 0.00 % ( 0 / 9944 )        ; 0.00 % ( 0 / 9944 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9944 ) ; 0.00 % ( 0 / 9944 )        ; 0.00 % ( 0 / 9944 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9944 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Carol/Desktop/TCC/01 - codigos Verilog/10 - modulo_IZ_v3/output_files/modulo_IZ_v3.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,099 / 32,070        ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 3,099                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,665 / 32,070        ; 11 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,411                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,459                 ;       ;
;         [c] ALMs used for registers                         ; 795                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 572 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 32,070            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 6                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 444 / 3,207           ; 14 %  ;
;     -- Logic LABs                                           ; 444                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,979                 ;       ;
;     -- 7 input functions                                    ; 63                    ;       ;
;     -- 6 input functions                                    ; 1,112                 ;       ;
;     -- 5 input functions                                    ; 900                   ;       ;
;     -- 4 input functions                                    ; 511                   ;       ;
;     -- <=3 input functions                                  ; 2,393                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 572                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,608                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,411 / 64,140        ; 7 %   ;
;         -- Secondary logic registers                        ; 197 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,492                 ;       ;
;         -- Routing optimization registers                   ; 116                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 84 / 457              ; 18 %  ;
;     -- Clock pins                                           ; 4 / 8                 ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 397               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,408 / 4,065,280     ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,065,280    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 5 / 87                ; 6 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.1% / 2.2% / 2.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 17.9% / 17.9% / 18.0% ;       ;
; Maximum fan-out                                             ; 4617                  ;       ;
; Highest non-global fan-out                                  ; 764                   ;       ;
; Total fan-out                                               ; 35697                 ;       ;
; Average fan-out                                             ; 3.45                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3099 / 32070 ( 10 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3099                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3665 / 32070 ( 11 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1411                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1459                  ; 0                              ;
;         [c] ALMs used for registers                         ; 795                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 572 / 32070 ( 2 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 6                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 444 / 3207 ( 14 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 444                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 4979                  ; 0                              ;
;     -- 7 input functions                                    ; 63                    ; 0                              ;
;     -- 6 input functions                                    ; 1112                  ; 0                              ;
;     -- 5 input functions                                    ; 900                   ; 0                              ;
;     -- 4 input functions                                    ; 511                   ; 0                              ;
;     -- <=3 input functions                                  ; 2393                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 572                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 4411 / 64140 ( 7 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 197 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 4492                  ; 0                              ;
;         -- Routing optimization registers                   ; 116                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 84                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 1408                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 397 ( < 1 % )     ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 5 / 87 ( 5 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 35982                 ; 0                              ;
;     -- Registered Connections                               ; 10433                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 51                    ; 0                              ;
;     -- Output Ports                                         ; 33                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; I_16[0]     ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[10]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[11]    ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[12]    ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[13]    ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[14]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[15]    ; AG15  ; 3B       ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[1]     ; AF15  ; 3B       ; 32           ; 0            ; 17           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[2]     ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[3]     ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[4]     ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[5]     ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[6]     ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[7]     ; AH14  ; 3B       ; 30           ; 0            ; 17           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[8]     ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; I_16[9]     ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 21                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[0]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[10] ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[11] ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[12] ; AG13  ; 3B       ; 26           ; 0            ; 57           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[13] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[14] ; AK12  ; 3B       ; 36           ; 0            ; 34           ; 89                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[15] ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[1]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[2]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[3]  ; AG11  ; 3B       ; 18           ; 0            ; 57           ; 19                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[4]  ; AG12  ; 3B       ; 26           ; 0            ; 40           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[5]  ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[7]  ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[8]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 19                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; U_ini16[9]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 28                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[0]  ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[10] ; AB13  ; 3B       ; 20           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[11] ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[12] ; AK2   ; 3B       ; 20           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[13] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[14] ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[15] ; AK14  ; 3B       ; 40           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[1]  ; AF5   ; 3A       ; 8            ; 0            ; 17           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[2]  ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[3]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[4]  ; AH3   ; 3A       ; 16           ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[5]  ; AG2   ; 3A       ; 16           ; 0            ; 34           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[6]  ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[7]  ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[8]  ; AF11  ; 3B       ; 18           ; 0            ; 40           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; V_ini16[9]  ; AF13  ; 3B       ; 22           ; 0            ; 17           ; 22                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk         ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 4617                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; go          ; AE13  ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset       ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 627                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Ufinal[0]  ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[10] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[11] ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[12] ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[13] ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[14] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[15] ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[1]  ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[2]  ; AA16  ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[3]  ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[4]  ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[5]  ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[6]  ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[7]  ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[8]  ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ufinal[9]  ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[0]  ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[10] ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[11] ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[12] ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[13] ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[14] ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[15] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[1]  ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[2]  ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[3]  ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[4]  ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[5]  ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[6]  ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[7]  ; AC18  ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[8]  ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Vfinal[9]  ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ready      ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 6 / 32 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 41 / 48 ( 85 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 34 / 80 ( 43 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; I_16[11]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; U_ini16[15]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; Ufinal[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; V_ini16[6]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; V_ini16[10]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; U_ini16[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; Ufinal[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; Ufinal[10]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; V_ini16[7]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; U_ini16[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; Vfinal[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; Vfinal[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; U_ini16[6]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; Vfinal[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; go                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; U_ini16[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; Ufinal[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; Vfinal[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; Vfinal[14]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; V_ini16[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; V_ini16[8]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; V_ini16[9]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; I_16[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; I_16[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; Ufinal[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; Vfinal[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; V_ini16[13]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; V_ini16[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; V_ini16[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; U_ini16[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; U_ini16[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; U_ini16[12]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; I_16[15]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; Ufinal[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; Ufinal[13]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; Vfinal[12]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; Vfinal[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; V_ini16[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; I_16[13]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; I_16[9]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; V_ini16[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; I_16[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; U_ini16[13]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; I_16[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; Ufinal[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; U_ini16[11]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; Ufinal[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; Ufinal[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; Vfinal[13]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; Ufinal[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; V_ini16[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; U_ini16[10]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; U_ini16[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; U_ini16[7]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; I_16[8]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; I_16[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; I_16[14]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; I_16[12]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; I_16[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; ready                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; Ufinal[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; Vfinal[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; Ufinal[12]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; Vfinal[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; V_ini16[12]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; V_ini16[11]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; V_ini16[14]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; U_ini16[8]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; I_16[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; U_ini16[9]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; I_16[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; I_16[10]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; U_ini16[14]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; V_ini16[15]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; Ufinal[15]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; Ufinal[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; Vfinal[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; Vfinal[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; Vfinal[15]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; Ufinal[14]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; Vfinal[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; Vfinal[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; Vfinal[15]  ; Incomplete set of assignments ;
; Ufinal[0]   ; Incomplete set of assignments ;
; Ufinal[1]   ; Incomplete set of assignments ;
; Ufinal[2]   ; Incomplete set of assignments ;
; Ufinal[3]   ; Incomplete set of assignments ;
; Ufinal[4]   ; Incomplete set of assignments ;
; Ufinal[5]   ; Incomplete set of assignments ;
; Ufinal[6]   ; Incomplete set of assignments ;
; Ufinal[7]   ; Incomplete set of assignments ;
; Ufinal[8]   ; Incomplete set of assignments ;
; Ufinal[9]   ; Incomplete set of assignments ;
; Ufinal[10]  ; Incomplete set of assignments ;
; Ufinal[11]  ; Incomplete set of assignments ;
; Ufinal[12]  ; Incomplete set of assignments ;
; Ufinal[13]  ; Incomplete set of assignments ;
; Ufinal[14]  ; Incomplete set of assignments ;
; Ufinal[15]  ; Incomplete set of assignments ;
; ready       ; Incomplete set of assignments ;
; Vfinal[0]   ; Incomplete set of assignments ;
; Vfinal[1]   ; Incomplete set of assignments ;
; Vfinal[2]   ; Incomplete set of assignments ;
; Vfinal[3]   ; Incomplete set of assignments ;
; Vfinal[4]   ; Incomplete set of assignments ;
; Vfinal[5]   ; Incomplete set of assignments ;
; Vfinal[6]   ; Incomplete set of assignments ;
; Vfinal[7]   ; Incomplete set of assignments ;
; Vfinal[8]   ; Incomplete set of assignments ;
; Vfinal[9]   ; Incomplete set of assignments ;
; Vfinal[10]  ; Incomplete set of assignments ;
; Vfinal[11]  ; Incomplete set of assignments ;
; Vfinal[12]  ; Incomplete set of assignments ;
; Vfinal[13]  ; Incomplete set of assignments ;
; Vfinal[14]  ; Incomplete set of assignments ;
; clk         ; Incomplete set of assignments ;
; reset       ; Incomplete set of assignments ;
; go          ; Incomplete set of assignments ;
; U_ini16[9]  ; Incomplete set of assignments ;
; U_ini16[10] ; Incomplete set of assignments ;
; U_ini16[11] ; Incomplete set of assignments ;
; U_ini16[12] ; Incomplete set of assignments ;
; U_ini16[13] ; Incomplete set of assignments ;
; U_ini16[14] ; Incomplete set of assignments ;
; U_ini16[0]  ; Incomplete set of assignments ;
; U_ini16[1]  ; Incomplete set of assignments ;
; U_ini16[2]  ; Incomplete set of assignments ;
; U_ini16[3]  ; Incomplete set of assignments ;
; U_ini16[4]  ; Incomplete set of assignments ;
; U_ini16[5]  ; Incomplete set of assignments ;
; U_ini16[6]  ; Incomplete set of assignments ;
; U_ini16[7]  ; Incomplete set of assignments ;
; U_ini16[8]  ; Incomplete set of assignments ;
; U_ini16[15] ; Incomplete set of assignments ;
; V_ini16[15] ; Incomplete set of assignments ;
; V_ini16[14] ; Incomplete set of assignments ;
; V_ini16[10] ; Incomplete set of assignments ;
; V_ini16[11] ; Incomplete set of assignments ;
; V_ini16[12] ; Incomplete set of assignments ;
; V_ini16[13] ; Incomplete set of assignments ;
; V_ini16[0]  ; Incomplete set of assignments ;
; V_ini16[1]  ; Incomplete set of assignments ;
; V_ini16[2]  ; Incomplete set of assignments ;
; V_ini16[3]  ; Incomplete set of assignments ;
; V_ini16[9]  ; Incomplete set of assignments ;
; V_ini16[4]  ; Incomplete set of assignments ;
; V_ini16[5]  ; Incomplete set of assignments ;
; V_ini16[8]  ; Incomplete set of assignments ;
; V_ini16[7]  ; Incomplete set of assignments ;
; V_ini16[6]  ; Incomplete set of assignments ;
; I_16[15]    ; Incomplete set of assignments ;
; I_16[4]     ; Incomplete set of assignments ;
; I_16[9]     ; Incomplete set of assignments ;
; I_16[8]     ; Incomplete set of assignments ;
; I_16[14]    ; Incomplete set of assignments ;
; I_16[10]    ; Incomplete set of assignments ;
; I_16[11]    ; Incomplete set of assignments ;
; I_16[12]    ; Incomplete set of assignments ;
; I_16[13]    ; Incomplete set of assignments ;
; I_16[7]     ; Incomplete set of assignments ;
; I_16[0]     ; Incomplete set of assignments ;
; I_16[1]     ; Incomplete set of assignments ;
; I_16[2]     ; Incomplete set of assignments ;
; I_16[6]     ; Incomplete set of assignments ;
; I_16[5]     ; Incomplete set of assignments ;
; I_16[3]     ; Incomplete set of assignments ;
; Vfinal[15]  ; Missing location assignment   ;
; Ufinal[0]   ; Missing location assignment   ;
; Ufinal[1]   ; Missing location assignment   ;
; Ufinal[2]   ; Missing location assignment   ;
; Ufinal[3]   ; Missing location assignment   ;
; Ufinal[4]   ; Missing location assignment   ;
; Ufinal[5]   ; Missing location assignment   ;
; Ufinal[6]   ; Missing location assignment   ;
; Ufinal[7]   ; Missing location assignment   ;
; Ufinal[8]   ; Missing location assignment   ;
; Ufinal[9]   ; Missing location assignment   ;
; Ufinal[10]  ; Missing location assignment   ;
; Ufinal[11]  ; Missing location assignment   ;
; Ufinal[12]  ; Missing location assignment   ;
; Ufinal[13]  ; Missing location assignment   ;
; Ufinal[14]  ; Missing location assignment   ;
; Ufinal[15]  ; Missing location assignment   ;
; ready       ; Missing location assignment   ;
; Vfinal[0]   ; Missing location assignment   ;
; Vfinal[1]   ; Missing location assignment   ;
; Vfinal[2]   ; Missing location assignment   ;
; Vfinal[3]   ; Missing location assignment   ;
; Vfinal[4]   ; Missing location assignment   ;
; Vfinal[5]   ; Missing location assignment   ;
; Vfinal[6]   ; Missing location assignment   ;
; Vfinal[7]   ; Missing location assignment   ;
; Vfinal[8]   ; Missing location assignment   ;
; Vfinal[9]   ; Missing location assignment   ;
; Vfinal[10]  ; Missing location assignment   ;
; Vfinal[11]  ; Missing location assignment   ;
; Vfinal[12]  ; Missing location assignment   ;
; Vfinal[13]  ; Missing location assignment   ;
; Vfinal[14]  ; Missing location assignment   ;
; clk         ; Missing location assignment   ;
; reset       ; Missing location assignment   ;
; go          ; Missing location assignment   ;
; U_ini16[9]  ; Missing location assignment   ;
; U_ini16[10] ; Missing location assignment   ;
; U_ini16[11] ; Missing location assignment   ;
; U_ini16[12] ; Missing location assignment   ;
; U_ini16[13] ; Missing location assignment   ;
; U_ini16[14] ; Missing location assignment   ;
; U_ini16[0]  ; Missing location assignment   ;
; U_ini16[1]  ; Missing location assignment   ;
; U_ini16[2]  ; Missing location assignment   ;
; U_ini16[3]  ; Missing location assignment   ;
; U_ini16[4]  ; Missing location assignment   ;
; U_ini16[5]  ; Missing location assignment   ;
; U_ini16[6]  ; Missing location assignment   ;
; U_ini16[7]  ; Missing location assignment   ;
; U_ini16[8]  ; Missing location assignment   ;
; U_ini16[15] ; Missing location assignment   ;
; V_ini16[15] ; Missing location assignment   ;
; V_ini16[14] ; Missing location assignment   ;
; V_ini16[10] ; Missing location assignment   ;
; V_ini16[11] ; Missing location assignment   ;
; V_ini16[12] ; Missing location assignment   ;
; V_ini16[13] ; Missing location assignment   ;
; V_ini16[0]  ; Missing location assignment   ;
; V_ini16[1]  ; Missing location assignment   ;
; V_ini16[2]  ; Missing location assignment   ;
; V_ini16[3]  ; Missing location assignment   ;
; V_ini16[9]  ; Missing location assignment   ;
; V_ini16[4]  ; Missing location assignment   ;
; V_ini16[5]  ; Missing location assignment   ;
; V_ini16[8]  ; Missing location assignment   ;
; V_ini16[7]  ; Missing location assignment   ;
; V_ini16[6]  ; Missing location assignment   ;
; I_16[15]    ; Missing location assignment   ;
; I_16[4]     ; Missing location assignment   ;
; I_16[9]     ; Missing location assignment   ;
; I_16[8]     ; Missing location assignment   ;
; I_16[14]    ; Missing location assignment   ;
; I_16[10]    ; Missing location assignment   ;
; I_16[11]    ; Missing location assignment   ;
; I_16[12]    ; Missing location assignment   ;
; I_16[13]    ; Missing location assignment   ;
; I_16[7]     ; Missing location assignment   ;
; I_16[0]     ; Missing location assignment   ;
; I_16[1]     ; Missing location assignment   ;
; I_16[2]     ; Missing location assignment   ;
; I_16[6]     ; Missing location assignment   ;
; I_16[5]     ; Missing location assignment   ;
; I_16[3]     ; Missing location assignment   ;
+-------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+
; Compilation Hierarchy Node                                                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                        ; Entity Name                  ; Library Name ;
+---------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+
; |modulo_IZ_v3                                                             ; 3098.5 (148.9)       ; 3664.0 (262.2)                   ; 571.5 (113.3)                                     ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 4979 (50)           ; 4608 (619)                ; 0 (0)         ; 1408              ; 2     ; 5          ; 84   ; 0            ; |modulo_IZ_v3                                                                                                                                                                                                                                                                                                                                              ; modulo_IZ_v3                 ; work         ;
;    |Conv_F16_F32:IN_I16|                                                  ; 22.8 (22.8)          ; 22.8 (22.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|Conv_F16_F32:IN_I16                                                                                                                                                                                                                                                                                                                          ; Conv_F16_F32                 ; work         ;
;    |Conv_F16_F32:IN_U16|                                                  ; 37.2 (37.2)          ; 40.0 (40.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|Conv_F16_F32:IN_U16                                                                                                                                                                                                                                                                                                                          ; Conv_F16_F32                 ; work         ;
;    |Conv_F16_F32:IN_V16|                                                  ; 29.3 (29.3)          ; 30.2 (30.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|Conv_F16_F32:IN_V16                                                                                                                                                                                                                                                                                                                          ; Conv_F16_F32                 ; work         ;
;    |Conv_F32_F16:OUT_U16|                                                 ; 62.0 (62.0)          ; 64.8 (64.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (91)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|Conv_F32_F16:OUT_U16                                                                                                                                                                                                                                                                                                                         ; Conv_F32_F16                 ; work         ;
;    |Conv_F32_F16:OUT_V16|                                                 ; 64.8 (64.8)          ; 65.7 (65.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (91)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|Conv_F32_F16:OUT_V16                                                                                                                                                                                                                                                                                                                         ; Conv_F32_F16                 ; work         ;
;    |linha_retardo:linRet_140U|                                            ; 4.3 (4.3)            ; 54.2 (54.2)                      ; 49.9 (49.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_140U                                                                                                                                                                                                                                                                                                                    ; linha_retardo                ; work         ;
;    |linha_retardo:linRet_re5VI|                                           ; 8.4 (8.4)            ; 76.4 (76.4)                      ; 68.0 (68.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 192 (192)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_re5VI                                                                                                                                                                                                                                                                                                                   ; linha_retardo                ; work         ;
;    |linha_retardo:linRet_reI|                                             ; 9.3 (9.3)            ; 45.5 (45.5)                      ; 36.2 (36.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 108 (108)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_reI                                                                                                                                                                                                                                                                                                                     ; linha_retardo                ; work         ;
;    |linha_retardo:linRet_retU|                                            ; 16.0 (16.0)          ; 46.1 (46.1)                      ; 30.1 (30.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 108 (108)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_retU                                                                                                                                                                                                                                                                                                                    ; linha_retardo                ; work         ;
;    |linha_retardo:linRet_ret_a_bv_U|                                      ; 8.6 (1.6)            ; 21.3 (13.8)                      ; 12.8 (12.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 42 (32)                   ; 0 (0)         ; 480               ; 1     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_ret_a_bv_U                                                                                                                                                                                                                                                                                                              ; linha_retardo                ; work         ;
;       |altshift_taps:SR_rtl_0|                                            ; 7.0 (0.0)            ; 7.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 10 (0)                    ; 0 (0)         ; 480               ; 1     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0                                                                                                                                                                                                                                                                                       ; altshift_taps                ; work         ;
;          |shift_taps_rhv:auto_generated|                                  ; 7.0 (3.5)            ; 7.5 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (8)              ; 10 (4)                    ; 0 (0)         ; 480               ; 1     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated                                                                                                                                                                                                                                                         ; shift_taps_rhv               ; work         ;
;             |altsyncram_pu91:altsyncram5|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 480               ; 1     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|altsyncram_pu91:altsyncram5                                                                                                                                                                                                                             ; altsyncram_pu91              ; work         ;
;             |cntr_djf:cntr1|                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|cntr_djf:cntr1                                                                                                                                                                                                                                          ; cntr_djf                     ; work         ;
;    |linha_retardo:linRet_ret_dU|                                          ; 8.5 (0.3)            ; 24.5 (16.0)                      ; 16.0 (15.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 42 (32)                   ; 0 (0)         ; 928               ; 1     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_ret_dU                                                                                                                                                                                                                                                                                                                  ; linha_retardo                ; work         ;
;       |altshift_taps:SR_rtl_0|                                            ; 8.2 (0.0)            ; 8.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 10 (0)                    ; 0 (0)         ; 928               ; 1     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0                                                                                                                                                                                                                                                                                           ; altshift_taps                ; work         ;
;          |shift_taps_0iv:auto_generated|                                  ; 8.2 (4.5)            ; 8.5 (4.5)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 10 (5)                    ; 0 (0)         ; 928               ; 1     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated                                                                                                                                                                                                                                                             ; shift_taps_0iv               ; work         ;
;             |altsyncram_5v91:altsyncram5|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 928               ; 1     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|altsyncram_5v91:altsyncram5                                                                                                                                                                                                                                 ; altsyncram_5v91              ; work         ;
;             |cntr_jjf:cntr1|                                              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|cntr_jjf:cntr1                                                                                                                                                                                                                                              ; cntr_jjf                     ; work         ;
;    |mult:mult_V5|                                                         ; 81.8 (0.0)           ; 90.3 (0.0)                       ; 9.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 128 (0)             ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5                                                                                                                                                                                                                                                                                                                                 ; mult                         ; work         ;
;       |mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|                 ; 81.8 (63.2)          ; 90.3 (71.2)                      ; 9.0 (8.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 128 (75)            ; 149 (130)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component                                                                                                                                                                                                                                                                               ; mult_altfp_mult_r8o          ; work         ;
;          |lpm_add_sub:exp_add_adder|                                      ; 4.7 (0.0)            ; 5.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_tsd:auto_generated|                                  ; 4.7 (4.7)            ; 5.2 (5.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated                                                                                                                                                                                                                          ; add_sub_tsd                  ; work         ;
;          |lpm_add_sub:exp_adj_adder|                                      ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_adj_adder                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_kka:auto_generated|                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_adj_adder|add_sub_kka:auto_generated                                                                                                                                                                                                                          ; add_sub_kka                  ; work         ;
;          |lpm_add_sub:exp_bias_subtr|                                     ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_bias_subtr                                                                                                                                                                                                                                                    ; lpm_add_sub                  ; work         ;
;             |add_sub_idg:auto_generated|                                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_bias_subtr|add_sub_idg:auto_generated                                                                                                                                                                                                                         ; add_sub_idg                  ; work         ;
;          |lpm_add_sub:man_round_adder|                                    ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:man_round_adder                                                                                                                                                                                                                                                   ; lpm_add_sub                  ; work         ;
;             |add_sub_bmb:auto_generated|                                  ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:man_round_adder|add_sub_bmb:auto_generated                                                                                                                                                                                                                        ; add_sub_bmb                  ; work         ;
;          |lpm_mult:man_product2_mult|                                     ; 2.8 (0.0)            ; 2.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult                                                                                                                                                                                                                                                    ; lpm_mult                     ; work         ;
;             |mult_4us:auto_generated|                                     ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated                                                                                                                                                                                                                            ; mult_4us                     ; work         ;
;    |mult:mult_VV|                                                         ; 69.3 (0.0)           ; 78.7 (0.0)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (0)             ; 131 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV                                                                                                                                                                                                                                                                                                                                 ; mult                         ; work         ;
;       |mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|                 ; 69.3 (58.0)          ; 78.7 (66.9)                      ; 9.3 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (69)            ; 131 (123)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component                                                                                                                                                                                                                                                                               ; mult_altfp_mult_r8o          ; work         ;
;          |lpm_add_sub:exp_add_adder|                                      ; 1.8 (0.0)            ; 2.8 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_tsd:auto_generated|                                  ; 1.8 (1.8)            ; 2.8 (2.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated                                                                                                                                                                                                                          ; add_sub_tsd                  ; work         ;
;          |lpm_add_sub:exp_adj_adder|                                      ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_adj_adder                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_kka:auto_generated|                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_adj_adder|add_sub_kka:auto_generated                                                                                                                                                                                                                          ; add_sub_kka                  ; work         ;
;          |lpm_add_sub:exp_bias_subtr|                                     ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_bias_subtr                                                                                                                                                                                                                                                    ; lpm_add_sub                  ; work         ;
;             |add_sub_idg:auto_generated|                                  ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_bias_subtr|add_sub_idg:auto_generated                                                                                                                                                                                                                         ; add_sub_idg                  ; work         ;
;          |lpm_add_sub:man_round_adder|                                    ; 5.8 (0.0)            ; 5.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:man_round_adder                                                                                                                                                                                                                                                   ; lpm_add_sub                  ; work         ;
;             |add_sub_bmb:auto_generated|                                  ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:man_round_adder|add_sub_bmb:auto_generated                                                                                                                                                                                                                        ; add_sub_bmb                  ; work         ;
;          |lpm_mult:man_product2_mult|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult                                                                                                                                                                                                                                                    ; lpm_mult                     ; work         ;
;             |mult_4us:auto_generated|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated                                                                                                                                                                                                                            ; mult_4us                     ; work         ;
;    |mult:mult_VV004|                                                      ; 80.3 (0.0)           ; 108.2 (0.0)                      ; 29.3 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 133 (0)             ; 161 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004                                                                                                                                                                                                                                                                                                                              ; mult                         ; work         ;
;       |mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|                 ; 80.3 (65.3)          ; 108.2 (81.8)                     ; 29.3 (18.0)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 133 (81)            ; 161 (129)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component                                                                                                                                                                                                                                                                            ; mult_altfp_mult_r8o          ; work         ;
;          |lpm_add_sub:exp_add_adder|                                      ; 4.2 (0.0)            ; 4.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_tsd:auto_generated|                                  ; 4.2 (4.2)            ; 4.7 (4.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated                                                                                                                                                                                                                       ; add_sub_tsd                  ; work         ;
;          |lpm_add_sub:exp_adj_adder|                                      ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_adj_adder                                                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_kka:auto_generated|                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_adj_adder|add_sub_kka:auto_generated                                                                                                                                                                                                                       ; add_sub_kka                  ; work         ;
;          |lpm_add_sub:exp_bias_subtr|                                     ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_bias_subtr                                                                                                                                                                                                                                                 ; lpm_add_sub                  ; work         ;
;             |add_sub_idg:auto_generated|                                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_bias_subtr|add_sub_idg:auto_generated                                                                                                                                                                                                                      ; add_sub_idg                  ; work         ;
;          |lpm_add_sub:man_round_adder|                                    ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:man_round_adder                                                                                                                                                                                                                                                ; lpm_add_sub                  ; work         ;
;             |add_sub_bmb:auto_generated|                                  ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:man_round_adder|add_sub_bmb:auto_generated                                                                                                                                                                                                                     ; add_sub_bmb                  ; work         ;
;          |lpm_mult:man_product2_mult|                                     ; -0.3 (0.0)           ; 10.9 (0.0)                       ; 11.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult                                                                                                                                                                                                                                                 ; lpm_mult                     ; work         ;
;             |mult_4us:auto_generated|                                     ; -0.3 (-0.3)          ; 10.9 (10.9)                      ; 11.2 (11.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated                                                                                                                                                                                                                         ; mult_4us                     ; work         ;
;    |mult:mult_a_bV_U|                                                     ; 79.9 (0.0)           ; 101.4 (0.0)                      ; 21.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 163 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U                                                                                                                                                                                                                                                                                                                             ; mult                         ; work         ;
;       |mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|                 ; 79.9 (65.0)          ; 101.4 (75.3)                     ; 21.5 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (81)            ; 163 (131)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component                                                                                                                                                                                                                                                                           ; mult_altfp_mult_r8o          ; work         ;
;          |lpm_add_sub:exp_add_adder|                                      ; 4.7 (0.0)            ; 4.9 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                                 ; lpm_add_sub                  ; work         ;
;             |add_sub_tsd:auto_generated|                                  ; 4.7 (4.7)            ; 4.9 (4.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated                                                                                                                                                                                                                      ; add_sub_tsd                  ; work         ;
;          |lpm_add_sub:exp_adj_adder|                                      ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_adj_adder                                                                                                                                                                                                                                                 ; lpm_add_sub                  ; work         ;
;             |add_sub_kka:auto_generated|                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_adj_adder|add_sub_kka:auto_generated                                                                                                                                                                                                                      ; add_sub_kka                  ; work         ;
;          |lpm_add_sub:exp_bias_subtr|                                     ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_bias_subtr                                                                                                                                                                                                                                                ; lpm_add_sub                  ; work         ;
;             |add_sub_idg:auto_generated|                                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_bias_subtr|add_sub_idg:auto_generated                                                                                                                                                                                                                     ; add_sub_idg                  ; work         ;
;          |lpm_add_sub:man_round_adder|                                    ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:man_round_adder                                                                                                                                                                                                                                               ; lpm_add_sub                  ; work         ;
;             |add_sub_bmb:auto_generated|                                  ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:man_round_adder|add_sub_bmb:auto_generated                                                                                                                                                                                                                    ; add_sub_bmb                  ; work         ;
;          |lpm_mult:man_product2_mult|                                     ; -0.9 (0.0)           ; 10.1 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult                                                                                                                                                                                                                                                ; lpm_mult                     ; work         ;
;             |mult_4us:auto_generated|                                     ; -0.9 (-0.9)          ; 10.1 (10.1)                      ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated                                                                                                                                                                                                                        ; mult_4us                     ; work         ;
;    |mult:mult_bV|                                                         ; 73.8 (0.0)           ; 83.6 (0.0)                       ; 10.7 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 124 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV                                                                                                                                                                                                                                                                                                                                 ; mult                         ; work         ;
;       |mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|                 ; 73.8 (58.5)          ; 83.6 (68.3)                      ; 10.7 (10.8)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 119 (67)            ; 124 (116)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component                                                                                                                                                                                                                                                                               ; mult_altfp_mult_r8o          ; work         ;
;          |lpm_add_sub:exp_add_adder|                                      ; 4.2 (0.0)            ; 4.6 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_tsd:auto_generated|                                  ; 4.2 (4.2)            ; 4.6 (4.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated                                                                                                                                                                                                                          ; add_sub_tsd                  ; work         ;
;          |lpm_add_sub:exp_adj_adder|                                      ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_adj_adder                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_kka:auto_generated|                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_adj_adder|add_sub_kka:auto_generated                                                                                                                                                                                                                          ; add_sub_kka                  ; work         ;
;          |lpm_add_sub:exp_bias_subtr|                                     ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_bias_subtr                                                                                                                                                                                                                                                    ; lpm_add_sub                  ; work         ;
;             |add_sub_idg:auto_generated|                                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_bias_subtr|add_sub_idg:auto_generated                                                                                                                                                                                                                         ; add_sub_idg                  ; work         ;
;          |lpm_add_sub:man_round_adder|                                    ; 5.8 (0.0)            ; 5.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:man_round_adder                                                                                                                                                                                                                                                   ; lpm_add_sub                  ; work         ;
;             |add_sub_bmb:auto_generated|                                  ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:man_round_adder|add_sub_bmb:auto_generated                                                                                                                                                                                                                        ; add_sub_bmb                  ; work         ;
;          |lpm_mult:man_product2_mult|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult                                                                                                                                                                                                                                                    ; lpm_mult                     ; work         ;
;             |mult_4us:auto_generated|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |modulo_IZ_v3|mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated                                                                                                                                                                                                                            ; mult_4us                     ; work         ;
;    |soma:comp_V|                                                          ; 336.0 (0.0)          ; 356.0 (0.0)                      ; 20.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 563 (0)             ; 375 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V                                                                                                                                                                                                                                                                                                                                  ; soma                         ; work         ;
;       |soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|           ; 336.0 (155.7)        ; 356.0 (165.6)                    ; 20.0 (9.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 563 (226)           ; 375 (255)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component                                                                                                                                                                                                                                                                          ; soma_altfp_add_sub_3ij       ; work         ;
;          |lpm_add_sub:add_sub1|                                           ; 2.7 (0.0)            ; 2.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated                                                                                                                                                                                                                          ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub3|                                           ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_poe:auto_generated|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated                                                                                                                                                                                                                          ; add_sub_poe                  ; work         ;
;          |lpm_add_sub:add_sub4|                                           ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub4|add_sub_rne:auto_generated                                                                                                                                                                                                                          ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:add_sub5|                                           ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_c1i:auto_generated|                                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated                                                                                                                                                                                                                          ; add_sub_c1i                  ; work         ;
;          |lpm_add_sub:add_sub6|                                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub6|add_sub_rne:auto_generated                                                                                                                                                                                                                          ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:man_2comp_res_lower|                                ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                          ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                               ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper0|                               ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                         ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                              ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper1|                               ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                         ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                              ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_lower|                                  ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                                 ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper0|                                 ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                           ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                                ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper1|                                 ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                           ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                                ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_lower|                     ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                               ; lpm_add_sub                  ; work         ;
;             |add_sub_18f:auto_generated|                                  ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated                                                                                                                                                                                                    ; add_sub_18f                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_upper1|                    ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                              ; lpm_add_sub                  ; work         ;
;             |add_sub_agf:auto_generated|                                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_agf:auto_generated                                                                                                                                                                                                   ; add_sub_agf                  ; work         ;
;          |lpm_compare:trailing_zeros_limit_comparator|                    ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                              ; lpm_compare                  ; work         ;
;             |cmpr_e7g:auto_generated|                                     ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_e7g:auto_generated                                                                                                                                                                                                      ; cmpr_e7g                     ; work         ;
;          |soma_altbarrel_shift_aeb:rbarrel_shift|                         ; 53.0 (53.0)          ; 58.7 (58.7)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (91)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_aeb:rbarrel_shift                                                                                                                                                                                                                                   ; soma_altbarrel_shift_aeb     ; work         ;
;          |soma_altbarrel_shift_ltd:lbarrel_shift|                         ; 44.5 (44.5)          ; 47.0 (47.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift                                                                                                                                                                                                                                   ; soma_altbarrel_shift_ltd     ; work         ;
;          |soma_altpriority_encoder_e48:trailing_zeros_cnt|                ; 8.3 (4.2)            ; 11.5 (5.0)                       ; 3.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (8)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                                          ; soma_altpriority_encoder_e48 ; work         ;
;             |soma_altpriority_encoder_f48:altpriority_encoder22|          ; 1.4 (0.0)            ; 2.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22                                                                                                                                                                       ; soma_altpriority_encoder_f48 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder29|       ; 1.4 (1.1)            ; 2.0 (1.5)                        ; 0.6 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22|soma_altpriority_encoder_vh8:altpriority_encoder29                                                                                                                    ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder25|    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22|soma_altpriority_encoder_vh8:altpriority_encoder29|soma_altpriority_encoder_qh8:altpriority_encoder25                                                                 ; soma_altpriority_encoder_qh8 ; work         ;
;             |soma_altpriority_encoder_fj8:altpriority_encoder21|          ; 2.8 (1.9)            ; 4.5 (3.0)                        ; 1.8 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                                       ; soma_altpriority_encoder_fj8 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder23|       ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23                                                                                                                    ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder26|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder26                                                                 ; soma_altpriority_encoder_qh8 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder24|       ; 0.6 (0.3)            ; 1.2 (0.7)                        ; 0.6 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24                                                                                                                    ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder25|    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24|soma_altpriority_encoder_qh8:altpriority_encoder25                                                                 ; soma_altpriority_encoder_qh8 ; work         ;
;          |soma_altpriority_encoder_qb6:leading_zeroes_cnt|                ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                                          ; soma_altpriority_encoder_qb6 ; work         ;
;    |soma:soma_5V_I|                                                       ; 333.6 (0.0)          ; 367.3 (0.0)                      ; 34.7 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 582 (0)             ; 384 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I                                                                                                                                                                                                                                                                                                                               ; soma                         ; work         ;
;       |soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|           ; 333.6 (163.5)        ; 367.3 (178.4)                    ; 34.7 (15.9)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 582 (260)           ; 384 (264)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component                                                                                                                                                                                                                                                                       ; soma_altfp_add_sub_3ij       ; work         ;
;          |lpm_add_sub:add_sub1|                                           ; 2.8 (0.0)            ; 3.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 2.8 (2.8)            ; 3.5 (3.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated                                                                                                                                                                                                                       ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub2|                                           ; 3.2 (0.0)            ; 4.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 3.2 (3.2)            ; 4.5 (4.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub2|add_sub_soe:auto_generated                                                                                                                                                                                                                       ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub3|                                           ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_poe:auto_generated|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated                                                                                                                                                                                                                       ; add_sub_poe                  ; work         ;
;          |lpm_add_sub:add_sub4|                                           ; 2.1 (0.0)            ; 2.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub4|add_sub_rne:auto_generated                                                                                                                                                                                                                       ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:add_sub5|                                           ; 2.3 (0.0)            ; 2.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_c1i:auto_generated|                                  ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated                                                                                                                                                                                                                       ; add_sub_c1i                  ; work         ;
;          |lpm_add_sub:add_sub6|                                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub6|add_sub_rne:auto_generated                                                                                                                                                                                                                       ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:man_2comp_res_lower|                                ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                       ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                            ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper0|                               ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                           ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper1|                               ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                           ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_lower|                                  ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                         ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                              ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper0|                                 ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                        ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                             ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper1|                                 ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                        ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                             ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_lower|                     ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_18f:auto_generated|                                  ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated                                                                                                                                                                                                 ; add_sub_18f                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_upper1|                    ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                           ; lpm_add_sub                  ; work         ;
;             |add_sub_agf:auto_generated|                                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_agf:auto_generated                                                                                                                                                                                                ; add_sub_agf                  ; work         ;
;          |lpm_compare:trailing_zeros_limit_comparator|                    ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                           ; lpm_compare                  ; work         ;
;             |cmpr_e7g:auto_generated|                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_e7g:auto_generated                                                                                                                                                                                                   ; cmpr_e7g                     ; work         ;
;          |soma_altbarrel_shift_aeb:rbarrel_shift|                         ; 36.0 (36.0)          ; 45.7 (45.7)                      ; 9.7 (9.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_aeb:rbarrel_shift                                                                                                                                                                                                                                ; soma_altbarrel_shift_aeb     ; work         ;
;          |soma_altbarrel_shift_ltd:lbarrel_shift|                         ; 41.1 (41.1)          ; 47.7 (47.7)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift                                                                                                                                                                                                                                ; soma_altbarrel_shift_ltd     ; work         ;
;          |soma_altpriority_encoder_e48:trailing_zeros_cnt|                ; 15.1 (4.4)           ; 17.0 (5.2)                       ; 1.9 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (7)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                                       ; soma_altpriority_encoder_e48 ; work         ;
;             |soma_altpriority_encoder_f48:altpriority_encoder22|          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22                                                                                                                                                                    ; soma_altpriority_encoder_f48 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder29|       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22|soma_altpriority_encoder_vh8:altpriority_encoder29                                                                                                                 ; soma_altpriority_encoder_vh8 ; work         ;
;             |soma_altpriority_encoder_fj8:altpriority_encoder21|          ; 9.2 (5.0)            ; 10.3 (5.8)                       ; 1.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                                    ; soma_altpriority_encoder_fj8 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder23|       ; 1.9 (0.7)            ; 1.9 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23                                                                                                                 ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder25|    ; 0.8 (0.3)            ; 0.8 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder25                                                              ; soma_altpriority_encoder_qh8 ; work         ;
;                      |soma_altpriority_encoder_nh8:altpriority_encoder27| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder25|soma_altpriority_encoder_nh8:altpriority_encoder27           ; soma_altpriority_encoder_nh8 ; work         ;
;                      |soma_altpriority_encoder_nh8:altpriority_encoder28| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder25|soma_altpriority_encoder_nh8:altpriority_encoder28           ; soma_altpriority_encoder_nh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder26|    ; 0.5 (0.3)            ; 0.5 (0.5)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder26                                                              ; soma_altpriority_encoder_qh8 ; work         ;
;                      |soma_altpriority_encoder_nh8:altpriority_encoder27| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder26|soma_altpriority_encoder_nh8:altpriority_encoder27           ; soma_altpriority_encoder_nh8 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder24|       ; 1.6 (1.3)            ; 2.7 (1.7)                        ; 1.1 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24                                                                                                                 ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder25|    ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24|soma_altpriority_encoder_qh8:altpriority_encoder25                                                              ; soma_altpriority_encoder_qh8 ; work         ;
;          |soma_altpriority_encoder_qb6:leading_zeroes_cnt|                ; 6.4 (6.4)            ; 6.4 (6.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                                       ; soma_altpriority_encoder_qb6 ; work         ;
;    |soma:soma_VV004_140U|                                                 ; 334.8 (0.0)          ; 350.2 (0.0)                      ; 15.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 582 (0)             ; 383 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U                                                                                                                                                                                                                                                                                                                         ; soma                         ; work         ;
;       |soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|           ; 334.8 (164.3)        ; 350.2 (171.8)                    ; 15.4 (7.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 582 (261)           ; 383 (261)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component                                                                                                                                                                                                                                                                 ; soma_altfp_add_sub_3ij       ; work         ;
;          |lpm_add_sub:add_sub1|                                           ; 3.3 (0.0)            ; 3.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated                                                                                                                                                                                                                 ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub2|                                           ; 2.8 (0.0)            ; 3.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 2.8 (2.8)            ; 3.3 (3.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub2|add_sub_soe:auto_generated                                                                                                                                                                                                                 ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub3|                                           ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_poe:auto_generated|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated                                                                                                                                                                                                                 ; add_sub_poe                  ; work         ;
;          |lpm_add_sub:add_sub4|                                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub4|add_sub_rne:auto_generated                                                                                                                                                                                                                 ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:add_sub5|                                           ; 2.3 (0.0)            ; 2.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_c1i:auto_generated|                                  ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated                                                                                                                                                                                                                 ; add_sub_c1i                  ; work         ;
;          |lpm_add_sub:add_sub6|                                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub6|add_sub_rne:auto_generated                                                                                                                                                                                                                 ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:man_2comp_res_lower|                                ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                 ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                      ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper0|                               ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                     ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper1|                               ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                     ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_lower|                                  ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                   ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                        ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper0|                                 ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                       ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper1|                                 ; 7.7 (0.0)            ; 7.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                       ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_lower|                     ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_18f:auto_generated|                                  ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated                                                                                                                                                                                           ; add_sub_18f                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_upper1|                    ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                     ; lpm_add_sub                  ; work         ;
;             |add_sub_agf:auto_generated|                                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_agf:auto_generated                                                                                                                                                                                          ; add_sub_agf                  ; work         ;
;          |lpm_compare:trailing_zeros_limit_comparator|                    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                     ; lpm_compare                  ; work         ;
;             |cmpr_e7g:auto_generated|                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_e7g:auto_generated                                                                                                                                                                                             ; cmpr_e7g                     ; work         ;
;          |soma_altbarrel_shift_aeb:rbarrel_shift|                         ; 35.2 (35.2)          ; 45.7 (45.7)                      ; 10.5 (10.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_aeb:rbarrel_shift                                                                                                                                                                                                                          ; soma_altbarrel_shift_aeb     ; work         ;
;          |soma_altbarrel_shift_ltd:lbarrel_shift|                         ; 39.3 (39.3)          ; 39.3 (39.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift                                                                                                                                                                                                                          ; soma_altbarrel_shift_ltd     ; work         ;
;          |soma_altpriority_encoder_e48:trailing_zeros_cnt|                ; 15.8 (6.5)           ; 15.8 (6.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                                 ; soma_altpriority_encoder_e48 ; work         ;
;             |soma_altpriority_encoder_f48:altpriority_encoder22|          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22                                                                                                                                                              ; soma_altpriority_encoder_f48 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder29|       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22|soma_altpriority_encoder_vh8:altpriority_encoder29                                                                                                           ; soma_altpriority_encoder_vh8 ; work         ;
;             |soma_altpriority_encoder_fj8:altpriority_encoder21|          ; 8.5 (3.2)            ; 8.6 (3.2)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (4)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                              ; soma_altpriority_encoder_fj8 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder23|       ; 3.5 (1.6)            ; 3.8 (1.6)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23                                                                                                           ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder25|    ; 1.3 (0.0)            ; 1.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder25                                                        ; soma_altpriority_encoder_qh8 ; work         ;
;                      |soma_altpriority_encoder_nh8:altpriority_encoder27| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder25|soma_altpriority_encoder_nh8:altpriority_encoder27     ; soma_altpriority_encoder_nh8 ; work         ;
;                      |soma_altpriority_encoder_nh8:altpriority_encoder28| ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder25|soma_altpriority_encoder_nh8:altpriority_encoder28     ; soma_altpriority_encoder_nh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder26|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder26                                                        ; soma_altpriority_encoder_qh8 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder24|       ; 1.5 (0.5)            ; 1.7 (0.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24                                                                                                           ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder25|    ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24|soma_altpriority_encoder_qh8:altpriority_encoder25                                                        ; soma_altpriority_encoder_qh8 ; work         ;
;          |soma_altpriority_encoder_qb6:leading_zeroes_cnt|                ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                                 ; soma_altpriority_encoder_qb6 ; work         ;
;    |soma:soma_VV004_140U_5VI|                                             ; 340.5 (0.0)          ; 362.5 (0.0)                      ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 583 (0)             ; 393 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI                                                                                                                                                                                                                                                                                                                     ; soma                         ; work         ;
;       |soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|           ; 340.5 (164.7)        ; 362.5 (177.3)                    ; 22.0 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 583 (264)           ; 393 (270)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component                                                                                                                                                                                                                                                             ; soma_altfp_add_sub_3ij       ; work         ;
;          |lpm_add_sub:add_sub1|                                           ; 3.3 (0.0)            ; 3.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                        ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 3.3 (3.3)            ; 3.8 (3.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated                                                                                                                                                                                                             ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub2|                                           ; 2.8 (0.0)            ; 3.8 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                        ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 2.8 (2.8)            ; 3.8 (3.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub2|add_sub_soe:auto_generated                                                                                                                                                                                                             ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub3|                                           ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                        ; lpm_add_sub                  ; work         ;
;             |add_sub_poe:auto_generated|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated                                                                                                                                                                                                             ; add_sub_poe                  ; work         ;
;          |lpm_add_sub:add_sub4|                                           ; 1.9 (0.0)            ; 1.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                        ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub4|add_sub_rne:auto_generated                                                                                                                                                                                                             ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:add_sub5|                                           ; 2.3 (0.0)            ; 2.9 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                        ; lpm_add_sub                  ; work         ;
;             |add_sub_c1i:auto_generated|                                  ; 2.3 (2.3)            ; 2.9 (2.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated                                                                                                                                                                                                             ; add_sub_c1i                  ; work         ;
;          |lpm_add_sub:add_sub6|                                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                        ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub6|add_sub_rne:auto_generated                                                                                                                                                                                                             ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:man_2comp_res_lower|                                ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                             ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                  ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper0|                               ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                 ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper1|                               ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                 ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_lower|                                  ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                               ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                    ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper0|                                 ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                              ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                   ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper1|                                 ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                              ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                   ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_lower|                     ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                  ; lpm_add_sub                  ; work         ;
;             |add_sub_18f:auto_generated|                                  ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated                                                                                                                                                                                       ; add_sub_18f                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_upper1|                    ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                 ; lpm_add_sub                  ; work         ;
;             |add_sub_agf:auto_generated|                                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_agf:auto_generated                                                                                                                                                                                      ; add_sub_agf                  ; work         ;
;          |lpm_compare:trailing_zeros_limit_comparator|                    ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                 ; lpm_compare                  ; work         ;
;             |cmpr_e7g:auto_generated|                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_e7g:auto_generated                                                                                                                                                                                         ; cmpr_e7g                     ; work         ;
;          |soma_altbarrel_shift_aeb:rbarrel_shift|                         ; 36.7 (36.7)          ; 41.4 (41.4)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_aeb:rbarrel_shift                                                                                                                                                                                                                      ; soma_altbarrel_shift_aeb     ; work         ;
;          |soma_altbarrel_shift_ltd:lbarrel_shift|                         ; 44.4 (44.4)          ; 45.3 (45.3)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift                                                                                                                                                                                                                      ; soma_altbarrel_shift_ltd     ; work         ;
;          |soma_altpriority_encoder_e48:trailing_zeros_cnt|                ; 16.7 (7.6)           ; 17.0 (8.2)                       ; 0.3 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                             ; soma_altpriority_encoder_e48 ; work         ;
;             |soma_altpriority_encoder_f48:altpriority_encoder22|          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22                                                                                                                                                          ; soma_altpriority_encoder_f48 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder29|       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22|soma_altpriority_encoder_vh8:altpriority_encoder29                                                                                                       ; soma_altpriority_encoder_vh8 ; work         ;
;             |soma_altpriority_encoder_fj8:altpriority_encoder21|          ; 8.2 (2.7)            ; 8.2 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (4)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                          ; soma_altpriority_encoder_fj8 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder23|       ; 3.5 (1.3)            ; 3.5 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23                                                                                                       ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder25|    ; 1.3 (0.0)            ; 1.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder25                                                    ; soma_altpriority_encoder_qh8 ; work         ;
;                      |soma_altpriority_encoder_nh8:altpriority_encoder27| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder25|soma_altpriority_encoder_nh8:altpriority_encoder27 ; soma_altpriority_encoder_nh8 ; work         ;
;                      |soma_altpriority_encoder_nh8:altpriority_encoder28| ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder25|soma_altpriority_encoder_nh8:altpriority_encoder28 ; soma_altpriority_encoder_nh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder26|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder23|soma_altpriority_encoder_qh8:altpriority_encoder26                                                    ; soma_altpriority_encoder_qh8 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder24|       ; 1.6 (0.7)            ; 2.0 (1.0)                        ; 0.4 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24                                                                                                       ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder25|    ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24|soma_altpriority_encoder_qh8:altpriority_encoder25                                                    ; soma_altpriority_encoder_qh8 ; work         ;
;          |soma_altpriority_encoder_qb6:leading_zeroes_cnt|                ; 7.5 (7.5)            ; 9.8 (9.8)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                             ; soma_altpriority_encoder_qb6 ; work         ;
;    |soma:soma_dU|                                                         ; 285.1 (0.0)          ; 298.2 (0.0)                      ; 14.1 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 486 (0)             ; 370 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU                                                                                                                                                                                                                                                                                                                                 ; soma                         ; work         ;
;       |soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|           ; 285.1 (140.1)        ; 298.2 (148.6)                    ; 14.1 (9.2)                                        ; 1.0 (0.8)                        ; 0.0 (0.0)            ; 486 (215)           ; 370 (246)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component                                                                                                                                                                                                                                                                         ; soma_altfp_add_sub_3ij       ; work         ;
;          |lpm_add_sub:add_sub2|                                           ; 3.2 (0.0)            ; 3.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                    ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub2|add_sub_soe:auto_generated                                                                                                                                                                                                                         ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub3|                                           ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                    ; lpm_add_sub                  ; work         ;
;             |add_sub_poe:auto_generated|                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated                                                                                                                                                                                                                         ; add_sub_poe                  ; work         ;
;          |lpm_add_sub:add_sub4|                                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                    ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub4|add_sub_rne:auto_generated                                                                                                                                                                                                                         ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:add_sub5|                                           ; 2.3 (0.0)            ; 2.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                    ; lpm_add_sub                  ; work         ;
;             |add_sub_c1i:auto_generated|                                  ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated                                                                                                                                                                                                                         ; add_sub_c1i                  ; work         ;
;          |lpm_add_sub:add_sub6|                                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                    ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub6|add_sub_rne:auto_generated                                                                                                                                                                                                                         ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:man_2comp_res_lower|                                ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                         ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                              ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper0|                               ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                        ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                             ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper1|                               ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                        ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                             ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_lower|                                  ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                           ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                                ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper0|                                 ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                          ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                               ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper1|                                 ; 7.7 (0.0)            ; 7.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                          ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                               ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_lower|                     ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                              ; lpm_add_sub                  ; work         ;
;             |add_sub_18f:auto_generated|                                  ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated                                                                                                                                                                                                   ; add_sub_18f                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_upper1|                    ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                             ; lpm_add_sub                  ; work         ;
;             |add_sub_agf:auto_generated|                                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_agf:auto_generated                                                                                                                                                                                                  ; add_sub_agf                  ; work         ;
;          |lpm_compare:trailing_zeros_limit_comparator|                    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                             ; lpm_compare                  ; work         ;
;             |cmpr_e7g:auto_generated|                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_e7g:auto_generated                                                                                                                                                                                                     ; cmpr_e7g                     ; work         ;
;          |soma_altbarrel_shift_aeb:rbarrel_shift|                         ; 23.1 (23.1)          ; 24.0 (24.0)                      ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_aeb:rbarrel_shift                                                                                                                                                                                                                                  ; soma_altbarrel_shift_aeb     ; work         ;
;          |soma_altbarrel_shift_ltd:lbarrel_shift|                         ; 41.3 (41.3)          ; 45.2 (45.2)                      ; 4.1 (4.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 65 (65)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift                                                                                                                                                                                                                                  ; soma_altbarrel_shift_ltd     ; work         ;
;          |soma_altpriority_encoder_e48:trailing_zeros_cnt|                ; 5.8 (4.2)            ; 5.8 (4.3)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (8)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                                         ; soma_altpriority_encoder_e48 ; work         ;
;             |soma_altpriority_encoder_f48:altpriority_encoder22|          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22                                                                                                                                                                      ; soma_altpriority_encoder_f48 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder29|       ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22|soma_altpriority_encoder_vh8:altpriority_encoder29                                                                                                                   ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder25|    ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22|soma_altpriority_encoder_vh8:altpriority_encoder29|soma_altpriority_encoder_qh8:altpriority_encoder25                                                                ; soma_altpriority_encoder_qh8 ; work         ;
;                      |soma_altpriority_encoder_nh8:altpriority_encoder28| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_f48:altpriority_encoder22|soma_altpriority_encoder_vh8:altpriority_encoder29|soma_altpriority_encoder_qh8:altpriority_encoder25|soma_altpriority_encoder_nh8:altpriority_encoder28             ; soma_altpriority_encoder_nh8 ; work         ;
;             |soma_altpriority_encoder_fj8:altpriority_encoder21|          ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                                      ; soma_altpriority_encoder_fj8 ; work         ;
;                |soma_altpriority_encoder_vh8:altpriority_encoder24|       ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24                                                                                                                   ; soma_altpriority_encoder_vh8 ; work         ;
;                   |soma_altpriority_encoder_qh8:altpriority_encoder26|    ; 0.8 (0.3)            ; 0.8 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24|soma_altpriority_encoder_qh8:altpriority_encoder26                                                                ; soma_altpriority_encoder_qh8 ; work         ;
;                      |soma_altpriority_encoder_nh8:altpriority_encoder28| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24|soma_altpriority_encoder_qh8:altpriority_encoder26|soma_altpriority_encoder_nh8:altpriority_encoder28             ; soma_altpriority_encoder_nh8 ; work         ;
;          |soma_altpriority_encoder_qb6:leading_zeroes_cnt|                ; 7.2 (7.2)            ; 7.8 (7.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                                         ; soma_altpriority_encoder_qb6 ; work         ;
;    |sub:sub_140U|                                                         ; 324.1 (0.0)          ; 343.2 (0.0)                      ; 20.1 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 532 (0)             ; 356 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U                                                                                                                                                                                                                                                                                                                                 ; sub                          ; work         ;
;       |sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|             ; 324.1 (148.8)        ; 343.2 (163.7)                    ; 20.1 (15.9)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 532 (216)           ; 356 (236)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component                                                                                                                                                                                                                                                                           ; sub_altfp_add_sub_4jj        ; work         ;
;          |lpm_add_sub:add_sub1|                                           ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated                                                                                                                                                                                                                           ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub2|                                           ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub2|add_sub_soe:auto_generated                                                                                                                                                                                                                           ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub3|                                           ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_poe:auto_generated|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated                                                                                                                                                                                                                           ; add_sub_poe                  ; work         ;
;          |lpm_add_sub:add_sub4|                                           ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub4|add_sub_rne:auto_generated                                                                                                                                                                                                                           ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:add_sub5|                                           ; 2.3 (0.0)            ; 2.6 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_c1i:auto_generated|                                  ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated                                                                                                                                                                                                                           ; add_sub_c1i                  ; work         ;
;          |lpm_add_sub:add_sub6|                                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub6|add_sub_rne:auto_generated                                                                                                                                                                                                                           ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:man_2comp_res_lower|                                ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                           ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                                ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper0|                               ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                          ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                               ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper1|                               ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                          ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                               ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_lower|                                  ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                             ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                                  ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper0|                                 ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                                 ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper1|                                 ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                                 ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_lower|                     ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                                ; lpm_add_sub                  ; work         ;
;             |add_sub_18f:auto_generated|                                  ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated                                                                                                                                                                                                     ; add_sub_18f                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_upper1|                    ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                               ; lpm_add_sub                  ; work         ;
;             |add_sub_agf:auto_generated|                                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_agf:auto_generated                                                                                                                                                                                                    ; add_sub_agf                  ; work         ;
;          |lpm_compare:trailing_zeros_limit_comparator|                    ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                               ; lpm_compare                  ; work         ;
;             |cmpr_e7g:auto_generated|                                     ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_e7g:auto_generated                                                                                                                                                                                                       ; cmpr_e7g                     ; work         ;
;          |sub_altbarrel_shift_aeb:rbarrel_shift|                          ; 49.9 (49.9)          ; 51.3 (51.3)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altbarrel_shift_aeb:rbarrel_shift                                                                                                                                                                                                                                     ; sub_altbarrel_shift_aeb      ; work         ;
;          |sub_altbarrel_shift_ltd:lbarrel_shift|                          ; 42.7 (42.7)          ; 45.6 (45.6)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altbarrel_shift_ltd:lbarrel_shift                                                                                                                                                                                                                                     ; sub_altbarrel_shift_ltd      ; work         ;
;          |sub_altpriority_encoder_e48:trailing_zeros_cnt|                 ; 4.5 (3.0)            ; 4.5 (3.5)                        ; 0.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                                            ; sub_altpriority_encoder_e48  ; work         ;
;             |sub_altpriority_encoder_f48:altpriority_encoder22|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_f48:altpriority_encoder22                                                                                                                                                                          ; sub_altpriority_encoder_f48  ; work         ;
;                |sub_altpriority_encoder_vh8:altpriority_encoder29|        ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_f48:altpriority_encoder22|sub_altpriority_encoder_vh8:altpriority_encoder29                                                                                                                        ; sub_altpriority_encoder_vh8  ; work         ;
;                   |sub_altpriority_encoder_qh8:altpriority_encoder25|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_f48:altpriority_encoder22|sub_altpriority_encoder_vh8:altpriority_encoder29|sub_altpriority_encoder_qh8:altpriority_encoder25                                                                      ; sub_altpriority_encoder_qh8  ; work         ;
;             |sub_altpriority_encoder_fj8:altpriority_encoder21|           ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                                          ; sub_altpriority_encoder_fj8  ; work         ;
;                |sub_altpriority_encoder_vh8:altpriority_encoder24|        ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21|sub_altpriority_encoder_vh8:altpriority_encoder24                                                                                                                        ; sub_altpriority_encoder_vh8  ; work         ;
;                   |sub_altpriority_encoder_qh8:altpriority_encoder26|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21|sub_altpriority_encoder_vh8:altpriority_encoder24|sub_altpriority_encoder_qh8:altpriority_encoder26                                                                      ; sub_altpriority_encoder_qh8  ; work         ;
;          |sub_altpriority_encoder_qb6:leading_zeroes_cnt|                 ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                                            ; sub_altpriority_encoder_qb6  ; work         ;
;    |sub:sub_bV_U|                                                         ; 336.9 (0.0)          ; 370.6 (0.0)                      ; 33.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 583 (0)             ; 380 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U                                                                                                                                                                                                                                                                                                                                 ; sub                          ; work         ;
;       |sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|             ; 336.9 (168.6)        ; 370.6 (182.1)                    ; 33.7 (13.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 583 (260)           ; 380 (260)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component                                                                                                                                                                                                                                                                           ; sub_altfp_add_sub_4jj        ; work         ;
;          |lpm_add_sub:add_sub1|                                           ; 2.8 (0.0)            ; 3.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated                                                                                                                                                                                                                           ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub2|                                           ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_soe:auto_generated|                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub2|add_sub_soe:auto_generated                                                                                                                                                                                                                           ; add_sub_soe                  ; work         ;
;          |lpm_add_sub:add_sub3|                                           ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_poe:auto_generated|                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated                                                                                                                                                                                                                           ; add_sub_poe                  ; work         ;
;          |lpm_add_sub:add_sub4|                                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub4|add_sub_rne:auto_generated                                                                                                                                                                                                                           ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:add_sub5|                                           ; 2.3 (0.0)            ; 2.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_c1i:auto_generated|                                  ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub5|add_sub_c1i:auto_generated                                                                                                                                                                                                                           ; add_sub_c1i                  ; work         ;
;          |lpm_add_sub:add_sub6|                                           ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                      ; lpm_add_sub                  ; work         ;
;             |add_sub_rne:auto_generated|                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub6|add_sub_rne:auto_generated                                                                                                                                                                                                                           ; add_sub_rne                  ; work         ;
;          |lpm_add_sub:man_2comp_res_lower|                                ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                           ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                                ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper0|                               ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                          ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                               ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_2comp_res_upper1|                               ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                          ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                               ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_lower|                                  ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                             ; lpm_add_sub                  ; work         ;
;             |add_sub_cqh:auto_generated|                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated                                                                                                                                                                                                                  ; add_sub_cqh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper0|                                 ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated                                                                                                                                                                                                                 ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_add_sub_upper1|                                 ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                            ; lpm_add_sub                  ; work         ;
;             |add_sub_hbh:auto_generated|                                  ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated                                                                                                                                                                                                                 ; add_sub_hbh                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_lower|                     ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                                ; lpm_add_sub                  ; work         ;
;             |add_sub_18f:auto_generated|                                  ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated                                                                                                                                                                                                     ; add_sub_18f                  ; work         ;
;          |lpm_add_sub:man_res_rounding_add_sub_upper1|                    ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                               ; lpm_add_sub                  ; work         ;
;             |add_sub_agf:auto_generated|                                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_agf:auto_generated                                                                                                                                                                                                    ; add_sub_agf                  ; work         ;
;          |lpm_compare:trailing_zeros_limit_comparator|                    ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                               ; lpm_compare                  ; work         ;
;             |cmpr_e7g:auto_generated|                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_e7g:auto_generated                                                                                                                                                                                                       ; cmpr_e7g                     ; work         ;
;          |sub_altbarrel_shift_aeb:rbarrel_shift|                          ; 35.0 (35.0)          ; 45.0 (45.0)                      ; 10.0 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altbarrel_shift_aeb:rbarrel_shift                                                                                                                                                                                                                                     ; sub_altbarrel_shift_aeb      ; work         ;
;          |sub_altbarrel_shift_ltd:lbarrel_shift|                          ; 40.7 (40.7)          ; 47.5 (47.5)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altbarrel_shift_ltd:lbarrel_shift                                                                                                                                                                                                                                     ; sub_altbarrel_shift_ltd      ; work         ;
;          |sub_altpriority_encoder_e48:trailing_zeros_cnt|                 ; 14.8 (4.9)           ; 19.8 (6.0)                       ; 4.9 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (7)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                                            ; sub_altpriority_encoder_e48  ; work         ;
;             |sub_altpriority_encoder_f48:altpriority_encoder22|           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_f48:altpriority_encoder22                                                                                                                                                                          ; sub_altpriority_encoder_f48  ; work         ;
;                |sub_altpriority_encoder_vh8:altpriority_encoder29|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_f48:altpriority_encoder22|sub_altpriority_encoder_vh8:altpriority_encoder29                                                                                                                        ; sub_altpriority_encoder_vh8  ; work         ;
;             |sub_altpriority_encoder_fj8:altpriority_encoder21|           ; 8.9 (4.0)            ; 12.8 (6.8)                       ; 3.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                                          ; sub_altpriority_encoder_fj8  ; work         ;
;                |sub_altpriority_encoder_vh8:altpriority_encoder23|        ; 3.1 (0.7)            ; 3.3 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21|sub_altpriority_encoder_vh8:altpriority_encoder23                                                                                                                        ; sub_altpriority_encoder_vh8  ; work         ;
;                   |sub_altpriority_encoder_qh8:altpriority_encoder25|     ; 1.2 (0.3)            ; 1.3 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21|sub_altpriority_encoder_vh8:altpriority_encoder23|sub_altpriority_encoder_qh8:altpriority_encoder25                                                                      ; sub_altpriority_encoder_qh8  ; work         ;
;                      |sub_altpriority_encoder_nh8:altpriority_encoder27|  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21|sub_altpriority_encoder_vh8:altpriority_encoder23|sub_altpriority_encoder_qh8:altpriority_encoder25|sub_altpriority_encoder_nh8:altpriority_encoder27                    ; sub_altpriority_encoder_nh8  ; work         ;
;                      |sub_altpriority_encoder_nh8:altpriority_encoder28|  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21|sub_altpriority_encoder_vh8:altpriority_encoder23|sub_altpriority_encoder_qh8:altpriority_encoder25|sub_altpriority_encoder_nh8:altpriority_encoder28                    ; sub_altpriority_encoder_nh8  ; work         ;
;                   |sub_altpriority_encoder_qh8:altpriority_encoder26|     ; 1.0 (0.5)            ; 1.0 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21|sub_altpriority_encoder_vh8:altpriority_encoder23|sub_altpriority_encoder_qh8:altpriority_encoder26                                                                      ; sub_altpriority_encoder_qh8  ; work         ;
;                      |sub_altpriority_encoder_nh8:altpriority_encoder27|  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21|sub_altpriority_encoder_vh8:altpriority_encoder23|sub_altpriority_encoder_qh8:altpriority_encoder26|sub_altpriority_encoder_nh8:altpriority_encoder27                    ; sub_altpriority_encoder_nh8  ; work         ;
;                |sub_altpriority_encoder_vh8:altpriority_encoder24|        ; 1.8 (1.6)            ; 2.6 (1.6)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21|sub_altpriority_encoder_vh8:altpriority_encoder24                                                                                                                        ; sub_altpriority_encoder_vh8  ; work         ;
;                   |sub_altpriority_encoder_qh8:altpriority_encoder25|     ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_e48:trailing_zeros_cnt|sub_altpriority_encoder_fj8:altpriority_encoder21|sub_altpriority_encoder_vh8:altpriority_encoder24|sub_altpriority_encoder_qh8:altpriority_encoder25                                                                      ; sub_altpriority_encoder_qh8  ; work         ;
;          |sub_altpriority_encoder_qb6:leading_zeroes_cnt|                 ; 6.4 (6.4)            ; 6.4 (6.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |modulo_IZ_v3|sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                                            ; sub_altpriority_encoder_qb6  ; work         ;
+---------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Vfinal[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ufinal[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ready       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Vfinal[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; go          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[13] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; U_ini16[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; V_ini16[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[15]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[4]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[9]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[8]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[14]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[10]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[11]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[12]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[13]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[7]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[0]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[1]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[2]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[6]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[5]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_16[3]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; reset                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Timeline[15]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[22]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[39]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[40]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[32]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[33]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[34]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[35]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[36]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[37]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[38]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[0]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Timeline[1]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Timeline[2]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Timeline[3]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Timeline[4]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Timeline[5]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Timeline[7]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Timeline[24]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[16]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[17]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[18]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[19]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[20]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[21]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[8]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Timeline[9]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Timeline[10]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[11]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[12]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[14]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[23]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[31]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[30]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[29]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[28]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[27]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[26]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[25]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Timeline[6]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Timeline[13]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[31]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[30]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[29]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[28]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[27]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[26]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[25]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[24]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[23]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[22]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[21]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[20]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[19]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[17]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[16]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[15]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[14]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[13]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[12]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[11]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[10]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U[9]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_140U[8]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_140U[7]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_140U[6]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_140U[5]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_140U[4]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_140U[3]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_140U[2]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_140U[1]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_140U[0]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_140U[18]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_dU[1]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_dU[0]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_dU[2]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_dU[3]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_dU[4]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_dU[5]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_dU[6]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_dU[7]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_dU[8]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_dU[9]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_dU[10]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[11]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[12]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[13]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[14]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[15]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[16]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[17]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[18]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[19]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[20]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[21]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[22]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[23]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[24]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[25]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[26]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[27]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[28]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[29]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[30]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_dU[31]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[11]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[25]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[31]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[30]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[29]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[28]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[27]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[0]                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[1]                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[2]                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[3]                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[4]                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[5]                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[6]                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[7]                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[8]                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[9]                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[10]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[12]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[13]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[14]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[15]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[16]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[17]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[18]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[19]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[20]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[21]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[22]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[23]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[24]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[26]                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Reg_V5_Iret[5]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_VV004_140U[0]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_V5_Iret[0]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_V5_Iret[1]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_V5_Iret[2]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_V5_Iret[3]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_V5_Iret[4]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_V5_Iret[19]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[6]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_V5_Iret[7]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_V5_Iret[8]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_V5_Iret[9]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_V5_Iret[10]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[11]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[12]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[13]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[14]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[15]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[16]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[17]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[18]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[20]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[21]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[22]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[23]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[24]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[25]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[26]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[27]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[28]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[29]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[30]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_V5_Iret[31]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_VV004_140U[1]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_VV004_140U[2]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_VV004_140U[3]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_VV004_140U[4]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_VV004_140U[5]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_VV004_140U[6]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_VV004_140U[7]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_VV004_140U[8]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_VV004_140U[9]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_VV004_140U[10]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[11]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[12]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[13]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[14]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[15]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[16]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[17]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[18]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[19]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[20]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[21]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[22]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[23]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[24]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[25]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[26]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[27]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[28]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[29]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[30]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV004_140U[31]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U[2]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_a_bV_U[1]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_a_bV_U[0]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_a_bV_U[3]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_a_bV_U[4]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_a_bV_U[5]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_a_bV_U[6]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_a_bV_U[7]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_a_bV_U[8]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_a_bV_U[9]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_a_bV_U[10]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[12]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[13]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[14]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[15]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[16]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[17]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[18]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[19]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[20]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[21]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[22]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[23]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[24]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[11]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[26]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[27]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[28]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[29]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[30]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[31]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U[25]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_140U_ret[1]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_VV004[0]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_140U_ret[0]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_140U_ret[11]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[2]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_140U_ret[3]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_140U_ret[4]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_140U_ret[5]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_140U_ret[6]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_140U_ret[7]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_140U_ret[8]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_140U_ret[9]                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Reg_140U_ret[10]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[12]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[13]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[14]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[15]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[16]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[17]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[18]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[19]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[20]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[21]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[22]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[23]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[24]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[25]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[26]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[27]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[28]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[29]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[30]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U_ret[31]                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_VV004[1]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_VV004[2]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_VV004[3]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_VV004[4]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_VV004[5]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_VV004[6]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_VV004[7]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_VV004[8]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_VV004[9]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_VV004[10]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[11]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[12]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[13]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[14]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[15]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[16]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[17]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[18]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[20]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[21]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[22]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[23]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[24]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[25]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[26]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[27]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[28]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[19]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[30]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_VV004[29]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_V5[0]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_Uret[27]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV[0]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_Uret[13]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[14]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[15]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[16]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[17]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[18]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[19]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[20]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[21]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[22]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[23]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[24]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[25]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[26]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[28]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[30]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Uret[31]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV[1]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_bV[2]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_bV[3]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_bV[4]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_bV[5]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_bV[6]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_bV[7]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_bV[8]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_bV[9]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_bV[10]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[11]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[12]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[13]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[14]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[15]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[16]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[17]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[18]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[19]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[20]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[21]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[22]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[23]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[24]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[25]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[26]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[27]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[28]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[29]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_bV[30]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_Iret[13]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[14]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[15]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[16]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[17]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[18]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[19]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[20]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[21]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[22]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[23]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[24]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[25]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[26]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[27]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[28]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[30]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_Iret[31]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5[1]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_V5[2]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_V5[3]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_V5[4]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_V5[5]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_V5[6]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_V5[7]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_V5[8]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_V5[9]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_V5[10]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[11]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[12]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[13]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[14]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[16]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[17]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[18]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[19]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[20]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[21]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[22]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[23]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[24]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[25]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[26]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[27]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[28]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[29]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[30]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[15]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5[31]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_V5_I[19]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[18]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[17]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[16]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[15]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[14]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[13]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[12]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[11]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[10]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[8]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_V5_I[7]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_V5_I[6]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_V5_I[5]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_V5_I[4]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_V5_I[3]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_V5_I[9]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_V5_I[1]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_V5_I[0]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_V5_I[31]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[30]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[2]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_V5_I[29]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[28]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[27]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[26]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[25]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[24]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[23]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[22]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[21]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_V5_I[20]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[8]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_bV_U[9]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_bV_U[10]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[12]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[13]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[14]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[15]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[11]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[16]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[17]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[18]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[19]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[20]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[21]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[22]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[23]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[25]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[26]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[27]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[28]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[29]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[4]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_bV_U[30]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[31]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[0]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_bV_U[1]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_bV_U[2]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_bV_U[3]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_bV_U[24]                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Reg_bV_U[5]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_bV_U[6]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_bV_U[7]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[0]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_dU_ret[0]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_dU_ret[1]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_dU_ret[2]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_dU_ret[3]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_dU_ret[4]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_dU_ret[5]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_dU_ret[6]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_dU_ret[7]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_dU_ret[8]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_dU_ret[9]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_dU_ret[10]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[11]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[12]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[13]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[14]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[15]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[16]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[17]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[18]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[19]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[20]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[21]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[22]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[23]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[24]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[25]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[26]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[27]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[28]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[29]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[30]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_dU_ret[31]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[1]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[2]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[3]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[4]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[5]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[6]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[7]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[8]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[9]                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[10]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[11]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[12]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[13]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[14]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[15]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[16]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[17]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[18]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[19]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[20]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[21]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[22]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[23]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[24]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[25]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[26]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[27]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[28]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[29]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[30]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[31]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - Reg_VV[7]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_VV[8]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_VV[10]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[11]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[12]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[13]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[9]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_VV[14]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[15]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[16]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[17]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[18]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[19]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[20]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[21]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[22]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[23]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[25]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[26]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[27]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[28]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[3]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_VV[29]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[30]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[0]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_VV[1]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_VV[2]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_VV[24]                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Reg_VV[4]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_VV[5]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_VV[6]                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - Reg_Ufinal[26]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[13]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[12]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[11]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[10]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[9]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Ufinal[8]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Ufinal[14]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[31]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[0]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Ufinal[6]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Ufinal[1]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Ufinal[2]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Ufinal[3]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Ufinal[4]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Ufinal[7]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Ufinal[22]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[23]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[24]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[25]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[5]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Ufinal[27]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[28]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[29]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[30]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[21]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[20]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[19]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[18]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[17]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[16]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Ufinal[15]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[25]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[26]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[27]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[28]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[29]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[30]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[31]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[20]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[0]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Vfinal[1]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Vfinal[2]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Vfinal[3]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Vfinal[4]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Vfinal[5]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Vfinal[6]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Vfinal[7]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Vfinal[8]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Vfinal[9]                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_Vfinal[10]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[11]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[12]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[13]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[14]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[15]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[16]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[17]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[18]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[19]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[21]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[22]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[23]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_Vfinal[24]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fim                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - Reg_Vfinal[25]~1                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_VV004_140U_5VI[11]~0                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - Reg_a_bV_U_ret[0]~0                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - Reg_V5_Iret[5]~0                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - Reg_140U[31]~0                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Reg_bV_U[8]~0                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Reg_140U_ret[1]~0                                                                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - Reg_V5[0]~0                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
; go                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - Timeline[0]~feeder                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
; U_ini16[9]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~25                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal8~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[22]~0                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~2                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~1                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~7                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal3~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal4~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~11                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~2                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~14                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~15                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~17                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~21                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[26]~7                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~11                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~14                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[25]~17                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[27]~18                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sub_altbarrel_shift_aeb:rbarrel_shift|smux_w[23]~14                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~25                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[25]~26                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[26]~27                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~28                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; U_ini16[10]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Conv_F16_F32:IN_U16|always0~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~13                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|always0~2                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
; U_ini16[11]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Conv_F16_F32:IN_U16|always0~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~10                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|always0~2                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
; U_ini16[12]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Conv_F16_F32:IN_U16|always0~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[25]~16                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|always0~2                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; U_ini16[13]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Conv_F16_F32:IN_U16|always0~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[26]~7                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|always0~2                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[26]~27                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; U_ini16[14]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~25                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~5                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~9                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~13                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub2|add_sub_soe:auto_generated|op_1~9                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated|op_1~17                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated|op_1~21                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|always0~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[29]~15                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[27]~18                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_a_all_one_w[7]~0                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|data_exp_dffe1_wi~0                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|data_exp_dffe1_wi~1                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_diff_abs_w~0                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_a_all_one_w[7]~1                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_diff_abs_w~1                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_diff_abs_w~2                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_diff_abs_exceed_max_w[2]~0                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|rshift_distance_dffe13_wo[4]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|rshift_distance_dffe13_wo[2]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|rshift_distance_dffe13_wo[3]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_a_not_zero_w[7]~0                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_smaller_w~0                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|rshift_distance_dffe13_wo[0]~0                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|rshift_distance_dffe13_wo[1]~1                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|rshift_distance_dffe13_wo[1]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_smaller_w~4                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_smaller_dffe13_wo[23]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_smaller_w~7                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~0                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~0                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~1                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~1                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[19]~2                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~2                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[20]~3                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~3                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[18]~4                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~4                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[17]~5                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~5                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[16]~6                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~6                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[15]~7                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~7                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~8                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~8                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[25]~9                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi[25]                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~9                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[24]~10                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[23]~11                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~10                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[22]~12                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~11                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi[21]~13                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~12                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~14                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~13                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~15                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~14                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~16                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~15                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~17                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~16                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~18                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~17                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~19                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~18                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~20                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~19                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~21                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~20                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~22                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~21                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~23                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~22                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~24                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~23                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1_wi~25                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1_wi~24                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - linha_retardo:linRet_retU|SR[30][0]                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|infinite_output_sign_dffe1_wi~0                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|exp_b_not_zero_w[7]~0                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|data_exp_dffe1_wi[7]                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|exp_diff_abs_exceed_max_w[2]~1                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|aligned_datab_man_dffe15_wo[23]~0                                                                                                                                                                                                                                    ; 0                 ; 0       ;
; U_ini16[0]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_U16|always0~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~8                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[14]~3                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~12                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~14                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~17                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~18                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~21                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24|soma_altpriority_encoder_qh8:altpriority_encoder26|soma_altpriority_encoder_nh8:altpriority_encoder28|zero~0 ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[13]~19                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~27                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
; U_ini16[1]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_U16|always0~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~8                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[14]~3                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~12                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~15                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~17                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~18                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~21                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[26]~5                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~10                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~13                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[25]~16                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~27                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
; U_ini16[2]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_U16|always0~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~8                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~12                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~15                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[16]~4                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~19                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altpriority_encoder_e48:trailing_zeros_cnt|soma_altpriority_encoder_fj8:altpriority_encoder21|soma_altpriority_encoder_vh8:altpriority_encoder24|soma_altpriority_encoder_qh8:altpriority_encoder26|soma_altpriority_encoder_nh8:altpriority_encoder28|zero~0 ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[26]~5                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~6                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~10                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~13                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[25]~16                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~22                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~23                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
; U_ini16[3]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_U16|always0~1                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~3                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~8                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~10                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~13                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~16                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[16]~4                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~18                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~19                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[26]~5                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~6                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~8                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~10                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~12                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~13                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[25]~16                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~23                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
; U_ini16[4]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_U16|Equal8~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~2                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~3                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~8                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~10                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~2                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~13                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~16                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~18                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~20                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~6                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~8                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
; U_ini16[5]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_U16|Equal8~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~2                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~1                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~6                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~7                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~11                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~2                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~13                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~14                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~20                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~9                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
; U_ini16[6]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_U16|Equal8~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~2                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~1                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~5                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~6                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~7                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~11                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~2                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~14                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~15                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~17                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~20                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~9                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~12                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; U_ini16[7]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_U16|Equal8~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~2                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~1                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~5                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~6                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~7                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal4~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~11                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~2                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~14                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~15                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~17                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~21                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~9                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~12                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; U_ini16[8]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_U16|Equal8~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~2                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~1                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~5                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~6                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~7                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal3~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal4~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~11                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Equal7~2                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~14                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~15                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~17                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Man_tmp~21                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[24]~9                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_U16|Fout[23]~12                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; U_ini16[15]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|infinite_output_sign_dffe1_wi~0                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - linha_retardo:linRet_retU|SR[31][0]~feeder                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_sign_dffe1~feeder                                                                                                                                                                                                                                            ; 0                 ; 0       ;
; V_ini16[15]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|sign_node_ff0[0]                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; V_ini16[14]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated|op_1~5                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated|op_1~9                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated|op_1~13                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated|op_1~17                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|always0~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[29]~0                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|dataa_exp_all_one[7]                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|dataa_exp_not_zero[7]~0                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[27]~29                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated|op_1~1                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated|op_1~5                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated|pipeline_dffe[8]                                                                                                                                                                                                    ; 0                 ; 0       ;
; V_ini16[10]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Conv_F16_F32:IN_V16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|always0~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[23]~27                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; V_ini16[11]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Conv_F16_F32:IN_V16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|always0~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[24]~35                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; V_ini16[12]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Conv_F16_F32:IN_V16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|always0~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[25]~32                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; V_ini16[13]                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - Conv_F16_F32:IN_V16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|always0~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[26]~33                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; V_ini16[0]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_V16|always0~2                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[19]~1                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~3                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[17]~9                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[18]~12                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[21]~15                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[13]~17                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[14]~18                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[15]~19                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~21                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; V_ini16[1]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_V16|always0~2                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[19]~1                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~3                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal10~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[17]~9                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[18]~12                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[21]~15                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[14]~18                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[15]~19                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~22                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; V_ini16[2]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_V16|always0~2                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[19]~3                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal9~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal10~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[17]~10                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[18]~12                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[21]~15                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[15]~20                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~22                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~5                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; V_ini16[3]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_V16|always0~2                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal8~1                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[19]~3                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal9~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal10~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[17]~10                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[18]~13                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[21]~15                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[21]~16                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~23                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~5                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; V_ini16[9]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated|op_1~5                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal8~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal7~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~2                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[19]~2                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[22]~8                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[17]~10                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal3~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[18]~13                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[15]~19                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~21                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~22                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[25]~24                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[23]~27                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[27]~29                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[25]~32                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[26]~33                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[24]~35                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; V_ini16[4]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_V16|Man_tmp~5                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal8~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal7~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[19]~2                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[17]~11                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[18]~14                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[21]~16                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; V_ini16[5]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_V16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[19]~2                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[18]~14                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[24]~34                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal7~1                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[21]~39                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; V_ini16[8]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_V16|Fout[21]~39                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[19]~2                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[17]~10                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal3~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[18]~13                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[15]~19                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~21                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~22                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[25]~24                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[23]~26                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[24]~34                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal7~1                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
; V_ini16[7]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_V16|Fout[21]~39                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[19]~2                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[17]~10                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[18]~13                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[15]~19                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~21                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~22                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[25]~24                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[23]~26                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[24]~34                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal7~1                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
; V_ini16[6]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Conv_F16_F32:IN_V16|Fout[21]~39                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[19]~4                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Man_tmp~4                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[16]~21                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[23]~26                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Fout[24]~34                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_V16|Equal7~1                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
; I_16[15]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - linha_retardo:linRet_reI|SR[31][0]~feeder                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
; I_16[4]                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Conv_F16_F32:IN_I16|Fout[20]~40                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal7~1                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[18]~5                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~9                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal9~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[21]~19                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal8~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[19]~21                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; I_16[9]                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Conv_F16_F32:IN_I16|Fout[18]~0                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[18]~1                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal7~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Man_tmp~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[18]~3                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~6                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~7                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~10                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~11                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[15]~13                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[22]~17                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[19]~21                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[27]~29                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - linha_retardo:linRet_reI|SR[25][0]~0                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[26]~31                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[25]~33                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[23]~36                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[24]~39                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; I_16[8]                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Conv_F16_F32:IN_I16|Fout[21]~44                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[18]~0                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[18]~1                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[18]~3                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~6                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~7                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~10                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~11                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[15]~13                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[19]~21                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - linha_retardo:linRet_reI|SR[25][0]~0                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[23]~34                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[24]~37                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal7~2                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
; I_16[14]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Conv_F16_F32:IN_I16|always0~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[28]~28                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[27]~29                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - linha_retardo:linRet_reI|SR[30][0]~feeder                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
; I_16[10]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Conv_F16_F32:IN_I16|always0~0                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[23]~35                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; I_16[11]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Conv_F16_F32:IN_I16|always0~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[24]~38                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; I_16[12]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Conv_F16_F32:IN_I16|always0~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[25]~32                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; I_16[13]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - Conv_F16_F32:IN_I16|always0~0                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal0~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[26]~30                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; I_16[7]                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Conv_F16_F32:IN_I16|Fout[21]~44                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[18]~1                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[18]~3                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~6                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~7                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~10                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~11                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[15]~13                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[19]~21                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[20]~26                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - linha_retardo:linRet_reI|SR[25][0]~0                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[23]~34                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[24]~37                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal7~2                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
; I_16[0]                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Conv_F16_F32:IN_I16|Fout[18]~2                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~8                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~10                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[15]~13                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[13]~15                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[14]~16                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|always0~1                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[21]~18                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[19]~20                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[20]~25                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; I_16[1]                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Conv_F16_F32:IN_I16|Fout[18]~2                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~8                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~11                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[15]~13                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[14]~16                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|always0~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[21]~18                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[19]~20                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[20]~25                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[26]~30                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[25]~32                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[23]~35                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[24]~38                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; I_16[2]                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Conv_F16_F32:IN_I16|Fout[20]~40                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[18]~2                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~6                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~11                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[15]~14                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|always0~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[21]~18                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[21]~19                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[19]~22                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[20]~25                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[26]~30                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - linha_retardo:linRet_reI|SR[26][0]~2                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[25]~32                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[23]~35                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[24]~38                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; I_16[6]                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Conv_F16_F32:IN_I16|Fout[21]~44                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal5~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~10                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[19]~23                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[20]~27                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - linha_retardo:linRet_reI|SR[25][0]~0                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[23]~34                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[24]~37                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal7~2                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
; I_16[5]                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Conv_F16_F32:IN_I16|Equal6~0                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[18]~4                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[19]~21                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[20]~26                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[24]~37                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal7~2                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[21]~44                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; I_16[3]                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Conv_F16_F32:IN_I16|Fout[18]~4                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[17]~6                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[16]~12                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal9~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Man_tmp~1                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[21]~19                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Equal8~0                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[19]~22                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Conv_F16_F32:IN_I16|Fout[20]~40                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                        ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; LessThan0~1                                                                                                                                 ; LABCELL_X61_Y16_N54  ; 65      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Reg_140U[31]~0                                                                                                                              ; MLABCELL_X28_Y15_N21 ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Reg_140U_ret[1]~0                                                                                                                           ; LABCELL_X46_Y17_N57  ; 63      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Reg_V5[0]~0                                                                                                                                 ; MLABCELL_X28_Y15_N30 ; 130     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Reg_V5_Iret[5]~0                                                                                                                            ; LABCELL_X51_Y19_N12  ; 96      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Reg_VV004_140U_5VI[11]~0                                                                                                                    ; LABCELL_X60_Y19_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Reg_Vfinal[25]~1                                                                                                                            ; LABCELL_X56_Y16_N39  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Reg_a_bV_U_ret[0]~0                                                                                                                         ; LABCELL_X57_Y14_N24  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Reg_bV_U[8]~0                                                                                                                               ; LABCELL_X45_Y22_N51  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr11~0                                                                                                                                  ; MLABCELL_X28_Y15_N42 ; 588     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr12                                                                                                                                    ; LABCELL_X37_Y17_N33  ; 764     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr14~0                                                                                                                                  ; LABCELL_X60_Y19_N39  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr16                                                                                                                                    ; MLABCELL_X28_Y15_N24 ; 726     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr17                                                                                                                                    ; LABCELL_X46_Y17_N9   ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr18                                                                                                                                    ; LABCELL_X60_Y19_N51  ; 375     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr1~0                                                                                                                                   ; MLABCELL_X28_Y15_N9  ; 97      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr1~1                                                                                                                                   ; MLABCELL_X28_Y15_N48 ; 163     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr4~0                                                                                                                                   ; LABCELL_X45_Y19_N33  ; 325     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr4~1                                                                                                                                   ; LABCELL_X45_Y19_N24  ; 384     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr9~1                                                                                                                                   ; LABCELL_X60_Y19_N42  ; 393     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                         ; PIN_Y27              ; 4615    ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|cntr_djf:cntr1|cout_actual                             ; LABCELL_X50_Y16_N24  ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|cntr_jjf:cntr1|cout_actual                                 ; LABCELL_X48_Y13_N24  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[47]     ; DSP_X20_Y14_N0       ; 27      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[47]  ; DSP_X32_Y14_N0       ; 27      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[47]     ; DSP_X20_Y12_N0       ; 27      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[47] ; DSP_X32_Y24_N0       ; 27      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|result_output_reg[47]     ; DSP_X20_Y16_N0       ; 27      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                       ; PIN_AG18             ; 627     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                                                                                       ; LABCELL_X61_Y23_N0   ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rtl~1                                                                                                                                       ; LABCELL_X50_Y17_N30  ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rtl~2                                                                                                                                       ; LABCELL_X61_Y17_N48  ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rtl~3                                                                                                                                       ; LABCELL_X30_Y23_N42  ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rtl~4                                                                                                                                       ; LABCELL_X37_Y14_N12  ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rtl~5                                                                                                                                       ; LABCELL_X33_Y13_N42  ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rtl~6                                                                                                                                       ; LABCELL_X46_Y20_N42  ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|input_is_nan_dffe4                                                      ; FF_X61_Y16_N38       ; 3       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~1                  ; LABCELL_X63_Y22_N21  ; 93      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[4]                                             ; FF_X66_Y18_N5        ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~1               ; LABCELL_X35_Y20_N57  ; 93      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[4]                                          ; FF_X42_Y22_N5        ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~1     ; LABCELL_X51_Y21_N57  ; 98      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[4]                                ; FF_X57_Y23_N17       ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~1         ; MLABCELL_X39_Y17_N57 ; 98      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[4]                                    ; FF_X47_Y19_N23       ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|input_is_nan_dffe4                                                     ; FF_X31_Y15_N20       ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[4]                                            ; FF_X35_Y11_N17       ; 29      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~1                   ; LABCELL_X29_Y7_N24   ; 98      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_leading_zeros_dffe31[4]                                              ; FF_X29_Y12_N29       ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~1                   ; LABCELL_X29_Y20_N33  ; 93      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_leading_zeros_dffe31[4]                                              ; FF_X28_Y22_N29       ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_Y27  ; 4615    ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; WideOr12    ; 764               ;
; WideOr16    ; 726               ;
; reset~input ; 627               ;
; WideOr11~0  ; 588               ;
+-------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|altsyncram_pu91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 15           ; 32           ; 15           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 480  ; 15                          ; 32                          ; 15                          ; 32                          ; 480                 ; 1           ; 0          ; None ; M10K_X49_Y18_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|altsyncram_5v91:altsyncram5|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Single Clock ; 29           ; 32           ; 29           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 928  ; 29                          ; 32                          ; 29                          ; 32                          ; 928                 ; 1           ; 0          ; None ; M10K_X49_Y13_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 27x27               ; 5           ;
; Total number of DSP blocks      ; 5           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 5           ;
+---------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                            ; Mode              ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|Mult0~mac ; Independent 27x27 ; DSP_X32_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|Mult0~mac  ; Independent 27x27 ; DSP_X32_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mult:mult_bV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|Mult0~mac     ; Independent 27x27 ; DSP_X20_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|Mult0~mac     ; Independent 27x27 ; DSP_X20_Y12_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_mult:man_product2_mult|mult_4us:auto_generated|Mult0~mac     ; Independent 27x27 ; DSP_X20_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 10,075 / 289,320 ( 3 % )  ;
; C12 interconnects                           ; 71 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 2,676 / 119,108 ( 2 % )   ;
; C4 interconnects                            ; 1,404 / 56,300 ( 2 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,378 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 2,697 / 84,580 ( 3 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 46 / 12,676 ( < 1 % )     ;
; R14/C12 interconnect drivers                ; 76 / 20,720 ( < 1 % )     ;
; R3 interconnects                            ; 3,716 / 130,992 ( 3 % )   ;
; R6 interconnects                            ; 4,780 / 266,960 ( 2 % )   ;
; Spine clocks                                ; 8 / 360 ( 2 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 84        ; 0            ; 0            ; 84        ; 84        ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 84           ; 84           ; 84           ; 84           ; 84           ; 0         ; 84           ; 84           ; 0         ; 0         ; 84           ; 51           ; 84           ; 84           ; 84           ; 84           ; 51           ; 84           ; 84           ; 84           ; 84           ; 51           ; 84           ; 84           ; 84           ; 84           ; 84           ; 84           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Vfinal[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ufinal[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ready              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Vfinal[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; go                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; U_ini16[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; V_ini16[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_16[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 433.3             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                          ; Destination Register                                                                                                                                ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|cntr_djf:cntr1|counter_reg_bit[2]                   ; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|dffe3a[1]                                                      ; 0.649             ;
; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|cntr_djf:cntr1|counter_reg_bit[3]                   ; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|dffe3a[1]                                                      ; 0.625             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[13]                                                  ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe14                 ; 0.619             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[9]                                                   ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12                 ; 0.619             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[3]                                                   ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12                 ; 0.619             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[17]                                                  ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe12                ; 0.607             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe12    ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[10]                                                  ; 0.605             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_man_dffe1[18]                                                   ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe12                 ; 0.599             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[1]                                                   ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe2                  ; 0.598             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[2]                                                   ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12                 ; 0.578             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[5]                                                   ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12                 ; 0.577             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[8]                                                   ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12                 ; 0.575             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[4]                                                   ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12                 ; 0.575             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_man_dffe1[17]                                                   ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe12                 ; 0.566             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe3       ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[15]                                                   ; 0.555             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe3       ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[15]                                                   ; 0.555             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe2       ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[14]                                                   ; 0.555             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe2       ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[14]                                                   ; 0.555             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe15a[0]   ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[15]                                                   ; 0.555             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe1       ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[13]                                                   ; 0.554             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe1       ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[13]                                                   ; 0.554             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe6       ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[18]                                                   ; 0.548             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe4       ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[16]                                                   ; 0.541             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe4       ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[16]                                                   ; 0.541             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe10    ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[9]                                                   ; 0.541             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_man_dffe1[12]                                                   ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe14                  ; 0.528             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_man_dffe1[4]                                                    ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe11                  ; 0.528             ;
; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|cntr_djf:cntr1|counter_reg_bit[1]                   ; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|dffe3a[1]                                                      ; 0.523             ;
; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|cntr_djf:cntr1|counter_reg_bit[0]                   ; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|dffe3a[1]                                                      ; 0.523             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[11]                                                  ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12                 ; 0.522             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[7]                                                   ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12                 ; 0.522             ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_result_ff[13]                                                         ; Reg_VV[13]                                                                                                                                          ; 0.519             ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_result_ff[5]                                                          ; Reg_VV[5]                                                                                                                                           ; 0.517             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_man_dffe1[5]                                                    ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe11                  ; 0.514             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[3]                                         ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sign_dffe31                                                                      ; 0.511             ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_result_ff[0]                                                          ; Reg_VV[0]                                                                                                                                           ; 0.507             ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_result_ff[11]                                                         ; Reg_VV[11]                                                                                                                                          ; 0.507             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[4]                                         ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sign_dffe31                                                                      ; 0.504             ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_result_ff[3]                                                          ; Reg_VV[3]                                                                                                                                           ; 0.504             ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_result_ff[10]                                                         ; Reg_VV[10]                                                                                                                                          ; 0.504             ;
; mult:mult_VV|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|man_result_ff[12]                                                         ; Reg_VV[12]                                                                                                                                          ; 0.504             ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[14]                                         ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe12     ; 0.498             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|dataa_man_dffe1[20]                                                   ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe12               ; 0.496             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[19]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe12               ; 0.495             ;
; Reg_VV[25]                                                                                                                               ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|lpm_add_sub:exp_add_adder|add_sub_tsd:auto_generated|pipeline_dffe[8]             ; 0.495             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[10]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe12              ; 0.495             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[25]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe12               ; 0.495             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[23]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe12               ; 0.495             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[15]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe12               ; 0.495             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[6]                                                  ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12                ; 0.494             ;
; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|exp_add_p1[1]                                                          ; mult:mult_VV004|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|delay_exp_bias[9]                                                                 ; 0.494             ;
; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|exp_add_p1[1]                                                             ; mult:mult_V5|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|delay_exp_bias[9]                                                                    ; 0.494             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[7]                                                  ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe12                ; 0.493             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[25]                                        ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sign_dffe31                                                                      ; 0.492             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_res_dffe3[0]                                                    ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_res_dffe4[6]                                                               ; 0.492             ;
; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[2]                       ; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|altsyncram_5v91:altsyncram5|ram_block6a18~porta_address_reg0       ; 0.492             ;
; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[0]                       ; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|altsyncram_5v91:altsyncram5|ram_block6a18~porta_address_reg0       ; 0.492             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|exp_res_dffe3[0]                                                      ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|exp_res_dffe4[7]                                                                 ; 0.491             ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_res_dffe3[0]                                                  ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_res_dffe4[1]                                                             ; 0.491             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[2]                                         ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sign_dffe31                                                                      ; 0.491             ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[21]                                         ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe12       ; 0.491             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|sticky_bit_dffe3                                                     ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_res_dffe4[0]                                                                ; 0.489             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_res_dffe3[0]                                                     ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_res_dffe4[7]                                                                ; 0.489             ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[16]                                         ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe12     ; 0.488             ;
; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|exp_add_p1[1]                                                         ; mult:mult_a_bV_U|mult_altfp_mult_r8o:mult_altfp_mult_r8o_component|delay_exp_bias[9]                                                                ; 0.488             ;
; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[3]                       ; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|altsyncram_5v91:altsyncram5|ram_block6a18~porta_address_reg0       ; 0.488             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[17]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe12             ; 0.487             ;
; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[1]                       ; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|altsyncram_5v91:altsyncram5|ram_block6a18~porta_address_reg0       ; 0.487             ;
; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|cntr_jjf:cntr1|counter_reg_bit[4]                       ; linha_retardo:linRet_ret_dU|altshift_taps:SR_rtl_0|shift_taps_0iv:auto_generated|altsyncram_5v91:altsyncram5|ram_block6a18~porta_address_reg0       ; 0.487             ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[0]                                           ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[23]            ; 0.487             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[18]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe12             ; 0.486             ;
; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_res_dffe3[0]                                            ; soma:soma_VV004_140U|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|exp_res_dffe4[1]                                                       ; 0.486             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[19]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe12             ; 0.486             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[16]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe12             ; 0.486             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[14]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe12             ; 0.485             ;
; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[21]                                                 ; soma:soma_dU|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe12             ; 0.484             ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|dataa_man_dffe1[21]                                     ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe12 ; 0.484             ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[6]                                                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe11              ; 0.481             ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[2]                                                ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe3               ; 0.481             ;
; Reg_Uret[18]                                                                                                                             ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_man_dffe1[19]                                                              ; 0.478             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe7     ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[19]                                                   ; 0.478             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe7     ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[19]                                                   ; 0.478             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe15a[0] ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[19]                                                   ; 0.478             ;
; Reg_a_bV_U[10]                                                                                                                           ; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|altsyncram_pu91:altsyncram5|ram_block6a10~porta_datain_reg0    ; 0.474             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|input_is_infinite_dffe2                                              ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|input_is_infinite_dffe21                                                        ; 0.470             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|dataa_man_dffe1[12]                                                   ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe14                ; 0.470             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|dataa_man_dffe1[4]                                                    ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe11                ; 0.470             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|dataa_man_dffe1[0]                                                    ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe1                 ; 0.470             ;
; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[10]                                               ; soma:soma_5V_I|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe11              ; 0.465             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_man_dffe1[8]                                                    ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe11                  ; 0.465             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[5]                                        ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_leading_zeros_dffe31[0]                                                     ; 0.463             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|datab_man_dffe1[0]                                                   ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_lower|add_sub_cqh:auto_generated|dffe1                  ; 0.461             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|datab_man_dffe1[15]                                                   ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_add_sub_upper1|add_sub_hbh:auto_generated|dffe12                 ; 0.456             ;
; Reg_a_bV_U[5]                                                                                                                            ; linha_retardo:linRet_ret_a_bv_U|altshift_taps:SR_rtl_0|shift_taps_rhv:auto_generated|altsyncram_pu91:altsyncram5|ram_block6a5~porta_datain_reg0     ; 0.453             ;
; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|dataa_man_dffe1[5]                                                    ; sub:sub_140U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_lower|add_sub_cqh:auto_generated|dffe11                ; 0.452             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[24]                                        ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|sign_dffe31                                                                      ; 0.451             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper1|add_sub_hbh:auto_generated|dffe9     ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[21]                                                   ; 0.449             ;
; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|lpm_add_sub:man_2comp_res_upper0|add_sub_hbh:auto_generated|dffe9     ; sub:sub_bV_U|sub_altfp_add_sub_4jj:sub_altfp_add_sub_4jj_component|man_add_sub_res_mag_dffe21[21]                                                   ; 0.449             ;
; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_dffe31[3]                                           ; soma:soma_VV004_140U_5VI|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|soma_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[23]            ; 0.449             ;
; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|lpm_add_sub:man_add_sub_upper0|add_sub_hbh:auto_generated|dffe5      ; soma:comp_V|soma_altfp_add_sub_3ij:soma_altfp_add_sub_3ij_component|man_add_sub_res_mag_dffe21[17]                                                  ; 0.448             ;
+------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "modulo_IZ_v3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 84 pins of 84 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 4860 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'modulo_IZ_v3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 240 registers into blocks of type DSP block
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:29
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (11888): Total time spent on timing analysis during the Fitter is 13.61 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:21
Info (144001): Generated suppressed messages file C:/Users/Carol/Desktop/TCC/01 - codigos Verilog/10 - modulo_IZ_v3/output_files/modulo_IZ_v3.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6393 megabytes
    Info: Processing ended: Mon Aug 13 22:54:38 2018
    Info: Elapsed time: 00:02:49
    Info: Total CPU time (on all processors): 00:05:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Carol/Desktop/TCC/01 - codigos Verilog/10 - modulo_IZ_v3/output_files/modulo_IZ_v3.fit.smsg.


