<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:26.1326</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2013.12.13</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7012141</applicationNumber><claimCount>3</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.04.22</openDate><openNumber>10-2025-0054132</openNumber><originalApplicationDate>2013.12.13</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7021606</originalApplicationNumber><originalExaminationRequestDate>2025.04.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.04.14</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1362</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247021606</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치는 절연막, 산화물 반도체막, 상기 산화물 반도체막과 중첩한 게이트 전극, 및 상기 산화물 반도체막과 접하는 전극들의 쌍을 포함한 트랜지스터; 상기 절연막 위의 제 1 광-투과성 도전막, 상기 제 1 광-투과성 도전막 위의 유전체막, 및 상기 유전체막 위의 제 2 광-투과성 도전막을 포함한 커패시터; 상기 트랜지스터의 상기 전극들의 쌍 위의 산화 절연막; 및 상기 산화 절연막 위의 질화 절연막을 포함한다. 상기 유전체막은 상기 질화 절연막이고, 상기 산화 절연막은 상기 전극들의 쌍 중 하나 위에 제 1 개구를 갖고, 상기 질화 절연막은 상기 전극들의 쌍 중 하나 위에 제 2 개구를 가지며, 상기 제 2 개구는 상기 제 1 개구보다 내측 상에 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2014.07.03</internationOpenDate><internationOpenNumber>WO2014103900</internationOpenNumber><internationalApplicationDate>2013.12.13</internationalApplicationDate><internationalApplicationNumber>PCT/JP2013/084179</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 주사선 구동 회로를 갖는 표시 장치로서,상기 주사선 구동 회로는 제 1 내지 제 12 트랜지스터를 갖고,상기 주사선 구동 회로는, 평면에서 볼 때, 줄기가 되는 영역으로부터 분기되어 배치된 제 1 영역, 제 2 영역 및 제 3 영역을 갖는 제 1 도전막과, 평면에서 볼 때, 줄기가 되는 영역으로부터 분기되어 배치된 제 4 영역, 제 5 영역, 제 6 영역 및 제 7 영역을 갖는 제 2 도전막을 갖고, 평면에서 볼 때, 상기 제 1 영역, 상기 제 2 영역 및 상기 제 3 영역은 각각 제 1 방향을 따르도록 연장되어 배치되고, 평면에서 볼 때, 상기 제 4 영역, 상기 제 5 영역, 상기 제 6 영역 및 상기 제 7 영역은 각각 상기 제 1 방향과는 반대 방향을 따르도록 연장되어 배치되고, 평면에서 볼 때, 상기 제 4 영역과 상기 제 5 영역 사이에, 상기 제 4 영역 및 상기 제 5 영역과는 각각 간격을 두어 상기 제 1 영역이 배치되고, 평면에서 볼 때, 상기 제 5 영역과 상기 제 6 영역 사이에, 상기 제 5 영역 및 상기 제 6 영역과는 각각 간격을 두어 상기 제 2 영역이 배치되고, 평면에서 볼 때, 상기 제 6 영역과 상기 제 7 영역 사이에, 상기 제 6 영역 및 상기 제 7 영역과는 각각 간격을 두어 상기 제 3 영역이 배치되고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 4 영역에 배치되고,상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 영역에 배치되고,상기 제 1 트랜지스터의 채널 형성 영역은 제 1 산화물 반도체막에 제공되고,상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 영역에 배치되고,상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 5 영역에 배치되고,상기 제 2 트랜지스터의 채널 형성 영역은 상기 제 1 산화물 반도체막에 제공되고,상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 5 영역에 배치되고,상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 영역에 배치되고,상기 제 3 트랜지스터의 채널 형성 영역은 상기 제 1 산화물 반도체막에 제공되고,상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 영역에 배치되고,상기 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 6 영역에 배치되고,상기 제 4 트랜지스터의 채널 형성 영역은 상기 제 1 산화물 반도체막에 제공되고,상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 6 영역에 배치되고,상기 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 3 영역에 배치되고,상기 제 5 트랜지스터의 채널 형성 영역은 상기 제 1 산화물 반도체막에 제공되고,상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 3 영역에 배치되고,상기 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 7 영역에 배치되고,상기 제 6 트랜지스터의 채널 형성 영역은 상기 제 1 산화물 반도체막에 제공되고,상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 4 영역에 배치되고,상기 제 7 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 영역에 배치되고,상기 제 7 트랜지스터의 채널 형성 영역은 제 2 산화물 반도체막에 제공되고,상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 영역에 배치되고,상기 제 8 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 5 영역에 배치되고,상기 제 8 트랜지스터의 채널 형성 영역은 상기 제 2 산화물 반도체막에 제공되고,상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 5 영역에 배치되고,상기 제 9 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 영역에 배치되고,상기 제 9 트랜지스터의 채널 형성 영역은 상기 제 2 산화물 반도체막에 제공되고,상기 제 10 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 영역에 배치되고,상기 제 10 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 6 영역에 배치되고,상기 제 10 트랜지스터의 채널 형성 영역은 상기 제 2 산화물 반도체막에 제공되고,상기 제 11 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 6 영역에 배치되고,상기 제 11 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 3 영역에 배치되고,상기 제 11 트랜지스터의 채널 형성 영역은 상기 제 2 산화물 반도체막에 제공되고,상기 제 12 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 3 영역에 배치되고,상기 제 12 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 7 영역에 배치되고,상기 제 12 트랜지스터의 채널 형성 영역은 상기 제 2 산화물 반도체막에 제공되고,상기 제 1 산화물 반도체막은 상기 제 1 내지 상기 제 12 트랜지스터의 채널 폭 방향에 있어서, 상기 제 2 산화물 반도체막과 간격을 두어 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,제 3 도전막을 갖고,상기 제 1 내지 상기 제 12 트랜지스터의 게이트는 각각 상기 제 3 도전막에 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 1 산화물 반도체막 및 상기 제 2 산화물 반도체막은 적어도 인듐을 포함하는, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>MIYAKE, Hiroyuki</engName><name>미야케 히로유키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SHISHIDO, Hideaki</engName><name>시시도 히데아키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KATAYAMA, Masahiro</engName><name>카타야마 마사히로</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>OKAZAKI, Kenichi</engName><name>오카자키 켄이치</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2012.12.25</priorityApplicationDate><priorityApplicationNumber>JP-P-2012-281874</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.04.14</receiptDate><receiptNumber>1-1-2025-0418314-24</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257012141.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931b6b27dcd03e24104877a65983b64975239a5ba0b004f89818ed50be54e8a94de3bbea43e68e2fc90ea0841141209849837a5dbecbbb1c52</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc239dc7fc979910419a101dfb241ccf9ff9ecbc146f46daed676e3b27be8cc05cd7f39e6712b5b71e686079cb2e3d83bd44c635c973ea861</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>