\vspace{15px}
\par
Verylog et Very high speed integrated circuit Hardware Description Language ou VHDL sont tous deux des Hardware Description Language ou HDL soit en français Langage de Description de Matériel. Les HDL utilisent une méthode de description de flux de processus résultant d'un modèle de flux de données avec des informations de synchronisation (le temps). Cette méthode consiste en une abstraction au niveau des portes logiques et des transitors. Cette méthode s'appelle Register-Transfer Level ou RTL et a été défini à cause de l'explosion de la complexité des circuits électroniques depuis les années 1970 (loi de Moore). En effet, les concepteurs de matériel micro-électronique avaient besoin d'une méthode de description logique des matériel numériques de plus haut niveau pour limiter la complexité de la conception et cela sans que cette dernière ne soit spécifique à une technologie en particulier. Les HDL utilisent donc cette méthode pour représenter des circuits à un niveau élevé. A partir de cette représentation des circuits, des représentations de plus bas niveaux et le cablage peuvent être déduit. Les HDL permettent donc de décrire un circuit électronique tant au niveau comportemental que structurel, c'est-à-dire les flux de signaux transitant entre les différents registres. C'est pour cette simplification dans la conception et l'utilisation des matériels que les HDL sont largement utilisés dans l'industrie.
\newpage
\begin{figure}[h!]
\includegraphics{rtl_example.png}
\caption{Schéma représentant un circuit électronique}  
\end{figure} 
\par
Le schéma ci-dessus montre comment est représenté un circuit. Nous constatons qu'il est ici totalement fait abstraction des comment ce dernier est câblé. Nous ne connaissons que ce qui entre et ce qui sort de ce dernier. Un HDL décrira quant à lui le "comportement" du circuit en fonction des entrées et donc ce qui doit en sortir.
\\
\par
Il existe de nombreux HDL autre que les deux plus connu que sont Verylog et VHDL, tel que, Altera HDL (AHDL) qui est un langage propriétaire d'\textbf{Altera}, Hydra qui est basé sur \textbf{Haskell}, MyHDL qui est basé sur \textbf{Python} ou encore RHDL basé sur \textbf{Ruby}. Un autre HDL est SystemC, qui est, avec Verylog et VHDL, un des HDL les plus utilisés dans l'industrie. Cependant, ce dernier ne soit pas un langage à part entière puisque c'est en fait un ensemble de classes \textbf{C++} fournissant les outils nécessaires à la modélisation du matériel. De part cette caractéristique, nous ne nous y attarderons pas plus
\\
\par
La principale différence entre les HDL avec les langages de programmations traditionnels est qu'avec un HDL, contrairement aux autres type de langage procédurier, nous pouvons modéliser de multiples processus parallèles et exprimer le temps de manière explicite. En effet, ces deux éléments (le parallélisme et le temps) sont les principaux attributs d'un matériel électronique. Un changement dans un des processus pourra donc déclencher une mise à jour dans les autres processus.
\\
\par
Nous allons vous présenter plus en détail les deux principaux HDL que sont VHDL et Verylog. Chacun à ses atouts :
\begin{itemize}
\item VHDL :
\begin{itemize}
\item ce langage a été fait pour aider la conception et la spécification au niveau d'un système électronique,
\item il est plus souple que Verylog car permet, entre autre, à l'utilisateur de définir ses types, ses configurations, etc.
\end{itemize}
\item Verylog :
\begin{itemize}
\item conçut de base pour les concepteurs de matériel numérique développant des FPGAs et ASICs
\item parfait pour convertir des types de données de vecteurs de bits vers des notations arithmétiques,
\item existence de supports compréhensible pour la conception numérique de bas niveau.
\end{itemize}
\end{itemize}
\\
\par
Ce sont-là les principales différences entre les deux langages. Dans les fait, VHDL et Verylog sont similaires puisqu'ils sont tous les deux des standards IEEE : \textit{IEEE standard 1076} en 1987 puis \textit{IEEE standard 1076-1993} en 1993 après une mise à jour pour VHDL. Il a ensuite été mis à jour régulièrement pour arriver, en 2008 au standard \textit{IEEE 1076-2008} (VHDL 4.0) qui est la dernière version en date. Verylog est lui devenu un standard en 1995 : \textit{IEEE standard 1364-1995} et a été mis à jour deux fois depuis : en 2001  \textit{IEEE Standard 1364-2001} (Verylog 2001) qui corrigera de nombreux problèmes puis en 2005  \textit{IEEE Standard 1364-2005} (Verylog 2005) qui corrigea quelques bugs.. Historiquement, VHDL a été développé pour l'armée de l'air des Etats-Unis d'Amérique (contrat \textit{F33615-83-C-1003}) par \textit{Intermetrics, Inc.}, \textit{Texas Instruments} et \textit{IBM}. \textit{Intermetrics, Inc.}  fournissait les experts en langage (de programmation) et était aussi le maître d'\oe{}uvre du projet. \textit{Texas Instruments} se concentrait sur la partie expertise en conception de puces (électronique). \textit{IBM} quant à lui fournissait les experts en conception de systèmes informatiques. C'était donc un projet d'une certaine envergure (comme \textit{ADA} par exemple). Verylog a quant à lui était lancé en 1984 par \textbf{Gateway Design Automation Inc.}  puis rendu disponible au grand public en 1990 par \textbf{Cadence}.
