TimeQuest Timing Analyzer report for ceg3156-lab1
Sun Jun 01 15:32:39 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ceg3156-lab1                                                      ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX110DF27C7                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 797.45 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -0.254 ; -0.535             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.446 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -22.500                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.254 ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 1.162      ;
; -0.218 ; enARdFF_2:\stateRegloop:12:state_n|int_q ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 1.126      ;
; -0.095 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 1.003      ;
; -0.094 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 1.002      ;
; -0.092 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.090     ; 1.000      ;
; -0.062 ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 0.970      ;
; 0.057  ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:2:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 0.851      ;
; 0.059  ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 0.849      ;
; 0.059  ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 0.849      ;
; 0.060  ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 0.848      ;
; 0.061  ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:1:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 0.847      ;
; 0.070  ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 0.838      ;
; 0.072  ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 0.836      ;
; 0.074  ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.090     ; 0.834      ;
; 0.078  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; enARdFF_2:\stateRegloop:11:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.090     ; 0.830      ;
; 0.080  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; enARdFF_2:\stateRegloop:10:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.090     ; 0.828      ;
; 0.091  ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.090     ; 0.817      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.446 ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.722      ;
; 0.453 ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; enARdFF_2:\stateRegloop:10:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.090      ; 0.729      ;
; 0.454 ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; enARdFF_2:\stateRegloop:11:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.090      ; 0.730      ;
; 0.458 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.090      ; 0.734      ;
; 0.459 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.735      ;
; 0.460 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.736      ;
; 0.465 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:1:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.741      ;
; 0.466 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.742      ;
; 0.467 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.743      ;
; 0.467 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.743      ;
; 0.468 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:2:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.744      ;
; 0.571 ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.847      ;
; 0.590 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.090      ; 0.866      ;
; 0.591 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.867      ;
; 0.591 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.867      ;
; 0.690 ; enARdFF_2:\stateRegloop:12:state_n|int_q ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.966      ;
; 0.787 ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.063      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                      ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:10:state_n|int_q ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:11:state_n|int_q ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:12:state_n|int_q ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:1:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:2:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:3:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:4:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:5:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:6:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:7:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:8:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:9:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:stateReg0|int_q                ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:10:state_n|int_q ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:11:state_n|int_q ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:12:state_n|int_q ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:1:state_n|int_q  ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:2:state_n|int_q  ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:3:state_n|int_q  ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:4:state_n|int_q  ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:5:state_n|int_q  ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:6:state_n|int_q  ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:7:state_n|int_q  ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:8:state_n|int_q  ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:9:state_n|int_q  ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:stateReg0|int_q                ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:10:state_n|int_q ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:11:state_n|int_q ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:12:state_n|int_q ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:1:state_n|int_q  ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:2:state_n|int_q  ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:3:state_n|int_q  ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:4:state_n|int_q  ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:5:state_n|int_q  ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:6:state_n|int_q  ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:7:state_n|int_q  ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:8:state_n|int_q  ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:9:state_n|int_q  ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:stateReg0|int_q                ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                  ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:10:state_n|int_q|clk       ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:11:state_n|int_q|clk       ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:12:state_n|int_q|clk       ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:1:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:2:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:3:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:4:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:5:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:6:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:7:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:8:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:9:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; stateReg0|int_q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                              ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:10:state_n|int_q|clk       ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:11:state_n|int_q|clk       ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:12:state_n|int_q|clk       ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:1:state_n|int_q|clk        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:2:state_n|int_q|clk        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:3:state_n|int_q|clk        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:4:state_n|int_q|clk        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:5:state_n|int_q|clk        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:6:state_n|int_q|clk        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:7:state_n|int_q|clk        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:8:state_n|int_q|clk        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:9:state_n|int_q|clk        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; stateReg0|int_q|clk                      ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                  ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cOut       ; clk        ; 1.407  ; 1.754  ; Rise       ; clk             ;
; exp1LtExp2 ; clk        ; 1.468  ; 1.789  ; Rise       ; clk             ;
; expEqual   ; clk        ; 1.425  ; 1.790  ; Rise       ; clk             ;
; manResLSB  ; clk        ; 1.180  ; 1.584  ; Rise       ; clk             ;
; manResMSB  ; clk        ; 1.196  ; 1.545  ; Rise       ; clk             ;
; manResNeg  ; clk        ; 1.768  ; 2.061  ; Rise       ; clk             ;
; overflow   ; clk        ; 1.753  ; 2.047  ; Rise       ; clk             ;
; reset      ; clk        ; -0.215 ; -0.184 ; Rise       ; clk             ;
; sign1      ; clk        ; 1.670  ; 1.988  ; Rise       ; clk             ;
; sign2      ; clk        ; 1.387  ; 1.749  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cOut       ; clk        ; -0.591 ; -0.948 ; Rise       ; clk             ;
; exp1LtExp2 ; clk        ; -0.931 ; -1.253 ; Rise       ; clk             ;
; expEqual   ; clk        ; -0.827 ; -1.145 ; Rise       ; clk             ;
; manResLSB  ; clk        ; -0.648 ; -0.993 ; Rise       ; clk             ;
; manResMSB  ; clk        ; -0.556 ; -0.893 ; Rise       ; clk             ;
; manResNeg  ; clk        ; -1.187 ; -1.471 ; Rise       ; clk             ;
; overflow   ; clk        ; -1.154 ; -1.461 ; Rise       ; clk             ;
; reset      ; clk        ; 0.606  ; 0.572  ; Rise       ; clk             ;
; sign1      ; clk        ; -1.119 ; -1.455 ; Rise       ; clk             ;
; sign2      ; clk        ; -0.897 ; -1.220 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; decExpRes    ; clk        ; 7.895 ; 7.878 ; Rise       ; clk             ;
; greset       ; clk        ; 7.923 ; 7.910 ; Rise       ; clk             ;
; incExp1      ; clk        ; 8.109 ; 8.053 ; Rise       ; clk             ;
; incExp2      ; clk        ; 7.732 ; 7.659 ; Rise       ; clk             ;
; incExpRes    ; clk        ; 8.041 ; 8.012 ; Rise       ; clk             ;
; incManRes    ; clk        ; 7.201 ; 7.155 ; Rise       ; clk             ;
; loadExpA     ; clk        ; 7.932 ; 7.920 ; Rise       ; clk             ;
; loadExpB     ; clk        ; 7.935 ; 7.922 ; Rise       ; clk             ;
; loadExpRes   ; clk        ; 8.077 ; 8.043 ; Rise       ; clk             ;
; loadMan1     ; clk        ; 7.957 ; 7.945 ; Rise       ; clk             ;
; loadMan2     ; clk        ; 7.947 ; 7.935 ; Rise       ; clk             ;
; loadManRes   ; clk        ; 8.890 ; 8.819 ; Rise       ; clk             ;
; loadSign1    ; clk        ; 7.932 ; 7.920 ; Rise       ; clk             ;
; loadSign2    ; clk        ; 7.853 ; 7.809 ; Rise       ; clk             ;
; opOrder      ; clk        ; 7.455 ; 7.384 ; Rise       ; clk             ;
; overflowFlag ; clk        ; 8.548 ; 8.602 ; Rise       ; clk             ;
; resultShiftL ; clk        ; 7.885 ; 7.868 ; Rise       ; clk             ;
; resultShiftR ; clk        ; 7.207 ; 7.168 ; Rise       ; clk             ;
; selManRes    ; clk        ; 8.368 ; 8.563 ; Rise       ; clk             ;
; shiftRMan1   ; clk        ; 8.099 ; 8.043 ; Rise       ; clk             ;
; shiftRMan2   ; clk        ; 7.722 ; 7.649 ; Rise       ; clk             ;
; subMantissas ; clk        ; 8.113 ; 8.100 ; Rise       ; clk             ;
; subResult    ; clk        ; 7.169 ; 7.123 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; decExpRes    ; clk        ; 7.641 ; 7.623 ; Rise       ; clk             ;
; greset       ; clk        ; 7.666 ; 7.652 ; Rise       ; clk             ;
; incExp1      ; clk        ; 7.847 ; 7.791 ; Rise       ; clk             ;
; incExp2      ; clk        ; 7.485 ; 7.413 ; Rise       ; clk             ;
; incExpRes    ; clk        ; 7.459 ; 7.392 ; Rise       ; clk             ;
; incManRes    ; clk        ; 6.974 ; 6.929 ; Rise       ; clk             ;
; loadExpA     ; clk        ; 7.676 ; 7.662 ; Rise       ; clk             ;
; loadExpB     ; clk        ; 7.679 ; 7.665 ; Rise       ; clk             ;
; loadExpRes   ; clk        ; 7.634 ; 7.590 ; Rise       ; clk             ;
; loadMan1     ; clk        ; 7.700 ; 7.687 ; Rise       ; clk             ;
; loadMan2     ; clk        ; 7.690 ; 7.677 ; Rise       ; clk             ;
; loadManRes   ; clk        ; 7.834 ; 7.761 ; Rise       ; clk             ;
; loadSign1    ; clk        ; 7.676 ; 7.662 ; Rise       ; clk             ;
; loadSign2    ; clk        ; 7.601 ; 7.557 ; Rise       ; clk             ;
; opOrder      ; clk        ; 7.218 ; 7.148 ; Rise       ; clk             ;
; overflowFlag ; clk        ; 8.321 ; 8.375 ; Rise       ; clk             ;
; resultShiftL ; clk        ; 7.631 ; 7.613 ; Rise       ; clk             ;
; resultShiftR ; clk        ; 6.979 ; 6.941 ; Rise       ; clk             ;
; selManRes    ; clk        ; 7.764 ; 7.964 ; Rise       ; clk             ;
; shiftRMan1   ; clk        ; 7.837 ; 7.781 ; Rise       ; clk             ;
; shiftRMan2   ; clk        ; 7.475 ; 7.403 ; Rise       ; clk             ;
; subMantissas ; clk        ; 7.560 ; 7.504 ; Rise       ; clk             ;
; subResult    ; clk        ; 6.943 ; 6.897 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 888.89 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.125 ; -0.125            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.408 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -22.500                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.125 ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.042      ;
; -0.092 ; enARdFF_2:\stateRegloop:12:state_n|int_q ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.009      ;
; 0.014  ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.903      ;
; 0.015  ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.902      ;
; 0.016  ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 0.901      ;
; 0.044  ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.873      ;
; 0.152  ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:2:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.765      ;
; 0.154  ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.763      ;
; 0.154  ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.763      ;
; 0.155  ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.762      ;
; 0.157  ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:1:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.760      ;
; 0.163  ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.754      ;
; 0.165  ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.752      ;
; 0.166  ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 0.751      ;
; 0.173  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; enARdFF_2:\stateRegloop:10:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 0.744      ;
; 0.173  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; enARdFF_2:\stateRegloop:11:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 0.744      ;
; 0.183  ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 0.734      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.661      ;
; 0.415 ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; enARdFF_2:\stateRegloop:10:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.668      ;
; 0.415 ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; enARdFF_2:\stateRegloop:11:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.668      ;
; 0.420 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.673      ;
; 0.421 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.674      ;
; 0.422 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.675      ;
; 0.427 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:1:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.680      ;
; 0.428 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.681      ;
; 0.429 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.682      ;
; 0.429 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.682      ;
; 0.430 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:2:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.683      ;
; 0.522 ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.775      ;
; 0.541 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.542 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.543 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.629 ; enARdFF_2:\stateRegloop:12:state_n|int_q ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.882      ;
; 0.722 ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.975      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                      ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:10:state_n|int_q ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:11:state_n|int_q ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:12:state_n|int_q ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:1:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:2:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:3:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:4:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:5:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:6:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:7:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:8:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:9:state_n|int_q  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; enARdFF_2:stateReg0|int_q                ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:10:state_n|int_q ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:11:state_n|int_q ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:12:state_n|int_q ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:1:state_n|int_q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:2:state_n|int_q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:3:state_n|int_q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:4:state_n|int_q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:5:state_n|int_q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:6:state_n|int_q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:7:state_n|int_q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:8:state_n|int_q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:9:state_n|int_q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:stateReg0|int_q                ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:10:state_n|int_q ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:11:state_n|int_q ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:12:state_n|int_q ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:1:state_n|int_q  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:2:state_n|int_q  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:3:state_n|int_q  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:4:state_n|int_q  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:5:state_n|int_q  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:6:state_n|int_q  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:7:state_n|int_q  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:8:state_n|int_q  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:9:state_n|int_q  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:stateReg0|int_q                ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                  ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:10:state_n|int_q|clk       ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:11:state_n|int_q|clk       ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:12:state_n|int_q|clk       ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:1:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:2:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:3:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:4:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:5:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:6:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:7:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:8:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:9:state_n|int_q|clk        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; stateReg0|int_q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                              ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:10:state_n|int_q|clk       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:11:state_n|int_q|clk       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:12:state_n|int_q|clk       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:1:state_n|int_q|clk        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:2:state_n|int_q|clk        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:3:state_n|int_q|clk        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:4:state_n|int_q|clk        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:5:state_n|int_q|clk        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:6:state_n|int_q|clk        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:7:state_n|int_q|clk        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:8:state_n|int_q|clk        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:9:state_n|int_q|clk        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; stateReg0|int_q|clk                      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                  ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cOut       ; clk        ; 1.174  ; 1.450  ; Rise       ; clk             ;
; exp1LtExp2 ; clk        ; 1.239  ; 1.463  ; Rise       ; clk             ;
; expEqual   ; clk        ; 1.216  ; 1.458  ; Rise       ; clk             ;
; manResLSB  ; clk        ; 0.982  ; 1.275  ; Rise       ; clk             ;
; manResMSB  ; clk        ; 1.001  ; 1.242  ; Rise       ; clk             ;
; manResNeg  ; clk        ; 1.537  ; 1.710  ; Rise       ; clk             ;
; overflow   ; clk        ; 1.518  ; 1.693  ; Rise       ; clk             ;
; reset      ; clk        ; -0.181 ; -0.091 ; Rise       ; clk             ;
; sign1      ; clk        ; 1.438  ; 1.637  ; Rise       ; clk             ;
; sign2      ; clk        ; 1.182  ; 1.427  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cOut       ; clk        ; -0.453 ; -0.715 ; Rise       ; clk             ;
; exp1LtExp2 ; clk        ; -0.763 ; -0.981 ; Rise       ; clk             ;
; expEqual   ; clk        ; -0.667 ; -0.898 ; Rise       ; clk             ;
; manResLSB  ; clk        ; -0.498 ; -0.749 ; Rise       ; clk             ;
; manResMSB  ; clk        ; -0.413 ; -0.670 ; Rise       ; clk             ;
; manResNeg  ; clk        ; -1.019 ; -1.179 ; Rise       ; clk             ;
; overflow   ; clk        ; -0.982 ; -1.168 ; Rise       ; clk             ;
; reset      ; clk        ; 0.534  ; 0.445  ; Rise       ; clk             ;
; sign1      ; clk        ; -0.949 ; -1.160 ; Rise       ; clk             ;
; sign2      ; clk        ; -0.735 ; -0.965 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; decExpRes    ; clk        ; 7.134 ; 7.086 ; Rise       ; clk             ;
; greset       ; clk        ; 7.152 ; 7.102 ; Rise       ; clk             ;
; incExp1      ; clk        ; 7.334 ; 7.235 ; Rise       ; clk             ;
; incExp2      ; clk        ; 6.988 ; 6.887 ; Rise       ; clk             ;
; incExpRes    ; clk        ; 7.268 ; 7.194 ; Rise       ; clk             ;
; incManRes    ; clk        ; 6.487 ; 6.435 ; Rise       ; clk             ;
; loadExpA     ; clk        ; 7.162 ; 7.112 ; Rise       ; clk             ;
; loadExpB     ; clk        ; 7.166 ; 7.116 ; Rise       ; clk             ;
; loadExpRes   ; clk        ; 7.306 ; 7.223 ; Rise       ; clk             ;
; loadMan1     ; clk        ; 7.187 ; 7.139 ; Rise       ; clk             ;
; loadMan2     ; clk        ; 7.177 ; 7.129 ; Rise       ; clk             ;
; loadManRes   ; clk        ; 8.070 ; 7.918 ; Rise       ; clk             ;
; loadSign1    ; clk        ; 7.162 ; 7.112 ; Rise       ; clk             ;
; loadSign2    ; clk        ; 7.096 ; 7.020 ; Rise       ; clk             ;
; opOrder      ; clk        ; 6.729 ; 6.637 ; Rise       ; clk             ;
; overflowFlag ; clk        ; 7.668 ; 7.665 ; Rise       ; clk             ;
; resultShiftL ; clk        ; 7.124 ; 7.076 ; Rise       ; clk             ;
; resultShiftR ; clk        ; 6.491 ; 6.445 ; Rise       ; clk             ;
; selManRes    ; clk        ; 7.528 ; 7.736 ; Rise       ; clk             ;
; shiftRMan1   ; clk        ; 7.324 ; 7.225 ; Rise       ; clk             ;
; shiftRMan2   ; clk        ; 6.978 ; 6.877 ; Rise       ; clk             ;
; subMantissas ; clk        ; 7.334 ; 7.280 ; Rise       ; clk             ;
; subResult    ; clk        ; 6.455 ; 6.404 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; decExpRes    ; clk        ; 6.894 ; 6.847 ; Rise       ; clk             ;
; greset       ; clk        ; 6.909 ; 6.861 ; Rise       ; clk             ;
; incExp1      ; clk        ; 7.086 ; 6.989 ; Rise       ; clk             ;
; incExp2      ; clk        ; 6.753 ; 6.656 ; Rise       ; clk             ;
; incExpRes    ; clk        ; 6.730 ; 6.627 ; Rise       ; clk             ;
; incManRes    ; clk        ; 6.272 ; 6.221 ; Rise       ; clk             ;
; loadExpA     ; clk        ; 6.919 ; 6.871 ; Rise       ; clk             ;
; loadExpB     ; clk        ; 6.924 ; 6.875 ; Rise       ; clk             ;
; loadExpRes   ; clk        ; 6.889 ; 6.813 ; Rise       ; clk             ;
; loadMan1     ; clk        ; 6.944 ; 6.896 ; Rise       ; clk             ;
; loadMan2     ; clk        ; 6.934 ; 6.886 ; Rise       ; clk             ;
; loadManRes   ; clk        ; 7.074 ; 6.966 ; Rise       ; clk             ;
; loadSign1    ; clk        ; 6.919 ; 6.871 ; Rise       ; clk             ;
; loadSign2    ; clk        ; 6.857 ; 6.783 ; Rise       ; clk             ;
; opOrder      ; clk        ; 6.504 ; 6.415 ; Rise       ; clk             ;
; overflowFlag ; clk        ; 7.453 ; 7.451 ; Rise       ; clk             ;
; resultShiftL ; clk        ; 6.884 ; 6.837 ; Rise       ; clk             ;
; resultShiftR ; clk        ; 6.275 ; 6.230 ; Rise       ; clk             ;
; selManRes    ; clk        ; 6.970 ; 7.192 ; Rise       ; clk             ;
; shiftRMan1   ; clk        ; 7.076 ; 6.979 ; Rise       ; clk             ;
; shiftRMan2   ; clk        ; 6.743 ; 6.646 ; Rise       ; clk             ;
; subMantissas ; clk        ; 6.819 ; 6.736 ; Rise       ; clk             ;
; subResult    ; clk        ; 6.240 ; 6.190 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.379 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.198 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -16.143                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.560      ;
; 0.400 ; enARdFF_2:\stateRegloop:12:state_n|int_q ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.539      ;
; 0.460 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.479      ;
; 0.462 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.477      ;
; 0.462 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.048     ; 0.477      ;
; 0.479 ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.460      ;
; 0.531 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:2:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.408      ;
; 0.533 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.406      ;
; 0.533 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.406      ;
; 0.534 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.405      ;
; 0.535 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:1:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.404      ;
; 0.536 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.403      ;
; 0.538 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.401      ;
; 0.539 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.048     ; 0.400      ;
; 0.542 ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; enARdFF_2:\stateRegloop:11:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.048     ; 0.397      ;
; 0.543 ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; enARdFF_2:\stateRegloop:10:state_n|int_q ; clk          ; clk         ; 1.000        ; -0.048     ; 0.396      ;
; 0.548 ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 0.391      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.198 ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.330      ;
; 0.201 ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; enARdFF_2:\stateRegloop:10:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.048      ; 0.333      ;
; 0.202 ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; enARdFF_2:\stateRegloop:11:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.048      ; 0.334      ;
; 0.204 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.336      ;
; 0.204 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.048      ; 0.336      ;
; 0.206 ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.338      ;
; 0.208 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:1:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.340      ;
; 0.209 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.341      ;
; 0.209 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:4:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.341      ;
; 0.209 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.341      ;
; 0.211 ; enARdFF_2:stateReg0|int_q                ; enARdFF_2:\stateRegloop:2:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.343      ;
; 0.257 ; enARdFF_2:\stateRegloop:6:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.389      ;
; 0.266 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:12:state_n|int_q ; clk          ; clk         ; 0.000        ; 0.048      ; 0.398      ;
; 0.267 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:8:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.399      ;
; 0.269 ; enARdFF_2:\stateRegloop:3:state_n|int_q  ; enARdFF_2:\stateRegloop:7:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.401      ;
; 0.315 ; enARdFF_2:\stateRegloop:12:state_n|int_q ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.447      ;
; 0.347 ; enARdFF_2:\stateRegloop:5:state_n|int_q  ; enARdFF_2:\stateRegloop:9:state_n|int_q  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.479      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:10:state_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:11:state_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:12:state_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:1:state_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:2:state_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:3:state_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:4:state_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:5:state_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:6:state_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:7:state_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:8:state_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:\stateRegloop:9:state_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; enARdFF_2:stateReg0|int_q                ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:10:state_n|int_q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:11:state_n|int_q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:12:state_n|int_q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:1:state_n|int_q  ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:2:state_n|int_q  ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:3:state_n|int_q  ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:4:state_n|int_q  ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:5:state_n|int_q  ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:6:state_n|int_q  ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:7:state_n|int_q  ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:8:state_n|int_q  ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:\stateRegloop:9:state_n|int_q  ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; enARdFF_2:stateReg0|int_q                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                              ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                  ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:10:state_n|int_q|clk       ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:11:state_n|int_q|clk       ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:12:state_n|int_q|clk       ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:1:state_n|int_q|clk        ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:2:state_n|int_q|clk        ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:3:state_n|int_q|clk        ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:4:state_n|int_q|clk        ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:5:state_n|int_q|clk        ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:6:state_n|int_q|clk        ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:7:state_n|int_q|clk        ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:8:state_n|int_q|clk        ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \stateRegloop:9:state_n|int_q|clk        ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; stateReg0|int_q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                              ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:10:state_n|int_q ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:11:state_n|int_q ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:12:state_n|int_q ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:1:state_n|int_q  ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:2:state_n|int_q  ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:3:state_n|int_q  ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:4:state_n|int_q  ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:5:state_n|int_q  ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:6:state_n|int_q  ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:7:state_n|int_q  ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:8:state_n|int_q  ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:\stateRegloop:9:state_n|int_q  ;
; 0.610  ; 0.826        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; enARdFF_2:stateReg0|int_q                ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:10:state_n|int_q|clk       ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:11:state_n|int_q|clk       ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:12:state_n|int_q|clk       ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:1:state_n|int_q|clk        ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:2:state_n|int_q|clk        ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:3:state_n|int_q|clk        ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:4:state_n|int_q|clk        ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:5:state_n|int_q|clk        ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:6:state_n|int_q|clk        ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:7:state_n|int_q|clk        ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:8:state_n|int_q|clk        ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \stateRegloop:9:state_n|int_q|clk        ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; stateReg0|int_q|clk                      ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                  ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; cOut       ; clk        ; 0.646  ; 1.177 ; Rise       ; clk             ;
; exp1LtExp2 ; clk        ; 0.668  ; 1.239 ; Rise       ; clk             ;
; expEqual   ; clk        ; 0.651  ; 1.249 ; Rise       ; clk             ;
; manResLSB  ; clk        ; 0.526  ; 1.116 ; Rise       ; clk             ;
; manResMSB  ; clk        ; 0.524  ; 1.095 ; Rise       ; clk             ;
; manResNeg  ; clk        ; 0.813  ; 1.394 ; Rise       ; clk             ;
; overflow   ; clk        ; 0.812  ; 1.385 ; Rise       ; clk             ;
; reset      ; clk        ; -0.117 ; 0.121 ; Rise       ; clk             ;
; sign1      ; clk        ; 0.760  ; 1.346 ; Rise       ; clk             ;
; sign2      ; clk        ; 0.622  ; 1.219 ; Rise       ; clk             ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cOut       ; clk        ; -0.235 ; -0.802 ; Rise       ; clk             ;
; exp1LtExp2 ; clk        ; -0.393 ; -0.967 ; Rise       ; clk             ;
; expEqual   ; clk        ; -0.357 ; -0.912 ; Rise       ; clk             ;
; manResLSB  ; clk        ; -0.261 ; -0.822 ; Rise       ; clk             ;
; manResMSB  ; clk        ; -0.209 ; -0.757 ; Rise       ; clk             ;
; manResNeg  ; clk        ; -0.518 ; -1.097 ; Rise       ; clk             ;
; overflow   ; clk        ; -0.508 ; -1.092 ; Rise       ; clk             ;
; reset      ; clk        ; 0.315  ; 0.072  ; Rise       ; clk             ;
; sign1      ; clk        ; -0.483 ; -1.083 ; Rise       ; clk             ;
; sign2      ; clk        ; -0.374 ; -0.947 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; decExpRes    ; clk        ; 4.210 ; 4.316 ; Rise       ; clk             ;
; greset       ; clk        ; 4.188 ; 4.292 ; Rise       ; clk             ;
; incExp1      ; clk        ; 4.289 ; 4.391 ; Rise       ; clk             ;
; incExp2      ; clk        ; 4.102 ; 4.174 ; Rise       ; clk             ;
; incExpRes    ; clk        ; 4.212 ; 4.301 ; Rise       ; clk             ;
; incManRes    ; clk        ; 3.838 ; 3.878 ; Rise       ; clk             ;
; loadExpA     ; clk        ; 4.198 ; 4.302 ; Rise       ; clk             ;
; loadExpB     ; clk        ; 4.203 ; 4.307 ; Rise       ; clk             ;
; loadExpRes   ; clk        ; 4.239 ; 4.327 ; Rise       ; clk             ;
; loadMan1     ; clk        ; 4.221 ; 4.326 ; Rise       ; clk             ;
; loadMan2     ; clk        ; 4.211 ; 4.316 ; Rise       ; clk             ;
; loadManRes   ; clk        ; 4.604 ; 4.730 ; Rise       ; clk             ;
; loadSign1    ; clk        ; 4.198 ; 4.302 ; Rise       ; clk             ;
; loadSign2    ; clk        ; 4.172 ; 4.258 ; Rise       ; clk             ;
; opOrder      ; clk        ; 3.950 ; 4.001 ; Rise       ; clk             ;
; overflowFlag ; clk        ; 4.750 ; 4.848 ; Rise       ; clk             ;
; resultShiftL ; clk        ; 4.200 ; 4.306 ; Rise       ; clk             ;
; resultShiftR ; clk        ; 3.838 ; 3.881 ; Rise       ; clk             ;
; selManRes    ; clk        ; 4.501 ; 4.497 ; Rise       ; clk             ;
; shiftRMan1   ; clk        ; 4.279 ; 4.381 ; Rise       ; clk             ;
; shiftRMan2   ; clk        ; 4.092 ; 4.164 ; Rise       ; clk             ;
; subMantissas ; clk        ; 4.264 ; 4.358 ; Rise       ; clk             ;
; subResult    ; clk        ; 3.813 ; 3.852 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; decExpRes    ; clk        ; 4.071 ; 4.173 ; Rise       ; clk             ;
; greset       ; clk        ; 4.050 ; 4.149 ; Rise       ; clk             ;
; incExp1      ; clk        ; 4.148 ; 4.246 ; Rise       ; clk             ;
; incExp2      ; clk        ; 3.968 ; 4.037 ; Rise       ; clk             ;
; incExpRes    ; clk        ; 3.919 ; 3.982 ; Rise       ; clk             ;
; incManRes    ; clk        ; 3.714 ; 3.753 ; Rise       ; clk             ;
; loadExpA     ; clk        ; 4.060 ; 4.159 ; Rise       ; clk             ;
; loadExpB     ; clk        ; 4.064 ; 4.164 ; Rise       ; clk             ;
; loadExpRes   ; clk        ; 4.018 ; 4.087 ; Rise       ; clk             ;
; loadMan1     ; clk        ; 4.082 ; 4.182 ; Rise       ; clk             ;
; loadMan2     ; clk        ; 4.072 ; 4.172 ; Rise       ; clk             ;
; loadManRes   ; clk        ; 4.108 ; 4.181 ; Rise       ; clk             ;
; loadSign1    ; clk        ; 4.060 ; 4.159 ; Rise       ; clk             ;
; loadSign2    ; clk        ; 4.035 ; 4.118 ; Rise       ; clk             ;
; opOrder      ; clk        ; 3.821 ; 3.871 ; Rise       ; clk             ;
; overflowFlag ; clk        ; 4.626 ; 4.723 ; Rise       ; clk             ;
; resultShiftL ; clk        ; 4.061 ; 4.163 ; Rise       ; clk             ;
; resultShiftR ; clk        ; 3.713 ; 3.755 ; Rise       ; clk             ;
; selManRes    ; clk        ; 4.194 ; 4.183 ; Rise       ; clk             ;
; shiftRMan1   ; clk        ; 4.138 ; 4.236 ; Rise       ; clk             ;
; shiftRMan2   ; clk        ; 3.958 ; 4.027 ; Rise       ; clk             ;
; subMantissas ; clk        ; 3.983 ; 4.051 ; Rise       ; clk             ;
; subResult    ; clk        ; 3.689 ; 3.727 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.254 ; 0.198 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -0.254 ; 0.198 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -0.535 ; 0.0   ; 0.0      ; 0.0     ; -22.5               ;
;  clk             ; -0.535 ; 0.000 ; N/A      ; N/A     ; -22.500             ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; cOut       ; clk        ; 1.407  ; 1.754 ; Rise       ; clk             ;
; exp1LtExp2 ; clk        ; 1.468  ; 1.789 ; Rise       ; clk             ;
; expEqual   ; clk        ; 1.425  ; 1.790 ; Rise       ; clk             ;
; manResLSB  ; clk        ; 1.180  ; 1.584 ; Rise       ; clk             ;
; manResMSB  ; clk        ; 1.196  ; 1.545 ; Rise       ; clk             ;
; manResNeg  ; clk        ; 1.768  ; 2.061 ; Rise       ; clk             ;
; overflow   ; clk        ; 1.753  ; 2.047 ; Rise       ; clk             ;
; reset      ; clk        ; -0.117 ; 0.121 ; Rise       ; clk             ;
; sign1      ; clk        ; 1.670  ; 1.988 ; Rise       ; clk             ;
; sign2      ; clk        ; 1.387  ; 1.749 ; Rise       ; clk             ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cOut       ; clk        ; -0.235 ; -0.715 ; Rise       ; clk             ;
; exp1LtExp2 ; clk        ; -0.393 ; -0.967 ; Rise       ; clk             ;
; expEqual   ; clk        ; -0.357 ; -0.898 ; Rise       ; clk             ;
; manResLSB  ; clk        ; -0.261 ; -0.749 ; Rise       ; clk             ;
; manResMSB  ; clk        ; -0.209 ; -0.670 ; Rise       ; clk             ;
; manResNeg  ; clk        ; -0.518 ; -1.097 ; Rise       ; clk             ;
; overflow   ; clk        ; -0.508 ; -1.092 ; Rise       ; clk             ;
; reset      ; clk        ; 0.606  ; 0.572  ; Rise       ; clk             ;
; sign1      ; clk        ; -0.483 ; -1.083 ; Rise       ; clk             ;
; sign2      ; clk        ; -0.374 ; -0.947 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; decExpRes    ; clk        ; 7.895 ; 7.878 ; Rise       ; clk             ;
; greset       ; clk        ; 7.923 ; 7.910 ; Rise       ; clk             ;
; incExp1      ; clk        ; 8.109 ; 8.053 ; Rise       ; clk             ;
; incExp2      ; clk        ; 7.732 ; 7.659 ; Rise       ; clk             ;
; incExpRes    ; clk        ; 8.041 ; 8.012 ; Rise       ; clk             ;
; incManRes    ; clk        ; 7.201 ; 7.155 ; Rise       ; clk             ;
; loadExpA     ; clk        ; 7.932 ; 7.920 ; Rise       ; clk             ;
; loadExpB     ; clk        ; 7.935 ; 7.922 ; Rise       ; clk             ;
; loadExpRes   ; clk        ; 8.077 ; 8.043 ; Rise       ; clk             ;
; loadMan1     ; clk        ; 7.957 ; 7.945 ; Rise       ; clk             ;
; loadMan2     ; clk        ; 7.947 ; 7.935 ; Rise       ; clk             ;
; loadManRes   ; clk        ; 8.890 ; 8.819 ; Rise       ; clk             ;
; loadSign1    ; clk        ; 7.932 ; 7.920 ; Rise       ; clk             ;
; loadSign2    ; clk        ; 7.853 ; 7.809 ; Rise       ; clk             ;
; opOrder      ; clk        ; 7.455 ; 7.384 ; Rise       ; clk             ;
; overflowFlag ; clk        ; 8.548 ; 8.602 ; Rise       ; clk             ;
; resultShiftL ; clk        ; 7.885 ; 7.868 ; Rise       ; clk             ;
; resultShiftR ; clk        ; 7.207 ; 7.168 ; Rise       ; clk             ;
; selManRes    ; clk        ; 8.368 ; 8.563 ; Rise       ; clk             ;
; shiftRMan1   ; clk        ; 8.099 ; 8.043 ; Rise       ; clk             ;
; shiftRMan2   ; clk        ; 7.722 ; 7.649 ; Rise       ; clk             ;
; subMantissas ; clk        ; 8.113 ; 8.100 ; Rise       ; clk             ;
; subResult    ; clk        ; 7.169 ; 7.123 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; decExpRes    ; clk        ; 4.071 ; 4.173 ; Rise       ; clk             ;
; greset       ; clk        ; 4.050 ; 4.149 ; Rise       ; clk             ;
; incExp1      ; clk        ; 4.148 ; 4.246 ; Rise       ; clk             ;
; incExp2      ; clk        ; 3.968 ; 4.037 ; Rise       ; clk             ;
; incExpRes    ; clk        ; 3.919 ; 3.982 ; Rise       ; clk             ;
; incManRes    ; clk        ; 3.714 ; 3.753 ; Rise       ; clk             ;
; loadExpA     ; clk        ; 4.060 ; 4.159 ; Rise       ; clk             ;
; loadExpB     ; clk        ; 4.064 ; 4.164 ; Rise       ; clk             ;
; loadExpRes   ; clk        ; 4.018 ; 4.087 ; Rise       ; clk             ;
; loadMan1     ; clk        ; 4.082 ; 4.182 ; Rise       ; clk             ;
; loadMan2     ; clk        ; 4.072 ; 4.172 ; Rise       ; clk             ;
; loadManRes   ; clk        ; 4.108 ; 4.181 ; Rise       ; clk             ;
; loadSign1    ; clk        ; 4.060 ; 4.159 ; Rise       ; clk             ;
; loadSign2    ; clk        ; 4.035 ; 4.118 ; Rise       ; clk             ;
; opOrder      ; clk        ; 3.821 ; 3.871 ; Rise       ; clk             ;
; overflowFlag ; clk        ; 4.626 ; 4.723 ; Rise       ; clk             ;
; resultShiftL ; clk        ; 4.061 ; 4.163 ; Rise       ; clk             ;
; resultShiftR ; clk        ; 3.713 ; 3.755 ; Rise       ; clk             ;
; selManRes    ; clk        ; 4.194 ; 4.183 ; Rise       ; clk             ;
; shiftRMan1   ; clk        ; 4.138 ; 4.236 ; Rise       ; clk             ;
; shiftRMan2   ; clk        ; 3.958 ; 4.027 ; Rise       ; clk             ;
; subMantissas ; clk        ; 3.983 ; 4.051 ; Rise       ; clk             ;
; subResult    ; clk        ; 3.689 ; 3.727 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; loadExpA      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; loadExpB      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; loadMan1      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; loadMan2      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; loadSign1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; loadSign2     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; loadManRes    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; loadExpRes    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; shiftRMan1    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; shiftRMan2    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultShiftR  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultShiftL  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; opOrder       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; subMantissas  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; subResult     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; selManRes     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; incExp1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; incExp2       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; incManRes     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; incExpRes     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; decExpRes     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overflowFlag  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greset        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; reset               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sign2               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; expEqual            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sign1               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; manResNeg           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; overflow            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; manResLSB           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cOut                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; exp1LtExp2          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; manResMSB           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; loadExpA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; loadExpB      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; loadMan1      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; loadMan2      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; loadSign1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; loadSign2     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; loadManRes    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; loadExpRes    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; shiftRMan1    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; shiftRMan2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; resultShiftR  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; resultShiftL  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; opOrder       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; subMantissas  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; subResult     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; selManRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; incExp1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; incExp2       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; incManRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; incExpRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; decExpRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; overflowFlag  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; greset        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; loadExpA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; loadExpB      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; loadMan1      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; loadMan2      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; loadSign1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; loadSign2     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; loadManRes    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; loadExpRes    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; shiftRMan1    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; shiftRMan2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; resultShiftR  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; resultShiftL  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; opOrder       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; subMantissas  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; subResult     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; selManRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; incExp1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; incExp2       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; incManRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; incExpRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; decExpRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; overflowFlag  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; greset        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; loadExpA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; loadExpB      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; loadMan1      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; loadMan2      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; loadSign1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; loadSign2     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; loadManRes    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; loadExpRes    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; shiftRMan1    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; shiftRMan2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; resultShiftR  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; resultShiftL  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; opOrder       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; subMantissas  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; subResult     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; selManRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; incExp1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; incExp2       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; incManRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; incExpRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; decExpRes     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; overflowFlag  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; greset        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 17       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 17       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jun 01 15:29:45 2025
Info: Command: quartus_sta ceg3156-lab1 -c ceg3156-lab1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ceg3156-lab1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.254
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.254        -0.535 clk 
Info (332146): Worst-case hold slack is 0.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.446         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -22.500 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.125
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.125        -0.125 clk 
Info (332146): Worst-case hold slack is 0.408
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.408         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -22.500 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.379
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.379         0.000 clk 
Info (332146): Worst-case hold slack is 0.198
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.198         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -16.143 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4691 megabytes
    Info: Processing ended: Sun Jun 01 15:32:38 2025
    Info: Elapsed time: 00:02:53
    Info: Total CPU time (on all processors): 00:00:04


