%%{init: {'theme': 'base', 'gitGraph': {'showCommitLabel': true}, 'flowchart': {'rankdir': 'LR'}} }%%
graph TD
    %% Definicija izgleda grafa
    classDef default fill:#f9f,stroke:#333,stroke-width:2px;
    classDef process1 fill:#f9f,stroke:blue,stroke-width:2px,stroke-dasharray: 5 5;
    classDef process2 fill:#f9f,stroke:green,stroke-width:2px,stroke-dasharray: 5 5;
    classDef process3 fill:#f9f,stroke:red,stroke-width:2px,stroke-dasharray: 5 5;
    classDef register fill:#fff,stroke:#000,stroke-width:1px;

    %% Definicija stanja
    IDLE[IDLE]:::doublecircle;
    PRIMI_PAKET[PRIMI_PAKET];
    POSALJI_CELIJU[POSALJI_CELIJU];
    CEKAJ_READY[CEKAJ_READY];
    PADDING[PADDING];

    subgraph cluster_process1["PROCES 1: Kombinatorna logika (next state <= ftran(state, inputs))"]
        class cluster_process1 process1

        %% PROCES 1: Kombinatorna logika za tranzicije i ažuriranje registara

        %% Tranzicije između stanja
        IDLE -->|sink_sop| PRIMI_PAKET
        PRIMI_PAKET -->|sink_eop| POSALJI_CELIJU
        PRIMI_PAKET -->|!source_ready // backpressure| CEKAJ_READY
        POSALJI_CELIJU -->|!last_cell & source_ready| PRIMI_PAKET
        POSALJI_CELIJU -->|!source_ready // backpressure| CEKAJ_READY
        POSALJI_CELIJU -->|last_cell & source_ready| PADDING
        PADDING -->|padding_done & source_ready| IDLE
        PADDING -->|!source_ready // backpressure| CEKAJ_READY
        CEKAJ_READY -->|source_ready| POSALJI_CELIJU

        %% Ažuriranja registra
        PRIMI_PAKET:::register
        POSALJI_CELIJU:::register
        CEKAJ_READY:::register
        PADDING:::register
    end

    %% PROCES 2: Sekvencijalna logika za registre
    subgraph cluster_process2["PROCES 2: Sekvencijalna logika (state <= next state)"]
        class cluster_process2 process2

        registri[state <= next_state
        padding_count <= padding_next
        data_buffer <= data_buffer_next
        cell_size <= constant
        // state, padding_count, data_buffer se ažuriraju]:::box
    end

    %% PROCES 3: Kombinatorna logika za izlaze
    subgraph cluster_process3["PROCES 3: Kombinatorna logika za izlaze (outputs <= fout(state))"]
        class cluster_process3 process3

        izlazi[source_valid = (state == POSALJI_CELIJU or state == PADDING)
        source_sop = (state == POSALJI_CELIJU and data_buffer == initial_data_size)
        source_eop = (state == PADDING)
        source_data = data_buffer[0:cell_size]
        sink_ready = (state == IDLE or state == PRIMI_PAKET)
        padding_done = (padding_count == 0)
        // source_valid, source_sop, source_eop, source_data, sink_ready, padding_done se računaju]:::box
    end

    %% Clock, Reset, and Enable
    clk_rst[clk
    reset
    enable]:::diamond

    %% Connections between processes
    clk_rst -->|dotted| registri
    registri -->|dotted| izlazi

    %% Assumptions
    assumptions[Pretpostavke:
    - Podaci se primaju putem 'sink' interfejsa.
    - Podaci se šalju putem 'source' interfejsa.
    - 'cell_size' je konstanta.
    - 'initial_data_size' je početna veličina paketa podataka.
    - data_buffer mora biti dovoljno velik da primi cijeli paket podataka.
    - Padding se dodaje kako bi ukupna veličina podataka bila višekratnik od 'cell_size' (Zero Padding).
    - FSM se resetuje u IDLE stanje kada se reset aktivira.
    - Backpressure se kontroliše pomoću source_ready i sink_ready signala.
    - 'last_cell' signal se generiše kada je preostala veličina podataka manja ili jednaka od 'cell_size'.
    - padding_size = (cell_size - (initial_data_size % cell_size)) % cell_size]:::note
