TimeQuest Timing Analyzer report for Microcomputer
Sun Dec 18 07:37:56 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 14. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 15. Slow Model Hold: 'cpuClock'
 16. Slow Model Hold: 'clk'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'cpuClock'
 19. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'clk'
 34. Fast Model Setup: 'cpuClock'
 35. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 36. Fast Model Hold: 'cpuClock'
 37. Fast Model Hold: 'clk'
 38. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 39. Fast Model Minimum Pulse Width: 'clk'
 40. Fast Model Minimum Pulse Width: 'cpuClock'
 41. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }              ;
; cpuClock         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }         ;
; T80s:cpu1|IORQ_n ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------+
; Slow Model Fmax Summary                                ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 27.05 MHz  ; 27.05 MHz       ; clk              ;      ;
; 52.49 MHz  ; 52.49 MHz       ; cpuClock         ;      ;
; 178.51 MHz ; 178.51 MHz      ; T80s:cpu1|IORQ_n ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow Model Setup Summary                   ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; cpuClock         ; -18.050 ; -4549.704     ;
; clk              ; -17.981 ; -4823.240     ;
; T80s:cpu1|IORQ_n ; -4.209  ; -67.917       ;
+------------------+---------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; T80s:cpu1|IORQ_n ; -1.132 ; -8.573        ;
; cpuClock         ; 0.049  ; 0.000         ;
; clk              ; 0.075  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -2.567 ; -2260.897     ;
; cpuClock         ; -0.742 ; -513.464      ;
; T80s:cpu1|IORQ_n ; -0.742 ; -34.132       ;
+------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                       ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.050 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 19.105     ;
; -18.013 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 19.064     ;
; -17.764 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.793     ;
; -17.742 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.793     ;
; -17.671 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.730     ;
; -17.670 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.729     ;
; -17.544 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.587     ;
; -17.527 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.563     ;
; -17.526 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.562     ;
; -17.512 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.541     ;
; -17.415 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.449     ;
; -17.407 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.444     ;
; -17.378 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.408     ;
; -17.370 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.403     ;
; -17.336 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.372     ;
; -17.335 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.371     ;
; -17.289 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.318     ;
; -17.277 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.340     ;
; -17.276 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.339     ;
; -17.250 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.298     ;
; -17.184 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.239     ;
; -17.171 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.230     ;
; -17.163 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.224     ;
; -17.163 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.224     ;
; -17.155 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.189     ;
; -17.134 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.189     ;
; -17.131 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.198     ;
; -17.131 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.198     ;
; -17.129 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 18.137     ;
; -17.121 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 18.132     ;
; -17.118 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.148     ;
; -17.107 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.137     ;
; -17.099 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.132     ;
; -17.081 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.129     ;
; -17.079 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.127     ;
; -17.075 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.125     ;
; -17.074 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.132     ;
; -17.074 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.132     ;
; -17.073 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.128     ;
; -17.038 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.084     ;
; -17.036 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.074     ;
; -17.036 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.087     ;
; -17.035 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.073     ;
; -17.028 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.069     ;
; -17.027 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.068     ;
; -17.024 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.085     ;
; -17.024 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.085     ;
; -17.024 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.087     ;
; -17.023 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.086     ;
; -17.015 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.070     ;
; -16.987 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.042     ;
; -16.977 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.027     ;
; -16.968 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.992     ;
; -16.967 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.991     ;
; -16.962 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.012     ;
; -16.959 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.988     ;
; -16.958 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.987     ;
; -16.954 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.012     ;
; -16.954 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.012     ;
; -16.950 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.001     ;
; -16.949 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 17.977     ;
; -16.947 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 17.975     ;
; -16.940 ; T80s:cpu1|T80:u0|IR[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.986     ;
; -16.935 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 17.994     ;
; -16.925 ; T80s:cpu1|T80:u0|IR[3] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.971     ;
; -16.921 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.950     ;
; -16.920 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.944     ;
; -16.919 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.948     ;
; -16.909 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 17.931     ;
; -16.901 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.926     ;
; -16.896 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.963     ;
; -16.894 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.961     ;
; -16.892 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 17.907     ;
; -16.891 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 17.906     ;
; -16.889 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.935     ;
; -16.889 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.935     ;
; -16.887 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.934     ;
; -16.885 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 17.918     ;
; -16.884 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 17.902     ;
; -16.883 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 17.901     ;
; -16.878 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.939     ;
; -16.877 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 17.885     ;
; -16.876 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.937     ;
; -16.869 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 17.877     ;
; -16.869 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 17.880     ;
; -16.866 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 17.929     ;
; -16.866 ; T80s:cpu1|T80:u0|IR[7] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 17.921     ;
; -16.864 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 17.927     ;
; -16.863 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 17.918     ;
; -16.849 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.916     ;
; -16.848 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.915     ;
; -16.847 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.877     ;
; -16.829 ; T80s:cpu1|T80:u0|IR[7] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 17.880     ;
; -16.810 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 17.873     ;
; -16.808 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 17.871     ;
; -16.805 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 17.858     ;
; -16.792 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 17.855     ;
; -16.791 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 17.854     ;
; -16.789 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.813     ;
; -16.787 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.816     ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.981 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.538     ;
; -17.980 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.539     ;
; -17.962 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.100      ; 18.516     ;
; -17.924 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.097      ; 18.475     ;
; -17.914 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.473     ;
; -17.895 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.097      ; 18.446     ;
; -17.891 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.448     ;
; -17.887 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.446     ;
; -17.766 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.104      ; 18.324     ;
; -17.765 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.106      ; 18.325     ;
; -17.747 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.101      ; 18.302     ;
; -17.733 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.104      ; 18.291     ;
; -17.732 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.106      ; 18.292     ;
; -17.714 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.101      ; 18.269     ;
; -17.709 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.098      ; 18.261     ;
; -17.703 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.300     ;
; -17.699 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.106      ; 18.259     ;
; -17.688 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.288     ;
; -17.680 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.098      ; 18.232     ;
; -17.676 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.098      ; 18.228     ;
; -17.676 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.104      ; 18.234     ;
; -17.675 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.275     ;
; -17.672 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.106      ; 18.232     ;
; -17.669 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.269     ;
; -17.666 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.106      ; 18.226     ;
; -17.664 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.261     ;
; -17.661 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.258     ;
; -17.653 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.250     ;
; -17.647 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.098      ; 18.199     ;
; -17.646 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.246     ;
; -17.643 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.104      ; 18.201     ;
; -17.639 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.106      ; 18.199     ;
; -17.635 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.192     ;
; -17.634 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.193     ;
; -17.633 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.190     ;
; -17.633 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.233     ;
; -17.632 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.191     ;
; -17.631 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.190     ;
; -17.627 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.227     ;
; -17.622 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.219     ;
; -17.618 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.223     ;
; -17.616 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.100      ; 18.170     ;
; -17.614 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.171     ;
; -17.614 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.100      ; 18.168     ;
; -17.612 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.100      ; 18.166     ;
; -17.611 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.208     ;
; -17.607 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.100      ; 18.161     ;
; -17.605 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.164     ;
; -17.603 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.208     ;
; -17.598 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.155     ;
; -17.588 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.108      ; 18.150     ;
; -17.587 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.110      ; 18.151     ;
; -17.584 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.104      ; 18.142     ;
; -17.583 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.106      ; 18.143     ;
; -17.578 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.097      ; 18.129     ;
; -17.576 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.097      ; 18.127     ;
; -17.576 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.181     ;
; -17.569 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.128     ;
; -17.568 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.127     ;
; -17.566 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.125     ;
; -17.565 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.101      ; 18.120     ;
; -17.561 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.166     ;
; -17.554 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.097      ; 18.105     ;
; -17.549 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.097      ; 18.100     ;
; -17.547 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.097      ; 18.098     ;
; -17.545 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.102     ;
; -17.543 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.100     ;
; -17.541 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.100     ;
; -17.539 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.098     ;
; -17.531 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.102      ; 18.087     ;
; -17.527 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.098      ; 18.079     ;
; -17.525 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.082     ;
; -17.525 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.100      ; 18.079     ;
; -17.521 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.110      ; 18.085     ;
; -17.517 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.106      ; 18.077     ;
; -17.516 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.075     ;
; -17.513 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.097      ; 18.064     ;
; -17.502 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.102      ; 18.058     ;
; -17.498 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.108      ; 18.060     ;
; -17.498 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.098      ; 18.050     ;
; -17.497 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.056     ;
; -17.497 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.100      ; 18.051     ;
; -17.494 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.110      ; 18.058     ;
; -17.494 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.104      ; 18.052     ;
; -17.493 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.050     ;
; -17.490 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.106      ; 18.050     ;
; -17.488 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.103      ; 18.045     ;
; -17.488 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.085     ;
; -17.485 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.100      ; 18.039     ;
; -17.481 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.105      ; 18.040     ;
; -17.479 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.038     ;
; -17.477 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.108      ; 18.039     ;
; -17.476 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.110      ; 18.040     ;
; -17.476 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.141      ; 18.071     ;
; -17.473 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.073     ;
; -17.472 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.029     ;
; -17.469 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.026     ;
; -17.461 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.059     ;
; -17.460 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.146      ; 18.060     ;
; -17.458 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.105      ; 18.017     ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -4.209 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.010     ; 5.239      ;
; -4.202 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.007     ; 5.235      ;
; -4.081 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 5.121      ;
; -4.017 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.006     ; 5.051      ;
; -4.009 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.003     ; 5.046      ;
; -3.774 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.003     ; 4.811      ;
; -3.747 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 4.787      ;
; -3.729 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.003     ; 4.766      ;
; -3.643 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 4.683      ;
; -3.638 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.003      ; 4.681      ;
; -3.618 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.003     ; 4.655      ;
; -3.592 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 4.632      ;
; -3.591 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.007     ; 4.624      ;
; -3.524 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.010     ; 4.554      ;
; -3.471 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.020     ; 4.491      ;
; -3.471 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.020     ; 4.491      ;
; -3.471 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.020     ; 4.491      ;
; -3.471 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.020     ; 4.491      ;
; -3.471 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.020     ; 4.491      ;
; -3.471 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.020     ; 4.491      ;
; -3.471 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.020     ; 4.491      ;
; -3.471 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.020     ; 4.491      ;
; -3.432 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.026     ; 4.446      ;
; -3.395 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.023     ; 4.412      ;
; -2.996 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.023     ; 4.013      ;
; -2.652 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 3.692      ;
; -2.615 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.003      ; 3.658      ;
; -2.525 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.003     ; 3.562      ;
; -2.523 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.003     ; 3.560      ;
; -2.488 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 3.528      ;
; -2.486 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 3.526      ;
; -2.301 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.039      ; 2.880      ;
; -1.883 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.007     ; 2.916      ;
; -1.882 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.007     ; 2.915      ;
; -1.880 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.059      ; 2.479      ;
; -1.813 ; SBCTextDisplayRGB:io1|controlReg[6]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.039      ; 2.392      ;
; -1.723 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.003      ; 2.766      ;
; -1.671 ; SBCTextDisplayRGB:io1|controlReg[7]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.039      ; 2.250      ;
; -1.651 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.003      ; 2.694      ;
; -1.566 ; SBCTextDisplayRGB:io1|controlReg[5]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.039      ; 2.145      ;
; -1.273 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.913      ; 3.726      ;
; -1.273 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.913      ; 3.726      ;
; -1.273 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.913      ; 3.726      ;
; -1.273 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.913      ; 3.726      ;
; -1.273 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.913      ; 3.726      ;
; -1.273 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.913      ; 3.726      ;
; -1.273 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.913      ; 3.726      ;
; -1.273 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.913      ; 3.726      ;
; -1.142 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.003     ; 2.179      ;
; -1.075 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.873      ; 3.488      ;
; -1.059 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 2.099      ;
; -1.057 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 2.097      ;
; -0.934 ; T80s:cpu1|T80:u0|DO[2]                 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.868      ; 3.342      ;
; -0.879 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.901      ; 3.320      ;
; -0.827 ; T80s:cpu1|T80:u0|DO[1]                 ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.881      ; 3.248      ;
; -0.795 ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.881      ; 3.216      ;
; -0.784 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.881      ; 3.205      ;
; -0.778 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.893      ; 3.211      ;
; -0.731 ; T80s:cpu1|T80:u0|DO[3]                 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.881      ; 3.152      ;
; -0.717 ; T80s:cpu1|T80:u0|DO[0]                 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.872      ; 3.129      ;
; -0.575 ; SBCTextDisplayRGB:io1|kbBuffer~61      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.092      ; 4.207      ;
; -0.535 ; SBCTextDisplayRGB:io1|kbBuffer~55      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.090      ; 4.165      ;
; -0.514 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 1.554      ;
; -0.476 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 1.516      ;
; -0.476 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 1.516      ;
; -0.459 ; SBCTextDisplayRGB:io1|kbBuffer~13      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.086      ; 4.085      ;
; -0.431 ; SBCTextDisplayRGB:io1|kbBuffer~44      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.079      ; 4.050      ;
; -0.421 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.067      ; 4.028      ;
; -0.326 ; T80s:cpu1|T80:u0|DO[4]                 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.872      ; 2.738      ;
; -0.305 ; SBCTextDisplayRGB:io1|kbBuffer~14      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.086      ; 3.931      ;
; -0.274 ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.901      ; 2.715      ;
; -0.256 ; SBCTextDisplayRGB:io1|kbBuffer~26      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.083      ; 3.879      ;
; -0.239 ; SBCTextDisplayRGB:io1|kbBuffer~47      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.083      ; 3.862      ;
; -0.237 ; SBCTextDisplayRGB:io1|kbBuffer~30      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.079      ; 3.856      ;
; -0.228 ; SBCTextDisplayRGB:io1|kbBuffer~41      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.088      ; 3.856      ;
; -0.198 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.080      ; 3.818      ;
; -0.195 ; SBCTextDisplayRGB:io1|kbBuffer~51      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.079      ; 3.814      ;
; -0.153 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.933      ; 2.626      ;
; -0.153 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.933      ; 2.626      ;
; -0.153 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.933      ; 2.626      ;
; -0.153 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 1.933      ; 2.626      ;
; -0.083 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 1.000        ; 1.995      ; 3.118      ;
; -0.081 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 1.000        ; 1.995      ; 3.116      ;
; -0.021 ; SBCTextDisplayRGB:io1|kbBuffer~25      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.089      ; 3.650      ;
; -0.004 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.067      ; 3.611      ;
; -0.002 ; SBCTextDisplayRGB:io1|kbBuffer~40      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.083      ; 3.625      ;
; 0.002  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.100      ; 3.638      ;
; 0.018  ; SBCTextDisplayRGB:io1|kbBuffer~31      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.086      ; 3.608      ;
; 0.026  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[1]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 1.000        ; 1.992      ; 3.006      ;
; 0.036  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[0]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 1.000        ; 1.998      ; 3.002      ;
; 0.055  ; SBCTextDisplayRGB:io1|kbBuffer~52      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.095      ; 3.580      ;
; 0.075  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 1.000        ; 1.998      ; 2.963      ;
; 0.110  ; SBCTextDisplayRGB:io1|kbBuffer~39      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.089      ; 3.519      ;
; 0.129  ; SBCTextDisplayRGB:io1|kbBuffer~57      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.083      ; 3.494      ;
; 0.190  ; SBCTextDisplayRGB:io1|kbBuffer~27      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.086      ; 3.436      ;
; 0.195  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[3]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 1.000        ; 1.995      ; 2.840      ;
; 0.195  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[6]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 1.000        ; 1.995      ; 2.840      ;
; 0.195  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[2]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 1.000        ; 1.995      ; 2.840      ;
; 0.198  ; SBCTextDisplayRGB:io1|kbBuffer~22      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.079      ; 3.421      ;
; 0.203  ; SBCTextDisplayRGB:io1|kbBuffer~58      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 3.083      ; 3.420      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.132 ; SBCTextDisplayRGB:io1|kbBuffer~56      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.090      ; 1.764      ;
; -1.122 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteWritten  ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 3.041      ; 2.225      ;
; -0.946 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.093      ; 1.953      ;
; -0.844 ; SBCTextDisplayRGB:io1|kbBuffer~32      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.089      ; 2.051      ;
; -0.779 ; SBCTextDisplayRGB:io1|kbBuffer~65      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.081      ; 2.108      ;
; -0.777 ; SBCTextDisplayRGB:io1|kbBuffer~64      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.081      ; 2.110      ;
; -0.587 ; SBCTextDisplayRGB:io1|kbBuffer~29      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.079      ; 2.298      ;
; -0.578 ; SBCTextDisplayRGB:io1|kbBuffer~23      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.079      ; 2.307      ;
; -0.569 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.090      ; 2.327      ;
; -0.567 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.090      ; 2.329      ;
; -0.553 ; SBCTextDisplayRGB:io1|kbBuffer~19      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.083      ; 2.336      ;
; -0.552 ; SBCTextDisplayRGB:io1|kbBuffer~59      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.090      ; 2.344      ;
; -0.492 ; SBCTextDisplayRGB:io1|kbBuffer~35      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 2.400      ;
; -0.482 ; SBCTextDisplayRGB:io1|kbBuffer~62      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.088      ; 2.412      ;
; -0.455 ; SBCTextDisplayRGB:io1|kbBuffer~54      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.087      ; 2.438      ;
; -0.393 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.093      ; 2.506      ;
; -0.333 ; SBCTextDisplayRGB:io1|kbBuffer~20      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 2.559      ;
; -0.323 ; SBCTextDisplayRGB:io1|kbBuffer~24      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 2.569      ;
; -0.276 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.093      ; 2.623      ;
; -0.270 ; SBCTextDisplayRGB:io1|kbBuffer~45      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 2.622      ;
; -0.250 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[7]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.972      ; 2.028      ;
; -0.218 ; SBCTextDisplayRGB:io1|kbBuffer~50      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.081      ; 2.669      ;
; -0.178 ; SBCTextDisplayRGB:io1|kbBuffer~18      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.089      ; 2.717      ;
; -0.171 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.090      ; 2.725      ;
; -0.169 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.090      ; 2.727      ;
; -0.160 ; SBCTextDisplayRGB:io1|kbBuffer~63      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.088      ; 2.734      ;
; -0.075 ; SBCTextDisplayRGB:io1|kbBuffer~53      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.093      ; 2.824      ;
; -0.042 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.093      ; 2.857      ;
; -0.021 ; SBCTextDisplayRGB:io1|kbBuffer~15      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.079      ; 2.864      ;
; -0.007 ; SBCTextDisplayRGB:io1|kbBuffer~66      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.095      ; 2.894      ;
; 0.036  ; SBCTextDisplayRGB:io1|kbBuffer~11      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.089      ; 2.931      ;
; 0.081  ; SBCTextDisplayRGB:io1|kbBuffer~48      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.088      ; 2.975      ;
; 0.092  ; SBCTextDisplayRGB:io1|kbBuffer~37      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.079      ; 2.977      ;
; 0.115  ; SBCTextDisplayRGB:io1|kbBuffer~33      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.083      ; 3.004      ;
; 0.117  ; SBCTextDisplayRGB:io1|kbBuffer~42      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 3.009      ;
; 0.141  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.093      ; 3.040      ;
; 0.175  ; SBCTextDisplayRGB:io1|kbBuffer~21      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 3.067      ;
; 0.246  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.090      ; 3.142      ;
; 0.248  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.090      ; 3.144      ;
; 0.256  ; SBCTextDisplayRGB:io1|kbBuffer~60      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.098      ; 3.160      ;
; 0.304  ; SBCTextDisplayRGB:io1|kbBuffer~16      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.079      ; 3.189      ;
; 0.313  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 3.021      ; 3.640      ;
; 0.313  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 3.021      ; 3.640      ;
; 0.313  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 3.021      ; 3.640      ;
; 0.313  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 3.021      ; 3.640      ;
; 0.313  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 3.021      ; 3.640      ;
; 0.313  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 3.021      ; 3.640      ;
; 0.313  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 3.021      ; 3.640      ;
; 0.313  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 3.021      ; 3.640      ;
; 0.325  ; SBCTextDisplayRGB:io1|kbBuffer~43      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.081      ; 3.212      ;
; 0.326  ; SBCTextDisplayRGB:io1|kbBuffer~12      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.083      ; 3.215      ;
; 0.335  ; SBCTextDisplayRGB:io1|kbBuffer~34      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 3.227      ;
; 0.362  ; SBCTextDisplayRGB:io1|kbBuffer~49      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 3.254      ;
; 0.364  ; SBCTextDisplayRGB:io1|kbBuffer~46      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.089      ; 3.259      ;
; 0.375  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.093      ; 3.274      ;
; 0.388  ; SBCTextDisplayRGB:io1|kbBuffer~28      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 3.280      ;
; 0.394  ; SBCTextDisplayRGB:io1|kbBuffer~38      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 3.286      ;
; 0.399  ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.067      ; 3.272      ;
; 0.425  ; SBCTextDisplayRGB:io1|kbBuffer~36      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.079      ; 3.310      ;
; 0.467  ; SBCTextDisplayRGB:io1|kbBuffer~17      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 3.359      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.805      ;
; 0.502  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[5]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.988      ; 2.796      ;
; 0.502  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[4]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.988      ; 2.796      ;
; 0.531  ; SBCTextDisplayRGB:io1|kbBuffer~58      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.083      ; 3.420      ;
; 0.536  ; SBCTextDisplayRGB:io1|kbBuffer~22      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.079      ; 3.421      ;
; 0.539  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[3]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.995      ; 2.840      ;
; 0.539  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[6]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.995      ; 2.840      ;
; 0.539  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[2]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.995      ; 2.840      ;
; 0.544  ; SBCTextDisplayRGB:io1|kbBuffer~27      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 3.436      ;
; 0.605  ; SBCTextDisplayRGB:io1|kbBuffer~57      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.083      ; 3.494      ;
; 0.624  ; SBCTextDisplayRGB:io1|kbBuffer~39      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.089      ; 3.519      ;
; 0.659  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.998      ; 2.963      ;
; 0.679  ; SBCTextDisplayRGB:io1|kbBuffer~52      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.095      ; 3.580      ;
; 0.698  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[0]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.998      ; 3.002      ;
; 0.708  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[1]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.992      ; 3.006      ;
; 0.716  ; SBCTextDisplayRGB:io1|kbBuffer~31      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 3.608      ;
; 0.732  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.100      ; 3.638      ;
; 0.736  ; SBCTextDisplayRGB:io1|kbBuffer~40      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.083      ; 3.625      ;
; 0.738  ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.067      ; 3.611      ;
; 0.755  ; SBCTextDisplayRGB:io1|kbBuffer~25      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.089      ; 3.650      ;
; 0.815  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.995      ; 3.116      ;
; 0.817  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.995      ; 3.118      ;
; 0.887  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 1.933      ; 2.626      ;
; 0.887  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 1.933      ; 2.626      ;
; 0.887  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 1.933      ; 2.626      ;
; 0.887  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 1.933      ; 2.626      ;
; 0.929  ; SBCTextDisplayRGB:io1|kbBuffer~51      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.079      ; 3.814      ;
; 0.932  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.080      ; 3.818      ;
; 0.962  ; SBCTextDisplayRGB:io1|kbBuffer~41      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.088      ; 3.856      ;
; 0.971  ; SBCTextDisplayRGB:io1|kbBuffer~30      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.079      ; 3.856      ;
; 0.973  ; SBCTextDisplayRGB:io1|kbBuffer~47      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.083      ; 3.862      ;
; 0.990  ; SBCTextDisplayRGB:io1|kbBuffer~26      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.083      ; 3.879      ;
; 1.008  ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 1.901      ; 2.715      ;
; 1.039  ; SBCTextDisplayRGB:io1|kbBuffer~14      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 3.931      ;
; 1.060  ; T80s:cpu1|T80:u0|DO[4]                 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 1.872      ; 2.738      ;
; 1.155  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.067      ; 4.028      ;
; 1.165  ; SBCTextDisplayRGB:io1|kbBuffer~44      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.079      ; 4.050      ;
; 1.193  ; SBCTextDisplayRGB:io1|kbBuffer~13      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 3.086      ; 4.085      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                          ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.049 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.871      ; 4.530      ;
; 0.101 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.871      ; 4.582      ;
; 0.104 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.871      ; 4.585      ;
; 0.225 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 4.701      ;
; 0.306 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 4.782      ;
; 0.308 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 4.784      ;
; 0.308 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 4.784      ;
; 0.308 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 4.784      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                                                                         ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|ISet[0]                                                                           ; T80s:cpu1|T80:u0|ISet[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                                                                         ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                                                                           ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                                                                              ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                                                                             ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|ISet[1]                                                                           ; T80s:cpu1|T80:u0|ISet[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|XY_Ind                                                                            ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                                                                         ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                                                                         ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                                                                         ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.549 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.871      ; 4.530      ;
; 0.601 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.871      ; 4.582      ;
; 0.604 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.871      ; 4.585      ;
; 0.615 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.871      ; 5.096      ;
; 0.669 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.871      ; 5.150      ;
; 0.694 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.871      ; 5.175      ;
; 0.725 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.866      ; 4.701      ;
; 0.798 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 5.274      ;
; 0.806 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.866      ; 4.782      ;
; 0.808 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.866      ; 4.784      ;
; 0.808 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.866      ; 4.784      ;
; 0.808 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.866      ; 4.784      ;
; 0.874 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 5.350      ;
; 0.878 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 5.354      ;
; 0.881 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 5.357      ;
; 0.906 ; T80s:cpu1|T80:u0|ACC[4]                                                                            ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.212      ;
; 0.909 ; T80s:cpu1|T80:u0|ACC[6]                                                                            ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.215      ;
; 0.912 ; T80s:cpu1|T80:u0|F[5]                                                                              ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.218      ;
; 0.925 ; T80s:cpu1|T80:u0|F[2]                                                                              ; T80s:cpu1|T80:u0|Fp[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.231      ;
; 0.968 ; T80s:cpu1|T80:u0|MCycle[1]                                                                         ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.274      ;
; 1.041 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 5.517      ;
; 1.073 ; T80s:cpu1|T80:u0|ACC[1]                                                                            ; T80s:cpu1|T80:u0|I[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.380      ;
; 1.077 ; T80s:cpu1|T80:u0|ACC[1]                                                                            ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.384      ;
; 1.091 ; T80s:cpu1|T80:u0|ISet[1]                                                                           ; T80s:cpu1|T80:u0|XY_State[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.397      ;
; 1.098 ; T80s:cpu1|T80:u0|ISet[1]                                                                           ; T80s:cpu1|T80:u0|XY_State[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.404      ;
; 1.115 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.871      ; 5.096      ;
; 1.124 ; T80s:cpu1|T80:u0|ISet[0]                                                                           ; T80s:cpu1|T80:u0|XY_State[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.430      ;
; 1.125 ; T80s:cpu1|T80:u0|ISet[0]                                                                           ; T80s:cpu1|T80:u0|XY_State[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.431      ;
; 1.134 ; T80s:cpu1|T80:u0|ACC[2]                                                                            ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.440      ;
; 1.163 ; T80s:cpu1|T80:u0|R[5]                                                                              ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.469      ;
; 1.164 ; T80s:cpu1|T80:u0|Ap[3]                                                                             ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.470      ;
; 1.166 ; T80s:cpu1|T80:u0|Ap[4]                                                                             ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; T80s:cpu1|T80:u0|Ap[5]                                                                             ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; T80s:cpu1|T80:u0|Ap[6]                                                                             ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.871      ; 5.150      ;
; 1.177 ; T80s:cpu1|T80:u0|R[3]                                                                              ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; T80s:cpu1|T80:u0|R[0]                                                                              ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.484      ;
; 1.194 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.871      ; 5.175      ;
; 1.198 ; T80s:cpu1|T80:u0|TState[0]                                                                         ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.504      ;
; 1.201 ; T80s:cpu1|T80:u0|TState[0]                                                                         ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.507      ;
; 1.218 ; T80s:cpu1|T80:u0|F[3]                                                                              ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.524      ;
; 1.221 ; T80s:cpu1|T80:u0|R[2]                                                                              ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; T80s:cpu1|T80:u0|R[4]                                                                              ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.228 ; T80s:cpu1|T80:u0|ACC[5]                                                                            ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; T80s:cpu1|T80:u0|TState[1]                                                                         ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.534      ;
; 1.230 ; T80s:cpu1|T80:u0|R[1]                                                                              ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; T80s:cpu1|T80:u0|R[6]                                                                              ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.536      ;
; 1.242 ; T80s:cpu1|T80:u0|ACC[0]                                                                            ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.549      ;
; 1.244 ; T80s:cpu1|T80:u0|MCycle[2]                                                                         ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.550      ;
; 1.258 ; T80s:cpu1|T80:u0|ACC[0]                                                                            ; T80s:cpu1|T80:u0|I[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.565      ;
; 1.291 ; T80s:cpu1|T80:u0|ACC[6]                                                                            ; T80s:cpu1|T80:u0|I[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.598      ;
; 1.295 ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[7]            ; clk              ; cpuClock    ; 0.000        ; 1.123      ; 2.724      ;
; 1.297 ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[4]            ; clk              ; cpuClock    ; 0.000        ; 1.123      ; 2.726      ;
; 1.297 ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[6]            ; clk              ; cpuClock    ; 0.000        ; 1.123      ; 2.726      ;
; 1.297 ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[0]            ; clk              ; cpuClock    ; 0.000        ; 1.123      ; 2.726      ;
; 1.298 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.866      ; 5.274      ;
; 1.310 ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[3]            ; clk              ; cpuClock    ; 0.000        ; 1.128      ; 2.744      ;
; 1.374 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.866      ; 5.350      ;
; 1.378 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.866      ; 5.354      ;
; 1.381 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.866      ; 5.357      ;
; 1.384 ; T80s:cpu1|T80:u0|A[2]                                                                              ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.797      ; 4.487      ;
; 1.390 ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[5]            ; clk              ; cpuClock    ; 0.000        ; 1.123      ; 2.819      ;
; 1.397 ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[1]            ; clk              ; cpuClock    ; 0.000        ; 1.128      ; 2.831      ;
; 1.436 ; T80s:cpu1|T80:u0|A[2]                                                                              ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.797      ; 4.539      ;
; 1.439 ; T80s:cpu1|T80:u0|A[2]                                                                              ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.797      ; 4.542      ;
; 1.440 ; T80s:cpu1|T80:u0|ACC[7]                                                                            ; T80s:cpu1|T80:u0|I[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.747      ;
; 1.444 ; T80s:cpu1|T80:u0|ACC[7]                                                                            ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.751      ;
; 1.469 ; T80s:cpu1|T80:u0|Ap[1]                                                                             ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.774      ;
; 1.470 ; T80s:cpu1|T80:u0|Ap[7]                                                                             ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.775      ;
; 1.534 ; T80s:cpu1|T80:u0|ACC[5]                                                                            ; T80s:cpu1|T80:u0|I[5]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.019     ; 1.821      ;
; 1.534 ; T80s:cpu1|T80:u0|MCycle[0]                                                                         ; T80s:cpu1|T80:u0|Pre_XY_F_M[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.028      ; 1.868      ;
; 1.541 ; T80s:cpu1|IORQ_n                                                                                   ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.866      ; 5.517      ;
; 1.560 ; T80s:cpu1|T80:u0|A[2]                                                                              ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.792      ; 4.658      ;
; 1.573 ; T80s:cpu1|T80:u0|Ap[0]                                                                             ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.878      ;
; 1.589 ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[2]            ; clk              ; cpuClock    ; 0.000        ; 1.128      ; 3.023      ;
; 1.594 ; T80s:cpu1|T80:u0|A[1]                                                                              ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.797      ; 4.697      ;
; 1.603 ; T80s:cpu1|T80:u0|ACC[3]                                                                            ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.909      ;
; 1.641 ; T80s:cpu1|T80:u0|A[2]                                                                              ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.792      ; 4.739      ;
; 1.642 ; T80s:cpu1|T80:u0|R[5]                                                                              ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.948      ;
; 1.643 ; T80s:cpu1|T80:u0|A[2]                                                                              ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.792      ; 4.741      ;
; 1.643 ; T80s:cpu1|T80:u0|A[2]                                                                              ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.792      ; 4.741      ;
+-------+----------------------------------------------------------------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.075 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.777      ; 2.119      ;
; 0.102 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 1.777      ; 2.146      ;
; 0.314 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 1.545      ; 2.126      ;
; 0.390 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 1.545      ; 2.202      ;
; 0.472 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock     ; clk         ; 0.000        ; 1.781      ; 2.520      ;
; 0.487 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 1.782      ; 2.536      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[0]    ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[1]    ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[2]    ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[3]    ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[4]    ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[5]    ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[6]    ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[7]    ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[8]    ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[9]    ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[10]   ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[11]   ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[12]   ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[13]   ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[14]   ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[15]   ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[16]   ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[17]   ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[18]   ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[19]   ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[20]   ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[21]   ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[23]   ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[24]   ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[25]   ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkOut          ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]     ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[3]     ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Num             ; SBCTextDisplayRGB:io1|ps2Num                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Caps            ; SBCTextDisplayRGB:io1|ps2Caps                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Scroll          ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]   ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWRParity         ; SBCTextDisplayRGB:io1|kbWRParity                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Shift           ; SBCTextDisplayRGB:io1|ps2Shift                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|n_kbWR             ; SBCTextDisplayRGB:io1|n_kbWR                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[22]   ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[2]     ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[0]     ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[1]     ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[2]     ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Ctrl            ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[0]      ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param4[0]          ; SBCTextDisplayRGB:io1|param4[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param3[0]          ; SBCTextDisplayRGB:io1|param3[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param2[0]          ; SBCTextDisplayRGB:io1|param2[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param1[0]          ; SBCTextDisplayRGB:io1|param1[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[0]    ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[1]    ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[2]    ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[3]    ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|hActive            ; SBCTextDisplayRGB:io1|hActive                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|vActive            ; SBCTextDisplayRGB:io1|vActive                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelClockCount[0] ; SBCTextDisplayRGB:io1|pixelClockCount[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelClockCount[1] ; SBCTextDisplayRGB:io1|pixelClockCount[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelCount[0]      ; SBCTextDisplayRGB:io1|pixelCount[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelCount[1]      ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelCount[2]      ; SBCTextDisplayRGB:io1|pixelCount[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|dispWR             ; SBCTextDisplayRGB:io1|dispWR                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[2]      ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[3]      ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[4]      ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|dispState.idle     ; SBCTextDisplayRGB:io1|dispState.idle                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[1]      ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[2]      ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|attInverse         ; SBCTextDisplayRGB:io1|attInverse                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|attBold            ; SBCTextDisplayRGB:io1|attBold                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.501 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock     ; clk         ; 0.000        ; 1.774      ; 2.542      ;
; 0.524 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock     ; clk         ; 0.000        ; 1.770      ; 2.561      ;
; 0.538 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock     ; clk         ; 0.000        ; 1.770      ; 2.575      ;
; 0.561 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock     ; clk         ; 0.000        ; 1.766      ; 2.594      ;
; 0.564 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock     ; clk         ; 0.000        ; 1.774      ; 2.605      ;
; 0.590 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock     ; clk         ; 0.000        ; 1.766      ; 2.623      ;
; 0.613 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.754      ; 2.634      ;
; 0.640 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock     ; clk         ; 0.000        ; 1.748      ; 2.655      ;
; 0.698 ; T80s:cpu1|T80:u0|A[7]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 1.550      ; 2.515      ;
; 0.702 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 1.549      ; 2.518      ;
; 0.716 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 1.549      ; 2.532      ;
; 0.716 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 1.550      ; 2.533      ;
; 0.718 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 1.550      ; 2.535      ;
; 0.737 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 1.549      ; 2.553      ;
; 0.741 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 1.542      ; 2.550      ;
; 0.748 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 1.550      ; 2.565      ;
; 0.748 ; cpuClkCount[5]                           ; cpuClkCount[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.750 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 1.542      ; 2.559      ;
; 0.753 ; SBCTextDisplayRGB:io1|vertLineCount[9]   ; SBCTextDisplayRGB:io1|vertLineCount[9]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.758 ; SBCTextDisplayRGB:io1|horizCount[11]     ; SBCTextDisplayRGB:io1|horizCount[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.760 ; cpuClkCount[1]                           ; cpuClock                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.765 ; SBCTextDisplayRGB:io1|hActive            ; SBCTextDisplayRGB:io1|video                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.768 ; SBCTextDisplayRGB:io1|cursBlinkCount[24] ; SBCTextDisplayRGB:io1|cursorOn                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.771 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 1.538      ; 2.576      ;
; 0.772 ; SBCTextDisplayRGB:io1|dispAttWRData[0]   ; SBCTextDisplayRGB:io1|dispAttWRData[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.773 ; SBCTextDisplayRGB:io1|dispAttWRData[4]   ; SBCTextDisplayRGB:io1|dispAttWRData[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.775 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 1.538      ; 2.580      ;
; 0.777 ; SBCTextDisplayRGB:io1|kbInPointer[0]     ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~2|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~2|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~2|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~2|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~3clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~3clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~3clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~3clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; cpu1|IORQ_n|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; cpu1|IORQ_n|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[6]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.797 ; 11.797 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 7.318  ; 7.318  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 6.009  ; 6.009  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 5.943  ; 5.943  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.244  ; 5.244  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.943  ; 5.943  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.769  ; 5.769  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.784  ; 5.784  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.640  ; 5.640  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.158  ; 5.158  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.476  ; 5.476  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.183  ; 5.183  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.066 ; -5.066 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -4.524 ; -4.524 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -5.743 ; -5.743 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -4.319 ; -4.319 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -4.408 ; -4.408 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -5.111 ; -5.111 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -4.913 ; -4.913 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -4.950 ; -4.950 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -4.641 ; -4.641 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -4.319 ; -4.319 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -4.644 ; -4.644 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -4.342 ; -4.342 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 9.579  ; 9.579  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 7.277  ; 7.277  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 7.280  ; 7.280  ; Fall       ; clk             ;
; vSync            ; clk        ; 9.910  ; 9.910  ; Fall       ; clk             ;
; video            ; clk        ; 8.535  ; 8.535  ; Fall       ; clk             ;
; videoB0          ; clk        ; 9.221  ; 9.221  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.773  ; 8.773  ; Fall       ; clk             ;
; videoG0          ; clk        ; 9.588  ; 9.588  ; Fall       ; clk             ;
; videoG1          ; clk        ; 8.417  ; 8.417  ; Fall       ; clk             ;
; videoR0          ; clk        ; 9.506  ; 9.506  ; Fall       ; clk             ;
; videoR1          ; clk        ; 9.628  ; 9.628  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.769 ; 10.769 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 12.479 ; 12.479 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 16.042 ; 16.042 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 14.315 ; 14.315 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 11.496 ; 11.496 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 9.597  ; 9.597  ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 6.903  ; 6.903  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 7.502  ; 7.502  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 8.016  ; 8.016  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 8.596  ; 8.596  ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 8.196  ; 8.196  ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 8.621  ; 8.621  ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 8.970  ; 8.970  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 11.496 ; 11.496 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 10.762 ; 10.762 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 10.378 ; 10.378 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 10.366 ; 10.366 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 10.197 ; 10.197 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 8.935  ; 8.935  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 9.866  ; 9.866  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 10.113 ; 10.113 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 10.356 ; 10.356 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 9.906  ; 9.906  ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 9.440  ; 9.440  ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 9.083  ; 9.083  ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 9.334  ; 9.334  ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 10.356 ; 10.356 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 9.450  ; 9.450  ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 9.601  ; 9.601  ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 9.849  ; 9.849  ; Rise       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 9.579  ; 9.579  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 7.277  ; 7.277  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 7.280  ; 7.280  ; Fall       ; clk             ;
; vSync            ; clk        ; 9.910  ; 9.910  ; Fall       ; clk             ;
; video            ; clk        ; 8.535  ; 8.535  ; Fall       ; clk             ;
; videoB0          ; clk        ; 9.221  ; 9.221  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.773  ; 8.773  ; Fall       ; clk             ;
; videoG0          ; clk        ; 9.588  ; 9.588  ; Fall       ; clk             ;
; videoG1          ; clk        ; 8.417  ; 8.417  ; Fall       ; clk             ;
; videoR0          ; clk        ; 9.506  ; 9.506  ; Fall       ; clk             ;
; videoR1          ; clk        ; 9.628  ; 9.628  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.720 ; 10.720 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 11.295 ; 11.295 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 10.336 ; 10.336 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 10.756 ; 10.756 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 6.903  ; 6.903  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 9.597  ; 9.597  ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 6.903  ; 6.903  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 7.502  ; 7.502  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 8.016  ; 8.016  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 8.596  ; 8.596  ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 8.196  ; 8.196  ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 8.621  ; 8.621  ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 8.970  ; 8.970  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 11.496 ; 11.496 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 10.762 ; 10.762 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 10.378 ; 10.378 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 10.366 ; 10.366 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 10.197 ; 10.197 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 8.935  ; 8.935  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 9.866  ; 9.866  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 10.113 ; 10.113 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 9.083  ; 9.083  ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 9.906  ; 9.906  ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 9.440  ; 9.440  ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 9.083  ; 9.083  ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 9.334  ; 9.334  ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 10.356 ; 10.356 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 9.450  ; 9.450  ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 9.601  ; 9.601  ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 9.849  ; 9.849  ; Rise       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.029 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.392 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.759 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.767 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.767 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.767 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.382 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.029 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.744 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.807  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.170 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.537 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.545 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.545 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.545 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.160 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.807  ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.522 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.029    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.392    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.759    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.767    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.767    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.767    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.382    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.029    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.744    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.807     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.170    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.537    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.545    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.545    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.545    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.160    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.807     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.522    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------+
; Fast Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -5.262 ; -1120.441     ;
; cpuClock         ; -5.024 ; -1187.677     ;
; T80s:cpu1|IORQ_n ; -0.642 ; -9.419        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cpuClock         ; -0.523 ; -5.679        ;
; clk              ; -0.452 ; -13.276       ;
; T80s:cpu1|IORQ_n ; -0.083 ; -0.083        ;
+------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -2.000 ; -1538.036     ;
; cpuClock         ; -0.500 ; -346.000      ;
; T80s:cpu1|IORQ_n ; -0.500 ; -23.000       ;
+------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.262 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.826      ;
; -5.260 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.823      ;
; -5.247 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.059      ; 5.805      ;
; -5.244 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.805      ;
; -5.243 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.807      ;
; -5.233 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.059      ; 5.791      ;
; -5.231 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.795      ;
; -5.229 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.792      ;
; -5.196 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.760      ;
; -5.194 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.066      ; 5.759      ;
; -5.192 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.756      ;
; -5.182 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.066      ; 5.747      ;
; -5.181 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.748      ;
; -5.180 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.744      ;
; -5.179 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.738      ;
; -5.176 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.743      ;
; -5.176 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.738      ;
; -5.175 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.739      ;
; -5.175 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.066      ; 5.740      ;
; -5.170 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.734      ;
; -5.167 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.731      ;
; -5.167 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.726      ;
; -5.165 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.732      ;
; -5.165 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.724      ;
; -5.164 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.726      ;
; -5.163 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.066      ; 5.728      ;
; -5.163 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.066      ; 5.728      ;
; -5.161 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.725      ;
; -5.160 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.724      ;
; -5.160 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.724      ;
; -5.158 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.721      ;
; -5.155 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.722      ;
; -5.153 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.712      ;
; -5.151 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.066      ; 5.716      ;
; -5.150 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.717      ;
; -5.149 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.713      ;
; -5.149 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.713      ;
; -5.148 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.712      ;
; -5.147 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.710      ;
; -5.145 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.059      ; 5.703      ;
; -5.142 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.705      ;
; -5.142 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.703      ;
; -5.141 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.711      ;
; -5.141 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.704      ;
; -5.141 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.702      ;
; -5.141 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.705      ;
; -5.141 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.705      ;
; -5.139 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.700      ;
; -5.139 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.706      ;
; -5.134 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.704      ;
; -5.131 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.059      ; 5.689      ;
; -5.129 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.693      ;
; -5.127 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.693      ;
; -5.127 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.690      ;
; -5.126 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.690      ;
; -5.122 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.688      ;
; -5.121 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.684      ;
; -5.120 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.683      ;
; -5.120 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.681      ;
; -5.118 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.065      ; 5.682      ;
; -5.118 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.682      ;
; -5.118 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.682      ;
; -5.117 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.059      ; 5.675      ;
; -5.117 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.681      ;
; -5.116 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.064      ; 5.679      ;
; -5.115 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.685      ;
; -5.113 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.059      ; 5.671      ;
; -5.113 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.676      ;
; -5.111 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.677      ;
; -5.110 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.673      ;
; -5.109 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.672      ;
; -5.108 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.062      ; 5.669      ;
; -5.108 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.678      ;
; -5.107 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.668      ;
; -5.103 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.666      ;
; -5.102 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.669      ;
; -5.097 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.664      ;
; -5.096 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.660      ;
; -5.094 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.655      ;
; -5.094 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.655      ;
; -5.094 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.658      ;
; -5.092 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.066      ; 5.657      ;
; -5.092 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.655      ;
; -5.088 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.652      ;
; -5.087 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.064      ; 5.650      ;
; -5.087 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.070      ; 5.656      ;
; -5.086 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.653      ;
; -5.080 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.066      ; 5.645      ;
; -5.080 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.066      ; 5.645      ;
; -5.080 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.070      ; 5.649      ;
; -5.080 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.066      ; 5.645      ;
; -5.079 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.643      ;
; -5.079 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.059      ; 5.637      ;
; -5.078 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.642      ;
; -5.076 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.637      ;
; -5.075 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.639      ;
; -5.073 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.637      ;
; -5.073 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.635      ;
; -5.072 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.638      ;
; -5.071 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.633      ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.024 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 6.069      ;
; -4.991 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 6.039      ;
; -4.970 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 6.015      ;
; -4.923 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.951      ;
; -4.904 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.947      ;
; -4.834 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.860      ;
; -4.832 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.855      ;
; -4.807 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.840      ;
; -4.804 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.837      ;
; -4.801 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.830      ;
; -4.799 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.825      ;
; -4.790 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.817      ;
; -4.780 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.806      ;
; -4.778 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.811      ;
; -4.778 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.801      ;
; -4.776 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.809      ;
; -4.776 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.811      ;
; -4.766 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.801      ;
; -4.759 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.782      ;
; -4.755 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.808      ;
; -4.754 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.807      ;
; -4.753 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.798      ;
; -4.743 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.781      ;
; -4.733 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.782      ;
; -4.733 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.771      ;
; -4.733 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.742      ;
; -4.731 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 5.737      ;
; -4.726 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.752      ;
; -4.722 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.757      ;
; -4.721 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.766      ;
; -4.720 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.748      ;
; -4.720 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.768      ;
; -4.714 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.738      ;
; -4.712 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.733      ;
; -4.712 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.757      ;
; -4.712 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.747      ;
; -4.711 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.758      ;
; -4.705 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.728      ;
; -4.699 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.744      ;
; -4.698 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.743      ;
; -4.688 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.736      ;
; -4.679 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.727      ;
; -4.678 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.728      ;
; -4.677 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.712      ;
; -4.675 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.693      ;
; -4.667 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.712      ;
; -4.665 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.713      ;
; -4.665 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.683      ;
; -4.658 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 5.664      ;
; -4.658 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.703      ;
; -4.657 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.704      ;
; -4.656 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.689      ;
; -4.652 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.680      ;
; -4.650 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.678      ;
; -4.646 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.679      ;
; -4.644 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.682      ;
; -4.644 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.689      ;
; -4.641 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.689      ;
; -4.639 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.687      ;
; -4.639 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.660      ;
; -4.638 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.686      ;
; -4.635 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.692      ;
; -4.635 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.691      ;
; -4.635 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.691      ;
; -4.633 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.676      ;
; -4.632 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.689      ;
; -4.627 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.673      ;
; -4.624 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.670      ;
; -4.623 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.658      ;
; -4.620 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.648      ;
; -4.617 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.648      ;
; -4.617 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.631      ;
; -4.615 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.626      ;
; -4.614 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.628      ;
; -4.613 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.634      ;
; -4.612 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.623      ;
; -4.611 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.639      ;
; -4.610 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.639      ;
; -4.610 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.640      ;
; -4.608 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.637      ;
; -4.607 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.628      ;
; -4.606 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.662      ;
; -4.606 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.627      ;
; -4.605 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.661      ;
; -4.601 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.649      ;
; -4.601 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.644      ;
; -4.600 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.608      ;
; -4.599 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.645      ;
; -4.598 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 5.603      ;
; -4.597 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.625      ;
; -4.596 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.624      ;
; -4.595 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.624      ;
; -4.594 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.623      ;
; -4.594 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.643      ;
; -4.592 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.635      ;
; -4.591 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.636      ;
; -4.591 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.640      ;
; -4.590 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.631      ;
; -4.589 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.630      ;
; -4.588 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.602      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -0.642 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.007     ; 1.667      ;
; -0.627 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.008     ; 1.651      ;
; -0.584 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.016     ; 1.600      ;
; -0.584 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.016     ; 1.600      ;
; -0.584 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.016     ; 1.600      ;
; -0.584 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.016     ; 1.600      ;
; -0.584 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.016     ; 1.600      ;
; -0.584 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.016     ; 1.600      ;
; -0.584 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.016     ; 1.600      ;
; -0.584 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.016     ; 1.600      ;
; -0.562 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 1.594      ;
; -0.559 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.003     ; 1.588      ;
; -0.547 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.004     ; 1.575      ;
; -0.487 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.001     ; 1.518      ;
; -0.479 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.001     ; 1.510      ;
; -0.466 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 1.498      ;
; -0.445 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.001     ; 1.476      ;
; -0.437 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.007     ; 1.462      ;
; -0.436 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.001      ; 1.469      ;
; -0.426 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.004      ; 0.962      ;
; -0.424 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.008     ; 1.448      ;
; -0.421 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.021     ; 1.432      ;
; -0.421 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 1.453      ;
; -0.415 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 1.447      ;
; -0.375 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.020     ; 1.387      ;
; -0.299 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.021      ; 0.852      ;
; -0.294 ; SBCTextDisplayRGB:io1|controlReg[6]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.004      ; 0.830      ;
; -0.275 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.550      ; 1.357      ;
; -0.268 ; SBCTextDisplayRGB:io1|controlReg[5]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.004      ; 0.804      ;
; -0.261 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.020     ; 1.273      ;
; -0.238 ; SBCTextDisplayRGB:io1|controlReg[7]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; 0.004      ; 0.774      ;
; -0.225 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.564      ; 1.321      ;
; -0.225 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.564      ; 1.321      ;
; -0.225 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.564      ; 1.321      ;
; -0.225 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.564      ; 1.321      ;
; -0.225 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.564      ; 1.321      ;
; -0.225 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.564      ; 1.321      ;
; -0.225 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.564      ; 1.321      ;
; -0.225 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.564      ; 1.321      ;
; -0.159 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 1.191      ;
; -0.154 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.526      ; 1.212      ;
; -0.147 ; T80s:cpu1|T80:u0|DO[2]                 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.522      ; 1.201      ;
; -0.123 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.001     ; 1.154      ;
; -0.120 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.001     ; 1.151      ;
; -0.113 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.001      ; 1.146      ;
; -0.102 ; T80s:cpu1|T80:u0|DO[1]                 ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.534      ; 1.168      ;
; -0.086 ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.534      ; 1.152      ;
; -0.078 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.534      ; 1.144      ;
; -0.077 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 1.109      ;
; -0.076 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.542      ; 1.150      ;
; -0.074 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.000      ; 1.106      ;
; -0.066 ; T80s:cpu1|T80:u0|DO[0]                 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.524      ; 1.122      ;
; -0.052 ; T80s:cpu1|T80:u0|DO[3]                 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.534      ; 1.118      ;
; -0.039 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.779      ; 1.350      ;
; 0.005  ; SBCTextDisplayRGB:io1|kbBuffer~61      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.789      ; 1.316      ;
; 0.012  ; SBCTextDisplayRGB:io1|kbBuffer~55      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.790      ; 1.310      ;
; 0.017  ; SBCTextDisplayRGB:io1|kbBuffer~44      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.778      ; 1.293      ;
; 0.025  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.796      ; 1.303      ;
; 0.026  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.770      ; 1.276      ;
; 0.039  ; SBCTextDisplayRGB:io1|kbBuffer~51      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.778      ; 1.271      ;
; 0.053  ; SBCTextDisplayRGB:io1|kbBuffer~13      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.785      ; 1.264      ;
; 0.056  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.007     ; 0.969      ;
; 0.056  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.007     ; 0.969      ;
; 0.074  ; SBCTextDisplayRGB:io1|kbBuffer~30      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.778      ; 1.236      ;
; 0.086  ; SBCTextDisplayRGB:io1|kbBuffer~26      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.782      ; 1.228      ;
; 0.086  ; T80s:cpu1|T80:u0|DO[4]                 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.524      ; 0.970      ;
; 0.088  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.580      ; 1.024      ;
; 0.088  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.580      ; 1.024      ;
; 0.088  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.580      ; 1.024      ;
; 0.089  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.580      ; 1.023      ;
; 0.094  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.001      ; 0.939      ;
; 0.095  ; SBCTextDisplayRGB:io1|kbBuffer~14      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.785      ; 1.222      ;
; 0.098  ; SBCTextDisplayRGB:io1|kbBuffer~47      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.782      ; 1.216      ;
; 0.101  ; SBCTextDisplayRGB:io1|kbBuffer~41      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.786      ; 1.217      ;
; 0.112  ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.550      ; 0.970      ;
; 0.121  ; SBCTextDisplayRGB:io1|kbBuffer~40      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.782      ; 1.193      ;
; 0.141  ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.770      ; 1.161      ;
; 0.170  ; SBCTextDisplayRGB:io1|kbBuffer~31      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.785      ; 1.147      ;
; 0.174  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.001      ; 0.859      ;
; 0.179  ; SBCTextDisplayRGB:io1|kbBuffer~52      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.792      ; 1.145      ;
; 0.184  ; SBCTextDisplayRGB:io1|kbBuffer~25      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.786      ; 1.134      ;
; 0.192  ; SBCTextDisplayRGB:io1|kbBuffer~27      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.785      ; 1.125      ;
; 0.198  ; SBCTextDisplayRGB:io1|kbBuffer~17      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.785      ; 1.119      ;
; 0.200  ; SBCTextDisplayRGB:io1|kbBuffer~57      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.783      ; 1.115      ;
; 0.207  ; SBCTextDisplayRGB:io1|kbBuffer~58      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.783      ; 1.108      ;
; 0.209  ; SBCTextDisplayRGB:io1|kbBuffer~22      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.778      ; 1.101      ;
; 0.210  ; SBCTextDisplayRGB:io1|kbBuffer~39      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.786      ; 1.108      ;
; 0.224  ; SBCTextDisplayRGB:io1|kbBuffer~16      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.778      ; 1.086      ;
; 0.233  ; SBCTextDisplayRGB:io1|kbBuffer~12      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.782      ; 1.081      ;
; 0.235  ; SBCTextDisplayRGB:io1|kbBuffer~28      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.785      ; 1.082      ;
; 0.238  ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.770      ; 1.064      ;
; 0.245  ; SBCTextDisplayRGB:io1|kbBuffer~46      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.786      ; 1.073      ;
; 0.253  ; SBCTextDisplayRGB:io1|kbBuffer~36      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.778      ; 1.057      ;
; 0.272  ; SBCTextDisplayRGB:io1|kbBuffer~49      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.785      ; 1.045      ;
; 0.278  ; SBCTextDisplayRGB:io1|kbBuffer~43      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.779      ; 1.033      ;
; 0.283  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.791      ; 1.040      ;
; 0.285  ; SBCTextDisplayRGB:io1|kbBuffer~38      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.785      ; 1.032      ;
; 0.288  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.791      ; 1.035      ;
; 0.297  ; SBCTextDisplayRGB:io1|kbBuffer~34      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.785      ; 1.020      ;
; 0.298  ; SBCTextDisplayRGB:io1|kbBuffer~42      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; 0.785      ; 1.019      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                  ;
+--------+----------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; -0.523 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[1]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.644      ; 1.414      ;
; -0.513 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[3]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.644      ; 1.424      ;
; -0.509 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[2]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.644      ; 1.428      ;
; -0.433 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[5]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.634      ; 1.494      ;
; -0.394 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[7]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.634      ; 1.533      ;
; -0.392 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[6]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.634      ; 1.535      ;
; -0.390 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[4]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.634      ; 1.537      ;
; -0.390 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[0]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.634      ; 1.537      ;
; -0.359 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[1]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.644      ; 1.578      ;
; -0.347 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[3]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.644      ; 1.590      ;
; -0.333 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[2]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.644      ; 1.604      ;
; -0.265 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[5]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.634      ; 1.662      ;
; -0.228 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[6]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.634      ; 1.699      ;
; -0.225 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[7]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.634      ; 1.702      ;
; -0.225 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[0]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.634      ; 1.702      ;
; -0.153 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[4]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.634      ; 1.774      ;
; -0.023 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[1]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.644      ; 1.414      ;
; -0.013 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[3]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.644      ; 1.424      ;
; -0.009 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[2]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.644      ; 1.428      ;
; 0.067  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[5]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.634      ; 1.494      ;
; 0.091  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.414      ;
; 0.101  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.424      ;
; 0.105  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.428      ;
; 0.106  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[7]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.634      ; 1.533      ;
; 0.108  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[6]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.634      ; 1.535      ;
; 0.110  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[4]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.634      ; 1.537      ;
; 0.110  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[0]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.634      ; 1.537      ;
; 0.141  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[1]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.644      ; 1.578      ;
; 0.153  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[3]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.644      ; 1.590      ;
; 0.167  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[2]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.644      ; 1.604      ;
; 0.179  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.502      ;
; 0.181  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.494      ;
; 0.189  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.512      ;
; 0.193  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.516      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TState[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|ISet[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate ; T80s:cpu1|T80:u0|Alternate   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF   ; T80s:cpu1|T80:u0|Halt_FF     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]      ; T80s:cpu1|T80:u0|R[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r     ; T80s:cpu1|T80:u0|BTR_r       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|ISet[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|XY_Ind    ; T80s:cpu1|T80:u0|XY_Ind      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2] ; T80s:cpu1|T80:u0|TState[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|MCycle[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.220  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.533      ;
; 0.222  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.535      ;
; 0.224  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.537      ;
; 0.224  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.537      ;
; 0.224  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.840      ; 1.216      ;
; 0.234  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.840      ; 1.226      ;
; 0.235  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[5]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.634      ; 1.662      ;
; 0.238  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.840      ; 1.230      ;
; 0.255  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.578      ;
; 0.267  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.590      ;
; 0.269  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.582      ;
; 0.272  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[6]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.634      ; 1.699      ;
; 0.275  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[7]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.634      ; 1.702      ;
; 0.275  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[0]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.634      ; 1.702      ;
; 0.281  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.604      ;
; 0.308  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.621      ;
; 0.310  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.623      ;
; 0.312  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.625      ;
; 0.312  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.625      ;
; 0.314  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.830      ; 1.296      ;
; 0.327  ; T80s:cpu1|T80:u0|ACC[4]    ; T80s:cpu1|T80:u0|Ap[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.479      ;
; 0.329  ; T80s:cpu1|T80:u0|ACC[6]    ; T80s:cpu1|T80:u0|Ap[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.481      ;
; 0.330  ; T80s:cpu1|T80:u0|F[5]      ; T80s:cpu1|T80:u0|Fp[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.338  ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|Fp[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.490      ;
; 0.339  ; T80s:cpu1|T80:u0|ACC[1]    ; T80s:cpu1|T80:u0|Ap[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.492      ;
; 0.343  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.666      ;
; 0.347  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[4]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.634      ; 1.774      ;
; 0.349  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.662      ;
; 0.353  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.830      ; 1.335      ;
; 0.355  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.830      ; 1.337      ;
; 0.355  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.678      ;
; 0.356  ; T80s:cpu1|T80:u0|R[5]      ; T80s:cpu1|T80:u0|R[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.830      ; 1.339      ;
; 0.357  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.830      ; 1.339      ;
; 0.358  ; T80s:cpu1|T80:u0|ACC[1]    ; T80s:cpu1|T80:u0|I[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.511      ;
; 0.359  ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|MCycle[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; T80s:cpu1|T80:u0|Ap[3]     ; T80s:cpu1|T80:u0|ACC[3]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; T80s:cpu1|T80:u0|R[0]      ; T80s:cpu1|T80:u0|R[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; T80s:cpu1|T80:u0|R[3]      ; T80s:cpu1|T80:u0|R[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; T80s:cpu1|WR_n             ; T80s:cpu1|DI_Reg[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.840      ; 1.353      ;
; 0.362  ; T80s:cpu1|T80:u0|Ap[4]     ; T80s:cpu1|T80:u0|ACC[4]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; T80s:cpu1|T80:u0|Ap[5]     ; T80s:cpu1|T80:u0|ACC[5]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; T80s:cpu1|T80:u0|Ap[6]     ; T80s:cpu1|T80:u0|ACC[6]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.687      ;
; 0.369  ; T80s:cpu1|T80:u0|R[2]      ; T80s:cpu1|T80:u0|R[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.692      ;
; 0.371  ; T80s:cpu1|T80:u0|R[4]      ; T80s:cpu1|T80:u0|R[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; T80s:cpu1|WR_n             ; T80s:cpu1|DI_Reg[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.840      ; 1.363      ;
; 0.372  ; T80s:cpu1|T80:u0|R[1]      ; T80s:cpu1|T80:u0|R[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; T80s:cpu1|T80:u0|R[6]      ; T80s:cpu1|T80:u0|R[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.697      ;
; 0.375  ; T80s:cpu1|WR_n             ; T80s:cpu1|DI_Reg[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.840      ; 1.367      ;
; 0.378  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.171      ; 1.701      ;
; 0.386  ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|XY_State[1] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.538      ;
; 0.386  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.699      ;
+--------+----------------------------+------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                    ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.452 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.025      ; 0.711      ;
; -0.439 ; T80s:cpu1|T80:u0|A[1] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 1.025      ; 0.724      ;
; -0.365 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.944      ; 0.717      ;
; -0.336 ; T80s:cpu1|T80:u0|A[1] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock     ; clk         ; 0.000        ; 1.027      ; 0.829      ;
; -0.324 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock     ; clk         ; 0.000        ; 1.021      ; 0.835      ;
; -0.323 ; T80s:cpu1|T80:u0|A[1] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 1.028      ; 0.843      ;
; -0.322 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.944      ; 0.760      ;
; -0.303 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock     ; clk         ; 0.000        ; 1.017      ; 0.852      ;
; -0.287 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock     ; clk         ; 0.000        ; 1.017      ; 0.868      ;
; -0.280 ; T80s:cpu1|T80:u0|A[1] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock     ; clk         ; 0.000        ; 1.021      ; 0.879      ;
; -0.266 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock     ; clk         ; 0.000        ; 1.013      ; 0.885      ;
; -0.252 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock     ; clk         ; 0.000        ; 1.013      ; 0.899      ;
; -0.245 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.946      ; 0.839      ;
; -0.245 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.947      ; 0.840      ;
; -0.239 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.946      ; 0.845      ;
; -0.239 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.946      ; 0.845      ;
; -0.237 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.947      ; 0.848      ;
; -0.234 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.947      ; 0.851      ;
; -0.229 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.947      ; 0.856      ;
; -0.228 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.001      ; 0.911      ;
; -0.228 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.940      ; 0.850      ;
; -0.221 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.940      ; 0.857      ;
; -0.212 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock     ; clk         ; 0.000        ; 0.997      ; 0.923      ;
; -0.203 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.940      ; 0.875      ;
; -0.202 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.936      ; 0.872      ;
; -0.201 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.936      ; 0.873      ;
; -0.199 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.936      ; 0.875      ;
; -0.191 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.932      ; 0.879      ;
; -0.186 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.936      ; 0.888      ;
; -0.183 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a6~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.923      ; 0.878      ;
; -0.182 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.923      ; 0.879      ;
; -0.176 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.923      ; 0.885      ;
; -0.166 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 1.025      ; 0.997      ;
; -0.165 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.924      ; 0.897      ;
; -0.164 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.920      ; 0.894      ;
; -0.161 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.924      ; 0.901      ;
; -0.154 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.923      ; 0.907      ;
; -0.154 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.004      ; 0.988      ;
; -0.153 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.019      ; 1.004      ;
; -0.152 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.920      ; 0.906      ;
; -0.151 ; T80s:cpu1|T80:u0|A[1] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock     ; clk         ; 0.000        ; 1.017      ; 1.004      ;
; -0.150 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 1.028      ; 1.016      ;
; -0.145 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.025      ; 1.018      ;
; -0.144 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.916      ; 0.910      ;
; -0.144 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.005      ; 0.999      ;
; -0.143 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 1.025      ; 1.020      ;
; -0.142 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.924      ; 0.920      ;
; -0.134 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.916      ; 0.920      ;
; -0.134 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.920      ; 0.924      ;
; -0.126 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.932      ; 0.944      ;
; -0.118 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 1.001      ; 1.021      ;
; -0.112 ; T80s:cpu1|T80:u0|A[1] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 1.004      ; 1.030      ;
; -0.108 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.946      ; 0.976      ;
; -0.101 ; T80s:cpu1|T80:u0|A[1] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 1.019      ; 1.056      ;
; -0.092 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 1.011      ; 1.057      ;
; -0.091 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.944      ; 0.991      ;
; -0.091 ; T80s:cpu1|T80:u0|A[1] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 1.005      ; 1.052      ;
; -0.090 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.944      ; 0.992      ;
; -0.089 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock     ; clk         ; 0.000        ; 0.997      ; 1.046      ;
; -0.087 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 1.017      ; 1.068      ;
; -0.086 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.011      ; 1.063      ;
; -0.084 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.017      ; 1.071      ;
; -0.083 ; T80s:cpu1|T80:u0|A[1] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 1.017      ; 1.072      ;
; -0.083 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock     ; clk         ; 0.000        ; 1.027      ; 1.082      ;
; -0.077 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.028      ; 1.089      ;
; -0.072 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.940      ; 1.006      ;
; -0.070 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.938      ; 1.006      ;
; -0.061 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.948      ; 1.025      ;
; -0.060 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.952      ; 1.030      ;
; -0.059 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock     ; clk         ; 0.000        ; 1.021      ; 1.100      ;
; -0.056 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.944      ; 1.026      ;
; -0.055 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.944      ; 1.027      ;
; -0.047 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock     ; clk         ; 0.000        ; 1.027      ; 1.118      ;
; -0.045 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.938      ; 1.031      ;
; -0.044 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.924      ; 1.018      ;
; -0.041 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.930      ; 1.027      ;
; -0.039 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.938      ; 1.037      ;
; -0.038 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.932      ; 1.032      ;
; -0.036 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.936      ; 1.038      ;
; -0.029 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.948      ; 1.057      ;
; -0.028 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.952      ; 1.062      ;
; -0.025 ; T80s:cpu1|T80:u0|A[5] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.944      ; 1.057      ;
; -0.020 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock     ; clk         ; 0.000        ; 1.033      ; 1.151      ;
; -0.019 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a2~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.930      ; 1.049      ;
; -0.019 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.938      ; 1.057      ;
; -0.016 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 1.029      ; 1.151      ;
; -0.014 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.930      ; 1.054      ;
; -0.014 ; T80s:cpu1|T80:u0|A[2] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 1.029      ; 1.153      ;
; -0.014 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 1.019      ; 1.143      ;
; -0.013 ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock     ; clk         ; 0.000        ; 1.033      ; 1.158      ;
; -0.011 ; T80s:cpu1|T80:u0|A[6] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.916      ; 1.043      ;
; -0.010 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.936      ; 1.064      ;
; -0.009 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.944      ; 1.073      ;
; -0.004 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.920      ; 1.054      ;
; -0.003 ; T80s:cpu1|T80:u0|A[7] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.932      ; 1.067      ;
; -0.002 ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.948      ; 1.084      ;
; 0.006  ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.952      ; 1.096      ;
; 0.016  ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 1.005      ; 1.159      ;
; 0.030  ; T80s:cpu1|T80:u0|A[3] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 1.004      ; 1.172      ;
; 0.037  ; T80s:cpu1|T80:u0|A[4] ; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.936      ; 1.111      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -0.083 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteWritten  ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 0.775      ; 0.844      ;
; 0.059  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[7]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.584      ; 0.795      ;
; 0.207  ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.791      ; 0.650      ;
; 0.213  ; SBCTextDisplayRGB:io1|kbBuffer~56      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.790      ; 0.655      ;
; 0.215  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.605      ; 0.972      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.367      ;
; 0.263  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[5]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.597      ; 1.012      ;
; 0.263  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[4]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.597      ; 1.012      ;
; 0.267  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.604      ; 1.023      ;
; 0.270  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.604      ; 1.026      ;
; 0.280  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[3]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.604      ; 1.036      ;
; 0.280  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[6]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.604      ; 1.036      ;
; 0.280  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[2]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.604      ; 1.036      ;
; 0.292  ; SBCTextDisplayRGB:io1|kbBuffer~32      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.786      ; 0.730      ;
; 0.316  ; SBCTextDisplayRGB:io1|kbBuffer~59      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.790      ; 0.758      ;
; 0.324  ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.790      ; 0.766      ;
; 0.327  ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.790      ; 0.769      ;
; 0.331  ; SBCTextDisplayRGB:io1|kbBuffer~65      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.780      ; 0.763      ;
; 0.332  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[0]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.605      ; 1.089      ;
; 0.334  ; SBCTextDisplayRGB:io1|kbBuffer~64      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.780      ; 0.766      ;
; 0.341  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dataOut[1]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 0.601      ; 1.094      ;
; 0.381  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.533      ;
; 0.384  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.536      ;
; 0.389  ; SBCTextDisplayRGB:io1|kbBuffer~54      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.787      ; 0.828      ;
; 0.394  ; SBCTextDisplayRGB:io1|kbBuffer~35      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 0.831      ;
; 0.395  ; SBCTextDisplayRGB:io1|kbBuffer~29      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.778      ; 0.825      ;
; 0.397  ; SBCTextDisplayRGB:io1|kbBuffer~19      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.782      ; 0.831      ;
; 0.398  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 0.759      ; 1.309      ;
; 0.398  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 0.759      ; 1.309      ;
; 0.398  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 0.759      ; 1.309      ;
; 0.398  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 0.759      ; 1.309      ;
; 0.398  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 0.759      ; 1.309      ;
; 0.398  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 0.759      ; 1.309      ;
; 0.398  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 0.759      ; 1.309      ;
; 0.398  ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 0.759      ; 1.309      ;
; 0.399  ; SBCTextDisplayRGB:io1|kbBuffer~62      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.787      ; 0.838      ;
; 0.403  ; SBCTextDisplayRGB:io1|kbBuffer~23      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.778      ; 0.833      ;
; 0.416  ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.791      ; 0.859      ;
; 0.433  ; SBCTextDisplayRGB:io1|kbBuffer~18      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.786      ; 0.871      ;
; 0.438  ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.790      ; 0.880      ;
; 0.439  ; SBCTextDisplayRGB:io1|kbBuffer~63      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.789      ; 0.880      ;
; 0.440  ; SBCTextDisplayRGB:io1|kbBuffer~20      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 0.877      ;
; 0.441  ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.790      ; 0.883      ;
; 0.443  ; SBCTextDisplayRGB:io1|kbBuffer~24      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 0.880      ;
; 0.446  ; SBCTextDisplayRGB:io1|kbBuffer~53      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.791      ; 0.889      ;
; 0.449  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.601      ;
; 0.461  ; SBCTextDisplayRGB:io1|kbBuffer~45      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 0.898      ;
; 0.477  ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.791      ; 0.920      ;
; 0.482  ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.791      ; 0.925      ;
; 0.495  ; SBCTextDisplayRGB:io1|kbBuffer~50      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.780      ; 0.927      ;
; 0.536  ; SBCTextDisplayRGB:io1|kbBuffer~21      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 0.973      ;
; 0.540  ; SBCTextDisplayRGB:io1|kbBuffer~33      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.782      ; 0.974      ;
; 0.543  ; SBCTextDisplayRGB:io1|kbBuffer~11      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.786      ; 0.981      ;
; 0.546  ; SBCTextDisplayRGB:io1|kbBuffer~66      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.792      ; 0.990      ;
; 0.547  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.699      ;
; 0.548  ; SBCTextDisplayRGB:io1|kbBuffer~37      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.778      ; 0.978      ;
; 0.553  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.790      ; 0.995      ;
; 0.553  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.705      ;
; 0.555  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; -0.003     ; 0.704      ;
; 0.556  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.790      ; 0.998      ;
; 0.559  ; SBCTextDisplayRGB:io1|kbBuffer~15      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.778      ; 0.989      ;
; 0.559  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.001      ; 0.712      ;
; 0.561  ; SBCTextDisplayRGB:io1|kbBuffer~48      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.787      ; 1.000      ;
; 0.562  ; SBCTextDisplayRGB:io1|kbBuffer~60      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.793      ; 1.007      ;
; 0.582  ; SBCTextDisplayRGB:io1|kbBuffer~42      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 1.019      ;
; 0.583  ; SBCTextDisplayRGB:io1|kbBuffer~34      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 1.020      ;
; 0.592  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.791      ; 1.035      ;
; 0.595  ; SBCTextDisplayRGB:io1|kbBuffer~38      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 1.032      ;
; 0.597  ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.791      ; 1.040      ;
; 0.597  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; -0.001     ; 0.748      ;
; 0.602  ; SBCTextDisplayRGB:io1|kbBuffer~43      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.779      ; 1.033      ;
; 0.608  ; SBCTextDisplayRGB:io1|kbBuffer~49      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 1.045      ;
; 0.615  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; -0.001     ; 0.766      ;
; 0.627  ; SBCTextDisplayRGB:io1|kbBuffer~36      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.778      ; 1.057      ;
; 0.635  ; SBCTextDisplayRGB:io1|kbBuffer~46      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.786      ; 1.073      ;
; 0.642  ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.770      ; 1.064      ;
; 0.645  ; SBCTextDisplayRGB:io1|kbBuffer~28      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 1.082      ;
; 0.647  ; SBCTextDisplayRGB:io1|kbBuffer~12      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.782      ; 1.081      ;
; 0.656  ; SBCTextDisplayRGB:io1|kbBuffer~16      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.778      ; 1.086      ;
; 0.670  ; SBCTextDisplayRGB:io1|kbBuffer~39      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.786      ; 1.108      ;
; 0.671  ; SBCTextDisplayRGB:io1|kbBuffer~22      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.778      ; 1.101      ;
; 0.673  ; SBCTextDisplayRGB:io1|kbBuffer~58      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.783      ; 1.108      ;
; 0.680  ; SBCTextDisplayRGB:io1|kbBuffer~57      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.783      ; 1.115      ;
; 0.682  ; SBCTextDisplayRGB:io1|kbBuffer~17      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 1.119      ;
; 0.688  ; SBCTextDisplayRGB:io1|kbBuffer~27      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 1.125      ;
; 0.696  ; SBCTextDisplayRGB:io1|kbBuffer~25      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.786      ; 1.134      ;
; 0.701  ; SBCTextDisplayRGB:io1|kbBuffer~52      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.792      ; 1.145      ;
; 0.706  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.001      ; 0.859      ;
; 0.710  ; SBCTextDisplayRGB:io1|kbBuffer~31      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 1.147      ;
; 0.739  ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.770      ; 1.161      ;
; 0.759  ; SBCTextDisplayRGB:io1|kbBuffer~40      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.782      ; 1.193      ;
; 0.766  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.918      ;
; 0.768  ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 0.550      ; 0.970      ;
; 0.779  ; SBCTextDisplayRGB:io1|kbBuffer~41      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.786      ; 1.217      ;
; 0.782  ; SBCTextDisplayRGB:io1|kbBuffer~47      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.782      ; 1.216      ;
; 0.785  ; SBCTextDisplayRGB:io1|kbBuffer~14      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 0.785      ; 1.222      ;
; 0.791  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock         ; T80s:cpu1|IORQ_n ; -0.500       ; 0.580      ; 1.023      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~2|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~2|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~2|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~2|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~3clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~3clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~3clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~3clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; cpu1|IORQ_n|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; cpu1|IORQ_n|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|controlReg[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io1|dispByteLatch[6]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.643 ; 4.643 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 3.037 ; 3.037 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 2.530 ; 2.530 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 2.626 ; 2.626 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.428 ; 2.428 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.626 ; 2.626 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.579 ; 2.579 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 2.567 ; 2.567 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 2.558 ; 2.558 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.380 ; 2.380 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.466 ; 2.466 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.395 ; 2.395 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.369 ; -2.369 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.042 ; -2.042 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.410 ; -2.410 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.092 ; -2.092 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.143 ; -2.143 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.342 ; -2.342 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.283 ; -2.283 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.281 ; -2.281 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.201 ; -2.201 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.092 ; -2.092 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.182 ; -2.182 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.106 ; -2.106 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.286 ; 4.286 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 3.422 ; 3.422 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.422 ; 3.422 ; Fall       ; clk             ;
; vSync            ; clk        ; 4.366 ; 4.366 ; Fall       ; clk             ;
; video            ; clk        ; 3.907 ; 3.907 ; Fall       ; clk             ;
; videoB0          ; clk        ; 4.085 ; 4.085 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.969 ; 3.969 ; Fall       ; clk             ;
; videoG0          ; clk        ; 4.195 ; 4.195 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.910 ; 3.910 ; Fall       ; clk             ;
; videoR0          ; clk        ; 4.236 ; 4.236 ; Fall       ; clk             ;
; videoR1          ; clk        ; 4.226 ; 4.226 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.571 ; 4.571 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 4.966 ; 4.966 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 6.059 ; 6.059 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 5.488 ; 5.488 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 4.661 ; 4.661 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 4.057 ; 4.057 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 2.953 ; 2.953 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.334 ; 3.334 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.292 ; 3.292 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.530 ; 3.530 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.349 ; 3.349 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.495 ; 3.495 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.604 ; 3.604 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 4.661 ; 4.661 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 4.432 ; 4.432 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 4.305 ; 4.305 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 4.300 ; 4.300 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 4.168 ; 4.168 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.810 ; 3.810 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 4.075 ; 4.075 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 4.203 ; 4.203 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.305 ; 4.305 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.147 ; 4.147 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.047 ; 4.047 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 3.870 ; 3.870 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 3.992 ; 3.992 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.305 ; 4.305 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 3.972 ; 3.972 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.061 ; 4.061 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.218 ; 4.218 ; Rise       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.286 ; 4.286 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 3.422 ; 3.422 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.422 ; 3.422 ; Fall       ; clk             ;
; vSync            ; clk        ; 4.366 ; 4.366 ; Fall       ; clk             ;
; video            ; clk        ; 3.907 ; 3.907 ; Fall       ; clk             ;
; videoB0          ; clk        ; 4.085 ; 4.085 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.969 ; 3.969 ; Fall       ; clk             ;
; videoG0          ; clk        ; 4.195 ; 4.195 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.910 ; 3.910 ; Fall       ; clk             ;
; videoR0          ; clk        ; 4.236 ; 4.236 ; Fall       ; clk             ;
; videoR1          ; clk        ; 4.226 ; 4.226 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.537 ; 4.537 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 4.574 ; 4.574 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 3.954 ; 3.954 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 4.069 ; 4.069 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 2.953 ; 2.953 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 4.057 ; 4.057 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 2.953 ; 2.953 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.334 ; 3.334 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.292 ; 3.292 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.530 ; 3.530 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.349 ; 3.349 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.495 ; 3.495 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.604 ; 3.604 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 4.661 ; 4.661 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 4.432 ; 4.432 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 4.305 ; 4.305 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 4.300 ; 4.300 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 4.168 ; 4.168 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.810 ; 3.810 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 4.075 ; 4.075 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 4.203 ; 4.203 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 3.870 ; 3.870 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.147 ; 4.147 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.047 ; 4.047 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 3.870 ; 3.870 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 3.992 ; 3.992 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.305 ; 4.305 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 3.972 ; 3.972 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.061 ; 4.061 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.218 ; 4.218 ; Rise       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.549 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.653 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.770 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.777 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.777 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.777 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.643 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.549 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.748 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.777 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.881 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.998 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.005 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.005 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.005 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.871 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.777 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.976 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.549     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.653     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.770     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.777     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.777     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.777     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.643     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.549     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.748     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.777     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.881     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.998     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.005     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.005     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.005     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.871     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.777     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.976     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+-------------------+-----------+---------+----------+---------+---------------------+
; Clock             ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack  ; -18.050   ; -1.132  ; N/A      ; N/A     ; -2.567              ;
;  T80s:cpu1|IORQ_n ; -4.209    ; -1.132  ; N/A      ; N/A     ; -0.742              ;
;  clk              ; -17.981   ; -0.452  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock         ; -18.050   ; -0.523  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS   ; -9440.861 ; -19.038 ; 0.0      ; 0.0     ; -2808.493           ;
;  T80s:cpu1|IORQ_n ; -67.917   ; -8.573  ; N/A      ; N/A     ; -34.132             ;
;  clk              ; -4823.240 ; -13.276 ; N/A      ; N/A     ; -2260.897           ;
;  cpuClock         ; -4549.704 ; -5.679  ; N/A      ; N/A     ; -513.464            ;
+-------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.797 ; 11.797 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 7.318  ; 7.318  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 6.009  ; 6.009  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 5.943  ; 5.943  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.244  ; 5.244  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.943  ; 5.943  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.769  ; 5.769  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.784  ; 5.784  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.640  ; 5.640  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.158  ; 5.158  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.476  ; 5.476  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.183  ; 5.183  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.369 ; -2.369 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.042 ; -2.042 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.410 ; -2.410 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.092 ; -2.092 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.143 ; -2.143 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.342 ; -2.342 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.283 ; -2.283 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.281 ; -2.281 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.201 ; -2.201 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.092 ; -2.092 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.182 ; -2.182 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.106 ; -2.106 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 9.579  ; 9.579  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 7.277  ; 7.277  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 7.280  ; 7.280  ; Fall       ; clk             ;
; vSync            ; clk        ; 9.910  ; 9.910  ; Fall       ; clk             ;
; video            ; clk        ; 8.535  ; 8.535  ; Fall       ; clk             ;
; videoB0          ; clk        ; 9.221  ; 9.221  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.773  ; 8.773  ; Fall       ; clk             ;
; videoG0          ; clk        ; 9.588  ; 9.588  ; Fall       ; clk             ;
; videoG1          ; clk        ; 8.417  ; 8.417  ; Fall       ; clk             ;
; videoR0          ; clk        ; 9.506  ; 9.506  ; Fall       ; clk             ;
; videoR1          ; clk        ; 9.628  ; 9.628  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.769 ; 10.769 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 12.479 ; 12.479 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 16.042 ; 16.042 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 14.315 ; 14.315 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 11.496 ; 11.496 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 9.597  ; 9.597  ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 6.903  ; 6.903  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 7.502  ; 7.502  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 8.016  ; 8.016  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 8.596  ; 8.596  ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 8.196  ; 8.196  ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 8.621  ; 8.621  ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 8.970  ; 8.970  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 11.496 ; 11.496 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 10.762 ; 10.762 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 10.378 ; 10.378 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 10.366 ; 10.366 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 10.197 ; 10.197 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 8.935  ; 8.935  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 9.866  ; 9.866  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 10.113 ; 10.113 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 10.356 ; 10.356 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 9.906  ; 9.906  ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 9.440  ; 9.440  ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 9.083  ; 9.083  ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 9.334  ; 9.334  ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 10.356 ; 10.356 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 9.450  ; 9.450  ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 9.601  ; 9.601  ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 9.849  ; 9.849  ; Rise       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.286 ; 4.286 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 3.422 ; 3.422 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.422 ; 3.422 ; Fall       ; clk             ;
; vSync            ; clk        ; 4.366 ; 4.366 ; Fall       ; clk             ;
; video            ; clk        ; 3.907 ; 3.907 ; Fall       ; clk             ;
; videoB0          ; clk        ; 4.085 ; 4.085 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.969 ; 3.969 ; Fall       ; clk             ;
; videoG0          ; clk        ; 4.195 ; 4.195 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.910 ; 3.910 ; Fall       ; clk             ;
; videoR0          ; clk        ; 4.236 ; 4.236 ; Fall       ; clk             ;
; videoR1          ; clk        ; 4.226 ; 4.226 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.537 ; 4.537 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 4.574 ; 4.574 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 3.954 ; 3.954 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 4.069 ; 4.069 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 2.953 ; 2.953 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 4.057 ; 4.057 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 2.953 ; 2.953 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.334 ; 3.334 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.292 ; 3.292 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.530 ; 3.530 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.349 ; 3.349 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.495 ; 3.495 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.604 ; 3.604 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 4.661 ; 4.661 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 4.432 ; 4.432 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 4.305 ; 4.305 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 4.300 ; 4.300 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 4.168 ; 4.168 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.810 ; 3.810 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 4.075 ; 4.075 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 4.203 ; 4.203 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 3.870 ; 3.870 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.147 ; 4.147 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.047 ; 4.047 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 3.870 ; 3.870 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 3.992 ; 3.992 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.305 ; 4.305 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 3.972 ; 3.972 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.061 ; 4.061 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.218 ; 4.218 ; Rise       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 1465     ; 20544800 ; 1517     ; 48206    ;
; cpuClock         ; clk              ; 385      ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n ; clk              ; 0        ; 0        ; 0        ; 13558    ;
; clk              ; cpuClock         ; 408      ; 0        ; 0        ; 0        ;
; cpuClock         ; cpuClock         ; 4800934  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n ; cpuClock         ; 64       ; 48       ; 0        ; 0        ;
; clk              ; T80s:cpu1|IORQ_n ; 0        ; 73       ; 0        ; 9        ;
; cpuClock         ; T80s:cpu1|IORQ_n ; 11       ; 0        ; 23       ; 0        ;
; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 70       ; 5        ; 0        ; 8        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 1465     ; 20544800 ; 1517     ; 48206    ;
; cpuClock         ; clk              ; 385      ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n ; clk              ; 0        ; 0        ; 0        ; 13558    ;
; clk              ; cpuClock         ; 408      ; 0        ; 0        ; 0        ;
; cpuClock         ; cpuClock         ; 4800934  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n ; cpuClock         ; 64       ; 48       ; 0        ; 0        ;
; clk              ; T80s:cpu1|IORQ_n ; 0        ; 73       ; 0        ; 9        ;
; cpuClock         ; T80s:cpu1|IORQ_n ; 11       ; 0        ; 23       ; 0        ;
; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 70       ; 5        ; 0        ; 8        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 311   ; 311  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 18 07:37:53 2016
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.050
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.050     -4549.704 cpuClock 
    Info (332119):   -17.981     -4823.240 clk 
    Info (332119):    -4.209       -67.917 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.132
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.132        -8.573 T80s:cpu1|IORQ_n 
    Info (332119):     0.049         0.000 cpuClock 
    Info (332119):     0.075         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2260.897 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742       -34.132 T80s:cpu1|IORQ_n 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.262
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.262     -1120.441 clk 
    Info (332119):    -5.024     -1187.677 cpuClock 
    Info (332119):    -0.642        -9.419 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -0.523
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.523        -5.679 cpuClock 
    Info (332119):    -0.452       -13.276 clk 
    Info (332119):    -0.083        -0.083 T80s:cpu1|IORQ_n 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1538.036 clk 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500       -23.000 T80s:cpu1|IORQ_n 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 462 megabytes
    Info: Processing ended: Sun Dec 18 07:37:56 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


