# NPU IR Specification (Full Version)

**Version:** v1.0  
**Status:** Stable Draft  
<!-- status: complete -->  
**Owner:** Core Maintainers  
**Last Updated:** 2025-12-02

---

## 1. 목적 (Purpose)

본 문서는 NPU Simulator & Offline Compiler에서 사용되는 내부 IR(Intermediate Representation)인  
NPU IR의 구조, 데이터 모델, 노드/텐서 스키마, quantization 표현, tile 변환 규칙을 규정한다.

이 IR은 다음의 목적을 충족하기 위해 설계되었다.

- ONNX 모델을 손실 없이 내부 표현으로 변환  
- 정적 스케줄링 및 타일링을 위한 구조화된 그래프 제공  
- Mixed-precision Quantization(W/A/KV bitwidth) 정의  
- TileGraph 생성 및 CMDQ serialization을 위한 기반 정보 제공  
- TE/VE/DMA 스케줄링 및 자원 모델링과 연동 가능  
- LLM-Friendly 구조(KV Cache, attention ops) 반영  

이 IR 스펙은 오프라인 컴파일러 전체의 단일 소스 오브 트루스이며,  
타일링/스케줄링/CMDQ 생성 로직은 모두 본 문서에서 정의한 구조를 준수해야 한다.

전체 파이프라인에서의 위치는 다음과 같다.

- ONNX → IR 변환: `docs/design/ir_builder_design.md`  
- IR → TileGraph/MemoryPlan: `docs/design/tiling_planner_design.md`, `docs/design/spm_allocator_design.md`  
- 이후 TileGraph/MemoryPlan → ScheduleDAG → CMDQ → Cycle Loop 흐름은  
  `docs/README_SPEC.md`의 “IR → CMDQ → Cycle Loop 파이프라인 맵”을 참고한다.

---

## 2. 설계 철학 (Design Principles)

NPU IR은 다음의 설계 철학을 따른다.

### 2.1 Layer-level 중심 (Graph IR)

- 운영 단위는 Layer이며, Transformer/Conv/MLP/LN 등 연산 단위를 그대로 반영한다.

### 2.2 Quantization-aware

- W/A/KV 각기 다른 bitwidth를 갖는 mixed-precision quantization을 표현 가능해야 한다.

### 2.3 Tile-friendly

- TileGraph가 쉽게 생성되도록 shape/layout 정보가 명확히 정의되어야 한다.

### 2.4 CMDQ-friendly

- 각 IR 노드는 CMDQ 명령 스트림으로 1:多 tile 연산으로 변환될 수 있어야 한다.

### 2.5 LLM-friendly 구조

- Q/K/V projection  
- Multi-head attention  
- RMSNorm, LayerNorm  
- KV Cache (증분 업데이트)  

을 직접 표현할 수 있어야 한다.

---

## 3. IR Top-Level Structure

NPU IR은 아래 3개의 주요 데이터 구조로 구성된다.

```text
NPU_IR
 ├── Graph
 │     ├── nodes[]  → LayerIR
 │     └── edges[]  → Tensor references
 ├── TensorTable    → TensorIR
 └── QConfig        → Quantization policy
```

---

## 4. Graph IR 구조 (Layer-Level IR)

Graph는 Directed Acyclic Graph(DAG)로 표현되며,  
노드 하나가 하나의 Layer를 의미한다.

### 4.1 Graph Schema

```json
{
  "graph": {
    "nodes": [ ... ],
    "inputs": [ ... ],
    "outputs": [ ... ],
    "metadata": {
      "model_name": "string",
      "opset_version": "int"
    }
  }
}
```

---

## 5. LayerIR 구조

LayerIR은 IR에서 가장 중요한 단위이며,  
각 LayerIR은 ONNX의 노드보다 더 구조적이며 tile/schedule-friendly하게 변환된다.

### 5.1 LayerIR 공통 스키마

```json
{
  "id": "string",
  "op_type": "string",
  "inputs": ["tensor_id", ...],
  "outputs": ["tensor_id", ...],
  "attributes": {},
  "shape": {},
  "qbits_weight": 8,
  "qbits_activation": 8,
  "qbits_kv": null,
  "metadata": {
    "layer_name": "string",
    "subgraph": null
  }
}
```

**설명**

- `id`: 그래프 내 유일 ID  
- `op_type`: GEMM / CONV / LN / QKV_PROJ / SOFTMAX 등  
- `inputs`/`outputs`: TensorIR ID 리스트  
- `attributes`: kernel, stride, axis 등  
- `shape`: output tensor shape  
- `qbits_weight` / `qbits_activation` / `qbits_kv`: quantization bitwidth  
- `metadata`: 디버그/추적용 이름  

### 5.2 대표 연산별 LayerIR 예시

- **GEMM / MatMul**

```json
{
  "id": "gemm_12",
  "op_type": "GEMM",
  "inputs": ["x_11", "w_12"],
  "outputs": ["y_12"],
  "shape": { "M": 1024, "N": 4096, "K": 1024 },
  "qbits_weight": 4,
  "qbits_activation": 8
}
```

- **LayerNorm**

```json
{
  "id": "ln_4",
  "op_type": "LAYER_NORM",
  "inputs": ["x_4", "gamma_4", "beta_4"],
  "outputs": ["y_4"],
  "attributes": { "eps": 1e-5 },
  "qbits_activation": 8
}
```

- **Self-Attention (Q/K/V Projection)**

```json
{
  "id": "qkv_2",
  "op_type": "QKV_PROJ",
  "inputs": ["hidden_1", "w_q", "w_k", "w_v"],
  "outputs": ["q_2", "k_2", "v_2"],
  "shape": {
    "batch": 1,
    "seq": 128,
    "heads": 8,
    "dim": 64
  },
  "qbits_weight": 4,
  "qbits_activation": 8
}
```

- **KV Cache Update (LLM)**

```json
{
  "id": "kv_update_2",
  "op_type": "KV_UPDATE",
  "inputs": ["k_2", "v_2", "kv_cache_base"],
  "outputs": ["kv_cache_out"],
  "shape": { "seq_new": 1, "heads": 8, "dim": 64 },
  "qbits_kv": 4
}
```

KV Cache는 일반 activation과 bitwidth가 다르며, 메모리 모델과 직접 연결된다.

### 5.3 LayerIR 타입 요약 표

| Op Type | 주요 필드 | 필수 Quantization | CMDQ 매핑 |
| --- | --- | --- | --- |
| `GEMM`, `MATMUL` | `shape{M,N,K}`, `attributes.alpha/beta` | `qbits_weight`, `qbits_activation` | `DMA_LOAD_TILE` + `TE_GEMM_TILE` + `DMA_STORE_TILE` |
| `CONV_2D`, `DEPTHWISE_CONV` | `kernel`, `stride`, `padding` | `qbits_weight`, `qbits_activation` | (옵션) `TE_CONV_TILE` 또는 GEMM 변환 |
| `QKV_PROJ`, `ATTN_SCORES`, `ATTN_OUTPUT` | `heads`, `dim`, `seq` | `qbits_weight`, `qbits_activation`, `qbits_kv`(옵션) | TE GEMM + VE Softmax/Scale 조합 |
| `LAYER_NORM`, `RMS_NORM`, `SOFTMAX`, `GELU` | `length`, `eps`, `approx_mode` | `qbits_activation` | `VE_LAYERNORM_TILE`, `VE_SOFTMAX_TILE` 등 |
| `KV_UPDATE`, `KV_CACHE_RESIZE` | `seq_new`, `heads`, `dim` | `qbits_kv` | DMA LOAD/STORE with `tensor_role="kv"` |
| `IO` (`INPUT`, `OUTPUT`, `EMBEDDING_LOOKUP`) | `layout`, `role` | optional | DMA + Host I/O 연동 |

> 위 표는 구현자가 LayerIR → CMDQ 변환 시 참조하는 “golden mapping”으로, 신규 op를 추가할 때 요구 필드와 quantization 정책을 빠르게 확인하기 위한 것이다.

---

## 6. Tensor IR 구조 (Tensor-Level IR)

TensorTable은 모든 텐서 메타데이터를 갖는다.

### 6.1 TensorIR 스키마

```json
{
  "id": "string",
  "shape": [ ... ],
  "dtype": "fp32 | fp16 | int8 | int4 | int2",
  "qbits": null,
  "role": "activation | weight | kv | intermediate | embedding | output",
  "layout": "NCHW | NHWC | [B, T, H] | [B, H, T, D]",
  "producer": "layer_id",
  "consumers": ["layer_id", "..."]
}
```

### 6.2 Tensor 예시

- **Weight Tensor**

```json
{
  "id": "w_12",
  "dtype": "int4",
  "qbits": 4,
  "role": "weight",
  "shape": [4096, 1024]
}
```

- **Activation Tensor**

```json
{
  "id": "hidden_3",
  "dtype": "int8",
  "qbits": 8,
  "role": "activation",
  "shape": [1, 128, 4096]
}
```

- **KV Cache Tensor**

```json
{
  "id": "kv_cache_head3",
  "dtype": "int4",
  "qbits": 4,
  "role": "kv",
  "shape": [1, 128, 64]
}
```

---

## 7. Quantization 정보 관리 (QConfig Integration)

Quantization 정책은 별도 스펙(QConfig)에 정의되며, IR에는 annotation만 삽입한다.

### 7.1 Layer-level bit annotation 규칙

| Field          | 의미                     |
|----------------|--------------------------|
| `qbits_weight` | weight 텐서 bitwidth     |
| `qbits_activation` | activation 텐서 bitwidth |
| `qbits_kv`     | KV 전용 bitwidth         |

**기본 규칙**

- weight/activation/KV 각각 독립 설정.  
- `qbits_kv`는 attention block에서만 사용.  
- int4/8/16/fp16 등 확장 가능.  

### 7.2 IR Annotation Example

```json
{
  "id": "proj_q",
  "op_type": "GEMM",
  "qbits_weight": 4,
  "qbits_activation": 8,
  "qbits_kv": null
}
```

---

## 8. Shape / Layout 규칙

TE/VE/tile planner에 맞게 정규화된 layout을 사용한다.

### 8.1 Layout 규칙

- GEMM → (M, K) × (K, N)  
- Attention:  
  - Q/K/V shape: (Batch, Seq, Heads, Dim)  
  - KV Cache: (Batch, Heads, Seq, Dim)  

### 8.2 Rank normalization

- 모든 텐서는 최소 2D~4D의 정규화된 형태를 갖도록 변환된다.

---

## 9. IR → TileGraph 변환 규칙

LayerIR은 tile 단위로 분해되어 TileGraph를 형성한다.

> 참고(선택): `docs/spec/ir/tile_ir_optional_spec.md`는 TileGraph 이후 단계에서
> 스케줄러/시뮬레이터 인터페이스를 명확히 하기 위한 Tile IR(TDG/TileDesc) 대안 표현을 정의한다.
> 메인 스펙의 단일 소스 오브 트루스는 `docs/spec/ir/npu_ir_spec.md`이며, Tile IR 채택은 옵션이다.

### 9.1 Tile 구조

Tile은 다음 정보를 갖는다.

```text
TileNode:
  - parent_layer_id
  - tile_shape
  - te_id / ve_id (optional)
  - qbits (W/A/KV)
  - spm_allocation
```

### 9.2 변환 규칙

- LayerIR의 shape 기반으로 tile 크기 결정.  
- SPM 용량으로 tile 크기 제약.  
- TE/VE 개수에 따라 tile 분배.  
- 각 tile은 CMDQ에서 TE_TILE/VE_TILE로 매핑.  

---

## 10. IR → CMDQ 변환 규칙

각 LayerIR은 다음의 CMDQ 시퀀스로 변환된다.

```text
DMA_LOAD(ifm tiles)
DMA_LOAD(weight tiles)
TE_GEMM_TILE / VE_TILE (tile별 실행)
DMA_STORE(ofm tiles)
```

### 10.1 예시: GEMM Layer

IR:

```json
{
  "op_type": "GEMM",
  "shape": { "M": 2048, "N": 4096, "K": 2048 }
}
```

CMDQ tile 변환 예시:

```text
tile0: TE0_GEMM_TILE
tile1: TE1_GEMM_TILE
tile2: TE0_GEMM_TILE
tile3: TE1_GEMM_TILE
```

TE parallelism이 반영된다.

---

## 11. 예제: 작은 FFN 블록 (MatMul + GELU)

`docs/overview/dataflow_overview.md` 3.9 섹션에서 사용한  
단일 MatMul + GELU 블록은 IR 관점에서 다음과 같이 표현된다.

- LayerIR:
  - `GEMM` (입력 `hidden`, weight `W_ffn`, 출력 `ffn_out`)  
  - `GELU` (입력 `ffn_out`, 출력 `ffn_act`)  
- TensorIR:
  - `hidden`: role=`activation`, qbits=8  
  - `W_ffn`: role=`weight`, qbits=4  
  - `ffn_out`, `ffn_act`: role=`activation`, qbits=8

Tile 변환과 CMDQ 매핑은 다음과 같이 요약할 수 있다.

1. TilingPlanner가 GEMM 레이어를 M dimension 기준으로 여러 tile(`GEMM_TILE_i`)로 분해.  
2. SPMAllocator가 각 tile의 IFM/WGT/OFM를 SPM bank/offset에 배치.  
3. StaticScheduler가 tile별로  
   - `DMA_LOAD_TILE(ifm_i)` → `DMA_LOAD_TILE(wgt_i)` → `TE_GEMM_TILE(i)` → `VE_GELU_TILE(i)` → `DMA_STORE_TILE(ofm_i)`  
   순서와 deps를 갖는 ScheduleDAG를 생성.  
4. CmdqGenerator는 이 ScheduleDAG를 `cmdq_format_spec.md` 15장 예제와 같은 CMDQ JSON 시퀀스로 변환한다.

이 예제를 통해, LayerIR/Tile/Tensor/Quantization 정보가  
실제 CMDQ 엔트리 필드(`tensor_role`, `qbits_*`, `layer_id` 등)에  
어떻게 반영되는지 end-to-end로 추적할 수 있다.

---

## 12. LLM Friendly IR 확장

NPU IR은 다음 LLM 관련 연산을 직접 표현할 수 있도록 설계되었다.

- Q/K/V projection  
- attention score matmul  
- softmax  
- attention output matmul  
- KV cache update  
- layernorm / rmsnorm  

**KV Cache는 별도 규칙 적용**

- `qbits_kv` 필수.  
- append/concat 기반 seq 증가 표현.  
- 타일링은 seq 축을 기준으로 수행.  

---

## 13. IR 버전 관리 (Versioning)

IR에는 아래 메타데이터가 포함된다.

```json
{
  "ir_version": "1.0",
  "spec_version": "1.0",
  "created_by": "compiler",
  "created_at": "YYYY-MM-DD"
}
```

**변경 정책**

- **버전 규칙**: `ir_version = <major>.<minor>` (예: `1.0`).  
  - Major 증가: 호환되지 않는 필드 제거/의미 변경이 있을 때.  
  - Minor 증가: 필드 추가 등 backward-compatible 변경.
- **필드 추가**: 반드시 optional 기본값을 정의하고, 구버전 IR에서도 무시 가능하게 설계.
- **deprecated 처리**: 필드 제거 전 최소 1개 minor 버전 동안 `deprecated: true` 메타데이터를 선언.
- **CMDQ/Trace 연동**: IR 버전은 CMDQ/Trace metadata의 `ir_version`과 동일하게 기록하여 디버깅 시점의 일관성을 보장.
- **문서화 절차**: 모든 변경은 `docs/process/versioning_and_changelog_guide.md`의 규칙에 따라 changelog에 기록한다.

---

## 13. 참조 문서

- `docs/spec/ir/tensor_metadata_spec.md`  
- `docs/spec/quantization/quantization_model_overview.md`  
- `docs/spec/isa/cmdq_format_spec.md`  
- `docs/spec/timing/*`  
- `docs/overview/system_architecture.md`  

---

## 14. 결론

본 NPU IR Specification은 Offline Compiler의 중심 데이터 구조이며,

- 그래프 표현  
- mixed precision quantization  
- tile-friendly 구조  
- CMDQ 변환 용이성  
- LLM-friendly 확장성  

을 모두 만족하도록 설계된 핵심 스펙 문서이다.  
