\chapter*{Введение}
\addcontentsline{toc}{chapter}{Введение}

\section*{Актуальность}

Современные программные и аппаратные системы зачастую обладают
сложным внутренним устройством и логикой работы. Для повышения
эффективности работы этих систем применяются в том числе и механизмы
кэширования. В микропроцессорах используется иерархическая
кэш-память, в операционных системах используется аппарат виртуальной
памяти, включающий в себя кэширование и управления страницами
виртуальной памяти, системы управления базами данных используют
кэширование для ускорения выдачи данных, удовлетворяющих запросам,
кэширование применяется и для оптимизации работы в компьютерных
сетях. С увеличением сложности таких систем возрастает вероятность
ошибки при их реализации.

Для обнаружения ошибок применяются различные методы, такие как
статический анализ, тестирование, мониторинг, формальная
верификация, верификация на моделях и прочие. Тестирование
интерфейса системы осуществляется подачей специальных \emph{тестовых
воздействий}, наблюдение за работой системы или, как минимум,
фиксация реакции системы на тестовое воздействие, наконец
осуществляется вынесение вердикта о соответствии реакции системы
требованиям, предъявляемым к системе. Однако для тестирования
сложных современных систем зачастую требуются сложные тестовые
воздействия, построение которых вручную является нетривиальной и
кропотливой задачей. Это повышает актуальность задачи автоматизации
построения тестовых воздействий.

Для детерминированных систем требования на тестовые воздействия
могут быть сформулированы формально (в виде \emph{тестовых
шаблонов}). Однако такие тестовые шаблоны характеризуются большим
количеством отношений (ограничений) на элементы отдельных стимулов
системы, входящих в него. При этом эффективность применения
вероятностных алгоритмов построения тестовых воздействий падает. Тем
не менее современные алгоритмы позволяют выражать отношения на
объектах и строить эффективные \emph{процедуры разрешения} этих
отношений с целью построения объектов, на которых заданные отношения
выполнены. Отношения (\emph{ограничения}) могут быть автоматически
получены из тестовых шаблонов, а результатом процедуры разрешения
станет искомое тестовое воздействие. Представляется перспективным
исследование методов автоматической генерации тестовых воздействий
по тестовым шаблонам с использованием ограничений.

Однако задача построения эффективных процедур разрешения систем
ограничений в общем случае является нетривиальной задачей. Для
некоторых классов ограничений исследованы и построены отдельные
процедуры разрешения. Поэтому представляется перспективным
исследование методов генерации специальных систем ограничений для
тестовых шаблонов с целью задействовать имеющиеся процедуры
разрешения ограничений и тем самым снизить сложность процесса
генерации тестовых воздействий.

Важным классом систем являются микропроцессоры. Тестирование
микропроцессоров является неотъемлемой частью процесса их
разработки. Тестирование может осуществляться на этапе
проектирования микропроцессора, такое тестирование называют
\emph{имитационным}. Функциональное тестирование микропроцессоров
может проводиться на системном или модульном уровне. При
\emph{системном тестировании} тестовым воздействием является
программа на языке ассемблера микропроцессора (\emph{тестовая
программа}). При \emph{модульном тестировании} тестовым воздействием
является сигнал, подаваемый на интерфейсные входы тестируемого
модуля. Системное тестирование микропроцессора оказывается дешевле
модульного тестирования, поскольку не нужно предварительно выделять
модуль из всего микропроцессора, подводить к его входам нужные
сигналы и принимать выходные и промежуточные сигналы. Поэтому
представляется перспективным уделить особое внимание именно
автоматизации построения тестовых программ по тестовым шаблонам с
использованием ограничений для системного тестирования
микропроцессоров.

Тестовое воздействие включает в себя перевод микропроцессора в
некоторое специальное состояние. При этом возможные ошибки могут
проявиться уже при этом переводе. Поэтому представляется
перспективным исследование методов построения тестовых воздействий
небольшой длины и методов построения тестовых программ по тестовым
шаблонам с использованием начального состояния микропроцессора, что
тоже нацелено на сокращения размера тестового воздействия.

\section*{Цели и задачи работы}

Целью диссертационной работы является исследование и разработка
методов автоматического построения тестовых программ по тестовым
шаблонам. Для достижения цели были поставлены следующие задачи:
\begin{itemize}
  \item провести анализ существующих методов построения тестовых
  программ;
  \item разработать новые методы построения тестовых программ по
  тестовым шаблонам, которые позволяют снизить сложность процедуры
  генерации ограничений и их разрешения;
  \item провести апробацию предложенных методов для современных
  архитектур микропроцессоров.
\end{itemize}

\section*{Основные результаты работы}

Основные научные результаты, полученные в рамках диссертационной
работы и выносимые на защиту, состоят в следующем:

\begin{enumerate}
\item метод генерации ограничений (т.н. \emph{совместная
генерация ограничений}) для тестовых шаблонов, нацеленных на
тестирование инструкций обращения к памяти;
\item метод \emph{зеркальной генерации} ограничений для тестовых
шаблонов, нацеленных на тестирование инструкций обращения к памяти;
\item метод описания стратегий вытеснения в кэш-памяти в виде
ограничений \emph{перебором диапазонов вытеснения};
\item метод описания стратегий вытеснения в кэш-памяти в виде
ограничений \emph{с использованием функций полезности}.
\end{enumerate}

%\begin{enumerate}
%\item новый метод генерации тестовых данных (т.н. \emph{совместная
%генерация ограничений}) для тестирования инструкций обращения к
%памяти; позволяет снизить сложность написания генератора,
%рассматривая наиболее часто встречающиеся механизмы работы с памятью
%и используя привычные общедоступные решатели задач; совместная
%генерация стала возможной при рассмотрении содержимого кэш-памяти
%как множества;
%\item новый метод описания тестовых ситуаций в кэш-памяти в виде
%ограничений \emph{перебором диапазонов вытеснения};
%\item новый метод описания тестовых ситуаций в кэш-памяти в виде
%ограничений \emph{с использованием функций полезности};
%\item новый метод \emph{зеркальной генерации} тестовых данных для
%тестирования подсистемы обращения к памяти;
%\item новый метод генерации ограничений для тестовых ситуаций в
%кэш-памяти при наличии в ней <<грязных>> ячеек (для стратегии
%вытеснения LRU);
%\item компактное описание стратегии LRU с помощью ограничений.
%\end{enumerate}

\section*{Научная новизна работы}

%дополнительная новизна: задача генерации тестовых данных \emph{с
%учетом заданного начального состояния микропроцессора} ранее не
%рассматривалась в литературе (в том числе и разработчиками
%Genesys-Pro).

Следующие результаты являются новыми:
\begin{enumerate}
\item метод генерации ограничений (т.н. \emph{совместная
генерация ограничений}) для тестовых шаблонов, нацеленных на
тестирование инструкций обращения к памяти;
\item метод \emph{зеркальной генерации} ограничений для тестовых
шаблонов, нацеленных на тестирование инструкций обращения к памяти;
\item метод описания стратегий вытеснения в кэш-памяти в виде
ограничений \emph{перебором диапазонов вытеснения};
\item метод описания стратегий вытеснения в кэш-памяти в виде
ограничений \emph{с использованием функций полезности}.
\end{enumerate}

\section*{Практическая значимость}

Практическая значимость подтверждается применимостью предложенных
идей к практически значимым архитектурам микропроцессоров и тестовым
шаблонам.

\section*{Доклады и публикации}

Основные результаты диссертации докладывались на следующих
конференциях и семинарах:
\begin{itemize}
\item Второй весенний коллоквиум молодых исследователей в области программной
инженерии (SYRCoSE: Spring Young Researchers Colloquium on Software
Engineering, г. Санкт-Петербург, 2008 г.);
\item XVI Международная конференция студентов, аспирантов и молодых учёных
<<Ломоносов>> (г.Москва, 2009 г.);
\item XVI Всероссийская межвузовская научно-техническая конференция студентов
и аспирантов <<Микроэлектроника и информатика - 2009>> (г.Москва,
Зеленоград, 2009 г.);
\item Третий весенний коллоквиум молодых исследователей в области программной
инженерии (SYRCoSE: Spring Young Researchers Colloquium on Software
Engineering, г. Москва, 2009 г.);
\item IV летняя международная школа аспирантов по научным
вычислениям (г.Москва, 2009 г.);
%\item EWDTS-2009
\item Семинарах Института системного программирования РАН (г. Москва, 2009
г.).
\end{itemize}

По материалам диссертации опубликованы работы \_\_\_\_\_, полно
отражающие основные результаты диссертации.

\section*{Структура и объем диссертации}

Работа состоит из введения, \_\_\_\_ глав, заключения и списка
литературы (\_\_\_\_ наименований). Основной текст диссертации (без
приложения и списка литературы) занимает \_\_\_\_ страниц.

\section*{Краткое содержание работы}

Первая глава является обзорной и содержит описание методов
построения тестовых программ по тестовым шаблонам, примененных в
различных промышленных проектах по тестированию микропроцессоров.
Рассматриваются методы ручной генерации, комбинаторные методы,
использование задачи ATPG~\cite{toATPG} и использование ограничений.
Описываются достоинства и ограничения различных методов. Основное
внимание уделяется качеству генерируемых тестовых программ, полноте
и применимости методов. В конце главы дается анализ существующих
методов генерации тестовых программ по тестовым шаблонам, уточняются
цели и задачи диссертационной работы.

Во второй главе описываются предлагаемые автором методы генерации
ограничений для тестовых шаблонов, нацеленных на тестирование
механизмов кэширования. Это методы совместной и зеркальной
генерации. В основе совместного метода генерации ограничений лежит
возможность сокращения размера ограничений за счет обращения к
нескольким подсистемам микропроцессора в процессе исполнения
инструкции обращения к памяти. Метод позволяет эффективно выбрать
часть начального состояния микропроцессора, действительно влияющую
на исполнение инструкции, и тем самым сократить размер ограничений.
В основе зеркального метода генерации ограничений лежит внесение и
учет дополнительного требования на подготовку состояния
микропроцессора к тестовому воздействию, которое заключается в том,
что вне зависимости от начального состояния микропроцессора каждый
элемент тестового воздействия должен быть предварительно подготовлен
последовательностью инструкций, начинающихся к обращения к тому же
элементу. Зеркальный метод генерации ограничений дополняет метод
совместной генерации ограничений. В отличие от совместной генерации
зеркальная генерация дает решение, если оно существует, правда,
большей длины, чем длина тестовой программы от совместной генерации.

В третьей главе описываются предлагаемые автором методы генерации
ограничений, описывающих стратегию вытеснения в кэширующих буферах.
Это методы перебора диапазонов вытеснения и метод функций
полезности. Метод перебора диапазонов вытеснения позволяет записать
ограничения лишь на часть тестового воздействия, непосредственно
влияющую на вытеснение в данной инструкции. Метод функций полезности
предлагает описать вытеснение как ограничение на количество
\emph{полезных к вытеснению} инструкций.

В четвертой главе главе описывается программная реализация
генератора ограничений. Описывается архитектура генератора, процесс
подготовки входных данных и формат описания тестовых шаблонов и
особенностей архитектуры микропроцессора.

В пятой главе описываются результаты апробации предлагаемых автором
методов построения тестовых программ по тестовым шаблонам с
использованием ограничений. А именно в главе показывается, как с
использованием предлагаемых методов сгенерировать ограничения,
описывающие работу MMU микропроцессоров для таких архитектур как
PowerPC, Alpha, MIPS и Pentium. Для каждой архитектуры на примере
одного из микропроцессоров составляется структура MMU и показываются
схемы совместной генерации ограничений. Основным результатом главы
является обоснование того, что предлагаемые автором методы
достаточны для применения при тестировании современных архитектур
микропроцессоров и соответствуют поставленным в работе целям.
