[
  {
    "o": "fetch",
    "c": [
      [
        "pc",
        "",
        "mar",
        ""
      ],
      [
        "pc",
        "",
        "inc",
        ""
      ],
      [
        "inc",
        "",
        "pc",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ]
    ]
  },
  {
    "o": "interrupt",
    "c": [
      [
        "0",
        "#",
        "psr",
        "i"
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "psr",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "alux",
        "",
        "mdr",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "0",
        "#",
        "psr",
        "e"
      ],
      [
        "IB",
        "#",
        "aluy",
        ""
      ],
      [
        "psr",
        "int",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "fa",
    "m": "TRAP #data",
    "d": "Software interrupt mechanism",
    "c": [
      [
        "ir",
        "2",
        "psr",
        "int"
      ],
      [
        "1",
        "#",
        "psr",
        "i"
      ]
    ]
  },
  {
    "o": "00",
    "m": "ADD #data,A",
    "d": "Add to reg. A an immediate oper.",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "01",
    "m": "ADD #data,B",
    "d": "Add to reg. B an immediate oper.",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "02",
    "m": "ADD addr,A",
    "d": "Add to reg. A from a direct addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "03",
    "m": "ADD addr,B",
    "d": "Add to reg. B from a direct addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "04",
    "m": "ADD (addr),A",
    "d": "Add to reg. A from an indirect addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "05",
    "m": "ADD (addr),B",
    "d": "Add to reg. B from an indirect addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "06",
    "m": "ADD B,A",
    "d": "Add B reg. to contents of A reg.",
    "c": [
      [
        "a",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "07",
    "m": "ADD A,B",
    "d": "Add A reg. to contents of B reg.",
    "c": [
      [
        "a",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "08",
    "m": "ADD (B),A",
    "d": "Add B reg. indirect oper. to A reg.",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "09",
    "m": "ADD (A),B",
    "d": "Add A reg. indirect oper. to B reg.",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "0a",
    "m": "ADD B+addr,A",
    "d": "Add to reg. A from an indexed addr. (index in B)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "0b",
    "m": "ADD A+addr,B",
    "d": "Add to reg. B from an indexed addr. (index in A)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "10",
    "m": "ADC #data,A",
    "d": "Add with carry to reg. A an immediate oper.",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "11",
    "m": "ADC #data,B",
    "d": "Add with carry to reg. B an immediate oper.",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "12",
    "m": "ADC addr,A",
    "d": "Add with carry to reg. A from a direct addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "13",
    "m": "ADC addr,B",
    "d": "Add with carry to reg. B from a direct addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "14",
    "m": "ADC (addr),A",
    "d": "Add with carry to reg. A from an indirect addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "15",
    "m": "ADC (addr),B",
    "d": "Add with carry to reg. B from an indirect addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "16",
    "m": "ADC B,A",
    "d": "Add with carry to A reg. from B reg.",
    "c": [
      [
        "b",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "17",
    "m": "ADC A,B",
    "d": "Add with carry to B reg. from A reg.",
    "c": [
      [
        "a",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "18",
    "m": "ADC (B),A",
    "d": "Add with carry to B reg. a reg. indirect oper.",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "19",
    "m": "ADC (A),B",
    "d": "Add with carry to B reg. a reg. indirect oper.",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "1a",
    "m": "ADC B+addr,A",
    "d": "Add with carry to reg. A an indexed oper. (index in B)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "1b",
    "m": "ADC A+addr,B",
    "d": "Add with carry to reg. B an indexed oper. (index in A)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "c+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "20",
    "m": "SUB #data,A",
    "d": "Subtract an immediate oper. from A reg",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "21",
    "m": "SUB #data,B",
    "d": "Subtract an immediate oper. from B reg",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "22",
    "m": "SUB addr,A",
    "d": "Subtract from reg. A a direct oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "23",
    "m": "SUB addr,B",
    "d": "Subtract from reg. B a direct oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "24",
    "m": "SUB (addr),A",
    "d": "Subtract from reg. A an indirect oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "25",
    "m": "SUB (addr),B",
    "d": "Subtract from reg. B an indirect oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "26",
    "m": "SUB B,A",
    "d": "Subtract from reg. A the contents of reg. B",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "b",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "27",
    "m": "SUB A,B",
    "d": "Subtract from reg. B the contents of reg. A",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "a",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "28",
    "m": "SUB (B),A",
    "d": "Subtract from reg. A a reg. indirect oper.",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "29",
    "m": "SUB (A),B",
    "d": "Subtract from reg. B a reg. indirect oper.",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "2a",
    "m": "SUB B+addr,A",
    "d": "Subtract an indexed oper. from the reg. A (index in B)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "2b",
    "m": "SUB A+addr,B",
    "d": "Subtract an indexed oper. from the reg. B (index in A)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "32",
    "m": "SHL addr",
    "d": "Shift left a memory direct oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "<",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "34",
    "m": "SHL (addr)",
    "d": "Shift left a memory indirect oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "<",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "36",
    "m": "SHL A",
    "d": "Shift left reg. A",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "<",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "37",
    "m": "SHL B",
    "d": "Shift left reg. B",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "<",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "38",
    "m": "SHL (A)",
    "d": "Shift left a reg. indirect oper., addr. in A",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "<",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "39",
    "m": "SHL (B)",
    "d": "Shift left a reg. indirect oper., addr. in B",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "<",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "3a",
    "m": "SHL A+addr",
    "d": "Shift left an indexed oper. (index in A)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "<",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "3b",
    "m": "SHL B+addr",
    "d": "Shift left an indexed oper. (index in B)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "<",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "42",
    "m": "SHR addr",
    "d": "Shift right a direct oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        ">",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "44",
    "m": "SHR (addr)",
    "d": "Shift right a memory indirect oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        ">",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "46",
    "m": "SHR A",
    "d": "Shift right the contents of reg. A",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        ">",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "47",
    "m": "SHR B",
    "d": "Shift right the contents of reg. B",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        ">",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "48",
    "m": "SHR (A)",
    "d": "Shift right a reg. indirect oper.",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        ">",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "49",
    "m": "SHR (B)",
    "d": "Shift right a reg. indirect oper.",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        ">",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "4a",
    "m": "SHR A+addr",
    "d": "Shift right a memory indexed oper. (index in A)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        ">",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "4b",
    "m": "SHR B+addr",
    "d": "Shift right a memory indexed oper. (Index in B)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        ">",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "50",
    "m": "AND #data,A",
    "d": "AND operation on A reg and an immediate oper.",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "51",
    "m": "AND #data,B",
    "d": "AND operation on B reg and an immediate oper.",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "52",
    "m": "AND addr,A",
    "d": "AND operation on A and a direct oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "53",
    "m": "AND addr,B",
    "d": "AND operation on B and a direct oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "54",
    "m": "AND (addr),A",
    "d": "AND operation on A and an indirect oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "55",
    "m": "AND (addr),B",
    "d": "AND operation on B and an indirect oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "56",
    "m": "AND B,A",
    "d": "AND on A and B, result in A",
    "c": [
      [
        "b",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "57",
    "m": "AND A,B",
    "d": "AND on B and A, result in B",
    "c": [
      [
        "a",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "58",
    "m": "AND (B),A",
    "d": "AND on A and a reg. indirect oper.",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "a",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "59",
    "m": "AND (A),B",
    "d": "AND on B and a reg. indirect oper.",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "b",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "5a",
    "m": "AND B+addr,A",
    "d": "AND operation on A and an indexed oper.",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "5b",
    "m": "AND A+addr,B",
    "d": "AND operation on B and an indexed oper.",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "&",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "60",
    "m": "OR #data,A",
    "d": "OR operation on A reg and an immediate oper.",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "61",
    "m": "OR #data,B",
    "d": "OR operation on B reg and an immediate oper.",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "62",
    "m": "OR addr,A",
    "d": "OR operation on A and a direct oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "63",
    "m": "OR addr,B",
    "d": "OR operation on B and a direct oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "64",
    "m": "OR (addr),A",
    "d": "OR operation on A and an indirect oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "65",
    "m": "OR (addr),B",
    "d": "OR operation on B and an indirect oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "66",
    "m": "OR B,A",
    "d": "OR on A and B, result in A",
    "c": [
      [
        "b",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "67",
    "m": "OR A,B",
    "d": "OR on B and A, result in B",
    "c": [
      [
        "a",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "68",
    "m": "OR (B),A",
    "d": "OR on A and a reg. indirect oper.",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "a",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "69",
    "m": "OR (A),B",
    "d": "OR on B and a reg. indirect oper.",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "b",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "6a",
    "m": "OR B+addr,A",
    "d": "OR operation on A and an indexed oper.",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "6b",
    "m": "OR A+addr,B",
    "d": "OR operation on B and an indexed oper.",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "|",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "72",
    "m": "NOT addr",
    "d": "NOT operation on a direct oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "~",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "74",
    "m": "NOT (addr)",
    "d": "NOT operation on an indirect oper.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "~",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "76",
    "m": "NOT A",
    "d": "NOT operation on A reg.",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "~",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "77",
    "m": "NOT B",
    "d": "NOT operation on B reg.",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "~",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "78",
    "m": "NOT (A)",
    "d": "NOT on a reg. indirect oper. (address in A)",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "~",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "79",
    "m": "NOT (B)",
    "d": "NOT on a reg. indirect oper. (address in B)",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "~",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "7a",
    "m": "NOT A+addr",
    "d": "NOT on an indexed oper. (index in A)",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "~",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "7b",
    "m": "NOT B+addr",
    "d": "NOT on an indexed oper. (index in B)",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "~",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "7c",
    "m": "SWAP A",
    "d": "Swap A register lo and hi bytes",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "^",
        "alur",
        "2"
      ],
      [
        "alur",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "7d",
    "m": "SWAP B",
    "d": "Swap B register lo and hi bytes",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "^",
        "alur",
        "2"
      ],
      [
        "alur",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "80",
    "m": "CMP #data,A",
    "d": "Compare an immediate oper. with A reg",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "81",
    "m": "CMP #data,B",
    "d": "Compare an immediate oper. with B reg",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "82",
    "m": "CMP addr,A",
    "d": "Compare a direct oper. with A reg.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "83",
    "m": "CMP addr,B",
    "d": "Compare a direct oper. with B reg.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "84",
    "m": "CMP (addr),A",
    "d": "Compare an indirect oper. with A reg.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "85",
    "m": "CMP (addr),B",
    "d": "Compare an indirect oper. with B reg.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "86",
    "m": "CMP B,A",
    "d": "Compare A and B reg.",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "b",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "87",
    "m": "CMP A,B",
    "d": "Compare B and A reg.",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "a",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "88",
    "m": "CMP (B),A",
    "d": "Compare A with a reg. indirect oper.",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "89",
    "m": "CMP (A),B",
    "d": "Compare B with a reg. indirect oper.",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "8a",
    "m": "CMP B+addr,A",
    "d": "Compare with A an indexed oper.",
    "c": [
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "8b",
    "m": "CMP A+addr,B",
    "d": "Compare with B an indexed oper.",
    "c": [
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "mdr",
        "",
        "aluy",
        ""
      ],
      [
        "alu",
        "-",
        "alur",
        ""
      ]
    ]
  },
  {
    "o": "8c",
    "m": "PUSH A",
    "d": "Push A onto the stack",
    "c": [
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "a",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ]
    ]
  },
  {
    "o": "8d",
    "m": "PUSH B",
    "d": "Push B onto the stack",
    "c": [
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "b",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ]
    ]
  },
  {
    "o": "8e",
    "m": "POP A",
    "d": "Pop A from the stack",
    "c": [
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "i",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "8f",
    "m": "POP B",
    "d": "Pop B from the stack",
    "c": [
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "i",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "90",
    "m": "MOVE #data,A",
    "d": "Move an immediate oper. into A",
    "c": [
      [
        "ir",
        "2",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "91",
    "m": "MOVE #data,B",
    "d": "Move an immediate oper. into B",
    "c": [
      [
        "ir",
        "2",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "92",
    "m": "MOVE addr,A",
    "d": "Load reg. A from a direct addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "93",
    "m": "MOVE addr,B",
    "d": "Load reg. B from a direct addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "94",
    "m": "MOVE (addr),A",
    "d": "Load reg. A from an indirect addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "95",
    "m": "MOVE (addr),B",
    "d": "Load reg. B from an indirect addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "96",
    "m": "MOVE B,A",
    "d": "Move B reg. to A reg.",
    "c": [
      [
        "b",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "97",
    "m": "MOVE A,B",
    "d": "Move A reg. to B reg.",
    "c": [
      [
        "a",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "98",
    "m": "MOVE (B),A",
    "d": "Load A reg. with a reg. indirect oper.",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "99",
    "m": "MOVE (A),B",
    "d": "Load B reg. with a reg. indirect oper.",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "9a",
    "m": "MOVE B+addr,A",
    "d": "Load A reg from an indexed addr. (index in B)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "a",
        ""
      ]
    ]
  },
  {
    "o": "9b",
    "m": "MOVE A+addr,B",
    "d": "Load B reg from an indexed addr. (index in A)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "b",
        ""
      ]
    ]
  },
  {
    "o": "a2",
    "m": "MOVE A,addr",
    "d": "Store the A reg. in memory at a direct addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "a",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "a3",
    "m": "MOVE B,addr",
    "d": "Store the B reg. in memory at a direct addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "b",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "a4",
    "m": "MOVE A,(addr)",
    "d": "Store reg. A at a mem. indirect addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "a",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "a5",
    "m": "MOVE B,(addr)",
    "d": "Store reg. B at a mem. indirect addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "b",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "a6",
    "m": "MOVE #data,SP",
    "d": "Move an immediate oper. into SP",
    "c": [
      [
        "ir",
        "2",
        "sp",
        ""
      ]
    ]
  },
  {
    "o": "a7",
    "m": "MOVE addr,SP",
    "d": "Load reg. SP from a direct addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "sp",
        ""
      ]
    ]
  },
  {
    "o": "a8",
    "m": "MOVE A,(B)",
    "d": "Store A reg. at an addr. held in B",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "a",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "a9",
    "m": "MOVE B,(A)",
    "d": "Store B reg. at an addr. held in A",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "b",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "aa",
    "m": "MOVE A,B+addr",
    "d": "Store A reg. at an indexed addr. (index in B)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "a",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "ab",
    "m": "MOVE B,A+addr",
    "d": "Store B reg. at an indexed addr. (index in A)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "b",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ]
    ]
  },
  {
    "o": "ac",
    "m": "MOVE (addr),SP",
    "d": "Load reg. SP from an indirect addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "sp",
        ""
      ]
    ]
  },
  {
    "o": "ad",
    "m": "MOVE A,SP",
    "d": "Move A reg. to SP reg.",
    "c": [
      [
        "a",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "sp",
        ""
      ]
    ]
  },
  {
    "o": "ae",
    "m": "MOVE B,SP",
    "d": "Move B reg. to SP reg.",
    "c": [
      [
        "b",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "sp",
        ""
      ]
    ]
  },
  {
    "o": "b0",
    "m": "BCC #dis",
    "d": "Branch on carry clear to a PC relative addr.",
    "c": [
      [
        "?psr",
        "c",
        "0",
        "c"
      ],
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "b1",
    "m": "BCS #dis",
    "d": "Branch on carry set to a PC relative addr.",
    "c": [
      [
        "?psr",
        "c",
        "1",
        "c"
      ],
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "b2",
    "m": "BCC addr",
    "d": "Branch to a direct addr. if carry flag clear (C=0)",
    "c": [
      [
        "?psr",
        "c",
        "0",
        "c"
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "b3",
    "m": "BCS addr",
    "d": "Branch to a direct addr. if carry flag set (C=1)",
    "c": [
      [
        "?psr",
        "c",
        "1",
        "c"
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "b4",
    "m": "BCC (addr)",
    "d": "Branch to an indirect addr. if carry flag is clear",
    "c": [
      [
        "?psr",
        "c",
        "0",
        "c"
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "b5",
    "m": "BCS (addr)",
    "d": "Branch to an indirect addr. if carry flag is set",
    "c": [
      [
        "?psr",
        "c",
        "1",
        "c"
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "b8",
    "m": "BPL #dis",
    "d": "Branch on negative clear to a PC relative addr.",
    "c": [
      [
        "?psr",
        "n",
        "0",
        "n"
      ],
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "b9",
    "m": "BMI #dis",
    "d": "Branch on negative set to a PC relative addr.",
    "c": [
      [
        "?psr",
        "n",
        "1",
        "n"
      ],
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "ba",
    "m": "BPL addr",
    "d": "Branch to a direct addr. if negative flag clear (N=0)",
    "c": [
      [
        "?psr",
        "n",
        "0",
        "n"
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "bb",
    "m": "BMI addr",
    "d": "Branch to a direct addr. if negative flag set (N=1)",
    "c": [
      [
        "?psr",
        "n",
        "1",
        "n"
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "bc",
    "m": "BPL (addr)",
    "d": "Branch to an indirect addr. if negative flag is clear",
    "c": [
      [
        "?psr",
        "n",
        "0",
        "n"
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "bd",
    "m": "BMI (addr)",
    "d": "Branch to an indirect addr. if negative flag is set",
    "c": [
      [
        "?psr",
        "n",
        "1",
        "n"
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "c0",
    "m": "BNE #dis",
    "d": "Branch on zero clear to a PC relative addr.",
    "c": [
      [
        "?psr",
        "z",
        "0",
        "z"
      ],
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "c1",
    "m": "BEQ #dis",
    "d": "Branch on zero set to a PC relative addr.",
    "c": [
      [
        "?psr",
        "z",
        "1",
        "z"
      ],
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "c2",
    "m": "BNE addr",
    "d": "Branch to a direct addr. if zero flag clear (Z=0)",
    "c": [
      [
        "?psr",
        "z",
        "0",
        "z"
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "c3",
    "m": "BEQ addr",
    "d": "Branch to a direct addr. if zero flag set (Z=1)",
    "c": [
      [
        "?psr",
        "z",
        "1",
        "z"
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "c4",
    "m": "BNE (addr)",
    "d": "Branch to an indirect addr. if zero flag is clear",
    "c": [
      [
        "?psr",
        "z",
        "0",
        "z"
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "c5",
    "m": "BEQ (addr)",
    "d": "Branch to an indirect addr. if zero flag is set",
    "c": [
      [
        "?psr",
        "z",
        "1",
        "z"
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "c8",
    "m": "BVC #dis",
    "d": "Branch on no overflow to a PC relative addr.",
    "c": [
      [
        "?psr",
        "v",
        "0",
        "v"
      ],
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "c9",
    "m": "BVS #dis",
    "d": "Branch on overflow to a PC relative addr.",
    "c": [
      [
        "?psr",
        "v",
        "1",
        "v"
      ],
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "ca",
    "m": "BVC addr",
    "d": "Branch to a direct addr. if overflow flag clear (V=0)",
    "c": [
      [
        "?psr",
        "v",
        "0",
        "v"
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "cb",
    "m": "BVS addr",
    "d": "Branch to a direct addr. if overflow flag set (V=1)",
    "c": [
      [
        "?psr",
        "v",
        "1",
        "v"
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "cc",
    "m": "BVC (addr)",
    "d": "Branch to an indirect addr. if overflow flag is clear",
    "c": [
      [
        "?psr",
        "v",
        "0",
        "v"
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "cd",
    "m": "BVS (addr)",
    "d": "Branch to an indirect addr. if overflow flag is set",
    "c": [
      [
        "?psr",
        "v",
        "1",
        "v"
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "d0",
    "m": "JSR addr",
    "d": "Jump to subroutine at a direct address",
    "c": [
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "alux",
        "",
        "mdr",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "d1",
    "m": "JSR (addr)",
    "d": "Jump to subroutine at an indirect address",
    "c": [
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "alux",
        "",
        "mdr",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "d2",
    "m": "JSR A",
    "d": "Jump to subroutine at an addr. held in the A reg.",
    "c": [
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "alux",
        "",
        "mdr",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "a",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "d3",
    "m": "JSR B",
    "d": "Jump to subroutine at an addr. held in the B reg.",
    "c": [
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "alux",
        "",
        "mdr",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "b",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "d4",
    "m": "JSR (A)",
    "d": "Jump to subroutine at an indirect addr. held in the A reg.",
    "c": [
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "alux",
        "",
        "mdr",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "d5",
    "m": "JSR (B)",
    "d": "Jump to subroutine at an indirect addr. held in the B reg.",
    "c": [
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "alux",
        "",
        "mdr",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "d6",
    "m": "JSR A+addr",
    "d": "Jump to subroutine at an indexed addr. (index in A)",
    "c": [
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "alux",
        "",
        "mdr",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "d7",
    "m": "JSR B+addr",
    "d": "Jump to subroutine at an indexed addr. (index in B)",
    "c": [
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "alux",
        "",
        "mdr",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "d8",
    "m": "JSR #dis",
    "d": "Jump to subroutine at a PC relative address",
    "c": [
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "alux",
        "",
        "mdr",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "mdr",
        "",
        "ram",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "d",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "e0",
    "m": "JMP addr",
    "d": "Jump to a direct addr.",
    "c": [
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "e1",
    "m": "JMP (addr)",
    "d": "Jump to an indirect addr.",
    "c": [
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "ir",
        ""
      ],
      [
        "ir",
        "2",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "e2",
    "m": "JMP A",
    "d": "Jump to an addr. held in the A reg.",
    "c": [
      [
        "a",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "e3",
    "m": "JMP B",
    "d": "Jump to an addr. held in the B reg.",
    "c": [
      [
        "b",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "e4",
    "m": "JMP (A)",
    "d": "Jump to a reg. indirect addr.",
    "c": [
      [
        "a",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "e5",
    "m": "JMP (B)",
    "d": "Jump to a reg. indirect addr.",
    "c": [
      [
        "b",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "e6",
    "m": "JMP A+addr",
    "d": "Jump to an indexed addr. (index in A)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "a",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "e7",
    "m": "JMP B+addr",
    "d": "Jump to an indexed addr. (index in B)",
    "c": [
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "b",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "e8",
    "m": "JMP #dis",
    "d": "Jump to a PC relative address",
    "c": [
      [
        "pc",
        "",
        "alux",
        ""
      ],
      [
        "ir",
        "2",
        "aluy",
        ""
      ],
      [
        "alu",
        "+",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "f0",
    "m": "HALT",
    "d": "Halt processor",
    "c": [
      []
    ]
  },
  {
    "o": "f1",
    "m": "RTS",
    "d": "Return from subroutine",
    "c": [
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "i",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ]
    ]
  },
  {
    "o": "f2",
    "m": "NOP",
    "d": "No operation",
    "c": [
      []
    ]
  },
  {
    "o": "ff",
    "m": "RTI",
    "d": "Return from interrupt",
    "c": [
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "i",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "pc",
        ""
      ],
      [
        "sp",
        "",
        "alux",
        ""
      ],
      [
        "alu",
        "i",
        "alur",
        ""
      ],
      [
        "alur",
        "",
        "sp",
        ""
      ],
      [
        "sp",
        "",
        "mar",
        ""
      ],
      [
        "ram",
        "",
        "mdr",
        ""
      ],
      [
        "mdr",
        "",
        "psr",
        ""
      ]
    ]
  },
  {
    "o": "f3",
    "m": "INTE",
    "d": "Enable interrupts",
    "c": [
      [
        "1",
        "#",
        "psr",
        "e"
      ]
    ]
  },
  {
    "o": "f4",
    "m": "INTD",
    "d": "Disable interrupts",
    "c": [
      [
        "0",
        "#",
        "psr",
        "e"
      ]
    ]
  }
]