hmodule and8(input  logic a[7],
             output logic y) {
  y = a[7] & a[6] & a[5] & a[4] &
      a[3] & a[2] & a[1] & a[0];
}
