Fitter report for ula
Tue Nov 28 22:40:57 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 28 22:40:57 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ula                                             ;
; Top-level Entity Name              ; datapath                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5F256C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,434 / 4,608 ( 31 % )                          ;
;     Total combinational functions  ; 1,434 / 4,608 ( 31 % )                          ;
;     Dedicated logic registers      ; 1,024 / 4,608 ( 22 % )                          ;
; Total registers                    ; 1024                                            ;
; Total pins                         ; 90 / 158 ( 57 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2554 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2554 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2551    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/arthu/Desktop/SDA/SDA/output_files/ula.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,434 / 4,608 ( 31 % ) ;
;     -- Combinational with no register       ; 410                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 1024                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1336                   ;
;     -- 3 input functions                    ; 66                     ;
;     -- <=2 input functions                  ; 32                     ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1434                   ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 1,024 / 5,058 ( 20 % ) ;
;     -- Dedicated logic registers            ; 1,024 / 4,608 ( 22 % ) ;
;     -- I/O registers                        ; 0 / 450 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 180 / 288 ( 63 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 90 / 158 ( 57 % )      ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 2 / 8 ( 25 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 18% / 18% / 19%        ;
; Peak interconnect usage (total/H/V)         ; 20% / 20% / 21%        ;
; Maximum fan-out                             ; 1024                   ;
; Highest non-global fan-out                  ; 240                    ;
; Total fan-out                               ; 9738                   ;
; Average fan-out                             ; 3.81                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1434 / 4608 ( 31 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 410                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 1024                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1336                 ; 0                              ;
;     -- 3 input functions                    ; 66                   ; 0                              ;
;     -- <=2 input functions                  ; 32                   ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1434                 ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1024                 ; 0                              ;
;     -- Dedicated logic registers            ; 1024 / 4608 ( 22 % ) ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 180 / 288 ( 63 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 90                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 10 ( 20 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 9738                 ; 0                              ;
;     -- Registered Connections               ; 2048                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 54                   ; 0                              ;
;     -- Output Ports                         ; 36                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clear        ; H1    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clock        ; H2    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[0]   ; D10   ; 2        ; 14           ; 14           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[10]  ; L15   ; 3        ; 28           ; 5            ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[11]  ; T7    ; 4        ; 7            ; 0            ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[12]  ; L2    ; 1        ; 0            ; 4            ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[13]  ; L10   ; 4        ; 17           ; 0            ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[14]  ; R8    ; 4        ; 9            ; 0            ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[15]  ; N11   ; 4        ; 19           ; 0            ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[16]  ; G6    ; 2        ; 7            ; 14           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[17]  ; A10   ; 2        ; 17           ; 14           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[18]  ; H11   ; 3        ; 28           ; 10           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[19]  ; K11   ; 4        ; 19           ; 0            ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[1]   ; T6    ; 4        ; 7            ; 0            ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[20]  ; D16   ; 3        ; 28           ; 11           ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[21]  ; B11   ; 2        ; 24           ; 14           ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[22]  ; F9    ; 2        ; 17           ; 14           ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[23]  ; B13   ; 2        ; 24           ; 14           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[24]  ; A6    ; 2        ; 7            ; 14           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[25]  ; T12   ; 4        ; 21           ; 0            ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[26]  ; C14   ; 3        ; 28           ; 12           ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[27]  ; N10   ; 4        ; 14           ; 0            ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[28]  ; P14   ; 3        ; 28           ; 3            ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[29]  ; A9    ; 2        ; 14           ; 14           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[2]   ; R13   ; 4        ; 24           ; 0            ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[30]  ; N9    ; 4        ; 14           ; 0            ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[31]  ; R12   ; 4        ; 21           ; 0            ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[3]   ; D8    ; 2        ; 9            ; 14           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[4]   ; N15   ; 3        ; 28           ; 3            ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[5]   ; F7    ; 2        ; 9            ; 14           ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[6]   ; F8    ; 2        ; 9            ; 14           ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[7]   ; T5    ; 4        ; 5            ; 0            ; 1           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[8]   ; C12   ; 2        ; 24           ; 14           ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[9]   ; R5    ; 4        ; 5            ; 0            ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; enable       ; B3    ; 2        ; 1            ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; read_Reg1[0] ; T13   ; 4        ; 24           ; 0            ; 1           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; read_Reg1[1] ; A13   ; 2        ; 24           ; 14           ; 2           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; read_Reg1[2] ; P15   ; 3        ; 28           ; 3            ; 2           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; read_Reg1[3] ; L12   ; 4        ; 24           ; 0            ; 2           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; read_Reg1[4] ; R10   ; 4        ; 17           ; 0            ; 0           ; 44                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; read_Reg2[0] ; P13   ; 4        ; 21           ; 0            ; 2           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; read_Reg2[1] ; L16   ; 3        ; 28           ; 5            ; 1           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; read_Reg2[2] ; E16   ; 3        ; 28           ; 12           ; 4           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; read_Reg2[3] ; N8    ; 4        ; 7            ; 0            ; 2           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; read_Reg2[4] ; A12   ; 2        ; 21           ; 14           ; 1           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux      ; F3    ; 1        ; 0            ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ula_funct[0] ; D11   ; 2        ; 14           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ula_funct[1] ; D14   ; 3        ; 28           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ula_funct[2] ; T10   ; 4        ; 19           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; write_Reg[0] ; G16   ; 3        ; 28           ; 9            ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; write_Reg[1] ; G15   ; 3        ; 28           ; 9            ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; write_Reg[2] ; H12   ; 3        ; 28           ; 8            ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; write_Reg[3] ; J12   ; 3        ; 28           ; 8            ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; write_Reg[4] ; F15   ; 3        ; 28           ; 9            ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; N            ; M3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z            ; A3    ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; cout         ; B12   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[0]  ; A7    ; 2        ; 12           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[10] ; J4    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[11] ; K4    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[12] ; C6    ; 2        ; 5            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[13] ; B9    ; 2        ; 14           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[14] ; T11   ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[15] ; R11   ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[16] ; R9    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[17] ; K10   ; 4        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[18] ; L14   ; 3        ; 28           ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[19] ; L9    ; 4        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[1]  ; A8    ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[20] ; K15   ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[21] ; K16   ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[22] ; B10   ; 2        ; 17           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[23] ; M15   ; 3        ; 28           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[24] ; P12   ; 4        ; 21           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[25] ; F10   ; 2        ; 17           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[26] ; P11   ; 4        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[27] ; N16   ; 3        ; 28           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[28] ; J11   ; 3        ; 28           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[29] ; C11   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[2]  ; B7    ; 2        ; 12           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[30] ; A11   ; 2        ; 21           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[31] ; G11   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[3]  ; T9    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[4]  ; T8    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[5]  ; G7    ; 2        ; 7            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[6]  ; D6    ; 2        ; 5            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[7]  ; L8    ; 4        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[8]  ; R7    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[9]  ; L7    ; 4        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ov           ; G10   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 35 ( 26 % )  ; 3.3V          ; --           ;
; 2        ; 31 / 43 ( 72 % ) ; 3.3V          ; --           ;
; 3        ; 22 / 39 ( 56 % ) ; 3.3V          ; --           ;
; 4        ; 31 / 41 ( 76 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 166        ; 2        ; Z                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 155        ; 2        ; data_in[24]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 149        ; 2        ; data_out[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 148        ; 2        ; data_out[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 146        ; 2        ; data_in[29]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 141        ; 2        ; data_in[17]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 136        ; 2        ; data_out[30]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 135        ; 2        ; read_Reg2[4]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 132        ; 2        ; read_Reg1[1]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 167        ; 2        ; enable                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 150        ; 2        ; data_out[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 147        ; 2        ; data_out[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 140        ; 2        ; data_out[22]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 133        ; 2        ; data_in[21]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 134        ; 2        ; cout                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 131        ; 2        ; data_in[23]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 159        ; 2        ; data_out[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 137        ; 2        ; data_out[29]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 130        ; 2        ; data_in[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 123        ; 3        ; data_in[26]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 158        ; 2        ; data_out[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 153        ; 2        ; data_in[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 145        ; 2        ; data_in[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 144        ; 2        ; ula_funct[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 124        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 126        ; 3        ; ula_funct[1]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D15      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 121        ; 3        ; data_in[20]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E16      ; 122        ; 3        ; read_Reg2[2]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; sel_mux                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 151        ; 2        ; data_in[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 152        ; 2        ; data_in[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 143        ; 2        ; data_in[22]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 142        ; 2        ; data_out[25]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ; 113        ; 3        ; write_Reg[4]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 156        ; 2        ; data_in[16]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G7       ; 157        ; 2        ; data_out[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 138        ; 2        ; ov                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 139        ; 2        ; data_out[31]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 112        ; 3        ; write_Reg[1]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 111        ; 3        ; write_Reg[0]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 21         ; 1        ; clear                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 20         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 116        ; 3        ; data_in[18]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H12      ; 109        ; 3        ; write_Reg[2]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H13      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H16      ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 32         ; 1        ; data_out[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 115        ; 3        ; data_out[28]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 110        ; 3        ; write_Reg[3]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 27         ; 1        ; data_out[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 71         ; 4        ; data_out[17]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 70         ; 4        ; data_in[19]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K12      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 104        ; 3        ; data_out[20]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 103        ; 3        ; data_out[21]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 31         ; 1        ; data_in[12]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 55         ; 4        ; data_out[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 56         ; 4        ; data_out[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 66         ; 4        ; data_out[19]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 67         ; 4        ; data_in[13]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 77         ; 4        ; read_Reg1[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L13      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 96         ; 3        ; data_out[18]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 97         ; 3        ; data_in[10]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 98         ; 3        ; read_Reg2[1]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 34         ; 1        ; N                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M15      ; 93         ; 3        ; data_out[23]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 94         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 4        ; read_Reg2[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 61         ; 4        ; data_in[30]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 62         ; 4        ; data_in[27]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 72         ; 4        ; data_in[15]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 91         ; 3        ; data_in[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 92         ; 3        ; data_out[27]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 65         ; 4        ; data_out[26]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 73         ; 4        ; data_out[24]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 74         ; 4        ; read_Reg2[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ; 88         ; 3        ; data_in[28]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 89         ; 3        ; read_Reg1[2]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 90         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 50         ; 4        ; data_in[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 54         ; 4        ; data_out[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 58         ; 4        ; data_in[14]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 60         ; 4        ; data_out[16]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 68         ; 4        ; read_Reg1[4]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 64         ; 4        ; data_out[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 76         ; 4        ; data_in[31]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 79         ; 4        ; data_in[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 49         ; 4        ; data_in[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 51         ; 4        ; data_in[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 53         ; 4        ; data_in[11]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 57         ; 4        ; data_out[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 59         ; 4        ; data_out[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 69         ; 4        ; ula_funct[2]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 63         ; 4        ; data_out[14]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 75         ; 4        ; data_in[25]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 78         ; 4        ; read_Reg1[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                       ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------+--------------+
; Compilation Hierarchy Node    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                          ; Library Name ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------+--------------+
; |datapath                     ; 1434 (0)    ; 1024 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 90   ; 0            ; 410 (0)      ; 0 (0)             ; 1024 (0)         ; |datapath                                                    ; work         ;
;    |bank_reg:CRG|             ; 1024 (0)    ; 1024 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1024 (0)         ; |datapath|bank_reg:CRG                                       ; work         ;
;       |reg_32bits:\G1:0:R1|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:0:R1                   ; work         ;
;       |reg_32bits:\G1:10:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:10:R1                  ; work         ;
;       |reg_32bits:\G1:11:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:11:R1                  ; work         ;
;       |reg_32bits:\G1:12:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:12:R1                  ; work         ;
;       |reg_32bits:\G1:13:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:13:R1                  ; work         ;
;       |reg_32bits:\G1:14:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:14:R1                  ; work         ;
;       |reg_32bits:\G1:15:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:15:R1                  ; work         ;
;       |reg_32bits:\G1:16:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:16:R1                  ; work         ;
;       |reg_32bits:\G1:17:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:17:R1                  ; work         ;
;       |reg_32bits:\G1:18:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:18:R1                  ; work         ;
;       |reg_32bits:\G1:19:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:19:R1                  ; work         ;
;       |reg_32bits:\G1:1:R1|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:1:R1                   ; work         ;
;       |reg_32bits:\G1:20:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:20:R1                  ; work         ;
;       |reg_32bits:\G1:21:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:21:R1                  ; work         ;
;       |reg_32bits:\G1:22:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:22:R1                  ; work         ;
;       |reg_32bits:\G1:23:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:23:R1                  ; work         ;
;       |reg_32bits:\G1:24:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:24:R1                  ; work         ;
;       |reg_32bits:\G1:25:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:25:R1                  ; work         ;
;       |reg_32bits:\G1:26:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:26:R1                  ; work         ;
;       |reg_32bits:\G1:27:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:27:R1                  ; work         ;
;       |reg_32bits:\G1:28:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:28:R1                  ; work         ;
;       |reg_32bits:\G1:29:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:29:R1                  ; work         ;
;       |reg_32bits:\G1:2:R1|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:2:R1                   ; work         ;
;       |reg_32bits:\G1:30:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:30:R1                  ; work         ;
;       |reg_32bits:\G1:31:R1|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:31:R1                  ; work         ;
;       |reg_32bits:\G1:3:R1|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:3:R1                   ; work         ;
;       |reg_32bits:\G1:4:R1|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:4:R1                   ; work         ;
;       |reg_32bits:\G1:5:R1|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:5:R1                   ; work         ;
;       |reg_32bits:\G1:6:R1|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:6:R1                   ; work         ;
;       |reg_32bits:\G1:7:R1|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:7:R1                   ; work         ;
;       |reg_32bits:\G1:8:R1|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:8:R1                   ; work         ;
;       |reg_32bits:\G1:9:R1|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|bank_reg:CRG|reg_32bits:\G1:9:R1                   ; work         ;
;    |decoder:DEC|              ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |datapath|decoder:DEC                                        ; work         ;
;    |mux_1:MUX_A|              ; 672 (672)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 0 (0)             ; 512 (512)        ; |datapath|mux_1:MUX_A                                        ; work         ;
;    |mux_1:MUX_B|              ; 665 (665)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (153)    ; 0 (0)             ; 512 (512)        ; |datapath|mux_1:MUX_B                                        ; work         ;
;    |ula:ULA_S|                ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S                                          ; work         ;
;       |somador_nbits:SOMASUB| ; 49 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (1)       ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB                    ; work         ;
;          |somador:\G1:11:SCs| ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:11:SCs ; work         ;
;          |somador:\G1:12:SCs| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:12:SCs ; work         ;
;          |somador:\G1:14:SCs| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:14:SCs ; work         ;
;          |somador:\G1:15:SCs| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:15:SCs ; work         ;
;          |somador:\G1:17:SCs| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:17:SCs ; work         ;
;          |somador:\G1:18:SCs| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:18:SCs ; work         ;
;          |somador:\G1:20:SCs| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:20:SCs ; work         ;
;          |somador:\G1:21:SCs| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:21:SCs ; work         ;
;          |somador:\G1:23:SCs| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:23:SCs ; work         ;
;          |somador:\G1:24:SCs| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:24:SCs ; work         ;
;          |somador:\G1:26:SCs| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:26:SCs ; work         ;
;          |somador:\G1:27:SCs| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:27:SCs ; work         ;
;          |somador:\G1:29:SCs| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:29:SCs ; work         ;
;          |somador:\G1:31:SCs| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:31:SCs ; work         ;
;          |somador:\G1:7:SCs|  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs  ; work         ;
;          |somador:\G1:8:SCs|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |datapath|ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:8:SCs  ; work         ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; sel_mux      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; enable       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ula_funct[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ula_funct[2] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; data_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[24] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[25] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[26] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[27] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[28] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[29] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[30] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[31] ; Output   ; --            ; --            ; --                    ; --  ;
; cout         ; Output   ; --            ; --            ; --                    ; --  ;
; ov           ; Output   ; --            ; --            ; --                    ; --  ;
; N            ; Output   ; --            ; --            ; --                    ; --  ;
; Z            ; Output   ; --            ; --            ; --                    ; --  ;
; read_Reg1[2] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; read_Reg1[3] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; read_Reg1[1] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; read_Reg1[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; read_Reg1[4] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; read_Reg2[2] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; read_Reg2[3] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; read_Reg2[1] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; read_Reg2[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; read_Reg2[4] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ula_funct[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[0]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clock        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clear        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; write_Reg[4] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; write_Reg[3] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; write_Reg[2] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; write_Reg[1] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; write_Reg[0] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_in[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[4]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_in[5]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[6]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[7]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[8]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[9]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[10]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_in[11]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[12]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_in[13]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[14]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[15]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[16]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[17]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[18]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_in[19]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[20]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_in[21]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[22]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[23]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[24]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[25]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[26]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_in[27]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[28]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; data_in[29]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[30]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data_in[31]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; sel_mux                                                          ;                   ;         ;
; enable                                                           ;                   ;         ;
; ula_funct[1]                                                     ;                   ;         ;
; ula_funct[2]                                                     ;                   ;         ;
; read_Reg1[2]                                                     ;                   ;         ;
;      - mux_1:MUX_A|Mux31~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~1                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~1                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~1                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~1                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~1                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~1                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~1                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~1                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~1                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~1                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~19                                       ; 0                 ; 6       ;
; read_Reg1[3]                                                     ;                   ;         ;
;      - mux_1:MUX_A|Mux31~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~16                                       ; 0                 ; 6       ;
; read_Reg1[1]                                                     ;                   ;         ;
;      - mux_1:MUX_A|Mux31~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~18                                       ; 0                 ; 6       ;
; read_Reg1[0]                                                     ;                   ;         ;
;      - mux_1:MUX_A|Mux31~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux31~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux30~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux29~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux28~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux27~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux26~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux25~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux24~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux23~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux22~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux21~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux20~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux19~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux18~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux17~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux16~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux15~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux14~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux13~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux12~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux11~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux10~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux9~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux8~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux7~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux6~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux5~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux4~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux3~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux2~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux1~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_A|Mux0~17                                       ; 0                 ; 6       ;
; read_Reg1[4]                                                     ;                   ;         ;
;      - mux_1:MUX_A|Mux31~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux30~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux29~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux28~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux27~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux26~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux25~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux24~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux23~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux22~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux21~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux20~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux19~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux18~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux17~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux16~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux15~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux14~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux13~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux12~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux11~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux10~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux9~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux8~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux7~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux6~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux5~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux4~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux3~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux2~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux1~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_A|Mux0~20                                       ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:8:SCs|cout~0  ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~11 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~13 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~15 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~17 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:11:SCs|cout~4 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:14:SCs|cout~1 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:17:SCs|cout~1 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:20:SCs|cout~1 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:23:SCs|cout~1 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:26:SCs|cout~1 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:29:SCs|cout~1 ; 1                 ; 6       ;
; read_Reg2[2]                                                     ;                   ;         ;
;      - mux_1:MUX_B|Mux21~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux21~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux21~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux21~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux21~5                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux21~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux21~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux22~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux22~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux22~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux22~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux22~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux22~8                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux22~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux22~19                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~8                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~19                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux24~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux24~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux24~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux24~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux24~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux24~8                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux23~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux23~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux23~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux23~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux23~5                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux23~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux24~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux24~19                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux23~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux30~6                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux30~9                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux29~6                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux30~10                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux30~11                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux30~12                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux30~14                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux30~17                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux30~18                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux29~10                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux29~11                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux29~12                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux29~14                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux29~15                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux29~17                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux26~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux26~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux26~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux26~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux26~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux26~8                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux25~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux25~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux25~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux25~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux25~5                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux25~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux27~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux27~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux27~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux27~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux27~5                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux27~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux28~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux28~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux28~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux28~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux28~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux28~8                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux26~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux26~19                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux25~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux27~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux28~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux28~19                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux31~6                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux31~10                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux31~11                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux31~12                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux31~14                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux31~15                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux31~17                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux19~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux19~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux19~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux19~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux19~5                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux19~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux19~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux18~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux18~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux18~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux18~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux18~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux18~8                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux18~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux18~19                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux17~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux17~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux17~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux17~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux17~5                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux17~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux17~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux16~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux16~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux16~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux16~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux16~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux16~8                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux16~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux16~19                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux15~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux15~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux15~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux15~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux15~5                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux15~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux15~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux14~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux14~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux14~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux14~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux14~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux14~8                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux14~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux14~19                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux13~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux13~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux13~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux13~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux13~5                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux13~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux13~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux12~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux12~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux12~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux12~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux12~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux12~8                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux12~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux12~19                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux11~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux11~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux11~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux11~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux11~5                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux11~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux11~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux10~0                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux10~1                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux10~2                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux10~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux10~7                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux10~8                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux10~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux10~19                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux9~0                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux9~1                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux9~2                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux9~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux9~5                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux9~7                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux9~16                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux8~0                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux8~1                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux8~2                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux8~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux8~7                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux8~8                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux8~16                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux8~19                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux7~0                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux7~1                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux7~2                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux7~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux7~5                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux7~7                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux7~16                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux6~0                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux6~1                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux6~2                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux6~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux6~7                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux6~8                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux6~16                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux6~19                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux5~0                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux5~1                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux5~2                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux5~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux5~5                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux5~7                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux5~16                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux4~0                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux4~1                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux4~2                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux4~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux4~7                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux4~8                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux4~16                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux4~19                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux3~0                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux3~1                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux3~2                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux3~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux3~5                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux3~7                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux3~16                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux2~0                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux2~1                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux2~2                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux2~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux2~7                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux2~8                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux2~16                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux2~19                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux1~0                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux1~1                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux1~2                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux1~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux1~5                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux1~7                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux1~16                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux0~0                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux0~1                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux0~2                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux0~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux0~7                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux0~8                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux0~16                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux0~19                                       ; 1                 ; 6       ;
; read_Reg2[3]                                                     ;                   ;         ;
;      - mux_1:MUX_B|Mux21~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux21~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~16                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~5                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux24~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux23~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux19~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~4                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux15~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux7~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~4                                        ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux5~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~8                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~16                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~19                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~0                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~2                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~3                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~4                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~5                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~7                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~16                                       ; 0                 ; 6       ;
; read_Reg2[1]                                                     ;                   ;         ;
;      - mux_1:MUX_B|Mux21~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~1                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~11                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~11                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~18                                       ; 0                 ; 6       ;
; read_Reg2[0]                                                     ;                   ;         ;
;      - mux_1:MUX_B|Mux21~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux21~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux22~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux20~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux24~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux23~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~5                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux30~19                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux29~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux26~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux25~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux27~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux28~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~0                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~2                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~3                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~4                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~7                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~8                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux31~16                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux19~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux18~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux17~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux16~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux15~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux14~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux13~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux12~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux11~18                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~6                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~9                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~10                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~12                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~13                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~14                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~15                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux10~17                                      ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux9~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux8~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux7~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux6~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux5~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux4~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux3~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux2~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~17                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux1~18                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~6                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~9                                        ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~10                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~12                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~13                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~14                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~15                                       ; 0                 ; 6       ;
;      - mux_1:MUX_B|Mux0~17                                       ; 0                 ; 6       ;
; read_Reg2[4]                                                     ;                   ;         ;
;      - mux_1:MUX_B|Mux21~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux22~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux20~20                                      ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:11:SCs|cout~0 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:11:SCs|cout~1 ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux24~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux23~20                                      ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~2  ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~4  ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~12 ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~14 ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux19~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux18~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux17~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux16~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux15~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux14~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux13~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux12~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux11~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux10~20                                      ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux9~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux8~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux7~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux6~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux5~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux4~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux3~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux2~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux1~20                                       ; 1                 ; 6       ;
;      - mux_1:MUX_B|Mux0~20                                       ; 1                 ; 6       ;
; ula_funct[0]                                                     ;                   ;         ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~7  ; 1                 ; 6       ;
;      - ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~9  ; 1                 ; 6       ;
; data_in[0]                                                       ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[0]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[0]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[0]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[0]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[0]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[0]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[0]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[0]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[0]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[0]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[0]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[0]                ; 1                 ; 6       ;
; clock                                                            ;                   ;         ;
; clear                                                            ;                   ;         ;
; write_Reg[4]                                                     ;                   ;         ;
;      - decoder:DEC|Mux31~0                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~2                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~4                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~6                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~8                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~10                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~12                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~14                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~24                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~26                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~30                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~32                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~36                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~38                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~42                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~44                                      ; 0                 ; 6       ;
; write_Reg[3]                                                     ;                   ;         ;
;      - decoder:DEC|Mux31~0                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~2                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~4                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~6                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~8                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~10                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~12                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~14                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~24                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~26                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~30                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~32                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~36                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~38                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~42                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~44                                      ; 0                 ; 6       ;
; write_Reg[2]                                                     ;                   ;         ;
;      - decoder:DEC|Mux31~0                                       ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~2                                       ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~4                                       ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~6                                       ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~8                                       ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~10                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~12                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~14                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~24                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~26                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~30                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~32                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~36                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~38                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~42                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~44                                      ; 1                 ; 6       ;
; write_Reg[1]                                                     ;                   ;         ;
;      - decoder:DEC|Mux31~0                                       ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~2                                       ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~4                                       ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~6                                       ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~8                                       ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~10                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~12                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~14                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~24                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~26                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~30                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~32                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~36                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~38                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~42                                      ; 1                 ; 6       ;
;      - decoder:DEC|Mux31~44                                      ; 1                 ; 6       ;
; write_Reg[0]                                                     ;                   ;         ;
;      - decoder:DEC|Mux31~1                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~3                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~5                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~7                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~9                                       ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~11                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~13                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~15                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~16                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~17                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~18                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~19                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~20                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~21                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~22                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~23                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~25                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~27                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~28                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~29                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~31                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~33                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~34                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~35                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~37                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~39                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~40                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~41                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~43                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~45                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~46                                      ; 0                 ; 6       ;
;      - decoder:DEC|Mux31~47                                      ; 0                 ; 6       ;
; data_in[1]                                                       ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[1]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[1]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[1]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[1]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[1]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[1]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[1]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[1]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[1]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[1]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[1]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[1]                ; 0                 ; 6       ;
; data_in[2]                                                       ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[2]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[2]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[2]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[2]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[2]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[2]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[2]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[2]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[2]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[2]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[2]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[2]                ; 0                 ; 6       ;
; data_in[3]                                                       ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[3]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[3]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[3]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[3]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[3]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[3]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[3]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[3]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[3]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[3]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[3]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[3]                ; 1                 ; 6       ;
; data_in[4]                                                       ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[4]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[4]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[4]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[4]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[4]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[4]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[4]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[4]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[4]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[4]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[4]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[4]                ; 0                 ; 6       ;
; data_in[5]                                                       ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[5]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[5]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[5]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[5]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[5]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[5]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[5]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[5]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[5]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[5]                 ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[5]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[5]                ; 1                 ; 6       ;
; data_in[6]                                                       ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[6]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[6]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[6]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[6]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[6]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[6]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[6]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[6]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[6]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[6]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[6]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[6]                ; 0                 ; 6       ;
; data_in[7]                                                       ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[7]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[7]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[7]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[7]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[7]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[7]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[7]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[7]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[7]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[7]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[7]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[7]                ; 0                 ; 6       ;
; data_in[8]                                                       ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[8]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[8]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[8]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[8]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[8]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[8]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[8]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[8]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[8]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[8]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[8]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[8]                ; 0                 ; 6       ;
; data_in[9]                                                       ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[9]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[9]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[9]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[9]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[9]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[9]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[9]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[9]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[9]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[9]                 ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[9]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[9]                ; 0                 ; 6       ;
; data_in[10]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[10]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[10]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[10]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[10]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[10]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[10]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[10]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[10]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[10]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[10]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[10]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[10]               ; 0                 ; 6       ;
; data_in[11]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[11]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[11]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[11]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[11]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[11]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[11]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[11]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[11]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[11]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[11]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[11]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[11]               ; 0                 ; 6       ;
; data_in[12]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[12]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[12]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[12]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[12]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[12]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[12]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[12]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[12]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[12]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[12]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[12]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[12]               ; 1                 ; 6       ;
; data_in[13]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[13]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[13]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[13]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[13]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[13]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[13]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[13]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[13]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[13]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[13]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[13]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[13]               ; 0                 ; 6       ;
; data_in[14]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[14]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[14]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[14]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[14]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[14]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[14]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[14]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[14]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[14]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[14]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[14]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[14]               ; 0                 ; 6       ;
; data_in[15]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[15]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[15]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[15]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[15]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[15]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[15]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[15]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[15]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[15]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[15]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[15]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[15]               ; 0                 ; 6       ;
; data_in[16]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[16]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[16]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[16]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[16]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[16]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[16]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[16]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[16]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[16]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[16]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[16]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[16]               ; 0                 ; 6       ;
; data_in[17]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[17]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[17]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[17]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[17]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[17]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[17]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[17]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[17]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[17]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[17]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[17]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[17]               ; 1                 ; 6       ;
; data_in[18]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[18]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[18]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[18]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[18]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[18]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[18]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[18]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[18]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[18]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[18]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[18]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[18]               ; 1                 ; 6       ;
; data_in[19]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[19]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[19]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[19]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[19]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[19]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[19]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[19]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[19]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[19]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[19]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[19]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[19]               ; 0                 ; 6       ;
; data_in[20]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[20]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[20]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[20]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[20]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[20]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[20]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[20]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[20]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[20]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[20]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[20]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[20]               ; 0                 ; 6       ;
; data_in[21]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[21]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[21]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[21]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[21]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[21]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[21]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[21]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[21]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[21]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[21]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[21]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[21]               ; 0                 ; 6       ;
; data_in[22]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[22]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[22]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[22]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[22]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[22]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[22]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[22]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[22]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[22]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[22]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[22]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[22]               ; 0                 ; 6       ;
; data_in[23]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[23]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[23]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[23]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[23]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[23]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[23]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[23]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[23]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[23]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[23]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[23]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[23]               ; 0                 ; 6       ;
; data_in[24]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[24]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[24]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[24]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[24]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[24]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[24]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[24]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[24]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[24]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[24]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[24]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[24]               ; 0                 ; 6       ;
; data_in[25]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[25]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[25]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[25]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[25]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[25]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[25]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[25]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[25]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[25]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[25]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[25]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[25]               ; 0                 ; 6       ;
; data_in[26]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[26]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[26]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[26]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[26]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[26]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[26]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[26]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[26]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[26]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[26]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[26]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[26]               ; 0                 ; 6       ;
; data_in[27]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[27]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[27]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[27]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[27]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[27]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[27]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[27]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[27]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[27]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[27]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[27]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[27]               ; 1                 ; 6       ;
; data_in[28]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[28]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[28]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[28]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[28]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[28]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[28]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[28]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[28]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[28]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[28]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[28]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[28]               ; 1                 ; 6       ;
; data_in[29]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[29]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[29]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[29]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[29]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[29]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[29]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[29]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[29]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[29]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[29]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[29]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[29]               ; 0                 ; 6       ;
; data_in[30]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[30]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[30]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[30]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[30]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[30]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[30]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[30]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[30]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[30]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[30]                ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[30]               ; 1                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[30]               ; 1                 ; 6       ;
; data_in[31]                                                      ;                   ;         ;
;      - bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[31]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[31]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[31]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[31]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[31]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[31]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[31]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[31]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[31]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[31]                ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[31]               ; 0                 ; 6       ;
;      - bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[31]               ; 0                 ; 6       ;
+------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                  ;
+----------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                 ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clear                ; PIN_H1            ; 1024    ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clock                ; PIN_H2            ; 1024    ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; decoder:DEC|Mux31~1  ; LCCOMB_X25_Y8_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~11 ; LCCOMB_X24_Y8_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~13 ; LCCOMB_X24_Y8_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~15 ; LCCOMB_X24_Y8_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~16 ; LCCOMB_X24_Y8_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~17 ; LCCOMB_X25_Y8_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~18 ; LCCOMB_X24_Y8_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~19 ; LCCOMB_X24_Y8_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~20 ; LCCOMB_X25_Y8_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~21 ; LCCOMB_X25_Y8_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~22 ; LCCOMB_X25_Y8_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~23 ; LCCOMB_X25_Y8_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~25 ; LCCOMB_X24_Y8_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~27 ; LCCOMB_X24_Y8_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~28 ; LCCOMB_X24_Y8_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~29 ; LCCOMB_X24_Y8_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~3  ; LCCOMB_X25_Y8_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~31 ; LCCOMB_X24_Y8_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~33 ; LCCOMB_X24_Y8_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~34 ; LCCOMB_X24_Y8_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~35 ; LCCOMB_X24_Y8_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~37 ; LCCOMB_X24_Y8_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~39 ; LCCOMB_X25_Y8_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~40 ; LCCOMB_X25_Y8_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~41 ; LCCOMB_X24_Y8_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~43 ; LCCOMB_X25_Y8_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~45 ; LCCOMB_X26_Y8_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~46 ; LCCOMB_X25_Y8_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~47 ; LCCOMB_X26_Y8_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~5  ; LCCOMB_X25_Y8_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~7  ; LCCOMB_X25_Y8_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder:DEC|Mux31~9  ; LCCOMB_X25_Y8_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clear ; PIN_H1   ; 1024    ; Global Clock         ; GCLK1            ; --                        ;
; clock ; PIN_H2   ; 1024    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                     ;
+-----------------------------------------------------------+---------+
; Name                                                      ; Fan-Out ;
+-----------------------------------------------------------+---------+
; read_Reg2[0]                                              ; 240     ;
; read_Reg2[1]                                              ; 240     ;
; read_Reg2[3]                                              ; 240     ;
; read_Reg2[2]                                              ; 240     ;
; read_Reg1[0]                                              ; 240     ;
; read_Reg1[1]                                              ; 240     ;
; read_Reg1[3]                                              ; 240     ;
; read_Reg1[2]                                              ; 240     ;
; read_Reg1[4]                                              ; 44      ;
; data_in[31]                                               ; 32      ;
; data_in[30]                                               ; 32      ;
; data_in[29]                                               ; 32      ;
; data_in[28]                                               ; 32      ;
; data_in[27]                                               ; 32      ;
; data_in[26]                                               ; 32      ;
; data_in[25]                                               ; 32      ;
; data_in[24]                                               ; 32      ;
; data_in[23]                                               ; 32      ;
; data_in[22]                                               ; 32      ;
; data_in[21]                                               ; 32      ;
; data_in[20]                                               ; 32      ;
; data_in[19]                                               ; 32      ;
; data_in[18]                                               ; 32      ;
; data_in[17]                                               ; 32      ;
; data_in[16]                                               ; 32      ;
; data_in[15]                                               ; 32      ;
; data_in[14]                                               ; 32      ;
; data_in[13]                                               ; 32      ;
; data_in[12]                                               ; 32      ;
; data_in[11]                                               ; 32      ;
; data_in[10]                                               ; 32      ;
; data_in[9]                                                ; 32      ;
; data_in[8]                                                ; 32      ;
; data_in[7]                                                ; 32      ;
; data_in[6]                                                ; 32      ;
; data_in[5]                                                ; 32      ;
; data_in[4]                                                ; 32      ;
; data_in[3]                                                ; 32      ;
; data_in[2]                                                ; 32      ;
; data_in[1]                                                ; 32      ;
; write_Reg[0]                                              ; 32      ;
; data_in[0]                                                ; 32      ;
; decoder:DEC|Mux31~47                                      ; 32      ;
; decoder:DEC|Mux31~46                                      ; 32      ;
; decoder:DEC|Mux31~45                                      ; 32      ;
; decoder:DEC|Mux31~43                                      ; 32      ;
; decoder:DEC|Mux31~41                                      ; 32      ;
; decoder:DEC|Mux31~40                                      ; 32      ;
; decoder:DEC|Mux31~39                                      ; 32      ;
; decoder:DEC|Mux31~37                                      ; 32      ;
; decoder:DEC|Mux31~35                                      ; 32      ;
; decoder:DEC|Mux31~34                                      ; 32      ;
; decoder:DEC|Mux31~33                                      ; 32      ;
; decoder:DEC|Mux31~31                                      ; 32      ;
; decoder:DEC|Mux31~29                                      ; 32      ;
; decoder:DEC|Mux31~28                                      ; 32      ;
; decoder:DEC|Mux31~27                                      ; 32      ;
; decoder:DEC|Mux31~25                                      ; 32      ;
; decoder:DEC|Mux31~23                                      ; 32      ;
; decoder:DEC|Mux31~22                                      ; 32      ;
; decoder:DEC|Mux31~21                                      ; 32      ;
; decoder:DEC|Mux31~20                                      ; 32      ;
; decoder:DEC|Mux31~19                                      ; 32      ;
; decoder:DEC|Mux31~18                                      ; 32      ;
; decoder:DEC|Mux31~17                                      ; 32      ;
; decoder:DEC|Mux31~16                                      ; 32      ;
; decoder:DEC|Mux31~15                                      ; 32      ;
; decoder:DEC|Mux31~13                                      ; 32      ;
; decoder:DEC|Mux31~11                                      ; 32      ;
; decoder:DEC|Mux31~9                                       ; 32      ;
; decoder:DEC|Mux31~7                                       ; 32      ;
; decoder:DEC|Mux31~5                                       ; 32      ;
; decoder:DEC|Mux31~3                                       ; 32      ;
; decoder:DEC|Mux31~1                                       ; 32      ;
; read_Reg2[4]                                              ; 31      ;
; write_Reg[1]                                              ; 16      ;
; write_Reg[2]                                              ; 16      ;
; write_Reg[3]                                              ; 16      ;
; write_Reg[4]                                              ; 16      ;
; mux_1:MUX_A|Mux0~20                                       ; 3       ;
; mux_1:MUX_A|Mux25~20                                      ; 3       ;
; mux_1:MUX_A|Mux26~19                                      ; 3       ;
; mux_1:MUX_A|Mux26~9                                       ; 3       ;
; mux_1:MUX_A|Mux27~20                                      ; 3       ;
; mux_1:MUX_A|Mux28~19                                      ; 3       ;
; mux_1:MUX_A|Mux28~9                                       ; 3       ;
; mux_1:MUX_A|Mux29~20                                      ; 3       ;
; mux_1:MUX_A|Mux30~20                                      ; 3       ;
; mux_1:MUX_A|Mux31~20                                      ; 3       ;
; ula_funct[0]                                              ; 2       ;
; decoder:DEC|Mux31~44                                      ; 2       ;
; decoder:DEC|Mux31~42                                      ; 2       ;
; decoder:DEC|Mux31~38                                      ; 2       ;
; decoder:DEC|Mux31~36                                      ; 2       ;
; decoder:DEC|Mux31~32                                      ; 2       ;
; decoder:DEC|Mux31~30                                      ; 2       ;
; decoder:DEC|Mux31~26                                      ; 2       ;
; decoder:DEC|Mux31~24                                      ; 2       ;
; decoder:DEC|Mux31~14                                      ; 2       ;
; decoder:DEC|Mux31~12                                      ; 2       ;
; decoder:DEC|Mux31~10                                      ; 2       ;
; decoder:DEC|Mux31~8                                       ; 2       ;
; decoder:DEC|Mux31~6                                       ; 2       ;
; decoder:DEC|Mux31~4                                       ; 2       ;
; decoder:DEC|Mux31~2                                       ; 2       ;
; decoder:DEC|Mux31~0                                       ; 2       ;
; mux_1:MUX_B|Mux0~20                                       ; 2       ;
; ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:31:SCs|cout~0 ; 2       ;
; mux_1:MUX_B|Mux2~20                                       ; 2       ;
; mux_1:MUX_B|Mux5~20                                       ; 2       ;
; mux_1:MUX_B|Mux8~20                                       ; 2       ;
; mux_1:MUX_B|Mux11~20                                      ; 2       ;
; mux_1:MUX_B|Mux14~20                                      ; 2       ;
; mux_1:MUX_B|Mux17~20                                      ; 2       ;
; ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~5  ; 2       ;
; mux_1:MUX_B|Mux28~19                                      ; 2       ;
; mux_1:MUX_B|Mux27~19                                      ; 2       ;
; ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~4  ; 2       ;
; mux_1:MUX_B|Mux25~19                                      ; 2       ;
; mux_1:MUX_B|Mux26~19                                      ; 2       ;
; ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~3  ; 2       ;
; mux_1:MUX_B|Mux28~9                                       ; 2       ;
; mux_1:MUX_B|Mux27~9                                       ; 2       ;
; ula:ULA_S|somador_nbits:SOMASUB|somador:\G1:7:SCs|cout~2  ; 2       ;
; mux_1:MUX_B|Mux25~9                                       ; 2       ;
; mux_1:MUX_B|Mux26~9                                       ; 2       ;
; mux_1:MUX_B|Mux29~19                                      ; 2       ;
; mux_1:MUX_B|Mux30~19                                      ; 2       ;
; mux_1:MUX_B|Mux29~9                                       ; 2       ;
; mux_1:MUX_B|Mux30~9                                       ; 2       ;
; mux_1:MUX_B|Mux23~19                                      ; 2       ;
; mux_1:MUX_B|Mux24~19                                      ; 2       ;
; mux_1:MUX_B|Mux23~9                                       ; 2       ;
; mux_1:MUX_B|Mux24~9                                       ; 2       ;
; mux_1:MUX_B|Mux20~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[31]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[31]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[31]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[31]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[31]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[31]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[31]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[31]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[31]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[31]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[31]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[31]               ; 2       ;
; mux_1:MUX_A|Mux1~20                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[30]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[30]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[30]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[30]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[30]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[30]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[30]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[30]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[30]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[30]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[30]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[30]               ; 2       ;
; mux_1:MUX_A|Mux2~19                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[29]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[29]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[29]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[29]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[29]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[29]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[29]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[29]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[29]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[29]                ; 2       ;
; mux_1:MUX_A|Mux2~9                                        ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[29]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[29]               ; 2       ;
; mux_1:MUX_A|Mux3~20                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[28]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[28]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[28]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[28]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[28]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[28]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[28]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[28]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[28]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[28]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[28]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[28]               ; 2       ;
; mux_1:MUX_A|Mux4~20                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[27]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[27]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[27]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[27]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[27]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[27]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[27]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[27]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[27]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[27]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[27]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[27]               ; 2       ;
; mux_1:MUX_A|Mux5~19                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[26]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[26]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[26]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[26]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[26]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[26]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[26]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[26]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[26]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[26]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[26]               ; 2       ;
; mux_1:MUX_A|Mux5~9                                        ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[26]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[26]               ; 2       ;
; mux_1:MUX_A|Mux6~20                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[25]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[25]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[25]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[25]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[25]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[25]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[25]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[25]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[25]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[25]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[25]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[25]               ; 2       ;
; mux_1:MUX_A|Mux7~20                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[24]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[24]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[24]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[24]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[24]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[24]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[24]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[24]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[24]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[24]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[24]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[24]               ; 2       ;
; mux_1:MUX_A|Mux8~19                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[23]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[23]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[23]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[23]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[23]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[23]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[23]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[23]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[23]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[23]                ; 2       ;
; mux_1:MUX_A|Mux8~9                                        ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[23]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[23]               ; 2       ;
; mux_1:MUX_A|Mux9~20                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[22]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[22]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[22]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[22]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[22]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[22]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[22]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[22]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[22]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[22]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[22]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[22]               ; 2       ;
; mux_1:MUX_A|Mux10~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[21]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[21]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[21]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[21]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[21]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[21]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[21]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[21]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[21]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[21]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[21]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[21]               ; 2       ;
; mux_1:MUX_A|Mux11~19                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[20]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[20]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[20]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[20]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[20]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[20]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[20]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[20]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[20]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[20]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[20]               ; 2       ;
; mux_1:MUX_A|Mux11~9                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[20]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[20]               ; 2       ;
; mux_1:MUX_A|Mux12~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[19]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[19]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[19]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[19]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[19]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[19]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[19]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[19]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[19]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[19]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[19]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[19]               ; 2       ;
; mux_1:MUX_A|Mux13~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[18]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[18]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[18]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[18]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[18]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[18]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[18]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[18]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[18]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[18]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[18]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[18]               ; 2       ;
; mux_1:MUX_A|Mux14~19                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[17]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[17]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[17]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[17]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[17]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[17]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[17]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[17]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[17]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[17]                ; 2       ;
; mux_1:MUX_A|Mux14~9                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[17]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[17]               ; 2       ;
; mux_1:MUX_A|Mux15~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[16]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[16]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[16]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[16]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[16]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[16]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[16]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[16]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[16]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[16]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[16]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[16]               ; 2       ;
; mux_1:MUX_A|Mux16~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[15]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[15]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[15]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[15]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[15]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[15]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[15]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[15]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[15]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[15]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[15]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[15]               ; 2       ;
; mux_1:MUX_A|Mux17~19                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[14]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[14]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[14]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[14]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[14]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[14]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[14]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[14]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[14]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[14]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[14]               ; 2       ;
; mux_1:MUX_A|Mux17~9                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[14]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[14]               ; 2       ;
; mux_1:MUX_A|Mux18~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[13]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[13]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[13]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[13]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[13]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[13]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[13]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[13]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[13]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[13]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[13]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[13]               ; 2       ;
; mux_1:MUX_A|Mux19~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[12]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[12]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[12]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[12]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[12]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[12]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[12]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[12]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[12]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[12]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[12]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[12]               ; 2       ;
; mux_1:MUX_A|Mux20~19                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[11]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[11]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[11]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[11]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[11]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[11]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[11]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[11]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[11]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[11]                ; 2       ;
; mux_1:MUX_A|Mux20~9                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[11]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[11]               ; 2       ;
; mux_1:MUX_A|Mux21~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[10]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[10]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[10]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[10]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[10]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[10]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[10]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[10]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[10]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[10]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[10]               ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[10]               ; 2       ;
; mux_1:MUX_A|Mux22~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[9]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[9]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[9]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[9]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[9]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[9]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[9]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[9]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[9]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[9]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[9]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[9]                ; 2       ;
; mux_1:MUX_A|Mux23~19                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[8]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[8]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[8]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[8]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[8]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[8]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[8]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[8]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[8]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[8]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[8]                ; 2       ;
; mux_1:MUX_A|Mux23~9                                       ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[8]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[8]                ; 2       ;
; mux_1:MUX_A|Mux24~20                                      ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[7]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[7]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[7]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[7]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[7]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[7]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[7]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[7]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[7]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[7]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[7]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:12:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:14:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:13:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:3:R1|s_out[6]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:0:R1|s_out[6]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:1:R1|s_out[6]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:2:R1|s_out[6]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:7:R1|s_out[6]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:4:R1|s_out[6]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:6:R1|s_out[6]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:5:R1|s_out[6]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:11:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:8:R1|s_out[6]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:9:R1|s_out[6]                 ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:10:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:31:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:19:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:23:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:27:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:28:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:16:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:24:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:20:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:29:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:17:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:21:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:25:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:30:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:18:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:26:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:22:R1|s_out[6]                ; 2       ;
; bank_reg:CRG|reg_32bits:\G1:15:R1|s_out[5]                ; 2       ;
+-----------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 3,214 / 15,666 ( 21 % ) ;
; C16 interconnects           ; 71 / 812 ( 9 % )        ;
; C4 interconnects            ; 1,961 / 11,424 ( 17 % ) ;
; Direct links                ; 241 / 15,666 ( 2 % )    ;
; Global clocks               ; 2 / 8 ( 25 % )          ;
; Local interconnects         ; 911 / 4,608 ( 20 % )    ;
; R24 interconnects           ; 75 / 652 ( 12 % )       ;
; R4 interconnects            ; 2,339 / 13,328 ( 18 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 7.97) ; Number of LABs  (Total = 180) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 7                             ;
; 2                                          ; 12                            ;
; 3                                          ; 18                            ;
; 4                                          ; 20                            ;
; 5                                          ; 10                            ;
; 6                                          ; 13                            ;
; 7                                          ; 9                             ;
; 8                                          ; 10                            ;
; 9                                          ; 4                             ;
; 10                                         ; 15                            ;
; 11                                         ; 13                            ;
; 12                                         ; 15                            ;
; 13                                         ; 11                            ;
; 14                                         ; 9                             ;
; 15                                         ; 4                             ;
; 16                                         ; 10                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.90) ; Number of LABs  (Total = 180) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 174                           ;
; 1 Clock                            ; 174                           ;
; 1 Clock enable                     ; 13                            ;
; 2 Clock enables                    ; 161                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.66) ; Number of LABs  (Total = 180) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 6                             ;
; 3                                            ; 1                             ;
; 4                                            ; 12                            ;
; 5                                            ; 0                             ;
; 6                                            ; 18                            ;
; 7                                            ; 4                             ;
; 8                                            ; 18                            ;
; 9                                            ; 2                             ;
; 10                                           ; 8                             ;
; 11                                           ; 1                             ;
; 12                                           ; 12                            ;
; 13                                           ; 7                             ;
; 14                                           ; 11                            ;
; 15                                           ; 6                             ;
; 16                                           ; 19                            ;
; 17                                           ; 5                             ;
; 18                                           ; 7                             ;
; 19                                           ; 3                             ;
; 20                                           ; 10                            ;
; 21                                           ; 2                             ;
; 22                                           ; 6                             ;
; 23                                           ; 1                             ;
; 24                                           ; 6                             ;
; 25                                           ; 1                             ;
; 26                                           ; 1                             ;
; 27                                           ; 0                             ;
; 28                                           ; 4                             ;
; 29                                           ; 0                             ;
; 30                                           ; 3                             ;
; 31                                           ; 0                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.03) ; Number of LABs  (Total = 180) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 1                             ;
; 2                                               ; 12                            ;
; 3                                               ; 3                             ;
; 4                                               ; 26                            ;
; 5                                               ; 10                            ;
; 6                                               ; 36                            ;
; 7                                               ; 7                             ;
; 8                                               ; 21                            ;
; 9                                               ; 13                            ;
; 10                                              ; 14                            ;
; 11                                              ; 1                             ;
; 12                                              ; 9                             ;
; 13                                              ; 0                             ;
; 14                                              ; 10                            ;
; 15                                              ; 1                             ;
; 16                                              ; 6                             ;
; 17                                              ; 0                             ;
; 18                                              ; 6                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.61) ; Number of LABs  (Total = 180) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 6                             ;
; 8                                            ; 1                             ;
; 9                                            ; 8                             ;
; 10                                           ; 3                             ;
; 11                                           ; 6                             ;
; 12                                           ; 12                            ;
; 13                                           ; 11                            ;
; 14                                           ; 10                            ;
; 15                                           ; 18                            ;
; 16                                           ; 10                            ;
; 17                                           ; 4                             ;
; 18                                           ; 10                            ;
; 19                                           ; 5                             ;
; 20                                           ; 7                             ;
; 21                                           ; 11                            ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 2                             ;
; 25                                           ; 7                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 5                             ;
; 29                                           ; 4                             ;
; 30                                           ; 10                            ;
; 31                                           ; 7                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2C5F256C6 for design ula
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8F256C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C3
    Info (169125): Pin ~nCSO~ is reserved at location F4
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location N14
Critical Warning (169085): No exact pin location assignment(s) for 90 pins of 90 total pins
    Info (169086): Pin sel_mux not assigned to an exact location on the device
    Info (169086): Pin enable not assigned to an exact location on the device
    Info (169086): Pin ula_funct[1] not assigned to an exact location on the device
    Info (169086): Pin ula_funct[2] not assigned to an exact location on the device
    Info (169086): Pin data_out[0] not assigned to an exact location on the device
    Info (169086): Pin data_out[1] not assigned to an exact location on the device
    Info (169086): Pin data_out[2] not assigned to an exact location on the device
    Info (169086): Pin data_out[3] not assigned to an exact location on the device
    Info (169086): Pin data_out[4] not assigned to an exact location on the device
    Info (169086): Pin data_out[5] not assigned to an exact location on the device
    Info (169086): Pin data_out[6] not assigned to an exact location on the device
    Info (169086): Pin data_out[7] not assigned to an exact location on the device
    Info (169086): Pin data_out[8] not assigned to an exact location on the device
    Info (169086): Pin data_out[9] not assigned to an exact location on the device
    Info (169086): Pin data_out[10] not assigned to an exact location on the device
    Info (169086): Pin data_out[11] not assigned to an exact location on the device
    Info (169086): Pin data_out[12] not assigned to an exact location on the device
    Info (169086): Pin data_out[13] not assigned to an exact location on the device
    Info (169086): Pin data_out[14] not assigned to an exact location on the device
    Info (169086): Pin data_out[15] not assigned to an exact location on the device
    Info (169086): Pin data_out[16] not assigned to an exact location on the device
    Info (169086): Pin data_out[17] not assigned to an exact location on the device
    Info (169086): Pin data_out[18] not assigned to an exact location on the device
    Info (169086): Pin data_out[19] not assigned to an exact location on the device
    Info (169086): Pin data_out[20] not assigned to an exact location on the device
    Info (169086): Pin data_out[21] not assigned to an exact location on the device
    Info (169086): Pin data_out[22] not assigned to an exact location on the device
    Info (169086): Pin data_out[23] not assigned to an exact location on the device
    Info (169086): Pin data_out[24] not assigned to an exact location on the device
    Info (169086): Pin data_out[25] not assigned to an exact location on the device
    Info (169086): Pin data_out[26] not assigned to an exact location on the device
    Info (169086): Pin data_out[27] not assigned to an exact location on the device
    Info (169086): Pin data_out[28] not assigned to an exact location on the device
    Info (169086): Pin data_out[29] not assigned to an exact location on the device
    Info (169086): Pin data_out[30] not assigned to an exact location on the device
    Info (169086): Pin data_out[31] not assigned to an exact location on the device
    Info (169086): Pin cout not assigned to an exact location on the device
    Info (169086): Pin ov not assigned to an exact location on the device
    Info (169086): Pin N not assigned to an exact location on the device
    Info (169086): Pin Z not assigned to an exact location on the device
    Info (169086): Pin read_Reg1[2] not assigned to an exact location on the device
    Info (169086): Pin read_Reg1[3] not assigned to an exact location on the device
    Info (169086): Pin read_Reg1[1] not assigned to an exact location on the device
    Info (169086): Pin read_Reg1[0] not assigned to an exact location on the device
    Info (169086): Pin read_Reg1[4] not assigned to an exact location on the device
    Info (169086): Pin read_Reg2[2] not assigned to an exact location on the device
    Info (169086): Pin read_Reg2[3] not assigned to an exact location on the device
    Info (169086): Pin read_Reg2[1] not assigned to an exact location on the device
    Info (169086): Pin read_Reg2[0] not assigned to an exact location on the device
    Info (169086): Pin read_Reg2[4] not assigned to an exact location on the device
    Info (169086): Pin ula_funct[0] not assigned to an exact location on the device
    Info (169086): Pin data_in[0] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin clear not assigned to an exact location on the device
    Info (169086): Pin write_Reg[4] not assigned to an exact location on the device
    Info (169086): Pin write_Reg[3] not assigned to an exact location on the device
    Info (169086): Pin write_Reg[2] not assigned to an exact location on the device
    Info (169086): Pin write_Reg[1] not assigned to an exact location on the device
    Info (169086): Pin write_Reg[0] not assigned to an exact location on the device
    Info (169086): Pin data_in[1] not assigned to an exact location on the device
    Info (169086): Pin data_in[2] not assigned to an exact location on the device
    Info (169086): Pin data_in[3] not assigned to an exact location on the device
    Info (169086): Pin data_in[4] not assigned to an exact location on the device
    Info (169086): Pin data_in[5] not assigned to an exact location on the device
    Info (169086): Pin data_in[6] not assigned to an exact location on the device
    Info (169086): Pin data_in[7] not assigned to an exact location on the device
    Info (169086): Pin data_in[8] not assigned to an exact location on the device
    Info (169086): Pin data_in[9] not assigned to an exact location on the device
    Info (169086): Pin data_in[10] not assigned to an exact location on the device
    Info (169086): Pin data_in[11] not assigned to an exact location on the device
    Info (169086): Pin data_in[12] not assigned to an exact location on the device
    Info (169086): Pin data_in[13] not assigned to an exact location on the device
    Info (169086): Pin data_in[14] not assigned to an exact location on the device
    Info (169086): Pin data_in[15] not assigned to an exact location on the device
    Info (169086): Pin data_in[16] not assigned to an exact location on the device
    Info (169086): Pin data_in[17] not assigned to an exact location on the device
    Info (169086): Pin data_in[18] not assigned to an exact location on the device
    Info (169086): Pin data_in[19] not assigned to an exact location on the device
    Info (169086): Pin data_in[20] not assigned to an exact location on the device
    Info (169086): Pin data_in[21] not assigned to an exact location on the device
    Info (169086): Pin data_in[22] not assigned to an exact location on the device
    Info (169086): Pin data_in[23] not assigned to an exact location on the device
    Info (169086): Pin data_in[24] not assigned to an exact location on the device
    Info (169086): Pin data_in[25] not assigned to an exact location on the device
    Info (169086): Pin data_in[26] not assigned to an exact location on the device
    Info (169086): Pin data_in[27] not assigned to an exact location on the device
    Info (169086): Pin data_in[28] not assigned to an exact location on the device
    Info (169086): Pin data_in[29] not assigned to an exact location on the device
    Info (169086): Pin data_in[30] not assigned to an exact location on the device
    Info (169086): Pin data_in[31] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ula.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clear (placed in PIN H1 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 88 (unused VREF, 3.3V VCCIO, 52 input, 36 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.70 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 36 output pins without output pin load capacitance assignment
    Info (306007): Pin "data_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cout" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ov" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/arthu/Desktop/SDA/SDA/output_files/ula.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4816 megabytes
    Info: Processing ended: Tue Nov 28 22:40:58 2023
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/arthu/Desktop/SDA/SDA/output_files/ula.fit.smsg.


