-- EASICS generated file
-- command : ariadne test.ari
-- tool_version : 1.4.13
-- input : test.ari
-- input : a_ent.vhd
-- input : b_ent.vhd

library ieee;
use ieee.std_logic_1164.all;

entity test is
  port (
        p2_UPper : out std_logic;
        p_Uppercase : out std_logic;
        p_uppER2 : out boolean
       );
end test;
