/* Capstone Disassembly Engine, http://www.capstone-engine.org */
/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2022, */
/*    Rot127 <unisono@quyllur.org> 2022-2023 */
/* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */

/* LLVM-commit: <commit> */
/* LLVM-tag: <tag> */

/* Do not edit. */

/* Capstone's LLVM TableGen Backends: */
/* https://github.com/capstone-engine/llvm-capstone */

  "invalid", // ALPHA_INS_INVALID
  "addl", // ALPHA_INS_ADDL
  "addq", // ALPHA_INS_ADDQ
  "adds_su", // ALPHA_INS_ADDS_SU
  "addt_su", // ALPHA_INS_ADDT_SU
  "and", // ALPHA_INS_AND
  "beq", // ALPHA_INS_BEQ
  "bge", // ALPHA_INS_BGE
  "bgt", // ALPHA_INS_BGT
  "bic", // ALPHA_INS_BIC
  "bis", // ALPHA_INS_BIS
  "blbc", // ALPHA_INS_BLBC
  "blbs", // ALPHA_INS_BLBS
  "ble", // ALPHA_INS_BLE
  "blt", // ALPHA_INS_BLT
  "bne", // ALPHA_INS_BNE
  "br", // ALPHA_INS_BR
  "cmoveq", // ALPHA_INS_CMOVEQ
  "cmovge", // ALPHA_INS_CMOVGE
  "cmovgt", // ALPHA_INS_CMOVGT
  "cmovlbc", // ALPHA_INS_CMOVLBC
  "cmovlbs", // ALPHA_INS_CMOVLBS
  "cmovle", // ALPHA_INS_CMOVLE
  "cmovlt", // ALPHA_INS_CMOVLT
  "cmovne", // ALPHA_INS_CMOVNE
  "cmpbge", // ALPHA_INS_CMPBGE
  "cmpeq", // ALPHA_INS_CMPEQ
  "cmple", // ALPHA_INS_CMPLE
  "cmplt", // ALPHA_INS_CMPLT
  "cmpteq_su", // ALPHA_INS_CMPTEQ_SU
  "cmptle_su", // ALPHA_INS_CMPTLE_SU
  "cmptlt_su", // ALPHA_INS_CMPTLT_SU
  "cmptun_su", // ALPHA_INS_CMPTUN_SU
  "cmpule", // ALPHA_INS_CMPULE
  "cmpult", // ALPHA_INS_CMPULT
  "COND_BRANCH", // ALPHA_INS_COND_BRANCH
  "cpyse", // ALPHA_INS_CPYSE
  "cpysn", // ALPHA_INS_CPYSN
  "cpys", // ALPHA_INS_CPYS
  "CTLZ", // ALPHA_INS_CTLZ
  "CTPOP", // ALPHA_INS_CTPOP
  "CTTZ", // ALPHA_INS_CTTZ
  "cvtqs_sui", // ALPHA_INS_CVTQS_SUI
  "cvtqt_sui", // ALPHA_INS_CVTQT_SUI
  "cvtst_s", // ALPHA_INS_CVTST_S
  "cvttq_svc", // ALPHA_INS_CVTTQ_SVC
  "cvtts_sui", // ALPHA_INS_CVTTS_SUI
  "divs_su", // ALPHA_INS_DIVS_SU
  "divt_su", // ALPHA_INS_DIVT_SU
  "eqv", // ALPHA_INS_EQV
  "EXTBL", // ALPHA_INS_EXTBL
  "EXTLL", // ALPHA_INS_EXTLL
  "EXTWL", // ALPHA_INS_EXTWL
  "fbeq", // ALPHA_INS_FBEQ
  "fbge", // ALPHA_INS_FBGE
  "fbgt", // ALPHA_INS_FBGT
  "fble", // ALPHA_INS_FBLE
  "fblt", // ALPHA_INS_FBLT
  "fbne", // ALPHA_INS_FBNE
  "fcmoveq", // ALPHA_INS_FCMOVEQ
  "fcmovge", // ALPHA_INS_FCMOVGE
  "fcmovgt", // ALPHA_INS_FCMOVGT
  "fcmovle", // ALPHA_INS_FCMOVLE
  "fcmovlt", // ALPHA_INS_FCMOVLT
  "fcmovne", // ALPHA_INS_FCMOVNE
  "ftois", // ALPHA_INS_FTOIS
  "ftoit", // ALPHA_INS_FTOIT
  "itofs", // ALPHA_INS_ITOFS
  "itoft", // ALPHA_INS_ITOFT
  "jmp", // ALPHA_INS_JMP
  "jsr", // ALPHA_INS_JSR
  "lda", // ALPHA_INS_LDA
  "ldah", // ALPHA_INS_LDAH
  "ldbu", // ALPHA_INS_LDBU
  "ldl", // ALPHA_INS_LDL
  "ldl_l", // ALPHA_INS_LDL_L
  "ldq", // ALPHA_INS_LDQ
  "ldq_l", // ALPHA_INS_LDQ_L
  "lds", // ALPHA_INS_LDS
  "ldt", // ALPHA_INS_LDT
  "ldwu", // ALPHA_INS_LDWU
  "mb", // ALPHA_INS_MB
  "mull", // ALPHA_INS_MULL
  "mulq", // ALPHA_INS_MULQ
  "muls_su", // ALPHA_INS_MULS_SU
  "mult_su", // ALPHA_INS_MULT_SU
  "ornot", // ALPHA_INS_ORNOT
  "ret", // ALPHA_INS_RET
  "rpcc", // ALPHA_INS_RPCC
  "s4addl", // ALPHA_INS_S4ADDL
  "s4addq", // ALPHA_INS_S4ADDQ
  "s4subl", // ALPHA_INS_S4SUBL
  "s4subq", // ALPHA_INS_S4SUBQ
  "s8addl", // ALPHA_INS_S8ADDL
  "s8addq", // ALPHA_INS_S8ADDQ
  "s8subl", // ALPHA_INS_S8SUBL
  "s8subq", // ALPHA_INS_S8SUBQ
  "sextb", // ALPHA_INS_SEXTB
  "sextw", // ALPHA_INS_SEXTW
  "sll", // ALPHA_INS_SLL
  "sqrts_su", // ALPHA_INS_SQRTS_SU
  "sqrtt_su", // ALPHA_INS_SQRTT_SU
  "sra", // ALPHA_INS_SRA
  "srl", // ALPHA_INS_SRL
  "stb", // ALPHA_INS_STB
  "stl", // ALPHA_INS_STL
  "stl_l", // ALPHA_INS_STL_L
  "stq", // ALPHA_INS_STQ
  "stq_l", // ALPHA_INS_STQ_L
  "sts", // ALPHA_INS_STS
  "stt", // ALPHA_INS_STT
  "stw", // ALPHA_INS_STW
  "subl", // ALPHA_INS_SUBL
  "subq", // ALPHA_INS_SUBQ
  "subs_su", // ALPHA_INS_SUBS_SU
  "subt_su", // ALPHA_INS_SUBT_SU
  "umulh", // ALPHA_INS_UMULH
  "wmb", // ALPHA_INS_WMB
  "xor", // ALPHA_INS_XOR
  "zapnot", // ALPHA_INS_ZAPNOT
