\documentclass[11pt,a4paper]{report}
\usepackage[utf8x]{inputenc}
\usepackage[slovak,english]{babel}
\usepackage[IL2]{fontenc}
\usepackage{amsmath}
\usepackage{amsfonts}%
\usepackage{amssymb}
\usepackage{makeidx}
\usepackage{graphicx}
\usepackage{lmodern}
\usepackage{subfig}
\usepackage[autostyle]{csquotes}
\usepackage{setspace}
\usepackage[left=3.5cm,right=2cm,top=2cm,bottom=2cm]{geometry}
\author{Bc. Michal Kohútek}
\title{Informačné technológia}

\graphicspath{ {./images/} }

\addto\captionsenglish{% Replace "english" with the language you use
  \renewcommand{\contentsname}%
    {Obsah}%
}


\usepackage{titlesec}
\titleformat{\chapter}[block]
{\normalfont\Large\bfseries}{\thechapter.}{1em}{\Large}
\titlespacing*{\chapter}{0pt}{-19pt}{19pt}


\titleformat{\section}[block]
{\normalfont\large\bfseries}{\thesection.}{1em}{\large}
\titlespacing*{\section}{0pt}{11pt}{19pt}

 \captionsetup[figure]{labelfont={bf},name={Obr.},labelsep=period}

\usepackage{scrpage2}
\ifoot[]{}
\cfoot[]{}
\ofoot[\pagemark]{\pagemark}


\begin{document}
\pagenumbering{gobble}
\begin{titlepage}
	
{\centering
{\bfseries\LARGE UNIVERZITA KONŠTANTÍNA FILOZOFA V NITRE \par}
{\bfseries\LARGE FAKULTA PRÍRODNÝCH VIED \par}
\vfill
{\bfseries\LARGE Informačné technológie\par}
\vspace{1cm}
{\bfseries\Large Vypracované otázky na štátnu skúšku\par}
\par}
\vfill


\Large{\noindent\textbf{Nitra 2018}\hfill\textbf{Bc. Michal Kohútek}}
\end{titlepage}

\tableofcontents

\chapter{Architektúra RISC a CISC}
\pagenumbering{arabic}
\setcounter{page}{2}
\pagestyle{scrplain}

\paragraph{Korpus:} \textit{Definícia pojmu procesor, rozdiel medzi architektúrami RISC a CISC, príklady spracovávania inštrukcií, využitie architektúry CISC v súčasnosti, výhody a nevýhody malého počtu inštrukcií. Pri uvádzaní rozdielov medzi jednotlivými architektúrami je potrebné, aby študent vedel rozlíšiť od seba nielen architektúru RISC a CISC, ale aby vedel popísať hlavne prečo vznikla nová architektúra RISC a čo ňou je možné dosiahnuť z hľadiska používania tzv. inštrukčných mixov.}

\section{CPU} Central Processing Unit, alebo procesor, interpretuje, vykonáva inštrukcie a spracúva dáta programu vo forme strojového kódu. V dnešnej dobe je zvyčajne realizovaný vo forme mikroprocesora. Historicky boli CPU implementované ako diskrétne komponenty a viacero malých integrovaných obvodov na jednej či viacerých doskách. Mikroprocesory sú CPU vyrábané zvyčajne na jednom integrovanom obvode. Zmenšenie veľkosti CPU prispieva k rýchlejšiemu prepínaniu, vďaka fyzickým faktorom, ako napríklad zníženej parazitickej kapacitancii. Hoci komplexnosť, veľkosť a výkon CPU sa od roku 1950 výrazne zmenili, základný dizajn a funkčnosť sa zachovali. Skoro všetky bežné CPU sa dajú pomerne presne popísať Von Neumannovou schémou.

\paragraph{Práca CPU} Základnou funkciou CPU je vykonávať sekvenciu uložených inštrukcií\footnote{program}. Vykonávané inštrukcie bývajú uložené v nejakej forme \textbf{počítačovej pamäti}. Skoro všetky CPU nasledujú fetch, decode a execute kroky v ich operácii, ktoré sa spolu nazývajú \textbf{inštrukčným cyklom.}. Po vykonaní inštrukcie sa celý proces zopakuje s nasledujúcou inštrukciou označenou inkrementovanou hodnotou v registri \textbf{program counter}. 
Pokiaľ sa vykonala inštrukcia \textbf{skoku}\footnote{jump}, program counter sa nastavi na cieľovú inštrukciu a vykonávanie programu prebieha ďalej normálne. Vo viac zložitých CPU sa môže vykonávať inštrukčný cyklus na viacerých inštrukciach súčasne. Niektoré inštrukcie (napríklad \textit{jump}) nemanipulujú dátami, ale zato upravujú program counter. Tým umožnujú praktiky, napr. cykly\footnote{for, while loop}, podmienené vykonávanie inštrukcií\footnote{if, switch-case} a existenciú funkcií.

\paragraph{Fetch} Prvý krok zaisťuje získanie inštrukcie z pamäte programu. Adresa inštrukcie je určená hodnotou v \textbf{PC} (program counter). Keď je inštrukcia získaná, PC je inkrementovaný dĺžkou inštrukcie tak, aby obsahoval adresu nasledujúcej inštrukcie. Keďže inštrukcie bývajú uložené v relatívne pomalých pamätiach (RAM, swapfile na disku), existuje riziko, že procesor bude na inštrukciu musieť čakať. Tento problém sa v moderných architektúrach rieši použitím cache a pipeline architektúr.

\paragraph{Decode} V tomto kroku sa inštrukcia konvertuje na signály, ktoré ovládajú ostatné časti CPU, za použitia \textbf{dekódera inštrukcií}\footnote{Instruction decoder}. Spôsob akým sa toto deje je definovaný architektúrou inštrukčnej sady\footnote{ISA, Instruction Set Architecture}. Zvyčajne jedna skupina bitov, zvaná opcode, označuje, ktorá operácia sa má vykonať, kým ostatné polia poskytujú dodatočné informácie dôležité pre operáciu, napr. operandy. Tieto operandy môžu byť konštatné hodnoty, alebo lokácie hodnoty, ktorá môźe byť buť register procesoru, alebo adresa pamäte. V niektorých dizajnoch CPU býva dekóder inštrukcií implementovaný ako nemeniteľný obvod. V iných sa na dekódovanie inštrukcií používa mikroprogram, ktorý môže byť prepísaný, čím sa dá upraviť spôsob, ako CPU dekóduje inštrukcie. Takto sa napríklad riešia zraniteľnosti, napr. Spectre a Meltdown.

\paragraph{Execute} Posledným krokom inštrukčného cyklu sa vykonávajú inštrukcie. V závislosti od architektúry CPU, toto môže byť spravené jednou akciou, alebo ich sekvenciou. Počas každej akcie sa rôzne časti CPU elektricky prepoja, aby mohli vykonať celú, či časť operácie v závislosti od tikotu hodín. Častokrát sa výsledny zapisujú do vnútorného registra CPU pre rýchly prístup z následujúcich inštrukcií. Pokiaľ sa k nim v skorej dobe nebude pristupovať, zapisujú sa do pomalšej, ale lacnejšej hlavnej pamäti. Napríklad ak sa má vykonať inštrukcia sčítania, vstupy do aritmeticko-logickej jednotky\footnote{ALU, Arithmetic Logic Unit} sú prepojené s párom operandov, výsledok sa objaví na výstupe, ktorý je pripojený na úložisko (register, alebo pamäť). Keď nastane tik hodín, výsledok sa presunie do úložiska a pokiaľ je výsledok väčší ako veľkosť výstupneho slova ALU, nastaví sa arithmetic overflow flag.

\paragraph{Štruktúra CPU} V CPU sú na pevno definované základné operácie, ktoré dokáže vykonávať, tzv. \textbf{inštrukčná sada}\footnote{instruction set}. Medzi takéto operácie patrí napríklad sčítanie, odčítanie, porovnanie dvoch čísel či skok do inej časti programu. Každá základná operácia je reprezentovaná kombináciou bitov, ktorá sa nazýva \textbf{opcode} strojového jazyka. Program v strojovom jazyku je zoskupenie inštrukcií v storjovom jazyku, ktoré CPU vykonáva. Matematické operácie pre každú inštrukciu sa vykonávajú kombinatorickým logickým obvodom, ktorý sa označuje ako Aritmeticko logická jednotka, alebo ALU. Základnými časťami procesora teda sú: 
\begin{itemize}
\item Aritmeticko-logická jednotka
\item Riadiaca jednotka\footnote{Control Unit}
\end{itemize}
Viac komplexné mikroprocesory súčasnosti obsahujú aj tzv. \textbf{jednotku prideľovania pamäte}, alebo \textbf{MMU}\footnote{Memory Management Unit}. Jednoduché procesory, napr. mikrokontroléry zvyčajne neobsahujú MMU.

\begin{figure}[ht]
        \centering
        \includegraphics[scale=0.4]{images/ABasicComputer}
        \caption{Základná schéma CPU. Čierne čiary označujú tok dát, červené tok príkazov, šípky smer.}
        \label{CPU:}
\end{figure}
\newpage


\paragraph{ALU} Aritmeticko logická jednotka je kombinačný digitálny elektrický obvod, ktorý vykonáva aritmetické a bitové operácie na celočíselných binárnych číslach. Tento koncept navrhol John von Neumann v 1945 v správe o základoch nového počítača EDVAC. Na vstupe do ALU sú dáta, zvané operandy a kód operácie, ktorá má byť vykonaná. Na výstupe je výsledok vykonanej operácie. Vo viacerých dizajnoch má ALU aj stavové vstupy a výstupy, ktoré nesú informáciu o predchádzajúcej, alebo súčasnej operácie medzi ALU a externými stavovými registrami. 

\paragraph{CU} Ďalšou časťou von Neumannovej architektúry je riadiaca jednotka \footnote{Control Unit}. Je to komponent CPU, ktorý riadi činnosť procesora. Hovorí pamäti, ALU, a vstupno-výstupným zariadeniam ako majú reagovať na inštrukcie programu. Riadi operácie ostatných jednotiek poskytovaním časových a riadiacich signálov. CU riadi tok dát medzi CPU a ostatnými zariadeniami. Jednotlivé inštrukcie prechádzajú cez CU, ktorá ich dekóduje na niekoľko sekvenčných krokov, ktoré riadia a koordinujú vnútorné mechanizmi CPU pre správnu manipuláciu dát.

\paragraph{Registre} Registre  sú rýchlo dostupné oblasti prístupné procesoru. Zvyčajne obsahujú malé, no veľmi rýchle úložisko, hoci môžu mať aj iné, špecifické hardvérové funkcie. Pamäť v registri býva typicky adresovateľná mechanizmami oddelenými od hlavnej pamäte, no v istých prípadoch môžu mať pridelenú adresu pamäte. Skoro vo všetkých architektúrach sa dáta načítavajú z väčších pamätí do registrov, odkiaľ sa používajú v aritmetických operáciach. Výsledky sa bežne ukladajú do hlavnej pamäti. Poznáme rôzne kategórie registrov, líšiace sa účelom, použítím a množstvom bitov, ktoré môžu uchovávať.

\begin{itemize}
\item Používateľsky-prístupné registre 
      \begin{itemize}
      \item Dátové registre
      \item Adresové registre
      \item GPR \footnote{General-purpose registers} - môžu uchovávať dáta i adresy.
      \item Stavové registre
      \item Floating-point registre
      \item Registre konštánt - napr. 0, 1, $\pi$
      \item Vektorové registre - uchovávajú dáta pre SIMD\footnote{Single Instruction, Multiple Data}
      \item SPR\footnote{Special-purpose registers} - uchovávajú stav programu. Patrí sem program counter, status register.
      \item MTRR\footnote{Memory Type Range Registers} - sada registrov, ktoré poskytujú systému riadenie toho, ako sú prístupy CPU k pamäti cachované. 
      \end{itemize}
\item Vnútorné registre
\begin{itemize}
\item Register inštrukcií - drží informáciu o momentálne vykonávanej inštrukcií.
\item Registre oddelené od CPU súvisiace so získavaním informácie z RAM
\begin{itemize}
\item Memory buffer register (MBR)
\item Memory data register (MDR)
\item Memory address register (MAR)
\end{itemize}
\end{itemize}
\item Architektúrne registre
\end{itemize} 

\paragraph{Jednotka prideľovania pamäte} Memory Management Unit je komponent, skrz ktorý prechádzajú všetky pamäťové referencie a ktorý predovšetkým vykonáva preklad adries virtuálnej pamäte na fyzické adresy. Spravidla býva implementovaná ako súčasť CPU, avšak môže sa vyskytovať aj ako samostatný integrovaný obvod. MMU sa stará o manažment virtuálnej pamäte, tzn. riadi ochranu pamäte, riadenie cache, a v jednoduchších architektúrach aj tzv. "bank switching"\footnote{Technika ktorou sa v starších osem bitových počítačoch rozširovala pamäť nad rámec normálne adresovateľného priestoru. Bloky pamäte, ku ktorej bolo potrebné pristupovať len raz, napr. pri boote systému sa mohli vymeniť s prázdnou časťou operačnej pamäte.} Moderné MMU typicky delia adresný priestor na stránky, ktoré majú veľkosť v násobkoch 2, zvyčajne pár kilobytov, hoci môžu byť aj väčšie.
\begin{figure}[ht]
        \centering
        \includegraphics[scale=0.7]{images/MMU_principle_updated}
        \caption{Schéma práce MMU.}
        \label{MMU:}
\end{figure}

\section{Harvardská a Princetonská architektúra}
\paragraph{Princetonská architektúra} Taktiež známa ako von Neumannová, podľa svojho autora, matematika a fyzika Johna von Neumanna. Popisuje dizajnovú architektúru pre elektronický digitálny počítač pozostávajúci z výpočtovej jednotky\footnote{Obsahujúcej aritmeticko-logickú jednotku a regitre procesoru}, riadiacej jednotky\footnote{Obsahujúcej register inštrukcií a program counter}, pamäť na uchovávanie dát a inštrucií, externé úložisko, a vstupno-výstupné mechnizmy. V počítačoch von Neumannovej architektúry sú dáta a inštrukcie ukladané do jednej pamäti, čo znamená, že načítanie inštrukcií a vykonanie operácie sa nemôže diať naraz, keďže zdieľajú zbernicu. Táto limitácia sa nazýva \textbf{von Neumannove obmedzenie}\footnote{von Neumann bottleneck} a častokrát býva limitujúcim faktorom výkonu systému. CPU musí často čakať na dodanie potrebných dát z pamäte. Keďže rýchlosť CPU a pamätí sa zvyšovali omnoho rýchlejšie ako rýchlosť zbernice medzi nimi, toto obmedzenie sa stalo väčším problémom a je nutné ho rôzne obchádzať. Najčastejšie spôsoby mitigácie obmedzenia sú použitím:
\begin{itemize}
\item vyrovnávacej pamäte (cache) medzi CPU a operačnou pamäťou,
\item viacerých oddelených cache alebo oddelených prístupovýc ciest pre dáta a inštrukcie (tzv. Modifikovaná Harvardská architektúra),
\item algoritmy predikcie vetvenia (branch predictor algorithms)
\item limitovanej haldy alebo inej pamäte na čipe pre zniženie počtu prístupov k pamäti.
\end{itemize} 

Tento problém sa tiež dá čiastočne obísť paralelným spracovaním. Príkladom je aj Non-Uniform Memory Access (NUMA) architektúra, častokrát používaná v superpočítačoch. Vo von Neumannovej koncepcií môže dochádzať k samomeniacému kódu, čo môže mať v nepriaznivých prípadoch za následok pád programu, či samotného operačného systému. Tomuto zabraňujú mechanizmy ochrany pamäte. Niekedy však môže byť modifikácia programu za jeho chodu aj žiaduca.

\begin{figure}[ht]
        \centering
        \includegraphics[scale=0.6]{images/Von_Neumann_Architecture}
        \caption{Schéma konepcie Johna Von Neumanna}
        \label{Neumann:}
\end{figure}
\newpage

\paragraph{Harvardská architektúra} je architektúra s fyzicky oddeleným úložiskom a spojmi pre inštrukcie a dáta. Meno pochádza z počítača Harvard Mark I, postaveného na relé, ktorý uchovával inštrukcie na diernej páske a dáta v elektromechanických počítadlách. Počítače tejto éry mali dátové úložisko uzavreté v CPU a neposkytovali žiaden prístup k inštrukciam ako k dátam. Programy preto museli byť načítané operátorom, procesor sa nemohol sám inicializovať. V dnešnej dobe sa oddelené spoje používajú pre navýšenie výkonu, ale v skutočnosti sa jedná o tzv. Modifikovanú Harvardskú architektúru, ktorá umožňuje načítanie programov z diskov ako dáta a ich následné vykonanie.

\subparagraph{}V Harvardskej architektúre nemusia mať dátová a inštrukčná pamäť rovnaké vlastnosti. Šírka slova, časovanie, implementácia, adresová štruktúra môžu byť rozdielne. V niektorých systémoch bývajú inštrukcie uložené len v Read-Only pamäti, pričom dáta bývajú v Read-Write pamäti. 

\subparagraph{}Na rozdiel od Princetonskej architektúry, v Harvardskej môže CPU naraz čítať inštrukcie i pristupovať k dátam, bez nutnosti použiť vyrovnávajúcu pamäť. Harvardský systém môže byť preto rýchlejší pri porovnateľnej komplexnosti.

\subparagraph{}Modifikovaná Harvardská architektúra sa líši od štandardnej tým, že sa v nej upúšťa od striktného oddelenia dát a inštrukcií, pričom stále umožnuje CPU naraz pristupovať k viacerým pamäťovým zberniciam. Najčastejšie modifikácie zahŕňajú oddelené vyrovnávajúce pamäte pre inštrukcie a dáta so spoločným adresným priestorom. Kým CPU pracuje s cache, správa sa ako pravý Harvardský stroj. Keď pristupuje k pamäti, jedná ako von Neumannov stroj, pričom programy môžu byť manipulované ako dáta. Táto modifikácia je bežná v moderných procesoroch, napríklad v architektúrach ARM, IBM Power, alebo x86.

\subparagraph{}Napriek rozšírenosti modifikovanej varianty, aj pravá Harvardská architektúra má dodnes uplatnenie v praxi. Používa sa najmä v systémoch, kde ušetrené energetické náklady a cena z vynechania cache prekonávajú vyššie programátorské nároky.
\begin{itemize}
\item Digital Signal Processor (DSP) častokrát vykonávajú malé, vysoko optimalizované audio, alebo video spracujúce algoritmy. Vynechávajú cache, keďže ich správanie musí byť extrémne zopakovateľné. Náročnosť pracovania s viacerými adresnými priestormi je vedľajšia oproti nárokom na rýchlosť vykonávania. Súčasne niektoré DSP obsahujú viacero dátových pamätí s oddelenými adresnými priestormi pre uľahčenie SIMD a VLIW. Príkladom takéhoto procesora je Texas Instruments TMS320 s dvoma zbernicami na zápis, troma na čítanie a jednou pre inštrukcie.
\item Mikrokontroléry sú charakteristické tým, že majú malé programové a datové pamäte a využívajú Harvardskú architektúru kvôli jej rýchlosti a súčasný prístup k dátam a inštrukciam. Častokrát mávajú rozdielne bitové šírky pamätí, napr. 8-bit pre dáta, 16-bit pre inštrukcie. Taktiež môžu vykonávať predprípravu inštrukcií paralelne s ostatnými aktivitami. Takýmito mikrokontrolermi sú napríklad PIC od Microchip Technology a Atmel AVR.

\end{itemize}

\begin{figure}[ht]
        \centering
        \includegraphics[scale=0.6]{images/Harvard_Architecture}
        \caption{Schéma Harvardskej architektúry}
        \label{Harvard:}
\end{figure}
\newpage


\section{RISC a CISC} \paragraph{ISA} Architektúra inštrukčnej sady je abstraktný model počítača. Realizácia ISA sa nazýva jej implementáciou. ISA definuje všetko čo musí programátor strojového jazyka vedieť na programovanie počítača. To, čo jednotlivé ISA definujú sa líši prípad od prípadu. Vo všeobecnosti definuje podporované dátové typy, stavy a ich sémantiky, inštrukčnú sadu a I/O model. ISA sa líši od mikroarchitektúry, čo je sada dizajnových techník použitých v konkrétnom procesore na implementáciu inštrukčnej sady. Procesory rôznych mikroarchitektúr môžu mať spoločnú inštrukčnú sadu. Napríklad procesory Intel Pentium a AMD Athlon implementujú takmer totožné verzie x86 inštrukčnej sady, hoci majú radikálne odlišný vnútorný dizajn. Dve hlavné kategórie ISA sú CISC\footnote{Complex Instruction Set Computer} a RISC \footnote{Reduced Instruction Set Computer}. Hoci sa jedná o protichodné koncepty, rozdiely medzi nimi sú však občas ťažko rozpoznateľné, keďze napríklad niektorí autori opisujú mikrokontroléry PIC ako RISC, iní zas ako CISC. Taktiež procesory x86, hoci sú CISC, mnoho z nich vnútorne používa mikrokód na konverziu komplexných inštrukcí na sekvenciu jednoduchších, ktoré potom vykoná. Hovorí sa preto, že hoci x86 \textbf{inštrukčná sada} je CISC, moderná x86 \textbf{architektúra} je RISC.

\tabcolsep=0.10cm
\begin{center}
\begin{tabular}{ | c | c | }
 \hline
 CISC  & RISC \\ 
 \hline
 \hline
 Dôraz na hardvér & Dôraz na softvér\\
 \hline
  Aj viac-taktové komplexné inštrukcie & Len jedno-taktové redukované inštrukcie \\ 
 \hline
 "LOAD" a "STORE" vstavané v inštrukciách & "LOAD" a "STORE" ako nezávislé inštrukcie \\ 
 \hline
 Menšia veľkosť kódu, viac cyklov za sekundu & Menej cyklov za sekundu, väčšia veľkost kódu \\ 
 \hline
 Tranzistory ukladajú komplexné inštrukcie & Viac tranzistorov v pamäťových registroch \\ 
 \hline
\end{tabular}
\end{center}

\paragraph{CISC} Starší z typov. Jednotlivé inštrukcie sú schopné vykonávať viacero nízko-úrovnňových operácií\footnote{Napr. načítanie z pamäte, aritmetické operácie, či uloženie do pamäti.}, alebo viackrokových operácií, či adresových módov počas jednej inštrukcie. Keďže sa tento názov začal používať retroaktívne po nástupe RISC procesorov, slúži ako kolektívny názov pre všetko, čo nie je RISC, či už sa jedná o komplexné sálové počítače, po najjednoduchśie mikrokontroléry, kde ukladanie a načítanie z pamäti nie sú oddelené od aritmetických inštrukcií. Z tohto dôvodu môže byť paradoxne moderný RISC procesor výrazne komplexnejší ako napríklad moderný CISC mikrokontroler, obzvlášť z hľadiska komplexnosti elektrických obvodov, ale aj počtom inštrukcií či ich zložitosti. Jediná typicky odlišujúca charakteristika je, že väčšina RISC dizajnov používa jednotnú inštrukčnú dĺžku pre skoro všetky svoje inštrukcie a striktne oddeluje inštrukcie load/store od ostatných.

\subparagraph{Výhody CISC}Predtým, než sa uplatnila dizajnová filozofia RISC, mnoho počítačových architektov sa snažilo zmenšiť takzvanú "sémantickú priepasť", tzn. navrnúť inštrukćné sady priamo podporujúce programovacie konštrukty vyššej úrovne, napr. volania procedúr, cykly a komplexné adresné režimy, umožňujúce dátovú štruktúru a prístupy k poliam skombinovať do jednotlivých inštrukcií. Inštrukcie sú typicky vysoko kódované, aby sa navýšila hustota kódu. Takáto kompaktnosť vedie k menším programom a menšiemu počtu prístupov do hlavnej (pomalej) pamäti, čo v dobe vzniku\footnote{60. roky 20. storočia} viedlo k veľkému šetreniu na cene pamäte a úložiska, a aj rýchlosti výpočtov. Taktiež to viedlo k lepšej produktivite programátorov aj v assembly, keďže vysoko úrovňové jazyky ako Fortran a Algol neboli vždy dostupné, alebo vhodné.

\subparagraph{Pridávanie inštrukcí} V 70. rokoch sa predpokladalo, že pridanie ďalších inštrukcií by mohlo navýšiť výpočtový výkon. Kompilátory boli aktualizované, aby využili tieto inštrukcie a takýto prístup sa používa v procesoroch dodnes, keďže prístupy do hlavnej operačnej pamäte sú stále niekoľko rádovo pomalšie ako činnosť jadra CPU.

\subparagraph{Nevýhody dizajnu} Kým úmyslom navyšovania počtu inštruikcí bolo zvýšiť výkon a umožniť vysoko úrovňovým jazykovým konštruktom vyjadrenie menším počtom inštrukcií, nie vždy sa to takto darilo. Architekti občas predizajnovali inštrukcie strojového jazyka, zahrňujúc funkcie, ktoré nemohli byť efektívne implementované na hardvéri. 


\paragraph{RISC} Táto architektúra umožnuje počítačom potrebovať menej cyklov na inštrukciu, ako porovnateľný CISC. Koncept RISC sa datuje do 80. rokov minulého storočia. O jeho popularizáciu sa zaslúžili najmä dva projekty zo Standfordskej univerzity a Univesity of California, Berkeley. Standfordská MIPS architektúra sa neskôr úspešne skomercializovala, kým architektúra vyvinutá v Berkeley, RISC, dala názov celému konceptu a ujala sa ako SPARC. Rôzne varianty RISC dizajnu zahrňujú  ARC, Alpha, Am29000, ARM, Atmel AVR, Blackfin, i860, i960, M88000, MIPS, PA-RISC, Power ISA (including PowerPC), RISC-V, SuperH, and SPARC.

\subparagraph{} Hoci sa podobné koncepty a implementácie objavovali už skôr, napr. CDC 6600 navrhnuté Seymourom Crayom v 1964, Michael J. Flynn považuje za prvý RISC systém IBM 801. Do vývoja RISC sa dapojila aj DARPA skz svoj VLSI\footnote{Very-Large-Scale Integration} program. Berkeley RISC bol navrhnutý tak, aby získal náskok vo výkone použitím pipeliningu a agresívnym používaním techniky register windowing. V tradičnom CPU je len malý počet registrov a program k nim môže kedykoľvek pristupovať. V CPU s oknami registrov je obrovský počet registrov, ale programy môžu využívať naraz len malý počet z nich. Program, ktorý sa limituje na osem registrov na procedúru môže vykonávať veľmi rýchle volania. Volanie jednoducho "posunie" okno nadol o osem, k sade registrov, ktoré procedúra vyoužíva a pri návrate posunie okno späť. RISC-I procesor, vyvinutý v 1982 pozostával z 44 420 tranzistorov (oproti cca 100 000 v CISC procesoroch tej doby), mal len 32 inštrukcií, no vo výkone prekonal všetky ostatné jednočipové dizajny. Neskôr ho predčili procesorom RISC-II s 40 760 tranzistormi a 39 inštrukciami, ktorý bol 3x rýchlejší ako RISC-I.

\subparagraph{} V 2010 sa objavila nová, open source ISA RISC-V, vyvinutá v Berkeley pre výskumné účely a ako slobodná alternatíva voči proprietárnym ISA. V súčasnosti sa objavujú prvé implementácie vo forme SiFive procesorov.


\paragraph{ZISC} Zero Instruction Set Computer označuje architektúru založenú čiste na priraďovaní vzorov a absencií inštrukcií v klasickom zmyysle. Tieto čipy sú porovnateľné s neurónovými sieťami, rozlišované počtom synapsí a neurónov. Prvé komerčné ZISC boli vyvinuté firmou IBM v 90. rokoch.



 


\chapter{Multiprocesorový počítač a multiprocesorový systém}
\paragraph{Korpus:} \textit{Definícia, rozdelenie podľa kategórií, stavba vnútornej pamäte. Využitie paralelných počítačov z hľadiska Flynnovej klasifikácie v súčasnosti, paralelizmus v procesoroch (porovnanie jedno a viacjadrovej architektúry, viacprocesorovej architektúry), Amdahlov zákon. Je potrebné, aby študent vedel preukázať opodstatnenosť využitia paralelizmu v súčasných typoch procesorov a počítačových systémov napr. formou Grid technológie, alebo iného spôsobu spracovania veľkého počtu požiadaviek v relatívne krátkom čase. }

\paragraph{Multiprocesorový počítač, systém} je taký, kde sa na výpočtoch podiela viac ako jeden procesor. Ako taký sa za multiprocesorový systémy považujú počítače s viacjadrovými procesormi, ale aj clustere a gridy. V multiprocesorovom systéme môžu byť všetky jadrá rovnaké, alebo môžu byť niektoré rezervované pre špeciálne účely. Kombinácia hardvéru a operačného systému určuje symetriu systému. V niektorých systémoch môže byť jeden CPU reagovať na všetky Hardvérové prerušenia, kým všetka ostatná činnosť je rovnomerne distribuovaná na zvyšné jadrá. Z hľadiska symetrickosti preto takéto prípady delíme na dve  kategórie:
\begin{itemize}
\item Symmetric Multiprocessor System - SMP,
\item Asymmetric Multiprocessor System - AMP,
\end{itemize}

\section{Kategorizácia podľa symetrie systému}
\paragraph{SMP} Symetrický multiprocesing vyžaduje hardvérovú a softvérovú architektúru, kde sú dva alebo viac identické procesory prepojené na jednu zdieľanú pamäť, majú plný prístup k všetkým vstupno-výstupným zariadeniam a sú ovládané jednou inštanciou operačného systému, ktorá sa správa ku všetkým procesorom rovnako bez vyhradenia žiadneho na špeciálne účely. Väčšina dnešných multiprocesorových systémov má symetrický charakter. V prípade viacjadových procesorov sa SMP aplikuje na jadrá, správajúc sa k nim ako k separátnym procesorom. SMP systémy sú spravidla \textbf{tesne viazané multiprocesorové systémy} s množstvom homogénnych procesorov pracujúcich nezávisle od ostatých. Každý procesor vykonáva iné programy a pracuje s inými sadami dát, má možnosť zdieľať spoločné zdroje, ako sú pamäť, I/O, systém prerušení, apod., ktoré sú prepojené či už zbernicou, krížovo, alebo ako tzv. "mesh network". V prípade prepojenia zbernicou alebo krížovo je škálovateľnosť systému obmedzená priepustnosťou a energetickou náročnosťou prepojení. Mesh siete obchádzajú všetky tieto obmedzenia a prinášajú takmer lineárnu škálovateľnošt, avšak za cenu výrazne náročnejšieho programovania.

\begin{figure}[ht]
        \centering
        \includegraphics[scale=0.4]{images/SMP}
        \caption{Symmetric Multiproccessing System}
        \label{SMP:}
\end{figure}
\newpage


\paragraph{AMP} V prípade asymetrického multiprocesingu sa systém nespráva ku všetkým procesorom rovnako. Systém môže, napríklad, iba jednomu procesoru prideliť vykonávanie kódu operačného systému, prípadne dovoliť len jednému CPU pristupovať k I/O. Iné AMP dizajny dovolujú ktorémukoľvek CPU vykonávať kód operačného systému aj vstupno-výstupné operácie (čím sú všetky CPU symetrické vzhľadom na role procesorov), ale pripojiť niektoré periférie k špecifickým CPU, takže sú asymetrické vzhľadom na pripojenie periférií. Asymetrický multiprocesing je starším prístupom ako SMP, avšak používal sa aj v systémoch, kde bolo možné SMP, ako menej drahá alternatíva. Taktiež sa používa v dedikovaných aplikáciach, napríklad vstavaných systémoch, kde môžu byť jednotlivé procesory dedikované určitým úlohám už v štádiu dizajnovania systému. Tu môžeme ako príklad brať dizajn procesora A11 Bionic v iPhone X. Jedná sa o 6-jadrový procesor s dvoma výkonnými Monsoon jadrami a štyrmi energeticky úspornými Mistral jadrami. Tie môžu aplikáci využívať v akýchkoľvek kombináciach, i všetkých šesť naraz. Okrem toho sú do SoC integrované aj rôzne koprocesory, ako napríklad M11 motion coprocessor\footnote{Ktorý spracováva údaje z gyroskopu}, Neural Engine\footnote{Integrujúci hardvérovú neurónovú sieť}, ktorý je použítý na FaceID, Animoji a iné úlohy strojového učenia.

\section{Rozdelenie z hľadiska Flynnovej klasifikácie}
\paragraph{Flynnova taxonómia} je klasifikáciou počítačových architektúr navrhnutá Michaelom J. Flynnom v 1966. Tento systém klasifikácie pretrváva a používa sa ako nástroj pri navrhovaní moderných procesorov a ich funkcionalít. Triedy tejto klasifikácie sú: \begin{itemize}
\item Single Instruction stream, Single Data streams - SISD,
\item Single Instruction stream, Multiple Data streams - SIMD,
\item Multiple Instruction stream, Single Data streams - MISD,
\item Multile Instruction stream, Multiple Data streams - MIMD,
\item Single Instruction, Multiple Threads - SIMT.
\end{itemize}

\paragraph{SISD} Jedná sa o sekvenčný počítač, ktorý nevyužíva žiadnu paralelizáciu či už v inštrukčnom, alebo dátovom toku. Jedna riadiaca jednotka načítava jeden inštrukčný tok z pamäte. CU potom generuje kontrolné signály na nasmerovanie jednej procesorovej jednotky na spracovanie jedného dátového toku. Prikladom sú staré jednoprocesorové PC a sálové počítače. Podľa Flynna, aj SISD môžu ma charakteristiky konkurentného spracovávania. V modernej aplikácií sa jedná procesory s pipeliningom\footnote{Technika paralelizmu na úrovní inštrukcií v jednom procesore. Pipelining sa snaží zamestnávať všetky časti proesora tým, že rozdelí prichádzajúce inštrukcie na sériu sekvenčných krkokov, vykonávaných rôznymi procesorovými jednotkami s rôznymi časťami inštrukcií vykonávaných paralelne. Pipelining umožnuje vyššiu priepustnosť CPU, avšak môže mať za následok vyššiu latenciu, kvôli réžií, ktorú vyžaduje samotný proces pipeliningu.} a superskalárne procesory\footnote{Procesory, ktoré na rozdiel od obyčajných skalárnych procesorov môžu vykonávať viacero inštrukcií v jednom cykle súčasným rozoslaním viacerých inštrukcií do rôznych výkonných jednotiek procesora. Výkonné jednotky (execution units) nie sú separátne procesory, ani jadrá, ale obvody v CPU, ako napríklad ALU.}.

\begin{figure}[ht]
        \centering
        \includegraphics[scale=0.4]{images/SISD}
        \caption{SISD}
        \label{SISD:}
\end{figure}

\paragraph{SIMD} Popisuje počítače s viacerými procesnými jednotkami, ktoré vykonávajú tú istú operáciu na rôznych dátach súčasne. Takéto stroje využívajú paralelizmus na úrovni dát, avšak niek konkurenciu - vykonáva sa viacero paralelných výpočtov, ale len jeden proces (inštrukcia) v danom okamihu. SIMD sa aplikuje na bežné operácie ako napríklad úpravu kontrastu v digitálnych obrázkoch, alebo úpravu hlasitosti  digitálnom zvuku. Väčšina moderných CPU pridávajú SIMD inštrukcie pre zlepšenie výkonu v multimédiach. Ako prvý prípad širokého nasadenia SIMD v osobných počítačoch sa berú MMX\footnote{Matrix Math eXtentions} rozšírenia v Intel procesoroch v roku 1996. Nevýhodou SIMD je, že nie všetky úlohy sa dajú jednoducho vektorizovať, SIMD vyžaduje veľké registre, ktoré zvyšujú veľkosť čipu a energetickú spotrebu a programovanie pre SIMD inštrukcie sa zväčša musí robiť ručne, keďže väčšina kompilátorov negeneruje SIMD inštrukcie.

\begin{figure}[ht]
        \centering
        \includegraphics[scale=0.25]{images/SIMD}
        \caption{SIMD}
        \label{SIMD:}
\end{figure}
\newpage

\paragraph{MISD} Typ architektúry paralelného výpočtu, kde mnoho funkčných jednotiek vykonáva rôzne operácie na jednej sade dát. V praxi nepríliš bežná architektúra, keďže MIMD a SIMD bývajú viac vhodné pre bežné paralelizačné techniky a umožňujú lepšie škálovanie. Jedným z príkladov použitia MISD boli počítače letovej kontroly vesmírnych raketoplánov NASA.

\begin{figure}[ht]
        \centering
        \includegraphics[scale=0.25]{images/MISD}
        \caption{MISD}
        \label{MISD:}
\end{figure}

\paragraph{MIMD} Viacero autonómnych procesorov naraz vykonávajúcich rôzne inštrukcie na rôznych dátach. Patria sem viacjadrové superskalárne procesory a distribuované systémy používajúce buď jeden zdieľaný pamäťový priestor alebo distribuovaný pamäťový priestor. Procesory v MIMD strojoch pracujú nezávisle a asynchrónne. Používajú sa v počítačovom dizajne/výrobe, simulácií, modelingu a ako komunikačné prepínače. MIMD so zdieľanou pamäťou môžu byť zbernicové, rozšírené alebo hierarchického typu. Distribuované môžu mať schémy pripojenia buď typu hyperkocky (tesseract), alebo mesh siete.

\begin{figure}[ht]
        \centering
        \includegraphics[scale=0.25]{images/MIMD}
        \caption{MIMD}
        \label{MIMD:}
\end{figure}

\paragraph{SIMT} Je to model, kde sa SIMD kombinuje s multithreadingom. Pri jeho použití sa zdá, že \textit{p} počet procesorov vykonáva výrazne viac ako \textit{p} úloh. Toto sa dosahuje tým, že každý procesor má viac ako jedno "vlákno", ktoré vykonávajú úlohy naraz a sú analogické k SIMD trasám. SIMT bolo iplementované na moderných GPU a je veľmi relevantné pre tzv. GPGPU, tzn. General-Purpose computing on Graphics Processing Units.








\section{Rozdelenie podľa viazania multiprocesorového systému}
\paragraph{Viazanosť multiprocesorového systému} je daná spôsobom implementácie operačnej pamäte. Podľa nej rozlišujeme multiprocesory na:
\begin{itemize}
\item Tesne viazané multiprocesorové systémy,
\item Voľne viazané multiprocesorové systémy.
\end{itemize}

\paragraph{Tesne viazané systémy} obsahujú viacero CPU, ktoré sú spojené na úrovni zbernice. Tieto CPU majú prístup k centrálnej zdieľanej pamäti (SMP, alebo UMA), alebo sa zúčastňujú v pamäťovej hierarchií s lokálnou aj zdieľanou pamäťou (SM alebo NUMA). Najextrémnejšou formou tesne viazaného multiprocesorového systému sú viacjadrové mikroprocesory, v ktorých je viacero procesorov uložených na jednom čipe.
\subparagraph{UMA} Uniform memory access
\subparagraph{NUMA}

\paragraph{Voľne viazané systémy} Častokrát sú označované ako clustere. Bývajú založené na viacerých jedno, či dvojprocesorových počítačoch prepojených vysokorýchlostnými komunikačnými systémami, ako je napr. Gigabitový ethernet. Príkladom takéhoto clusteru je Beowulf cluster postavený na unixových platformách. 


\chapter{Bezpečnosť technických prostriedkov, NAS servery}
\paragraph{Korpus:}Bezpečnosť technických prostriedkov a ukladania dát na Slovensku, problematika DAS (Direct Attached Storage), NAS (Network Attached Storage) a SAN (Storage Area Network) a Fault Tolerant systémy. Študent musí vedieť definovať výhody nasadenia SAN, z čoho pozostáva dnešné typické SAN riešenie. 

\chapter{Riadiace počítače a ich využitie v priemyselnej technike}
\paragraph{Korpus:} Definícia a architektúra riadiaceho počítača, základné požiadavky kladené na riadiace počítače z hľadiska ich implementácie do výrobného procesu. Je potrebné aby študent vedel definovať riadiaci počítač z pohľadu jeho vnútornej architektúry a zároveň vedel uviesť najbežnejšie príklady riadiacich počítačov používaných v súčasnosti v praxi (minimálne 3) a porovnal ich z pohľadu počtu a možnosti využitia analógových/digitálnych vstupov a výstupov, riadiacej jednotky, pamäte a pod.

\chapter{Cloud computing}
\paragraph{Korpus:} Definícia pojmu cloud computing, hlavné charakteristiky a modely služieb Cloud computingu (Software as a Service (SaaS), Platforma as a Service (PaaS), Infrastructure as a Service (IaaS)), praktický príklad použitia cloudu, výhody, nevýhody a riziká využitia cloudu.

\chapter{Distribuované systémy a distribuované výpočty}
\paragraph{Korpus:} Definícia distribuovaných systémov, úrovne transparentnosti v distribuovaných systémoch, architektúry a modely distribuovaných systémov. 

\chapter{Migrácia procesov}

\paragraph{Korpus:} Stavové modely procesov, definícia procesu a vlákna, mapovanie vlákien, migračné stratégie.

\chapter{Medziprocesová komunikácia}

\paragraph{Korpus:} Základné princípy medziprocesovej komunikácie, synchrónna a asynchrónna komunikácia, vzdialené volanie procedúr, sockety, MPI komunikácia.

\chapter{Synchronizácia hodín}

\paragraph{Korpus:} Dôvod synchronizácie hodín, mechanizmy šírenia časového signálu, logické hodiny (Lamportov algoritmus), synchronizácia fyzických hodín (Cristianov algoritmus), protokol NTP, Berkeley algoritmus.

\chapter{Bezdrôtové senzorové siete}

\paragraph{Korpus:} Architektúry bezdrôtových senzorových sietí, lokácia v bezdrôtových senzorových sieťach, praktické využitie senzorových sietí. 

\chapter{Charakteristika expertných systémov}

\paragraph{Korpus:} Znalostný systém, silné a slabé metódy riešenia problémov, atribúty znalostí (poznatkov), charakteristické vlastnosti znalostných systémov, výhody oddelenej reprezentácie poznatkov, ohraničenia - problémy znalostných systémov, typy problémov pre znalostné systémy, základné architektúry znalostných systémov, minimálna kostra znalostného agenta.

\chapter{Reprezentácia znalostí}

\paragraph{Korpus:} Reprezentácia poznatkov, požiadavky na jazyk pre reprezentáciu poznatkov, logika (výroková, predikátová), pravidlá, vizualizácia pravidiel pomocou AND/OR grafu, sémantické siete, rámce, konceptuálne mriežky.

\chapter{Odovodzovací mechanizmus}

\paragraph{Korpus:} Odvodzovací mechanizmus, vnútorný a vonkajší pohľad na odovodzovací mechanizmus, usudzovanie s pravidlami, stratégie riešenia konfliktov, dopredné a spätné zreťazenie, optimalizácia tvorby aplikovateľných pravidiel, usudzovanie so sémantickými sieťami, usudzovanie s rámcami.

\chapter{Zložky znalostného systému a tvorba znalostných systémov}

\paragraph{Korpus:} Vstupno-výstupný modul, vysvetľovací modul, životný cyklus ZS, etapy získavania znalostí (identifikácia a analýza problému, konceptualizácia, formalizácia, implementácia, validácia), účastníci v procese tvorby ES, techniky získavania znalostí, spoľahlivosť a neúplnosť znalostí, interview, voľné asociácie, monitorovanie, komentovanie postupu, dialógy, príznakové mriežky a postupy pri jej vytváraní.

\chapter{Rozhodovacie stromy}

\paragraph{Korpus:} Extrakcia znalostí z údajov, rozhodovacie stromy, rozhodovací strom ako klasifikátor, algoritmus tvorby rozhodovacieho stromu, nájdenie vhodnej vlastnosti pre delenie, trénovanie rozhodovacieho stromu, prepis rozhodovacieho stromu na pravidlá

\chapter{Základné pojmy v kybernetike}

\paragraph{Korpus:} Definícia pojmu kybernetika, historický prehľad, základné pojmy, štruktúra kybernetiky, teoretická, aplikovaná a technická kybernetika.

\chapter{Kybernetický systém, riadenie dynamických systémov}

\paragraph{Korpus:} Definícia systému riadenia, riadený a riadiaci systém, regulačný obvod, regulovaná sústava, regulátor.

\chapter{Typy kybernetických systémov a prvky ich riadenia}

\paragraph{Korpus:} Otvorený - uzavretý, lineárny - nelineárny, spojitý – nespojitý, jednoduchý – rozvetvený, jednoparametrový –viacparametrový, regulácia, cieľ riadenia, informáciu o stave okolia a riadeného systému, pôsobenie na objekt (vlastné riadenie), algoritmus riadenia (pravidlo udávajúce, aký spôsobom je možné dosiahnuť cieľ na základe informácie o stave okolia a riadeného systému).

\chapter{Prostriedky automatického riadenia v kybernetike}

\paragraph{Korpus:} Získavanie, prenos, úprava a spracovanie informácií, akčné a riadiace systémy

\chapter{Automatizované systémy}

\paragraph{Korpus:} Riadenie výrobných strojov, robotov a výrobných systémov. Automatizácia nevýrobnej sféry - inteligentné domy, zabezpečovanie, informačné systémy, trendy automatizácie. 

\end{document}
