# 🚀 디지털 시스템 설계 베릴로그 프로젝트 레포지토리 (DSD Verilog Projects)

## 📖 소개 (About)

이 레포지토리는 **디지털 시스템 설계** 강의를 수강하며 작성한 **베릴로그 HDL** 코드와 프로젝트 파일들을 모아둔 곳입니다.  FPGA 기반 디지털 시스템 설계 학습 과정을 기록하고 공유하고자 만들었습니다.

This repository showcases Verilog HDL code and project files created during the **Digital System Design** course. It's designed to document and share my learning journey in FPGA-based digital system design.

## 📂 내용 (Contents)

*   **`src/`**: 베릴로그 소스 코드 (.v) - 각 프로젝트별 폴더로 구성
    *   (Verilog source code files (.v) organized by project folders)
*   **`sim/`**: 시뮬레이션 관련 파일 (tb\_.v, \*.tcl, \*.do 등)
    *   (Testbenches and simulation setup files)
*   **`constraints/`**: 제약 조건 파일 (.xdc) - FPGA 타겟 프로젝트용
    *   (Constraint files (.xdc) for FPGA projects)
*   **`docs/`**: 프로젝트 문서 (보고서, 설계 설명, 학습 노트 등)
    *   (Project documents: reports, design descriptions, learning notes, etc.)

## 🛠️ 사용 도구 (Tools)

*   **Vivado Design Suite (2019.2):** Xilinx FPGA 개발 환경 (Xilinx FPGA development environment)
*   **ModelSim/QuestaSim (선택):**  시뮬레이션 툴 (Simulation tools - optional)

## 🧑‍💻 학습 및 활용 방법 (How to Use)

*   **코드 학습:** 베릴로그 코드 예시를 통해 다양한 설계 기법을 배우고, 코드 작성 스타일을 참고할 수 있습니다. (Learn from Verilog code examples and different design techniques.)
*   **프로젝트 참고:** 개인 프로젝트에 필요한 부분을 참고하거나, 코드를 재활용하여 개발 시간을 단축할 수 있습니다. (Refer to projects for inspiration or reuse code snippets for your own projects.)
*   **학습 여정 공유:**  디지털 시스템 설계 학습자들과 함께 성장하고, 서로에게 도움을 줄 수 있는 공간이 되기를 바랍니다. (Share learning experiences and grow together with fellow digital system design enthusiasts.)

