
"smart_sources:2. notes/Circuiti sequenziali.md": {"path":"2. notes/Circuiti sequenziali.md","last_embed":{"hash":null},"embeddings":{},"last_read":{"hash":"jfjl2n","at":1760976444972},"class_name":"SmartSource","last_import":{"mtime":1697618535000,"size":1116,"at":1760976444974,"hash":"jfjl2n"},"blocks":{"#---frontmatter---":[1,10],"#Circuiti sequenziali":[11,32],"#Circuiti sequenziali#{1}":[12,12],"#Circuiti sequenziali#Introduzione":[13,17],"#Circuiti sequenziali#Introduzione#{1}":[14,17],"#Circuiti sequenziali#Tipologie":[18,25],"#Circuiti sequenziali#Tipologie#{1}":[19,19],"#Circuiti sequenziali#Tipologie#{2}":[20,20],"#Circuiti sequenziali#Tipologie#{3}":[21,21],"#Circuiti sequenziali#Tipologie#{4}":[22,22],"#Circuiti sequenziali#Tipologie#{5}":[23,23],"#Circuiti sequenziali#Tipologie#{6}":[24,25],"#Circuiti sequenziali#Schema realizzativo":[26,31],"#Circuiti sequenziali#Schema realizzativo#{1}":[27,31],"#Circuiti sequenziali#Referenze":[32,32]},"outlinks":[{"title":"Lecture 12102023130419","target":"Lecture 12102023130419","line":8},{"title":"Lecture 16102023125805","target":"Lecture 16102023125805","line":9},{"title":"combinatori","target":"Circuiti combinatori","line":14},{"title":"mappe di Karnaugh","target":"Mappe di Karnaugh","line":14},{"title":"tabella di verità","target":"Tabella di verità","line":14},{"title":"memorie","target":"Memorie","line":16},{"title":"SR Latch","target":"SR Latch","line":19},{"title":"D Latch","target":"D Latch","line":20},{"title":"DFF Latch","target":"DFF Latch","line":21},{"title":"1-bit register","target":"1-bit register","line":22},{"title":"w-bit register","target":"w-bit register","line":23},{"title":"RAM","target":"RAM","line":24},{"title":"schema-circuito-sequenziale.png","target":"schema-circuito-sequenziale.png","line":28}],"metadata":{"tags":["#category/note","#status/finished","#topic/architettura-degli-elaboratori"],"date":"12-10-2023 22:59:03","links":["[[Lecture 12102023130419]]","[[Lecture 16102023125805]]"]},"task_lines":[]},