1. 暂时先看到第三页一半
   1. 总的来说就是压缩宽度，这样的话访存上就有优势
   2. posit的格式能够保证一定的精度
   3. Q：不用posit格式可行吗
   4. 需要学习posit格式，还有转换的指令
      1. 汇编层面又该如何做呢？
2. 
3. 
4. This means that anyone can modify it by extending the ISA with his very
   own instructions and functionalities: this feature is fundamental, since it allows the design of very low-latency co-processors, functional units and accelerators without the need to
   consider them as external devices that require memory mapping and interrupts.这意味着任何人都可以通过用他自己的指令和功能扩展ISA来修改它:这个特征是基本的，因为它允许设计非常低延迟的协处理器、功能单元和加速器，而***不需要***将它们视为需要  ****存储器映射*和*中断的外部设备***。
5. In this work, we envision the adoption of these two disruptive innovations (RISC-V open architecture and posit arithmetic) to enable posit support inside a RISC-V core
   in a transparent way, without changing other component behaviour.在这项工作中，我们设想采用这两种突破性创新(RISC-V开放架构和posit算法)以***透明的方式 ***在***RISC-V内核中实现posit支持***，而不改变其他组件的行为。
6. 
7. 大概是本来就有浮点 他做了一种位数低的格式 需要压缩解压缩
   1. 然后如果是 *实时* 的话，还需要支持这种格式的计算？
8. 不需要定制编译器就可以使用新指令集的完整软件工具链。
9. 利用RISC-V自定义操作码空间在RISC-V处理器内核中引入新的posit指令
   1. 这些指令就是数据格式之间的转换指令
   2. posit ***有损转换***  成定点数后，它们的和就是**这两个整数的和，无需经过浮点部件**
10. 16bit posit无损，8bit posit有一些损失
11. 
12. ***有FPU就浮点与posit之间转，***
    1. ***没有或者不想用就定点（整型）与posit之间转，用ALU就行***
13. 
14. 工具链：At software level we decided not to modify any element
    of the C compiler toolchain, making the overall software
    library completely portable on any modern RISC-V C
    compiler. We indeed make use of inline assembly
    instruction emission directly from C code, then wrapped
    in a high-level intrinsic interface. Everything is finally
    self-contained inside a single header file
    意思就是在C语言中用内联的汇编写写，完了用一个函数封装起来，这和0的处理是一样的
15. 
16. 
17. 提出了一个基于RISC-V的posit处理器(PPU ),并定制了一个ISA扩展，利用posit格式执行DNN权重压缩，以加速DNN推理。这种扩展支持8或16位posits与32位IEEE floats或定点格式之间的高效转换，精度几乎没有下降。如图5所示，PPU可以无中断方式与FPU和ALU一起集成到RISC-V内核中，并将样本推断时间加快10倍
18. The works on [[12]]() and [[13]]() focus on adding the posit arithmetic support running with custom instruction set extensions (ISE), providing faster execution than previous accelerators connected to the system bus. However, these works do not provide compiler support for a high-level language, which leads to a significant amount of additional workload required for utilizing posit hardware due to the writing of the assembly language[[12]](https://chat.openai.com/c/b107f130-25c4-4f44-9dd0-245eb41af9be) 和 [[13]](https://chat.openai.com/c/b107f130-25c4-4f44-9dd0-245eb41af9be) 中的工作侧重于通过自定义指令集扩展（ISE）添加对 posit 算术的支持，以提供比连接到系统总线的先前加速器更快的执行速度。然而，这些工作没有为高级语言提供编译器支持，这导致在利用 posit 硬件时需要大量额外的工作量，因为需要手动编写汇编语言。
19. On the other hand, some works [[28]](), [[29]](), [[30]]() have evaluated the effects of using posit arithmetic not for computation, but just for data storage in many different applications, including deep learning or climate modeling. Since posits can be as accurate as floats with a fewer number of bits, data can be compressed in a lower-precision posit format with negligible effect on the accuracy. This results in less memory storage required per operand, so higher computing bandwidths can be achieved, or hardware requirements can be reduced this way.另一方面，一些研究 [28] [29] [30] 评估了在许多不同应用中（包括深度学习或气候建模）使用 posit 算术进行数据存储的效果，而不是用于计算。由于 posits 的精度可以与浮点数相当，但使用更少的位数，因此数据可以以较低精度的 posit 格式进行压缩，对准确性几乎没有影响。这导致每个操作数所需的内存存储较少，因此可以实现更高的计算带宽，或者通过这种方式减少硬件要求
20. 在本文中，我们描述了RISC-V ISA的扩展，它实现了8位或16位位与32位IEEE浮点或定点格式之间的转换。我们在核心管道中无缝集成PPUlight单元，而不是改变ARIANE核心中已经存在的浮点单元。我们在功耗、利用率和电路延迟方面获得了最小的开销。因此，纯IEEE FP32的性能没有受到影响。当使用posit < 8时，PPUlight的使用导致数据压缩高达4倍，而计算精度几乎没有下降；0 >(如前面的文章[15]、[16]所证明的)，但是在处理时间方面有开销。         最后，我们提出了一种使用posit压缩的灵活方法，能够仅在开始时解压缩整个神经网络，而不会遭受运行时压缩/解压缩开销。正如我们所报道的，在计算过程中使用转换会产生明显的开销。未来的工作将评估这一方面，为PPU带来更多的算术运算，将light方法结合到一个更完整的方法中。
21. A different approach is taken in [[23]](), where authors use the posit representation as a way to store IEEE floats in memory with a lower bit-width while performing the computations using the IEEE FPU. For this purpose they include a light posit processing unit into the CVA6 core that converts between 8 or 16-bit posits and 32-bit IEEE floats. They also develop an extension of the RISC-V ISA to include these conversion instructions在[23]中采用了一种不同的方法，其中作者使用 posit 表示法作为一种在内存中以较低位宽存储IEEE浮点数的方式，同时使用IEEE FPU执行计算。为此，他们在CVA6核心中包含了一个轻量级的 posit 处理单元，用于在8或16位 posit 和32位 IEEE 浮点数之间进行转换。他们还扩展了RISC-V ISA以包括这些转换指令
