// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2015.1
// Copyright (C) 2015 Xilinx Inc. All rights reserved.
// 
// ===========================================================

#ifndef _DCT_Block_proc1_HH_
#define _DCT_Block_proc1_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "DCT_MAT_Multiply_1.h"
#include "DCT_MAT_Multiply.h"
#include "DCT_Quant.h"
#include "DCT_Block_proc1_T_0.h"
#include "DCT_Block_proc1_T_1.h"
#include "DCT_Block_proc1_T_2.h"
#include "DCT_Block_proc1_T_3.h"
#include "DCT_Block_proc1_T_4.h"
#include "DCT_Block_proc1_T_5.h"
#include "DCT_Block_proc1_T_6.h"
#include "DCT_Block_proc1_T_7.h"
#include "DCT_Block_proc1_Tinv_0.h"
#include "DCT_Block_proc1_Tinv_1.h"
#include "DCT_Block_proc1_Tinv_2.h"
#include "DCT_Block_proc1_Tinv_3.h"
#include "DCT_Block_proc1_Tinv_4.h"
#include "DCT_Block_proc1_Tinv_5.h"
#include "DCT_Block_proc1_Tinv_6.h"
#include "DCT_Block_proc1_Tinv_7.h"
#include "DCT_Block_proc1_Xmat2.h"
#include "DCT_Block_proc1_temp_0.h"

namespace ap_rtl {

struct DCT_Block_proc1 : public sc_module {
    // Port declarations 15
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_in< sc_logic > ap_continue;
    sc_out< sc_logic > ap_idle;
    sc_out< sc_logic > ap_ready;
    sc_in< sc_lv<32> > p_read;
    sc_out< sc_lv<6> > Xmat_address0;
    sc_out< sc_logic > Xmat_ce0;
    sc_in< sc_lv<32> > Xmat_q0;
    sc_out< sc_lv<6> > Ymat_address0;
    sc_out< sc_logic > Ymat_ce0;
    sc_out< sc_logic > Ymat_we0;
    sc_out< sc_lv<32> > Ymat_d0;


    // Module declarations
    DCT_Block_proc1(sc_module_name name);
    SC_HAS_PROCESS(DCT_Block_proc1);

    ~DCT_Block_proc1();

    sc_trace_file* mVcdFile;

    DCT_Block_proc1_T_0* T_0_U;
    DCT_Block_proc1_T_1* T_1_U;
    DCT_Block_proc1_T_2* T_2_U;
    DCT_Block_proc1_T_3* T_3_U;
    DCT_Block_proc1_T_4* T_4_U;
    DCT_Block_proc1_T_5* T_5_U;
    DCT_Block_proc1_T_6* T_6_U;
    DCT_Block_proc1_T_7* T_7_U;
    DCT_Block_proc1_Tinv_0* Tinv_0_U;
    DCT_Block_proc1_Tinv_1* Tinv_1_U;
    DCT_Block_proc1_Tinv_2* Tinv_2_U;
    DCT_Block_proc1_Tinv_3* Tinv_3_U;
    DCT_Block_proc1_Tinv_4* Tinv_4_U;
    DCT_Block_proc1_Tinv_5* Tinv_5_U;
    DCT_Block_proc1_Tinv_6* Tinv_6_U;
    DCT_Block_proc1_Tinv_7* Tinv_7_U;
    DCT_Block_proc1_Xmat2* Xmat2_U;
    DCT_Block_proc1_temp_0* temp_0_U;
    DCT_Block_proc1_temp_0* temp_1_U;
    DCT_Block_proc1_temp_0* temp_2_U;
    DCT_Block_proc1_temp_0* temp_3_U;
    DCT_Block_proc1_temp_0* temp_4_U;
    DCT_Block_proc1_temp_0* temp_5_U;
    DCT_Block_proc1_temp_0* temp_6_U;
    DCT_Block_proc1_temp_0* temp_7_U;
    DCT_MAT_Multiply_1* grp_DCT_MAT_Multiply_1_fu_109;
    DCT_MAT_Multiply* grp_DCT_MAT_Multiply_fu_147;
    DCT_Quant* grp_DCT_Quant_fu_193;
    sc_signal< sc_logic > ap_done_reg;
    sc_signal< sc_lv<13> > ap_CS_fsm;
    sc_signal< sc_logic > ap_sig_cseq_ST_st1_fsm_0;
    sc_signal< bool > ap_sig_bdd_32;
    sc_signal< sc_lv<3> > T_0_address0;
    sc_signal< sc_logic > T_0_ce0;
    sc_signal< sc_lv<32> > T_0_q0;
    sc_signal< sc_lv<3> > T_0_address1;
    sc_signal< sc_logic > T_0_ce1;
    sc_signal< sc_lv<32> > T_0_q1;
    sc_signal< sc_lv<3> > T_1_address0;
    sc_signal< sc_logic > T_1_ce0;
    sc_signal< sc_lv<32> > T_1_q0;
    sc_signal< sc_lv<3> > T_1_address1;
    sc_signal< sc_logic > T_1_ce1;
    sc_signal< sc_lv<32> > T_1_q1;
    sc_signal< sc_lv<3> > T_2_address0;
    sc_signal< sc_logic > T_2_ce0;
    sc_signal< sc_lv<32> > T_2_q0;
    sc_signal< sc_lv<3> > T_2_address1;
    sc_signal< sc_logic > T_2_ce1;
    sc_signal< sc_lv<32> > T_2_q1;
    sc_signal< sc_lv<3> > T_3_address0;
    sc_signal< sc_logic > T_3_ce0;
    sc_signal< sc_lv<32> > T_3_q0;
    sc_signal< sc_lv<3> > T_3_address1;
    sc_signal< sc_logic > T_3_ce1;
    sc_signal< sc_lv<32> > T_3_q1;
    sc_signal< sc_lv<3> > T_4_address0;
    sc_signal< sc_logic > T_4_ce0;
    sc_signal< sc_lv<32> > T_4_q0;
    sc_signal< sc_lv<3> > T_4_address1;
    sc_signal< sc_logic > T_4_ce1;
    sc_signal< sc_lv<32> > T_4_q1;
    sc_signal< sc_lv<3> > T_5_address0;
    sc_signal< sc_logic > T_5_ce0;
    sc_signal< sc_lv<32> > T_5_q0;
    sc_signal< sc_lv<3> > T_5_address1;
    sc_signal< sc_logic > T_5_ce1;
    sc_signal< sc_lv<32> > T_5_q1;
    sc_signal< sc_lv<3> > T_6_address0;
    sc_signal< sc_logic > T_6_ce0;
    sc_signal< sc_lv<32> > T_6_q0;
    sc_signal< sc_lv<3> > T_6_address1;
    sc_signal< sc_logic > T_6_ce1;
    sc_signal< sc_lv<32> > T_6_q1;
    sc_signal< sc_lv<3> > T_7_address0;
    sc_signal< sc_logic > T_7_ce0;
    sc_signal< sc_lv<32> > T_7_q0;
    sc_signal< sc_lv<3> > T_7_address1;
    sc_signal< sc_logic > T_7_ce1;
    sc_signal< sc_lv<32> > T_7_q1;
    sc_signal< sc_lv<3> > Tinv_0_address0;
    sc_signal< sc_logic > Tinv_0_ce0;
    sc_signal< sc_lv<32> > Tinv_0_q0;
    sc_signal< sc_lv<3> > Tinv_0_address1;
    sc_signal< sc_logic > Tinv_0_ce1;
    sc_signal< sc_lv<32> > Tinv_0_q1;
    sc_signal< sc_lv<3> > Tinv_1_address0;
    sc_signal< sc_logic > Tinv_1_ce0;
    sc_signal< sc_lv<32> > Tinv_1_q0;
    sc_signal< sc_lv<3> > Tinv_1_address1;
    sc_signal< sc_logic > Tinv_1_ce1;
    sc_signal< sc_lv<32> > Tinv_1_q1;
    sc_signal< sc_lv<3> > Tinv_2_address0;
    sc_signal< sc_logic > Tinv_2_ce0;
    sc_signal< sc_lv<32> > Tinv_2_q0;
    sc_signal< sc_lv<3> > Tinv_2_address1;
    sc_signal< sc_logic > Tinv_2_ce1;
    sc_signal< sc_lv<32> > Tinv_2_q1;
    sc_signal< sc_lv<3> > Tinv_3_address0;
    sc_signal< sc_logic > Tinv_3_ce0;
    sc_signal< sc_lv<32> > Tinv_3_q0;
    sc_signal< sc_lv<3> > Tinv_3_address1;
    sc_signal< sc_logic > Tinv_3_ce1;
    sc_signal< sc_lv<32> > Tinv_3_q1;
    sc_signal< sc_lv<3> > Tinv_4_address0;
    sc_signal< sc_logic > Tinv_4_ce0;
    sc_signal< sc_lv<32> > Tinv_4_q0;
    sc_signal< sc_lv<3> > Tinv_4_address1;
    sc_signal< sc_logic > Tinv_4_ce1;
    sc_signal< sc_lv<32> > Tinv_4_q1;
    sc_signal< sc_lv<3> > Tinv_5_address0;
    sc_signal< sc_logic > Tinv_5_ce0;
    sc_signal< sc_lv<32> > Tinv_5_q0;
    sc_signal< sc_lv<3> > Tinv_5_address1;
    sc_signal< sc_logic > Tinv_5_ce1;
    sc_signal< sc_lv<32> > Tinv_5_q1;
    sc_signal< sc_lv<3> > Tinv_6_address0;
    sc_signal< sc_logic > Tinv_6_ce0;
    sc_signal< sc_lv<32> > Tinv_6_q0;
    sc_signal< sc_lv<3> > Tinv_6_address1;
    sc_signal< sc_logic > Tinv_6_ce1;
    sc_signal< sc_lv<32> > Tinv_6_q1;
    sc_signal< sc_lv<3> > Tinv_7_address0;
    sc_signal< sc_logic > Tinv_7_ce0;
    sc_signal< sc_lv<32> > Tinv_7_q0;
    sc_signal< sc_lv<3> > Tinv_7_address1;
    sc_signal< sc_logic > Tinv_7_ce1;
    sc_signal< sc_lv<32> > Tinv_7_q1;
    sc_signal< sc_lv<32> > p_read_127_read_fu_102_p2;
    sc_signal< bool > ap_sig_bdd_234;
    sc_signal< sc_lv<6> > Xmat2_address0;
    sc_signal< sc_logic > Xmat2_ce0;
    sc_signal< sc_logic > Xmat2_we0;
    sc_signal< sc_lv<32> > Xmat2_d0;
    sc_signal< sc_lv<32> > Xmat2_q0;
    sc_signal< sc_lv<3> > temp_0_address0;
    sc_signal< sc_logic > temp_0_ce0;
    sc_signal< sc_logic > temp_0_we0;
    sc_signal< sc_lv<32> > temp_0_d0;
    sc_signal< sc_lv<32> > temp_0_q0;
    sc_signal< sc_lv<3> > temp_0_address1;
    sc_signal< sc_logic > temp_0_ce1;
    sc_signal< sc_lv<32> > temp_0_q1;
    sc_signal< sc_lv<3> > temp_1_address0;
    sc_signal< sc_logic > temp_1_ce0;
    sc_signal< sc_logic > temp_1_we0;
    sc_signal< sc_lv<32> > temp_1_d0;
    sc_signal< sc_lv<32> > temp_1_q0;
    sc_signal< sc_lv<3> > temp_1_address1;
    sc_signal< sc_logic > temp_1_ce1;
    sc_signal< sc_lv<32> > temp_1_q1;
    sc_signal< sc_lv<3> > temp_2_address0;
    sc_signal< sc_logic > temp_2_ce0;
    sc_signal< sc_logic > temp_2_we0;
    sc_signal< sc_lv<32> > temp_2_d0;
    sc_signal< sc_lv<32> > temp_2_q0;
    sc_signal< sc_lv<3> > temp_2_address1;
    sc_signal< sc_logic > temp_2_ce1;
    sc_signal< sc_lv<32> > temp_2_q1;
    sc_signal< sc_lv<3> > temp_3_address0;
    sc_signal< sc_logic > temp_3_ce0;
    sc_signal< sc_logic > temp_3_we0;
    sc_signal< sc_lv<32> > temp_3_d0;
    sc_signal< sc_lv<32> > temp_3_q0;
    sc_signal< sc_lv<3> > temp_3_address1;
    sc_signal< sc_logic > temp_3_ce1;
    sc_signal< sc_lv<32> > temp_3_q1;
    sc_signal< sc_lv<3> > temp_4_address0;
    sc_signal< sc_logic > temp_4_ce0;
    sc_signal< sc_logic > temp_4_we0;
    sc_signal< sc_lv<32> > temp_4_d0;
    sc_signal< sc_lv<32> > temp_4_q0;
    sc_signal< sc_lv<3> > temp_4_address1;
    sc_signal< sc_logic > temp_4_ce1;
    sc_signal< sc_lv<32> > temp_4_q1;
    sc_signal< sc_lv<3> > temp_5_address0;
    sc_signal< sc_logic > temp_5_ce0;
    sc_signal< sc_logic > temp_5_we0;
    sc_signal< sc_lv<32> > temp_5_d0;
    sc_signal< sc_lv<32> > temp_5_q0;
    sc_signal< sc_lv<3> > temp_5_address1;
    sc_signal< sc_logic > temp_5_ce1;
    sc_signal< sc_lv<32> > temp_5_q1;
    sc_signal< sc_lv<3> > temp_6_address0;
    sc_signal< sc_logic > temp_6_ce0;
    sc_signal< sc_logic > temp_6_we0;
    sc_signal< sc_lv<32> > temp_6_d0;
    sc_signal< sc_lv<32> > temp_6_q0;
    sc_signal< sc_lv<3> > temp_6_address1;
    sc_signal< sc_logic > temp_6_ce1;
    sc_signal< sc_lv<32> > temp_6_q1;
    sc_signal< sc_lv<3> > temp_7_address0;
    sc_signal< sc_logic > temp_7_ce0;
    sc_signal< sc_logic > temp_7_we0;
    sc_signal< sc_lv<32> > temp_7_d0;
    sc_signal< sc_lv<32> > temp_7_q0;
    sc_signal< sc_lv<3> > temp_7_address1;
    sc_signal< sc_logic > temp_7_ce1;
    sc_signal< sc_lv<32> > temp_7_q1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A1_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A1_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A1_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A1_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A1_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A1_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A1_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A1_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A1_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A1_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A2_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A2_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A2_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A2_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A2_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A2_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A2_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A2_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A2_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A2_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A3_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A3_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A3_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A3_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A3_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A3_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A3_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A3_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A3_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A3_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A4_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A4_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A4_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A4_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A4_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A4_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A4_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A4_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A4_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A4_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A5_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A5_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A5_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A5_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A5_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A5_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A5_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A5_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A5_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A5_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A6_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A6_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A6_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A6_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A6_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A6_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A6_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A6_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A6_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A6_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A7_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A7_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A7_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A7_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A7_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_A7_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A7_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A7_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_A7_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_A7_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_0_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_0_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_0_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_0_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_0_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_0_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_0_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_0_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_0_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_0_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_1_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_1_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_1_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_1_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_1_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_1_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_1_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_1_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_1_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_1_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_2_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_2_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_2_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_2_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_2_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_2_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_2_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_2_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_2_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_2_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_3_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_3_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_3_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_3_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_3_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_3_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_3_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_3_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_3_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_3_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_4_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_4_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_4_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_4_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_4_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_4_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_4_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_4_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_4_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_4_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_5_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_5_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_5_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_5_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_5_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_5_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_5_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_5_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_5_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_5_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_6_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_6_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_6_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_6_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_6_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_6_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_6_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_6_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_6_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_6_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_7_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_7_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_7_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_7_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_7_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_1_fu_109_B_7_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_7_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_7_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_B_7_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_B_7_we1;
    sc_signal< sc_lv<6> > grp_DCT_MAT_Multiply_1_fu_109_C_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_C_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_C_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_C_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_C_we0;
    sc_signal< sc_lv<6> > grp_DCT_MAT_Multiply_1_fu_109_C_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_C_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_C_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_1_fu_109_C_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_C_we1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_C_pipo_status;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_C_pipo_update;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_ap_done;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_ap_start;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_ap_idle;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_ap_ready;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_0_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_0_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_0_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_0_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_0_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_0_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_0_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_0_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_0_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_0_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_1_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_1_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_1_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_1_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_1_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_1_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_1_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_1_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_1_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_1_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_2_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_2_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_2_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_2_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_2_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_2_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_2_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_2_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_2_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_2_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_3_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_3_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_3_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_3_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_3_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_3_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_3_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_3_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_3_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_3_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_4_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_4_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_4_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_4_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_4_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_4_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_4_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_4_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_4_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_4_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_5_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_5_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_5_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_5_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_5_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_5_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_5_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_5_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_5_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_5_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_6_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_6_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_6_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_6_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_6_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_6_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_6_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_6_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_6_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_6_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_7_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_7_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_7_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_7_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_7_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_A_7_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_7_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_7_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_A_7_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_A_7_we1;
    sc_signal< sc_lv<6> > grp_DCT_MAT_Multiply_fu_147_B_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_B_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_B_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_B_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_B_we0;
    sc_signal< sc_lv<6> > grp_DCT_MAT_Multiply_fu_147_B_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_B_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_B_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_B_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_B_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_0_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_0_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_0_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_0_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_0_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_0_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_0_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_0_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_0_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_0_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_1_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_1_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_1_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_1_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_1_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_1_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_1_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_1_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_1_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_1_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_2_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_2_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_2_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_2_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_2_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_2_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_2_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_2_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_2_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_2_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_3_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_3_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_3_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_3_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_3_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_3_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_3_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_3_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_3_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_3_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_4_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_4_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_4_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_4_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_4_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_4_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_4_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_4_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_4_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_4_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_5_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_5_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_5_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_5_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_5_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_5_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_5_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_5_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_5_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_5_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_6_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_6_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_6_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_6_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_6_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_6_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_6_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_6_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_6_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_6_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_7_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_7_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_7_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_7_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_7_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_147_C_7_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_7_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_7_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_147_C_7_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_C_7_we1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_B_pipo_status;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_B_pipo_update;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_ap_done;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_ap_start;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_ap_idle;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_ap_ready;
    sc_signal< sc_logic > grp_DCT_Quant_fu_193_ap_start;
    sc_signal< sc_logic > grp_DCT_Quant_fu_193_ap_done;
    sc_signal< sc_logic > grp_DCT_Quant_fu_193_ap_idle;
    sc_signal< sc_logic > grp_DCT_Quant_fu_193_ap_ready;
    sc_signal< sc_lv<6> > grp_DCT_Quant_fu_193_X_address0;
    sc_signal< sc_logic > grp_DCT_Quant_fu_193_X_ce0;
    sc_signal< sc_lv<32> > grp_DCT_Quant_fu_193_X_q0;
    sc_signal< sc_lv<1> > grp_DCT_Quant_fu_193_function_r;
    sc_signal< sc_lv<6> > grp_DCT_Quant_fu_193_Y_address0;
    sc_signal< sc_logic > grp_DCT_Quant_fu_193_Y_ce0;
    sc_signal< sc_logic > grp_DCT_Quant_fu_193_Y_we0;
    sc_signal< sc_lv<32> > grp_DCT_Quant_fu_193_Y_d0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_1_fu_109_ap_start_ap_start_reg;
    sc_signal< sc_logic > ap_sig_cseq_ST_st3_fsm_2;
    sc_signal< bool > ap_sig_bdd_721;
    sc_signal< sc_logic > ap_reg_startack_grp_DCT_MAT_Multiply_1_fu_109_ap_ready;
    sc_signal< sc_logic > ap_sig_startack_grp_DCT_MAT_Multiply_1_fu_109_ap_ready;
    sc_signal< sc_logic > ap_sig_cseq_ST_st4_fsm_3;
    sc_signal< bool > ap_sig_bdd_733;
    sc_signal< sc_logic > ap_sig_cseq_ST_st5_fsm_4;
    sc_signal< bool > ap_sig_bdd_755;
    sc_signal< sc_logic > ap_sig_cseq_ST_st6_fsm_5;
    sc_signal< bool > ap_sig_bdd_763;
    sc_signal< sc_logic > ap_sig_cseq_ST_st8_fsm_7;
    sc_signal< bool > ap_sig_bdd_783;
    sc_signal< sc_logic > ap_sig_cseq_ST_st9_fsm_8;
    sc_signal< bool > ap_sig_bdd_791;
    sc_signal< sc_logic > ap_sig_cseq_ST_st12_fsm_11;
    sc_signal< bool > ap_sig_bdd_805;
    sc_signal< sc_logic > ap_sig_cseq_ST_st13_fsm_12;
    sc_signal< bool > ap_sig_bdd_813;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_147_ap_start_ap_start_reg;
    sc_signal< sc_logic > ap_reg_startack_grp_DCT_MAT_Multiply_fu_147_ap_ready;
    sc_signal< sc_logic > ap_sig_startack_grp_DCT_MAT_Multiply_fu_147_ap_ready;
    sc_signal< sc_logic > ap_sig_cseq_ST_st2_fsm_1;
    sc_signal< bool > ap_sig_bdd_837;
    sc_signal< sc_logic > ap_sig_cseq_ST_st7_fsm_6;
    sc_signal< bool > ap_sig_bdd_859;
    sc_signal< sc_logic > ap_sig_cseq_ST_st11_fsm_10;
    sc_signal< bool > ap_sig_bdd_876;
    sc_signal< sc_logic > grp_DCT_Quant_fu_193_ap_start_ap_start_reg;
    sc_signal< sc_logic > ap_sig_cseq_ST_st10_fsm_9;
    sc_signal< bool > ap_sig_bdd_915;
    sc_signal< sc_lv<13> > ap_NS_fsm;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<13> ap_ST_st1_fsm_0;
    static const sc_lv<13> ap_ST_st2_fsm_1;
    static const sc_lv<13> ap_ST_st3_fsm_2;
    static const sc_lv<13> ap_ST_st4_fsm_3;
    static const sc_lv<13> ap_ST_st5_fsm_4;
    static const sc_lv<13> ap_ST_st6_fsm_5;
    static const sc_lv<13> ap_ST_st7_fsm_6;
    static const sc_lv<13> ap_ST_st8_fsm_7;
    static const sc_lv<13> ap_ST_st9_fsm_8;
    static const sc_lv<13> ap_ST_st10_fsm_9;
    static const sc_lv<13> ap_ST_st11_fsm_10;
    static const sc_lv<13> ap_ST_st12_fsm_11;
    static const sc_lv<13> ap_ST_st13_fsm_12;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<1> ap_const_lv1_1;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<32> ap_const_lv32_4;
    static const sc_lv<32> ap_const_lv32_3;
    static const sc_lv<32> ap_const_lv32_5;
    static const sc_lv<32> ap_const_lv32_7;
    static const sc_lv<32> ap_const_lv32_8;
    static const sc_lv<32> ap_const_lv32_B;
    static const sc_lv<32> ap_const_lv32_C;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<32> ap_const_lv32_6;
    static const sc_lv<32> ap_const_lv32_A;
    static const sc_lv<32> ap_const_lv32_9;
    static const sc_lv<1> ap_const_lv1_0;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_T_0_address0();
    void thread_T_0_address1();
    void thread_T_0_ce0();
    void thread_T_0_ce1();
    void thread_T_1_address0();
    void thread_T_1_address1();
    void thread_T_1_ce0();
    void thread_T_1_ce1();
    void thread_T_2_address0();
    void thread_T_2_address1();
    void thread_T_2_ce0();
    void thread_T_2_ce1();
    void thread_T_3_address0();
    void thread_T_3_address1();
    void thread_T_3_ce0();
    void thread_T_3_ce1();
    void thread_T_4_address0();
    void thread_T_4_address1();
    void thread_T_4_ce0();
    void thread_T_4_ce1();
    void thread_T_5_address0();
    void thread_T_5_address1();
    void thread_T_5_ce0();
    void thread_T_5_ce1();
    void thread_T_6_address0();
    void thread_T_6_address1();
    void thread_T_6_ce0();
    void thread_T_6_ce1();
    void thread_T_7_address0();
    void thread_T_7_address1();
    void thread_T_7_ce0();
    void thread_T_7_ce1();
    void thread_Tinv_0_address0();
    void thread_Tinv_0_address1();
    void thread_Tinv_0_ce0();
    void thread_Tinv_0_ce1();
    void thread_Tinv_1_address0();
    void thread_Tinv_1_address1();
    void thread_Tinv_1_ce0();
    void thread_Tinv_1_ce1();
    void thread_Tinv_2_address0();
    void thread_Tinv_2_address1();
    void thread_Tinv_2_ce0();
    void thread_Tinv_2_ce1();
    void thread_Tinv_3_address0();
    void thread_Tinv_3_address1();
    void thread_Tinv_3_ce0();
    void thread_Tinv_3_ce1();
    void thread_Tinv_4_address0();
    void thread_Tinv_4_address1();
    void thread_Tinv_4_ce0();
    void thread_Tinv_4_ce1();
    void thread_Tinv_5_address0();
    void thread_Tinv_5_address1();
    void thread_Tinv_5_ce0();
    void thread_Tinv_5_ce1();
    void thread_Tinv_6_address0();
    void thread_Tinv_6_address1();
    void thread_Tinv_6_ce0();
    void thread_Tinv_6_ce1();
    void thread_Tinv_7_address0();
    void thread_Tinv_7_address1();
    void thread_Tinv_7_ce0();
    void thread_Tinv_7_ce1();
    void thread_Xmat2_address0();
    void thread_Xmat2_ce0();
    void thread_Xmat2_d0();
    void thread_Xmat2_we0();
    void thread_Xmat_address0();
    void thread_Xmat_ce0();
    void thread_Ymat_address0();
    void thread_Ymat_ce0();
    void thread_Ymat_d0();
    void thread_Ymat_we0();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_ap_sig_bdd_234();
    void thread_ap_sig_bdd_32();
    void thread_ap_sig_bdd_721();
    void thread_ap_sig_bdd_733();
    void thread_ap_sig_bdd_755();
    void thread_ap_sig_bdd_763();
    void thread_ap_sig_bdd_783();
    void thread_ap_sig_bdd_791();
    void thread_ap_sig_bdd_805();
    void thread_ap_sig_bdd_813();
    void thread_ap_sig_bdd_837();
    void thread_ap_sig_bdd_859();
    void thread_ap_sig_bdd_876();
    void thread_ap_sig_bdd_915();
    void thread_ap_sig_cseq_ST_st10_fsm_9();
    void thread_ap_sig_cseq_ST_st11_fsm_10();
    void thread_ap_sig_cseq_ST_st12_fsm_11();
    void thread_ap_sig_cseq_ST_st13_fsm_12();
    void thread_ap_sig_cseq_ST_st1_fsm_0();
    void thread_ap_sig_cseq_ST_st2_fsm_1();
    void thread_ap_sig_cseq_ST_st3_fsm_2();
    void thread_ap_sig_cseq_ST_st4_fsm_3();
    void thread_ap_sig_cseq_ST_st5_fsm_4();
    void thread_ap_sig_cseq_ST_st6_fsm_5();
    void thread_ap_sig_cseq_ST_st7_fsm_6();
    void thread_ap_sig_cseq_ST_st8_fsm_7();
    void thread_ap_sig_cseq_ST_st9_fsm_8();
    void thread_ap_sig_startack_grp_DCT_MAT_Multiply_1_fu_109_ap_ready();
    void thread_ap_sig_startack_grp_DCT_MAT_Multiply_fu_147_ap_ready();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A1_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A1_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A2_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A2_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A3_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A3_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A4_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A4_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A5_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A5_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A6_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A6_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A7_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A7_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_A_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_0_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_0_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_1_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_1_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_2_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_2_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_3_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_3_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_4_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_4_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_5_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_5_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_6_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_6_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_7_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_B_7_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_C_pipo_status();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_C_q0();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_C_q1();
    void thread_grp_DCT_MAT_Multiply_1_fu_109_ap_start();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_0_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_0_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_1_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_1_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_2_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_2_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_3_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_3_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_4_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_4_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_5_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_5_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_6_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_6_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_7_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_A_7_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_B_pipo_status();
    void thread_grp_DCT_MAT_Multiply_fu_147_B_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_B_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_0_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_0_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_1_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_1_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_2_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_2_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_3_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_3_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_4_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_4_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_5_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_5_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_6_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_6_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_7_q0();
    void thread_grp_DCT_MAT_Multiply_fu_147_C_7_q1();
    void thread_grp_DCT_MAT_Multiply_fu_147_ap_start();
    void thread_grp_DCT_Quant_fu_193_X_q0();
    void thread_grp_DCT_Quant_fu_193_ap_start();
    void thread_grp_DCT_Quant_fu_193_function_r();
    void thread_p_read_127_read_fu_102_p2();
    void thread_temp_0_address0();
    void thread_temp_0_address1();
    void thread_temp_0_ce0();
    void thread_temp_0_ce1();
    void thread_temp_0_d0();
    void thread_temp_0_we0();
    void thread_temp_1_address0();
    void thread_temp_1_address1();
    void thread_temp_1_ce0();
    void thread_temp_1_ce1();
    void thread_temp_1_d0();
    void thread_temp_1_we0();
    void thread_temp_2_address0();
    void thread_temp_2_address1();
    void thread_temp_2_ce0();
    void thread_temp_2_ce1();
    void thread_temp_2_d0();
    void thread_temp_2_we0();
    void thread_temp_3_address0();
    void thread_temp_3_address1();
    void thread_temp_3_ce0();
    void thread_temp_3_ce1();
    void thread_temp_3_d0();
    void thread_temp_3_we0();
    void thread_temp_4_address0();
    void thread_temp_4_address1();
    void thread_temp_4_ce0();
    void thread_temp_4_ce1();
    void thread_temp_4_d0();
    void thread_temp_4_we0();
    void thread_temp_5_address0();
    void thread_temp_5_address1();
    void thread_temp_5_ce0();
    void thread_temp_5_ce1();
    void thread_temp_5_d0();
    void thread_temp_5_we0();
    void thread_temp_6_address0();
    void thread_temp_6_address1();
    void thread_temp_6_ce0();
    void thread_temp_6_ce1();
    void thread_temp_6_d0();
    void thread_temp_6_we0();
    void thread_temp_7_address0();
    void thread_temp_7_address1();
    void thread_temp_7_ce0();
    void thread_temp_7_ce1();
    void thread_temp_7_d0();
    void thread_temp_7_we0();
    void thread_ap_NS_fsm();
};

}

using namespace ap_rtl;

#endif
