{"config":{"lang":["en"],"separator":"[\\s\\u200b\\-_,:!=\\[\\]()\"`/]+|\\.(?!\\d)|&[lg]t;|(?!\\b)(?=[A-Z][a-z])","pipeline":["stopWordFilter"]},"docs":[{"location":"","title":"Elevator Control Design and Validation","text":"<p>O projeto atual \u00e9 desenvolvido para avaliar o desenvolvimento de um sistema de controle para elevadores baseado na metodologia de model-based design (MBD). O projeto, em conjunto com a documenta\u00e7\u00e3o presente elicitar o proceso de desenvolvimento cont\u00ednuo tanto das defini\u00e7\u00f5es de projeto, como das atividades t\u00e9cnicas desempenhadas.</p>"},{"location":"#ciclo-de-desenvolvimento","title":"Ciclo de Desenvolvimento","text":"<p>Apoiado nas pr\u00e1ticas \u00e1geis, este projeto deve:</p> <ul> <li>Elicitar <code>requisitos</code> para o projeto</li> <li>Desenvolver <code>casos de teste</code> para estes requisitos</li> <li>Elicitar <code>especifica\u00e7\u00f5es</code> para o atingimento dos requisitos e     objetivos espec\u00edficos do ciclo.</li> <li>Desenvolver <code>modelos do sistema</code> e <code>modelos do controle</code></li> <li>Desenvolver <code>procedimentos de teste</code> e automa\u00e7\u00f5es para tais</li> <li>Validar em plataforma HIL os artefatos desenvolvidos (Software e modelos)     frente aos artefatos de projeto como especifica\u00e7\u00f5es e requisitos.</li> </ul>"},{"location":"artifacts/requirements/","title":"Requisitos de projeto","text":""},{"location":"artifacts/requirements/#req-010","title":"REQ-010","text":"<p>Conforto de Opera\u00e7\u00e3o</p> <p>Descri\u00e7\u00e3o</p> <p>A ABNT determina que, dado um sistema de elevador: <pre><code>O sistema deve apresentar opera\u00e7\u00e3o confort\u00e1vel, com\nacelera\u00e7\u00e3o e desacelera\u00e7\u00e3o suaves, sem trancos ou solvancos.\n</code></pre></p> <p>Artefatos Relacionados</p> <ul> <li>Derivado em  REQ-05 Conforto de Opera\u00e7\u00e3o - Acelera\u00e7\u00e3o</li> <li>Derivado em  REQ-06 Conforto de Opera\u00e7\u00e3o - Jitter</li> <li>Testado por  Conforto de Opera\u00e7\u00e3o - Acelera\u00e7\u00e3o</li> <li>Testado por  Conforto de Opera\u00e7\u00e3o - Jitter</li> </ul>"},{"location":"artifacts/requirements/#req-020","title":"REQ-020","text":"<p>Inibi\u00e7\u00e3o de Travamento por Usu\u00e1rio</p> <p>Descri\u00e7\u00e3o</p> <p>O sistema deve inibir usu\u00e1rios de reterem as portas abertas por tempo prolongado.</p> <p>Artefatos Relacionados</p> <ul> <li>Derivado em  Alerta Sonoro da Cabine</li> </ul>"},{"location":"artifacts/requirements/#req-030","title":"REQ-030","text":"<p>Exatid\u00e3o de Posicionamento</p> <p>Descri\u00e7\u00e3o</p> <p>5.12.1.1.4 A exatid\u00e3o de parada do piso da cabina deve ser de \u00b1 10 mm. Se, por exemplo, durante o per\u00edodo de carga e descarga, a exatid\u00e3o de nivelamento for excedida em \u00b1 20 mm, ela deve ser corrigida para \u00b1 10 mm.a</p> <p>Artefatos Relacionados</p> <ul> <li>Derivado em  REQ-08 Exatid\u00e3o de Posicionamento - Parada</li> <li>Derivado em  REQ-09 Exatid\u00e3o de Posicionamento - Carga/Descarga</li> <li>Testado por  Exatid\u00e3o de Posicionamento - Parada</li> <li>Testado por  Exatid\u00e3o de Posicionamento - Carga/Descarga</li> </ul>"},{"location":"artifacts/requirements/#req-040","title":"REQ-040","text":"<p>Restri\u00e7\u00e3o de Velocidade em Opera\u00e7\u00e3o Segundo ABNT</p> <p>Descri\u00e7\u00e3o</p> <p>5.9.2.4 A velocidade do carro, com metade da carga nominal, em subida ou descida, no meio do percurso, excluindo os per\u00edodos de acelera\u00e7\u00e3o e retardamento, n\u00e3o pode exceder \u00e0 velocidade nominal em mais de 5%, com a frequ\u00eancia da rede no valor nominal e a tens\u00e3o do motor igual ao valor nominal do equipamento.     a) impedir o elevador de atender chamadas de pavimento e comandos remotos;     b) desativar a opera\u00e7\u00e3o das portas autom\u00e1ticas;     c) permitir chamada, pelo menos para os pavimentos         extremos, para manuten\u00e7\u00e3o.</p> <p>Artefatos Relacionados</p> <p> Nenhum at\u00e9 o momento</p>"},{"location":"artifacts/requirements/#req-050","title":"REQ-050","text":"<p>Conforto de Opera\u00e7\u00e3o - Acelera\u00e7\u00e3o</p> <p>Descri\u00e7\u00e3o</p> <p>A opera\u00e7\u00e3o do sistema n\u00e3o deve ultrapassar a acelera\u00e7\u00e3o m\u00e1xima.</p> <p>Artefatos Relacionados</p> <ul> <li>Derivado de  REQ-010 Conforto de Opera\u00e7\u00e3o</li> <li>Especificado por  SPEC-01 Acelera\u00e7\u00e3o M\u00e1xima</li> <li>Testado por  Conforto de Opera\u00e7\u00e3o - Acelera\u00e7\u00e3o</li> </ul>"},{"location":"artifacts/requirements/#req-060","title":"REQ-060","text":"<p>Conforto de Opera\u00e7\u00e3o - Jitter</p> <p>Descri\u00e7\u00e3o</p> <p>A opera\u00e7\u00e3o do sistema n\u00e3o deve ultrapassar o jitter m\u00e1ximo.</p> <p>Artefatos Relacionados</p> <ul> <li>Derivado de  REQ-010 Conforto de Opera\u00e7\u00e3o</li> <li>Especificado por  SPEC-020 Jitter M\u00e1ximo</li> <li>Testado por  Conforto de Opera\u00e7\u00e3o - Jitter</li> </ul>"},{"location":"artifacts/requirements/#req-070","title":"REQ-070","text":"<p>Alerta Sonoro da Cabine</p> <p>Descri\u00e7\u00e3o</p> <p>O sistema de cabine deve atuar um sinal sonoro ao ultrapassar o  tempo limite de reten\u00e7\u00e3o da cabine.</p> <p>Artefatos Relacionados</p> <ul> <li>Derivador de  REQ-020 Inibi\u00e7\u00e3o de Travamento por Usu\u00e1rio</li> <li>Especificado por  SPEC-030 Tempo Limite de Reten\u00e7\u00e3o da Cabine</li> </ul>"},{"location":"artifacts/requirements/#req-080","title":"REQ-080","text":"<p>Exatid\u00e3o de Posicionamento - Parada</p> <p>Descri\u00e7\u00e3o</p> <p>Ao parar a cabine, o sistema atingir a parada dentro do limite de exatid\u00e3o de parada.</p> <p>Artefatos Relacionados</p> <ul> <li>Derivado de  REQ-030 Exatid\u00e3o de Posicionamento</li> <li>Especificado por  SPEC-040 Limite de Exatid\u00e3o de Parada</li> <li>Testado por  TCASE-040 Exatid\u00e3o de Posicionamento - Parada</li> </ul>"},{"location":"artifacts/requirements/#req-090","title":"REQ-090","text":"<p>Exatid\u00e3o de Posicionamento - Carga/Descarga</p> <p>Descri\u00e7\u00e3o</p> <p>Com a cabine parada, durante uma caraga e descarga, o sistema deve reposicionar a para dentro do limite de exatida\u00e3o de parada caso este exceda o limite de exatid\u00e3o de nivelamento.</p> <p>Artefatos Relacionados</p> <ul> <li>Derivado de  REQ-030 Exatid\u00e3o de Posicionamento</li> <li>Especificado por  SPEC-040 Limite de Exatid\u00e3o de Parada</li> <li>Especificado por  SPEC-050 Limite de Exatid\u00e3o de Nivelamento</li> <li>Testado por  TCASE-050 Exatid\u00e3o de Posicionamento - Carga/Descarga</li> </ul>"},{"location":"artifacts/requirements/#req-100","title":"REQ-100","text":"<p>Chaveamento Coordenado do Sistema de Pot\u00eancia</p> <p>Descri\u00e7\u00e3o</p> <p>Quando o controlador executa chaveamentos do sistema de pot\u00eancia  e atua\u00e7\u00e3o, este efetua o controle de chaveamento apropriado para o sistema de invers\u00e3o de pot\u00eancia.</p> <p>Artefatos Relacionados</p> <ul> <li>Testado por  TCASE-060 Chaveamento n\u00e3o produz curtos</li> </ul>"},{"location":"artifacts/requirements/#req-110","title":"REQ-110","text":"<p>Atua\u00e7\u00e3o do motor sobre carga</p> <p>Descri\u00e7\u00e3o</p> <p>Quando o motor sob controle opera com carga dentro da especificada deve ser capaz de manter a opera\u00e7\u00e3o.</p> <p>Artefatos Relacionados</p> <ul> <li>Testado por  TCASE-070 Controle do motor sob carga especificada continua operando</li> </ul>"},{"location":"artifacts/requirements/#req-120","title":"REQ-120","text":"<p>Controle do motor sobre carga</p> <p>Descri\u00e7\u00e3o</p> <p>Quando o motor sob controle opera com carga dentro da especificada deve ser capaz de manter a opera\u00e7\u00e3o dentro das restri\u00e7\u00f5es especificadas.</p> <p>Artefatos Relacionados</p> <ul> <li>Testado por  TCASE-080 Controle do motor sob carga especificada continua operando nominalmente</li> </ul>"},{"location":"artifacts/specifications/","title":"Especifica\u00e7\u00f5es de projeto","text":""},{"location":"artifacts/specifications/#spec-010","title":"SPEC-010","text":"<p>Acelera\u00e7\u00e3o M\u00e1xima</p> <p>Descri\u00e7\u00e3o</p> <p>TBD</p> <p>Links</p> <ul> <li>Especifica  REQ-050 Conforto de Opera\u00e7\u00e3o - Acelera\u00e7\u00e3o</li> <li>Testado por  TCASE-010 Conforto de Opera\u00e7\u00e3o - Acelera\u00e7\u00e3o</li> </ul>"},{"location":"artifacts/specifications/#spec-020","title":"SPEC-020","text":"<p>Jitter M\u00e1ximo</p> <p>Descri\u00e7\u00e3o</p> <p>TBD</p> <p>Links</p> <ul> <li>Especifica  REQ-060 Conforto de Opera\u00e7\u00e3o - Jitter</li> <li>Testado por  TCASE-020 Conforto de Opera\u00e7\u00e3o - Jitter</li> </ul>"},{"location":"artifacts/specifications/#spec-030","title":"SPEC-030","text":"<p>Tempo Limite de Reten\u00e7\u00e3o da Cabine</p> <p>Descri\u00e7\u00e3o</p> <p>TBD</p> <p>Links</p> <ul> <li>Especifica  REQ-070 Alerta Sonoro da Cabine</li> <li>Testado por  TCASE-030 Inibi\u00e7\u00e3o de travamento</li> </ul>"},{"location":"artifacts/specifications/#spec-040","title":"SPEC-040","text":"<p>Limite de Exatid\u00e3o de Parada</p> <p>Descri\u00e7\u00e3o</p> <p>\u00b1 10 mm</p> <p>Links</p> <ul> <li>Especifica  REQ-080 Exatid\u00e3o de Posicionamento - Parada</li> <li>Especifica  REQ-090 Exatid\u00e3o de Posicionamento - Carga/Descarga</li> <li>Testado por  TCASE-040 Exatid\u00e3o de Posicionamento - Parada</li> </ul>"},{"location":"artifacts/specifications/#spec-050","title":"SPEC-050","text":"<p>Limite de Exatid\u00e3o de Nivelamento</p> <p>Descri\u00e7\u00e3o</p> <p>\u00b1 20 mm</p> <p>Links</p> <ul> <li>Especifica  REQ-090 Exatid\u00e3o de Posicionamento - Carga/Descarga</li> <li>Testado por  TCASE-050 Exatid\u00e3o de Posicionamento - Carga/Descarga</li> </ul>"},{"location":"artifacts/specifications/#spec-060","title":"SPEC-060","text":"<p>Controle de Chaveamento do Sistema de Pot\u00eancia</p> <p>Descri\u00e7\u00e3o</p> <p>O controlador implementa o algortimo de Controle de Campo Orientado.</p> <p>Links</p> <ul> <li>Especifica  REQ-100 Chaveamento Coordenado do Sistema de Pot\u00eancia</li> <li>Especifica  REQ-110 Atua\u00e7\u00e3o do motor sobre carga</li> <li>Especifica  REQ-120 Controle do motor sobre carga</li> <li>Testado por  TCASE-060 Chaveamento n\u00e3o produz curtos</li> <li>Testado por  TCASE-070 Controle do motor sob carga especificada continua operando</li> <li>Testado por  TCASE-080 Controle do motor sob carga especificada continua operando nominalmente</li> </ul>"},{"location":"artifacts/testcase/","title":"Casos de Teste","text":""},{"location":"artifacts/testcase/#tcase-010","title":"TCASE-010","text":"<p>Conforto de Opera\u00e7\u00e3o - Acelera\u00e7\u00e3o</p> <p>Descri\u00e7\u00e3o</p> <p>DADO:</p> <p>Um elevador em opera\u00e7\u00e3o normal.</p> <p>QUANDO:</p> <p>A cabine se desloca.</p> <p>ENT\u00c3O:</p> <p>A acelera\u00e7\u00e3o deve ser menor que a velocidade m\u00e1xima.</p> <p>Artefatos Relacionados</p> <ul> <li>Testa  REQ-010 Conforto de Opera\u00e7\u00e3o</li> <li>Testa  REQ-050 Conforto de Opera\u00e7\u00e3o - Acelera\u00e7\u00e3o</li> <li>Testa  SPEC-010 Acelera\u00e7\u00e3o M\u00e1xima</li> </ul>"},{"location":"artifacts/testcase/#tcase-020","title":"TCASE-020","text":"<p>Conforto de Opera\u00e7\u00e3o - Jitter</p> <p>Descri\u00e7\u00e3o</p> <p>DADO:</p> <p>Um elevador em opera\u00e7\u00e3o normal.</p> <p>QUANDO:</p> <p>A cabine se desloca.</p> <p>ENT\u00c3O:</p> <p>A acelera\u00e7\u00e3o deve ser menor que a velocidade m\u00e1xima.</p> <p>Artefatos Relacionados</p> <ul> <li>Testa  REQ-010 Conforto de Opera\u00e7\u00e3o</li> <li>Testa  REQ-060 Conforto de Opera\u00e7\u00e3o - Jitter</li> <li>Testa  SPEC-030 Tempo Limite de Reten\u00e7\u00e3o da Cabine</li> </ul>"},{"location":"artifacts/testcase/#tcase-030","title":"TCASE-030","text":"<p>Inibi\u00e7\u00e3o de travamento</p> <p>Descri\u00e7\u00e3o</p> <p>DADO:</p> <p>Quando o elevador para em um andar.</p> <p>QUANDO:</p> <p>Ao ser retido pelo usu\u00e1rio por al\u00e9m do tempo limite de reten\u00e7\u00e3o da cabine</p> <p>ENT\u00c3O:</p> <p>Uma a\u00e7\u00e3o de inibi\u00e7\u00e3o (sonoro ou visual, por exemplo) ocorre.</p> <p>Artefatos Relacionados</p> <ul> <li>Testa  REQ-020 Inibi\u00e7\u00e3o de Travamento por Usu\u00e1rio</li> <li>Testa  REQ-070 Alerta Sonoro da Cabine</li> <li>Testa  SPEC-030 Tempo Limite de Reten\u00e7\u00e3o da Cabine</li> </ul>"},{"location":"artifacts/testcase/#tcase-040","title":"TCASE-040","text":"<p>Exatid\u00e3o de Posicionamento - Parada</p> <p>Descri\u00e7\u00e3o</p> <p>DADO:</p> <p>O elevador em movimento.</p> <p>QUANDO:</p> <p>Este elevador para em um andar.</p> <p>ENT\u00c3O:</p> <p>O elevador atinge a posi\u00e7\u00e3o de parada dentro do limite de exatid\u00e3o de parada. </p> <p>Artefatos Relacionados</p> <ul> <li>Testa  REQ-030 Exatid\u00e3o de Posicionamento</li> <li>Testa  REQ-080 Exatid\u00e3o de Posicionamento - Parada</li> <li>Testa  SPEC-040 Limite de Exatid\u00e3o de Parada</li> </ul>"},{"location":"artifacts/testcase/#tcase-050","title":"TCASE-050","text":"<p>Exatid\u00e3o de Posicionamento - Carga/Descarga</p> <p>Descri\u00e7\u00e3o</p> <p>DADO:</p> <p>Quando o elevador em movimento.</p> <p>QUANDO:</p> <p>Para em um andar.</p> <p>ENT\u00c3O:</p> <p>O elevador atinge a posi\u00e7\u00e3o de parada dentro do limite de exatid\u00e3o de nivelamento. </p> <p>Artefatos Relacionados</p> <ul> <li>Testa  REQ-030 Exatid\u00e3o de Posicionamento</li> <li>Testa  REQ-090 Exatid\u00e3o de Posicionamento - Carga/Descarga</li> <li>Testa  SPEC-050 Limite de Exatid\u00e3o de Nivelamento</li> </ul>"},{"location":"artifacts/testcase/#tcase-060","title":"TCASE-060","text":"<p>Chaveamento n\u00e3o produz curtos</p> <p>Descri\u00e7\u00e3o</p> <p>DADO:</p> <p>O sistema de controle de um sistema de pot\u00eancia.</p> <p>QUANDO:</p> <p>O sistema de controle aciona \u00e0s chaves do sistema de pot\u00eancia.</p> <p>ENT\u00c3O:</p> <p>Duas chaves para polaridades opostas da ponte n\u00e3o s\u00e3o acionadas simult\u00e2neamente.</p> <p>Links</p> <ul> <li>Testa  REQ-100 Chaveamento Coordenado do Sistema de Pot\u00eancia</li> <li>Testa  SPEC-060 Controle de Chaveamento do Sistema de Pot\u00eancia</li> </ul>"},{"location":"artifacts/testcase/#tcase-070","title":"TCASE-070","text":"<p>Controle do motor sob carga especificada continua operando</p> <p>Descri\u00e7\u00e3o</p> <p>DADO:</p> <p>O sistema de controle operando o motor.</p> <p>QUANDO:</p> <p>O motor \u00e9 colocado sob carga nominal.</p> <p>ENT\u00c3O:</p> <p>O motor segue movimento na dire\u00e7\u00e3o designada.</p> <p>Links</p> <ul> <li>Testa  REQ-110 Atua\u00e7\u00e3o do motor sobre carga</li> <li>Testa  SPEC-060 Controle de Chaveamento do Sistema de Pot\u00eancia</li> </ul>"},{"location":"artifacts/testcase/#tcase-080","title":"TCASE-080","text":"<p>Controle do motor sob carga especificada continua operando nominalmente</p> <p>Descri\u00e7\u00e3o</p> <p>DADO:</p> <p>O sistema de controle operando o motor.</p> <p>QUANDO:</p> <p>O motor \u00e9 colocado sob carga nominal.</p> <p>ENT\u00c3O:</p> <p>O motor segue movimento na dire\u00e7\u00e3o designada dentro das condi\u00e7\u00f5es especificadas.</p> <p>Links</p> <ul> <li>Testa  REQ-120 Controle do motor sobre carga</li> <li>Testa  SPEC-060 Controle de Chaveamento do Sistema de Pot\u00eancia</li> </ul>"},{"location":"artifacts/testprocedure/","title":"Procedimentos de Teste","text":""},{"location":"artifacts/testprocedure/#tproc-01","title":"*TPROC-01","text":"<p>TBD</p> <p>Descri\u00e7\u00e3o</p> <p>TBD</p> <p>Artefatos Relacionados</p> <ul> <li>TBD</li> </ul>"},{"location":"notes/release/","title":"Notas da Vers\u00e3o","text":""},{"location":"notes/release/#planejamento-da-iteracao","title":"Planejamento da Itera\u00e7\u00e3o","text":"<p>Dado \u00e0 experi\u00eancia dos desenvolvida no \u00faltimo ciclo verifica-se a necessidade de:</p> <ul> <li>Implementar um algoritmo de controle para o acionamento das chaves do     inversor.</li> <li>Desenvolver os modelos de sistema de pot\u00eancia, motor e carga para     verifica\u00e7\u00e3o da fun\u00e7\u00e3o sob cargas simplificadas.</li> </ul> <p>Para tal objetivo o ciclo deve elicitar:</p> <ul> <li>Requisitos para o controlador</li> <li>Especifica\u00e7\u00f5es a serem investigadas</li> <li>Casos de teste que possam ser facilmente aferidos</li> </ul> <p>Para a efici\u00eancia desse ciclo, desenvolvimento de procedimentos de teste devem ser postergado e reavaliados para o pr\u00f3ximo ciclo.</p> <p>Como objetivo geral do ciclo requisitos funcionais para a opera\u00e7\u00e3o do do controlador sob o motor foram definidos em REQ-100, REQ-110 e REQ-120.</p>"},{"location":"notes/release/#desenvolvimento-dos-casos-de-teste","title":"Desenvolvimento dos Casos de Teste","text":"<p>Cada novo requisito teve uma cobertura estabelecida, por\u00e9m \u00e9 conveniente mais testes sejam inclusos de forma a observar condi\u00e7\u00f5es adicionais de falha para o requisito.</p> <p>Essa amplia\u00e7\u00e3o de testes ser\u00e1 postergada dado que deseja-se verificar um sistema que implemente fun\u00e7\u00f5es que de fato requeiram testes.</p>"},{"location":"notes/release/#especificacao-do-sistema","title":"Especifica\u00e7\u00e3o do Sistema","text":"<p>Deseja-se apresentar um sistema que opere o motor em condi\u00e7\u00f5es de carga evitando opera\u00e7\u00f5es inadequadas do sistema de chaveamento. Para isso o ciclo deve testar diferentes op\u00e7\u00f5es de malha de controle, em especial o controle de campo orientado (em ingl\u00eas, FOC).</p>"},{"location":"notes/release/#modelagem","title":"Modelagem","text":"<p>O ciclo se concentrou em duas atividades principais: refatorar o modelo do controlador e refatorar o modelo de simula\u00e7\u00e3o.</p>"},{"location":"notes/release/#refatoracao-do-modelo-do-controlador","title":"Refatora\u00e7\u00e3o do modelo do Controlador","text":"<p>A refatora\u00e7\u00e3o do modelo necessitou o mapeamento das portas GPIO do controlador do motor do elevador com as portas de aquisi\u00e7\u00e3o do sistema Speedgoat.</p> <p>Portas mapeadas dispon\u00edveis para atuar como sinal de chaveamento dado a configura\u00e7\u00e3o FPGA atual (Bitstream HIL) segue:</p> Texas Instruments Speedgoat GPIO0 CAP 2 GPIO1 CAP 6 GPIO2 CAP 4 GPIO3 CAP 1 GPIO4 CAP 5 GPIO6 CAP 3 <p>A porta GPIO5 n\u00e3o ser\u00e1 utilizado com o prop\u00f3sito de chaveamento do inversor uma vez que esta est\u00e1 alocada no canal de aquisi\u00e7\u00e3o de encoder da FPGA.</p> <p>A aquisi\u00e7\u00e3o de sinais depende de um mecanismo de temporiza\u00e7\u00e3o do tempo de amostragem e sequenciamento da aquisi\u00e7\u00e3o pelo controlador. Entre os mecanismos apresentados est\u00e1 atrelado \u00e0 vincula\u00e7\u00e3o do gatilho do ADC a um dos blocos PWM da controladora TI.</p> <p>Algumas notas para a configura\u00e7\u00e3o para o bloco PWM (configurado pelo bloco simulink para o controlador TI em quest\u00e3o) s\u00e3o:</p> <pre><code>PWM requerem:\n    - Determina\u00e7\u00e3o das propriedades principais de temporiza\u00e7\u00e3o na p\u00e1gina geral.\n        - Per\u00edodo em clocks.\n        - Janela de convers\u00e3o Analog to Digital (m\u00ednimo 7 clocks).\n        - Modo de contagem: Incremento positivo e reset:0, Incremento negativo e reset:pe\u00edodo, Incremento positivo e depois negativo.\n        - Diversos:\n            - Configura\u00e7\u00f5es para sinal de sincroniza\u00e7\u00e3o (m\u00faltiplos sinais podem ser resetados para ficarem em fase).\n            - Configura\u00e7\u00f5es de divisor temporal para taxas menores.\n    - Configura\u00e7\u00e3o de comparadores para at\u00e9 dois triggers independentes (usual utilizar metade do ciclo) . (Talvez n\u00e3o seja necess\u00e1rio)\n    - Configura\u00e7\u00e3o do trigger de evento propriamente, com op\u00e7\u00e3o de quantos triggers de comparador s\u00e3o necess\u00e1rios para gerar um evento (1,2 ou 3).\n\nADC requerem:\n        - Uma fonte de triggers (para aquisi\u00e7\u00f5es s\u00edncronas, com o PWM).\n        - O uso do ADCINT1 parece ser necess\u00e1rio para encadear a convers\u00e3o do sinal A. Do contr\u00e1rio s\u00f3 est\u00e1 gerando uma aquisi\u00e7\u00e3o instant\u00e2nea quando o sinal transita de alto para baixo.\n</code></pre>"},{"location":"notes/release/#refatoracao-do-modelo-de-simulacao","title":"Refatora\u00e7\u00e3o do modelo de simula\u00e7\u00e3o","text":"<p>A refatora\u00e7\u00e3o do modelo teve por objetivo sanar problemas de execu\u00e7\u00e3o apresentados at\u00e9 o estado inicial do ciclo. Havia por hip\u00f3tese que as falhas estavam restritas a falhas na integra\u00e7\u00e3o dos modelos, par\u00e2metros n\u00e3o contidos no modelo atual e configura\u00e7\u00f5es ainda n\u00e3o explorada. A atividade apresentou duas fontes cr\u00edticas para a falha n\u00e3o previamente prevista ou explorada na ferramenta.</p>"},{"location":"notes/release/#defeito-nas-dependencias-de-compilacao-para-realtime-no-matlabsimulink-2024a","title":"Defeito nas depend\u00eancias de compila\u00e7\u00e3o para Realtime no Matlab/Simulink 2024a","text":"<p>Ap\u00f3s diversos testes serem conduzidos sob o sistema, desde exclus\u00e3o gradual de elementos do modelo, cria\u00e7\u00e3o de modelos simplificados com os elemento em an\u00e1lise, verifica\u00e7\u00e3o de logs de crash e ainda relat\u00f3rios de compila\u00e7\u00e3o verificou-se que novas vers\u00f5es do Matlab e do arquivo de compila\u00e7\u00e3o para o alvo de tempo-real Speedgoat introduziram defeitos na ferramenta. A primeira tentativa buscou regredir uma subvers\u00e3o para o Matlab/Simulink 2024a. Ap\u00f3s nova bateria de testes, com o defeito ainda sendo reproduzido optou-se por regredir para a vers\u00e3o 2023b da ferramenta.</p> <p>Ap\u00f3s a regress\u00e3o, refatora\u00e7\u00e3o extensa do projeto, substitui\u00e7\u00e3o dos arquivos gerados na vers\u00e3o 2024a e exclus\u00e3o de todos os arquivos de teste n\u00e3o pertencentes ao c\u00f3digo fonte em desenvolvimento foi obtido uma vers\u00e3o est\u00e1vel do projeto, por\u00e9m com necessidade de prosseguir com a integra\u00e7\u00e3o dos modelos no projeto.</p>"},{"location":"notes/release/#defeito-no-multibody-toolbox-para-modelos-de-frequencia-multipla","title":"Defeito no Multibody Toolbox para modelos de frequ\u00eancia m\u00faltipla","text":"<p>Ao realizar testes individuais em cada modelo, determinou-se que a integra\u00e7\u00e3o deveria ser apoiada por testes de performance para cada modelo. Dessa forma verificou-se tempos de execu\u00e7\u00e3o para cada submodelo e frequ\u00eancia desejada de avalia\u00e7\u00e3o de cada um para obten\u00e7\u00e3o de simula\u00e7\u00f5es precisas e est\u00e1veis. Durante a integra\u00e7\u00e3o verificou-se que modelos baseados em Simulink Multibody sofrem de dois problemas:</p> <ul> <li>Quando atribu\u00eddos com solver local, a ferramenta falha em transpilar     o c\u00f3digo corretamente. O problema apresentado aparenta ser in\u00e9dito     e as investiga\u00e7\u00f5es atuais indicam a aus\u00eancia de depend\u00eancias para     compila\u00e7\u00e3o para tempo-real da toolbox, impossibilitando o uso um     solver local no contexto de tempo real.</li> <li>Quando atribu\u00eddos com um solver global, a ferramenta \u00e9 atribu\u00edda com     o menor tempo de amostragem presente globalmente no modelo. Este     comportamento ignora tanto a taxa de amostragem de sinais de entrada     e sup\u00f5e-se que este efeito existe em fun\u00e7\u00e3o de depend\u00eancias internas     da ferramenta com configura\u00e7\u00e3o de tempo de amostragem do tipo cont\u00ednuo     (que \u00e9 discretizado na maior frequ\u00eancia de avalia\u00e7\u00e3o).</li> </ul> <p>Ap\u00f3s experimentos em busca de desacoplar os modelos e suas taxas de amostragem, verificou-se que de fato o defeito inviabilizaria o uso de taxas distintas para o modelo mec\u00e2nico e o el\u00e9trio. Enfim, optou-se pelo uso de uma taxa \u00fanica de 500 Hz que viabilizaria tanto o modelo mec\u00e2nico de ser executado dentro do tempo de um \u00fanico passo, quanto para o el\u00e9trico de gerar simula\u00e7\u00f5es consistentes \u00e0s primeiras simula\u00e7\u00f5es em 1000 Hz. </p>"},{"location":"notes/release/#consideracoes-adicionais","title":"Considera\u00e7\u00f5es adicionais","text":"<p>Dado \u00e0s mudan\u00e7as na estrutura do modelo, decidiu-se que o modelo do inversor por chaves deveria ser substitu\u00eddo por um modelo com base no Duty Cycle mensurado, o que tranferiria o custo computacional do processamento em CPU da aquisi\u00e7\u00e3o das amostras para a FPGA assim como seria mais adequado a taxa de amostagem limitada a 500 Hz para a execu\u00e7\u00e3o do modelo.</p>"},{"location":"notes/release/#desenvolvimentos-dos-procedimentos-de-teste","title":"Desenvolvimentos dos Procedimentos de Teste","text":"<p>Para apoiar o desenvolvimento de modelos e verificar a manuten\u00e7\u00e3o da funcionalidade dos modelos desenvolvidos, foram implementados que verificam unitariamente e integrados sete testes, do quais seis deles se mantiveram ativos para garantir a sanidade destes para execu\u00e7\u00e3o do teste em tempo real. Os testes desenvolvidos al\u00e9m de intrinsecamente verificar que modelos passam pela etapa de compila\u00e7\u00e3o tamb\u00e9m aferem se modelos s\u00e3o executados abaixo da margem m\u00e1xima de tempo de execu\u00e7\u00e3o para qualquer momento durante a simula\u00e7\u00e3o assim como n\u00e3o apresentam \"overload\" (execu\u00e7\u00e3o al\u00e9m do tempo do passo da simula\u00e7\u00e3o).</p>"},{"location":"notes/release/#execucao-dos-testes","title":"Execu\u00e7\u00e3o dos Testes","text":"<p>Os testes apresentam tempos de execu\u00e7\u00e3o adequados para frequ\u00eancias de avalia\u00e7\u00e3o de 500 Hz ou 0.002 ms. </p>"},{"location":"notes/release/#revisao-dos-resultados","title":"Revis\u00e3o dos Resultados","text":"<p>O ciclo atual n\u00e3o permitiu que os objetivos estabelecidos inicialmente pudessem ser estabelecidos em fun\u00e7\u00e3o de das limita\u00e7\u00f5es t\u00e9cnicas verificadas no decorrer do ciclo. Dessa forma o ciclo foi capaz de estabelecer novos artefatos que correlacionam os objetivos iniciais do projeto com propriedades com maior correla\u00e7\u00e3o \u00e0 propriedades f\u00edsicas dos sistemas em estudo.</p> <p>Apesar dos problemas enfrentados, solu\u00e7\u00f5es foram estabelecidas para que o desenvolvimento e simula\u00e7\u00e3o possam seguir e que novos problemas correlacionados \u00e0 performance e execu\u00e7\u00e3o dos modelos a partir de testes automatizados, reduzindo o risco de regress\u00e3o dos modelos durante futuras altera\u00e7\u00f5es nos modelos.</p> <p>Uma rela\u00e7\u00e3o dos artefatos do projeto \u00e9 dada pelo gr\u00e1fico que segue:</p> <p></p>"},{"location":"notes/release/#consideracoes-para-ciclos-subsequentes","title":"Considera\u00e7\u00f5es para ciclos subsequentes","text":"<p>Modulariza\u00e7\u00e3o das fun\u00e7\u00f5es do software e estabelecimento de m\u00e9todo de modos de execu\u00e7\u00e3o que permitam que testes em modo desenvolvimento possam verificar progressivamente fun\u00e7\u00f5es ou encadeamento de fun\u00e7\u00f5es (integral\u00e7\u00e3o de fun\u00e7\u00f5es) de maneira a garantir que o software \u00e9 facimente v\u00e1lidado.</p> <p>Ainda, pondera-se que, uma vez que o projeto \u00e9 desenvolvido invidualmente que novas itera\u00e7\u00f5es sejam especializadas em algum t\u00f3pico do ciclo proposto de maneira a reduzir o impacto sobre a produtividade a cada troca nos t\u00f3picos do desenvolvimento. A especializa\u00e7\u00e3o n\u00e3o deve impedir que outras etapas sejam atendas, mas que sim que estas devem ser dadas como opcionais ou secund\u00e1rias frente \u00e0 atividade em foco. </p>"},{"location":"notes/releases/","title":"0.3","text":""},{"location":"notes/releases/#planejamento-da-iteracao","title":"Planejamento da Itera\u00e7\u00e3o","text":"<p>Dado \u00e0 experi\u00eancia dos desenvolvida no \u00faltimo ciclo verifica-se a necessidade de:</p> <ul> <li>Implementar um algoritmo de controle para o acionamento das chaves do     inversor.</li> <li>Desenvolver os modelos de sistema de pot\u00eancia, motor e carga para     verifica\u00e7\u00e3o da fun\u00e7\u00e3o sob cargas simplificadas.</li> </ul> <p>Para tal objetivo o ciclo deve elicitar:</p> <ul> <li>Requisitos para o controlador</li> <li>Especifica\u00e7\u00f5es a serem investigadas</li> <li>Casos de teste que possam ser facilmente aferidos</li> </ul> <p>Para a efici\u00eancia desse ciclo, desenvolvimento de procedimentos de teste devem ser postergado e reavaliados para o pr\u00f3ximo ciclo.</p> <p>Como objetivo geral do ciclo requisitos funcionais para a opera\u00e7\u00e3o do do controlador sob o motor foram definidos em REQ-100, REQ-110 e REQ-120.</p>"},{"location":"notes/releases/#desenvolvimento-dos-casos-de-teste","title":"Desenvolvimento dos Casos de Teste","text":"<p>Cada novo requisito teve uma cobertura estabelecida, por\u00e9m \u00e9 conveniente mais testes sejam inclusos de forma a observar condi\u00e7\u00f5es adicionais de falha para o requisito.</p> <p>Essa amplia\u00e7\u00e3o de testes ser\u00e1 postergada dado que deseja-se verificar um sistema que implemente fun\u00e7\u00f5es que de fato requeiram testes.</p>"},{"location":"notes/releases/#especificacao-do-sistema","title":"Especifica\u00e7\u00e3o do Sistema","text":"<p>Deseja-se apresentar um sistema que opere o motor em condi\u00e7\u00f5es de carga evitando opera\u00e7\u00f5es inadequadas do sistema de chaveamento. Para isso o ciclo deve testar diferentes op\u00e7\u00f5es de malha de controle, em especial o controle de campo orientado (em ingl\u00eas, FOC).</p>"},{"location":"notes/releases/#modelagem","title":"Modelagem","text":"<p>O ciclo se concentrou em duas atividades principais: refatorar o modelo do controlador e refatorar o modelo de simula\u00e7\u00e3o.</p>"},{"location":"notes/releases/#refatoracao-do-modelo-do-controlador","title":"Refatora\u00e7\u00e3o do modelo do Controlador","text":"<p>A refatora\u00e7\u00e3o do modelo necessitou o mapeamento das portas GPIO do controlador do motor do elevador com as portas de aquisi\u00e7\u00e3o do sistema Speedgoat.</p> <p>Portas mapeadas dispon\u00edveis para atuar como sinal de chaveamento dado a configura\u00e7\u00e3o FPGA atual (Bitstream HIL) segue:</p> Texas Instruments Speedgoat GPIO0 CAP 2 GPIO1 CAP 6 GPIO2 CAP 4 GPIO3 CAP 1 GPIO4 CAP 5 GPIO6 CAP 3 <p>A porta GPIO5 n\u00e3o ser\u00e1 utilizado com o prop\u00f3sito de chaveamento do inversor uma vez que esta est\u00e1 alocada no canal de aquisi\u00e7\u00e3o de encoder da FPGA.</p> <p>A aquisi\u00e7\u00e3o de sinais depende de um mecanismo de temporiza\u00e7\u00e3o do tempo de amostragem e sequenciamento da aquisi\u00e7\u00e3o pelo controlador. Entre os mecanismos apresentados est\u00e1 atrelado \u00e0 vincula\u00e7\u00e3o do gatilho do ADC a um dos blocos PWM da controladora TI.</p> <p>Algumas notas para a configura\u00e7\u00e3o para o bloco PWM (configurado pelo bloco simulink para o controlador TI em quest\u00e3o) s\u00e3o:</p> <pre><code>PWM requerem:\n    - Determina\u00e7\u00e3o das propriedades principais de temporiza\u00e7\u00e3o na p\u00e1gina geral.\n        - Per\u00edodo em clocks.\n        - Janela de convers\u00e3o Analog to Digital (m\u00ednimo 7 clocks).\n        - Modo de contagem: Incremento positivo e reset:0, Incremento negativo e reset:pe\u00edodo, Incremento positivo e depois negativo.\n        - Diversos:\n            - Configura\u00e7\u00f5es para sinal de sincroniza\u00e7\u00e3o (m\u00faltiplos sinais podem ser resetados para ficarem em fase).\n            - Configura\u00e7\u00f5es de divisor temporal para taxas menores.\n    - Configura\u00e7\u00e3o de comparadores para at\u00e9 dois triggers independentes (usual utilizar metade do ciclo) . (Talvez n\u00e3o seja necess\u00e1rio)\n    - Configura\u00e7\u00e3o do trigger de evento propriamente, com op\u00e7\u00e3o de quantos triggers de comparador s\u00e3o necess\u00e1rios para gerar um evento (1,2 ou 3).\n\nADC requerem:\n        - Uma fonte de triggers (para aquisi\u00e7\u00f5es s\u00edncronas, com o PWM).\n        - O uso do ADCINT1 parece ser necess\u00e1rio para encadear a convers\u00e3o do sinal A. Do contr\u00e1rio s\u00f3 est\u00e1 gerando uma aquisi\u00e7\u00e3o instant\u00e2nea quando o sinal transita de alto para baixo.\n</code></pre>"},{"location":"notes/releases/#refatoracao-do-modelo-de-simulacao","title":"Refatora\u00e7\u00e3o do modelo de simula\u00e7\u00e3o","text":"<p>A refatora\u00e7\u00e3o do modelo teve por objetivo sanar problemas de execu\u00e7\u00e3o apresentados at\u00e9 o estado inicial do ciclo. Havia por hip\u00f3tese que as falhas estavam restritas a falhas na integra\u00e7\u00e3o dos modelos, par\u00e2metros n\u00e3o contidos no modelo atual e configura\u00e7\u00f5es ainda n\u00e3o explorada. A atividade apresentou duas fontes cr\u00edticas para a falha n\u00e3o previamente prevista ou explorada na ferramenta.</p>"},{"location":"notes/releases/#defeito-nas-dependencias-de-compilacao-para-realtime-no-matlabsimulink-2024a","title":"Defeito nas depend\u00eancias de compila\u00e7\u00e3o para Realtime no Matlab/Simulink 2024a","text":"<p>Ap\u00f3s diversos testes serem conduzidos sob o sistema, desde exclus\u00e3o gradual de elementos do modelo, cria\u00e7\u00e3o de modelos simplificados com os elemento em an\u00e1lise, verifica\u00e7\u00e3o de logs de crash e ainda relat\u00f3rios de compila\u00e7\u00e3o verificou-se que novas vers\u00f5es do Matlab e do arquivo de compila\u00e7\u00e3o para o alvo de tempo-real Speedgoat introduziram defeitos na ferramenta. A primeira tentativa buscou regredir uma subvers\u00e3o para o Matlab/Simulink 2024a. Ap\u00f3s nova bateria de testes, com o defeito ainda sendo reproduzido optou-se por regredir para a vers\u00e3o 2023b da ferramenta.</p> <p>Ap\u00f3s a regress\u00e3o, refatora\u00e7\u00e3o extensa do projeto, substitui\u00e7\u00e3o dos arquivos gerados na vers\u00e3o 2024a e exclus\u00e3o de todos os arquivos de teste n\u00e3o pertencentes ao c\u00f3digo fonte em desenvolvimento foi obtido uma vers\u00e3o est\u00e1vel do projeto, por\u00e9m com necessidade de prosseguir com a integra\u00e7\u00e3o dos modelos no projeto.</p>"},{"location":"notes/releases/#defeito-no-multibody-toolbox-para-modelos-de-frequencia-multipla","title":"Defeito no Multibody Toolbox para modelos de frequ\u00eancia m\u00faltipla","text":"<p>Ao realizar testes individuais em cada modelo, determinou-se que a integra\u00e7\u00e3o deveria ser apoiada por testes de performance para cada modelo. Dessa forma verificou-se tempos de execu\u00e7\u00e3o para cada submodelo e frequ\u00eancia desejada de avalia\u00e7\u00e3o de cada um para obten\u00e7\u00e3o de simula\u00e7\u00f5es precisas e est\u00e1veis. Durante a integra\u00e7\u00e3o verificou-se que modelos baseados em Simulink Multibody sofrem de dois problemas:</p> <ul> <li>Quando atribu\u00eddos com solver local, a ferramenta falha em transpilar     o c\u00f3digo corretamente. O problema apresentado aparenta ser in\u00e9dito     e as investiga\u00e7\u00f5es atuais indicam a aus\u00eancia de depend\u00eancias para     compila\u00e7\u00e3o para tempo-real da toolbox, impossibilitando o uso um     solver local no contexto de tempo real.</li> <li>Quando atribu\u00eddos com um solver global, a ferramenta \u00e9 atribu\u00edda com     o menor tempo de amostragem presente globalmente no modelo. Este     comportamento ignora tanto a taxa de amostragem de sinais de entrada     e sup\u00f5e-se que este efeito existe em fun\u00e7\u00e3o de depend\u00eancias internas     da ferramenta com configura\u00e7\u00e3o de tempo de amostragem do tipo cont\u00ednuo     (que \u00e9 discretizado na maior frequ\u00eancia de avalia\u00e7\u00e3o).</li> </ul> <p>Ap\u00f3s experimentos em busca de desacoplar os modelos e suas taxas de amostragem, verificou-se que de fato o defeito inviabilizaria o uso de taxas distintas para o modelo mec\u00e2nico e o el\u00e9trio. Enfim, optou-se pelo uso de uma taxa \u00fanica de 500 Hz que viabilizaria tanto o modelo mec\u00e2nico de ser executado dentro do tempo de um \u00fanico passo, quanto para o el\u00e9trico de gerar simula\u00e7\u00f5es consistentes \u00e0s primeiras simula\u00e7\u00f5es em 1000 Hz. </p>"},{"location":"notes/releases/#consideracoes-adicionais","title":"Considera\u00e7\u00f5es adicionais","text":"<p>Dado \u00e0s mudan\u00e7as na estrutura do modelo, decidiu-se que o modelo do inversor por chaves deveria ser substitu\u00eddo por um modelo com base no Duty Cycle mensurado, o que tranferiria o custo computacional do processamento em CPU da aquisi\u00e7\u00e3o das amostras para a FPGA assim como seria mais adequado a taxa de amostagem limitada a 500 Hz para a execu\u00e7\u00e3o do modelo.</p>"},{"location":"notes/releases/#desenvolvimentos-dos-procedimentos-de-teste","title":"Desenvolvimentos dos Procedimentos de Teste","text":"<p>Para apoiar o desenvolvimento de modelos e verificar a manuten\u00e7\u00e3o da funcionalidade dos modelos desenvolvidos, foram implementados que verificam unitariamente e integrados sete testes, do quais seis deles se mantiveram ativos para garantir a sanidade destes para execu\u00e7\u00e3o do teste em tempo real. Os testes desenvolvidos al\u00e9m de intrinsecamente verificar que modelos passam pela etapa de compila\u00e7\u00e3o tamb\u00e9m aferem se modelos s\u00e3o executados abaixo da margem m\u00e1xima de tempo de execu\u00e7\u00e3o para qualquer momento durante a simula\u00e7\u00e3o assim como n\u00e3o apresentam \"overload\" (execu\u00e7\u00e3o al\u00e9m do tempo do passo da simula\u00e7\u00e3o).</p>"},{"location":"notes/releases/#execucao-dos-testes","title":"Execu\u00e7\u00e3o dos Testes","text":"<p>Os testes apresentam tempos de execu\u00e7\u00e3o adequados para frequ\u00eancias de avalia\u00e7\u00e3o de 500 Hz ou 0.002 ms. </p>"},{"location":"notes/releases/#revisao-dos-resultados","title":"Revis\u00e3o dos Resultados","text":"<p>O ciclo atual n\u00e3o permitiu que os objetivos estabelecidos inicialmente pudessem ser estabelecidos em fun\u00e7\u00e3o de das limita\u00e7\u00f5es t\u00e9cnicas verificadas no decorrer do ciclo. Dessa forma o ciclo foi capaz de estabelecer novos artefatos que correlacionam os objetivos iniciais do projeto com propriedades com maior correla\u00e7\u00e3o \u00e0 propriedades f\u00edsicas dos sistemas em estudo.</p> <p>Apesar dos problemas enfrentados, solu\u00e7\u00f5es foram estabelecidas para que o desenvolvimento e simula\u00e7\u00e3o possam seguir e que novos problemas correlacionados \u00e0 performance e execu\u00e7\u00e3o dos modelos a partir de testes automatizados, reduzindo o risco de regress\u00e3o dos modelos durante futuras altera\u00e7\u00f5es nos modelos.</p> <p>Uma rela\u00e7\u00e3o dos artefatos do projeto \u00e9 dada pelo gr\u00e1fico que segue:</p> <p></p>"},{"location":"notes/releases/#consideracoes-para-ciclos-subsequentes","title":"Considera\u00e7\u00f5es para ciclos subsequentes","text":"<p>Modulariza\u00e7\u00e3o das fun\u00e7\u00f5es do software e estabelecimento de m\u00e9todo de modos de execu\u00e7\u00e3o que permitam que testes em modo desenvolvimento possam verificar progressivamente fun\u00e7\u00f5es ou encadeamento de fun\u00e7\u00f5es (integral\u00e7\u00e3o de fun\u00e7\u00f5es) de maneira a garantir que o software \u00e9 facimente v\u00e1lidado.</p> <p>Ainda, pondera-se que, uma vez que o projeto \u00e9 desenvolvido invidualmente que novas itera\u00e7\u00f5es sejam especializadas em algum t\u00f3pico do ciclo proposto de maneira a reduzir o impacto sobre a produtividade a cada troca nos t\u00f3picos do desenvolvimento. A especializa\u00e7\u00e3o n\u00e3o deve impedir que outras etapas sejam atendas, mas que sim que estas devem ser dadas como opcionais ou secund\u00e1rias frente \u00e0 atividade em foco.</p>"},{"location":"notes/releases/#02","title":"0.2","text":""},{"location":"notes/releases/#objetivos-da-iteracao","title":"Objetivos da itera\u00e7\u00e3o","text":"<p>Conforme estabelecido no ciclo 0, onde foram arranjados os recursos m\u00ednimos para o in\u00edcio de um ciclo de desenvolvimento, foram determinados os seguintes t\u00f3picos a serem atendidos:</p> <ul> <li>Preparar os casos de teste, procedimentos de teste e os outros     artefatos do projeto para estabelecer um framework de     registro das atividades para um ciclo completo.</li> <li>Gerar modelos referenciados, operacionais ou n\u00e3o, para os     elementos do sistema (e.g. elevador, motor, acionamento de     pot\u00eancia).</li> <li>Determinar interfaces para estes modelos.</li> <li>Referenciar modelos \u00e0 testes unit\u00e1rios de demonstra\u00e7\u00e3o.</li> <li>Rastrear modelos \u00e0 requisitos de demonstra\u00e7\u00e3o.</li> </ul>"},{"location":"notes/releases/#resultados-da-iteracao","title":"Resultados da itera\u00e7\u00e3o","text":"<p>Durante esta etapa de desenvolvimento, o desenvolvimento do sistema de artefatos do projeto atendeu o registro dos requisitos originais e com deriva\u00e7\u00e3o preliminar destes. Artefatos de casos de teste e especifica\u00e7\u00e3o tamb\u00e9m foram elicitados conforme norma ou mantidos em aberto para especifica\u00e7\u00e3o subsequente.</p> <p>Quanto ao processo de modelagem, no contexto do ambiente simulado foram desenvolvidos submodelos referenciados para:</p> <ul> <li>Interface de Hardware     Modelo implementa fun\u00e7\u00f5es de aquisi\u00e7\u00e3o e gera\u00e7\u00e3o de sinais e representa o controlador no modelo.</li> <li>Inversor Trif\u00e1sico     Modelo que representa uma fonte de tens\u00e3o trif\u00e1sica que \u00e9 chaveada pelos sinais de chaveamento do controlador.</li> </ul> <p>Estes modelos modelos ainda foram interfaceados a um modelo de motor s\u00edncrono e um modelo de carga mec\u00e2nica gen\u00e9rica.</p> <p>No contexto da aplica\u00e7\u00e3o de controle, um modelo a parte foi desenvolvido capaz de chavear seis portas TTL de forma independente. Tamb\u00e9m foram validados processos de decodifica\u00e7\u00e3o de sinais de encoder, e outros. O modelo foi compilado e embarcado de forma a realizar a comuta\u00e7\u00e3o seriada das chaves inversoras a partir de fontes de pulsos ajustados manualmente. Dessa forma foi poss\u00edvel verificar uma integra\u00e7\u00e3o b\u00e1sica entre o software embarcado e grandezas no motor como torque, velocidade e posi\u00e7\u00e3o do sistema.</p> <p>Dada o excessivo tempo da itera\u00e7\u00e3o corrente, optou-se por fechar o ciclo sem mapeamento de modelos \u00e0 artefatos uma vez que o estado atual dos modelos e do controlador n\u00e3o implementam nenhuma propriedade planejada. Dessa forma, em posse de maior contexto para o projeto, novos artefatos podem ser descritos, novas decis\u00f5es de projeto elicitadas e modelos podem ser desenvolvidos de maneira mais concisa em rela\u00e7\u00e3o ao problema.</p> <p>A seguir \u00e9 apresentado a contagem corrente de artefatos do projeto:</p> <p></p>"},{"location":"notes/releases/#consideracoes-para-iteracoes-subsequentes","title":"Considera\u00e7\u00f5es para itera\u00e7\u00f5es subsequentes","text":"<p>O uso de requisitos funcionais de forma independente pode reduzir a carga de trabalho na elicita\u00e7\u00e3o de requisitos at\u00e9 que o controlador e os modelos atinjam funcionalidades mais alto n\u00edvel. Nesse sentido, requisitos independentes podem receber traceabilidade ao avan\u00e7ar do projeto, evitando a cria\u00e7\u00e3o de requisitos, especifica\u00e7\u00f5es e outros artefatos que n\u00e3o contribuam no ciclo corrente.</p> <p>O modelo de interface do controlador est\u00e1 operando \u00e0 uma baixa taxa de amostragem (1kHz). Deve ser  suficiente para testar o algoritmo a baixas frequ\u00eancias de opera\u00e7\u00e3o, mas deve ser revisto ao estender a frequ\u00eancia de opera\u00e7\u00e3o.</p> <p>Para o pr\u00f3ximo ciclo sugere-se:</p> <ul> <li>Desenvolver a malha de controle do Controlador de forma \u00e0 obter uma sequ\u00eancia de chaveamento consistente.</li> <li>Implementar sensores nos modelos para o monitoramento de vari\u00e1veis de interesse que possam subsequentemente ser implementados em testes.</li> </ul>"},{"location":"notes/releases/#01","title":"0.1","text":"<ul> <li>Not developed</li> </ul>"},{"location":"notes/releases_resume/","title":"0.3","text":"<ul> <li>Cria\u00e7\u00e3o de novos artefatos para mapeamento do projeto.</li> <li>Refatora\u00e7\u00e3o do projeto para a vers\u00e3o 2023b em fun\u00e7\u00e3o de problemas de compila\u00e7\u00e3o na vers\u00e3o atual do Matlab.</li> <li>Ado\u00e7\u00e3o de tempo de amostragem \u00fanico de 0.002s como resolu\u00e7\u00e3o de limita\u00e7\u00e3o     da Toolbox Simulink Multibody ao ser transpilado para tempo-real.</li> <li>Implementa\u00e7\u00e3o de modelos para verifica\u00e7\u00e3o da performance dos modelos em     tempo real al\u00e9m de garantindo a sanidade destes durante o desenvolvimento.</li> </ul>"},{"location":"notes/releases_resume/#02","title":"0.2","text":"<p>Entrega modelos para:</p> <ul> <li>Software embarcado para o controlado F28069 operando 6 portas TTL com sequ\u00eancia de chaveamento de demonsta\u00e7\u00e3o.</li> <li>Interface de hardware realizando a aquisi\u00e7\u00e3o e gera\u00e7\u00e3o de sinais do controlador.</li> <li>Simula\u00e7\u00e3o do sistema inversor de pot\u00eancia trif\u00e1sico.</li> <li>Modelos preliminares de motor e carga.</li> </ul>"},{"location":"notes/releases_resume/#01","title":"0.1","text":"<p>Entrega a estrutura base do projeto, com ambiente python para documenta\u00e7\u00e3o e projeto matlab estruturada.</p>"}]}