Fitter report for obsonetw
Mon May 27 21:19:26 2024
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Mon May 27 21:19:25 2024         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; obsonetw                                      ;
; Top-level Entity Name ; wifi                                          ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C3T144C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 554 / 2,910 ( 19 % )                          ;
; Total pins            ; 40 / 104 ( 38 % )                             ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 16,640 / 59,904 ( 28 % )                      ;
; Total PLLs            ; 0 / 1 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP1C3T144C8        ;                                ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; Off                ; IO Paths and Minimum TPD Paths ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Optimize Multi-Corner Timing                                               ; Off                ; Off                            ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; Slow Slew Rate                                                             ; Off                ; Off                            ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto               ; Auto                           ;
; Auto Register Duplication                                                  ; Auto               ; Auto                           ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 604 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 604 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 602     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Cristiano/OneDrive/Personal/11. Electronics/Obsonet_Wireless/GitHub/obsonet-wireless/hardware/quartus/output_files/obsonetw.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 554 / 2,910 ( 19 % )     ;
;     -- Combinational with no register       ; 317                      ;
;     -- Register only                        ; 37                       ;
;     -- Combinational with a register        ; 200                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 210                      ;
;     -- 3 input functions                    ; 105                      ;
;     -- 2 input functions                    ; 189                      ;
;     -- 1 input functions                    ; 12                       ;
;     -- 0 input functions                    ; 1                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 429                      ;
;     -- arithmetic mode                      ; 125                      ;
;     -- qfbk mode                            ; 27                       ;
;     -- register cascade mode                ; 0                        ;
;     -- synchronous clear/load mode          ; 67                       ;
;     -- asynchronous clear/load mode         ; 0                        ;
;                                             ;                          ;
; Total registers                             ; 237 / 3,210 ( 7 % )      ;
; Total LABs                                  ; 66 / 291 ( 23 % )        ;
; Logic elements in carry chains              ; 132                      ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 40 / 104 ( 38 % )        ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )           ;
; Global signals                              ; 1                        ;
; M4Ks                                        ; 8 / 13 ( 62 % )          ;
; Total memory bits                           ; 16,640 / 59,904 ( 28 % ) ;
; Total RAM block bits                        ; 36,864 / 59,904 ( 62 % ) ;
; PLLs                                        ; 0 / 1 ( 0 % )            ;
; Global clocks                               ; 1 / 8 ( 13 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 6% / 5% / 7%             ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 9%             ;
; Maximum fan-out node                        ; clk_i                    ;
; Maximum fan-out                             ; 245                      ;
; Highest non-global fan-out signal           ; UART:U1|LessThan3~37     ;
; Highest non-global fan-out                  ; 40                       ;
; Total fan-out                               ; 2317                     ;
; Average fan-out                             ; 3.84                     ;
+---------------------------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 554                 ; 0                              ;
;     -- Combinational with no register       ; 317                 ; 0                              ;
;     -- Register only                        ; 37                  ; 0                              ;
;     -- Combinational with a register        ; 200                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 0                   ; 0                              ;
;     -- 3 input functions                    ; 0                   ; 0                              ;
;     -- 2 input functions                    ; 0                   ; 0                              ;
;     -- 1 input functions                    ; 0                   ; 0                              ;
;     -- 0 input functions                    ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 0                   ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;     -- qfbk mode                            ; 0                   ; 0                              ;
;     -- register cascade mode                ; 0                   ; 0                              ;
;     -- synchronous clear/load mode          ; 0                   ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 237 / 1455 ( 16 % ) ; 0 / 1455 ( 0 % )               ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 40                  ; 0                              ;
; DSP block 9-bit elements                    ; 0                   ; 0                              ;
; Total memory bits                           ; 16640               ; 0                              ;
; Total RAM block bits                        ; 36864               ; 0                              ;
; M4K                                         ; 8 / 13 ( 61 % )     ; 0 / 13 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2418                ; 0                              ;
;     -- Registered Connections               ; 867                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 30                  ; 0                              ;
;     -- Output Ports                         ; 10                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; adr_i[0]  ; 62    ; 4        ; 20           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[10] ; 142   ; 2        ; 4            ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[11] ; 16    ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[12] ; 34    ; 1        ; 0            ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[13] ; 41    ; 4        ; 6            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[14] ; 75    ; 3        ; 27           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[15] ; 108   ; 3        ; 27           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[1]  ; 51    ; 4        ; 10           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[2]  ; 130   ; 2        ; 10           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[3]  ; 50    ; 4        ; 10           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[4]  ; 48    ; 4        ; 8            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[5]  ; 52    ; 4        ; 12           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[6]  ; 54    ; 4        ; 12           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[7]  ; 53    ; 4        ; 12           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[8]  ; 40    ; 4        ; 4            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adr_i[9]  ; 132   ; 2        ; 8            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk_i     ; 17    ; 1        ; 0            ; 7            ; 0           ; 245                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; db_i[0]   ; 91    ; 3        ; 27           ; 7            ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; db_i[1]   ; 96    ; 3        ; 27           ; 8            ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; db_i[2]   ; 94    ; 3        ; 27           ; 8            ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; db_i[3]   ; 82    ; 3        ; 27           ; 4            ; 0           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; db_i[4]   ; 68    ; 4        ; 22           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; db_i[5]   ; 119   ; 2        ; 20           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; db_i[6]   ; 79    ; 3        ; 27           ; 4            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; db_i[7]   ; 67    ; 4        ; 22           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; iorq_i    ; 78    ; 3        ; 27           ; 3            ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rd_i      ; 61    ; 4        ; 20           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_i   ; 59    ; 4        ; 18           ; 0            ; 0           ; 39                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; tx_i      ; 60    ; 4        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wrt_i     ; 58    ; 4        ; 18           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; db_o[0] ; 57    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; db_o[1] ; 56    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; db_o[2] ; 126   ; 2        ; 16           ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; db_o[3] ; 55    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; db_o[4] ; 83    ; 3        ; 27           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; db_o[5] ; 122   ; 2        ; 18           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; db_o[6] ; 124   ; 2        ; 16           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; db_o[7] ; 84    ; 3        ; 27           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; rx_o    ; 85    ; 3        ; 27           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; wait_o  ; 123   ; 2        ; 18           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 22 ( 23 % )  ; 3.3V          ; --           ;
; 2        ; 8 / 28 ( 29 % )  ; 3.3V          ; --           ;
; 3        ; 11 / 26 ( 42 % ) ; 3.3V          ; --           ;
; 4        ; 18 / 28 ( 64 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 11         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 16       ; 12         ; 1        ; adr_i[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 17       ; 13         ; 1        ; clk_i                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 14         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 16         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 17         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 18         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 19         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 26       ; 20         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 21         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 22         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 23         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 24         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 26         ; 1        ; adr_i[12]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 35       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 29         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 30         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 31         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 32         ; 4        ; adr_i[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 41       ; 33         ; 4        ; adr_i[13]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 42       ; 34         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 47       ; 35         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 36         ; 4        ; adr_i[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 49       ; 37         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 38         ; 4        ; adr_i[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 51       ; 39         ; 4        ; adr_i[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 40         ; 4        ; adr_i[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 41         ; 4        ; adr_i[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ; 42         ; 4        ; adr_i[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 55       ; 43         ; 4        ; db_o[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ; 44         ; 4        ; db_o[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 57       ; 45         ; 4        ; db_o[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 58       ; 46         ; 4        ; wrt_i                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 47         ; 4        ; reset_i                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 48         ; 4        ; tx_i                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ; 49         ; 4        ; rd_i                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 62       ; 50         ; 4        ; adr_i[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 63       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 51         ; 4        ; db_i[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ; 52         ; 4        ; db_i[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 69       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 57         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 58         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 59         ; 3        ; adr_i[14]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 60         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 61         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 62         ; 3        ; iorq_i                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 79       ; 63         ; 3        ; db_i[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ; 64         ; 3        ; db_i[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 83       ; 65         ; 3        ; db_o[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 84       ; 66         ; 3        ; db_o[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 85       ; 67         ; 3        ; rx_o                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 68         ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 69         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 88       ; 70         ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 89       ; 71         ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 72         ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 91       ; 73         ; 3        ; db_i[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ; 74         ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 93       ; 75         ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 94       ; 76         ; 3        ; db_i[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 95       ; 77         ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 78         ; 3        ; db_i[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 79         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 80         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 81         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 82         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 83         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 87         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 88         ; 3        ; adr_i[15]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ; 89         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 90         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 91         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 92         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 93         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 94         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 95         ; 2        ; db_i[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 96         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 97         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 98         ; 2        ; db_o[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 123      ; 99         ; 2        ; wait_o                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 124      ; 100        ; 2        ; db_o[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 125      ; 101        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 102        ; 2        ; db_o[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 103        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 104        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 105        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 106        ; 2        ; adr_i[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 131      ; 107        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 108        ; 2        ; adr_i[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 109        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 110        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 111        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 112        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 113        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 114        ; 2        ; adr_i[10]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 115        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 116        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                  ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------+--------------+
; |wifi                                     ; 554 (126)   ; 237          ; 16640       ; 8    ; 40   ; 0            ; 317 (50)     ; 37 (18)           ; 200 (58)         ; 132 (0)         ; 21 (1)     ; |wifi                                                                ;              ;
;    |FIFO:U2|                              ; 118 (118)   ; 60           ; 16640       ; 8    ; 0    ; 0            ; 58 (58)      ; 14 (14)           ; 46 (46)          ; 37 (37)         ; 15 (15)    ; |wifi|FIFO:U2                                                        ;              ;
;       |altsyncram:memory_rtl_0|           ; 0 (0)       ; 0            ; 16640       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |wifi|FIFO:U2|altsyncram:memory_rtl_0                                ;              ;
;          |altsyncram_mmg1:auto_generated| ; 0 (0)       ; 0            ; 16640       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |wifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated ;              ;
;    |UART:U1|                              ; 310 (310)   ; 101          ; 0           ; 0    ; 0    ; 0            ; 209 (209)    ; 5 (5)             ; 96 (96)          ; 95 (95)         ; 5 (5)      ; |wifi|UART:U1                                                        ;              ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; wait_o    ; Output   ; --            ; --            ; --                    ; --  ;
; rx_o      ; Output   ; --            ; --            ; --                    ; --  ;
; adr_i[8]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr_i[9]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr_i[10] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr_i[11] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr_i[12] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr_i[13] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr_i[14] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; adr_i[15] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; db_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; db_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; db_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; db_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; db_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; db_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; db_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; db_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; reset_i   ; Input    ; ON            ; ON            ; --                    ; --  ;
; iorq_i    ; Input    ; ON            ; ON            ; --                    ; --  ;
; wrt_i     ; Input    ; ON            ; ON            ; --                    ; --  ;
; adr_i[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; adr_i[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; adr_i[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; adr_i[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; adr_i[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; adr_i[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; adr_i[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; adr_i[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; rd_i      ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk_i     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; db_i[2]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; db_i[3]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; db_i[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; db_i[5]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; db_i[6]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; db_i[7]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; db_i[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; db_i[4]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; tx_i      ; Input    ; ON            ; ON            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; adr_i[8]                             ;                   ;         ;
; adr_i[9]                             ;                   ;         ;
; adr_i[10]                            ;                   ;         ;
; adr_i[11]                            ;                   ;         ;
; adr_i[12]                            ;                   ;         ;
; adr_i[13]                            ;                   ;         ;
; adr_i[14]                            ;                   ;         ;
; adr_i[15]                            ;                   ;         ;
; reset_i                              ;                   ;         ;
;      - reset_fifo                    ; 0                 ; ON      ;
;      - my_rx_state.STATE_RX_DATA     ; 0                 ; ON      ;
;      - my_rx_state.STATE_RX_WAITDATA ; 0                 ; ON      ;
;      - my_rx_state.STATE_RX_FINISH   ; 0                 ; ON      ;
;      - out_uart_status[4]            ; 0                 ; ON      ;
;      - wait_o~reg0                   ; 0                 ; ON      ;
;      - my_rx_state.STATE_RX_IDLE     ; 0                 ; ON      ;
;      - fifo_read~0                   ; 0                 ; ON      ;
;      - qckbase_cnt[18]               ; 0                 ; ON      ;
;      - qckbase_cnt[19]               ; 0                 ; ON      ;
;      - qckbase_cnt[16]               ; 0                 ; ON      ;
;      - qckbase_cnt[17]               ; 0                 ; ON      ;
;      - qckbase_cnt[0]                ; 0                 ; ON      ;
;      - qckbase_cnt[1]                ; 0                 ; ON      ;
;      - qckbase_cnt[2]                ; 0                 ; ON      ;
;      - qckbase_cnt[3]                ; 0                 ; ON      ;
;      - qckbase_cnt[5]                ; 0                 ; ON      ;
;      - qckbase_cnt[6]                ; 0                 ; ON      ;
;      - qckbase_cnt[4]                ; 0                 ; ON      ;
;      - qckbase_cnt[7]                ; 0                 ; ON      ;
;      - qckbase_cnt[8]                ; 0                 ; ON      ;
;      - qckbase_cnt[9]                ; 0                 ; ON      ;
;      - qckbase_cnt[11]               ; 0                 ; ON      ;
;      - qckbase_cnt[10]               ; 0                 ; ON      ;
;      - qckbase_cnt[12]               ; 0                 ; ON      ;
;      - qckbase_cnt[14]               ; 0                 ; ON      ;
;      - qckbase_cnt[13]               ; 0                 ; ON      ;
;      - qckbase_cnt[15]               ; 0                 ; ON      ;
;      - out_uart_status[3]            ; 0                 ; ON      ;
;      - out_uart_status[6]            ; 0                 ; ON      ;
;      - my_tx_state~8                 ; 0                 ; ON      ;
;      - out_uart_status~0             ; 0                 ; ON      ;
;      - my_tx_state.STATE_TX_DATA     ; 0                 ; ON      ;
;      - my_cmd_state~7                ; 0                 ; ON      ;
;      - out_uart_status[0]~1          ; 0                 ; ON      ;
;      - qckbase_cnt[10]~2             ; 0                 ; ON      ;
;      - fifo_we                       ; 0                 ; ON      ;
;      - fifo_read~1                   ; 0                 ; ON      ;
;      - my_rx_state~20                ; 0                 ; ON      ;
; iorq_i                               ;                   ;         ;
;      - my_rx_state.STATE_RX_DATA     ; 1                 ; ON      ;
;      - select_07w                    ; 1                 ; ON      ;
;      - select_07r                    ; 1                 ; ON      ;
;      - select_06r~0                  ; 1                 ; ON      ;
;      - select_06w                    ; 1                 ; ON      ;
;      - my_rx_state~16                ; 1                 ; ON      ;
;      - my_rx_state~20                ; 1                 ; ON      ;
; wrt_i                                ;                   ;         ;
;      - select_07w                    ; 1                 ; ON      ;
;      - select_06w                    ; 1                 ; ON      ;
;      - my_rx_state~16                ; 1                 ; ON      ;
;      - qckbase_cnt[10]~1             ; 1                 ; ON      ;
;      - my_rx_state~20                ; 1                 ; ON      ;
; adr_i[0]                             ;                   ;         ;
;      - select_07w                    ; 1                 ; ON      ;
;      - select_07r                    ; 1                 ; ON      ;
;      - select_06r~0                  ; 1                 ; ON      ;
;      - select_06w                    ; 1                 ; ON      ;
;      - Equal0~2                      ; 1                 ; ON      ;
; adr_i[1]                             ;                   ;         ;
;      - Equal0~0                      ; 0                 ; ON      ;
; adr_i[2]                             ;                   ;         ;
;      - Equal0~0                      ; 0                 ; ON      ;
; adr_i[3]                             ;                   ;         ;
;      - Equal0~0                      ; 1                 ; ON      ;
; adr_i[4]                             ;                   ;         ;
;      - Equal0~0                      ; 1                 ; ON      ;
; adr_i[5]                             ;                   ;         ;
;      - Equal0~1                      ; 0                 ; ON      ;
; adr_i[6]                             ;                   ;         ;
;      - Equal0~1                      ; 0                 ; ON      ;
; adr_i[7]                             ;                   ;         ;
;      - Equal0~1                      ; 0                 ; ON      ;
; rd_i                                 ;                   ;         ;
;      - my_rx_state.STATE_RX_DATA     ; 0                 ; ON      ;
;      - select_07r                    ; 0                 ; ON      ;
;      - select_06r~0                  ; 0                 ; ON      ;
; clk_i                                ;                   ;         ;
; db_i[2]                              ;                   ;         ;
;      - prescaler_i_s[1]              ; 1                 ; ON      ;
;      - prescaler_i_s[2]              ; 1                 ; ON      ;
;      - prescaler_i_s[5]              ; 1                 ; ON      ;
;      - prescaler_i_s[6]              ; 1                 ; ON      ;
;      - prescaler_i_s[7]              ; 1                 ; ON      ;
;      - prescaler_i_s[8]              ; 1                 ; ON      ;
;      - prescaler_i_s[9]              ; 1                 ; ON      ;
;      - prescaler_i_s[10]             ; 1                 ; ON      ;
;      - prescaler_i_s[4]              ; 1                 ; ON      ;
;      - prescaler_i_s[0]              ; 1                 ; ON      ;
;      - out_tx_data[2]                ; 1                 ; ON      ;
;      - prescaler_i_s[0]~2            ; 1                 ; ON      ;
;      - prescaler_i_s[3]              ; 1                 ; ON      ;
; db_i[3]                              ;                   ;         ;
;      - prescaler_i_s[1]              ; 1                 ; ON      ;
;      - prescaler_i_s[2]              ; 1                 ; ON      ;
;      - prescaler_i_s[5]              ; 1                 ; ON      ;
;      - prescaler_i_s[6]              ; 1                 ; ON      ;
;      - prescaler_i_s[7]              ; 1                 ; ON      ;
;      - prescaler_i_s[8]              ; 1                 ; ON      ;
;      - prescaler_i_s[9]              ; 1                 ; ON      ;
;      - prescaler_i_s[10]             ; 1                 ; ON      ;
;      - prescaler_i_s[12]             ; 1                 ; ON      ;
;      - prescaler_i_s[11]             ; 1                 ; ON      ;
;      - prescaler_i_s[4]              ; 1                 ; ON      ;
;      - prescaler_i_s[0]              ; 1                 ; ON      ;
;      - out_tx_data[3]                ; 1                 ; ON      ;
;      - prescaler_i_s[0]~2            ; 1                 ; ON      ;
;      - prescaler_i_s[3]              ; 1                 ; ON      ;
; db_i[0]                              ;                   ;         ;
;      - prescaler_i_s[1]              ; 0                 ; ON      ;
;      - prescaler_i_s[5]              ; 0                 ; ON      ;
;      - prescaler_i_s[6]              ; 0                 ; ON      ;
;      - prescaler_i_s[8]              ; 0                 ; ON      ;
;      - prescaler_i_s[9]              ; 0                 ; ON      ;
;      - prescaler_i_s[10]             ; 0                 ; ON      ;
;      - prescaler_i_s[12]             ; 0                 ; ON      ;
;      - prescaler_i_s[11]             ; 0                 ; ON      ;
;      - prescaler_i_s[4]              ; 0                 ; ON      ;
;      - prescaler_i_s[0]              ; 0                 ; ON      ;
;      - out_tx_data[0]                ; 0                 ; ON      ;
;      - prescaler_i_s[3]              ; 0                 ; ON      ;
;      - db_i[0]~_wirecell             ; 0                 ; ON      ;
; db_i[5]                              ;                   ;         ;
;      - out_tx_data[5]                ; 1                 ; ON      ;
;      - reset_fifo~0                  ; 1                 ; ON      ;
; db_i[6]                              ;                   ;         ;
;      - out_tx_data[6]                ; 1                 ; ON      ;
;      - reset_fifo~0                  ; 1                 ; ON      ;
; db_i[7]                              ;                   ;         ;
;      - out_tx_data[7]                ; 1                 ; ON      ;
;      - reset_fifo~0                  ; 1                 ; ON      ;
; db_i[1]                              ;                   ;         ;
;      - prescaler_i_s[1]              ; 0                 ; ON      ;
;      - prescaler_i_s[2]              ; 0                 ; ON      ;
;      - prescaler_i_s[5]              ; 0                 ; ON      ;
;      - prescaler_i_s[6]              ; 0                 ; ON      ;
;      - prescaler_i_s[7]              ; 0                 ; ON      ;
;      - prescaler_i_s[8]              ; 0                 ; ON      ;
;      - prescaler_i_s[9]              ; 0                 ; ON      ;
;      - prescaler_i_s[10]             ; 0                 ; ON      ;
;      - prescaler_i_s[4]              ; 0                 ; ON      ;
;      - out_tx_data[1]                ; 0                 ; ON      ;
;      - prescaler_i_s[0]~2            ; 0                 ; ON      ;
;      - prescaler_i_s[3]              ; 0                 ; ON      ;
; db_i[4]                              ;                   ;         ;
;      - out_tx_data[4]                ; 0                 ; ON      ;
;      - prescaler_i_s[0]~2            ; 0                 ; ON      ;
;      - reset_fifo~2                  ; 0                 ; ON      ;
; tx_i                                 ;                   ;         ;
;      - UART:U1|rx_data_delayed_s     ; 1                 ; ON      ;
+--------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                ;
+--------------------------------------------+--------------+---------+---------------------------------------+--------+----------------------+------------------+
; Name                                       ; Location     ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------+--------------+---------+---------------------------------------+--------+----------------------+------------------+
; FIFO:U2|fifo_data_o[0]~0                   ; LC_X12_Y6_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; FIFO:U2|head_s[0]~24                       ; LC_X12_Y7_N4 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ;
; FIFO:U2|head_s[0]~25                       ; LC_X12_Y6_N5 ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; FIFO:U2|memory~37                          ; LC_X12_Y6_N6 ; 9       ; Write enable                          ; no     ; --                   ; --               ;
; UART:U1|Selector79~0                       ; LC_X22_Y6_N9 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; UART:U1|rx_clock_counter_s[31]~2           ; LC_X20_Y6_N1 ; 32      ; Clock enable                          ; no     ; --                   ; --               ;
; UART:U1|tx_current_state_s.STATE_TX_FINISH ; LC_X23_Y7_N1 ; 34      ; Clock enable                          ; no     ; --                   ; --               ;
; clk_i                                      ; PIN_17       ; 245     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ;
; db_i[2]                                    ; PIN_94       ; 13      ; Sync. load                            ; no     ; --                   ; --               ;
; db_i[3]                                    ; PIN_82       ; 15      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ;
; db_o[0]~3                                  ; LC_X17_Y4_N2 ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; fifo_data_in[0]~0                          ; LC_X19_Y4_N2 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; my_rx_state~20                             ; LC_X16_Y3_N6 ; 2       ; Clock enable                          ; no     ; --                   ; --               ;
; my_tx_state~10                             ; LC_X18_Y4_N0 ; 9       ; Clock enable                          ; no     ; --                   ; --               ;
; my_tx_state~9                              ; LC_X18_Y4_N1 ; 2       ; Clock enable                          ; no     ; --                   ; --               ;
; out_uart_status[0]~1                       ; LC_X16_Y5_N9 ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; prescaler_i_s[0]~3                         ; LC_X19_Y4_N3 ; 13      ; Clock enable                          ; no     ; --                   ; --               ;
; qckbase_cnt[10]~2                          ; LC_X18_Y4_N5 ; 20      ; Clock enable                          ; no     ; --                   ; --               ;
; reset_fifo                                 ; LC_X19_Y4_N8 ; 21      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; reset_i                                    ; PIN_59       ; 39      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ;
+--------------------------------------------+--------------+---------+---------------------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; clk_i ; PIN_17   ; 245     ; Global Clock         ; GCLK3            ;
+-------+----------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; UART:U1|LessThan3~37                                                        ; 40      ;
; reset_i                                                                     ; 39      ;
; UART:U1|tx_current_state_s.STATE_TX_IDLE                                    ; 39      ;
; select_07w                                                                  ; 35      ;
; UART:U1|tx_current_state_s.STATE_TX_FINISH                                  ; 34      ;
; UART:U1|rx_clock_counter_s[31]~2                                            ; 32      ;
; UART:U1|rx_clock_counter_s[31]~1                                            ; 32      ;
; UART:U1|Add5~0                                                              ; 27      ;
; reset_fifo                                                                  ; 23      ;
; qckbase_cnt[10]~2                                                           ; 20      ;
; select_07r                                                                  ; 20      ;
; db_i[3]                                                                     ; 15      ;
; my_rx_state.STATE_RX_FINISH                                                 ; 15      ;
; my_rx_state.STATE_RX_IDLE                                                   ; 14      ;
; db_i[0]                                                                     ; 13      ;
; db_i[2]                                                                     ; 13      ;
; UART:U1|rx_bit_index_s[0]                                                   ; 13      ;
; prescaler_i_s[0]~3                                                          ; 13      ;
; FIFO:U2|tail_s~0                                                            ; 13      ;
; FIFO:U2|head_s[10]                                                          ; 13      ;
; FIFO:U2|head_s[11]                                                          ; 13      ;
; FIFO:U2|head_s[8]                                                           ; 13      ;
; FIFO:U2|head_s[9]                                                           ; 13      ;
; FIFO:U2|head_s[6]                                                           ; 13      ;
; FIFO:U2|head_s[7]                                                           ; 13      ;
; FIFO:U2|head_s[4]                                                           ; 13      ;
; FIFO:U2|head_s[5]                                                           ; 13      ;
; FIFO:U2|head_s[2]                                                           ; 13      ;
; FIFO:U2|head_s[3]                                                           ; 13      ;
; FIFO:U2|head_s[0]                                                           ; 13      ;
; FIFO:U2|head_s[1]                                                           ; 13      ;
; db_i[1]                                                                     ; 12      ;
; UART:U1|rx_bit_index_s[2]                                                   ; 12      ;
; UART:U1|rx_bit_index_s[1]                                                   ; 12      ;
; FIFO:U2|head_s[0]~25                                                        ; 12      ;
; FIFO:U2|head_s[0]~24                                                        ; 12      ;
; UART:U1|rx_data_s                                                           ; 11      ;
; select_06r~0                                                                ; 10      ;
; UART:U1|Decoder0~0                                                          ; 9       ;
; UART:U1|rx_current_state_s.STATE_RX_DATA                                    ; 9       ;
; FIFO:U2|tail_s~8                                                            ; 9       ;
; FIFO:U2|tail_s~5                                                            ; 9       ;
; FIFO:U2|tail_s~3                                                            ; 9       ;
; FIFO:U2|tail_s~1                                                            ; 9       ;
; FIFO:U2|memory~37                                                           ; 9       ;
; my_tx_state~10                                                              ; 9       ;
; UART:U1|LessThan1~37                                                        ; 8       ;
; fifo_data_in[0]~0                                                           ; 8       ;
; FIFO:U2|tail_s~14                                                           ; 8       ;
; FIFO:U2|tail_s~12                                                           ; 8       ;
; FIFO:U2|tail_s~11                                                           ; 8       ;
; FIFO:U2|tail_s~10                                                           ; 8       ;
; FIFO:U2|tail_s~9                                                            ; 8       ;
; FIFO:U2|tail_s~7                                                            ; 8       ;
; FIFO:U2|tail_s~4                                                            ; 8       ;
; FIFO:U2|tail_s~2                                                            ; 8       ;
; FIFO:U2|fifo_data_o[0]~0                                                    ; 8       ;
; FIFO:U2|memory~28                                                           ; 8       ;
; UART:U1|Selector79~0                                                        ; 8       ;
; UART:U1|tx_current_state_s.STATE_TX_DATA                                    ; 8       ;
; select_06w                                                                  ; 8       ;
; iorq_i                                                                      ; 7       ;
; FIFO:U2|tail_s[11]                                                          ; 7       ;
; db_o[0]~3                                                                   ; 7       ;
; UART:U1|tx_bit_index_s[0]                                                   ; 7       ;
; Equal0~1                                                                    ; 7       ;
; FIFO:U2|full_s                                                              ; 7       ;
; UART:U1|Add5~20                                                             ; 7       ;
; UART:U1|Add5~15                                                             ; 7       ;
; UART:U1|Add5~10                                                             ; 7       ;
; UART:U1|rx_current_state_s.STATE_RX_IDLE                                    ; 6       ;
; FIFO:U2|tail_s[5]                                                           ; 6       ;
; FIFO:U2|tail_s[3]                                                           ; 6       ;
; FIFO:U2|tail_s[1]                                                           ; 6       ;
; FIFO:U2|tail_s[4]                                                           ; 6       ;
; FIFO:U2|tail_s[2]                                                           ; 6       ;
; FIFO:U2|tail_s[0]                                                           ; 6       ;
; UART:U1|tx_bit_index_s[1]                                                   ; 6       ;
; UART:U1|Add0~70                                                             ; 6       ;
; adr_i[0]                                                                    ; 5       ;
; wrt_i                                                                       ; 5       ;
; UART:U1|rx_current_state_s.STATE_RX_START                                   ; 5       ;
; UART:U1|rx_clock_counter_s[12]                                              ; 5       ;
; UART:U1|rx_clock_counter_s[11]                                              ; 5       ;
; UART:U1|rx_clock_counter_s[14]                                              ; 5       ;
; UART:U1|rx_clock_counter_s[13]                                              ; 5       ;
; FIFO:U2|tail_s[10]                                                          ; 5       ;
; FIFO:U2|tail_s[9]                                                           ; 5       ;
; FIFO:U2|tail_s[8]                                                           ; 5       ;
; FIFO:U2|tail_s[7]                                                           ; 5       ;
; FIFO:U2|tail_s[6]                                                           ; 5       ;
; UART:U1|Add1~189                                                            ; 5       ;
; UART:U1|Add1~158                                                            ; 5       ;
; UART:U1|Add1~104                                                            ; 5       ;
; UART:U1|Add1~92                                                             ; 5       ;
; UART:U1|Add1~62                                                             ; 5       ;
; UART:U1|Add1~38                                                             ; 5       ;
; UART:U1|Add0~37                                                             ; 5       ;
; UART:U1|Add0~2                                                              ; 5       ;
; UART:U1|Add3~189                                                            ; 5       ;
; FIFO:U2|Add2~22                                                             ; 5       ;
; FIFO:U2|Add2~7                                                              ; 5       ;
; FIFO:U2|Add0~27                                                             ; 5       ;
; FIFO:U2|Add0~2                                                              ; 5       ;
; UART:U1|Add3~158                                                            ; 5       ;
; UART:U1|Add3~104                                                            ; 5       ;
; UART:U1|Add3~92                                                             ; 5       ;
; UART:U1|Add3~62                                                             ; 5       ;
; UART:U1|Add3~38                                                             ; 5       ;
; FIFO:U2|head_s[5]~9                                                         ; 5       ;
; FIFO:U2|head_s[0]~3                                                         ; 5       ;
; UART:U1|Add5~67                                                             ; 5       ;
; UART:U1|Add5~42                                                             ; 5       ;
; UART:U1|Add5~30                                                             ; 5       ;
; UART:U1|Add5~25                                                             ; 5       ;
; UART:U1|Add5~5                                                              ; 5       ;
; FIFO:U2|fifo_empty_o                                                        ; 5       ;
; UART:U1|Equal0~16                                                           ; 4       ;
; UART:U1|rx_clock_counter_s[0]                                               ; 4       ;
; UART:U1|rx_clock_counter_s[9]                                               ; 4       ;
; UART:U1|rx_clock_counter_s[8]                                               ; 4       ;
; UART:U1|rx_clock_counter_s[10]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[21]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[20]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[19]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[18]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[17]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[16]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[15]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[26]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[28]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[27]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[25]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[24]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[23]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[22]                                              ; 4       ;
; UART:U1|rx_clock_counter_s[31]                                              ; 4       ;
; uart_tx_o                                                                   ; 4       ;
; prescaler_i_s[0]                                                            ; 4       ;
; UART:U1|tx_clock_counter_s[12]                                              ; 4       ;
; UART:U1|tx_clock_counter_s[11]                                              ; 4       ;
; UART:U1|tx_clock_counter_s[14]                                              ; 4       ;
; UART:U1|tx_clock_counter_s[13]                                              ; 4       ;
; UART:U1|TX_active_o                                                         ; 4       ;
; my_tx_state.STATE_TX_IDLE                                                   ; 4       ;
; UART:U1|tx_current_state_s.STATE_TX_STOP                                    ; 4       ;
; wait_o~reg0                                                                 ; 4       ;
; my_rx_state.STATE_RX_WAITDATA                                               ; 4       ;
; db_i[4]                                                                     ; 3       ;
; rd_i                                                                        ; 3       ;
; UART:U1|rx_current_state_s.STATE_RX_STOP                                    ; 3       ;
; UART:U1|rx_clock_counter_s[1]                                               ; 3       ;
; UART:U1|rx_clock_counter_s[2]                                               ; 3       ;
; UART:U1|rx_clock_counter_s[3]                                               ; 3       ;
; UART:U1|rx_clock_counter_s[4]                                               ; 3       ;
; UART:U1|rx_clock_counter_s[5]                                               ; 3       ;
; UART:U1|rx_clock_counter_s[6]                                               ; 3       ;
; UART:U1|rx_clock_counter_s[7]                                               ; 3       ;
; UART:U1|rx_clock_counter_s[30]                                              ; 3       ;
; UART:U1|rx_clock_counter_s[29]                                              ; 3       ;
; FIFO:U2|write_edge[0]                                                       ; 3       ;
; out_uart_status[0]~1                                                        ; 3       ;
; UART:U1|tx_clock_counter_s[0]                                               ; 3       ;
; UART:U1|tx_clock_counter_s[9]                                               ; 3       ;
; UART:U1|tx_clock_counter_s[8]                                               ; 3       ;
; UART:U1|tx_clock_counter_s[10]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[21]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[20]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[19]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[18]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[17]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[16]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[15]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[26]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[28]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[27]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[25]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[24]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[23]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[22]                                              ; 3       ;
; UART:U1|tx_clock_counter_s[31]                                              ; 3       ;
; UART:U1|tx_current_state_s.STATE_TX_START                                   ; 3       ;
; my_rx_state~16                                                              ; 3       ;
; out_uart_status[6]                                                          ; 3       ;
; Selector10~0                                                                ; 3       ;
; Equal2~5                                                                    ; 3       ;
; Equal2~0                                                                    ; 3       ;
; qckbase_cnt[16]                                                             ; 3       ;
; UART:U1|tx_bit_index_s[2]                                                   ; 3       ;
; my_cmd_state.STATE_CMD_IDLE                                                 ; 3       ;
; db_o[5]~reg0                                                                ; 3       ;
; UART:U1|Add0~52                                                             ; 3       ;
; UART:U1|Add5~65                                                             ; 3       ;
; UART:U1|Add5~60                                                             ; 3       ;
; UART:U1|Add5~55                                                             ; 3       ;
; UART:U1|Add5~50                                                             ; 3       ;
; UART:U1|Add5~45                                                             ; 3       ;
; UART:U1|Add5~40                                                             ; 3       ;
; UART:U1|Add5~35                                                             ; 3       ;
; UART:U1|Add5~17                                                             ; 3       ;
; my_rx_state.STATE_RX_DATA                                                   ; 3       ;
; db_i[7]                                                                     ; 2       ;
; db_i[6]                                                                     ; 2       ;
; db_i[5]                                                                     ; 2       ;
; db_i[0]~_wirecell                                                           ; 2       ;
; ~GND                                                                        ; 2       ;
; my_rx_state~20                                                              ; 2       ;
; UART:U1|rx_current_state_s.STATE_RX_FINISH                                  ; 2       ;
; UART:U1|rx_clock_counter_s[31]~0                                            ; 2       ;
; UART:U1|Decoder0~8                                                          ; 2       ;
; UART:U1|rx_current_state_s~7                                                ; 2       ;
; UART:U1|Selector0~0                                                         ; 2       ;
; UART:U1|LessThan1~13                                                        ; 2       ;
; UART:U1|LessThan1~11                                                        ; 2       ;
; UART:U1|rx_byte_s[7]                                                        ; 2       ;
; UART:U1|rx_byte_s[6]                                                        ; 2       ;
; UART:U1|rx_byte_s[5]                                                        ; 2       ;
; UART:U1|rx_byte_s[4]                                                        ; 2       ;
; UART:U1|rx_byte_s[3]                                                        ; 2       ;
; UART:U1|rx_byte_s[2]                                                        ; 2       ;
; UART:U1|rx_byte_s[1]                                                        ; 2       ;
; fifo_read~1                                                                 ; 2       ;
; UART:U1|rx_byte_finished_s                                                  ; 2       ;
; UART:U1|rx_byte_s[0]                                                        ; 2       ;
; fifo_data_in[7]                                                             ; 2       ;
; fifo_data_in[6]                                                             ; 2       ;
; fifo_data_in[5]                                                             ; 2       ;
; fifo_data_in[4]                                                             ; 2       ;
; fifo_data_in[3]                                                             ; 2       ;
; fifo_data_in[2]                                                             ; 2       ;
; fifo_data_in[1]                                                             ; 2       ;
; FIFO:U2|write_edge[1]                                                       ; 2       ;
; FIFO:U2|Equal6~2                                                            ; 2       ;
; FIFO:U2|Equal6~1                                                            ; 2       ;
; FIFO:U2|Equal6~0                                                            ; 2       ;
; fifo_read                                                                   ; 2       ;
; FIFO:U2|Equal2~3                                                            ; 2       ;
; FIFO:U2|Equal2~1                                                            ; 2       ;
; fifo_data_in[0]                                                             ; 2       ;
; reset_fifo~0                                                                ; 2       ;
; out_uart_status[0]~2                                                        ; 2       ;
; FIFO:U2|read_edge[0]                                                        ; 2       ;
; FIFO:U2|Equal1~7                                                            ; 2       ;
; UART:U1|tx_current_state_s.STATE_TX_STOP~0                                  ; 2       ;
; UART:U1|tx_clock_counter_s[1]                                               ; 2       ;
; UART:U1|tx_clock_counter_s[2]                                               ; 2       ;
; UART:U1|tx_clock_counter_s[3]                                               ; 2       ;
; UART:U1|tx_clock_counter_s[4]                                               ; 2       ;
; UART:U1|tx_clock_counter_s[5]                                               ; 2       ;
; UART:U1|tx_clock_counter_s[6]                                               ; 2       ;
; UART:U1|tx_clock_counter_s[7]                                               ; 2       ;
; UART:U1|LessThan3~13                                                        ; 2       ;
; UART:U1|LessThan3~11                                                        ; 2       ;
; UART:U1|tx_clock_counter_s[30]                                              ; 2       ;
; UART:U1|tx_clock_counter_s[29]                                              ; 2       ;
; my_cmd_state~7                                                              ; 2       ;
; my_rx_state~17                                                              ; 2       ;
; my_rx_state~14                                                              ; 2       ;
; my_tx_state.STATE_TX_DATA                                                   ; 2       ;
; my_tx_state~9                                                               ; 2       ;
; out_uart_status~0                                                           ; 2       ;
; my_tx_state~8                                                               ; 2       ;
; out_uart_status[3]                                                          ; 2       ;
; qckbase_cnt[15]                                                             ; 2       ;
; qckbase_cnt[13]                                                             ; 2       ;
; qckbase_cnt[14]                                                             ; 2       ;
; qckbase_cnt[12]                                                             ; 2       ;
; qckbase_cnt[10]                                                             ; 2       ;
; qckbase_cnt[11]                                                             ; 2       ;
; qckbase_cnt[9]                                                              ; 2       ;
; qckbase_cnt[8]                                                              ; 2       ;
; qckbase_cnt[7]                                                              ; 2       ;
; qckbase_cnt[4]                                                              ; 2       ;
; qckbase_cnt[6]                                                              ; 2       ;
; qckbase_cnt[5]                                                              ; 2       ;
; qckbase_cnt[3]                                                              ; 2       ;
; qckbase_cnt[2]                                                              ; 2       ;
; qckbase_cnt[1]                                                              ; 2       ;
; qckbase_cnt[0]                                                              ; 2       ;
; qckbase_cnt[17]                                                             ; 2       ;
; qckbase_cnt[19]                                                             ; 2       ;
; qckbase_cnt[18]                                                             ; 2       ;
; fifo_read~0                                                                 ; 2       ;
; UART:U1|TX_out_o                                                            ; 2       ;
; FIFO:U2|Add2~62                                                             ; 2       ;
; out_uart_status[4]                                                          ; 2       ;
; tx_i                                                                        ; 1       ;
; adr_i[7]                                                                    ; 1       ;
; adr_i[6]                                                                    ; 1       ;
; adr_i[5]                                                                    ; 1       ;
; adr_i[4]                                                                    ; 1       ;
; adr_i[3]                                                                    ; 1       ;
; adr_i[2]                                                                    ; 1       ;
; adr_i[1]                                                                    ; 1       ;
; db_o[5]~11                                                                  ; 1       ;
; UART:U1|LessThan3~36                                                        ; 1       ;
; UART:U1|LessThan1~36                                                        ; 1       ;
; UART:U1|LessThan1~35                                                        ; 1       ;
; UART:U1|LessThan3~35                                                        ; 1       ;
; my_rx_state~21                                                              ; 1       ;
; UART:U1|Selector38~1                                                        ; 1       ;
; UART:U1|Selector38~0                                                        ; 1       ;
; UART:U1|Equal0~15                                                           ; 1       ;
; UART:U1|Equal0~14                                                           ; 1       ;
; UART:U1|Equal0~13                                                           ; 1       ;
; UART:U1|Equal0~12                                                           ; 1       ;
; UART:U1|Equal0~11                                                           ; 1       ;
; UART:U1|Equal0~10                                                           ; 1       ;
; UART:U1|Equal0~9                                                            ; 1       ;
; UART:U1|Equal0~8                                                            ; 1       ;
; UART:U1|Equal0~7                                                            ; 1       ;
; UART:U1|Equal0~6                                                            ; 1       ;
; UART:U1|Equal0~5                                                            ; 1       ;
; UART:U1|Equal0~4                                                            ; 1       ;
; UART:U1|Equal0~3                                                            ; 1       ;
; UART:U1|Equal0~2                                                            ; 1       ;
; UART:U1|Equal0~1                                                            ; 1       ;
; UART:U1|Equal0~0                                                            ; 1       ;
; UART:U1|Selector33~2                                                        ; 1       ;
; UART:U1|Selector33~1                                                        ; 1       ;
; UART:U1|Selector33~0                                                        ; 1       ;
; UART:U1|Selector34~2                                                        ; 1       ;
; UART:U1|rx_data_delayed_s                                                   ; 1       ;
; UART:U1|Decoder0~7                                                          ; 1       ;
; UART:U1|Decoder0~6                                                          ; 1       ;
; UART:U1|Decoder0~5                                                          ; 1       ;
; UART:U1|Decoder0~4                                                          ; 1       ;
; UART:U1|Decoder0~3                                                          ; 1       ;
; UART:U1|Decoder0~2                                                          ; 1       ;
; UART:U1|Decoder0~1                                                          ; 1       ;
; UART:U1|LessThan1~34                                                        ; 1       ;
; UART:U1|LessThan1~33                                                        ; 1       ;
; UART:U1|LessThan1~32                                                        ; 1       ;
; UART:U1|LessThan1~31                                                        ; 1       ;
; UART:U1|LessThan1~30                                                        ; 1       ;
; UART:U1|LessThan1~29                                                        ; 1       ;
; UART:U1|LessThan1~28                                                        ; 1       ;
; UART:U1|LessThan1~27                                                        ; 1       ;
; UART:U1|LessThan1~26                                                        ; 1       ;
; UART:U1|LessThan1~25                                                        ; 1       ;
; UART:U1|LessThan1~24                                                        ; 1       ;
; UART:U1|LessThan1~23                                                        ; 1       ;
; UART:U1|LessThan1~22                                                        ; 1       ;
; UART:U1|LessThan1~21                                                        ; 1       ;
; UART:U1|LessThan1~20                                                        ; 1       ;
; UART:U1|LessThan1~19                                                        ; 1       ;
; UART:U1|LessThan1~18                                                        ; 1       ;
; UART:U1|LessThan1~17                                                        ; 1       ;
; UART:U1|LessThan1~16                                                        ; 1       ;
; UART:U1|LessThan1~15                                                        ; 1       ;
; UART:U1|LessThan1~14                                                        ; 1       ;
; UART:U1|LessThan1~12                                                        ; 1       ;
; UART:U1|LessThan1~10                                                        ; 1       ;
; UART:U1|LessThan1~9                                                         ; 1       ;
; UART:U1|LessThan1~8                                                         ; 1       ;
; UART:U1|LessThan1~7                                                         ; 1       ;
; UART:U1|LessThan1~6                                                         ; 1       ;
; UART:U1|LessThan1~5                                                         ; 1       ;
; UART:U1|LessThan1~4                                                         ; 1       ;
; UART:U1|LessThan1~3                                                         ; 1       ;
; UART:U1|LessThan1~2                                                         ; 1       ;
; fifo_read~2                                                                 ; 1       ;
; fifo_we                                                                     ; 1       ;
; reset_fifo~2                                                                ; 1       ;
; prescaler_i_s[3]                                                            ; 1       ;
; reset_fifo~1                                                                ; 1       ;
; FIFO:U2|Equal3~0                                                            ; 1       ;
; FIFO:U2|fifo_proc~8                                                         ; 1       ;
; FIFO:U2|Equal6~3                                                            ; 1       ;
; FIFO:U2|Equal4~1                                                            ; 1       ;
; FIFO:U2|Equal4~0                                                            ; 1       ;
; FIFO:U2|fifo_proc~7                                                         ; 1       ;
; FIFO:U2|fifo_proc~6                                                         ; 1       ;
; FIFO:U2|fifo_proc~5                                                         ; 1       ;
; FIFO:U2|fifo_proc~4                                                         ; 1       ;
; FIFO:U2|fifo_proc~3                                                         ; 1       ;
; FIFO:U2|fifo_proc~2                                                         ; 1       ;
; FIFO:U2|fifo_proc~1                                                         ; 1       ;
; FIFO:U2|fifo_proc~0                                                         ; 1       ;
; FIFO:U2|read_edge[1]                                                        ; 1       ;
; FIFO:U2|full_s~0                                                            ; 1       ;
; FIFO:U2|tail_s~13                                                           ; 1       ;
; FIFO:U2|tail_s~6                                                            ; 1       ;
; FIFO:U2|Equal2~2                                                            ; 1       ;
; FIFO:U2|Equal2~0                                                            ; 1       ;
; prescaler_i_s[0]~2                                                          ; 1       ;
; prescaler_i_s[4]                                                            ; 1       ;
; prescaler_i_s[12]                                                           ; 1       ;
; prescaler_i_s[11]                                                           ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[32]                                             ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[31]                                             ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[30]                                             ; 1       ;
; out_uart_status~4                                                           ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[29]                                             ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[28]                                             ; 1       ;
; FIFO:U2|fifo_full_o                                                         ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[27]                                             ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[26]                                             ; 1       ;
; qckbase_cnt[10]~1                                                           ; 1       ;
; FIFO:U2|Equal1~6                                                            ; 1       ;
; FIFO:U2|Equal1~5                                                            ; 1       ;
; FIFO:U2|Equal1~4                                                            ; 1       ;
; FIFO:U2|Equal1~3                                                            ; 1       ;
; FIFO:U2|Equal1~2                                                            ; 1       ;
; FIFO:U2|Equal1~1                                                            ; 1       ;
; FIFO:U2|Equal1~0                                                            ; 1       ;
; FIFO:U2|memory~27                                                           ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[21]                                             ; 1       ;
; FIFO:U2|memory~26                                                           ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[17]                                             ; 1       ;
; FIFO:U2|memory~25                                                           ; 1       ;
; FIFO:U2|memory~24                                                           ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[13]                                             ; 1       ;
; FIFO:U2|memory~23                                                           ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[9]                                              ; 1       ;
; FIFO:U2|memory~22                                                           ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[5]                                              ; 1       ;
; FIFO:U2|memory~21                                                           ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[1]                                              ; 1       ;
; FIFO:U2|memory_rtl_0_bypass[25]                                             ; 1       ;
; UART:U1|Selector75~0                                                        ; 1       ;
; out_tx_data[3]                                                              ; 1       ;
; out_tx_data[0]                                                              ; 1       ;
; out_tx_data[1]                                                              ; 1       ;
; out_tx_data[2]                                                              ; 1       ;
; out_tx_data[7]                                                              ; 1       ;
; out_tx_data[4]                                                              ; 1       ;
; UART:U1|Selector76~0                                                        ; 1       ;
; out_tx_data[6]                                                              ; 1       ;
; out_tx_data[5]                                                              ; 1       ;
; UART:U1|LessThan3~34                                                        ; 1       ;
; UART:U1|LessThan3~33                                                        ; 1       ;
; UART:U1|LessThan3~32                                                        ; 1       ;
; UART:U1|LessThan3~31                                                        ; 1       ;
; UART:U1|LessThan3~30                                                        ; 1       ;
; UART:U1|LessThan3~29                                                        ; 1       ;
; UART:U1|LessThan3~28                                                        ; 1       ;
; UART:U1|LessThan3~27                                                        ; 1       ;
; UART:U1|LessThan3~26                                                        ; 1       ;
; UART:U1|LessThan3~25                                                        ; 1       ;
; UART:U1|LessThan3~24                                                        ; 1       ;
; UART:U1|LessThan3~23                                                        ; 1       ;
; UART:U1|LessThan3~22                                                        ; 1       ;
; UART:U1|LessThan3~21                                                        ; 1       ;
; UART:U1|LessThan3~20                                                        ; 1       ;
; UART:U1|LessThan3~19                                                        ; 1       ;
; UART:U1|LessThan3~18                                                        ; 1       ;
; UART:U1|LessThan3~17                                                        ; 1       ;
; UART:U1|LessThan3~16                                                        ; 1       ;
; UART:U1|LessThan3~15                                                        ; 1       ;
; UART:U1|LessThan3~14                                                        ; 1       ;
; UART:U1|LessThan3~12                                                        ; 1       ;
; UART:U1|LessThan3~10                                                        ; 1       ;
; UART:U1|LessThan3~9                                                         ; 1       ;
; UART:U1|LessThan3~8                                                         ; 1       ;
; UART:U1|LessThan3~7                                                         ; 1       ;
; UART:U1|LessThan3~6                                                         ; 1       ;
; UART:U1|LessThan3~5                                                         ; 1       ;
; UART:U1|LessThan3~4                                                         ; 1       ;
; UART:U1|LessThan3~3                                                         ; 1       ;
; UART:U1|LessThan3~2                                                         ; 1       ;
; my_rx_state~18                                                              ; 1       ;
; Equal0~2                                                                    ; 1       ;
; my_rx_state~15                                                              ; 1       ;
; my_rx_state~13                                                              ; 1       ;
; my_rx_state~12                                                              ; 1       ;
; FIFO:U2|fifo_data_o[7]                                                      ; 1       ;
; FIFO:U2|fifo_data_o[6]                                                      ; 1       ;
; FIFO:U2|fifo_data_o[5]                                                      ; 1       ;
; db_o[5]~8                                                                   ; 1       ;
; Selector10~1                                                                ; 1       ;
; FIFO:U2|fifo_data_o[4]                                                      ; 1       ;
; FIFO:U2|fifo_data_o[3]                                                      ; 1       ;
; out_uart_status[2]                                                          ; 1       ;
; FIFO:U2|fifo_data_o[2]                                                      ; 1       ;
; out_uart_status[1]                                                          ; 1       ;
; FIFO:U2|fifo_data_o[1]                                                      ; 1       ;
; db_o[3]~2                                                                   ; 1       ;
; db_o[3]~1                                                                   ; 1       ;
; Equal2~4                                                                    ; 1       ;
; Equal2~3                                                                    ; 1       ;
; Equal2~2                                                                    ; 1       ;
; Equal2~1                                                                    ; 1       ;
; out_uart_status[0]                                                          ; 1       ;
; FIFO:U2|fifo_data_o[0]                                                      ; 1       ;
; UART:U1|Selector41~1                                                        ; 1       ;
; UART:U1|Selector41~0                                                        ; 1       ;
; UART:U1|Mux0~3                                                              ; 1       ;
; UART:U1|tx_data_s[3]                                                        ; 1       ;
; UART:U1|Mux0~2                                                              ; 1       ;
; UART:U1|tx_data_s[0]                                                        ; 1       ;
; UART:U1|Mux0~1                                                              ; 1       ;
; UART:U1|tx_data_s[7]                                                        ; 1       ;
; UART:U1|Mux0~0                                                              ; 1       ;
; UART:U1|tx_data_s[4]                                                        ; 1       ;
; wait_o~3                                                                    ; 1       ;
; wait_o~2                                                                    ; 1       ;
; wait_o~1                                                                    ; 1       ;
; wait_o~0                                                                    ; 1       ;
; Equal0~0                                                                    ; 1       ;
; db_o[7]~reg0                                                                ; 1       ;
; db_o[6]~reg0                                                                ; 1       ;
; db_o[4]~reg0                                                                ; 1       ;
; db_o[3]~reg0                                                                ; 1       ;
; db_o[2]~reg0                                                                ; 1       ;
; db_o[1]~reg0                                                                ; 1       ;
; db_o[0]~reg0                                                                ; 1       ;
; UART:U1|Add0~77COUT1_94                                                     ; 1       ;
; UART:U1|Add0~77                                                             ; 1       ;
; UART:U1|Add1~183COUT1_218                                                   ; 1       ;
; UART:U1|Add1~183                                                            ; 1       ;
; UART:U1|Add1~181                                                            ; 1       ;
; UART:U1|Add1~176COUT1_220                                                   ; 1       ;
; UART:U1|Add1~176                                                            ; 1       ;
; UART:U1|Add1~174                                                            ; 1       ;
; UART:U1|Add1~170COUT1_222                                                   ; 1       ;
; UART:U1|Add1~170                                                            ; 1       ;
; UART:U1|Add1~168                                                            ; 1       ;
; UART:U1|Add1~164COUT1_224                                                   ; 1       ;
; UART:U1|Add1~164                                                            ; 1       ;
; UART:U1|Add1~162                                                            ; 1       ;
; UART:U1|Add1~156                                                            ; 1       ;
; UART:U1|Add1~152COUT1_226                                                   ; 1       ;
; UART:U1|Add1~152                                                            ; 1       ;
; UART:U1|Add1~150                                                            ; 1       ;
; UART:U1|Add1~146COUT1_228                                                   ; 1       ;
; UART:U1|Add1~146                                                            ; 1       ;
; UART:U1|Add1~144                                                            ; 1       ;
; UART:U1|Add1~140COUT1_232                                                   ; 1       ;
; UART:U1|Add1~140                                                            ; 1       ;
; UART:U1|Add1~138                                                            ; 1       ;
; UART:U1|Add1~134COUT1_230                                                   ; 1       ;
; UART:U1|Add1~134                                                            ; 1       ;
; UART:U1|Add1~132                                                            ; 1       ;
; UART:U1|Add1~128COUT1_236                                                   ; 1       ;
; UART:U1|Add1~128                                                            ; 1       ;
; UART:U1|Add1~126                                                            ; 1       ;
; UART:U1|Add1~122COUT1_234                                                   ; 1       ;
; UART:U1|Add1~122                                                            ; 1       ;
; UART:U1|Add1~120                                                            ; 1       ;
; UART:U1|Add1~116COUT1_240                                                   ; 1       ;
; UART:U1|Add1~116                                                            ; 1       ;
; UART:U1|Add1~114                                                            ; 1       ;
; UART:U1|Add1~110COUT1_238                                                   ; 1       ;
; UART:U1|Add1~110                                                            ; 1       ;
; UART:U1|Add1~108                                                            ; 1       ;
; UART:U1|Add1~102                                                            ; 1       ;
; UART:U1|Add1~98COUT1_250                                                    ; 1       ;
; UART:U1|Add1~98                                                             ; 1       ;
; UART:U1|Add1~96                                                             ; 1       ;
; UART:U1|Add1~90                                                             ; 1       ;
; UART:U1|Add1~86COUT1_248                                                    ; 1       ;
; UART:U1|Add1~86                                                             ; 1       ;
; UART:U1|Add1~84                                                             ; 1       ;
; UART:U1|Add1~80COUT1_246                                                    ; 1       ;
; UART:U1|Add1~80                                                             ; 1       ;
; UART:U1|Add1~78                                                             ; 1       ;
; UART:U1|Add1~74COUT1_244                                                    ; 1       ;
; UART:U1|Add1~74                                                             ; 1       ;
; UART:U1|Add1~72                                                             ; 1       ;
; UART:U1|Add1~68COUT1_242                                                    ; 1       ;
; UART:U1|Add1~68                                                             ; 1       ;
; UART:U1|Add1~66                                                             ; 1       ;
; UART:U1|Add1~60                                                             ; 1       ;
; UART:U1|Add1~56COUT1_258                                                    ; 1       ;
; UART:U1|Add1~56                                                             ; 1       ;
; UART:U1|Add1~54                                                             ; 1       ;
; UART:U1|Add1~50COUT1_262                                                    ; 1       ;
; UART:U1|Add1~50                                                             ; 1       ;
; UART:U1|Add1~48                                                             ; 1       ;
; UART:U1|Add1~44COUT1_260                                                    ; 1       ;
; UART:U1|Add1~44                                                             ; 1       ;
; UART:U1|Add1~42                                                             ; 1       ;
; UART:U1|Add1~36                                                             ; 1       ;
; UART:U1|Add1~32COUT1_256                                                    ; 1       ;
; UART:U1|Add1~32                                                             ; 1       ;
; UART:U1|Add1~30                                                             ; 1       ;
; UART:U1|Add1~26COUT1_254                                                    ; 1       ;
; UART:U1|Add1~26                                                             ; 1       ;
; UART:U1|Add1~24                                                             ; 1       ;
; UART:U1|Add1~20COUT1_252                                                    ; 1       ;
; UART:U1|Add1~20                                                             ; 1       ;
; UART:U1|Add1~18                                                             ; 1       ;
; UART:U1|Add1~12                                                             ; 1       ;
; UART:U1|Add1~8                                                              ; 1       ;
; UART:U1|Add1~6                                                              ; 1       ;
; UART:U1|Add1~2COUT1_264                                                     ; 1       ;
; UART:U1|Add1~2                                                              ; 1       ;
; UART:U1|Add1~0                                                              ; 1       ;
; UART:U1|Add0~67COUT1_114                                                    ; 1       ;
; UART:U1|Add0~67                                                             ; 1       ;
; UART:U1|Add0~65                                                             ; 1       ;
; UART:U1|Add0~62COUT1_116                                                    ; 1       ;
; UART:U1|Add0~62                                                             ; 1       ;
; UART:U1|Add0~60                                                             ; 1       ;
; UART:U1|Add0~57COUT1_112                                                    ; 1       ;
; UART:U1|Add0~57                                                             ; 1       ;
; UART:U1|Add0~55                                                             ; 1       ;
; UART:U1|Add0~50                                                             ; 1       ;
; UART:U1|Add0~47COUT1_108                                                    ; 1       ;
; UART:U1|Add0~47                                                             ; 1       ;
; UART:U1|Add0~45                                                             ; 1       ;
; UART:U1|Add0~42COUT1_110                                                    ; 1       ;
; UART:U1|Add0~42                                                             ; 1       ;
; UART:U1|Add0~40                                                             ; 1       ;
; UART:U1|Add0~35                                                             ; 1       ;
; UART:U1|Add0~32COUT1_106                                                    ; 1       ;
; UART:U1|Add0~32                                                             ; 1       ;
; UART:U1|Add0~30                                                             ; 1       ;
; UART:U1|Add0~27COUT1_104                                                    ; 1       ;
; UART:U1|Add0~27                                                             ; 1       ;
; UART:U1|Add0~25                                                             ; 1       ;
; UART:U1|Add0~22COUT1_102                                                    ; 1       ;
; UART:U1|Add0~22                                                             ; 1       ;
; UART:U1|Add0~20                                                             ; 1       ;
; UART:U1|Add0~17COUT1_98                                                     ; 1       ;
; UART:U1|Add0~17                                                             ; 1       ;
; UART:U1|Add0~15                                                             ; 1       ;
; UART:U1|Add0~12COUT1_100                                                    ; 1       ;
; UART:U1|Add0~12                                                             ; 1       ;
; UART:U1|Add0~10                                                             ; 1       ;
; UART:U1|Add0~7COUT1_96                                                      ; 1       ;
; UART:U1|Add0~7                                                              ; 1       ;
; UART:U1|Add0~5                                                              ; 1       ;
; UART:U1|Add0~0                                                              ; 1       ;
; FIFO:U2|Add2~60                                                             ; 1       ;
; FIFO:U2|Add2~57COUT1_92                                                     ; 1       ;
; FIFO:U2|Add2~57                                                             ; 1       ;
; FIFO:U2|Add2~55                                                             ; 1       ;
; FIFO:U2|Add2~50                                                             ; 1       ;
; FIFO:U2|Add2~47COUT1_88                                                     ; 1       ;
; FIFO:U2|Add2~47                                                             ; 1       ;
; FIFO:U2|Add2~45                                                             ; 1       ;
; FIFO:U2|Add2~42COUT1_90                                                     ; 1       ;
; FIFO:U2|Add2~42                                                             ; 1       ;
; FIFO:U2|Add2~40                                                             ; 1       ;
; FIFO:U2|Add2~37COUT1_84                                                     ; 1       ;
; FIFO:U2|Add2~37                                                             ; 1       ;
; FIFO:U2|Add2~35                                                             ; 1       ;
; FIFO:U2|Add2~32COUT1_86                                                     ; 1       ;
; FIFO:U2|Add2~32                                                             ; 1       ;
; FIFO:U2|Add2~30                                                             ; 1       ;
; FIFO:U2|Add2~27COUT1_82                                                     ; 1       ;
; FIFO:U2|Add2~27                                                             ; 1       ;
; FIFO:U2|Add2~25                                                             ; 1       ;
; FIFO:U2|Add2~20                                                             ; 1       ;
; FIFO:U2|Add2~17COUT1_78                                                     ; 1       ;
; FIFO:U2|Add2~17                                                             ; 1       ;
; FIFO:U2|Add2~15                                                             ; 1       ;
; FIFO:U2|Add2~12COUT1_80                                                     ; 1       ;
; FIFO:U2|Add2~12                                                             ; 1       ;
; FIFO:U2|Add2~10                                                             ; 1       ;
; FIFO:U2|Add2~5                                                              ; 1       ;
; FIFO:U2|Add2~2COUT1_76                                                      ; 1       ;
; FIFO:U2|Add2~2                                                              ; 1       ;
; FIFO:U2|Add2~0                                                              ; 1       ;
; FIFO:U2|Add0~55                                                             ; 1       ;
; FIFO:U2|Add0~52                                                             ; 1       ;
; FIFO:U2|Add0~50                                                             ; 1       ;
; FIFO:U2|Add0~47COUT1_84                                                     ; 1       ;
; FIFO:U2|Add0~47                                                             ; 1       ;
; FIFO:U2|Add0~45                                                             ; 1       ;
; FIFO:U2|Add0~42COUT1_82                                                     ; 1       ;
; FIFO:U2|Add0~42                                                             ; 1       ;
; FIFO:U2|Add0~40                                                             ; 1       ;
; FIFO:U2|Add0~37COUT1_80                                                     ; 1       ;
; FIFO:U2|Add0~37                                                             ; 1       ;
; FIFO:U2|Add0~35                                                             ; 1       ;
; FIFO:U2|Add0~32COUT1_78                                                     ; 1       ;
; FIFO:U2|Add0~32                                                             ; 1       ;
; FIFO:U2|Add0~30                                                             ; 1       ;
; FIFO:U2|Add0~25                                                             ; 1       ;
; FIFO:U2|Add0~22COUT1_76                                                     ; 1       ;
; FIFO:U2|Add0~22                                                             ; 1       ;
; FIFO:U2|Add0~20                                                             ; 1       ;
; FIFO:U2|Add0~17COUT1_74                                                     ; 1       ;
; FIFO:U2|Add0~17                                                             ; 1       ;
; FIFO:U2|Add0~15                                                             ; 1       ;
; FIFO:U2|Add0~12COUT1_72                                                     ; 1       ;
; FIFO:U2|Add0~12                                                             ; 1       ;
; FIFO:U2|Add0~10                                                             ; 1       ;
; FIFO:U2|Add0~7COUT1_70                                                      ; 1       ;
; FIFO:U2|Add0~7                                                              ; 1       ;
; FIFO:U2|Add0~5                                                              ; 1       ;
; FIFO:U2|Add0~0                                                              ; 1       ;
; UART:U1|Add3~183COUT1_218                                                   ; 1       ;
; UART:U1|Add3~183                                                            ; 1       ;
; UART:U1|Add3~181                                                            ; 1       ;
; UART:U1|Add5~72COUT1_88                                                     ; 1       ;
; UART:U1|Add5~72                                                             ; 1       ;
; prescaler_i_s[1]                                                            ; 1       ;
; UART:U1|Add3~176COUT1_220                                                   ; 1       ;
; UART:U1|Add3~176                                                            ; 1       ;
; UART:U1|Add3~174                                                            ; 1       ;
; prescaler_i_s[2]                                                            ; 1       ;
; UART:U1|Add3~170COUT1_222                                                   ; 1       ;
; UART:U1|Add3~170                                                            ; 1       ;
; UART:U1|Add3~168                                                            ; 1       ;
; UART:U1|Add3~164COUT1_224                                                   ; 1       ;
; UART:U1|Add3~164                                                            ; 1       ;
; UART:U1|Add3~162                                                            ; 1       ;
; UART:U1|Add3~156                                                            ; 1       ;
; prescaler_i_s[5]                                                            ; 1       ;
; UART:U1|Add3~152COUT1_226                                                   ; 1       ;
; UART:U1|Add3~152                                                            ; 1       ;
; UART:U1|Add3~150                                                            ; 1       ;
; prescaler_i_s[6]                                                            ; 1       ;
; UART:U1|Add3~146COUT1_228                                                   ; 1       ;
; UART:U1|Add3~146                                                            ; 1       ;
; UART:U1|Add3~144                                                            ; 1       ;
; prescaler_i_s[7]                                                            ; 1       ;
; UART:U1|Add3~140COUT1_232                                                   ; 1       ;
; UART:U1|Add3~140                                                            ; 1       ;
; UART:U1|Add3~138                                                            ; 1       ;
; UART:U1|Add3~134COUT1_230                                                   ; 1       ;
; UART:U1|Add3~134                                                            ; 1       ;
; UART:U1|Add3~132                                                            ; 1       ;
; prescaler_i_s[8]                                                            ; 1       ;
; prescaler_i_s[9]                                                            ; 1       ;
; UART:U1|Add3~128COUT1_236                                                   ; 1       ;
; UART:U1|Add3~128                                                            ; 1       ;
; UART:U1|Add3~126                                                            ; 1       ;
; UART:U1|Add3~122COUT1_234                                                   ; 1       ;
; UART:U1|Add3~122                                                            ; 1       ;
; UART:U1|Add3~120                                                            ; 1       ;
; UART:U1|Add3~116COUT1_240                                                   ; 1       ;
; UART:U1|Add3~116                                                            ; 1       ;
; UART:U1|Add3~114                                                            ; 1       ;
; UART:U1|Add3~110COUT1_238                                                   ; 1       ;
; UART:U1|Add3~110                                                            ; 1       ;
; UART:U1|Add3~108                                                            ; 1       ;
; prescaler_i_s[10]                                                           ; 1       ;
; UART:U1|Add3~102                                                            ; 1       ;
; UART:U1|Add3~98COUT1_250                                                    ; 1       ;
; UART:U1|Add3~98                                                             ; 1       ;
; UART:U1|Add3~96                                                             ; 1       ;
; UART:U1|Add3~90                                                             ; 1       ;
; UART:U1|Add3~86COUT1_248                                                    ; 1       ;
; UART:U1|Add3~86                                                             ; 1       ;
; UART:U1|Add3~84                                                             ; 1       ;
; UART:U1|Add3~80COUT1_246                                                    ; 1       ;
; UART:U1|Add3~80                                                             ; 1       ;
; UART:U1|Add3~78                                                             ; 1       ;
; UART:U1|Add3~74COUT1_244                                                    ; 1       ;
; UART:U1|Add3~74                                                             ; 1       ;
; UART:U1|Add3~72                                                             ; 1       ;
; UART:U1|Add3~68COUT1_242                                                    ; 1       ;
; UART:U1|Add3~68                                                             ; 1       ;
; UART:U1|Add3~66                                                             ; 1       ;
; UART:U1|Add3~60                                                             ; 1       ;
; UART:U1|Add3~56COUT1_258                                                    ; 1       ;
; UART:U1|Add3~56                                                             ; 1       ;
; UART:U1|Add3~54                                                             ; 1       ;
; UART:U1|Add3~50COUT1_262                                                    ; 1       ;
; UART:U1|Add3~50                                                             ; 1       ;
; UART:U1|Add3~48                                                             ; 1       ;
; UART:U1|Add3~44COUT1_260                                                    ; 1       ;
; UART:U1|Add3~44                                                             ; 1       ;
; UART:U1|Add3~42                                                             ; 1       ;
; UART:U1|Add3~36                                                             ; 1       ;
; UART:U1|Add3~32COUT1_256                                                    ; 1       ;
; UART:U1|Add3~32                                                             ; 1       ;
; UART:U1|Add3~30                                                             ; 1       ;
; UART:U1|Add3~26COUT1_254                                                    ; 1       ;
; UART:U1|Add3~26                                                             ; 1       ;
; UART:U1|Add3~24                                                             ; 1       ;
; UART:U1|Add3~20COUT1_252                                                    ; 1       ;
; UART:U1|Add3~20                                                             ; 1       ;
; UART:U1|Add3~18                                                             ; 1       ;
; UART:U1|Add3~12                                                             ; 1       ;
; UART:U1|Add3~8                                                              ; 1       ;
; UART:U1|Add3~6                                                              ; 1       ;
; UART:U1|Add3~2COUT1_264                                                     ; 1       ;
; UART:U1|Add3~2                                                              ; 1       ;
; UART:U1|Add3~0                                                              ; 1       ;
; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a7 ; 1       ;
; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a6 ; 1       ;
; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a5 ; 1       ;
; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a4 ; 1       ;
; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a3 ; 1       ;
; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a2 ; 1       ;
; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1 ; 1       ;
; FIFO:U2|head_s[10]~23                                                       ; 1       ;
; FIFO:U2|head_s[8]~19COUT1_48                                                ; 1       ;
; FIFO:U2|head_s[8]~19                                                        ; 1       ;
; FIFO:U2|head_s[9]~17COUT1_50                                                ; 1       ;
; FIFO:U2|head_s[9]~17                                                        ; 1       ;
; FIFO:U2|head_s[6]~15COUT1_44                                                ; 1       ;
; FIFO:U2|head_s[6]~15                                                        ; 1       ;
; FIFO:U2|head_s[7]~13COUT1_46                                                ; 1       ;
; FIFO:U2|head_s[7]~13                                                        ; 1       ;
; FIFO:U2|head_s[4]~11COUT1_42                                                ; 1       ;
; FIFO:U2|head_s[4]~11                                                        ; 1       ;
; FIFO:U2|head_s[2]~7COUT1_38                                                 ; 1       ;
; FIFO:U2|head_s[2]~7                                                         ; 1       ;
; FIFO:U2|head_s[3]~5COUT1_40                                                 ; 1       ;
; FIFO:U2|head_s[3]~5                                                         ; 1       ;
; FIFO:U2|head_s[1]~1COUT1_36                                                 ; 1       ;
; FIFO:U2|head_s[1]~1                                                         ; 1       ;
; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0 ; 1       ;
; UART:U1|Add5~62COUT1_90                                                     ; 1       ;
; UART:U1|Add5~62                                                             ; 1       ;
; UART:U1|Add5~57COUT1_92                                                     ; 1       ;
; UART:U1|Add5~57                                                             ; 1       ;
; UART:U1|Add5~52COUT1_94                                                     ; 1       ;
; UART:U1|Add5~52                                                             ; 1       ;
; UART:U1|Add5~47COUT1_96                                                     ; 1       ;
; UART:U1|Add5~47                                                             ; 1       ;
; UART:U1|Add5~37COUT1_98                                                     ; 1       ;
; UART:U1|Add5~37                                                             ; 1       ;
; UART:U1|Add5~32COUT1_100                                                    ; 1       ;
; UART:U1|Add5~32                                                             ; 1       ;
; UART:U1|Add5~27COUT1_102                                                    ; 1       ;
; UART:U1|Add5~27                                                             ; 1       ;
; UART:U1|Add5~22COUT1_106                                                    ; 1       ;
; UART:U1|Add5~22                                                             ; 1       ;
; UART:U1|Add5~12COUT1_108                                                    ; 1       ;
; UART:U1|Add5~12                                                             ; 1       ;
; UART:U1|Add5~7COUT1_104                                                     ; 1       ;
; UART:U1|Add5~7                                                              ; 1       ;
+-----------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------+
; Name                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                          ;
+---------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------+
; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2080         ; 8            ; 2080         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16640 ; 2080                        ; 8                           ; 2080                        ; 8                           ; 16640               ; 8    ; None ; M4K_X13_Y5, M4K_X13_Y8, M4K_X13_Y7, M4K_X13_Y9, M4K_X13_Y10, M4K_X13_Y11, M4K_X13_Y6, M4K_X13_Y12 ;
+---------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 506 / 8,840 ( 6 % )    ;
; Direct links               ; 112 / 11,506 ( < 1 % ) ;
; Global clocks              ; 1 / 8 ( 13 % )         ;
; LAB clocks                 ; 19 / 156 ( 12 % )      ;
; LUT chains                 ; 50 / 2,619 ( 2 % )     ;
; Local interconnects        ; 925 / 11,506 ( 8 % )   ;
; M4K buffers                ; 8 / 468 ( 2 % )        ;
; R4s                        ; 399 / 7,520 ( 5 % )    ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.39) ; Number of LABs  (Total = 66) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 3                            ;
; 2                                          ; 6                            ;
; 3                                          ; 1                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 2                            ;
; 7                                          ; 1                            ;
; 8                                          ; 3                            ;
; 9                                          ; 7                            ;
; 10                                         ; 43                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.45) ; Number of LABs  (Total = 66) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 52                           ;
; 1 Clock enable                     ; 28                           ;
; 1 Sync. clear                      ; 7                            ;
; 1 Sync. load                       ; 6                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.64) ; Number of LABs  (Total = 66) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 3                            ;
; 2                                           ; 6                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 4                            ;
; 9                                           ; 7                            ;
; 10                                          ; 37                           ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.70) ; Number of LABs  (Total = 66) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 4                            ;
; 3                                               ; 3                            ;
; 4                                               ; 5                            ;
; 5                                               ; 6                            ;
; 6                                               ; 12                           ;
; 7                                               ; 6                            ;
; 8                                               ; 11                           ;
; 9                                               ; 2                            ;
; 10                                              ; 8                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.03) ; Number of LABs  (Total = 66) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 5                            ;
; 5                                            ; 2                            ;
; 6                                            ; 4                            ;
; 7                                            ; 4                            ;
; 8                                            ; 4                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 8                            ;
; 12                                           ; 9                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 4                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 4                            ;
; 19                                           ; 1                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 27 21:19:21 2024
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off obsonetw -c obsonetw
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C3T144C8 for design "obsonetw"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C3T144A8 is compatible
    Info: Device EP1C6T144C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 12
    Info: Pin ~ASDO~ is reserved at location 25
Critical Warning: No exact pin location assignment(s) for 40 pins of 40 total pins
    Info: Pin wait_o not assigned to an exact location on the device
    Info: Pin rx_o not assigned to an exact location on the device
    Info: Pin adr_i[8] not assigned to an exact location on the device
    Info: Pin adr_i[9] not assigned to an exact location on the device
    Info: Pin adr_i[10] not assigned to an exact location on the device
    Info: Pin adr_i[11] not assigned to an exact location on the device
    Info: Pin adr_i[12] not assigned to an exact location on the device
    Info: Pin adr_i[13] not assigned to an exact location on the device
    Info: Pin adr_i[14] not assigned to an exact location on the device
    Info: Pin adr_i[15] not assigned to an exact location on the device
    Info: Pin db_o[0] not assigned to an exact location on the device
    Info: Pin db_o[1] not assigned to an exact location on the device
    Info: Pin db_o[2] not assigned to an exact location on the device
    Info: Pin db_o[3] not assigned to an exact location on the device
    Info: Pin db_o[4] not assigned to an exact location on the device
    Info: Pin db_o[5] not assigned to an exact location on the device
    Info: Pin db_o[6] not assigned to an exact location on the device
    Info: Pin db_o[7] not assigned to an exact location on the device
    Info: Pin reset_i not assigned to an exact location on the device
    Info: Pin iorq_i not assigned to an exact location on the device
    Info: Pin wrt_i not assigned to an exact location on the device
    Info: Pin adr_i[0] not assigned to an exact location on the device
    Info: Pin adr_i[1] not assigned to an exact location on the device
    Info: Pin adr_i[2] not assigned to an exact location on the device
    Info: Pin adr_i[3] not assigned to an exact location on the device
    Info: Pin adr_i[4] not assigned to an exact location on the device
    Info: Pin adr_i[5] not assigned to an exact location on the device
    Info: Pin adr_i[6] not assigned to an exact location on the device
    Info: Pin adr_i[7] not assigned to an exact location on the device
    Info: Pin rd_i not assigned to an exact location on the device
    Info: Pin clk_i not assigned to an exact location on the device
    Info: Pin db_i[2] not assigned to an exact location on the device
    Info: Pin db_i[3] not assigned to an exact location on the device
    Info: Pin db_i[0] not assigned to an exact location on the device
    Info: Pin db_i[5] not assigned to an exact location on the device
    Info: Pin db_i[6] not assigned to an exact location on the device
    Info: Pin db_i[7] not assigned to an exact location on the device
    Info: Pin db_i[1] not assigned to an exact location on the device
    Info: Pin db_i[4] not assigned to an exact location on the device
    Info: Pin tx_i not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'obsonetw.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a default timing requirement
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    1.000        clk_i
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "clk_i" to use Global clock in PIN 17
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 39 (unused VREF, 3.3V VCCIO, 29 input, 10 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  19 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 5% of the available device resources
    Info: Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X14_Y0 to location X27_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 309 megabytes
    Info: Processing ended: Mon May 27 21:19:26 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


