##################################################################################################
## 
##  Xilinx, Inc. 2010            www.xilinx.com 
##  Sat Jun 14 21:07:14 2025

##  Generated by MIG Version 4.2
##  
##################################################################################################
##  File name :       example_top.xdc
##  Details :     Constraints file
##                    FPGA Family:       ARTIX7
##                    FPGA Part:         XC7A100T-CSG324
##                    Speedgrade:        -1
##                    Design Entry:      VERILOG
##                    Frequency:         324.99000000000001 MHz
##                    Time Period:       3077 ps
##################################################################################################

##################################################################################################
## Controller 0
## Memory Device: DDR2_SDRAM->Components->MT47H128M16XX-25E
## Data Width: 16
## Time Period: 3077
## Data Mask: 1
##################################################################################################
############## NET - IOSTANDARD ##################


# PadFunction: IO_L14N_T2_SRCC_16 
set_property IOSTANDARD LVCMOS25 [get_ports {init_calib_complete}]
set_property PACKAGE_PIN A9 [get_ports {init_calib_complete}]

# PadFunction: IO_L12N_T1_MRCC_16 
set_property IOSTANDARD LVCMOS25 [get_ports {tg_compare_error}]
set_property PACKAGE_PIN A8 [get_ports {tg_compare_error}]


set_property INTERNAL_VREF  0.900 [get_iobanks 34]
set_property INTERNAL_VREF  0.900 [get_iobanks 35]