+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst8                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2                                                                                                                                       ; 16    ; 0              ; 3            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst1                                                                                                                                 ; 26    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                    ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                                                ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst|scfifo_component|auto_generated|dpfifo                                                                                           ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst|scfifo_component|auto_generated                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst                                                                                                                                  ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst5                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5|inst4                                                                                                                                 ; 11    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5                                                                                                                                       ; 26    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_AVG                                                                                                                                  ; 1     ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_I2C_HDMI_Config|u0|wrd                                                                                                               ; 36    ; 8              ; 0            ; 8              ; 4      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_I2C_HDMI_Config|u0                                                                                                                   ; 27    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_I2C_HDMI_Config                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_vga_generator1                                                                                                                 ; 206   ; 49             ; 28           ; 49             ; 27     ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_controller                                                                                                                 ; 39    ; 0              ; 31           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll|pll_inst                                                                                                                   ; 66    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll                                                                                                                            ; 66    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|lcell_dprio_read                     ; 6     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|lcell_fpll_0_1                       ; 1     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init_inst                 ; 3     ; 19             ; 1            ; 19             ; 31     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux_inst                       ; 60    ; 0              ; 3            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset_inst                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_4 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_3 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_2 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_1 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_0 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst                 ; 29    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|altera_std_synchronizer_inst         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0                                      ; 106   ; 25             ; 46           ; 25             ; 107    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig|pll_reconfig_inst                                                                                                 ; 110   ; 4              ; 0            ; 4              ; 97     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg|u_pll_reconfig                                                                                                                   ; 106   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg                                                                                                                                  ; 79    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_vpg_mode                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_sys_pll|sys_pll_inst                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|u_sys_pll                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst                                                                                                                                        ; 78    ; 0              ; 1            ; 0              ; 28     ; 0               ; 0             ; 0               ; 6     ; 0              ; 1            ; 0                ; 1                 ;
; inst11                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst4                                                                                                                                       ; 15    ; 3              ; 4            ; 3              ; 12     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|DISCHARGE                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|inst                                                                                                                                  ; 28    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6|CHARGE                                                                                                                                ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst6                                                                                                                                       ; 28    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
