V 51
K 281157243900 ibuf18
Y 0
D 0 0 850 1100
Z 0
i 79
I 78 virtex:INV 1 470 660 0 1 '
C 79 1 2 0
C 67 16 1 0
N 79
J 470 670 2
J 440 670 2
S 2 1
L 445 670 10 0 3 0 1 0 INT6
I 76 virtex:INV 1 470 690 0 1 '
C 67 1 1 0
C 77 2 2 0
N 77
J 440 700 2
J 470 700 2
S 1 2
L 445 700 10 0 3 0 1 0 INT5
I 74 virtex:INV 1 470 720 0 1 '
C 75 1 2 0
C 67 2 1 0
N 75
J 470 730 2
J 440 730 2
S 2 1
L 445 730 10 0 3 0 1 0 INT4
I 72 virtex:INV 1 470 750 0 1 '
C 67 3 1 0
C 73 2 2 0
N 73
J 440 760 2
J 470 760 2
S 1 2
L 445 760 10 0 3 0 1 0 INT3
I 70 virtex:INV 1 470 780 0 1 '
C 71 1 2 0
C 67 4 1 0
N 71
J 470 790 2
J 440 790 2
S 2 1
L 445 790 10 0 3 0 1 0 INT2
I 68 virtex:INV 1 470 810 0 1 '
C 67 5 1 0
C 69 2 2 0
N 69
J 440 820 2
J 470 820 2
S 1 2
L 445 820 10 0 3 0 1 0 INT1
N 67
J 540 700 2
J 540 730 2
J 540 760 2
J 540 790 2
J 540 820 2
J 540 850 2
J 720 880 7
J 600 880 9
J 600 850 11
J 600 820 11
J 600 790 11
J 600 760 11
J 600 730 11
J 600 700 11
J 600 670 9
J 540 670 2
S 1 14
L 560 700 10 0 3 0 1 0 O5
S 2 13
L 560 730 10 0 3 0 1 0 O4
S 3 12
L 560 760 10 0 3 0 1 0 O3
S 4 11
L 560 790 10 0 3 0 1 0 O2
S 5 10
L 560 820 10 0 3 0 1 0 O1
S 6 9
L 560 850 10 0 3 0 1 0 O0
B 8 7
L 650 890 20 0 3 0 1 0 O[6:0]
B 9 8
B 10 9
B 11 10
B 12 11
B 13 12
B 14 13
B 15 14
S 16 15
L 560 670 10 0 3 0 1 0 O6
I 63 virtex:IBUF 1 370 690 0 1 '
A 410 695 5 0 3 3 IOSTANDARD=LVCMOS33
C 77 1 1 0
C 47 5 2 0
I 64 virtex:IBUF 1 370 660 0 1 '
A 410 665 5 0 3 3 IOSTANDARD=LVCMOS33
C 47 6 2 0
C 79 2 1 0
I 61 virtex:IBUF 1 370 750 0 1 '
A 410 755 5 0 3 3 IOSTANDARD=LVCMOS33
C 47 3 2 0
C 73 1 1 0
I 62 virtex:IBUF 1 370 720 0 1 '
A 410 725 5 0 3 3 IOSTANDARD=LVCMOS33
C 75 2 1 0
C 47 4 2 0
I 60 virtex:IBUF 1 370 780 0 1 '
A 410 785 5 0 3 3 IOSTANDARD=LVCMOS33
C 47 2 2 0
C 71 2 1 0
N 47
J 370 820 2
J 370 790 2
J 370 760 2
J 370 730 2
J 370 700 2
J 370 670 2
J 60 315 7
J 170 315 9
J 170 670 11
J 170 700 11
J 170 730 11
J 170 760 11
J 170 790 11
J 170 820 11
J 170 850 9
J 370 850 2
B 7 8
L 60 325 20 0 3 0 1 0 I[6:0]
S 15 16
L 180 850 10 0 3 0 1 0 I0
B 14 15
B 13 14
B 12 13
B 11 12
B 10 11
B 9 10
B 8 9
S 9 6
L 180 670 10 0 3 0 1 0 I6
S 10 5
L 180 700 10 0 3 0 1 0 I5
S 11 4
L 180 730 10 0 3 0 1 0 I4
S 12 3
L 180 760 10 0 3 0 1 0 I3
S 13 2
L 180 790 10 0 3 0 1 0 I2
S 14 1
L 180 820 10 0 3 0 1 0 I1
I 58 virtex:IBUF 1 370 840 0 1 '
A 410 845 5 0 3 3 IOSTANDARD=LVCMOS33
C 47 16 2 0
C 65 2 1 0
I 59 virtex:IBUF 1 370 810 0 1 '
A 410 815 5 0 3 3 IOSTANDARD=LVCMOS33
C 69 1 1 0
C 47 1 2 0
T 725 75 30 0 3 JRG
Q 14 0 0
T 700 30 10 0 3 A
T 710 50 10 0 9 1
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
T 630 50 10 0 9 27th March 2002
N 65
J 470 850 2
J 440 850 2
S 2 1
L 445 850 10 0 3 0 1 0 INT0
I 66 virtex:INV 1 470 840 0 1 '
C 65 1 2 0
C 67 6 1 0
I 48 virtex:ASHEETP 1 410 0 0 1 '
T 645 100 10 0 9 VIRTEX Family IBUF7_INV33  Macro
T 635 75 10 0 9 7-bit Input Buffer w/Inverter, LVCMOS33
E
