<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:27:55.2755</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.05.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2020-0053754</applicationNumber><claimCount>22</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>머신 학습 가속기들에 대한 넓은 승산-가산기 트리가 있는 부동-소수점 내적 하드웨어</inventionTitle><inventionTitleEng>FLOATING-POINT DOT-PRODUCT HARDWARE WITH WIDE  MULTIPLY-ADDER TREE FOR MACHINE LEARNING ACCELERATORS</inventionTitleEng><openDate>2020.12.16</openDate><openNumber>10-2020-0140703</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.05.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06N 20/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/485</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 시스템들, 장치들 및 방법들은 제1 서브세트의 지수 비트들에 기초하여 복수의 부동-소수점 수들 사이의 제1 정렬을 수행하는 기술을 제공할 수 있다. 이러한 기술은, 제1 정렬과 적어도 부분적으로 병렬로, 제2 서브세트의 지수 비트들에 기초하여 복수의 부동-소수점 수들 사이의 제2 정렬을 또한 수행할 수 있으며, 제1 서브세트의 지수 비트들은 LSB들이고 제2 서브세트의 지수 비트들은 MSB들이다. 하나의 예에서, 기술은 정렬된 복수의 부동-소수점 수들을 서로에 가산한다. 제2 정렬에 관하여, 이러한 기술은 또한, 복수의 부동-소수점 수들의 개별 지수들을 식별하고, 이러한 개별 지수들에 걸쳐 최대 지수를 식별하고, 이러한 최대 지수로부터 개별 지수들의 감산을 수행할 수 있으며, 이러한 감산은 MSB로부터 LSB까지 수행된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 컴퓨팅 시스템으로서,네트워크 제어기; 및상기 네트워크 제어기에 연결되는 프로세서를 포함하고, 상기 프로세서는 하나 이상의 기판에 연결되는 로직을 포함하고, 상기 로직은,제1 서브세트의 지수 비트들에 기초하여 복수의 부동-소수점 수들 사이의 제1 정렬을 수행하고;상기 제1 정렬과 적어도 부분적으로 병렬로, 제2 서브세트의 지수 비트들에 기초하여 상기 복수의 부동-소수점 수들 사이의 제2 정렬을 수행하고- 상기 제1 서브세트의 지수 비트들은 LSB들(least significant bits)이고 상기 제2 서브세트의 지수 비트들은 MSB들(most significant bits)임 -;상기 정렬된 복수의 부동-소수점 수들을 서로에 가산하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 정렬은 미리 결정된 상수에 대비한 개별 지수들에 기초하여 수행되는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제2 정렬은 모든 지수들에 걸쳐 최대 지수에 대비한 개별 지수들에 기초하여 수행되는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 하나 이상의 기판에 연결되는 로직은,OR-트리에 의해, 상기 최대 지수의 MSB를 결정하고;후속 OR-트리들에 의해, MSB로부터 LSB까지 상기 최대 지수의 하위 비트들의 순차적 계산을 수행하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 순차적 계산은 더 높은 중요도 비트들로부터의 OR-트리 결과들 및 지수 비트들에 기초하여 수행되는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서, OR-트리 계산들은 더 높은 중요도 비트 OR-트리 결과들에 대해 추론하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 하나 이상의 기판에 연결되는 로직은 하나 이상의 승산 동작을 수행하여 상기 복수의 부동-소수점 수들을 획득하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>8. 반도체 장치로서,하나 이상의 기판; 및상기 하나 이상의 기판에 연결되는 로직을 포함하고, 상기 로직은 구성가능 로직 또는 고정-기능성 하드웨어 로직 중 하나 이상에서 적어도 부분적으로 구현되고, 상기 로직은 상기 하나 이상의 기판에 연결되어,제1 서브세트의 지수 비트들에 기초하여 복수의 부동-소수점 수들 사이의 제1 정렬을 수행하고;상기 제1 정렬과 적어도 부분적으로 병렬로, 제2 서브세트의 지수 비트들에 기초하여 상기 복수의 부동-소수점 수들 사이의 제2 정렬을 수행하고- 상기 제1 서브세트의 지수 비트들은 LSB들(least significant bits)이고 상기 제2 서브세트의 지수 비트들은 MSB들(most significant bits)임 -;상기 정렬된 복수의 부동-소수점 수들을 서로에 가산하는 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제1 정렬은 미리 결정된 상수에 대비한 개별 지수들에 기초하여 수행되는 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 제2 정렬은 모든 지수들에 걸쳐 최대 지수에 대비한 개별 지수들에 기초하여 수행되는 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 하나 이상의 기판에 연결되는 로직은,OR-트리에 의해, 상기 최대 지수의 MSB를 결정하고;후속 OR-트리들에 의해, MSB로부터 LSB까지 상기 최대 지수의 하위 비트들의 순차적 계산을 수행하는 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 순차적 계산은 더 높은 중요도 비트들로부터의 OR-트리 결과들 및 지수 비트들에 기초하여 수행되는 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, OR-트리 계산들은 더 높은 중요도 비트 OR-트리 결과들에 대해 추론하는 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제8항에 있어서, 상기 하나 이상의 기판에 연결되는 로직은 하나 이상의 승산 동작을 수행하여 상기 복수의 부동-소수점 수들을 획득하는 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 컴퓨팅 시스템으로서,네트워크 제어기; 및상기 네트워크 제어기에 연결되는 프로세서를 포함하고, 상기 프로세서는 하나 이상의 기판에 연결되는 로직을 포함하고, 상기 로직은,복수의 부동-소수점 수들의 개별 지수들을 식별하고;상기 개별 지수들에 걸쳐 최대 지수를 식별하고;상기 최대 지수로부터 상기 개별 지수들의 감산을 수행하는- 상기 감산은 MSB(most significant bit)로부터 LSB(least significant bit)까지 수행됨 - 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 감산을 수행하기 위해, 상기 하나 이상의 기판에 연결되는 로직은 가능한 최대 지수 값들과 상기 개별 지수들 사이의 감산 값을 추론적으로 결정하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 감산을 수행하기 위해, 상기 하나 이상의 기판에 연결되는 로직은 최대 지수 비트들이 MSB로부터 LSB까지 계산됨에 따라 최종 감산 값을 선택하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서, 상기 하나 이상의 기판에 연결되는 로직은 상기 감산에 기초하여 상기 복수의 부동-소수점 수들을 정렬하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>19. 반도체 장치로서,하나 이상의 기판; 및상기 하나 이상의 기판에 연결되는 로직을 포함하고, 상기 로직은 구성가능 로직 또는 고정-기능성 하드웨어 로직 중 하나 이상에서 적어도 부분적으로 구현되고, 상기 로직은 상기 하나 이상의 기판에 연결되어,복수의 부동-소수점 수들의 개별 지수들을 식별하고;상기 개별 지수들에 걸쳐 최대 지수를 식별하고;상기 최대 지수로부터 상기 개별 지수들의 감산을 수행하는- 상기 감산은 MSB(most significant bit)로부터 LSB(least significant bit)까지 수행됨 - 반도체 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 감산을 수행하기 위해, 상기 하나 이상의 기판에 연결되는 로직은 가능한 최대 지수 값들과 상기 개별 지수들 사이의 감산 값을 추론적으로 결정하는 반도체 장치.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 감산을 수행하기 위해, 상기 하나 이상의 기판에 연결되는 로직은 최대 지수 비트들이 MSB로부터 LSB까지 계산됨에 따라 최종 감산 값을 선택하는 반도체 장치.</claim></claimInfo><claimInfo><claim>22. 제19항에 있어서, 상기 하나 이상의 기판에 연결되는 로직은 상기 감산에 기초하여 상기 복수의 부동-소수점 수들을 정렬하는 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>519980776869</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 오리건주 포틀랜...</address><code> </code><country> </country><engName>KAUL, Himanshu</engName><name>카울, 히만슈</name></inventorInfo><inventorInfo><address>미국 ***** 오리건주 힐...</address><code> </code><country> </country><engName>ANDERS, Mark</engName><name>앤더스, 마크</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003368</code><country>대한민국</country><engName>Kim Yeon Song</engName><name>김연송</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.06.07</priorityApplicationDate><priorityApplicationNumber>16/435,048</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2020.05.06</receiptDate><receiptNumber>1-1-2020-0456792-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[특허법 제42조의3제2항,제42조의3제3항에 따른 국어번역문]서류제출서</documentName><receiptDate>2020.05.07</receiptDate><receiptNumber>1-1-2020-0461011-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2020.05.11</receiptDate><receiptNumber>9-1-2020-9004138-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.05.08</receiptDate><receiptNumber>1-1-2023-0505338-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.10.17</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020200053754.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=2ba38663aa11ff0f6ca91af6061a2e00cb29547210e35d5520678c3c453a8f1ad4dec0075e394c281597e04032edd33d95d6512f7b196f260fe7d5bb807426021a6e6f801c4ccb4d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf904bd68e2d0f62bb19141b99da3950205ede64534a3b3e8b8a4e9f9a42b0da1622a0935c50eaea2a39f4032acbdb20f2c972d572506227f4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>