

================================================================
== Vivado HLS Report for 'conv_1'
================================================================
* Date:           Sun Jul 14 20:14:41 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn
* Solution:       OPT6
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    16.781|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  3422|  3422|  3422|  3422|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------+------+------+----------+-----------+-----------+------+----------+
        |                     |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |      Loop Name      |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +---------------------+------+------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop  |  3420|  3420|        46|          5|          1|   676|    yes   |
        +---------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      1|       -|      -|    -|
|Expression       |        -|      -|       0|    750|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     57|    4264|   8834|    -|
|Memory           |        -|      -|       -|      -|    -|
|Multiplexer      |        -|      -|       -|   1688|    -|
|Register         |        0|      -|    6747|   1472|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|     58|   11011|  12744|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|     26|      10|     23|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |cnn_fadd_32ns_32nbkb_U1   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U2   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U3   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U4   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U5   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U6   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U7   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U8   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U9   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U10  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U11  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U12  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fcmp_32ns_32ndEe_U24  |cnn_fcmp_32ns_32ndEe  |        0|      0|   66|  239|    0|
    |cnn_fcmp_32ns_32ndEe_U25  |cnn_fcmp_32ns_32ndEe  |        0|      0|   66|  239|    0|
    |cnn_fmul_32ns_32ncud_U13  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U14  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U15  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U16  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U17  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U18  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U19  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U20  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U21  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U22  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U23  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                     |                      |        0|     57| 4264| 8834|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |cnn_mac_muladd_5neOg_U26  |cnn_mac_muladd_5neOg  | i0 * i1 + i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |add_ln23_10_fu_925_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln23_11_fu_934_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln23_1_fu_859_p2      |     +    |      0|  0|  15|           2|           5|
    |add_ln23_2_fu_775_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_3_fu_849_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_4_fu_906_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_6_fu_796_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_7_fu_911_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_8_fu_920_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_9_fu_868_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_fu_743_p2        |     +    |      0|  0|  15|           2|           5|
    |add_ln30_2_fu_1103_p2     |     +    |      0|  0|  12|           2|          12|
    |add_ln30_3_fu_1114_p2     |     +    |      0|  0|  12|           2|          12|
    |add_ln30_4_fu_1225_p2     |     +    |      0|  0|  12|           3|          12|
    |add_ln30_5_fu_1236_p2     |     +    |      0|  0|  12|           3|          12|
    |add_ln30_fu_765_p2        |     +    |      0|  0|  15|           5|           5|
    |add_ln8_fu_685_p2         |     +    |      0|  0|  14|          10|           1|
    |c_fu_786_p2               |     +    |      0|  0|  15|           1|           5|
    |r_fu_673_p2               |     +    |      0|  0|  15|           5|           1|
    |sub_ln23_1_fu_843_p2      |     -    |      0|  0|  13|          11|          11|
    |sub_ln23_2_fu_900_p2      |     -    |      0|  0|  13|          11|          11|
    |sub_ln23_fu_737_p2        |     -    |      0|  0|  13|          11|          11|
    |sub_ln30_fu_1017_p2       |     -    |      0|  0|  12|          12|          12|
    |and_ln29_10_fu_1087_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_11_fu_1160_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_12_fu_1210_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_13_fu_1282_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_14_fu_1332_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_fu_990_p2        |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_691_p2       |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln29_21_fu_978_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_22_fu_1069_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_23_fu_1075_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_24_fu_1142_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_25_fu_1148_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_26_fu_1192_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_27_fu_1198_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_28_fu_1264_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_29_fu_1270_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_30_fu_1314_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_31_fu_1320_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_fu_972_p2       |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_679_p2        |   icmp   |      0|  0|  13|          10|          10|
    |or_ln29_10_fu_1081_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_11_fu_1154_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_12_fu_1204_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_13_fu_1276_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_14_fu_1326_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_fu_984_p2         |    or    |      0|  0|   2|           1|           1|
    |or_ln30_fu_1029_p2        |    or    |      0|  0|  12|          12|           1|
    |select_ln29_1_fu_1093_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_2_fu_1166_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_3_fu_1216_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_4_fu_1288_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_5_fu_1338_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_fu_1041_p3    |  select  |      0|  0|  32|           1|          32|
    |select_ln30_1_fu_705_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_2_fu_749_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_3_fu_757_p3   |  select  |      0|  0|   2|           1|           2|
    |select_ln30_fu_697_p3     |  select  |      0|  0|   5|           1|           1|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0| 750|         415|         466|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------+----+-----------+-----+-----------+
    |                   Name                  | LUT| Input Size| Bits| Total Bits|
    +-----------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                |  41|          8|    1|          8|
    |ap_enable_reg_pp0_iter9                  |   9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_431_p4             |   9|          2|    5|         10|
    |ap_phi_mux_indvar_flatten_phi_fu_409_p4  |   9|          2|   10|         20|
    |ap_phi_mux_r_0_phi_fu_420_p4             |   9|          2|    5|         10|
    |c_0_reg_427                              |   9|          2|    5|         10|
    |conv_out_0_address0                      |  21|          4|   11|         44|
    |conv_out_0_address1                      |  21|          4|   11|         44|
    |conv_out_0_d0                            |  21|          4|   32|        128|
    |conv_out_0_d1                            |  21|          4|   32|        128|
    |conv_out_1_address0                      |  21|          4|   11|         44|
    |conv_out_1_address1                      |  21|          4|   11|         44|
    |conv_out_1_d0                            |  21|          4|   32|        128|
    |conv_out_1_d1                            |  21|          4|   32|        128|
    |grp_fu_438_p0                            |  33|          6|   32|        192|
    |grp_fu_438_p1                            |  33|          6|   32|        192|
    |grp_fu_443_p0                            |  33|          6|   32|        192|
    |grp_fu_443_p1                            |  33|          6|   32|        192|
    |grp_fu_448_p0                            |  33|          6|   32|        192|
    |grp_fu_448_p1                            |  33|          6|   32|        192|
    |grp_fu_453_p0                            |  33|          6|   32|        192|
    |grp_fu_453_p1                            |  33|          6|   32|        192|
    |grp_fu_458_p0                            |  33|          6|   32|        192|
    |grp_fu_458_p1                            |  33|          6|   32|        192|
    |grp_fu_463_p0                            |  33|          6|   32|        192|
    |grp_fu_463_p1                            |  33|          6|   32|        192|
    |grp_fu_468_p0                            |  33|          6|   32|        192|
    |grp_fu_468_p1                            |  33|          6|   32|        192|
    |grp_fu_472_p0                            |  33|          6|   32|        192|
    |grp_fu_472_p1                            |  33|          6|   32|        192|
    |grp_fu_476_p0                            |  33|          6|   32|        192|
    |grp_fu_476_p1                            |  33|          6|   32|        192|
    |grp_fu_480_p0                            |  33|          6|   32|        192|
    |grp_fu_480_p1                            |  33|          6|   32|        192|
    |grp_fu_484_p0                            |  33|          6|   32|        192|
    |grp_fu_484_p1                            |  33|          6|   32|        192|
    |grp_fu_488_p0                            |  33|          6|   32|        192|
    |grp_fu_488_p1                            |  33|          6|   32|        192|
    |grp_fu_498_p1                            |  33|          6|   32|        192|
    |grp_fu_504_p0                            |  15|          3|   32|         96|
    |grp_fu_504_p1                            |  33|          6|   32|        192|
    |grp_fu_510_p0                            |  15|          3|   32|         96|
    |grp_fu_510_p1                            |  33|          6|   32|        192|
    |grp_fu_516_p0                            |  15|          3|   32|         96|
    |grp_fu_516_p1                            |  33|          6|   32|        192|
    |grp_fu_522_p0                            |  15|          3|   32|         96|
    |grp_fu_522_p1                            |  33|          6|   32|        192|
    |grp_fu_528_p0                            |  21|          4|   32|        128|
    |grp_fu_528_p1                            |  33|          6|   32|        192|
    |grp_fu_534_p0                            |  15|          3|   32|         96|
    |grp_fu_534_p1                            |  33|          6|   32|        192|
    |grp_fu_540_p0                            |  27|          5|   32|        160|
    |grp_fu_540_p1                            |  33|          6|   32|        192|
    |grp_fu_546_p0                            |  15|          3|   32|         96|
    |grp_fu_546_p1                            |  33|          6|   32|        192|
    |grp_fu_552_p0                            |  27|          5|   32|        160|
    |grp_fu_552_p1                            |  33|          6|   32|        192|
    |grp_fu_558_p1                            |  27|          5|   32|        160|
    |grp_fu_612_p0                            |  21|          4|   32|        128|
    |grp_fu_618_p0                            |  21|          4|   32|        128|
    |indvar_flatten_reg_405                   |   9|          2|   10|         20|
    |input_r_address0                         |  33|          6|   10|         60|
    |input_r_address1                         |  27|          5|   10|         50|
    |r_0_reg_416                              |   9|          2|    5|         10|
    +-----------------------------------------+----+-----------+-----+-----------+
    |Total                                    |1688|        314| 1706|       8856|
    +-----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------+----+----+-----+-----------+
    |           Name          | FF | LUT| Bits| Const Bits|
    +-------------------------+----+----+-----+-----------+
    |add_ln23_11_reg_1482     |  11|   0|   11|          0|
    |add_ln23_4_reg_1452      |  11|   0|   11|          0|
    |add_ln23_8_reg_1467      |  11|   0|   11|          0|
    |add_ln30_reg_1388        |   5|   0|    5|          0|
    |add_ln8_reg_1361         |  10|   0|   10|          0|
    |ap_CS_fsm                |   7|   0|    7|          0|
    |ap_enable_reg_pp0_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9  |   1|   0|    1|          0|
    |c_0_reg_427              |   5|   0|    5|          0|
    |c_reg_1405               |   5|   0|    5|          0|
    |icmp_ln8_reg_1357        |   1|   0|    1|          0|
    |indvar_flatten_reg_405   |  10|   0|   10|          0|
    |r_0_reg_416              |   5|   0|    5|          0|
    |reg_639                  |  32|   0|   32|          0|
    |reg_648                  |  32|   0|   32|          0|
    |reg_661                  |  32|   0|   32|          0|
    |reg_667                  |  32|   0|   32|          0|
    |select_ln30_1_reg_1371   |   5|   0|    5|          0|
    |select_ln30_2_reg_1382   |   5|   0|    5|          0|
    |select_ln30_reg_1366     |   5|   0|    5|          0|
    |sub_ln23_1_reg_1430      |   9|   0|   11|          2|
    |sub_ln23_reg_1377        |   9|   0|   11|          2|
    |sub_ln30_reg_2050        |  11|   0|   12|          1|
    |tmp_0_0_1_reg_1472       |  32|   0|   32|          0|
    |tmp_0_0_2_reg_1542       |  32|   0|   32|          0|
    |tmp_0_1_1_reg_1602       |  32|   0|   32|          0|
    |tmp_0_1_2_reg_1607       |  32|   0|   32|          0|
    |tmp_0_1_reg_1547         |  32|   0|   32|          0|
    |tmp_0_2_1_reg_1662       |  32|   0|   32|          0|
    |tmp_0_2_2_reg_1717       |  32|   0|   32|          0|
    |tmp_0_2_reg_1657         |  32|   0|   32|          0|
    |tmp_1_0_1_reg_1492       |  32|   0|   32|          0|
    |tmp_1_0_2_reg_1552       |  32|   0|   32|          0|
    |tmp_1_1_1_reg_1612       |  32|   0|   32|          0|
    |tmp_1_1_2_reg_1617       |  32|   0|   32|          0|
    |tmp_1_1_reg_1557         |  32|   0|   32|          0|
    |tmp_1_2_1_reg_1672       |  32|   0|   32|          0|
    |tmp_1_2_2_reg_1727       |  32|   0|   32|          0|
    |tmp_1_2_reg_1667         |  32|   0|   32|          0|
    |tmp_1_reg_1487           |  32|   0|   32|          0|
    |tmp_29_reg_1425          |   4|   0|    4|          0|
    |tmp_2_0_1_reg_1502       |  32|   0|   32|          0|
    |tmp_2_0_2_reg_1562       |  32|   0|   32|          0|
    |tmp_2_17_reg_1457        |  32|   0|   32|          0|
    |tmp_2_1_1_reg_1622       |  32|   0|   32|          0|
    |tmp_2_1_2_reg_1627       |  32|   0|   32|          0|
    |tmp_2_1_reg_1567         |  32|   0|   32|          0|
    |tmp_2_2_1_reg_1737       |  32|   0|   32|          0|
    |tmp_2_2_2_reg_1742       |  32|   0|   32|          0|
    |tmp_2_2_reg_1677         |  32|   0|   32|          0|
    |tmp_2_reg_1497           |  32|   0|   32|          0|
    |tmp_3_0_1_reg_1512       |  32|   0|   32|          0|
    |tmp_3_0_2_reg_1572       |  32|   0|   32|          0|
    |tmp_3_1_1_reg_1632       |  32|   0|   32|          0|
    |tmp_3_1_2_reg_1682       |  32|   0|   32|          0|
    |tmp_3_1_reg_1577         |  32|   0|   32|          0|
    |tmp_3_2_1_reg_1752       |  32|   0|   32|          0|
    |tmp_3_2_2_reg_1757       |  32|   0|   32|          0|
    |tmp_3_2_reg_1687         |  32|   0|   32|          0|
    |tmp_3_reg_1507           |  32|   0|   32|          0|
    |tmp_4_0_1_reg_1522       |  32|   0|   32|          0|
    |tmp_4_0_2_reg_1582       |  32|   0|   32|          0|
    |tmp_4_1_1_reg_1642       |  32|   0|   32|          0|
    |tmp_4_1_2_reg_1692       |  32|   0|   32|          0|
    |tmp_4_1_reg_1637         |  32|   0|   32|          0|
    |tmp_4_2_1_reg_1767       |  32|   0|   32|          0|
    |tmp_4_2_2_reg_1772       |  32|   0|   32|          0|
    |tmp_4_2_reg_1697         |  32|   0|   32|          0|
    |tmp_4_reg_1517           |  32|   0|   32|          0|
    |tmp_5_0_1_reg_1587       |  32|   0|   32|          0|
    |tmp_5_0_2_reg_1592       |  32|   0|   32|          0|
    |tmp_5_1_1_reg_1652       |  32|   0|   32|          0|
    |tmp_5_1_2_reg_1702       |  32|   0|   32|          0|
    |tmp_5_1_reg_1647         |  32|   0|   32|          0|
    |tmp_5_2_1_reg_1782       |  32|   0|   32|          0|
    |tmp_5_2_2_reg_1787       |  32|   0|   32|          0|
    |tmp_5_2_reg_1707         |  32|   0|   32|          0|
    |tmp_5_reg_1527           |  32|   0|   32|          0|
    |trunc_ln30_reg_1421      |   1|   0|    1|          0|
    |w_sum_2_reg_2022         |  32|   0|   32|          0|
    |w_sum_3_reg_2029         |  32|   0|   32|          0|
    |w_sum_4_0_0_1_reg_1792   |  32|   0|   32|          0|
    |w_sum_4_0_0_2_reg_1822   |  32|   0|   32|          0|
    |w_sum_4_0_1_1_reg_1882   |  32|   0|   32|          0|
    |w_sum_4_0_1_2_reg_1912   |  32|   0|   32|          0|
    |w_sum_4_0_1_reg_1852     |  32|   0|   32|          0|
    |w_sum_4_0_2_1_reg_1972   |  32|   0|   32|          0|
    |w_sum_4_0_2_reg_1942     |  32|   0|   32|          0|
    |w_sum_4_1_0_1_reg_1797   |  32|   0|   32|          0|
    |w_sum_4_1_0_2_reg_1827   |  32|   0|   32|          0|
    |w_sum_4_1_1_1_reg_1887   |  32|   0|   32|          0|
    |w_sum_4_1_1_2_reg_1917   |  32|   0|   32|          0|
    |w_sum_4_1_1_reg_1857     |  32|   0|   32|          0|
    |w_sum_4_1_2_1_reg_1977   |  32|   0|   32|          0|
    |w_sum_4_1_2_reg_1947     |  32|   0|   32|          0|
    |w_sum_4_1_reg_1722       |  32|   0|   32|          0|
    |w_sum_4_2_0_1_reg_1802   |  32|   0|   32|          0|
    |w_sum_4_2_0_2_reg_1832   |  32|   0|   32|          0|
    |w_sum_4_2_1_1_reg_1892   |  32|   0|   32|          0|
    |w_sum_4_2_1_2_reg_1922   |  32|   0|   32|          0|
    |w_sum_4_2_1_reg_1862     |  32|   0|   32|          0|
    |w_sum_4_2_2_1_reg_1982   |  32|   0|   32|          0|
    |w_sum_4_2_2_2_reg_2002   |  32|   0|   32|          0|
    |w_sum_4_2_2_reg_1952     |  32|   0|   32|          0|
    |w_sum_4_2_reg_1732       |  32|   0|   32|          0|
    |w_sum_4_3_0_1_reg_1807   |  32|   0|   32|          0|
    |w_sum_4_3_0_2_reg_1837   |  32|   0|   32|          0|
    |w_sum_4_3_1_1_reg_1897   |  32|   0|   32|          0|
    |w_sum_4_3_1_2_reg_1927   |  32|   0|   32|          0|
    |w_sum_4_3_1_reg_1867     |  32|   0|   32|          0|
    |w_sum_4_3_2_1_reg_1987   |  32|   0|   32|          0|
    |w_sum_4_3_2_2_reg_2007   |  32|   0|   32|          0|
    |w_sum_4_3_2_reg_1957     |  32|   0|   32|          0|
    |w_sum_4_3_reg_1747       |  32|   0|   32|          0|
    |w_sum_4_4_0_1_reg_1812   |  32|   0|   32|          0|
    |w_sum_4_4_0_2_reg_1842   |  32|   0|   32|          0|
    |w_sum_4_4_1_1_reg_1902   |  32|   0|   32|          0|
    |w_sum_4_4_1_2_reg_1932   |  32|   0|   32|          0|
    |w_sum_4_4_1_reg_1872     |  32|   0|   32|          0|
    |w_sum_4_4_2_1_reg_1992   |  32|   0|   32|          0|
    |w_sum_4_4_2_2_reg_2012   |  32|   0|   32|          0|
    |w_sum_4_4_2_reg_1962     |  32|   0|   32|          0|
    |w_sum_4_4_reg_1762       |  32|   0|   32|          0|
    |w_sum_4_5_0_1_reg_1817   |  32|   0|   32|          0|
    |w_sum_4_5_0_2_reg_1847   |  32|   0|   32|          0|
    |w_sum_4_5_1_1_reg_1907   |  32|   0|   32|          0|
    |w_sum_4_5_1_2_reg_1937   |  32|   0|   32|          0|
    |w_sum_4_5_1_reg_1877     |  32|   0|   32|          0|
    |w_sum_4_5_2_1_reg_1997   |  32|   0|   32|          0|
    |w_sum_4_5_2_2_reg_2017   |  32|   0|   32|          0|
    |w_sum_4_5_2_reg_1967     |  32|   0|   32|          0|
    |w_sum_4_5_reg_1777       |  32|   0|   32|          0|
    |w_sum_4_reg_2036         |  32|   0|   32|          0|
    |w_sum_5_reg_2043         |  32|   0|   32|          0|
    |w_sum_6_reg_1712         |  32|   0|   32|          0|
    |zext_ln23_12_reg_1441    |   5|   0|   11|          6|
    |zext_ln23_6_reg_1394     |   5|   0|   11|          6|
    |zext_ln23_9_reg_1410     |   5|   0|   11|          6|
    |icmp_ln8_reg_1357        |  64|  32|    1|          0|
    |select_ln30_1_reg_1371   |  64|  32|    5|          0|
    |tmp_0_0_2_reg_1542       |  64|  32|   32|          0|
    |tmp_0_1_1_reg_1602       |  64|  32|   32|          0|
    |tmp_0_1_2_reg_1607       |  64|  32|   32|          0|
    |tmp_0_1_reg_1547         |  64|  32|   32|          0|
    |tmp_0_2_1_reg_1662       |  64|  32|   32|          0|
    |tmp_0_2_2_reg_1717       |  64|  32|   32|          0|
    |tmp_0_2_reg_1657         |  64|  32|   32|          0|
    |tmp_1_0_2_reg_1552       |  64|  32|   32|          0|
    |tmp_1_1_1_reg_1612       |  64|  32|   32|          0|
    |tmp_1_1_2_reg_1617       |  64|  32|   32|          0|
    |tmp_1_1_reg_1557         |  64|  32|   32|          0|
    |tmp_1_2_1_reg_1672       |  64|  32|   32|          0|
    |tmp_1_2_2_reg_1727       |  64|  32|   32|          0|
    |tmp_1_2_reg_1667         |  64|  32|   32|          0|
    |tmp_29_reg_1425          |  64|  32|    4|          0|
    |tmp_2_0_2_reg_1562       |  64|  32|   32|          0|
    |tmp_2_1_1_reg_1622       |  64|  32|   32|          0|
    |tmp_2_1_2_reg_1627       |  64|  32|   32|          0|
    |tmp_2_1_reg_1567         |  64|  32|   32|          0|
    |tmp_2_2_1_reg_1737       |  64|  32|   32|          0|
    |tmp_2_2_2_reg_1742       |  64|  32|   32|          0|
    |tmp_2_2_reg_1677         |  64|  32|   32|          0|
    |tmp_3_0_2_reg_1572       |  64|  32|   32|          0|
    |tmp_3_1_1_reg_1632       |  64|  32|   32|          0|
    |tmp_3_1_2_reg_1682       |  64|  32|   32|          0|
    |tmp_3_1_reg_1577         |  64|  32|   32|          0|
    |tmp_3_2_1_reg_1752       |  64|  32|   32|          0|
    |tmp_3_2_2_reg_1757       |  64|  32|   32|          0|
    |tmp_3_2_reg_1687         |  64|  32|   32|          0|
    |tmp_4_0_2_reg_1582       |  64|  32|   32|          0|
    |tmp_4_1_1_reg_1642       |  64|  32|   32|          0|
    |tmp_4_1_2_reg_1692       |  64|  32|   32|          0|
    |tmp_4_1_reg_1637         |  64|  32|   32|          0|
    |tmp_4_2_1_reg_1767       |  64|  32|   32|          0|
    |tmp_4_2_2_reg_1772       |  64|  32|   32|          0|
    |tmp_4_2_reg_1697         |  64|  32|   32|          0|
    |tmp_5_0_2_reg_1592       |  64|  32|   32|          0|
    |tmp_5_1_1_reg_1652       |  64|  32|   32|          0|
    |tmp_5_1_2_reg_1702       |  64|  32|   32|          0|
    |tmp_5_1_reg_1647         |  64|  32|   32|          0|
    |tmp_5_2_1_reg_1782       |  64|  32|   32|          0|
    |tmp_5_2_2_reg_1787       |  64|  32|   32|          0|
    |tmp_5_2_reg_1707         |  64|  32|   32|          0|
    |trunc_ln30_reg_1421      |  64|  32|    1|          0|
    +-------------------------+----+----+-----+-----------+
    |Total                    |6747|1472| 5181|         23|
    +-------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_rst               |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_start             |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_done              | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_idle              | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_ready             | out |    1| ap_ctrl_hs |    conv_1    | return value |
|input_r_address0     | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce0          | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q0           |  in |   32|  ap_memory |    input_r   |     array    |
|input_r_address1     | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce1          | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q1           |  in |   32|  ap_memory |    input_r   |     array    |
|conv_out_0_address0  | out |   11|  ap_memory |  conv_out_0  |     array    |
|conv_out_0_ce0       | out |    1|  ap_memory |  conv_out_0  |     array    |
|conv_out_0_we0       | out |    1|  ap_memory |  conv_out_0  |     array    |
|conv_out_0_d0        | out |   32|  ap_memory |  conv_out_0  |     array    |
|conv_out_0_address1  | out |   11|  ap_memory |  conv_out_0  |     array    |
|conv_out_0_ce1       | out |    1|  ap_memory |  conv_out_0  |     array    |
|conv_out_0_we1       | out |    1|  ap_memory |  conv_out_0  |     array    |
|conv_out_0_d1        | out |   32|  ap_memory |  conv_out_0  |     array    |
|conv_out_1_address0  | out |   11|  ap_memory |  conv_out_1  |     array    |
|conv_out_1_ce0       | out |    1|  ap_memory |  conv_out_1  |     array    |
|conv_out_1_we0       | out |    1|  ap_memory |  conv_out_1  |     array    |
|conv_out_1_d0        | out |   32|  ap_memory |  conv_out_1  |     array    |
|conv_out_1_address1  | out |   11|  ap_memory |  conv_out_1  |     array    |
|conv_out_1_ce1       | out |    1|  ap_memory |  conv_out_1  |     array    |
|conv_out_1_we1       | out |    1|  ap_memory |  conv_out_1  |     array    |
|conv_out_1_d1        | out |   32|  ap_memory |  conv_out_1  |     array    |
+---------------------+-----+-----+------------+--------------+--------------+

