# 基于ZYNQ的任意波形发生器，PL端Verilog逻辑已封装为IP，详见ip_repo，具体过程文件见our_dac_666。
