cpu0:cache0:wt:0
cpu1:cache1:rd:0
cache0:membus:wt:0
cache1:membus:rd:0
membus:cache0:snp:0
membus:cache1:snp:0
cache0:membus:snp:0
cache1:membus:snp:0
membus:mem:wt:0
membus:mem:rd:0
mem:membus:wt:0
mem:membus:rd:0
membus:cache0:wt:0
membus:cache1:rd:0
cache0:cpu0:wt:0
cpu0:cache0:rd:0
cache1:cpu1:rd:0
cpu1:cache1:rd:0
cache0:membus:rd:0
membus:cache1:snp:0
cache1:membus:rd:0
membus:cache0:snp:0
cache1:membus:snp:0
cache0:membus:snp:0
membus:mem:rd:0
mem:membus:rd:0
membus:mem:rd:0
mem:membus:rd:0
membus:cache0:rd:0
membus:cache1:rd:0
cache0:cpu0:rd:0
cpu0:cache0:wt:0
cache1:cpu1:rd:0
cpu1:cache1:rd:0
cache0:cpu0:wt:0
cache1:membus:rd:0
cpu0:cache0:rd:0
membus:cache0:snp:0
cache0:membus:rd:0
membus:cache1:snp:0
cache0:membus:snp:0
membus:mem:rd:0
cache1:membus:snp:0
mem:membus:rd:0
membus:cache0:rd:0
membus:cache1:rd:0
cache0:cpu0:rd:0
cache1:cpu1:rd:0
cpu0:cache0:wt:0
cpu1:cache1:rd:0
cache0:membus:wt:0
cache1:membus:rd:0
membus:cache0:snp:0
cache0:membus:snp:0
membus:mem:rd:0
mem:membus:rd:0
membus:cache1:rd:0
membus:cache1:snp:0
cache1:cpu1:rd:0
cache1:membus:snp:0
cpu1:cache1:wt:0
membus:cache0:wt:0
cache1:cpu1:wt:0
cache0:cpu0:wt:0
cpu1:cache1:rd:0
cpu0:cache0:rd:0
cache1:membus:rd:0
cache0:membus:rd:0
membus:cache0:snp:0
membus:cache1:snp:0
cache0:membus:snp:0
cache1:membus:snp:0
membus:cache1:rd:0
membus:cache0:rd:0
cache1:cpu1:rd:0
cache0:cpu0:rd:0
cpu1:cache1:wt:0
cpu0:cache0:rd:0
cache1:membus:wt:0
membus:cache0:snp:0
cache0:membus:rd:0
membus:cache1:snp:0
cache0:membus:snp:0
cache1:membus:snp:0
membus:mem:wt:0
mem:membus:wt:0
membus:cache0:rd:0
membus:cache1:wt:0
cache0:cpu0:rd:0
cache1:cpu1:wt:0
cpu0:cache0:rd:0
cpu1:cache1:rd:0
cache0:membus:rd:0
membus:cache1:snp:0
cache1:membus:rd:0
membus:cache0:snp:0
cache1:membus:snp:0
cache0:membus:snp:0
membus:mem:rd:0
mem:membus:rd:0
membus:cache1:rd:0
membus:cache0:rd:0
cache1:cpu1:rd:0
cache0:cpu0:rd:0
cpu1:cache1:rd:0
cpu0:cache0:wt:0
cache1:membus:rd:0
membus:cache0:snp:0
cache0:membus:wt:0
cache0:membus:snp:0
membus:mem:rd:0
mem:membus:rd:0
membus:cache1:rd:0
cache1:cpu1:rd:0
membus:cache1:snp:0
cpu1:cache1:rd:0
cache1:membus:snp:0
cache1:membus:rd:0
membus:cache0:wt:0
cache0:cpu0:wt:0
cpu0:cache0:rd:0
cache0:membus:rd:0
membus:cache1:snp:0
membus:cache0:snp:0
cache1:membus:snp:0
cache0:membus:snp:0
membus:mem:rd:0
mem:membus:rd:0
membus:cache1:rd:0
membus:cache0:rd:0
cache1:cpu1:rd:0
cache0:cpu0:rd:0
