Fitter report for FinalProcessor
Wed Dec 18 16:08:03 2013
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Embedded Cells
 14. Non-Global High Fan-Out Signals
 15. Peripheral Signals
 16. LAB
 17. Local Routing Interconnect
 18. LAB External Interconnect
 19. Row Interconnect
 20. LAB Column Interconnect
 21. LAB Column Interconnect
 22. Fitter Resource Usage Summary
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Fitter RAM Summary
 26. Pin-Out File
 27. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Wed Dec 18 16:08:03 2013        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; FinalProcessor                               ;
; Top-level Entity Name ; FinalProcessor                               ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K70RC240-4                              ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 417 / 3,744 ( 11 % )                         ;
; Total pins            ; 28 / 189 ( 15 % )                            ;
; Total memory bits     ; 6,144 / 18,432 ( 33 % )                      ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K70RC240-4    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                   ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name         ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; board_clk    ; 91    ; --  ; --   ; 22      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; reset        ; 212   ; --  ; --   ; 18      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; button_l     ; 90    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[0] ; 92    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; button_r     ; 211   ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[2] ; 182   ; --  ; 4    ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[5] ; 206   ; --  ; 24   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[4] ; 204   ; --  ; 24   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[1] ; 133   ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[3] ; 46    ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[6] ; 49    ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[7] ; 50    ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                            ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; decimal_l  ; 208   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; decimal_r  ; 95    ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[6] ; 48    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[5] ; 200   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[4] ; 161   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[3] ; 134   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[2] ; 136   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[1] ; 199   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[0] ; 132   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[6] ; 159   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[5] ; 131   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[4] ; 137   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[3] ; 116   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[2] ; 115   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[1] ; 184   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[0] ; 44    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-------------------------------------+
; All Package Pins                    ;
+-------+--------------+--------------+
; Pin # ; Usage        ; I/O Standard ;
+-------+--------------+--------------+
; 1     ; #TCK         ;              ;
; 2     ; ^CONF_DONE   ;              ;
; 3     ; ^nCEO        ;              ;
; 4     ; #TDO         ;              ;
; 5     ; VCC_INT      ;              ;
; 6     ; GND*         ;              ;
; 7     ; GND*         ;              ;
; 8     ; GND*         ;              ;
; 9     ; GND*         ;              ;
; 10    ; GND_INT      ;              ;
; 11    ; GND*         ;              ;
; 12    ; GND*         ;              ;
; 13    ; GND*         ;              ;
; 14    ; GND*         ;              ;
; 15    ; GND*         ;              ;
; 16    ; VCC_INT      ;              ;
; 17    ; GND*         ;              ;
; 18    ; GND*         ;              ;
; 19    ; GND*         ;              ;
; 20    ; GND*         ;              ;
; 21    ; GND*         ;              ;
; 22    ; GND_INT      ;              ;
; 23    ; GND*         ;              ;
; 24    ; GND*         ;              ;
; 25    ; GND*         ;              ;
; 26    ; GND*         ;              ;
; 27    ; VCC_INT      ;              ;
; 28    ; GND*         ;              ;
; 29    ; GND*         ;              ;
; 30    ; GND*         ;              ;
; 31    ; GND*         ;              ;
; 32    ; GND_INT      ;              ;
; 33    ; GND*         ;              ;
; 34    ; GND*         ;              ;
; 35    ; GND*         ;              ;
; 36    ; GND*         ;              ;
; 37    ; VCC_INT      ;              ;
; 38    ; GND*         ;              ;
; 39    ; GND*         ;              ;
; 40    ; GND*         ;              ;
; 41    ; GND*         ;              ;
; 42    ; GND_INT      ;              ;
; 43    ; GND*         ;              ;
; 44    ; digit_r[0]   ; TTL          ;
; 45    ; GND*         ;              ;
; 46    ; dipswitch[3] ; TTL          ;
; 47    ; VCC_INT      ;              ;
; 48    ; digit_l[6]   ; TTL          ;
; 49    ; dipswitch[6] ; TTL          ;
; 50    ; dipswitch[7] ; TTL          ;
; 51    ; GND*         ;              ;
; 52    ; GND_INT      ;              ;
; 53    ; GND*         ;              ;
; 54    ; GND*         ;              ;
; 55    ; GND*         ;              ;
; 56    ; GND*         ;              ;
; 57    ; VCC_INT      ;              ;
; 58    ; #TMS         ;              ;
; 59    ; #TRST        ;              ;
; 60    ; ^nSTATUS     ;              ;
; 61    ; GND*         ;              ;
; 62    ; GND*         ;              ;
; 63    ; GND*         ;              ;
; 64    ; GND*         ;              ;
; 65    ; GND*         ;              ;
; 66    ; GND*         ;              ;
; 67    ; GND*         ;              ;
; 68    ; GND*         ;              ;
; 69    ; GND_INT      ;              ;
; 70    ; GND*         ;              ;
; 71    ; GND*         ;              ;
; 72    ; GND*         ;              ;
; 73    ; GND*         ;              ;
; 74    ; GND*         ;              ;
; 75    ; GND*         ;              ;
; 76    ; GND*         ;              ;
; 77    ; VCC_INT      ;              ;
; 78    ; GND*         ;              ;
; 79    ; GND*         ;              ;
; 80    ; GND*         ;              ;
; 81    ; GND*         ;              ;
; 82    ; GND*         ;              ;
; 83    ; GND*         ;              ;
; 84    ; GND*         ;              ;
; 85    ; GND_INT      ;              ;
; 86    ; GND*         ;              ;
; 87    ; GND*         ;              ;
; 88    ; GND*         ;              ;
; 89    ; VCC_INT      ;              ;
; 90    ; button_l     ; TTL          ;
; 91    ; board_clk    ; TTL          ;
; 92    ; dipswitch[0] ; TTL          ;
; 93    ; GND_INT      ;              ;
; 94    ; GND*         ;              ;
; 95    ; decimal_r    ; TTL          ;
; 96    ; VCC_INT      ;              ;
; 97    ; GND*         ;              ;
; 98    ; GND*         ;              ;
; 99    ; GND*         ;              ;
; 100   ; GND*         ;              ;
; 101   ; GND*         ;              ;
; 102   ; GND*         ;              ;
; 103   ; GND*         ;              ;
; 104   ; GND_INT      ;              ;
; 105   ; GND*         ;              ;
; 106   ; GND*         ;              ;
; 107   ; GND*         ;              ;
; 108   ; GND*         ;              ;
; 109   ; GND*         ;              ;
; 110   ; GND*         ;              ;
; 111   ; GND*         ;              ;
; 112   ; VCC_INT      ;              ;
; 113   ; GND*         ;              ;
; 114   ; GND*         ;              ;
; 115   ; digit_r[2]   ; TTL          ;
; 116   ; digit_r[3]   ; TTL          ;
; 117   ; GND*         ;              ;
; 118   ; GND*         ;              ;
; 119   ; GND*         ;              ;
; 120   ; GND*         ;              ;
; 121   ; ^nCONFIG     ;              ;
; 122   ; VCC_INT      ;              ;
; 123   ; ^MSEL1       ;              ;
; 124   ; ^MSEL0       ;              ;
; 125   ; GND_INT      ;              ;
; 126   ; GND*         ;              ;
; 127   ; GND*         ;              ;
; 128   ; GND*         ;              ;
; 129   ; GND*         ;              ;
; 130   ; VCC_INT      ;              ;
; 131   ; digit_r[5]   ; TTL          ;
; 132   ; digit_l[0]   ; TTL          ;
; 133   ; dipswitch[1] ; TTL          ;
; 134   ; digit_l[3]   ; TTL          ;
; 135   ; GND_INT      ;              ;
; 136   ; digit_l[2]   ; TTL          ;
; 137   ; digit_r[4]   ; TTL          ;
; 138   ; GND*         ;              ;
; 139   ; GND*         ;              ;
; 140   ; VCC_INT      ;              ;
; 141   ; GND*         ;              ;
; 142   ; GND*         ;              ;
; 143   ; GND*         ;              ;
; 144   ; GND*         ;              ;
; 145   ; GND_INT      ;              ;
; 146   ; GND*         ;              ;
; 147   ; GND*         ;              ;
; 148   ; GND*         ;              ;
; 149   ; GND*         ;              ;
; 150   ; VCC_INT      ;              ;
; 151   ; GND*         ;              ;
; 152   ; GND*         ;              ;
; 153   ; GND*         ;              ;
; 154   ; GND*         ;              ;
; 155   ; GND_INT      ;              ;
; 156   ; GND*         ;              ;
; 157   ; GND*         ;              ;
; 158   ; GND*         ;              ;
; 159   ; digit_r[6]   ; TTL          ;
; 160   ; VCC_INT      ;              ;
; 161   ; digit_l[4]   ; TTL          ;
; 162   ; GND*         ;              ;
; 163   ; GND*         ;              ;
; 164   ; GND*         ;              ;
; 165   ; GND_INT      ;              ;
; 166   ; GND*         ;              ;
; 167   ; GND*         ;              ;
; 168   ; GND*         ;              ;
; 169   ; GND*         ;              ;
; 170   ; VCC_INT      ;              ;
; 171   ; GND*         ;              ;
; 172   ; GND*         ;              ;
; 173   ; GND*         ;              ;
; 174   ; GND*         ;              ;
; 175   ; GND*         ;              ;
; 176   ; GND_INT      ;              ;
; 177   ; #TDI         ;              ;
; 178   ; ^nCE         ;              ;
; 179   ; ^DCLK        ;              ;
; 180   ; ^DATA0       ;              ;
; 181   ; GND*         ;              ;
; 182   ; dipswitch[2] ; TTL          ;
; 183   ; GND*         ;              ;
; 184   ; digit_r[1]   ; TTL          ;
; 185   ; GND*         ;              ;
; 186   ; GND*         ;              ;
; 187   ; GND*         ;              ;
; 188   ; GND*         ;              ;
; 189   ; VCC_INT      ;              ;
; 190   ; GND*         ;              ;
; 191   ; GND*         ;              ;
; 192   ; GND*         ;              ;
; 193   ; GND*         ;              ;
; 194   ; GND*         ;              ;
; 195   ; GND*         ;              ;
; 196   ; GND*         ;              ;
; 197   ; GND_INT      ;              ;
; 198   ; GND*         ;              ;
; 199   ; digit_l[1]   ; TTL          ;
; 200   ; digit_l[5]   ; TTL          ;
; 201   ; GND*         ;              ;
; 202   ; GND*         ;              ;
; 203   ; GND*         ;              ;
; 204   ; dipswitch[4] ; TTL          ;
; 205   ; VCC_INT      ;              ;
; 206   ; dipswitch[5] ; TTL          ;
; 207   ; GND*         ;              ;
; 208   ; decimal_l    ; TTL          ;
; 209   ; GND*         ;              ;
; 210   ; GND+         ;              ;
; 211   ; button_r     ; TTL          ;
; 212   ; reset        ; TTL          ;
; 213   ; GND*         ;              ;
; 214   ; GND*         ;              ;
; 215   ; GND*         ;              ;
; 216   ; GND_INT      ;              ;
; 217   ; GND*         ;              ;
; 218   ; GND*         ;              ;
; 219   ; GND*         ;              ;
; 220   ; GND*         ;              ;
; 221   ; GND*         ;              ;
; 222   ; GND*         ;              ;
; 223   ; GND*         ;              ;
; 224   ; VCC_INT      ;              ;
; 225   ; GND*         ;              ;
; 226   ; GND*         ;              ;
; 227   ; GND*         ;              ;
; 228   ; GND*         ;              ;
; 229   ; GND*         ;              ;
; 230   ; GND*         ;              ;
; 231   ; GND*         ;              ;
; 232   ; GND_INT      ;              ;
; 233   ; GND*         ;              ;
; 234   ; GND*         ;              ;
; 235   ; GND*         ;              ;
; 236   ; GND*         ;              ;
; 237   ; GND*         ;              ;
; 238   ; GND*         ;              ;
; 239   ; GND*         ;              ;
; 240   ; GND*         ;              ;
+-------+--------------+--------------+


+---------------------------------------------------------------------------------+
; Control Signals                                                                 ;
+-------------------------------+---------+---------+--------------+--------------+
; Name                          ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+-------------------------------+---------+---------+--------------+--------------+
; board_clk                     ; 91      ; 22      ; Clock        ; Pin          ;
; Clock:inst9|clock3            ; LC7_A26 ; 28      ; Clock        ; Non-global   ;
; Clock:inst9|clock2            ; LC2_A26 ; 17      ; Clock        ; Non-global   ;
; Clock:inst9|clock1            ; LC4_A26 ; 17      ; Clock        ; Non-global   ;
; Clock:inst9|clock4            ; LC1_A26 ; 57      ; Clock        ; Internal     ;
; Clock:inst9|clock0            ; LC3_A26 ; 9       ; Clock        ; Non-global   ;
; reset                         ; 212     ; 18      ; Async. clear ; Pin          ;
; Clock:inst9|clock3~9          ; LC5_A26 ; 5       ; Clock enable ; Non-global   ;
; Controller:inst2|MemWrite     ; LC4_F25 ; 13      ; Write enable ; Non-global   ;
; RAMHelper:inst20|output[0]~59 ; LC6_H4  ; 9       ; Clock enable ; Non-global   ;
; RAMHelper:inst20|digit_l[3]~4 ; LC1_H22 ; 8       ; Clock enable ; Non-global   ;
; RAMHelper:inst20|decimal_l~2  ; LC3_H26 ; 1       ; Clock enable ; Non-global   ;
; RAMHelper:inst20|decimal_r~3  ; LC4_H26 ; 1       ; Clock enable ; Non-global   ;
; Clock:inst9|Equal0~3          ; LC1_A29 ; 16      ; Clock enable ; Non-global   ;
; Clock:inst9|outclock[0]~2     ; LC8_A24 ; 3       ; Clock enable ; Non-global   ;
; RegFile:inst13|r5[0]~29       ; LC3_H20 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r4[0]~29       ; LC5_H20 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r1[0]~29       ; LC1_H15 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r6[0]~29       ; LC2_H18 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r7[0]~29       ; LC1_H18 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r3[0]~29       ; LC4_B21 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r2[0]~29       ; LC1_B21 ; 8       ; Clock enable ; Non-global   ;
+-------------------------------+---------+---------+--------------+--------------+


+-------------------------------------------------+
; Global & Other Fast Signals                     ;
+--------------------+---------+---------+--------+
; Name               ; Pin #   ; Fan-Out ; Global ;
+--------------------+---------+---------+--------+
; board_clk          ; 91      ; 22      ; yes    ;
; Clock:inst9|clock4 ; LC1_A26 ; 57      ; yes    ;
; reset              ; 212     ; 18      ; yes    ;
; button_l           ; 90      ; 1       ; no     ;
; dipswitch[0]       ; 92      ; 1       ; no     ;
; button_r           ; 211     ; 1       ; no     ;
+--------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 0                      ;
; 8                  ; 2                      ;
; 9                  ; 0                      ;
; 10                 ; 0                      ;
; 11                 ; 0                      ;
; 12                 ; 0                      ;
; 13                 ; 0                      ;
; 14                 ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 7     ;
; 3      ; 1     ;
+--------+-------+


+------------------------------------------------------------------------------------+
; Embedded Cells                                                                     ;
+--------+------------------------------------------------------------+------+-------+
; Cell # ; Name                                                       ; Mode ; Turbo ;
+--------+------------------------------------------------------------+------+-------+
; EC8_H  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; RAM  ; Off   ;
; EC4_H  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; RAM  ; Off   ;
; EC3_H  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5] ; RAM  ; Off   ;
; EC6_H  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; RAM  ; Off   ;
; EC2_H  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; RAM  ; Off   ;
; EC5_H  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; RAM  ; Off   ;
; EC7_H  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; RAM  ; Off   ;
; EC1_H  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; RAM  ; Off   ;
; EC3_F  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[5]        ; RAM  ; Off   ;
; EC7_F  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[0]        ; RAM  ; Off   ;
; EC2_C  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[8]        ; RAM  ; Off   ;
; EC2_F  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[3]        ; RAM  ; Off   ;
; EC1_F  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[4]        ; RAM  ; Off   ;
; EC4_C  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[7]        ; RAM  ; Off   ;
; EC1_C  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[6]        ; RAM  ; Off   ;
; EC8_F  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[1]        ; RAM  ; Off   ;
; EC6_F  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[12]       ; RAM  ; Off   ;
; EC5_F  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[13]       ; RAM  ; Off   ;
; EC4_F  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[14]       ; RAM  ; Off   ;
; EC7_C  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[2]        ; RAM  ; Off   ;
; EC6_C  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[15]       ; RAM  ; Off   ;
; EC8_C  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[10]       ; RAM  ; Off   ;
; EC5_C  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[11]       ; RAM  ; Off   ;
; EC3_C  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[9]        ; RAM  ; Off   ;
+--------+------------------------------------------------------------+------+-------+


+-------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                               ;
+---------------------------------------------------------------------+---------+
; Name                                                                ; Fan-Out ;
+---------------------------------------------------------------------+---------+
; Mux2x3:inst38|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~3 ; 63      ;
; Controller:inst2|ALUSrc~1                                           ; 48      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[4]                 ; 32      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[7]                 ; 28      ;
; Clock:inst9|clock3~13                                               ; 28      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[3]                 ; 26      ;
; RegFile:inst13|out2[0]~104                                          ; 25      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[0]                 ; 22      ;
; ALUController:inst15|output[1]~7                                    ; 21      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[6]                 ; 20      ;
; ALU:inst8|output[0]~138                                             ; 20      ;
; ALUController:inst15|output[2]~6                                    ; 20      ;
; RegFile:inst13|Mux31~5                                              ; 18      ;
; RegFile:inst13|Mux31~6                                              ; 18      ;
; RegFile:inst13|Mux31~4                                              ; 18      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[5]                 ; 17      ;
; Clock:inst9|clock2~10                                               ; 17      ;
; Clock:inst9|clock1~10                                               ; 17      ;
; ALUController:inst15|output[0]~8                                    ; 17      ;
; Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00011|result_node~3 ; 16      ;
; Clock:inst9|Equal0~12                                               ; 16      ;
; PC:inst10|output[0]~0                                               ; 16      ;
; PC:inst10|output[2]~2                                               ; 16      ;
; PC:inst10|output[5]~5                                               ; 16      ;
; PC:inst10|output[7]~7                                               ; 16      ;
; PC:inst10|output[6]~6                                               ; 16      ;
; PC:inst10|output[3]~3                                               ; 16      ;
; PC:inst10|output[4]~4                                               ; 16      ;
; PC:inst10|output[1]~1                                               ; 16      ;
; Controller:inst2|MemtoReg~1                                         ; 13      ;
; Controller:inst2|MemWrite~2                                         ; 13      ;
; RAMHelper:inst20|Equal0~16                                          ; 13      ;
; ALU:inst8|ShiftRight0~26                                            ; 13      ;
; ALU:inst8|output[5]~169                                             ; 10      ;
; ALU:inst8|output[2]~161                                             ; 10      ;
; ALU:inst8|output[4]~155                                             ; 10      ;
; RegFile:inst13|out1[1]~107                                          ; 10      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[13]                ; 9       ;
; RegFile:inst13|Mux31~7                                              ; 9       ;
; Controller:inst2|JumpReg~1                                          ; 9       ;
; RAMHelper:inst20|output[0]~85                                       ; 9       ;
; Clock:inst9|clock0~9                                                ; 9       ;
; RegFile:inst13|out1[5]~108                                          ; 9       ;
; RegFile:inst13|out1[6]~110                                          ; 9       ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[12]                ; 8       ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[15]                ; 8       ;
; RegFile:inst13|r2[0]~38                                             ; 8       ;
; RegFile:inst13|r5[0]~38                                             ; 8       ;
; RegFile:inst13|r4[0]~38                                             ; 8       ;
; RegFile:inst13|r1[0]~38                                             ; 8       ;
+---------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                            ;
+--------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal  ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+--------------------+---------+-------+-----------------+---------------------------+----------+
; Clock:inst9|clock4 ; LC1_A26 ; Clock ; no              ; yes                       ; +ve      ;
+--------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 410            ;
; 1                        ; 3              ;
; 2                        ; 0              ;
; 3                        ; 1              ;
; 4                        ; 1              ;
; 5                        ; 1              ;
; 6                        ; 3              ;
; 7                        ; 8              ;
; 8                        ; 41             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 424            ;
; 1                           ; 3              ;
; 2                           ; 5              ;
; 3                           ; 8              ;
; 4                           ; 13             ;
; 5                           ; 4              ;
; 6                           ; 6              ;
; 7                           ; 4              ;
; 8                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 411            ;
; 2 - 3                      ; 3              ;
; 4 - 5                      ; 6              ;
; 6 - 7                      ; 5              ;
; 8 - 9                      ; 7              ;
; 10 - 11                    ; 12             ;
; 12 - 13                    ; 5              ;
; 14 - 15                    ; 7              ;
; 16 - 17                    ; 10             ;
; 18 - 19                    ; 2              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  1 / 208 ( < 1 % )  ;  8 / 104 ( 8 % )            ;  15 / 104 ( 14 % )           ;
;  B    ;  4 / 208 ( 2 % )    ;  13 / 104 ( 13 % )          ;  0 / 104 ( 0 % )             ;
;  C    ;  9 / 208 ( 4 % )    ;  12 / 104 ( 12 % )          ;  0 / 104 ( 0 % )             ;
;  D    ;  0 / 208 ( 0 % )    ;  5 / 104 ( 5 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  4 / 208 ( 2 % )    ;  13 / 104 ( 13 % )          ;  0 / 104 ( 0 % )             ;
;  G    ;  1 / 208 ( < 1 % )  ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  H    ;  110 / 208 ( 53 % ) ;  87 / 104 ( 84 % )          ;  70 / 104 ( 67 % )           ;
;  I    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  129 / 1872 ( 7 % ) ;  138 / 936 ( 15 % )         ;  85 / 936 ( 9 % )            ;
+-------+---------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  3 / 24 ( 13 % )   ;
; 2     ;  2 / 24 ( 8 % )    ;
; 3     ;  8 / 24 ( 33 % )   ;
; 4     ;  1 / 24 ( 4 % )    ;
; 5     ;  1 / 24 ( 4 % )    ;
; 6     ;  3 / 24 ( 13 % )   ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  0 / 24 ( 0 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  1 / 24 ( 4 % )    ;
; 13    ;  0 / 24 ( 0 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  2 / 24 ( 8 % )    ;
; 16    ;  1 / 24 ( 4 % )    ;
; 17    ;  5 / 24 ( 21 % )   ;
; 18    ;  1 / 24 ( 4 % )    ;
; 19    ;  1 / 24 ( 4 % )    ;
; 20    ;  7 / 24 ( 29 % )   ;
; 21    ;  5 / 24 ( 21 % )   ;
; 22    ;  4 / 24 ( 17 % )   ;
; 23    ;  1 / 24 ( 4 % )    ;
; 24    ;  4 / 24 ( 17 % )   ;
; 25    ;  5 / 24 ( 21 % )   ;
; 26    ;  5 / 24 ( 21 % )   ;
; 27    ;  0 / 24 ( 0 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  0 / 24 ( 0 % )    ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  0 / 24 ( 0 % )    ;
; 32    ;  0 / 24 ( 0 % )    ;
; 33    ;  0 / 24 ( 0 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  1 / 24 ( 4 % )    ;
; 36    ;  0 / 24 ( 0 % )    ;
; 37    ;  0 / 24 ( 0 % )    ;
; 38    ;  0 / 24 ( 0 % )    ;
; 39    ;  0 / 24 ( 0 % )    ;
; 40    ;  0 / 24 ( 0 % )    ;
; 41    ;  0 / 24 ( 0 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  0 / 24 ( 0 % )    ;
; 44    ;  0 / 24 ( 0 % )    ;
; 45    ;  0 / 24 ( 0 % )    ;
; 46    ;  0 / 24 ( 0 % )    ;
; 47    ;  0 / 24 ( 0 % )    ;
; 48    ;  0 / 24 ( 0 % )    ;
; 49    ;  0 / 24 ( 0 % )    ;
; 50    ;  0 / 24 ( 0 % )    ;
; 51    ;  0 / 24 ( 0 % )    ;
; 52    ;  0 / 24 ( 0 % )    ;
; Total ;  61 / 1248 ( 5 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  9 / 24 ( 38 % )  ;
; Total ;  9 / 24 ( 38 % )  ;
+-------+-------------------+


+---------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                           ;
+-----------------------------------+---------------------------------------------------------------------+
; Resource                          ; Usage                                                               ;
+-----------------------------------+---------------------------------------------------------------------+
; Total logic elements              ; 417 / 3,744 ( 11 % )                                                ;
; Registers                         ; 121 / 3,744 ( 3 % )                                                 ;
; Logic elements in carry chains    ; 30                                                                  ;
; User inserted logic elements      ; 0                                                                   ;
; I/O pins                          ; 28 / 189 ( 15 % )                                                   ;
;     -- Clock pins                 ; 2 / 2 ( 100 % )                                                     ;
;     -- Dedicated input pins       ; 3 / 4 ( 75 % )                                                      ;
; Global signals                    ; 3                                                                   ;
; EABs                              ; 3 / 9 ( 33 % )                                                      ;
; Total memory bits                 ; 6,144 / 18,432 ( 33 % )                                             ;
; Total RAM block bits              ; 6,144 / 18,432 ( 33 % )                                             ;
; Maximum fan-out node              ; Mux2x3:inst38|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~2 ;
; Maximum fan-out                   ; 63                                                                  ;
; Highest non-global fan-out signal ; Mux2x3:inst38|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~2 ;
; Highest non-global fan-out        ; 63                                                                  ;
; Total fan-out                     ; 1840                                                                ;
; Average fan-out                   ; 3.92                                                                ;
+-----------------------------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------+--------------+
; |FinalProcessor                           ; 417 (0)     ; 121          ; 6144        ; 28   ; 296 (0)      ; 13 (0)            ; 108 (0)          ; 30 (0)          ; 0 (0)      ; |FinalProcessor                                                                    ; work         ;
;    |ALU:inst8|                            ; 132 (116)   ; 0            ; 0           ; 0    ; 132 (116)    ; 0 (0)             ; 0 (0)            ; 16 (0)          ; 0 (0)      ; |FinalProcessor|ALU:inst8                                                          ; work         ;
;       |lpm_add_sub:Add0|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add0                                         ; work         ;
;          |addcore:adder|                  ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add0|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node   ; work         ;
;       |lpm_add_sub:Add1|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add1                                         ; work         ;
;          |addcore:adder|                  ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add1|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node   ; work         ;
;    |ALUController:inst15|                 ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|ALUController:inst15                                               ; work         ;
;    |Clock:inst9|                          ; 32 (18)     ; 22           ; 0           ; 0    ; 10 (10)      ; 3 (3)             ; 19 (5)           ; 14 (0)          ; 0 (0)      ; |FinalProcessor|Clock:inst9                                                        ; work         ;
;       |lpm_counter:cycle_rtl_0|           ; 14 (0)      ; 14           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; 0 (0)      ; |FinalProcessor|Clock:inst9|lpm_counter:cycle_rtl_0                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 14 (14)     ; 14           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; 0 (0)      ; |FinalProcessor|Clock:inst9|lpm_counter:cycle_rtl_0|alt_counter_f10ke:wysi_counter ; work         ;
;    |Controller:inst2|                     ; 17 (17)     ; 0            ; 0           ; 0    ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Controller:inst2                                                   ; work         ;
;    |Mux2x3:inst38|                        ; 2 (0)       ; 0            ; 0           ; 0    ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x3:inst38                                                      ; work         ;
;       |lpm_mux:lpm_mux_component|         ; 2 (0)       ; 0            ; 0           ; 0    ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x3:inst38|lpm_mux:lpm_mux_component                            ; work         ;
;          |muxlut:$00009|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x3:inst38|lpm_mux:lpm_mux_component|muxlut:$00009              ; work         ;
;          |muxlut:$00011|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x3:inst38|lpm_mux:lpm_mux_component|muxlut:$00011              ; work         ;
;    |Mux2x8:inst39|                        ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39                                                      ; work         ;
;       |lpm_mux:lpm_mux_component|         ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component                            ; work         ;
;          |muxlut:$00009|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00009              ; work         ;
;          |muxlut:$00011|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00011              ; work         ;
;          |muxlut:$00013|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00013              ; work         ;
;          |muxlut:$00015|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00015              ; work         ;
;          |muxlut:$00017|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00017              ; work         ;
;          |muxlut:$00019|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00019              ; work         ;
;          |muxlut:$00021|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00021              ; work         ;
;          |muxlut:$00023|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00023              ; work         ;
;    |Mux2x8:inst41|                        ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst41                                                      ; work         ;
;       |lpm_mux:lpm_mux_component|         ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst41|lpm_mux:lpm_mux_component                            ; work         ;
;          |muxlut:$00009|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst41|lpm_mux:lpm_mux_component|muxlut:$00009              ; work         ;
;          |muxlut:$00011|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst41|lpm_mux:lpm_mux_component|muxlut:$00011              ; work         ;
;          |muxlut:$00013|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst41|lpm_mux:lpm_mux_component|muxlut:$00013              ; work         ;
;          |muxlut:$00015|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst41|lpm_mux:lpm_mux_component|muxlut:$00015              ; work         ;
;          |muxlut:$00017|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst41|lpm_mux:lpm_mux_component|muxlut:$00017              ; work         ;
;          |muxlut:$00019|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst41|lpm_mux:lpm_mux_component|muxlut:$00019              ; work         ;
;          |muxlut:$00021|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst41|lpm_mux:lpm_mux_component|muxlut:$00021              ; work         ;
;          |muxlut:$00023|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst41|lpm_mux:lpm_mux_component|muxlut:$00023              ; work         ;
;    |PC:inst10|                            ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|PC:inst10                                                          ; work         ;
;    |RAM:inst1|                            ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|RAM:inst1                                                          ; work         ;
;       |lpm_ram_dq:lpm_ram_dq_component|   ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|RAM:inst1|lpm_ram_dq:lpm_ram_dq_component                          ; work         ;
;          |altram:sram|                    ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram              ; work         ;
;    |RAMHelper:inst20|                     ; 38 (38)     ; 19           ; 0           ; 0    ; 19 (19)      ; 10 (10)           ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|RAMHelper:inst20                                                   ; work         ;
;    |ROM:inst|                             ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|ROM:inst                                                           ; work         ;
;       |lpm_rom:lpm_rom_component|         ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|ROM:inst|lpm_rom:lpm_rom_component                                 ; work         ;
;          |altrom:srom|                    ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|ROM:inst|lpm_rom:lpm_rom_component|altrom:srom                     ; work         ;
;    |RegFile:inst13|                       ; 147 (147)   ; 72           ; 0           ; 0    ; 75 (75)      ; 0 (0)             ; 72 (72)          ; 0 (0)           ; 0 (0)      ; |FinalProcessor|RegFile:inst13                                                     ; work         ;
;    |SevenSegmentDisplay:inst18|           ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|SevenSegmentDisplay:inst18                                         ; work         ;
;    |SevenSegmentDisplay:inst19|           ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|SevenSegmentDisplay:inst19                                         ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------+
; Delay Chain Summary                   ;
+--------------+----------+-------------+
; Name         ; Pin Type ; Pad to Core ;
+--------------+----------+-------------+
; board_clk    ; Input    ; OFF         ;
; reset        ; Input    ; OFF         ;
; button_l     ; Input    ; OFF         ;
; dipswitch[0] ; Input    ; OFF         ;
; button_r     ; Input    ; OFF         ;
; dipswitch[2] ; Input    ; OFF         ;
; dipswitch[5] ; Input    ; OFF         ;
; dipswitch[4] ; Input    ; OFF         ;
; dipswitch[1] ; Input    ; OFF         ;
; dipswitch[3] ; Input    ; OFF         ;
; dipswitch[6] ; Input    ; OFF         ;
; dipswitch[7] ; Input    ; OFF         ;
; decimal_l    ; Output   ; OFF         ;
; decimal_r    ; Output   ; OFF         ;
; digit_l[6]   ; Output   ; OFF         ;
; digit_l[5]   ; Output   ; OFF         ;
; digit_l[4]   ; Output   ; OFF         ;
; digit_l[3]   ; Output   ; OFF         ;
; digit_l[2]   ; Output   ; OFF         ;
; digit_l[1]   ; Output   ; OFF         ;
; digit_l[0]   ; Output   ; OFF         ;
; digit_r[6]   ; Output   ; OFF         ;
; digit_r[5]   ; Output   ; OFF         ;
; digit_r[4]   ; Output   ; OFF         ;
; digit_r[3]   ; Output   ; OFF         ;
; digit_r[2]   ; Output   ; OFF         ;
; digit_r[1]   ; Output   ; OFF         ;
; digit_r[0]   ; Output   ; OFF         ;
+--------------+----------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+
; Name                                                          ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF         ; Location     ;
+---------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+
; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|content ; Single Port ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 1    ; none        ; ESB_H        ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|content        ; ROM         ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 2    ; program.mif ; ESB_C, ESB_F ;
+---------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Repos/processor/processor/FinalProcessor/FinalProcessor.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Dec 18 16:07:48 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off FinalProcessor -c FinalProcessor
Info: Selected device EPF10K70RC240-4 for design "FinalProcessor"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Dec 18 2013 at 16:07:49
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:03
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:05
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 235 megabytes
    Info: Processing ended: Wed Dec 18 16:08:03 2013
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:14


