module A(a, b);

input a;
output b;
not asd(b, a);
endmodule

module B(a, b);

input a;
output b;
not jkl(b, a);
endmodule