TimeQuest Timing Analyzer report for Mastermind
Thu Dec 03 09:24:15 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'p1|altpll_component|pll|clk[2]'
 13. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'p1|altpll_component|pll|clk[2]'
 17. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 18. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'CLOCK_50'
 20. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 21. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'
 22. Slow Model Minimum Pulse Width: 'CLOCK_27'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'CLOCK_50'
 33. Fast Model Setup: 'p1|altpll_component|pll|clk[2]'
 34. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 35. Fast Model Hold: 'CLOCK_50'
 36. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 37. Fast Model Hold: 'p1|altpll_component|pll|clk[2]'
 38. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 39. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
 40. Fast Model Minimum Pulse Width: 'CLOCK_50'
 41. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 42. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'
 43. Fast Model Minimum Pulse Width: 'CLOCK_27'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Mastermind                                         ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; p1|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] } ;
; p1|altpll_component|pll|clk[2] ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                              ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                 ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; 66.1 MHz   ; 66.1 MHz        ; p1|altpll_component|pll|clk[0] ;                                                      ;
; 278.32 MHz ; 278.32 MHz      ; CLOCK_50                       ;                                                      ;
; 280.35 MHz ; 235.07 MHz      ; p1|altpll_component|pll|clk[2] ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.593 ; -48.425       ;
; p1|altpll_component|pll|clk[2] ; 0.913  ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 6.223  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.391 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -4.422 ; -293.455      ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 3.482 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -22.380       ;
; p1|altpll_component|pll|clk[0] ; 17.714 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 17.714 ; 0.000         ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.593 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.629      ;
; -2.593 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.629      ;
; -2.561 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.597      ;
; -2.561 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.597      ;
; -2.446 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.482      ;
; -2.446 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.482      ;
; -2.435 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.428 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.455      ;
; -2.412 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.453      ;
; -2.410 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.437      ;
; -2.410 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.437      ;
; -2.410 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.437      ;
; -2.410 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.437      ;
; -2.410 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.437      ;
; -2.410 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.437      ;
; -2.410 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.437      ;
; -2.410 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.437      ;
; -2.410 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.437      ;
; -2.392 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.419      ;
; -2.392 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.419      ;
; -2.392 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.419      ;
; -2.392 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.419      ;
; -2.392 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.419      ;
; -2.392 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.419      ;
; -2.392 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.419      ;
; -2.392 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.419      ;
; -2.392 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.419      ;
; -2.386 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.413      ;
; -2.386 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.413      ;
; -2.386 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.413      ;
; -2.386 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.413      ;
; -2.386 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.413      ;
; -2.386 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.413      ;
; -2.386 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.413      ;
; -2.386 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.413      ;
; -2.386 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.413      ;
; -2.380 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.421      ;
; -2.350 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.377      ;
; -2.350 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.377      ;
; -2.350 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.377      ;
; -2.350 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.377      ;
; -2.350 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.377      ;
; -2.350 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.377      ;
; -2.350 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.377      ;
; -2.350 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.377      ;
; -2.350 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.377      ;
; -2.316 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.352      ;
; -2.309 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.345      ;
; -2.309 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.345      ;
; -2.309 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.345      ;
; -2.309 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.345      ;
; -2.309 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.345      ;
; -2.309 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.345      ;
; -2.309 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.345      ;
; -2.309 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.345      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[2]'                                                                                                                            ;
+-------+-------------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.913 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.016      ; 9.060      ;
; 1.109 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.012      ; 8.860      ;
; 1.127 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.016      ; 8.846      ;
; 1.145 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.016      ; 8.828      ;
; 1.165 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.803      ;
; 1.173 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.016      ; 8.800      ;
; 1.199 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 8.749      ;
; 1.199 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 8.749      ;
; 1.202 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.768      ;
; 1.202 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.768      ;
; 1.202 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.768      ;
; 1.218 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.012      ; 8.751      ;
; 1.221 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.747      ;
; 1.230 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.723      ;
; 1.230 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.723      ;
; 1.232 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 8.716      ;
; 1.232 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 8.716      ;
; 1.236 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.016      ; 8.737      ;
; 1.236 ; VGA_Controller:u1|oCoord_Y[4] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.717      ;
; 1.236 ; VGA_Controller:u1|oCoord_Y[4] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.717      ;
; 1.237 ; VGA_Controller:u1|oCoord_X[2] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 8.712      ;
; 1.237 ; VGA_Controller:u1|oCoord_X[2] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 8.712      ;
; 1.263 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.690      ;
; 1.263 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.690      ;
; 1.301 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.016      ; 8.672      ;
; 1.308 ; VGA_Controller:u1|oCoord_X[6] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 8.640      ;
; 1.308 ; VGA_Controller:u1|oCoord_X[6] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 8.640      ;
; 1.324 ; VGA_Controller:u1|oCoord_Y[4] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.016      ; 8.649      ;
; 1.330 ; VGA_Controller:u1|oCoord_X[6] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.638      ;
; 1.336 ; VGA_Controller:u1|oCoord_X[2] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.012      ; 8.633      ;
; 1.348 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 8.601      ;
; 1.348 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 8.601      ;
; 1.351 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.617      ;
; 1.351 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.617      ;
; 1.358 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.595      ;
; 1.358 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.595      ;
; 1.363 ; VGA_Controller:u1|oCoord_X[1] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 8.586      ;
; 1.363 ; VGA_Controller:u1|oCoord_X[1] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 8.586      ;
; 1.385 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oCheck_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.581      ;
; 1.398 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.568      ;
; 1.398 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.568      ;
; 1.398 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.568      ;
; 1.399 ; VGA_Controller:u1|oCoord_Y[7] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.016      ; 8.574      ;
; 1.416 ; VGA_Controller:u1|oCoord_X[9] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.552      ;
; 1.416 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.554      ;
; 1.416 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.554      ;
; 1.416 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.554      ;
; 1.434 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.536      ;
; 1.434 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.536      ;
; 1.434 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.536      ;
; 1.441 ; VGA_Controller:u1|oCoord_X[7] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 8.507      ;
; 1.441 ; VGA_Controller:u1|oCoord_X[7] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 8.507      ;
; 1.453 ; VGA_Controller:u1|oCoord_Y[5] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.014      ; 8.518      ;
; 1.454 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 8.511      ;
; 1.454 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 8.511      ;
; 1.454 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 8.511      ;
; 1.462 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.508      ;
; 1.462 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.508      ;
; 1.462 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.508      ;
; 1.462 ; VGA_Controller:u1|oCoord_X[1] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.012      ; 8.507      ;
; 1.463 ; VGA_Controller:u1|oCoord_X[7] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.505      ;
; 1.463 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.490      ;
; 1.463 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.490      ;
; 1.463 ; VGA_Controller:u1|oCoord_X[8] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 8.485      ;
; 1.463 ; VGA_Controller:u1|oCoord_X[8] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 8.485      ;
; 1.464 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oCheck_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.502      ;
; 1.465 ; VGA_Controller:u1|oCoord_Y[6] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.014      ; 8.506      ;
; 1.467 ; VGA_Controller:u1|oCoord_Y[5] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.006     ; 8.484      ;
; 1.467 ; VGA_Controller:u1|oCoord_Y[5] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.006     ; 8.484      ;
; 1.473 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oCheck_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 8.491      ;
; 1.477 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.476      ;
; 1.477 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.476      ;
; 1.480 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 8.469      ;
; 1.480 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 8.469      ;
; 1.485 ; VGA_Controller:u1|oCoord_X[8] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.483      ;
; 1.495 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.458      ;
; 1.495 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.004     ; 8.458      ;
; 1.500 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oCheck_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.466      ;
; 1.507 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.459      ;
; 1.507 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.459      ;
; 1.507 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.459      ;
; 1.510 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 8.455      ;
; 1.510 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 8.455      ;
; 1.510 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 8.455      ;
; 1.513 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oCheck_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.453      ;
; 1.525 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.445      ;
; 1.525 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.445      ;
; 1.525 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.445      ;
; 1.547 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 8.417      ;
; 1.547 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 8.417      ;
; 1.556 ; VGA_Controller:u1|oCoord_Y[5] ; boxes:u4|oCheck_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 8.408      ;
; 1.565 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.403      ;
; 1.565 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.403      ;
; 1.583 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.385      ;
; 1.583 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 8.385      ;
; 1.587 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oCheck_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.009      ; 8.379      ;
; 1.590 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.380      ;
; 1.590 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.380      ;
; 1.590 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 8.380      ;
; 1.601 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oCheck_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 8.363      ;
+-------+-------------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node                                                                                                                            ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 6.223  ; boxes:u4|oCheck_or_Try                                                                                                  ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1            ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.052      ; 3.714      ;
; 6.490  ; boxes:u4|oCheck_or_Try                                                                                                  ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0            ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.052      ; 3.447      ;
; 6.740  ; boxes:u4|oCheck_or_Try                                                                                                  ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2            ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.052      ; 3.197      ;
; 7.401  ; boxes:u4|oCheck_Address[1]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg1        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.078      ; 2.562      ;
; 7.537  ; boxes:u4|oTries_Address[3]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg3 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.065      ; 2.413      ;
; 7.672  ; boxes:u4|oCheck_Address[2]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg2        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.067      ; 2.280      ;
; 7.675  ; boxes:u4|oTries_Address[4]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg4 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.067      ; 2.277      ;
; 7.678  ; boxes:u4|oCheck_Address[0]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg0        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.078      ; 2.285      ;
; 7.679  ; boxes:u4|oTries_Address[5]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg5 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.067      ; 2.273      ;
; 7.789  ; boxes:u4|oTries_Address[2]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg2 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.065      ; 2.161      ;
; 7.803  ; boxes:u4|oTries_Address[0]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg0 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.065      ; 2.147      ;
; 7.893  ; boxes:u4|oCheck_Address[5]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg5        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.067      ; 2.059      ;
; 7.901  ; boxes:u4|oCheck_Address[4]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg4        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.065      ; 2.049      ;
; 7.913  ; boxes:u4|oCheck_Address[3]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg3        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.065      ; 2.037      ;
; 7.929  ; boxes:u4|oTries_Address[1]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg1 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.062      ; 2.018      ;
; 12.277 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.591      ;
; 12.277 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.591      ;
; 12.480 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.388      ;
; 12.480 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.388      ;
; 12.578 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.290      ;
; 12.578 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.290      ;
; 12.599 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.269      ;
; 12.599 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.269      ;
; 12.640 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.228      ;
; 12.640 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.228      ;
; 12.802 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.066      ;
; 12.802 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 7.066      ;
; 12.949 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.919      ;
; 12.949 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.919      ;
; 12.977 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.891      ;
; 12.977 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.891      ;
; 13.079 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 6.793      ;
; 13.217 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.651      ;
; 13.217 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.651      ;
; 13.282 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 6.590      ;
; 13.343 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.525      ;
; 13.343 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.525      ;
; 13.380 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 6.492      ;
; 13.401 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 6.471      ;
; 13.526 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.342      ;
; 13.526 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.342      ;
; 13.604 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 6.268      ;
; 13.628 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.240      ;
; 13.685 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.183      ;
; 13.685 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.183      ;
; 13.711 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.157      ;
; 13.711 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.157      ;
; 13.765 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.103      ;
; 13.765 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.103      ;
; 13.779 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 6.093      ;
; 13.854 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.014      ;
; 13.854 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.014      ;
; 13.862 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.006      ;
; 13.862 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 6.006      ;
; 13.899 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 5.973      ;
; 13.937 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.931      ;
; 14.042 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11]                         ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.826      ;
; 14.042 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11]                         ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.826      ;
; 14.096 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.772      ;
; 14.117 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 5.755      ;
; 14.208 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 5.664      ;
; 14.235 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.633      ;
; 14.235 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.633      ;
; 14.265 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.603      ;
; 14.273 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.595      ;
; 14.288 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.580      ;
; 14.288 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.580      ;
; 14.607 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 5.265      ;
; 14.619 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11]                         ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.249      ;
; 14.619 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11]                         ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.249      ;
; 14.646 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]                          ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.222      ;
; 14.699 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]                          ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.169      ;
; 14.723 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.145      ;
; 14.723 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.145      ;
; 14.760 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.108      ;
; 14.760 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 5.108      ;
; 14.890 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 4.982      ;
; 14.898 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_B[6]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.044     ; 4.935      ;
; 14.898 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_B[6]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.044     ; 4.935      ;
; 14.898 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_B[6]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.044     ; 4.935      ;
; 14.931 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_G[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.044     ; 4.902      ;
; 14.931 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_G[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.044     ; 4.902      ;
; 14.931 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_G[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.044     ; 4.902      ;
; 15.030 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11]                         ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 4.838      ;
; 15.101 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11]                         ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.005     ; 4.771      ;
; 15.134 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]                          ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 4.734      ;
; 15.171 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]                          ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 4.697      ;
; 15.307 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 4.561      ;
; 15.307 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 4.561      ;
; 15.418 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 4.450      ;
; 15.418 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.009     ; 4.450      ;
; 15.425 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_R[1]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.064     ; 4.388      ;
; 15.425 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_R[1]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.064     ; 4.388      ;
; 15.425 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_R[1]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.064     ; 4.388      ;
; 15.432 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_R[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.064     ; 4.381      ;
; 15.432 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_R[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.064     ; 4.381      ;
; 15.432 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_R[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.064     ; 4.381      ;
; 15.439 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_R[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.061     ; 4.377      ;
; 15.439 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_R[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.061     ; 4.377      ;
; 15.439 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_R[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.061     ; 4.377      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.804 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.815 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.841 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.978 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.245      ;
; 0.981 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.247      ;
; 1.011 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.277      ;
; 1.013 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 1.187 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.191 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.194 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.460      ;
; 1.227 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.230 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.258 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.262 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.265 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.531      ;
; 1.281 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.281 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.298 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.301 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.329 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.333 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.599      ;
; 1.334 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.352 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.618      ;
; 1.352 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.618      ;
; 1.361 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.362 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.628      ;
; 1.364 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.630      ;
; 1.369 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.370 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.627      ;
; 1.372 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.640      ;
; 1.387 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.397 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.400 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.666      ;
; 1.404 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.670      ;
; 1.405 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.671      ;
; 1.419 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.676      ;
; 1.423 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.689      ;
; 1.432 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.698      ;
; 1.435 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.701      ;
; 1.440 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.441 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.698      ;
; 1.443 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.709      ;
; 1.444 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.710      ;
; 1.458 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.468 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.471 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.737      ;
; 1.475 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.741      ;
; 1.490 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.747      ;
; 1.491 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.748      ;
; 1.494 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.760      ;
; 1.503 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.769      ;
; 1.512 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.769      ;
; 1.514 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.780      ;
; 1.515 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.781      ;
; 1.539 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.805      ;
; 1.542 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.808      ;
; 1.546 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.812      ;
; 1.561 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.818      ;
; 1.562 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.819      ;
; 1.565 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.831      ;
; 1.574 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.840      ;
; 1.583 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.840      ;
; 1.585 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.851      ;
; 1.594 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.860      ;
; 1.599 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.865      ;
; 1.600 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.857      ;
; 1.604 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.870      ;
; 1.621 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.887      ;
; 1.631 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.888      ;
; 1.632 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.889      ;
; 1.633 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.890      ;
; 1.636 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.902      ;
; 1.645 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.911      ;
; 1.653 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 1.910      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; state.init                                                                                      ; state.init                                                                                      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.compare                                                                                   ; state.compare                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.check_count                                                                               ; state.check_count                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count_enable                                                                                    ; count_enable                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cc[1]                                                                                           ; cc[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cc[2]                                                                                           ; cc[2]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ccp[0]                                                                                          ; ccp[0]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ccp[1]                                                                                          ; ccp[1]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ccp[2]                                                                                          ; ccp[2]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count_tries[0]                                                                                  ; count_tries[0]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count_tries[1]                                                                                  ; count_tries[1]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count_tries[2]                                                                                  ; count_tries[2]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count_tries[3]                                                                                  ; count_tries[3]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.lose                                                                                      ; state.lose                                                                                      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.win                                                                                       ; state.win                                                                                       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LEDG[1]~reg0                                                                                    ; LEDG[1]~reg0                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LEDR[0]~reg0                                                                                    ; LEDR[0]~reg0                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_Controller:u1|oVGA_V_SYNC                                                                   ; VGA_Controller:u1|oVGA_V_SYNC                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; screen                                                                                          ; screen                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; cc[2]                                                                                           ; check_cc_num[2]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.529 ; cc[1]                                                                                           ; check_cc_num[1]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; cc[1]                                                                                           ; cc[2]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; ccp[0]                                                                                          ; ccp[1]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; ccp[0]                                                                                          ; ccp[2]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11] ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.548 ; VGA_Controller:u1|H_Cont[9]                                                                     ; VGA_Controller:u1|H_Cont[9]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.548 ; VGA_Controller:u1|H_Cont[7]                                                                     ; VGA_Controller:u1|oVGA_H_SYNC                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.550 ; state.check_ccp                                                                                 ; check_rgb[2]                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.816      ;
; 0.553 ; count_tries[0]                                                                                  ; count_tries[1]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.553 ; count_tries[0]                                                                                  ; count_tries[3]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.556 ; sram_counter[5]                                                                                 ; sram_counter[5]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.556 ; count_tries[0]                                                                                  ; count_tries[2]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.563 ; state.check_cc                                                                                  ; check_rgb[0]                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.747 ; state.ends                                                                                      ; state.win                                                                                       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.013      ;
; 0.752 ; state.ends                                                                                      ; state.lose                                                                                      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.018      ;
; 0.794 ; ccp[1]                                                                                          ; ccp[2]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.799 ; state.win                                                                                       ; check_rgb[2]                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.802 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; sram_counter[3]                                                                                 ; sram_counter[3]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10] ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; sram_counter[1]                                                                                 ; sram_counter[1]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.812 ; i[0]                                                                                            ; i[0]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.815 ; count_tries[1]                                                                                  ; count_tries[3]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.081      ;
; 0.816 ; count_tries[1]                                                                                  ; count_tries[2]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.822 ; VGA_Controller:u1|H_Cont[7]                                                                     ; VGA_Controller:u1|H_Cont[7]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.088      ;
; 0.832 ; count_tries[2]                                                                                  ; count_tries[3]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; i[4]                                                                                            ; i[4]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; state.check_cc                                                                                  ; check_rgb[2]                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; VGA_Controller:u1|H_Cont[0]                                                                     ; VGA_Controller:u1|H_Cont[0]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; VGA_Controller:u1|H_Cont[2]                                                                     ; VGA_Controller:u1|H_Cont[2]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.102      ;
; 0.836 ; VGA_Controller:u1|H_Cont[5]                                                                     ; VGA_Controller:u1|H_Cont[5]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.102      ;
; 0.838 ; state.check_cc                                                                                  ; state.tries                                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; state.check_cc                                                                                  ; state.ends                                                                                      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; i[2]                                                                                            ; i[2]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.843 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.846 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.852 ; state.lose                                                                                      ; check_rgb[2]                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.854 ; VGA_Controller:u1|H_Cont[6]                                                                     ; VGA_Controller:u1|H_Cont[6]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.120      ;
; 0.855 ; VGA_Controller:u1|H_Cont[8]                                                                     ; VGA_Controller:u1|H_Cont[8]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.121      ;
; 0.857 ; state.check_ccp                                                                                 ; state.check_cc                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.123      ;
; 0.859 ; sram_counter[2]                                                                                 ; sram_counter[2]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.125      ;
; 0.862 ; VGA_Controller:u1|H_Cont[4]                                                                     ; VGA_Controller:u1|H_Cont[4]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.128      ;
; 0.864 ; VGA_Controller:u1|H_Cont[1]                                                                     ; VGA_Controller:u1|H_Cont[1]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.130      ;
; 0.864 ; sram_counter[4]                                                                                 ; sram_counter[4]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.130      ;
; 0.865 ; VGA_Controller:u1|H_Cont[3]                                                                     ; VGA_Controller:u1|H_Cont[3]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.866 ; i[1]                                                                                            ; i[1]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.132      ;
; 0.868 ; i[3]                                                                                            ; i[3]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.134      ;
; 0.869 ; i[5]                                                                                            ; i[5]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.135      ;
; 0.984 ; state.win                                                                                       ; LEDG[1]~reg0                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.254      ;
; 0.986 ; sram_counter[0]                                                                                 ; sram_counter[0]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.252      ;
; 0.987 ; state.win                                                                                       ; write_check                                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.257      ;
; 1.012 ; VGA_Controller:u1|V_Cont[9]                                                                     ; VGA_Controller:u1|oVGA_V_SYNC                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 1.026 ; state.check_count                                                                               ; cc[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.289      ;
; 1.040 ; state.lose                                                                                      ; LEDR[0]~reg0                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.310      ;
; 1.051 ; cc[0]                                                                                           ; cc[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.148 ; state.ends                                                                                      ; tries_rands_rgb[1]                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.419      ;
; 1.149 ; state.ends                                                                                      ; tries_rands_rgb[0]                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.420      ;
; 1.153 ; VGA_Controller:u1|H_Cont[0]                                                                     ; VGA_Controller:u1|oCoord_X[0]                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.016      ; 1.435      ;
; 1.157 ; cc[0]                                                                                           ; check_cc_num[0]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.419      ;
; 1.185 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; sram_counter[3]                                                                                 ; sram_counter[4]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10] ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; VGA_Controller:u1|H_Cont[9]                                                                     ; VGA_Controller:u1|oVGA_H_SYNC                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; sram_counter[1]                                                                                 ; sram_counter[2]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.458      ;
; 1.195 ; i[2]                                                                                            ; state.check_cc                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; state.check_ccp                                                                                 ; state.ends                                                                                      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.205 ; VGA_Controller:u1|H_Cont[7]                                                                     ; VGA_Controller:u1|H_Cont[8]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.214 ; count_tries[2]                                                                                  ; tries_rands_address[4]                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.483      ;
; 1.216 ; i[4]                                                                                            ; i[5]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.218 ; VGA_Controller:u1|H_Cont[0]                                                                     ; VGA_Controller:u1|H_Cont[1]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                                                                                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391  ; boxes:u4|oCheck_Address[5]                                                                                          ; boxes:u4|oCheck_Address[5]                                                                                           ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; boxes:u4|oCheck_Address[3]                                                                                          ; boxes:u4|oCheck_Address[3]                                                                                           ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 1.248  ; boxes:u4|oCheck_Address[2]                                                                                          ; boxes:u4|oCheck_Address[2]                                                                                           ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.514      ;
; 1.341  ; boxes:u4|oCheck_Address[4]                                                                                          ; boxes:u4|oCheck_Address[4]                                                                                           ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.607      ;
; 2.645  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg0 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg1 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a5~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg2 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a6~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg0 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg1 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a1~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg2 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a2~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg3 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a3~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.025     ; 2.854      ;
; 3.337  ; boxes:u4|oCheck_or_Try                                                                                              ; boxes:u4|oCheck_or_Try                                                                                               ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.603      ;
; 31.068 ; VGA_Controller:u1|oCoord_Y[4]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg6 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.071      ; 1.612      ;
; 31.076 ; VGA_Controller:u1|oCoord_Y[4]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg6 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.069      ; 1.618      ;
; 31.198 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg5 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.066      ; 1.737      ;
; 31.204 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg4 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.066      ; 1.743      ;
; 31.222 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg4 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.064      ; 1.759      ;
; 31.223 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg5 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.064      ; 1.760      ;
; 31.239 ; VGA_Controller:u1|oCoord_X[3]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg0 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.067      ; 1.779      ;
; 31.243 ; VGA_Controller:u1|oCoord_X[4]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg1 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.064      ; 1.780      ;
; 31.251 ; VGA_Controller:u1|oCoord_X[3]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg0 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.065      ; 1.789      ;
; 31.253 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg8 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.067      ; 1.793      ;
; 31.257 ; VGA_Controller:u1|oCoord_Y[7]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg9 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.071      ; 1.801      ;
; 31.279 ; VGA_Controller:u1|oCoord_Y[7]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg9 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.069      ; 1.821      ;
; 31.283 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg3 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.064      ; 1.820      ;
; 31.326 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg7 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.067      ; 1.866      ;
; 31.387 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.066      ; 1.926      ;
; 31.394 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.064      ; 1.931      ;
; 31.473 ; VGA_Controller:u1|oCoord_X[4]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg1 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.066      ; 2.012      ;
; 31.523 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg8 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.069      ; 2.065      ;
; 31.548 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg3 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.066      ; 2.087      ;
; 31.601 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg7 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.069      ; 2.143      ;
; 32.091 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 2.607      ;
; 32.118 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.006     ; 2.617      ;
; 32.227 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 2.743      ;
; 32.249 ; VGA_Controller:u1|oCoord_Y[4]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.013      ; 2.767      ;
; 32.360 ; VGA_Controller:u1|oCoord_Y[9]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.013      ; 2.878      ;
; 32.395 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.008      ; 2.908      ;
; 32.447 ; VGA_Controller:u1|oCoord_Y[9]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.004     ; 2.948      ;
; 32.450 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.006     ; 2.949      ;
; 32.477 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.008      ; 2.990      ;
; 32.498 ; VGA_Controller:u1|oCoord_Y[8]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.013      ; 3.016      ;
; 32.513 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 3.029      ;
; 32.536 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.008      ; 3.049      ;
; 32.557 ; VGA_Controller:u1|oCoord_X[1]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 3.054      ;
; 32.562 ; VGA_Controller:u1|oCoord_X[1]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 3.059      ;
; 32.564 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 3.080      ;
; 32.585 ; VGA_Controller:u1|oCoord_Y[8]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.004     ; 3.086      ;
; 32.595 ; VGA_Controller:u1|oCoord_X[3]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 3.092      ;
; 32.600 ; VGA_Controller:u1|oCoord_X[3]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 3.097      ;
; 32.630 ; VGA_Controller:u1|oCoord_Y[3]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.004     ; 3.131      ;
; 32.660 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 3.156      ;
; 32.665 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 3.161      ;
; 32.671 ; VGA_Controller:u1|oCoord_Y[4]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.004     ; 3.172      ;
; 32.706 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 3.222      ;
; 32.710 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.008      ; 3.223      ;
; 32.718 ; VGA_Controller:u1|oCoord_Y[7]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.013      ; 3.236      ;
; 32.730 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 3.226      ;
; 32.732 ; VGA_Controller:u1|oCoord_Y[1]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.004     ; 3.233      ;
; 32.735 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 3.231      ;
; 32.736 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.014      ; 3.255      ;
; 32.760 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.006     ; 3.259      ;
; 32.769 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 3.265      ;
; 32.774 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 3.270      ;
; 32.792 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 3.308      ;
; 32.805 ; VGA_Controller:u1|oCoord_Y[7]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.004     ; 3.306      ;
; 32.805 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 3.301      ;
; 32.810 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 3.306      ;
; 32.818 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 3.314      ;
; 32.823 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 3.319      ;
; 32.831 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 3.347      ;
; 32.852 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oTries_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.008      ; 3.365      ;
; 32.858 ; VGA_Controller:u1|oCoord_X[2]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 3.355      ;
; 32.863 ; VGA_Controller:u1|oCoord_X[2]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 3.360      ;
; 32.873 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oTries_Address[5]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 3.384      ;
; 32.889 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[4]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 3.400      ;
; 32.903 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oTries_Address[4]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 3.414      ;
; 32.911 ; VGA_Controller:u1|oCoord_Y[9]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.004     ; 3.412      ;
; 32.914 ; VGA_Controller:u1|oCoord_Y[0]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.004     ; 3.415      ;
; 32.915 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.008      ; 3.428      ;
; 32.942 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oTries_Address[5]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 3.453      ;
; 32.946 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.006     ; 3.445      ;
; 32.947 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|valid                                                                                                       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.014      ; 3.466      ;
; 32.963 ; VGA_Controller:u1|oCoord_Y[9]                                                                                       ; boxes:u4|oTries_Address[4]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 3.479      ;
; 32.970 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; boxes:u4|oTries_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.008      ; 3.483      ;
; 32.975 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; boxes:u4|oCheck_Address[2]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.005      ; 3.485      ;
; 32.978 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|valid                                                                                                       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 3.494      ;
; 32.979 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; boxes:u4|oCheck_Address[5]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.005      ; 3.489      ;
; 32.981 ; VGA_Controller:u1|oCoord_X[4]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 3.497      ;
; 33.012 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oCheck_Address[2]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.005      ; 3.522      ;
; 33.016 ; VGA_Controller:u1|oCoord_X[0]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 3.513      ;
; 33.016 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oCheck_Address[5]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.005      ; 3.526      ;
; 33.021 ; VGA_Controller:u1|oCoord_X[0]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 3.518      ;
; 33.028 ; VGA_Controller:u1|oCoord_Y[9]                                                                                       ; boxes:u4|valid                                                                                                       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.016      ; 3.549      ;
; 33.031 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oTries_Address[4]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 3.542      ;
; 33.036 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oTries_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 3.552      ;
; 33.036 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[5]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 3.547      ;
; 33.036 ; VGA_Controller:u1|oCoord_Y[7]                                                                                       ; boxes:u4|oCheck_Address[2]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.007      ; 3.548      ;
; 33.040 ; VGA_Controller:u1|oCoord_X[4]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.008      ; 3.553      ;
; 33.049 ; VGA_Controller:u1|oCoord_Y[8]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.004     ; 3.550      ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -4.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.415     ; 2.045      ;
; -4.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.415     ; 2.045      ;
; -4.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.415     ; 2.045      ;
; -4.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.415     ; 2.045      ;
; -4.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.415     ; 2.045      ;
; -4.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.415     ; 2.045      ;
; -4.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.415     ; 2.045      ;
; -4.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.415     ; 2.045      ;
; -4.209 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.413     ; 1.834      ;
; -4.209 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.413     ; 1.834      ;
; -4.187 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.415     ; 1.810      ;
; -4.187 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.415     ; 1.810      ;
; -4.184 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.411     ; 1.811      ;
; -4.184 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.411     ; 1.811      ;
; -4.184 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.411     ; 1.811      ;
; -4.184 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.411     ; 1.811      ;
; -4.176 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.410     ; 1.804      ;
; -4.176 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.410     ; 1.804      ;
; -4.176 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.410     ; 1.804      ;
; -4.176 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.410     ; 1.804      ;
; -4.176 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.410     ; 1.804      ;
; -4.176 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.410     ; 1.804      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.165 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.427     ; 1.776      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -4.133 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.739      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.912 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 1.513      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
; -3.710 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.313      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.482 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.313      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.684 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 1.513      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.905 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.739      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.937 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 1.776      ;
; 3.948 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 1.804      ;
; 3.948 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 1.804      ;
; 3.948 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 1.804      ;
; 3.948 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 1.804      ;
; 3.948 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 1.804      ;
; 3.948 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.410     ; 1.804      ;
; 3.956 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.411     ; 1.811      ;
; 3.956 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.411     ; 1.811      ;
; 3.956 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.411     ; 1.811      ;
; 3.956 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.411     ; 1.811      ;
; 3.959 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.415     ; 1.810      ;
; 3.959 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.415     ; 1.810      ;
; 3.981 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.413     ; 1.834      ;
; 3.981 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.413     ; 1.834      ;
; 4.194 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.415     ; 2.045      ;
; 4.194 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.415     ; 2.045      ;
; 4.194 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.415     ; 2.045      ;
; 4.194 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.415     ; 2.045      ;
; 4.194 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.415     ; 2.045      ;
; 4.194 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.415     ; 2.045      ;
; 4.194 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.415     ; 2.045      ;
; 4.194 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.415     ; 2.045      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg1        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg1        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg2        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg2        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg3        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg3        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg4        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg4        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg5        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg5        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg1         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg1         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg2         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg2         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_we_reg              ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_we_reg              ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a1~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a1~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a2~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a2~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0            ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0            ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1            ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1            ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2            ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2            ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg0             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg0             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg1             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg1             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg10            ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg10            ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg2             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg2             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg3             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg3             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg4             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg4             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg5             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg5             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg6             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg6             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg7             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg7             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg8             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg8             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg9             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg9             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg0             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg0             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg1             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg1             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg10            ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg10            ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg2             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg2             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg3             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg3             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg4             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg4             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg5             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg5             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg6             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg6             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg7             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg7             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg8             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg8             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg9 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg9 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[0]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[0]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[1]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[1]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[2]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[2]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[3]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[3]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[4]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[4]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[5]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[5]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_or_Try                                                                                               ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_or_Try                                                                                               ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[0]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[0]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[1]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[1]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[2]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[2]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[3]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[3]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[4]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[4]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[5]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[5]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|valid                                                                                                       ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|valid                                                                                                       ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; p1|altpll_component|_clk2~clkctrl|inclk[0]                                                                           ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; p1|altpll_component|_clk2~clkctrl|inclk[0]                                                                           ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; p1|altpll_component|_clk2~clkctrl|outclk                                                                             ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; p1|altpll_component|_clk2~clkctrl|outclk                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; CLOCK_27   ; 11.008 ; 11.008 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_27   ; 11.008 ; 11.008 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_27   ; 7.688  ; 7.688  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_27   ; 9.574  ; 9.574  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_27   ; 10.640 ; 10.640 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_27   ; 10.768 ; 10.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27   ; 3.640  ; 3.640  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_27   ; 3.383  ; 3.383  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_27   ; 3.698  ; 3.698  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[14]   ; CLOCK_27   ; 10.659 ; 10.659 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[15]   ; CLOCK_27   ; 10.768 ; 10.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[16]   ; CLOCK_27   ; 10.629 ; 10.629 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[17]   ; CLOCK_27   ; 10.732 ; 10.732 ; Rise       ; p1|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; CLOCK_27   ; -6.170 ; -6.170 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_27   ; -6.276 ; -6.276 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_27   ; -6.170 ; -6.170 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_27   ; -6.291 ; -6.291 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_27   ; -7.026 ; -7.026 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_27   ; -2.438 ; -2.438 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27   ; -2.438 ; -2.438 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_27   ; -2.640 ; -2.640 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_27   ; -2.671 ; -2.671 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[14]   ; CLOCK_27   ; -9.012 ; -9.012 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[15]   ; CLOCK_27   ; -7.734 ; -7.734 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[16]   ; CLOCK_27   ; -7.629 ; -7.629 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[17]   ; CLOCK_27   ; -7.499 ; -7.499 ; Rise       ; p1|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; CLOCK_27   ; 5.834  ; 5.834  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 5.806  ; 5.806  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 5.804  ; 5.804  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 5.834  ; 5.834  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 5.763  ; 5.763  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 8.233  ; 8.233  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 7.102  ; 7.102  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 7.535  ; 7.535  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 7.559  ; 7.559  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 7.552  ; 7.552  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 7.711  ; 7.711  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 7.721  ; 7.721  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 7.979  ; 7.979  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 8.095  ; 8.095  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 8.233  ; 8.233  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 8.787  ; 8.787  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 8.325  ; 8.325  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 8.120  ; 8.120  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 8.731  ; 8.731  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 8.695  ; 8.695  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 8.633  ; 8.633  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 8.629  ; 8.629  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 8.787  ; 8.787  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 8.655  ; 8.655  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 8.766  ; 8.766  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 8.592  ; 8.592  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 6.096  ; 6.096  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 8.492  ; 8.492  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 8.078  ; 8.078  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 7.994  ; 7.994  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 8.280  ; 8.280  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 8.100  ; 8.100  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 8.104  ; 8.104  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 8.281  ; 8.281  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 8.192  ; 8.192  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 8.089  ; 8.089  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 8.492  ; 8.492  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 8.313  ; 8.313  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 4.792  ; 4.792  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 8.595  ; 8.595  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 8.429  ; 8.429  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 8.403  ; 8.403  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 8.463  ; 8.463  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 8.140  ; 8.140  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 8.595  ; 8.595  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 8.364  ; 8.364  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 8.130  ; 8.130  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 8.143  ; 8.143  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 8.288  ; 8.288  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 8.120  ; 8.120  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 5.302  ; 5.302  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; CLOCK_27   ; 5.763  ; 5.763  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 5.806  ; 5.806  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 5.804  ; 5.804  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 5.834  ; 5.834  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 5.763  ; 5.763  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 7.102  ; 7.102  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 7.102  ; 7.102  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 7.535  ; 7.535  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 7.559  ; 7.559  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 7.552  ; 7.552  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 7.711  ; 7.711  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 7.721  ; 7.721  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 7.979  ; 7.979  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 8.095  ; 8.095  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 8.233  ; 8.233  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 5.094  ; 5.094  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 5.308  ; 5.308  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 5.094  ; 5.094  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 5.821  ; 5.821  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 5.598  ; 5.598  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 5.604  ; 5.604  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 5.594  ; 5.594  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 5.156  ; 5.156  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 5.630  ; 5.630  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 5.705  ; 5.705  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 5.561  ; 5.561  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 5.704  ; 5.704  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 4.861  ; 4.861  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 5.021  ; 5.021  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 5.215  ; 5.215  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 5.408  ; 5.408  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 5.071  ; 5.071  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 5.109  ; 5.109  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 5.281  ; 5.281  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 5.087  ; 5.087  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 5.390  ; 5.390  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 4.861  ; 4.861  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 5.316  ; 5.316  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 4.792  ; 4.792  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 5.338  ; 5.338  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 5.653  ; 5.653  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 5.621  ; 5.621  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 5.649  ; 5.649  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 5.357  ; 5.357  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 5.567  ; 5.567  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 5.587  ; 5.587  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 5.338  ; 5.338  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 5.343  ; 5.343  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 5.579  ; 5.579  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 5.351  ; 5.351  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 5.302  ; 5.302  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -0.708 ; -11.946       ;
; p1|altpll_component|pll|clk[2] ; 5.895  ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 8.206  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.215 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -2.671 ; -181.106      ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 2.235 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -22.380       ;
; p1|altpll_component|pll|clk[0] ; 17.714 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 17.714 ; 0.000         ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.708 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.740      ;
; -0.693 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.725      ;
; -0.655 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.678      ;
; -0.655 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.678      ;
; -0.655 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.678      ;
; -0.655 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.678      ;
; -0.655 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.678      ;
; -0.655 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.678      ;
; -0.655 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.678      ;
; -0.655 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.678      ;
; -0.655 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.678      ;
; -0.654 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.677      ;
; -0.654 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.677      ;
; -0.654 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.677      ;
; -0.654 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.677      ;
; -0.654 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.677      ;
; -0.654 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.677      ;
; -0.654 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.677      ;
; -0.654 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.677      ;
; -0.654 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.645 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.677      ;
; -0.640 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.672      ;
; -0.639 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.662      ;
; -0.639 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.662      ;
; -0.639 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.662      ;
; -0.639 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.662      ;
; -0.639 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.662      ;
; -0.639 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.662      ;
; -0.639 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.662      ;
; -0.639 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.662      ;
; -0.639 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.662      ;
; -0.638 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.661      ;
; -0.638 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.661      ;
; -0.638 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.661      ;
; -0.638 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.661      ;
; -0.638 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.661      ;
; -0.638 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.661      ;
; -0.638 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.661      ;
; -0.638 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.661      ;
; -0.638 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.661      ;
; -0.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.644      ;
; -0.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.644      ;
; -0.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.644      ;
; -0.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.644      ;
; -0.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.644      ;
; -0.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.644      ;
; -0.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.644      ;
; -0.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.644      ;
; -0.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.644      ;
; -0.596 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.619      ;
; -0.596 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.619      ;
; -0.596 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.619      ;
; -0.596 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.619      ;
; -0.596 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.619      ;
; -0.596 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.619      ;
; -0.596 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.619      ;
; -0.596 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.619      ;
; -0.596 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.619      ;
; -0.579 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.602      ;
; -0.579 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.602      ;
; -0.579 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.602      ;
; -0.579 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.602      ;
; -0.579 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.602      ;
; -0.579 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.602      ;
; -0.579 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.602      ;
; -0.579 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.602      ;
; -0.579 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.602      ;
; -0.572 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[2]'                                                                                                                            ;
+-------+-------------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 5.895 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.014      ; 4.072      ;
; 5.984 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.014      ; 3.983      ;
; 5.993 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.014      ; 3.974      ;
; 5.996 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.968      ;
; 6.004 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.959      ;
; 6.015 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.014      ; 3.952      ;
; 6.018 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.945      ;
; 6.020 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.944      ;
; 6.020 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.944      ;
; 6.020 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.944      ;
; 6.025 ; VGA_Controller:u1|oCoord_X[2] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 3.920      ;
; 6.025 ; VGA_Controller:u1|oCoord_X[2] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 3.920      ;
; 6.032 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.014      ; 3.935      ;
; 6.042 ; VGA_Controller:u1|oCoord_Y[4] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.906      ;
; 6.042 ; VGA_Controller:u1|oCoord_Y[4] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.906      ;
; 6.047 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.917      ;
; 6.056 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 3.888      ;
; 6.056 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 3.888      ;
; 6.058 ; VGA_Controller:u1|oCoord_X[2] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.906      ;
; 6.060 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 3.884      ;
; 6.060 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 3.884      ;
; 6.063 ; VGA_Controller:u1|oCoord_X[6] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.900      ;
; 6.076 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.872      ;
; 6.076 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.872      ;
; 6.079 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.014      ; 3.888      ;
; 6.080 ; VGA_Controller:u1|oCoord_Y[4] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.014      ; 3.887      ;
; 6.086 ; VGA_Controller:u1|oCoord_X[1] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 3.859      ;
; 6.086 ; VGA_Controller:u1|oCoord_X[1] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 3.859      ;
; 6.087 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.876      ;
; 6.087 ; VGA_Controller:u1|oCoord_Y[8] ; boxes:u4|oTries_Address[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.876      ;
; 6.096 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.852      ;
; 6.096 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.852      ;
; 6.101 ; VGA_Controller:u1|oCoord_X[6] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 3.843      ;
; 6.101 ; VGA_Controller:u1|oCoord_X[6] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 3.843      ;
; 6.103 ; VGA_Controller:u1|oCoord_Y[7] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.014      ; 3.864      ;
; 6.109 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.855      ;
; 6.109 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.855      ;
; 6.109 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.855      ;
; 6.115 ; VGA_Controller:u1|oCoord_X[9] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.848      ;
; 6.118 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.846      ;
; 6.118 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.846      ;
; 6.118 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.846      ;
; 6.118 ; VGA_Controller:u1|oCoord_X[7] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.845      ;
; 6.119 ; VGA_Controller:u1|oCoord_X[1] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.845      ;
; 6.121 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 3.840      ;
; 6.121 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 3.840      ;
; 6.121 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 3.840      ;
; 6.126 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 3.819      ;
; 6.126 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 3.819      ;
; 6.126 ; VGA_Controller:u1|oCoord_X[8] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.837      ;
; 6.129 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.831      ;
; 6.129 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.831      ;
; 6.129 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.831      ;
; 6.132 ; VGA_Controller:u1|oCoord_Y[5] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 3.834      ;
; 6.133 ; VGA_Controller:u1|oCoord_Y[6] ; boxes:u4|oTries_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.013      ; 3.833      ;
; 6.138 ; VGA_Controller:u1|oCoord_Y[5] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.006     ; 3.809      ;
; 6.138 ; VGA_Controller:u1|oCoord_Y[5] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.006     ; 3.809      ;
; 6.140 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.824      ;
; 6.140 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.824      ;
; 6.140 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.824      ;
; 6.143 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.817      ;
; 6.143 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.817      ;
; 6.143 ; VGA_Controller:u1|oCoord_X[5] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.817      ;
; 6.143 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.805      ;
; 6.143 ; VGA_Controller:u1|oCoord_Y[2] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.805      ;
; 6.150 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.798      ;
; 6.150 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.798      ;
; 6.157 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.807      ;
; 6.157 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.807      ;
; 6.157 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.011      ; 3.807      ;
; 6.163 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oCheck_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 3.798      ;
; 6.166 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 3.779      ;
; 6.166 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.008     ; 3.779      ;
; 6.171 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.777      ;
; 6.171 ; VGA_Controller:u1|oCoord_Y[3] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.777      ;
; 6.172 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 3.789      ;
; 6.172 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 3.789      ;
; 6.172 ; VGA_Controller:u1|oCoord_X[0] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 3.789      ;
; 6.172 ; VGA_Controller:u1|oCoord_X[7] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 3.772      ;
; 6.172 ; VGA_Controller:u1|oCoord_X[7] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 3.772      ;
; 6.174 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.774      ;
; 6.174 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.005     ; 3.774      ;
; 6.175 ; VGA_Controller:u1|oCoord_Y[1] ; boxes:u4|oCheck_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.006      ; 3.784      ;
; 6.176 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.787      ;
; 6.176 ; VGA_Controller:u1|oCoord_Y[0] ; boxes:u4|oTries_Address[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.787      ;
; 6.178 ; VGA_Controller:u1|oCoord_X[8] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 3.766      ;
; 6.178 ; VGA_Controller:u1|oCoord_X[8] ; boxes:u4|oCheck_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.009     ; 3.766      ;
; 6.183 ; VGA_Controller:u1|oCoord_X[2] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 3.778      ;
; 6.183 ; VGA_Controller:u1|oCoord_X[2] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 3.778      ;
; 6.183 ; VGA_Controller:u1|oCoord_X[2] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.008      ; 3.778      ;
; 6.185 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.778      ;
; 6.185 ; VGA_Controller:u1|oCoord_Y[9] ; boxes:u4|oTries_Address[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.010      ; 3.778      ;
; 6.188 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.772      ;
; 6.188 ; VGA_Controller:u1|oCoord_X[3] ; boxes:u4|oTries_Address[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.772      ;
; 6.188 ; VGA_Controller:u1|oCoord_X[6] ; boxes:u4|oTries_Address[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.772      ;
; 6.188 ; VGA_Controller:u1|oCoord_X[6] ; boxes:u4|oTries_Address[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.772      ;
; 6.188 ; VGA_Controller:u1|oCoord_X[6] ; boxes:u4|oTries_Address[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.007      ; 3.772      ;
; 6.196 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oTries_Address[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.006      ; 3.763      ;
; 6.196 ; VGA_Controller:u1|oCoord_X[4] ; boxes:u4|oTries_Address[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; 0.006      ; 3.763      ;
; 6.201 ; VGA_Controller:u1|oCoord_Y[6] ; boxes:u4|oCheck_Address[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 9.921        ; -0.006     ; 3.746      ;
+-------+-------------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node                                                                                                                            ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.206  ; boxes:u4|oCheck_or_Try                                                                                                  ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1            ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.061      ; 1.774      ;
; 8.321  ; boxes:u4|oCheck_or_Try                                                                                                  ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0            ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.061      ; 1.659      ;
; 8.442  ; boxes:u4|oCheck_or_Try                                                                                                  ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2            ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.061      ; 1.538      ;
; 8.810  ; boxes:u4|oCheck_Address[1]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg1        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.085      ; 1.194      ;
; 8.878  ; boxes:u4|oTries_Address[3]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg3 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.073      ; 1.114      ;
; 8.928  ; boxes:u4|oTries_Address[4]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg4 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.074      ; 1.065      ;
; 8.929  ; boxes:u4|oCheck_Address[2]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg2        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.074      ; 1.064      ;
; 8.930  ; boxes:u4|oTries_Address[5]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg5 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.074      ; 1.063      ;
; 8.946  ; boxes:u4|oCheck_Address[0]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg0        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.085      ; 1.058      ;
; 8.988  ; boxes:u4|oTries_Address[2]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg2 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.073      ; 1.004      ;
; 8.997  ; boxes:u4|oTries_Address[0]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg0 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.073      ; 0.995      ;
; 9.022  ; boxes:u4|oCheck_Address[5]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg5        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.074      ; 0.971      ;
; 9.032  ; boxes:u4|oCheck_Address[4]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg4        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.072      ; 0.959      ;
; 9.038  ; boxes:u4|oCheck_Address[3]                                                                                              ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg3        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.072      ; 0.953      ;
; 9.043  ; boxes:u4|oTries_Address[1]                                                                                              ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg1 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; 0.070      ; 0.946      ;
; 16.460 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.405      ;
; 16.460 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.405      ;
; 16.524 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.341      ;
; 16.524 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.341      ;
; 16.562 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.303      ;
; 16.562 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.303      ;
; 16.580 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.285      ;
; 16.580 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.285      ;
; 16.582 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.283      ;
; 16.582 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.283      ;
; 16.682 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.183      ;
; 16.682 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.183      ;
; 16.715 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.150      ;
; 16.715 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.150      ;
; 16.753 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.112      ;
; 16.753 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.112      ;
; 16.844 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.021      ;
; 16.844 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 3.021      ;
; 16.899 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.004     ; 2.970      ;
; 16.904 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.961      ;
; 16.904 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.961      ;
; 16.963 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.004     ; 2.906      ;
; 16.977 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.888      ;
; 16.977 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.888      ;
; 17.000 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_B[6]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.054     ; 2.819      ;
; 17.000 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_B[6]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.054     ; 2.819      ;
; 17.000 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_B[6]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.054     ; 2.819      ;
; 17.001 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.004     ; 2.868      ;
; 17.019 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_G[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.054     ; 2.800      ;
; 17.019 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_G[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.054     ; 2.800      ;
; 17.019 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_G[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.054     ; 2.800      ;
; 17.020 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.004     ; 2.849      ;
; 17.030 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.835      ;
; 17.030 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.835      ;
; 17.048 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.817      ;
; 17.048 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.817      ;
; 17.072 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]                          ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.793      ;
; 17.072 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]                          ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.793      ;
; 17.095 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.770      ;
; 17.095 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.770      ;
; 17.112 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.753      ;
; 17.121 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.004     ; 2.748      ;
; 17.133 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; ccp[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.732      ;
; 17.133 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]                          ; ccp[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.732      ;
; 17.193 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]                          ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.004     ; 2.676      ;
; 17.195 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11]                         ; cc[1]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.670      ;
; 17.195 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11]                         ; cc[2]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.670      ;
; 17.206 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_R[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.595      ;
; 17.206 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_R[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.595      ;
; 17.206 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_R[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.595      ;
; 17.212 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_R[1]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.589      ;
; 17.212 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_R[1]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.589      ;
; 17.212 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_R[1]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.589      ;
; 17.235 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10]                         ; cc[0]                                                                                                                              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.004     ; 2.634      ;
; 17.236 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_G[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.565      ;
; 17.236 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_G[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.565      ;
; 17.236 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_G[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.565      ;
; 17.240 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_G[0]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.561      ;
; 17.240 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_G[0]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.561      ;
; 17.240 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_G[0]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.561      ;
; 17.242 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_R[9]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.559      ;
; 17.242 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_R[9]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.559      ;
; 17.242 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_R[9]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.559      ;
; 17.244 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_R[6]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.557      ;
; 17.244 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_G[1]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.557      ;
; 17.244 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_R[6]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.557      ;
; 17.244 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_R[6]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.557      ;
; 17.244 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_G[1]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.557      ;
; 17.244 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_G[1]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.557      ;
; 17.245 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_R[3]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.556      ;
; 17.245 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]                          ; ccp[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.008     ; 2.620      ;
; 17.245 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_R[3]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.556      ;
; 17.245 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_R[3]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.556      ;
; 17.249 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_R[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.069     ; 2.555      ;
; 17.249 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_R[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.069     ; 2.555      ;
; 17.249 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_R[8]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.069     ; 2.555      ;
; 17.250 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_G[3]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.069     ; 2.554      ;
; 17.250 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_G[3]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.069     ; 2.554      ;
; 17.250 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_G[3]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.069     ; 2.554      ;
; 17.253 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_B[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.548      ;
; 17.253 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_B[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.548      ;
; 17.253 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_B[2]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.548      ;
; 17.254 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0 ; VGA_Controller:u1|Cur_Color_R[5]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.547      ;
; 17.254 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1 ; VGA_Controller:u1|Cur_Color_R[5]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.547      ;
; 17.254 ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2 ; VGA_Controller:u1|Cur_Color_R[5]                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 19.841       ; -0.072     ; 2.547      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.359 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.375 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.436 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.436 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.440 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.448 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.601      ;
; 0.497 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.501 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.515 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.532 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.536 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.550 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.567 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.571 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.578 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.585 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.591 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.595 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.738      ;
; 0.602 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.754      ;
; 0.606 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.759      ;
; 0.609 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.765      ;
; 0.620 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.773      ;
; 0.623 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.627 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.779      ;
; 0.630 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.773      ;
; 0.634 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.777      ;
; 0.637 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.641 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.643 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.656 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.662 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.814      ;
; 0.665 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.808      ;
; 0.669 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.812      ;
; 0.669 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.812      ;
; 0.672 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.676 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.828      ;
; 0.678 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.830      ;
; 0.679 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.831      ;
; 0.691 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.843      ;
; 0.697 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.849      ;
; 0.700 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.843      ;
; 0.704 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.847      ;
; 0.704 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.847      ;
; 0.707 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.859      ;
; 0.709 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.852      ;
; 0.713 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.865      ;
; 0.714 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.866      ;
; 0.714 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.866      ;
; 0.719 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.862      ;
; 0.723 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.875      ;
; 0.726 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.878      ;
; 0.729 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 0.890      ;
; 0.732 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.884      ;
; 0.734 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.735 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.009     ; 0.878      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; state.init                                                                                      ; state.init                                                                                      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.compare                                                                                   ; state.compare                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.check_count                                                                               ; state.check_count                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count_enable                                                                                    ; count_enable                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cc[1]                                                                                           ; cc[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cc[2]                                                                                           ; cc[2]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ccp[0]                                                                                          ; ccp[0]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ccp[1]                                                                                          ; ccp[1]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ccp[2]                                                                                          ; ccp[2]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count_tries[0]                                                                                  ; count_tries[0]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count_tries[1]                                                                                  ; count_tries[1]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count_tries[2]                                                                                  ; count_tries[2]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count_tries[3]                                                                                  ; count_tries[3]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.lose                                                                                      ; state.lose                                                                                      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.win                                                                                       ; state.win                                                                                       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LEDG[1]~reg0                                                                                    ; LEDG[1]~reg0                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LEDR[0]~reg0                                                                                    ; LEDR[0]~reg0                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Controller:u1|oVGA_V_SYNC                                                                   ; VGA_Controller:u1|oVGA_V_SYNC                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; screen                                                                                          ; screen                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; cc[2]                                                                                           ; check_cc_num[2]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11] ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; cc[1]                                                                                           ; check_cc_num[1]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; ccp[0]                                                                                          ; ccp[1]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; ccp[0]                                                                                          ; ccp[2]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; cc[1]                                                                                           ; cc[2]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.253 ; VGA_Controller:u1|H_Cont[9]                                                                     ; VGA_Controller:u1|H_Cont[9]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; VGA_Controller:u1|H_Cont[7]                                                                     ; VGA_Controller:u1|oVGA_H_SYNC                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; state.check_ccp                                                                                 ; check_rgb[2]                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.258 ; sram_counter[5]                                                                                 ; sram_counter[5]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.258 ; count_tries[0]                                                                                  ; count_tries[1]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.258 ; count_tries[0]                                                                                  ; count_tries[3]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; count_tries[0]                                                                                  ; count_tries[2]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.264 ; state.check_cc                                                                                  ; check_rgb[0]                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.416      ;
; 0.343 ; state.ends                                                                                      ; state.win                                                                                       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.495      ;
; 0.348 ; state.ends                                                                                      ; state.lose                                                                                      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.500      ;
; 0.356 ; ccp[1]                                                                                          ; ccp[2]                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; sram_counter[3]                                                                                 ; sram_counter[3]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10] ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; sram_counter[1]                                                                                 ; sram_counter[1]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.366 ; i[0]                                                                                            ; i[0]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; count_tries[1]                                                                                  ; count_tries[3]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; count_tries[1]                                                                                  ; count_tries[2]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; count_tries[2]                                                                                  ; count_tries[3]                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; VGA_Controller:u1|H_Cont[7]                                                                     ; VGA_Controller:u1|H_Cont[7]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; state.win                                                                                       ; check_rgb[2]                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; i[4]                                                                                            ; i[4]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; VGA_Controller:u1|H_Cont[0]                                                                     ; VGA_Controller:u1|H_Cont[0]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; VGA_Controller:u1|H_Cont[5]                                                                     ; VGA_Controller:u1|H_Cont[5]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; VGA_Controller:u1|H_Cont[2]                                                                     ; VGA_Controller:u1|H_Cont[2]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; i[2]                                                                                            ; i[2]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; VGA_Controller:u1|H_Cont[6]                                                                     ; VGA_Controller:u1|H_Cont[6]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; VGA_Controller:u1|H_Cont[8]                                                                     ; VGA_Controller:u1|H_Cont[8]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; state.check_cc                                                                                  ; check_rgb[2]                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; state.lose                                                                                      ; check_rgb[2]                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; sram_counter[2]                                                                                 ; sram_counter[2]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; state.check_cc                                                                                  ; state.tries                                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; state.check_cc                                                                                  ; state.ends                                                                                      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; state.check_ccp                                                                                 ; state.check_cc                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; VGA_Controller:u1|H_Cont[1]                                                                     ; VGA_Controller:u1|H_Cont[1]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; VGA_Controller:u1|H_Cont[4]                                                                     ; VGA_Controller:u1|H_Cont[4]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; VGA_Controller:u1|H_Cont[3]                                                                     ; VGA_Controller:u1|H_Cont[3]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; sram_counter[4]                                                                                 ; sram_counter[4]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; i[1]                                                                                            ; i[1]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; i[3]                                                                                            ; i[3]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; i[5]                                                                                            ; i[5]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.444 ; sram_counter[0]                                                                                 ; sram_counter[0]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.457 ; state.win                                                                                       ; LEDG[1]~reg0                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.612      ;
; 0.459 ; state.win                                                                                       ; write_check                                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.614      ;
; 0.462 ; VGA_Controller:u1|V_Cont[9]                                                                     ; VGA_Controller:u1|oVGA_V_SYNC                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.614      ;
; 0.469 ; state.check_count                                                                               ; cc[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.618      ;
; 0.471 ; cc[0]                                                                                           ; cc[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.623      ;
; 0.476 ; state.lose                                                                                      ; LEDR[0]~reg0                                                                                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.631      ;
; 0.496 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[0]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; sram_counter[3]                                                                                 ; sram_counter[4]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10] ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[11] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; sram_counter[1]                                                                                 ; sram_counter[2]                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.508 ; VGA_Controller:u1|H_Cont[7]                                                                     ; VGA_Controller:u1|H_Cont[8]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[1]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[6]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[4]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[2]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; i[4]                                                                                            ; i[5]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; VGA_Controller:u1|H_Cont[0]                                                                     ; VGA_Controller:u1|H_Cont[1]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[8]  ; rng:r1|bit_12_counter:inst|lpm_counter:LPM_COUNTER_component|cntr_uai:auto_generated|safe_q[9]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.517 ; VGA_Controller:u1|H_Cont[2]                                                                     ; VGA_Controller:u1|H_Cont[3]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; i[2]                                                                                            ; i[3]                                                                                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.521 ; VGA_Controller:u1|H_Cont[6]                                                                     ; VGA_Controller:u1|H_Cont[7]                                                                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.673      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                                                                                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215  ; boxes:u4|oCheck_Address[5]                                                                                          ; boxes:u4|oCheck_Address[5]                                                                                           ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; boxes:u4|oCheck_Address[3]                                                                                          ; boxes:u4|oCheck_Address[3]                                                                                           ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.548  ; boxes:u4|oCheck_Address[2]                                                                                          ; boxes:u4|oCheck_Address[2]                                                                                           ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.700      ;
; 0.586  ; boxes:u4|oCheck_Address[4]                                                                                          ; boxes:u4|oCheck_Address[4]                                                                                           ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.738      ;
; 1.425  ; boxes:u4|oCheck_or_Try                                                                                              ; boxes:u4|oCheck_or_Try                                                                                               ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.577      ;
; 2.321  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg0 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg1 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a5~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg2 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a6~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg0 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg1 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a1~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg2 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a2~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg3 ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a3~porta_memory_reg0  ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.017     ; 2.442      ;
; 30.340 ; VGA_Controller:u1|oCoord_Y[4]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg6 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.078      ; 0.795      ;
; 30.349 ; VGA_Controller:u1|oCoord_Y[4]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg6 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.077      ; 0.803      ;
; 30.377 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg5 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.074      ; 0.828      ;
; 30.383 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg4 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.074      ; 0.834      ;
; 30.396 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg5 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.073      ; 0.846      ;
; 30.397 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg4 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.073      ; 0.847      ;
; 30.403 ; VGA_Controller:u1|oCoord_X[3]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg0 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.075      ; 0.855      ;
; 30.414 ; VGA_Controller:u1|oCoord_X[4]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg1 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.073      ; 0.864      ;
; 30.416 ; VGA_Controller:u1|oCoord_X[3]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg0 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.074      ; 0.867      ;
; 30.417 ; VGA_Controller:u1|oCoord_Y[7]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg9 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.078      ; 0.872      ;
; 30.417 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg8 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.076      ; 0.870      ;
; 30.433 ; VGA_Controller:u1|oCoord_Y[7]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg9 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.077      ; 0.887      ;
; 30.440 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg3 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.073      ; 0.890      ;
; 30.466 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg7 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.076      ; 0.919      ;
; 30.488 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.074      ; 0.939      ;
; 30.497 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.073      ; 0.947      ;
; 30.515 ; VGA_Controller:u1|oCoord_X[4]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg1 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.074      ; 0.966      ;
; 30.530 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg8 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.077      ; 0.984      ;
; 30.553 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg3 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.074      ; 1.004      ;
; 30.583 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg7 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.077      ; 1.037      ;
; 30.826 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.227      ;
; 30.829 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.006     ; 1.214      ;
; 30.852 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.253      ;
; 30.876 ; VGA_Controller:u1|oCoord_Y[4]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 1.278      ;
; 30.929 ; VGA_Controller:u1|oCoord_Y[9]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 1.331      ;
; 30.950 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.007      ; 1.348      ;
; 30.959 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.006     ; 1.344      ;
; 30.962 ; VGA_Controller:u1|oCoord_Y[9]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.005     ; 1.348      ;
; 30.988 ; VGA_Controller:u1|oCoord_Y[8]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 1.390      ;
; 30.990 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.391      ;
; 30.996 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.007      ; 1.394      ;
; 31.005 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.007      ; 1.403      ;
; 31.021 ; VGA_Controller:u1|oCoord_Y[8]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.005     ; 1.407      ;
; 31.021 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.422      ;
; 31.025 ; VGA_Controller:u1|oCoord_X[1]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 1.408      ;
; 31.026 ; VGA_Controller:u1|oCoord_X[1]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 1.409      ;
; 31.037 ; VGA_Controller:u1|oCoord_Y[3]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.005     ; 1.423      ;
; 31.047 ; VGA_Controller:u1|oCoord_X[3]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 1.430      ;
; 31.048 ; VGA_Controller:u1|oCoord_X[3]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 1.431      ;
; 31.064 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.465      ;
; 31.071 ; VGA_Controller:u1|oCoord_Y[4]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.005     ; 1.457      ;
; 31.085 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.007      ; 1.483      ;
; 31.092 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.006     ; 1.477      ;
; 31.094 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.013      ; 1.498      ;
; 31.098 ; VGA_Controller:u1|oCoord_Y[1]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.005     ; 1.484      ;
; 31.111 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 1.493      ;
; 31.112 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 1.494      ;
; 31.118 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.519      ;
; 31.124 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.525      ;
; 31.128 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oTries_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.007      ; 1.526      ;
; 31.136 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oTries_Address[5]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 1.533      ;
; 31.137 ; VGA_Controller:u1|oCoord_Y[7]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.011      ; 1.539      ;
; 31.150 ; VGA_Controller:u1|oCoord_X[2]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 1.533      ;
; 31.151 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 1.533      ;
; 31.151 ; VGA_Controller:u1|oCoord_X[2]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 1.534      ;
; 31.151 ; VGA_Controller:u1|oCoord_Y[0]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.005     ; 1.537      ;
; 31.151 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 1.533      ;
; 31.152 ; VGA_Controller:u1|oCoord_X[5]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 1.534      ;
; 31.152 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 1.534      ;
; 31.159 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 1.541      ;
; 31.160 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 1.542      ;
; 31.162 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 1.544      ;
; 31.163 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.009     ; 1.545      ;
; 31.167 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.006     ; 1.552      ;
; 31.168 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.007      ; 1.566      ;
; 31.170 ; VGA_Controller:u1|oCoord_Y[7]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.005     ; 1.556      ;
; 31.170 ; VGA_Controller:u1|oCoord_Y[9]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.005     ; 1.556      ;
; 31.171 ; VGA_Controller:u1|oCoord_Y[9]                                                                                       ; boxes:u4|oTries_Address[4]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.572      ;
; 31.178 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[4]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 1.575      ;
; 31.183 ; VGA_Controller:u1|oCoord_X[9]                                                                                       ; boxes:u4|oTries_Address[4]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 1.580      ;
; 31.184 ; VGA_Controller:u1|oCoord_X[4]                                                                                       ; boxes:u4|oTries_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.585      ;
; 31.190 ; VGA_Controller:u1|oCoord_X[8]                                                                                       ; boxes:u4|oTries_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.007      ; 1.588      ;
; 31.200 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|valid                                                                                                       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.013      ; 1.604      ;
; 31.203 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; boxes:u4|oCheck_Address[2]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.005      ; 1.599      ;
; 31.206 ; VGA_Controller:u1|oCoord_Y[5]                                                                                       ; boxes:u4|oCheck_Address[5]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.005      ; 1.602      ;
; 31.209 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|valid                                                                                                       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.610      ;
; 31.212 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oCheck_Address[2]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.005      ; 1.608      ;
; 31.215 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oCheck_Address[5]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.005      ; 1.611      ;
; 31.218 ; VGA_Controller:u1|oCoord_Y[6]                                                                                       ; boxes:u4|oTries_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.010      ; 1.619      ;
; 31.219 ; VGA_Controller:u1|oCoord_X[4]                                                                                       ; boxes:u4|oTries_Address[3]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.007      ; 1.617      ;
; 31.221 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oTries_Address[4]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 1.618      ;
; 31.222 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[2]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.007      ; 1.620      ;
; 31.223 ; VGA_Controller:u1|oCoord_X[7]                                                                                       ; boxes:u4|oTries_Address[5]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 1.620      ;
; 31.225 ; VGA_Controller:u1|oCoord_X[6]                                                                                       ; boxes:u4|oTries_Address[5]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.006      ; 1.622      ;
; 31.229 ; VGA_Controller:u1|oCoord_Y[8]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.005     ; 1.615      ;
; 31.229 ; VGA_Controller:u1|oCoord_Y[9]                                                                                       ; boxes:u4|valid                                                                                                       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; 0.014      ; 1.634      ;
; 31.230 ; VGA_Controller:u1|oCoord_X[0]                                                                                       ; boxes:u4|oCheck_Address[1]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 1.613      ;
; 31.231 ; VGA_Controller:u1|oCoord_X[0]                                                                                       ; boxes:u4|oCheck_Address[0]                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; -29.761      ; -0.008     ; 1.614      ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.671 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.627     ; 1.078      ;
; -2.671 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.627     ; 1.078      ;
; -2.671 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.627     ; 1.078      ;
; -2.671 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.627     ; 1.078      ;
; -2.671 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.627     ; 1.078      ;
; -2.671 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.627     ; 1.078      ;
; -2.671 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.627     ; 1.078      ;
; -2.671 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.627     ; 1.078      ;
; -2.578 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.626     ; 0.986      ;
; -2.578 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.626     ; 0.986      ;
; -2.564 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.628     ; 0.970      ;
; -2.564 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.628     ; 0.970      ;
; -2.563 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.624     ; 0.973      ;
; -2.563 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.624     ; 0.973      ;
; -2.563 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.624     ; 0.973      ;
; -2.563 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.624     ; 0.973      ;
; -2.559 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.623     ; 0.970      ;
; -2.559 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.623     ; 0.970      ;
; -2.559 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.623     ; 0.970      ;
; -2.559 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.623     ; 0.970      ;
; -2.559 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.623     ; 0.970      ;
; -2.559 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.623     ; 0.970      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.551 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 0.946      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.541 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 0.932      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 0.832      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
; -2.353 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.741      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.741      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 0.832      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.423 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 0.932      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.433 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 0.946      ;
; 2.441 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.623     ; 0.970      ;
; 2.441 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.623     ; 0.970      ;
; 2.441 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.623     ; 0.970      ;
; 2.441 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.623     ; 0.970      ;
; 2.441 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.623     ; 0.970      ;
; 2.441 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.623     ; 0.970      ;
; 2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.624     ; 0.973      ;
; 2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.624     ; 0.973      ;
; 2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.624     ; 0.973      ;
; 2.445 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.624     ; 0.973      ;
; 2.446 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 0.970      ;
; 2.446 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.628     ; 0.970      ;
; 2.460 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.626     ; 0.986      ;
; 2.460 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.626     ; 0.986      ;
; 2.553 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.627     ; 1.078      ;
; 2.553 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.627     ; 1.078      ;
; 2.553 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.627     ; 1.078      ;
; 2.553 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.627     ; 1.078      ;
; 2.553 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.627     ; 1.078      ;
; 2.553 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.627     ; 1.078      ;
; 2.553 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.627     ; 1.078      ;
; 2.553 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.627     ; 1.078      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg1        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg1        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg2        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg2        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg3        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg3        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg4        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg4        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg5        ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_address_reg5        ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg1         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg1         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg2         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_datain_reg2         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_we_reg              ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a0~porta_we_reg              ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a1~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a1~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a2~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|check:inst1|altsyncram:altsyncram_component|altsyncram_iid1:auto_generated|ram_block1a2~porta_memory_reg0         ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; register_file:f1|tries_randoms:inst|altsyncram:altsyncram_component|altsyncram_mid1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0            ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg0            ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1            ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg1            ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2            ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Fall       ; Decoder:d1|rf_blue:inst3|altsyncram:altsyncram_component|altsyncram_3j71:auto_generated|ram_block1a0~porta_address_reg2            ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg0             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg0             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg1             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg1             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg10            ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg10            ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg2             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg2             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg3             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg3             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg4             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg4             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg5             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg5             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg6             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg6             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg7             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg7             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg8             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg8             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg9             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a0~porta_address_reg9             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg0             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg0             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg1             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg1             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg10            ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg10            ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg2             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg2             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg3             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg3             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg4             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg4             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg5             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg5             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg6             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg6             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg7             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg7             ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg8             ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; textbox:u3|sysfont:mem2|altsyncram:altsyncram_component|altsyncram_s181:auto_generated|ram_block1a1~porta_address_reg8             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg9 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_address_reg9 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; textbox:u3|chars:mem1|altsyncram:altsyncram_component|altsyncram_isc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[0]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[0]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[1]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[1]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[2]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[2]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[3]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[3]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[4]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[4]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[5]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_Address[5]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_or_Try                                                                                               ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oCheck_or_Try                                                                                               ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[0]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[0]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[1]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[1]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[2]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[2]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[3]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[3]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[4]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[4]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[5]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|oTries_Address[5]                                                                                           ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|valid                                                                                                       ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Fall       ; boxes:u4|valid                                                                                                       ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; p1|altpll_component|_clk2~clkctrl|inclk[0]                                                                           ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; p1|altpll_component|_clk2~clkctrl|inclk[0]                                                                           ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; p1|altpll_component|_clk2~clkctrl|outclk                                                                             ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; p1|altpll_component|_clk2~clkctrl|outclk                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+------------+-------+-------+------------+--------------------------------+
; KEY[*]    ; CLOCK_27   ; 5.958 ; 5.958 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_27   ; 5.958 ; 5.958 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_27   ; 4.376 ; 4.376 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_27   ; 5.305 ; 5.305 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_27   ; 5.847 ; 5.847 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_27   ; 5.853 ; 5.853 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27   ; 1.909 ; 1.909 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_27   ; 1.789 ; 1.789 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_27   ; 1.939 ; 1.939 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[14]   ; CLOCK_27   ; 5.792 ; 5.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[15]   ; CLOCK_27   ; 5.853 ; 5.853 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[16]   ; CLOCK_27   ; 5.761 ; 5.761 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[17]   ; CLOCK_27   ; 5.839 ; 5.839 ; Rise       ; p1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; CLOCK_27   ; -3.676 ; -3.676 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_27   ; -3.767 ; -3.767 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_27   ; -3.676 ; -3.676 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_27   ; -3.759 ; -3.759 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_27   ; -4.144 ; -4.144 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_27   ; -1.339 ; -1.339 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27   ; -1.339 ; -1.339 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_27   ; -1.430 ; -1.430 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_27   ; -1.452 ; -1.452 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[14]   ; CLOCK_27   ; -5.080 ; -5.080 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[15]   ; CLOCK_27   ; -4.425 ; -4.425 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[16]   ; CLOCK_27   ; -4.351 ; -4.351 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[17]   ; CLOCK_27   ; -4.306 ; -4.306 ; Rise       ; p1|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; CLOCK_27   ; 3.004  ; 3.004  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 2.986  ; 2.986  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 2.974  ; 2.974  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 3.004  ; 3.004  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 2.937  ; 2.937  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 4.086  ; 4.086  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 3.556  ; 3.556  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 3.723  ; 3.723  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 3.747  ; 3.747  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 3.740  ; 3.740  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 3.835  ; 3.835  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 3.845  ; 3.845  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 3.964  ; 3.964  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 4.048  ; 4.048  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 4.086  ; 4.086  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 4.184  ; 4.184  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 3.965  ; 3.965  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 3.885  ; 3.885  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 4.136  ; 4.136  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 4.086  ; 4.086  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 4.142  ; 4.142  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 4.134  ; 4.134  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 4.184  ; 4.184  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 4.135  ; 4.135  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 4.155  ; 4.155  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 4.101  ; 4.101  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 2.964  ; 2.964  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 4.035  ; 4.035  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 3.818  ; 3.818  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 3.787  ; 3.787  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 3.941  ; 3.941  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 3.869  ; 3.869  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 3.876  ; 3.876  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 3.941  ; 3.941  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 3.854  ; 3.854  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 3.862  ; 3.862  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 4.035  ; 4.035  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 3.957  ; 3.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.413  ; 2.413  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 4.093  ; 4.093  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 3.995  ; 3.995  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 3.976  ; 3.976  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 4.014  ; 4.014  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 3.845  ; 3.845  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 4.093  ; 4.093  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 3.952  ; 3.952  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 3.838  ; 3.838  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 3.854  ; 3.854  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 3.936  ; 3.936  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 3.832  ; 3.832  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.637  ; 2.637  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; CLOCK_27   ; 2.937  ; 2.937  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 2.986  ; 2.986  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 2.974  ; 2.974  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 3.004  ; 3.004  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 2.937  ; 2.937  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 3.556  ; 3.556  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 3.556  ; 3.556  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 3.723  ; 3.723  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 3.747  ; 3.747  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 3.740  ; 3.740  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 3.835  ; 3.835  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 3.845  ; 3.845  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 3.964  ; 3.964  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 4.048  ; 4.048  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 4.086  ; 4.086  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 2.510  ; 2.510  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 2.599  ; 2.599  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 2.510  ; 2.510  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 2.844  ; 2.844  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 2.729  ; 2.729  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 2.764  ; 2.764  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 2.755  ; 2.755  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 2.556  ; 2.556  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 2.763  ; 2.763  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 2.807  ; 2.807  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 2.722  ; 2.722  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 2.810  ; 2.810  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 2.406  ; 2.406  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 2.494  ; 2.494  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 2.581  ; 2.581  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 2.660  ; 2.660  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 2.496  ; 2.496  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 2.541  ; 2.541  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 2.621  ; 2.621  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 2.491  ; 2.491  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 2.638  ; 2.638  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 2.406  ; 2.406  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 2.605  ; 2.605  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.413  ; 2.413  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 2.624  ; 2.624  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 2.789  ; 2.789  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 2.756  ; 2.756  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 2.782  ; 2.782  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 2.634  ; 2.634  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 2.721  ; 2.721  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 2.761  ; 2.761  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 2.624  ; 2.624  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 2.631  ; 2.631  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 2.706  ; 2.706  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 2.630  ; 2.630  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.637  ; 2.637  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Clock                           ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -2.593  ; 0.215 ; -4.422   ; 2.235   ; -1.380              ;
;  CLOCK_27                       ; N/A     ; N/A   ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -2.593  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  p1|altpll_component|pll|clk[0] ; 6.223   ; 0.215 ; -4.422   ; 2.235   ; 17.714              ;
;  p1|altpll_component|pll|clk[2] ; 0.913   ; 0.215 ; N/A      ; N/A     ; 17.714              ;
; Design-wide TNS                 ; -48.425 ; 0.0   ; -293.455 ; 0.0     ; -22.38              ;
;  CLOCK_27                       ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -48.425 ; 0.000 ; N/A      ; N/A     ; -22.380             ;
;  p1|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; -293.455 ; 0.000   ; 0.000               ;
;  p1|altpll_component|pll|clk[2] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; CLOCK_27   ; 11.008 ; 11.008 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_27   ; 11.008 ; 11.008 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_27   ; 7.688  ; 7.688  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_27   ; 9.574  ; 9.574  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_27   ; 10.640 ; 10.640 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_27   ; 10.768 ; 10.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27   ; 3.640  ; 3.640  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_27   ; 3.383  ; 3.383  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_27   ; 3.698  ; 3.698  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[14]   ; CLOCK_27   ; 10.659 ; 10.659 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[15]   ; CLOCK_27   ; 10.768 ; 10.768 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[16]   ; CLOCK_27   ; 10.629 ; 10.629 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[17]   ; CLOCK_27   ; 10.732 ; 10.732 ; Rise       ; p1|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; KEY[*]    ; CLOCK_27   ; -3.676 ; -3.676 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_27   ; -3.767 ; -3.767 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_27   ; -3.676 ; -3.676 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_27   ; -3.759 ; -3.759 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_27   ; -4.144 ; -4.144 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_27   ; -1.339 ; -1.339 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27   ; -1.339 ; -1.339 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_27   ; -1.430 ; -1.430 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_27   ; -1.452 ; -1.452 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[14]   ; CLOCK_27   ; -5.080 ; -5.080 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[15]   ; CLOCK_27   ; -4.425 ; -4.425 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[16]   ; CLOCK_27   ; -4.351 ; -4.351 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SW[17]   ; CLOCK_27   ; -4.306 ; -4.306 ; Rise       ; p1|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; CLOCK_27   ; 5.834  ; 5.834  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 5.806  ; 5.806  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 5.804  ; 5.804  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 5.834  ; 5.834  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 5.763  ; 5.763  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 8.233  ; 8.233  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 7.102  ; 7.102  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 7.535  ; 7.535  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 7.559  ; 7.559  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 7.552  ; 7.552  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 7.711  ; 7.711  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 7.721  ; 7.721  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 7.979  ; 7.979  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 8.095  ; 8.095  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 8.233  ; 8.233  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 8.787  ; 8.787  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 8.325  ; 8.325  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 8.120  ; 8.120  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 8.731  ; 8.731  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 8.695  ; 8.695  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 8.633  ; 8.633  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 8.629  ; 8.629  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 8.787  ; 8.787  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 8.655  ; 8.655  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 8.766  ; 8.766  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 8.592  ; 8.592  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 6.096  ; 6.096  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 8.492  ; 8.492  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 8.078  ; 8.078  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 7.994  ; 7.994  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 8.280  ; 8.280  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 8.100  ; 8.100  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 8.104  ; 8.104  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 8.281  ; 8.281  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 8.192  ; 8.192  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 8.089  ; 8.089  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 8.492  ; 8.492  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 8.313  ; 8.313  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 4.792  ; 4.792  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 8.595  ; 8.595  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 8.429  ; 8.429  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 8.403  ; 8.403  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 8.463  ; 8.463  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 8.140  ; 8.140  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 8.595  ; 8.595  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 8.364  ; 8.364  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 8.130  ; 8.130  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 8.143  ; 8.143  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 8.288  ; 8.288  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 8.120  ; 8.120  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 5.302  ; 5.302  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; CLOCK_27   ; 2.937  ; 2.937  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_27   ; 2.986  ; 2.986  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_27   ; 2.974  ; 2.974  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_27   ; 3.004  ; 3.004  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_27   ; 2.937  ; 2.937  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_27   ; 3.556  ; 3.556  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_27   ; 3.556  ; 3.556  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_27   ; 3.723  ; 3.723  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_27   ; 3.747  ; 3.747  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_27   ; 3.740  ; 3.740  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_27   ; 3.835  ; 3.835  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[10] ; CLOCK_27   ; 3.845  ; 3.845  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[12] ; CLOCK_27   ; 3.964  ; 3.964  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[14] ; CLOCK_27   ; 4.048  ; 4.048  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDR[16] ; CLOCK_27   ; 4.086  ; 4.086  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_27   ; 2.510  ; 2.510  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 2.599  ; 2.599  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 2.510  ; 2.510  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 2.844  ; 2.844  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 2.729  ; 2.729  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 2.764  ; 2.764  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 2.755  ; 2.755  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 2.556  ; 2.556  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 2.763  ; 2.763  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 2.807  ; 2.807  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 2.722  ; 2.722  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 2.810  ; 2.810  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 2.406  ; 2.406  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 2.494  ; 2.494  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 2.581  ; 2.581  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 2.660  ; 2.660  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 2.496  ; 2.496  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 2.541  ; 2.541  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 2.621  ; 2.621  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 2.491  ; 2.491  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 2.638  ; 2.638  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 2.406  ; 2.406  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 2.605  ; 2.605  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.413  ; 2.413  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 2.624  ; 2.624  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 2.789  ; 2.789  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 2.756  ; 2.756  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 2.782  ; 2.782  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 2.634  ; 2.634  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 2.721  ; 2.721  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 2.761  ; 2.761  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 2.624  ; 2.624  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 2.631  ; 2.631  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 2.706  ; 2.706  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 2.630  ; 2.630  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.637  ; 2.637  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 6811     ; 294      ; 44       ; 126      ;
; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 0        ; 310      ; 0        ; 15       ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 0        ; 0        ; 35632    ; 0        ;
; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0        ; 0        ; 0        ; 18       ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 6811     ; 294      ; 44       ; 126      ;
; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 0        ; 310      ; 0        ; 15       ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 0        ; 0        ; 35632    ; 0        ;
; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0        ; 0        ; 0        ; 18       ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 72       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 72       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 230   ; 230  ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 618   ; 618  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Dec 03 09:24:14 2015
Info: Command: quartus_sta Mastermind -c Mastermind
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Mastermind.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.593
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.593       -48.425 CLOCK_50 
    Info (332119):     0.913         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):     6.223         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is -4.422
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.422      -293.455 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 3.482
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.482         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):    18.518         0.000 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.708
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.708       -11.946 CLOCK_50 
    Info (332119):     5.895         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):     8.206         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is -2.671
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.671      -181.106 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.235         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):    18.518         0.000 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 456 megabytes
    Info: Processing ended: Thu Dec 03 09:24:15 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


