= Basit İşlemci Tasarımı +

image::https://github.com/ahmeterdem9603/fpga/blob/master/ALTERA%209.%20LAB%20SIMPLE%20PROCESSING/My%20Work/images/kapak6.jpg[R]

*(Altera 9.LAB 'Simple Processing' tasarımı gerçeklenmiştir.)* +

