<stg><name>ht_outputLogic</name>


<trans_list>

<trans id="168" from="1" to="2">
<condition id="183">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="2" op_0_bw="2">
<![CDATA[
entry:7  %olState_load = load i2* @olState, align 1

]]></Node>
<StgValue><ssdm name="olState_load"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="8" op_0_bw="8">
<![CDATA[
entry:8  %ol_keyLength_V_load = load i8* @ol_keyLength_V, align 1

]]></Node>
<StgValue><ssdm name="ol_keyLength_V_load"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="16" op_0_bw="16">
<![CDATA[
entry:9  %ol_valueLength_V_loa = load i16* @ol_valueLength_V, align 2

]]></Node>
<StgValue><ssdm name="ol_valueLength_V_loa"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
entry:10  switch i2 %olState_load, label %._crit_edge5.i [
    i2 0, label %0
    i2 -2, label %7
    i2 -1, label %11
  ]

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="olState_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_i = icmp eq i8 %ol_keyLength_V_load, 0

]]></Node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="olState_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_i, label %._crit_edge35.i, label %12

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_346 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashKeyBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_346"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_346, label %._crit_edge35.i, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge35.i:0  %tmp_136_i = icmp eq i16 %ol_valueLength_V_loa, 0

]]></Node>
<StgValue><ssdm name="tmp_136_i"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge35.i:1  br i1 %tmp_136_i, label %._crit_edge39.i, label %13

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_351 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashValueBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_351"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_351, label %._crit_edge39.i, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge39.i:0  br i1 %tmp_i, label %._crit_edge43.i, label %._crit_edge44.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge44.i:0  %tmp_V_34 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashKeyBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_34"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge44.i:1  %tmp_139_i = icmp ugt i8 %ol_keyLength_V_load, 8

]]></Node>
<StgValue><ssdm name="tmp_139_i"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge44.i:2  %tmp_140_i = add i8 %ol_keyLength_V_load, -8

]]></Node>
<StgValue><ssdm name="tmp_140_i"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge44.i:3  %tmp_210_i = select i1 %tmp_139_i, i8 %tmp_140_i, i8 0

]]></Node>
<StgValue><ssdm name="tmp_210_i"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="0"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge44.i:4  br label %._crit_edge43.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge43.i:0  %tmp_keyValid_V_3 = phi i1 [ false, %._crit_edge39.i ], [ true, %._crit_edge44.i ]

]]></Node>
<StgValue><ssdm name="tmp_keyValid_V_3"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge43.i:1  %ol_keyLength_V_load_1 = phi i8 [ %ol_keyLength_V_load, %._crit_edge39.i ], [ %tmp_210_i, %._crit_edge44.i ]

]]></Node>
<StgValue><ssdm name="ol_keyLength_V_load_1"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge43.i:3  br i1 %tmp_136_i, label %._crit_edge45.i, label %._crit_edge46.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge46.i:0  %tmp_V_35 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashValueBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_35"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge46.i:1  %tmp_145_i = icmp ugt i16 %ol_valueLength_V_loa, 8

]]></Node>
<StgValue><ssdm name="tmp_145_i"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge46.i:2  %tmp_146_i = add i16 %ol_valueLength_V_loa, -8

]]></Node>
<StgValue><ssdm name="tmp_146_i"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge46.i:3  %tmp_220_i = select i1 %tmp_145_i, i16 %tmp_146_i, i16 0

]]></Node>
<StgValue><ssdm name="tmp_220_i"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge46.i:4  store i16 %tmp_220_i, i16* @ol_valueLength_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="0"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge46.i:5  br label %._crit_edge45.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
._crit_edge45.i:0  %tmp_151_i = phi i16 [ %tmp_220_i, %._crit_edge46.i ], [ %ol_valueLength_V_loa, %._crit_edge43.i ]

]]></Node>
<StgValue><ssdm name="tmp_151_i"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge45.i:3  %tmp_152_i = icmp eq i16 %tmp_151_i, 0

]]></Node>
<StgValue><ssdm name="tmp_152_i"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge45.i:4  %tmp_153_i = icmp eq i8 %ol_keyLength_V_load_1, 0

]]></Node>
<StgValue><ssdm name="tmp_153_i"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge45.i:5  %or_cond1_i = and i1 %tmp_152_i, %tmp_153_i

]]></Node>
<StgValue><ssdm name="or_cond1_i"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge45.i:6  br i1 %or_cond1_i, label %14, label %._crit_edge47.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
<literal name="or_cond1_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
<literal name="or_cond1_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
<literal name="or_cond1_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
<literal name="or_cond1_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 0, i2* @olState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
<literal name="or_cond1_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
<literal name="or_cond1_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
<literal name="or_cond1_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
<literal name="or_cond1_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge47.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge47.i:3  br label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="32">
<or_exp><and_exp><literal name="olState_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0  %tmp_344 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i128P(i128* @hashMdBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_344"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="32">
<or_exp><and_exp><literal name="olState_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_344, label %8, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_134_i = icmp eq i8 %ol_keyLength_V_load, 0

]]></Node>
<StgValue><ssdm name="tmp_134_i"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_134_i, label %._crit_edge20.i, label %9

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_349 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashKeyBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_349"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_349, label %._crit_edge20.i, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge20.i:0  %tmp_137_i = icmp eq i16 %ol_valueLength_V_loa, 0

]]></Node>
<StgValue><ssdm name="tmp_137_i"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge20.i:1  br i1 %tmp_137_i, label %._crit_edge24.i, label %10

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_352 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashValueBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_352"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_352, label %._crit_edge24.i, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
._crit_edge24.i:0  %tmp_V_31 = call i128 @_ssdm_op_Read.ap_fifo.volatile.i128P(i128* @hashMdBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_31"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="124" op_0_bw="128">
<![CDATA[
._crit_edge24.i:1  %outputWord_metadata_s = trunc i128 %tmp_V_31 to i124

]]></Node>
<StgValue><ssdm name="outputWord_metadata_s"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge24.i:2  br i1 %tmp_134_i, label %._crit_edge28.i, label %._crit_edge29.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge29.i:0  %tmp_V_32 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashKeyBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_32"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge29.i:1  %tmp_143_i = icmp ugt i8 %ol_keyLength_V_load, 8

]]></Node>
<StgValue><ssdm name="tmp_143_i"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge29.i:2  %tmp_144_i = add i8 %ol_keyLength_V_load, -8

]]></Node>
<StgValue><ssdm name="tmp_144_i"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge29.i:3  %tmp_213_i = select i1 %tmp_143_i, i8 %tmp_144_i, i8 0

]]></Node>
<StgValue><ssdm name="tmp_213_i"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="0"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge29.i:4  br label %._crit_edge28.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge28.i:0  %tmp_keyValid_V = phi i1 [ false, %._crit_edge24.i ], [ true, %._crit_edge29.i ]

]]></Node>
<StgValue><ssdm name="tmp_keyValid_V"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge28.i:1  %ol_keyLength_V_load_s = phi i8 [ %ol_keyLength_V_load, %._crit_edge24.i ], [ %tmp_213_i, %._crit_edge29.i ]

]]></Node>
<StgValue><ssdm name="ol_keyLength_V_load_s"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge28.i:3  br i1 %tmp_137_i, label %._crit_edge30.i, label %._crit_edge31.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge31.i:0  %tmp_V_33 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashValueBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_33"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge31.i:1  %tmp_149_i = icmp ugt i16 %ol_valueLength_V_loa, 8

]]></Node>
<StgValue><ssdm name="tmp_149_i"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge31.i:2  %tmp_150_i = add i16 %ol_valueLength_V_loa, -8

]]></Node>
<StgValue><ssdm name="tmp_150_i"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge31.i:3  %tmp_221_i = select i1 %tmp_149_i, i16 %tmp_150_i, i16 0

]]></Node>
<StgValue><ssdm name="tmp_221_i"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge31.i:4  store i16 %tmp_221_i, i16* @ol_valueLength_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="0"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge31.i:5  br label %._crit_edge30.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
._crit_edge30.i:0  %tmp_154_i = phi i16 [ %tmp_221_i, %._crit_edge31.i ], [ %ol_valueLength_V_loa, %._crit_edge28.i ]

]]></Node>
<StgValue><ssdm name="tmp_154_i"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge30.i:3  %tmp_155_i = icmp eq i16 %tmp_154_i, 0

]]></Node>
<StgValue><ssdm name="tmp_155_i"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge30.i:4  %tmp_156_i = icmp eq i8 %ol_keyLength_V_load_s, 0

]]></Node>
<StgValue><ssdm name="tmp_156_i"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge30.i:5  %tmp_EOP_V = and i1 %tmp_155_i, %tmp_156_i

]]></Node>
<StgValue><ssdm name="tmp_EOP_V"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge30.i:6  %not_tmp_EOP_V_i_demo = and i1 %tmp_155_i, %tmp_156_i

]]></Node>
<StgValue><ssdm name="not_tmp_EOP_V_i_demo"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge30.i:7  %not_tmp_EOP_V_i = xor i1 %not_tmp_EOP_V_i_demo, true

]]></Node>
<StgValue><ssdm name="not_tmp_EOP_V_i"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
._crit_edge30.i:8  %storemerge12_cast_i = select i1 %not_tmp_EOP_V_i, i2 -1, i2 0

]]></Node>
<StgValue><ssdm name="storemerge12_cast_i"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge30.i:9  store i2 %storemerge12_cast_i, i2* @olState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge30.i:12  br label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp><literal name="olState_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="1" op_0_bw="1" op_1_bw="57" op_2_bw="32">
<![CDATA[
:0  %tmp = call i1 @_ssdm_op_NbReadReq.ap_fifo.i57P(i57* @memWr2out_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp><literal name="olState_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp, label %1, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0  %tmp_345 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i128P(i128* @hashMdBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_345"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_345, label %2, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="57" op_0_bw="57" op_1_bw="57">
<![CDATA[
:0  %tmp128 = call i57 @_ssdm_op_Read.ap_fifo.volatile.i57P(i57* @memWr2out_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp128"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="16" op_0_bw="16" op_1_bw="57" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %tmp_valueLength_V_lo = call i16 @_ssdm_op_PartSelect.i16.i57.i32.i32(i57 %tmp128, i32 32, i32 47) nounwind

]]></Node>
<StgValue><ssdm name="tmp_valueLength_V_lo"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="8" op_0_bw="8" op_1_bw="57" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %tmp_operation_V_load = call i8 @_ssdm_op_PartSelect.i8.i57.i32.i32(i57 %tmp128, i32 48, i32 55) nounwind

]]></Node>
<StgValue><ssdm name="tmp_operation_V_load"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="1" op_0_bw="1" op_1_bw="57" op_2_bw="32">
<![CDATA[
:3  %tmp_347 = call i1 @_ssdm_op_BitSelect.i1.i57.i32(i57 %tmp128, i32 56)

]]></Node>
<StgValue><ssdm name="tmp_347"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:4  %tmp_V = call i128 @_ssdm_op_Read.ap_fifo.volatile.i128P(i128* @hashMdBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="8" op_0_bw="128">
<![CDATA[
:5  %tmp_348 = trunc i128 %tmp_V to i8

]]></Node>
<StgValue><ssdm name="tmp_348"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  %tmp_135_i = icmp eq i8 %tmp_348, 0

]]></Node>
<StgValue><ssdm name="tmp_135_i"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_135_i, label %._crit_edge8.i, label %3

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_350 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashKeyBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_350"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_350, label %._crit_edge8.i, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge8.i:0  %tmp_138_i = icmp eq i8 %tmp_operation_V_load, 1

]]></Node>
<StgValue><ssdm name="tmp_138_i"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge8.i:1  br i1 %tmp_138_i, label %4, label %._crit_edge12.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_353 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashValueBuffer_V_V, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_353"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_353, label %._crit_edge12.i, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="32" op_0_bw="57">
<![CDATA[
._crit_edge12.i:0  %p_Result_25 = trunc i57 %tmp128 to i32

]]></Node>
<StgValue><ssdm name="p_Result_25"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge12.i:2  br i1 %tmp_138_i, label %._crit_edge16.i, label %5

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="16" op_3_bw="32" op_4_bw="32">
<![CDATA[
:0  %p_Result_s = call i128 @llvm.part.set.i128.i16(i128 %tmp_V, i16 %tmp_valueLength_V_lo, i32 8, i32 23) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %6

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="16" op_0_bw="16" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge16.i:0  %p_Result_33_i = call i16 @_ssdm_op_PartSelect.i16.i128.i32.i32(i128 %tmp_V, i32 8, i32 23) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_33_i"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge16.i:1  %tmp_V_29 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashValueBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_29"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge16.i:2  %tmp_141_i = icmp ugt i16 %p_Result_33_i, 8

]]></Node>
<StgValue><ssdm name="tmp_141_i"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge16.i:3  %tmp_142_i = add i16 %p_Result_33_i, -8

]]></Node>
<StgValue><ssdm name="tmp_142_i"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge16.i:4  %storemerge_i = select i1 %tmp_141_i, i16 %tmp_142_i, i16 0

]]></Node>
<StgValue><ssdm name="storemerge_i"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge16.i:5  store i16 %storemerge_i, i16* @ol_valueLength_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge16.i:6  br label %6

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_135_i, label %._crit_edge17.i, label %._crit_edge18.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge18.i:0  %tmp_V_30 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashKeyBuffer_V_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_30"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge18.i:1  %tmp_147_i = icmp ugt i8 %tmp_348, 8

]]></Node>
<StgValue><ssdm name="tmp_147_i"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge18.i:2  %tmp_148_i = add i8 %tmp_348, -8

]]></Node>
<StgValue><ssdm name="tmp_148_i"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge18.i:3  %tmp_218_i = select i1 %tmp_147_i, i8 %tmp_148_i, i8 0

]]></Node>
<StgValue><ssdm name="tmp_218_i"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="0"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge18.i:4  br label %._crit_edge17.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge17.i:0  %ol_keyLength_V_new_i = phi i8 [ %tmp_348, %6 ], [ %tmp_218_i, %._crit_edge18.i ]

]]></Node>
<StgValue><ssdm name="ol_keyLength_V_new_i"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge17.i:6  store i2 -2, i2* @olState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge17.i:7  br label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1">
<![CDATA[
._crit_edge5.i:0  %ol_keyLength_V_flag_s = phi i1 [ false, %entry ], [ false, %1 ], [ false, %0 ], [ true, %._crit_edge17.i ], [ true, %4 ], [ true, %3 ], [ %tmp_keyValid_V, %._crit_edge30.i ], [ false, %10 ], [ false, %9 ], [ false, %7 ], [ %tmp_keyValid_V_3, %._crit_edge47.i ], [ false, %13 ], [ false, %12 ]

]]></Node>
<StgValue><ssdm name="ol_keyLength_V_flag_s"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="179" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0" op_4_bw="8" op_5_bw="0" op_6_bw="8" op_7_bw="0" op_8_bw="8" op_9_bw="0" op_10_bw="8" op_11_bw="0" op_12_bw="8">
<![CDATA[
._crit_edge5.i:1  %ol_keyLength_V_new_7 = phi i8 [ undef, %entry ], [ undef, %1 ], [ undef, %0 ], [ %ol_keyLength_V_new_i, %._crit_edge17.i ], [ %tmp_348, %4 ], [ %tmp_348, %3 ], [ %ol_keyLength_V_load_s, %._crit_edge30.i ], [ undef, %10 ], [ undef, %9 ], [ undef, %7 ], [ %ol_keyLength_V_load_1, %._crit_edge47.i ], [ undef, %13 ], [ undef, %12 ]

]]></Node>
<StgValue><ssdm name="ol_keyLength_V_new_7"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="180" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge5.i:2  br i1 %ol_keyLength_V_flag_s, label %mergeST.i, label %ht_outputLogic.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="147">
<or_exp><and_exp><literal name="ol_keyLength_V_flag_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
mergeST.i:0  store i8 %ol_keyLength_V_new_7, i8* @ol_keyLength_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="116" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:0  call void (...)* @_ssdm_op_SpecInterface(i64* @hashKeyBuffer_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1119, i32 0, i32 0, [1 x i8]* @p_str1120, [1 x i8]* @p_str1121, [1 x i8]* @p_str1122, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1123, [1 x i8]* @p_str1124)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:1  call void (...)* @_ssdm_op_SpecInterface(i128* @hashMdBuffer_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1112, i32 0, i32 0, [1 x i8]* @p_str1113, [1 x i8]* @p_str1114, [1 x i8]* @p_str1115, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1116, [1 x i8]* @p_str1117)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:2  call void (...)* @_ssdm_op_SpecInterface(i256* @hashTable2Dram_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1105, i32 0, i32 0, [1 x i8]* @p_str1106, [1 x i8]* @p_str1107, [1 x i8]* @p_str1108, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1109, [1 x i8]* @p_str1110)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:3  call void (...)* @_ssdm_op_SpecInterface(i64* @hashValueBuffer_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1098, i32 0, i32 0, [1 x i8]* @p_str1099, [1 x i8]* @p_str1100, [1 x i8]* @p_str1101, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1102, [1 x i8]* @p_str1103)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:4  call void (...)* @_ssdm_op_SpecInterface(i57* @memWr2out_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1035, i32 0, i32 0, [1 x i8]* @p_str1036, [1 x i8]* @p_str1037, [1 x i8]* @p_str1038, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1039, [1 x i8]* @p_str1040)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:5  call void (...)* @_ssdm_op_SpecInterface(i32 0, [13 x i8]* @p_str50, i32 0, i32 0, [1 x i8]* @p_str151, i32 0, i32 0, [1 x i8]* @p_str151, [1 x i8]* @p_str151, [1 x i8]* @p_str151, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str151, [1 x i8]* @p_str151) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
entry:6  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str151) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge43.i:2  %tmp_key_V_7 = phi i64 [ 0, %._crit_edge39.i ], [ %tmp_V_34, %._crit_edge44.i ]

]]></Node>
<StgValue><ssdm name="tmp_key_V_7"/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge45.i:1  %tmp_value_V_4 = phi i64 [ %tmp_V_35, %._crit_edge46.i ], [ 0, %._crit_edge43.i ]

]]></Node>
<StgValue><ssdm name="tmp_value_V_4"/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge45.i:2  %tmp_valueValid_V_2 = phi i1 [ true, %._crit_edge46.i ], [ false, %._crit_edge43.i ]

]]></Node>
<StgValue><ssdm name="tmp_valueValid_V_2"/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge47.i:0  %tmp_EOP_V_5 = phi i1 [ true, %14 ], [ false, %._crit_edge45.i ]

]]></Node>
<StgValue><ssdm name="tmp_EOP_V_5"/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="125">
<![CDATA[
._crit_edge47.i:1  %tmp_3 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i1.i1.i125(i64 %tmp_key_V_7, i64 %tmp_value_V_4, i1 %tmp_EOP_V_5, i1 %tmp_valueValid_V_2, i1 %tmp_keyValid_V_3, i125 0) nounwind

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_136_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_i" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_346" val="1"/>
<literal name="tmp_351" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge47.i:2  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @hashTable2Dram_V, i256 %tmp_3) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge28.i:2  %tmp_key_V_6 = phi i64 [ 0, %._crit_edge24.i ], [ %tmp_V_32, %._crit_edge29.i ]

]]></Node>
<StgValue><ssdm name="tmp_key_V_6"/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge30.i:1  %tmp_value_V_3 = phi i64 [ %tmp_V_33, %._crit_edge31.i ], [ 0, %._crit_edge28.i ]

]]></Node>
<StgValue><ssdm name="tmp_value_V_3"/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge30.i:2  %tmp_valueValid_V = phi i1 [ true, %._crit_edge31.i ], [ false, %._crit_edge28.i ]

]]></Node>
<StgValue><ssdm name="tmp_valueValid_V"/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="1" op_7_bw="124">
<![CDATA[
._crit_edge30.i:10  %tmp_2 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i1.i1.i1.i124(i64 %tmp_key_V_6, i64 %tmp_value_V_3, i1 %tmp_EOP_V, i1 %tmp_valueValid_V, i1 %tmp_keyValid_V, i1 false, i124 %outputWord_metadata_s) nounwind

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_137_i" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_134_i" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_344" val="1"/>
<literal name="tmp_349" val="1"/>
<literal name="tmp_352" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge30.i:11  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @hashTable2Dram_V, i256 %tmp_2) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge12.i:1  %tmp_45_i = call i8 @_ssdm_op_PartSelect.i8.i128.i32.i32(i128 %tmp_V, i32 104, i32 111) nounwind

]]></Node>
<StgValue><ssdm name="tmp_45_i"/></StgValue>
</operation>

<operation id="135" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="128" op_0_bw="128" op_1_bw="0">
<![CDATA[
:0  %p_Val2_20 = phi i128 [ %p_Result_s, %5 ], [ %tmp_V, %._crit_edge16.i ]

]]></Node>
<StgValue><ssdm name="p_Val2_20"/></StgValue>
</operation>

<operation id="136" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
:1  %tmp_value_V = phi i64 [ 0, %5 ], [ %tmp_V_29, %._crit_edge16.i ]

]]></Node>
<StgValue><ssdm name="tmp_value_V"/></StgValue>
</operation>

<operation id="137" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge17.i:1  %tmp_key_V = phi i64 [ 0, %6 ], [ %tmp_V_30, %._crit_edge18.i ]

]]></Node>
<StgValue><ssdm name="tmp_key_V"/></StgValue>
</operation>

<operation id="138" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="72" op_0_bw="128">
<![CDATA[
._crit_edge17.i:2  %tmp_356 = trunc i128 %p_Val2_20 to i72

]]></Node>
<StgValue><ssdm name="tmp_356"/></StgValue>
</operation>

<operation id="139" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="15" op_0_bw="15" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge17.i:3  %tmp_46_i = call i15 @_ssdm_op_PartSelect.i15.i128.i32.i32(i128 %tmp_V, i32 113, i32 127) nounwind

]]></Node>
<StgValue><ssdm name="tmp_46_i"/></StgValue>
</operation>

<operation id="140" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="15" op_4_bw="1" op_5_bw="8" op_6_bw="32" op_7_bw="72">
<![CDATA[
._crit_edge17.i:4  %tmp_1 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i15.i1.i8.i32.i72(i64 %tmp_key_V, i64 %tmp_value_V, i15 %tmp_46_i, i1 %tmp_347, i8 %tmp_45_i, i32 %p_Result_25, i72 %tmp_356) nounwind

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="141" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_138_i" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_135_i" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_345" val="1"/>
<literal name="tmp_350" val="1"/>
<literal name="tmp_353" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge17.i:5  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @hashTable2Dram_V, i256 %tmp_1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="142" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="147">
<or_exp><and_exp><literal name="ol_keyLength_V_flag_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="0" op_0_bw="0">
<![CDATA[
mergeST.i:1  br label %ht_outputLogic.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="143" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="185" bw="0">
<![CDATA[
ht_outputLogic.exit:0  ret void

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
