v5.03_debug er en version med ændret UCF fil, der fører f27 ind på FPGA pin184 
og flytter f1485 til FPGA pin79.

( Forsøg, der skiller clocksignalerne fysisk fra hinanden, for at se, 
om det har positiv indvirkning på de konstaterede problemer med "hop" i fasen på 1output )