                                           // ; Test data file
000000_00000_00000_00000_00000_000000      // nop
000000_00000_00000_00000_00000_000000      // nop
000000_00000_00000_00000_00000_000000      // nop
010101_00000000000000000000000000          // LI 0
000100_00000_00000_00000_00000_100111      // OR r0, r0, r0, ZCN ; Clear status flags
010101_00000000000000000000000001          // LI 1
000101_00000_00000_00001_00000_000000      // MOV r1, r0
010101_00000000000000000000001001          // LI 9
000101_00000_00000_00010_00000_000000      // MOV r2, r0
000101_00001_00000_00000_00000_000000      // MOV r0, r1
                                           // :loop_start
000011_00000_00000_00000_00000_000000      // FFL X              ; Clear carry
000100_00001_00000_00001_00000_000000      // ADD r1, r1, r0
001001_00001_00001_00000_00000_000000      // SW r1, r1          ; mem[r1] = r1
000000_00010_00001_00000_00000_001100      // CMP r2, r1, Z      ; Count == 9?
100000_11111111111111111111111011          // BFC Z, loop_start  ; No, keep going
000011_00000_00000_00000_00000_000010      // FFL C              ; Set carry
000100_00001_00000_00001_00000_001000      // SUB r1, r1, r0
000101_00000_00000_00011_00000_000000      // MOV r3, r0
010101_00000000000000000010100101          // LI 0xa5            ; Test Load/Store pipeline forwarding
001001_00001_00000_00000_00000_000000      // SW r1, r0          ; mem[r1] = r0
000011_00000_00000_00000_00000_000010      // FFL C              ; Set carry
000100_00001_00011_00001_00000_001000      // SUB r1, r1, r3
001001_00001_11110_00000_00000_000000      // SW r1, r30         ; mem[r1] = r30 -> Test reading of PC shadow reg
11_000000000000000000000000011001          // JPL shadow         ; Checking to see if r30 is set by jump (should be $60 since that is the next instruction address)
001001_00001_00011_00000_00000_000000      // SW r1, r3          ; mem[r1] = r3 -> This should be skipped
                                           // :shadow
001001_00001_11110_00000_00000_000000      // SW r1, r30         ; mem[r1] = r30 -> Test reading of PC shadow reg
                                           // :spin
11_000000000000000000000000011010          // JPL spin           ; Spin
