{"patent_id": "10-2018-0027307", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2019-0106185", "출원번호": "10-2018-0027307", "발명의 명칭": "전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템", "출원인": "포항공과대학교 산학협력단", "발명자": "심재윤"}}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "에스램(SRAM) 구조에 기반한 복수 개의 시냅스 회로들을 구비한 다중비트 시냅스 어레이; 상기 다중 비트 시냅스 어레이에서 곱셈누적 연산 결과에 따라 공급되는 전하에 의해 멤브레인 라인에 충전되는전압을 디지털 값으로 변환하는 아날로그 디지털 변환기; 다중 비트의 입력값에 비례한 듀티비를 갖는 펄스폭변조신호로 변조하여 상기 다중비트 시냅스 어레이에 출력하는 펄스폭변조 회로; 및상기 아날로그 디지털 변환기의 출력 데이터를 공급받고 상기 다중 비트의 입력값을 출력하되,외부로부터 공급되는 포워드와 백워드 입력값을 상기 다중비트 시냅스 어레이에 전달함과 아울러, 상기 곱셈누적 연산 결과에 비선형 함수를 적용하여 인공신경망의 곱셈누적 연산 후에 필요한 처리를 하고, 학습 알고리즘을 이용하여 에러를 줄이는 방향으로 상기 다중비트 시냅스 어레이의 시냅스 웨이트 값을 업데이트하는 뉴런 프로세서;를 포함하는 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 복수 개의 시냅스 회로들 중에서 적어도 하나의 시냅스 회로는일측 단자가 전원전압에 연결되고 게이트에 포워드 동작을 위한 바이어스전압 또는 백워드 동작을 위한 바이어스 전압이 공급되는 전류원용 트랜지스터; 상기 전류원용 트랜지스터의 타측 단자와 멤브레인 라인의 사이에 연결된 스위치용 트랜지스터; 및 상기 스위치용 트랜지스터의 스위칭 동작을 제어하는 낸드게이트;를 포함하는 것을 특징으로 하는 전치 가능한메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 낸드게이트는일측 단자가 에스램의 출력단자에 연결되고 타측 단자에 포워드 또는 백워드 입력값에 비례한 듀티비를 갖는 펄스폭변조신호가 공급되며 출력단자가 상기 스위치용 트랜지스터의 게이트에 연결된 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서, 상기 스위치용 트랜지스터는온 상태에서 상기 전류원용 트랜지스터로부터 공급되는 전하를 상기 멤브레인 라인에 전달하는 것을 특징으로하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제2항에 있어서, 상기 전류원용 트랜지스터는상기 뉴로모픽 시스템의 포워드 동작과 백워드 동작을 위해 각각 별도로 존재하거나 하나로 공유되는 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템.공개특허 10-2019-0106185-3-청구항 6 제1항에 있어서, 상기 멤브레인 라인은 상기 다중비트 시냅스 어레이 상에서 행과 열에 배열된 상기 시냅스 회로에 연결된 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서, 상기 멤브레인 라인은 한 개로 배열되거나, 시냅스의 공유를 통해 시냅스의 비트 수 만큼 배열되는 것을 특징으로 하는 전치 가능한메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서, 상기 아날로그 디지털 변환기는상기 멤브레인 라인에 존재하는 기생 커패시터에 누적 충전된 충전전압에 따른 펄스를 생성하는 펄스 생성부;및상기 펄스 생성부에서 출력되는 펄스의 개수를 카운트하여 그에 따른 디지털 값을 출력하는 디지털 카운터;를구비한 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서, 상기 펄스 생성부는상기 기생 커패시터에 충전된 전압을 기준전압과 비교하여 그에 따른 펄스를 생성하는 비교기; 및상기 비교기에서 '하이'가 출력될 때 마다 상기 기생 커패시터에 충전된 전압을 리세트시키는 리세트용 트랜지스터;를 구비한 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 비교기는 직렬 연결된 복수 개의 인버터를 포함하는 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서, 상기 뉴런 프로세서는시냅스 업데이트 변화량을 계산하기 위해 사용되는 열 요소의 전체 또는 부분 비트를 입력으로 사용하여 해당주소값을 출력하는 디코더; 시냅스 업데이트 변화량 계산에 필요한 행 요소와 상기 해당 주소값을 근거로 열 요소의 전체 또는 부분 비트를사용하여 시냅스 업데이트 변화량과 관계된 계산값을 저장하고 행 요소가 바뀔 때마다 다시 생성되는 계산값을저장하는 가상 순람표; 배치 학습 여부를 나타내는 배치신호에 따라 상기 가상 순람표의 출력을 2개의 경로로 분배하여 출력하는 디멀공개특허 10-2019-0106185-4-티플렉서; 상기 가상 순람표의 출력을 누적하는 누산기; 및 상기 디멀티플렉서 및 누산기의 출력을 공급받아 시냅스 업데이트 변화량을 3 레벨의 정보로 출력하는 3레벨 펑션부;를 포함하는 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 디멀티플렉서는제어신호가 '로우'로 공급될 때 상기 가상 순람표의 출력을 상기 3레벨 펑션부에 전달하고, 상기 제어신호가 '하이'로 공급될 때 상기 가상 순람표의 출력을 상기 누산기에 전달하는 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11항에 있어서, 상기 3상태 펑션부는 누적된 시냅스 업데이트 변화량 또는 시냅스 업데이트 변화량을 입력으로 공급받아 입력이 0보다 크면 1을 출력하고, 입력이 0보다 작으면 -1을 출력하고, 입력이 0이면 0을 출력하는 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제1항에 있어서, 상기 뉴로모픽 시스템은 상기 시냅스 업데이트 변화량을 상기 다중비트 시냅스 어레이에 저장된 시냅스 웨이트와 더하여 열별(row-by-row) 방식으로 상기 시냅스 웨이트를 업데이트하는 것을 특징으로 하는 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템."}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은, 본 발명은 뉴로모픽 시스템에서 하드웨어 비용을 줄이고 온칩에서 학습이 가능케 하는 기술에 관한 것이다. 이러한 본 발명은, 시냅스 어레이가 복수의 시냅스 회로들을 포함하는데, 복수 개의 시냅스 회로들 중 적어도 하 (뒷면에 계속)"}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 뉴로모픽 시스템에서 하드웨어 비용을 줄이고 온칩에서 학습이 가능케 하는 기술에 관한 것으로, 특 히 전류 모드의 전치 가능한 메모리를 이용하여 학습에 필요한 포워드(forward) 동작과 백워드(backward) 동작 이 가능하도록 하고, 가상 순람표(virtual look-up table)를 사용하고 열별로 시냅스의 웨이트값을 업데이트하 여 학습에 필요한 계산량과 하드웨어 비용을 줄일 수 있도록 한 메모리와 가상 순람표를 이용한 온칩 학습 뉴로 모픽 시스템에 관한 것이다."}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "뉴로모픽 시스템(neuromorphic system)은 생물체(인간)의 뇌를 모방한 인공신경망(artificial neural networ k)을 반도체 회로로 구현한 것으로써, 시냅스(synapse)의 결합으로 네트워크를 형성한 노드들이 학습을 통해 시 냅스의 웨이트 값을 변화시켜 임의의 문제해결 능력을 갖는 모델이다. 뉴로모픽의 학습이란 알맞은 문제해결 능 력을 갖도록 시냅스의 웨이트 값을 변화시키는 것을 말한다. 일반적으로, 뉴로모픽 시스템의 동작은 포워드 동 작이지만 학습을 위해서는 백워드 동작 또한 필요하다. 뉴로모픽 시스템의 포워드 동작과 백워드 동작을 위한 입력을 각각 1×M 사이즈의 벡터(INF)와 1×N 사이즈의 벡터(INB)로 나타내고 인공신경망의 시냅스 웨이트 값을 M×N 사이즈의 매트릭스(W)로 나타낼 때, 포워드 동작과 백워드의 출력값은 다음의 [수학식 1] 및 [수학식 2]와 같이 매트릭스의 곱을 통해 각각 1×N 사이즈의 벡터 (OUTF)와 1×M 사이즈의 벡터(OUTB)로 나타낼 수 있다. 수학식 1"}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "수학식 2"}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 3, "content": "상기 [수학식 1] 및 [수학식 2]에 나타난 바와 같이 뉴로모픽 시스템의 포워드 동작 시 사용한 시냅스 웨이트 값을 가진 매트릭스를 W라 할 때, 백워드 동작을 위해 사용되는 시냅스 웨이트 값은 전치된(transposed) W 매트 릭스이다. 따라서, 뉴로모픽 시스템의 온칩 학습을 위해 전치 가능한 메모리가 사용되어야 하며, 각각의 시냅스 웨이트 값은 인공신경망의 백워드 동작을 통해 에러를 줄이는 방향으로 변화시키는 것이 가능하다. 이와 같이, 뉴로모픽 시스템으로 하여금 온칩 학습을 통해 새로운 형태의 정보를 처리할 수 있게 함으로써, 불 특정한 환경에서 얻어지는 정보를 이용하여 스스로 적응 가능한 지능화된 시스템을 구현하는 곳이라면 어디든지 뉴로모픽 시스템을 적용할 수 있다. 그런데, 종래 기술에 의한 뉴로모픽 시스템은 학습에 필수적인 포워드와 백워드 동작을 수행하는데 많은 전력을 소모하게 되는 문제점이 있다."}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 해결하고자 하는 과제는 뉴로모픽 시스템 내에서 하드웨어 비용을 최소화 하며 온칩에서 학습이 가능 하도록 하기 위하여, 백워드 동작을 위해 전류 모드의 전치 가능한 메모리를 이용하고 가상 순람표를 사용해 학 습에 필요한 곱셈의 양을 줄이는데 있다. 본 발명이 해결하고자 하는 다른 과제는 저전력의 온칩 학습 뉴로모픽 시스템을 구현하기 위하여, 포워딩과 백 워딩 동작에서 모두 사용되는 곱셈누적 연산을 디지털 신호 대신 아날로그 신호인 전류를 이용하여 처리하는데 있다."}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모 픽 시스템은, 에스램(SRAM) 구조에 기반한 복수 개의 시냅스 회로들을 구비한 다중비트 시냅스 어레이; 상기 다 중 비트 시냅스 어레이에서 곱셈누적 연산 결과에 따라 공급되는 전하에 의해 멤브레인 라인에 충전되는 전압을 디지털 값으로 변환하는 아날로그 디지털 변환기; 다중 비트의 입력값에 비례한 듀티비를 갖는 펄스폭변조신호 로 변조하여 상기 다중비트 시냅스 어레이에 출력하는 펄스폭변조 회로; 및 상기 아날로그 디지털 변환기의 출 력 데이터를 공급받고 상기 다중 비트의 입력값을 출력하되, 외부로부터 공급되는 포워드와 백워드 입력값을 상 기 다중비트 시냅스 어레이에 전달함과 아울러, 상기 곱셈누적 연산 결과에 비선형 함수를 적용하여 인공신경망 의 곱셈누적 연산 후에 필요한 처리를 하고, 학습 알고리즘을 이용하여 에러를 줄이는 방향으로 상기 다중비트 시냅스 어레이의 시냅스 웨이트 값을 업데이트하는 뉴런 프로세서;를 포함하는 것을 특징으로 한다. 상기 뉴런 프로세서는 시냅스 업데이트 변화량을 계산하기 위해 사용되는 열 요소의 전체 또는 부분 비트를 입 력으로 사용하여 해당 주소값을 출력하는 디코더; 시냅스 업데이트 변화량 계산에 필요한 행 요소와 상기 해당 주소값을 근거로 열 요소의 전체 또는 부분 비트를 사용하여 시냅스 업데이트 변화량과 관계된 계산값을 저장하고 행 요소가 바뀔 때마다 다시 생성되는 계산값을 저장하는 가상 순람표; 배치 학습 여부를 나타내는 배치신호 에 따라 상기 가상 순람표의 출력을 2개의 경로로 분배하여 출력하는 디멀티플렉서; 상기 가상 순람표의 출력을 누적하는 누산기; 및 상기 디멀티플렉서 및 누산기의 출력을 공급받아 시냅스 업데이트 변화량을 3 레벨의 정보 로 출력하는 3레벨 펑션부;를 포함하는 것을 특징으로 한다. 상기 뉴로모픽 시스템은 상기 시냅스 업데이트 변화량을 상기 시냅스 어레이의 시냅스 웨이트 값과 더하여 열별 (row-by-row)로 업데이트하는 것을 특징으로 한다."}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명은 뉴로모픽 시스템에서 뉴로모픽 학습을 수행할 때 학습에 필수적인 포워드와 백워드 동작을 전류 모 드의 전치가능한 메모리와 전류 모드의 곱셈누적 연산기를 이용하여 저전력으로 구현할 수 있게 함으로써, 온칩 에서 학습이 가능하게 되는 효과가 있다. 또한, 학습에 필요한 많은 양의 연산을 가상 순람표를 이용하여 줄임으로써 뉴로모픽 시스템의 학습에 필요한 하드웨어 비용이 최소화되는 효과가 있다."}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다. 도 1은 본 발명의 실시예에 따른 전류 모드의 전치 가능한 메모리와 가상 순람표를 이용한 온칩 학습 뉴로모픽 시스템의 블록도로서 이에 도시한 바와 같이 뉴로모픽 시스템은, 다중 비트의 시냅스 어레이(SRAM-based multi-bitsynapse array) (이하, '다중비트 시냅스 어레이'라 칭함), 아날로그 디지털 변환기(A/D converter), 펄스폭 변조 회로(PWM circuit) 및 뉴런 프로세서(Neuronal processor)를 구비한 다. 다중비트 시냅스 어레이는 인공 신경망의 시냅스 웨이트 값을 저장하는 역할을 수행한다. 다중비트 시냅스 어레이의 라이트인에이블신호 WE<i>와 라이트인에이블 바(bar) 신호 WEB<i>, 리드인에이 블신호 RE<i>와 리드인에이블바신호 REB<i>에서 \"i\"는 행의 순서를 나타낸다. 예를 들어, 다중비트 시냅스 어 레이가 M×N 사이즈일 때 i는 '0'부터 'M-1'까지의 자연수를 가질 수 있다. 라이트인에이블신호 WE<i>의 논리값이 '1'일 때, 뉴런 프로세서는 학습 알고리즘으로부터 구해진 업데이트될 시냅스의 웨이트 업데이트 값(Wnew)을 그 행의 시냅스들에 저장하고, 리드인에이블신호 RE<i>의 논리값이 '1'일 때에는 리드라인(Wread)를 통해 그 행의 시냅스들에 저장된 값을 읽어들인다. 포워드동작용 입력값 INF<i>와 백워드동작용 입력값 INB<j>는 각각 포워드 동작과 백워드 동작을 위한 입력값들로써, 다중비트 시냅스 어레이가 M×N 사이즈일 때 i와 j 는 각각 '0'부터 'M-1'그리고 '0'부터 'N-1'까지의 자연수를 갖는다. 이하에서 사용되는 i와 j는 각각 다중비트 시냅스 어레이의 행과 열의 순서를 나타낸다. 뉴런 프로세서로부터 다중비트 시냅스 어레이에공급되는 다중 비트의 디지털 입력값은 펄스폭변조 회로를 통하여 상기 입력값에 비례한 듀티비를 갖는 펄 스폭변조신호로 변조된 후 각각 i와 j가 의미하는 행과 열의 시냅스들에 전달된다. 다중비트 시냅스 어레이가 M×N의 사이즈로 구현되는 경우, 뉴로모픽 시스템은 포워드 동작을 위한 N 단위의 열방향 멤브레인 라인들(MEMF<0:N-1>)과 백워드 동작을 위한 M 단위의 행방향 멤브레인 라인들(MEMB<0:M- 1>)을 포함한다. 다중비트 시냅스 어레이에서 다중 비트의 시냅스의 동작을 위하여 한 단위의 멤브레인 라 인은 다중 비트의 시냅스의 공유를 통해 최소 한 개부터 공유 없이 최대 시냅스의 비트 수 만큼으로 구성될 수 있다. 다중비트 시냅스 어레이에서 열방향, 행방향 멤브레인 라인들(MEMF<0:N-1>),(MEMB<0:M-1>)에는 각각 행과 열 방향의 시냅스가 연결되어 있으므로, 포워드 동작과 백워드 동작을 할 때 사용되는 시냅스 웨이트 값이 전치됨을 알 수 있다. 상기 열방향,행방향 멤브레인 라인들(MEMF<0:N-1>),(MEMB<0:M-1>)에 공급된 총 전하량은 전류를 이용한 인공신경망의 곱셈누적 연산의 결과에 의해 결정되고, 이렇게 결정된 총 전하량은 아날로그 디지 털 변환기를 통해 디지털 값으로 변환된 후 뉴런 프로세서로 전달된다. 뉴런 프로세서는 직렬 형태로 공급되는 포워드와 백워드 입력값을 병렬 형태로 변환하여 다중비트 시냅스 어레이에 전달하고, 다중비트시냅스 어레이로부터 병렬 형태로 공급되는 곱셈누적연산의 결과를 직렬 형태로 변환하는 직렬 변환기(serializer), 직병렬 변환기(deserializer)의 역할을 한다. 뉴런 프로세서는 상기 곱셈누적연산의 결과에 ReLU(Rectified Linear Unit), 시그모이드(sigmoid)와 같은 비선형 함수를 적용하여 인공신경망의 곱셈누적 연산 후에 필요한 프로세싱을 한다. 뉴런 프로세서는 학습 알고리즘을 통하여 에러를 줄이는 방향으로 다중비트 시냅스 어레이의 시냅스 웨이트 값을 업데이트 할 수 있다. 상기 학습 알고리즘에는 크게 비지도 학습(unsupervised learning)과 지도 학습(supervised learning)이 있는데, 여기서는 비지도 학습을 통하여 다중비트 시냅스 어레이의 시냅스 웨이트 값을 업데이트하는 것을 예로 하여 설명한다. 뉴런 프로세서에서 상기 학습을 위해 필요한 계산량은 다중비트 시냅스 어레이의 사이즈에 비례하여 많아지게 되는데, 이를 최소화 하기 위해 순람표(look-up table)를 이용하고 업데이트될 시냅스 웨이트 값은 +1, 0, -1의 세 경우로 제한한다. 순람표를 이용한 시냅스 업데이트의 동작은 아래에서 도 4를 참조하여 상세히 설명한다. 뉴런 프로세서는 다중비트 시냅스 어레이 상에서 한 행의 업데이트를 한번에 수행한다. 이 때, 뉴런 프로세서는 다중비트 시냅스 어레이 상에서 x번째 행의 업데이트될 시냅스 웨이트 값들을 순람표를 이용하여 구하고 RE<x>신호를 이용하여 다중비트 시냅스 어레이로 부터 읽어들인 x번째 행의 시 냅스 값들에 더하여 업데이트될 시냅스 웨이트 값 Wnew<0:N-1>을 세팅한다. 이후 뉴런 프로세서는 WE<x>신 호를 이용하여 다중비트 시냅스 어레이의 x번째 행의 시냅스 웨이트 값을 업데이트 한다. 뉴로모픽 시스템이 아날로그 신호를 이용하여 곱셈누적 연산을 처리하는 경우 연산처리 결과가 소자간의 부조화(mismatch) 및 PVT 변화(Process Voltage Temperature variation)에 큰 영향을 받을 수 있지만, 온칩 학 습을 할 수 있는 경우에는 학습을 통해 다중비트 시냅스 어레이의 시냅스 웨이트 값이 알맞게 변화되므로 상기 연산처리 결과가 상기와 같은 영향을 받는 것이 최소화 된다. 도 2는 다중비트 시냅스 어레이에 구비된 다중 비트의 시냅스 회로(이하, '다중비트 시냅스 회로'라 칭 함)를 나타낸 것이다. 여기에서는 다중비트 시냅스 회로가 2×1 사이즈의 6비트(6b) 시냅스 어레이로 구현 된 것을 예시적으로 나타내었다. 도 2를 참조하면, 다중비트 시냅스 회로는 시냅스 회로부(200A),(200B)를 구비한다. 시냅스 회로부(200A)는 다중 비트(예: 6b)를 구현하기 위해 동일한 구성을 갖는 6 개의 시냅스 회로(210A)를 구 비한다. 마찬가지로, 시냅스 회로부(200B)는 다중 비트(예: 6b)를 구현하기 위해 동일한 구성을 갖는 6 개의 시 냅스 회로(210B)를 구비한다. 시냅스 회로부(200A)와 시냅스 회로부(200B)의 구성 및 동작이 동일하고, 시냅스 회로(210A)와 시냅스 회로 (210B)의 구성 및 동작 또한 서로 동일하므로, 여기서는 시냅스 회로부(200A)에 구비된 시냅스 회로(210A)를 예 로 하여 설명한다. 시냅스 회로(210A)는 포워드(forward) 동작부, 백워드(backward) 동작부, 에스램, 라이트 (write) 동작부 및 리드(read) 동작부를 구비한다. 포워드 동작부는 일측 단자(소스)가 전원전압(VDD)에 연결되고 게이트에 포워드바이어스전압(VB_F)이 공급 되는 전류원용 트랜지스터(MP11), 상기 전류원용 트랜지스터(MP11)의 타측 단자(드레인)와 열방향 멤브레인 라 인(MEMF<0>)의 사이에 연결된 스위치용 트랜지스터(MP12) 및 일측 단자가 에스램의 출력단자에 연결되고 타측 단자에 다중 비트의 포워드 입력값에 비례한 듀티비를 갖는 펄스폭변조신호(INF<0>)가 공급되며 출력단자가 상기 스위치용 트랜지스터(MP12)의 게이트에 연결된 낸드게이트(ND11)를 구비한다. 전류원용 트랜지스터(MP11)는 인공신경망 동작에 필요한 곱셈누적연산을 위해 전류를 공급하는 전류원 역할을 한다. 스위치용 트랜지스터(MP12)는 상기 전류원용 트랜지스터(MP11)와 멤브레인 라인(MEMF<0>) 간의 단속을 위해 스 위치 동작을 한다. 낸드게이트(ND11)는 상기 스위치용 트랜지스터(MP12)의 스위치 동작을 제어한다. 이를 위해 상기 낸드게이트 (ND11)는 에스램에 저장된 시냅스 웨이트값(W)과 외부로부터 공급되는 다중 비트의 포워드 입력값에 비례 한 듀티비를 갖는 펄스폭변조신호(INF<0>)를 논리곱 연산하여 그 결과값을 스위치용 트랜지스터(MP12)의 게이 트에 출력한다. 낸드게이트(ND11)의 출력신호에 의해 스위치용 트랜지스터(MP12)가 온 상태로 유지되는 시간 동안 전류원용 트 랜지스터(MP11)가 아날로그 디지털 변환기의 입력 라인인 열방향 멤브레인 라인(MEMF)과 연결되어 그 열방 향 멤브레인 라인(MEMF)에 전하(charge)가 공급된다. 백워드 동작부는 일측 단자(소스)가 전원전압(VDD)에 연결되고 게이트에 백워드바이어스전압(VB_B)이 공급 되는 전류원용 트랜지스터(MP13), 상기 전류원용 트랜지스터(MP13)의 타측 단자(드레인)와 행방향 멤브레인 라 인(MEMF<1>)의 사이에 연결된 스위치용 트랜지스터(MP14) 및 일측 단자가 상기 에스램의 출력단자에 연결 되고 타측 단자에 다중 비트의 백워드 입력값에 비례한 듀티비를 갖는 펄스폭변조신호(INB<0>)이 공급되며 출력 단자가 상기 스위치용 트랜지스터(MP14)의 게이트에 연결된 낸드게이트(ND12)를 구비한다. 전류원용 트랜지스터(MP13)는 인공신경망 동작에 필요한 곱셈누적연산을 위해 전류를 공급하는 전류원 역할을 한다. 스위치용 트랜지스터(MP14)는 상기 전류원용 트랜지스터(MP13)와 멤브레인 라인(MEMB<1>) 간의 단속을 위해 스 위치 동작을 한다. 낸드게이트(ND12)는 상기 스위치용 트랜지스터(MP14)의 스위치 동작을 제어한다. 이를 위해 상기 낸드게이트 (ND14)는 에스램에 저장된 시냅스 웨이트값(W)과 외부로부터 공급되는 다중 비트의 백워드 입력값에 비례 한 듀티비를 갖는 펄스폭변조신호(INB<0>)을 논리곱 연산하여 그 결과값을 스위치용 트랜지스터(MP14)의 게이 트에 출력한다. 낸드게이트(ND12)의 출력신호에 의해 스위치용 트랜지스터(MP14)가 온 상태로 유지되는 시간 동안 전류원용 트 랜지스터(MP13)가 아날로그 디지털 변환기의 입력라인인 행방향 멤브레인 라인(MEMB)과 연결되어 그 행방 향 멤브레인 라인(MEMB)에 전하(charge)가 공급된다. 도 2의 실시예에서는 시냅스 회로(210A)가 포워드 동작과 백워드 동작을 동시에 수행할 수 있도록 포워드 동작 부와 백워드 동작부를 모두 구비한 것을 예로 하여 설명하였으나, 포워드 동작과 백워드 동작을 동시 에 수행할 필요가 없는 경우에는 두 입력이 INF<0>, INB<0>이고 포워드 또는 백워드를 나타내는 제어신호를 가진 추가적인 2:1 멀티플렉서(MUX)의 출력이 낸드게이트(ND11 또는 ND12)의 타측 단자에 연결되어 포워드 동작부 와 백워드 동작부가 공유될 수 있다. 도 2에서는 시냅스 회로부(200A)가 동일한 구성을 갖는 6 개의 시냅스 회로(210A)를 구비하고, 시냅스 회로부 (200B) 또한 동일한 구성을 갖는 6 개의 시냅스 회로(210B)를 구비한다. 따라서, 시냅스 회로부(200A),(200B)에 는 포워드 또는 백워드 동작을 위해 각각 적어도 6개의 전류원용 트랜지스터가 구비되고, 열(x),행(y) 방향으로 각기 배열된 여섯 개의 라인에 각각 연결되는 열방향, 행방향 멤브레인 라인들(MEMF<y>),(MEMB<x>)이 구비된다. 그런데, 전류원의 경우 부조화(mismatch)를 줄이기 위해 사이즈를 증가시키다보면 시냅스 회로(210A) 내에서 상 당한 면적을 차지 할 수 있다. 이를 방지하기 위하여, 포워드 또는 백워드 동작을 위한 전류원용 트랜지스터와스위치용 트랜지스터 및 스위치용 트랜지스터의 스위칭 동작을 제어하는 낸드게이트로 각기 이루어진 포워드 동 작부와 백워드 동작부를 공유할 수 있다. 예를 들어, 시간차(time-interleaved) 방식으로 6비트의 시냅스 중에서 처음에 상위 3비트를 한 번에 처리하고, 그 다음에 하위 3비트를 한 번에 처리할 수 있다. 이때, 6비트의 시냅스 회로부(200A),(200B)에서 각각 2 개의 시냅스 회로(210A)들이 하나의 포워드 동작부와 백워드 동작부를 공유한다. 상기와 같이 하나의 포워드 동작부와 백워드 동작부가 공유될 때, 이들에 각기 연결된 열방향, 행방 향 멤브레인 라인들(MEMF<y>, MEMB<x>)과 아날로그 디지털 변환기들도 같이 공유된다. 따라서, 다중 비트의 시냅스의 동작을 위해, 상기 포워드 동작부와 백워드 동작부는 공유를 통해 최 소 한 개부터 공유 없이 최대 시냅스의 비트 수 만큼으로 구성될 수 있다. 에스램(SRAM)은 시냅스 웨이트값(W)을 저장하는 역할을 한다. 이를 위해, 에스램은 입력단자가 상대방의 출력단자에 서로 연결된 인버터(I1),(I2)를 구비한다. 라이트 동작부는 상기 에스램에 시냅스 웨이트값(W)을 라이트하는 역할을 한다. 이를 위해 라이트 동작부는 일측 단자(드레인)가 에스램의 입력단자에 연결되고 게이트에 라이트인에 이블신호(WE)가 공급되는 트랜지스터(MN11), 일측 단자가 상기 트랜지스터(MN11)의 타측 단자(소스)에 연결되고 타측 단자가 접지단자에 연결되며 게이트에 시냅스 웨이트값(W)이 공급되는 트랜지스터(MN12), 일측 단자(소 스)가 전원전압(VDD)에 연결되고 게이트에 시냅스 웨이트값(W)이 공급되는 트랜지스터(MP15) 및 일측 단자가 상 기 트랜지스터(MP15)의 타측 단자에 연결되고 타측 단자가 상기 에스램의 입력단자에 연결되며, 게이트에 라이트인에이블바신호(WEB)가 공급되는 트랜지스터(MP16)를 구비한다. 뉴런 프로세서에서 설정된 6b의 업데이트될 시냅스 웨이트 값(Wnew)이 시냅스 회로부(200A)에 전달되면, 해 당 시냅스 웨이트 값(Wnew)이 시냅스 회로(210A)의 라이트 동작부에 전달되어 에스램에 대한 라이트 동작이 수행된다. 이때, 다중비트 시냅스 어레이의 행 방향으로 모두 공유되는 라이트 인에이블신호 WE <x>에 의해 에스램에 대한 라이트 동작이 제어된다. 예를 들어, 트랜지스터(MN11)의 게이트에 '하이'의 라이트 인에이블신호 WE<x>가 공급되면 이에 의해 그 트랜지 스터(MN11)가 턴온된다. 이와 같은 상태에서 트랜지스터(MN12)의 게이트에 '하이'의 업데이트 될 시냅스 웨이 트 값(Wnew)이 공급되면 에스램의 두 노드 중 시냅스 웨이트 값(W)이 반전된(inverted) 노드가 트랜지스터 (MN11),(MN12)를 통해 접지단자에 연결되므로 에스램에 '1'이 라이트된다. 다른 예로써, 트랜지스터(MP1 6)의 게이트에 '로우'의 라이트 인에이블바신호 WEB<x>가 공급되면 이에 의해 그 트랜지스터(MP16)가 턴온된다. 이와 같은 상태에서 트랜지스터(MP15)의 게이트에 '로우'의 업데이트 될 시냅스 웨이트 값(Wnew)이 공급되면 전 원전압(VDD)이 트랜지스터(MP15),(MP16)를 통해 에스램의 두 노드 중 시냅스 웨이트 값(W)이 반전된 (inverted) 노드에 공급되므로 에스램에 '0'이 라이트된다. 리드 동작부는 상기 라이트 동작부에 의해 에스램에 업데이트 될 시냅스 웨이트 값(Wnew)이 공급 되기 전 에스램에 이미 저장되어 있는 웨이트값(W)을 읽어들여 뉴런 프로세서에 전달하는 역할을 한다. 참 고로, 다중비트 시냅스 어레이의 에스램에 저장되어 있는 시냅스 웨이트 값을 나타내기 위해 영문자 W를 사용하였다. 상기 W값은 뉴로모픽 시스템의 학습을 통하여 얻어진 업데이트 될 시냅스 웨이트가 라이트 동 작부를 통해 라이트되어 업데이트 된다. 이때 시냅스 어레이에 저장되어 있는 이전의 웨이트 값을 대체하 기 위한 업데이트 될 시냅스 웨이트 값을 나타내기 위해 영문자 Wnew을 사용하였다. 이를 위해 리드 동작부는 일측 단자(드레인)에 리드라인(Wread)이 연결되고 게이트에 리드인에이블신호(R E)가 공급되는 트랜지스터(MN13), 일측 단자가 상기 트랜지스터(MN13)의 타측 단자(소스)에 연결되고 타측 단자 가 접지단자에 연결되며 게이트가 에스램의 입력단자에 연결된 트랜지스터(MN14), 일측 단자(소스)에 리드 라인(Wread)이 연결되고 게이트에 리드인에이블바신호(REB)가 공급되는 트랜지스터(MP17) 및 일측 단자가 상기 트랜지스터(MP17)의 타측 단자에 연결되고 타측 단자가 전원전압(VDD)에 연결되며 게이트가 상기 에스램의 입력단자에 연결된 트랜지스터(MP18)를 구비한다. 다중비트 시냅스 어레이의 행 방향으로 모두 공유되는 리드인에이블신호(RE)가 뉴런 프로세서로부터 활성화되어 ('하이') 시냅스 회로(210A)의 리드 동작부에 전달되면, 한 행의 모든 에스램에 저장되어 있는 웨이트 값(W)이 그 리드 동작부를 통해 다중비트 시냅스 어레이의 열 방향으로 모두 공유된 리드라인 (Wread)에 출력되어 뉴런 프로세서에 전달된다. 이때 리드하려는 다중비트 시냅스 어레이의 한 행을 제외한 다른 모든 행들의 리드인에이블신호(RE)는 비활성화 ('로우')된다. 예를 들어, 트랜지스터(MN13)의 게이트에 '하이'의 리드 인에이블신호 (RE)가 공급되면 이에 의해 그 트랜지스 터(MN13)가 턴온된다. 이때, 에스램에 저장된 시냅스 웨이트값(W)이 '0'인 경우 트랜지스터(MN14)의 게이 트에 '하이'가 공급되어 그 트랜지스터(MN14)가 턴온되므로 리드라인(Wread)에 '0'이 출력된다. 다른 예로써, 트 랜지스터(MP17)의 게이트에 '로우'의 리드 인에이블바신호(REB)가 공급되면 이에 의해 그 트랜지스터(MP17)가 턴온된다. 이때, 에스램에 저장된 시냅스 웨이트값(W)이 '1'인 경우 트랜지스터(MP18)의 게이트에 '로우' 가 공급되어 그 트랜지스터(MP18)가 턴온되므로 리드라인(Wread)에 '1'이 출력된다. 한편, 리드하려는 다중비트 시냅스 어레이의 한 행을 제외한 다른 모든 행들의 리드인에이블신호(RE)와 리드 인에이블바신호(REB)는 각각 '로우'와 '하이'가 공급되어 두 트랜지스터(MP17, MN13) 모두 턴오프된다. 따라서 상기 공유된 리드라인 (Wread)에 영향을 주지 않는다. 상기 설명에서와 같이 시냅스 회로(210A)는 에스램에 저장된 시냅스 웨이트값(W)을 기반으로 포워드 동작 과 백워드 동작을 할 수 있도록 전류원용 트랜지스터(MP11)를 스위치용 트랜지스터(MP12)를 통해 열방향 멤브레 인 라인들(MEMF<y>)에 연결함과 아울러, 전류원용 트랜지스터(MP13)를 스위치용 트랜지스터(MP14)를 통해 행방 향 멤브레인 라인(MEMB<x>)에 연결한다. 이에 따라, 시냅스의 웨이트와 입력값의 곱셈누적연산 값에 비례하는 전하량이 멤브레인 라인들(MEMF<y>),(MEMB<x>)에 공급되어 포워드와 백워드 동작에 필수적인 전치(transpose)동 작이 가능하게 된다. 한편, 도 3은 뉴로모픽 시스템에 구비된 전류형 곱셈누적연산기(current-mode multiplier- accumulator) 를 나타낸 것이다. 도 3을 참조하면, 전류형 곱셈누적연산기는 전하 출력부 및 아날로그 디지털 변환기를 구비한다. 전하 출력부는 열방향 또는 행방향의 멤브레인 라인 예를 들어, 열방향의 멤브레인 라인(MEMF)에 공통으로 연결되어 해당 시냅스 입력값 및 시냅스 웨이트값에 따른 전하량을 각기 출력하는 동일한 구성을 갖는 전하출력 회로(311-313)을 구비한다. 상기 전하출력회로(311-313) 중에서 하나의 전하출력회로 예를 들어, 전하출력회로는 일측 단자가 전원전 압(VDD)에 연결된 전류원(IB1), 상기 전류원(IB1)의 타측 단자와 열방향 또는 행방향의 멤브레인 라인 예를 들어 열방향의 멤브레인(MEMF)의 사이에 연결된 스위치용 트랜지스터(MP21), 다중 비트의 시냅스 입력값( IN0)에 따른 듀티비를 갖는 펄스폭변조신호(PWM)를 발생하는 펄스폭변조회로(311A) 및 상기 펄스폭변조회로(311A)에서 출력 되는 펄스폭변조신호(PWM)와 시냅스 웨이트값(W0)을 논리곱 연산하여 그 연산결과로 상기 스위치용 트랜지스터 (MP21)의 스위치 동작을 제어하는 낸드게이트(ND21)를 구비한다. 아날로그 디지털 변환기는 상기 전하 출력부로부터 열방향의 멤브레인 라인(MEMF)에 존재하는 기생 커패시터(CP)에 누적 충전된 충전전압에 따른 펄스를 생성하는 펄스 생성부 및 상기 펄스 생성부에서 출력되는 펄스의 개수를 카운트하여 그에 따른 디지털 값을 출력하는 디지털 카운터를 구비한다. 상기 펄스 생성부는 상기 기생 커패시터(CP)에 충전된 전압을 기준전압과 비교하여 그에 따른 펄스를 생성 하는 비교기(321A) 및 상기 비교기(321A)에서 '하이'가 출력될 때 마다 상기 기생 커패시터(CP)에 충전된 전압 을 리세트시키는 리세트용 트랜지스터(321B)를 구비한다. 뉴로모픽 시스템에 구현된 인공신경망은 포워드 또는 백워드 동작을 하기 위하여 다음의 [수학식 3]과 같 은 곱셈누적 연산을 한다.수학식 3"}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "여기서, INi는 포워드 또는 백워드 동작을 위한 i번째 시냅스에 입력되는 다중 비트 시냅스 입력값이고, Wi는 i 번째 시냅스의 시냅스 웨이트값이다. N은 다중비트 시냅스 어레이의 행 또는 열의 사이즈이다. 상기 [수학식 3]의 곱셈누적 연산은 전하출력 회로(311-313)에 의해 디지털 도메인이 아닌 아날로그 도메인에서 수행된다. i번째 다중 비트의 시냅스 입력값(INi)의 예로써, 첫 번째 다중 비트의 시냅스 입력값(IN0)은 펄스폭변조 회로 (311A)에서 입력값에 비례한 듀티비를 갖는 펄스폭변조신호로 변조된다. 이렇게 시간정보로 변조된 시냅스 입력 값은 낸드게이트(ND21)에서 시냅스 웨이트 값(W1)과 논리곱 연산된다. 상기 낸드게이트(ND21)의 출력신호는 시 냅스 회로의 전류원(IB1)과 직렬로 연결된 스위치용 트랜지스터(MP21)의 게이트에 공급된다. 따라서, 상기 낸드 게이트(ND21)의 출력값이 '0'인 동안 상기 스위치용 트랜지스터(MP21)가 온되므로 상기 전류원(IB1) 및 스위치 용 트랜지스터(MP21)를 통해 멤브레인 라인(MEMF)에 존재하는 기생 커패시터(CP)에 다음의 [수학식 4]와 같은 전 하(Qi)가 공급된다. 수학식 4"}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "다중비트 시냅스 어레이의 행 또는 열의 개수가 N개라고 할 때, 다중비트 시냅스 어레이의 행 또는 열에 연결된 전하출력회로(311-313)에서 출력되는 전하가 상기 기생 커패시터(CP)에 누적 충전된다. 따라서, 상 기 기생 커패시터(CP)의 누적 충전전압(V)은 다음의 [수학식 5]로 표현된다. 수학식 5"}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "따라서, 상기 기생 커패시터(CP)의 충전전압(V)은 낸드게이트(ND21-ND23)의 곱셈 연산과 상기 전하의 누적연산 에 따른 값을 갖는 아날로그 신호이다. 아날로그 디지털 변환기는 상기 기생 커패시터(CP)에 충전된 아날로그의 충전전압을 디지털신호로 변환하여 출력한다. 아날로그 디지털 변환기의 펄스 생성부는 상기 기생 커패시터(CP)의 충전전압을 기준 전압과 비교하 여 그 비교 결과에 따른 펄스를 생성한다. 상기 펄스 생성부의 비교기(321A)는 외부의 기준전압을 사용하 지 않고 직렬 연결된 복수 개(짝수 개)의 인버터로 구성된 버퍼단으로 구현할 수 있다. 여기서, 첫 번째 인버터 의 로직 문턱전압(logic threshold voltage)이 기준전압으로 사용된다. 따라서, 초기 상태에서는 기생 커패시터 (CP)의 충전전압이 접지전압(GND)의 레벨이므로 상기 버퍼단의 출력은 '로우'가 되고, 이에 의해 리세트용 트랜 지스터(321B)는 오프 상태로 유지된다. 이후, 낸드게이트(ND21-ND23)의 곱셈 연산과 상기 전하의 누적연산에 의 해 기생 커패시터(CP)의 충전전압이 상기 기준전압보다 높을 때 상기 버퍼단의 출력은 '하이'가 되고, 이에 의해리세트용 트랜지스터(321B)가 턴온되어 그 기생 커패시터(CP)의 충전전압이 리세트된다. 이와 같은 과정을 통해 상기 비교기(321A)로부터 하나의 펄스가 발생된다. 상기 비교기(321A)의 비교 동작 및 리세트용 트랜지스터 (321B)에 의한 기생 커패시터(CP)의 충전전압 리세트 동작은 상기 곱셈누적 연산에 의한 기생 커패시터(CP)의 충 전전압이 소모될 때 까지 반복적으로 수행된다. 따라서, 펄스 생성부를 통해 생성되는 총 펄스의 수는 상 기 곱셈누적 연산의 결과에 비례한다. 디지털 카운터는 상기 펄스 생성부에서 출력되는 펄스의 개수를 카운트하여 그에 따른 디지털 값을 뉴런 프로세서에 출력한다. 상기 전류형 곱셈누적연산기의 시냅스 입력값(IN)은 다중 비트이고, 시냅스 웨이트값(W)은 1b인 것을 예로 하여 설명한 것이다. 이와 같은 구조를 다중비트 시냅스 어레이의 다중 비트의 시냅스 웨이트로 확장하기 위해서는 시냅스 웨이 트의 비트 수에 따른 가중치를 비트 별로 보상해주고 더해주는 것이 필요하다. 이를 위해 아날로그 도메인인 시 냅스의 전류원(IB)의 전류 값을 보상하거나 디지털 도메인인 디지털 카운터의 출력값을 보상 할 수 있다. 이와 같은 상기 전류형 곱셈누적연산기는 디지털 곱셈기와 디지털 덧셈기 대신 아날로그 회로로 구현되므 로, 저전력과 적은 면적으로 구현할 수 있다. 상기 전류형 곱셈누적연산기의 계산 결과가 디지털 회로에 비하여 부정확하지만 온칩 학습으로 어느정도 보상이 가능하다. 도 4는 뉴런 프로세서의 상세 블록도로서 이에 도시한 바와 같이, 시냅스 업데이트 변화량을 계산하기 위 해 사용되는 열 요소(column component)의 전체 또는 부분 비트를 입력으로 사용하여 해당 주소값을 출력하는 디코더; 시냅스 업데이트 변화량 계산에 필요한 행 요소(row component)와 상기 해당 주소값을 근거로 열 요소(column component)의 전체 비트 또는 부분 비트만 사용하여 시냅스 업데이트 변화량과 관계된 계산값을 저 장하고 행 요소가 바뀔 때마다 다시 생성되는 계산값을 저장하는 가상 순람표(virtual look-up table); 배치 학습 여부를 나타내는 배치신호(Batch)에 따라 상기 가상 순람표의 출력을 2개의 경로로 분배하여 출 력하는 디멀티플렉서; 상기 가상 순람표의 출력을 누적하는 누산기; 및 상기 디멀티플렉서 및 누산기의 출력을 공급받아 시냅스 업데이트 변화량을 +1, 0, -1로 출력하는 3레벨 펑션부(tri- level functionUnit)를 구비한다. 디코더는 열 요소(column component)를 입력으로 받아서 가상 순람표의 주소값을 출력한다. 가상 순람표는 상기 디코더로부터 주소값을 받아서 미리 계산된 결과값을 출력한다. 뉴로모픽 시스템 은 라이트인에이블신호 WE<i>에 따라 다중비트 시냅스 어레이의 한 행을 한 번에 업데이트 하므로, 한 행의 시냅스 웨이트 업데이트 변화량()을 구하기 위하여 행 순서인 i는 고정시키고 열 순서인 j는 0부터 N-1까지 변화시킨다. 이와 같이 행 순서가 고정되므로 시냅스 웨이트 업데이트 변화량을 구하기 위해 사용되는 행 요소(row component)는 한 행의 시냅스 웨이트 업데이트 변화량을 구하는 동안 반복적으로 사용될 수 있다. 따라서 행 요소로부터 가상 순람표를 생성할 수 있게 된다. 가상 순람표는 시냅스 웨이트 업데이트 변화량()을 계산하기 위해 사용되는 열 요소(column component)의 전체 비트 또는 부분 비트만 사용하여 시냅스 업데이트 변화량과 관계된 계산값을 미리 저장할 수 있다. 이와 같은 가상 순람표는 행 요소가 바 뀔 때마다 다시 생성된다. 한편, 배치는 학습 속도를 가속하기 위하여 사용되는 알고리즘 기법으로 여러 입력으로 얻어진 시냅스 업데이트 변화량을 평균을 통해 여러 번이 아닌 한 번에 업데이트 한다. 이를 위해 디멀티플렉서는 제어신호인 배치 신호(Batch)에 따라 입력을 누산기로 전달하거나 바로 3 레벨 펑션부로 전달한다. 누산기는 가상 순람표의 출력값을 누적하는 역할을 한다. 3 레벨 펑션부는 상기 디멀티플렉서 및 누산기의 출력을 공급받아 시냅스 업데이트 변화량을 출 력하되, 다음의 [수학식 6]을 이용하여 세 개의 레벨(+1, 0, -1)로 변환하여 시냅스 웨이트 업데이트 변화량 ( )을 출력한다.수학식 6"}
{"patent_id": "10-2018-0027307", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "상기 설명에서는 3 레벨 펑션부를 통해 시냅스 웨이트 업데이트 변화량( )을 세 개의 레벨로 단순화 하여 출력하는 것을 예로 하여 설명하였지만, 이에 한정되는 것이 아니라 뉴로모픽 시스템의 데이터셋 (data set)에 따라 다른 함수로 알맞게 변경될 수 있다. 뉴로모픽 시스템은 상기와 같은 가상 순람표를 이용하여 반복되는 계산 결과들을 미리 마련해 둠으로 써 뉴로모픽의 학습에 필요한 많은 양의 연산이 줄어든다. 이에 따라, 뉴로모픽 시스템에서 열별(row-by- row) 방식으로 시냅스 웨이트 업데이트를 수행하는데 소요되는 하드웨어 비용을 줄일 수 있다. 뉴로모픽 시스템은 CMOS 28nm 공정으로 설계되었고, 손 글씨의 데이터 셋인 MNIST(Modified National Institute of Standards and Technology database)를 입력으로 하여 비지도 학습을 통해 입력 데이터를 다시 복원하는 동작을 수행하였으며, 도 5의 (a)-(c)는 그와 관련된 이미지를 나타낸 것이다. 즉, 도 5의 (a)는 입력으로 사용된 70장의 MNIST 이미지이다. 도 5의 (b)는 비지도 학습을 하지 않았을 때 랜덤 시냅스 웨이트를 가진 뉴로모픽 시스템에 의해 복원된 MNIST 이미지이다. 도 5의 (c)는 비지도 학습을 통 해 시냅스 웨이트를 업데이트 한 후 뉴로모픽 시스템에 의해 복원된 MNIST 이미지이다. 상기 설명에서 트랜지스터의 인용부호 'MP'는 P 채널 MOS 트랜지스터를 의미하고, 'MN'은 N 채널 MOS 트랜지스 터를 의미한다. 또한, 도 2 및 도 3에서 스위치 트랜지스터로서 피모스 트랜지스터(MP12,MP14), (MP21,MP22,MP23)가 사용된 것 에 대응하여 이들의 구동을 제어하기 위한 논리소자로서 낸드게이트(ND11,ND12),(ND21-ND23)가 사용된 것을 예 로 하여 설명하였다. 따라서, 상기 스위치 트랜지스터로서 다른 형태의 소자(예: 엔모스 트랜지스터)가 사용되 는 경우 이들의 구동을 제어하기 위한 논리소자로서 다른 논리소자(예: 앤드게이트)가 사용될 수 있다. 이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다."}
{"patent_id": "10-2018-0027307", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명에 따른 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템의 전체 구조를 나타낸 도 면. 도 2는 본 발명에 따른 뉴로모픽 시스템에 포함된 다중 비트 시냅스 회로도. 도 3은 본 발명에 따른 뉴로모픽 시스템에 포함된 전류형 곱셈누적 연산기의 회로도. 도 4는 본 발명에 따른 전치 가능한 메모리와 가상 순람표를 이용한 뉴로모픽 시스템에서 시냅스 웨이트값 변화 량 연산의 설명도. 도 5의 (a)는 본 발명에 따른 뉴로모픽 시스템의 입력으로 사용된 MNIST 이미지. 도 5의 (b)는 본 발명에 따른 뉴로모픽 시스템에 의해 학습 전에 복원된 이미지. 도 5의 (c)는 본 발명에 따른 뉴로모픽 시스템에 의해 학습 후에 복원된 이미지."}
