// Full adder TB
module FA_TB;
  reg a,b,cin;
  wire s,c;
  
  FA FA_TB(s,c,a,b,cin);
  
  initial
    begin
      a=0;b=0;cin=0;
      #5; a=0;b=0;cin=1;
      #5; a=0;b=1;cin=0;
      #5; a=0;b=1;cin=1;
      #5; a=1;b=0;cin=0;
      #5; a=1;b=0;cin=1;
      #5; a=1;b=1;cin=0;
      #5; a=1;b=1;cin=1;
      #5;$stop;
    end
  initial
    begin
      $dumpfile("dump.vcd");
      $dumpvars(1);
    end
endmodule
