%Template voor elk apart blok EPO3 A4
\documentclass{scrreprt} % scrartcl of scrreprt
\input{../../library/preamble.tex} 
\input{../../library/style.tex}
\addbibresource{../../library/bibliography.bib}

\author{Erwin de Haan}% <------fill in your name
\title{EPO3: Eindrapport - RAM Controller}

\begin{document}
\chapter{RAM Controller} %<----- fill in section name
\label{ch:ram-controller} % <-----fill in label name

% describe function of block
De RAM controller regelt de *\_can\_access signalen naar de andere modules en het RAM Write-Enable signaal. Het RAM Write-Enabled signaal is active-low de andere zijn active-high. De RAM controller zorgt er op deze manier dus voor dat niet twee modules op de RAM adres en data bussen tegelijk een waarde op de bus drukken. Dit doet hij voor de interne modules en de extrene SRAM chip. Wij gebruiken een 4Mb SRAM chip van Alliance Memory, namelijk de AS6C4008-55PCN. Deze chip wordt geleverd in een DIP-32 package.
Iedere SRAM chip die sneller reageert dan de helft van onze klokcyclus zou voldoen. Echter is het met onze huidige setup, met de VGA signalen buiten om, zaak dat de SRAM chip zo snel mogelijk na adres wijziging de data op de data pinnen heeft staan.
De chip die door ons gekozen is heeft een maximale delay van 55 ns tussen adres wijziging en stabiele data op de uitgangen, dit geldt ook voor de write cyclus.



%specificaties blok (copy paste)
\section{Specificaties}
De waarheidstabellen waaraan deze schakeling zijn gegeven in \ref{tab:ramcontroller-truth-re} en \ref{tab:ramcontroller-truth-ca}.

\begin{table}[H]
\centering
\caption{Waarheidstabel van de RAM Controller voor het write\_enable signaal}
\label{tab:ramcontroller-truth-re}
\begin{tabular}{c c c c c c | c}
	\hline\hline
 	is\_init & decoder\_write & draw\_write & draw\_read & vga\_read & clk & write\_enable\\
 	\hline	
	0 & - & - & - & - & 0 & 0\\
	0 & 0 & 0 & - & - & - & 0\\
	0 & - & - & - & 1 & - & 0\\
	0 & - & - & 1 & - & - & 0\\
	0 & 0 & 1 & 0 & 0 & 1 & 1\\
	0 & 1 & 0 & 0 & 0 & 1 & 1\\
	0 & 1 & 1 & 0 & 0 & 1 & 1\\
	1 & - & - & - & - & 0 & 0\\
	1 & 0 & - & - & - & 1 & 0\\
	1 & 1 & - & - & - & 1 & 1\\
  	\hline
\end{tabular}
\end{table}

\begin{table}[H]
\centering
\caption{Waarheidstabel van de RAM Controller voor de *\_can\_access signalen}
\label{tab:ramcontroller-truth-ca}
\begin{tabular}{c c c | c c c}
	\hline\hline
 	is\_init & vga\_claim & decoder\_claim & vga\_can\_access & decoder\_can\_access & draw\_can\_access\\
 	\hline	
	0 & 0 & 0 & 1 & 1 & 1\\
	0 & 0 & 1 & 1 & 1 & 0\\
	0 & 1 & - & 1 & 0 & 0\\
	1 & - & - & 0 & 1 & 0\\
  	\hline
\end{tabular}
\end{table}

\section{Ontwerp \& Implementatie}
De communicatie met de SRAM chip is tijdsgevoelig, in de datasheet van de SRAM chip staat de “time-constraints”.
Aan de figuren \ref{fig:ramcontroller-read-cycle}, \ref{fig:ramcontroller-write-cycle} en \ref{fig:ramcontroller-time-constraints} is te zien dat deze SRAM chip dermate snel is dat wij nooit langer dan 1 klokslag nodig zullen hebben om een operatie op het RAM uit te voeren.
De maximale delay die deze chip met zich mee brengt is 55 ns, dit is ver onder onze klokperiode van ongeveer 163 ns.
We kunnen dus iedere halve klokcyclus het write enable signaal hoog maken als er geschreven dient te worden, deze 80 ns puls is nog steeds meer dan lang genoeg om te schrijven.
Deze is ook makkelijk te realizeren door het schrijf signaal samen met de klok op een AND poort aan te sluiten.
We hebben in ons ontwerp gedeelde adres en data bussen geïntegreerd en de *\_can\_access signalen vertellen aan de modules op de bus of zij een signaal op de bus mogen duwen.
Één van de voordelen is dat de adres lijnen en data lijnen niet door de ramcontroller geroute hoeven te worden.
De ram controller hoeft zich dus alleen maar bezig te houden het het toegang verlenen en het maken van het write\_enable signaal dat naar de RAM chip gaat.
Dit uiteindelijke signaal is low-active en word buiten de ramcontroller geïnverteerd.

\begin{figure}[H]
\centering
	\includegraphics[width=\textwidth]{resources/read_cycle-rc.pdf}
	\caption{De typische lees cyclus van de SRAM chip \cite{ram-datasheet}}
	\label{fig:ramcontroller-read-cycle}
\end{figure}

\begin{figure}[H]
\centering
	\includegraphics[width=\textwidth]{resources/write_cycle-rc.pdf}
	\caption{De typische schrijf cyclus van de SRAM chip \cite{ram-datasheet}}
	\label{fig:ramcontroller-write-cycle}
\end{figure}

\begin{figure}[H]
\centering
	\includegraphics[width=\textwidth]{resources/time_constraints-rc.pdf}
	\caption{De “time-constraints” van de SRAM chip \cite{ram-datasheet}}
	\label{fig:ramcontroller-time-constraints}
\end{figure}

%VHDL Sim
\section{VHDL simulatie}
De VHDL is zeer kort en bondig. Het zorgt dat de uitgangen voldoen aan de waarheidstabellen.
In de simulatie zien we dat inderdaad de waarheidstabel goed geimplementeerd is.

\begin{figure}[H]
\centering
	\includegraphics[width=\textwidth]{resources/wave-narrow.png}
	\caption{Het resultaat van de ModelSim-simulatie}
	\label{fig:ramcontroller-sim}
\end{figure}

%Synthese
\section{Synthese \& Lay-out}
Zoals te zien in in de lay-out (Figuur \ref{fig:ramcontroller-layout}) is dit een zeer compacte module. De simulaties in modelsim van de extracted en sythesized VHDL geven één zelfde beeld.

\begin{figure}[H]
\centering
	\includegraphics[width=0.5\textwidth]{resources/layout_ramcontroller.png}
	\caption{De RAM controller layout}
	\label{fig:ramcontroller-layout}
\end{figure}

%Switchlevel test
\section{Switch-level}
De switch-level simulatie verliep vlekkeloos. Zie Figuur \ref{fig:ramcontroller-sl-sim}.
\begin{figure}[H]
\centering
	\includegraphics[width=0.8\textwidth]{resources/wave_sls.png}
	\caption{De RAM controller switch level simulatie}
	\label{fig:ramcontroller-sl-sim}
\end{figure}

%Conclusie
\section{Conclusie}
Als we de resultaten van de SLS simulatie vergelijken met de resultaten uit modelsim dan komen deze exact overeen.

De VHDL beschrijving en testbench staan in Bijlagen \ref{appsec:ramcontroller.vhd}, \ref{appsec:ramcontroller-behaviour.vhd}, \ref{appsec:ram-control-tb.vhd} en \ref{appsec:ram-control-tb-behaviour.vhd}

\end{document}