<!--
::METADATA::
type: module-index
topic_id: 02-04-sentencias-concurrentes
file_id: 02-04-sentencias-concurrentes-intro
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 2
tags: [concurrente, when, select]
search_keywords: "concurrente, when, select, asignacion, signal"
-->

# Sentencias Concurrentes

## Descripción

Utilizar sentencias concurrentes en VHDL: asignaciones, with-select, when-else.

## Objetivos de Aprendizaje

- Usar asignaciones concurrentes
- Implementar with-select
- Aplicar when-else

## Contenido

- [Teoría](./theory/)
- [Métodos](./methods/)
- [Problemas](./problems/)
- [Soluciones](./solutions/)
- [Aplicaciones](./applications/)

## Prerrequisitos

- [02-03-tipos-datos](../02-03-tipos-datos/)

## Recursos Relacionados

- [Glosario](../../GLOSSARY/README.md)
- [Volver al módulo](../)
- [Índice principal](../../README.md)

## Tiempo Estimado

1-3 horas de estudio.

## Nivel de Dificultad

Intermedio (2/3)
