# 컴퓨터의 두뇌, CPU

## 중앙처리장치의 구성

### 중앙처리장치
  - 주기억장치에 저장된 명령어를 읽어 들여 해독하고 실행하는 장치
  - 구성: 제어장치, 연산장치, 레지스터
    
## 제어장치
  - 주기억장치에 기억된 명령을 하나씩 가져와 해독한 후 해당 장치에게 제어 신호를 보내어 지시함
  - 명령 실행 단계
    1. 인출 단계(Fetch0): 주기억장치에 기억된 명령어 하나를 읽어들임
    2. 해독 단계(Decode): 읽어들인 명령어를 제어 정보를 해독함
    3. 실행 단계(Execute): 해독된 명령어를 실행함

## 연산장치
  - 제어장치의 명령에 따라 산술 및 논리 연산을 수행하는 장치

## 레지스터
  - CPU 내부에서 처리할 명령어나 연산의 중간 값 등을 일시적으로 저장하는 기억장치
  - 종류
    - 제어장치
      - 프로그램 카운터: 다음에 실행할 명령어의 주소를 저장함
      - 명령어 레지스터: 현재 실행 중인 명령어를 저장함
      - 디코더: 명령어 레지스터의 내용을 해독하여 명령 실행을 위한 제어 신호를 생성함
      - 제어 레지스터: CPU 작동 제어에 필요한 여러 플래그와 상태를 저장함
      - 메모리 주소 레지스터(MAR): Meomory Address Register, 메모리에 접근(읽기/ 쓰기)할 주소를 저장함
      - 메모리 버퍼 레지스터(MBR): Meomory Buffer Register, 메모리와 CPU 간 전송 데이터 임시 저장함
    - 연산장치
      - 산술 연산 회로: 산술 연산(덧셈, 뺄셈, 곱셈, 나눗셈)을 수행함 / 가산기, 보수기, 누산기 등으로 구성됨
      - 논리 연산 회로: 논리 연산(AND, OR, NOT, XOR 등)을 수행함/ 해당 연산을 수행하는 게이트들로 구성됨
      - 데이터 레지스터: 연산 자료를 일시적 저장
      - 누산기: 연산 결과를 일시적으로 저장
      - 상태 레지스터(플래그 레지스터): 연산 결과의 상태(부호, 자리올림, 오버플로 등)을 저장함
      - 시프트 레지스터: 기억된 내용을 한 자리씩 이동
    - 범용 레지스터(GPR): 다양한 목적으로 데이터를 일시 저장함
    - 스택 포인터(Stack Pointer): 현재 사용 중인 스택의 최상단 주소를 저장함

## 버스
  - 주기억장치와 CPU 사이의 정보 신회의 묶음(집합)
  
  - 데이터 버스
    - 실제 데이터를 전송하는 역할 수행
    - 데이터 버스의 폭 = 한 번에 전숭 가능함 데이터 비트 수
    - 데이터 버스 폭이 64비트 = 64비트로 표현되는 데이터
  - 주소 버스
    - CPU가 사용하는 메모리 주소를 전달하는 역할 수행
    - 주소 버스의 폭 = 접근 가능한 메모리 주소의 범위
    - 주소 버스 폭이 64비트 = 2^64개의 메모리 위치 접근 가능
  - 제어 버스
    - CPU와 다른 장치들 간에 명령, 상태 신호, 제어 신호를 전달

---

### 예제문제
  1.

---













