{"title":"ASML โชว์ผลทดสอบเครื่อง EUV High-NA ทำวงจรขนาด 8nm สำเร็จ เล็กที่สุดที่เคยมีมา","link":"https://www.blognone.com/node/140072","date":1717176541000,"content":"<div><div><div><p>ASML โชว์ประสิทธิภาพของเครื่องผลิตชิปตระกูล EUV High-NA ว่าสามารถทำลายวงจรระดับ 8nm ได้สำเร็จ หลังจากเมื่อเดือนเมษายนเคยสาธิตลายวงจรระดับ 10nm ด้วยเครื่อง High NA เช่นกัน</p>\n<p>เครื่องผลิตชิป EUV เดิมนั้นสามารถวาดลายวงจรที่ระดับเล็กสุด (critical dimension - CD) ได้ที่ระดับ 13.5nm หากเครื่อง High NA สามารถทำได้ที่ 8nm โดยที่ยังมีความเสถียรพอใช้งานผลิตจริง ก็จะสร้างความได้เปรียบให้กับผู้ผลิตที่มีเครื่อง High-NA ในมืออย่างมาก</p>\n<p>ตัวเลขชื่อเทคโนโลยีการผลิตชิปที่เรามักได้ยินกันว่า 5nm หรือ 3nm นั้นแยกออกจากขนาดลายวงจรจริงๆ บนแผ่นซิลิกอนมาหลายปีแล้ว เช่นทุกวันนี้เทคโนโลยี 3nm นั้นอาจจะมีระยะห่างระหว่างเส้นวงจรที่ 24nm โดยโรงงานผู้ผลิตชิปมักตั้งชื่อสายการผลิตใหม่เมื่อประสิทธิภาพชิปที่ได้ต่างจากของเดิมเพียงพอ ถือเป็นการตัดรุ่นสินค้า และชื่อเทคโนโลยีที่ฟังดูคล้ายกันจากแต่ละบริษัทก็อาจจะมีขนาดจริงบนชิปต่างกันมาก</p>\n<p>นอกจากความสำเร็จในการย่อขนาดลายวงจรแล้ว ASML ยังนำเสนอแผนการหลังปี 2033 ว่ามีแนวทางพัฒนาเทคโนโลยี Hyper-NA ต่อไป แต่สายการผลิตเครื่อง EUV ดั้งเดิมก็ยังมีแผนพัฒนาต่อไปเรื่อยๆ</p>\n<p>ที่มา - <a href=\"https://www.tomshardware.com/pc-components/cpus/asml-sets-new-chipmaking-density-record-proposes-hyper-na-tools-and-radical-euv-speed-boosts\">Tom's Hardware</a></p>\n<p><img src=\"https://www.blognone.com/sites/default/files/externals/dc935b4ade517643b9f7922ba56252d9.jpeg\" /></p>\n</div></div></div><div><div>Topics: </div><div><div><a href=\"/topics/asml\">ASML</a></div><div><a href=\"/topics/semiconductor\">Semiconductor</a></div></div></div>","author":"lew","siteTitle":"Blognone","siteHash":"ededadcf18490b3937e7dd89ebe8c00dc129addbdf1ebe4aff1f458146693da0","entryHash":"c9ef7ee8e60edd63b2536dfa567bbf3983821971af1f587692dfefe206d399bc","category":"Thai"}