TimeQuest Timing Analyzer report for Lab2Demo
Mon Sep 23 20:03:35 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst55|out_clk_next'
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst75|out_clk_next'
 15. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst74|out_clk_next'
 16. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst97|out_clk_next'
 17. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst91|out_clk_next'
 18. Slow 1200mV 85C Model Setup: 'tastatura:inst12|Debouncer:inst40|inst1'
 19. Slow 1200mV 85C Model Hold: 'CLK'
 20. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst97|out_clk_next'
 21. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst55|out_clk_next'
 22. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst75|out_clk_next'
 23. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst74|out_clk_next'
 24. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst91|out_clk_next'
 25. Slow 1200mV 85C Model Hold: 'tastatura:inst12|Debouncer:inst40|inst1'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:inst55|out_clk_next'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'tastatura:inst12|Debouncer:inst40|inst1'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:inst97|out_clk_next'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:inst74|out_clk_next'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:inst75|out_clk_next'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:inst91|out_clk_next'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 85C Model Metastability Report
 38. Slow 1200mV 0C Model Fmax Summary
 39. Slow 1200mV 0C Model Setup Summary
 40. Slow 1200mV 0C Model Hold Summary
 41. Slow 1200mV 0C Model Recovery Summary
 42. Slow 1200mV 0C Model Removal Summary
 43. Slow 1200mV 0C Model Minimum Pulse Width Summary
 44. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst55|out_clk_next'
 45. Slow 1200mV 0C Model Setup: 'CLK'
 46. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst75|out_clk_next'
 47. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst74|out_clk_next'
 48. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst97|out_clk_next'
 49. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst91|out_clk_next'
 50. Slow 1200mV 0C Model Setup: 'tastatura:inst12|Debouncer:inst40|inst1'
 51. Slow 1200mV 0C Model Hold: 'CLK'
 52. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst97|out_clk_next'
 53. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst55|out_clk_next'
 54. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst74|out_clk_next'
 55. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst75|out_clk_next'
 56. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst91|out_clk_next'
 57. Slow 1200mV 0C Model Hold: 'tastatura:inst12|Debouncer:inst40|inst1'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst55|out_clk_next'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'tastatura:inst12|Debouncer:inst40|inst1'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst97|out_clk_next'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst74|out_clk_next'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst75|out_clk_next'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst91|out_clk_next'
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Slow 1200mV 0C Model Metastability Report
 70. Fast 1200mV 0C Model Setup Summary
 71. Fast 1200mV 0C Model Hold Summary
 72. Fast 1200mV 0C Model Recovery Summary
 73. Fast 1200mV 0C Model Removal Summary
 74. Fast 1200mV 0C Model Minimum Pulse Width Summary
 75. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst55|out_clk_next'
 76. Fast 1200mV 0C Model Setup: 'CLK'
 77. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst75|out_clk_next'
 78. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst74|out_clk_next'
 79. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst97|out_clk_next'
 80. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst91|out_clk_next'
 81. Fast 1200mV 0C Model Setup: 'tastatura:inst12|Debouncer:inst40|inst1'
 82. Fast 1200mV 0C Model Hold: 'CLK'
 83. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst97|out_clk_next'
 84. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst55|out_clk_next'
 85. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst75|out_clk_next'
 86. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst74|out_clk_next'
 87. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst91|out_clk_next'
 88. Fast 1200mV 0C Model Hold: 'tastatura:inst12|Debouncer:inst40|inst1'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst55|out_clk_next'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 'tastatura:inst12|Debouncer:inst40|inst1'
 92. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst97|out_clk_next'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst74|out_clk_next'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst75|out_clk_next'
 95. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst91|out_clk_next'
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Fast 1200mV 0C Model Metastability Report
101. Multicorner Timing Analysis Summary
102. Setup Times
103. Hold Times
104. Clock to Output Times
105. Minimum Clock to Output Times
106. Board Trace Model Assignments
107. Input Transition Times
108. Slow Corner Signal Integrity Metrics
109. Fast Corner Signal Integrity Metrics
110. Setup Transfers
111. Hold Transfers
112. Report TCCS
113. Report RSKM
114. Unconstrained Paths
115. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Lab2Demo                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                           ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; Clock Name                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                     ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; CLK                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                     ;
; CLK_DIVIDER:inst55|out_clk_next         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst55|out_clk_next }         ;
; CLK_DIVIDER:inst74|out_clk_next         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst74|out_clk_next }         ;
; CLK_DIVIDER:inst75|out_clk_next         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst75|out_clk_next }         ;
; CLK_DIVIDER:inst91|out_clk_next         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst91|out_clk_next }         ;
; CLK_DIVIDER:inst97|out_clk_next         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst97|out_clk_next }         ;
; tastatura:inst12|Debouncer:inst40|inst1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { tastatura:inst12|Debouncer:inst40|inst1 } ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note                                           ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
; 104.71 MHz ; 104.71 MHz      ; CLK_DIVIDER:inst55|out_clk_next         ;                                                ;
; 123.29 MHz ; 123.29 MHz      ; CLK                                     ;                                                ;
; 383.88 MHz ; 383.88 MHz      ; CLK_DIVIDER:inst75|out_clk_next         ;                                                ;
; 389.71 MHz ; 389.71 MHz      ; CLK_DIVIDER:inst74|out_clk_next         ;                                                ;
; 445.83 MHz ; 445.83 MHz      ; CLK_DIVIDER:inst97|out_clk_next         ;                                                ;
; 455.79 MHz ; 455.79 MHz      ; CLK_DIVIDER:inst91|out_clk_next         ;                                                ;
; 652.32 MHz ; 500.0 MHz       ; tastatura:inst12|Debouncer:inst40|inst1 ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                              ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLK_DIVIDER:inst55|out_clk_next         ; -8.904 ; -107.163      ;
; CLK                                     ; -7.111 ; -441.871      ;
; CLK_DIVIDER:inst75|out_clk_next         ; -1.605 ; -9.172        ;
; CLK_DIVIDER:inst74|out_clk_next         ; -1.566 ; -9.934        ;
; CLK_DIVIDER:inst97|out_clk_next         ; -1.243 ; -12.133       ;
; CLK_DIVIDER:inst91|out_clk_next         ; -1.194 ; -7.775        ;
; tastatura:inst12|Debouncer:inst40|inst1 ; -0.533 ; -1.985        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLK                                     ; -0.144 ; -0.232        ;
; CLK_DIVIDER:inst97|out_clk_next         ; -0.143 ; -0.143        ;
; CLK_DIVIDER:inst55|out_clk_next         ; 0.193  ; 0.000         ;
; CLK_DIVIDER:inst75|out_clk_next         ; 0.360  ; 0.000         ;
; CLK_DIVIDER:inst74|out_clk_next         ; 0.361  ; 0.000         ;
; CLK_DIVIDER:inst91|out_clk_next         ; 0.361  ; 0.000         ;
; tastatura:inst12|Debouncer:inst40|inst1 ; 0.380  ; 0.000         ;
+-----------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLK                                     ; -3.000 ; -270.180      ;
; CLK_DIVIDER:inst55|out_clk_next         ; -1.000 ; -20.000       ;
; tastatura:inst12|Debouncer:inst40|inst1 ; -1.000 ; -19.000       ;
; CLK_DIVIDER:inst97|out_clk_next         ; -1.000 ; -12.000       ;
; CLK_DIVIDER:inst74|out_clk_next         ; -1.000 ; -10.000       ;
; CLK_DIVIDER:inst75|out_clk_next         ; -1.000 ; -10.000       ;
; CLK_DIVIDER:inst91|out_clk_next         ; -1.000 ; -10.000       ;
+-----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst55|out_clk_next'                                                                                                      ;
+--------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -8.904 ; tastatura:inst12|inst32 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.300     ;
; -8.904 ; tastatura:inst12|inst32 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.300     ;
; -8.904 ; tastatura:inst12|inst32 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.300     ;
; -8.904 ; tastatura:inst12|inst32 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.300     ;
; -8.890 ; tastatura:inst12|inst30 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.286     ;
; -8.890 ; tastatura:inst12|inst30 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.286     ;
; -8.890 ; tastatura:inst12|inst30 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.286     ;
; -8.890 ; tastatura:inst12|inst30 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.286     ;
; -8.840 ; tastatura:inst12|inst31 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.236     ;
; -8.840 ; tastatura:inst12|inst31 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.236     ;
; -8.840 ; tastatura:inst12|inst31 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.236     ;
; -8.840 ; tastatura:inst12|inst31 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.236     ;
; -8.827 ; tastatura:inst12|inst32 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.562     ;
; -8.827 ; tastatura:inst12|inst32 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.562     ;
; -8.824 ; tastatura:inst12|inst30 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.220     ;
; -8.824 ; tastatura:inst12|inst30 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.220     ;
; -8.824 ; tastatura:inst12|inst30 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.220     ;
; -8.824 ; tastatura:inst12|inst30 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.220     ;
; -8.806 ; tastatura:inst12|inst32 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.202     ;
; -8.806 ; tastatura:inst12|inst32 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.202     ;
; -8.806 ; tastatura:inst12|inst32 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.202     ;
; -8.806 ; tastatura:inst12|inst32 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.202     ;
; -8.801 ; tastatura:inst12|inst30 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.536     ;
; -8.801 ; tastatura:inst12|inst30 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.536     ;
; -8.763 ; tastatura:inst12|inst31 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.498     ;
; -8.763 ; tastatura:inst12|inst31 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.498     ;
; -8.747 ; tastatura:inst12|inst37 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.143     ;
; -8.747 ; tastatura:inst12|inst37 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.143     ;
; -8.747 ; tastatura:inst12|inst37 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.143     ;
; -8.747 ; tastatura:inst12|inst37 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.143     ;
; -8.742 ; tastatura:inst12|inst31 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.138     ;
; -8.742 ; tastatura:inst12|inst31 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.138     ;
; -8.742 ; tastatura:inst12|inst31 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.138     ;
; -8.742 ; tastatura:inst12|inst31 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.138     ;
; -8.703 ; tastatura:inst12|inst33 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.099     ;
; -8.703 ; tastatura:inst12|inst33 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.099     ;
; -8.703 ; tastatura:inst12|inst33 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.099     ;
; -8.703 ; tastatura:inst12|inst33 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.099     ;
; -8.701 ; tastatura:inst12|inst34 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.097     ;
; -8.701 ; tastatura:inst12|inst34 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.097     ;
; -8.701 ; tastatura:inst12|inst34 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.097     ;
; -8.701 ; tastatura:inst12|inst34 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.097     ;
; -8.681 ; tastatura:inst12|inst37 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.077     ;
; -8.681 ; tastatura:inst12|inst37 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.077     ;
; -8.681 ; tastatura:inst12|inst37 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.077     ;
; -8.681 ; tastatura:inst12|inst37 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.077     ;
; -8.658 ; tastatura:inst12|inst37 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.393     ;
; -8.658 ; tastatura:inst12|inst37 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.393     ;
; -8.635 ; tastatura:inst12|inst34 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.031     ;
; -8.635 ; tastatura:inst12|inst34 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.031     ;
; -8.635 ; tastatura:inst12|inst34 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.031     ;
; -8.635 ; tastatura:inst12|inst34 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.031     ;
; -8.626 ; tastatura:inst12|inst33 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.361     ;
; -8.626 ; tastatura:inst12|inst33 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.361     ;
; -8.612 ; tastatura:inst12|inst34 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.347     ;
; -8.612 ; tastatura:inst12|inst34 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.347     ;
; -8.605 ; tastatura:inst12|inst33 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.001     ;
; -8.605 ; tastatura:inst12|inst33 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.001     ;
; -8.605 ; tastatura:inst12|inst33 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.001     ;
; -8.605 ; tastatura:inst12|inst33 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 10.001     ;
; -8.574 ; tastatura:inst12|inst36 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.970      ;
; -8.574 ; tastatura:inst12|inst36 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.970      ;
; -8.574 ; tastatura:inst12|inst36 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.970      ;
; -8.574 ; tastatura:inst12|inst36 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.970      ;
; -8.550 ; REGX:inst15|data[1]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.482      ;
; -8.550 ; REGX:inst15|data[1]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.482      ;
; -8.550 ; REGX:inst15|data[1]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.482      ;
; -8.550 ; REGX:inst15|data[1]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.482      ;
; -8.508 ; tastatura:inst12|inst36 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.904      ;
; -8.508 ; tastatura:inst12|inst36 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.904      ;
; -8.508 ; tastatura:inst12|inst36 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.904      ;
; -8.508 ; tastatura:inst12|inst36 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.904      ;
; -8.485 ; tastatura:inst12|inst35 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.881      ;
; -8.485 ; tastatura:inst12|inst35 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.881      ;
; -8.485 ; tastatura:inst12|inst35 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.881      ;
; -8.485 ; tastatura:inst12|inst35 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.881      ;
; -8.485 ; tastatura:inst12|inst36 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.220     ;
; -8.485 ; tastatura:inst12|inst36 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.220     ;
; -8.484 ; REGX:inst15|data[1]     ; REGX:inst15|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.416      ;
; -8.484 ; REGX:inst15|data[1]     ; REGX:inst15|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.416      ;
; -8.484 ; REGX:inst15|data[1]     ; REGX:inst15|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.416      ;
; -8.484 ; REGX:inst15|data[1]     ; REGX:inst15|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.416      ;
; -8.475 ; REGX:inst15|data[1]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.262      ; 9.732      ;
; -8.475 ; REGX:inst15|data[1]     ; REGX:inst15|data[0] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.262      ; 9.732      ;
; -8.408 ; tastatura:inst12|inst35 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.143     ;
; -8.408 ; tastatura:inst12|inst35 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.750      ; 10.143     ;
; -8.387 ; tastatura:inst12|inst35 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.783      ;
; -8.387 ; tastatura:inst12|inst35 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.783      ;
; -8.387 ; tastatura:inst12|inst35 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.783      ;
; -8.387 ; tastatura:inst12|inst35 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.411      ; 9.783      ;
; -8.259 ; REGX:inst15|data[2]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.191      ;
; -8.259 ; REGX:inst15|data[2]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.191      ;
; -8.259 ; REGX:inst15|data[2]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.191      ;
; -8.259 ; REGX:inst15|data[2]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.191      ;
; -8.198 ; REGX:inst15|data[3]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.130      ;
; -8.198 ; REGX:inst15|data[3]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.130      ;
; -8.198 ; REGX:inst15|data[3]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.130      ;
; -8.198 ; REGX:inst15|data[3]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.130      ;
; -8.193 ; REGX:inst15|data[2]     ; REGX:inst15|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.125      ;
; -8.193 ; REGX:inst15|data[2]     ; REGX:inst15|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.063     ; 9.125      ;
+--------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                      ;
+--------+-------------------------+-------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                     ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -7.111 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.245      ; 8.384      ;
; -7.110 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.386      ;
; -7.092 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 8.371      ;
; -7.088 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.245      ; 8.361      ;
; -7.087 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.363      ;
; -7.081 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.255      ; 8.364      ;
; -7.069 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 8.348      ;
; -7.061 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.337      ;
; -7.059 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.253      ; 8.340      ;
; -7.058 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.255      ; 8.341      ;
; -7.038 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.314      ;
; -7.036 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.253      ; 8.317      ;
; -7.024 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.245      ; 8.297      ;
; -7.023 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.299      ;
; -7.005 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 8.284      ;
; -6.994 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.255      ; 8.277      ;
; -6.974 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.250      ;
; -6.972 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.253      ; 8.253      ;
; -6.968 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.245      ; 8.241      ;
; -6.967 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.243      ;
; -6.949 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 8.228      ;
; -6.938 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.255      ; 8.221      ;
; -6.922 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.245      ; 8.195      ;
; -6.921 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.197      ;
; -6.918 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.194      ;
; -6.916 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.253      ; 8.197      ;
; -6.903 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 8.182      ;
; -6.892 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.255      ; 8.175      ;
; -6.887 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.245      ; 8.160      ;
; -6.886 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.162      ;
; -6.874 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.321     ; 7.571      ;
; -6.872 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.148      ;
; -6.870 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.253      ; 8.151      ;
; -6.868 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 8.147      ;
; -6.858 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.324     ; 7.552      ;
; -6.857 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.255      ; 8.140      ;
; -6.837 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.113      ;
; -6.835 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.253      ; 8.116      ;
; -6.831 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.318     ; 7.531      ;
; -6.805 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.314     ; 7.509      ;
; -6.795 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.245      ; 8.068      ;
; -6.795 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.316     ; 7.497      ;
; -6.795 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.321     ; 7.492      ;
; -6.794 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.070      ;
; -6.776 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 8.055      ;
; -6.776 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 8.055      ;
; -6.765 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.255      ; 8.048      ;
; -6.753 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 8.032      ;
; -6.745 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 8.021      ;
; -6.743 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.253      ; 8.024      ;
; -6.689 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 7.968      ;
; -6.669 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.245      ; 7.942      ;
; -6.668 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 7.944      ;
; -6.650 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 7.929      ;
; -6.644 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.321     ; 7.341      ;
; -6.639 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.255      ; 7.922      ;
; -6.633 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 7.912      ;
; -6.628 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.324     ; 7.322      ;
; -6.621 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.324     ; 7.315      ;
; -6.620 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.321     ; 7.317      ;
; -6.619 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.248      ; 7.895      ;
; -6.617 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.253      ; 7.898      ;
; -6.616 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.036     ; 6.598      ;
; -6.602 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.318     ; 7.302      ;
; -6.601 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.318     ; 7.301      ;
; -6.600 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.039     ; 6.579      ;
; -6.591 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.321     ; 7.288      ;
; -6.591 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.314     ; 7.295      ;
; -6.587 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 7.866      ;
; -6.587 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.314     ; 7.291      ;
; -6.575 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.324     ; 7.269      ;
; -6.573 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.033     ; 6.558      ;
; -6.571 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.321     ; 7.268      ;
; -6.569 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.316     ; 7.271      ;
; -6.567 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.321     ; 7.264      ;
; -6.565 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.316     ; 7.267      ;
; -6.552 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 7.831      ;
; -6.548 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.318     ; 7.248      ;
; -6.547 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.029     ; 6.536      ;
; -6.537 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.031     ; 6.524      ;
; -6.537 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.036     ; 6.519      ;
; -6.522 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.314     ; 7.226      ;
; -6.512 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.316     ; 7.214      ;
; -6.512 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.321     ; 7.209      ;
; -6.505 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.318     ; 7.205      ;
; -6.486 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.324     ; 7.180      ;
; -6.485 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.321     ; 7.182      ;
; -6.467 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.318     ; 7.167      ;
; -6.460 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 7.739      ;
; -6.456 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.314     ; 7.160      ;
; -6.436 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.321     ; 7.133      ;
; -6.434 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.316     ; 7.136      ;
; -6.410 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.036     ; 6.392      ;
; -6.400 ; REGX:inst18|data[0]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.035     ; 6.383      ;
; -6.394 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.039     ; 6.373      ;
; -6.384 ; REGX:inst18|data[0]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.038     ; 6.364      ;
; -6.367 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.033     ; 6.352      ;
; -6.357 ; REGX:inst18|data[0]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.032     ; 6.343      ;
; -6.354 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -1.029     ; 6.343      ;
; -6.334 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.251      ; 7.613      ;
+--------+-------------------------+-------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst75|out_clk_next'                                                                                                  ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.605 ; REGX:inst81|data[0] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.537      ;
; -1.405 ; REGX:inst81|data[1] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.337      ;
; -1.400 ; REGX:inst81|data[0] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.332      ;
; -1.385 ; REGX:inst81|data[3] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.317      ;
; -1.362 ; REGX:inst81|data[6] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.294      ;
; -1.322 ; REGX:inst81|data[1] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.254      ;
; -1.310 ; REGX:inst81|data[2] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.242      ;
; -1.239 ; REGX:inst81|data[0] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.171      ;
; -1.238 ; REGX:inst81|data[3] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.170      ;
; -1.166 ; REGX:inst81|data[4] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.098      ;
; -1.157 ; REGX:inst81|data[5] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.089      ;
; -1.124 ; REGX:inst81|data[2] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.056      ;
; -1.074 ; REGX:inst81|data[5] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 2.006      ;
; -1.051 ; REGX:inst81|data[1] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.983      ;
; -1.045 ; REGX:inst81|data[0] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.977      ;
; -1.022 ; REGX:inst81|data[7] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.954      ;
; -0.976 ; REGX:inst81|data[4] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.908      ;
; -0.967 ; REGX:inst81|data[1] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.899      ;
; -0.944 ; REGX:inst81|data[2] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.876      ;
; -0.908 ; REGX:inst81|data[0] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.840      ;
; -0.883 ; REGX:inst81|data[3] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.815      ;
; -0.879 ; REGX:inst81|data[7] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.811      ;
; -0.813 ; REGX:inst81|data[0] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.745      ;
; -0.789 ; REGX:inst81|data[0] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.288      ; 2.072      ;
; -0.775 ; REGX:inst81|data[6] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.707      ;
; -0.769 ; REGX:inst81|data[2] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.701      ;
; -0.735 ; REGX:inst81|data[1] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.667      ;
; -0.729 ; REGX:inst81|data[1] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.661      ;
; -0.719 ; REGX:inst81|data[5] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.651      ;
; -0.716 ; REGX:inst81|data[6] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.648      ;
; -0.697 ; REGX:inst81|data[0] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.629      ;
; -0.696 ; REGX:inst81|data[3] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.628      ;
; -0.688 ; REGX:inst81|data[3] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.620      ;
; -0.676 ; REGX:inst81|data[0] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.608      ;
; -0.651 ; REGX:inst81|data[3] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.583      ;
; -0.621 ; REGX:inst81|data[4] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.553      ;
; -0.619 ; REGX:inst81|data[1] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.551      ;
; -0.613 ; REGX:inst81|data[2] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.545      ;
; -0.610 ; REGX:inst81|data[1] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.288      ; 1.893      ;
; -0.569 ; REGX:inst81|data[3] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.288      ; 1.852      ;
; -0.546 ; REGX:inst81|data[6] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.288      ; 1.829      ;
; -0.543 ; REGX:inst81|data[7] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.288      ; 1.826      ;
; -0.537 ; REGX:inst81|data[2] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.469      ;
; -0.494 ; REGX:inst81|data[2] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.288      ; 1.777      ;
; -0.469 ; REGX:inst81|data[4] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.401      ;
; -0.362 ; REGX:inst81|data[5] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.288      ; 1.645      ;
; -0.350 ; REGX:inst81|data[4] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.288      ; 1.633      ;
; -0.145 ; REGX:inst81|data[8] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.288      ; 1.428      ;
; -0.110 ; REGX:inst81|data[9] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.077     ; 1.028      ;
; -0.099 ; REGX:inst81|data[1] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.031      ;
; -0.083 ; REGX:inst81|data[5] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.015      ;
; -0.078 ; REGX:inst81|data[2] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.010      ;
; -0.074 ; REGX:inst81|data[8] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 1.006      ;
; -0.046 ; REGX:inst81|data[4] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 0.978      ;
; 0.273  ; REGX:inst81|data[0] ; REGX:inst81|data[0] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.063     ; 0.659      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst74|out_clk_next'                                                                                                  ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.566 ; REGX:inst80|data[0] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.499      ;
; -1.485 ; REGX:inst80|data[4] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.418      ;
; -1.485 ; REGX:inst80|data[0] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.418      ;
; -1.431 ; REGX:inst80|data[3] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.364      ;
; -1.430 ; REGX:inst80|data[2] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.363      ;
; -1.425 ; REGX:inst80|data[1] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.358      ;
; -1.424 ; REGX:inst80|data[0] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.357      ;
; -1.411 ; REGX:inst80|data[2] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.344      ;
; -1.394 ; REGX:inst80|data[4] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.327      ;
; -1.394 ; REGX:inst80|data[0] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.327      ;
; -1.347 ; REGX:inst80|data[1] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.280      ;
; -1.339 ; REGX:inst80|data[2] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.272      ;
; -1.321 ; REGX:inst80|data[4] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.254      ;
; -1.294 ; REGX:inst80|data[3] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.227      ;
; -1.292 ; REGX:inst80|data[5] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.225      ;
; -1.289 ; REGX:inst80|data[3] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.222      ;
; -1.283 ; REGX:inst80|data[1] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.216      ;
; -1.266 ; REGX:inst80|data[2] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.199      ;
; -1.256 ; REGX:inst80|data[1] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.189      ;
; -1.237 ; REGX:inst80|data[5] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.170      ;
; -1.229 ; REGX:inst80|data[0] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.162      ;
; -1.226 ; REGX:inst80|data[6] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.159      ;
; -1.221 ; REGX:inst80|data[3] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.154      ;
; -1.174 ; REGX:inst80|data[2] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.107      ;
; -1.091 ; REGX:inst80|data[1] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 2.024      ;
; -1.063 ; REGX:inst80|data[4] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.996      ;
; -1.007 ; REGX:inst80|data[4] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.940      ;
; -1.007 ; REGX:inst80|data[0] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.940      ;
; -0.974 ; REGX:inst80|data[0] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.907      ;
; -0.952 ; REGX:inst80|data[2] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.885      ;
; -0.888 ; REGX:inst80|data[5] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.821      ;
; -0.885 ; REGX:inst80|data[4] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.818      ;
; -0.869 ; REGX:inst80|data[1] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.802      ;
; -0.855 ; REGX:inst80|data[7] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.788      ;
; -0.839 ; REGX:inst80|data[3] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.772      ;
; -0.833 ; REGX:inst80|data[1] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.766      ;
; -0.833 ; REGX:inst80|data[3] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.766      ;
; -0.830 ; REGX:inst80|data[2] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.763      ;
; -0.814 ; REGX:inst80|data[5] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.747      ;
; -0.787 ; REGX:inst80|data[5] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.720      ;
; -0.781 ; REGX:inst80|data[7] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.714      ;
; -0.775 ; REGX:inst80|data[7] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.708      ;
; -0.749 ; REGX:inst80|data[6] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.682      ;
; -0.748 ; REGX:inst80|data[6] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.681      ;
; -0.657 ; REGX:inst80|data[3] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.590      ;
; -0.656 ; REGX:inst80|data[6] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.589      ;
; -0.626 ; REGX:inst80|data[0] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.559      ;
; -0.620 ; REGX:inst80|data[8] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.553      ;
; -0.485 ; REGX:inst80|data[1] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.418      ;
; -0.229 ; REGX:inst80|data[0] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.162      ;
; -0.089 ; REGX:inst80|data[1] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.022      ;
; -0.084 ; REGX:inst80|data[8] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.017      ;
; -0.068 ; REGX:inst80|data[2] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 1.001      ;
; 0.202  ; REGX:inst80|data[9] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 0.731      ;
; 0.274  ; REGX:inst80|data[0] ; REGX:inst80|data[0] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.062     ; 0.659      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst97|out_clk_next'                                                                                                            ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.243 ; RisingEdge:inst131|inst  ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 2.176      ;
; -1.243 ; RisingEdge:inst131|inst  ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 2.176      ;
; -1.243 ; RisingEdge:inst131|inst  ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 2.176      ;
; -1.243 ; RisingEdge:inst131|inst  ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 2.176      ;
; -1.243 ; RisingEdge:inst131|inst  ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 2.176      ;
; -1.243 ; RisingEdge:inst131|inst  ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 2.176      ;
; -1.243 ; RisingEdge:inst131|inst  ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 2.176      ;
; -1.243 ; RisingEdge:inst131|inst  ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 2.176      ;
; -1.152 ; REGX:inst93|data[1]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 2.084      ;
; -1.145 ; REGX:inst93|data[0]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 2.077      ;
; -1.043 ; REGX:inst93|data[1]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.975      ;
; -1.039 ; REGX:inst93|data[2]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.971      ;
; -1.038 ; REGX:inst93|data[3]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.970      ;
; -1.037 ; REGX:inst93|data[4]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.969      ;
; -0.957 ; REGX:inst93|data[0]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.889      ;
; -0.929 ; REGX:inst93|data[3]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.861      ;
; -0.925 ; REGX:inst93|data[1]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 2.208      ;
; -0.914 ; REGX:inst93|data[5]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.846      ;
; -0.903 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 1.836      ;
; -0.903 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 1.836      ;
; -0.903 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 1.836      ;
; -0.903 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 1.836      ;
; -0.903 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 1.836      ;
; -0.903 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 1.836      ;
; -0.903 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 1.836      ;
; -0.903 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 1.836      ;
; -0.859 ; RisingEdge:inst131|inst  ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.289      ; 2.143      ;
; -0.859 ; RisingEdge:inst131|inst  ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.289      ; 2.143      ;
; -0.847 ; REGX:inst93|data[1]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.779      ;
; -0.847 ; REGX:inst93|data[2]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.779      ;
; -0.839 ; REGX:inst93|data[0]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 2.122      ;
; -0.811 ; REGX:inst93|data[3]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 2.094      ;
; -0.801 ; REGX:inst93|data[6]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.733      ;
; -0.761 ; REGX:inst93|data[0]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.693      ;
; -0.733 ; REGX:inst93|data[3]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.665      ;
; -0.729 ; REGX:inst93|data[2]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 2.012      ;
; -0.725 ; REGX:inst93|data[1]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.657      ;
; -0.718 ; REGX:inst93|data[0]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.650      ;
; -0.687 ; REGX:inst93|data[5]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.970      ;
; -0.683 ; REGX:inst93|data[4]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.966      ;
; -0.651 ; REGX:inst93|data[2]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.583      ;
; -0.625 ; REGX:inst93|data[8]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.077     ; 1.543      ;
; -0.615 ; REGX:inst93|data[1]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.547      ;
; -0.612 ; REGX:inst93|data[2]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.544      ;
; -0.611 ; REGX:inst93|data[3]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.543      ;
; -0.610 ; REGX:inst93|data[4]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.542      ;
; -0.609 ; REGX:inst93|data[1]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.541      ;
; -0.609 ; REGX:inst93|data[5]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.541      ;
; -0.606 ; REGX:inst93|data[1]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.889      ;
; -0.604 ; REGX:inst93|data[4]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.536      ;
; -0.602 ; REGX:inst93|data[0]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.534      ;
; -0.599 ; REGX:inst93|data[0]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.882      ;
; -0.529 ; REGX:inst93|data[0]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.461      ;
; -0.519 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.289      ; 1.803      ;
; -0.519 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.289      ; 1.803      ;
; -0.496 ; REGX:inst93|data[2]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.428      ;
; -0.493 ; REGX:inst93|data[2]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.776      ;
; -0.492 ; REGX:inst93|data[3]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.775      ;
; -0.491 ; REGX:inst93|data[4]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.774      ;
; -0.488 ; REGX:inst93|data[6]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.771      ;
; -0.486 ; REGX:inst93|data[0]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.418      ;
; -0.428 ; REGX:inst93|data[7]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.711      ;
; -0.405 ; tastatura:inst12|inst33  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.485      ; 1.875      ;
; -0.401 ; REGX:inst93|data[8]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.077     ; 1.319      ;
; -0.389 ; REGX:inst93|data[7]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.321      ;
; -0.386 ; REGX:inst93|data[4]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.318      ;
; -0.368 ; REGX:inst93|data[5]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.651      ;
; -0.255 ; REGX:inst93|data[6]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.538      ;
; -0.157 ; REGX:inst93|data[7]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.288      ; 1.440      ;
; -0.101 ; REGX:inst93|data[9]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.077     ; 1.019      ;
; -0.097 ; REGX:inst93|data[3]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.029      ;
; -0.095 ; REGX:inst93|data[1]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.027      ;
; -0.089 ; REGX:inst93|data[5]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.021      ;
; -0.076 ; REGX:inst93|data[2]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 1.008      ;
; -0.067 ; REGX:inst93|data[6]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 0.999      ;
; -0.027 ; tastatura:inst12|inst34  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.485      ; 1.497      ;
; 0.088  ; RisingEdge:inst131|inst  ; RisingEdge:inst131|inst1 ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.062     ; 0.845      ;
; 0.185  ; tastatura:inst12|inst35  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.485      ; 1.285      ;
; 0.185  ; tastatura:inst12|inst32  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.485      ; 1.285      ;
; 0.223  ; tastatura:inst12|inst30  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.485      ; 1.247      ;
; 0.256  ; tastatura:inst12|inst37  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.485      ; 1.214      ;
; 0.273  ; REGX:inst93|data[0]      ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.063     ; 0.659      ;
; 0.469  ; tastatura:inst12|inst36  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.485      ; 1.001      ;
; 0.624  ; tastatura:inst12|inst31  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.485      ; 0.846      ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst91|out_clk_next'                                                                                                  ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.194 ; REGX:inst90|data[0] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 2.127      ;
; -1.189 ; REGX:inst90|data[1] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 2.122      ;
; -1.154 ; REGX:inst90|data[2] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 2.087      ;
; -1.061 ; REGX:inst90|data[0] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.994      ;
; -1.039 ; REGX:inst90|data[1] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.972      ;
; -1.004 ; REGX:inst90|data[0] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.937      ;
; -1.001 ; REGX:inst90|data[1] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.934      ;
; -0.961 ; REGX:inst90|data[3] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.894      ;
; -0.946 ; REGX:inst90|data[0] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 2.226      ;
; -0.924 ; REGX:inst90|data[1] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 2.204      ;
; -0.916 ; REGX:inst90|data[2] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.849      ;
; -0.909 ; REGX:inst90|data[6] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.842      ;
; -0.903 ; REGX:inst90|data[4] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.836      ;
; -0.866 ; REGX:inst90|data[0] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.799      ;
; -0.844 ; REGX:inst90|data[1] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.777      ;
; -0.838 ; REGX:inst90|data[5] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.771      ;
; -0.807 ; REGX:inst90|data[3] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.740      ;
; -0.801 ; REGX:inst90|data[2] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 2.081      ;
; -0.767 ; REGX:inst90|data[0] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.700      ;
; -0.762 ; REGX:inst90|data[1] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.695      ;
; -0.727 ; REGX:inst90|data[2] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.660      ;
; -0.721 ; REGX:inst90|data[2] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.654      ;
; -0.692 ; REGX:inst90|data[3] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.972      ;
; -0.652 ; REGX:inst90|data[0] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.932      ;
; -0.651 ; REGX:inst90|data[0] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.584      ;
; -0.647 ; REGX:inst90|data[1] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.927      ;
; -0.646 ; REGX:inst90|data[1] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.579      ;
; -0.634 ; REGX:inst90|data[0] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.567      ;
; -0.612 ; REGX:inst90|data[3] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.545      ;
; -0.612 ; REGX:inst90|data[2] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.892      ;
; -0.612 ; REGX:inst90|data[1] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.545      ;
; -0.611 ; REGX:inst90|data[2] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.544      ;
; -0.594 ; REGX:inst90|data[4] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.874      ;
; -0.580 ; REGX:inst90|data[7] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.860      ;
; -0.565 ; REGX:inst90|data[5] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.845      ;
; -0.556 ; REGX:inst90|data[6] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.836      ;
; -0.534 ; REGX:inst90|data[3] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.467      ;
; -0.514 ; REGX:inst90|data[4] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.447      ;
; -0.503 ; REGX:inst90|data[8] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.077     ; 1.421      ;
; -0.485 ; REGX:inst90|data[5] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.418      ;
; -0.476 ; REGX:inst90|data[4] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.409      ;
; -0.419 ; REGX:inst90|data[3] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.699      ;
; -0.407 ; REGX:inst90|data[7] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.340      ;
; -0.392 ; REGX:inst90|data[8] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.077     ; 1.310      ;
; -0.367 ; REGX:inst90|data[6] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.647      ;
; -0.366 ; REGX:inst90|data[4] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.299      ;
; -0.361 ; REGX:inst90|data[4] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.641      ;
; -0.296 ; REGX:inst90|data[5] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.576      ;
; -0.263 ; REGX:inst90|data[7] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.285      ; 1.543      ;
; -0.102 ; REGX:inst90|data[3] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.035      ;
; -0.097 ; REGX:inst90|data[5] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.030      ;
; -0.076 ; REGX:inst90|data[2] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 1.009      ;
; -0.062 ; REGX:inst90|data[6] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 0.995      ;
; 0.207  ; REGX:inst90|data[9] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.077     ; 0.711      ;
; 0.274  ; REGX:inst90|data[0] ; REGX:inst90|data[0] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.062     ; 0.659      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'tastatura:inst12|Debouncer:inst40|inst1'                                                                                                                  ;
+--------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.533 ; tastatura:inst12|inst7  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.467      ;
; -0.529 ; tastatura:inst12|inst14 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.463      ;
; -0.528 ; tastatura:inst12|inst6  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.462      ;
; -0.456 ; tastatura:inst12|inst1  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.390      ;
; -0.450 ; tastatura:inst12|inst9  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.384      ;
; -0.440 ; tastatura:inst12|inst8  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.374      ;
; -0.332 ; tastatura:inst12|inst13 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.266      ;
; -0.310 ; tastatura:inst12|inst1  ; tastatura:inst12|inst17 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.058     ; 1.247      ;
; -0.285 ; tastatura:inst12|inst22 ; tastatura:inst12|inst23 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.059     ; 1.221      ;
; -0.282 ; tastatura:inst12|inst5  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.216      ;
; -0.279 ; tastatura:inst12|inst10 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.213      ;
; -0.257 ; tastatura:inst12|inst5  ; tastatura:inst12|inst6  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.191      ;
; -0.233 ; tastatura:inst12|inst19 ; tastatura:inst12|inst20 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.167      ;
; -0.221 ; tastatura:inst12|inst21 ; tastatura:inst12|inst22 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.063     ; 1.153      ;
; -0.179 ; tastatura:inst12|inst11 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.113      ;
; -0.146 ; tastatura:inst12|inst12 ; tastatura:inst12|inst13 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.080      ;
; -0.082 ; tastatura:inst12|inst12 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 1.016      ;
; 0.079  ; tastatura:inst12|inst17 ; tastatura:inst12|inst18 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.855      ;
; 0.080  ; tastatura:inst12|inst23 ; tastatura:inst12|inst24 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.854      ;
; 0.080  ; tastatura:inst12|inst20 ; tastatura:inst12|inst21 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.854      ;
; 0.080  ; tastatura:inst12|inst18 ; tastatura:inst12|inst19 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.854      ;
; 0.095  ; tastatura:inst12|inst10 ; tastatura:inst12|inst11 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.839      ;
; 0.095  ; tastatura:inst12|inst7  ; tastatura:inst12|inst8  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.839      ;
; 0.098  ; tastatura:inst12|inst13 ; tastatura:inst12|inst14 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.836      ;
; 0.231  ; tastatura:inst12|inst9  ; tastatura:inst12|inst10 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.703      ;
; 0.234  ; tastatura:inst12|inst8  ; tastatura:inst12|inst9  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.700      ;
; 0.236  ; tastatura:inst12|inst6  ; tastatura:inst12|inst7  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.698      ;
; 0.237  ; tastatura:inst12|inst11 ; tastatura:inst12|inst12 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.061     ; 0.697      ;
+--------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                             ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -0.144 ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next         ; CLK         ; 0.000        ; 2.428      ; 2.670      ;
; -0.062 ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next         ; CLK         ; 0.000        ; 2.414      ; 2.738      ;
; -0.026 ; CLK_DIVIDER:inst74|out_clk_next                          ; CLK_DIVIDER:inst74|out_clk_next                          ; CLK_DIVIDER:inst74|out_clk_next         ; CLK         ; 0.000        ; 2.409      ; 2.769      ;
; 0.085  ; CLK_DIVIDER:inst75|out_clk_next                          ; CLK_DIVIDER:inst75|out_clk_next                          ; CLK_DIVIDER:inst75|out_clk_next         ; CLK         ; 0.000        ; 2.419      ; 2.890      ;
; 0.145  ; CLK_DIVIDER:inst55|out_clk_next                          ; CLK_DIVIDER:inst55|out_clk_next                          ; CLK_DIVIDER:inst55|out_clk_next         ; CLK         ; 0.000        ; 2.428      ; 2.959      ;
; 0.345  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; CLK                                     ; CLK         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; CLK                                     ; CLK         ; 0.000        ; 0.075      ; 0.577      ;
; 0.348  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; CLK                                     ; CLK         ; 0.000        ; 0.075      ; 0.580      ;
; 0.358  ; VGAController:inst|REGX:inst1|data[0]                    ; VGAController:inst|REGX:inst1|data[0]                    ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; VGAController:inst|REGX:inst1|data[1]                    ; VGAController:inst|REGX:inst1|data[1]                    ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; VGAController:inst|REGX:inst1|data[2]                    ; VGAController:inst|REGX:inst1|data[2]                    ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; VGAController:inst|REGX:inst1|data[3]                    ; VGAController:inst|REGX:inst1|data[3]                    ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; VGAController:inst|REGX:inst1|data[4]                    ; VGAController:inst|REGX:inst1|data[4]                    ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; VGAController:inst|REGX:inst1|data[5]                    ; VGAController:inst|REGX:inst1|data[5]                    ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; VGAController:inst|REGX:inst|data[2]                     ; VGAController:inst|REGX:inst|data[2]                     ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VGAController:inst|REGX:inst|data[0]                     ; VGAController:inst|REGX:inst|data[0]                     ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VGAController:inst|REGX:inst|data[9]                     ; VGAController:inst|REGX:inst|data[9]                     ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VGAController:inst|REGX:inst|data[3]                     ; VGAController:inst|REGX:inst|data[3]                     ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VGAController:inst|REGX:inst|data[6]                     ; VGAController:inst|REGX:inst|data[6]                     ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VGAController:inst|REGX:inst|data[7]                     ; VGAController:inst|REGX:inst|data[7]                     ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VGAController:inst|REGX:inst1|data[7]                    ; VGAController:inst|REGX:inst1|data[7]                    ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VGAController:inst|REGX:inst1|data[8]                    ; VGAController:inst|REGX:inst1|data[8]                    ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VGAController:inst|REGX:inst1|data[9]                    ; VGAController:inst|REGX:inst1|data[9]                    ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VGAController:inst|REGX:inst1|data[6]                    ; VGAController:inst|REGX:inst1|data[6]                    ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.369  ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next         ; CLK         ; -0.500       ; 2.428      ; 2.683      ;
; 0.382  ; CLK_DIVIDER:inst56|out_clk_next                          ; CLK_DIVIDER:inst56|out_clk_next                          ; CLK                                     ; CLK         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; inst40                                                   ; inst40                                                   ; CLK                                     ; CLK         ; 0.000        ; 0.038      ; 0.577      ;
; 0.383  ; tastatura:inst12|Debouncer:inst40|inst                   ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; CLK                                     ; CLK         ; 0.000        ; 0.075      ; 0.615      ;
; 0.399  ; tastatura:inst12|inst24                                  ; tastatura:inst12|inst37                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.289      ; 0.875      ;
; 0.438  ; tastatura:inst12|inst18                                  ; tastatura:inst12|inst31                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.289      ; 0.914      ;
; 0.492  ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next         ; CLK         ; -0.500       ; 2.414      ; 2.792      ;
; 0.536  ; CLK_DIVIDER:inst55|cnt[4]                                ; CLK_DIVIDER:inst55|cnt[4]                                ; CLK                                     ; CLK         ; 0.000        ; 0.077      ; 0.770      ;
; 0.548  ; CLK_DIVIDER:inst56|cnt[12]                               ; CLK_DIVIDER:inst56|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.767      ;
; 0.548  ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.767      ;
; 0.548  ; CLK_DIVIDER:inst97|cnt[8]                                ; CLK_DIVIDER:inst97|cnt[8]                                ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.766      ;
; 0.549  ; CLK_DIVIDER:inst55|cnt[13]                               ; CLK_DIVIDER:inst55|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.768      ;
; 0.549  ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.768      ;
; 0.550  ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.769      ;
; 0.550  ; CLK_DIVIDER:inst55|cnt[5]                                ; CLK_DIVIDER:inst55|cnt[5]                                ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.769      ;
; 0.551  ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.770      ;
; 0.551  ; CLK_DIVIDER:inst55|cnt[10]                               ; CLK_DIVIDER:inst55|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.770      ;
; 0.551  ; CLK_DIVIDER:inst56|cnt[6]                                ; CLK_DIVIDER:inst56|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.770      ;
; 0.553  ; CLK_DIVIDER:inst55|cnt[7]                                ; CLK_DIVIDER:inst55|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.772      ;
; 0.553  ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.772      ;
; 0.553  ; CLK_DIVIDER:inst56|cnt[9]                                ; CLK_DIVIDER:inst56|cnt[9]                                ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.772      ;
; 0.564  ; CLK_DIVIDER:inst74|out_clk_next                          ; CLK_DIVIDER:inst74|out_clk_next                          ; CLK_DIVIDER:inst74|out_clk_next         ; CLK         ; -0.500       ; 2.409      ; 2.859      ;
; 0.569  ; CLK_DIVIDER:inst56|cnt[4]                                ; CLK_DIVIDER:inst56|cnt[4]                                ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.788      ;
; 0.580  ; CLK_DIVIDER:inst75|out_clk_next                          ; CLK_DIVIDER:inst75|out_clk_next                          ; CLK_DIVIDER:inst75|out_clk_next         ; CLK         ; -0.500       ; 2.419      ; 2.885      ;
; 0.584  ; VGAController:inst|REGX:inst|data[10]                    ; VGAController:inst|REGX:inst|data[9]                     ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.802      ;
; 0.635  ; tastatura:inst12|inst23                                  ; tastatura:inst12|inst36                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.289      ; 1.111      ;
; 0.641  ; CLK_DIVIDER:inst55|out_clk_next                          ; CLK_DIVIDER:inst55|out_clk_next                          ; CLK_DIVIDER:inst55|out_clk_next         ; CLK         ; -0.500       ; 2.428      ; 2.955      ;
; 0.646  ; tastatura:inst12|inst14                                  ; tastatura:inst12|RisingEdge:inst29|inst                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.289      ; 1.122      ;
; 0.657  ; tastatura:inst12|inst19                                  ; tastatura:inst12|inst32                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.289      ; 1.133      ;
; 0.663  ; tastatura:inst12|inst21                                  ; tastatura:inst12|inst34                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.289      ; 1.139      ;
; 0.666  ; tastatura:inst12|RisingEdge:inst29|inst                  ; tastatura:inst12|RisingEdge:inst29|inst1                 ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.884      ;
; 0.670  ; CLK_DIVIDER:inst74|cnt[16]                               ; CLK_DIVIDER:inst74|cnt[16]                               ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.888      ;
; 0.673  ; tastatura:inst12|inst22                                  ; tastatura:inst12|inst35                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.291      ; 1.151      ;
; 0.674  ; tastatura:inst12|inst20                                  ; tastatura:inst12|inst33                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.289      ; 1.150      ;
; 0.678  ; RisingEdge:inst45|inst                                   ; RisingEdge:inst45|inst1                                  ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.897      ;
; 0.681  ; tastatura:inst12|Debouncer:inst40|inst                   ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; CLK                                     ; CLK         ; 0.000        ; 0.075      ; 0.913      ;
; 0.681  ; CLK_DIVIDER:inst75|cnt[13]                               ; CLK_DIVIDER:inst75|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.900      ;
; 0.683  ; CLK_DIVIDER:inst74|cnt[12]                               ; CLK_DIVIDER:inst74|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.901      ;
; 0.683  ; CLK_DIVIDER:inst75|cnt[17]                               ; CLK_DIVIDER:inst75|cnt[17]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.902      ;
; 0.684  ; CLK_DIVIDER:inst75|cnt[6]                                ; CLK_DIVIDER:inst75|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.903      ;
; 0.685  ; CLK_DIVIDER:inst97|cnt[15]                               ; CLK_DIVIDER:inst97|cnt[15]                               ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.903      ;
; 0.685  ; CLK_DIVIDER:inst97|cnt[6]                                ; CLK_DIVIDER:inst97|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.903      ;
; 0.686  ; CLK_DIVIDER:inst74|cnt[10]                               ; CLK_DIVIDER:inst74|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.904      ;
; 0.686  ; CLK_DIVIDER:inst74|cnt[5]                                ; CLK_DIVIDER:inst74|cnt[5]                                ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.904      ;
; 0.687  ; CLK_DIVIDER:inst75|cnt[15]                               ; CLK_DIVIDER:inst75|cnt[15]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.906      ;
; 0.687  ; CLK_DIVIDER:inst75|cnt[7]                                ; CLK_DIVIDER:inst75|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.906      ;
; 0.687  ; CLK_DIVIDER:inst97|cnt[17]                               ; CLK_DIVIDER:inst97|cnt[17]                               ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.905      ;
; 0.688  ; CLK_DIVIDER:inst97|cnt[16]                               ; CLK_DIVIDER:inst97|cnt[16]                               ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.906      ;
; 0.688  ; CLK_DIVIDER:inst97|cnt[11]                               ; CLK_DIVIDER:inst97|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.906      ;
; 0.688  ; CLK_DIVIDER:inst97|cnt[7]                                ; CLK_DIVIDER:inst97|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.906      ;
; 0.690  ; CLK_DIVIDER:inst75|cnt[14]                               ; CLK_DIVIDER:inst75|cnt[14]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 0.909      ;
; 0.691  ; CLK_DIVIDER:inst97|cnt[14]                               ; CLK_DIVIDER:inst97|cnt[14]                               ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.909      ;
; 0.692  ; CLK_DIVIDER:inst74|cnt[7]                                ; CLK_DIVIDER:inst74|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.910      ;
; 0.692  ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.910      ;
; 0.699  ; CLK_DIVIDER:inst74|cnt[9]                                ; CLK_DIVIDER:inst74|cnt[9]                                ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.917      ;
; 0.699  ; tastatura:inst12|inst17                                  ; tastatura:inst12|inst30                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.289      ; 1.175      ;
; 0.709  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; CLK                                     ; CLK         ; 0.000        ; 0.075      ; 0.941      ;
; 0.717  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; CLK                                     ; CLK         ; 0.000        ; 0.075      ; 0.949      ;
; 0.724  ; CLK_DIVIDER:inst74|cnt[8]                                ; CLK_DIVIDER:inst74|cnt[8]                                ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 0.942      ;
; 0.727  ; tastatura:inst12|Debouncer:inst40|inst                   ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; CLK                                     ; CLK         ; 0.000        ; 0.075      ; 0.959      ;
; 0.790  ; VGAController:inst|REGX:inst|data[10]                    ; VGAController:inst|REGX:inst|data[7]                     ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 1.008      ;
; 0.796  ; VGAController:inst|REGX:inst|data[10]                    ; VGAController:inst|REGX:inst|data[6]                     ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 1.014      ;
; 0.824  ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 1.043      ;
; 0.825  ; CLK_DIVIDER:inst75|cnt[8]                                ; CLK_DIVIDER:inst75|cnt[9]                                ; CLK                                     ; CLK         ; 0.000        ; 0.063      ; 1.045      ;
; 0.825  ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK_DIVIDER:inst56|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 1.044      ;
; 0.825  ; CLK_DIVIDER:inst56|cnt[9]                                ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 1.044      ;
; 0.826  ; CLK_DIVIDER:inst74|cnt[6]                                ; CLK_DIVIDER:inst74|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 1.044      ;
; 0.835  ; CLK_DIVIDER:inst97|cnt[8]                                ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.065      ; 1.057      ;
; 0.837  ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK_DIVIDER:inst75|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 1.056      ;
; 0.838  ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 1.057      ;
; 0.838  ; CLK_DIVIDER:inst75|cnt[5]                                ; CLK_DIVIDER:inst75|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 1.057      ;
; 0.839  ; CLK_DIVIDER:inst74|cnt[11]                               ; CLK_DIVIDER:inst74|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.061      ; 1.057      ;
; 0.839  ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK_DIVIDER:inst75|cnt[14]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 1.058      ;
; 0.840  ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK_DIVIDER:inst55|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 1.059      ;
; 0.840  ; CLK_DIVIDER:inst55|cnt[10]                               ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 1.059      ;
; 0.840  ; CLK_DIVIDER:inst75|cnt[5]                                ; CLK_DIVIDER:inst75|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.062      ; 1.059      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst97|out_clk_next'                                                                                                             ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.143 ; tastatura:inst12|inst31  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.707      ; 0.751      ;
; -0.058 ; tastatura:inst12|inst36  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.707      ; 0.836      ;
; 0.228  ; tastatura:inst12|inst37  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.707      ; 1.122      ;
; 0.255  ; tastatura:inst12|inst30  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.707      ; 1.149      ;
; 0.269  ; tastatura:inst12|inst35  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.707      ; 1.163      ;
; 0.273  ; tastatura:inst12|inst32  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.707      ; 1.167      ;
; 0.360  ; REGX:inst93|data[0]      ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 0.580      ;
; 0.464  ; tastatura:inst12|inst34  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.707      ; 1.358      ;
; 0.494  ; REGX:inst93|data[7]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.079      ;
; 0.523  ; RisingEdge:inst131|inst  ; RisingEdge:inst131|inst1 ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.062      ; 0.742      ;
; 0.577  ; REGX:inst93|data[9]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.077      ; 0.811      ;
; 0.590  ; REGX:inst93|data[6]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 0.810      ;
; 0.592  ; REGX:inst93|data[5]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 0.812      ;
; 0.595  ; REGX:inst93|data[1]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 0.815      ;
; 0.596  ; REGX:inst93|data[3]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 0.816      ;
; 0.597  ; REGX:inst93|data[2]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 0.817      ;
; 0.626  ; REGX:inst93|data[6]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.211      ;
; 0.721  ; REGX:inst93|data[5]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.306      ;
; 0.724  ; REGX:inst93|data[4]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.309      ;
; 0.783  ; REGX:inst93|data[7]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.368      ;
; 0.806  ; REGX:inst93|data[6]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.391      ;
; 0.833  ; tastatura:inst12|inst33  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.707      ; 1.727      ;
; 0.839  ; REGX:inst93|data[3]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.424      ;
; 0.852  ; REGX:inst93|data[8]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.077      ; 1.086      ;
; 0.857  ; REGX:inst93|data[7]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.077      ;
; 0.857  ; REGX:inst93|data[2]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.442      ;
; 0.864  ; REGX:inst93|data[5]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.084      ;
; 0.865  ; REGX:inst93|data[4]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.085      ;
; 0.869  ; REGX:inst93|data[1]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.089      ;
; 0.870  ; REGX:inst93|data[8]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.077      ; 1.104      ;
; 0.877  ; REGX:inst93|data[0]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.097      ;
; 0.879  ; REGX:inst93|data[0]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.099      ;
; 0.883  ; REGX:inst93|data[4]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.103      ;
; 0.886  ; REGX:inst93|data[2]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.106      ;
; 0.901  ; REGX:inst93|data[5]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.486      ;
; 0.950  ; REGX:inst93|data[1]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.535      ;
; 0.960  ; REGX:inst93|data[0]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.545      ;
; 0.975  ; REGX:inst93|data[4]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.195      ;
; 0.979  ; REGX:inst93|data[1]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.199      ;
; 0.980  ; REGX:inst93|data[3]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.200      ;
; 0.982  ; REGX:inst93|data[3]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.202      ;
; 0.989  ; REGX:inst93|data[0]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.209      ;
; 0.998  ; REGX:inst93|data[2]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.218      ;
; 1.000  ; REGX:inst93|data[2]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.220      ;
; 1.013  ; REGX:inst93|data[4]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.598      ;
; 1.019  ; REGX:inst93|data[3]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.604      ;
; 1.037  ; REGX:inst93|data[2]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.622      ;
; 1.091  ; REGX:inst93|data[1]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.311      ;
; 1.093  ; REGX:inst93|data[1]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.313      ;
; 1.101  ; REGX:inst93|data[0]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.321      ;
; 1.103  ; REGX:inst93|data[0]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.323      ;
; 1.130  ; REGX:inst93|data[1]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.715      ;
; 1.140  ; REGX:inst93|data[0]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.725      ;
; 1.160  ; REGX:inst93|data[3]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.380      ;
; 1.169  ; REGX:inst93|data[6]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.389      ;
; 1.178  ; REGX:inst93|data[2]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.398      ;
; 1.230  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.815      ;
; 1.230  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 1.815      ;
; 1.264  ; REGX:inst93|data[5]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.484      ;
; 1.266  ; REGX:inst93|data[4]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.486      ;
; 1.271  ; REGX:inst93|data[1]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.491      ;
; 1.281  ; REGX:inst93|data[0]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.501      ;
; 1.382  ; REGX:inst93|data[3]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.602      ;
; 1.400  ; REGX:inst93|data[2]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.620      ;
; 1.425  ; RisingEdge:inst131|inst  ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 2.010      ;
; 1.425  ; RisingEdge:inst131|inst  ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.428      ; 2.010      ;
; 1.493  ; REGX:inst93|data[1]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.713      ;
; 1.503  ; REGX:inst93|data[0]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.723      ;
; 1.621  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.841      ;
; 1.621  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.841      ;
; 1.621  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.841      ;
; 1.621  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.841      ;
; 1.621  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.841      ;
; 1.621  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.841      ;
; 1.621  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.841      ;
; 1.621  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 1.841      ;
; 1.816  ; RisingEdge:inst131|inst  ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 2.036      ;
; 1.816  ; RisingEdge:inst131|inst  ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 2.036      ;
; 1.816  ; RisingEdge:inst131|inst  ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 2.036      ;
; 1.816  ; RisingEdge:inst131|inst  ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 2.036      ;
; 1.816  ; RisingEdge:inst131|inst  ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 2.036      ;
; 1.816  ; RisingEdge:inst131|inst  ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 2.036      ;
; 1.816  ; RisingEdge:inst131|inst  ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 2.036      ;
; 1.816  ; RisingEdge:inst131|inst  ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.063      ; 2.036      ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst55|out_clk_next'                                                                                                      ;
+-------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.193 ; inst40                  ; REGX:inst18|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.605      ; 1.985      ;
; 0.203 ; inst40                  ; REGX:inst18|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.606      ; 1.996      ;
; 0.203 ; inst40                  ; REGX:inst18|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.606      ; 1.996      ;
; 0.203 ; inst40                  ; REGX:inst18|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.606      ; 1.996      ;
; 0.203 ; inst40                  ; REGX:inst18|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.606      ; 1.996      ;
; 0.203 ; inst40                  ; REGX:inst18|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.606      ; 1.996      ;
; 0.203 ; inst40                  ; REGX:inst18|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.606      ; 1.996      ;
; 0.203 ; inst40                  ; REGX:inst18|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.606      ; 1.996      ;
; 0.203 ; inst40                  ; REGX:inst18|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.606      ; 1.996      ;
; 0.239 ; inst40                  ; REGX:inst18|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.606      ; 2.032      ;
; 0.405 ; inst41                  ; REGX:inst18|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.062      ; 1.654      ;
; 0.409 ; REGX:inst18|data[9]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 0.629      ;
; 0.410 ; inst41                  ; REGX:inst18|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.062      ; 1.659      ;
; 0.410 ; inst41                  ; REGX:inst18|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.062      ; 1.659      ;
; 0.413 ; inst41                  ; REGX:inst18|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.062      ; 1.662      ;
; 0.562 ; inst41                  ; REGX:inst18|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.062      ; 1.811      ;
; 0.587 ; REGX:inst18|data[3]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 0.807      ;
; 0.589 ; REGX:inst18|data[6]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 0.809      ;
; 0.659 ; inst41                  ; REGX:inst18|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.062      ; 1.908      ;
; 0.708 ; inst41                  ; REGX:inst18|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.062      ; 1.957      ;
; 0.717 ; inst41                  ; REGX:inst18|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.062      ; 1.966      ;
; 0.810 ; inst41                  ; REGX:inst18|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.062      ; 2.059      ;
; 0.845 ; REGX:inst18|data[8]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.065      ;
; 0.859 ; REGX:inst18|data[8]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.079      ;
; 0.880 ; REGX:inst18|data[5]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.100      ;
; 0.883 ; REGX:inst18|data[5]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.103      ;
; 0.974 ; REGX:inst18|data[3]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.194      ;
; 0.989 ; REGX:inst18|data[6]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.209      ;
; 0.994 ; REGX:inst18|data[5]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.214      ;
; 1.104 ; REGX:inst18|data[4]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.324      ;
; 1.112 ; REGX:inst18|data[4]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.332      ;
; 1.142 ; REGX:inst15|data[9]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.077      ; 1.376      ;
; 1.168 ; REGX:inst18|data[6]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.388      ;
; 1.196 ; REGX:inst18|data[3]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.416      ;
; 1.204 ; REGX:inst18|data[2]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.062      ; 1.423      ;
; 1.218 ; REGX:inst18|data[4]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.438      ;
; 1.249 ; REGX:inst18|data[7]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.469      ;
; 1.252 ; REGX:inst18|data[0]     ; REGX:inst18|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.064      ; 1.473      ;
; 1.254 ; REGX:inst18|data[3]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.474      ;
; 1.263 ; REGX:inst18|data[3]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.483      ;
; 1.269 ; REGX:inst18|data[6]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.489      ;
; 1.273 ; REGX:inst18|data[5]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.493      ;
; 1.282 ; REGX:inst18|data[5]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.502      ;
; 1.284 ; REGX:inst18|data[4]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.504      ;
; 1.343 ; REGX:inst15|data[0]     ; REGX:inst15|data[0] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.077      ; 1.577      ;
; 1.350 ; REGX:inst18|data[7]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.570      ;
; 1.364 ; REGX:inst18|data[0]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.064      ; 1.585      ;
; 1.375 ; REGX:inst18|data[3]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.595      ;
; 1.379 ; REGX:inst18|data[2]     ; REGX:inst18|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.062      ; 1.598      ;
; 1.426 ; REGX:inst18|data[2]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.062      ; 1.645      ;
; 1.476 ; REGX:inst18|data[3]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.696      ;
; 1.490 ; tastatura:inst12|inst35 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.983      ; 2.660      ;
; 1.497 ; REGX:inst18|data[4]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.717      ;
; 1.506 ; REGX:inst18|data[4]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.726      ;
; 1.509 ; REGX:inst18|data[1]     ; REGX:inst18|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.729      ;
; 1.537 ; REGX:inst18|data[7]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.757      ;
; 1.540 ; REGX:inst18|data[2]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.062      ; 1.759      ;
; 1.541 ; REGX:inst15|data[8]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.430      ; 2.128      ;
; 1.567 ; REGX:inst15|data[6]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.787      ;
; 1.585 ; REGX:inst18|data[0]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.064      ; 1.806      ;
; 1.592 ; REGX:inst15|data[6]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.430      ; 2.179      ;
; 1.606 ; REGX:inst18|data[2]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.062      ; 1.825      ;
; 1.663 ; tastatura:inst12|inst36 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.983      ; 2.833      ;
; 1.690 ; tastatura:inst12|inst33 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.983      ; 2.860      ;
; 1.700 ; REGX:inst18|data[0]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.064      ; 1.921      ;
; 1.707 ; REGX:inst18|data[2]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.062      ; 1.926      ;
; 1.732 ; REGX:inst15|data[1]     ; REGX:inst15|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.952      ;
; 1.743 ; REGX:inst15|data[3]     ; REGX:inst15|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 1.963      ;
; 1.745 ; tastatura:inst12|inst34 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.983      ; 2.915      ;
; 1.766 ; REGX:inst18|data[0]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.064      ; 1.987      ;
; 1.775 ; REGX:inst15|data[3]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.430      ; 2.362      ;
; 1.794 ; tastatura:inst12|inst31 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.983      ; 2.964      ;
; 1.810 ; REGX:inst18|data[0]     ; REGX:inst18|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.064      ; 2.031      ;
; 1.818 ; tastatura:inst12|inst37 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.983      ; 2.988      ;
; 1.819 ; REGX:inst18|data[2]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.062      ; 2.038      ;
; 1.828 ; REGX:inst18|data[2]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.062      ; 2.047      ;
; 1.830 ; REGX:inst15|data[5]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 2.050      ;
; 1.842 ; tastatura:inst12|inst35 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.630      ; 2.659      ;
; 1.865 ; REGX:inst18|data[0]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.064      ; 2.086      ;
; 1.868 ; tastatura:inst12|inst32 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.983      ; 3.038      ;
; 1.873 ; REGX:inst15|data[7]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.430      ; 2.460      ;
; 1.878 ; tastatura:inst12|inst35 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.630      ; 2.695      ;
; 1.878 ; REGX:inst15|data[1]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.430      ; 2.465      ;
; 1.892 ; REGX:inst15|data[6]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 2.112      ;
; 1.894 ; REGX:inst18|data[1]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 2.114      ;
; 1.900 ; REGX:inst15|data[7]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 2.120      ;
; 1.906 ; REGX:inst15|data[8]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 2.126      ;
; 1.929 ; REGX:inst15|data[5]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.430      ; 2.516      ;
; 1.950 ; REGX:inst15|data[3]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 2.170      ;
; 1.963 ; tastatura:inst12|inst35 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.630      ; 2.780      ;
; 1.963 ; tastatura:inst12|inst30 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.983      ; 3.133      ;
; 1.979 ; REGX:inst18|data[0]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.064      ; 2.200      ;
; 1.986 ; tastatura:inst12|inst35 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.630      ; 2.803      ;
; 1.986 ; REGX:inst18|data[0]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.064      ; 2.207      ;
; 2.002 ; tastatura:inst12|inst36 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.630      ; 2.819      ;
; 2.008 ; REGX:inst18|data[1]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 2.228      ;
; 2.019 ; tastatura:inst12|inst36 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.630      ; 2.836      ;
; 2.023 ; REGX:inst15|data[1]     ; REGX:inst15|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 2.243      ;
; 2.024 ; REGX:inst15|data[3]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 2.244      ;
; 2.034 ; REGX:inst15|data[1]     ; REGX:inst15|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.063      ; 2.254      ;
+-------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst75|out_clk_next'                                                                                                  ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.360 ; REGX:inst81|data[0] ; REGX:inst81|data[0] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 0.580      ;
; 0.520 ; REGX:inst81|data[8] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.428      ; 1.105      ;
; 0.571 ; REGX:inst81|data[4] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 0.791      ;
; 0.583 ; REGX:inst81|data[9] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.077      ; 0.817      ;
; 0.588 ; REGX:inst81|data[5] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 0.808      ;
; 0.596 ; REGX:inst81|data[8] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 0.816      ;
; 0.598 ; REGX:inst81|data[2] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 0.818      ;
; 0.600 ; REGX:inst81|data[1] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 0.820      ;
; 0.719 ; REGX:inst81|data[5] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.428      ; 1.304      ;
; 0.719 ; REGX:inst81|data[4] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.428      ; 1.304      ;
; 0.794 ; REGX:inst81|data[6] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.428      ; 1.379      ;
; 0.858 ; REGX:inst81|data[2] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.428      ; 1.443      ;
; 0.860 ; REGX:inst81|data[4] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.080      ;
; 0.872 ; REGX:inst81|data[1] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.092      ;
; 0.889 ; REGX:inst81|data[2] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.109      ;
; 0.890 ; REGX:inst81|data[7] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.428      ; 1.475      ;
; 0.896 ; REGX:inst81|data[3] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.428      ; 1.481      ;
; 0.953 ; REGX:inst81|data[1] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.428      ; 1.538      ;
; 0.974 ; REGX:inst81|data[5] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.194      ;
; 0.974 ; REGX:inst81|data[4] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.194      ;
; 0.984 ; REGX:inst81|data[1] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.204      ;
; 0.999 ; REGX:inst81|data[2] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.219      ;
; 1.035 ; REGX:inst81|data[3] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.255      ;
; 1.037 ; REGX:inst81|data[3] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.257      ;
; 1.059 ; REGX:inst81|data[0] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.279      ;
; 1.061 ; REGX:inst81|data[0] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.281      ;
; 1.094 ; REGX:inst81|data[1] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.314      ;
; 1.113 ; REGX:inst81|data[2] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.333      ;
; 1.142 ; REGX:inst81|data[0] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.428      ; 1.727      ;
; 1.157 ; REGX:inst81|data[6] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.377      ;
; 1.166 ; REGX:inst81|data[3] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.386      ;
; 1.173 ; REGX:inst81|data[0] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.393      ;
; 1.208 ; REGX:inst81|data[1] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.428      ;
; 1.217 ; REGX:inst81|data[6] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.437      ;
; 1.253 ; REGX:inst81|data[7] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.473      ;
; 1.259 ; REGX:inst81|data[3] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.479      ;
; 1.283 ; REGX:inst81|data[0] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.503      ;
; 1.304 ; REGX:inst81|data[5] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.524      ;
; 1.304 ; REGX:inst81|data[4] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.524      ;
; 1.308 ; REGX:inst81|data[2] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.528      ;
; 1.397 ; REGX:inst81|data[0] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.617      ;
; 1.403 ; REGX:inst81|data[1] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.623      ;
; 1.443 ; REGX:inst81|data[2] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.663      ;
; 1.510 ; REGX:inst81|data[7] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.730      ;
; 1.518 ; REGX:inst81|data[5] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.738      ;
; 1.518 ; REGX:inst81|data[4] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.738      ;
; 1.538 ; REGX:inst81|data[1] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.758      ;
; 1.590 ; REGX:inst81|data[3] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.810      ;
; 1.592 ; REGX:inst81|data[0] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.812      ;
; 1.593 ; REGX:inst81|data[6] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.813      ;
; 1.657 ; REGX:inst81|data[2] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.877      ;
; 1.695 ; REGX:inst81|data[3] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.915      ;
; 1.727 ; REGX:inst81|data[0] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.947      ;
; 1.752 ; REGX:inst81|data[1] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 1.972      ;
; 1.941 ; REGX:inst81|data[0] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.063      ; 2.161      ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst74|out_clk_next'                                                                                                  ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.361 ; REGX:inst80|data[0] ; REGX:inst80|data[0] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 0.580      ;
; 0.410 ; REGX:inst80|data[9] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 0.629      ;
; 0.589 ; REGX:inst80|data[2] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 0.808      ;
; 0.599 ; REGX:inst80|data[1] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 0.818      ;
; 0.600 ; REGX:inst80|data[8] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 0.819      ;
; 0.739 ; REGX:inst80|data[0] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 0.958      ;
; 0.874 ; REGX:inst80|data[8] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.093      ;
; 0.877 ; REGX:inst80|data[1] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.096      ;
; 1.013 ; REGX:inst80|data[0] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.232      ;
; 1.019 ; REGX:inst80|data[6] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.238      ;
; 1.047 ; REGX:inst80|data[7] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.266      ;
; 1.088 ; REGX:inst80|data[3] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.307      ;
; 1.125 ; REGX:inst80|data[3] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.344      ;
; 1.129 ; REGX:inst80|data[6] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.348      ;
; 1.157 ; REGX:inst80|data[7] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.376      ;
; 1.168 ; REGX:inst80|data[5] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.387      ;
; 1.170 ; REGX:inst80|data[5] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.389      ;
; 1.197 ; REGX:inst80|data[2] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.416      ;
; 1.198 ; REGX:inst80|data[3] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.417      ;
; 1.199 ; REGX:inst80|data[2] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.418      ;
; 1.213 ; REGX:inst80|data[1] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.432      ;
; 1.215 ; REGX:inst80|data[1] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.434      ;
; 1.261 ; REGX:inst80|data[6] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.480      ;
; 1.261 ; REGX:inst80|data[4] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.480      ;
; 1.263 ; REGX:inst80|data[4] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.482      ;
; 1.331 ; REGX:inst80|data[7] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.550      ;
; 1.349 ; REGX:inst80|data[0] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.568      ;
; 1.351 ; REGX:inst80|data[0] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.570      ;
; 1.370 ; REGX:inst80|data[5] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.589      ;
; 1.398 ; REGX:inst80|data[2] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.617      ;
; 1.414 ; REGX:inst80|data[1] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.633      ;
; 1.507 ; REGX:inst80|data[3] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.726      ;
; 1.550 ; REGX:inst80|data[0] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.769      ;
; 1.568 ; REGX:inst80|data[4] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.787      ;
; 1.576 ; REGX:inst80|data[6] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.795      ;
; 1.577 ; REGX:inst80|data[3] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.796      ;
; 1.577 ; REGX:inst80|data[2] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.796      ;
; 1.588 ; REGX:inst80|data[5] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.807      ;
; 1.593 ; REGX:inst80|data[1] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.812      ;
; 1.616 ; REGX:inst80|data[5] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.835      ;
; 1.617 ; REGX:inst80|data[2] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.836      ;
; 1.633 ; REGX:inst80|data[1] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.852      ;
; 1.641 ; REGX:inst80|data[4] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.860      ;
; 1.645 ; REGX:inst80|data[3] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.864      ;
; 1.645 ; REGX:inst80|data[2] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.864      ;
; 1.661 ; REGX:inst80|data[1] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.880      ;
; 1.667 ; REGX:inst80|data[3] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.886      ;
; 1.681 ; REGX:inst80|data[4] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.900      ;
; 1.709 ; REGX:inst80|data[4] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.928      ;
; 1.729 ; REGX:inst80|data[0] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.948      ;
; 1.769 ; REGX:inst80|data[0] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.988      ;
; 1.775 ; REGX:inst80|data[2] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 1.994      ;
; 1.791 ; REGX:inst80|data[1] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 2.010      ;
; 1.797 ; REGX:inst80|data[0] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 2.016      ;
; 1.927 ; REGX:inst80|data[0] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.062      ; 2.146      ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst91|out_clk_next'                                                                                                  ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.361 ; REGX:inst90|data[0] ; REGX:inst90|data[0] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 0.580      ;
; 0.376 ; REGX:inst90|data[9] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.077      ; 0.610      ;
; 0.580 ; REGX:inst90|data[6] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 0.799      ;
; 0.590 ; REGX:inst90|data[5] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 0.809      ;
; 0.594 ; REGX:inst90|data[2] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 0.813      ;
; 0.600 ; REGX:inst90|data[3] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 0.819      ;
; 0.604 ; REGX:inst90|data[6] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.185      ;
; 0.620 ; REGX:inst90|data[7] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.201      ;
; 0.630 ; REGX:inst90|data[5] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.211      ;
; 0.730 ; REGX:inst90|data[4] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.311      ;
; 0.751 ; REGX:inst90|data[3] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.332      ;
; 0.799 ; REGX:inst90|data[7] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.380      ;
; 0.843 ; REGX:inst90|data[2] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.424      ;
; 0.865 ; REGX:inst90|data[8] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.077      ; 1.099      ;
; 0.867 ; REGX:inst90|data[8] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.077      ; 1.101      ;
; 0.868 ; REGX:inst90|data[4] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.087      ;
; 0.869 ; REGX:inst90|data[2] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.088      ;
; 0.870 ; REGX:inst90|data[4] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.089      ;
; 0.870 ; REGX:inst90|data[4] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.089      ;
; 0.878 ; REGX:inst90|data[5] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.097      ;
; 0.886 ; REGX:inst90|data[7] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.105      ;
; 0.889 ; REGX:inst90|data[3] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.108      ;
; 0.892 ; REGX:inst90|data[6] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.473      ;
; 0.909 ; REGX:inst90|data[4] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.490      ;
; 0.918 ; REGX:inst90|data[5] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.499      ;
; 0.976 ; REGX:inst90|data[1] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.557      ;
; 0.981 ; REGX:inst90|data[2] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.200      ;
; 0.996 ; REGX:inst90|data[0] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.577      ;
; 0.999 ; REGX:inst90|data[3] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.218      ;
; 1.000 ; REGX:inst90|data[1] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.219      ;
; 1.002 ; REGX:inst90|data[1] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.221      ;
; 1.020 ; REGX:inst90|data[0] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.239      ;
; 1.022 ; REGX:inst90|data[0] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.241      ;
; 1.039 ; REGX:inst90|data[3] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.620      ;
; 1.091 ; REGX:inst90|data[2] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.310      ;
; 1.114 ; REGX:inst90|data[1] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.333      ;
; 1.131 ; REGX:inst90|data[2] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.712      ;
; 1.134 ; REGX:inst90|data[0] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.353      ;
; 1.143 ; REGX:inst90|data[6] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.362      ;
; 1.169 ; REGX:inst90|data[5] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.388      ;
; 1.177 ; REGX:inst90|data[3] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.396      ;
; 1.224 ; REGX:inst90|data[1] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.443      ;
; 1.244 ; REGX:inst90|data[0] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.463      ;
; 1.264 ; REGX:inst90|data[1] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.845      ;
; 1.269 ; REGX:inst90|data[2] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.488      ;
; 1.270 ; REGX:inst90|data[4] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.489      ;
; 1.284 ; REGX:inst90|data[0] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.424      ; 1.865      ;
; 1.290 ; REGX:inst90|data[3] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.509      ;
; 1.382 ; REGX:inst90|data[2] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.601      ;
; 1.402 ; REGX:inst90|data[1] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.621      ;
; 1.422 ; REGX:inst90|data[0] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.641      ;
; 1.500 ; REGX:inst90|data[1] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.719      ;
; 1.515 ; REGX:inst90|data[1] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.734      ;
; 1.516 ; REGX:inst90|data[0] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.735      ;
; 1.535 ; REGX:inst90|data[0] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.062      ; 1.754      ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'tastatura:inst12|Debouncer:inst40|inst1'                                                                                                                  ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.380 ; tastatura:inst12|inst6  ; tastatura:inst12|inst7  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.598      ;
; 0.381 ; tastatura:inst12|inst11 ; tastatura:inst12|inst12 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.599      ;
; 0.383 ; tastatura:inst12|inst9  ; tastatura:inst12|inst10 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; tastatura:inst12|inst8  ; tastatura:inst12|inst9  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.601      ;
; 0.487 ; tastatura:inst12|inst13 ; tastatura:inst12|inst14 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.705      ;
; 0.487 ; tastatura:inst12|inst10 ; tastatura:inst12|inst11 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.705      ;
; 0.530 ; tastatura:inst12|inst7  ; tastatura:inst12|inst8  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.748      ;
; 0.538 ; tastatura:inst12|inst23 ; tastatura:inst12|inst24 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.756      ;
; 0.538 ; tastatura:inst12|inst20 ; tastatura:inst12|inst21 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.756      ;
; 0.538 ; tastatura:inst12|inst18 ; tastatura:inst12|inst19 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.756      ;
; 0.539 ; tastatura:inst12|inst17 ; tastatura:inst12|inst18 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.757      ;
; 0.690 ; tastatura:inst12|inst12 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.908      ;
; 0.774 ; tastatura:inst12|inst12 ; tastatura:inst12|inst13 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 0.992      ;
; 0.809 ; tastatura:inst12|inst11 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.027      ;
; 0.827 ; tastatura:inst12|inst21 ; tastatura:inst12|inst22 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.059      ; 1.043      ;
; 0.861 ; tastatura:inst12|inst19 ; tastatura:inst12|inst20 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; tastatura:inst12|inst5  ; tastatura:inst12|inst6  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.079      ;
; 0.891 ; tastatura:inst12|inst5  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.109      ;
; 0.904 ; tastatura:inst12|inst22 ; tastatura:inst12|inst23 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.063      ; 1.124      ;
; 0.912 ; tastatura:inst12|inst10 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.130      ;
; 0.934 ; tastatura:inst12|inst1  ; tastatura:inst12|inst17 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.064      ; 1.155      ;
; 0.941 ; tastatura:inst12|inst13 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.159      ;
; 0.975 ; tastatura:inst12|inst1  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.193      ;
; 1.074 ; tastatura:inst12|inst8  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.292      ;
; 1.075 ; tastatura:inst12|inst9  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.293      ;
; 1.115 ; tastatura:inst12|inst6  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.333      ;
; 1.137 ; tastatura:inst12|inst7  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.355      ;
; 1.158 ; tastatura:inst12|inst14 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.061      ; 1.376      ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_datain_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a1~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a1~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a2~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a2~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a5~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a5~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a6~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a6~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a9~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a9~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a1~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a1~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a2~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a2~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a5~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a5~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a6~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a6~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a9~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a9~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|out_clk_next                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[9]                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:inst55|out_clk_next'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[9]                  ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[2]                  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[0]                  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[1]                  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[3]                  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[4]                  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[5]                  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[6]                  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[7]                  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[8]                  ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[9]                  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[1]                  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[2]                  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[3]                  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[4]                  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[5]                  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[6]                  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[7]                  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[8]                  ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[0]                  ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[9]                  ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[0]                  ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[9]                  ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[2]                  ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[0]                  ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[1]                  ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[3]                  ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[4]                  ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[5]                  ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[6]                  ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[7]                  ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[8]                  ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[9]                  ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[1]                  ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[2]                  ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[3]                  ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[4]                  ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[5]                  ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[6]                  ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[7]                  ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[8]                  ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60|datad                         ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60|combout                       ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~0|dataa                       ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[2]|clk                   ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~0|combout                     ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[0]|clk                   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[1]|clk                   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[3]|clk                   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[4]|clk                   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[5]|clk                   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[6]|clk                   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[7]|clk                   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[8]|clk                   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[9]|clk                   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~clkctrl|inclk[0]              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~clkctrl|outclk                ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[0]|clk                   ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[9]|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[1]|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[2]|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[3]|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[4]|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[5]|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[6]|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[7]|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[8]|clk                   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next~clkctrl|inclk[0] ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next|q                ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next~clkctrl|inclk[0] ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next~clkctrl|outclk   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[1]|clk                   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[2]|clk                   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[3]|clk                   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[4]|clk                   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[5]|clk                   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[6]|clk                   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[7]|clk                   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[8]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'tastatura:inst12|Debouncer:inst40|inst1'                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst10              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst11              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst12              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst13              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst14              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst17              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst18              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst19              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst20              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst21              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst22              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst23              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst24              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst5               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst6               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst7               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst8               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst9               ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst1               ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst10              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst11              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst12              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst13              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst14              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst17              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst18              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst19              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst20              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst21              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst23              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst24              ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst5               ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst6               ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst7               ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst8               ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst9               ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst22              ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst22              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst1               ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst10              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst11              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst12              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst13              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst14              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst17              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst18              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst19              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst20              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst21              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst23              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst24              ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst5               ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst6               ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst7               ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst8               ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst9               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst10|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst11|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst12|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst13|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst14|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst17|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst18|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst19|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst1|clk                     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst20|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst21|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst23|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst24|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst5|clk                     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst6|clk                     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst7|clk                     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst8|clk                     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst9|clk                     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst22|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1|q                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|inclk[0] ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|outclk   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst22|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst10|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst11|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst12|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst13|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst14|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst17|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst18|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst19|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst1|clk                     ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst20|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst21|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst23|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst24|clk                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst5|clk                     ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst6|clk                     ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst7|clk                     ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst8|clk                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:inst97|out_clk_next'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst1             ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[8]                  ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[9]                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[0]                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[1]                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[2]                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[3]                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[4]                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[5]                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[6]                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[7]                  ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst              ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst1             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[0]                  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[1]                  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[2]                  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[3]                  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[4]                  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[5]                  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[6]                  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[7]                  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst              ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst1             ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[8]                  ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[9]                  ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[8]|clk                   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[9]|clk                   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst1|clk                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst|clk                     ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[0]|clk                   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[1]|clk                   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[2]|clk                   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[3]|clk                   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[4]|clk                   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[5]|clk                   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[6]|clk                   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[7]|clk                   ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|inclk[0] ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next|q                ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|inclk[0] ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|outclk   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst1|clk                    ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst|clk                     ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[0]|clk                   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[1]|clk                   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[2]|clk                   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[3]|clk                   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[4]|clk                   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[5]|clk                   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[6]|clk                   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[7]|clk                   ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[8]|clk                   ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:inst74|out_clk_next'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[9]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[0]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[1]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[2]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[3]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[4]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[5]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[6]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[7]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[8]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[9]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[0]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[1]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[2]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[3]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[4]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[5]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[6]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[7]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[8]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[9]                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[0]|clk                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[1]|clk                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[2]|clk                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[3]|clk                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[4]|clk                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[5]|clk                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[6]|clk                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[7]|clk                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[8]|clk                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[9]|clk                   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|inclk[0] ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next|q                ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|inclk[0] ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|outclk   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[0]|clk                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[1]|clk                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[2]|clk                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[3]|clk                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[4]|clk                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[5]|clk                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[6]|clk                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[7]|clk                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[8]|clk                   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:inst75|out_clk_next'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[9]                  ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[9]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[0]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[1]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[2]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[3]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[4]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[5]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[6]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[7]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[8]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[0]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[1]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[2]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[3]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[4]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[5]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[6]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[7]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[8]                  ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[9]                  ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[9]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[0]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[1]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[2]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[3]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[4]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[5]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[6]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[7]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[8]|clk                   ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|inclk[0] ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next|q                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|inclk[0] ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|outclk   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[0]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[1]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[2]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[3]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[4]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[5]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[6]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[7]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[8]|clk                   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIVIDER:inst91|out_clk_next'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[9]                  ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[8]                  ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[9]                  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[0]                  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[1]                  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[2]                  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[3]                  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[4]                  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[5]                  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[6]                  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[7]                  ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[0]                  ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[1]                  ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[2]                  ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[3]                  ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[4]                  ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[5]                  ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[6]                  ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[7]                  ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[8]                  ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[9]                  ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[8]|clk                   ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[9]|clk                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[0]|clk                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[1]|clk                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[2]|clk                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[3]|clk                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[4]|clk                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[5]|clk                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[6]|clk                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[7]|clk                   ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|inclk[0] ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next|q                ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|inclk[0] ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|outclk   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[0]|clk                   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[1]|clk                   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[2]|clk                   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[3]|clk                   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[4]|clk                   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[5]|clk                   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[6]|clk                   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[7]|clk                   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[8]|clk                   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; PS2_CLK   ; CLK                                     ; 2.323 ; 2.867 ; Rise       ; CLK                                     ;
; PS2_DATA  ; tastatura:inst12|Debouncer:inst40|inst1 ; 2.719 ; 3.116 ; Rise       ; tastatura:inst12|Debouncer:inst40|inst1 ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; PS2_CLK   ; CLK                                     ; -1.346 ; -1.823 ; Rise       ; CLK                                     ;
; PS2_DATA  ; tastatura:inst12|Debouncer:inst40|inst1 ; -1.860 ; -2.274 ; Rise       ; tastatura:inst12|Debouncer:inst40|inst1 ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; BLUE[*]   ; CLK                             ; 14.702 ; 14.788 ; Rise       ; CLK                             ;
;  BLUE[0]  ; CLK                             ; 14.702 ; 14.788 ; Rise       ; CLK                             ;
;  BLUE[1]  ; CLK                             ; 14.099 ; 14.173 ; Rise       ; CLK                             ;
;  BLUE[2]  ; CLK                             ; 13.898 ; 13.907 ; Rise       ; CLK                             ;
;  BLUE[3]  ; CLK                             ; 13.674 ; 13.815 ; Rise       ; CLK                             ;
; GREEN[*]  ; CLK                             ; 14.456 ; 14.587 ; Rise       ; CLK                             ;
;  GREEN[0] ; CLK                             ; 13.720 ; 13.938 ; Rise       ; CLK                             ;
;  GREEN[1] ; CLK                             ; 14.456 ; 14.587 ; Rise       ; CLK                             ;
;  GREEN[2] ; CLK                             ; 13.188 ; 13.191 ; Rise       ; CLK                             ;
;  GREEN[3] ; CLK                             ; 13.391 ; 13.497 ; Rise       ; CLK                             ;
; H_SYNC    ; CLK                             ; 9.031  ; 8.973  ; Rise       ; CLK                             ;
; LED[*]    ; CLK                             ; 11.596 ; 11.801 ; Rise       ; CLK                             ;
;  LED[0]   ; CLK                             ; 8.828  ; 8.835  ; Rise       ; CLK                             ;
;  LED[1]   ; CLK                             ; 9.057  ; 9.091  ; Rise       ; CLK                             ;
;  LED[2]   ; CLK                             ; 11.596 ; 11.801 ; Rise       ; CLK                             ;
;  LED[3]   ; CLK                             ; 10.629 ; 10.670 ; Rise       ; CLK                             ;
;  LED[4]   ; CLK                             ; 9.353  ; 9.412  ; Rise       ; CLK                             ;
;  LED[5]   ; CLK                             ; 10.530 ; 10.591 ; Rise       ; CLK                             ;
;  LED[6]   ; CLK                             ; 10.948 ; 10.956 ; Rise       ; CLK                             ;
; RED[*]    ; CLK                             ; 15.262 ; 15.362 ; Rise       ; CLK                             ;
;  RED[0]   ; CLK                             ; 15.216 ; 15.278 ; Rise       ; CLK                             ;
;  RED[1]   ; CLK                             ; 15.262 ; 15.362 ; Rise       ; CLK                             ;
;  RED[2]   ; CLK                             ; 15.230 ; 15.265 ; Rise       ; CLK                             ;
;  RED[3]   ; CLK                             ; 15.078 ; 15.081 ; Rise       ; CLK                             ;
; V_SYNC    ; CLK                             ; 8.136  ; 8.070  ; Rise       ; CLK                             ;
; pin_name1 ; CLK_DIVIDER:inst97|out_clk_next ; 8.756  ; 8.970  ; Rise       ; CLK_DIVIDER:inst97|out_clk_next ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; BLUE[*]   ; CLK                             ; 7.912 ; 7.859 ; Rise       ; CLK                             ;
;  BLUE[0]  ; CLK                             ; 8.324 ; 8.237 ; Rise       ; CLK                             ;
;  BLUE[1]  ; CLK                             ; 7.912 ; 7.859 ; Rise       ; CLK                             ;
;  BLUE[2]  ; CLK                             ; 8.396 ; 8.296 ; Rise       ; CLK                             ;
;  BLUE[3]  ; CLK                             ; 8.472 ; 8.511 ; Rise       ; CLK                             ;
; GREEN[*]  ; CLK                             ; 7.812 ; 7.762 ; Rise       ; CLK                             ;
;  GREEN[0] ; CLK                             ; 8.385 ; 8.305 ; Rise       ; CLK                             ;
;  GREEN[1] ; CLK                             ; 7.812 ; 7.762 ; Rise       ; CLK                             ;
;  GREEN[2] ; CLK                             ; 8.159 ; 8.065 ; Rise       ; CLK                             ;
;  GREEN[3] ; CLK                             ; 8.161 ; 8.103 ; Rise       ; CLK                             ;
; H_SYNC    ; CLK                             ; 7.052 ; 7.117 ; Rise       ; CLK                             ;
; LED[*]    ; CLK                             ; 6.670 ; 6.757 ; Rise       ; CLK                             ;
;  LED[0]   ; CLK                             ; 6.670 ; 6.757 ; Rise       ; CLK                             ;
;  LED[1]   ; CLK                             ; 7.231 ; 7.265 ; Rise       ; CLK                             ;
;  LED[2]   ; CLK                             ; 8.328 ; 8.603 ; Rise       ; CLK                             ;
;  LED[3]   ; CLK                             ; 7.021 ; 7.057 ; Rise       ; CLK                             ;
;  LED[4]   ; CLK                             ; 7.535 ; 7.612 ; Rise       ; CLK                             ;
;  LED[5]   ; CLK                             ; 6.927 ; 6.982 ; Rise       ; CLK                             ;
;  LED[6]   ; CLK                             ; 7.329 ; 7.336 ; Rise       ; CLK                             ;
; RED[*]    ; CLK                             ; 8.425 ; 8.412 ; Rise       ; CLK                             ;
;  RED[0]   ; CLK                             ; 8.527 ; 8.523 ; Rise       ; CLK                             ;
;  RED[1]   ; CLK                             ; 8.538 ; 8.577 ; Rise       ; CLK                             ;
;  RED[2]   ; CLK                             ; 8.425 ; 8.412 ; Rise       ; CLK                             ;
;  RED[3]   ; CLK                             ; 8.630 ; 8.597 ; Rise       ; CLK                             ;
; V_SYNC    ; CLK                             ; 6.661 ; 6.590 ; Rise       ; CLK                             ;
; pin_name1 ; CLK_DIVIDER:inst97|out_clk_next ; 8.227 ; 8.346 ; Rise       ; CLK_DIVIDER:inst97|out_clk_next ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note                                           ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
; 115.46 MHz ; 115.46 MHz      ; CLK_DIVIDER:inst55|out_clk_next         ;                                                ;
; 136.56 MHz ; 136.56 MHz      ; CLK                                     ;                                                ;
; 427.9 MHz  ; 427.9 MHz       ; CLK_DIVIDER:inst75|out_clk_next         ;                                                ;
; 431.03 MHz ; 431.03 MHz      ; CLK_DIVIDER:inst74|out_clk_next         ;                                                ;
; 495.54 MHz ; 495.54 MHz      ; CLK_DIVIDER:inst97|out_clk_next         ;                                                ;
; 513.61 MHz ; 500.0 MHz       ; CLK_DIVIDER:inst91|out_clk_next         ; limit due to minimum period restriction (tmin) ;
; 725.69 MHz ; 500.0 MHz       ; tastatura:inst12|Debouncer:inst40|inst1 ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLK_DIVIDER:inst55|out_clk_next         ; -8.021 ; -95.086       ;
; CLK                                     ; -6.323 ; -379.101      ;
; CLK_DIVIDER:inst75|out_clk_next         ; -1.337 ; -7.229        ;
; CLK_DIVIDER:inst74|out_clk_next         ; -1.320 ; -7.917        ;
; CLK_DIVIDER:inst97|out_clk_next         ; -1.018 ; -9.810        ;
; CLK_DIVIDER:inst91|out_clk_next         ; -0.947 ; -5.938        ;
; tastatura:inst12|Debouncer:inst40|inst1 ; -0.378 ; -1.012        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLK                                     ; -0.190 ; -0.300        ;
; CLK_DIVIDER:inst97|out_clk_next         ; -0.080 ; -0.080        ;
; CLK_DIVIDER:inst55|out_clk_next         ; 0.232  ; 0.000         ;
; CLK_DIVIDER:inst74|out_clk_next         ; 0.320  ; 0.000         ;
; CLK_DIVIDER:inst75|out_clk_next         ; 0.320  ; 0.000         ;
; CLK_DIVIDER:inst91|out_clk_next         ; 0.321  ; 0.000         ;
; tastatura:inst12|Debouncer:inst40|inst1 ; 0.345  ; 0.000         ;
+-----------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLK                                     ; -3.000 ; -270.180      ;
; CLK_DIVIDER:inst55|out_clk_next         ; -1.000 ; -20.000       ;
; tastatura:inst12|Debouncer:inst40|inst1 ; -1.000 ; -19.000       ;
; CLK_DIVIDER:inst97|out_clk_next         ; -1.000 ; -12.000       ;
; CLK_DIVIDER:inst74|out_clk_next         ; -1.000 ; -10.000       ;
; CLK_DIVIDER:inst75|out_clk_next         ; -1.000 ; -10.000       ;
; CLK_DIVIDER:inst91|out_clk_next         ; -1.000 ; -10.000       ;
+-----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst55|out_clk_next'                                                                                                       ;
+--------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -8.021 ; tastatura:inst12|inst30 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.329      ;
; -8.021 ; tastatura:inst12|inst30 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.329      ;
; -8.021 ; tastatura:inst12|inst30 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.329      ;
; -8.021 ; tastatura:inst12|inst30 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.329      ;
; -8.007 ; tastatura:inst12|inst32 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.315      ;
; -8.007 ; tastatura:inst12|inst32 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.315      ;
; -8.007 ; tastatura:inst12|inst32 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.315      ;
; -8.007 ; tastatura:inst12|inst32 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.315      ;
; -7.959 ; tastatura:inst12|inst30 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.576      ;
; -7.959 ; tastatura:inst12|inst30 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.576      ;
; -7.957 ; tastatura:inst12|inst31 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.265      ;
; -7.957 ; tastatura:inst12|inst31 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.265      ;
; -7.957 ; tastatura:inst12|inst31 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.265      ;
; -7.957 ; tastatura:inst12|inst31 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.265      ;
; -7.945 ; tastatura:inst12|inst32 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.562      ;
; -7.945 ; tastatura:inst12|inst32 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.562      ;
; -7.925 ; tastatura:inst12|inst30 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.233      ;
; -7.925 ; tastatura:inst12|inst30 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.233      ;
; -7.925 ; tastatura:inst12|inst30 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.233      ;
; -7.925 ; tastatura:inst12|inst30 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.233      ;
; -7.911 ; tastatura:inst12|inst32 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.219      ;
; -7.911 ; tastatura:inst12|inst32 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.219      ;
; -7.911 ; tastatura:inst12|inst32 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.219      ;
; -7.911 ; tastatura:inst12|inst32 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.219      ;
; -7.895 ; tastatura:inst12|inst31 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.512      ;
; -7.895 ; tastatura:inst12|inst31 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.512      ;
; -7.876 ; tastatura:inst12|inst37 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.184      ;
; -7.876 ; tastatura:inst12|inst37 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.184      ;
; -7.876 ; tastatura:inst12|inst37 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.184      ;
; -7.876 ; tastatura:inst12|inst37 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.184      ;
; -7.861 ; tastatura:inst12|inst31 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.169      ;
; -7.861 ; tastatura:inst12|inst31 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.169      ;
; -7.861 ; tastatura:inst12|inst31 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.169      ;
; -7.861 ; tastatura:inst12|inst31 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.169      ;
; -7.850 ; tastatura:inst12|inst34 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.158      ;
; -7.850 ; tastatura:inst12|inst34 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.158      ;
; -7.850 ; tastatura:inst12|inst34 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.158      ;
; -7.850 ; tastatura:inst12|inst34 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.158      ;
; -7.833 ; tastatura:inst12|inst33 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.141      ;
; -7.833 ; tastatura:inst12|inst33 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.141      ;
; -7.833 ; tastatura:inst12|inst33 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.141      ;
; -7.833 ; tastatura:inst12|inst33 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.141      ;
; -7.814 ; tastatura:inst12|inst37 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.431      ;
; -7.814 ; tastatura:inst12|inst37 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.431      ;
; -7.788 ; tastatura:inst12|inst34 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.405      ;
; -7.788 ; tastatura:inst12|inst34 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.405      ;
; -7.780 ; tastatura:inst12|inst37 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.088      ;
; -7.780 ; tastatura:inst12|inst37 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.088      ;
; -7.780 ; tastatura:inst12|inst37 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.088      ;
; -7.780 ; tastatura:inst12|inst37 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.088      ;
; -7.771 ; tastatura:inst12|inst33 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.388      ;
; -7.771 ; tastatura:inst12|inst33 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.388      ;
; -7.754 ; tastatura:inst12|inst34 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.062      ;
; -7.754 ; tastatura:inst12|inst34 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.062      ;
; -7.754 ; tastatura:inst12|inst34 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.062      ;
; -7.754 ; tastatura:inst12|inst34 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.062      ;
; -7.747 ; tastatura:inst12|inst36 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.055      ;
; -7.747 ; tastatura:inst12|inst36 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.055      ;
; -7.747 ; tastatura:inst12|inst36 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.055      ;
; -7.747 ; tastatura:inst12|inst36 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.055      ;
; -7.737 ; tastatura:inst12|inst33 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.045      ;
; -7.737 ; tastatura:inst12|inst33 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.045      ;
; -7.737 ; tastatura:inst12|inst33 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.045      ;
; -7.737 ; tastatura:inst12|inst33 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 9.045      ;
; -7.685 ; tastatura:inst12|inst36 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.302      ;
; -7.685 ; tastatura:inst12|inst36 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.302      ;
; -7.661 ; REGX:inst15|data[1]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.601      ;
; -7.661 ; REGX:inst15|data[1]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.601      ;
; -7.661 ; REGX:inst15|data[1]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.601      ;
; -7.661 ; REGX:inst15|data[1]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.601      ;
; -7.651 ; tastatura:inst12|inst36 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.959      ;
; -7.651 ; tastatura:inst12|inst36 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.959      ;
; -7.651 ; tastatura:inst12|inst36 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.959      ;
; -7.651 ; tastatura:inst12|inst36 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.959      ;
; -7.637 ; tastatura:inst12|inst35 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.945      ;
; -7.637 ; tastatura:inst12|inst35 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.945      ;
; -7.637 ; tastatura:inst12|inst35 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.945      ;
; -7.637 ; tastatura:inst12|inst35 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.945      ;
; -7.612 ; REGX:inst15|data[1]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.241      ; 8.848      ;
; -7.612 ; REGX:inst15|data[1]     ; REGX:inst15|data[0] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.241      ; 8.848      ;
; -7.575 ; tastatura:inst12|inst35 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.192      ;
; -7.575 ; tastatura:inst12|inst35 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.632      ; 9.192      ;
; -7.565 ; REGX:inst15|data[1]     ; REGX:inst15|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.505      ;
; -7.565 ; REGX:inst15|data[1]     ; REGX:inst15|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.505      ;
; -7.565 ; REGX:inst15|data[1]     ; REGX:inst15|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.505      ;
; -7.565 ; REGX:inst15|data[1]     ; REGX:inst15|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.505      ;
; -7.541 ; tastatura:inst12|inst35 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.849      ;
; -7.541 ; tastatura:inst12|inst35 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.849      ;
; -7.541 ; tastatura:inst12|inst35 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.849      ;
; -7.541 ; tastatura:inst12|inst35 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.323      ; 8.849      ;
; -7.317 ; REGX:inst15|data[2]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.257      ;
; -7.317 ; REGX:inst15|data[2]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.257      ;
; -7.317 ; REGX:inst15|data[2]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.257      ;
; -7.317 ; REGX:inst15|data[2]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.257      ;
; -7.310 ; REGX:inst15|data[3]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.250      ;
; -7.310 ; REGX:inst15|data[3]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.250      ;
; -7.310 ; REGX:inst15|data[3]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.250      ;
; -7.310 ; REGX:inst15|data[3]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.250      ;
; -7.285 ; REGX:inst15|data[5]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.225      ;
; -7.285 ; REGX:inst15|data[5]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.055     ; 8.225      ;
+--------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                       ;
+--------+-------------------------+-------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                     ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -6.323 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.213      ; 7.556      ;
; -6.318 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.554      ;
; -6.305 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.543      ;
; -6.297 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.221      ; 7.538      ;
; -6.282 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.213      ; 7.515      ;
; -6.280 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.220      ; 7.520      ;
; -6.279 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.515      ;
; -6.277 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.513      ;
; -6.264 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.502      ;
; -6.256 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.221      ; 7.497      ;
; -6.239 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.220      ; 7.479      ;
; -6.238 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.474      ;
; -6.232 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.213      ; 7.465      ;
; -6.227 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.463      ;
; -6.214 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.452      ;
; -6.206 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.221      ; 7.447      ;
; -6.189 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.220      ; 7.429      ;
; -6.188 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.424      ;
; -6.178 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.213      ; 7.411      ;
; -6.173 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.409      ;
; -6.160 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.398      ;
; -6.152 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.213      ; 7.385      ;
; -6.152 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.221      ; 7.393      ;
; -6.147 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.383      ;
; -6.135 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.220      ; 7.375      ;
; -6.134 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.372      ;
; -6.134 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.370      ;
; -6.126 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.221      ; 7.367      ;
; -6.109 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.220      ; 7.349      ;
; -6.108 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.344      ;
; -6.106 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.213      ; 7.339      ;
; -6.101 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.337      ;
; -6.088 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.326      ;
; -6.080 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.221      ; 7.321      ;
; -6.063 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.220      ; 7.303      ;
; -6.062 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.298      ;
; -6.049 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.213      ; 7.282      ;
; -6.044 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.280      ;
; -6.031 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.269      ;
; -6.023 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.221      ; 7.264      ;
; -6.018 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.256      ;
; -6.006 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.220      ; 7.246      ;
; -6.005 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.241      ;
; -5.987 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.248     ; 6.749      ;
; -5.977 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.215      ;
; -5.973 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.251     ; 6.732      ;
; -5.965 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.246     ; 6.729      ;
; -5.944 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.243     ; 6.711      ;
; -5.927 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.165      ;
; -5.927 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.244     ; 6.693      ;
; -5.926 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.248     ; 6.688      ;
; -5.912 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.213      ; 7.145      ;
; -5.907 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.143      ;
; -5.894 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.132      ;
; -5.886 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.221      ; 7.127      ;
; -5.873 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.111      ;
; -5.869 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.220      ; 7.109      ;
; -5.868 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                             ; CLK         ; 1.000        ; 0.216      ; 7.104      ;
; -5.847 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.085      ;
; -5.828 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.251     ; 6.587      ;
; -5.823 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.248     ; 6.585      ;
; -5.819 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.251     ; 6.578      ;
; -5.814 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.248     ; 6.576      ;
; -5.810 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.246     ; 6.574      ;
; -5.802 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.243     ; 6.569      ;
; -5.801 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 7.039      ;
; -5.801 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.246     ; 6.565      ;
; -5.793 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.243     ; 6.560      ;
; -5.785 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.244     ; 6.551      ;
; -5.784 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.248     ; 6.546      ;
; -5.776 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.244     ; 6.542      ;
; -5.775 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.248     ; 6.537      ;
; -5.759 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.248     ; 6.521      ;
; -5.753 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.251     ; 6.512      ;
; -5.751 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.898     ; 5.863      ;
; -5.744 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 6.982      ;
; -5.737 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.901     ; 5.846      ;
; -5.737 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.246     ; 6.501      ;
; -5.729 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.896     ; 5.843      ;
; -5.727 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.243     ; 6.494      ;
; -5.711 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.251     ; 6.470      ;
; -5.710 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.244     ; 6.476      ;
; -5.709 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.248     ; 6.471      ;
; -5.706 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.248     ; 6.468      ;
; -5.693 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.246     ; 6.457      ;
; -5.688 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.893     ; 5.805      ;
; -5.685 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.243     ; 6.452      ;
; -5.679 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.898     ; 5.791      ;
; -5.675 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.894     ; 5.791      ;
; -5.668 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.244     ; 6.434      ;
; -5.667 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.248     ; 6.429      ;
; -5.665 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.246     ; 6.429      ;
; -5.650 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.900     ; 5.760      ;
; -5.645 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.897     ; 5.758      ;
; -5.632 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.895     ; 5.747      ;
; -5.624 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.892     ; 5.742      ;
; -5.607 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.218      ; 6.845      ;
; -5.607 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.893     ; 5.724      ;
; -5.606 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0 ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.897     ; 5.719      ;
; -5.559 ; REGX:inst18|data[0]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.896     ; 5.673      ;
+--------+-------------------------+-------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst75|out_clk_next'                                                                                                   ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.337 ; REGX:inst81|data[0] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 2.277      ;
; -1.135 ; REGX:inst81|data[0] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 2.075      ;
; -1.131 ; REGX:inst81|data[1] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 2.071      ;
; -1.127 ; REGX:inst81|data[3] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 2.067      ;
; -1.102 ; REGX:inst81|data[6] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 2.042      ;
; -1.064 ; REGX:inst81|data[1] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 2.004      ;
; -1.060 ; REGX:inst81|data[2] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 2.000      ;
; -1.017 ; REGX:inst81|data[0] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.957      ;
; -1.010 ; REGX:inst81|data[3] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.950      ;
; -0.936 ; REGX:inst81|data[4] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.876      ;
; -0.917 ; REGX:inst81|data[5] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.857      ;
; -0.895 ; REGX:inst81|data[2] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.835      ;
; -0.850 ; REGX:inst81|data[5] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.790      ;
; -0.820 ; REGX:inst81|data[1] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.760      ;
; -0.808 ; REGX:inst81|data[0] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.748      ;
; -0.802 ; REGX:inst81|data[7] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.742      ;
; -0.767 ; REGX:inst81|data[4] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.707      ;
; -0.740 ; REGX:inst81|data[2] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.680      ;
; -0.737 ; REGX:inst81|data[1] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.677      ;
; -0.710 ; REGX:inst81|data[0] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.650      ;
; -0.692 ; REGX:inst81|data[7] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.632      ;
; -0.683 ; REGX:inst81|data[3] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.623      ;
; -0.608 ; REGX:inst81|data[0] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.548      ;
; -0.596 ; REGX:inst81|data[0] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.259      ; 1.850      ;
; -0.568 ; REGX:inst81|data[2] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.508      ;
; -0.557 ; REGX:inst81|data[6] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.497      ;
; -0.537 ; REGX:inst81|data[1] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.477      ;
; -0.534 ; REGX:inst81|data[6] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.474      ;
; -0.523 ; REGX:inst81|data[5] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.463      ;
; -0.519 ; REGX:inst81|data[1] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.459      ;
; -0.513 ; REGX:inst81|data[3] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.453      ;
; -0.510 ; REGX:inst81|data[0] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.450      ;
; -0.508 ; REGX:inst81|data[0] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.448      ;
; -0.500 ; REGX:inst81|data[3] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.440      ;
; -0.483 ; REGX:inst81|data[3] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.423      ;
; -0.440 ; REGX:inst81|data[4] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.380      ;
; -0.437 ; REGX:inst81|data[1] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.377      ;
; -0.433 ; REGX:inst81|data[2] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.373      ;
; -0.405 ; REGX:inst81|data[1] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.259      ; 1.659      ;
; -0.386 ; REGX:inst81|data[3] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.259      ; 1.640      ;
; -0.368 ; REGX:inst81|data[2] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.308      ;
; -0.364 ; REGX:inst81|data[7] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.259      ; 1.618      ;
; -0.361 ; REGX:inst81|data[6] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.259      ; 1.615      ;
; -0.319 ; REGX:inst81|data[2] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.259      ; 1.573      ;
; -0.309 ; REGX:inst81|data[4] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 1.249      ;
; -0.195 ; REGX:inst81|data[4] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.259      ; 1.449      ;
; -0.191 ; REGX:inst81|data[5] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.259      ; 1.445      ;
; -0.019 ; REGX:inst81|data[8] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.259      ; 1.273      ;
; 0.010  ; REGX:inst81|data[9] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.068     ; 0.917      ;
; 0.020  ; REGX:inst81|data[1] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 0.920      ;
; 0.032  ; REGX:inst81|data[5] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 0.908      ;
; 0.044  ; REGX:inst81|data[2] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 0.896      ;
; 0.047  ; REGX:inst81|data[8] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 0.893      ;
; 0.072  ; REGX:inst81|data[4] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 0.868      ;
; 0.357  ; REGX:inst81|data[0] ; REGX:inst81|data[0] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.055     ; 0.583      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst74|out_clk_next'                                                                                                   ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.320 ; REGX:inst80|data[0] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 2.260      ;
; -1.216 ; REGX:inst80|data[4] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 2.157      ;
; -1.216 ; REGX:inst80|data[0] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 2.156      ;
; -1.188 ; REGX:inst80|data[3] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 2.128      ;
; -1.185 ; REGX:inst80|data[1] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 2.125      ;
; -1.172 ; REGX:inst80|data[0] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 2.112      ;
; -1.166 ; REGX:inst80|data[2] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 2.106      ;
; -1.142 ; REGX:inst80|data[4] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 2.083      ;
; -1.142 ; REGX:inst80|data[0] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 2.082      ;
; -1.138 ; REGX:inst80|data[2] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 2.078      ;
; -1.095 ; REGX:inst80|data[1] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 2.035      ;
; -1.092 ; REGX:inst80|data[2] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 2.032      ;
; -1.056 ; REGX:inst80|data[4] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.997      ;
; -1.053 ; REGX:inst80|data[5] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.994      ;
; -1.040 ; REGX:inst80|data[3] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.980      ;
; -1.037 ; REGX:inst80|data[1] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.977      ;
; -1.029 ; REGX:inst80|data[3] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.969      ;
; -1.021 ; REGX:inst80|data[1] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.961      ;
; -1.010 ; REGX:inst80|data[5] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.951      ;
; -1.006 ; REGX:inst80|data[2] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.946      ;
; -1.004 ; REGX:inst80|data[6] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.945      ;
; -0.987 ; REGX:inst80|data[0] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.927      ;
; -0.964 ; REGX:inst80|data[3] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.904      ;
; -0.937 ; REGX:inst80|data[2] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.877      ;
; -0.868 ; REGX:inst80|data[4] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.809      ;
; -0.866 ; REGX:inst80|data[1] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.806      ;
; -0.775 ; REGX:inst80|data[4] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.716      ;
; -0.775 ; REGX:inst80|data[0] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.715      ;
; -0.759 ; REGX:inst80|data[0] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.699      ;
; -0.725 ; REGX:inst80|data[2] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.665      ;
; -0.679 ; REGX:inst80|data[5] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.620      ;
; -0.666 ; REGX:inst80|data[7] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.607      ;
; -0.657 ; REGX:inst80|data[4] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.598      ;
; -0.654 ; REGX:inst80|data[1] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.594      ;
; -0.627 ; REGX:inst80|data[3] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.567      ;
; -0.624 ; REGX:inst80|data[1] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.564      ;
; -0.612 ; REGX:inst80|data[5] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.553      ;
; -0.609 ; REGX:inst80|data[3] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.549      ;
; -0.607 ; REGX:inst80|data[2] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.547      ;
; -0.597 ; REGX:inst80|data[5] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.538      ;
; -0.582 ; REGX:inst80|data[7] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.523      ;
; -0.564 ; REGX:inst80|data[6] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.505      ;
; -0.564 ; REGX:inst80|data[7] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.505      ;
; -0.563 ; REGX:inst80|data[6] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.504      ;
; -0.482 ; REGX:inst80|data[3] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.422      ;
; -0.477 ; REGX:inst80|data[6] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.054     ; 1.418      ;
; -0.459 ; REGX:inst80|data[0] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.399      ;
; -0.439 ; REGX:inst80|data[8] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.379      ;
; -0.324 ; REGX:inst80|data[1] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.264      ;
; -0.087 ; REGX:inst80|data[0] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 1.027      ;
; 0.029  ; REGX:inst80|data[8] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 0.911      ;
; 0.034  ; REGX:inst80|data[1] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 0.906      ;
; 0.043  ; REGX:inst80|data[2] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 0.897      ;
; 0.283  ; REGX:inst80|data[9] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 0.657      ;
; 0.357  ; REGX:inst80|data[0] ; REGX:inst80|data[0] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.055     ; 0.583      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst97|out_clk_next'                                                                                                             ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.018 ; RisingEdge:inst131|inst  ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.959      ;
; -1.018 ; RisingEdge:inst131|inst  ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.959      ;
; -1.018 ; RisingEdge:inst131|inst  ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.959      ;
; -1.018 ; RisingEdge:inst131|inst  ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.959      ;
; -1.018 ; RisingEdge:inst131|inst  ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.959      ;
; -1.018 ; RisingEdge:inst131|inst  ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.959      ;
; -1.018 ; RisingEdge:inst131|inst  ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.959      ;
; -1.018 ; RisingEdge:inst131|inst  ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.959      ;
; -0.901 ; REGX:inst93|data[1]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.841      ;
; -0.900 ; REGX:inst93|data[0]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.840      ;
; -0.811 ; REGX:inst93|data[1]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.751      ;
; -0.808 ; REGX:inst93|data[2]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.748      ;
; -0.805 ; REGX:inst93|data[4]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.745      ;
; -0.803 ; REGX:inst93|data[3]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.743      ;
; -0.740 ; REGX:inst93|data[0]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.680      ;
; -0.716 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.657      ;
; -0.716 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.657      ;
; -0.716 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.657      ;
; -0.716 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.657      ;
; -0.716 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.657      ;
; -0.716 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.657      ;
; -0.716 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.657      ;
; -0.716 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 1.657      ;
; -0.713 ; REGX:inst93|data[3]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.653      ;
; -0.698 ; REGX:inst93|data[1]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.952      ;
; -0.695 ; REGX:inst93|data[5]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.635      ;
; -0.675 ; RisingEdge:inst131|inst  ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.260      ; 1.930      ;
; -0.675 ; RisingEdge:inst131|inst  ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.260      ; 1.930      ;
; -0.643 ; REGX:inst93|data[2]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.583      ;
; -0.634 ; REGX:inst93|data[1]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.574      ;
; -0.627 ; REGX:inst93|data[0]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.881      ;
; -0.603 ; REGX:inst93|data[6]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.543      ;
; -0.600 ; REGX:inst93|data[3]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.854      ;
; -0.563 ; REGX:inst93|data[0]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.503      ;
; -0.536 ; REGX:inst93|data[3]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.476      ;
; -0.530 ; REGX:inst93|data[2]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.784      ;
; -0.524 ; REGX:inst93|data[0]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.464      ;
; -0.516 ; REGX:inst93|data[1]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.456      ;
; -0.492 ; REGX:inst93|data[5]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.746      ;
; -0.485 ; REGX:inst93|data[4]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.739      ;
; -0.466 ; REGX:inst93|data[2]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.406      ;
; -0.443 ; REGX:inst93|data[8]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.067     ; 1.371      ;
; -0.434 ; REGX:inst93|data[1]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.374      ;
; -0.432 ; REGX:inst93|data[2]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.372      ;
; -0.429 ; REGX:inst93|data[4]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.369      ;
; -0.428 ; REGX:inst93|data[5]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.368      ;
; -0.424 ; REGX:inst93|data[0]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.364      ;
; -0.418 ; REGX:inst93|data[3]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.358      ;
; -0.416 ; REGX:inst93|data[1]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.356      ;
; -0.411 ; REGX:inst93|data[4]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.351      ;
; -0.410 ; REGX:inst93|data[0]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.664      ;
; -0.402 ; REGX:inst93|data[1]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.656      ;
; -0.375 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.260      ; 1.630      ;
; -0.375 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.260      ; 1.630      ;
; -0.363 ; REGX:inst93|data[0]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.303      ;
; -0.332 ; REGX:inst93|data[2]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.272      ;
; -0.324 ; REGX:inst93|data[0]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.264      ;
; -0.322 ; REGX:inst93|data[6]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.576      ;
; -0.318 ; REGX:inst93|data[2]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.572      ;
; -0.315 ; REGX:inst93|data[4]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.569      ;
; -0.304 ; REGX:inst93|data[3]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.558      ;
; -0.293 ; tastatura:inst12|inst33  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.394      ; 1.672      ;
; -0.269 ; REGX:inst93|data[7]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.523      ;
; -0.253 ; REGX:inst93|data[8]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.067     ; 1.181      ;
; -0.241 ; REGX:inst93|data[7]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.181      ;
; -0.238 ; REGX:inst93|data[4]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 1.178      ;
; -0.196 ; REGX:inst93|data[5]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.450      ;
; -0.113 ; REGX:inst93|data[6]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.367      ;
; -0.030 ; REGX:inst93|data[7]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.259      ; 1.284      ;
; 0.018  ; REGX:inst93|data[9]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.067     ; 0.910      ;
; 0.019  ; REGX:inst93|data[3]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 0.921      ;
; 0.021  ; REGX:inst93|data[1]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 0.919      ;
; 0.029  ; REGX:inst93|data[5]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 0.911      ;
; 0.040  ; tastatura:inst12|inst34  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.394      ; 1.339      ;
; 0.046  ; REGX:inst93|data[2]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 0.894      ;
; 0.054  ; REGX:inst93|data[6]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 0.886      ;
; 0.181  ; RisingEdge:inst131|inst  ; RisingEdge:inst131|inst1 ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.054     ; 0.760      ;
; 0.227  ; tastatura:inst12|inst35  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.394      ; 1.152      ;
; 0.227  ; tastatura:inst12|inst32  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.394      ; 1.152      ;
; 0.263  ; tastatura:inst12|inst30  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.394      ; 1.116      ;
; 0.296  ; tastatura:inst12|inst37  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.394      ; 1.083      ;
; 0.357  ; REGX:inst93|data[0]      ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.055     ; 0.583      ;
; 0.491  ; tastatura:inst12|inst36  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.394      ; 0.888      ;
; 0.632  ; tastatura:inst12|inst31  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.394      ; 0.747      ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst91|out_clk_next'                                                                                                   ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.947 ; REGX:inst90|data[0] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.888      ;
; -0.945 ; REGX:inst90|data[1] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.886      ;
; -0.906 ; REGX:inst90|data[2] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.847      ;
; -0.845 ; REGX:inst90|data[0] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.786      ;
; -0.820 ; REGX:inst90|data[1] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.761      ;
; -0.785 ; REGX:inst90|data[0] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.726      ;
; -0.783 ; REGX:inst90|data[1] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.724      ;
; -0.741 ; REGX:inst90|data[3] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.682      ;
; -0.729 ; REGX:inst90|data[0] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.986      ;
; -0.704 ; REGX:inst90|data[1] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.961      ;
; -0.696 ; REGX:inst90|data[6] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.637      ;
; -0.696 ; REGX:inst90|data[2] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.637      ;
; -0.691 ; REGX:inst90|data[4] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.632      ;
; -0.669 ; REGX:inst90|data[0] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.610      ;
; -0.644 ; REGX:inst90|data[1] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.585      ;
; -0.639 ; REGX:inst90|data[5] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.580      ;
; -0.607 ; REGX:inst90|data[3] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.548      ;
; -0.580 ; REGX:inst90|data[2] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.837      ;
; -0.570 ; REGX:inst90|data[0] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.511      ;
; -0.568 ; REGX:inst90|data[1] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.509      ;
; -0.529 ; REGX:inst90|data[2] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.470      ;
; -0.511 ; REGX:inst90|data[2] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.452      ;
; -0.491 ; REGX:inst90|data[3] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.748      ;
; -0.470 ; REGX:inst90|data[0] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.411      ;
; -0.469 ; REGX:inst90|data[0] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.410      ;
; -0.468 ; REGX:inst90|data[1] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.409      ;
; -0.454 ; REGX:inst90|data[0] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.711      ;
; -0.452 ; REGX:inst90|data[1] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.709      ;
; -0.444 ; REGX:inst90|data[1] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.385      ;
; -0.431 ; REGX:inst90|data[3] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.372      ;
; -0.429 ; REGX:inst90|data[2] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.370      ;
; -0.413 ; REGX:inst90|data[2] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.670      ;
; -0.407 ; REGX:inst90|data[4] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.664      ;
; -0.393 ; REGX:inst90|data[7] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.650      ;
; -0.382 ; REGX:inst90|data[5] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.639      ;
; -0.370 ; REGX:inst90|data[6] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.627      ;
; -0.364 ; REGX:inst90|data[3] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.305      ;
; -0.347 ; REGX:inst90|data[4] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.288      ;
; -0.339 ; REGX:inst90|data[8] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.067     ; 1.267      ;
; -0.322 ; REGX:inst90|data[5] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.263      ;
; -0.314 ; REGX:inst90|data[4] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.255      ;
; -0.255 ; REGX:inst90|data[7] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.196      ;
; -0.248 ; REGX:inst90|data[3] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.505      ;
; -0.244 ; REGX:inst90|data[8] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.067     ; 1.172      ;
; -0.220 ; REGX:inst90|data[4] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 1.161      ;
; -0.203 ; REGX:inst90|data[6] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.460      ;
; -0.198 ; REGX:inst90|data[4] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.455      ;
; -0.146 ; REGX:inst90|data[5] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.403      ;
; -0.099 ; REGX:inst90|data[7] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.262      ; 1.356      ;
; 0.024  ; REGX:inst90|data[3] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 0.917      ;
; 0.026  ; REGX:inst90|data[5] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 0.915      ;
; 0.037  ; REGX:inst90|data[2] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 0.904      ;
; 0.049  ; REGX:inst90|data[6] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 0.892      ;
; 0.289  ; REGX:inst90|data[9] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.067     ; 0.639      ;
; 0.358  ; REGX:inst90|data[0] ; REGX:inst90|data[0] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.054     ; 0.583      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'tastatura:inst12|Debouncer:inst40|inst1'                                                                                                                   ;
+--------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.378 ; tastatura:inst12|inst7  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.319      ;
; -0.377 ; tastatura:inst12|inst14 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.318      ;
; -0.371 ; tastatura:inst12|inst6  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.312      ;
; -0.300 ; tastatura:inst12|inst9  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.241      ;
; -0.298 ; tastatura:inst12|inst1  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.239      ;
; -0.291 ; tastatura:inst12|inst8  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.232      ;
; -0.196 ; tastatura:inst12|inst13 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.137      ;
; -0.172 ; tastatura:inst12|inst1  ; tastatura:inst12|inst17 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.051     ; 1.116      ;
; -0.156 ; tastatura:inst12|inst22 ; tastatura:inst12|inst23 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.052     ; 1.099      ;
; -0.155 ; tastatura:inst12|inst5  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.096      ;
; -0.155 ; tastatura:inst12|inst10 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.096      ;
; -0.117 ; tastatura:inst12|inst5  ; tastatura:inst12|inst6  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.058      ;
; -0.100 ; tastatura:inst12|inst19 ; tastatura:inst12|inst20 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.041      ;
; -0.075 ; tastatura:inst12|inst21 ; tastatura:inst12|inst22 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.057     ; 1.013      ;
; -0.062 ; tastatura:inst12|inst11 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 1.003      ;
; -0.014 ; tastatura:inst12|inst12 ; tastatura:inst12|inst13 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.955      ;
; 0.022  ; tastatura:inst12|inst12 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.919      ;
; 0.173  ; tastatura:inst12|inst20 ; tastatura:inst12|inst21 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.768      ;
; 0.173  ; tastatura:inst12|inst18 ; tastatura:inst12|inst19 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.768      ;
; 0.173  ; tastatura:inst12|inst17 ; tastatura:inst12|inst18 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.768      ;
; 0.174  ; tastatura:inst12|inst23 ; tastatura:inst12|inst24 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.767      ;
; 0.193  ; tastatura:inst12|inst10 ; tastatura:inst12|inst11 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.748      ;
; 0.195  ; tastatura:inst12|inst13 ; tastatura:inst12|inst14 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.746      ;
; 0.198  ; tastatura:inst12|inst7  ; tastatura:inst12|inst8  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.743      ;
; 0.317  ; tastatura:inst12|inst9  ; tastatura:inst12|inst10 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.624      ;
; 0.321  ; tastatura:inst12|inst8  ; tastatura:inst12|inst9  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.620      ;
; 0.322  ; tastatura:inst12|inst6  ; tastatura:inst12|inst7  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.619      ;
; 0.323  ; tastatura:inst12|inst11 ; tastatura:inst12|inst12 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.054     ; 0.618      ;
+--------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -0.190 ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next         ; CLK         ; 0.000        ; 2.239      ; 2.403      ;
; -0.075 ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next         ; CLK         ; 0.000        ; 2.224      ; 2.503      ;
; -0.035 ; CLK_DIVIDER:inst74|out_clk_next                          ; CLK_DIVIDER:inst74|out_clk_next                          ; CLK_DIVIDER:inst74|out_clk_next         ; CLK         ; 0.000        ; 2.220      ; 2.539      ;
; 0.067  ; CLK_DIVIDER:inst75|out_clk_next                          ; CLK_DIVIDER:inst75|out_clk_next                          ; CLK_DIVIDER:inst75|out_clk_next         ; CLK         ; 0.000        ; 2.231      ; 2.652      ;
; 0.094  ; CLK_DIVIDER:inst55|out_clk_next                          ; CLK_DIVIDER:inst55|out_clk_next                          ; CLK_DIVIDER:inst55|out_clk_next         ; CLK         ; 0.000        ; 2.239      ; 2.687      ;
; 0.300  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; CLK                                     ; CLK         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; CLK                                     ; CLK         ; 0.000        ; 0.067      ; 0.511      ;
; 0.308  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; CLK                                     ; CLK         ; 0.000        ; 0.067      ; 0.519      ;
; 0.308  ; tastatura:inst12|inst24                                  ; tastatura:inst12|inst37                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.319      ; 0.801      ;
; 0.312  ; VGAController:inst|REGX:inst|data[2]                     ; VGAController:inst|REGX:inst|data[2]                     ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VGAController:inst|REGX:inst|data[0]                     ; VGAController:inst|REGX:inst|data[0]                     ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VGAController:inst|REGX:inst|data[9]                     ; VGAController:inst|REGX:inst|data[9]                     ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VGAController:inst|REGX:inst1|data[0]                    ; VGAController:inst|REGX:inst1|data[0]                    ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VGAController:inst|REGX:inst1|data[1]                    ; VGAController:inst|REGX:inst1|data[1]                    ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VGAController:inst|REGX:inst1|data[2]                    ; VGAController:inst|REGX:inst1|data[2]                    ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VGAController:inst|REGX:inst1|data[3]                    ; VGAController:inst|REGX:inst1|data[3]                    ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VGAController:inst|REGX:inst1|data[4]                    ; VGAController:inst|REGX:inst1|data[4]                    ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VGAController:inst|REGX:inst1|data[5]                    ; VGAController:inst|REGX:inst1|data[5]                    ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; VGAController:inst|REGX:inst|data[3]                     ; VGAController:inst|REGX:inst|data[3]                     ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; VGAController:inst|REGX:inst|data[6]                     ; VGAController:inst|REGX:inst|data[6]                     ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; VGAController:inst|REGX:inst|data[7]                     ; VGAController:inst|REGX:inst|data[7]                     ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; VGAController:inst|REGX:inst1|data[7]                    ; VGAController:inst|REGX:inst1|data[7]                    ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; VGAController:inst|REGX:inst1|data[8]                    ; VGAController:inst|REGX:inst1|data[8]                    ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; VGAController:inst|REGX:inst1|data[9]                    ; VGAController:inst|REGX:inst1|data[9]                    ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; VGAController:inst|REGX:inst1|data[6]                    ; VGAController:inst|REGX:inst1|data[6]                    ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.333  ; CLK_DIVIDER:inst56|out_clk_next                          ; CLK_DIVIDER:inst56|out_clk_next                          ; CLK                                     ; CLK         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; inst40                                                   ; inst40                                                   ; CLK                                     ; CLK         ; 0.000        ; 0.034      ; 0.511      ;
; 0.339  ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next         ; CLK         ; -0.500       ; 2.239      ; 2.432      ;
; 0.341  ; tastatura:inst12|Debouncer:inst40|inst                   ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; CLK                                     ; CLK         ; 0.000        ; 0.067      ; 0.552      ;
; 0.343  ; tastatura:inst12|inst18                                  ; tastatura:inst12|inst31                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.319      ; 0.836      ;
; 0.419  ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next         ; CLK         ; -0.500       ; 2.224      ; 2.497      ;
; 0.470  ; CLK_DIVIDER:inst74|out_clk_next                          ; CLK_DIVIDER:inst74|out_clk_next                          ; CLK_DIVIDER:inst74|out_clk_next         ; CLK         ; -0.500       ; 2.220      ; 2.544      ;
; 0.482  ; CLK_DIVIDER:inst55|cnt[4]                                ; CLK_DIVIDER:inst55|cnt[4]                                ; CLK                                     ; CLK         ; 0.000        ; 0.068      ; 0.694      ;
; 0.491  ; CLK_DIVIDER:inst97|cnt[8]                                ; CLK_DIVIDER:inst97|cnt[8]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.690      ;
; 0.492  ; CLK_DIVIDER:inst56|cnt[12]                               ; CLK_DIVIDER:inst56|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.691      ;
; 0.492  ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.691      ;
; 0.493  ; CLK_DIVIDER:inst55|cnt[13]                               ; CLK_DIVIDER:inst55|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.692      ;
; 0.493  ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.692      ;
; 0.494  ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.693      ;
; 0.494  ; CLK_DIVIDER:inst55|cnt[5]                                ; CLK_DIVIDER:inst55|cnt[5]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.693      ;
; 0.495  ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496  ; CLK_DIVIDER:inst55|cnt[10]                               ; CLK_DIVIDER:inst55|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.695      ;
; 0.496  ; CLK_DIVIDER:inst56|cnt[6]                                ; CLK_DIVIDER:inst56|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.695      ;
; 0.498  ; CLK_DIVIDER:inst55|cnt[7]                                ; CLK_DIVIDER:inst55|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.697      ;
; 0.498  ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.697      ;
; 0.498  ; CLK_DIVIDER:inst56|cnt[9]                                ; CLK_DIVIDER:inst56|cnt[9]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.697      ;
; 0.511  ; CLK_DIVIDER:inst56|cnt[4]                                ; CLK_DIVIDER:inst56|cnt[4]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.522  ; VGAController:inst|REGX:inst|data[10]                    ; VGAController:inst|REGX:inst|data[9]                     ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.721      ;
; 0.523  ; tastatura:inst12|inst23                                  ; tastatura:inst12|inst36                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.319      ; 1.016      ;
; 0.534  ; tastatura:inst12|inst14                                  ; tastatura:inst12|RisingEdge:inst29|inst                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.318      ; 1.026      ;
; 0.537  ; tastatura:inst12|inst19                                  ; tastatura:inst12|inst32                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.319      ; 1.030      ;
; 0.543  ; CLK_DIVIDER:inst75|out_clk_next                          ; CLK_DIVIDER:inst75|out_clk_next                          ; CLK_DIVIDER:inst75|out_clk_next         ; CLK         ; -0.500       ; 2.231      ; 2.628      ;
; 0.550  ; tastatura:inst12|inst21                                  ; tastatura:inst12|inst34                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.319      ; 1.043      ;
; 0.558  ; tastatura:inst12|inst22                                  ; tastatura:inst12|inst35                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.322      ; 1.054      ;
; 0.563  ; tastatura:inst12|inst20                                  ; tastatura:inst12|inst33                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.319      ; 1.056      ;
; 0.579  ; tastatura:inst12|inst17                                  ; tastatura:inst12|inst30                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.319      ; 1.072      ;
; 0.604  ; CLK_DIVIDER:inst74|cnt[16]                               ; CLK_DIVIDER:inst74|cnt[16]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.803      ;
; 0.606  ; CLK_DIVIDER:inst55|out_clk_next                          ; CLK_DIVIDER:inst55|out_clk_next                          ; CLK_DIVIDER:inst55|out_clk_next         ; CLK         ; -0.500       ; 2.239      ; 2.699      ;
; 0.608  ; tastatura:inst12|RisingEdge:inst29|inst                  ; tastatura:inst12|RisingEdge:inst29|inst1                 ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.806      ;
; 0.610  ; tastatura:inst12|Debouncer:inst40|inst                   ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; CLK                                     ; CLK         ; 0.000        ; 0.067      ; 0.821      ;
; 0.614  ; CLK_DIVIDER:inst75|cnt[17]                               ; CLK_DIVIDER:inst75|cnt[17]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.813      ;
; 0.617  ; CLK_DIVIDER:inst74|cnt[12]                               ; CLK_DIVIDER:inst74|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.816      ;
; 0.617  ; RisingEdge:inst45|inst                                   ; RisingEdge:inst45|inst1                                  ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.816      ;
; 0.619  ; CLK_DIVIDER:inst74|cnt[10]                               ; CLK_DIVIDER:inst74|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.818      ;
; 0.622  ; CLK_DIVIDER:inst97|cnt[11]                               ; CLK_DIVIDER:inst97|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.820      ;
; 0.624  ; CLK_DIVIDER:inst75|cnt[13]                               ; CLK_DIVIDER:inst75|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.823      ;
; 0.625  ; CLK_DIVIDER:inst74|cnt[7]                                ; CLK_DIVIDER:inst74|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.823      ;
; 0.625  ; CLK_DIVIDER:inst75|cnt[7]                                ; CLK_DIVIDER:inst75|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.824      ;
; 0.625  ; CLK_DIVIDER:inst97|cnt[16]                               ; CLK_DIVIDER:inst97|cnt[16]                               ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.823      ;
; 0.625  ; CLK_DIVIDER:inst97|cnt[7]                                ; CLK_DIVIDER:inst97|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.824      ;
; 0.626  ; CLK_DIVIDER:inst97|cnt[17]                               ; CLK_DIVIDER:inst97|cnt[17]                               ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.824      ;
; 0.627  ; CLK_DIVIDER:inst75|cnt[6]                                ; CLK_DIVIDER:inst75|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.826      ;
; 0.627  ; CLK_DIVIDER:inst97|cnt[6]                                ; CLK_DIVIDER:inst97|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.826      ;
; 0.628  ; CLK_DIVIDER:inst75|cnt[14]                               ; CLK_DIVIDER:inst75|cnt[14]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.827      ;
; 0.629  ; CLK_DIVIDER:inst97|cnt[15]                               ; CLK_DIVIDER:inst97|cnt[15]                               ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.827      ;
; 0.629  ; CLK_DIVIDER:inst97|cnt[14]                               ; CLK_DIVIDER:inst97|cnt[14]                               ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.827      ;
; 0.630  ; CLK_DIVIDER:inst74|cnt[5]                                ; CLK_DIVIDER:inst74|cnt[5]                                ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.828      ;
; 0.630  ; CLK_DIVIDER:inst75|cnt[15]                               ; CLK_DIVIDER:inst75|cnt[15]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.829      ;
; 0.630  ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.828      ;
; 0.635  ; CLK_DIVIDER:inst74|cnt[9]                                ; CLK_DIVIDER:inst74|cnt[9]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.834      ;
; 0.649  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; CLK                                     ; CLK         ; 0.000        ; 0.067      ; 0.860      ;
; 0.657  ; CLK_DIVIDER:inst74|cnt[8]                                ; CLK_DIVIDER:inst74|cnt[8]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.856      ;
; 0.659  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; CLK                                     ; CLK         ; 0.000        ; 0.067      ; 0.870      ;
; 0.660  ; tastatura:inst12|Debouncer:inst40|inst                   ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; CLK                                     ; CLK         ; 0.000        ; 0.067      ; 0.871      ;
; 0.703  ; VGAController:inst|REGX:inst|data[10]                    ; VGAController:inst|REGX:inst|data[7]                     ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.902      ;
; 0.712  ; VGAController:inst|REGX:inst|data[10]                    ; VGAController:inst|REGX:inst|data[6]                     ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.911      ;
; 0.737  ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.936      ;
; 0.739  ; CLK_DIVIDER:inst74|cnt[6]                                ; CLK_DIVIDER:inst74|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.937      ;
; 0.741  ; CLK_DIVIDER:inst75|cnt[8]                                ; CLK_DIVIDER:inst75|cnt[9]                                ; CLK                                     ; CLK         ; 0.000        ; 0.056      ; 0.941      ;
; 0.741  ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK_DIVIDER:inst56|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.940      ;
; 0.741  ; CLK_DIVIDER:inst56|cnt[9]                                ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.940      ;
; 0.742  ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK_DIVIDER:inst75|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.941      ;
; 0.743  ; CLK_DIVIDER:inst74|cnt[11]                               ; CLK_DIVIDER:inst74|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.942      ;
; 0.743  ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.942      ;
; 0.743  ; CLK_DIVIDER:inst75|cnt[5]                                ; CLK_DIVIDER:inst75|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.942      ;
; 0.746  ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK_DIVIDER:inst55|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.945      ;
; 0.746  ; CLK_DIVIDER:inst97|cnt[8]                                ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.057      ; 0.947      ;
; 0.746  ; CLK_DIVIDER:inst97|cnt[9]                                ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.054      ; 0.944      ;
; 0.747  ; CLK_DIVIDER:inst55|cnt[10]                               ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.946      ;
; 0.749  ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK_DIVIDER:inst75|cnt[14]                               ; CLK                                     ; CLK         ; 0.000        ; 0.055      ; 0.948      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst97|out_clk_next'                                                                                                              ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.080 ; tastatura:inst12|inst31  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.592      ; 0.686      ;
; -0.016 ; tastatura:inst12|inst36  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.592      ; 0.750      ;
; 0.240  ; tastatura:inst12|inst37  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.592      ; 1.006      ;
; 0.264  ; tastatura:inst12|inst30  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.592      ; 1.030      ;
; 0.282  ; tastatura:inst12|inst35  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.592      ; 1.048      ;
; 0.288  ; tastatura:inst12|inst32  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.592      ; 1.054      ;
; 0.320  ; REGX:inst93|data[0]      ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.519      ;
; 0.442  ; REGX:inst93|data[7]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 0.967      ;
; 0.457  ; tastatura:inst12|inst34  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.592      ; 1.223      ;
; 0.473  ; RisingEdge:inst131|inst  ; RisingEdge:inst131|inst1 ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.054      ; 0.671      ;
; 0.519  ; REGX:inst93|data[9]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.067      ; 0.730      ;
; 0.532  ; REGX:inst93|data[6]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.731      ;
; 0.534  ; REGX:inst93|data[5]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.733      ;
; 0.536  ; REGX:inst93|data[2]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.735      ;
; 0.536  ; REGX:inst93|data[1]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.735      ;
; 0.537  ; REGX:inst93|data[3]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.736      ;
; 0.553  ; REGX:inst93|data[6]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.078      ;
; 0.636  ; REGX:inst93|data[5]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.161      ;
; 0.644  ; REGX:inst93|data[4]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.169      ;
; 0.701  ; REGX:inst93|data[7]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.226      ;
; 0.724  ; REGX:inst93|data[6]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.249      ;
; 0.735  ; REGX:inst93|data[3]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.260      ;
; 0.749  ; REGX:inst93|data[2]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.274      ;
; 0.767  ; REGX:inst93|data[8]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.067      ; 0.978      ;
; 0.769  ; REGX:inst93|data[7]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.968      ;
; 0.777  ; REGX:inst93|data[5]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.976      ;
; 0.778  ; REGX:inst93|data[4]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.977      ;
; 0.779  ; REGX:inst93|data[1]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.978      ;
; 0.779  ; REGX:inst93|data[0]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.978      ;
; 0.784  ; REGX:inst93|data[8]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.067      ; 0.995      ;
; 0.786  ; REGX:inst93|data[0]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.985      ;
; 0.787  ; REGX:inst93|data[2]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.986      ;
; 0.794  ; REGX:inst93|data[4]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 0.993      ;
; 0.804  ; tastatura:inst12|inst33  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.592      ; 1.570      ;
; 0.807  ; REGX:inst93|data[5]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.332      ;
; 0.830  ; REGX:inst93|data[1]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.355      ;
; 0.837  ; REGX:inst93|data[0]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.362      ;
; 0.867  ; REGX:inst93|data[4]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.066      ;
; 0.868  ; REGX:inst93|data[1]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.067      ;
; 0.869  ; REGX:inst93|data[3]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.068      ;
; 0.875  ; REGX:inst93|data[0]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.074      ;
; 0.876  ; REGX:inst93|data[3]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.075      ;
; 0.883  ; REGX:inst93|data[2]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.082      ;
; 0.890  ; REGX:inst93|data[2]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.089      ;
; 0.903  ; REGX:inst93|data[4]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.428      ;
; 0.906  ; REGX:inst93|data[3]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.431      ;
; 0.920  ; REGX:inst93|data[2]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.445      ;
; 0.964  ; REGX:inst93|data[1]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.163      ;
; 0.971  ; REGX:inst93|data[1]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.170      ;
; 0.971  ; REGX:inst93|data[0]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.170      ;
; 0.978  ; REGX:inst93|data[0]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.177      ;
; 1.001  ; REGX:inst93|data[1]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.526      ;
; 1.008  ; REGX:inst93|data[0]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.533      ;
; 1.039  ; REGX:inst93|data[3]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.238      ;
; 1.047  ; REGX:inst93|data[6]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.246      ;
; 1.053  ; REGX:inst93|data[2]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.252      ;
; 1.124  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.649      ;
; 1.124  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.649      ;
; 1.130  ; REGX:inst93|data[5]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.329      ;
; 1.132  ; REGX:inst93|data[4]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.331      ;
; 1.134  ; REGX:inst93|data[1]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.333      ;
; 1.141  ; REGX:inst93|data[0]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.340      ;
; 1.229  ; REGX:inst93|data[3]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.428      ;
; 1.243  ; REGX:inst93|data[2]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.442      ;
; 1.309  ; RisingEdge:inst131|inst  ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.834      ;
; 1.309  ; RisingEdge:inst131|inst  ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.381      ; 1.834      ;
; 1.324  ; REGX:inst93|data[1]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.523      ;
; 1.331  ; REGX:inst93|data[0]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.530      ;
; 1.478  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.677      ;
; 1.478  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.677      ;
; 1.478  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.677      ;
; 1.478  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.677      ;
; 1.478  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.677      ;
; 1.478  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.677      ;
; 1.478  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.677      ;
; 1.478  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.677      ;
; 1.659  ; RisingEdge:inst131|inst  ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.858      ;
; 1.659  ; RisingEdge:inst131|inst  ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.858      ;
; 1.659  ; RisingEdge:inst131|inst  ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.858      ;
; 1.659  ; RisingEdge:inst131|inst  ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.858      ;
; 1.659  ; RisingEdge:inst131|inst  ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.858      ;
; 1.659  ; RisingEdge:inst131|inst  ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.858      ;
; 1.659  ; RisingEdge:inst131|inst  ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.858      ;
; 1.659  ; RisingEdge:inst131|inst  ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.055      ; 1.858      ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst55|out_clk_next'                                                                                                       ;
+-------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.232 ; inst40                  ; REGX:inst18|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.385      ; 1.791      ;
; 0.261 ; inst40                  ; REGX:inst18|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.386      ; 1.821      ;
; 0.261 ; inst40                  ; REGX:inst18|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.386      ; 1.821      ;
; 0.261 ; inst40                  ; REGX:inst18|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.386      ; 1.821      ;
; 0.261 ; inst40                  ; REGX:inst18|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.386      ; 1.821      ;
; 0.261 ; inst40                  ; REGX:inst18|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.386      ; 1.821      ;
; 0.261 ; inst40                  ; REGX:inst18|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.386      ; 1.821      ;
; 0.261 ; inst40                  ; REGX:inst18|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.386      ; 1.821      ;
; 0.261 ; inst40                  ; REGX:inst18|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.386      ; 1.821      ;
; 0.296 ; inst40                  ; REGX:inst18|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 1.387      ; 1.857      ;
; 0.365 ; REGX:inst18|data[9]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 0.564      ;
; 0.440 ; inst41                  ; REGX:inst18|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.874      ; 1.488      ;
; 0.445 ; inst41                  ; REGX:inst18|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.874      ; 1.493      ;
; 0.446 ; inst41                  ; REGX:inst18|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.874      ; 1.494      ;
; 0.449 ; inst41                  ; REGX:inst18|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.874      ; 1.497      ;
; 0.528 ; REGX:inst18|data[3]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 0.727      ;
; 0.530 ; REGX:inst18|data[6]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 0.729      ;
; 0.568 ; inst41                  ; REGX:inst18|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.874      ; 1.616      ;
; 0.656 ; inst41                  ; REGX:inst18|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.874      ; 1.704      ;
; 0.714 ; inst41                  ; REGX:inst18|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.874      ; 1.762      ;
; 0.715 ; inst41                  ; REGX:inst18|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.875      ; 1.764      ;
; 0.757 ; REGX:inst18|data[8]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 0.956      ;
; 0.771 ; REGX:inst18|data[8]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 0.970      ;
; 0.784 ; REGX:inst18|data[5]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 0.983      ;
; 0.794 ; REGX:inst18|data[5]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 0.993      ;
; 0.803 ; inst41                  ; REGX:inst18|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.874      ; 1.851      ;
; 0.868 ; REGX:inst18|data[3]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.067      ;
; 0.875 ; REGX:inst18|data[6]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.074      ;
; 0.887 ; REGX:inst18|data[5]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.086      ;
; 0.995 ; REGX:inst18|data[4]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.194      ;
; 1.010 ; REGX:inst18|data[4]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.209      ;
; 1.041 ; REGX:inst15|data[9]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.068      ; 1.253      ;
; 1.044 ; REGX:inst18|data[6]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.243      ;
; 1.053 ; REGX:inst18|data[3]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.252      ;
; 1.098 ; REGX:inst18|data[4]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.297      ;
; 1.099 ; REGX:inst18|data[2]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.298      ;
; 1.121 ; REGX:inst18|data[3]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.320      ;
; 1.126 ; REGX:inst18|data[3]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.325      ;
; 1.133 ; REGX:inst18|data[6]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.332      ;
; 1.133 ; REGX:inst18|data[0]     ; REGX:inst18|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.057      ; 1.334      ;
; 1.137 ; REGX:inst18|data[7]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.336      ;
; 1.139 ; REGX:inst18|data[5]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.338      ;
; 1.144 ; REGX:inst18|data[5]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.343      ;
; 1.165 ; REGX:inst18|data[4]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.364      ;
; 1.218 ; REGX:inst15|data[0]     ; REGX:inst15|data[0] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.068      ; 1.430      ;
; 1.222 ; REGX:inst18|data[3]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.421      ;
; 1.229 ; REGX:inst18|data[0]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.057      ; 1.430      ;
; 1.229 ; REGX:inst18|data[7]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.428      ;
; 1.263 ; REGX:inst18|data[2]     ; REGX:inst18|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.056      ; 1.463      ;
; 1.268 ; REGX:inst18|data[2]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.467      ;
; 1.311 ; REGX:inst18|data[3]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.510      ;
; 1.350 ; REGX:inst18|data[4]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.549      ;
; 1.352 ; REGX:inst18|data[4]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.551      ;
; 1.382 ; REGX:inst18|data[7]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.581      ;
; 1.387 ; REGX:inst18|data[2]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.586      ;
; 1.390 ; REGX:inst18|data[1]     ; REGX:inst18|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.589      ;
; 1.392 ; REGX:inst18|data[0]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.057      ; 1.593      ;
; 1.408 ; REGX:inst15|data[8]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.390      ; 1.942      ;
; 1.419 ; tastatura:inst12|inst35 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.841      ; 2.434      ;
; 1.442 ; REGX:inst15|data[6]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.641      ;
; 1.448 ; REGX:inst15|data[6]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.390      ; 1.982      ;
; 1.454 ; REGX:inst18|data[2]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.653      ;
; 1.511 ; tastatura:inst12|inst36 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.841      ; 2.526      ;
; 1.517 ; REGX:inst18|data[0]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.057      ; 1.718      ;
; 1.521 ; REGX:inst18|data[2]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.720      ;
; 1.584 ; REGX:inst18|data[0]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.057      ; 1.785      ;
; 1.585 ; tastatura:inst12|inst34 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.841      ; 2.600      ;
; 1.587 ; REGX:inst15|data[1]     ; REGX:inst15|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.786      ;
; 1.594 ; REGX:inst15|data[3]     ; REGX:inst15|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.793      ;
; 1.596 ; tastatura:inst12|inst33 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.841      ; 2.611      ;
; 1.608 ; REGX:inst15|data[3]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.390      ; 2.142      ;
; 1.609 ; REGX:inst18|data[0]     ; REGX:inst18|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.058      ; 1.811      ;
; 1.622 ; REGX:inst18|data[2]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.821      ;
; 1.639 ; REGX:inst18|data[2]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.838      ;
; 1.645 ; REGX:inst18|data[0]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.057      ; 1.846      ;
; 1.661 ; tastatura:inst12|inst37 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.841      ; 2.676      ;
; 1.672 ; REGX:inst15|data[5]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.871      ;
; 1.680 ; REGX:inst15|data[7]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.390      ; 2.214      ;
; 1.683 ; REGX:inst18|data[1]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.882      ;
; 1.688 ; tastatura:inst12|inst31 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.841      ; 2.703      ;
; 1.693 ; REGX:inst15|data[1]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.390      ; 2.227      ;
; 1.723 ; REGX:inst15|data[6]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.922      ;
; 1.723 ; REGX:inst15|data[5]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.390      ; 2.257      ;
; 1.731 ; REGX:inst15|data[7]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.930      ;
; 1.744 ; tastatura:inst12|inst35 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 2.437      ;
; 1.746 ; REGX:inst18|data[0]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.057      ; 1.947      ;
; 1.747 ; REGX:inst15|data[8]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.946      ;
; 1.755 ; tastatura:inst12|inst32 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.841      ; 2.770      ;
; 1.765 ; tastatura:inst12|inst35 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 2.458      ;
; 1.769 ; REGX:inst18|data[0]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.057      ; 1.970      ;
; 1.772 ; REGX:inst15|data[3]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 1.971      ;
; 1.779 ; tastatura:inst12|inst30 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.841      ; 2.794      ;
; 1.820 ; REGX:inst15|data[3]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 2.019      ;
; 1.828 ; tastatura:inst12|inst36 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 2.521      ;
; 1.829 ; REGX:inst18|data[1]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 2.028      ;
; 1.833 ; tastatura:inst12|inst36 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 2.526      ;
; 1.843 ; REGX:inst15|data[1]     ; REGX:inst15|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 2.042      ;
; 1.844 ; REGX:inst15|data[1]     ; REGX:inst15|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 2.043      ;
; 1.851 ; tastatura:inst12|inst35 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 2.544      ;
; 1.857 ; REGX:inst15|data[1]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.055      ; 2.056      ;
+-------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst74|out_clk_next'                                                                                                   ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.320 ; REGX:inst80|data[0] ; REGX:inst80|data[0] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 0.519      ;
; 0.366 ; REGX:inst80|data[9] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 0.565      ;
; 0.529 ; REGX:inst80|data[2] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 0.728      ;
; 0.538 ; REGX:inst80|data[8] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 0.737      ;
; 0.541 ; REGX:inst80|data[1] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 0.740      ;
; 0.674 ; REGX:inst80|data[0] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 0.873      ;
; 0.780 ; REGX:inst80|data[1] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 0.979      ;
; 0.783 ; REGX:inst80|data[8] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 0.982      ;
; 0.909 ; REGX:inst80|data[0] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.108      ;
; 0.921 ; REGX:inst80|data[6] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.120      ;
; 0.949 ; REGX:inst80|data[7] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.148      ;
; 0.968 ; REGX:inst80|data[3] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.167      ;
; 1.010 ; REGX:inst80|data[6] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.209      ;
; 1.013 ; REGX:inst80|data[3] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.212      ;
; 1.038 ; REGX:inst80|data[7] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.237      ;
; 1.042 ; REGX:inst80|data[5] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.241      ;
; 1.049 ; REGX:inst80|data[5] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.248      ;
; 1.055 ; REGX:inst80|data[2] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.254      ;
; 1.057 ; REGX:inst80|data[3] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.256      ;
; 1.062 ; REGX:inst80|data[2] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.261      ;
; 1.068 ; REGX:inst80|data[1] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.267      ;
; 1.075 ; REGX:inst80|data[1] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.274      ;
; 1.126 ; REGX:inst80|data[4] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.325      ;
; 1.133 ; REGX:inst80|data[4] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.332      ;
; 1.149 ; REGX:inst80|data[6] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.347      ;
; 1.197 ; REGX:inst80|data[0] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.396      ;
; 1.204 ; REGX:inst80|data[0] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.403      ;
; 1.215 ; REGX:inst80|data[7] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.413      ;
; 1.253 ; REGX:inst80|data[5] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.451      ;
; 1.256 ; REGX:inst80|data[2] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.455      ;
; 1.269 ; REGX:inst80|data[1] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.468      ;
; 1.356 ; REGX:inst80|data[3] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.554      ;
; 1.398 ; REGX:inst80|data[0] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.055      ; 1.597      ;
; 1.416 ; REGX:inst80|data[3] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.614      ;
; 1.420 ; REGX:inst80|data[6] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.618      ;
; 1.426 ; REGX:inst80|data[2] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.624      ;
; 1.429 ; REGX:inst80|data[4] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.627      ;
; 1.432 ; REGX:inst80|data[5] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.630      ;
; 1.439 ; REGX:inst80|data[1] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.637      ;
; 1.445 ; REGX:inst80|data[2] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.643      ;
; 1.458 ; REGX:inst80|data[1] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.656      ;
; 1.464 ; REGX:inst80|data[5] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.662      ;
; 1.467 ; REGX:inst80|data[3] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.665      ;
; 1.477 ; REGX:inst80|data[2] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.675      ;
; 1.490 ; REGX:inst80|data[1] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.688      ;
; 1.497 ; REGX:inst80|data[4] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.695      ;
; 1.509 ; REGX:inst80|data[3] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.707      ;
; 1.516 ; REGX:inst80|data[4] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.714      ;
; 1.548 ; REGX:inst80|data[4] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.746      ;
; 1.568 ; REGX:inst80|data[0] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.766      ;
; 1.578 ; REGX:inst80|data[2] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.776      ;
; 1.587 ; REGX:inst80|data[0] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.785      ;
; 1.591 ; REGX:inst80|data[1] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.789      ;
; 1.619 ; REGX:inst80|data[0] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.817      ;
; 1.720 ; REGX:inst80|data[0] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.054      ; 1.918      ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst75|out_clk_next'                                                                                                   ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.320 ; REGX:inst81|data[0] ; REGX:inst81|data[0] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 0.519      ;
; 0.461 ; REGX:inst81|data[8] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.382      ; 0.987      ;
; 0.514 ; REGX:inst81|data[4] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 0.713      ;
; 0.523 ; REGX:inst81|data[9] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.068      ; 0.735      ;
; 0.529 ; REGX:inst81|data[5] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 0.728      ;
; 0.537 ; REGX:inst81|data[8] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 0.736      ;
; 0.537 ; REGX:inst81|data[2] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 0.736      ;
; 0.540 ; REGX:inst81|data[1] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 0.739      ;
; 0.630 ; REGX:inst81|data[5] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.382      ; 1.156      ;
; 0.630 ; REGX:inst81|data[4] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.382      ; 1.156      ;
; 0.721 ; REGX:inst81|data[6] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.382      ; 1.247      ;
; 0.749 ; REGX:inst81|data[2] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.382      ; 1.275      ;
; 0.765 ; REGX:inst81|data[4] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 0.964      ;
; 0.783 ; REGX:inst81|data[1] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 0.982      ;
; 0.795 ; REGX:inst81|data[2] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 0.994      ;
; 0.804 ; REGX:inst81|data[3] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.382      ; 1.330      ;
; 0.814 ; REGX:inst81|data[7] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.382      ; 1.340      ;
; 0.833 ; REGX:inst81|data[1] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.382      ; 1.359      ;
; 0.868 ; REGX:inst81|data[5] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.067      ;
; 0.868 ; REGX:inst81|data[4] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.067      ;
; 0.879 ; REGX:inst81|data[1] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.078      ;
; 0.884 ; REGX:inst81|data[2] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.083      ;
; 0.932 ; REGX:inst81|data[3] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.131      ;
; 0.939 ; REGX:inst81|data[3] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.138      ;
; 0.958 ; REGX:inst81|data[0] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.157      ;
; 0.965 ; REGX:inst81|data[0] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.164      ;
; 0.968 ; REGX:inst81|data[1] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.167      ;
; 0.987 ; REGX:inst81|data[2] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.186      ;
; 1.015 ; REGX:inst81|data[0] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.382      ; 1.541      ;
; 1.032 ; REGX:inst81|data[6] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.231      ;
; 1.061 ; REGX:inst81|data[0] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.260      ;
; 1.065 ; REGX:inst81|data[3] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.264      ;
; 1.071 ; REGX:inst81|data[1] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.270      ;
; 1.111 ; REGX:inst81|data[6] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.310      ;
; 1.122 ; REGX:inst81|data[7] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.321      ;
; 1.124 ; REGX:inst81|data[3] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.323      ;
; 1.150 ; REGX:inst81|data[0] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.349      ;
; 1.174 ; REGX:inst81|data[5] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.373      ;
; 1.174 ; REGX:inst81|data[4] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.373      ;
; 1.177 ; REGX:inst81|data[2] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.376      ;
; 1.253 ; REGX:inst81|data[0] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.452      ;
; 1.261 ; REGX:inst81|data[1] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.460      ;
; 1.293 ; REGX:inst81|data[2] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.492      ;
; 1.358 ; REGX:inst81|data[5] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.557      ;
; 1.358 ; REGX:inst81|data[4] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.557      ;
; 1.377 ; REGX:inst81|data[1] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.576      ;
; 1.380 ; REGX:inst81|data[7] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.579      ;
; 1.436 ; REGX:inst81|data[3] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.635      ;
; 1.443 ; REGX:inst81|data[0] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.642      ;
; 1.449 ; REGX:inst81|data[6] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.648      ;
; 1.477 ; REGX:inst81|data[2] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.676      ;
; 1.532 ; REGX:inst81|data[3] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.731      ;
; 1.559 ; REGX:inst81|data[0] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.758      ;
; 1.561 ; REGX:inst81|data[1] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.760      ;
; 1.743 ; REGX:inst81|data[0] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.055      ; 1.942      ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst91|out_clk_next'                                                                                                   ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.321 ; REGX:inst90|data[0] ; REGX:inst90|data[0] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.519      ;
; 0.336 ; REGX:inst90|data[9] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.067      ; 0.547      ;
; 0.521 ; REGX:inst90|data[6] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.719      ;
; 0.531 ; REGX:inst90|data[5] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.729      ;
; 0.533 ; REGX:inst90|data[6] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.060      ;
; 0.535 ; REGX:inst90|data[2] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.733      ;
; 0.540 ; REGX:inst90|data[3] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.738      ;
; 0.540 ; REGX:inst90|data[7] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.067      ;
; 0.554 ; REGX:inst90|data[5] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.081      ;
; 0.636 ; REGX:inst90|data[4] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.163      ;
; 0.659 ; REGX:inst90|data[3] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.186      ;
; 0.709 ; REGX:inst90|data[7] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.236      ;
; 0.738 ; REGX:inst90|data[2] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.265      ;
; 0.771 ; REGX:inst90|data[8] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.067      ; 0.982      ;
; 0.773 ; REGX:inst90|data[4] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.971      ;
; 0.779 ; REGX:inst90|data[2] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.977      ;
; 0.780 ; REGX:inst90|data[4] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.978      ;
; 0.780 ; REGX:inst90|data[5] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.978      ;
; 0.780 ; REGX:inst90|data[8] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.067      ; 0.991      ;
; 0.782 ; REGX:inst90|data[4] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.980      ;
; 0.790 ; REGX:inst90|data[6] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.317      ;
; 0.795 ; REGX:inst90|data[7] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.993      ;
; 0.796 ; REGX:inst90|data[3] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 0.994      ;
; 0.805 ; REGX:inst90|data[4] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.332      ;
; 0.811 ; REGX:inst90|data[5] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.338      ;
; 0.862 ; REGX:inst90|data[1] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.389      ;
; 0.875 ; REGX:inst90|data[2] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.073      ;
; 0.885 ; REGX:inst90|data[3] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.083      ;
; 0.887 ; REGX:inst90|data[0] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.414      ;
; 0.896 ; REGX:inst90|data[1] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.094      ;
; 0.903 ; REGX:inst90|data[1] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.101      ;
; 0.916 ; REGX:inst90|data[3] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.443      ;
; 0.921 ; REGX:inst90|data[0] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.119      ;
; 0.928 ; REGX:inst90|data[0] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.126      ;
; 0.964 ; REGX:inst90|data[2] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.162      ;
; 0.995 ; REGX:inst90|data[2] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.522      ;
; 0.999 ; REGX:inst90|data[1] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.197      ;
; 1.024 ; REGX:inst90|data[0] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.222      ;
; 1.025 ; REGX:inst90|data[6] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.223      ;
; 1.046 ; REGX:inst90|data[5] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.244      ;
; 1.053 ; REGX:inst90|data[3] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.251      ;
; 1.088 ; REGX:inst90|data[1] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.286      ;
; 1.113 ; REGX:inst90|data[0] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.311      ;
; 1.119 ; REGX:inst90|data[1] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.646      ;
; 1.132 ; REGX:inst90|data[2] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.330      ;
; 1.134 ; REGX:inst90|data[4] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.332      ;
; 1.142 ; REGX:inst90|data[0] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.383      ; 1.669      ;
; 1.151 ; REGX:inst90|data[3] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.349      ;
; 1.230 ; REGX:inst90|data[2] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.428      ;
; 1.256 ; REGX:inst90|data[1] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.454      ;
; 1.279 ; REGX:inst90|data[0] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.477      ;
; 1.354 ; REGX:inst90|data[1] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.552      ;
; 1.365 ; REGX:inst90|data[1] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.563      ;
; 1.379 ; REGX:inst90|data[0] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.577      ;
; 1.390 ; REGX:inst90|data[0] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.054      ; 1.588      ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'tastatura:inst12|Debouncer:inst40|inst1'                                                                                                                   ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.345 ; tastatura:inst12|inst6  ; tastatura:inst12|inst7  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.543      ;
; 0.346 ; tastatura:inst12|inst11 ; tastatura:inst12|inst12 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.544      ;
; 0.346 ; tastatura:inst12|inst8  ; tastatura:inst12|inst9  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.544      ;
; 0.348 ; tastatura:inst12|inst9  ; tastatura:inst12|inst10 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.546      ;
; 0.438 ; tastatura:inst12|inst13 ; tastatura:inst12|inst14 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.636      ;
; 0.439 ; tastatura:inst12|inst10 ; tastatura:inst12|inst11 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.637      ;
; 0.485 ; tastatura:inst12|inst23 ; tastatura:inst12|inst24 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.683      ;
; 0.485 ; tastatura:inst12|inst20 ; tastatura:inst12|inst21 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.683      ;
; 0.485 ; tastatura:inst12|inst18 ; tastatura:inst12|inst19 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.683      ;
; 0.486 ; tastatura:inst12|inst17 ; tastatura:inst12|inst18 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.684      ;
; 0.493 ; tastatura:inst12|inst7  ; tastatura:inst12|inst8  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.691      ;
; 0.617 ; tastatura:inst12|inst12 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.815      ;
; 0.708 ; tastatura:inst12|inst12 ; tastatura:inst12|inst13 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.906      ;
; 0.726 ; tastatura:inst12|inst11 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.924      ;
; 0.753 ; tastatura:inst12|inst21 ; tastatura:inst12|inst22 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.052      ; 0.949      ;
; 0.785 ; tastatura:inst12|inst5  ; tastatura:inst12|inst6  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.983      ;
; 0.794 ; tastatura:inst12|inst5  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.992      ;
; 0.795 ; tastatura:inst12|inst19 ; tastatura:inst12|inst20 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 0.993      ;
; 0.816 ; tastatura:inst12|inst10 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 1.014      ;
; 0.831 ; tastatura:inst12|inst22 ; tastatura:inst12|inst23 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.057      ; 1.032      ;
; 0.841 ; tastatura:inst12|inst13 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 1.039      ;
; 0.861 ; tastatura:inst12|inst1  ; tastatura:inst12|inst17 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.057      ; 1.062      ;
; 0.880 ; tastatura:inst12|inst1  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 1.078      ;
; 0.963 ; tastatura:inst12|inst8  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 1.161      ;
; 0.964 ; tastatura:inst12|inst9  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 1.162      ;
; 0.998 ; tastatura:inst12|inst6  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 1.196      ;
; 1.016 ; tastatura:inst12|inst7  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 1.214      ;
; 1.050 ; tastatura:inst12|inst14 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.054      ; 1.248      ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_datain_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst111|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a1~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a1~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a2~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a2~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a5~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a5~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a6~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a6~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a9~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; kaktus:inst27|altsyncram:altsyncram_component|altsyncram_uar3:auto_generated|ram_block1a9~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst17|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a1~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a1~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a2~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a2~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a5~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a5~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a6~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a6~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a9~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a9~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|out_clk_next                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[9]                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst55|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[9]                  ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[0]                  ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[9]                  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[1]                  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[2]                  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[3]                  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[4]                  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[5]                  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[6]                  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[7]                  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[8]                  ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[1]                  ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[3]                  ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[4]                  ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[5]                  ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[6]                  ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[7]                  ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[8]                  ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[9]                  ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[0]                  ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[2]                  ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[0]                  ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[1]                  ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[2]                  ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[3]                  ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[4]                  ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[5]                  ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[6]                  ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[7]                  ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[8]                  ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[9]                  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[1]                  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[2]                  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[3]                  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[4]                  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[5]                  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[6]                  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[7]                  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[8]                  ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[0]                  ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[9]                  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60|datad                         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~0|dataa                       ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~0|combout                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60|combout                       ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next~clkctrl|inclk[0] ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next~clkctrl|outclk   ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[0]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[9]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[1]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[2]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[3]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[4]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[5]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[6]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[7]|clk                   ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[8]|clk                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[0]|clk                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[1]|clk                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[2]|clk                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[3]|clk                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[4]|clk                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[5]|clk                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[6]|clk                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[7]|clk                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[8]|clk                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[9]|clk                   ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~clkctrl|inclk[0]              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~clkctrl|outclk                ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~clkctrl|inclk[0]              ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next|q                ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[1]|clk                   ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[3]|clk                   ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[4]|clk                   ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[5]|clk                   ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[6]|clk                   ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[7]|clk                   ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[8]|clk                   ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'tastatura:inst12|Debouncer:inst40|inst1'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst10              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst11              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst12              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst13              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst14              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst17              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst18              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst19              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst20              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst21              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst22              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst23              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst24              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst5               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst6               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst7               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst8               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst9               ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst1               ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst10              ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst11              ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst12              ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst13              ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst14              ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst5               ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst6               ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst7               ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst8               ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst9               ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst17              ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst18              ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst19              ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst20              ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst21              ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst22              ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst23              ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst24              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst1               ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst10              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst11              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst12              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst13              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst14              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst17              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst18              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst19              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst20              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst21              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst22              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst23              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst24              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst5               ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst6               ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst7               ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst8               ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst9               ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst10|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst11|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst12|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst13|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst14|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst17|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst18|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst19|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst1|clk                     ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst20|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst21|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst22|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst23|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst24|clk                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst5|clk                     ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst6|clk                     ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst7|clk                     ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst8|clk                     ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst9|clk                     ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|inclk[0] ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1|q                ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|inclk[0] ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|outclk   ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst10|clk                    ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst11|clk                    ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst12|clk                    ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst13|clk                    ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst14|clk                    ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst1|clk                     ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst5|clk                     ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst6|clk                     ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst7|clk                     ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst8|clk                     ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst9|clk                     ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst17|clk                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst18|clk                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst19|clk                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst20|clk                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst21|clk                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst22|clk                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst23|clk                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst97|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst1             ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst              ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst1             ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[0]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[1]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[2]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[3]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[4]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[5]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[6]                  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[7]                  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[8]                  ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[9]                  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[8]                  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[9]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[0]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[1]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[2]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[3]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[4]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[5]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[6]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[7]                  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst              ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst1             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[8]|clk                   ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[9]|clk                   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst1|clk                    ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst|clk                     ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[0]|clk                   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[1]|clk                   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[2]|clk                   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[3]|clk                   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[4]|clk                   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[5]|clk                   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[6]|clk                   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[7]|clk                   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next|q                ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|inclk[0] ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|outclk   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst1|clk                    ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst|clk                     ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[0]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[1]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[2]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[3]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[4]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[5]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[6]|clk                   ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[7]|clk                   ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[8]|clk                   ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst74|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[9]                  ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[4]                  ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[5]                  ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[6]                  ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[7]                  ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[0]                  ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[1]                  ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[2]                  ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[3]                  ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[8]                  ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[9]                  ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[4]                  ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[5]                  ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[6]                  ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[7]                  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[0]                  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[1]                  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[2]                  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[3]                  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[8]                  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[9]                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[4]|clk                   ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[5]|clk                   ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[6]|clk                   ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[7]|clk                   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[0]|clk                   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[1]|clk                   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[2]|clk                   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[3]|clk                   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[8]|clk                   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[9]|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|outclk   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[4]|clk                   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[5]|clk                   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[6]|clk                   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[7]|clk                   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[0]|clk                   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[1]|clk                   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[2]|clk                   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[3]|clk                   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[8]|clk                   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst75|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[9]                  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[0]                  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[1]                  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[2]                  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[3]                  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[4]                  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[5]                  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[6]                  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[7]                  ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[8]                  ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[9]                  ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[9]                  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[0]                  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[1]                  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[2]                  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[3]                  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[4]                  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[5]                  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[6]                  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[7]                  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[8]                  ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[9]|clk                   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[0]|clk                   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[1]|clk                   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[2]|clk                   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[3]|clk                   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[4]|clk                   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[5]|clk                   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[6]|clk                   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[7]|clk                   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[8]|clk                   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|inclk[0] ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next|q                ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|inclk[0] ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|outclk   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[0]|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[1]|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[2]|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[3]|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[4]|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[5]|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[6]|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[7]|clk                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[8]|clk                   ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst91|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[9]                  ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[0]                  ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[1]                  ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[2]                  ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[3]                  ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[4]                  ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[5]                  ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[6]                  ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[7]                  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[8]                  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[9]                  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[8]                  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[9]                  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[2]                  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[3]                  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[4]                  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[5]                  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[6]                  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[7]                  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[0]                  ;
; 0.338  ; 0.522        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[1]                  ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[8]|clk                   ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[9]|clk                   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[2]|clk                   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[3]|clk                   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[4]|clk                   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[5]|clk                   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[6]|clk                   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[7]|clk                   ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[0]|clk                   ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[1]|clk                   ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|inclk[0] ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next|q                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|inclk[0] ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|outclk   ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[0]|clk                   ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[1]|clk                   ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[2]|clk                   ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[3]|clk                   ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[4]|clk                   ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[5]|clk                   ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[6]|clk                   ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[7]|clk                   ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[8]|clk                   ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; PS2_CLK   ; CLK                                     ; 2.028 ; 2.441 ; Rise       ; CLK                                     ;
; PS2_DATA  ; tastatura:inst12|Debouncer:inst40|inst1 ; 2.413 ; 2.744 ; Rise       ; tastatura:inst12|Debouncer:inst40|inst1 ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; PS2_CLK   ; CLK                                     ; -1.140 ; -1.521 ; Rise       ; CLK                                     ;
; PS2_DATA  ; tastatura:inst12|Debouncer:inst40|inst1 ; -1.659 ; -1.996 ; Rise       ; tastatura:inst12|Debouncer:inst40|inst1 ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; BLUE[*]   ; CLK                             ; 13.565 ; 13.567 ; Rise       ; CLK                             ;
;  BLUE[0]  ; CLK                             ; 13.565 ; 13.567 ; Rise       ; CLK                             ;
;  BLUE[1]  ; CLK                             ; 13.018 ; 13.006 ; Rise       ; CLK                             ;
;  BLUE[2]  ; CLK                             ; 12.843 ; 12.773 ; Rise       ; CLK                             ;
;  BLUE[3]  ; CLK                             ; 12.660 ; 12.683 ; Rise       ; CLK                             ;
; GREEN[*]  ; CLK                             ; 13.340 ; 13.368 ; Rise       ; CLK                             ;
;  GREEN[0] ; CLK                             ; 12.730 ; 12.770 ; Rise       ; CLK                             ;
;  GREEN[1] ; CLK                             ; 13.340 ; 13.368 ; Rise       ; CLK                             ;
;  GREEN[2] ; CLK                             ; 12.186 ; 12.114 ; Rise       ; CLK                             ;
;  GREEN[3] ; CLK                             ; 12.376 ; 12.363 ; Rise       ; CLK                             ;
; H_SYNC    ; CLK                             ; 8.353  ; 8.445  ; Rise       ; CLK                             ;
; LED[*]    ; CLK                             ; 10.928 ; 11.016 ; Rise       ; CLK                             ;
;  LED[0]   ; CLK                             ; 8.276  ; 8.173  ; Rise       ; CLK                             ;
;  LED[1]   ; CLK                             ; 8.482  ; 8.405  ; Rise       ; CLK                             ;
;  LED[2]   ; CLK                             ; 10.928 ; 11.016 ; Rise       ; CLK                             ;
;  LED[3]   ; CLK                             ; 9.943  ; 9.875  ; Rise       ; CLK                             ;
;  LED[4]   ; CLK                             ; 8.756  ; 8.683  ; Rise       ; CLK                             ;
;  LED[5]   ; CLK                             ; 9.844  ; 9.789  ; Rise       ; CLK                             ;
;  LED[6]   ; CLK                             ; 10.252 ; 10.130 ; Rise       ; CLK                             ;
; RED[*]    ; CLK                             ; 14.087 ; 14.124 ; Rise       ; CLK                             ;
;  RED[0]   ; CLK                             ; 14.043 ; 14.043 ; Rise       ; CLK                             ;
;  RED[1]   ; CLK                             ; 14.087 ; 14.124 ; Rise       ; CLK                             ;
;  RED[2]   ; CLK                             ; 14.029 ; 13.989 ; Rise       ; CLK                             ;
;  RED[3]   ; CLK                             ; 13.951 ; 13.870 ; Rise       ; CLK                             ;
; V_SYNC    ; CLK                             ; 7.541  ; 7.542  ; Rise       ; CLK                             ;
; pin_name1 ; CLK_DIVIDER:inst97|out_clk_next ; 8.204  ; 8.311  ; Rise       ; CLK_DIVIDER:inst97|out_clk_next ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; BLUE[*]   ; CLK                             ; 7.448 ; 7.372 ; Rise       ; CLK                             ;
;  BLUE[0]  ; CLK                             ; 7.828 ; 7.707 ; Rise       ; CLK                             ;
;  BLUE[1]  ; CLK                             ; 7.448 ; 7.372 ; Rise       ; CLK                             ;
;  BLUE[2]  ; CLK                             ; 7.901 ; 7.753 ; Rise       ; CLK                             ;
;  BLUE[3]  ; CLK                             ; 7.968 ; 7.939 ; Rise       ; CLK                             ;
; GREEN[*]  ; CLK                             ; 7.358 ; 7.268 ; Rise       ; CLK                             ;
;  GREEN[0] ; CLK                             ; 7.888 ; 7.752 ; Rise       ; CLK                             ;
;  GREEN[1] ; CLK                             ; 7.358 ; 7.268 ; Rise       ; CLK                             ;
;  GREEN[2] ; CLK                             ; 7.675 ; 7.536 ; Rise       ; CLK                             ;
;  GREEN[3] ; CLK                             ; 7.684 ; 7.555 ; Rise       ; CLK                             ;
; H_SYNC    ; CLK                             ; 6.591 ; 6.726 ; Rise       ; CLK                             ;
; LED[*]    ; CLK                             ; 6.327 ; 6.326 ; Rise       ; CLK                             ;
;  LED[0]   ; CLK                             ; 6.327 ; 6.326 ; Rise       ; CLK                             ;
;  LED[1]   ; CLK                             ; 6.835 ; 6.792 ; Rise       ; CLK                             ;
;  LED[2]   ; CLK                             ; 7.938 ; 8.116 ; Rise       ; CLK                             ;
;  LED[3]   ; CLK                             ; 6.648 ; 6.612 ; Rise       ; CLK                             ;
;  LED[4]   ; CLK                             ; 7.116 ; 7.100 ; Rise       ; CLK                             ;
;  LED[5]   ; CLK                             ; 6.552 ; 6.531 ; Rise       ; CLK                             ;
;  LED[6]   ; CLK                             ; 6.945 ; 6.861 ; Rise       ; CLK                             ;
; RED[*]    ; CLK                             ; 7.923 ; 7.846 ; Rise       ; CLK                             ;
;  RED[0]   ; CLK                             ; 8.014 ; 7.959 ; Rise       ; CLK                             ;
;  RED[1]   ; CLK                             ; 8.034 ; 8.012 ; Rise       ; CLK                             ;
;  RED[2]   ; CLK                             ; 7.923 ; 7.846 ; Rise       ; CLK                             ;
;  RED[3]   ; CLK                             ; 8.116 ; 8.001 ; Rise       ; CLK                             ;
; V_SYNC    ; CLK                             ; 6.247 ; 6.240 ; Rise       ; CLK                             ;
; pin_name1 ; CLK_DIVIDER:inst97|out_clk_next ; 7.721 ; 7.755 ; Rise       ; CLK_DIVIDER:inst97|out_clk_next ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLK_DIVIDER:inst55|out_clk_next         ; -4.654 ; -52.807       ;
; CLK                                     ; -3.638 ; -193.502      ;
; CLK_DIVIDER:inst75|out_clk_next         ; -0.425 ; -1.213        ;
; CLK_DIVIDER:inst74|out_clk_next         ; -0.406 ; -1.917        ;
; CLK_DIVIDER:inst97|out_clk_next         ; -0.282 ; -2.414        ;
; CLK_DIVIDER:inst91|out_clk_next         ; -0.227 ; -0.580        ;
; tastatura:inst12|Debouncer:inst40|inst1 ; 0.153  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLK                                     ; -0.153 ; -0.504        ;
; CLK_DIVIDER:inst97|out_clk_next         ; -0.120 ; -0.120        ;
; CLK_DIVIDER:inst55|out_clk_next         ; 0.090  ; 0.000         ;
; CLK_DIVIDER:inst75|out_clk_next         ; 0.193  ; 0.000         ;
; CLK_DIVIDER:inst74|out_clk_next         ; 0.194  ; 0.000         ;
; CLK_DIVIDER:inst91|out_clk_next         ; 0.194  ; 0.000         ;
; tastatura:inst12|Debouncer:inst40|inst1 ; 0.198  ; 0.000         ;
+-----------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLK                                     ; -3.000 ; -203.041      ;
; CLK_DIVIDER:inst55|out_clk_next         ; -1.000 ; -20.000       ;
; tastatura:inst12|Debouncer:inst40|inst1 ; -1.000 ; -19.000       ;
; CLK_DIVIDER:inst97|out_clk_next         ; -1.000 ; -12.000       ;
; CLK_DIVIDER:inst74|out_clk_next         ; -1.000 ; -10.000       ;
; CLK_DIVIDER:inst75|out_clk_next         ; -1.000 ; -10.000       ;
; CLK_DIVIDER:inst91|out_clk_next         ; -1.000 ; -10.000       ;
+-----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst55|out_clk_next'                                                                                                       ;
+--------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -4.654 ; tastatura:inst12|inst32 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.833      ;
; -4.654 ; tastatura:inst12|inst32 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.833      ;
; -4.654 ; tastatura:inst12|inst32 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.833      ;
; -4.654 ; tastatura:inst12|inst32 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.833      ;
; -4.630 ; tastatura:inst12|inst30 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.809      ;
; -4.630 ; tastatura:inst12|inst30 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.809      ;
; -4.630 ; tastatura:inst12|inst30 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.809      ;
; -4.630 ; tastatura:inst12|inst30 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.809      ;
; -4.628 ; tastatura:inst12|inst32 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.989      ;
; -4.628 ; tastatura:inst12|inst32 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.989      ;
; -4.616 ; tastatura:inst12|inst32 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.795      ;
; -4.616 ; tastatura:inst12|inst32 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.795      ;
; -4.616 ; tastatura:inst12|inst32 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.795      ;
; -4.616 ; tastatura:inst12|inst32 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.795      ;
; -4.614 ; tastatura:inst12|inst31 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.793      ;
; -4.614 ; tastatura:inst12|inst31 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.793      ;
; -4.614 ; tastatura:inst12|inst31 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.793      ;
; -4.614 ; tastatura:inst12|inst31 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.793      ;
; -4.604 ; tastatura:inst12|inst30 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.965      ;
; -4.604 ; tastatura:inst12|inst30 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.965      ;
; -4.592 ; tastatura:inst12|inst30 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.771      ;
; -4.592 ; tastatura:inst12|inst30 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.771      ;
; -4.592 ; tastatura:inst12|inst30 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.771      ;
; -4.592 ; tastatura:inst12|inst30 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.771      ;
; -4.588 ; tastatura:inst12|inst31 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.949      ;
; -4.588 ; tastatura:inst12|inst31 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.949      ;
; -4.576 ; tastatura:inst12|inst31 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.755      ;
; -4.576 ; tastatura:inst12|inst31 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.755      ;
; -4.576 ; tastatura:inst12|inst31 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.755      ;
; -4.576 ; tastatura:inst12|inst31 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.755      ;
; -4.572 ; tastatura:inst12|inst37 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.751      ;
; -4.572 ; tastatura:inst12|inst37 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.751      ;
; -4.572 ; tastatura:inst12|inst37 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.751      ;
; -4.572 ; tastatura:inst12|inst37 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.751      ;
; -4.546 ; tastatura:inst12|inst37 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.907      ;
; -4.546 ; tastatura:inst12|inst37 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.907      ;
; -4.542 ; tastatura:inst12|inst33 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.721      ;
; -4.542 ; tastatura:inst12|inst33 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.721      ;
; -4.542 ; tastatura:inst12|inst33 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.721      ;
; -4.542 ; tastatura:inst12|inst33 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.721      ;
; -4.534 ; tastatura:inst12|inst37 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.713      ;
; -4.534 ; tastatura:inst12|inst37 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.713      ;
; -4.534 ; tastatura:inst12|inst37 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.713      ;
; -4.534 ; tastatura:inst12|inst37 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.713      ;
; -4.524 ; tastatura:inst12|inst34 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.703      ;
; -4.524 ; tastatura:inst12|inst34 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.703      ;
; -4.524 ; tastatura:inst12|inst34 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.703      ;
; -4.524 ; tastatura:inst12|inst34 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.703      ;
; -4.516 ; tastatura:inst12|inst33 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.877      ;
; -4.516 ; tastatura:inst12|inst33 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.877      ;
; -4.504 ; tastatura:inst12|inst33 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.683      ;
; -4.504 ; tastatura:inst12|inst33 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.683      ;
; -4.504 ; tastatura:inst12|inst33 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.683      ;
; -4.504 ; tastatura:inst12|inst33 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.683      ;
; -4.498 ; tastatura:inst12|inst34 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.859      ;
; -4.498 ; tastatura:inst12|inst34 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.859      ;
; -4.486 ; tastatura:inst12|inst34 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.665      ;
; -4.486 ; tastatura:inst12|inst34 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.665      ;
; -4.486 ; tastatura:inst12|inst34 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.665      ;
; -4.486 ; tastatura:inst12|inst34 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.665      ;
; -4.446 ; tastatura:inst12|inst36 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.625      ;
; -4.446 ; tastatura:inst12|inst36 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.625      ;
; -4.446 ; tastatura:inst12|inst36 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.625      ;
; -4.446 ; tastatura:inst12|inst36 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.625      ;
; -4.420 ; tastatura:inst12|inst36 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.781      ;
; -4.420 ; tastatura:inst12|inst36 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.781      ;
; -4.419 ; tastatura:inst12|inst35 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.598      ;
; -4.419 ; tastatura:inst12|inst35 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.598      ;
; -4.419 ; tastatura:inst12|inst35 ; REGX:inst15|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.598      ;
; -4.419 ; tastatura:inst12|inst35 ; REGX:inst15|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.598      ;
; -4.408 ; tastatura:inst12|inst36 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.587      ;
; -4.408 ; tastatura:inst12|inst36 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.587      ;
; -4.408 ; tastatura:inst12|inst36 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.587      ;
; -4.408 ; tastatura:inst12|inst36 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.587      ;
; -4.393 ; tastatura:inst12|inst35 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.754      ;
; -4.393 ; tastatura:inst12|inst35 ; REGX:inst15|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.384      ; 5.754      ;
; -4.381 ; tastatura:inst12|inst35 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.560      ;
; -4.381 ; tastatura:inst12|inst35 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.560      ;
; -4.381 ; tastatura:inst12|inst35 ; REGX:inst15|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.560      ;
; -4.381 ; tastatura:inst12|inst35 ; REGX:inst15|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.202      ; 5.560      ;
; -4.355 ; REGX:inst15|data[1]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.305      ;
; -4.355 ; REGX:inst15|data[1]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.305      ;
; -4.355 ; REGX:inst15|data[1]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.305      ;
; -4.355 ; REGX:inst15|data[1]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.305      ;
; -4.338 ; REGX:inst15|data[1]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.136      ; 5.461      ;
; -4.338 ; REGX:inst15|data[1]     ; REGX:inst15|data[0] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.136      ; 5.461      ;
; -4.317 ; REGX:inst15|data[1]     ; REGX:inst15|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.267      ;
; -4.317 ; REGX:inst15|data[1]     ; REGX:inst15|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.267      ;
; -4.317 ; REGX:inst15|data[1]     ; REGX:inst15|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.267      ;
; -4.317 ; REGX:inst15|data[1]     ; REGX:inst15|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.267      ;
; -4.257 ; REGX:inst15|data[2]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.207      ;
; -4.257 ; REGX:inst15|data[2]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.207      ;
; -4.257 ; REGX:inst15|data[2]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.207      ;
; -4.257 ; REGX:inst15|data[2]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.207      ;
; -4.248 ; REGX:inst15|data[3]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.198      ;
; -4.248 ; REGX:inst15|data[3]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.198      ;
; -4.248 ; REGX:inst15|data[3]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.198      ;
; -4.248 ; REGX:inst15|data[3]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; -0.037     ; 5.198      ;
; -4.240 ; REGX:inst15|data[2]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.136      ; 5.363      ;
; -4.240 ; REGX:inst15|data[2]     ; REGX:inst15|data[0] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 1.000        ; 0.136      ; 5.363      ;
+--------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                        ;
+--------+-------------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -3.638 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.130      ; 4.777      ;
; -3.627 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.769      ;
; -3.624 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.768      ;
; -3.623 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.130      ; 4.762      ;
; -3.612 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.754      ;
; -3.609 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.753      ;
; -3.605 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.139      ; 4.753      ;
; -3.598 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.130      ; 4.737      ;
; -3.590 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.139      ; 4.738      ;
; -3.588 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.730      ;
; -3.587 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.729      ;
; -3.584 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.728      ;
; -3.580 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.138      ; 4.727      ;
; -3.573 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.715      ;
; -3.565 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.130      ; 4.704      ;
; -3.565 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.139      ; 4.713      ;
; -3.565 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.138      ; 4.712      ;
; -3.554 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.696      ;
; -3.551 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.695      ;
; -3.548 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.690      ;
; -3.540 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.138      ; 4.687      ;
; -3.532 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.139      ; 4.680      ;
; -3.526 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.130      ; 4.665      ;
; -3.517 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.130      ; 4.656      ;
; -3.515 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.657      ;
; -3.515 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.657      ;
; -3.512 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.656      ;
; -3.507 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.138      ; 4.654      ;
; -3.506 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.648      ;
; -3.503 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.647      ;
; -3.493 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.139      ; 4.641      ;
; -3.484 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.139      ; 4.632      ;
; -3.476 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.618      ;
; -3.468 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.138      ; 4.615      ;
; -3.467 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.609      ;
; -3.459 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.138      ; 4.606      ;
; -3.435 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.130      ; 4.574      ;
; -3.424 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.566      ;
; -3.423 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.164     ; 4.258      ;
; -3.421 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.565      ;
; -3.412 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.161     ; 4.250      ;
; -3.409 ; tastatura:inst12|inst32 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.553      ;
; -3.409 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.159     ; 4.249      ;
; -3.403 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.130      ; 4.542      ;
; -3.402 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.139      ; 4.550      ;
; -3.394 ; tastatura:inst12|inst30 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.538      ;
; -3.392 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.534      ;
; -3.390 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.155     ; 4.234      ;
; -3.389 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.533      ;
; -3.385 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.527      ;
; -3.377 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.138      ; 4.524      ;
; -3.373 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.161     ; 4.211      ;
; -3.370 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.139      ; 4.518      ;
; -3.369 ; tastatura:inst12|inst31 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.513      ;
; -3.365 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.156     ; 4.208      ;
; -3.361 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.164     ; 4.196      ;
; -3.353 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK                             ; CLK         ; 1.000        ; 0.133      ; 4.495      ;
; -3.350 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.164     ; 4.185      ;
; -3.350 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.161     ; 4.188      ;
; -3.347 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.159     ; 4.187      ;
; -3.345 ; tastatura:inst12|inst35 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.138      ; 4.492      ;
; -3.339 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.161     ; 4.177      ;
; -3.336 ; tastatura:inst12|inst37 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.480      ;
; -3.336 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.159     ; 4.176      ;
; -3.328 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.155     ; 4.172      ;
; -3.325 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.557     ; 3.767      ;
; -3.317 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.155     ; 4.161      ;
; -3.314 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.554     ; 3.759      ;
; -3.311 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.552     ; 3.758      ;
; -3.311 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.161     ; 4.149      ;
; -3.303 ; REGX:inst15|data[3]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.156     ; 4.146      ;
; -3.300 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.161     ; 4.138      ;
; -3.297 ; tastatura:inst12|inst33 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.441      ;
; -3.292 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.548     ; 3.743      ;
; -3.292 ; REGX:inst15|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.156     ; 4.135      ;
; -3.288 ; tastatura:inst12|inst34 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.432      ;
; -3.275 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.554     ; 3.720      ;
; -3.270 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.164     ; 4.105      ;
; -3.267 ; REGX:inst18|data[2]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.549     ; 3.717      ;
; -3.259 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.161     ; 4.097      ;
; -3.256 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.159     ; 4.096      ;
; -3.254 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.163     ; 4.090      ;
; -3.243 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.160     ; 4.082      ;
; -3.240 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.158     ; 4.081      ;
; -3.237 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.155     ; 4.081      ;
; -3.229 ; REGX:inst93|data[0]     ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a5~porta_address_reg0 ; CLK_DIVIDER:inst97|out_clk_next ; CLK         ; 1.000        ; -0.239     ; 3.989      ;
; -3.222 ; REGX:inst93|data[1]     ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a5~porta_address_reg0 ; CLK_DIVIDER:inst97|out_clk_next ; CLK         ; 1.000        ; -0.239     ; 3.982      ;
; -3.221 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a6~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.154     ; 4.066      ;
; -3.220 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.161     ; 4.058      ;
; -3.212 ; REGX:inst15|data[4]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.156     ; 4.055      ;
; -3.210 ; REGX:inst93|data[0]     ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a6~porta_address_reg0 ; CLK_DIVIDER:inst97|out_clk_next ; CLK         ; 1.000        ; -0.241     ; 3.968      ;
; -3.209 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.556     ; 3.652      ;
; -3.206 ; tastatura:inst12|inst36 ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0   ; CLK                             ; CLK         ; 1.000        ; 0.135      ; 4.350      ;
; -3.204 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a10~porta_address_reg0  ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.160     ; 4.043      ;
; -3.203 ; REGX:inst93|data[1]     ; lesinar:inst9|altsyncram:altsyncram_component|altsyncram_ftr3:auto_generated|ram_block1a6~porta_address_reg0 ; CLK_DIVIDER:inst97|out_clk_next ; CLK         ; 1.000        ; -0.241     ; 3.961      ;
; -3.198 ; REGX:inst18|data[0]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.556     ; 3.641      ;
; -3.198 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a5~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.553     ; 3.644      ;
; -3.196 ; REGX:inst15|data[5]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a2~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.155     ; 4.040      ;
; -3.195 ; REGX:inst18|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a9~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.551     ; 3.643      ;
; -3.194 ; REGX:inst15|data[1]     ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a1~porta_address_reg0   ; CLK_DIVIDER:inst55|out_clk_next ; CLK         ; 1.000        ; -0.159     ; 4.034      ;
+--------+-------------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst75|out_clk_next'                                                                                                   ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.425 ; REGX:inst81|data[0] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.375      ;
; -0.352 ; REGX:inst81|data[1] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.302      ;
; -0.344 ; REGX:inst81|data[0] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.294      ;
; -0.323 ; REGX:inst81|data[3] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.273      ;
; -0.311 ; REGX:inst81|data[6] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.261      ;
; -0.299 ; REGX:inst81|data[1] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.249      ;
; -0.268 ; REGX:inst81|data[2] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.218      ;
; -0.230 ; REGX:inst81|data[3] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.180      ;
; -0.225 ; REGX:inst81|data[0] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.175      ;
; -0.205 ; REGX:inst81|data[5] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.155      ;
; -0.184 ; REGX:inst81|data[4] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.134      ;
; -0.183 ; REGX:inst81|data[2] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.133      ;
; -0.153 ; REGX:inst81|data[0] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.103      ;
; -0.152 ; REGX:inst81|data[5] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; REGX:inst81|data[1] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.102      ;
; -0.138 ; REGX:inst81|data[7] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.088      ;
; -0.108 ; REGX:inst81|data[1] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.058      ;
; -0.097 ; REGX:inst81|data[4] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.047      ;
; -0.068 ; REGX:inst81|data[2] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 1.018      ;
; -0.049 ; REGX:inst81|data[0] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.999      ;
; -0.039 ; REGX:inst81|data[3] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.989      ;
; -0.018 ; REGX:inst81|data[7] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.968      ;
; -0.017 ; REGX:inst81|data[0] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.967      ;
; -0.007 ; REGX:inst81|data[6] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.957      ;
; 0.004  ; REGX:inst81|data[0] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.152      ; 1.135      ;
; 0.008  ; REGX:inst81|data[2] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.942      ;
; 0.024  ; REGX:inst81|data[1] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.926      ;
; 0.028  ; REGX:inst81|data[1] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.922      ;
; 0.039  ; REGX:inst81|data[5] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.911      ;
; 0.041  ; REGX:inst81|data[6] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.909      ;
; 0.044  ; REGX:inst81|data[3] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.906      ;
; 0.051  ; REGX:inst81|data[0] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.899      ;
; 0.053  ; REGX:inst81|data[3] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.897      ;
; 0.077  ; REGX:inst81|data[1] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.152      ; 1.062      ;
; 0.087  ; REGX:inst81|data[0] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.863      ;
; 0.094  ; REGX:inst81|data[4] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.856      ;
; 0.096  ; REGX:inst81|data[1] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.854      ;
; 0.097  ; REGX:inst81|data[3] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.853      ;
; 0.106  ; REGX:inst81|data[3] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.152      ; 1.033      ;
; 0.108  ; REGX:inst81|data[2] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.842      ;
; 0.118  ; REGX:inst81|data[6] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.152      ; 1.021      ;
; 0.123  ; REGX:inst81|data[7] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.152      ; 1.016      ;
; 0.144  ; REGX:inst81|data[2] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.806      ;
; 0.161  ; REGX:inst81|data[2] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.152      ; 0.978      ;
; 0.192  ; REGX:inst81|data[4] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.758      ;
; 0.224  ; REGX:inst81|data[5] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.152      ; 0.915      ;
; 0.245  ; REGX:inst81|data[4] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.152      ; 0.894      ;
; 0.366  ; REGX:inst81|data[8] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; 0.152      ; 0.773      ;
; 0.377  ; REGX:inst81|data[9] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.044     ; 0.566      ;
; 0.381  ; REGX:inst81|data[1] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.569      ;
; 0.391  ; REGX:inst81|data[5] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.559      ;
; 0.394  ; REGX:inst81|data[2] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.556      ;
; 0.396  ; REGX:inst81|data[8] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.554      ;
; 0.412  ; REGX:inst81|data[4] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.538      ;
; 0.591  ; REGX:inst81|data[0] ; REGX:inst81|data[0] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 1.000        ; -0.037     ; 0.359      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst74|out_clk_next'                                                                                                   ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.406 ; REGX:inst80|data[0] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.356      ;
; -0.386 ; REGX:inst80|data[4] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.336      ;
; -0.383 ; REGX:inst80|data[0] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.333      ;
; -0.350 ; REGX:inst80|data[2] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.300      ;
; -0.348 ; REGX:inst80|data[2] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.298      ;
; -0.347 ; REGX:inst80|data[3] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.297      ;
; -0.334 ; REGX:inst80|data[4] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.284      ;
; -0.334 ; REGX:inst80|data[1] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.284      ;
; -0.331 ; REGX:inst80|data[0] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.281      ;
; -0.329 ; REGX:inst80|data[0] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.279      ;
; -0.307 ; REGX:inst80|data[4] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.257      ;
; -0.302 ; REGX:inst80|data[1] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.252      ;
; -0.298 ; REGX:inst80|data[2] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.248      ;
; -0.289 ; REGX:inst80|data[3] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.239      ;
; -0.271 ; REGX:inst80|data[5] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.221      ;
; -0.271 ; REGX:inst80|data[2] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.221      ;
; -0.270 ; REGX:inst80|data[3] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.220      ;
; -0.257 ; REGX:inst80|data[1] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.207      ;
; -0.250 ; REGX:inst80|data[1] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.200      ;
; -0.237 ; REGX:inst80|data[3] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.187      ;
; -0.234 ; REGX:inst80|data[0] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 1.185      ;
; -0.213 ; REGX:inst80|data[5] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.163      ;
; -0.211 ; REGX:inst80|data[6] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.161      ;
; -0.201 ; REGX:inst80|data[2] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 1.152      ;
; -0.153 ; REGX:inst80|data[1] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 1.104      ;
; -0.135 ; REGX:inst80|data[4] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 1.086      ;
; -0.133 ; REGX:inst80|data[4] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.083      ;
; -0.132 ; REGX:inst80|data[0] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 1.083      ;
; -0.099 ; REGX:inst80|data[2] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 1.050      ;
; -0.093 ; REGX:inst80|data[0] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 1.044      ;
; -0.071 ; REGX:inst80|data[4] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 1.022      ;
; -0.052 ; REGX:inst80|data[5] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 1.002      ;
; -0.051 ; REGX:inst80|data[1] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 1.002      ;
; -0.038 ; REGX:inst80|data[3] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.989      ;
; -0.035 ; REGX:inst80|data[2] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.986      ;
; -0.034 ; REGX:inst80|data[3] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.985      ;
; -0.033 ; REGX:inst80|data[7] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 0.983      ;
; -0.021 ; REGX:inst80|data[1] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.972      ;
; -0.020 ; REGX:inst80|data[5] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.971      ;
; -0.008 ; REGX:inst80|data[7] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.959      ;
; -0.004 ; REGX:inst80|data[7] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.955      ;
; 0.015  ; REGX:inst80|data[6] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.037     ; 0.935      ;
; 0.023  ; REGX:inst80|data[5] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.928      ;
; 0.040  ; REGX:inst80|data[6] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.911      ;
; 0.069  ; REGX:inst80|data[6] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.882      ;
; 0.083  ; REGX:inst80|data[3] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.868      ;
; 0.097  ; REGX:inst80|data[8] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.854      ;
; 0.111  ; REGX:inst80|data[0] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.840      ;
; 0.183  ; REGX:inst80|data[1] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.768      ;
; 0.307  ; REGX:inst80|data[0] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.644      ;
; 0.389  ; REGX:inst80|data[1] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.562      ;
; 0.390  ; REGX:inst80|data[8] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.561      ;
; 0.398  ; REGX:inst80|data[2] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.553      ;
; 0.555  ; REGX:inst80|data[9] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.396      ;
; 0.592  ; REGX:inst80|data[0] ; REGX:inst80|data[0] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst97|out_clk_next'                                                                                                             ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.282 ; RisingEdge:inst131|inst  ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.234      ;
; -0.282 ; RisingEdge:inst131|inst  ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.234      ;
; -0.282 ; RisingEdge:inst131|inst  ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.234      ;
; -0.282 ; RisingEdge:inst131|inst  ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.234      ;
; -0.282 ; RisingEdge:inst131|inst  ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.234      ;
; -0.282 ; RisingEdge:inst131|inst  ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.234      ;
; -0.282 ; RisingEdge:inst131|inst  ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.234      ;
; -0.282 ; RisingEdge:inst131|inst  ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.234      ;
; -0.206 ; REGX:inst93|data[1]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 1.157      ;
; -0.192 ; REGX:inst93|data[0]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 1.143      ;
; -0.138 ; REGX:inst93|data[3]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 1.089      ;
; -0.135 ; REGX:inst93|data[1]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 1.086      ;
; -0.132 ; REGX:inst93|data[4]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 1.083      ;
; -0.125 ; REGX:inst93|data[2]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 1.076      ;
; -0.094 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.046      ;
; -0.094 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.046      ;
; -0.094 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.046      ;
; -0.094 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.046      ;
; -0.094 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.046      ;
; -0.094 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.046      ;
; -0.094 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.046      ;
; -0.094 ; RisingEdge:inst131|inst1 ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.035     ; 1.046      ;
; -0.086 ; REGX:inst93|data[0]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 1.037      ;
; -0.085 ; REGX:inst93|data[1]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 1.224      ;
; -0.073 ; RisingEdge:inst131|inst  ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.153      ; 1.213      ;
; -0.073 ; RisingEdge:inst131|inst  ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.153      ; 1.213      ;
; -0.067 ; REGX:inst93|data[5]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 1.018      ;
; -0.067 ; REGX:inst93|data[3]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 1.018      ;
; -0.036 ; REGX:inst93|data[1]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.987      ;
; -0.036 ; REGX:inst93|data[0]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 1.175      ;
; -0.021 ; REGX:inst93|data[2]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.972      ;
; -0.017 ; REGX:inst93|data[3]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 1.156      ;
; 0.013  ; REGX:inst93|data[0]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.938      ;
; 0.015  ; REGX:inst93|data[6]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.936      ;
; 0.028  ; REGX:inst93|data[1]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.923      ;
; 0.029  ; REGX:inst93|data[2]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 1.110      ;
; 0.032  ; REGX:inst93|data[3]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.919      ;
; 0.042  ; REGX:inst93|data[0]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.909      ;
; 0.049  ; REGX:inst93|data[4]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 1.090      ;
; 0.054  ; REGX:inst93|data[5]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 1.085      ;
; 0.078  ; REGX:inst93|data[2]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.873      ;
; 0.080  ; REGX:inst93|data[1]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 1.059      ;
; 0.090  ; REGX:inst93|data[8]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.045     ; 0.852      ;
; 0.094  ; REGX:inst93|data[0]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 1.045      ;
; 0.096  ; REGX:inst93|data[1]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.855      ;
; 0.096  ; REGX:inst93|data[3]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.855      ;
; 0.098  ; REGX:inst93|data[4]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.853      ;
; 0.100  ; REGX:inst93|data[1]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.851      ;
; 0.102  ; REGX:inst93|data[4]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.849      ;
; 0.103  ; REGX:inst93|data[5]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.848      ;
; 0.109  ; REGX:inst93|data[2]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.842      ;
; 0.110  ; REGX:inst93|data[0]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.841      ;
; 0.115  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.153      ; 1.025      ;
; 0.115  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.153      ; 1.025      ;
; 0.148  ; REGX:inst93|data[3]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 0.991      ;
; 0.149  ; REGX:inst93|data[0]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.802      ;
; 0.154  ; REGX:inst93|data[4]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 0.985      ;
; 0.161  ; REGX:inst93|data[2]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 0.978      ;
; 0.170  ; REGX:inst93|data[6]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 0.969      ;
; 0.177  ; REGX:inst93|data[2]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.774      ;
; 0.178  ; REGX:inst93|data[0]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.773      ;
; 0.211  ; REGX:inst93|data[8]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.045     ; 0.731      ;
; 0.212  ; REGX:inst93|data[7]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 0.927      ;
; 0.215  ; tastatura:inst12|inst33  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.271      ; 1.033      ;
; 0.219  ; REGX:inst93|data[5]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 0.920      ;
; 0.224  ; REGX:inst93|data[4]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.727      ;
; 0.231  ; REGX:inst93|data[7]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.720      ;
; 0.301  ; REGX:inst93|data[6]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 0.838      ;
; 0.350  ; REGX:inst93|data[7]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.152      ; 0.789      ;
; 0.382  ; REGX:inst93|data[9]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.045     ; 0.560      ;
; 0.384  ; REGX:inst93|data[3]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.567      ;
; 0.384  ; REGX:inst93|data[1]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.567      ;
; 0.388  ; REGX:inst93|data[5]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.563      ;
; 0.396  ; REGX:inst93|data[2]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.555      ;
; 0.401  ; REGX:inst93|data[6]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.550      ;
; 0.424  ; tastatura:inst12|inst34  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.271      ; 0.824      ;
; 0.505  ; RisingEdge:inst131|inst  ; RisingEdge:inst131|inst1 ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.037     ; 0.445      ;
; 0.542  ; tastatura:inst12|inst32  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.271      ; 0.706      ;
; 0.556  ; tastatura:inst12|inst35  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.271      ; 0.692      ;
; 0.562  ; tastatura:inst12|inst30  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.271      ; 0.686      ;
; 0.575  ; tastatura:inst12|inst37  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.271      ; 0.673      ;
; 0.592  ; REGX:inst93|data[0]      ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; -0.036     ; 0.359      ;
; 0.700  ; tastatura:inst12|inst36  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.271      ; 0.548      ;
; 0.783  ; tastatura:inst12|inst31  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 1.000        ; 0.271      ; 0.465      ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst91|out_clk_next'                                                                                                   ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.227 ; REGX:inst90|data[0] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 1.178      ;
; -0.221 ; REGX:inst90|data[1] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 1.172      ;
; -0.199 ; REGX:inst90|data[2] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 1.150      ;
; -0.127 ; REGX:inst90|data[0] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 1.078      ;
; -0.125 ; REGX:inst90|data[0] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 1.076      ;
; -0.122 ; REGX:inst90|data[1] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 1.073      ;
; -0.114 ; REGX:inst90|data[1] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 1.065      ;
; -0.089 ; REGX:inst90|data[3] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 1.040      ;
; -0.074 ; REGX:inst90|data[0] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.212      ;
; -0.067 ; REGX:inst90|data[2] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 1.018      ;
; -0.063 ; REGX:inst90|data[1] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.201      ;
; -0.057 ; REGX:inst90|data[6] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 1.008      ;
; -0.045 ; REGX:inst90|data[4] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.996      ;
; -0.027 ; REGX:inst90|data[0] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.978      ;
; -0.016 ; REGX:inst90|data[2] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.154      ;
; -0.016 ; REGX:inst90|data[1] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.967      ;
; -0.015 ; REGX:inst90|data[5] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.966      ;
; 0.007  ; REGX:inst90|data[0] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.944      ;
; 0.010  ; REGX:inst90|data[3] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.941      ;
; 0.013  ; REGX:inst90|data[1] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.938      ;
; 0.031  ; REGX:inst90|data[2] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.920      ;
; 0.035  ; REGX:inst90|data[2] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.916      ;
; 0.058  ; REGX:inst90|data[0] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.080      ;
; 0.061  ; REGX:inst90|data[3] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.077      ;
; 0.064  ; REGX:inst90|data[1] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.074      ;
; 0.075  ; REGX:inst90|data[0] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.876      ;
; 0.081  ; REGX:inst90|data[1] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.870      ;
; 0.086  ; REGX:inst90|data[2] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.052      ;
; 0.103  ; REGX:inst90|data[2] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.848      ;
; 0.108  ; REGX:inst90|data[3] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.843      ;
; 0.109  ; REGX:inst90|data[0] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.842      ;
; 0.110  ; REGX:inst90|data[4] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.028      ;
; 0.120  ; REGX:inst90|data[1] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.831      ;
; 0.121  ; REGX:inst90|data[7] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.017      ;
; 0.126  ; REGX:inst90|data[6] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.012      ;
; 0.134  ; REGX:inst90|data[5] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 1.004      ;
; 0.145  ; REGX:inst90|data[3] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.806      ;
; 0.157  ; REGX:inst90|data[4] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.794      ;
; 0.173  ; REGX:inst90|data[8] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.044     ; 0.770      ;
; 0.181  ; REGX:inst90|data[5] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.770      ;
; 0.189  ; REGX:inst90|data[4] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.762      ;
; 0.196  ; REGX:inst90|data[3] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 0.942      ;
; 0.214  ; REGX:inst90|data[7] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.737      ;
; 0.225  ; REGX:inst90|data[8] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.044     ; 0.718      ;
; 0.228  ; REGX:inst90|data[6] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 0.910      ;
; 0.240  ; REGX:inst90|data[4] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 0.898      ;
; 0.241  ; REGX:inst90|data[4] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.710      ;
; 0.270  ; REGX:inst90|data[5] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 0.868      ;
; 0.283  ; REGX:inst90|data[7] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; 0.151      ; 0.855      ;
; 0.381  ; REGX:inst90|data[3] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.570      ;
; 0.386  ; REGX:inst90|data[5] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.565      ;
; 0.395  ; REGX:inst90|data[2] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.556      ;
; 0.402  ; REGX:inst90|data[6] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.549      ;
; 0.559  ; REGX:inst90|data[9] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.044     ; 0.384      ;
; 0.592  ; REGX:inst90|data[0] ; REGX:inst90|data[0] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'tastatura:inst12|Debouncer:inst40|inst1'                                                                                                                  ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.153 ; tastatura:inst12|inst7  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.799      ;
; 0.155 ; tastatura:inst12|inst6  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.797      ;
; 0.159 ; tastatura:inst12|inst14 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.793      ;
; 0.188 ; tastatura:inst12|inst1  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.764      ;
; 0.199 ; tastatura:inst12|inst9  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.753      ;
; 0.209 ; tastatura:inst12|inst8  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.743      ;
; 0.258 ; tastatura:inst12|inst1  ; tastatura:inst12|inst17 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.032     ; 0.697      ;
; 0.267 ; tastatura:inst12|inst22 ; tastatura:inst12|inst23 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.032     ; 0.688      ;
; 0.268 ; tastatura:inst12|inst13 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.684      ;
; 0.294 ; tastatura:inst12|inst5  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.658      ;
; 0.295 ; tastatura:inst12|inst21 ; tastatura:inst12|inst22 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.038     ; 0.654      ;
; 0.298 ; tastatura:inst12|inst5  ; tastatura:inst12|inst6  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.654      ;
; 0.306 ; tastatura:inst12|inst10 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.646      ;
; 0.315 ; tastatura:inst12|inst19 ; tastatura:inst12|inst20 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.637      ;
; 0.354 ; tastatura:inst12|inst12 ; tastatura:inst12|inst13 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.598      ;
; 0.358 ; tastatura:inst12|inst11 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.594      ;
; 0.411 ; tastatura:inst12|inst12 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.541      ;
; 0.490 ; tastatura:inst12|inst7  ; tastatura:inst12|inst8  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.462      ;
; 0.499 ; tastatura:inst12|inst10 ; tastatura:inst12|inst11 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.453      ;
; 0.500 ; tastatura:inst12|inst18 ; tastatura:inst12|inst19 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.452      ;
; 0.500 ; tastatura:inst12|inst17 ; tastatura:inst12|inst18 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.452      ;
; 0.501 ; tastatura:inst12|inst20 ; tastatura:inst12|inst21 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.451      ;
; 0.501 ; tastatura:inst12|inst13 ; tastatura:inst12|inst14 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.451      ;
; 0.502 ; tastatura:inst12|inst23 ; tastatura:inst12|inst24 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.450      ;
; 0.569 ; tastatura:inst12|inst9  ; tastatura:inst12|inst10 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.383      ;
; 0.573 ; tastatura:inst12|inst11 ; tastatura:inst12|inst12 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.379      ;
; 0.573 ; tastatura:inst12|inst8  ; tastatura:inst12|inst9  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.379      ;
; 0.574 ; tastatura:inst12|inst6  ; tastatura:inst12|inst7  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.000        ; -0.035     ; 0.378      ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -0.153 ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next         ; CLK         ; 0.000        ; 1.404      ; 1.470      ;
; -0.142 ; CLK_DIVIDER:inst74|out_clk_next                          ; CLK_DIVIDER:inst74|out_clk_next                          ; CLK_DIVIDER:inst74|out_clk_next         ; CLK         ; 0.000        ; 1.403      ; 1.480      ;
; -0.132 ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next         ; CLK         ; 0.000        ; 1.414      ; 1.501      ;
; -0.077 ; CLK_DIVIDER:inst75|out_clk_next                          ; CLK_DIVIDER:inst75|out_clk_next                          ; CLK_DIVIDER:inst75|out_clk_next         ; CLK         ; 0.000        ; 1.409      ; 1.551      ;
; 0.049  ; CLK_DIVIDER:inst55|out_clk_next                          ; CLK_DIVIDER:inst55|out_clk_next                          ; CLK_DIVIDER:inst55|out_clk_next         ; CLK         ; 0.000        ; 1.414      ; 1.682      ;
; 0.165  ; tastatura:inst12|inst24                                  ; tastatura:inst12|inst37                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.177      ; 0.456      ;
; 0.181  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; CLK                                     ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; CLK                                     ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.185  ; tastatura:inst12|inst18                                  ; tastatura:inst12|inst31                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.177      ; 0.476      ;
; 0.187  ; VGAController:inst|REGX:inst|data[3]                     ; VGAController:inst|REGX:inst|data[3]                     ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; VGAController:inst|REGX:inst|data[6]                     ; VGAController:inst|REGX:inst|data[6]                     ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; VGAController:inst|REGX:inst|data[7]                     ; VGAController:inst|REGX:inst|data[7]                     ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; CLK                                     ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; VGAController:inst|REGX:inst|data[2]                     ; VGAController:inst|REGX:inst|data[2]                     ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst|data[0]                     ; VGAController:inst|REGX:inst|data[0]                     ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst|data[9]                     ; VGAController:inst|REGX:inst|data[9]                     ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst1|data[7]                    ; VGAController:inst|REGX:inst1|data[7]                    ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst1|data[8]                    ; VGAController:inst|REGX:inst1|data[8]                    ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst1|data[9]                    ; VGAController:inst|REGX:inst1|data[9]                    ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst1|data[0]                    ; VGAController:inst|REGX:inst1|data[0]                    ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst1|data[1]                    ; VGAController:inst|REGX:inst1|data[1]                    ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst1|data[2]                    ; VGAController:inst|REGX:inst1|data[2]                    ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst1|data[3]                    ; VGAController:inst|REGX:inst1|data[3]                    ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst1|data[4]                    ; VGAController:inst|REGX:inst1|data[4]                    ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst1|data[5]                    ; VGAController:inst|REGX:inst1|data[5]                    ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; VGAController:inst|REGX:inst1|data[6]                    ; VGAController:inst|REGX:inst1|data[6]                    ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.201  ; CLK_DIVIDER:inst56|out_clk_next                          ; CLK_DIVIDER:inst56|out_clk_next                          ; CLK                                     ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; inst40                                                   ; inst40                                                   ; CLK                                     ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.202  ; tastatura:inst12|Debouncer:inst40|inst                   ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; CLK                                     ; CLK         ; 0.000        ; 0.042      ; 0.328      ;
; 0.286  ; CLK_DIVIDER:inst55|cnt[4]                                ; CLK_DIVIDER:inst55|cnt[4]                                ; CLK                                     ; CLK         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286  ; tastatura:inst12|inst23                                  ; tastatura:inst12|inst36                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.177      ; 0.577      ;
; 0.291  ; tastatura:inst12|inst14                                  ; tastatura:inst12|RisingEdge:inst29|inst                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.177      ; 0.582      ;
; 0.292  ; CLK_DIVIDER:inst56|cnt[12]                               ; CLK_DIVIDER:inst56|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.412      ;
; 0.292  ; CLK_DIVIDER:inst97|cnt[8]                                ; CLK_DIVIDER:inst97|cnt[8]                                ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.411      ;
; 0.293  ; CLK_DIVIDER:inst55|cnt[13]                               ; CLK_DIVIDER:inst55|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293  ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293  ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.412      ;
; 0.294  ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; CLK_DIVIDER:inst55|cnt[10]                               ; CLK_DIVIDER:inst55|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; CLK_DIVIDER:inst55|cnt[7]                                ; CLK_DIVIDER:inst55|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; CLK_DIVIDER:inst55|cnt[5]                                ; CLK_DIVIDER:inst55|cnt[5]                                ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; CLK_DIVIDER:inst56|cnt[6]                                ; CLK_DIVIDER:inst56|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; tastatura:inst12|inst19                                  ; tastatura:inst12|inst32                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.177      ; 0.585      ;
; 0.295  ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; CLK_DIVIDER:inst56|cnt[9]                                ; CLK_DIVIDER:inst56|cnt[9]                                ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.415      ;
; 0.303  ; tastatura:inst12|inst21                                  ; tastatura:inst12|inst34                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.177      ; 0.594      ;
; 0.304  ; CLK_DIVIDER:inst56|cnt[4]                                ; CLK_DIVIDER:inst56|cnt[4]                                ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.310  ; tastatura:inst12|inst20                                  ; tastatura:inst12|inst33                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.177      ; 0.601      ;
; 0.312  ; VGAController:inst|REGX:inst|data[10]                    ; VGAController:inst|REGX:inst|data[9]                     ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.431      ;
; 0.313  ; tastatura:inst12|inst22                                  ; tastatura:inst12|inst35                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.180      ; 0.607      ;
; 0.317  ; tastatura:inst12|inst17                                  ; tastatura:inst12|inst30                                  ; tastatura:inst12|Debouncer:inst40|inst1 ; CLK         ; 0.000        ; 0.177      ; 0.608      ;
; 0.342  ; tastatura:inst12|RisingEdge:inst29|inst                  ; tastatura:inst12|RisingEdge:inst29|inst1                 ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.461      ;
; 0.350  ; RisingEdge:inst45|inst                                   ; RisingEdge:inst45|inst1                                  ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.470      ;
; 0.353  ; CLK_DIVIDER:inst74|cnt[16]                               ; CLK_DIVIDER:inst74|cnt[16]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.473      ;
; 0.357  ; tastatura:inst12|Debouncer:inst40|inst                   ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; CLK                                     ; CLK         ; 0.000        ; 0.042      ; 0.483      ;
; 0.359  ; CLK_DIVIDER:inst74|cnt[12]                               ; CLK_DIVIDER:inst74|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.479      ;
; 0.359  ; CLK_DIVIDER:inst74|cnt[10]                               ; CLK_DIVIDER:inst74|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.479      ;
; 0.359  ; CLK_DIVIDER:inst75|cnt[6]                                ; CLK_DIVIDER:inst75|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.478      ;
; 0.359  ; CLK_DIVIDER:inst97|cnt[16]                               ; CLK_DIVIDER:inst97|cnt[16]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.479      ;
; 0.359  ; CLK_DIVIDER:inst97|cnt[6]                                ; CLK_DIVIDER:inst97|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.478      ;
; 0.360  ; CLK_DIVIDER:inst74|cnt[5]                                ; CLK_DIVIDER:inst74|cnt[5]                                ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.479      ;
; 0.360  ; CLK_DIVIDER:inst75|cnt[13]                               ; CLK_DIVIDER:inst75|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.479      ;
; 0.360  ; CLK_DIVIDER:inst97|cnt[17]                               ; CLK_DIVIDER:inst97|cnt[17]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.480      ;
; 0.360  ; CLK_DIVIDER:inst97|cnt[15]                               ; CLK_DIVIDER:inst97|cnt[15]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.480      ;
; 0.361  ; CLK_DIVIDER:inst97|cnt[11]                               ; CLK_DIVIDER:inst97|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.481      ;
; 0.361  ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.481      ;
; 0.362  ; CLK_DIVIDER:inst75|cnt[7]                                ; CLK_DIVIDER:inst75|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.481      ;
; 0.362  ; CLK_DIVIDER:inst97|cnt[14]                               ; CLK_DIVIDER:inst97|cnt[14]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.482      ;
; 0.362  ; CLK_DIVIDER:inst97|cnt[7]                                ; CLK_DIVIDER:inst97|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.481      ;
; 0.363  ; CLK_DIVIDER:inst75|cnt[17]                               ; CLK_DIVIDER:inst75|cnt[17]                               ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.482      ;
; 0.363  ; CLK_DIVIDER:inst75|cnt[15]                               ; CLK_DIVIDER:inst75|cnt[15]                               ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.482      ;
; 0.363  ; CLK_DIVIDER:inst75|cnt[14]                               ; CLK_DIVIDER:inst75|cnt[14]                               ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.482      ;
; 0.365  ; CLK_DIVIDER:inst74|cnt[7]                                ; CLK_DIVIDER:inst74|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.484      ;
; 0.366  ; CLK_DIVIDER:inst74|cnt[9]                                ; CLK_DIVIDER:inst74|cnt[9]                                ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.486      ;
; 0.376  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst4|inst ; CLK                                     ; CLK         ; 0.000        ; 0.042      ; 0.502      ;
; 0.377  ; CLK_DIVIDER:inst74|cnt[8]                                ; CLK_DIVIDER:inst74|cnt[8]                                ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.497      ;
; 0.381  ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst2|inst ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; CLK                                     ; CLK         ; 0.000        ; 0.042      ; 0.507      ;
; 0.385  ; tastatura:inst12|Debouncer:inst40|inst                   ; tastatura:inst12|Debouncer:inst40|REG1_INC_CL:inst3|inst ; CLK                                     ; CLK         ; 0.000        ; 0.042      ; 0.511      ;
; 0.400  ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next                          ; CLK_DIVIDER:inst91|out_clk_next         ; CLK         ; -0.500       ; 1.414      ; 1.533      ;
; 0.417  ; VGAController:inst|REGX:inst|data[10]                    ; VGAController:inst|REGX:inst|data[7]                     ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.537      ;
; 0.426  ; VGAController:inst|REGX:inst|data[10]                    ; VGAController:inst|REGX:inst|data[6]                     ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.546      ;
; 0.434  ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next                          ; CLK_DIVIDER:inst97|out_clk_next         ; CLK         ; -0.500       ; 1.404      ; 1.557      ;
; 0.442  ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.562      ;
; 0.443  ; CLK_DIVIDER:inst74|cnt[6]                                ; CLK_DIVIDER:inst74|cnt[7]                                ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.562      ;
; 0.443  ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK_DIVIDER:inst56|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443  ; CLK_DIVIDER:inst56|cnt[9]                                ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.563      ;
; 0.445  ; CLK_DIVIDER:inst75|cnt[8]                                ; CLK_DIVIDER:inst75|cnt[9]                                ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.565      ;
; 0.450  ; RisingEdge:inst45|inst1                                  ; inst41                                                   ; CLK                                     ; CLK         ; 0.000        ; 0.233      ; 0.767      ;
; 0.451  ; CLK_DIVIDER:inst97|cnt[8]                                ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.038      ; 0.573      ;
; 0.452  ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK_DIVIDER:inst56|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.572      ;
; 0.452  ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK_DIVIDER:inst75|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.571      ;
; 0.453  ; CLK_DIVIDER:inst74|cnt[11]                               ; CLK_DIVIDER:inst74|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; CLK_DIVIDER:inst55|cnt[12]                               ; CLK_DIVIDER:inst55|cnt[13]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; CLK_DIVIDER:inst55|cnt[10]                               ; CLK_DIVIDER:inst55|cnt[11]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; CLK_DIVIDER:inst75|cnt[5]                                ; CLK_DIVIDER:inst75|cnt[6]                                ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; CLK_DIVIDER:inst97|cnt[9]                                ; CLK_DIVIDER:inst97|cnt[10]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; CLK_DIVIDER:inst74|cnt[14]                               ; CLK_DIVIDER:inst74|cnt[14]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; CLK_DIVIDER:inst75|cnt[12]                               ; CLK_DIVIDER:inst75|cnt[14]                               ; CLK                                     ; CLK         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; CLK_DIVIDER:inst56|cnt[10]                               ; CLK_DIVIDER:inst56|cnt[12]                               ; CLK                                     ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst97|out_clk_next'                                                                                                              ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.120 ; tastatura:inst12|inst31  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.402      ; 0.396      ;
; -0.064 ; tastatura:inst12|inst36  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.402      ; 0.452      ;
; 0.085  ; tastatura:inst12|inst37  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.402      ; 0.601      ;
; 0.096  ; tastatura:inst12|inst30  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.402      ; 0.612      ;
; 0.100  ; tastatura:inst12|inst32  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.402      ; 0.616      ;
; 0.127  ; tastatura:inst12|inst35  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.402      ; 0.643      ;
; 0.194  ; REGX:inst93|data[0]      ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.314      ;
; 0.207  ; tastatura:inst12|inst34  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.402      ; 0.723      ;
; 0.270  ; REGX:inst93|data[7]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.587      ;
; 0.271  ; RisingEdge:inst131|inst  ; RisingEdge:inst131|inst1 ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.037      ; 0.392      ;
; 0.309  ; REGX:inst93|data[9]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.045      ; 0.438      ;
; 0.318  ; REGX:inst93|data[6]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.438      ;
; 0.319  ; REGX:inst93|data[5]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.439      ;
; 0.322  ; REGX:inst93|data[3]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.442      ;
; 0.322  ; REGX:inst93|data[2]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.442      ;
; 0.322  ; REGX:inst93|data[1]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.442      ;
; 0.346  ; REGX:inst93|data[6]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.663      ;
; 0.399  ; REGX:inst93|data[5]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.716      ;
; 0.403  ; REGX:inst93|data[4]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.720      ;
; 0.423  ; tastatura:inst12|inst33  ; RisingEdge:inst131|inst  ; CLK                             ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.402      ; 0.939      ;
; 0.425  ; REGX:inst93|data[7]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.742      ;
; 0.441  ; REGX:inst93|data[6]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.758      ;
; 0.461  ; REGX:inst93|data[7]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.581      ;
; 0.461  ; REGX:inst93|data[8]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.045      ; 0.590      ;
; 0.467  ; REGX:inst93|data[5]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; REGX:inst93|data[4]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; REGX:inst93|data[3]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.785      ;
; 0.470  ; REGX:inst93|data[1]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.590      ;
; 0.471  ; REGX:inst93|data[8]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.045      ; 0.600      ;
; 0.477  ; REGX:inst93|data[4]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.597      ;
; 0.478  ; REGX:inst93|data[0]      ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.598      ;
; 0.481  ; REGX:inst93|data[2]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.601      ;
; 0.481  ; REGX:inst93|data[0]      ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.601      ;
; 0.482  ; REGX:inst93|data[2]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.799      ;
; 0.494  ; REGX:inst93|data[5]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.811      ;
; 0.531  ; REGX:inst93|data[4]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.651      ;
; 0.533  ; REGX:inst93|data[3]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; REGX:inst93|data[1]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.653      ;
; 0.534  ; REGX:inst93|data[1]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.851      ;
; 0.536  ; REGX:inst93|data[3]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.656      ;
; 0.544  ; REGX:inst93|data[0]      ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.664      ;
; 0.545  ; REGX:inst93|data[0]      ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.862      ;
; 0.547  ; REGX:inst93|data[2]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.667      ;
; 0.550  ; REGX:inst93|data[2]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.670      ;
; 0.558  ; REGX:inst93|data[4]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.875      ;
; 0.563  ; REGX:inst93|data[3]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.880      ;
; 0.577  ; REGX:inst93|data[2]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.894      ;
; 0.599  ; REGX:inst93|data[1]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.719      ;
; 0.602  ; REGX:inst93|data[1]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.722      ;
; 0.610  ; REGX:inst93|data[0]      ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.730      ;
; 0.613  ; REGX:inst93|data[0]      ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.733      ;
; 0.627  ; REGX:inst93|data[3]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.747      ;
; 0.629  ; REGX:inst93|data[1]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.946      ;
; 0.633  ; REGX:inst93|data[6]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.753      ;
; 0.640  ; REGX:inst93|data[0]      ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.233      ; 0.957      ;
; 0.641  ; REGX:inst93|data[2]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.761      ;
; 0.679  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.235      ; 0.998      ;
; 0.679  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.235      ; 0.998      ;
; 0.686  ; REGX:inst93|data[5]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.806      ;
; 0.690  ; REGX:inst93|data[4]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.810      ;
; 0.693  ; REGX:inst93|data[1]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.813      ;
; 0.704  ; REGX:inst93|data[0]      ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.824      ;
; 0.755  ; REGX:inst93|data[3]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.875      ;
; 0.769  ; REGX:inst93|data[2]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.889      ;
; 0.782  ; RisingEdge:inst131|inst  ; REGX:inst93|data[9]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.235      ; 1.101      ;
; 0.782  ; RisingEdge:inst131|inst  ; REGX:inst93|data[8]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.235      ; 1.101      ;
; 0.821  ; REGX:inst93|data[1]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.941      ;
; 0.832  ; REGX:inst93|data[0]      ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.036      ; 0.952      ;
; 0.889  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.011      ;
; 0.889  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.011      ;
; 0.889  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.011      ;
; 0.889  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.011      ;
; 0.889  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.011      ;
; 0.889  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.011      ;
; 0.889  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.011      ;
; 0.889  ; RisingEdge:inst131|inst1 ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.011      ;
; 0.992  ; RisingEdge:inst131|inst  ; REGX:inst93|data[7]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.114      ;
; 0.992  ; RisingEdge:inst131|inst  ; REGX:inst93|data[6]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.114      ;
; 0.992  ; RisingEdge:inst131|inst  ; REGX:inst93|data[5]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.114      ;
; 0.992  ; RisingEdge:inst131|inst  ; REGX:inst93|data[4]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.114      ;
; 0.992  ; RisingEdge:inst131|inst  ; REGX:inst93|data[3]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.114      ;
; 0.992  ; RisingEdge:inst131|inst  ; REGX:inst93|data[2]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.114      ;
; 0.992  ; RisingEdge:inst131|inst  ; REGX:inst93|data[1]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.114      ;
; 0.992  ; RisingEdge:inst131|inst  ; REGX:inst93|data[0]      ; CLK_DIVIDER:inst97|out_clk_next ; CLK_DIVIDER:inst97|out_clk_next ; 0.000        ; 0.038      ; 1.114      ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst55|out_clk_next'                                                                                                       ;
+-------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.090 ; inst40                  ; REGX:inst18|data[0] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.872      ; 1.076      ;
; 0.099 ; inst40                  ; REGX:inst18|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.872      ; 1.085      ;
; 0.099 ; inst40                  ; REGX:inst18|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.872      ; 1.085      ;
; 0.099 ; inst40                  ; REGX:inst18|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.872      ; 1.085      ;
; 0.099 ; inst40                  ; REGX:inst18|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.872      ; 1.085      ;
; 0.099 ; inst40                  ; REGX:inst18|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.872      ; 1.085      ;
; 0.099 ; inst40                  ; REGX:inst18|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.872      ; 1.085      ;
; 0.099 ; inst40                  ; REGX:inst18|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.872      ; 1.085      ;
; 0.099 ; inst40                  ; REGX:inst18|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.872      ; 1.085      ;
; 0.119 ; inst40                  ; REGX:inst18|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.873      ; 1.106      ;
; 0.218 ; REGX:inst18|data[9]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.337      ;
; 0.248 ; inst41                  ; REGX:inst18|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.541      ; 0.903      ;
; 0.249 ; inst41                  ; REGX:inst18|data[3] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.541      ; 0.904      ;
; 0.254 ; inst41                  ; REGX:inst18|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.541      ; 0.909      ;
; 0.255 ; inst41                  ; REGX:inst18|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.541      ; 0.910      ;
; 0.317 ; REGX:inst18|data[3]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.436      ;
; 0.319 ; REGX:inst18|data[6]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.438      ;
; 0.327 ; inst41                  ; REGX:inst18|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.541      ; 0.982      ;
; 0.376 ; inst41                  ; REGX:inst18|data[4] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.541      ; 1.031      ;
; 0.399 ; inst41                  ; REGX:inst18|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.542      ; 1.055      ;
; 0.412 ; inst41                  ; REGX:inst18|data[8] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.541      ; 1.067      ;
; 0.455 ; REGX:inst18|data[8]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.574      ;
; 0.462 ; REGX:inst18|data[8]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.581      ;
; 0.463 ; inst41                  ; REGX:inst18|data[7] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.541      ; 1.118      ;
; 0.477 ; REGX:inst18|data[5]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.596      ;
; 0.479 ; REGX:inst18|data[5]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.598      ;
; 0.532 ; REGX:inst18|data[3]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.651      ;
; 0.543 ; REGX:inst18|data[6]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.662      ;
; 0.548 ; REGX:inst18|data[5]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.667      ;
; 0.595 ; REGX:inst18|data[4]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.714      ;
; 0.595 ; REGX:inst18|data[4]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.714      ;
; 0.596 ; REGX:inst15|data[9]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.045      ; 0.725      ;
; 0.636 ; REGX:inst18|data[6]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.755      ;
; 0.641 ; REGX:inst18|data[2]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.760      ;
; 0.661 ; REGX:inst18|data[3]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.780      ;
; 0.663 ; REGX:inst18|data[0]     ; REGX:inst18|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 0.783      ;
; 0.664 ; REGX:inst18|data[4]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.783      ;
; 0.666 ; REGX:inst18|data[7]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.785      ;
; 0.678 ; REGX:inst18|data[3]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.797      ;
; 0.685 ; REGX:inst18|data[3]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.804      ;
; 0.688 ; REGX:inst18|data[6]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.807      ;
; 0.688 ; REGX:inst18|data[4]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.807      ;
; 0.693 ; REGX:inst18|data[5]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.812      ;
; 0.701 ; REGX:inst18|data[5]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.820      ;
; 0.707 ; REGX:inst15|data[0]     ; REGX:inst15|data[0] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.045      ; 0.836      ;
; 0.716 ; REGX:inst18|data[7]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.835      ;
; 0.725 ; REGX:inst18|data[2]     ; REGX:inst18|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 0.845      ;
; 0.729 ; REGX:inst18|data[0]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 0.849      ;
; 0.754 ; REGX:inst18|data[3]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.873      ;
; 0.770 ; REGX:inst18|data[2]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.889      ;
; 0.788 ; tastatura:inst12|inst35 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 1.421      ;
; 0.806 ; REGX:inst18|data[3]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.925      ;
; 0.809 ; REGX:inst18|data[4]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.928      ;
; 0.813 ; REGX:inst15|data[8]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.236      ; 1.133      ;
; 0.817 ; REGX:inst18|data[4]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.936      ;
; 0.819 ; REGX:inst18|data[7]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.938      ;
; 0.821 ; REGX:inst18|data[1]     ; REGX:inst18|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.940      ;
; 0.839 ; REGX:inst18|data[2]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.958      ;
; 0.847 ; REGX:inst15|data[6]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 0.967      ;
; 0.856 ; REGX:inst15|data[6]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.236      ; 1.176      ;
; 0.858 ; REGX:inst18|data[0]     ; REGX:inst18|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 0.978      ;
; 0.863 ; REGX:inst18|data[2]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 0.982      ;
; 0.883 ; tastatura:inst12|inst36 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 1.516      ;
; 0.903 ; tastatura:inst12|inst33 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 1.536      ;
; 0.916 ; REGX:inst18|data[2]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 1.035      ;
; 0.924 ; REGX:inst15|data[1]     ; REGX:inst15|data[1] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.037      ; 1.045      ;
; 0.927 ; REGX:inst18|data[0]     ; REGX:inst18|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.047      ;
; 0.938 ; REGX:inst15|data[3]     ; REGX:inst15|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.037      ; 1.059      ;
; 0.939 ; tastatura:inst12|inst34 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 1.572      ;
; 0.951 ; REGX:inst18|data[0]     ; REGX:inst18|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.071      ;
; 0.959 ; REGX:inst18|data[0]     ; REGX:inst18|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.037      ; 1.080      ;
; 0.959 ; REGX:inst15|data[3]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.236      ; 1.279      ;
; 0.961 ; tastatura:inst12|inst31 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 1.594      ;
; 0.973 ; REGX:inst15|data[5]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.093      ;
; 0.984 ; REGX:inst18|data[2]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 1.103      ;
; 0.988 ; tastatura:inst12|inst35 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.328      ; 1.430      ;
; 0.991 ; REGX:inst15|data[7]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.236      ; 1.311      ;
; 0.992 ; REGX:inst18|data[2]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 1.111      ;
; 0.993 ; REGX:inst15|data[7]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.113      ;
; 0.997 ; tastatura:inst12|inst35 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.328      ; 1.439      ;
; 1.000 ; tastatura:inst12|inst32 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 1.633      ;
; 1.004 ; REGX:inst18|data[0]     ; REGX:inst18|data[4] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.124      ;
; 1.004 ; REGX:inst15|data[6]     ; REGX:inst15|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.124      ;
; 1.009 ; tastatura:inst12|inst37 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 1.642      ;
; 1.009 ; REGX:inst15|data[8]     ; REGX:inst15|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.129      ;
; 1.016 ; REGX:inst15|data[1]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.236      ; 1.336      ;
; 1.033 ; REGX:inst18|data[1]     ; REGX:inst18|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.035      ; 1.152      ;
; 1.037 ; REGX:inst15|data[5]     ; REGX:inst15|data[9] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.236      ; 1.357      ;
; 1.041 ; REGX:inst15|data[3]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.161      ;
; 1.052 ; tastatura:inst12|inst35 ; REGX:inst15|data[1] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.329      ; 1.495      ;
; 1.060 ; tastatura:inst12|inst35 ; REGX:inst15|data[2] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.329      ; 1.503      ;
; 1.065 ; tastatura:inst12|inst30 ; REGX:inst15|data[9] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.519      ; 1.698      ;
; 1.072 ; REGX:inst18|data[0]     ; REGX:inst18|data[7] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.192      ;
; 1.080 ; REGX:inst18|data[0]     ; REGX:inst18|data[8] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.200      ;
; 1.083 ; tastatura:inst12|inst36 ; REGX:inst15|data[6] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.328      ; 1.525      ;
; 1.089 ; REGX:inst15|data[1]     ; REGX:inst15|data[2] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.037      ; 1.210      ;
; 1.090 ; REGX:inst15|data[1]     ; REGX:inst15|data[3] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.037      ; 1.211      ;
; 1.092 ; tastatura:inst12|inst36 ; REGX:inst15|data[5] ; CLK                             ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.328      ; 1.534      ;
; 1.096 ; REGX:inst15|data[3]     ; REGX:inst15|data[6] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.216      ;
; 1.098 ; REGX:inst15|data[1]     ; REGX:inst15|data[5] ; CLK_DIVIDER:inst55|out_clk_next ; CLK_DIVIDER:inst55|out_clk_next ; 0.000        ; 0.036      ; 1.218      ;
+-------+-------------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst75|out_clk_next'                                                                                                   ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.193 ; REGX:inst81|data[0] ; REGX:inst81|data[0] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.314      ;
; 0.283 ; REGX:inst81|data[8] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.233      ; 0.600      ;
; 0.305 ; REGX:inst81|data[4] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.426      ;
; 0.313 ; REGX:inst81|data[9] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.044      ; 0.441      ;
; 0.317 ; REGX:inst81|data[5] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.438      ;
; 0.320 ; REGX:inst81|data[8] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; REGX:inst81|data[2] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.442      ;
; 0.322 ; REGX:inst81|data[1] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.443      ;
; 0.398 ; REGX:inst81|data[5] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.233      ; 0.715      ;
; 0.400 ; REGX:inst81|data[4] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.233      ; 0.717      ;
; 0.427 ; REGX:inst81|data[6] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.233      ; 0.744      ;
; 0.464 ; REGX:inst81|data[4] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.585      ;
; 0.470 ; REGX:inst81|data[1] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.591      ;
; 0.473 ; REGX:inst81|data[7] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.233      ; 0.790      ;
; 0.482 ; REGX:inst81|data[2] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.233      ; 0.799      ;
; 0.483 ; REGX:inst81|data[2] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.604      ;
; 0.494 ; REGX:inst81|data[3] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.233      ; 0.811      ;
; 0.531 ; REGX:inst81|data[5] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.652      ;
; 0.533 ; REGX:inst81|data[4] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; REGX:inst81|data[1] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.233      ; 0.852      ;
; 0.536 ; REGX:inst81|data[1] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.657      ;
; 0.546 ; REGX:inst81|data[2] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.667      ;
; 0.555 ; REGX:inst81|data[3] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.676      ;
; 0.558 ; REGX:inst81|data[3] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.679      ;
; 0.564 ; REGX:inst81|data[0] ; REGX:inst81|data[1] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.685      ;
; 0.567 ; REGX:inst81|data[0] ; REGX:inst81|data[2] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.688      ;
; 0.599 ; REGX:inst81|data[1] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.720      ;
; 0.615 ; REGX:inst81|data[2] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.736      ;
; 0.618 ; REGX:inst81|data[3] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.739      ;
; 0.620 ; REGX:inst81|data[6] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.741      ;
; 0.632 ; REGX:inst81|data[0] ; REGX:inst81|data[9] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.233      ; 0.949      ;
; 0.633 ; REGX:inst81|data[0] ; REGX:inst81|data[4] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.754      ;
; 0.641 ; REGX:inst81|data[6] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.762      ;
; 0.666 ; REGX:inst81|data[7] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.787      ;
; 0.668 ; REGX:inst81|data[1] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.789      ;
; 0.687 ; REGX:inst81|data[3] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.808      ;
; 0.696 ; REGX:inst81|data[0] ; REGX:inst81|data[5] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.817      ;
; 0.697 ; REGX:inst81|data[5] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.818      ;
; 0.699 ; REGX:inst81|data[4] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.820      ;
; 0.702 ; REGX:inst81|data[2] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.823      ;
; 0.755 ; REGX:inst81|data[1] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.876      ;
; 0.765 ; REGX:inst81|data[0] ; REGX:inst81|data[8] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.886      ;
; 0.781 ; REGX:inst81|data[2] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.902      ;
; 0.793 ; REGX:inst81|data[7] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.914      ;
; 0.814 ; REGX:inst81|data[5] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.935      ;
; 0.816 ; REGX:inst81|data[4] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.937      ;
; 0.834 ; REGX:inst81|data[1] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.955      ;
; 0.843 ; REGX:inst81|data[6] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.964      ;
; 0.852 ; REGX:inst81|data[0] ; REGX:inst81|data[3] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.973      ;
; 0.853 ; REGX:inst81|data[3] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 0.974      ;
; 0.898 ; REGX:inst81|data[2] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 1.019      ;
; 0.910 ; REGX:inst81|data[3] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 1.031      ;
; 0.931 ; REGX:inst81|data[0] ; REGX:inst81|data[6] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 1.052      ;
; 0.951 ; REGX:inst81|data[1] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 1.072      ;
; 1.048 ; REGX:inst81|data[0] ; REGX:inst81|data[7] ; CLK_DIVIDER:inst75|out_clk_next ; CLK_DIVIDER:inst75|out_clk_next ; 0.000        ; 0.037      ; 1.169      ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst74|out_clk_next'                                                                                                   ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.194 ; REGX:inst80|data[0] ; REGX:inst80|data[0] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.314      ;
; 0.217 ; REGX:inst80|data[9] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.337      ;
; 0.317 ; REGX:inst80|data[2] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.437      ;
; 0.322 ; REGX:inst80|data[1] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; REGX:inst80|data[8] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.443      ;
; 0.391 ; REGX:inst80|data[0] ; REGX:inst80|data[1] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.511      ;
; 0.472 ; REGX:inst80|data[8] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.592      ;
; 0.475 ; REGX:inst80|data[1] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.595      ;
; 0.543 ; REGX:inst80|data[0] ; REGX:inst80|data[2] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.663      ;
; 0.549 ; REGX:inst80|data[6] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.670      ;
; 0.557 ; REGX:inst80|data[7] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.678      ;
; 0.600 ; REGX:inst80|data[3] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.720      ;
; 0.603 ; REGX:inst80|data[3] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.723      ;
; 0.612 ; REGX:inst80|data[6] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.733      ;
; 0.620 ; REGX:inst80|data[7] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.741      ;
; 0.628 ; REGX:inst80|data[5] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.749      ;
; 0.631 ; REGX:inst80|data[5] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.752      ;
; 0.661 ; REGX:inst80|data[2] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.781      ;
; 0.663 ; REGX:inst80|data[3] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.783      ;
; 0.664 ; REGX:inst80|data[2] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.784      ;
; 0.669 ; REGX:inst80|data[6] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.790      ;
; 0.673 ; REGX:inst80|data[1] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.793      ;
; 0.676 ; REGX:inst80|data[1] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.796      ;
; 0.681 ; REGX:inst80|data[4] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.802      ;
; 0.684 ; REGX:inst80|data[4] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.805      ;
; 0.700 ; REGX:inst80|data[7] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.821      ;
; 0.710 ; REGX:inst80|data[5] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.831      ;
; 0.741 ; REGX:inst80|data[0] ; REGX:inst80|data[8] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.861      ;
; 0.744 ; REGX:inst80|data[0] ; REGX:inst80|data[9] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.864      ;
; 0.750 ; REGX:inst80|data[2] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.870      ;
; 0.762 ; REGX:inst80|data[1] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.882      ;
; 0.814 ; REGX:inst80|data[4] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.935      ;
; 0.815 ; REGX:inst80|data[3] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.935      ;
; 0.830 ; REGX:inst80|data[0] ; REGX:inst80|data[3] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.950      ;
; 0.837 ; REGX:inst80|data[3] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.957      ;
; 0.838 ; REGX:inst80|data[6] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.959      ;
; 0.838 ; REGX:inst80|data[2] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.958      ;
; 0.843 ; REGX:inst80|data[5] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.964      ;
; 0.850 ; REGX:inst80|data[1] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.970      ;
; 0.857 ; REGX:inst80|data[5] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.978      ;
; 0.858 ; REGX:inst80|data[4] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 0.979      ;
; 0.876 ; REGX:inst80|data[2] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.996      ;
; 0.879 ; REGX:inst80|data[3] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 0.999      ;
; 0.888 ; REGX:inst80|data[1] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 1.008      ;
; 0.889 ; REGX:inst80|data[3] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 1.009      ;
; 0.890 ; REGX:inst80|data[2] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 1.010      ;
; 0.896 ; REGX:inst80|data[4] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 1.017      ;
; 0.902 ; REGX:inst80|data[1] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 1.022      ;
; 0.910 ; REGX:inst80|data[4] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.037      ; 1.031      ;
; 0.918 ; REGX:inst80|data[0] ; REGX:inst80|data[5] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 1.038      ;
; 0.940 ; REGX:inst80|data[2] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 1.060      ;
; 0.952 ; REGX:inst80|data[1] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 1.072      ;
; 0.956 ; REGX:inst80|data[0] ; REGX:inst80|data[6] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 1.076      ;
; 0.970 ; REGX:inst80|data[0] ; REGX:inst80|data[7] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 1.090      ;
; 1.020 ; REGX:inst80|data[0] ; REGX:inst80|data[4] ; CLK_DIVIDER:inst74|out_clk_next ; CLK_DIVIDER:inst74|out_clk_next ; 0.000        ; 0.036      ; 1.140      ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst91|out_clk_next'                                                                                                   ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.194 ; REGX:inst90|data[0] ; REGX:inst90|data[0] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; REGX:inst90|data[9] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.044      ; 0.325      ;
; 0.311 ; REGX:inst90|data[6] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.431      ;
; 0.318 ; REGX:inst90|data[5] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.438      ;
; 0.320 ; REGX:inst90|data[2] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.440      ;
; 0.323 ; REGX:inst90|data[3] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.443      ;
; 0.331 ; REGX:inst90|data[6] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.646      ;
; 0.339 ; REGX:inst90|data[7] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.654      ;
; 0.350 ; REGX:inst90|data[5] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.665      ;
; 0.406 ; REGX:inst90|data[4] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.721      ;
; 0.421 ; REGX:inst90|data[3] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.736      ;
; 0.432 ; REGX:inst90|data[7] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.747      ;
; 0.467 ; REGX:inst90|data[4] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; REGX:inst90|data[8] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.044      ; 0.595      ;
; 0.469 ; REGX:inst90|data[4] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; REGX:inst90|data[2] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; REGX:inst90|data[8] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.044      ; 0.597      ;
; 0.472 ; REGX:inst90|data[4] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; REGX:inst90|data[2] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.787      ;
; 0.476 ; REGX:inst90|data[5] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.596      ;
; 0.478 ; REGX:inst90|data[7] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.598      ;
; 0.484 ; REGX:inst90|data[3] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.604      ;
; 0.484 ; REGX:inst90|data[6] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.799      ;
; 0.499 ; REGX:inst90|data[4] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.814      ;
; 0.503 ; REGX:inst90|data[5] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.818      ;
; 0.535 ; REGX:inst90|data[1] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; REGX:inst90|data[2] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.655      ;
; 0.538 ; REGX:inst90|data[1] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.658      ;
; 0.541 ; REGX:inst90|data[1] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.856      ;
; 0.546 ; REGX:inst90|data[0] ; REGX:inst90|data[2] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.666      ;
; 0.547 ; REGX:inst90|data[3] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.667      ;
; 0.549 ; REGX:inst90|data[0] ; REGX:inst90|data[3] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.669      ;
; 0.552 ; REGX:inst90|data[0] ; REGX:inst90|data[9] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.867      ;
; 0.574 ; REGX:inst90|data[3] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.889      ;
; 0.598 ; REGX:inst90|data[2] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.718      ;
; 0.604 ; REGX:inst90|data[1] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.724      ;
; 0.615 ; REGX:inst90|data[0] ; REGX:inst90|data[5] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.735      ;
; 0.616 ; REGX:inst90|data[6] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.736      ;
; 0.625 ; REGX:inst90|data[2] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 0.940      ;
; 0.635 ; REGX:inst90|data[5] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.755      ;
; 0.637 ; REGX:inst90|data[3] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.757      ;
; 0.667 ; REGX:inst90|data[1] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.787      ;
; 0.678 ; REGX:inst90|data[0] ; REGX:inst90|data[6] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.798      ;
; 0.688 ; REGX:inst90|data[2] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.808      ;
; 0.691 ; REGX:inst90|data[4] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.811      ;
; 0.694 ; REGX:inst90|data[1] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 1.009      ;
; 0.705 ; REGX:inst90|data[0] ; REGX:inst90|data[8] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.231      ; 1.020      ;
; 0.706 ; REGX:inst90|data[3] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.826      ;
; 0.757 ; REGX:inst90|data[1] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; REGX:inst90|data[2] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.877      ;
; 0.768 ; REGX:inst90|data[0] ; REGX:inst90|data[4] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.888      ;
; 0.780 ; REGX:inst90|data[1] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.900      ;
; 0.790 ; REGX:inst90|data[0] ; REGX:inst90|data[1] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.910      ;
; 0.826 ; REGX:inst90|data[1] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.946      ;
; 0.837 ; REGX:inst90|data[0] ; REGX:inst90|data[7] ; CLK_DIVIDER:inst91|out_clk_next ; CLK_DIVIDER:inst91|out_clk_next ; 0.000        ; 0.036      ; 0.957      ;
+-------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'tastatura:inst12|Debouncer:inst40|inst1'                                                                                                                   ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.198 ; tastatura:inst12|inst6  ; tastatura:inst12|inst7  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; tastatura:inst12|inst8  ; tastatura:inst12|inst9  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.318      ;
; 0.200 ; tastatura:inst12|inst11 ; tastatura:inst12|inst12 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.319      ;
; 0.200 ; tastatura:inst12|inst9  ; tastatura:inst12|inst10 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.319      ;
; 0.258 ; tastatura:inst12|inst13 ; tastatura:inst12|inst14 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.377      ;
; 0.259 ; tastatura:inst12|inst10 ; tastatura:inst12|inst11 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.378      ;
; 0.274 ; tastatura:inst12|inst7  ; tastatura:inst12|inst8  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.393      ;
; 0.281 ; tastatura:inst12|inst23 ; tastatura:inst12|inst24 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.400      ;
; 0.282 ; tastatura:inst12|inst20 ; tastatura:inst12|inst21 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.401      ;
; 0.282 ; tastatura:inst12|inst18 ; tastatura:inst12|inst19 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.401      ;
; 0.282 ; tastatura:inst12|inst17 ; tastatura:inst12|inst18 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.401      ;
; 0.377 ; tastatura:inst12|inst12 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.496      ;
; 0.396 ; tastatura:inst12|inst12 ; tastatura:inst12|inst13 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.515      ;
; 0.436 ; tastatura:inst12|inst21 ; tastatura:inst12|inst22 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.032      ; 0.552      ;
; 0.438 ; tastatura:inst12|inst11 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.557      ;
; 0.441 ; tastatura:inst12|inst19 ; tastatura:inst12|inst20 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.560      ;
; 0.446 ; tastatura:inst12|inst5  ; tastatura:inst12|inst6  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.565      ;
; 0.476 ; tastatura:inst12|inst22 ; tastatura:inst12|inst23 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.038      ; 0.598      ;
; 0.489 ; tastatura:inst12|inst5  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.608      ;
; 0.492 ; tastatura:inst12|inst10 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.611      ;
; 0.494 ; tastatura:inst12|inst1  ; tastatura:inst12|inst17 ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.038      ; 0.616      ;
; 0.509 ; tastatura:inst12|inst13 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.628      ;
; 0.520 ; tastatura:inst12|inst1  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.639      ;
; 0.576 ; tastatura:inst12|inst9  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.695      ;
; 0.577 ; tastatura:inst12|inst8  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.696      ;
; 0.607 ; tastatura:inst12|inst6  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.726      ;
; 0.613 ; tastatura:inst12|inst14 ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.732      ;
; 0.620 ; tastatura:inst12|inst7  ; tastatura:inst12|inst5  ; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 0.000        ; 0.035      ; 0.739      ;
+-------+-------------------------+-------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|cnt[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst55|out_clk_next                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|cnt[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst56|out_clk_next                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[16]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|cnt[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst74|out_clk_next                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[16]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[17]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|cnt[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst75|out_clk_next                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst91|out_clk_next                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[16]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[17]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[18]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|cnt[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CLK_DIVIDER:inst97|out_clk_next                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RisingEdge:inst45|inst                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RisingEdge:inst45|inst1                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst1|data[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst1|data[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst1|data[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst1|data[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst1|data[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst1|data[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst1|data[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst1|data[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst1|data[8]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst1|data[9]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[10]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[8]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; VGAController:inst|REGX:inst|data[9]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ball:inst10|altsyncram:altsyncram_component|altsyncram_acr3:auto_generated|ram_block1a0~porta_address_reg0 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst55|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[9]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[1]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[3]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[4]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[5]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[6]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[7]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[8]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[9]                  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[0]                  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[2]                  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[0]                  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[9]                  ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[1]                  ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[2]                  ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[3]                  ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[4]                  ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[5]                  ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[6]                  ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[7]                  ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[8]                  ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[1]                  ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[2]                  ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[3]                  ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[4]                  ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[5]                  ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[6]                  ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[7]                  ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[8]                  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[1]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[3]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[4]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[5]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[6]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[7]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[8]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[9]|clk                   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[0]|clk                   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst18|data[2]|clk                   ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[0]                  ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst15|data[9]                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[0]                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[1]                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[2]                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[3]                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[4]                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[5]                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[6]                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[7]                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[8]                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; REGX:inst18|data[9]                  ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[0]|clk                   ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[9]|clk                   ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~clkctrl|inclk[0]              ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~clkctrl|outclk                ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[1]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[2]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[3]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[4]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[5]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[6]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[7]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[8]|clk                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next~clkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next~clkctrl|outclk   ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60|datad                         ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60|combout                       ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~0|dataa                       ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next|q                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~0|combout                     ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60~0|dataa                       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60|combout                       ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst60|datad                         ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next~clkctrl|inclk[0] ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst55|out_clk_next~clkctrl|outclk   ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[1]|clk                   ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[2]|clk                   ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[3]|clk                   ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst55|out_clk_next ; Rise       ; inst15|data[4]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'tastatura:inst12|Debouncer:inst40|inst1'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst10              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst11              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst12              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst13              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst14              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst17              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst18              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst19              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst20              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst21              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst22              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst23              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst24              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst5               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst6               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst7               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst8               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst9               ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst17              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst18              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst19              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst20              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst21              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst22              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst23              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst24              ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst1               ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst10              ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst11              ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst12              ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst13              ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst14              ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst5               ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst6               ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst7               ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst8               ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst9               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst1               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst10              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst11              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst12              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst13              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst14              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst17              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst18              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst19              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst20              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst21              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst22              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst23              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst24              ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst5               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst6               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst7               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst8               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; tastatura:inst12|inst9               ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst17|clk                    ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst18|clk                    ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst19|clk                    ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst20|clk                    ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst21|clk                    ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst22|clk                    ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst23|clk                    ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst24|clk                    ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst10|clk                    ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst11|clk                    ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst12|clk                    ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst13|clk                    ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst14|clk                    ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst1|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst5|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst6|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst7|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst8|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst9|clk                     ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|inclk[0] ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1|q                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|inclk[0] ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst40|inst1~clkctrl|outclk   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst10|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst11|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst12|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst13|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst14|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst17|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst18|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst19|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst1|clk                     ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst20|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst21|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst22|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst23|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst24|clk                    ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst5|clk                     ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst6|clk                     ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst7|clk                     ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; tastatura:inst12|Debouncer:inst40|inst1 ; Rise       ; inst12|inst8|clk                     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst97|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst1             ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[8]                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[9]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[0]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[1]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[2]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[3]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[4]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[5]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[6]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[7]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst1             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[8]|clk                   ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[9]|clk                   ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst1|clk                    ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[0]|clk                   ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[1]|clk                   ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[2]|clk                   ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[3]|clk                   ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[4]|clk                   ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[5]|clk                   ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[6]|clk                   ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[7]|clk                   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[0]                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[1]                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[2]                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[3]                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[4]                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[5]                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[6]                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[7]                  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst              ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; RisingEdge:inst131|inst1             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|inclk[0] ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|outclk   ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[8]                  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; REGX:inst93|data[9]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next|q                ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|inclk[0] ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst97|out_clk_next~clkctrl|outclk   ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[0]|clk                   ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[1]|clk                   ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[2]|clk                   ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[3]|clk                   ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[4]|clk                   ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[5]|clk                   ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[6]|clk                   ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[7]|clk                   ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst1|clk                    ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst131|inst|clk                     ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[8]|clk                   ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst97|out_clk_next ; Rise       ; inst93|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst74|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[9]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[0]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[1]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[2]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[3]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[8]                  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[9]                  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[4]                  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[5]                  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[6]                  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[7]                  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[0]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[1]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[2]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[3]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[8]|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[9]|clk                   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[4]|clk                   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[5]|clk                   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[6]|clk                   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[7]|clk                   ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|inclk[0] ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|outclk   ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[0]                  ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[1]                  ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[2]                  ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[3]                  ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[8]                  ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[9]                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[4]                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[5]                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[6]                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; REGX:inst80|data[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next|q                ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|inclk[0] ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst74|out_clk_next~clkctrl|outclk   ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[0]|clk                   ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[1]|clk                   ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[2]|clk                   ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[3]|clk                   ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[8]|clk                   ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[9]|clk                   ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[4]|clk                   ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[5]|clk                   ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[6]|clk                   ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst74|out_clk_next ; Rise       ; inst80|data[7]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst75|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[9]                  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[9]                  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[1]                  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[2]                  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[4]                  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[5]                  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[8]                  ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[0]                  ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[3]                  ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[6]                  ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[7]                  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[0]                  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[1]                  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[2]                  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[3]                  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[4]                  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[5]                  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[6]                  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[7]                  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[8]                  ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; REGX:inst81|data[9]                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[9]|clk                   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[1]|clk                   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[2]|clk                   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[4]|clk                   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[5]|clk                   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[8]|clk                   ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[0]|clk                   ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[3]|clk                   ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[6]|clk                   ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[7]|clk                   ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|inclk[0] ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next|q                ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|inclk[0] ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst75|out_clk_next~clkctrl|outclk   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[0]|clk                   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[1]|clk                   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[2]|clk                   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[3]|clk                   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[4]|clk                   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[5]|clk                   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[6]|clk                   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[7]|clk                   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[8]|clk                   ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst75|out_clk_next ; Rise       ; inst81|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIVIDER:inst91|out_clk_next'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[9]                  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[8]                  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[9]                  ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[2]                  ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[3]                  ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[4]                  ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[5]                  ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[6]                  ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[7]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[0]                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[1]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[0]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[1]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[2]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[3]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[4]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[5]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[6]                  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[7]                  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[8]                  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; REGX:inst90|data[9]                  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[8]|clk                   ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[9]|clk                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[2]|clk                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[3]|clk                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[4]|clk                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[5]|clk                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[6]|clk                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[7]|clk                   ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[0]|clk                   ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[1]|clk                   ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|inclk[0] ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next|q                ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|inclk[0] ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst91|out_clk_next~clkctrl|outclk   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[0]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[1]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[2]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[3]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[4]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[5]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[6]|clk                   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[7]|clk                   ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[8]|clk                   ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; CLK_DIVIDER:inst91|out_clk_next ; Rise       ; inst90|data[9]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; PS2_CLK   ; CLK                                     ; 1.299 ; 1.977 ; Rise       ; CLK                                     ;
; PS2_DATA  ; tastatura:inst12|Debouncer:inst40|inst1 ; 1.523 ; 2.114 ; Rise       ; tastatura:inst12|Debouncer:inst40|inst1 ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; PS2_CLK   ; CLK                                     ; -0.755 ; -1.392 ; Rise       ; CLK                                     ;
; PS2_DATA  ; tastatura:inst12|Debouncer:inst40|inst1 ; -1.040 ; -1.635 ; Rise       ; tastatura:inst12|Debouncer:inst40|inst1 ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; BLUE[*]   ; CLK                             ; 8.451 ; 8.673 ; Rise       ; CLK                             ;
;  BLUE[0]  ; CLK                             ; 8.451 ; 8.673 ; Rise       ; CLK                             ;
;  BLUE[1]  ; CLK                             ; 8.097 ; 8.263 ; Rise       ; CLK                             ;
;  BLUE[2]  ; CLK                             ; 7.879 ; 8.081 ; Rise       ; CLK                             ;
;  BLUE[3]  ; CLK                             ; 7.803 ; 8.014 ; Rise       ; CLK                             ;
; GREEN[*]  ; CLK                             ; 8.294 ; 8.504 ; Rise       ; CLK                             ;
;  GREEN[0] ; CLK                             ; 7.727 ; 8.136 ; Rise       ; CLK                             ;
;  GREEN[1] ; CLK                             ; 8.294 ; 8.504 ; Rise       ; CLK                             ;
;  GREEN[2] ; CLK                             ; 7.543 ; 7.666 ; Rise       ; CLK                             ;
;  GREEN[3] ; CLK                             ; 7.676 ; 7.844 ; Rise       ; CLK                             ;
; H_SYNC    ; CLK                             ; 5.431 ; 5.251 ; Rise       ; CLK                             ;
; LED[*]    ; CLK                             ; 6.851 ; 7.268 ; Rise       ; CLK                             ;
;  LED[0]   ; CLK                             ; 5.180 ; 5.281 ; Rise       ; CLK                             ;
;  LED[1]   ; CLK                             ; 5.290 ; 5.432 ; Rise       ; CLK                             ;
;  LED[2]   ; CLK                             ; 6.851 ; 7.268 ; Rise       ; CLK                             ;
;  LED[3]   ; CLK                             ; 6.218 ; 6.466 ; Rise       ; CLK                             ;
;  LED[4]   ; CLK                             ; 5.478 ; 5.642 ; Rise       ; CLK                             ;
;  LED[5]   ; CLK                             ; 6.148 ; 6.399 ; Rise       ; CLK                             ;
;  LED[6]   ; CLK                             ; 6.395 ; 6.654 ; Rise       ; CLK                             ;
; RED[*]    ; CLK                             ; 8.778 ; 8.930 ; Rise       ; CLK                             ;
;  RED[0]   ; CLK                             ; 8.724 ; 8.860 ; Rise       ; CLK                             ;
;  RED[1]   ; CLK                             ; 8.778 ; 8.930 ; Rise       ; CLK                             ;
;  RED[2]   ; CLK                             ; 8.757 ; 8.858 ; Rise       ; CLK                             ;
;  RED[3]   ; CLK                             ; 8.655 ; 8.754 ; Rise       ; CLK                             ;
; V_SYNC    ; CLK                             ; 4.902 ; 4.817 ; Rise       ; CLK                             ;
; pin_name1 ; CLK_DIVIDER:inst97|out_clk_next ; 5.230 ; 5.484 ; Rise       ; CLK_DIVIDER:inst97|out_clk_next ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; BLUE[*]   ; CLK                             ; 4.703 ; 4.760 ; Rise       ; CLK                             ;
;  BLUE[0]  ; CLK                             ; 4.924 ; 4.997 ; Rise       ; CLK                             ;
;  BLUE[1]  ; CLK                             ; 4.703 ; 4.760 ; Rise       ; CLK                             ;
;  BLUE[2]  ; CLK                             ; 4.961 ; 5.045 ; Rise       ; CLK                             ;
;  BLUE[3]  ; CLK                             ; 5.037 ; 5.157 ; Rise       ; CLK                             ;
; GREEN[*]  ; CLK                             ; 4.615 ; 4.672 ; Rise       ; CLK                             ;
;  GREEN[0] ; CLK                             ; 4.973 ; 5.033 ; Rise       ; CLK                             ;
;  GREEN[1] ; CLK                             ; 4.615 ; 4.672 ; Rise       ; CLK                             ;
;  GREEN[2] ; CLK                             ; 4.803 ; 4.859 ; Rise       ; CLK                             ;
;  GREEN[3] ; CLK                             ; 4.827 ; 4.885 ; Rise       ; CLK                             ;
; H_SYNC    ; CLK                             ; 4.266 ; 4.248 ; Rise       ; CLK                             ;
; LED[*]    ; CLK                             ; 3.976 ; 4.118 ; Rise       ; CLK                             ;
;  LED[0]   ; CLK                             ; 3.976 ; 4.118 ; Rise       ; CLK                             ;
;  LED[1]   ; CLK                             ; 4.251 ; 4.411 ; Rise       ; CLK                             ;
;  LED[2]   ; CLK                             ; 5.032 ; 5.372 ; Rise       ; CLK                             ;
;  LED[3]   ; CLK                             ; 4.210 ; 4.332 ; Rise       ; CLK                             ;
;  LED[4]   ; CLK                             ; 4.457 ; 4.648 ; Rise       ; CLK                             ;
;  LED[5]   ; CLK                             ; 4.141 ; 4.266 ; Rise       ; CLK                             ;
;  LED[6]   ; CLK                             ; 4.381 ; 4.516 ; Rise       ; CLK                             ;
; RED[*]    ; CLK                             ; 5.009 ; 5.120 ; Rise       ; CLK                             ;
;  RED[0]   ; CLK                             ; 5.079 ; 5.225 ; Rise       ; CLK                             ;
;  RED[1]   ; CLK                             ; 5.085 ; 5.252 ; Rise       ; CLK                             ;
;  RED[2]   ; CLK                             ; 5.009 ; 5.120 ; Rise       ; CLK                             ;
;  RED[3]   ; CLK                             ; 5.128 ; 5.250 ; Rise       ; CLK                             ;
; V_SYNC    ; CLK                             ; 4.033 ; 3.946 ; Rise       ; CLK                             ;
; pin_name1 ; CLK_DIVIDER:inst97|out_clk_next ; 4.935 ; 5.123 ; Rise       ; CLK_DIVIDER:inst97|out_clk_next ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                    ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                         ; -8.904   ; -0.190 ; N/A      ; N/A     ; -3.000              ;
;  CLK                                     ; -7.111   ; -0.190 ; N/A      ; N/A     ; -3.000              ;
;  CLK_DIVIDER:inst55|out_clk_next         ; -8.904   ; 0.090  ; N/A      ; N/A     ; -1.000              ;
;  CLK_DIVIDER:inst74|out_clk_next         ; -1.566   ; 0.194  ; N/A      ; N/A     ; -1.000              ;
;  CLK_DIVIDER:inst75|out_clk_next         ; -1.605   ; 0.193  ; N/A      ; N/A     ; -1.000              ;
;  CLK_DIVIDER:inst91|out_clk_next         ; -1.194   ; 0.194  ; N/A      ; N/A     ; -1.000              ;
;  CLK_DIVIDER:inst97|out_clk_next         ; -1.243   ; -0.143 ; N/A      ; N/A     ; -1.000              ;
;  tastatura:inst12|Debouncer:inst40|inst1 ; -0.533   ; 0.198  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                          ; -590.033 ; -0.624 ; 0.0      ; 0.0     ; -351.18             ;
;  CLK                                     ; -441.871 ; -0.504 ; N/A      ; N/A     ; -270.180            ;
;  CLK_DIVIDER:inst55|out_clk_next         ; -107.163 ; 0.000  ; N/A      ; N/A     ; -20.000             ;
;  CLK_DIVIDER:inst74|out_clk_next         ; -9.934   ; 0.000  ; N/A      ; N/A     ; -10.000             ;
;  CLK_DIVIDER:inst75|out_clk_next         ; -9.172   ; 0.000  ; N/A      ; N/A     ; -10.000             ;
;  CLK_DIVIDER:inst91|out_clk_next         ; -7.775   ; 0.000  ; N/A      ; N/A     ; -10.000             ;
;  CLK_DIVIDER:inst97|out_clk_next         ; -12.133  ; -0.143 ; N/A      ; N/A     ; -12.000             ;
;  tastatura:inst12|Debouncer:inst40|inst1 ; -1.985   ; 0.000  ; N/A      ; N/A     ; -19.000             ;
+------------------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; PS2_CLK   ; CLK                                     ; 2.323 ; 2.867 ; Rise       ; CLK                                     ;
; PS2_DATA  ; tastatura:inst12|Debouncer:inst40|inst1 ; 2.719 ; 3.116 ; Rise       ; tastatura:inst12|Debouncer:inst40|inst1 ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; PS2_CLK   ; CLK                                     ; -0.755 ; -1.392 ; Rise       ; CLK                                     ;
; PS2_DATA  ; tastatura:inst12|Debouncer:inst40|inst1 ; -1.040 ; -1.635 ; Rise       ; tastatura:inst12|Debouncer:inst40|inst1 ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; BLUE[*]   ; CLK                             ; 14.702 ; 14.788 ; Rise       ; CLK                             ;
;  BLUE[0]  ; CLK                             ; 14.702 ; 14.788 ; Rise       ; CLK                             ;
;  BLUE[1]  ; CLK                             ; 14.099 ; 14.173 ; Rise       ; CLK                             ;
;  BLUE[2]  ; CLK                             ; 13.898 ; 13.907 ; Rise       ; CLK                             ;
;  BLUE[3]  ; CLK                             ; 13.674 ; 13.815 ; Rise       ; CLK                             ;
; GREEN[*]  ; CLK                             ; 14.456 ; 14.587 ; Rise       ; CLK                             ;
;  GREEN[0] ; CLK                             ; 13.720 ; 13.938 ; Rise       ; CLK                             ;
;  GREEN[1] ; CLK                             ; 14.456 ; 14.587 ; Rise       ; CLK                             ;
;  GREEN[2] ; CLK                             ; 13.188 ; 13.191 ; Rise       ; CLK                             ;
;  GREEN[3] ; CLK                             ; 13.391 ; 13.497 ; Rise       ; CLK                             ;
; H_SYNC    ; CLK                             ; 9.031  ; 8.973  ; Rise       ; CLK                             ;
; LED[*]    ; CLK                             ; 11.596 ; 11.801 ; Rise       ; CLK                             ;
;  LED[0]   ; CLK                             ; 8.828  ; 8.835  ; Rise       ; CLK                             ;
;  LED[1]   ; CLK                             ; 9.057  ; 9.091  ; Rise       ; CLK                             ;
;  LED[2]   ; CLK                             ; 11.596 ; 11.801 ; Rise       ; CLK                             ;
;  LED[3]   ; CLK                             ; 10.629 ; 10.670 ; Rise       ; CLK                             ;
;  LED[4]   ; CLK                             ; 9.353  ; 9.412  ; Rise       ; CLK                             ;
;  LED[5]   ; CLK                             ; 10.530 ; 10.591 ; Rise       ; CLK                             ;
;  LED[6]   ; CLK                             ; 10.948 ; 10.956 ; Rise       ; CLK                             ;
; RED[*]    ; CLK                             ; 15.262 ; 15.362 ; Rise       ; CLK                             ;
;  RED[0]   ; CLK                             ; 15.216 ; 15.278 ; Rise       ; CLK                             ;
;  RED[1]   ; CLK                             ; 15.262 ; 15.362 ; Rise       ; CLK                             ;
;  RED[2]   ; CLK                             ; 15.230 ; 15.265 ; Rise       ; CLK                             ;
;  RED[3]   ; CLK                             ; 15.078 ; 15.081 ; Rise       ; CLK                             ;
; V_SYNC    ; CLK                             ; 8.136  ; 8.070  ; Rise       ; CLK                             ;
; pin_name1 ; CLK_DIVIDER:inst97|out_clk_next ; 8.756  ; 8.970  ; Rise       ; CLK_DIVIDER:inst97|out_clk_next ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; BLUE[*]   ; CLK                             ; 4.703 ; 4.760 ; Rise       ; CLK                             ;
;  BLUE[0]  ; CLK                             ; 4.924 ; 4.997 ; Rise       ; CLK                             ;
;  BLUE[1]  ; CLK                             ; 4.703 ; 4.760 ; Rise       ; CLK                             ;
;  BLUE[2]  ; CLK                             ; 4.961 ; 5.045 ; Rise       ; CLK                             ;
;  BLUE[3]  ; CLK                             ; 5.037 ; 5.157 ; Rise       ; CLK                             ;
; GREEN[*]  ; CLK                             ; 4.615 ; 4.672 ; Rise       ; CLK                             ;
;  GREEN[0] ; CLK                             ; 4.973 ; 5.033 ; Rise       ; CLK                             ;
;  GREEN[1] ; CLK                             ; 4.615 ; 4.672 ; Rise       ; CLK                             ;
;  GREEN[2] ; CLK                             ; 4.803 ; 4.859 ; Rise       ; CLK                             ;
;  GREEN[3] ; CLK                             ; 4.827 ; 4.885 ; Rise       ; CLK                             ;
; H_SYNC    ; CLK                             ; 4.266 ; 4.248 ; Rise       ; CLK                             ;
; LED[*]    ; CLK                             ; 3.976 ; 4.118 ; Rise       ; CLK                             ;
;  LED[0]   ; CLK                             ; 3.976 ; 4.118 ; Rise       ; CLK                             ;
;  LED[1]   ; CLK                             ; 4.251 ; 4.411 ; Rise       ; CLK                             ;
;  LED[2]   ; CLK                             ; 5.032 ; 5.372 ; Rise       ; CLK                             ;
;  LED[3]   ; CLK                             ; 4.210 ; 4.332 ; Rise       ; CLK                             ;
;  LED[4]   ; CLK                             ; 4.457 ; 4.648 ; Rise       ; CLK                             ;
;  LED[5]   ; CLK                             ; 4.141 ; 4.266 ; Rise       ; CLK                             ;
;  LED[6]   ; CLK                             ; 4.381 ; 4.516 ; Rise       ; CLK                             ;
; RED[*]    ; CLK                             ; 5.009 ; 5.120 ; Rise       ; CLK                             ;
;  RED[0]   ; CLK                             ; 5.079 ; 5.225 ; Rise       ; CLK                             ;
;  RED[1]   ; CLK                             ; 5.085 ; 5.252 ; Rise       ; CLK                             ;
;  RED[2]   ; CLK                             ; 5.009 ; 5.120 ; Rise       ; CLK                             ;
;  RED[3]   ; CLK                             ; 5.128 ; 5.250 ; Rise       ; CLK                             ;
; V_SYNC    ; CLK                             ; 4.033 ; 3.946 ; Rise       ; CLK                             ;
; pin_name1 ; CLK_DIVIDER:inst97|out_clk_next ; 4.935 ; 5.123 ; Rise       ; CLK_DIVIDER:inst97|out_clk_next ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; H_SYNC        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; V_SYNC        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLUE[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLUE[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLUE[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLUE[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GREEN[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GREEN[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GREEN[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GREEN[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; btn0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PS2_DATA                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PS2_CLK                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; H_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; V_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; BLUE[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; BLUE[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; BLUE[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; BLUE[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; GREEN[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; GREEN[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; GREEN[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; GREEN[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; H_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; V_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; pin_name1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; BLUE[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; BLUE[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; BLUE[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; BLUE[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; GREEN[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; GREEN[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; GREEN[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; GREEN[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; CLK                                     ; CLK                                     ; 223981   ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst55|out_clk_next         ; CLK                                     ; 84028    ; 1        ; 0        ; 0        ;
; CLK_DIVIDER:inst74|out_clk_next         ; CLK                                     ; 11068    ; 1        ; 0        ; 0        ;
; CLK_DIVIDER:inst75|out_clk_next         ; CLK                                     ; 11068    ; 1        ; 0        ; 0        ;
; CLK_DIVIDER:inst91|out_clk_next         ; CLK                                     ; 11068    ; 1        ; 0        ; 0        ;
; CLK_DIVIDER:inst97|out_clk_next         ; CLK                                     ; 11068    ; 1        ; 0        ; 0        ;
; tastatura:inst12|Debouncer:inst40|inst1 ; CLK                                     ; 9        ; 0        ; 0        ; 0        ;
; CLK                                     ; CLK_DIVIDER:inst55|out_clk_next         ; 144020   ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst55|out_clk_next         ; CLK_DIVIDER:inst55|out_clk_next         ; 58670    ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst74|out_clk_next         ; CLK_DIVIDER:inst55|out_clk_next         ; 5200     ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst75|out_clk_next         ; CLK_DIVIDER:inst55|out_clk_next         ; 5200     ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst97|out_clk_next         ; CLK_DIVIDER:inst55|out_clk_next         ; 5200     ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst74|out_clk_next         ; CLK_DIVIDER:inst74|out_clk_next         ; 55       ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst75|out_clk_next         ; CLK_DIVIDER:inst75|out_clk_next         ; 55       ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst91|out_clk_next         ; CLK_DIVIDER:inst91|out_clk_next         ; 55       ; 0        ; 0        ; 0        ;
; CLK                                     ; CLK_DIVIDER:inst97|out_clk_next         ; 8        ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst97|out_clk_next         ; CLK_DIVIDER:inst97|out_clk_next         ; 76       ; 0        ; 0        ; 0        ;
; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 28       ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; CLK                                     ; CLK                                     ; 223981   ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst55|out_clk_next         ; CLK                                     ; 84028    ; 1        ; 0        ; 0        ;
; CLK_DIVIDER:inst74|out_clk_next         ; CLK                                     ; 11068    ; 1        ; 0        ; 0        ;
; CLK_DIVIDER:inst75|out_clk_next         ; CLK                                     ; 11068    ; 1        ; 0        ; 0        ;
; CLK_DIVIDER:inst91|out_clk_next         ; CLK                                     ; 11068    ; 1        ; 0        ; 0        ;
; CLK_DIVIDER:inst97|out_clk_next         ; CLK                                     ; 11068    ; 1        ; 0        ; 0        ;
; tastatura:inst12|Debouncer:inst40|inst1 ; CLK                                     ; 9        ; 0        ; 0        ; 0        ;
; CLK                                     ; CLK_DIVIDER:inst55|out_clk_next         ; 144020   ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst55|out_clk_next         ; CLK_DIVIDER:inst55|out_clk_next         ; 58670    ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst74|out_clk_next         ; CLK_DIVIDER:inst55|out_clk_next         ; 5200     ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst75|out_clk_next         ; CLK_DIVIDER:inst55|out_clk_next         ; 5200     ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst97|out_clk_next         ; CLK_DIVIDER:inst55|out_clk_next         ; 5200     ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst74|out_clk_next         ; CLK_DIVIDER:inst74|out_clk_next         ; 55       ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst75|out_clk_next         ; CLK_DIVIDER:inst75|out_clk_next         ; 55       ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst91|out_clk_next         ; CLK_DIVIDER:inst91|out_clk_next         ; 55       ; 0        ; 0        ; 0        ;
; CLK                                     ; CLK_DIVIDER:inst97|out_clk_next         ; 8        ; 0        ; 0        ; 0        ;
; CLK_DIVIDER:inst97|out_clk_next         ; CLK_DIVIDER:inst97|out_clk_next         ; 76       ; 0        ; 0        ; 0        ;
; tastatura:inst12|Debouncer:inst40|inst1 ; tastatura:inst12|Debouncer:inst40|inst1 ; 28       ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 379   ; 379  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Sep 23 20:03:32 2019
Info: Command: quartus_sta Lab2Demo -c Lab2Demo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst74|out_clk_next CLK_DIVIDER:inst74|out_clk_next
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst97|out_clk_next CLK_DIVIDER:inst97|out_clk_next
    Info (332105): create_clock -period 1.000 -name tastatura:inst12|Debouncer:inst40|inst1 tastatura:inst12|Debouncer:inst40|inst1
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst55|out_clk_next CLK_DIVIDER:inst55|out_clk_next
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst75|out_clk_next CLK_DIVIDER:inst75|out_clk_next
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst91|out_clk_next CLK_DIVIDER:inst91|out_clk_next
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.904
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.904            -107.163 CLK_DIVIDER:inst55|out_clk_next 
    Info (332119):    -7.111            -441.871 CLK 
    Info (332119):    -1.605              -9.172 CLK_DIVIDER:inst75|out_clk_next 
    Info (332119):    -1.566              -9.934 CLK_DIVIDER:inst74|out_clk_next 
    Info (332119):    -1.243             -12.133 CLK_DIVIDER:inst97|out_clk_next 
    Info (332119):    -1.194              -7.775 CLK_DIVIDER:inst91|out_clk_next 
    Info (332119):    -0.533              -1.985 tastatura:inst12|Debouncer:inst40|inst1 
Info (332146): Worst-case hold slack is -0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.144              -0.232 CLK 
    Info (332119):    -0.143              -0.143 CLK_DIVIDER:inst97|out_clk_next 
    Info (332119):     0.193               0.000 CLK_DIVIDER:inst55|out_clk_next 
    Info (332119):     0.360               0.000 CLK_DIVIDER:inst75|out_clk_next 
    Info (332119):     0.361               0.000 CLK_DIVIDER:inst74|out_clk_next 
    Info (332119):     0.361               0.000 CLK_DIVIDER:inst91|out_clk_next 
    Info (332119):     0.380               0.000 tastatura:inst12|Debouncer:inst40|inst1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -270.180 CLK 
    Info (332119):    -1.000             -20.000 CLK_DIVIDER:inst55|out_clk_next 
    Info (332119):    -1.000             -19.000 tastatura:inst12|Debouncer:inst40|inst1 
    Info (332119):    -1.000             -12.000 CLK_DIVIDER:inst97|out_clk_next 
    Info (332119):    -1.000             -10.000 CLK_DIVIDER:inst74|out_clk_next 
    Info (332119):    -1.000             -10.000 CLK_DIVIDER:inst75|out_clk_next 
    Info (332119):    -1.000             -10.000 CLK_DIVIDER:inst91|out_clk_next 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.021             -95.086 CLK_DIVIDER:inst55|out_clk_next 
    Info (332119):    -6.323            -379.101 CLK 
    Info (332119):    -1.337              -7.229 CLK_DIVIDER:inst75|out_clk_next 
    Info (332119):    -1.320              -7.917 CLK_DIVIDER:inst74|out_clk_next 
    Info (332119):    -1.018              -9.810 CLK_DIVIDER:inst97|out_clk_next 
    Info (332119):    -0.947              -5.938 CLK_DIVIDER:inst91|out_clk_next 
    Info (332119):    -0.378              -1.012 tastatura:inst12|Debouncer:inst40|inst1 
Info (332146): Worst-case hold slack is -0.190
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.190              -0.300 CLK 
    Info (332119):    -0.080              -0.080 CLK_DIVIDER:inst97|out_clk_next 
    Info (332119):     0.232               0.000 CLK_DIVIDER:inst55|out_clk_next 
    Info (332119):     0.320               0.000 CLK_DIVIDER:inst74|out_clk_next 
    Info (332119):     0.320               0.000 CLK_DIVIDER:inst75|out_clk_next 
    Info (332119):     0.321               0.000 CLK_DIVIDER:inst91|out_clk_next 
    Info (332119):     0.345               0.000 tastatura:inst12|Debouncer:inst40|inst1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -270.180 CLK 
    Info (332119):    -1.000             -20.000 CLK_DIVIDER:inst55|out_clk_next 
    Info (332119):    -1.000             -19.000 tastatura:inst12|Debouncer:inst40|inst1 
    Info (332119):    -1.000             -12.000 CLK_DIVIDER:inst97|out_clk_next 
    Info (332119):    -1.000             -10.000 CLK_DIVIDER:inst74|out_clk_next 
    Info (332119):    -1.000             -10.000 CLK_DIVIDER:inst75|out_clk_next 
    Info (332119):    -1.000             -10.000 CLK_DIVIDER:inst91|out_clk_next 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.654
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.654             -52.807 CLK_DIVIDER:inst55|out_clk_next 
    Info (332119):    -3.638            -193.502 CLK 
    Info (332119):    -0.425              -1.213 CLK_DIVIDER:inst75|out_clk_next 
    Info (332119):    -0.406              -1.917 CLK_DIVIDER:inst74|out_clk_next 
    Info (332119):    -0.282              -2.414 CLK_DIVIDER:inst97|out_clk_next 
    Info (332119):    -0.227              -0.580 CLK_DIVIDER:inst91|out_clk_next 
    Info (332119):     0.153               0.000 tastatura:inst12|Debouncer:inst40|inst1 
Info (332146): Worst-case hold slack is -0.153
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.153              -0.504 CLK 
    Info (332119):    -0.120              -0.120 CLK_DIVIDER:inst97|out_clk_next 
    Info (332119):     0.090               0.000 CLK_DIVIDER:inst55|out_clk_next 
    Info (332119):     0.193               0.000 CLK_DIVIDER:inst75|out_clk_next 
    Info (332119):     0.194               0.000 CLK_DIVIDER:inst74|out_clk_next 
    Info (332119):     0.194               0.000 CLK_DIVIDER:inst91|out_clk_next 
    Info (332119):     0.198               0.000 tastatura:inst12|Debouncer:inst40|inst1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -203.041 CLK 
    Info (332119):    -1.000             -20.000 CLK_DIVIDER:inst55|out_clk_next 
    Info (332119):    -1.000             -19.000 tastatura:inst12|Debouncer:inst40|inst1 
    Info (332119):    -1.000             -12.000 CLK_DIVIDER:inst97|out_clk_next 
    Info (332119):    -1.000             -10.000 CLK_DIVIDER:inst74|out_clk_next 
    Info (332119):    -1.000             -10.000 CLK_DIVIDER:inst75|out_clk_next 
    Info (332119):    -1.000             -10.000 CLK_DIVIDER:inst91|out_clk_next 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4648 megabytes
    Info: Processing ended: Mon Sep 23 20:03:35 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


