# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 24
attribute \src "dut.sv:1.1-16.10"
attribute \top 1
module \arrays01
  attribute \src "dut.sv:3.7-3.12"
  wire input 1 \clock
  attribute \src "dut.sv:3.14-3.16"
  wire input 2 \we
  attribute \src "dut.sv:4.13-4.17"
  wire width 4 input 3 \addr
  attribute \src "dut.sv:4.19-4.26"
  wire width 4 input 4 \wr_data
  attribute \src "dut.sv:5.14-5.21"
  wire width 4 output 5 \rd_data
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $0$memwr$\memory$dut.sv:12$1_ADDR[3:0]$3
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $0$memwr$\memory$dut.sv:12$1_DATA[3:0]$4
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $0\rd_data[3:0]
  attribute \src "dut.sv:8.11-8.17"
  memory width 4 size 16 \memory
  attribute \src "dut.sv:13.13-13.19"
  cell $memrd $memrd$\memory$dut.sv:13$9
    parameter \MEMID "\\memory"
    parameter \ABITS 4
    parameter \WIDTH 4
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \TRANSPARENT 0
    connect \CLK 1'x
    connect \EN 1'x
    connect \ADDR \addr
    connect \DATA $0\rd_data[3:0]
  end
  attribute \src "dut.sv:11.6-11.8|dut.sv:11.2-12.27"
  attribute \full_case 1
  cell $mux $procmux$11
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S \we
    connect \Y $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5 [0]
  end
  attribute \src "dut.sv:11.6-11.8|dut.sv:11.2-12.27"
  attribute \full_case 1
  cell $mux $procmux$14
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \wr_data
    connect \S \we
    connect \Y $0$memwr$\memory$dut.sv:12$1_DATA[3:0]$4
  end
  attribute \src "dut.sv:11.6-11.8|dut.sv:11.2-12.27"
  attribute \full_case 1
  cell $mux $procmux$17
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \addr
    connect \S \we
    connect \Y $0$memwr$\memory$dut.sv:12$1_ADDR[3:0]$3
  end
  attribute \src "dut.sv:10.1-14.4"
  cell $dff $procdff$19
    parameter \WIDTH 4
    parameter \CLK_POLARITY 1'1
    connect \D $0\rd_data[3:0]
    connect \Q \rd_data
    connect \CLK \clock
  end
  attribute \src "dut.sv:12.3-12.26"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$23
    parameter \MEMID "\\memory"
    parameter \ABITS 4
    parameter \WIDTH 4
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    connect \ADDR $0$memwr$\memory$dut.sv:12$1_ADDR[3:0]$3
    connect \DATA $0$memwr$\memory$dut.sv:12$1_DATA[3:0]$4
    connect \EN { $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5 [0] $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5 [0] $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5 [0] $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5 [0] }
    connect \CLK \clock
  end
  connect $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5 [3:1] { $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5 [0] $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5 [0] $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5 [0] }
end
