<!DOCTYPE html>
<html lang="es" class="scroll-smooth">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <!-- Chosen Palette: Tech Indigo & Gold -->
    <!-- Application Structure Plan: La aplicación sigue una narrativa visual de arriba hacia abajo para guiar al usuario desde el problema hasta la solución. 1) El "Desafío del Control" establece la complejidad con métricas clave. 2) "Los Contendientes" presenta las tres arquitecturas (DSP, FPGA, SoC) en un formato de tarjetas para una comparación directa. 3) "Análisis de Rendimiento" utiliza gráficos de radar para una comparación multifacética de rendimiento, eficiencia y preparación para el futuro. 4) "El Factor Económico" utiliza un gráfico de barras apiladas para visualizar el coste total, más allá del precio del chip. 5) "El Veredicto" destaca claramente la recomendación del informe. 6) "Hoja de Ruta" visualiza el plan de implementación con un diagrama de flujo construido con HTML/CSS. Esta estructura transforma un informe denso en una historia visual y persuasiva. -->
    <!-- Visualization & Content Choices: 
        1. Desafío de Control (3 Tareas, <1µs, 100% Determinismo): Goal: Inform -> Viz: Tarjetas de métricas clave con números grandes. Justification: Capta la atención y establece la escala del problema. Library: None.
        2. Comparación de Arquitecturas: Goal: Compare -> Viz: Diagrama de tres columnas con tarjetas. Justification: Permite una fácil comparación de las filosofías de diseño. Library: None.
        3. Análisis de Rendimiento: Goal: Compare -> Viz: Gráfico de radar de Chart.js. Justification: Ideal para comparar múltiples atributos cualitativos y cuantitativos (Rendimiento, Eficiencia, Modularidad) en todas las plataformas de forma simultánea.
        4. Análisis Económico: Goal: Compare -> Viz: Gráfico de barras apiladas de Chart.js. Justification: Visualiza eficazmente el coste total del ciclo de vida (Componente + Desarrollo + Riesgo), en lugar de solo el precio del componente.
        5. Hoja de Ruta: Goal: Organize -> Viz: Diagrama de flujo construido con Flexbox HTML/CSS. Justification: Muestra un proceso secuencial de forma clara sin usar SVG o Mermaid.
    -->
    <!-- CONFIRMATION: NO SVG graphics used. NO Mermaid JS used. -->
    <title>Infografía: Selección del Controlador Táctico para la IPU</title>
    <script src="https://cdn.tailwindcss.com"></script>
    <script src="https://cdn.jsdelivr.net/npm/chart.js"></script>
    <link rel="preconnect" href="https://fonts.googleapis.com">
    <link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
    <link href="https://fonts.googleapis.com/css2?family=Inter:wght@400;500;700;900&display=swap" rel="stylesheet">
    <style>
        body { font-family: 'Inter', sans-serif; background-color: #0A2463; color: #F5F5F5; }
        .section-card { background-color: rgba(255, 255, 255, 0.05); border: 1px solid rgba(255, 255, 255, 0.1); }
        .chart-container { position: relative; height: 40vh; max-height: 400px; width: 100%; max-width: 600px; margin: 2rem auto; }
        .roadmap-step { flex: 1; min-width: 180px; }
        .roadmap-arrow { content: ''; display: block; width: 30px; height: 30px; border-top: 4px solid #FFF275; border-right: 4px solid #FFF275; transform: rotate(45deg); }
        h1, h2 { color: #FFF275; }
    </style>
</head>
<body class="antialiased">

    <div class="container mx-auto p-4 md:p-8 max-w-6xl">

        <header class="text-center my-12">
            <h1 class="text-4xl md:text-6xl font-black tracking-tight">El Cerebro del Pistón Atómico</h1>
            <p class="mt-4 text-lg md:text-xl text-slate-300 max-w-3xl mx-auto">Análisis comparativo de arquitecturas de control en tiempo real para la Unidad de Potencia Inteligente (IPU).</p>
        </header>

        <section id="challenge" class="my-16">
            <h2 class="text-3xl font-bold text-center mb-8">El Desafío del Control Táctico</h2>
            <div class="grid grid-cols-1 md:grid-cols-3 gap-8 text-center">
                <div class="section-card p-6 rounded-xl">
                    <div class="text-6xl font-extrabold text-sky-400">3</div>
                    <h3 class="text-xl font-bold mt-2">Tareas Concurrentes</h3>
                    <p class="mt-2 text-slate-400">MPPT, BMS y control de pulso de alta frecuencia deben ejecutarse en paralelo sin interferencias.</p>
                </div>
                <div class="section-card p-6 rounded-xl border-2 border-sky-400 transform md:scale-110">
                    <div class="text-6xl font-extrabold text-sky-400">&lt;1µs</div>
                    <h3 class="text-xl font-bold mt-2">Latencia Ultrabaja</h3>
                    <p class="mt-2 text-slate-400">La respuesta desde el sensor hasta el actuador debe ser casi instantánea para el control preciso del "Pistón Atómico".</p>
                </div>
                <div class="section-card p-6 rounded-xl">
                     <div class="text-6xl font-extrabold text-sky-400">100%</div>
                    <h3 class="text-xl font-bold mt-2">Determinismo</h3>
                    <p class="mt-2 text-slate-400">El tiempo de ejecución de cada bucle de control debe ser absolutamente predecible, sin variaciones o 'jitter'.</p>
                </div>
            </div>
        </section>

        <section id="contenders" class="my-16">
            <h2 class="text-3xl font-bold text-center mb-8">Los Contendientes: Tres Arquitecturas de Control</h2>
            <div class="grid grid-cols-1 md:grid-cols-3 gap-8">
                <div class="section-card p-6 rounded-xl">
                    <h3 class="text-2xl font-bold text-center text-sky-300">DSP</h3>
                    <p class="text-center font-semibold text-slate-300 mb-4">(Procesador de Señales Digitales)</p>
                    <p class="text-slate-400">**Filosofía:** Ejecución secuencial ultra-rápida. Optimizado para algoritmos matemáticos complejos. Gestiona la concurrencia a través de interrupciones y priorización de tareas.</p>
                </div>
                 <div class="section-card p-6 rounded-xl">
                    <h3 class="text-2xl font-bold text-center text-sky-300">FPGA</h3>
                    <p class="text-center font-semibold text-slate-300 mb-4">(Array de Puertas Programables)</p>
                    <p class="text-slate-400">**Filosofía:** Paralelismo de hardware real. Un "lienzo en blanco" de lógica programable donde cada tarea tiene su propio hardware dedicado, eliminando la contienda por recursos.</p>
                </div>
                <div class="section-card p-6 rounded-xl">
                    <h3 class="text-2xl font-bold text-center text-sky-300">SoC</h3>
                    <p class="text-center font-semibold text-slate-300 mb-4">(Sistema en un Chip)</p>
                    <p class="text-slate-400">**Filosofía:** Híbrida. Combina un procesador (como un ARM) para tareas complejas y un tejido de FPGA para tareas de tiempo real estricto, todo en un único chip.</p>
                </div>
            </div>
        </section>
        
        <section id="performance" class="my-16">
            <h2 class="text-3xl font-bold text-center mb-8">Análisis de Rendimiento Comparativo</h2>
            <div class="grid grid-cols-1 lg:grid-cols-2 gap-8 items-center">
                <div class="section-card p-6 rounded-xl">
                    <h3 class="text-xl font-bold text-center mb-4">Rendimiento, Eficiencia y Modularidad</h3>
                    <div class="chart-container">
                        <canvas id="performanceChart"></canvas>
                    </div>
                </div>
                <div>
                     <h3 class="text-2xl font-bold mb-4">Interpretación del Rendimiento</h3>
                    <p class="text-slate-300 mb-4">El gráfico de radar muestra que, si bien un DSP es eficiente, la **FPGA y el SoC sobresalen en paralelismo y determinismo**, que son críticos para la IPU. El SoC hereda estas fortalezas de la FPGA, pero añade la flexibilidad de un procesador para la escalabilidad y la futura integración de IA.</p>
                    <ul class="space-y-3 text-slate-400">
                        <li class="flex items-start"><span class="text-sky-400 font-bold mr-2">&#10003;</span> <strong>Paralelismo:</strong> La capacidad del SoC/FPGA para ejecutar todos los bucles de control simultáneamente es su mayor ventaja, eliminando cuellos de botella.</li>
                        <li class="flex items-start"><span class="text-sky-400 font-bold mr-2">&#10003;</span> <strong>Modularidad:</strong> La arquitectura SoC permite una alta reutilización de IP, facilitando la creación de una familia de productos IPU escalable.</li>
                        <li class="flex items-start"><span class="text-sky-400 font-bold mr-2">&#10003;</span> <strong>Preparación para IA:</strong> El SoC es la plataforma ideal para el co-diseño de hardware/software, permitiendo la aceleración de algoritmos de IA en la FPGA.</li>
                    </ul>
                </div>
            </div>
        </section>

         <section id="economics" class="my-16">
            <h2 class="text-3xl font-bold text-center mb-8">El Factor Económico: Más Allá del Precio del Chip</h2>
             <div class="grid grid-cols-1 lg:grid-cols-2 gap-8 items-center">
                <div>
                     <h3 class="text-2xl font-bold mb-4">Análisis del Coste Total de Propiedad</h3>
                    <p class="text-slate-300 mb-4">El coste unitario de un chip es solo una parte de la ecuación. El coste de desarrollo (tiempo y talento) y el riesgo de rendimiento son factores igualmente importantes. Un DSP puede parecer más barato inicialmente, pero la complejidad de gestionar tareas concurrentes puede aumentar el tiempo de desarrollo y el riesgo.</p>
                     <p class="text-slate-300">El **SoC, aunque con un coste unitario mayor, reduce el coste total del sistema** al integrar múltiples funciones, disminuir el riesgo de rendimiento y acelerar el tiempo de comercialización para una familia de productos completa.</p>
                </div>
                 <div class="section-card p-6 rounded-xl">
                    <h3 class="text-xl font-bold text-center mb-4">Estimación del Coste del Ciclo de Vida</h3>
                    <div class="chart-container" style="height:450px;">
                        <canvas id="costChart"></canvas>
                    </div>
                </div>
            </div>
        </section>

        <section id="verdict" class="my-16 text-center">
             <div class="section-card p-8 md:p-12 rounded-2xl border-2 border-amber-300">
                 <h2 class="text-3xl md:text-4xl font-black mb-4">El Veredicto: La Arquitectura Óptima para la IPU</h2>
                <p class="text-2xl font-bold text-sky-300 mb-4">Sistema en un Chip (SoC)</p>
                <p class="max-w-4xl mx-auto text-slate-300 leading-relaxed">Basado en el análisis de rendimiento, flexibilidad, modularidad y coste total del ciclo de vida, la **arquitectura SoC es la recomendación inequívoca** para el controlador táctico de la IPU. Ofrece el equilibrio ideal entre el rendimiento determinista de una FPGA para el control de tiempo real estricto y la flexibilidad de un procesador para la gestión de sistemas complejos y la futura evolución algorítmica.</p>
            </div>
        </section>

        <section id="roadmap" class="my-16">
            <h2 class="text-3xl font-bold text-center mb-10">Hoja de Ruta Estratégica de Implementación</h2>
            <div class="flex flex-col md:flex-row items-center justify-center gap-4 md:gap-0">
                <div class="roadmap-step section-card p-6 rounded-xl text-center">
                    <div class="text-3xl font-bold text-sky-400 mb-2">1</div>
                    <h3 class="font-bold text-lg">Prototipado y Reducción de Riesgos</h3>
                    <p class="text-sm text-slate-400 mt-2">Usar un kit de desarrollo SoC y un flujo de diseño basado en modelos (Simulink) para validar rápidamente la partición HW/SW.</p>
                </div>
                <div class="roadmap-arrow mx-4 hidden md:block"></div>
                <div class="roadmap-step section-card p-6 rounded-xl text-center mt-4 md:mt-0">
                    <div class="text-3xl font-bold text-sky-400 mb-2">2</div>
                    <h3 class="font-bold text-lg">Desarrollo de Núcleos IP</h3>
                    <p class="text-sm text-slate-400 mt-2">Crear núcleos IP reutilizables en la FPGA para las funciones de control críticas (PWM, interfaces de sensores, lógica del pistón).</p>
                </div>
                <div class="roadmap-arrow mx-4 hidden md:block"></div>
                <div class="roadmap-step section-card p-6 rounded-xl text-center mt-4 md:mt-0">
                    <div class="text-3xl font-bold text-sky-400 mb-2">3</div>
                    <h3 class="font-bold text-lg">Integración de Software y Sistema</h3>
                    <p class="text-sm text-slate-400 mt-2">Desarrollar la aplicación de alto nivel (BMS, MPPT) en el procesador ARM, ejecutando un RTOS o Linux embebido.</p>
                </div>
                 <div class="roadmap-arrow mx-4 hidden md:block"></div>
                 <div class="roadmap-step section-card p-6 rounded-xl text-center mt-4 md:mt-0">
                    <div class="text-3xl font-bold text-sky-400 mb-2">4</div>
                    <h3 class="font-bold text-lg">Escalado de la Familia de Productos</h3>
                    <p class="text-sm text-slate-400 mt-2">Reutilizar la IP y el software para lanzar rápidamente variantes de la IPU a diferentes puntos de precio y rendimiento.</p>
                </div>
            </div>
        </section>

    </div>
<script>
document.addEventListener('DOMContentLoaded', function () {
    const tooltipTitleCallback = (tooltipItems) => {
        const item = tooltipItems[0];
        let label = item.chart.data.labels[item.dataIndex];
        if (Array.isArray(label)) {
          return label.join(' ');
        }
        return label;
    };

    const performanceCtx = document.getElementById('performanceChart').getContext('2d');
    const performanceChart = new Chart(performanceCtx, {
        type: 'radar',
        data: {
            labels: ['Rendimiento en Tiempo Real', 'Paralelismo', 'Eficiencia Energética', 'Modularidad', 'Preparación para IA/ML'],
            datasets: [{
                label: 'DSP',
                data: [7, 3, 8, 4, 5],
                backgroundColor: 'rgba(216, 49, 91, 0.2)',
                borderColor: '#D8315B',
                pointBackgroundColor: '#D8315B',
                pointBorderColor: '#fff',
                pointHoverBackgroundColor: '#fff',
                pointHoverBorderColor: '#D8315B'
            }, {
                label: 'FPGA',
                data: [10, 10, 7, 8, 8],
                backgroundColor: 'rgba(62, 146, 204, 0.2)',
                borderColor: '#3E92CC',
                pointBackgroundColor: '#3E92CC',
                pointBorderColor: '#fff',
                pointHoverBackgroundColor: '#fff',
                pointHoverBorderColor: '#3E92CC'
            }, {
                label: 'SoC',
                data: [10, 10, 9, 10, 10],
                backgroundColor: 'rgba(255, 242, 117, 0.3)',
                borderColor: '#FFF275',
                pointBackgroundColor: '#FFF275',
                pointBorderColor: '#fff',
                pointHoverBackgroundColor: '#fff',
                pointHoverBorderColor: '#FFF275'
            }]
        },
        options: {
            maintainAspectRatio: false,
            scales: {
                r: {
                    angleLines: { color: 'rgba(255, 255, 255, 0.2)' },
                    grid: { color: 'rgba(255, 255, 255, 0.2)' },
                    pointLabels: { color: '#F5F5F5', font: { size: 12 } },
                    ticks: {
                        backdropColor: 'rgba(10, 36, 99, 0.8)',
                        color: '#FFF275',
                        stepSize: 2
                    },
                    suggestedMin: 0,
                    suggestedMax: 10
                }
            },
            plugins: {
                legend: { labels: { color: '#F5F5F5' } },
                tooltip: { callbacks: { title: tooltipTitleCallback } }
            }
        }
    });

    const costCtx = document.getElementById('costChart').getContext('2d');
    const costChart = new Chart(costCtx, {
        type: 'bar',
        data: {
            labels: ['DSP', 'FPGA', 'SoC'],
            datasets: [
                {
                    label: 'Coste del Componente',
                    data: [15, 60, 75],
                    backgroundColor: '#3E92CC',
                },
                {
                    label: 'Coste de Desarrollo',
                    data: [35, 85, 60],
                    backgroundColor: '#D8315B',
                },
                 {
                    label: 'Riesgo y Tiempo de Comercialización',
                    data: [50, 25, 15],
                    backgroundColor: '#FFF275',
                }
            ]
        },
        options: {
            indexAxis: 'y',
            maintainAspectRatio: false,
            scales: {
                x: {
                    stacked: true,
                    title: { display: true, text: 'Coste Relativo Normalizado', color: '#F5F5F5' },
                    ticks: { color: '#F5F5F5' },
                    grid: { color: 'rgba(255, 255, 255, 0.1)' }
                },
                y: {
                    stacked: true,
                    ticks: { color: '#F5F5F5', font: { size: 14 } },
                    grid: { display: false }
                }
            },
            plugins: {
                legend: { position: 'bottom', labels: { color: '#F5F5F5' } },
                tooltip: {
                    callbacks: {
                        title: (tooltipItems) => {
                            const item = tooltipItems[0];
                            let label = item.chart.data.labels[item.dataIndex];
                            if (Array.isArray(label)) { return label.join(' '); }
                            return label;
                        }
                    }
                }
            }
        }
    });

});
</script>
</body>
</html>
