Classic Timing Analyzer report for projetoVerilog
Fri Oct 11 00:32:11 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                              ;
+------------------------------+-------+---------------+------------------------------------------------+------------------+--------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From             ; To                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+------------------+--------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.575 ns                                       ; reset            ; RegDst[0]~reg0     ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 5.486 ns                                       ; MemToReg[0]~reg0 ; MemToReg[1]        ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.442 ns                                      ; Opcode[0]        ; RegDst[1]~reg0     ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A   ; None          ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT      ; AluOutControl~reg0 ; clock      ; clock    ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                  ;                    ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+------------------+--------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                        ;
+-------+------------------------------------------------+-------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From              ; To                 ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; ShiftCtrl[0]~reg0  ; clock      ; clock    ; None                        ; None                      ; 1.591 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; AluOutControl~reg0 ; clock      ; clock    ; None                        ; None                      ; 1.591 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; PCSource[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 1.457 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; RegDst[0]~reg0     ; clock      ; clock    ; None                        ; None                      ; 1.457 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.FETCH      ; PCSource[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 1.421 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.FETCH      ; RegDst[0]~reg0     ; clock      ; clock    ; None                        ; None                      ; 1.421 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; ShiftCtrl[0]~reg0  ; clock      ; clock    ; None                        ; None                      ; 1.263 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; AluOutControl~reg0 ; clock      ; clock    ; None                        ; None                      ; 1.263 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; PCSource[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 1.258 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; RegDst[0]~reg0     ; clock      ; clock    ; None                        ; None                      ; 1.258 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; AluOp[0]~reg0      ; clock      ; clock    ; None                        ; None                      ; 1.111 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; IRWrite~reg0       ; clock      ; clock    ; None                        ; None                      ; 1.082 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; AluOp[0]~reg0      ; clock      ; clock    ; None                        ; None                      ; 1.077 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; AluSrcB[1]~reg0    ; clock      ; clock    ; None                        ; None                      ; 1.010 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; MemToReg[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 1.010 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; IRWrite~reg0       ; clock      ; clock    ; None                        ; None                      ; 0.974 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; estado.FETCH       ; clock      ; clock    ; None                        ; None                      ; 0.940 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; RegDst[1]~reg0     ; clock      ; clock    ; None                        ; None                      ; 0.934 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.AfterADDIU ; RegDst[1]~reg0     ; clock      ; clock    ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; RegDst[1]~reg0     ; clock      ; clock    ; None                        ; None                      ; 0.808 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.FETCH      ; estado.WAITFETCH   ; clock      ; clock    ; None                        ; None                      ; 0.794 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.FETCH      ; AluOp[0]~reg0      ; clock      ; clock    ; None                        ; None                      ; 0.785 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.DECODE     ; estado.OPERAR      ; clock      ; clock    ; None                        ; None                      ; 0.784 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.DECODE     ; AluOutControl~reg0 ; clock      ; clock    ; None                        ; None                      ; 0.784 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; estado.AfterADDIU  ; clock      ; clock    ; None                        ; None                      ; 0.775 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.DECODE     ; AluOp[0]~reg0      ; clock      ; clock    ; None                        ; None                      ; 0.767 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; MemToReg[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 0.737 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAITFETCH  ; IRWrite~reg0       ; clock      ; clock    ; None                        ; None                      ; 0.676 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAITFETCH  ; estado.DECODE      ; clock      ; clock    ; None                        ; None                      ; 0.597 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.WAIT       ; AluSrcB[1]~reg0    ; clock      ; clock    ; None                        ; None                      ; 0.522 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.AfterADDIU ; estado.WAIT        ; clock      ; clock    ; None                        ; None                      ; 0.503 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.OPERAR     ; estado.OPERAR      ; clock      ; clock    ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; AluSrcB[1]~reg0   ; AluSrcB[1]~reg0    ; clock      ; clock    ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; RegDst[1]~reg0    ; RegDst[1]~reg0     ; clock      ; clock    ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; MemToReg[0]~reg0  ; MemToReg[0]~reg0   ; clock      ; clock    ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.DECODE     ; IRWrite~reg0       ; clock      ; clock    ; None                        ; None                      ; 0.443 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; estado.DECODE     ; ShiftCtrl[0]~reg0  ; clock      ; clock    ; None                        ; None                      ; 0.441 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; IRWrite~reg0      ; IRWrite~reg0       ; clock      ; clock    ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; AluOp[0]~reg0     ; AluOp[0]~reg0      ; clock      ; clock    ; None                        ; None                      ; 0.396 ns                ;
+-------+------------------------------------------------+-------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------+
; tsu                                                                           ;
+-------+--------------+------------+-----------+--------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To                 ; To Clock ;
+-------+--------------+------------+-----------+--------------------+----------+
; N/A   ; None         ; 4.575 ns   ; reset     ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.575 ns   ; reset     ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 4.363 ns   ; Opcode[4] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 4.363 ns   ; Opcode[4] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 4.360 ns   ; Opcode[4] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.360 ns   ; Opcode[4] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 4.262 ns   ; Opcode[1] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 4.262 ns   ; Opcode[1] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 4.259 ns   ; Opcode[1] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.259 ns   ; Opcode[1] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 4.247 ns   ; reset     ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 4.247 ns   ; reset     ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 4.162 ns   ; Opcode[5] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 4.162 ns   ; Opcode[5] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 4.159 ns   ; Opcode[5] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.159 ns   ; Opcode[5] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 4.043 ns   ; Opcode[2] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 4.043 ns   ; Opcode[2] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 4.040 ns   ; Opcode[2] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 4.040 ns   ; Opcode[2] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 3.998 ns   ; Opcode[3] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 3.998 ns   ; Opcode[3] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 3.995 ns   ; Opcode[3] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.995 ns   ; Opcode[3] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 3.894 ns   ; reset     ; estado.WAITFETCH   ; clock    ;
; N/A   ; None         ; 3.887 ns   ; Opcode[0] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A   ; None         ; 3.887 ns   ; Opcode[0] ; AluOutControl~reg0 ; clock    ;
; N/A   ; None         ; 3.884 ns   ; Opcode[0] ; PCSource[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.884 ns   ; Opcode[0] ; RegDst[0]~reg0     ; clock    ;
; N/A   ; None         ; 3.635 ns   ; reset     ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 3.624 ns   ; reset     ; estado.DECODE      ; clock    ;
; N/A   ; None         ; 3.624 ns   ; reset     ; estado.FETCH       ; clock    ;
; N/A   ; None         ; 3.557 ns   ; Opcode[4] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.553 ns   ; reset     ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 3.456 ns   ; Opcode[1] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.436 ns   ; reset     ; estado.WAIT        ; clock    ;
; N/A   ; None         ; 3.427 ns   ; reset     ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.427 ns   ; reset     ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 3.427 ns   ; reset     ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 3.427 ns   ; reset     ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 3.418 ns   ; Opcode[4] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 3.418 ns   ; Opcode[4] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.385 ns   ; reset     ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.356 ns   ; Opcode[5] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.317 ns   ; Opcode[1] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 3.317 ns   ; Opcode[1] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.302 ns   ; Opcode[4] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 3.237 ns   ; Opcode[2] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.217 ns   ; Opcode[5] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 3.217 ns   ; Opcode[5] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.201 ns   ; Opcode[1] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 3.192 ns   ; Opcode[3] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.162 ns   ; Opcode[4] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 3.159 ns   ; Opcode[4] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 3.157 ns   ; Opcode[4] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 3.101 ns   ; Opcode[5] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 3.098 ns   ; Opcode[2] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 3.098 ns   ; Opcode[2] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 3.081 ns   ; Opcode[0] ; IRWrite~reg0       ; clock    ;
; N/A   ; None         ; 3.061 ns   ; Opcode[1] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 3.058 ns   ; Opcode[1] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 3.056 ns   ; Opcode[1] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 3.053 ns   ; Opcode[3] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 3.053 ns   ; Opcode[3] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 2.982 ns   ; Opcode[2] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 2.961 ns   ; Opcode[5] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 2.958 ns   ; Opcode[5] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 2.956 ns   ; Opcode[5] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 2.942 ns   ; Opcode[0] ; AluSrcB[1]~reg0    ; clock    ;
; N/A   ; None         ; 2.942 ns   ; Opcode[0] ; MemToReg[0]~reg0   ; clock    ;
; N/A   ; None         ; 2.937 ns   ; Opcode[3] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 2.842 ns   ; Opcode[2] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 2.839 ns   ; Opcode[2] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 2.837 ns   ; Opcode[2] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 2.826 ns   ; Opcode[0] ; estado.AfterADDIU  ; clock    ;
; N/A   ; None         ; 2.797 ns   ; Opcode[3] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 2.794 ns   ; Opcode[3] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 2.792 ns   ; Opcode[3] ; RegDst[1]~reg0     ; clock    ;
; N/A   ; None         ; 2.686 ns   ; Opcode[0] ; AluOp[0]~reg0      ; clock    ;
; N/A   ; None         ; 2.683 ns   ; Opcode[0] ; estado.OPERAR      ; clock    ;
; N/A   ; None         ; 2.681 ns   ; Opcode[0] ; RegDst[1]~reg0     ; clock    ;
+-------+--------------+------------+-----------+--------------------+----------+


+-------------------------------------------------------------------------------------+
; tco                                                                                 ;
+-------+--------------+------------+--------------------+---------------+------------+
; Slack ; Required tco ; Actual tco ; From               ; To            ; From Clock ;
+-------+--------------+------------+--------------------+---------------+------------+
; N/A   ; None         ; 5.486 ns   ; MemToReg[0]~reg0   ; MemToReg[1]   ; clock      ;
; N/A   ; None         ; 5.480 ns   ; MemToReg[0]~reg0   ; MemToReg[3]   ; clock      ;
; N/A   ; None         ; 5.476 ns   ; MemToReg[0]~reg0   ; MemToReg[0]   ; clock      ;
; N/A   ; None         ; 5.468 ns   ; RegDst[0]~reg0     ; RegDst[2]     ; clock      ;
; N/A   ; None         ; 5.464 ns   ; RegDst[0]~reg0     ; RegDst[0]     ; clock      ;
; N/A   ; None         ; 5.464 ns   ; MemToReg[0]~reg0   ; RegWrite      ; clock      ;
; N/A   ; None         ; 5.321 ns   ; AluSrcB[1]~reg0    ; AluSrcA[1]    ; clock      ;
; N/A   ; None         ; 5.311 ns   ; AluSrcB[1]~reg0    ; AluSrcB[1]    ; clock      ;
; N/A   ; None         ; 5.255 ns   ; ShiftCtrl[0]~reg0  ; ShiftCtrl[0]  ; clock      ;
; N/A   ; None         ; 5.235 ns   ; ShiftCtrl[0]~reg0  ; WriteRegB     ; clock      ;
; N/A   ; None         ; 5.235 ns   ; ShiftCtrl[0]~reg0  ; WriteRegA     ; clock      ;
; N/A   ; None         ; 5.215 ns   ; ShiftCtrl[0]~reg0  ; AluSrcB[2]    ; clock      ;
; N/A   ; None         ; 5.212 ns   ; AluOutControl~reg0 ; AluOutControl ; clock      ;
; N/A   ; None         ; 5.204 ns   ; PCSource[0]~reg0   ; AluSrcB[0]    ; clock      ;
; N/A   ; None         ; 5.191 ns   ; PCSource[0]~reg0   ; PCWrite       ; clock      ;
; N/A   ; None         ; 5.151 ns   ; IRWrite~reg0       ; IRWrite       ; clock      ;
; N/A   ; None         ; 5.039 ns   ; PCSource[0]~reg0   ; PCSource[0]   ; clock      ;
; N/A   ; None         ; 5.004 ns   ; RegDst[1]~reg0     ; RegDst[1]     ; clock      ;
; N/A   ; None         ; 5.000 ns   ; AluOp[0]~reg0      ; AluOp[0]      ; clock      ;
+-------+--------------+------------+--------------------+---------------+------------+


+-------------------------------------------------------------------------------------+
; th                                                                                  ;
+---------------+-------------+-----------+-----------+--------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To                 ; To Clock ;
+---------------+-------------+-----------+-----------+--------------------+----------+
; N/A           ; None        ; -2.442 ns ; Opcode[0] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -2.444 ns ; Opcode[0] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -2.447 ns ; Opcode[0] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -2.553 ns ; Opcode[3] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -2.555 ns ; Opcode[3] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -2.558 ns ; Opcode[3] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -2.587 ns ; Opcode[0] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -2.598 ns ; Opcode[2] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -2.600 ns ; Opcode[2] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -2.603 ns ; Opcode[2] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -2.698 ns ; Opcode[3] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -2.703 ns ; Opcode[0] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -2.703 ns ; Opcode[0] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -2.717 ns ; Opcode[5] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -2.719 ns ; Opcode[5] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -2.722 ns ; Opcode[5] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -2.743 ns ; Opcode[2] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -2.814 ns ; Opcode[3] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -2.814 ns ; Opcode[3] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -2.817 ns ; Opcode[1] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -2.819 ns ; Opcode[1] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -2.822 ns ; Opcode[1] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -2.842 ns ; Opcode[0] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -2.859 ns ; Opcode[2] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -2.859 ns ; Opcode[2] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -2.862 ns ; Opcode[5] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -2.918 ns ; Opcode[4] ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -2.920 ns ; Opcode[4] ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -2.923 ns ; Opcode[4] ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -2.953 ns ; Opcode[3] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -2.962 ns ; Opcode[1] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -2.978 ns ; Opcode[5] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -2.978 ns ; Opcode[5] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -2.998 ns ; Opcode[2] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -3.063 ns ; Opcode[4] ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -3.078 ns ; Opcode[1] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -3.078 ns ; Opcode[1] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.117 ns ; Opcode[5] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -3.146 ns ; reset     ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.179 ns ; Opcode[4] ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -3.179 ns ; Opcode[4] ; MemToReg[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.188 ns ; reset     ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -3.188 ns ; reset     ; estado.OPERAR      ; clock    ;
; N/A           ; None        ; -3.188 ns ; reset     ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -3.188 ns ; reset     ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -3.188 ns ; reset     ; AluOp[0]~reg0      ; clock    ;
; N/A           ; None        ; -3.188 ns ; reset     ; RegDst[1]~reg0     ; clock    ;
; N/A           ; None        ; -3.197 ns ; reset     ; estado.WAIT        ; clock    ;
; N/A           ; None        ; -3.217 ns ; Opcode[1] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -3.314 ns ; reset     ; AluSrcB[1]~reg0    ; clock    ;
; N/A           ; None        ; -3.318 ns ; Opcode[4] ; IRWrite~reg0       ; clock    ;
; N/A           ; None        ; -3.385 ns ; reset     ; estado.DECODE      ; clock    ;
; N/A           ; None        ; -3.385 ns ; reset     ; estado.FETCH       ; clock    ;
; N/A           ; None        ; -3.389 ns ; reset     ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.389 ns ; reset     ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -3.396 ns ; reset     ; estado.AfterADDIU  ; clock    ;
; N/A           ; None        ; -3.645 ns ; Opcode[0] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.645 ns ; Opcode[0] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -3.648 ns ; Opcode[0] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -3.648 ns ; Opcode[0] ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -3.655 ns ; reset     ; estado.WAITFETCH   ; clock    ;
; N/A           ; None        ; -3.756 ns ; Opcode[3] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.756 ns ; Opcode[3] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -3.759 ns ; Opcode[3] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -3.759 ns ; Opcode[3] ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -3.801 ns ; Opcode[2] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.801 ns ; Opcode[2] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -3.804 ns ; Opcode[2] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -3.804 ns ; Opcode[2] ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -3.920 ns ; Opcode[5] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -3.920 ns ; Opcode[5] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -3.923 ns ; Opcode[5] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -3.923 ns ; Opcode[5] ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -4.020 ns ; Opcode[1] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -4.020 ns ; Opcode[1] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -4.023 ns ; Opcode[1] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -4.023 ns ; Opcode[1] ; AluOutControl~reg0 ; clock    ;
; N/A           ; None        ; -4.121 ns ; Opcode[4] ; PCSource[0]~reg0   ; clock    ;
; N/A           ; None        ; -4.121 ns ; Opcode[4] ; RegDst[0]~reg0     ; clock    ;
; N/A           ; None        ; -4.124 ns ; Opcode[4] ; ShiftCtrl[0]~reg0  ; clock    ;
; N/A           ; None        ; -4.124 ns ; Opcode[4] ; AluOutControl~reg0 ; clock    ;
+---------------+-------------+-----------+-----------+--------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Oct 11 00:32:11 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off projetoVerilog -c projetoVerilog --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Info: Clock "clock" Internal fmax is restricted to 500.0 MHz between source register "estado.WAIT" and destination register "ShiftCtrl[0]~reg0"
    Info: fmax restricted to clock pin edge rate 2.0 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.591 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X2_Y1_N19; Fanout = 8; REG Node = 'estado.WAIT'
            Info: 2: + IC(0.271 ns) + CELL(0.346 ns) = 0.617 ns; Loc. = LCCOMB_X2_Y1_N4; Fanout = 2; COMB Node = 'ShiftCtrl[0]~0'
            Info: 3: + IC(0.228 ns) + CELL(0.746 ns) = 1.591 ns; Loc. = LCFF_X2_Y1_N7; Fanout = 4; REG Node = 'ShiftCtrl[0]~reg0'
            Info: Total cell delay = 1.092 ns ( 68.64 % )
            Info: Total interconnect delay = 0.499 ns ( 31.36 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clock" to destination register is 2.482 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 15; COMB Node = 'clock~clkctrl'
                Info: 3: + IC(0.667 ns) + CELL(0.618 ns) = 2.482 ns; Loc. = LCFF_X2_Y1_N7; Fanout = 4; REG Node = 'ShiftCtrl[0]~reg0'
                Info: Total cell delay = 1.472 ns ( 59.31 % )
                Info: Total interconnect delay = 1.010 ns ( 40.69 % )
            Info: - Longest clock path from clock "clock" to source register is 2.482 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 15; COMB Node = 'clock~clkctrl'
                Info: 3: + IC(0.667 ns) + CELL(0.618 ns) = 2.482 ns; Loc. = LCFF_X2_Y1_N19; Fanout = 8; REG Node = 'estado.WAIT'
                Info: Total cell delay = 1.472 ns ( 59.31 % )
                Info: Total interconnect delay = 1.010 ns ( 40.69 % )
        Info: + Micro clock to output delay of source is 0.094 ns
        Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "PCSource[0]~reg0" (data pin = "reset", clock pin = "clock") is 4.575 ns
    Info: + Longest pin to register delay is 6.967 ns
        Info: 1: + IC(0.000 ns) + CELL(0.837 ns) = 0.837 ns; Loc. = PIN_E18; Fanout = 16; PIN Node = 'reset'
        Info: 2: + IC(4.812 ns) + CELL(0.346 ns) = 5.995 ns; Loc. = LCCOMB_X2_Y1_N14; Fanout = 2; COMB Node = 'RegDst~0'
        Info: 3: + IC(0.226 ns) + CELL(0.746 ns) = 6.967 ns; Loc. = LCFF_X2_Y1_N21; Fanout = 3; REG Node = 'PCSource[0]~reg0'
        Info: Total cell delay = 1.929 ns ( 27.69 % )
        Info: Total interconnect delay = 5.038 ns ( 72.31 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.482 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 15; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.667 ns) + CELL(0.618 ns) = 2.482 ns; Loc. = LCFF_X2_Y1_N21; Fanout = 3; REG Node = 'PCSource[0]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.31 % )
        Info: Total interconnect delay = 1.010 ns ( 40.69 % )
Info: tco from clock "clock" to destination pin "MemToReg[1]" through register "MemToReg[0]~reg0" is 5.486 ns
    Info: + Longest clock path from clock "clock" to source register is 2.482 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 15; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.667 ns) + CELL(0.618 ns) = 2.482 ns; Loc. = LCFF_X1_Y1_N19; Fanout = 5; REG Node = 'MemToReg[0]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.31 % )
        Info: Total interconnect delay = 1.010 ns ( 40.69 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 2.910 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y1_N19; Fanout = 5; REG Node = 'MemToReg[0]~reg0'
        Info: 2: + IC(0.756 ns) + CELL(2.154 ns) = 2.910 ns; Loc. = PIN_V21; Fanout = 0; PIN Node = 'MemToReg[1]'
        Info: Total cell delay = 2.154 ns ( 74.02 % )
        Info: Total interconnect delay = 0.756 ns ( 25.98 % )
Info: th for register "RegDst[1]~reg0" (data pin = "Opcode[0]", clock pin = "clock") is -2.442 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.482 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 15; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.667 ns) + CELL(0.618 ns) = 2.482 ns; Loc. = LCFF_X2_Y1_N17; Fanout = 2; REG Node = 'RegDst[1]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.31 % )
        Info: Total interconnect delay = 1.010 ns ( 40.69 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.073 ns
        Info: 1: + IC(0.000 ns) + CELL(0.780 ns) = 0.780 ns; Loc. = PIN_R17; Fanout = 1; PIN Node = 'Opcode[0]'
        Info: 2: + IC(3.487 ns) + CELL(0.272 ns) = 4.539 ns; Loc. = LCCOMB_X1_Y1_N20; Fanout = 9; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.326 ns) + CELL(0.053 ns) = 4.918 ns; Loc. = LCCOMB_X2_Y1_N16; Fanout = 1; COMB Node = 'Selector37~0'
        Info: 4: + IC(0.000 ns) + CELL(0.155 ns) = 5.073 ns; Loc. = LCFF_X2_Y1_N17; Fanout = 2; REG Node = 'RegDst[1]~reg0'
        Info: Total cell delay = 1.260 ns ( 24.84 % )
        Info: Total interconnect delay = 3.813 ns ( 75.16 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 0 megabytes
    Info: Processing ended: Fri Oct 11 00:32:12 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


