Fitter report for CPU
Thu May 29 16:56:16 2014
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Thu May 29 16:56:16 2014         ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; CPU                                           ;
; Top-level Entity Name              ; cpu                                           ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 633 / 18,752 ( 3 % )                          ;
;     Total combinational functions  ; 572 / 18,752 ( 3 % )                          ;
;     Dedicated logic registers      ; 188 / 18,752 ( 1 % )                          ;
; Total registers                    ; 188                                           ;
; Total pins                         ; 76 / 315 ( 24 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  11.8%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 841 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 841 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 838     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Luis/Desktop/CPU Quartus + SimonSays(Sin Espera)/CPU Quartus/output_files/CPU.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 633 / 18,752 ( 3 % )   ;
;     -- Combinational with no register       ; 445                    ;
;     -- Register only                        ; 61                     ;
;     -- Combinational with a register        ; 127                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 484                    ;
;     -- 3 input functions                    ; 46                     ;
;     -- <=2 input functions                  ; 42                     ;
;     -- Register only                        ; 61                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 555                    ;
;     -- arithmetic mode                      ; 17                     ;
;                                             ;                        ;
; Total registers*                            ; 188 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 188 / 18,752 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 49 / 1,172 ( 4 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 76 / 315 ( 24 % )      ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )         ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 16 ( 6 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%           ;
; Peak interconnect usage (total/H/V)         ; 13% / 11% / 15%        ;
; Maximum fan-out                             ; 179                    ;
; Highest non-global fan-out                  ; 97                     ;
; Total fan-out                               ; 2850                   ;
; Average fan-out                             ; 3.26                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 633 / 18752 ( 3 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 445                 ; 0                              ;
;     -- Register only                        ; 61                  ; 0                              ;
;     -- Combinational with a register        ; 127                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 484                 ; 0                              ;
;     -- 3 input functions                    ; 46                  ; 0                              ;
;     -- <=2 input functions                  ; 42                  ; 0                              ;
;     -- Register only                        ; 61                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 555                 ; 0                              ;
;     -- arithmetic mode                      ; 17                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 188                 ; 0                              ;
;     -- Dedicated logic registers            ; 188 / 18752 ( 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 49 / 1172 ( 4 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 76                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2850                ; 0                              ;
;     -- Registered Connections               ; 891                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 34                  ; 0                              ;
;     -- Output Ports                         ; 42                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk     ; A12   ; 4        ; 24           ; 27           ; 1           ; 10                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent1[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent1[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent1[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent1[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent1[4] ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent1[5] ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent1[6] ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent1[7] ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent2[0] ; G12   ; 4        ; 31           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent2[1] ; H17   ; 5        ; 50           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent2[2] ; D14   ; 4        ; 35           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent2[3] ; AB14  ; 7        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent2[4] ; G15   ; 4        ; 39           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent2[5] ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent2[6] ; AA19  ; 7        ; 48           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent2[7] ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent3[0] ; B5    ; 3        ; 3            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent3[1] ; H15   ; 4        ; 44           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent3[2] ; B15   ; 4        ; 33           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent3[3] ; E15   ; 4        ; 42           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent3[4] ; F1    ; 2        ; 0            ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent3[5] ; R1    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent3[6] ; U4    ; 1        ; 0            ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent3[7] ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ent4[0] ; AB19  ; 7        ; 48           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent4[1] ; R18   ; 6        ; 50           ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent4[2] ; P15   ; 6        ; 50           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent4[3] ; U20   ; 6        ; 50           ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent4[4] ; N15   ; 6        ; 50           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent4[5] ; V20   ; 6        ; 50           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent4[6] ; N22   ; 6        ; 50           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ent4[7] ; P17   ; 6        ; 50           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset   ; T21   ; 6        ; 50           ; 9            ; 1           ; 60                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; pco[0]  ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pco[1]  ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pco[2]  ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pco[3]  ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pco[4]  ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pco[5]  ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pco[6]  ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pco[7]  ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pco[8]  ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pco[9]  ; Y20   ; 6        ; 50           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; sal1[0] ; P18   ; 6        ; 50           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; sal1[1] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal1[2] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal1[3] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal1[4] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal1[5] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal1[6] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal1[7] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal2[0] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal2[1] ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal2[2] ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal2[3] ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal2[4] ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal2[5] ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal2[6] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal2[7] ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal3[0] ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; sal3[1] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal3[2] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal3[3] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal3[4] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal3[5] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal3[6] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal3[7] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal4[0] ; T22   ; 6        ; 50           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; sal4[1] ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal4[2] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal4[3] ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal4[4] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal4[5] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal4[6] ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sal4[7] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 41 ( 10 % )  ; 3.3V          ; --           ;
; 2        ; 24 / 33 ( 73 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 43 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 7 / 40 ( 18 % )  ; 3.3V          ; --           ;
; 5        ; 3 / 39 ( 8 % )   ; 3.3V          ; --           ;
; 6        ; 32 / 36 ( 89 % ) ; 3.3V          ; --           ;
; 7        ; 6 / 40 ( 15 % )  ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 324        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 322        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 320        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 306        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 304        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 298        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 293        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 287        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 283        ; 4        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 279        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 273        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 85         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 97         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 103        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 111        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 114        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 120        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 122        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 128        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 130        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 136        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 138        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 140        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 144        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 162        ; 7        ; ent2[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 84         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 88         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 96         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 102        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 110        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 113        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 119        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 121        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 129        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 135        ; 7        ; ent2[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 139        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 143        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 161        ; 7        ; ent4[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 323        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 321        ; 3        ; ent3[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 319        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 305        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 303        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 297        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 292        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 286        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 278        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 272        ; 4        ; ent3[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; sal3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; sal3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 296        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C20      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 2        ; sal4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; sal4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; sal3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; sal1[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; sal1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; sal1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 309        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 302        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; ent2[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 20         ; 2        ; sal4[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 6          ; 2        ; sal3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; sal3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 308        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 301        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 256        ; 4        ; ent3[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 22         ; 2        ; ent3[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 23         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 13         ; 2        ; sal1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; sal1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 307        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 295        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 294        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 276        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; sal4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; sal3[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; sal3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 313        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 277        ; 4        ; ent2[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; ent2[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 24         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 17         ; 2        ; sal4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; sal4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; sal4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 314        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ; 300        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 299        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 290        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 274        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 253        ; 4        ; ent3[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 226        ; 5        ; ent2[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; sal1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; sal1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; ent1[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; ent1[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; ent1[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ; 201        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; ent1[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; ent4[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 200        ; 6        ; ent4[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 56         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 94         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; ent4[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; ent4[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 187        ; 6        ; sal1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; ent3[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 58         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 64         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 109        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 108        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 116        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 134        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 145        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 177        ; 6        ; pco[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 184        ; 6        ; ent4[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 185        ; 6        ; sal2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; sal2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; ent3[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; ent2[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 60         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 69         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 68         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ; 91         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 90         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 131        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; sal2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; sal4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 61         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 62         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 70         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 80         ; 1        ; ent3[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 106        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 107        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 123        ; 8        ; ent1[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; ent1[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 146        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; sal2[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; sal2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; ent4[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 182        ; 6        ; pco[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; pco[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 66         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 101        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 126        ; 7        ; ent1[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 7        ; sal3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; sal2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; ent4[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V21      ; 180        ; 6        ; pco[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; pco[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; ent2[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 72         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 75         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 76         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 79         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 100        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 105        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 125        ; 7        ; ent1[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; pco[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; pco[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 74         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 77         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 78         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 86         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 93         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 112        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 148        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 165        ; 6        ; sal2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; sal2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; pco[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; pco[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; pco[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                          ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                          ; Library Name ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
; |cpu                             ; 633 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 76   ; 0            ; 445 (0)      ; 61 (0)            ; 127 (0)          ; |cpu                                         ;              ;
;    |microc:microc0|              ; 618 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 430 (0)      ; 61 (0)            ; 127 (0)          ; |cpu|microc:microc0                          ;              ;
;       |alu:alu0|                 ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |cpu|microc:microc0|alu:alu0                 ;              ;
;       |decoder:decod0|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|microc:microc0|decoder:decod0           ;              ;
;       |memprog:meminstrucciones| ; 190 (190)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (187)    ; 0 (0)             ; 3 (3)            ; |cpu|microc:microc0|memprog:meminstrucciones ;              ;
;       |mux2:mux2|                ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 22 (22)          ; |cpu|microc:microc0|mux2:mux2                ;              ;
;       |mux2:mux4|                ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |cpu|microc:microc0|mux2:mux4                ;              ;
;       |read_reg:rd1|             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |cpu|microc:microc0|read_reg:rd1             ;              ;
;       |read_reg:rd2|             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |cpu|microc:microc0|read_reg:rd2             ;              ;
;       |read_reg:rd3|             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |cpu|microc:microc0|read_reg:rd3             ;              ;
;       |read_reg:rd4|             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |cpu|microc:microc0|read_reg:rd4             ;              ;
;       |regfile:bancoreg|         ; 277 (277)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (149)    ; 59 (59)           ; 69 (69)          ; |cpu|microc:microc0|regfile:bancoreg         ;              ;
;       |registro:PC|              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cpu|microc:microc0|registro:PC              ;              ;
;       |registro:wp1|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|microc:microc0|registro:wp1             ;              ;
;       |registro:wp2|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cpu|microc:microc0|registro:wp2             ;              ;
;       |registro:wp3|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cpu|microc:microc0|registro:wp3             ;              ;
;       |registro:wp4|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|microc:microc0|registro:wp4             ;              ;
;    |regzero:regzero0|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cpu|regzero:regzero0                        ;              ;
;    |uc:uc0|                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |cpu|uc:uc0                                  ;              ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; ent2[0] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent2[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ent2[2] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent2[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent2[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent2[5] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ent2[6] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent3[0] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent3[1] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent3[2] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent3[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent3[4] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ent3[5] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ent3[6] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sal1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; sal1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; sal1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; sal1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; sal1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; sal1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; sal1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; sal1[7] ; Output   ; --            ; --            ; --                    ; --  ;
; sal2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; sal2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; sal2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; sal2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; sal2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; sal2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; sal2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; sal2[7] ; Output   ; --            ; --            ; --                    ; --  ;
; sal3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; sal3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; sal3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; sal3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; sal3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; sal3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; sal3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; sal3[7] ; Output   ; --            ; --            ; --                    ; --  ;
; sal4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; sal4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; sal4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; sal4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; sal4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; sal4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; sal4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; sal4[7] ; Output   ; --            ; --            ; --                    ; --  ;
; pco[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; pco[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; pco[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; pco[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; pco[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; pco[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; pco[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; pco[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; pco[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; pco[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; clk     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; reset   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ent2[7] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ent3[7] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ent1[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ent4[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ent1[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ent4[1] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ent1[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ent4[2] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ent1[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent4[3] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ent1[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent4[4] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ent1[5] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent4[5] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ent1[6] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ent4[6] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ent1[7] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ent4[7] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; ent2[0]                                        ;                   ;         ;
; ent2[1]                                        ;                   ;         ;
; ent2[2]                                        ;                   ;         ;
; ent2[3]                                        ;                   ;         ;
; ent2[4]                                        ;                   ;         ;
; ent2[5]                                        ;                   ;         ;
; ent2[6]                                        ;                   ;         ;
; ent3[0]                                        ;                   ;         ;
; ent3[1]                                        ;                   ;         ;
; ent3[2]                                        ;                   ;         ;
; ent3[3]                                        ;                   ;         ;
; ent3[4]                                        ;                   ;         ;
; ent3[5]                                        ;                   ;         ;
; ent3[6]                                        ;                   ;         ;
; clk                                            ;                   ;         ;
; reset                                          ;                   ;         ;
;      - microc:microc0|read_reg:rd1|q[0]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd1|q[1]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd1|q[2]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd1|q[3]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd1|q[4]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd1|q[5]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd1|q[6]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd1|q[7]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd2|q[0]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd2|q[1]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd2|q[2]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd2|q[3]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd2|q[4]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd2|q[5]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd2|q[6]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd2|q[7]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd3|q[0]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd3|q[1]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd3|q[2]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd3|q[3]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd3|q[4]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd3|q[5]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd3|q[6]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd3|q[7]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd4|q[0]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd4|q[1]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd4|q[2]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd4|q[3]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd4|q[4]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd4|q[5]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd4|q[6]        ; 1                 ; 6       ;
;      - microc:microc0|read_reg:rd4|q[7]        ; 1                 ; 6       ;
;      - microc:microc0|registro:PC|q[0]         ; 1                 ; 6       ;
;      - microc:microc0|registro:PC|q[1]         ; 1                 ; 6       ;
;      - microc:microc0|registro:PC|q[2]         ; 1                 ; 6       ;
;      - microc:microc0|registro:PC|q[3]         ; 1                 ; 6       ;
;      - microc:microc0|registro:PC|q[4]         ; 1                 ; 6       ;
;      - microc:microc0|registro:PC|q[5]         ; 1                 ; 6       ;
;      - microc:microc0|registro:PC|q[6]         ; 1                 ; 6       ;
;      - microc:microc0|registro:PC|q[7]         ; 1                 ; 6       ;
;      - microc:microc0|registro:PC|q[8]         ; 1                 ; 6       ;
;      - microc:microc0|registro:PC|q[9]         ; 1                 ; 6       ;
;      - microc:microc0|registro:wp2|q[7]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp3|q[7]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp1|q[0]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp4|q[0]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp1|q[1]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp4|q[1]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp1|q[2]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp4|q[2]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp1|q[3]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp4|q[3]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp1|q[4]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp4|q[4]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp1|q[5]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp4|q[5]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp1|q[6]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp4|q[6]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp1|q[7]        ; 1                 ; 6       ;
;      - microc:microc0|registro:wp4|q[7]        ; 1                 ; 6       ;
; ent2[7]                                        ;                   ;         ;
;      - microc:microc0|registro:wp2|q[7]~feeder ; 0                 ; 6       ;
; ent3[7]                                        ;                   ;         ;
;      - microc:microc0|registro:wp3|q[7]        ; 0                 ; 6       ;
; ent1[0]                                        ;                   ;         ;
; ent4[0]                                        ;                   ;         ;
;      - microc:microc0|registro:wp4|q[0]        ; 0                 ; 6       ;
; ent1[1]                                        ;                   ;         ;
; ent4[1]                                        ;                   ;         ;
;      - microc:microc0|registro:wp4|q[1]        ; 0                 ; 6       ;
; ent1[2]                                        ;                   ;         ;
; ent4[2]                                        ;                   ;         ;
;      - microc:microc0|registro:wp4|q[2]        ; 1                 ; 6       ;
; ent1[3]                                        ;                   ;         ;
; ent4[3]                                        ;                   ;         ;
;      - microc:microc0|registro:wp4|q[3]        ; 1                 ; 6       ;
; ent1[4]                                        ;                   ;         ;
; ent4[4]                                        ;                   ;         ;
;      - microc:microc0|registro:wp4|q[4]        ; 1                 ; 6       ;
; ent1[5]                                        ;                   ;         ;
; ent4[5]                                        ;                   ;         ;
;      - microc:microc0|registro:wp4|q[5]        ; 0                 ; 6       ;
; ent1[6]                                        ;                   ;         ;
; ent4[6]                                        ;                   ;         ;
;      - microc:microc0|registro:wp4|q[6]        ; 1                 ; 6       ;
; ent1[7]                                        ;                   ;         ;
; ent4[7]                                        ;                   ;         ;
;      - microc:microc0|registro:wp4|q[7]        ; 0                 ; 6       ;
+------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                      ; PIN_A12           ; 10      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                      ; PIN_A12           ; 179     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; microc:microc0|read_reg:rd1|q[1]~10      ; LCCOMB_X46_Y5_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|read_reg:rd2|q[7]~1       ; LCCOMB_X47_Y4_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|read_reg:rd3|q[2]~1       ; LCCOMB_X45_Y4_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|read_reg:rd4|q[2]~1       ; LCCOMB_X43_Y5_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~219 ; LCCOMB_X44_Y9_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~221 ; LCCOMB_X45_Y4_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~223 ; LCCOMB_X45_Y4_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~225 ; LCCOMB_X45_Y10_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~227 ; LCCOMB_X45_Y4_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~229 ; LCCOMB_X43_Y9_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~231 ; LCCOMB_X44_Y6_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~233 ; LCCOMB_X44_Y9_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~235 ; LCCOMB_X44_Y4_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~237 ; LCCOMB_X43_Y5_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~239 ; LCCOMB_X45_Y8_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~241 ; LCCOMB_X45_Y8_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~243 ; LCCOMB_X43_Y4_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~245 ; LCCOMB_X44_Y9_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~247 ; LCCOMB_X43_Y4_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc0|regfile:bancoreg|regb~249 ; LCCOMB_X44_Y9_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                    ; PIN_T21           ; 60      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; uc:uc0|Mux1~4                            ; LCCOMB_X49_Y7_N18 ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; uc:uc0|WideOr0~0                         ; LCCOMB_X43_Y6_N22 ; 17      ; Latch enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_A12  ; 179     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; Non-Global High Fan-Out Signals                           ;
+-------------------------------------------------+---------+
; Name                                            ; Fan-Out ;
+-------------------------------------------------+---------+
; microc:microc0|registro:PC|q[1]                 ; 97      ;
; microc:microc0|registro:PC|q[0]                 ; 96      ;
; microc:microc0|registro:PC|q[3]                 ; 85      ;
; microc:microc0|registro:PC|q[2]                 ; 76      ;
; microc:microc0|registro:PC|q[4]                 ; 73      ;
; microc:microc0|registro:PC|q[6]                 ; 65      ;
; reset                                           ; 60      ;
; microc:microc0|registro:PC|q[5]                 ; 56      ;
; microc:microc0|memprog:meminstrucciones|mem~170 ; 52      ;
; microc:microc0|regfile:bancoreg|Equal1~0        ; 44      ;
; microc:microc0|memprog:meminstrucciones|mem~11  ; 39      ;
; microc:microc0|memprog:meminstrucciones|mem~120 ; 38      ;
; microc:microc0|memprog:meminstrucciones|mem~107 ; 38      ;
; microc:microc0|memprog:meminstrucciones|mem~172 ; 37      ;
; microc:microc0|memprog:meminstrucciones|mem~95  ; 37      ;
; microc:microc0|memprog:meminstrucciones|mem~191 ; 34      ;
; microc:microc0|memprog:meminstrucciones|mem~179 ; 34      ;
; uc:uc0|WideOr1~0                                ; 30      ;
; microc:microc0|regfile:bancoreg|Equal0~0        ; 23      ;
; microc:microc0|memprog:meminstrucciones|mem~169 ; 22      ;
; microc:microc0|memprog:meminstrucciones|mem~156 ; 22      ;
; microc:microc0|memprog:meminstrucciones|mem~144 ; 22      ;
; microc:microc0|memprog:meminstrucciones|mem~132 ; 22      ;
; microc:microc0|memprog:meminstrucciones|mem~192 ; 21      ;
; microc:microc0|memprog:meminstrucciones|mem~4   ; 21      ;
; uc:uc0|WideOr3~0                                ; 19      ;
; microc:microc0|memprog:meminstrucciones|mem~35  ; 19      ;
; uc:uc0|WideOr0~0                                ; 17      ;
; uc:uc0|WideOr2~0                                ; 17      ;
; microc:microc0|mux2:mux2|y[6]~62                ; 16      ;
; microc:microc0|mux2:mux2|y[5]~60                ; 16      ;
; microc:microc0|mux2:mux2|y[4]~58                ; 16      ;
; microc:microc0|mux2:mux2|y[2]~55                ; 16      ;
; microc:microc0|mux2:mux2|y[1]~53                ; 16      ;
; microc:microc0|mux2:mux2|y[0]~51                ; 16      ;
; microc:microc0|mux2:mux2|y[7]~48                ; 16      ;
; microc:microc0|mux2:mux2|y[3]~39                ; 16      ;
; uc:uc0|Decoder1~1                               ; 15      ;
; uc:uc0|s_in~0                                   ; 15      ;
; microc:microc0|mux2:mux2|y[0]~49                ; 12      ;
; uc:uc0|Mux1~4                                   ; 10      ;
; uc:uc0|Selector0~1                              ; 10      ;
; clk                                             ; 9       ;
; microc:microc0|memprog:meminstrucciones|mem~48  ; 9       ;
; microc:microc0|read_reg:rd1|q[1]~10             ; 8       ;
; microc:microc0|regfile:bancoreg|regb~249        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~247        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~245        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~243        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~241        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~239        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~237        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~235        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~233        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~231        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~229        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~227        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~225        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~223        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~221        ; 8       ;
; microc:microc0|regfile:bancoreg|regb~219        ; 8       ;
; microc:microc0|registro:wp3|q[7]                ; 8       ;
; microc:microc0|registro:wp2|q[7]                ; 8       ;
; microc:microc0|read_reg:rd4|q[2]~1              ; 8       ;
; microc:microc0|read_reg:rd4|always0~0           ; 8       ;
; microc:microc0|read_reg:rd3|q[2]~1              ; 8       ;
; microc:microc0|read_reg:rd3|always0~0           ; 8       ;
; microc:microc0|read_reg:rd2|q[7]~1              ; 8       ;
; microc:microc0|read_reg:rd2|always0~0           ; 8       ;
; microc:microc0|read_reg:rd1|always0~0           ; 8       ;
; uc:uc0|Decoder1~0                               ; 8       ;
; microc:microc0|registro:PC|q[8]                 ; 8       ;
; microc:microc0|registro:PC|q[7]                 ; 8       ;
; microc:microc0|memprog:meminstrucciones|mem~193 ; 7       ;
; microc:microc0|alu:alu0|Mux7~2                  ; 7       ;
; microc:microc0|registro:PC|q[9]                 ; 7       ;
; microc:microc0|regfile:bancoreg|regb~197        ; 6       ;
; microc:microc0|regfile:bancoreg|regb~177        ; 6       ;
; microc:microc0|regfile:bancoreg|regb~157        ; 6       ;
; microc:microc0|regfile:bancoreg|regb~137        ; 6       ;
; microc:microc0|alu:alu0|Mux5~0                  ; 5       ;
; microc:microc0|regfile:bancoreg|regb~207        ; 5       ;
; microc:microc0|regfile:bancoreg|regb~187        ; 5       ;
; microc:microc0|regfile:bancoreg|regb~167        ; 5       ;
; microc:microc0|regfile:bancoreg|regb~147        ; 5       ;
; microc:microc0|memprog:meminstrucciones|mem~60  ; 5       ;
; microc:microc0|regfile:bancoreg|regb~309        ; 4       ;
; microc:microc0|regfile:bancoreg|regb~217        ; 4       ;
; regzero:regzero0|zero                           ; 3       ;
; microc:microc0|regfile:bancoreg|regb~299        ; 3       ;
; microc:microc0|regfile:bancoreg|regb~289        ; 3       ;
; microc:microc0|regfile:bancoreg|rd1[3]~3        ; 3       ;
; microc:microc0|regfile:bancoreg|regb~269        ; 3       ;
; microc:microc0|regfile:bancoreg|rd1[1]~1        ; 3       ;
; microc:microc0|memprog:meminstrucciones|mem~174 ; 3       ;
; microc:microc0|memprog:meminstrucciones|mem~83  ; 3       ;
; microc:microc0|memprog:meminstrucciones|mem~82  ; 3       ;
; microc:microc0|memprog:meminstrucciones|mem~76  ; 3       ;
; microc:microc0|alu:alu0|Mux0~3                  ; 2       ;
; microc:microc0|alu:alu0|Mux0~1                  ; 2       ;
; microc:microc0|regfile:bancoreg|rd1[7]~6        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~319        ; 2       ;
; microc:microc0|regfile:bancoreg|rd2[7]~6        ; 2       ;
; microc:microc0|alu:alu0|Mux1~4                  ; 2       ;
; microc:microc0|alu:alu0|Mux1~3                  ; 2       ;
; microc:microc0|alu:alu0|Mux2~2                  ; 2       ;
; microc:microc0|regfile:bancoreg|rd2[5]~5        ; 2       ;
; microc:microc0|regfile:bancoreg|rd1[5]~5        ; 2       ;
; microc:microc0|alu:alu0|Mux3~2                  ; 2       ;
; microc:microc0|regfile:bancoreg|rd1[4]~4        ; 2       ;
; microc:microc0|alu:alu0|Mux4~2                  ; 2       ;
; microc:microc0|alu:alu0|Mux4~1                  ; 2       ;
; microc:microc0|regfile:bancoreg|regb~279        ; 2       ;
; microc:microc0|regfile:bancoreg|rd2[3]~3        ; 2       ;
; microc:microc0|alu:alu0|Mux5~2                  ; 2       ;
; microc:microc0|regfile:bancoreg|rd1[2]~2        ; 2       ;
; microc:microc0|alu:alu0|Mux5~1                  ; 2       ;
; microc:microc0|alu:alu0|Mux6~3                  ; 2       ;
; microc:microc0|regfile:bancoreg|regb~259        ; 2       ;
; microc:microc0|regfile:bancoreg|rd2[1]~1        ; 2       ;
; microc:microc0|mux2:mux2|y[0]~32                ; 2       ;
; microc:microc0|alu:alu0|Mux7~1                  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~176 ; 2       ;
; microc:microc0|regfile:bancoreg|regb~127        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~31         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~95         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~63         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~103        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~7          ; 2       ;
; microc:microc0|regfile:bancoreg|regb~39         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~71         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~119        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~23         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~55         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~87         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~111        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~15         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~79         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~47         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~126        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~102        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~110        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~118        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~30         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~6          ; 2       ;
; microc:microc0|regfile:bancoreg|regb~22         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~14         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~94         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~70         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~86         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~78         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~62         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~38         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~46         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~54         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~125        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~29         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~61         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~93         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~101        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~5          ; 2       ;
; microc:microc0|regfile:bancoreg|regb~69         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~37         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~109        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~13         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~45         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~77         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~117        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~21         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~85         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~53         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~124        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~100        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~116        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~108        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~28         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~4          ; 2       ;
; microc:microc0|regfile:bancoreg|regb~12         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~20         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~60         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~36         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~52         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~44         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~92         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~68         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~76         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~84         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~123        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~27         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~91         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~59         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~99         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~3          ; 2       ;
; microc:microc0|regfile:bancoreg|regb~35         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~67         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~115        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~19         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~51         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~83         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~107        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~11         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~75         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~43         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~122        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~98         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~106        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~114        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~26         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~2          ; 2       ;
; microc:microc0|regfile:bancoreg|regb~18         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~10         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~90         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~66         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~82         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~74         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~58         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~34         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~42         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~50         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~121        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~25         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~57         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~89         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~97         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~1          ; 2       ;
; microc:microc0|regfile:bancoreg|regb~65         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~33         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~105        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~9          ; 2       ;
; microc:microc0|regfile:bancoreg|regb~41         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~73         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~113        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~17         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~81         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~49         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~120        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~96         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~112        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~104        ; 2       ;
; microc:microc0|regfile:bancoreg|regb~8          ; 2       ;
; microc:microc0|regfile:bancoreg|regb~24         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~0          ; 2       ;
; microc:microc0|regfile:bancoreg|regb~16         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~56         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~32         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~48         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~40         ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~100 ; 2       ;
; microc:microc0|regfile:bancoreg|regb~88         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~64         ; 2       ;
; microc:microc0|regfile:bancoreg|regb~72         ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~93  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~85  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~84  ; 2       ;
; microc:microc0|regfile:bancoreg|regb~80         ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~73  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~72  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~71  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~65  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~62  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~61  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~47  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~41  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~23  ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~8   ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~7   ; 2       ;
; microc:microc0|memprog:meminstrucciones|mem~6   ; 2       ;
; microc:microc0|alu:alu0|Add0~33                 ; 2       ;
; ent4[7]                                         ; 1       ;
; ent1[7]                                         ; 1       ;
; ent4[6]                                         ; 1       ;
; ent1[6]                                         ; 1       ;
; ent4[5]                                         ; 1       ;
; ent1[5]                                         ; 1       ;
; ent4[4]                                         ; 1       ;
; ent1[4]                                         ; 1       ;
; ent4[3]                                         ; 1       ;
; ent1[3]                                         ; 1       ;
; ent4[2]                                         ; 1       ;
; ent1[2]                                         ; 1       ;
; ent4[1]                                         ; 1       ;
; ent1[1]                                         ; 1       ;
; ent4[0]                                         ; 1       ;
; ent1[0]                                         ; 1       ;
; ent3[7]                                         ; 1       ;
; ent2[7]                                         ; 1       ;
; microc:microc0|mux2:mux2|y[7]~63                ; 1       ;
; microc:microc0|mux2:mux2|y[6]~61                ; 1       ;
; microc:microc0|mux2:mux2|y[5]~59                ; 1       ;
; microc:microc0|mux2:mux2|y[4]~57                ; 1       ;
; microc:microc0|mux2:mux2|y[3]~56                ; 1       ;
; microc:microc0|mux2:mux2|y[2]~54                ; 1       ;
; microc:microc0|mux2:mux2|y[1]~52                ; 1       ;
; microc:microc0|mux2:mux2|y[0]~50                ; 1       ;
; microc:microc0|mux2:mux4|y[9]~29                ; 1       ;
; microc:microc0|mux2:mux4|y[8]~28                ; 1       ;
; microc:microc0|mux2:mux4|y[7]~27                ; 1       ;
; microc:microc0|mux2:mux4|y[6]~26                ; 1       ;
; microc:microc0|mux2:mux4|y[5]~25                ; 1       ;
; microc:microc0|mux2:mux4|y[4]~24                ; 1       ;
; microc:microc0|mux2:mux4|y[3]~23                ; 1       ;
; microc:microc0|mux2:mux4|y[2]~22                ; 1       ;
; microc:microc0|mux2:mux4|y[1]~21                ; 1       ;
; microc:microc0|mux2:mux4|y[0]~20                ; 1       ;
; microc:microc0|alu:alu0|Equal0~4                ; 1       ;
; microc:microc0|alu:alu0|Equal0~3                ; 1       ;
; microc:microc0|alu:alu0|Equal0~2                ; 1       ;
; microc:microc0|alu:alu0|Equal0~1                ; 1       ;
; microc:microc0|alu:alu0|Equal0~0                ; 1       ;
; microc:microc0|alu:alu0|Add0~36                 ; 1       ;
; microc:microc0|alu:alu0|Add0~35                 ; 1       ;
; microc:microc0|alu:alu0|Mux0~2                  ; 1       ;
; microc:microc0|alu:alu0|Mux0~0                  ; 1       ;
; microc:microc0|regfile:bancoreg|regb~318        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~317        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~316        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~315        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~314        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~313        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~312        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~311        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~310        ; 1       ;
; microc:microc0|mux2:mux2|y[7]~47                ; 1       ;
; microc:microc0|registro:wp4|q[7]                ; 1       ;
; microc:microc0|mux2:mux2|y[7]~46                ; 1       ;
; microc:microc0|registro:wp1|q[7]                ; 1       ;
; microc:microc0|alu:alu0|Mux1~5                  ; 1       ;
; microc:microc0|alu:alu0|Add0~32                 ; 1       ;
; microc:microc0|alu:alu0|Add0~31                 ; 1       ;
; microc:microc0|alu:alu0|Add0~30                 ; 1       ;
; microc:microc0|alu:alu0|Mux1~2                  ; 1       ;
; microc:microc0|alu:alu0|Mux1~1                  ; 1       ;
; microc:microc0|regfile:bancoreg|regb~308        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~307        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~306        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~305        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~304        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~303        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~302        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~301        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~300        ; 1       ;
; microc:microc0|alu:alu0|Mux1~0                  ; 1       ;
; microc:microc0|mux2:mux2|y[6]~45                ; 1       ;
; microc:microc0|registro:wp4|q[6]                ; 1       ;
; microc:microc0|mux2:mux2|y[6]~44                ; 1       ;
; microc:microc0|registro:wp1|q[6]                ; 1       ;
; microc:microc0|alu:alu0|Mux2~1                  ; 1       ;
; microc:microc0|alu:alu0|Mux2~0                  ; 1       ;
; microc:microc0|alu:alu0|Add0~27                 ; 1       ;
; microc:microc0|alu:alu0|Add0~26                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~298        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~297        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~296        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~295        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~294        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~293        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~292        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~291        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~290        ; 1       ;
; microc:microc0|mux2:mux2|y[5]~43                ; 1       ;
; microc:microc0|registro:wp4|q[5]                ; 1       ;
; microc:microc0|mux2:mux2|y[5]~42                ; 1       ;
; microc:microc0|registro:wp1|q[5]                ; 1       ;
; microc:microc0|alu:alu0|Mux3~1                  ; 1       ;
; microc:microc0|regfile:bancoreg|rd2[4]~4        ; 1       ;
; microc:microc0|alu:alu0|Mux3~0                  ; 1       ;
; microc:microc0|alu:alu0|Add0~23                 ; 1       ;
; microc:microc0|alu:alu0|Add0~22                 ; 1       ;
; microc:microc0|alu:alu0|Add0~21                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~288        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~287        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~286        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~285        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~284        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~283        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~282        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~281        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~280        ; 1       ;
; microc:microc0|mux2:mux2|y[4]~41                ; 1       ;
; microc:microc0|registro:wp4|q[4]                ; 1       ;
; microc:microc0|mux2:mux2|y[4]~40                ; 1       ;
; microc:microc0|registro:wp1|q[4]                ; 1       ;
; microc:microc0|alu:alu0|Add0~18                 ; 1       ;
; microc:microc0|alu:alu0|Add0~17                 ; 1       ;
; microc:microc0|alu:alu0|Mux4~0                  ; 1       ;
; microc:microc0|regfile:bancoreg|regb~278        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~277        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~276        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~275        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~274        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~273        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~272        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~271        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~270        ; 1       ;
; microc:microc0|mux2:mux2|y[3]~38                ; 1       ;
; microc:microc0|registro:wp4|q[3]                ; 1       ;
; microc:microc0|mux2:mux2|y[3]~37                ; 1       ;
; microc:microc0|registro:wp1|q[3]                ; 1       ;
; microc:microc0|alu:alu0|Mux5~3                  ; 1       ;
; microc:microc0|regfile:bancoreg|rd2[2]~2        ; 1       ;
; microc:microc0|alu:alu0|Add0~14                 ; 1       ;
; microc:microc0|alu:alu0|Add0~13                 ; 1       ;
; microc:microc0|alu:alu0|Add0~12                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~268        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~267        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~266        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~265        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~264        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~263        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~262        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~261        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~260        ; 1       ;
; microc:microc0|mux2:mux2|y[2]~36                ; 1       ;
; microc:microc0|registro:wp4|q[2]                ; 1       ;
; microc:microc0|mux2:mux2|y[2]~35                ; 1       ;
; microc:microc0|registro:wp1|q[2]                ; 1       ;
; microc:microc0|alu:alu0|Add0~9                  ; 1       ;
; microc:microc0|alu:alu0|Add0~8                  ; 1       ;
; microc:microc0|alu:alu0|Mux6~2                  ; 1       ;
; microc:microc0|alu:alu0|Mux6~1                  ; 1       ;
; microc:microc0|alu:alu0|Mux6~0                  ; 1       ;
; microc:microc0|regfile:bancoreg|regb~258        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~257        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~256        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~255        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~254        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~253        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~252        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~251        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~250        ; 1       ;
; microc:microc0|mux2:mux2|y[1]~34                ; 1       ;
; microc:microc0|registro:wp4|q[1]                ; 1       ;
; microc:microc0|mux2:mux2|y[1]~33                ; 1       ;
; microc:microc0|registro:wp1|q[1]                ; 1       ;
; microc:microc0|regfile:bancoreg|regb~248        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~246        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~244        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~242        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~240        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~238        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~236        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~234        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~232        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~230        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~228        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~226        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~224        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~222        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~220        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~218        ; 1       ;
; microc:microc0|alu:alu0|Mux7~0                  ; 1       ;
; microc:microc0|regfile:bancoreg|rd1[0]~0        ; 1       ;
; microc:microc0|regfile:bancoreg|rd2[0]~0        ; 1       ;
; microc:microc0|alu:alu0|Add0~3                  ; 1       ;
; microc:microc0|alu:alu0|Add0~2                  ; 1       ;
; microc:microc0|alu:alu0|Add0~1                  ; 1       ;
; microc:microc0|regfile:bancoreg|regb~216        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~215        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~214        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~213        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~212        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~211        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~210        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~209        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~208        ; 1       ;
; microc:microc0|mux2:mux2|y[0]~31                ; 1       ;
; microc:microc0|registro:wp4|q[0]                ; 1       ;
; microc:microc0|mux2:mux2|y[0]~30                ; 1       ;
; microc:microc0|registro:wp1|q[0]                ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~190 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~189 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~188 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~187 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~186 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~185 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~184 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~183 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~182 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~181 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~180 ; 1       ;
; uc:uc0|Mux1~3                                   ; 1       ;
; uc:uc0|Mux1~2                                   ; 1       ;
; uc:uc0|Mux1~1                                   ; 1       ;
; uc:uc0|Mux1~0                                   ; 1       ;
; uc:uc0|Selector0~0                              ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~178 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~177 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~175 ; 1       ;
; microc:microc0|read_reg:rd4|q~8                 ; 1       ;
; microc:microc0|read_reg:rd4|q~7                 ; 1       ;
; microc:microc0|read_reg:rd4|q~6                 ; 1       ;
; microc:microc0|read_reg:rd4|q~5                 ; 1       ;
; microc:microc0|read_reg:rd4|q~4                 ; 1       ;
; microc:microc0|read_reg:rd4|q~3                 ; 1       ;
; microc:microc0|read_reg:rd4|q~2                 ; 1       ;
; microc:microc0|read_reg:rd4|q~0                 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~173 ; 1       ;
; microc:microc0|read_reg:rd3|q~8                 ; 1       ;
; microc:microc0|read_reg:rd3|q~7                 ; 1       ;
; microc:microc0|read_reg:rd3|q~6                 ; 1       ;
; microc:microc0|read_reg:rd3|q~5                 ; 1       ;
; microc:microc0|read_reg:rd3|q~4                 ; 1       ;
; microc:microc0|read_reg:rd3|q~3                 ; 1       ;
; microc:microc0|read_reg:rd3|q~2                 ; 1       ;
; microc:microc0|read_reg:rd3|q~0                 ; 1       ;
; microc:microc0|read_reg:rd2|q~8                 ; 1       ;
; microc:microc0|read_reg:rd2|q~7                 ; 1       ;
; microc:microc0|read_reg:rd2|q~6                 ; 1       ;
; microc:microc0|read_reg:rd2|q~5                 ; 1       ;
; microc:microc0|read_reg:rd2|q~4                 ; 1       ;
; microc:microc0|read_reg:rd2|q~3                 ; 1       ;
; microc:microc0|read_reg:rd2|q~2                 ; 1       ;
; microc:microc0|read_reg:rd2|q~0                 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~171 ; 1       ;
; microc:microc0|read_reg:rd1|q~9                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~206        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~205        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~204        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~203        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~202        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~201        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~200        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~199        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~198        ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~168 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~167 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~166 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~165 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~164 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~163 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~162 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~161 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~160 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~159 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~158 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~157 ; 1       ;
; microc:microc0|read_reg:rd1|q~8                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~196        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~195        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~194        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~193        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~192        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~191        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~190        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~189        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~188        ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~155 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~154 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~153 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~152 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~151 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~150 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~149 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~148 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~147 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~146 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~145 ; 1       ;
; microc:microc0|read_reg:rd1|q~7                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~186        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~185        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~184        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~183        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~182        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~181        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~180        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~179        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~178        ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~143 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~142 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~141 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~140 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~139 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~138 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~137 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~136 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~135 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~134 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~133 ; 1       ;
; microc:microc0|read_reg:rd1|q~6                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~176        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~175        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~174        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~173        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~172        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~171        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~170        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~169        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~168        ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~131 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~130 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~129 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~128 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~127 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~126 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~125 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~124 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~123 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~122 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~121 ; 1       ;
; microc:microc0|read_reg:rd1|q~5                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~166        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~165        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~164        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~163        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~162        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~161        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~160        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~159        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~158        ; 1       ;
; microc:microc0|read_reg:rd1|q~4                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~156        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~155        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~154        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~153        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~152        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~151        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~150        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~149        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~148        ; 1       ;
; microc:microc0|read_reg:rd1|q~3                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~146        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~145        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~144        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~143        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~142        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~141        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~140        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~139        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~138        ; 1       ;
; microc:microc0|read_reg:rd1|q~2                 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~136        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~135        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~134        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~133        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~132        ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~119 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~118 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~117 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~116 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~115 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~114 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~113 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~112 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~111 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~110 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~109 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~108 ; 1       ;
; microc:microc0|regfile:bancoreg|regb~131        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~130        ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~106 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~105 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~104 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~103 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~102 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~101 ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~99  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~98  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~97  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~96  ; 1       ;
; microc:microc0|regfile:bancoreg|regb~129        ; 1       ;
; microc:microc0|regfile:bancoreg|regb~128        ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~94  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~92  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~91  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~90  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~89  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~88  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~87  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~86  ; 1       ;
; microc:microc0|decoder:decod0|Decoder0~0        ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~81  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~80  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~79  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~78  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~77  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~75  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~74  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~70  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~69  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~68  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~67  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~66  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~64  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~63  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~59  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~58  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~57  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~56  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~55  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~54  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~53  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~52  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~51  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~50  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~49  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~46  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~45  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~44  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~43  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~42  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~40  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~39  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~38  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~37  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~36  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~34  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~33  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~32  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~31  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~30  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~29  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~28  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~27  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~26  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~25  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~24  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~22  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~21  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~20  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~19  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~18  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~17  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~16  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~15  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~14  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~13  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~12  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~10  ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~9   ; 1       ;
; microc:microc0|memprog:meminstrucciones|mem~5   ; 1       ;
; microc:microc0|read_reg:rd4|q[7]                ; 1       ;
; microc:microc0|read_reg:rd4|q[6]                ; 1       ;
; microc:microc0|read_reg:rd4|q[5]                ; 1       ;
; microc:microc0|read_reg:rd4|q[4]                ; 1       ;
; microc:microc0|read_reg:rd4|q[3]                ; 1       ;
; microc:microc0|read_reg:rd4|q[2]                ; 1       ;
; microc:microc0|read_reg:rd4|q[1]                ; 1       ;
; microc:microc0|read_reg:rd4|q[0]                ; 1       ;
; microc:microc0|read_reg:rd3|q[7]                ; 1       ;
; microc:microc0|read_reg:rd3|q[6]                ; 1       ;
; microc:microc0|read_reg:rd3|q[5]                ; 1       ;
; microc:microc0|read_reg:rd3|q[4]                ; 1       ;
; microc:microc0|read_reg:rd3|q[3]                ; 1       ;
; microc:microc0|read_reg:rd3|q[2]                ; 1       ;
; microc:microc0|read_reg:rd3|q[1]                ; 1       ;
; microc:microc0|read_reg:rd3|q[0]                ; 1       ;
; microc:microc0|read_reg:rd2|q[7]                ; 1       ;
; microc:microc0|read_reg:rd2|q[6]                ; 1       ;
; microc:microc0|read_reg:rd2|q[5]                ; 1       ;
; microc:microc0|read_reg:rd2|q[4]                ; 1       ;
; microc:microc0|read_reg:rd2|q[3]                ; 1       ;
; microc:microc0|read_reg:rd2|q[2]                ; 1       ;
; microc:microc0|read_reg:rd2|q[1]                ; 1       ;
; microc:microc0|read_reg:rd2|q[0]                ; 1       ;
; microc:microc0|read_reg:rd1|q[7]                ; 1       ;
; microc:microc0|read_reg:rd1|q[6]                ; 1       ;
; microc:microc0|read_reg:rd1|q[5]                ; 1       ;
; microc:microc0|read_reg:rd1|q[4]                ; 1       ;
; microc:microc0|read_reg:rd1|q[3]                ; 1       ;
; microc:microc0|read_reg:rd1|q[2]                ; 1       ;
; microc:microc0|read_reg:rd1|q[1]                ; 1       ;
; microc:microc0|read_reg:rd1|q[0]                ; 1       ;
; microc:microc0|alu:alu0|Add0~37                 ; 1       ;
; microc:microc0|alu:alu0|Add0~34                 ; 1       ;
; microc:microc0|alu:alu0|Add0~29                 ; 1       ;
; microc:microc0|alu:alu0|Add0~28                 ; 1       ;
; microc:microc0|alu:alu0|Add0~25                 ; 1       ;
; microc:microc0|alu:alu0|Add0~24                 ; 1       ;
; microc:microc0|alu:alu0|Add0~20                 ; 1       ;
; microc:microc0|alu:alu0|Add0~19                 ; 1       ;
; microc:microc0|alu:alu0|Add0~16                 ; 1       ;
; microc:microc0|alu:alu0|Add0~15                 ; 1       ;
; microc:microc0|alu:alu0|Add0~11                 ; 1       ;
; microc:microc0|alu:alu0|Add0~10                 ; 1       ;
; microc:microc0|alu:alu0|Add0~7                  ; 1       ;
; microc:microc0|alu:alu0|Add0~6                  ; 1       ;
; microc:microc0|alu:alu0|Add0~5                  ; 1       ;
; microc:microc0|registro:PC|q[9]~28              ; 1       ;
; microc:microc0|registro:PC|q[8]~27              ; 1       ;
; microc:microc0|registro:PC|q[8]~26              ; 1       ;
; microc:microc0|registro:PC|q[7]~25              ; 1       ;
; microc:microc0|registro:PC|q[7]~24              ; 1       ;
; microc:microc0|registro:PC|q[6]~23              ; 1       ;
; microc:microc0|registro:PC|q[6]~22              ; 1       ;
; microc:microc0|registro:PC|q[5]~21              ; 1       ;
; microc:microc0|registro:PC|q[5]~20              ; 1       ;
; microc:microc0|registro:PC|q[4]~19              ; 1       ;
; microc:microc0|registro:PC|q[4]~18              ; 1       ;
; microc:microc0|registro:PC|q[3]~17              ; 1       ;
; microc:microc0|registro:PC|q[3]~16              ; 1       ;
; microc:microc0|registro:PC|q[2]~15              ; 1       ;
; microc:microc0|registro:PC|q[2]~14              ; 1       ;
; microc:microc0|registro:PC|q[1]~13              ; 1       ;
; microc:microc0|registro:PC|q[1]~12              ; 1       ;
; microc:microc0|registro:PC|q[0]~11              ; 1       ;
; microc:microc0|registro:PC|q[0]~10              ; 1       ;
+-------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,143 / 54,004 ( 2 % ) ;
; C16 interconnects           ; 27 / 2,100 ( 1 % )     ;
; C4 interconnects            ; 742 / 36,000 ( 2 % )   ;
; Direct links                ; 116 / 54,004 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 366 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 41 / 1,900 ( 2 % )     ;
; R4 interconnects            ; 855 / 46,920 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.92) ; Number of LABs  (Total = 49) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 4                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 0                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.55) ; Number of LABs  (Total = 49) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 36                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 22                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.16) ; Number of LABs  (Total = 49) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 7                            ;
; 17                                           ; 3                            ;
; 18                                           ; 6                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 4                            ;
; 22                                           ; 0                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.24) ; Number of LABs  (Total = 49) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 8                            ;
; 3                                               ; 4                            ;
; 4                                               ; 2                            ;
; 5                                               ; 2                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 2                            ;
; 10                                              ; 5                            ;
; 11                                              ; 4                            ;
; 12                                              ; 2                            ;
; 13                                              ; 4                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
; 17                                              ; 2                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.49) ; Number of LABs  (Total = 49) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 4                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 4                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 4                            ;
; 30                                           ; 5                            ;
; 31                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                             ;
+-----------------+-------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                ; Delay Added in ns ;
+-----------------+-------------------------------------+-------------------+
; clk             ; microc:microc0|registro:PC|q[0],clk ; 107.1             ;
+-----------------+-------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                  ;
+---------------------------------+------------------------------------------+-------------------+
; Source Register                 ; Destination Register                     ; Delay Added in ns ;
+---------------------------------+------------------------------------------+-------------------+
; microc:microc0|registro:PC|q[5] ; regzero:regzero0|zero                    ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~121 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~25  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~57  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~89  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~97  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~1   ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~65  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~33  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~105 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~9   ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~41  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~73  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~113 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~17  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~81  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~49  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~122 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~98  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~106 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~114 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~26  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~2   ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~18  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~10  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~90  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~66  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~82  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~74  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~58  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~34  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~42  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~50  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~123 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~27  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~91  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~59  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~99  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~3   ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~35  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~67  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~115 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~19  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~51  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~83  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~107 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~11  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~75  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~43  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~124 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~100 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~116 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~108 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~28  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~4   ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~12  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~20  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~60  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~36  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~52  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~44  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~92  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~68  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~76  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~84  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~126 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~102 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~110 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~118 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~30  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~6   ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~22  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~14  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~94  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~70  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~86  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~78  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~62  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~38  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~46  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~54  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~127 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~31  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~95  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~63  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~103 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~7   ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~39  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~71  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~119 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~23  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~55  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~87  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~111 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~15  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~79  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~47  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~125 ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~29  ; 3.037             ;
; microc:microc0|registro:PC|q[5] ; microc:microc0|regfile:bancoreg|regb~61  ; 3.037             ;
+---------------------------------+------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 29 16:55:59 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CPU -c CPU
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "CPU"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 27 pins of 76 total pins
    Info (169086): Pin ent2[0] not assigned to an exact location on the device
    Info (169086): Pin ent2[1] not assigned to an exact location on the device
    Info (169086): Pin ent2[2] not assigned to an exact location on the device
    Info (169086): Pin ent2[3] not assigned to an exact location on the device
    Info (169086): Pin ent2[4] not assigned to an exact location on the device
    Info (169086): Pin ent2[5] not assigned to an exact location on the device
    Info (169086): Pin ent2[6] not assigned to an exact location on the device
    Info (169086): Pin ent3[0] not assigned to an exact location on the device
    Info (169086): Pin ent3[1] not assigned to an exact location on the device
    Info (169086): Pin ent3[2] not assigned to an exact location on the device
    Info (169086): Pin ent3[3] not assigned to an exact location on the device
    Info (169086): Pin ent3[4] not assigned to an exact location on the device
    Info (169086): Pin ent3[5] not assigned to an exact location on the device
    Info (169086): Pin ent3[6] not assigned to an exact location on the device
    Info (169086): Pin sal1[0] not assigned to an exact location on the device
    Info (169086): Pin sal3[0] not assigned to an exact location on the device
    Info (169086): Pin sal4[0] not assigned to an exact location on the device
    Info (169086): Pin pco[8] not assigned to an exact location on the device
    Info (169086): Pin pco[9] not assigned to an exact location on the device
    Info (169086): Pin ent4[0] not assigned to an exact location on the device
    Info (169086): Pin ent4[1] not assigned to an exact location on the device
    Info (169086): Pin ent4[2] not assigned to an exact location on the device
    Info (169086): Pin ent4[3] not assigned to an exact location on the device
    Info (169086): Pin ent4[4] not assigned to an exact location on the device
    Info (169086): Pin ent4[5] not assigned to an exact location on the device
    Info (169086): Pin ent4[6] not assigned to an exact location on the device
    Info (169086): Pin ent4[7] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: microc0|meminstrucciones|mem~12  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~13  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~16  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~17  from: datac  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~18  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~24  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~25  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~27  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~29  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~30  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~34  from: datac  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~37  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~40  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~41  from: datac  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~45  from: datac  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~47  from: datac  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~52  from: datac  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~54  from: datac  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~55  from: dataa  to: combout
    Info (332098): Cell: microc0|meminstrucciones|mem~58  from: dataa  to: combout
    Info (332098): Cell: uc0|WideOr0~0  from: dataa  to: combout
    Info (332098): Cell: uc0|WideOr0~0  from: datac  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN A12 (CLK9, LVDSCLK4p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node microc:microc0|registro:PC|q[1]
        Info (176357): Destination node microc:microc0|registro:PC|q[2]
        Info (176357): Destination node microc:microc0|registro:PC|q[3]
        Info (176357): Destination node microc:microc0|registro:PC|q[4]
        Info (176357): Destination node microc:microc0|registro:PC|q[5]
        Info (176357): Destination node microc:microc0|registro:PC|q[6]
        Info (176357): Destination node microc:microc0|registro:PC|q[7]
        Info (176357): Destination node microc:microc0|registro:PC|q[8]
        Info (176357): Destination node microc:microc0|registro:PC|q[9]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 27 (unused VREF, 3.3V VCCIO, 22 input, 5 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 21 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X38_Y0 to location X50_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 42 output pins without output pin load capacitance assignment
    Info (306007): Pin "sal1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sal4[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pco[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pco[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pco[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pco[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pco[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pco[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pco[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pco[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pco[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pco[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/Luis/Desktop/CPU Quartus + SimonSays(Sin Espera)/CPU Quartus/output_files/CPU.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 456 megabytes
    Info: Processing ended: Thu May 29 16:56:16 2014
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Luis/Desktop/CPU Quartus + SimonSays(Sin Espera)/CPU Quartus/output_files/CPU.fit.smsg.


