Classic Timing Analyzer report for CPU
Thu Mar 25 18:13:32 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                              ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 7.458 ns                         ; reset                                  ; multiplier:multiplier|product[55]       ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 17.220 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4] ; AluResult[30]                           ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.103 ns                        ; reset                                  ; Controle:Controle|estado[3]             ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 67.39 MHz ( period = 14.840 ns ) ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4] ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:MDR|Saida[21]              ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; 726          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                         ;            ;          ; 726          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                   ; To                                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 67.39 MHz ( period = 14.840 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.752 ns                ;
; N/A                                     ; 67.67 MHz ( period = 14.778 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.928 ns                ;
; N/A                                     ; 69.36 MHz ( period = 14.418 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.751 ns                ;
; N/A                                     ; 70.04 MHz ( period = 14.278 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.702 ns                ;
; N/A                                     ; 70.48 MHz ( period = 14.188 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.634 ns                ;
; N/A                                     ; 70.63 MHz ( period = 14.158 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.616 ns                ;
; N/A                                     ; 72.29 MHz ( period = 13.834 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][26] ; clock      ; clock    ; None                        ; None                      ; 3.141 ns                ;
; N/A                                     ; 72.29 MHz ( period = 13.834 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][22] ; clock      ; clock    ; None                        ; None                      ; 3.141 ns                ;
; N/A                                     ; 72.29 MHz ( period = 13.834 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][20] ; clock      ; clock    ; None                        ; None                      ; 3.141 ns                ;
; N/A                                     ; 72.29 MHz ( period = 13.834 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][21] ; clock      ; clock    ; None                        ; None                      ; 3.141 ns                ;
; N/A                                     ; 72.29 MHz ( period = 13.834 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][19] ; clock      ; clock    ; None                        ; None                      ; 3.140 ns                ;
; N/A                                     ; 72.35 MHz ( period = 13.822 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][30] ; clock      ; clock    ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 72.35 MHz ( period = 13.822 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][29] ; clock      ; clock    ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 72.35 MHz ( period = 13.822 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][18] ; clock      ; clock    ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 72.35 MHz ( period = 13.822 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][8]  ; clock      ; clock    ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 72.35 MHz ( period = 13.822 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][9]  ; clock      ; clock    ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 72.35 MHz ( period = 13.822 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][11] ; clock      ; clock    ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 72.35 MHz ( period = 13.822 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][12] ; clock      ; clock    ; None                        ; None                      ; 3.144 ns                ;
; N/A                                     ; 72.50 MHz ( period = 13.794 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.462 ns                ;
; N/A                                     ; 72.56 MHz ( period = 13.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][5]   ; clock      ; clock    ; None                        ; None                      ; 3.106 ns                ;
; N/A                                     ; 72.56 MHz ( period = 13.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][6]   ; clock      ; clock    ; None                        ; None                      ; 3.106 ns                ;
; N/A                                     ; 72.56 MHz ( period = 13.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][7]   ; clock      ; clock    ; None                        ; None                      ; 3.106 ns                ;
; N/A                                     ; 72.56 MHz ( period = 13.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][24]  ; clock      ; clock    ; None                        ; None                      ; 3.106 ns                ;
; N/A                                     ; 72.56 MHz ( period = 13.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][8]   ; clock      ; clock    ; None                        ; None                      ; 3.106 ns                ;
; N/A                                     ; 73.24 MHz ( period = 13.654 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][26] ; clock      ; clock    ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 73.24 MHz ( period = 13.654 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][22] ; clock      ; clock    ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 73.24 MHz ( period = 13.654 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][20] ; clock      ; clock    ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 73.24 MHz ( period = 13.654 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][21] ; clock      ; clock    ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 73.24 MHz ( period = 13.654 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][19] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 73.26 MHz ( period = 13.650 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][16] ; clock      ; clock    ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 73.26 MHz ( period = 13.650 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][17] ; clock      ; clock    ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 73.29 MHz ( period = 13.644 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][25] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 73.29 MHz ( period = 13.644 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][13] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 73.29 MHz ( period = 13.644 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][14] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 73.29 MHz ( period = 13.644 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][15] ; clock      ; clock    ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 73.30 MHz ( period = 13.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][30] ; clock      ; clock    ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 73.30 MHz ( period = 13.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][29] ; clock      ; clock    ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 73.30 MHz ( period = 13.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][18] ; clock      ; clock    ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 73.30 MHz ( period = 13.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][8]  ; clock      ; clock    ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 73.30 MHz ( period = 13.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][9]  ; clock      ; clock    ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 73.30 MHz ( period = 13.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][11] ; clock      ; clock    ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 73.30 MHz ( period = 13.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][12] ; clock      ; clock    ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 73.43 MHz ( period = 13.618 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[6][25]  ; clock      ; clock    ; None                        ; None                      ; 3.038 ns                ;
; N/A                                     ; 73.43 MHz ( period = 13.618 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[6][18]  ; clock      ; clock    ; None                        ; None                      ; 3.038 ns                ;
; N/A                                     ; 73.43 MHz ( period = 13.618 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[6][16]  ; clock      ; clock    ; None                        ; None                      ; 3.038 ns                ;
; N/A                                     ; 73.43 MHz ( period = 13.618 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[6][17]  ; clock      ; clock    ; None                        ; None                      ; 3.038 ns                ;
; N/A                                     ; 73.45 MHz ( period = 13.614 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[9][5]   ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 73.45 MHz ( period = 13.614 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[9][6]   ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 73.45 MHz ( period = 13.614 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[9][7]   ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 73.45 MHz ( period = 13.614 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[9][24]  ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 73.45 MHz ( period = 13.614 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[9][8]   ; clock      ; clock    ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 73.59 MHz ( period = 13.588 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[6][2]   ; clock      ; clock    ; None                        ; None                      ; 3.007 ns                ;
; N/A                                     ; 73.69 MHz ( period = 13.570 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[20][1]  ; clock      ; clock    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 73.69 MHz ( period = 13.570 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[20][6]  ; clock      ; clock    ; None                        ; None                      ; 2.988 ns                ;
; N/A                                     ; 73.76 MHz ( period = 13.558 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][27]  ; clock      ; clock    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 73.76 MHz ( period = 13.558 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][19]  ; clock      ; clock    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 73.77 MHz ( period = 13.556 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][5]  ; clock      ; clock    ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 73.77 MHz ( period = 13.556 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][6]  ; clock      ; clock    ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 73.77 MHz ( period = 13.556 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][7]  ; clock      ; clock    ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 73.77 MHz ( period = 13.556 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][24] ; clock      ; clock    ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][4]  ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][5]  ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][6]  ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][7]  ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][24] ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][8]  ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][9]  ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][10] ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][11] ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][12] ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][13] ; clock      ; clock    ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 73.83 MHz ( period = 13.544 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.336 ns                ;
; N/A                                     ; 73.84 MHz ( period = 13.542 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][0]  ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 73.84 MHz ( period = 13.542 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][1]  ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 73.84 MHz ( period = 13.542 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][2]  ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 73.84 MHz ( period = 13.542 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][3]  ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 73.84 MHz ( period = 13.542 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[31][23] ; clock      ; clock    ; None                        ; None                      ; 2.999 ns                ;
; N/A                                     ; 73.91 MHz ( period = 13.530 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][1]   ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 73.91 MHz ( period = 13.530 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][2]   ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 73.91 MHz ( period = 13.530 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][3]   ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 73.91 MHz ( period = 13.530 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][4]   ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 73.91 MHz ( period = 13.530 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[20][5]  ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 73.91 MHz ( period = 13.530 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[9][23]  ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][0]  ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][1]  ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][2]  ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][3]  ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][4]  ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][23] ; clock      ; clock    ; None                        ; None                      ; 2.992 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[22][15] ; clock      ; clock    ; None                        ; None                      ; 2.967 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[18][25] ; clock      ; clock    ; None                        ; None                      ; 2.961 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[18][20] ; clock      ; clock    ; None                        ; None                      ; 2.961 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[18][21] ; clock      ; clock    ; None                        ; None                      ; 2.961 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[18][18] ; clock      ; clock    ; None                        ; None                      ; 2.961 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.476 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[18][19] ; clock      ; clock    ; None                        ; None                      ; 2.961 ns                ;
; N/A                                     ; 74.23 MHz ( period = 13.472 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[13][27] ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][16] ; clock      ; clock    ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][17] ; clock      ; clock    ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 74.27 MHz ( period = 13.464 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[18][0]  ; clock      ; clock    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 74.27 MHz ( period = 13.464 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[18][1]  ; clock      ; clock    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 74.27 MHz ( period = 13.464 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][25] ; clock      ; clock    ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 74.27 MHz ( period = 13.464 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][13] ; clock      ; clock    ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 74.27 MHz ( period = 13.464 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][14] ; clock      ; clock    ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 74.27 MHz ( period = 13.464 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][15] ; clock      ; clock    ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][4]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][5]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][6]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][7]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][24] ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][8]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][9]  ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][10] ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][11] ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][12] ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.28 MHz ( period = 13.462 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][13] ; clock      ; clock    ; None                        ; None                      ; 2.954 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][0]  ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][1]  ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][2]  ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][3]  ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][23] ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][29] ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][7]  ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][9]  ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][10] ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][11] ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][12] ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 74.37 MHz ( period = 13.446 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[22][2]  ; clock      ; clock    ; None                        ; None                      ; 2.936 ns                ;
; N/A                                     ; 74.37 MHz ( period = 13.446 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][10] ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 74.37 MHz ( period = 13.446 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[22][15] ; clock      ; clock    ; None                        ; None                      ; 2.936 ns                ;
; N/A                                     ; 74.45 MHz ( period = 13.432 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[24][29] ; clock      ; clock    ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 74.45 MHz ( period = 13.432 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[24][7]  ; clock      ; clock    ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 74.45 MHz ( period = 13.432 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[24][9]  ; clock      ; clock    ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 74.45 MHz ( period = 13.432 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[24][10] ; clock      ; clock    ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 74.45 MHz ( period = 13.432 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[24][11] ; clock      ; clock    ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 74.45 MHz ( period = 13.432 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[24][12] ; clock      ; clock    ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 74.46 MHz ( period = 13.430 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[13][30] ; clock      ; clock    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 74.46 MHz ( period = 13.430 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[13][28] ; clock      ; clock    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 74.46 MHz ( period = 13.430 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[13][29] ; clock      ; clock    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 74.48 MHz ( period = 13.426 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[25][28] ; clock      ; clock    ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 74.48 MHz ( period = 13.426 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][28] ; clock      ; clock    ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 74.48 MHz ( period = 13.426 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[8][25]  ; clock      ; clock    ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 74.48 MHz ( period = 13.426 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[24][21] ; clock      ; clock    ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 74.48 MHz ( period = 13.426 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[8][21]  ; clock      ; clock    ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 74.52 MHz ( period = 13.420 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][28] ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 74.52 MHz ( period = 13.420 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[29][27] ; clock      ; clock    ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[6][25]  ; clock      ; clock    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][25] ; clock      ; clock    ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[6][18]  ; clock      ; clock    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][16] ; clock      ; clock    ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[6][16]  ; clock      ; clock    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[6][17]  ; clock      ; clock    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][12] ; clock      ; clock    ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][13] ; clock      ; clock    ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][14] ; clock      ; clock    ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 74.54 MHz ( period = 13.416 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][15] ; clock      ; clock    ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 74.57 MHz ( period = 13.410 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[24][28] ; clock      ; clock    ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 74.57 MHz ( period = 13.410 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[24][21] ; clock      ; clock    ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[21][26] ; clock      ; clock    ; None                        ; None                      ; 2.923 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[21][27] ; clock      ; clock    ; None                        ; None                      ; 2.923 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][25]  ; clock      ; clock    ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[21][22] ; clock      ; clock    ; None                        ; None                      ; 2.923 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[21][20] ; clock      ; clock    ; None                        ; None                      ; 2.923 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[21][21] ; clock      ; clock    ; None                        ; None                      ; 2.923 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[8][21]  ; clock      ; clock    ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[21][18] ; clock      ; clock    ; None                        ; None                      ; 2.923 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[21][19] ; clock      ; clock    ; None                        ; None                      ; 2.923 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[21][11] ; clock      ; clock    ; None                        ; None                      ; 2.923 ns                ;
; N/A                                     ; 74.65 MHz ( period = 13.396 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[7][31]  ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.68 MHz ( period = 13.390 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[9][27]  ; clock      ; clock    ; None                        ; None                      ; 2.914 ns                ;
; N/A                                     ; 74.68 MHz ( period = 13.390 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[9][19]  ; clock      ; clock    ; None                        ; None                      ; 2.914 ns                ;
; N/A                                     ; 74.70 MHz ( period = 13.386 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[6][2]   ; clock      ; clock    ; None                        ; None                      ; 2.906 ns                ;
; N/A                                     ; 74.72 MHz ( period = 13.384 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[22][2]  ; clock      ; clock    ; None                        ; None                      ; 2.905 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][4]  ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][5]  ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][6]  ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][7]  ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][24] ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][8]  ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][9]  ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][10] ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][11] ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][12] ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][13] ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.76 MHz ( period = 13.376 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][5]  ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.76 MHz ( period = 13.376 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][6]  ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.76 MHz ( period = 13.376 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][7]  ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.76 MHz ( period = 13.376 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[29][24] ; clock      ; clock    ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; 74.76 MHz ( period = 13.376 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[3][16]  ; clock      ; clock    ; None                        ; None                      ; 2.903 ns                ;
; N/A                                     ; 74.76 MHz ( period = 13.376 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[3][17]  ; clock      ; clock    ; None                        ; None                      ; 2.903 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][27] ; clock      ; clock    ; None                        ; None                      ; 2.903 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][20] ; clock      ; clock    ; None                        ; None                      ; 2.903 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][18] ; clock      ; clock    ; None                        ; None                      ; 2.903 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][17] ; clock      ; clock    ; None                        ; None                      ; 2.903 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][19] ; clock      ; clock    ; None                        ; None                      ; 2.903 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[6][25]  ; clock      ; clock    ; None                        ; None                      ; 2.914 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[6][18]  ; clock      ; clock    ; None                        ; None                      ; 2.914 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[6][16]  ; clock      ; clock    ; None                        ; None                      ; 2.914 ns                ;
; N/A                                     ; 74.81 MHz ( period = 13.368 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[6][17]  ; clock      ; clock    ; None                        ; None                      ; 2.914 ns                ;
; N/A                                     ; 74.82 MHz ( period = 13.366 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][2]  ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.82 MHz ( period = 13.366 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][3]  ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;                                               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                   ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                      ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 0.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 0.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]             ; clock      ; clock    ; None                       ; None                       ; 0.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16] ; clock      ; clock    ; None                       ; None                       ; 0.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 0.757 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25] ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[24]                          ; MuxRegData:MuxRegData|MuxRegDataOut[24] ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[29]                          ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 0.793 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17] ; clock      ; clock    ; None                       ; None                       ; 0.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28] ; clock      ; clock    ; None                       ; None                       ; 0.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19] ; clock      ; clock    ; None                       ; None                       ; 0.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24] ; clock      ; clock    ; None                       ; None                       ; 0.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; clock      ; clock    ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30] ; clock      ; clock    ; None                       ; None                       ; 0.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.892 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 0.732 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29] ; clock      ; clock    ; None                       ; None                       ; 0.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23] ; clock      ; clock    ; None                       ; None                       ; 0.825 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadsize:loadsize|saida[22]             ; clock      ; clock    ; None                       ; None                       ; 0.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22] ; clock      ; clock    ; None                       ; None                       ; 0.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadsize:loadsize|saida[7]              ; clock      ; clock    ; None                       ; None                       ; 0.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; clock      ; clock    ; None                       ; None                       ; 0.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadsize:loadsize|saida[5]              ; clock      ; clock    ; None                       ; None                       ; 0.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 0.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadsize:loadsize|saida[2]              ; clock      ; clock    ; None                       ; None                       ; 0.472 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadsize:loadsize|saida[3]              ; clock      ; clock    ; None                       ; None                       ; 0.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]             ; clock      ; clock    ; None                       ; None                       ; 0.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.009 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.038 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[7]                         ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.179 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[15]                          ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[23]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.080 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadsize:loadsize|saida[4]              ; clock      ; clock    ; None                       ; None                       ; 0.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadsize:loadsize|saida[0]              ; clock      ; clock    ; None                       ; None                       ; 0.643 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadsize:loadsize|saida[25]             ; clock      ; clock    ; None                       ; None                       ; 0.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[18]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]    ; clock      ; clock    ; None                       ; None                       ; 0.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadsize:loadsize|saida[29]             ; clock      ; clock    ; None                       ; None                       ; 0.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadsize:loadsize|saida[21]             ; clock      ; clock    ; None                       ; None                       ; 0.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]    ; clock      ; clock    ; None                       ; None                       ; 0.879 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[4]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]     ; clock      ; clock    ; None                       ; None                       ; 0.706 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[17]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]    ; clock      ; clock    ; None                       ; None                       ; 0.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.178 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]     ; clock      ; clock    ; None                       ; None                       ; 0.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]    ; clock      ; clock    ; None                       ; None                       ; 0.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[12]                          ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]    ; clock      ; clock    ; None                       ; None                       ; 0.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]    ; clock      ; clock    ; None                       ; None                       ; 0.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.220 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[3]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.429 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[8]                           ; MuxRegData:MuxRegData|MuxRegDataOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[20]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]    ; clock      ; clock    ; None                       ; None                       ; 0.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]    ; clock      ; clock    ; None                       ; None                       ; 0.820 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]             ; clock      ; clock    ; None                       ; None                       ; 0.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[14]                          ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[16]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]    ; clock      ; clock    ; None                       ; None                       ; 0.861 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadsize:loadsize|saida[20]             ; clock      ; clock    ; None                       ; None                       ; 0.807 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.475 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.367 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.357 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]    ; clock      ; clock    ; None                       ; None                       ; 0.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]    ; clock      ; clock    ; None                       ; None                       ; 0.951 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[22]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]    ; clock      ; clock    ; None                       ; None                       ; 0.953 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.398 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[23]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]    ; clock      ; clock    ; None                       ; None                       ; 0.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadsize:loadsize|saida[9]              ; clock      ; clock    ; None                       ; None                       ; 0.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.437 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[8]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.454 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadsize:loadsize|saida[15]             ; clock      ; clock    ; None                       ; None                       ; 0.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[2]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.508 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[26]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]    ; clock      ; clock    ; None                       ; None                       ; 1.038 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]    ; clock      ; clock    ; None                       ; None                       ; 1.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[5]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]     ; clock      ; clock    ; None                       ; None                       ; 1.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]    ; clock      ; clock    ; None                       ; None                       ; 1.215 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadsize:loadsize|saida[11]             ; clock      ; clock    ; None                       ; None                       ; 0.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[15]                            ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.847 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.674 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadsize:loadsize|saida[13]             ; clock      ; clock    ; None                       ; None                       ; 0.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[6]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.529 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[31]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]    ; clock      ; clock    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[2]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]    ; clock      ; clock    ; None                       ; None                       ; 1.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]     ; clock      ; clock    ; None                       ; None                       ; 1.082 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.722 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[1]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]     ; clock      ; clock    ; None                       ; None                       ; 1.105 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[9]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]     ; clock      ; clock    ; None                       ; None                       ; 1.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]    ; clock      ; clock    ; None                       ; None                       ; 1.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]    ; clock      ; clock    ; None                       ; None                       ; 1.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[15]                            ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.757 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadsize:loadsize|saida[31]             ; clock      ; clock    ; None                       ; None                       ; 1.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadsize:loadsize|saida[16]             ; clock      ; clock    ; None                       ; None                       ; 1.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.949 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[0]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[2]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.976 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadsize:loadsize|saida[27]             ; clock      ; clock    ; None                       ; None                       ; 1.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]     ; clock      ; clock    ; None                       ; None                       ; 1.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[21]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]    ; clock      ; clock    ; None                       ; None                       ; 1.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[21]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 1.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]    ; clock      ; clock    ; None                       ; None                       ; 1.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadsize:loadsize|saida[6]              ; clock      ; clock    ; None                       ; None                       ; 1.161 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadsize:loadsize|saida[12]             ; clock      ; clock    ; None                       ; None                       ; 0.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[0]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[20]         ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.849 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[2]                           ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.815 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.064 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadsize:loadsize|saida[1]              ; clock      ; clock    ; None                       ; None                       ; 1.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]    ; clock      ; clock    ; None                       ; None                       ; 1.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 2.085 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadsize:loadsize|saida[30]             ; clock      ; clock    ; None                       ; None                       ; 1.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[0]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[0]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]    ; clock      ; clock    ; None                       ; None                       ; 1.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[0]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.276 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[18]                        ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[4]                             ; MuxRegData:MuxRegData|MuxRegDataOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[2]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[0]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.754 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[3]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[25]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 1.928 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[14]                            ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]     ; clock      ; clock    ; None                       ; None                       ; 1.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[26]                          ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.939 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[8]       ; MuxRegData:MuxRegData|MuxRegDataOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.953 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[3]                           ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.933 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.790 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[2]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.980 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.993 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.825 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]     ; clock      ; clock    ; None                       ; None                       ; 1.364 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]    ; clock      ; clock    ; None                       ; None                       ; 1.331 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[7]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]     ; clock      ; clock    ; None                       ; None                       ; 1.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[2]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28] ; clock      ; clock    ; None                       ; None                       ; 2.179 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[7]                           ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.951 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 2.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; clock      ; clock    ; None                       ; None                       ; 2.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[2]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.790 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxRegData:MuxRegData|MuxRegDataOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]    ; clock      ; clock    ; None                       ; None                       ; 1.429 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]     ; clock      ; clock    ; None                       ; None                       ; 1.398 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; clock      ; clock    ; None                       ; None                       ; 2.082 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[16]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]    ; clock      ; clock    ; None                       ; None                       ; 1.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[2]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; clock      ; clock    ; None                       ; None                       ; 2.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.874 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[29]         ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 2.021 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 2.021 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]     ; clock      ; clock    ; None                       ; None                       ; 1.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 2.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22] ; clock      ; clock    ; None                       ; None                       ; 2.064 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[17]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]    ; clock      ; clock    ; None                       ; None                       ; 1.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[13]                        ; MuxRegData:MuxRegData|MuxRegDataOut[13] ; clock      ; clock    ; None                       ; None                       ; 2.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[18]         ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 2.089 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[4]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; clock      ; clock    ; None                       ; None                       ; 2.186 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[13]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]    ; clock      ; clock    ; None                       ; None                       ; 1.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[2]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31] ; clock      ; clock    ; None                       ; None                       ; 2.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[7]          ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 2.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[1]          ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 2.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 2.104 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[19]                            ; MuxRegData:MuxRegData|MuxRegDataOut[19] ; clock      ; clock    ; None                       ; None                       ; 2.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 2.097 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                         ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 7.458 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 7.319 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 7.310 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 7.284 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 7.148 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 7.014 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 6.947 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 6.947 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 6.947 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 6.947 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 6.947 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 6.947 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 6.947 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 6.911 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 6.889 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 6.797 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 6.771 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 6.771 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 6.771 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 6.760 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 6.760 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 6.760 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 6.758 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 6.686 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 6.657 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 6.620 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 6.528 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 6.526 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 6.520 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 6.520 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 6.520 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 6.520 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 6.520 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 6.520 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 6.520 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 6.463 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 6.463 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 6.463 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 6.463 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 6.417 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 6.348 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 6.340 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 6.340 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 6.340 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 6.340 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 6.314 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 6.295 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 6.289 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 6.240 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 6.240 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 6.240 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 6.240 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 6.240 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 6.240 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 6.240 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 6.240 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 6.229 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 6.229 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 6.229 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 6.229 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 6.229 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 6.229 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 6.229 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 6.229 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 6.229 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 6.229 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 6.214 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 6.205 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 6.205 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 6.205 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 6.205 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 6.205 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 6.205 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 6.205 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 6.205 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 6.205 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 6.039 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 6.017 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 5.998 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 5.986 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 5.944 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 5.931 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 5.817 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 5.795 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 5.713 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 5.704 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 5.651 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 5.605 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 5.525 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 5.467 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 5.248 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 5.221 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 5.203 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 5.192 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 5.109 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 4.972 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 4.868 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 4.846 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 4.846 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 4.674 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 4.674 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 4.648 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 4.648 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 4.609 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 4.609 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 4.552 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 4.539 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 4.395 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 4.362 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 4.362 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 4.362 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 4.362 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 4.092 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 4.092 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 4.076 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 4.076 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 4.057 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 4.037 ns   ; reset ; Controle:Controle|ALUSrcA                     ; clock    ;
; N/A   ; None         ; 4.037 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 3.930 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 3.702 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 3.702 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 3.545 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A   ; None         ; 3.534 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 3.534 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 3.467 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 3.467 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 3.467 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 3.467 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 3.467 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 3.423 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 3.415 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 3.410 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 3.351 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 3.345 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.197 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 3.184 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 3.184 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 3.082 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 3.082 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 3.082 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 3.082 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 2.966 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 2.966 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 2.880 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 2.777 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 2.294 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 1.949 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 1.949 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 1.773 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 1.346 ns   ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A   ; None         ; 0.597 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 0.597 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 0.522 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 0.395 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 0.395 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 0.345 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 0.342 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 0.342 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 17.220 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 17.189 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 17.009 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 17.003 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.972 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.939 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.894 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.879 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.792 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.722 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.697 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.677 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.662 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.572 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.480 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.451 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.420 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.369 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.356 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.355 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.343 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.338 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.266 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.240 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.170 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.158 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.143 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.139 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.126 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.125 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.110 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.088 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.049 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.043 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.028 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.005 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.974 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.959 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.928 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.926 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.846 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.825 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.803 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.794 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.794 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.742 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.724 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.721 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.721 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.688 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.679 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.664 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.659 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.657 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.614 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.595 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.587 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.580 ns  ; Controle:Controle|ALUSrcA               ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.574 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.564 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.558 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.544 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.527 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.505 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.504 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.499 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.497 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.492 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.484 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.482 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.477 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.444 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.442 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.415 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.407 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.384 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.374 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.363 ns  ; Controle:Controle|ALUSrcA               ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.362 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.357 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.347 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.347 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.314 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.302 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.292 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.286 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.277 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.269 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.257 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.254 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.232 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.227 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.226 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.226 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.217 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.190 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.177 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.165 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.161 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 15.141 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.130 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 15.128 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.108 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.072 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.069 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.051 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.046 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.040 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.035 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.009 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.976 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.976 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.962 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.961 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.952 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.950 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.948 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.947 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.931 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.931 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.928 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.916 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.911 ns  ; Registrador:PC|Saida[3]                 ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.910 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.890 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.880 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.871 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.870 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.840 ns  ; Registrador:A|Saida[0]                  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.835 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.824 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 14.820 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.811 ns  ; Controle:Controle|ALUSrcA               ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.811 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 14.808 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.797 ns  ; Registrador:A|Saida[5]                  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.778 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.759 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.751 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.748 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.744 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.734 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.734 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 14.731 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.729 ns  ; Controle:Controle|ALUSrcA               ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.718 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.699 ns  ; Registrador:A|Saida[3]                  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.694 ns  ; Registrador:PC|Saida[3]                 ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.694 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.686 ns  ; Registrador:A|Saida[1]                  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.681 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.681 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.675 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.641 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.638 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.636 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.636 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.627 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.623 ns  ; Registrador:A|Saida[0]                  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.621 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.611 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 14.609 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.604 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.593 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.580 ns  ; Registrador:A|Saida[5]                  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.564 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.561 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.537 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.528 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.518 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.517 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.513 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.506 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.497 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.482 ns  ; Registrador:A|Saida[3]                  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.481 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.469 ns  ; Registrador:A|Saida[1]                  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.459 ns  ; Controle:Controle|ALUControl[2]         ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.457 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.444 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.439 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.435 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.427 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 14.426 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.419 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.417 ns  ; Controle:Controle|ALUControl[0]         ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.410 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.393 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.380 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.375 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.365 ns  ; Controle:Controle|ALUSrcA               ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.334 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.326 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.321 ns  ; Registrador:PC|Saida[5]                 ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.320 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.317 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.314 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.312 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.303 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.297 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[21] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; -0.103 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -0.103 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -0.106 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -0.156 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -0.156 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -0.283 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -0.358 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -0.358 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -0.408 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -0.408 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -0.547 ns ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A           ; None        ; -1.534 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -2.055 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A           ; None        ; -2.538 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -2.608 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -2.608 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -2.641 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -2.686 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -2.727 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -2.727 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -2.815 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -2.819 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -2.819 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -2.819 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -2.820 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -2.820 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -2.821 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -2.821 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -2.843 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -2.843 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -2.843 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -2.843 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -2.945 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -2.945 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -2.954 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -2.954 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -2.958 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -3.027 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -3.055 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -3.081 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.106 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -3.112 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -3.171 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -3.176 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -3.176 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -3.176 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -3.177 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -3.178 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -3.179 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -3.183 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -3.183 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -3.184 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -3.188 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -3.205 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -3.211 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -3.213 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -3.228 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -3.228 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -3.228 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -3.228 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -3.228 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -3.256 ns ; reset ; Controle:Controle|ALUSrcA                     ; clock    ;
; N/A           ; None        ; -3.267 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -3.277 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -3.295 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -3.295 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -3.306 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -3.324 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -3.324 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -3.326 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -3.326 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -3.327 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -3.327 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -3.328 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -3.328 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -3.329 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -3.329 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -3.329 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -3.331 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -3.331 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -3.333 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -3.333 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -3.338 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -3.366 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -3.366 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -3.369 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -3.369 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -3.373 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -3.374 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -3.374 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -3.375 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -3.375 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -3.376 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -3.376 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -3.376 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -3.378 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -3.378 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -3.378 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -3.378 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -3.380 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -3.380 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -3.383 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -3.383 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -3.384 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -3.384 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -3.387 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -3.387 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -3.387 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -3.387 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -3.387 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -3.387 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -3.394 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -3.397 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -3.400 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -3.413 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -3.432 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -3.454 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -3.463 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -3.463 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -3.465 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -3.596 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -3.608 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -3.608 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -3.614 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -3.615 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -3.632 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -3.633 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -3.664 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -3.686 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -3.691 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -3.696 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -3.698 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -3.707 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -3.714 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -3.774 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -3.805 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -3.810 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -3.815 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -3.828 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -3.848 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -3.853 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -3.853 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A           ; None        ; -3.863 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -3.873 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -3.875 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -3.904 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -3.905 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -3.911 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -3.915 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -3.921 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -3.944 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -3.949 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -3.976 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -3.983 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -4.017 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -4.044 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -4.050 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -4.050 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -4.050 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -4.050 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -4.050 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -4.054 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -4.057 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -4.058 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -4.067 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -4.067 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -4.067 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -4.067 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -4.067 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -4.067 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -4.067 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -4.173 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -4.173 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -4.180 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -4.196 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -4.214 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -4.247 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -4.289 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -4.300 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -4.313 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -4.332 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -4.353 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -4.358 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -4.379 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -4.409 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A           ; None        ; -4.409 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -4.607 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -4.607 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 25 18:13:31 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 22 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected gated clock "MuxMemAdd:MuxMemAdd|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[0]" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
Info: Clock "clock" has Internal fmax of 67.39 MHz between source register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" and destination register "MuxRegData:MuxRegData|MuxRegDataOut[0]" (period= 14.84 ns)
    Info: + Longest register to register delay is 6.752 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X9_Y11_N16; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]'
        Info: 2: + IC(0.227 ns) + CELL(0.053 ns) = 0.280 ns; Loc. = LCCOMB_X9_Y11_N4; Fanout = 3; COMB Node = 'Ula32:Alu|Mux59~0'
        Info: 3: + IC(0.660 ns) + CELL(0.357 ns) = 1.297 ns; Loc. = LCCOMB_X10_Y9_N4; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[5]~53'
        Info: 4: + IC(0.215 ns) + CELL(0.053 ns) = 1.565 ns; Loc. = LCCOMB_X10_Y9_N0; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[7]~49'
        Info: 5: + IC(0.232 ns) + CELL(0.053 ns) = 1.850 ns; Loc. = LCCOMB_X10_Y9_N28; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[9]~45'
        Info: 6: + IC(0.367 ns) + CELL(0.053 ns) = 2.270 ns; Loc. = LCCOMB_X10_Y9_N24; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[11]~41'
        Info: 7: + IC(0.308 ns) + CELL(0.053 ns) = 2.631 ns; Loc. = LCCOMB_X10_Y9_N20; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[13]~37'
        Info: 8: + IC(0.205 ns) + CELL(0.053 ns) = 2.889 ns; Loc. = LCCOMB_X10_Y9_N16; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[15]~33'
        Info: 9: + IC(0.675 ns) + CELL(0.053 ns) = 3.617 ns; Loc. = LCCOMB_X15_Y9_N20; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[17]~29'
        Info: 10: + IC(0.221 ns) + CELL(0.053 ns) = 3.891 ns; Loc. = LCCOMB_X15_Y9_N0; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[19]~25'
        Info: 11: + IC(0.231 ns) + CELL(0.053 ns) = 4.175 ns; Loc. = LCCOMB_X15_Y9_N28; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[21]~21'
        Info: 12: + IC(0.380 ns) + CELL(0.053 ns) = 4.608 ns; Loc. = LCCOMB_X15_Y9_N24; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[23]~17'
        Info: 13: + IC(0.307 ns) + CELL(0.053 ns) = 4.968 ns; Loc. = LCCOMB_X15_Y9_N4; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[25]~13'
        Info: 14: + IC(0.210 ns) + CELL(0.053 ns) = 5.231 ns; Loc. = LCCOMB_X15_Y9_N16; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[27]~9'
        Info: 15: + IC(0.300 ns) + CELL(0.053 ns) = 5.584 ns; Loc. = LCCOMB_X14_Y9_N16; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[29]~6'
        Info: 16: + IC(0.224 ns) + CELL(0.053 ns) = 5.861 ns; Loc. = LCCOMB_X14_Y9_N18; Fanout = 12; COMB Node = 'Ula32:Alu|carry_temp[30]~7'
        Info: 17: + IC(0.220 ns) + CELL(0.154 ns) = 6.235 ns; Loc. = LCCOMB_X14_Y9_N0; Fanout = 1; COMB Node = 'MuxRegData:MuxRegData|Mux0~0'
        Info: 18: + IC(0.206 ns) + CELL(0.053 ns) = 6.494 ns; Loc. = LCCOMB_X14_Y9_N4; Fanout = 1; COMB Node = 'MuxRegData:MuxRegData|Mux0~4'
        Info: 19: + IC(0.205 ns) + CELL(0.053 ns) = 6.752 ns; Loc. = LCCOMB_X14_Y9_N12; Fanout = 33; REG Node = 'MuxRegData:MuxRegData|MuxRegDataOut[0]'
        Info: Total cell delay = 1.359 ns ( 20.13 % )
        Info: Total interconnect delay = 5.393 ns ( 79.87 % )
    Info: - Smallest clock skew is 0.010 ns
        Info: + Shortest clock path from clock "clock" to destination register is 6.452 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(1.145 ns) + CELL(0.712 ns) = 2.711 ns; Loc. = LCFF_X13_Y11_N3; Fanout = 9; REG Node = 'Controle:Controle|RegData[3]'
            Info: 3: + IC(0.533 ns) + CELL(0.346 ns) = 3.590 ns; Loc. = LCCOMB_X14_Y11_N0; Fanout = 1; COMB Node = 'MuxRegData:MuxRegData|Mux32~0'
            Info: 4: + IC(1.689 ns) + CELL(0.000 ns) = 5.279 ns; Loc. = CLKCTRL_G8; Fanout = 32; COMB Node = 'MuxRegData:MuxRegData|Mux32~0clkctrl'
            Info: 5: + IC(0.945 ns) + CELL(0.228 ns) = 6.452 ns; Loc. = LCCOMB_X14_Y9_N12; Fanout = 33; REG Node = 'MuxRegData:MuxRegData|MuxRegDataOut[0]'
            Info: Total cell delay = 2.140 ns ( 33.17 % )
            Info: Total interconnect delay = 4.312 ns ( 66.83 % )
        Info: - Longest clock path from clock "clock" to source register is 6.442 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(0.999 ns) + CELL(0.712 ns) = 2.565 ns; Loc. = LCFF_X7_Y10_N13; Fanout = 43; REG Node = 'Controle:Controle|ALUSrcB[0]'
            Info: 3: + IC(0.594 ns) + CELL(0.228 ns) = 3.387 ns; Loc. = LCCOMB_X10_Y10_N4; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
            Info: 4: + IC(1.867 ns) + CELL(0.000 ns) = 5.254 ns; Loc. = CLKCTRL_G5; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
            Info: 5: + IC(0.960 ns) + CELL(0.228 ns) = 6.442 ns; Loc. = LCCOMB_X9_Y11_N16; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]'
            Info: Total cell delay = 2.022 ns ( 31.39 % )
            Info: Total interconnect delay = 4.420 ns ( 68.61 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.678 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:MDR|Saida[21]" and destination pin or register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" for clock "clock" (Hold time is 3.279 ns)
    Info: + Largest clock skew is 3.903 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.371 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(0.999 ns) + CELL(0.712 ns) = 2.565 ns; Loc. = LCFF_X7_Y10_N13; Fanout = 43; REG Node = 'Controle:Controle|ALUSrcB[0]'
            Info: 3: + IC(0.594 ns) + CELL(0.228 ns) = 3.387 ns; Loc. = LCCOMB_X10_Y10_N4; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
            Info: 4: + IC(1.867 ns) + CELL(0.000 ns) = 5.254 ns; Loc. = CLKCTRL_G5; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
            Info: 5: + IC(0.892 ns) + CELL(0.225 ns) = 6.371 ns; Loc. = LCCOMB_X15_Y13_N0; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]'
            Info: Total cell delay = 2.019 ns ( 31.69 % )
            Info: Total interconnect delay = 4.352 ns ( 68.31 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.468 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1783; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.653 ns) + CELL(0.618 ns) = 2.468 ns; Loc. = LCFF_X15_Y13_N17; Fanout = 4; REG Node = 'Registrador:MDR|Saida[21]'
            Info: Total cell delay = 1.472 ns ( 59.64 % )
            Info: Total interconnect delay = 0.996 ns ( 40.36 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.530 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X15_Y13_N17; Fanout = 4; REG Node = 'Registrador:MDR|Saida[21]'
        Info: 2: + IC(0.225 ns) + CELL(0.053 ns) = 0.278 ns; Loc. = LCCOMB_X15_Y13_N4; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux21~0'
        Info: 3: + IC(0.199 ns) + CELL(0.053 ns) = 0.530 ns; Loc. = LCCOMB_X15_Y13_N0; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]'
        Info: Total cell delay = 0.106 ns ( 20.00 % )
        Info: Total interconnect delay = 0.424 ns ( 80.00 % )
    Info: + Micro hold delay of destination is 0.000 ns
Info: tsu for register "multiplier:multiplier|product[55]" (data pin = "reset", clock pin = "clock") is 7.458 ns
    Info: + Longest pin to register delay is 9.826 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 223; PIN Node = 'reset'
        Info: 2: + IC(4.823 ns) + CELL(0.516 ns) = 6.213 ns; Loc. = LCCOMB_X18_Y18_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~7'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 6.248 ns; Loc. = LCCOMB_X18_Y18_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~11'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 6.283 ns; Loc. = LCCOMB_X18_Y18_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~15'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 6.318 ns; Loc. = LCCOMB_X18_Y18_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~19'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 6.353 ns; Loc. = LCCOMB_X18_Y18_N10; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~23'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 6.388 ns; Loc. = LCCOMB_X18_Y18_N12; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~27'
        Info: 8: + IC(0.000 ns) + CELL(0.124 ns) = 6.512 ns; Loc. = LCCOMB_X18_Y18_N14; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~31'
        Info: 9: + IC(0.000 ns) + CELL(0.035 ns) = 6.547 ns; Loc. = LCCOMB_X18_Y18_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~35'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 6.582 ns; Loc. = LCCOMB_X18_Y18_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~39'
        Info: 11: + IC(0.000 ns) + CELL(0.035 ns) = 6.617 ns; Loc. = LCCOMB_X18_Y18_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~43'
        Info: 12: + IC(0.000 ns) + CELL(0.035 ns) = 6.652 ns; Loc. = LCCOMB_X18_Y18_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~47'
        Info: 13: + IC(0.000 ns) + CELL(0.035 ns) = 6.687 ns; Loc. = LCCOMB_X18_Y18_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~51'
        Info: 14: + IC(0.000 ns) + CELL(0.035 ns) = 6.722 ns; Loc. = LCCOMB_X18_Y18_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~55'
        Info: 15: + IC(0.000 ns) + CELL(0.035 ns) = 6.757 ns; Loc. = LCCOMB_X18_Y18_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~59'
        Info: 16: + IC(0.000 ns) + CELL(0.178 ns) = 6.935 ns; Loc. = LCCOMB_X18_Y18_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~63'
        Info: 17: + IC(0.000 ns) + CELL(0.035 ns) = 6.970 ns; Loc. = LCCOMB_X18_Y17_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~67'
        Info: 18: + IC(0.000 ns) + CELL(0.035 ns) = 7.005 ns; Loc. = LCCOMB_X18_Y17_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~71'
        Info: 19: + IC(0.000 ns) + CELL(0.035 ns) = 7.040 ns; Loc. = LCCOMB_X18_Y17_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~75'
        Info: 20: + IC(0.000 ns) + CELL(0.035 ns) = 7.075 ns; Loc. = LCCOMB_X18_Y17_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~79'
        Info: 21: + IC(0.000 ns) + CELL(0.035 ns) = 7.110 ns; Loc. = LCCOMB_X18_Y17_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~83'
        Info: 22: + IC(0.000 ns) + CELL(0.035 ns) = 7.145 ns; Loc. = LCCOMB_X18_Y17_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~87'
        Info: 23: + IC(0.000 ns) + CELL(0.035 ns) = 7.180 ns; Loc. = LCCOMB_X18_Y17_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~91'
        Info: 24: + IC(0.000 ns) + CELL(0.168 ns) = 7.348 ns; Loc. = LCCOMB_X18_Y17_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~95'
        Info: 25: + IC(0.000 ns) + CELL(0.035 ns) = 7.383 ns; Loc. = LCCOMB_X18_Y16_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~99'
        Info: 26: + IC(0.000 ns) + CELL(0.125 ns) = 7.508 ns; Loc. = LCCOMB_X18_Y16_N2; Fanout = 1; COMB Node = 'multiplier:multiplier|Add0~102'
        Info: 27: + IC(0.870 ns) + CELL(0.228 ns) = 8.606 ns; Loc. = LCCOMB_X22_Y20_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Selector7~0'
        Info: 28: + IC(0.837 ns) + CELL(0.228 ns) = 9.671 ns; Loc. = LCCOMB_X18_Y19_N0; Fanout = 1; COMB Node = 'multiplier:multiplier|product[55]~feeder'
        Info: 29: + IC(0.000 ns) + CELL(0.155 ns) = 9.826 ns; Loc. = LCFF_X18_Y19_N1; Fanout = 3; REG Node = 'multiplier:multiplier|product[55]'
        Info: Total cell delay = 3.296 ns ( 33.54 % )
        Info: Total interconnect delay = 6.530 ns ( 66.46 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.458 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1783; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.643 ns) + CELL(0.618 ns) = 2.458 ns; Loc. = LCFF_X18_Y19_N1; Fanout = 3; REG Node = 'multiplier:multiplier|product[55]'
        Info: Total cell delay = 1.472 ns ( 59.89 % )
        Info: Total interconnect delay = 0.986 ns ( 40.11 % )
Info: tco from clock "clock" to destination pin "AluResult[30]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is 17.220 ns
    Info: + Longest clock path from clock "clock" to source register is 6.442 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
        Info: 2: + IC(0.999 ns) + CELL(0.712 ns) = 2.565 ns; Loc. = LCFF_X7_Y10_N13; Fanout = 43; REG Node = 'Controle:Controle|ALUSrcB[0]'
        Info: 3: + IC(0.594 ns) + CELL(0.228 ns) = 3.387 ns; Loc. = LCCOMB_X10_Y10_N4; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.867 ns) + CELL(0.000 ns) = 5.254 ns; Loc. = CLKCTRL_G5; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.960 ns) + CELL(0.228 ns) = 6.442 ns; Loc. = LCCOMB_X9_Y11_N16; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]'
        Info: Total cell delay = 2.022 ns ( 31.39 % )
        Info: Total interconnect delay = 4.420 ns ( 68.61 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 10.778 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X9_Y11_N16; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]'
        Info: 2: + IC(0.227 ns) + CELL(0.053 ns) = 0.280 ns; Loc. = LCCOMB_X9_Y11_N4; Fanout = 3; COMB Node = 'Ula32:Alu|Mux59~0'
        Info: 3: + IC(0.660 ns) + CELL(0.357 ns) = 1.297 ns; Loc. = LCCOMB_X10_Y9_N4; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[5]~53'
        Info: 4: + IC(0.215 ns) + CELL(0.053 ns) = 1.565 ns; Loc. = LCCOMB_X10_Y9_N0; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[7]~49'
        Info: 5: + IC(0.232 ns) + CELL(0.053 ns) = 1.850 ns; Loc. = LCCOMB_X10_Y9_N28; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[9]~45'
        Info: 6: + IC(0.367 ns) + CELL(0.053 ns) = 2.270 ns; Loc. = LCCOMB_X10_Y9_N24; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[11]~41'
        Info: 7: + IC(0.308 ns) + CELL(0.053 ns) = 2.631 ns; Loc. = LCCOMB_X10_Y9_N20; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[13]~37'
        Info: 8: + IC(0.205 ns) + CELL(0.053 ns) = 2.889 ns; Loc. = LCCOMB_X10_Y9_N16; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[15]~33'
        Info: 9: + IC(0.675 ns) + CELL(0.053 ns) = 3.617 ns; Loc. = LCCOMB_X15_Y9_N20; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[17]~29'
        Info: 10: + IC(0.221 ns) + CELL(0.053 ns) = 3.891 ns; Loc. = LCCOMB_X15_Y9_N0; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[19]~25'
        Info: 11: + IC(0.231 ns) + CELL(0.053 ns) = 4.175 ns; Loc. = LCCOMB_X15_Y9_N28; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[21]~21'
        Info: 12: + IC(0.380 ns) + CELL(0.053 ns) = 4.608 ns; Loc. = LCCOMB_X15_Y9_N24; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[23]~17'
        Info: 13: + IC(0.307 ns) + CELL(0.053 ns) = 4.968 ns; Loc. = LCCOMB_X15_Y9_N4; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[25]~13'
        Info: 14: + IC(0.210 ns) + CELL(0.053 ns) = 5.231 ns; Loc. = LCCOMB_X15_Y9_N16; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[27]~9'
        Info: 15: + IC(0.300 ns) + CELL(0.053 ns) = 5.584 ns; Loc. = LCCOMB_X14_Y9_N16; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[29]~6'
        Info: 16: + IC(0.644 ns) + CELL(0.053 ns) = 6.281 ns; Loc. = LCCOMB_X14_Y13_N2; Fanout = 3; COMB Node = 'Ula32:Alu|Mux1~1'
        Info: 17: + IC(2.363 ns) + CELL(2.134 ns) = 10.778 ns; Loc. = PIN_K21; Fanout = 0; PIN Node = 'AluResult[30]'
        Info: Total cell delay = 3.233 ns ( 30.00 % )
        Info: Total interconnect delay = 7.545 ns ( 70.00 % )
Info: th for register "Controle:Controle|estado[4]" (data pin = "reset", clock pin = "clock") is -0.103 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.482 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1783; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.667 ns) + CELL(0.618 ns) = 2.482 ns; Loc. = LCFF_X5_Y11_N21; Fanout = 52; REG Node = 'Controle:Controle|estado[4]'
        Info: Total cell delay = 1.472 ns ( 59.31 % )
        Info: Total interconnect delay = 1.010 ns ( 40.69 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.734 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 223; PIN Node = 'reset'
        Info: 2: + IC(1.463 ns) + CELL(0.397 ns) = 2.734 ns; Loc. = LCFF_X5_Y11_N21; Fanout = 52; REG Node = 'Controle:Controle|estado[4]'
        Info: Total cell delay = 1.271 ns ( 46.49 % )
        Info: Total interconnect delay = 1.463 ns ( 53.51 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 169 warnings
    Info: Peak virtual memory: 197 megabytes
    Info: Processing ended: Thu Mar 25 18:13:32 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


