TimeQuest Timing Analyzer report for full_uart
Wed Feb 07 19:14:30 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; full_uart                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 318.78 MHz ; 318.78 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.137 ; -93.070       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -59.380            ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                ;
+--------+------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.137 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.174      ;
; -2.137 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.174      ;
; -2.092 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.129      ;
; -2.092 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.129      ;
; -2.092 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.129      ;
; -2.092 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.129      ;
; -2.092 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.129      ;
; -2.092 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.129      ;
; -2.092 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.129      ;
; -2.092 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.129      ;
; -2.092 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.129      ;
; -2.092 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.129      ;
; -2.044 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.081      ;
; -2.036 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.073      ;
; -2.036 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.073      ;
; -2.002 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.039      ;
; -2.002 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.039      ;
; -2.002 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.039      ;
; -2.002 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.039      ;
; -2.002 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.039      ;
; -2.002 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.039      ;
; -2.002 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.039      ;
; -2.002 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.039      ;
; -2.002 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.039      ;
; -2.002 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.039      ;
; -1.999 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.036      ;
; -1.997 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.034      ;
; -1.997 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.034      ;
; -1.997 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.034      ;
; -1.997 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.034      ;
; -1.997 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.034      ;
; -1.997 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.034      ;
; -1.997 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.034      ;
; -1.997 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.034      ;
; -1.997 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.034      ;
; -1.997 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.034      ;
; -1.972 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.008      ;
; -1.972 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.008      ;
; -1.972 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.008      ;
; -1.972 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.008      ;
; -1.972 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.008      ;
; -1.972 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.008      ;
; -1.972 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.008      ;
; -1.972 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.008      ;
; -1.972 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.008      ;
; -1.972 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.008      ;
; -1.943 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.980      ;
; -1.909 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.946      ;
; -1.904 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.941      ;
; -1.903 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|tx_counter:counter_rx|count[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.939      ;
; -1.897 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.934      ;
; -1.897 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.934      ;
; -1.897 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.934      ;
; -1.897 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.934      ;
; -1.897 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.934      ;
; -1.897 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.934      ;
; -1.897 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.934      ;
; -1.897 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.934      ;
; -1.897 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.934      ;
; -1.897 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.934      ;
; -1.885 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.922      ;
; -1.885 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.922      ;
; -1.885 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.922      ;
; -1.885 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.922      ;
; -1.885 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.922      ;
; -1.885 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.922      ;
; -1.885 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.922      ;
; -1.885 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.922      ;
; -1.885 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.922      ;
; -1.885 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.922      ;
; -1.879 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.915      ;
; -1.865 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.902      ;
; -1.865 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.902      ;
; -1.850 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]    ; rx_uart:rx|tx_counter:counter_rx|count[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.886      ;
; -1.826 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.862      ;
; -1.826 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.862      ;
+--------+------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[3]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ; rx_uart:rx|rx_controller:ctrl_rx|current_state   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[2]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.525 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.532 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.537 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.703 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.969      ;
; 0.733 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.999      ;
; 0.774 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_single_pulser:pulser|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.040      ;
; 0.795 ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.797 ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.797 ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.802 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.808 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.822 ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.088      ;
; 0.824 ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.090      ;
; 0.828 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.831 ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.839 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.849 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; tx_uart:tx|tx_synchroniser:synchroniser|ff1     ; tx_uart:tx|tx_synchroniser:synchroniser|ff2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.117      ;
; 0.858 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.862 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.128      ;
; 0.935 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.201      ;
; 0.982 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.248      ;
; 0.986 ; tx_uart:tx|tx_baud_counter:baud|count[10]       ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.252      ;
; 0.986 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.252      ;
; 0.987 ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.253      ;
; 1.007 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
; 1.014 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.280      ;
; 1.014 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.280      ;
; 1.032 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.039 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.069 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.335      ;
; 1.072 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.338      ;
; 1.180 ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.188 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.191 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.194 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.460      ;
; 1.196 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.205 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.471      ;
; 1.228 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.231 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.235 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.501      ;
; 1.235 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.501      ;
; 1.236 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.502      ;
; 1.236 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.502      ;
; 1.237 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.503      ;
; 1.244 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.510      ;
; 1.257 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.523      ;
; 1.258 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.259 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.262 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.271 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.537      ;
; 1.280 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.546      ;
; 1.281 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.284 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.550      ;
; 1.299 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.301 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.306 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.572      ;
; 1.307 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.573      ;
; 1.307 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.573      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.056 ; 4.056 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 6.115 ; 6.115 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 5.891 ; 5.891 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 5.605 ; 5.605 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 5.451 ; 5.451 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 5.294 ; 5.294 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 6.094 ; 6.094 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 6.115 ; 6.115 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 5.566 ; 5.566 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 6.378 ; 6.378 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -3.248 ; -3.248 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -3.248 ; -3.248 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -3.826 ; -3.826 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.539  ; 0.539  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.539  ; 0.539  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.810 ; -0.810 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.694 ; -0.694 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.728 ; -0.728 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -1.503 ; -1.503 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.681 ; -0.681 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.447 ; -0.447 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -4.576 ; -4.576 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 8.497 ; 8.497 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 8.497 ; 8.497 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 8.464 ; 8.464 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 8.451 ; 8.451 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 8.247 ; 8.247 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 8.250 ; 8.250 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 8.237 ; 8.237 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 8.231 ; 8.231 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 9.105 ; 9.105 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 9.061 ; 9.061 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 9.105 ; 9.105 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 8.866 ; 8.866 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 8.626 ; 8.626 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 8.823 ; 8.823 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 8.896 ; 8.896 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 8.671 ; 8.671 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 7.274 ; 7.274 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 7.274 ; 7.274 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 9.301 ; 9.301 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 9.301 ; 9.301 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 9.404 ; 9.404 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 7.791 ; 7.791 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.596 ; 6.596 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 6.813 ; 6.813 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 7.079 ; 7.079 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.636 ; 6.636 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 6.604 ; 6.604 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 6.606 ; 6.606 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 6.607 ; 6.607 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.348 ; 6.348 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.346 ; 6.346 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 6.823 ; 6.823 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 7.079 ; 7.079 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 6.636 ; 6.636 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 6.599 ; 6.599 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 6.616 ; 6.616 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 6.369 ; 6.369 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.374 ; 6.374 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 6.858 ; 6.858 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.263 ; 6.263 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.257 ; 6.257 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.263 ; 6.263 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 7.945 ; 7.945 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 8.212 ; 8.212 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 8.178 ; 8.178 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 8.187 ; 8.187 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 7.966 ; 7.966 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 7.958 ; 7.958 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 7.945 ; 7.945 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 7.950 ; 7.950 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 8.149 ; 8.149 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 8.585 ; 8.585 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 8.660 ; 8.660 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 8.431 ; 8.431 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 8.149 ; 8.149 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 8.348 ; 8.348 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 8.420 ; 8.420 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 8.197 ; 8.197 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 7.274 ; 7.274 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 7.274 ; 7.274 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 8.718 ; 8.718 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 8.718 ; 8.718 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 7.901 ; 7.901 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 6.910 ; 6.910 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.596 ; 6.596 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 6.604 ; 6.604 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 6.813 ; 6.813 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 7.079 ; 7.079 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.636 ; 6.636 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 6.604 ; 6.604 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 6.606 ; 6.606 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 6.607 ; 6.607 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 6.346 ; 6.346 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.348 ; 6.348 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.346 ; 6.346 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 6.823 ; 6.823 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 7.079 ; 7.079 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 6.636 ; 6.636 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 6.599 ; 6.599 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 6.616 ; 6.616 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 6.369 ; 6.369 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.374 ; 6.374 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 6.858 ; 6.858 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.257 ; 6.257 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.257 ; 6.257 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.263 ; 6.263 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; UART_TXD    ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; SW[2]      ; HEX4[0]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SW[2]      ; HEX4[1]     ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; SW[2]      ; HEX4[2]     ;       ; 7.027 ; 7.027 ;       ;
; SW[2]      ; HEX4[3]     ; 6.868 ; 6.868 ; 6.868 ; 6.868 ;
; SW[2]      ; HEX4[4]     ; 7.010 ;       ;       ; 7.010 ;
; SW[2]      ; HEX4[5]     ; 6.997 ;       ;       ; 6.997 ;
; SW[2]      ; HEX4[6]     ; 6.727 ; 6.727 ; 6.727 ; 6.727 ;
; SW[3]      ; HEX4[0]     ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; SW[3]      ; HEX4[1]     ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
; SW[3]      ; HEX4[2]     ; 6.915 ;       ;       ; 6.915 ;
; SW[3]      ; HEX4[3]     ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; SW[3]      ; HEX4[4]     ;       ; 6.873 ; 6.873 ;       ;
; SW[3]      ; HEX4[5]     ; 6.899 ; 6.899 ; 6.899 ; 6.899 ;
; SW[3]      ; HEX4[6]     ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; SW[4]      ; HEX4[0]     ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; SW[4]      ; HEX4[1]     ; 6.967 ;       ;       ; 6.967 ;
; SW[4]      ; HEX4[2]     ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; SW[4]      ; HEX4[3]     ; 6.815 ; 6.815 ; 6.815 ; 6.815 ;
; SW[4]      ; HEX4[4]     ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; SW[4]      ; HEX4[5]     ; 6.951 ; 6.951 ; 6.951 ; 6.951 ;
; SW[4]      ; HEX4[6]     ; 6.676 ; 6.676 ; 6.676 ; 6.676 ;
; SW[5]      ; HEX4[0]     ; 7.175 ; 7.175 ; 7.175 ; 7.175 ;
; SW[5]      ; HEX4[1]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; SW[5]      ; HEX4[2]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; SW[5]      ; HEX4[3]     ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; SW[5]      ; HEX4[4]     ;       ; 7.168 ; 7.168 ;       ;
; SW[5]      ; HEX4[5]     ; 7.177 ; 7.177 ; 7.177 ; 7.177 ;
; SW[5]      ; HEX4[6]     ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; SW[6]      ; HEX5[0]     ; 6.646 ; 6.646 ; 6.646 ; 6.646 ;
; SW[6]      ; HEX5[1]     ; 6.636 ; 6.636 ; 6.636 ; 6.636 ;
; SW[6]      ; HEX5[2]     ;       ; 6.622 ; 6.622 ;       ;
; SW[6]      ; HEX5[3]     ; 6.954 ; 6.954 ; 6.954 ; 6.954 ;
; SW[6]      ; HEX5[4]     ; 6.805 ;       ;       ; 6.805 ;
; SW[6]      ; HEX5[5]     ; 6.920 ;       ;       ; 6.920 ;
; SW[6]      ; HEX5[6]     ; 6.949 ;       ;       ; 6.949 ;
; SW[7]      ; HEX5[0]     ;       ; 6.765 ; 6.765 ;       ;
; SW[7]      ; HEX5[1]     ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; SW[7]      ; HEX5[2]     ; 6.740 ;       ;       ; 6.740 ;
; SW[7]      ; HEX5[3]     ; 7.072 ; 7.072 ; 7.072 ; 7.072 ;
; SW[7]      ; HEX5[4]     ;       ; 6.920 ; 6.920 ;       ;
; SW[7]      ; HEX5[5]     ; 7.038 ;       ;       ; 7.038 ;
; SW[7]      ; HEX5[6]     ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; SW[8]      ; HEX5[0]     ; 6.922 ; 6.922 ; 6.922 ; 6.922 ;
; SW[8]      ; HEX5[1]     ; 6.903 ;       ;       ; 6.903 ;
; SW[8]      ; HEX5[2]     ;       ; 6.851 ; 6.851 ;       ;
; SW[8]      ; HEX5[3]     ; 7.209 ; 7.209 ; 7.209 ; 7.209 ;
; SW[8]      ; HEX5[4]     ; 7.060 ;       ;       ; 7.060 ;
; SW[8]      ; HEX5[5]     ;       ; 7.172 ; 7.172 ;       ;
; SW[8]      ; HEX5[6]     ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; UART_TXD    ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; SW[2]      ; HEX4[0]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SW[2]      ; HEX4[1]     ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; SW[2]      ; HEX4[2]     ;       ; 7.027 ; 7.027 ;       ;
; SW[2]      ; HEX4[3]     ; 6.868 ; 6.868 ; 6.868 ; 6.868 ;
; SW[2]      ; HEX4[4]     ; 7.010 ;       ;       ; 7.010 ;
; SW[2]      ; HEX4[5]     ; 6.997 ;       ;       ; 6.997 ;
; SW[2]      ; HEX4[6]     ; 6.727 ; 6.727 ; 6.727 ; 6.727 ;
; SW[3]      ; HEX4[0]     ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; SW[3]      ; HEX4[1]     ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
; SW[3]      ; HEX4[2]     ; 6.915 ;       ;       ; 6.915 ;
; SW[3]      ; HEX4[3]     ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; SW[3]      ; HEX4[4]     ;       ; 6.873 ; 6.873 ;       ;
; SW[3]      ; HEX4[5]     ; 6.899 ; 6.899 ; 6.899 ; 6.899 ;
; SW[3]      ; HEX4[6]     ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; SW[4]      ; HEX4[0]     ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; SW[4]      ; HEX4[1]     ; 6.967 ;       ;       ; 6.967 ;
; SW[4]      ; HEX4[2]     ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; SW[4]      ; HEX4[3]     ; 6.815 ; 6.815 ; 6.815 ; 6.815 ;
; SW[4]      ; HEX4[4]     ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; SW[4]      ; HEX4[5]     ; 6.951 ; 6.951 ; 6.951 ; 6.951 ;
; SW[4]      ; HEX4[6]     ; 6.676 ; 6.676 ; 6.676 ; 6.676 ;
; SW[5]      ; HEX4[0]     ; 7.175 ; 7.175 ; 7.175 ; 7.175 ;
; SW[5]      ; HEX4[1]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; SW[5]      ; HEX4[2]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; SW[5]      ; HEX4[3]     ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; SW[5]      ; HEX4[4]     ;       ; 7.168 ; 7.168 ;       ;
; SW[5]      ; HEX4[5]     ; 7.177 ; 7.177 ; 7.177 ; 7.177 ;
; SW[5]      ; HEX4[6]     ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; SW[6]      ; HEX5[0]     ; 6.646 ; 6.646 ; 6.646 ; 6.646 ;
; SW[6]      ; HEX5[1]     ; 6.636 ; 6.636 ; 6.636 ; 6.636 ;
; SW[6]      ; HEX5[2]     ;       ; 6.622 ; 6.622 ;       ;
; SW[6]      ; HEX5[3]     ; 6.954 ; 6.954 ; 6.954 ; 6.954 ;
; SW[6]      ; HEX5[4]     ; 6.805 ;       ;       ; 6.805 ;
; SW[6]      ; HEX5[5]     ; 6.920 ;       ;       ; 6.920 ;
; SW[6]      ; HEX5[6]     ; 6.949 ;       ;       ; 6.949 ;
; SW[7]      ; HEX5[0]     ;       ; 6.765 ; 6.765 ;       ;
; SW[7]      ; HEX5[1]     ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; SW[7]      ; HEX5[2]     ; 6.740 ;       ;       ; 6.740 ;
; SW[7]      ; HEX5[3]     ; 7.072 ; 7.072 ; 7.072 ; 7.072 ;
; SW[7]      ; HEX5[4]     ;       ; 6.920 ; 6.920 ;       ;
; SW[7]      ; HEX5[5]     ; 7.038 ;       ;       ; 7.038 ;
; SW[7]      ; HEX5[6]     ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; SW[8]      ; HEX5[0]     ; 6.922 ; 6.922 ; 6.922 ; 6.922 ;
; SW[8]      ; HEX5[1]     ; 6.903 ;       ;       ; 6.903 ;
; SW[8]      ; HEX5[2]     ;       ; 6.851 ; 6.851 ;       ;
; SW[8]      ; HEX5[3]     ; 7.209 ; 7.209 ; 7.209 ; 7.209 ;
; SW[8]      ; HEX5[4]     ; 7.060 ;       ;       ; 7.060 ;
; SW[8]      ; HEX5[5]     ;       ; 7.172 ; 7.172 ;       ;
; SW[8]      ; HEX5[6]     ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.505 ; -15.176       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -59.380            ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                ;
+--------+------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.505 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.537      ;
; -0.489 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.521      ;
; -0.464 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.496      ;
; -0.464 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.496      ;
; -0.464 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.496      ;
; -0.464 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.496      ;
; -0.464 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.496      ;
; -0.464 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.496      ;
; -0.464 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.496      ;
; -0.464 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.496      ;
; -0.464 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.496      ;
; -0.464 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.496      ;
; -0.447 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.447 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.447 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.447 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.447 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.447 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.447 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.447 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.447 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.447 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.421 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; tx_uart:tx|tx_baud_counter:baud|count[7]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.411 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; tx_uart:tx|tx_baud_counter:baud|count[3]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.443      ;
; -0.410 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.441      ;
; -0.410 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.441      ;
; -0.410 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.441      ;
; -0.410 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.441      ;
; -0.410 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.441      ;
; -0.410 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.441      ;
; -0.410 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.441      ;
; -0.410 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.441      ;
; -0.410 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.441      ;
; -0.410 ; tx_uart:tx|tx_controller:ctrl|current_state[0] ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.441      ;
; -0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.365 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.398      ;
; -0.353 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.385      ;
; -0.353 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.385      ;
; -0.353 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.385      ;
; -0.353 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.385      ;
; -0.353 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.385      ;
; -0.353 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.385      ;
; -0.353 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.385      ;
; -0.353 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.385      ;
; -0.353 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.385      ;
; -0.353 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.385      ;
; -0.349 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.380      ;
; -0.349 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.380      ;
; -0.349 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.380      ;
; -0.349 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.380      ;
; -0.349 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.380      ;
; -0.349 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.380      ;
; -0.349 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.380      ;
; -0.349 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.380      ;
; -0.349 ; tx_uart:tx|tx_controller:ctrl|current_state[1] ; tx_uart:tx|tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.380      ;
+--------+------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[3]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ; rx_uart:rx|rx_controller:ctrl_rx|current_state   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[2]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.320 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.335 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.487      ;
; 0.360 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_single_pulser:pulser|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.376 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.388 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.410 ; tx_uart:tx|tx_synchroniser:synchroniser|ff1     ; tx_uart:tx|tx_synchroniser:synchroniser|ff2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.562      ;
; 0.422 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.573      ;
; 0.439 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.591      ;
; 0.440 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.445 ; tx_uart:tx|tx_baud_counter:baud|count[10]       ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.597      ;
; 0.447 ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.599      ;
; 0.451 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.604      ;
; 0.467 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.618      ;
; 0.467 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.618      ;
; 0.483 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.634      ;
; 0.484 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.635      ;
; 0.487 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.638      ;
; 0.498 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.516 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.674      ;
; 0.527 ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.679      ;
; 0.533 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.551 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.570 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.477 ; 3.477 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.477 ; 3.477 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.208 ; 2.208 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.657 ; 2.657 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 2.495 ; 2.495 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 2.368 ; 2.368 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 2.323 ; 2.323 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 2.265 ; 2.265 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 2.639 ; 2.639 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 2.657 ; 2.657 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 2.390 ; 2.390 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 3.413 ; 3.413 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.790 ; -1.790 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.790 ; -1.790 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.088 ; -2.088 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.593  ; 0.593  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.593  ; 0.593  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.145 ; -0.145 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.064 ; -0.064 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.090 ; -0.090 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.547 ; -0.547 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.056 ; -0.056 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.057  ; 0.057  ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.527 ; -2.527 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.638 ; 4.638 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.638 ; 4.638 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.602 ; 4.602 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.514 ; 4.514 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.518 ; 4.518 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.504 ; 4.504 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.498 ; 4.498 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 4.888 ; 4.888 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 4.852 ; 4.852 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 4.888 ; 4.888 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 4.742 ; 4.742 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 4.634 ; 4.634 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 4.725 ; 4.725 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 4.741 ; 4.741 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 4.671 ; 4.671 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.921 ; 4.921 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.921 ; 4.921 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.993 ; 4.993 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.751 ; 3.751 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 4.067 ; 4.067 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 4.067 ; 4.067 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 3.839 ; 3.839 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 4.011 ; 4.011 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.769 ; 3.769 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 3.747 ; 3.747 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 3.756 ; 3.756 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 3.756 ; 3.756 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 4.067 ; 4.067 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.635 ; 3.635 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.628 ; 3.628 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 4.067 ; 4.067 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 3.849 ; 3.849 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 4.011 ; 4.011 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 3.769 ; 3.769 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 3.766 ; 3.766 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 3.644 ; 3.644 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.652 ; 3.652 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.871 ; 3.871 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.543 ; 3.543 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.541 ; 3.541 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.543 ; 3.543 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.352 ; 4.352 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.490 ; 4.490 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.458 ; 4.458 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.465 ; 4.465 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.371 ; 4.371 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.366 ; 4.366 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.352 ; 4.352 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.358 ; 4.358 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 4.652 ; 4.652 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 4.688 ; 4.688 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 4.525 ; 4.525 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 4.535 ; 4.535 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 4.467 ; 4.467 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.677 ; 4.677 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.677 ; 4.677 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.319 ; 4.319 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.751 ; 3.751 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 3.747 ; 3.747 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 4.067 ; 4.067 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 3.839 ; 3.839 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 4.011 ; 4.011 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.769 ; 3.769 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 3.747 ; 3.747 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 3.756 ; 3.756 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 3.756 ; 3.756 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 3.628 ; 3.628 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.635 ; 3.635 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.628 ; 3.628 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 4.067 ; 4.067 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 3.849 ; 3.849 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 4.011 ; 4.011 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 3.769 ; 3.769 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 3.766 ; 3.766 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 3.644 ; 3.644 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.652 ; 3.652 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.871 ; 3.871 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.541 ; 3.541 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.541 ; 3.541 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.543 ; 3.543 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; UART_TXD    ; 3.374 ; 3.374 ; 3.374 ; 3.374 ;
; SW[2]      ; HEX4[0]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[2]      ; HEX4[1]     ; 3.623 ; 3.623 ; 3.623 ; 3.623 ;
; SW[2]      ; HEX4[2]     ;       ; 3.633 ; 3.633 ;       ;
; SW[2]      ; HEX4[3]     ; 3.545 ; 3.545 ; 3.545 ; 3.545 ;
; SW[2]      ; HEX4[4]     ; 3.619 ;       ;       ; 3.619 ;
; SW[2]      ; HEX4[5]     ; 3.609 ;       ;       ; 3.609 ;
; SW[2]      ; HEX4[6]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[3]      ; HEX4[0]     ; 3.573 ; 3.573 ; 3.573 ; 3.573 ;
; SW[3]      ; HEX4[1]     ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; SW[3]      ; HEX4[2]     ; 3.594 ;       ;       ; 3.594 ;
; SW[3]      ; HEX4[3]     ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; SW[3]      ; HEX4[4]     ;       ; 3.573 ; 3.573 ;       ;
; SW[3]      ; HEX4[5]     ; 3.574 ; 3.574 ; 3.574 ; 3.574 ;
; SW[3]      ; HEX4[6]     ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; SW[4]      ; HEX4[0]     ; 3.586 ; 3.586 ; 3.586 ; 3.586 ;
; SW[4]      ; HEX4[1]     ; 3.599 ;       ;       ; 3.599 ;
; SW[4]      ; HEX4[2]     ; 3.612 ; 3.612 ; 3.612 ; 3.612 ;
; SW[4]      ; HEX4[3]     ; 3.522 ; 3.522 ; 3.522 ; 3.522 ;
; SW[4]      ; HEX4[4]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; SW[4]      ; HEX4[5]     ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; SW[4]      ; HEX4[6]     ; 3.467 ; 3.467 ; 3.467 ; 3.467 ;
; SW[5]      ; HEX4[0]     ; 3.719 ; 3.719 ; 3.719 ; 3.719 ;
; SW[5]      ; HEX4[1]     ; 3.731 ; 3.731 ; 3.731 ; 3.731 ;
; SW[5]      ; HEX4[2]     ; 3.735 ; 3.735 ; 3.735 ; 3.735 ;
; SW[5]      ; HEX4[3]     ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[5]      ; HEX4[4]     ;       ; 3.714 ; 3.714 ;       ;
; SW[5]      ; HEX4[5]     ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[5]      ; HEX4[6]     ; 3.595 ; 3.595 ; 3.595 ; 3.595 ;
; SW[6]      ; HEX5[0]     ; 3.515 ; 3.515 ; 3.515 ; 3.515 ;
; SW[6]      ; HEX5[1]     ; 3.493 ; 3.493 ; 3.493 ; 3.493 ;
; SW[6]      ; HEX5[2]     ;       ; 3.490 ; 3.490 ;       ;
; SW[6]      ; HEX5[3]     ; 3.651 ; 3.651 ; 3.651 ; 3.651 ;
; SW[6]      ; HEX5[4]     ; 3.578 ;       ;       ; 3.578 ;
; SW[6]      ; HEX5[5]     ; 3.623 ;       ;       ; 3.623 ;
; SW[6]      ; HEX5[6]     ; 3.651 ;       ;       ; 3.651 ;
; SW[7]      ; HEX5[0]     ;       ; 3.571 ; 3.571 ;       ;
; SW[7]      ; HEX5[1]     ; 3.549 ; 3.549 ; 3.549 ; 3.549 ;
; SW[7]      ; HEX5[2]     ; 3.573 ;       ;       ; 3.573 ;
; SW[7]      ; HEX5[3]     ; 3.707 ; 3.707 ; 3.707 ; 3.707 ;
; SW[7]      ; HEX5[4]     ;       ; 3.633 ; 3.633 ;       ;
; SW[7]      ; HEX5[5]     ; 3.679 ;       ;       ; 3.679 ;
; SW[7]      ; HEX5[6]     ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; SW[8]      ; HEX5[0]     ; 3.603 ; 3.603 ; 3.603 ; 3.603 ;
; SW[8]      ; HEX5[1]     ; 3.582 ;       ;       ; 3.582 ;
; SW[8]      ; HEX5[2]     ;       ; 3.578 ; 3.578 ;       ;
; SW[8]      ; HEX5[3]     ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[8]      ; HEX5[4]     ; 3.648 ;       ;       ; 3.648 ;
; SW[8]      ; HEX5[5]     ;       ; 3.712 ; 3.712 ;       ;
; SW[8]      ; HEX5[6]     ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; UART_TXD    ; 3.374 ; 3.374 ; 3.374 ; 3.374 ;
; SW[2]      ; HEX4[0]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[2]      ; HEX4[1]     ; 3.623 ; 3.623 ; 3.623 ; 3.623 ;
; SW[2]      ; HEX4[2]     ;       ; 3.633 ; 3.633 ;       ;
; SW[2]      ; HEX4[3]     ; 3.545 ; 3.545 ; 3.545 ; 3.545 ;
; SW[2]      ; HEX4[4]     ; 3.619 ;       ;       ; 3.619 ;
; SW[2]      ; HEX4[5]     ; 3.609 ;       ;       ; 3.609 ;
; SW[2]      ; HEX4[6]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[3]      ; HEX4[0]     ; 3.573 ; 3.573 ; 3.573 ; 3.573 ;
; SW[3]      ; HEX4[1]     ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; SW[3]      ; HEX4[2]     ; 3.594 ;       ;       ; 3.594 ;
; SW[3]      ; HEX4[3]     ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; SW[3]      ; HEX4[4]     ;       ; 3.573 ; 3.573 ;       ;
; SW[3]      ; HEX4[5]     ; 3.574 ; 3.574 ; 3.574 ; 3.574 ;
; SW[3]      ; HEX4[6]     ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; SW[4]      ; HEX4[0]     ; 3.586 ; 3.586 ; 3.586 ; 3.586 ;
; SW[4]      ; HEX4[1]     ; 3.599 ;       ;       ; 3.599 ;
; SW[4]      ; HEX4[2]     ; 3.612 ; 3.612 ; 3.612 ; 3.612 ;
; SW[4]      ; HEX4[3]     ; 3.522 ; 3.522 ; 3.522 ; 3.522 ;
; SW[4]      ; HEX4[4]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; SW[4]      ; HEX4[5]     ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; SW[4]      ; HEX4[6]     ; 3.467 ; 3.467 ; 3.467 ; 3.467 ;
; SW[5]      ; HEX4[0]     ; 3.719 ; 3.719 ; 3.719 ; 3.719 ;
; SW[5]      ; HEX4[1]     ; 3.731 ; 3.731 ; 3.731 ; 3.731 ;
; SW[5]      ; HEX4[2]     ; 3.735 ; 3.735 ; 3.735 ; 3.735 ;
; SW[5]      ; HEX4[3]     ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[5]      ; HEX4[4]     ;       ; 3.714 ; 3.714 ;       ;
; SW[5]      ; HEX4[5]     ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[5]      ; HEX4[6]     ; 3.595 ; 3.595 ; 3.595 ; 3.595 ;
; SW[6]      ; HEX5[0]     ; 3.515 ; 3.515 ; 3.515 ; 3.515 ;
; SW[6]      ; HEX5[1]     ; 3.493 ; 3.493 ; 3.493 ; 3.493 ;
; SW[6]      ; HEX5[2]     ;       ; 3.490 ; 3.490 ;       ;
; SW[6]      ; HEX5[3]     ; 3.651 ; 3.651 ; 3.651 ; 3.651 ;
; SW[6]      ; HEX5[4]     ; 3.578 ;       ;       ; 3.578 ;
; SW[6]      ; HEX5[5]     ; 3.623 ;       ;       ; 3.623 ;
; SW[6]      ; HEX5[6]     ; 3.651 ;       ;       ; 3.651 ;
; SW[7]      ; HEX5[0]     ;       ; 3.571 ; 3.571 ;       ;
; SW[7]      ; HEX5[1]     ; 3.549 ; 3.549 ; 3.549 ; 3.549 ;
; SW[7]      ; HEX5[2]     ; 3.573 ;       ;       ; 3.573 ;
; SW[7]      ; HEX5[3]     ; 3.707 ; 3.707 ; 3.707 ; 3.707 ;
; SW[7]      ; HEX5[4]     ;       ; 3.633 ; 3.633 ;       ;
; SW[7]      ; HEX5[5]     ; 3.679 ;       ;       ; 3.679 ;
; SW[7]      ; HEX5[6]     ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; SW[8]      ; HEX5[0]     ; 3.603 ; 3.603 ; 3.603 ; 3.603 ;
; SW[8]      ; HEX5[1]     ; 3.582 ;       ;       ; 3.582 ;
; SW[8]      ; HEX5[2]     ;       ; 3.578 ; 3.578 ;       ;
; SW[8]      ; HEX5[3]     ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[8]      ; HEX5[4]     ; 3.648 ;       ;       ; 3.648 ;
; SW[8]      ; HEX5[5]     ;       ; 3.712 ; 3.712 ;       ;
; SW[8]      ; HEX5[6]     ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.137  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -2.137  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -93.07  ; 0.0   ; 0.0      ; 0.0     ; -59.38              ;
;  CLOCK_50        ; -93.070 ; 0.000 ; N/A      ; N/A     ; -59.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.056 ; 4.056 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 6.115 ; 6.115 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 5.891 ; 5.891 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 5.605 ; 5.605 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 5.451 ; 5.451 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 5.294 ; 5.294 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 6.094 ; 6.094 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 6.115 ; 6.115 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 5.566 ; 5.566 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 6.378 ; 6.378 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.790 ; -1.790 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.790 ; -1.790 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.088 ; -2.088 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.593  ; 0.593  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.593  ; 0.593  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.145 ; -0.145 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.064 ; -0.064 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.090 ; -0.090 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.547 ; -0.547 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.056 ; -0.056 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.057  ; 0.057  ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.527 ; -2.527 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 8.497 ; 8.497 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 8.497 ; 8.497 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 8.464 ; 8.464 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 8.451 ; 8.451 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 8.247 ; 8.247 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 8.250 ; 8.250 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 8.237 ; 8.237 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 8.231 ; 8.231 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 9.105 ; 9.105 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 9.061 ; 9.061 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 9.105 ; 9.105 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 8.866 ; 8.866 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 8.626 ; 8.626 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 8.823 ; 8.823 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 8.896 ; 8.896 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 8.671 ; 8.671 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 7.274 ; 7.274 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 7.274 ; 7.274 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 9.301 ; 9.301 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 9.301 ; 9.301 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 9.404 ; 9.404 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 7.791 ; 7.791 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.596 ; 6.596 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 6.813 ; 6.813 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 7.079 ; 7.079 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.636 ; 6.636 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 6.604 ; 6.604 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 6.606 ; 6.606 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 6.607 ; 6.607 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.348 ; 6.348 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.346 ; 6.346 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 7.298 ; 7.298 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 6.823 ; 6.823 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 7.079 ; 7.079 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 6.636 ; 6.636 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 6.599 ; 6.599 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 6.616 ; 6.616 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 6.369 ; 6.369 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.374 ; 6.374 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 6.858 ; 6.858 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.263 ; 6.263 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.257 ; 6.257 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.263 ; 6.263 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.352 ; 4.352 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.490 ; 4.490 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.458 ; 4.458 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.465 ; 4.465 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.371 ; 4.371 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.366 ; 4.366 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.352 ; 4.352 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.358 ; 4.358 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 4.652 ; 4.652 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 4.688 ; 4.688 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 4.525 ; 4.525 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 4.535 ; 4.535 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 4.467 ; 4.467 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.677 ; 4.677 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.677 ; 4.677 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.319 ; 4.319 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.751 ; 3.751 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 3.747 ; 3.747 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 4.067 ; 4.067 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 3.839 ; 3.839 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 4.011 ; 4.011 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.769 ; 3.769 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 3.747 ; 3.747 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 3.756 ; 3.756 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 3.756 ; 3.756 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 3.628 ; 3.628 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.635 ; 3.635 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.628 ; 3.628 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 4.067 ; 4.067 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 3.849 ; 3.849 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 4.011 ; 4.011 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 3.769 ; 3.769 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 3.766 ; 3.766 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 3.644 ; 3.644 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.652 ; 3.652 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.871 ; 3.871 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.541 ; 3.541 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.541 ; 3.541 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.543 ; 3.543 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; UART_TXD    ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; SW[2]      ; HEX4[0]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SW[2]      ; HEX4[1]     ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; SW[2]      ; HEX4[2]     ;       ; 7.027 ; 7.027 ;       ;
; SW[2]      ; HEX4[3]     ; 6.868 ; 6.868 ; 6.868 ; 6.868 ;
; SW[2]      ; HEX4[4]     ; 7.010 ;       ;       ; 7.010 ;
; SW[2]      ; HEX4[5]     ; 6.997 ;       ;       ; 6.997 ;
; SW[2]      ; HEX4[6]     ; 6.727 ; 6.727 ; 6.727 ; 6.727 ;
; SW[3]      ; HEX4[0]     ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; SW[3]      ; HEX4[1]     ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
; SW[3]      ; HEX4[2]     ; 6.915 ;       ;       ; 6.915 ;
; SW[3]      ; HEX4[3]     ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; SW[3]      ; HEX4[4]     ;       ; 6.873 ; 6.873 ;       ;
; SW[3]      ; HEX4[5]     ; 6.899 ; 6.899 ; 6.899 ; 6.899 ;
; SW[3]      ; HEX4[6]     ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; SW[4]      ; HEX4[0]     ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; SW[4]      ; HEX4[1]     ; 6.967 ;       ;       ; 6.967 ;
; SW[4]      ; HEX4[2]     ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; SW[4]      ; HEX4[3]     ; 6.815 ; 6.815 ; 6.815 ; 6.815 ;
; SW[4]      ; HEX4[4]     ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; SW[4]      ; HEX4[5]     ; 6.951 ; 6.951 ; 6.951 ; 6.951 ;
; SW[4]      ; HEX4[6]     ; 6.676 ; 6.676 ; 6.676 ; 6.676 ;
; SW[5]      ; HEX4[0]     ; 7.175 ; 7.175 ; 7.175 ; 7.175 ;
; SW[5]      ; HEX4[1]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; SW[5]      ; HEX4[2]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; SW[5]      ; HEX4[3]     ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; SW[5]      ; HEX4[4]     ;       ; 7.168 ; 7.168 ;       ;
; SW[5]      ; HEX4[5]     ; 7.177 ; 7.177 ; 7.177 ; 7.177 ;
; SW[5]      ; HEX4[6]     ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; SW[6]      ; HEX5[0]     ; 6.646 ; 6.646 ; 6.646 ; 6.646 ;
; SW[6]      ; HEX5[1]     ; 6.636 ; 6.636 ; 6.636 ; 6.636 ;
; SW[6]      ; HEX5[2]     ;       ; 6.622 ; 6.622 ;       ;
; SW[6]      ; HEX5[3]     ; 6.954 ; 6.954 ; 6.954 ; 6.954 ;
; SW[6]      ; HEX5[4]     ; 6.805 ;       ;       ; 6.805 ;
; SW[6]      ; HEX5[5]     ; 6.920 ;       ;       ; 6.920 ;
; SW[6]      ; HEX5[6]     ; 6.949 ;       ;       ; 6.949 ;
; SW[7]      ; HEX5[0]     ;       ; 6.765 ; 6.765 ;       ;
; SW[7]      ; HEX5[1]     ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; SW[7]      ; HEX5[2]     ; 6.740 ;       ;       ; 6.740 ;
; SW[7]      ; HEX5[3]     ; 7.072 ; 7.072 ; 7.072 ; 7.072 ;
; SW[7]      ; HEX5[4]     ;       ; 6.920 ; 6.920 ;       ;
; SW[7]      ; HEX5[5]     ; 7.038 ;       ;       ; 7.038 ;
; SW[7]      ; HEX5[6]     ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; SW[8]      ; HEX5[0]     ; 6.922 ; 6.922 ; 6.922 ; 6.922 ;
; SW[8]      ; HEX5[1]     ; 6.903 ;       ;       ; 6.903 ;
; SW[8]      ; HEX5[2]     ;       ; 6.851 ; 6.851 ;       ;
; SW[8]      ; HEX5[3]     ; 7.209 ; 7.209 ; 7.209 ; 7.209 ;
; SW[8]      ; HEX5[4]     ; 7.060 ;       ;       ; 7.060 ;
; SW[8]      ; HEX5[5]     ;       ; 7.172 ; 7.172 ;       ;
; SW[8]      ; HEX5[6]     ; 7.186 ; 7.186 ; 7.186 ; 7.186 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; UART_TXD    ; 3.374 ; 3.374 ; 3.374 ; 3.374 ;
; SW[2]      ; HEX4[0]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[2]      ; HEX4[1]     ; 3.623 ; 3.623 ; 3.623 ; 3.623 ;
; SW[2]      ; HEX4[2]     ;       ; 3.633 ; 3.633 ;       ;
; SW[2]      ; HEX4[3]     ; 3.545 ; 3.545 ; 3.545 ; 3.545 ;
; SW[2]      ; HEX4[4]     ; 3.619 ;       ;       ; 3.619 ;
; SW[2]      ; HEX4[5]     ; 3.609 ;       ;       ; 3.609 ;
; SW[2]      ; HEX4[6]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[3]      ; HEX4[0]     ; 3.573 ; 3.573 ; 3.573 ; 3.573 ;
; SW[3]      ; HEX4[1]     ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; SW[3]      ; HEX4[2]     ; 3.594 ;       ;       ; 3.594 ;
; SW[3]      ; HEX4[3]     ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; SW[3]      ; HEX4[4]     ;       ; 3.573 ; 3.573 ;       ;
; SW[3]      ; HEX4[5]     ; 3.574 ; 3.574 ; 3.574 ; 3.574 ;
; SW[3]      ; HEX4[6]     ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; SW[4]      ; HEX4[0]     ; 3.586 ; 3.586 ; 3.586 ; 3.586 ;
; SW[4]      ; HEX4[1]     ; 3.599 ;       ;       ; 3.599 ;
; SW[4]      ; HEX4[2]     ; 3.612 ; 3.612 ; 3.612 ; 3.612 ;
; SW[4]      ; HEX4[3]     ; 3.522 ; 3.522 ; 3.522 ; 3.522 ;
; SW[4]      ; HEX4[4]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; SW[4]      ; HEX4[5]     ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; SW[4]      ; HEX4[6]     ; 3.467 ; 3.467 ; 3.467 ; 3.467 ;
; SW[5]      ; HEX4[0]     ; 3.719 ; 3.719 ; 3.719 ; 3.719 ;
; SW[5]      ; HEX4[1]     ; 3.731 ; 3.731 ; 3.731 ; 3.731 ;
; SW[5]      ; HEX4[2]     ; 3.735 ; 3.735 ; 3.735 ; 3.735 ;
; SW[5]      ; HEX4[3]     ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[5]      ; HEX4[4]     ;       ; 3.714 ; 3.714 ;       ;
; SW[5]      ; HEX4[5]     ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[5]      ; HEX4[6]     ; 3.595 ; 3.595 ; 3.595 ; 3.595 ;
; SW[6]      ; HEX5[0]     ; 3.515 ; 3.515 ; 3.515 ; 3.515 ;
; SW[6]      ; HEX5[1]     ; 3.493 ; 3.493 ; 3.493 ; 3.493 ;
; SW[6]      ; HEX5[2]     ;       ; 3.490 ; 3.490 ;       ;
; SW[6]      ; HEX5[3]     ; 3.651 ; 3.651 ; 3.651 ; 3.651 ;
; SW[6]      ; HEX5[4]     ; 3.578 ;       ;       ; 3.578 ;
; SW[6]      ; HEX5[5]     ; 3.623 ;       ;       ; 3.623 ;
; SW[6]      ; HEX5[6]     ; 3.651 ;       ;       ; 3.651 ;
; SW[7]      ; HEX5[0]     ;       ; 3.571 ; 3.571 ;       ;
; SW[7]      ; HEX5[1]     ; 3.549 ; 3.549 ; 3.549 ; 3.549 ;
; SW[7]      ; HEX5[2]     ; 3.573 ;       ;       ; 3.573 ;
; SW[7]      ; HEX5[3]     ; 3.707 ; 3.707 ; 3.707 ; 3.707 ;
; SW[7]      ; HEX5[4]     ;       ; 3.633 ; 3.633 ;       ;
; SW[7]      ; HEX5[5]     ; 3.679 ;       ;       ; 3.679 ;
; SW[7]      ; HEX5[6]     ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; SW[8]      ; HEX5[0]     ; 3.603 ; 3.603 ; 3.603 ; 3.603 ;
; SW[8]      ; HEX5[1]     ; 3.582 ;       ;       ; 3.582 ;
; SW[8]      ; HEX5[2]     ;       ; 3.578 ; 3.578 ;       ;
; SW[8]      ; HEX5[3]     ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[8]      ; HEX5[4]     ; 3.648 ;       ;       ; 3.648 ;
; SW[8]      ; HEX5[5]     ;       ; 3.712 ; 3.712 ;       ;
; SW[8]      ; HEX5[6]     ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 935      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 935      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 134   ; 134  ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 153   ; 153  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 07 19:14:28 2024
Info: Command: quartus_sta full_uart -c full_uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'full_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.137
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.137       -93.070 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.505       -15.176 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4550 megabytes
    Info: Processing ended: Wed Feb 07 19:14:30 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


