# CMOS工艺相关技术

[TOC]

## 平面CMOS电路加工流程

> 从电路设计的角度看，忽略工艺细节，着重与版图设计的联系

### 如何在SiO<sub>2</sub>层上刻蚀一个孔

- 根据材料和尺寸要求的不同，刻蚀有多种工艺手段

- 
- 
- 
- <u>图形的产生取决于**光刻**</u>

### 如何在做一个平面CMOS晶体管

- 生长厚的氧化层
- 光刻1：源区做NMOS的区域
- 生长薄的栅氧层
- 生长多晶栅
- 光刻2：去除其他多余的多晶硅，只保留一部分形成栅 (多晶硅栅性能不如金属，但对刻蚀抵抗力强)
- 刻出源漏扩散区域 (刻蚀时间很短，所以只刻蚀到薄氧化层)
- 扩散：光刻1和2控制形成源漏区域 (掺杂形成n<sup>+</sup>区)
- 生长金属下绝缘层
- 光刻3：形成金属和下层接触孔 (使用特殊的孔光刻板)
- 生长金属层 (孔中要先做欧姆接触，底层为铝，上层为铜)
- 光刻4：形成金属连线

### 小结

- 三个基本工艺
  - 层生长
  - 硅衬底中形成扩散区
  - 光刻
- 只有光刻是个性化的
- 平面工艺，多步骤
- 
- 栅和源漏的间距很关键

### 如何做出反相器 (NMOS+PMOS)

n<sup>+</sup>扩散作用

- 电位电压比衬底高，不会使得沟道导通
- 衬底和阱电位相同，避免MOS器件衬偏调制效应
- 防止闩锁效应

### 拓展

- 1xnm FinFET：栅三面包围沟道
- 3-5nm纵向GAA晶体管：四面包围

## 版图设计及规则

### 光刻和设计规则

- 光刻需要掩模版，掩模版需要版图
- 电路 ==> 版图 ==> 制版数据 ==> 掩模版
- 尺寸要小，但不能小到做不出来或严重降低成品率 (yield)
- 设计规则 (DR)：规定不能断线、短接或保障光刻套进度等方方面面的尺寸要求
- DR是如何获得的：工艺优化和流片评估的迭代

版图设计的一些约定

- 串联门的画法
  - 源漏共用
- 大尺寸晶体管画法
  - 小尺寸晶体管并联
- N\P管的排列、方向
  - 逐行交叉
- 走线方向和层次安排
  - 专门的金属层布电源和地线
  - 其他横竖逐行交叉
  - 各层通过过孔 (via)和接触孔连接
- 电源地的安排
- 金属线宽度和宽线
- 整体布局
  - 版图规划

## 数字集成电路版图实例

### 0.6μm工艺示意图

- 标注
- 阱接电源，衬底接地
  - 蓝色是金属层
  - 晶体管源和漏有晶体接触
  - 绿色为晶体管 (上面为PMOS，下面为NMOS)
    - 空穴迁移率比电子迁移率低一约半，所以PMOS响应更慢，为了两者一致需要PMOS为NMOS一倍
  - 红色为多晶栅
  - 黑色为接触孔

## 寄生效应

### 寄生电阻

### 线间寄生电容

寄生效应：延迟

## 良率、可靠性

## 封装与三维集成