\contentsline {lstlisting}{\numberline {1.1}or mit zwei Eing\IeC {\"a}ngen}{2}
\contentsline {lstlisting}{\numberline {1.2}nebenl\IeC {\"a}ufiges VHDL f\IeC {\"u}r einen Halbaddierer}{3}
\contentsline {lstlisting}{\numberline {1.3}Volladierer in ein strukturellem VHDL}{4}
\contentsline {lstlisting}{\numberline {1.4}Serienaddierer in VHDL}{5}
\contentsline {lstlisting}{\numberline {1.5}Testbench des Serienaddierers}{5}
\contentsline {lstlisting}{\numberline {2.1}4-Bit Bin\IeC {\"a}rz\IeC {\"a}hler}{9}
