以下操作全部操作在AD14

pcb设计经验
线与线之间间隔 >0.254mm 可以跑 80 mhz 高速线路不受干扰
VCC GND 线 一般 至少 0.5mm ~ 1mm
铺铜:
	间距大于 0.254mm
	(二层版)铺铜一般接地, 空白的铜层区要补充大量过孔,减少额外阻抗
	pour over all same net object 选项表示 铺铜层覆盖掉 GND 线 如果 铺铜层接地
	remove dead copper (去死铜)表示 如果 铺铜层接地 则一些不能接地的孤立的小区域铺铜层会被去掉
过孔时的工艺是 hole > 0.3mm,diameter > 0.6mm 中间通孔 hole 的越大 通过的电流的面积越大!!!
供电模块要经可能靠近 重点的负载,避免太远传输带来的噪波
并排线功能布线,要求并排线的长度几乎相同,不要出现某些过长的情况
修改原理图 update 到 pcb 
电阻电容,不要要轻易从中间过线!!!


重点图层(基于二层版):
top_layer: 表面铜层
bottom_layer: 底部铜层
top_overlay: 表面丝印层 就是绝缘绿油层上的 字符标记层
bottom_overlayer: 底部丝印层 也是底部绝缘绿油层外的 字符标记层
mechanical: 物理层,一般删掉不需要!!!
top_paste: 表面锡膏图层,标出涂锡膏的位置,加工成涂锡膏工装,用于涂锡膏,过热焊机
top_paste: 底部锡膏图层,标出涂锡膏的位置,加工成涂锡膏工装,用于涂锡膏,过热焊机
top_solder: 表面绝缘绿油层,标出 不涂 绝缘绿油的位置,露出铜层来焊接元器件
bottom_solder: 底部绝缘绿油层,标出 不涂 绝缘绿油的位置,露出铜层来焊接元器件
keepoutlayer: 裁切线层,用于裁切pcb的标记线层

pcb软件技巧:
正在布线/排线中:
	*键,加过孔,
	tab键,转到布线属性,快速即时修改布线参数
非布线情况下:
	U + C 选择某 net ,删掉该 net 已经布好的线
	*键,快速切换 top_layer 和 bottom_layer 
修改了原理图,要 update 到 pcb 时. 先execute changes 再Validate changes ,不然出错
	因为修改后,先要添加变化到pcb图,再分析pcb图
其他:
	当update

find similar objects 的用法! 
	shift+f -> 选某网络某点,弹出的窗口 net 选 same  下面选select matched
布完pcb一定要分析有没有出错:
	Tools->Design rule check...->Run design rule check
	
	特别是检查画线是不是都连上了!!!!

输出bom表
reports -> bill of material -> export
注意要设置选项,输出bom表要显示每一颗元器件的参数值
注意按照 元器件的值来区分一项项元器件,把 ALL Columns 里的Value选择并拉到 group columns
	

误关各种类型的消息框,重开方法:软件右下方System, Design Compiler, Help, SCH, instrument项找到打开
屏幕回到原点处 e+j+l(0.0)
画图屏幕坐标显示切换: q 
设计铺铜间距: design -> rules
画线时,按tab键实时修改属性
放via过孔时, 如何选择露出铺铜还是铺上绿油?:via属性 勾选 force complete tenting on top 表示时 顶层铺绿油!!
尺子工具: ctrl+m
快速切换toplayer bottomlayer 层: 小键盘 * 号键
pcb布线,永远不要让布线绕到芯片底部!!

修改添加元件库!!!!!
先添加元件到原理图库 xx.schlib
	注意重点是放pin,
	放pin时,pin的针序号会自动递增,重置数值的方法是,
		停止放新pin,然后双击一根新针把顺便某针里的Displayname和Designator改过来
	Displayname是显示标识
	Designator是原理图与pcb图色联系标记 (designator是像 r1,c1,之类的名称)
	为了按方格距离放置pin或其他什么的,点击菜单栏里栅格图案里的选项设置!!
再添加对应的元件到pcb库 xx.Pcblib
	注意重点是放pad,不用放via,放via一般没有意义!!	
	注意,只要配置好pad 的 designator(与实际和对应原理图元件对应)即可
	另外,配置pad 比较讲究各种层内容,和是否开孔,,,
	放置pad快速技巧: p->p 快捷键后开始放pad, 这时先按tab键,调整pad样式,然后后面放置pad都会按记忆的样式来放!!
	pad面长度要比芯片的针脚长 0.6-0.8mm!!

画电路板:
先建立一项目工程:
添加新原理图,并开始画原理图
	注意,每一个加入的零件都要在其属性(properties...)处
	->Models->add footprint->选择对应的pcb元件
	(在之前应该检查原理图元件的designator,与pcb元件的designator位置关系,以免出错)
添加新pcb图,(与原理图同名)
	菜单栏design->Update PCB Document xxxxx 来到 Engineering Change Order
	-> Excute changes ->Validate changes
	原理图生成pcb图时注意点!!
	每个元器件都有自己的独一无二标识符,即 designator (此designator不同于元件的针口的designator)
	注意,每条网络线net 都连上东西,不能为空,
	


ams1117-1.5 稳压芯片,永远保持vout针与GND/ADJ针为1.5v不变化,而且,GND/ADJ针永远没有电流流过!!!!
	因此除了稳压1.5V外,还可以设计成其他电压的稳压电路例如2.8V



电路设计!!!!
	一般作为输出端的主电源并联10uf 和100nf电容滤波
	而作为输入端的电源针口,也需要并联100nf电容滤波
	有些电源输入端会串联一个电感起保护作用
	高频信号输入针前需要串个电阻,防止高频信号反射,因为反射信号会消耗在串联电阻上,不会返回来影响高频信号输出源!

简单多原理图pcb
	先做一张模块图!! 标出各种对接口 (sheet entrry)
		单线网络的对接口,接口颜色黄色 根据实际标出 接口属性(input,output,等等,)
		包含多个网络的bus对接口,例如各类总线bus对接口,接口颜色蓝色,要标出接口属性harness
	然后在模块上 右键 -> sheet symbol action -> create sheet from sheet symbol 创建对应模块的原理图sheet
		这时,原理图上会预置模块的对接口!!
		画原理图时,吧对应的针口连到对接口即可!!
	注意单线网络的对接口使用:
		例如, a原理图出现 VDDQ 和 VDD 接口,其实都是3.3v的电源接口,但是,在a原理图上不要都接到 标记为3.3v的net网络中去
		而是需要分别 用不同的 net 标记!! 假如两个接口都接到 同一个标记net中,会出错,表示net不能有一个以上的入口!!
		实际这个问题,跟后面谈及的 Duplicate Net Names Wire XXX 问题有关系,这种改法只是权益之计!!
	注意多个网络的bus对接口使用:
		出现Duplicate Net Names Wire XXX 解决办法:
		多张原理图的标识符作用域的设置问题，最简单方法:
		Project -> Project options -> Options -> Net Identifier Scope（网络标识符作用范围）由原来的Automatic改为Global
		随后编译了一下，几十个Duplicate Net Names Wire XXX error全部消失，
		以下是深入内容:
		所以是网络标识符的作用域的问题，这个问题发生在多张原理图设置中.
		Altium Designer中网络标识符的几种方式：
			Automatic、
			Flat、
			Global、
			hierarchical四种方式，
		这四种方式的用法为： 
			（1）设置为Flat方式，不同页之间只有Port（端口）具有全局属性，即在不同的sheet之间进行同名端口的连接。缺点是难于追踪 
			（2）设置为Global方式，不同页之间Port和netlabel都具有全局属性，缺点也是难于追踪。 
			（3）设置为Hierarchical方式，这种适合于分等级的原理图设计中，必须有顶层和底层（每一页），
			     顶层和底层之间是只通过SheetEntry（页入口）和各页的Ports建立对应关系，
			     这种方式适合多页分等级的设计，各页之间的关系比较明晰，也容易追踪。 
			（4）设置为Automatic方式，根据判据自动判断选择上述三种方式中的一种进行设置，
			     具体是这样：当检查到原理图中具有页符号采用Sheet Entry和/或Ports连接子图，则自动选择HIerarchical方式；
			     若没有Sheet Entry则判断有没有Ports，如果有Ports，则采用Flat方式进行设置作用域范围；如果没有Ports，
			     则自动设置为Global方式。
			     也就是说，若采用Automatic方式，当电路图中有SheetEntry时采用Hierarchical方式；
			     当电路图中有Ports（不管不同页之间有没有同名的netlabel）时采用Flat方式；
			     当电路图中仅有Netlabel时才采用Global方式。 
		出现编译错误的原因也就在于Automatic方式时软件采用的判据，如果电路中没有SheetEntry，既有natlabel又有Ports，
			当设置为Automatic时会按照（4）所述的判据自动设置为Flat方式，
			由（1）可知是微微Flat方式只有Port在不同页之间具有全局属性，
			所以软件不认为不同页之间的同名netlabel是连接在一起的，
			进而出现了“Duplicate Net Names Wire XXX”的错误提示，这里边字面意思是网络名重名，
		个人认为出现这种错误时，是设计Altium Designer的人人为设定的，不然的话设计软件的难度太大，
		需要检测有没有netlabel和port，一共有四种情况，况且每一种情况具有包含与被包含的关系。 
		解决办法： 
			（1）将作用域设置为Global方式，这是最简单但比较懒惰的方式，是不同页之间的netlabel和Ports都具有全局属性，
			     然后就可以在不同页之间的同名的Ports之间、同名的Netlabels之间建立连接关系。 
			（2）采用层次原理图设计，顶层的SheetEntry仅仅和子页的Port之间建立连接关系。 
			（3）将不同页之间同名netlabel修改为port，然后通过port建立连接关系，作用域设置为Flat或者Global或Hierarchical。 
			备注：当将出现上述错误信息的原理图工程作用域设置为Hierarchical时，尽管很多错误都消失了，
			但是会有一个“Multiple Top Level Documents”的错误，即多个顶层文档。
	由于多张原理图最终会做到同一块pcb板子上!!所以需要检测各个元器件是否标记相对于pcb是否唯一!!
		例如不要出现同一pcb两个电容都是 C21 标记的情况,即a原理图出现了C21,b原理图就不要再出现用C21标记某电容了
		Reports -> Bill of materials -> 窗口空白处右键 -> Report -> 查看器件表的标记和封装
	然后其实就可以新建一个 与 最上层图(即开始时的模块图)同名的pcb图,然后 update PCB Document xxxx了,
		和单张原理图生pcb的过程没有区别!!


其他:
	按 q 快捷键快速改变单位制度 mil ~ mm
	选中整条网络布线 s+n 后 点击网络线顺便某处!!

























