收藏查看我的收藏0有用+1已投票0数字设计：原理与实践编辑锁定《数字设计：原理与实践》是2007年由机械工业出版社出版的图书，作者是（美）韦克利 。书    名数字设计：原理与实践作    者（美）韦克利译    者林生ISBN9787111206668页    数626出版社机械工业出版社出版时间2007-05-01装    帧平装目录1内容简介2目录数字设计：原理与实践内容简介编辑本书结合作者严谨的学术风范与丰富的实践背景，讲述了插件板级和VLSI系统中的数字设计基本原理和实践需求，提供了广泛的逻辑设计实践，给出了大量实际应用，并配有丰富的练习题。全书共分9章，主要内容包括：数字设计介绍，数制和编码，数字电路，组合逻辑设计原理和实践，硬件描述语言（HDL），时序逻辑设计原理和实践，存储器、CPLD和FPGA。本书条理清晰、简明易懂，可作为电气工程、计算机工程或计算机科学专业数字逻辑设计课程的教材，同时也可作为数字设计者的参考书。数字设计：原理与实践目录编辑译者序译者简介前言第1章 数制和编码1.1 按位计数制1.2 八进制和十六进制1.3 常用按位计数制的转换1.4 十进制数的二进制编码1.5 字符编码参考资料训练题练习题第2章 组合逻辑设计原理2.1 开关代数2.1.1 公理2.1.2 单变量定理2.1.3 二变量定理和三变量定理2.1.4 n变量定理2.1.5 对偶性2.1.6 逻辑函数的标准表示法2.2 组合电路分析2.3 组合电路的综合2.3.1 电路描述与设计2.3.2 电路处理2.3.3 组合电路最小化2.3.4 卡诺图2.3.5 最小化“积之和”表达式2.3.6 其他最小化问题2.3.7 程序化的最小化方法2.4 定时冒险2.4.1 静态冒险2.4.2 利用卡诺图发现静态冒险2.4.3 动态冒险2.4.4 设计无冒险电路参考资料训练题练习题第3章 硬件描述语言3.1 基于HDL的数字设计3.1.1 为什么用HDL3.1.2 HDL工具组3.1.3 基于HDL的设计流程3.2 VHDL硬件描述语言3.2.1 程序结构3.2.2 类型、常量和数组3.2.3 函数和过程3.2.4 库和包3.2.5 结构形式的设计元素3.2.6 数据流形式的设计元素3.2.7 行为形式的设计元素3.2.8 时间尺度3.2.9 模拟3.2.10 测试平台3.2.11 时序逻辑设计的VHDL特性3.2.12 综合参考资料训练题练习题第4章 组合逻辑设计实践4.1 组合型PLD4.1.1 可编程逻辑阵列4.1.2 可编程阵列逻辑器件4.1.3 通用阵列逻辑器件4.1.4 复杂型可编程逻辑器件4.2 译码器4.2.1 二进制译码器4.2.2 大规模元件的逻辑符号4.2.3 3-8译码器74x1384.2.4 级联二进制译码器4.2.5 用VHDL实现译码器4.3 编码器4.3.1 优先级编码器4.3.2 优先级编码器74x1484.3.3 用VHDL实现编码器4.3.4 用Verilog实现编码器4.4 三态器件4.4.1 三态缓冲器4.4.2 标准MSI三态缓冲器*4.4.3 用VHDL实现三态输出4.5 多路复用器4.5.1 标准MSI多路复用器4.5.2 扩展多路复用器4.5.3 多路复用器.多路分配器和总线4.5.4 用VHDL实现多路复用器4.6 “异或”门和奇偶校验电路4.6.1 “异或”门和“异或非”门4.6.2 奇偶校验电路4.6.3 9位奇偶校验发生器74x2804.6.4 奇偶校验的应用4.6.5 用VHDL实现“异或”门和奇偶校验电路4.7 比较器4.7.1 比较器结构4.7.2 迭代电路4.7.3 迭代比较器电路4.7.4 标准MSI大小比较器4.7.5 用HDL实现比较器4.7.6 用ABEL和PLD实现比较器4.7.7 用VHDL实现比较器4.7.8 用Verilog实现比较器*4.8 加法器.减法器和ALU4.8.1 半加器和全加器4.8.2 串行进位加法器4.8.3 减法器4.8.4 先行进位加法器4.8.5 MSI加法器4.8.6 MSI算术逻辑单元4.8.7 组间先行进位4.8.8 用VHDL实现加法器参考资料训练题练习题第5章 时序逻辑设计原理5.1 双稳态元件5.1.1 数字分析5.1.2 模拟分析5.1.3 亚稳态特性5.2 锁存器与触发器5.2.1 S-R锁存器5.2.2 S-R锁存器5.2.3 具有使能端的S-R锁存器5.2.4 D锁存器5.2.5 边沿触发式D触发器5.2.6 具有使能端的边沿触发式D触发器5.2.7 扫描触发器*5.2.8 主从式S-R触发器*5.2.9 主从式J-K触发器*5.2.1 0边沿触发式J-K触发器5.2.1 1T触发器5.3 时钟同步状态机分析5.3.1 状态机结构5.3.2 输出逻辑5.3.3 特征方程5.3.4 使用D触发器的状态机分析5.4 时钟同步状态机设计5.4.1 状态表设计举例5.4.2 状态最小化5.4.3 状态赋值5.4.4 采用D触发器的综合*5.4.5 采用J-K触发器的综合5.4.6 采用D触发器的其他设计例子5.5 用状态图设计状态机5.6 用VHDL设计时序电路5.6.1 时钟电路5.6.2 用VHDL设计状态机5.6.3 VHDL状态机举例5.6.4 VHDL中的状态赋值5.6.5 VHDL中的流水线型输出5.6.6 不用状态表的直接VHDL编程5.6.7 更多VHDL状态机例子5.6.8 用VHDL定义触发器5.6.9 VHDL状态机测试平台5.6.1 0反馈时序电路参考资料训练题练习题第6章 时序逻辑设计实践6.1 锁存器和触发器6.1.1 SSI型锁存器和触发器*6.1.2 开关消颤6.1.3 最简单的开关消颤电路*6.1.4 总线保持电路6.1.5 多位寄存器和锁存器6.1.6 用VHDL实现寄存器和锁存器6.2 时序型PLD6.2.1 时序型GAL器件6.2.2 PLD定时规格说明6.3 计数器6.3.1 行波计数器6.3.2 同步计数器6.3.3 MSI型计数器及应用6.3.4 二进制计数器状态的译码6.3.5 用VHDL实现计数器6.4 移位寄存器6.4.1 移位寄存器结构6.4.2 MSI移位寄存器6.4.3 移位寄存器计数器6.4.4 环形计数器6.4.5 用VHDL实现移位寄存器6.5 同步设计方法6.6 同步设计中的障碍6.6.1 时钟偏移6.6.2 选通时钟6.6.3 异步输入6.9 同步器故障和亚稳定性6.7.1 同步器故障6.7.2 亚稳定性分辨时间6.7.3 可靠同步器设计6.7.4 亚稳定的定时分析6.7.5 更好的同步器6.7.6 其他同步器设计6.7.7 同步高速数据传输参考资料训练题练习题第7章 存储器、CPLD和FPGA7.1 只读存储器7.1.1 ROM用于“随机”组合逻辑函数*7.1.2 ROM的内部结构*7.1.3 二维译码7.1.4 商用ROM的类型7.1.5 ROM的控制输入和定时7.1.6 ROM的应用7.2 读/写存储器7.3 静态RAM7.3.1 静态RAM的输入和输出7.3.2 静态RAM的内部结构7.3.3 静态RAM的定时*7.3.4 标准静态RAM*7.3.5 同步SRAM7.4 动态RAM7.4.1 动态RAM的结构7.4.2 SDRAM的定时7.4.3 DDRSDRAM7.5 复杂可编程逻辑器件7.5.1 XilinxXC9500CPLD系列7.5.2 功能块体系结构7.5.3 输入/输出块体系结构7.5.4 开关矩阵7.6 现场可编程门阵列7.6.1 XilinxXC4000FPGA系列7.6.2 可配置逻辑块7.6.3 输入/输出块7.6.4 可编程互连参考资料训练题练习题词条标签：工业书籍，出版物，书籍