数字系统设计与VHDL PDF下载 王金明，周顺编著 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712133250
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712133250
<p>书名:数字系统设计与VHDL</p><p>作者:王金明，周顺编著</p><p>页数:10,368页</p><p>定价:¥49.9</p><p>出版社:电子工业出版社</p><p>出版日期:2018-01-01</p><p>ISBN:9787121332500</p><p><h2>本书特色</h2></p>[<p>
本书根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述FPGA数字系统开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、VHDL硬件描述语言等。全书以Quartus Prime、ModelSim等软件为平台，以VHDL’87和VHDL’93语言标准为依据，基于DE2-115实验平台，以可综合的设计为重点，通过大量经过验证的数字设计实例，阐述数字系统设计的方法与技术，由浅入深地介绍VHDL工程开发的知识与技能。
                                        </p>]<p><h2>作者简介</h2></p>[<p>王金明，男，1972年5月出生，博士，现为解放军陆军工程大学副教授、硕士生导师。曾获军队科技进步一等奖1项，军队科技进步二等奖3项，军队科技进步三等奖5项，获军队级教学成果二等奖1项；获国家发明专利授权2项，获软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选"十一五”国家级规划教材和"十二五”国家级规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访问研究1年；指导本科生参加全国大学生电子设计竞赛，共获得全国一等奖8项。</p>]<p><h2>目录</h2></p>
    第1章  EDA技术概述	11.1  EDA技术及其发展	11.2  Top-down设计与IP核复用	41.2.1  Top-down设计	41.2.2  Bottom-up设计	51.2.3  IP复用技术与SoC	51.3  数字设计的流程	71.3.1  设计输入	81.3.2  综合	91.3.3  布局布线	91.3.4  仿真	101.3.5  编程配置	101.4  常用的EDA软件工具	101.5  EDA技术的发展趋势	14习题1	15第2章  FPGA/CPLD器件	162.1  PLD器件概述	162.1.1  PLD器件的发展历程	162.1.2  PLD器件的分类	172.2  PLD的基本原理与结构	192.2.1  PLD器件的基本结构	192.2.2  PLD电路的表示方法	202.3  低密度PLD的原理与结构	212.4  CPLD的原理与结构	252.4.1  宏单元结构	252.4.2  典型CPLD的结构	262.5  FPGA的原理与结构	292.5.1  查找表结构	292.5.2  典型FPGA的结构	322.5.3  Altera的Cyclone IV器件结构	352.6  FPGA/CPLD的编程元件	382.7  边界扫描测试技术	422.8  FPGA/CPLD的编程与配置	432.8.1  在系统可编程	432.8.2  FPGA器件的配置	452.8.3  Cyclone IV器件的编程	462.9  FPGA/CPLD器件概述	482.10  FPGA/CPLD的发展趋势	52习题2	52第3章  Quartus Prime使用指南	543.1  Quartus Prime原理图设计	553.1.1  半加器原理图设计输入	553.1.2  1位全加器设计输入	603.1.3  1位全加器的编译	613.1.4  1位全加器的仿真	633.1.5  1位全加器的下载	683.2  基于IP核的设计	713.2.1  用LPM_COUNTER设计模24方向可控计数器	723.2.2  用LPM_ROM模块实现4×4无符号数乘法器	793.3  SignalTap II的使用方法	863.4  Quartus Prime的优化设置与时序分析	91习题3	95实验与设计	973-1  8位带符号乘法器	973-2  用常量模块实现补码转换为幅度码的电路	101第4章  VHDL设计初步	1034.1  VHDL简介	1034.2  VHDL组合电路设计	1044.2.1  用VHDL设计基本组合电路	1044.2.2  用VHDL设计加法器	1064.3  VHDL时序电路设计	1084.3.1  用VHDL设计D触发器	1084.3.2  用VHDL设计计数器	111习题4	114实验与设计	1154-1  Synplify Pro综合器的使用方法	115第5章  VHDL结构与要素	1205.1  实体	1205.1.1  类属参数说明	1205.1.2  端口说明	1225.2  结构体	1225.3  VHDL库和程序包	1235.3.1  库	1245.3.2  程序包	1265.4  配置	1285.5  子程序	1315.5.1  过程	1325.5.2  函数	1345.6  VHDL文字规则	1365.6.1  标识符	1365.6.2  数字	1375.6.3  字符串	1375.7  数据对象	1385.7.1  常量	1385.7.2  变量	1395.7.3  信号	1395.7.4  文件	1405.8  VHDL数据类型	1415.8.1  预定义数据类型	1425.8.2  用户自定义数据类型	1455.8.3  数据类型的转换	1485.9  VHDL运算符	1505.9.1  逻辑运算符	1505.9.2  关系运算符	1515.9.3  算术运算符	1525.9.4  并置运算符	1535.9.5  运算符重载	153习题5	154实验与设计	1555-1  用altpll锁相环IP核实现倍频和分频	155第6章  VHDL基本语句	1616.1  顺序语句	1616.1.1  赋值语句	1616.1.2  IF语句	1616.1.3  CASE语句	1676.1.4  LOOP语句	1706.1.5  NEXT与EXIT语句	1726.1.6  WAIT语句	1736.1.7  子程序调用语句	1756.1.8  断言语句	1756.1.9  REPORT语句	1766.1.10  NULL语句	1776.2  并行语句	1786.2.1  并行信号赋值语句	1786.2.2  进程语句	1836.2.3  块语句	1866.2.4  元件例化语句	1876.2.5  生成语句	1896.2.6  并行过程调用语句	1926.3  属性说明与定义语句	1936.3.1  数据类型属性	1936.3.2  数组属性	1946.3.3  信号属性	195习题6	196实验与设计	1966-1  4×4矩阵键盘检测电路	1966-2  FIFO缓存器设计	199第7章  VHDL设计进阶	2047.1  行为描述	2047.2  数据流描述	2057.3  结构描述	2067.3.1  用结构描述设计1位全加器	2067.3.2  用结构描述设计4位加法器	2087.3.3  用结构描述设计8位加法器	2097.4  三态逻辑设计	2117.5  分频器设计	2137.5.1  占空比为50%的奇数分频	2137.5.2  半整数分频	2157.5.3  数控分频器	2177.6  音乐演奏电路	2187.6.1  音乐演奏实现的方法	2187.6.2  实现与下载	220习题7	223实验与设计	2247-1  数字表决器	2247-2  数字跑表	227第8章  VHDL有限状态机设计	2338.1  有限状态机	2338.1.1  有限状态机的描述	2338.1.2  枚举数据类型	2368.2  有限状态机的描述方式	2378.2.1  三进程表述方式	2388.2.2  双进程表述方式	2398.2.3  单进程表述方式	2418.3  状态编码	2448.3.1  常用的编码方式	2448.3.2  用ATTRIBUTE指定编码方式	2458.3.3  用常量进行编码	2478.4  有限状态机设计要点	2498.4.1  起始状态的选择和复位	2498.4.2  多余状态的处理	251习题8	252实验与设计	2538-1  流水灯控制器	2538-2  状态机A/D采样控制电路	255第9章  VHDL数字设计与优化	2589.1  流水线设计技术	2589.2  资源共享	2619.3  VGA图像的显示与控制	2659.3.1  VGA图像显示原理与时序	2659.3.2  VGA图像显示与控制的实现	2699.4  数字过零检测和等精度频率测量	2769.4.1  数字过零检测	2769.4.2  等精度频率测量	2789.4.3  数字测量系统	280习题9	282实验与设计	2849-1  字符液晶显示控制器设计	284第10章  VHDL的Test Bench仿真	29110.1  VHDL仿真概述	29110.2  VHDL测试平台	29210.2.1  用VHDL描述仿真激励信号	29210.2.2  用TEXTIO进行仿真	29610.3  ModelSim SE仿真实例	29910.3.1  图形界面仿真方式	30210.3.2  命令行仿真方式	30510.3.3  ModelSim SE时序仿真	307习题10	309实验与设计	30910-1  用ModelSim SE仿真奇偶检测电路	309第11章  VHDL设计实例	31211.1  m序列产生器	31211.1.1  m序列的原理与性质	31211.1.2  用原理图设计产生m序列	31411.1.3  用VHDL设计m序列	31511.2  Gold码	31711.2.1  Gold码的原理与性质	31711.2.2  用原理图设计产生Gold码	31811.2.3  用VHDL设计实现Gold码	31911.3  卷积码	32011.3.1  卷积码原理	32011.3.2  卷积码实现	32011.4  QPSK数字调制产生	32311.4.1  调制原理	32311.4.2  QPSK调制信号产生的设计实现	32411.5  小型神经网络	33311.6  数字AGC	33711.6.1  数字AGC技术的原理和设计思想	33711.6.2  数字AGC的VHDL实现	33811.6.3  数字AGC的仿真	345习题11	347实验与设计	34711-1  异步串行接口（UART）	347附录A  VHDL关键字	356附录B  DE2-115介绍	357
