<?xml version="1.0"?>
<!--Product Version: Vivado v2013.4 (64-bit)-->
<Project Version="6" Minor="14" Path="D:/Program/MYPRJ~1/HG_Sync/FPGA/fpgadisparity/DisPrj/source/project_1/project_1.xpr">
	<FileSet Dir="sources_1" File="fileset.xml"/>
	<FileSet Dir="constrs_1" File="fileset.xml"/>
	<FileSet Dir="sim_1" File="fileset.xml"/>
	<RunSet Dir="runs" File="runs.xml"/>
	<DefaultLaunch Dir="$PRUNDIR"/>
	<Config>
		<Option Name="Id" Val="7d09ddc27632421eab942f8373cc88aa"/>
		<Option Name="Part" Val="xc7k70tfbg676-1"/>
		<Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
		<Option Name="TargetLanguage" Val="VHDL"/>
		<Option Name="Board" Val=""/>
		<Option Name="SourceMgmtMode" Val="DisplayOnly"/>
		<Option Name="ActiveSimSet" Val="sim_1"/>
	</Config>
</Project>

