module xorg (A, B, xor_Y);
input A, B;
output xor_Y;
  reg xor_Y;
  always @ (A,B)begin
    if(A==1 && B==1)
      xor_Y=0;
    else if(A==0)
     xor_Y=B;
    else 
   xor_Y=1;
   end
 endmodule
