
////////////////////////////////////////////////////////////////////////////////////////
                                       CELLO V2.1                                       
              temp_a6f6306746ab4638a0398a3e3aa77490 + Eco2C1G5T1.UCF.json               
////////////////////////////////////////////////////////////////////////////////////////

new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_a6f6306746ab4638a0398a3e3aa77490
verilog: temp_a6f6306746ab4638a0398a3e3aa77490.v
v_loc: /home/lexo/Desktop/Practica/App/library/verilogs/temp_a6f6306746ab4638a0398a3e3aa77490.v
new_in: /home/lexo/Desktop/Practica/App/library/verilogs
new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_a6f6306746ab4638a0398a3e3aa77490



////////////////////////////////////////////////////////////////////////////////////////
                                 End of Logic Synthesis                                 
////////////////////////////////////////////////////////////////////////////////////////



∫ *** DEBUG *** ∫ Ports [2] not used in any cell (gate).



∫ *** DEBUG *** ∫ Ports [2] not used in any cell (gate).

Cello object deleted...

Archivo Verilog temporal eliminado: temp_a6f6306746ab4638a0398a3e3aa77490.v
Archivo Verilog temporal creado: temp_35f660e2da0d40f0a20c913c3c4328e5.v
