+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; fir_out_inst                                                         ; 14    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; a2d_data_b_inst                                                      ; 14    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; a2d_data_a_inst                                                      ; 14    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uctrl                ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Urnd                 ; 31    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Umtl                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_cen_l_2_n_0_n   ; 74    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_cen_l_1_n_1_n   ; 72    ; 35             ; 0            ; 35             ; 36     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_cen_l_1_n_0_n   ; 72    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_cen_l_0_n_2_n   ; 70    ; 34             ; 0            ; 34             ; 35     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_cen_l_0_n_1_n   ; 70    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_cen_l_0_n_0_n   ; 70    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_3_n_0_n ; 68    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_2_n_1_n ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_2_n_0_n ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_1_n_3_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_1_n_2_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_1_n_1_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_1_n_0_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_0_n_7_n ; 62    ; 44             ; 0            ; 44             ; 31     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_0_n_6_n ; 62    ; 25             ; 0            ; 25             ; 31     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_0_n_5_n ; 62    ; 21             ; 0            ; 21             ; 31     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_0_n_4_n ; 62    ; 17             ; 0            ; 17             ; 31     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_0_n_3_n ; 62    ; 13             ; 0            ; 13             ; 31     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_0_n_2_n ; 62    ; 9              ; 0            ; 9              ; 31     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_0_n_1_n ; 62    ; 5              ; 0            ; 5              ; 31     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_4_lut_l_0_n_0_n ; 62    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_3_n_0_n ; 68    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_2_n_1_n ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_2_n_0_n ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_1_n_3_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_1_n_2_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_1_n_1_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_1_n_0_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_0_n_7_n ; 62    ; 44             ; 0            ; 44             ; 31     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_0_n_6_n ; 62    ; 25             ; 0            ; 25             ; 31     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_0_n_5_n ; 62    ; 21             ; 0            ; 21             ; 31     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_0_n_4_n ; 62    ; 17             ; 0            ; 17             ; 31     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_0_n_3_n ; 62    ; 13             ; 0            ; 13             ; 31     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_0_n_2_n ; 62    ; 9              ; 0            ; 9              ; 31     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_0_n_1_n ; 62    ; 5              ; 0            ; 5              ; 31     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_3_lut_l_0_n_0_n ; 62    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_3_n_0_n ; 68    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_2_n_1_n ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_2_n_0_n ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_1_n_3_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_1_n_2_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_1_n_1_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_1_n_0_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_0_n_7_n ; 62    ; 44             ; 0            ; 44             ; 31     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_0_n_6_n ; 62    ; 25             ; 0            ; 25             ; 31     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_0_n_5_n ; 62    ; 21             ; 0            ; 21             ; 31     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_0_n_4_n ; 62    ; 17             ; 0            ; 17             ; 31     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_0_n_3_n ; 62    ; 13             ; 0            ; 13             ; 31     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_0_n_2_n ; 62    ; 9              ; 0            ; 9              ; 31     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_0_n_1_n ; 62    ; 5              ; 0            ; 5              ; 31     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_2_lut_l_0_n_0_n ; 62    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_3_n_0_n ; 68    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_2_n_1_n ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_2_n_0_n ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_1_n_3_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_1_n_2_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_1_n_1_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_1_n_0_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_0_n_7_n ; 62    ; 44             ; 0            ; 44             ; 31     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_0_n_6_n ; 62    ; 25             ; 0            ; 25             ; 31     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_0_n_5_n ; 62    ; 21             ; 0            ; 21             ; 31     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_0_n_4_n ; 62    ; 17             ; 0            ; 17             ; 31     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_0_n_3_n ; 62    ; 13             ; 0            ; 13             ; 31     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_0_n_2_n ; 62    ; 9              ; 0            ; 9              ; 31     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_0_n_1_n ; 62    ; 5              ; 0            ; 5              ; 31     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_1_lut_l_0_n_0_n ; 62    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_3_n_0_n ; 68    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_2_n_1_n ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_2_n_0_n ; 66    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_1_n_3_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_1_n_2_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_1_n_1_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_1_n_0_n ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_0_n_7_n ; 62    ; 44             ; 0            ; 44             ; 31     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_0_n_6_n ; 62    ; 25             ; 0            ; 25             ; 31     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_0_n_5_n ; 62    ; 21             ; 0            ; 21             ; 31     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_0_n_4_n ; 62    ; 17             ; 0            ; 17             ; 31     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_0_n_3_n ; 62    ; 13             ; 0            ; 13             ; 31     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_0_n_2_n ; 62    ; 9              ; 0            ; 9              ; 31     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_0_n_1_n ; 62    ; 5              ; 0            ; 5              ; 31     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Uadd_0_lut_l_0_n_0_n ; 62    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_14_pp          ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_13_pp          ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_12_pp          ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_11_pp          ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_10_pp          ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_9_pp           ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_8_pp           ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_7_pp           ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_6_pp           ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_5_pp           ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_4_pp           ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_3_pp           ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_2_pp           ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_1_pp           ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur4_n_0_pp           ; 6     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_14_pp          ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_13_pp          ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_12_pp          ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_11_pp          ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_10_pp          ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_9_pp           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_8_pp           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_7_pp           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_6_pp           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_5_pp           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_4_pp           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_3_pp           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_2_pp           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_1_pp           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur3_n_0_pp           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_14_pp          ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_13_pp          ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_12_pp          ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_11_pp          ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_10_pp          ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_9_pp           ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_8_pp           ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_7_pp           ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_6_pp           ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_5_pp           ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_4_pp           ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_3_pp           ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_2_pp           ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_1_pp           ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur2_n_0_pp           ; 6     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_14_pp          ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_13_pp          ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_12_pp          ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_11_pp          ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_10_pp          ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_9_pp           ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_8_pp           ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_7_pp           ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_6_pp           ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_5_pp           ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_4_pp           ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_3_pp           ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_2_pp           ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_1_pp           ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur1_n_0_pp           ; 6     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_14_pp          ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_13_pp          ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_12_pp          ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_11_pp          ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_10_pp          ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_9_pp           ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_8_pp           ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_7_pp           ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_6_pp           ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_5_pp           ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_4_pp           ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_3_pp           ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_2_pp           ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_1_pp           ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Ur0_n_0_pp           ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_18_sym_add         ; 30    ; 14             ; 0            ; 14             ; 15     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_17_sym_add         ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_16_sym_add         ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_15_sym_add         ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_14_sym_add         ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_13_sym_add         ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_12_sym_add         ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_11_sym_add         ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_10_sym_add         ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_9_sym_add          ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_8_sym_add          ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_7_sym_add          ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_6_sym_add          ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_5_sym_add          ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_4_sym_add          ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_3_sym_add          ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_2_sym_add          ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_1_sym_add          ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|U_0_sym_add          ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc36n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc35n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc34n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc33n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc32n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc31n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc30n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc29n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc28n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc27n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc26n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc25n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc24n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc23n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc22n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc21n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc20n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc19n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc18n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc17n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc16n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc15n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc14n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc13n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc12n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc11n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc10n          ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc9n           ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc8n           ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc7n           ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc6n           ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc5n           ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc4n           ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc3n           ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc2n           ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc1n           ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore|Utdldalc0n           ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|fircore                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|intf_ctrl                    ; 9     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|source                       ; 22    ; 4              ; 1            ; 4              ; 21     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst|sink                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst|FIR_3MHz_low_ast_inst                              ; 20    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FIR_3MHz_low_inst                                                    ; 20    ; 4              ; 0            ; 4              ; 14     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst|altpll_component|auto_generated                             ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst                                                             ; 1     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
