# 4. The Processor
## ALU Control
- Load/Store: F = add
- Branch: F = subtract
- T-type: F는 funct field에 따라 결정<br>
![ALU control](https://github.com/user-attachments/assets/945323c7-95c8-40b5-b362-eba542cd2619)
이 5가지 표현은 3bit면 충분하다.<br>
- ALUOp 2bit가 opcode에서 왔다고 가정

## The Main Control Unit
- opcode에서 파생된 2비트를 ALUOp로 한다
- Combinational logic은 ALU 제어를 파생<br>
![image](https://github.com/user-attachments/assets/7a624270-e584-40c1-a1a6-959be95753ef)
<br> R타입의 경우 뒤에 추가적인 decoding을 한다.
  
## The Main Control Unit
- Control signals은 instruction에서 파생 <br>
![image](https://github.com/user-attachments/assets/cf55f87f-a345-4a97-8325-22bbd103ca06)

## Datapath with Control
![image](https://github.com/user-attachments/assets/445883ae-e24c-46d9-a49c-af8a5b427997)
- RegWrite: R-format, lw: 1 / 나머지는 0
- RegDst: R-format: 1 / lw: 0 / 나머지는 상관없다
- ALUSRC: lw,sw: 1 / R-format, beq: 0
- pcsrc: beq && ALU 결과 조건 만족시: 1 / 나머지는 0
- memwrite: sw: 1 / 나머지는 0
- memread: lw: 1/ 나머지: 0
- memtoReg: lw: 1 / R-format: 0 / 나머지는 상관없다.

## R-Type Instruction
![image](https://github.com/user-attachments/assets/4cd7ac37-a932-4953-b561-35b0a86f7921)
![image](https://github.com/user-attachments/assets/56ce7b39-4cd9-414a-a81f-87c6773ede13)


## Load Instruction
![image](https://github.com/user-attachments/assets/bf2c33da-00ad-4b23-b684-6ab534a23821)
![image](https://github.com/user-attachments/assets/331acd88-2c4e-472e-9157-e518a0033038)

## Branch-on-Equal Instruction
![image](https://github.com/user-attachments/assets/9da5988f-c971-4af7-8f85-c7a3deaa7eb9)

## Implementing Jumps
![image](https://github.com/user-attachments/assets/d780aff1-fa68-4224-82d0-015679f9b109)
- Jump는 word address 사용
- Update PC는 다음과 같이 진행
  - 상위 4-bit는 이전 PC의 상위 4-bit
  - 26-bit는 jump address에 있는거
  - 하위 2-bit는 00으로
- opcode에서 추가 control signal decoded가 필요하다
   
## Datapath with Jumps Added
![image](https://github.com/user-attachments/assets/cbacedf4-dda3-4e7f-a5af-5c38d38ec643)<br>
X는 상관없다는 것을 의미

## Performance Issues
- 가장 긴 delay가 clock period를 결정합니다
  - critical path는 load instruction
  - 과정은 instruction memory -> register file → ALU → data memory → register file
- 명령어에 따라 기간을 변경할 수 없다.
- 설계 원칙 위반
  - 일반적인 사례를 빠르게 처리 -> Load에 맞추면 비효율적이다.
- 파이프라이닝을 통해 성능을 향상시킬 수 있다.

##  Pipelining Analogy
- Pipelined laundry: 작업들이 겹치게 실행됨
  - Parallelism은 성능을 향상시킴 (Parallelism improves performance)<br>
![image](https://github.com/user-attachments/assets/ff863a25-22a0-47a1-82f0-a9401d9a6d9b)
![image](https://github.com/user-attachments/assets/cdb253e0-9ae8-40ca-b4dc-eff637cd7862)<br>
- Four loads:
  - 속도 향상 = 8 / 3.5 = 2.3
- Non-stop:
  - 속도 향상 = 2n / (0.5n + 1.5) ≈ 4 = 단계 수 (number of stages)

## MIPS Pipeline
- Five stages, one step per stage
  - IF: memory에서 instruction 가져오기
  - ID: Instruction 해석 & register 읽기
  - EX: 산술연산 or 주소계산(ALU)
  - MEM: memory에 읽기/쓰기
  - WB: register에 결과물 작성

## Pipeline Performance
- 제일긴게 Cycle로 설정이 크다. -> 손해보는게 생긴다.
- 각 stages시간이 다음과 같다면
  - 100ps for register read or write
  - 200ps for other stages -> clock이 이게 되도록
- Compare pipelined datapath with single-cycle datapath<br>
![image](https://github.com/user-attachments/assets/f021028b-6eba-40d7-9f51-0f5d190c4b24)<br>
5배 정도 힘들어진다. -why?-> 각단계마다 걸리는 시간이 달라서 <br>
![image](https://github.com/user-attachments/assets/b6637734-0cb8-4f99-8b34-2ea313448eb8)

## Pipeline Speedup
- 모든 단계가 균형 잡혀 있다면 (즉, 각 단계가 같은 시간 소요)
  - $Time\ between\ instructions_{pipelined}= {Time\ between\ instructions_{nonpipelined}\over Number\ of\ stages}$
- 균형이 맞지 않으면 속도 향상은 줄어듦
- 속도 향상은 처리량 증가 덕분
  - Latency(각 명령어가 끝날 때까지 걸리는 시간)은 줄어들지 않음

## Pipelining and ISA Design
- MIPS ISA는 파이프라이닝을 고려해서 설계됨
  - 모든 instructions는 32-bits
    - one cycle에 가져오고 해석하기 쉬움
  - instruction formats이 적고 규칙적
    - one step에 명령어 해석과 레지스터 읽기를 처리 가능
  - Load/store addressing
    - 3단계에서 주소 계산, 4단계에서 메모리 접근
  - memory operands 정렬
    - 메모리 접근이 한 사이클이면 충분함(memory에 1번만 접근 가능)

## Hazards
- 다음 cycle에 다음 instruction를 시작하지 못하게 만드는 상황들
- Structure hazards(구조적 위험)
  - A required resource is busy(resource 충돌)
- Data hazard(데이터 위험)
  - 이전 instruction가 data 읽기/쓰기를 끝낼 때까지 기다려야 함
- Control hazard(제어 위험)
- branch경우 ALU를 해야 다음에 어떻게 할지 나온다.

## Structural Hazards
- resource사용 충돌 발생
- MIPS 파이프라인에서 하나의 메모리만 사용하는 경우:
  - load/store 명령어는 데이터 접근이 필요함
  - 동시에 instruction을 가져올 수 없어서 대기해야 함 → 이로 인해 파이프라인에 **'bubble'**(공백)이 생김
  - 그래서 파이프라인 구조에서는 <br>
    → instruction/data memories를 분리하거나 <br>
    → instruction/data caches를 따로 사용해야 함

## Data Hazards
- 한 instruction이 이전 instruction의 데이터 접근이 완료되기를 기다려야 하는 상황이다. <be>
  즉, 데이터가 준비 안되어 있는데 register dependency가 있을때
- add **$s0**, $t0, $t1 <br>
  sub $t2, **$s0**, $t3 여기서의 $s0 <br>
![image](https://github.com/user-attachments/assets/a6b10ba8-4338-4046-bb9a-1f06ea877000)

## Forwarding (aka Bypassing)
- 결과가 계산되면 즉시 사용
- 레지스터에 저장될 때까지 기다리지 않음
- 이를 위해 datapath에 추가 연결이 필요함 <br>
![image](https://github.com/user-attachments/assets/d4123fe1-2c41-4bf4-a224-70e34881040b)

## Load-Use Data Hazard
- forwarding만으로 stalls을 항상 피할 수는 없음
- 필요한 시점에 값이 아직 계산되지 않았다면 시간을 거슬러 forward 할 수 없다.
![image](https://github.com/user-attachments/assets/764bf9f2-c816-4251-8c69-f87298da5208)

## Code Scheduling to Avoid Stalls
- load instruction 후 바로 그 값을 사용하는 것을 피하려면, **코드 순서를 재정렬**할 수 있다.
- C code for A = B + E; C = B + F; <br>
![image](https://github.com/user-attachments/assets/83127892-1f8b-4c40-81c4-0fe832d54226)<br>
이처럼 서로 상관없는 instruction이 다음에 오도록 한다.

## Control Hazards
- branch를 할지 말지 알 수 없어서 bubble 발생
- Branch 제어 흐름을 결정한다
  - Fetching next instruction은 branch outcome에 달려있다.
  - Pipeline 항상 올바른 instruction을 바로 가져올 수 없다.
    - branch가 아직 ID에서 working 중일때
- In MIPS pipeline
  - registers 비교와 target address 계산을 pipeline 초기에 해야 한다.
  - 이를 위해 ID 단계에서 이 작업을 할 수 있도록 하드웨어를 추가해야 한다.

## Stall on Branch
- branch 결과가 결정될 때까지 기다린 후, 다음 instruction를 가져온다. <br>
![image](https://github.com/user-attachments/assets/2838b4de-6fb3-45da-82f8-882530a5b809)

## Branch Prediction
- 긴 pipelines은 branch 결과를 일찍 결정하기 어려움
  - Stall penalty becomes unacceptable
- Predict outcome of branch(branch 예측)
  - branch 결과를 예측하고, 예측이 틀린 경우에만 Stall을 발생시킨다
- In MIPS pipeline
  - branch가 안일어 난다고 가정하고 다음 instruction을 실행한다.
- 즉, loop같은거 매번 stall은 비효율적이다. 따라서 일단 뭐든 학 ㅗ틀린거면 bubble로 취소한다.

## MIPS with Predict Not Taken
![image](https://github.com/user-attachments/assets/3701dc15-6a34-428b-8510-0afdfa09e6f5)

## More-Realistic Branch Prediction
- Static branch prediction
  - 일반적인 branch 동작에 기반
  - Example: loop and if-statement branches
  - 뒤로 가는 branch(루프)는 taken(jump한다)으로 예측
  - 앞으로 가는 branch(if)는 not taken(다음 줄로 이동)으로 예측
- Dynamic branch prediction
  - Hardware가 실제 브랜치 결과를 측정
    - 각 branch에 대해 history(동작 결과)을 기록
  - 과거 경향을 바탕으로 미래 동작을 예측
    - When wrong, stall while re-fetching, and update history

## Pipeline Summary
- Pipelining은 instruction throughput(처리율)을 높여 성능을 향상시킨다
  - 여러 instruction을 동시에 parallel로 실행한다
  - 각 instruction 같은 latency(지연시간)를 가진다. 
- Subject to hazards(위험요소들)
  - Structure, data, control
- Instruction 집합 구조(ISA)가 pipeline 구현의 복잡성에 영향을 준다.

## MIPS Pipelined Datapath
![image](https://github.com/user-attachments/assets/6176f624-4b04-4644-bd7e-280fc9873b0c)

## Pipeline Registers
- registers사이에 stages가 필요. -> clock이 바뀔때만(rising edge) 동작하는 register
  - 이전 cycle에서 생산한 정보를 가지고 있어야 한다. <br>
![image](https://github.com/user-attachments/assets/4234d8b9-9a86-4e0a-a3b2-49f089760430)

## Pipeline Operation
- pipelined datapath를 통한 instruction의 사이클별 흐름
  - "Single-clock-cycle" pipeline diagram
    - 하나의 cycle에서 pipeline사용 보여준다.
    - Highlight resources 사용 강조한다.
  - "multi-clock-cycle" diagram과 비교하면
    - 시간에 따른 동작의 그래프
 - “single-clock-cycle” diagrams for load & store을 살펴본다.

## IF for Load, Store, …
![image](https://github.com/user-attachments/assets/be9349d3-3afa-4f40-97c2-f67827594ab4)

## ID for Load, Store, …
![image](https://github.com/user-attachments/assets/056ddcd4-472e-4fa0-8521-9cf6cfa542af)

## EX for Load
![image](https://github.com/user-attachments/assets/d0370330-750b-4881-9074-18041acdd8ba)

## MEM for Load
![image](https://github.com/user-attachments/assets/cac5d52f-c59c-46a9-ad0a-2aa9a678b237)

## WB for Load
![image](https://github.com/user-attachments/assets/7a6a8451-5b75-4092-9fa3-13b3e9f40740)

## Corrected Datapath for Load(write register도 같이 전달 되도록 수정)
![image](https://github.com/user-attachments/assets/9a4971fb-4ca5-4ca6-8c73-dff2f55d6ec7)

## EX for Store
![image](https://github.com/user-attachments/assets/6b71eb03-bfee-456a-bbcf-59016826189a)

## MEM for Store
![image](https://github.com/user-attachments/assets/99dcb359-d48b-4149-96e3-2782ce39c140)

## WB for Store
![image](https://github.com/user-attachments/assets/4d833011-3245-42b3-9366-821ed3673662)

## Multi-Cycle Pipeline Diagram
- resource 사용 형식![image](https://github.com/user-attachments/assets/3220569e-6a7a-4512-ac5f-0732e68aa1be)<br>
![image](https://github.com/user-attachments/assets/739d73bd-db75-4134-a5df-2005caf91446)
- Traditional form <br>
![image](https://github.com/user-attachments/assets/d29f44e5-d8e1-4f4b-97a8-ed240d2ad0b8)

## Single-Cycle Pipeline Diagram
- 주어진 Cycle에서의 Pipeline 상태 <br>
![image](https://github.com/user-attachments/assets/027f5c9a-d07e-4642-b7ff-8c792ac8d5ee)

## Pipelined Control (Simplified)
![image](https://github.com/user-attachments/assets/45b25f55-339a-4b60-850b-07034d8f6008)

## Pipelined Control
- Control signals은 instruction에서 발생
  - As in single-cycle implementation <br>
![image](https://github.com/user-attachments/assets/852953ea-5847-4cd6-8403-825e93725cd1)

## Pipelined Control
![image](https://github.com/user-attachments/assets/3bcf9b18-0557-471f-b396-944121621335)

## Data Hazards in ALU Instructions(R-format)
- Consider this sequence:
sub $2, $1,$3 <br>
and $12,$2,$5 <br>
or  $13,$6,$2 <br>
add $14,$2,$2 <br>
sw $15,100($2) <br>
- forwarding으로 위험을 해결가능
  - 언제 forward를 감지 할 수 있을까?
 
## Dependencies & Forwarding
![image](https://github.com/user-attachments/assets/09e022b4-98e2-4e64-b198-4725c33c1d20)

## Detecting the Need to Forward
- Pass register numbers along pipeline을 따라 register 번호를 전달한다.
  - 예) ID/EX.RegisterRs = ID/EX pipeline register에 있는 RS register 번호(어떤 pipeline에 있는 register 번호)
- ALU operand register numbers in EX stage에서의 ALU 피연산자 register 번호는
  - ID/EX.RegisterRs, ID/EX.RegisterRt로 주어진다.
- Data hazards는 다음과 같은 상황에 발생
  - EX/MEM.RegisterRd = ID/EX.RegisterRs
  - EX/MEM.RegisterRd = ID/EX.RegisterRt
  - MEM/WB.RegisterRd = ID/EX.RegisterRs
  - MEM/WB.RegisterRd = ID/EX.RegisterRt<br>
![image](https://github.com/user-attachments/assets/e7318f1f-37c0-49b1-b820-2964731770e3)

## Detecting the Need to Forward
- forwarding instruction이 register에 값을 쓸때만 해당된다.
  - EX/MEM.RegWrite, MEM/WB.RegWrite
- 그리고 해당 명령어의 Rd가 $zero 아닐 때만
  - EX/MEM.RegisterRd ≠ 0,
  - MEM/WB.RegisterRd ≠ 0

## Forwarding Paths
![image](https://github.com/user-attachments/assets/d81421ff-f8ba-497f-952e-549321d72fa5)

## Double Data Hazard
- 다음 순서를 고려하라:
```
add $1,$1,$2
add $1,$1,$3
add $1,$1,$4 // EX/MEM 단계의 값을 forwarding 판단 + MEM/WB 단계의 값을 forwarding 판단 
```
$1의 경우 둘다 forwarding이 필요하다. 그러니 1번만 가능. 따라서 <br>
1. register 번호 체크
2. EX/MEM forwarding이 없을 경우에만 
- 두 가지 **hazard(위험 요소)**가 모두 발생할 수 있다.
  - 이 경우 가장 최신의 값을 사용해야 한다.
- 따라서 MEM 단계의 hazard 조건을 수정해야 한다.
  - 단, EX 단계의 hazard 조건이 참이 아닐 때만 MEM 단계에서 **forwarding(값 전달)**을 수행하도록 해야 한다.

## Revised Forwarding Condition
- MEM hazard
![image](https://github.com/user-attachments/assets/79dbe9fc-5502-42e4-b30e-3688a1e69fca) <br>
![image](https://github.com/user-attachments/assets/b02a3eaa-ab5a-445a-a273-5a77d5a9a5ef)

## Datapath with Forwarding(흐름만 이해)
![image](https://github.com/user-attachments/assets/83e7b3e3-d301-4d07-b99d-6b9efd967f67)

## Load-Use Data Hazard
![image](https://github.com/user-attachments/assets/fb9f1bfe-a43b-47a9-92db-4a19ccd3b561)

## Load-Use Hazard Detection
- 명령어(instruction)를 사용하는 시점을 확인하라, 이는 ID(Instruction Decode) 단계에서 해석(decoded)된다.
- ALU 피연산자 레지스터 번호는 ID 단계에서 다음과 같이 주어진다:
  - IF/ID.RegisterRs, IF/ID.RegisterRt
- Load-use hazard은 다음 조건일 때 발생한다:
  - ID/EX.MemRead and (lw인지 확인) <br>
      ((ID/EX.RegisterRt = IF/ID.RegisterRs) or <br>
        (ID/EX.RegisterRt = IF/ID.RegisterRt)) <br>
    ![image](https://github.com/user-attachments/assets/4db62006-f3ea-43c1-a1cb-7e81109f8bfe)
- 이런 위험이 감지되면, 파이프라인을 정지(stall)시키고 bubble(버블)을 삽입한다.(모든 control signal에)

## How to Stall the Pipeline
- ID/EX 레지스터에 있는 제어 신호(control values)를 0으로 강제로 설정한다
  - EX, MEM, WB 단계는 nop (no-operation), 즉 아무 작업도 하지 않도록 만든다
- PC(프로그램 카운터)와 IF/ID 레지스터의 갱신을 막는다
  - 로드된 값을 사용하는 명령어는 다시 디코딩되고
  - 그 다음 명령어는 다시 가져오기(fetch) 된다
  - 1 사이클 동안 stall(정지)하면, MEM 단계에서 lw 명령어가 데이터를 메모리에서 읽을 수 있으며
    - 이후 그 값을 EX 단계에 전달(forwarding)할 수 있게 된다 <br>

![image](https://github.com/user-attachments/assets/a7bda25c-da1f-4199-9ab9-f075ecd292c0)

## Load-Use Data Hazard
![image](https://github.com/user-attachments/assets/b125209e-fe9b-4ccd-9399-4476c97867ad) <br>
![image](https://github.com/user-attachments/assets/54f9933d-18df-4f8d-9e1f-aebf33b40570)

## Datapath with Hazard Detection
![image](https://github.com/user-attachments/assets/7f85c6f1-ed8f-434e-b0b5-3583e8520660)

## Stalls and Performance
- Stall(정지)는 성능을 저하시킨다. (1clock을 날려서)
  - 하지만 정확한 결과를 얻기 위해서는 필요하다
- 컴파일러는 코드 재배치를 통해 hazard(위험)와 stall을 피할 수 있다
  - 이를 위해서는 파이프라인 구조에 대한 이해가 필요하다

## Branch Hazards
- 브랜치(분기) 결과가 MEM 단계에서 결정된다면 <br>

![image](https://github.com/user-attachments/assets/6945c67f-9992-4d67-a85e-44c509d69451)

## Reducing Branch Delay
- 결과를 판단하는 하드웨어를 ID(Instruction Decode) 단계로 이동시킨다. (HW 최적화) => 결정을 빠르게하자.
  - Target address adder(목적지 주소 연산기)
  - Register comparator(레지스터 비교기)
  - 위의 2가지를 ID stage에서
- 예시: 분기(branch) 명령이 수행됨 (branch taken)
```
36: sub $10, $4, $8
40: beq $1,  $3, 7
44: and $12, $2, $5
48: or  $13, $2, $6
52: add $14, $4, $2
56: slt $15, $6, $7
    ...
72: lw $4, 50($7)
```

## Example: Branch Taken
![image](https://github.com/user-attachments/assets/f4bc9439-ff53-42fa-a4fe-cd2ecd9bec3e) <br>
![image](https://github.com/user-attachments/assets/4bb91a37-15d6-4a18-9d8c-14491acc43af) <br>

## Data Hazards for Branches
- 비교에 사용되는 레지스터가 앞서 실행된 두 번째 또는 세 번째 ALU 명령의 목적지인 경우 <br>
![image](https://github.com/user-attachments/assets/a3330f99-f0b3-4f2e-a341-ecf4f532042e)<br>
- 전달(forwarding)을 사용하여 해결할 수 있다
- 비교에 사용되는 레지스터가 바로 앞의 ALU 명령어의 목적지이거나, 두 번째 앞선 load 명령어의 목적지인 경우(위와 다르다)
  - 1 사이클의 스톨(stall)이 필요하다 <br>
  ![image](https://github.com/user-attachments/assets/1d34c071-4d00-40a0-86b8-1a84102683ec)
- 비교에 사용되는 레지스터가 바로 직전에 수행된 load 명령어의 목적지 레지스터인 경우
  - 2 사이클의 정지(stall)가 필요하다. <br>
![image](https://github.com/user-attachments/assets/98a6d80c-1923-4bbe-9204-7e28bf14b45c)

## Dynamic Branch Prediction 
- In deeper and superscalar pipelines에서는 분기 패널티(branch penalty)가 더 중요해진다.
- 동적 예측(dynamic prediction)을 사용한다.
  - Branch prediction buffer (aka branch history table)를 사용한다.
  - 최근의 분기 명령어 주소를 인덱스로 사용한다.
  - 이전 분기 결과(taken/not taken) 저장한다.
  - branch 명령어 실행할 때
    - 테이블을 확인하고 이전과 같은 결과를 예측한다.
    - fall-through 경로나 분기 대상지에서 명령어 가져오기를 시작한다.
    - 예측이 틀리면 파이프라인을 비우고(flush) 예측을 반대로 바꾼다.<br>
    즉, bubble로 하고 table에 T->N/ N->T로 한다. <br>
  
![image](https://github.com/user-attachments/assets/4be09458-b4ab-4c3c-8561-fc1f6bd89e61)

## 1-Bit Predictor: Shortcoming
- Inner loop branches 두번 mispredicted(오예측)! <br>
![image](https://github.com/user-attachments/assets/b3432096-b7f8-4b79-bf44-53f94c6e83d0) <br>
  - 내부 루프의 마지막 반복에서는 분기를 실행될 것으로 오예측함 (taken으로 예측했지만 실제로는 루프를 빠져나감).
  - 다음 번 루프가 시작될 때, 첫 번째 반복에서는 분기가 실행되지 않을 것으로 오예측함 (not taken으로 예측했지만 실제로는 루프로 진입함)
  - 해결방법: history를 늘린다.(전 + 전전기록) -> 2-Bit
 
## 2-Bit Predictor
- 오직 두 번 연속 오예측되었을 때만 예측을 변경한다. <br>
![image](https://github.com/user-attachments/assets/ba54d11c-732b-44de-a9ae-8730a13f930f)

## 2-Bit Predictor (another ver)
- 두 번 연속으로 오예측이 발생했을 때에만 예측을 변경한다. <br>
![image](https://github.com/user-attachments/assets/e993d099-8749-4893-8331-0940c9420736)

## Calculating the Branch Target
- 예측기를 사용해도 분기 대상 주소를 계산해야 한다
  - 분기(branch)가 실행될 경우 1사이클의 패널티 발생
- 대상 주소를 저장하는 캐시
  - 대상 주소를 저장하는 캐시
  - 명령어가 가져올 때 PC로 인덱싱
    - 적중(hit)하고 분기가 실행될 것으로 예측되면, 즉시 대상 주소를 가져올 수 있다 <br>
    만약 적중해도 칸수 부족으로 없으면 바로 불가능<br>
![image](https://github.com/user-attachments/assets/b71353ba-fe24-4bfc-b8b6-c54f13ce017d)<br>
![image](https://github.com/user-attachments/assets/0f6b0d02-b1fc-4a3b-8caa-36fa89c394ca)

## Instruction-Level Parallelism (ILP)
- Pipelining: 여러 명령어를 병렬로 실행
- ILP(Instruction-Level Parallelism)를 높이기 위한 방법 -> system처리량을 높인다.
  - 더 깊은 파이프라인(pipeline길게 즉, 길하나 길게)<br>
  ![image](https://github.com/user-attachments/assets/89cfd603-b094-4067-9a68-36ec01e88551)<br>
    - 각 단계에서 수행하는 일을 줄이면 → 클럭 사이클이 짧아진다.
  - Multiple issue(길 여러개 -> 여러 instruction을 동시에 발행)
    - 파이프라인 단계를 복제하여 → 여러 개의 파이프라인 운영
    - 클럭 사이클당 여러 명령어를 시작함
    - CPI < 1이 되므로 IPC(Instructions Per Cycle, 한싸이클에 instruction 몇개?) 지표를 사용
    - 예시: 4GHz, 4-way 다중 발행
      - 16 BIPS (십육십억 명령어/초), 최대 CPI = 0.25, 최대 IPC = 4
    - 그러나 실제로는 종속성 때문에 IPC는 줄어든다. -> 달성하기 힘들다.(but, 성능 향상에는 기여)<br>

![image](https://github.com/user-attachments/assets/2660e05d-cffe-46a6-86c2-11c3658762e8)

## Multiple Issue
- Static multiple issue -> PC,PC+4를 항상 같이 fetch, SW가 hazard나 dependency 해결
  - Compiler가 함께 발행될 명령어들을 그룹으로 묶는다.
  - 이를 “issue slots”이라는 묶음으로 패키징
  - Compiler가 hazards(충돌)를 감지하고 회피한다. -> 감지하고 알아서 피해준다.
- Dynamic multiple issue -> HW(CPU)가 책임, CPU가 instruction을 여러개 미리 fetch -> 그중 상관없는 것들을 모아서 같이 issue)
  - CPU가 명령어 스트림을 실행 중에 분석하고, 매 사이클마다 발행할 명령어를 선택
  - CPU가 명령어 스트림을 실행 중에 분석하고, 매 사이클마다 발행할 명령어를 선택
  - Compiler는 명령어 재배치 등을 통해 CPU를 도울 수 있음
  - CPU는 실행 중에 고급 기술로 hazard를 해결함

## Speculation
- 명령어에 대해 무엇을 해야 할지 "추측"
  - 가능한 한 빨리 연산을 시작함
  - 추측이 맞았는지 확인
    - 맞으면 연산을 완료
    - 틀리면 롤백하고 올바른 작업 수행
- Common to static and dynamic multiple issue
- Examples
  - branch outcome 추측
    - 실제로 따라야 할 경로가 다르면 롤백
  - load 추측
    - 해당 위치가 나중에 수정되면 롤백 <br>
   
![image](https://github.com/user-attachments/assets/3e3132e9-e812-464c-9bfd-c76d7b7c68a8)

## Compiler/Hardware Speculation(복구의 책임)
- 컴파일러는 명령어를 재배치할 수 있다(static)
  - 예: 분기(branch)보다 먼저 load를 이동시킴
  - 잘못된 추측에서 복구하기 위한 "수정(fix-up)" 명령어를 포함할 수 있다. (compiler가 recover하는 code추가)
- 하드웨어는 실행할 명령어를 미리 살펴볼 수 있다(dynamic)
  - 실제로 필요하다는 것이 확인될 때까지 결과를 버퍼에 저장함 -> 실행되도되면 그때 적용
  - 잘못된 추측이었을 경우 버퍼를 비운다.

## Speculation and Exceptions
- 추측 실행된 명령어에서 예외가 발생하면 어떻게 될까?
  - 예: 널 포인터 검사를 하기 전에 수행된 추측적 로드 명령어에서 예외가 발생하는 경우
- Static speculation(추측 실행)
  - ISA(명령어 집합 구조)에 예외를 지연시키는 기능을 추가할 수 있음
- Dynamic speculation(추측 실행)
  - 예외를 버퍼에 저장해두고, 해당 명령어가 완전히 완료될 때까지 예외 처리를 미룸 (명령어가 끝까지 수행되지 않을 수도 있음)
 
## Static Multiple Issue(한번에 2개 issue를 grouping한다)
- Compiler는 명령어들을 "issue packets"으로 묶는다.
  - 한 사이클에 발행(실행)할 수 있는 명령어들의 그룹
  - 파이프라인 자원 요구 사항에 따라 결정됨
- issue packet을 a very long instruction처럼 생각할 수 있다.
  - 여러 개의 동시 실행 작업을 지정함
  - → Very Long Instruction Word (VLIW)

## Scheduling Static Multiple Issue
- Compiler는 일부 또는 모든 하드웨어적인 hazard(위험 요소)를 제거해야 한다.
  - 명령어들을 issue packet(이슈 패킷)으로 재정렬한다.
  - 하나의 패킷 안에는 종속성(dependency)이 없어야 한다.(여기서 쓰이는게 저기서 쓰이는 그런거)
  - 패킷 간에는 종속성이 존재할 수 있다.
    - 이는 ISA(명령어 집합 구조)마다 다르며, 컴파일러가 이를 알고 있어야 한다!
  - 필요하다면 nop(아무 작업도 하지 않는 명령어)으로 패딩한다.

## MIPS with Static Dual Issue
- Two-issue packet (두 개 명령어로 구성된 이슈 패킷)
  - 하나는 ALU 또는 분기(branch) 명령어
  - 하나는 load 또는 store 명령어
  - 위 둘은 역활을 다르게 길을 나눈다. 
  - 64비트 정렬됨 -> 64bit는 2개씩 묶여있어서 8씩 건너뛴다. -> PC = PC + 8
    - 순서는 ALU/branch 명령어가 먼저, 그 다음이 load/store 명령어 (ALU/branch 하나, load/store 하나 묶는다)
    - 사용되지 않는 명령어 자리는 nop으로 채운다 <br>
![image](https://github.com/user-attachments/assets/edc71909-8263-4bdb-baba-189e2603f4bf)

## MIPS with Static Dual Issue
![image](https://github.com/user-attachments/assets/9afb3562-b20f-4a8d-9d40-bef4cd6e05c1)

## Hazards in the Dual-Issue MIPS
- 더 많은 명령어가 병렬로 실행됨
- EX 단계에서의 data hazard
  - single-issue에서는 Forwarding으로 stalls을 피할 수 있다.
  - 이제는 같은 패킷 안에서 ALU 결과를 load/store 명령어에서 사용할 수 없음
    ```
    add  $t0, $s0, $s1
    load $s2, 0($t0)
    ```
    forwarding때문에 하나의 packet 불가능 
    - 두 개의 패킷으로 나누어야 하므로, 결과적으로 stall이 발생함 -> 상관없는 instruction없으면(instruction이 상관이 있어 기다려야한다.) stall과 같다.
- Load-use hazard
  - 여전히 1사이클의 사용 지연(latency)이 존재하지만, 이제는 두 개의 명령어가 있음 -> 근데 nop으로 채워 보낸다면 2개 손해가 난다.
- 더 공격적인(적극적인) 스케줄링이 필요함 -> reorder 필요

## Scheduling Example 여기서 부터 공부시작(12-1하던중)
- Schedule this for dual-issue MIPS <br>
![image](https://github.com/user-attachments/assets/1c9a8ccc-afaf-49d5-8abd-42bafd766fbf)

## 
