#ifndef _ALPS_M_CLOCK_REG_H_
#define _ALPS_M_CLOCK_REG_H_

#include "alps_hardware.h"

#define REG_CLKGEN_READY_50M      	(REL_REGBASE_CLKGEN + 0x0000)
#define REG_CLKGEN_READY_PLL      	(REL_REGBASE_CLKGEN + 0x0004)
#define REG_CLKGEN_SEL_300M       	(REL_REGBASE_CLKGEN + 0x0008)
#define REG_CLKGEN_SEL_400M       	(REL_REGBASE_CLKGEN + 0x000C)
#define REG_CLKGEN_SEL_CAN0       	(REL_REGBASE_CLKGEN + 0x0010)
#define REG_CLKGEN_SEL_CAN1       	(REL_REGBASE_CLKGEN + 0x0014)
#define REG_CLKGEN_FSCM_BYPASS       	(REL_REGBASE_CLKGEN + 0x0018)
#define REG_CLKGEN_XTAL_MODE       	(REL_REGBASE_CLKGEN + 0x001C)

#define REG_CLKGEN_DIV_CPU        	(REL_REGBASE_CLKGEN + 0x0100)
#define REG_CLKGEN_DIV_MEM        	(REL_REGBASE_CLKGEN + 0x0104)
#define REG_CLKGEN_DIV_AHB        	(REL_REGBASE_CLKGEN + 0x0108)
#define REG_CLKGEN_DIV_APB        	(REL_REGBASE_CLKGEN + 0x010C)
#define REG_CLKGEN_DIV_APB_REF      	(REL_REGBASE_CLKGEN + 0x0110)
#define REG_CLKGEN_DIV_CAN_0      	(REL_REGBASE_CLKGEN + 0x0114)
#define REG_CLKGEN_DIV_CAN_1      	(REL_REGBASE_CLKGEN + 0x0118)
#define REG_CLKGEN_DIV_RF_TEST      	(REL_REGBASE_CLKGEN + 0x011C)
#define REG_CLKGEN_DIV_DIG_TEST      	(REL_REGBASE_CLKGEN + 0x0120)

#define REG_CLKGEN_ENA_DMA  		(REL_REGBASE_CLKGEN + 0x0200)
#define REG_CLKGEN_ENA_ROM   		(REL_REGBASE_CLKGEN + 0x0204)
#define REG_CLKGEN_ENA_RAM   		(REL_REGBASE_CLKGEN + 0x0208)
#define REG_CLKGEN_ENA_BB_TOP         	(REL_REGBASE_CLKGEN + 0x020C)
#define REG_CLKGEN_ENA_BB_CORE         	(REL_REGBASE_CLKGEN + 0x0210)
#define REG_CLKGEN_ENA_FLASH_CTRL 	(REL_REGBASE_CLKGEN + 0x0214)
#define REG_CLKGEN_ENA_CRC   		(REL_REGBASE_CLKGEN + 0x0218)
#define REG_CLKGEN_ENA_DMU   		(REL_REGBASE_CLKGEN + 0x021C)
#define REG_CLKGEN_ENA_UART_0     	(REL_REGBASE_CLKGEN + 0x0220)
#define REG_CLKGEN_ENA_UART_1     	(REL_REGBASE_CLKGEN + 0x0224)
#define REG_CLKGEN_ENA_I2C        	(REL_REGBASE_CLKGEN + 0x0228)
#define REG_CLKGEN_ENA_SPI_M0     	(REL_REGBASE_CLKGEN + 0x022C)
#define REG_CLKGEN_ENA_SPI_M1     	(REL_REGBASE_CLKGEN + 0x0230)
#define REG_CLKGEN_ENA_SPI_S      	(REL_REGBASE_CLKGEN + 0x0234)
#define REG_CLKGEN_ENA_QSPI       	(REL_REGBASE_CLKGEN + 0x0238)
#define REG_CLKGEN_ENA_GPIO       	(REL_REGBASE_CLKGEN + 0x023C)
#define REG_CLKGEN_ENA_TIMER   		(REL_REGBASE_CLKGEN + 0x0240)
#define REG_CLKGEN_ENA_PWM  	 	(REL_REGBASE_CLKGEN + 0x0244)
#define REG_CLKGEN_ENA_CAN_0      	(REL_REGBASE_CLKGEN + 0x0248)
#define REG_CLKGEN_ENA_CAN_1      	(REL_REGBASE_CLKGEN + 0x024C)
#define REG_CLKGEN_ENA_LVDS     	(REL_REGBASE_CLKGEN + 0x0250)
#define REG_CLKGEN_ENA_DBGBUS     	(REL_REGBASE_CLKGEN + 0x0254)
#define REG_CLKGEN_ENA_RF_TEST     	(REL_REGBASE_CLKGEN + 0x0258)
#define REG_CLKGEN_ENA_DIG_TEST     	(REL_REGBASE_CLKGEN + 0x025C)

#define REG_CLKGEN_RSTN_SW_REBOOT	(REL_REGBASE_CLKGEN + 0x0300)
#define REG_CLKGEN_RSTN_DMA     	(REL_REGBASE_CLKGEN + 0x0304)
#define REG_CLKGEN_RSTN_BB_TOP        	(REL_REGBASE_CLKGEN + 0x0308)
#define REG_CLKGEN_RSTN_BB_CORE        	(REL_REGBASE_CLKGEN + 0x030C)
#define REG_CLKGEN_RSTN_FLASH_CTRL	(REL_REGBASE_CLKGEN + 0x0310)
#define REG_CLKGEN_RSTN_CRC     	(REL_REGBASE_CLKGEN + 0x0314)
#define REG_CLKGEN_RSTN_DMU    		(REL_REGBASE_CLKGEN + 0x0318)
#define REG_CLKGEN_RSTN_UART_0    	(REL_REGBASE_CLKGEN + 0x031C)
#define REG_CLKGEN_RSTN_UART_1    	(REL_REGBASE_CLKGEN + 0x0320)
#define REG_CLKGEN_RSTN_I2C       	(REL_REGBASE_CLKGEN + 0x0324)
#define REG_CLKGEN_RSTN_SPI_M0    	(REL_REGBASE_CLKGEN + 0x0328)
#define REG_CLKGEN_RSTN_SPI_M1    	(REL_REGBASE_CLKGEN + 0x032C)
#define REG_CLKGEN_RSTN_SPI_S     	(REL_REGBASE_CLKGEN + 0x0330)
#define REG_CLKGEN_RSTN_QSPI      	(REL_REGBASE_CLKGEN + 0x0334)
#define REG_CLKGEN_RSTN_GPIO      	(REL_REGBASE_CLKGEN + 0x0338)
#define REG_CLKGEN_RSTN_TIMER    	(REL_REGBASE_CLKGEN + 0x033C)
#define REG_CLKGEN_RSTN_PWM    		(REL_REGBASE_CLKGEN + 0x0340)
#define REG_CLKGEN_RSTN_CAN_0     	(REL_REGBASE_CLKGEN + 0x0344)
#define REG_CLKGEN_RSTN_CAN_1     	(REL_REGBASE_CLKGEN + 0x0348)
#define REG_CLKGEN_RSTN_LVDS     	(REL_REGBASE_CLKGEN + 0x034C)
#define REG_CLKGEN_RSTN_RF_TEST     	(REL_REGBASE_CLKGEN + 0x0350)
#define REG_CLKGEN_RSTN_DIG_TEST     	(REL_REGBASE_CLKGEN + 0x0354)
#endif
