TimeQuest Timing Analyzer report for game_display
Sat Aug 17 14:22:34 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Minimum Pulse Width: 'CLOCK_50'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLOCK_50'
 27. Fast Model Hold: 'CLOCK_50'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Progagation Delay
 41. Minimum Progagation Delay
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; game_display                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; game_display.sdc ; OK     ; Sat Aug 17 14:22:33 2019 ;
+------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 157.85 MHz ; 157.85 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -5.335 ; -4219.100     ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.631 ; -1135.647          ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -5.335 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 6.357      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.323 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.349      ;
; -5.310 ; uarttestTLE:uart|smallMem[32] ; player_y[3][12][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.328      ;
; -5.310 ; uarttestTLE:uart|smallMem[32] ; player_y[3][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.328      ;
; -5.300 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 6.322      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.288 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.314      ;
; -5.278 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.294      ;
; -5.278 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.294      ;
; -5.278 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.294      ;
; -5.278 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.294      ;
; -5.278 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.294      ;
; -5.278 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.294      ;
; -5.275 ; uarttestTLE:uart|smallMem[35] ; player_y[3][12][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.293      ;
; -5.275 ; uarttestTLE:uart|smallMem[35] ; player_y[3][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.293      ;
; -5.264 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 6.289      ;
; -5.264 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 6.289      ;
; -5.264 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 6.289      ;
; -5.264 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 6.289      ;
; -5.264 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 6.289      ;
; -5.264 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 6.289      ;
; -5.264 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 6.289      ;
; -5.264 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 6.289      ;
; -5.253 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 6.277      ;
; -5.253 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 6.277      ;
; -5.253 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 6.277      ;
; -5.253 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 6.277      ;
; -5.238 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 6.268      ;
; -5.238 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 6.268      ;
; -5.238 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 6.268      ;
; -5.238 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 6.268      ;
; -5.238 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 6.268      ;
; -5.238 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 6.268      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.237 ; uarttestTLE:uart|smallMem[32] ; player_x[2][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.272      ;
; -5.230 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.248      ;
; -5.230 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.248      ;
; -5.230 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.248      ;
; -5.229 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.256      ;
; -5.229 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.256      ;
; -5.229 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.256      ;
; -5.229 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.256      ;
; -5.229 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.256      ;
; -5.229 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.256      ;
; -5.229 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.256      ;
; -5.229 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.256      ;
; -5.220 ; uarttestTLE:uart|smallMem[35] ; player_x[9][13][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.236      ;
; -5.220 ; uarttestTLE:uart|smallMem[35] ; player_x[9][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.236      ;
; -5.220 ; uarttestTLE:uart|smallMem[35] ; player_x[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.236      ;
; -5.220 ; uarttestTLE:uart|smallMem[35] ; player_x[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.236      ;
; -5.220 ; uarttestTLE:uart|smallMem[35] ; player_x[9][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.236      ;
; -5.220 ; uarttestTLE:uart|smallMem[35] ; player_x[9][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 6.236      ;
; -5.219 ; uarttestTLE:uart|smallMem[32] ; player_y[7][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 6.241      ;
; -5.219 ; uarttestTLE:uart|smallMem[32] ; player_y[7][4][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 6.241      ;
; -5.219 ; uarttestTLE:uart|smallMem[32] ; player_y[7][4][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 6.241      ;
; -5.219 ; uarttestTLE:uart|smallMem[32] ; player_y[7][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 6.241      ;
; -5.219 ; uarttestTLE:uart|smallMem[32] ; player_y[7][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 6.241      ;
; -5.219 ; uarttestTLE:uart|smallMem[32] ; player_y[7][4][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 6.241      ;
; -5.216 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.248      ;
; -5.216 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.248      ;
; -5.216 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.248      ;
; -5.216 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.248      ;
; -5.216 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.248      ;
; -5.216 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.248      ;
; -5.216 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.248      ;
; -5.216 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.248      ;
; -5.216 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.248      ;
; -5.212 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 6.243      ;
; -5.212 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 6.243      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; hor_reg[10]                                                    ; hor_reg[10]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ver_sync                                                       ; ver_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.614 ; uarttestTLE:uart|smallMem[10]                                  ; uarttestTLE:uart|smallMem[18]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.638 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.646 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.649 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.935      ;
; 0.671 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.957      ;
; 0.762 ; uarttestTLE:uart|uarttest:uart1|Rx_Data_Reg                    ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.048      ;
; 0.766 ; uarttestTLE:uart|smallMem[12]                                  ; uarttestTLE:uart|smallMem[20]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.052      ;
; 0.767 ; uarttestTLE:uart|smallMem[14]                                  ; uarttestTLE:uart|smallMem[22]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.053      ;
; 0.769 ; uarttestTLE:uart|smallMem[26]                                  ; uarttestTLE:uart|smallMem[34]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.055      ;
; 0.906 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.191      ;
; 0.907 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.192      ;
; 0.958 ; uarttestTLE:uart|smallMem[1]                                   ; uarttestTLE:uart|smallMem[9]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.965 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.251      ;
; 0.965 ; uarttestTLE:uart|smallMem[17]                                  ; uarttestTLE:uart|smallMem[25]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.251      ;
; 0.971 ; hor_reg[0]                                                     ; hor_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.257      ;
; 0.975 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; hor_reg[9]                                                     ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.982 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.268      ;
; 0.986 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.272      ;
; 0.988 ; hor_reg[1]                                                     ; hor_reg[1]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 0.990 ; ver_reg[2]                                                     ; ver_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.276      ;
; 0.990 ; ver_reg[5]                                                     ; ver_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.276      ;
; 0.993 ; hor_reg[2]                                                     ; hor_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 0.993 ; ver_reg[0]                                                     ; ver_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 0.994 ; hor_reg[10]                                                    ; hor_reg[4]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.280      ;
; 1.000 ; hor_reg[7]                                                     ; hor_reg[7]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.286      ;
; 1.005 ; uarttestTLE:uart|smallMem[28]                                  ; uarttestTLE:uart|smallMem[36]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.291      ;
; 1.009 ; uarttestTLE:uart|smallMem[15]                                  ; uarttestTLE:uart|smallMem[23]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.295      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.020 ; ver_reg[8]                                                     ; ver_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.024 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.025 ; hor_reg[3]                                                     ; hor_reg[3]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; hor_reg[5]                                                     ; hor_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; hor_reg[6]                                                     ; hor_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.028 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.314      ;
; 1.029 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.315      ;
; 1.035 ; hor_reg[8]                                                     ; hor_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.321      ;
; 1.042 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.328      ;
; 1.043 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.329      ;
; 1.060 ; uarttestTLE:uart|smallMem[0]                                   ; uarttestTLE:uart|smallMem[8]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.346      ;
; 1.065 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.070 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.356      ;
; 1.070 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.356      ;
; 1.085 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.371      ;
; 1.085 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.371      ;
; 1.090 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.376      ;
; 1.092 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.378      ;
; 1.094 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.380      ;
; 1.094 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.380      ;
; 1.095 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.381      ;
; 1.095 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.381      ;
; 1.099 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.384      ;
; 1.129 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.415      ;
; 1.132 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|smallMem[3]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.414      ;
; 1.134 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; uarttestTLE:uart|smallMem[1]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.416      ;
; 1.135 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|smallMem[7]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.417      ;
; 1.137 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|smallMem[4]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.419      ;
; 1.151 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|smallMem[5]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.433      ;
; 1.151 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; uarttestTLE:uart|smallMem[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.433      ;
; 1.154 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|smallMem[6]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.436      ;
; 1.162 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.448      ;
; 1.164 ; uarttestTLE:uart|smallMem[11]                                  ; uarttestTLE:uart|smallMem[19]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 1.444      ;
; 1.165 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; uarttestTLE:uart|smallMem[2]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.447      ;
; 1.208 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.495      ;
; 1.228 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.515      ;
; 1.237 ; ver_reg[6]                                                     ; ver_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.523      ;
; 1.264 ; uarttestTLE:uart|smallMem[29]                                  ; uarttestTLE:uart|smallMem[37]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.550      ;
; 1.266 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.552      ;
; 1.272 ; uarttestTLE:uart|smallMem[3]                                   ; player_y[2][10][3]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 1.566      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][6] ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 2.725 ; 2.725 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 4.231 ; 4.231 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; -0.971 ; -0.971 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -3.983 ; -3.983 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 9.295  ; 9.295  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.363  ; 8.363  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.783  ; 8.783  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.571  ; 8.571  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 8.883  ; 8.883  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 9.295  ; 9.295  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.178  ; 8.178  ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 8.998  ; 8.998  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 9.141  ; 9.141  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 12.683 ; 12.683 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 12.597 ; 12.597 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.170  ; 8.170  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 12.980 ; 12.980 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.974  ; 7.974  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 8.178 ; 8.178 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.363 ; 8.363 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.783 ; 8.783 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.571 ; 8.571 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 8.883 ; 8.883 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 9.295 ; 9.295 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.178 ; 8.178 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 8.998 ; 8.998 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 9.141 ; 9.141 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 8.051 ; 8.051 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 9.737 ; 9.737 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.170 ; 8.170 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 8.349 ; 8.349 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.974 ; 7.974 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; uart_rx_i  ; uart_rx_dump ; 10.302 ;    ;    ; 10.302 ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; uart_rx_i  ; uart_rx_dump ; 10.302 ;    ;    ; 10.302 ;
+------------+--------------+--------+----+----+--------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.509 ; -1112.069     ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -929.380           ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.509 ; uarttestTLE:uart|smallMem[32] ; player_y[7][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.524      ;
; -1.509 ; uarttestTLE:uart|smallMem[32] ; player_y[7][4][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.524      ;
; -1.509 ; uarttestTLE:uart|smallMem[32] ; player_y[7][4][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.524      ;
; -1.509 ; uarttestTLE:uart|smallMem[32] ; player_y[7][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.524      ;
; -1.509 ; uarttestTLE:uart|smallMem[32] ; player_y[7][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.524      ;
; -1.509 ; uarttestTLE:uart|smallMem[32] ; player_y[7][4][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.524      ;
; -1.504 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.519      ;
; -1.496 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.509      ;
; -1.496 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.509      ;
; -1.496 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.509      ;
; -1.496 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.509      ;
; -1.496 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.509      ;
; -1.496 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.509      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.491 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.512      ;
; -1.487 ; uarttestTLE:uart|smallMem[32] ; player_y[3][12][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.502      ;
; -1.487 ; uarttestTLE:uart|smallMem[32] ; player_y[3][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.502      ;
; -1.485 ; uarttestTLE:uart|smallMem[35] ; player_y[7][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.500      ;
; -1.485 ; uarttestTLE:uart|smallMem[35] ; player_y[7][4][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.500      ;
; -1.485 ; uarttestTLE:uart|smallMem[35] ; player_y[7][4][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.500      ;
; -1.485 ; uarttestTLE:uart|smallMem[35] ; player_y[7][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.500      ;
; -1.485 ; uarttestTLE:uart|smallMem[35] ; player_y[7][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.500      ;
; -1.485 ; uarttestTLE:uart|smallMem[35] ; player_y[7][4][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.500      ;
; -1.480 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.495      ;
; -1.476 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 2.496      ;
; -1.476 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 2.496      ;
; -1.476 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 2.496      ;
; -1.476 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 2.496      ;
; -1.476 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 2.496      ;
; -1.476 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 2.496      ;
; -1.476 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 2.496      ;
; -1.476 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 2.496      ;
; -1.474 ; uarttestTLE:uart|smallMem[33] ; player_y[7][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.489      ;
; -1.474 ; uarttestTLE:uart|smallMem[33] ; player_y[7][4][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.489      ;
; -1.474 ; uarttestTLE:uart|smallMem[33] ; player_y[7][4][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.489      ;
; -1.474 ; uarttestTLE:uart|smallMem[33] ; player_y[7][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.489      ;
; -1.474 ; uarttestTLE:uart|smallMem[33] ; player_y[7][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.489      ;
; -1.474 ; uarttestTLE:uart|smallMem[33] ; player_y[7][4][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.489      ;
; -1.471 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 2.489      ;
; -1.471 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 2.489      ;
; -1.471 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 2.489      ;
; -1.471 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 2.489      ;
; -1.469 ; uarttestTLE:uart|smallMem[33] ; player_y[6][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.484      ;
; -1.468 ; uarttestTLE:uart|smallMem[35] ; player_x[9][13][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.481      ;
; -1.468 ; uarttestTLE:uart|smallMem[35] ; player_x[9][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.481      ;
; -1.468 ; uarttestTLE:uart|smallMem[35] ; player_x[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.481      ;
; -1.468 ; uarttestTLE:uart|smallMem[35] ; player_x[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.481      ;
; -1.468 ; uarttestTLE:uart|smallMem[35] ; player_x[9][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.481      ;
; -1.468 ; uarttestTLE:uart|smallMem[35] ; player_x[9][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.481      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.467 ; uarttestTLE:uart|smallMem[35] ; player_y[6][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.488      ;
; -1.463 ; uarttestTLE:uart|smallMem[35] ; player_y[3][12][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.478      ;
; -1.463 ; uarttestTLE:uart|smallMem[35] ; player_y[3][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.478      ;
; -1.461 ; uarttestTLE:uart|smallMem[33] ; player_x[9][13][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.474      ;
; -1.461 ; uarttestTLE:uart|smallMem[33] ; player_x[9][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.474      ;
; -1.461 ; uarttestTLE:uart|smallMem[33] ; player_x[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.474      ;
; -1.461 ; uarttestTLE:uart|smallMem[33] ; player_x[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.474      ;
; -1.461 ; uarttestTLE:uart|smallMem[33] ; player_x[9][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.474      ;
; -1.461 ; uarttestTLE:uart|smallMem[33] ; player_x[9][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 2.474      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.473      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.473      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.473      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.458 ; uarttestTLE:uart|smallMem[32] ; player_x[2][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.487      ;
; -1.456 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.480      ;
; -1.456 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.480      ;
; -1.456 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.480      ;
; -1.456 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.480      ;
; -1.456 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.480      ;
; -1.456 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.480      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; hor_reg[10]                                                    ; hor_reg[10]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ver_sync                                                       ; ver_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; uarttestTLE:uart|smallMem[10]                                  ; uarttestTLE:uart|smallMem[18]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.246 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.255 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.409      ;
; 0.265 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.417      ;
; 0.325 ; uarttestTLE:uart|uarttest:uart1|Rx_Data_Reg                    ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; uarttestTLE:uart|smallMem[12]                                  ; uarttestTLE:uart|smallMem[20]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; uarttestTLE:uart|smallMem[26]                                  ; uarttestTLE:uart|smallMem[34]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; uarttestTLE:uart|smallMem[14]                                  ; uarttestTLE:uart|smallMem[22]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.481      ;
; 0.352 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.503      ;
; 0.353 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.504      ;
; 0.357 ; hor_reg[0]                                                     ; hor_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; hor_reg[9]                                                     ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; hor_reg[1]                                                     ; hor_reg[1]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; ver_reg[2]                                                     ; ver_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; ver_reg[5]                                                     ; ver_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; hor_reg[2]                                                     ; hor_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; ver_reg[0]                                                     ; ver_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; hor_reg[10]                                                    ; hor_reg[4]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; hor_reg[7]                                                     ; hor_reg[7]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ver_reg[8]                                                     ; ver_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; hor_reg[3]                                                     ; hor_reg[3]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; hor_reg[5]                                                     ; hor_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; hor_reg[6]                                                     ; hor_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; hor_reg[8]                                                     ; hor_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.389 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.404 ; uarttestTLE:uart|smallMem[1]                                   ; uarttestTLE:uart|smallMem[9]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.556      ;
; 0.404 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.556      ;
; 0.406 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.558      ;
; 0.406 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.558      ;
; 0.409 ; uarttestTLE:uart|smallMem[17]                                  ; uarttestTLE:uart|smallMem[25]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
; 0.413 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.566      ;
; 0.415 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; uarttestTLE:uart|smallMem[15]                                  ; uarttestTLE:uart|smallMem[23]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; uarttestTLE:uart|smallMem[28]                                  ; uarttestTLE:uart|smallMem[36]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.568      ;
; 0.428 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|smallMem[3]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.577      ;
; 0.429 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; uarttestTLE:uart|smallMem[1]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.579      ;
; 0.432 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|smallMem[4]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.581      ;
; 0.432 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|smallMem[7]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.581      ;
; 0.438 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; uarttestTLE:uart|smallMem[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.587      ;
; 0.439 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|smallMem[5]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.588      ;
; 0.441 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|smallMem[6]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.590      ;
; 0.442 ; uarttestTLE:uart|smallMem[0]                                   ; uarttestTLE:uart|smallMem[8]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.594      ;
; 0.446 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; uarttestTLE:uart|smallMem[2]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.595      ;
; 0.449 ; uarttestTLE:uart|smallMem[11]                                  ; uarttestTLE:uart|smallMem[19]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 0.596      ;
; 0.457 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.610      ;
; 0.459 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.612      ;
; 0.460 ; ver_reg[6]                                                     ; ver_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.612      ;
; 0.470 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.622      ;
; 0.495 ; hor_reg[0]                                                     ; hor_reg[1]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][6] ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.630 ; 0.630 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 1.917 ; 1.917 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.084  ; 0.084  ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -1.797 ; -1.797 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.764 ; 4.764 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.353 ; 4.353 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.476 ; 4.476 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.413 ; 4.413 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.533 ; 4.533 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.764 ; 4.764 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.558 ; 4.558 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.633 ; 4.633 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 6.005 ; 6.005 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 6.055 ; 6.055 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.273 ; 4.273 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 6.138 ; 6.138 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.216 ; 4.216 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.353 ; 4.353 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.476 ; 4.476 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.413 ; 4.413 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.533 ; 4.533 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.764 ; 4.764 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.558 ; 4.558 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.633 ; 4.633 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 4.199 ; 4.199 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 4.859 ; 4.859 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.273 ; 4.273 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 4.330 ; 4.330 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.216 ; 4.216 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.319 ;    ;    ; 5.319 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.319 ;    ;    ; 5.319 ;
+------------+--------------+-------+----+----+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.335    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -5.335    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -4219.1   ; 0.0   ; 0.0      ; 0.0     ; -1135.647           ;
;  CLOCK_50        ; -4219.100 ; 0.000 ; N/A      ; N/A     ; -1135.647           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 2.725 ; 2.725 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 4.231 ; 4.231 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.084  ; 0.084  ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -1.797 ; -1.797 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 9.295  ; 9.295  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.363  ; 8.363  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.783  ; 8.783  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.571  ; 8.571  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 8.883  ; 8.883  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 9.295  ; 9.295  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.178  ; 8.178  ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 8.998  ; 8.998  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 9.141  ; 9.141  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 12.683 ; 12.683 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 12.597 ; 12.597 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.170  ; 8.170  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 12.980 ; 12.980 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.974  ; 7.974  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.353 ; 4.353 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.476 ; 4.476 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.413 ; 4.413 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.533 ; 4.533 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.764 ; 4.764 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.558 ; 4.558 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.633 ; 4.633 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 4.199 ; 4.199 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 4.859 ; 4.859 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.273 ; 4.273 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 4.330 ; 4.330 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.216 ; 4.216 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Progagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; uart_rx_i  ; uart_rx_dump ; 10.302 ;    ;    ; 10.302 ;
+------------+--------------+--------+----+----+--------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.319 ;    ;    ; 5.319 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 46602    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 46602    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 883   ; 883  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 17 14:22:32 2019
Info: Command: quartus_sta game_display -c game_display
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'game_display.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.335     -4219.100 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631     -1135.647 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.509     -1112.069 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -929.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Sat Aug 17 14:22:34 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


