TimeQuest Timing Analyzer report for vga_v2
Thu Aug 08 00:40:27 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[1]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[1]'
 34. Slow 1200mV 0C Model Setup: 'clk'
 35. Slow 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[1]'
 37. Slow 1200mV 0C Model Hold: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[1]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 52. Fast 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[1]'
 53. Fast 1200mV 0C Model Setup: 'clk'
 54. Fast 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[1]'
 55. Fast 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Hold: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[1]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; vga_v2                                              ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; clk                                            ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { clk }                                            ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; clk    ; U0|altpll_component|auto_generated|pll1|inclk[0] ; { U0|altpll_component|auto_generated|pll1|clk[0] } ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; U0|altpll_component|auto_generated|pll1|inclk[0] ; { U0|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                            ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                          ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; 110.42 MHz ; 110.42 MHz      ; U0|altpll_component|auto_generated|pll1|clk[1] ;                                                               ;
; 164.42 MHz ; 164.42 MHz      ; U0|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 845.31 MHz ; 250.0 MHz       ; clk                                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 1.874  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; 8.549  ; 0.000         ;
; clk                                            ; 16.106 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.453 ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.453 ; 0.000         ;
; clk                                            ; 0.707 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 4.719  ; 0.000         ;
; clk                                            ; 9.788  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; 19.716 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                           ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 1.874 ; CV[8]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 5.447      ;
; 1.959 ; F1[10]    ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 5.362      ;
; 1.983 ; CV[8]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 5.327      ;
; 2.046 ; F1[10]    ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 5.264      ;
; 2.174 ; CV[0]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 5.147      ;
; 2.186 ; CV[1]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 5.135      ;
; 2.213 ; CV[5]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 5.097      ;
; 2.239 ; CV[8]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 5.082      ;
; 2.239 ; CV[9]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 5.082      ;
; 2.283 ; CV[0]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 5.027      ;
; 2.295 ; CV[1]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 5.015      ;
; 2.317 ; F2[10]    ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 5.004      ;
; 2.324 ; F1[10]    ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.997      ;
; 2.348 ; CV[9]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 4.962      ;
; 2.363 ; CV[2]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.958      ;
; 2.395 ; CV[5]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.926      ;
; 2.426 ; F2[10]    ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 4.884      ;
; 2.472 ; CV[2]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 4.838      ;
; 2.482 ; CV[6]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 4.828      ;
; 2.491 ; CV[4]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 4.819      ;
; 2.539 ; CV[0]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.782      ;
; 2.542 ; CV[3]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.779      ;
; 2.551 ; CV[1]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.770      ;
; 2.604 ; CV[9]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.717      ;
; 2.651 ; CV[3]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 4.659      ;
; 2.664 ; CV[6]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.657      ;
; 2.673 ; CV[4]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.648      ;
; 2.682 ; F2[10]    ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.639      ;
; 2.728 ; CV[2]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.593      ;
; 2.862 ; CV[7]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.641     ; 4.448      ;
; 2.907 ; CV[3]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.414      ;
; 2.908 ; CV[5]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.413      ;
; 3.044 ; CV[7]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.277      ;
; 3.217 ; CV[6]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.104      ;
; 3.277 ; CV[4]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 4.044      ;
; 3.704 ; CV[7]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.630     ; 3.617      ;
; 3.918 ; C1[7]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.003      ;
; 3.918 ; C1[7]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.003      ;
; 3.918 ; C1[7]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.003      ;
; 3.918 ; C1[7]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.003      ;
; 3.918 ; C1[7]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.003      ;
; 3.918 ; C1[7]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.003      ;
; 3.918 ; C1[7]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.003      ;
; 3.918 ; C1[7]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.003      ;
; 3.918 ; C1[7]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.003      ;
; 3.918 ; C1[7]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 6.003      ;
; 4.161 ; C1[6]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.760      ;
; 4.161 ; C1[6]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.760      ;
; 4.161 ; C1[6]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.760      ;
; 4.161 ; C1[6]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.760      ;
; 4.161 ; C1[6]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.760      ;
; 4.161 ; C1[6]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.760      ;
; 4.161 ; C1[6]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.760      ;
; 4.161 ; C1[6]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.760      ;
; 4.161 ; C1[6]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.760      ;
; 4.161 ; C1[6]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.760      ;
; 4.322 ; C1[4]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.599      ;
; 4.322 ; C1[4]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.599      ;
; 4.322 ; C1[4]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.599      ;
; 4.322 ; C1[4]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.599      ;
; 4.322 ; C1[4]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.599      ;
; 4.322 ; C1[4]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.599      ;
; 4.322 ; C1[4]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.599      ;
; 4.322 ; C1[4]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.599      ;
; 4.322 ; C1[4]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.599      ;
; 4.322 ; C1[4]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.599      ;
; 4.421 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~10                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 5.524      ;
; 4.421 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~9                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 5.524      ;
; 4.421 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~8                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 5.524      ;
; 4.421 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~7                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 5.524      ;
; 4.421 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~6                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 5.524      ;
; 4.451 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~15                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 5.468      ;
; 4.451 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~14                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 5.468      ;
; 4.451 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~13                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 5.468      ;
; 4.451 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~12                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 5.468      ;
; 4.451 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~11                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 5.468      ;
; 4.456 ; C1[5]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.465      ;
; 4.456 ; C1[5]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.465      ;
; 4.456 ; C1[5]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.465      ;
; 4.456 ; C1[5]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.465      ;
; 4.456 ; C1[5]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.465      ;
; 4.456 ; C1[5]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.465      ;
; 4.456 ; C1[5]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.465      ;
; 4.456 ; C1[5]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.465      ;
; 4.456 ; C1[5]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.465      ;
; 4.456 ; C1[5]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.465      ;
; 4.502 ; C1[7]     ; i[1]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 5.411      ;
; 4.516 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.326      ; 5.858      ;
; 4.516 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_we_reg       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.326      ; 5.858      ;
; 4.517 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.333      ; 5.864      ;
; 4.543 ; C1[3]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.378      ;
; 4.543 ; C1[3]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.378      ;
; 4.543 ; C1[3]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.378      ;
; 4.543 ; C1[3]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.378      ;
; 4.543 ; C1[3]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.378      ;
; 4.543 ; C1[3]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.378      ;
; 4.543 ; C1[3]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.378      ;
; 4.543 ; C1[3]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.378      ;
; 4.543 ; C1[3]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.378      ;
; 4.543 ; C1[3]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 5.378      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 8.549  ; vga_base_module:U1|vga_ram_module:U1|RAM~9  ; vga_base_module:U1|vga_ram_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.189     ; 1.263      ;
; 8.549  ; vga_base_module:U1|vga_ram_module:U1|RAM~8  ; vga_base_module:U1|vga_ram_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.189     ; 1.263      ;
; 8.551  ; vga_base_module:U1|vga_ram_module:U1|RAM~7  ; vga_base_module:U1|vga_ram_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.189     ; 1.261      ;
; 8.553  ; vga_base_module:U1|vga_ram_module:U1|RAM~13 ; vga_base_module:U1|vga_ram_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.177     ; 1.271      ;
; 8.554  ; vga_base_module:U1|vga_ram_module:U1|RAM~11 ; vga_base_module:U1|vga_ram_module:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.177     ; 1.270      ;
; 8.560  ; vga_base_module:U1|vga_ram_module:U1|RAM~10 ; vga_base_module:U1|vga_ram_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.189     ; 1.252      ;
; 8.561  ; vga_base_module:U1|vga_ram_module:U1|RAM~12 ; vga_base_module:U1|vga_ram_module:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.177     ; 1.263      ;
; 8.561  ; vga_base_module:U1|vga_ram_module:U1|RAM~5  ; vga_base_module:U1|vga_ram_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.177     ; 1.263      ;
; 8.772  ; vga_base_module:U1|vga_ram_module:U1|RAM~6  ; vga_base_module:U1|vga_ram_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.189     ; 1.040      ;
; 8.775  ; vga_base_module:U1|vga_ram_module:U1|RAM~3  ; vga_base_module:U1|vga_ram_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.177     ; 1.049      ;
; 8.777  ; vga_base_module:U1|vga_ram_module:U1|RAM~1  ; vga_base_module:U1|vga_ram_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.177     ; 1.047      ;
; 8.780  ; vga_base_module:U1|vga_ram_module:U1|RAM~4  ; vga_base_module:U1|vga_ram_module:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.177     ; 1.044      ;
; 8.781  ; vga_base_module:U1|vga_ram_module:U1|RAM~14 ; vga_base_module:U1|vga_ram_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.177     ; 1.043      ;
; 8.784  ; vga_base_module:U1|vga_ram_module:U1|RAM~15 ; vga_base_module:U1|vga_ram_module:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.177     ; 1.040      ;
; 8.784  ; vga_base_module:U1|vga_ram_module:U1|RAM~2  ; vga_base_module:U1|vga_ram_module:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.177     ; 1.040      ;
; 30.944 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.978      ;
; 30.981 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.941      ;
; 31.142 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.780      ;
; 31.154 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.769      ;
; 31.294 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.628      ;
; 31.294 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.628      ;
; 31.294 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.628      ;
; 31.294 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.628      ;
; 31.294 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.628      ;
; 31.294 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.628      ;
; 31.294 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.628      ;
; 31.294 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.628      ;
; 31.294 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.628      ;
; 31.294 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.628      ;
; 31.331 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.591      ;
; 31.331 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.591      ;
; 31.331 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.591      ;
; 31.331 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.591      ;
; 31.331 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.591      ;
; 31.331 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.591      ;
; 31.331 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.591      ;
; 31.331 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.591      ;
; 31.331 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.591      ;
; 31.331 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.591      ;
; 31.354 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.568      ;
; 31.357 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.566      ;
; 31.492 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.430      ;
; 31.492 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.430      ;
; 31.492 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.430      ;
; 31.492 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.430      ;
; 31.492 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.430      ;
; 31.492 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.430      ;
; 31.492 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.430      ;
; 31.492 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.430      ;
; 31.492 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.430      ;
; 31.492 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.430      ;
; 31.504 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.419      ;
; 31.504 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.419      ;
; 31.504 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.419      ;
; 31.504 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.419      ;
; 31.504 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.419      ;
; 31.504 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.419      ;
; 31.504 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.419      ;
; 31.504 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.419      ;
; 31.504 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.419      ;
; 31.504 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.419      ;
; 31.506 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.416      ;
; 31.533 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.390      ;
; 31.704 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.218      ;
; 31.704 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.218      ;
; 31.704 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.218      ;
; 31.704 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.218      ;
; 31.704 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.218      ;
; 31.704 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.218      ;
; 31.704 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.218      ;
; 31.704 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.218      ;
; 31.704 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.218      ;
; 31.704 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.218      ;
; 31.707 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.216      ;
; 31.707 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.216      ;
; 31.707 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.216      ;
; 31.707 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.216      ;
; 31.707 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.216      ;
; 31.707 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.216      ;
; 31.707 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.216      ;
; 31.707 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.216      ;
; 31.707 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.216      ;
; 31.707 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.216      ;
; 31.856 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.066      ;
; 31.856 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.066      ;
; 31.856 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.066      ;
; 31.856 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.066      ;
; 31.856 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.066      ;
; 31.856 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.066      ;
; 31.856 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.066      ;
; 31.856 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.066      ;
; 31.856 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.066      ;
; 31.856 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.079     ; 8.066      ;
; 31.883 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.040      ;
; 31.883 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.040      ;
; 31.883 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.040      ;
; 31.883 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.040      ;
; 31.883 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.040      ;
; 31.883 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.040      ;
; 31.883 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.078     ; 8.040      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                        ;
+--------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; 16.106 ; vga_base_module:U1|vga_func_module:U2|CY[3]    ; CV[3]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.925      ;
; 16.183 ; vga_base_module:U1|vga_func_module:U2|CY[6]    ; CV[6]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.848      ;
; 16.198 ; vga_base_module:U1|vga_func_module:U2|CY[8]    ; CV[8]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.833      ;
; 16.198 ; vga_base_module:U1|vga_func_module:U2|CY[7]    ; CV[7]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.833      ;
; 16.202 ; vga_base_module:U1|vga_func_module:U2|CY[2]    ; CV[2]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.829      ;
; 16.293 ; vga_base_module:U1|vga_func_module:U2|CY[0]    ; CV[0]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.738      ;
; 16.310 ; vga_base_module:U1|vga_func_module:U2|CY[1]    ; CV[1]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.721      ;
; 16.340 ; vga_base_module:U1|vga_func_module:U2|CY[5]    ; CV[5]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.691      ;
; 16.370 ; vga_base_module:U1|vga_func_module:U2|CY[9]    ; CV[9]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.661      ;
; 16.474 ; vga_base_module:U1|vga_func_module:U2|isUpdate ; F1[10]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.557      ;
; 16.485 ; vga_base_module:U1|vga_func_module:U2|CY[4]    ; CV[4]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 2.110      ; 5.546      ;
; 18.817 ; F1[10]                                         ; F2[10]  ; clk                                            ; clk         ; 20.000       ; -0.080     ; 1.104      ;
+--------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.453 ; isEn                                       ; isEn                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i[2]                                       ; i[2]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i[0]                                       ; i[0]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.552 ; i[3]                                       ; i[1]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.845      ;
; 0.575 ; i[0]                                       ; i[2]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.868      ;
; 0.576 ; i[0]                                       ; D1[11]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.869      ;
; 0.747 ; C1[1]                                      ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; C1[2]                                      ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.040      ;
; 0.757 ; C1[5]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.049      ;
; 0.757 ; C1[6]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.049      ;
; 0.758 ; C1[4]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.050      ;
; 0.763 ; C1[3]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.765 ; C1[7]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; C1[0]                                      ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.772 ; vga_base_module:U1|vga_ram_module:U1|WP[7] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.776 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.069      ;
; 0.777 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.070      ;
; 0.780 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.073      ;
; 0.780 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.073      ;
; 0.781 ; vga_base_module:U1|vga_ram_module:U1|WP[8] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.074      ;
; 0.781 ; C1[8]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.073      ;
; 0.781 ; C1[9]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.073      ;
; 0.782 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.075      ;
; 0.795 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[0]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.088      ;
; 0.845 ; i[3]                                       ; isEn                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.138      ;
; 0.920 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.213      ;
; 0.989 ; i[2]                                       ; D1[11]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.282      ;
; 0.989 ; i[2]                                       ; D1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.282      ;
; 1.001 ; i[1]                                       ; D1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.294      ;
; 1.001 ; i[1]                                       ; i[3]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.294      ;
; 1.068 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.091 ; vga_base_module:U1|vga_ram_module:U1|WP[9] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.101 ; C1[1]                                      ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.393      ;
; 1.109 ; C1[0]                                      ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; C1[2]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.401      ;
; 1.111 ; C1[5]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.403      ;
; 1.118 ; C1[3]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; C1[6]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; C1[0]                                      ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; C1[2]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; C1[7]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; C1[4]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.126 ; vga_base_module:U1|vga_ram_module:U1|WP[7] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; C1[6]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; C1[4]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.420      ;
; 1.131 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.424      ;
; 1.132 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.425      ;
; 1.133 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.141 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.434      ;
; 1.142 ; C1[8]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.434      ;
; 1.142 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.435      ;
; 1.142 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.435      ;
; 1.143 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.436      ;
; 1.150 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.443      ;
; 1.152 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.445      ;
; 1.169 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.462      ;
; 1.169 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.462      ;
; 1.220 ; vga_base_module:U1|vga_ram_module:U1|WP[7] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.513      ;
; 1.232 ; C1[1]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.524      ;
; 1.233 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.526      ;
; 1.241 ; C1[1]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.533      ;
; 1.242 ; C1[5]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.534      ;
; 1.249 ; C1[3]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; C1[0]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; C1[2]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; C1[7]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.251 ; C1[5]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.543      ;
; 1.258 ; C1[3]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; C1[0]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; C1[6]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; C1[2]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; C1[4]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.551      ;
; 1.262 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.555      ;
; 1.263 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.556      ;
; 1.265 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.558      ;
; 1.268 ; C1[4]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.560      ;
; 1.271 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.564      ;
; 1.272 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.565      ;
; 1.273 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.567      ;
; 1.281 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.574      ;
; 1.282 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.575      ;
; 1.282 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.575      ;
; 1.290 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.583      ;
; 1.301 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 2.027      ;
; 1.358 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.651      ;
; 1.372 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.665      ;
; 1.372 ; C1[1]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.664      ;
; 1.381 ; C1[1]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.673      ;
; 1.382 ; C1[5]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.674      ;
; 1.389 ; C1[3]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.389 ; C1[0]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.389 ; C1[2]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.398 ; C1[3]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.690      ;
; 1.398 ; C1[0]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.690      ;
; 1.398 ; C1[2]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.690      ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                  ;
+-------+---------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.453 ; vga_base_module:U1|vga_func_module:U2|H     ; vga_base_module:U1|vga_func_module:U2|H      ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_base_module:U1|vga_func_module:U2|isEn  ; vga_base_module:U1|vga_func_module:U2|isEn   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_base_module:U1|vga_func_module:U2|CF[2] ; vga_base_module:U1|vga_func_module:U2|CF[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_base_module:U1|vga_func_module:U2|CF[1] ; vga_base_module:U1|vga_func_module:U2|CF[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_base_module:U1|vga_func_module:U2|CF[3] ; vga_base_module:U1|vga_func_module:U2|CF[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_base_module:U1|vga_func_module:U2|CF[0] ; vga_base_module:U1|vga_func_module:U2|CF[0]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_base_module:U1|vga_func_module:U2|CF[4] ; vga_base_module:U1|vga_func_module:U2|CF[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_base_module:U1|vga_func_module:U2|CF[5] ; vga_base_module:U1|vga_func_module:U2|CF[5]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_base_module:U1|vga_func_module:U2|CF[6] ; vga_base_module:U1|vga_func_module:U2|CF[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_base_module:U1|vga_func_module:U2|CF[7] ; vga_base_module:U1|vga_func_module:U2|CF[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_base_module:U1|vga_func_module:U2|isON  ; vga_base_module:U1|vga_func_module:U2|isON   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|V     ; vga_base_module:U1|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|CV[9] ; vga_base_module:U1|vga_func_module:U2|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|CV[8] ; vga_base_module:U1|vga_func_module:U2|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CV[0]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CV[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CV[5]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.562 ; vga_base_module:U1|vga_ram_module:U1|RAM~3  ; vga_base_module:U1|vga_ram_module:U1|D1[2]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 0.979      ;
; 0.564 ; vga_base_module:U1|vga_ram_module:U1|RAM~15 ; vga_base_module:U1|vga_ram_module:U1|D1[15]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 0.981      ;
; 0.564 ; vga_base_module:U1|vga_ram_module:U1|RAM~2  ; vga_base_module:U1|vga_ram_module:U1|D1[1]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 0.981      ;
; 0.567 ; vga_base_module:U1|vga_ram_module:U1|RAM~14 ; vga_base_module:U1|vga_ram_module:U1|D1[14]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 0.984      ;
; 0.567 ; vga_base_module:U1|vga_ram_module:U1|RAM~4  ; vga_base_module:U1|vga_ram_module:U1|D1[3]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 0.984      ;
; 0.569 ; vga_base_module:U1|vga_ram_module:U1|RAM~1  ; vga_base_module:U1|vga_ram_module:U1|D1[0]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 0.986      ;
; 0.574 ; vga_base_module:U1|vga_ram_module:U1|RAM~6  ; vga_base_module:U1|vga_ram_module:U1|D1[5]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 0.981      ;
; 0.615 ; vga_base_module:U1|vga_ram_module:U1|RAM~13 ; vga_base_module:U1|vga_ram_module:U1|D1[13]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 1.032      ;
; 0.615 ; vga_base_module:U1|vga_ram_module:U1|RAM~11 ; vga_base_module:U1|vga_ram_module:U1|D1[11]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 1.032      ;
; 0.618 ; vga_base_module:U1|vga_ram_module:U1|RAM~12 ; vga_base_module:U1|vga_ram_module:U1|D1[12]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 1.035      ;
; 0.618 ; vga_base_module:U1|vga_ram_module:U1|RAM~5  ; vga_base_module:U1|vga_ram_module:U1|D1[4]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 1.035      ;
; 0.641 ; vga_base_module:U1|vga_ram_module:U1|D1[3]  ; vga_base_module:U1|vga_func_module:U2|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; vga_base_module:U1|vga_ram_module:U1|D1[8]  ; vga_base_module:U1|vga_func_module:U2|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.936      ;
; 0.646 ; vga_base_module:U1|vga_ram_module:U1|D1[15] ; vga_base_module:U1|vga_func_module:U2|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.939      ;
; 0.647 ; vga_base_module:U1|vga_ram_module:U1|RAM~10 ; vga_base_module:U1|vga_ram_module:U1|D1[9]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.054      ;
; 0.676 ; vga_base_module:U1|vga_ram_module:U1|RAM~9  ; vga_base_module:U1|vga_ram_module:U1|D1[8]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.083      ;
; 0.676 ; vga_base_module:U1|vga_ram_module:U1|RAM~8  ; vga_base_module:U1|vga_ram_module:U1|D1[7]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.083      ;
; 0.676 ; vga_base_module:U1|vga_ram_module:U1|RAM~7  ; vga_base_module:U1|vga_ram_module:U1|D1[6]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 1.083      ;
; 0.680 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[12]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.973      ;
; 0.683 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[13]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.976      ;
; 0.683 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[11]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.976      ;
; 0.739 ; vga_base_module:U1|vga_ram_module:U1|D1[6]  ; vga_base_module:U1|vga_func_module:U2|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; vga_base_module:U1|vga_ram_module:U1|D1[9]  ; vga_base_module:U1|vga_func_module:U2|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.034      ;
; 0.741 ; vga_base_module:U1|vga_ram_module:U1|D1[7]  ; vga_base_module:U1|vga_func_module:U2|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.035      ;
; 0.741 ; vga_base_module:U1|vga_ram_module:U1|D1[0]  ; vga_base_module:U1|vga_func_module:U2|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; vga_base_module:U1|vga_ram_module:U1|D1[5]  ; vga_base_module:U1|vga_func_module:U2|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; vga_base_module:U1|vga_ram_module:U1|D1[4]  ; vga_base_module:U1|vga_func_module:U2|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; vga_base_module:U1|vga_ram_module:U1|D1[1]  ; vga_base_module:U1|vga_func_module:U2|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.035      ;
; 0.752 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.045      ;
; 0.755 ; vga_base_module:U1|vga_func_module:U2|CH[4] ; vga_base_module:U1|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.048      ;
; 0.761 ; vga_base_module:U1|vga_func_module:U2|CH[3] ; vga_base_module:U1|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.054      ;
; 0.773 ; vga_base_module:U1|vga_func_module:U2|CH[6] ; vga_base_module:U1|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.066      ;
; 0.778 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[0]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.071      ;
; 0.780 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.073      ;
; 0.785 ; vga_base_module:U1|vga_func_module:U2|CH[7] ; vga_base_module:U1|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.078      ;
; 0.787 ; vga_base_module:U1|vga_ram_module:U1|D1[14] ; vga_base_module:U1|vga_func_module:U2|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.080      ;
; 0.788 ; vga_base_module:U1|vga_ram_module:U1|D1[12] ; vga_base_module:U1|vga_func_module:U2|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.081      ;
; 0.790 ; vga_base_module:U1|vga_ram_module:U1|D1[13] ; vga_base_module:U1|vga_func_module:U2|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.083      ;
; 0.792 ; vga_base_module:U1|vga_ram_module:U1|D1[11] ; vga_base_module:U1|vga_func_module:U2|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.085      ;
; 0.822 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[14]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.115      ;
; 0.825 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[15]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.118      ;
; 0.845 ; vga_base_module:U1|vga_func_module:U2|CH[8] ; vga_base_module:U1|vga_func_module:U2|isEn   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.138      ;
; 0.946 ; vga_base_module:U1|vga_func_module:U2|CV[9] ; vga_base_module:U1|vga_func_module:U2|CY[9]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.240      ;
; 1.107 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.400      ;
; 1.115 ; vga_base_module:U1|vga_func_module:U2|CH[3] ; vga_base_module:U1|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.409      ;
; 1.125 ; vga_base_module:U1|vga_func_module:U2|CH[4] ; vga_base_module:U1|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.418      ;
; 1.134 ; vga_base_module:U1|vga_func_module:U2|CH[6] ; vga_base_module:U1|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.427      ;
; 1.141 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.434      ;
; 1.150 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.443      ;
; 1.166 ; vga_base_module:U1|vga_func_module:U2|isON  ; vga_base_module:U1|vga_func_module:U2|CF[5]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.459      ;
; 1.173 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.467      ;
; 1.195 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.489      ;
; 1.200 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[0]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.494      ;
; 1.206 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[5]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.501      ;
; 1.209 ; vga_base_module:U1|vga_func_module:U2|CV[8] ; vga_base_module:U1|vga_func_module:U2|CY[8]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.504      ;
; 1.222 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.517      ;
; 1.229 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.523      ;
; 1.238 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.531      ;
; 1.246 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.540      ;
; 1.255 ; vga_base_module:U1|vga_func_module:U2|CH[3] ; vga_base_module:U1|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; vga_base_module:U1|vga_func_module:U2|CH[4] ; vga_base_module:U1|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.549      ;
; 1.265 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.558      ;
; 1.267 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.562      ;
; 1.273 ; vga_base_module:U1|vga_ram_module:U1|RP[9]  ; vga_base_module:U1|vga_ram_module:U1|RP[9]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.565      ;
; 1.276 ; vga_base_module:U1|vga_ram_module:U1|RP[3]  ; vga_base_module:U1|vga_ram_module:U1|RP[3]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.568      ;
; 1.277 ; vga_base_module:U1|vga_ram_module:U1|RP[7]  ; vga_base_module:U1|vga_ram_module:U1|RP[7]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.569      ;
; 1.281 ; vga_base_module:U1|vga_func_module:U2|CH[9] ; vga_base_module:U1|vga_func_module:U2|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.574      ;
; 1.290 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.583      ;
; 1.324 ; vga_base_module:U1|vga_func_module:U2|CH[8] ; vga_base_module:U1|vga_func_module:U2|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.617      ;
; 1.356 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.648      ;
; 1.372 ; vga_base_module:U1|vga_ram_module:U1|RP[1]  ; vga_base_module:U1|vga_ram_module:U1|RP[1]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.664      ;
; 1.375 ; vga_base_module:U1|vga_ram_module:U1|RP[8]  ; vga_base_module:U1|vga_ram_module:U1|RP[8]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.667      ;
; 1.378 ; vga_base_module:U1|vga_ram_module:U1|RP[4]  ; vga_base_module:U1|vga_ram_module:U1|RP[4]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.670      ;
; 1.380 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.672      ;
+-------+---------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                        ;
+-------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.707 ; F1[10]                                         ; F2[10]  ; clk                                            ; clk         ; 0.000        ; 0.080      ; 0.999      ;
; 2.107 ; vga_base_module:U1|vga_func_module:U2|CY[4]    ; CV[4]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.020      ;
; 2.116 ; vga_base_module:U1|vga_func_module:U2|CY[5]    ; CV[5]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.029      ;
; 2.155 ; vga_base_module:U1|vga_func_module:U2|CY[2]    ; CV[2]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.068      ;
; 2.168 ; vga_base_module:U1|vga_func_module:U2|CY[9]    ; CV[9]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.081      ;
; 2.272 ; vga_base_module:U1|vga_func_module:U2|CY[8]    ; CV[8]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.185      ;
; 2.272 ; vga_base_module:U1|vga_func_module:U2|CY[1]    ; CV[1]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.185      ;
; 2.274 ; vga_base_module:U1|vga_func_module:U2|CY[6]    ; CV[6]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.187      ;
; 2.277 ; vga_base_module:U1|vga_func_module:U2|isUpdate ; F1[10]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.190      ;
; 2.338 ; vga_base_module:U1|vga_func_module:U2|CY[3]    ; CV[3]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.251      ;
; 2.346 ; vga_base_module:U1|vga_func_module:U2|CY[7]    ; CV[7]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.259      ;
; 2.372 ; vga_base_module:U1|vga_func_module:U2|CY[0]    ; CV[0]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.631      ; 5.285      ;
+-------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~1                                                                               ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~2                                                                               ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~3                                                                               ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~4                                                                               ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~5                                                                               ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~11                                                                              ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~12                                                                              ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~13                                                                              ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~14                                                                              ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~15                                                                              ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[5]                                                                                                                    ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[1]                                                                                                                     ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[3]                                                                                                                     ;
; 4.721 ; 4.941        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; isEn                                                                                                                     ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[0]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[1]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[2]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[3]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[4]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[5]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[6]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[7]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[8]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[9]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[0]                                                                                                                    ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[11]                                                                                                                   ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[0]                                                                                                                     ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[2]                                                                                                                     ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~10                                                                              ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~6                                                                               ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~7                                                                               ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~8                                                                               ;
; 4.724 ; 4.944        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~9                                                                               ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[0]                                                                               ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ;
; 4.726 ; 4.946        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ;
; 4.729 ; 4.964        ; 0.235          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_address_reg0 ;
; 4.729 ; 4.964        ; 0.235          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_we_reg       ;
; 4.731 ; 4.966        ; 0.235          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_datain_reg0  ;
; 4.732 ; 4.967        ; 0.235          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.732 ; 4.967        ; 0.235          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.734 ; 4.969        ; 0.235          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.778 ; 5.013        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.781 ; 5.016        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.781 ; 5.016        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.782 ; 5.017        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_datain_reg0  ;
; 4.785 ; 5.020        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_address_reg0 ;
; 4.785 ; 5.020        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_we_reg       ;
; 4.864 ; 5.052        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[0]                                                                               ;
; 4.864 ; 5.052        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ;
; 4.864 ; 5.052        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ;
; 4.864 ; 5.052        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ;
; 4.864 ; 5.052        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ;
; 4.864 ; 5.052        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ;
; 4.864 ; 5.052        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ;
; 4.864 ; 5.052        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ;
; 4.864 ; 5.052        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ;
; 4.864 ; 5.052        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ;
; 4.866 ; 5.054        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~10                                                                              ;
; 4.866 ; 5.054        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~6                                                                               ;
; 4.866 ; 5.054        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~7                                                                               ;
; 4.866 ; 5.054        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~8                                                                               ;
; 4.866 ; 5.054        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~9                                                                               ;
; 4.867 ; 5.055        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[0]                                                                                                                    ;
; 4.867 ; 5.055        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[11]                                                                                                                   ;
; 4.867 ; 5.055        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[0]                                                                                                                     ;
; 4.867 ; 5.055        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[2]                                                                                                                     ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[0]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[1]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[2]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[3]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[4]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[5]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[6]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[7]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[8]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[9]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[5]                                                                                                                    ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[1]                                                                                                                     ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[3]                                                                                                                     ;
; 4.868 ; 5.056        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; isEn                                                                                                                     ;
; 4.869 ; 5.057        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~11                                                                              ;
; 4.869 ; 5.057        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~12                                                                              ;
; 4.869 ; 5.057        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~13                                                                              ;
; 4.869 ; 5.057        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~14                                                                              ;
; 4.869 ; 5.057        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~15                                                                              ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~1                                                                               ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~2                                                                               ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~3                                                                               ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~4                                                                               ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~5                                                                               ;
; 4.967 ; 4.967        ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_100mhz~clkctrl|inclk[0]                                                                                              ;
; 4.967 ; 4.967        ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_100mhz~clkctrl|outclk                                                                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; CV[0]                                                    ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; CV[1]                                                    ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; CV[2]                                                    ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; CV[3]                                                    ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; CV[4]                                                    ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; CV[5]                                                    ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; CV[6]                                                    ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; CV[7]                                                    ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; CV[8]                                                    ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; CV[9]                                                    ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; F1[10]                                                   ;
; 9.788  ; 10.008       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; F2[10]                                                   ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; CV[0]                                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; CV[1]                                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; CV[2]                                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; CV[3]                                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; CV[4]                                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; CV[5]                                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; CV[6]                                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; CV[7]                                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; CV[8]                                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; CV[9]                                                    ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; F1[10]                                                   ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; F2[10]                                                   ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[0]|clk                                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[1]|clk                                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[2]|clk                                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[3]|clk                                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[4]|clk                                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[5]|clk                                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[6]|clk                                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[7]|clk                                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[8]|clk                                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[9]|clk                                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; F1[10]|clk                                               ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; F2[10]|clk                                               ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                  ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                  ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[0]|clk                                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[1]|clk                                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[2]|clk                                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[3]|clk                                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[4]|clk                                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[5]|clk                                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[6]|clk                                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[7]|clk                                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[8]|clk                                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[9]|clk                                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; F1[10]|clk                                               ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; F2[10]|clk                                               ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[0]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[1]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[2]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[3]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[4]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[5]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[6]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[7]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[8]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[9]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; F1[10]                                                   ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; F2[10]                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[2]                                                                              ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[5]                                                                              ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[6]                                                                              ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[7]                                                                              ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[8]                                                                              ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[9]                                                                              ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[5]                                                                               ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[6]                                                                               ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[7]                                                                               ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[8]                                                                               ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[9]                                                                               ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[0]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[1]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[2]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[3]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[4]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[5]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[6]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[7]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[0]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[1]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[2]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[3]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[4]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[6]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[7]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[8]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[9]                                                                              ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|H                                                                                  ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|isEn                                                                               ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|isON                                                                               ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[0]                                                                              ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[1]                                                                              ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[3]                                                                              ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[4]                                                                              ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[0]                                                                               ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[1]                                                                               ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[2]                                                                               ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[3]                                                                               ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[4]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[11]                                                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[12]                                                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[13]                                                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[14]                                                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[15]                                                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[11]                                                                              ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[12]                                                                              ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[13]                                                                              ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[14]                                                                              ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[15]                                                                              ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~0                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[0]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[1]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[2]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[3]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[4]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[5]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[6]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[7]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[8]                                                                               ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[9]                                                                               ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[5]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[0]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[1]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[2]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[3]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[4]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[5]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[6]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[7]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[8]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[9]                                                                              ;
; 19.722 ; 19.942       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|V                                                                                  ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[0]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[1]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[2]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[3]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[4]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[5]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[6]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[7]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[8]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[9]                                                                              ;
; 19.723 ; 19.943       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|isUpdate                                                                           ;
; 19.747 ; 19.982       ; 0.235          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.750 ; 19.985       ; 0.235          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.779 ; 20.014       ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.781 ; 20.016       ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[0]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[1]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[2]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[3]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[4]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[5]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[6]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[7]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[8]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[9]                                                                              ;
; 19.867 ; 20.055       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|isUpdate                                                                           ;
; 19.868 ; 20.056       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[5]                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; rst_n     ; clk        ; 5.337 ; 5.285 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; rst_n     ; clk        ; -2.990 ; -3.062 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 6.199 ; 6.045 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[0]  ; clk        ; 5.939 ; 5.753 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[1]  ; clk        ; 5.803 ; 5.619 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[2]  ; clk        ; 5.983 ; 5.766 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[3]  ; clk        ; 5.950 ; 5.722 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[4]  ; clk        ; 6.049 ; 5.814 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[5]  ; clk        ; 6.109 ; 5.927 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[6]  ; clk        ; 5.989 ; 5.809 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[7]  ; clk        ; 6.199 ; 6.045 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[8]  ; clk        ; 6.010 ; 5.777 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[9]  ; clk        ; 5.955 ; 5.767 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[11] ; clk        ; 5.182 ; 5.038 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[12] ; clk        ; 5.198 ; 5.055 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[13] ; clk        ; 5.061 ; 5.002 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[14] ; clk        ; 6.051 ; 5.943 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[15] ; clk        ; 5.793 ; 5.623 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_HSYNC ; clk        ; 5.356 ; 5.264 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_VSYNC ; clk        ; 5.546 ; 5.382 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 4.480 ; 4.421 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[0]  ; clk        ; 5.321 ; 5.141 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[1]  ; clk        ; 5.187 ; 5.010 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[2]  ; clk        ; 5.367 ; 5.156 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[3]  ; clk        ; 5.334 ; 5.113 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[4]  ; clk        ; 5.429 ; 5.201 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[5]  ; clk        ; 5.486 ; 5.309 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[6]  ; clk        ; 5.371 ; 5.196 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[7]  ; clk        ; 5.572 ; 5.422 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[8]  ; clk        ; 5.390 ; 5.165 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[9]  ; clk        ; 5.338 ; 5.155 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[11] ; clk        ; 4.596 ; 4.455 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[12] ; clk        ; 4.611 ; 4.472 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[13] ; clk        ; 4.480 ; 4.421 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[14] ; clk        ; 5.430 ; 5.325 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[15] ; clk        ; 5.182 ; 5.017 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_HSYNC ; clk        ; 4.762 ; 4.673 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_VSYNC ; clk        ; 4.945 ; 4.786 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                             ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                          ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; 118.75 MHz ; 118.75 MHz      ; U0|altpll_component|auto_generated|pll1|clk[1] ;                                                               ;
; 173.34 MHz ; 173.34 MHz      ; U0|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 923.36 MHz ; 250.0 MHz       ; clk                                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 2.518  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; 8.692  ; 0.000         ;
; clk                                            ; 16.078 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.401 ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.401 ; 0.000         ;
; clk                                            ; 0.654 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 4.716  ; 0.000         ;
; clk                                            ; 9.777  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; 19.716 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                            ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 2.518 ; CV[8]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 5.148      ;
; 2.560 ; F1[10]    ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 5.106      ;
; 2.604 ; CV[8]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 5.050      ;
; 2.646 ; F1[10]    ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 5.008      ;
; 2.800 ; CV[5]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 4.854      ;
; 2.839 ; CV[9]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.827      ;
; 2.849 ; CV[0]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.817      ;
; 2.851 ; CV[8]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.815      ;
; 2.859 ; CV[1]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.807      ;
; 2.893 ; F1[10]    ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.773      ;
; 2.916 ; F2[10]    ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.750      ;
; 2.925 ; CV[9]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 4.729      ;
; 2.935 ; CV[0]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 4.719      ;
; 2.945 ; CV[1]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 4.709      ;
; 3.001 ; CV[5]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.665      ;
; 3.002 ; F2[10]    ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 4.652      ;
; 3.017 ; CV[2]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.649      ;
; 3.053 ; CV[6]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 4.601      ;
; 3.081 ; CV[4]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 4.573      ;
; 3.103 ; CV[2]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 4.551      ;
; 3.172 ; CV[9]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.494      ;
; 3.181 ; CV[3]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.485      ;
; 3.182 ; CV[0]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.484      ;
; 3.192 ; CV[1]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.474      ;
; 3.249 ; F2[10]    ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.417      ;
; 3.254 ; CV[6]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.412      ;
; 3.267 ; CV[3]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 4.387      ;
; 3.282 ; CV[4]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.384      ;
; 3.350 ; CV[2]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.316      ;
; 3.413 ; CV[7]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.298     ; 4.241      ;
; 3.513 ; CV[5]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.153      ;
; 3.514 ; CV[3]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.152      ;
; 3.614 ; CV[7]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 4.052      ;
; 3.790 ; CV[6]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 3.876      ;
; 3.850 ; CV[4]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 3.816      ;
; 4.231 ; C1[7]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.699      ;
; 4.231 ; C1[7]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.699      ;
; 4.231 ; C1[7]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.699      ;
; 4.231 ; C1[7]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.699      ;
; 4.231 ; C1[7]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.699      ;
; 4.231 ; C1[7]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.699      ;
; 4.231 ; C1[7]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.699      ;
; 4.231 ; C1[7]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.699      ;
; 4.231 ; C1[7]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.699      ;
; 4.231 ; C1[7]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.699      ;
; 4.233 ; CV[7]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -2.286     ; 3.433      ;
; 4.437 ; C1[6]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.493      ;
; 4.437 ; C1[6]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.493      ;
; 4.437 ; C1[6]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.493      ;
; 4.437 ; C1[6]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.493      ;
; 4.437 ; C1[6]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.493      ;
; 4.437 ; C1[6]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.493      ;
; 4.437 ; C1[6]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.493      ;
; 4.437 ; C1[6]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.493      ;
; 4.437 ; C1[6]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.493      ;
; 4.437 ; C1[6]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.493      ;
; 4.579 ; C1[4]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.351      ;
; 4.579 ; C1[4]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.351      ;
; 4.579 ; C1[4]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.351      ;
; 4.579 ; C1[4]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.351      ;
; 4.579 ; C1[4]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.351      ;
; 4.579 ; C1[4]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.351      ;
; 4.579 ; C1[4]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.351      ;
; 4.579 ; C1[4]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.351      ;
; 4.579 ; C1[4]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.351      ;
; 4.579 ; C1[4]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.351      ;
; 4.668 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~10                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.051     ; 5.283      ;
; 4.668 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~9                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.051     ; 5.283      ;
; 4.668 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~8                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.051     ; 5.283      ;
; 4.668 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~7                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.051     ; 5.283      ;
; 4.668 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~6                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.051     ; 5.283      ;
; 4.698 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~15                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 5.229      ;
; 4.698 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~14                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 5.229      ;
; 4.698 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~13                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 5.229      ;
; 4.698 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~12                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 5.229      ;
; 4.698 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~11                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 5.229      ;
; 4.704 ; C1[5]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.226      ;
; 4.704 ; C1[5]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.226      ;
; 4.704 ; C1[5]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.226      ;
; 4.704 ; C1[5]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.226      ;
; 4.704 ; C1[5]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.226      ;
; 4.704 ; C1[5]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.226      ;
; 4.704 ; C1[5]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.226      ;
; 4.704 ; C1[5]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.226      ;
; 4.704 ; C1[5]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.226      ;
; 4.704 ; C1[5]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.226      ;
; 4.769 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.291      ; 5.561      ;
; 4.770 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.286      ; 5.555      ;
; 4.770 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_we_reg       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.286      ; 5.555      ;
; 4.823 ; C1[3]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.107      ;
; 4.823 ; C1[3]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.107      ;
; 4.823 ; C1[3]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.107      ;
; 4.823 ; C1[3]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.107      ;
; 4.823 ; C1[3]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.107      ;
; 4.823 ; C1[3]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.107      ;
; 4.823 ; C1[3]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.107      ;
; 4.823 ; C1[3]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.107      ;
; 4.823 ; C1[3]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.107      ;
; 4.823 ; C1[3]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 5.107      ;
; 4.844 ; i[0]      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.077     ; 5.081      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 8.692  ; vga_base_module:U1|vga_ram_module:U1|RAM~9  ; vga_base_module:U1|vga_ram_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.169     ; 1.141      ;
; 8.692  ; vga_base_module:U1|vga_ram_module:U1|RAM~8  ; vga_base_module:U1|vga_ram_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.169     ; 1.141      ;
; 8.693  ; vga_base_module:U1|vga_ram_module:U1|RAM~7  ; vga_base_module:U1|vga_ram_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.169     ; 1.140      ;
; 8.697  ; vga_base_module:U1|vga_ram_module:U1|RAM~13 ; vga_base_module:U1|vga_ram_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.157     ; 1.148      ;
; 8.698  ; vga_base_module:U1|vga_ram_module:U1|RAM~11 ; vga_base_module:U1|vga_ram_module:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.157     ; 1.147      ;
; 8.703  ; vga_base_module:U1|vga_ram_module:U1|RAM~12 ; vga_base_module:U1|vga_ram_module:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.157     ; 1.142      ;
; 8.703  ; vga_base_module:U1|vga_ram_module:U1|RAM~10 ; vga_base_module:U1|vga_ram_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.169     ; 1.130      ;
; 8.704  ; vga_base_module:U1|vga_ram_module:U1|RAM~5  ; vga_base_module:U1|vga_ram_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.156     ; 1.142      ;
; 8.849  ; vga_base_module:U1|vga_ram_module:U1|RAM~6  ; vga_base_module:U1|vga_ram_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.169     ; 0.984      ;
; 8.852  ; vga_base_module:U1|vga_ram_module:U1|RAM~3  ; vga_base_module:U1|vga_ram_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.156     ; 0.994      ;
; 8.856  ; vga_base_module:U1|vga_ram_module:U1|RAM~1  ; vga_base_module:U1|vga_ram_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.156     ; 0.990      ;
; 8.859  ; vga_base_module:U1|vga_ram_module:U1|RAM~14 ; vga_base_module:U1|vga_ram_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.157     ; 0.986      ;
; 8.861  ; vga_base_module:U1|vga_ram_module:U1|RAM~15 ; vga_base_module:U1|vga_ram_module:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.157     ; 0.984      ;
; 8.861  ; vga_base_module:U1|vga_ram_module:U1|RAM~4  ; vga_base_module:U1|vga_ram_module:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.156     ; 0.985      ;
; 8.862  ; vga_base_module:U1|vga_ram_module:U1|RAM~2  ; vga_base_module:U1|vga_ram_module:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.156     ; 0.984      ;
; 31.579 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.076     ; 8.347      ;
; 31.612 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.076     ; 8.314      ;
; 31.754 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.076     ; 8.172      ;
; 31.759 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.075     ; 8.168      ;
; 31.923 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 8.008      ;
; 31.923 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 8.008      ;
; 31.923 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 8.008      ;
; 31.923 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 8.008      ;
; 31.923 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 8.008      ;
; 31.923 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 8.008      ;
; 31.923 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 8.008      ;
; 31.923 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 8.008      ;
; 31.923 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 8.008      ;
; 31.923 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 8.008      ;
; 31.939 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.075     ; 7.988      ;
; 31.950 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.076     ; 7.976      ;
; 31.956 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.975      ;
; 31.956 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.975      ;
; 31.956 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.975      ;
; 31.956 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.975      ;
; 31.956 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.975      ;
; 31.956 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.975      ;
; 31.956 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.975      ;
; 31.956 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.975      ;
; 31.956 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.975      ;
; 31.956 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.975      ;
; 32.053 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.076     ; 7.873      ;
; 32.098 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.833      ;
; 32.098 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.833      ;
; 32.098 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.833      ;
; 32.098 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.833      ;
; 32.098 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.833      ;
; 32.098 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.833      ;
; 32.098 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.833      ;
; 32.098 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.833      ;
; 32.098 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.833      ;
; 32.098 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.833      ;
; 32.102 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.075     ; 7.825      ;
; 32.103 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.829      ;
; 32.103 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.829      ;
; 32.103 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.829      ;
; 32.103 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.829      ;
; 32.103 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.829      ;
; 32.103 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.829      ;
; 32.103 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.829      ;
; 32.103 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.829      ;
; 32.103 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.829      ;
; 32.103 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.829      ;
; 32.283 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.649      ;
; 32.283 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.649      ;
; 32.283 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.649      ;
; 32.283 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.649      ;
; 32.283 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.649      ;
; 32.283 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.649      ;
; 32.283 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.649      ;
; 32.283 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.649      ;
; 32.283 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.649      ;
; 32.283 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.649      ;
; 32.294 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.637      ;
; 32.294 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.637      ;
; 32.294 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.637      ;
; 32.294 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.637      ;
; 32.294 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.637      ;
; 32.294 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.637      ;
; 32.294 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.637      ;
; 32.294 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.637      ;
; 32.294 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.637      ;
; 32.294 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.637      ;
; 32.397 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.534      ;
; 32.397 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.534      ;
; 32.397 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.534      ;
; 32.397 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.534      ;
; 32.397 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.534      ;
; 32.397 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.534      ;
; 32.397 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.534      ;
; 32.397 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.534      ;
; 32.397 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.534      ;
; 32.397 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.071     ; 7.534      ;
; 32.446 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.486      ;
; 32.446 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.486      ;
; 32.446 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.486      ;
; 32.446 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.486      ;
; 32.446 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.486      ;
; 32.446 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.486      ;
; 32.446 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.070     ; 7.486      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                         ;
+--------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; 16.078 ; vga_base_module:U1|vga_func_module:U2|CY[3]    ; CV[3]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.674      ;
; 16.149 ; vga_base_module:U1|vga_func_module:U2|CY[2]    ; CV[2]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.603      ;
; 16.162 ; vga_base_module:U1|vga_func_module:U2|CY[7]    ; CV[7]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.590      ;
; 16.162 ; vga_base_module:U1|vga_func_module:U2|CY[6]    ; CV[6]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.590      ;
; 16.173 ; vga_base_module:U1|vga_func_module:U2|CY[8]    ; CV[8]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.579      ;
; 16.237 ; vga_base_module:U1|vga_func_module:U2|CY[0]    ; CV[0]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.515      ;
; 16.272 ; vga_base_module:U1|vga_func_module:U2|CY[1]    ; CV[1]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.480      ;
; 16.294 ; vga_base_module:U1|vga_func_module:U2|CY[5]    ; CV[5]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.458      ;
; 16.331 ; vga_base_module:U1|vga_func_module:U2|CY[9]    ; CV[9]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.421      ;
; 16.431 ; vga_base_module:U1|vga_func_module:U2|isUpdate ; F1[10]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.321      ;
; 16.443 ; vga_base_module:U1|vga_func_module:U2|CY[4]    ; CV[4]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.830      ; 5.309      ;
; 18.917 ; F1[10]                                         ; F2[10]  ; clk                                            ; clk         ; 20.000       ; -0.072     ; 1.013      ;
+--------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.401 ; i[2]                                       ; i[2]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i[0]                                       ; i[0]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; isEn                                       ; isEn                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.515 ; i[3]                                       ; i[1]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.782      ;
; 0.536 ; i[0]                                       ; D1[11]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.804      ;
; 0.536 ; i[0]                                       ; i[2]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.804      ;
; 0.696 ; C1[1]                                      ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; C1[2]                                      ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.964      ;
; 0.702 ; C1[5]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.969      ;
; 0.707 ; C1[3]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; C1[4]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; C1[6]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.710 ; C1[7]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.715 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; C1[0]                                      ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.982      ;
; 0.716 ; vga_base_module:U1|vga_ram_module:U1|WP[7] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.983      ;
; 0.720 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.987      ;
; 0.721 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.988      ;
; 0.724 ; C1[8]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.991      ;
; 0.725 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.992      ;
; 0.727 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.994      ;
; 0.727 ; C1[9]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.994      ;
; 0.728 ; vga_base_module:U1|vga_ram_module:U1|WP[8] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.995      ;
; 0.728 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.995      ;
; 0.743 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[0]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.010      ;
; 0.784 ; i[3]                                       ; isEn                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.051      ;
; 0.862 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.129      ;
; 0.931 ; i[2]                                       ; D1[11]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.199      ;
; 0.931 ; i[2]                                       ; D1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.199      ;
; 0.945 ; i[1]                                       ; D1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.212      ;
; 0.946 ; i[1]                                       ; i[3]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.213      ;
; 0.998 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.265      ;
; 0.999 ; vga_base_module:U1|vga_ram_module:U1|WP[9] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.266      ;
; 1.013 ; C1[0]                                      ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.280      ;
; 1.016 ; C1[2]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.283      ;
; 1.020 ; C1[1]                                      ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.287      ;
; 1.026 ; C1[5]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.293      ;
; 1.026 ; C1[4]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; C1[6]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; C1[0]                                      ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; C1[3]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; C1[2]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.298      ;
; 1.034 ; C1[7]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.301      ;
; 1.038 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.305      ;
; 1.040 ; vga_base_module:U1|vga_ram_module:U1|WP[7] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.307      ;
; 1.041 ; C1[4]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; C1[6]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.310      ;
; 1.043 ; C1[8]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.310      ;
; 1.046 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.314      ;
; 1.049 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.316      ;
; 1.049 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.316      ;
; 1.053 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.320      ;
; 1.061 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.328      ;
; 1.062 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.329      ;
; 1.089 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.356      ;
; 1.091 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.358      ;
; 1.117 ; C1[1]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.384      ;
; 1.122 ; C1[3]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.389      ;
; 1.126 ; C1[5]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.393      ;
; 1.129 ; C1[7]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.396      ;
; 1.135 ; C1[0]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.402      ;
; 1.138 ; C1[2]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.405      ;
; 1.142 ; vga_base_module:U1|vga_ram_module:U1|WP[7] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.409      ;
; 1.142 ; C1[1]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.409      ;
; 1.142 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.409      ;
; 1.143 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.410      ;
; 1.148 ; C1[5]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.415      ;
; 1.148 ; C1[4]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.415      ;
; 1.149 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; C1[6]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; C1[0]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; C1[3]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.418      ;
; 1.153 ; C1[2]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.420      ;
; 1.156 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.423      ;
; 1.156 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.423      ;
; 1.160 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.427      ;
; 1.163 ; C1[4]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.430      ;
; 1.164 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.431      ;
; 1.165 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.432      ;
; 1.168 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.435      ;
; 1.171 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.438      ;
; 1.171 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.438      ;
; 1.175 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.442      ;
; 1.181 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.829      ;
; 1.183 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.450      ;
; 1.239 ; C1[1]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.506      ;
; 1.244 ; C1[3]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.511      ;
; 1.248 ; C1[5]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.515      ;
; 1.257 ; C1[0]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.524      ;
; 1.260 ; C1[2]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.527      ;
; 1.264 ; C1[1]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.264 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.531      ;
; 1.265 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.532      ;
; 1.268 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.535      ;
; 1.270 ; C1[4]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.537      ;
; 1.272 ; C1[0]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.539      ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                     ;
+-------+---------------------------------------------+------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                        ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.401 ; vga_base_module:U1|vga_func_module:U2|V     ; vga_base_module:U1|vga_func_module:U2|V        ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_base_module:U1|vga_func_module:U2|CV[9] ; vga_base_module:U1|vga_func_module:U2|CV[9]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_base_module:U1|vga_func_module:U2|CV[8] ; vga_base_module:U1|vga_func_module:U2|CV[8]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CV[0]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CV[1]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CV[2]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CV[3]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CV[4]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CV[5]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CV[6]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CV[7]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|H     ; vga_base_module:U1|vga_func_module:U2|H        ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|isEn  ; vga_base_module:U1|vga_func_module:U2|isEn     ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|CF[2] ; vga_base_module:U1|vga_func_module:U2|CF[2]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|CF[1] ; vga_base_module:U1|vga_func_module:U2|CF[1]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|CF[3] ; vga_base_module:U1|vga_func_module:U2|CF[3]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|CF[0] ; vga_base_module:U1|vga_func_module:U2|CF[0]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|CF[4] ; vga_base_module:U1|vga_func_module:U2|CF[4]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|CF[5] ; vga_base_module:U1|vga_func_module:U2|CF[5]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|CF[6] ; vga_base_module:U1|vga_func_module:U2|CF[6]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|CF[7] ; vga_base_module:U1|vga_func_module:U2|CF[7]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_base_module:U1|vga_func_module:U2|isON  ; vga_base_module:U1|vga_func_module:U2|isON     ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.500 ; vga_base_module:U1|vga_ram_module:U1|RAM~3  ; vga_base_module:U1|vga_ram_module:U1|D1[2]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.162      ; 0.877      ;
; 0.501 ; vga_base_module:U1|vga_ram_module:U1|RAM~15 ; vga_base_module:U1|vga_ram_module:U1|D1[15]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.163      ; 0.879      ;
; 0.502 ; vga_base_module:U1|vga_ram_module:U1|RAM~2  ; vga_base_module:U1|vga_ram_module:U1|D1[1]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.162      ; 0.879      ;
; 0.503 ; vga_base_module:U1|vga_ram_module:U1|RAM~14 ; vga_base_module:U1|vga_ram_module:U1|D1[14]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.163      ; 0.881      ;
; 0.507 ; vga_base_module:U1|vga_ram_module:U1|RAM~4  ; vga_base_module:U1|vga_ram_module:U1|D1[3]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.162      ; 0.884      ;
; 0.508 ; vga_base_module:U1|vga_ram_module:U1|RAM~1  ; vga_base_module:U1|vga_ram_module:U1|D1[0]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.162      ; 0.885      ;
; 0.512 ; vga_base_module:U1|vga_ram_module:U1|RAM~6  ; vga_base_module:U1|vga_ram_module:U1|D1[5]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.151      ; 0.878      ;
; 0.576 ; vga_base_module:U1|vga_ram_module:U1|RAM~13 ; vga_base_module:U1|vga_ram_module:U1|D1[13]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.163      ; 0.954      ;
; 0.576 ; vga_base_module:U1|vga_ram_module:U1|RAM~11 ; vga_base_module:U1|vga_ram_module:U1|D1[11]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.163      ; 0.954      ;
; 0.580 ; vga_base_module:U1|vga_ram_module:U1|RAM~12 ; vga_base_module:U1|vga_ram_module:U1|D1[12]    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.163      ; 0.958      ;
; 0.581 ; vga_base_module:U1|vga_ram_module:U1|RAM~5  ; vga_base_module:U1|vga_ram_module:U1|D1[4]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.162      ; 0.958      ;
; 0.599 ; vga_base_module:U1|vga_ram_module:U1|D1[8]  ; vga_base_module:U1|vga_func_module:U2|D1[8]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; vga_base_module:U1|vga_ram_module:U1|D1[3]  ; vga_base_module:U1|vga_func_module:U2|D1[3]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.866      ;
; 0.601 ; vga_base_module:U1|vga_ram_module:U1|D1[15] ; vga_base_module:U1|vga_func_module:U2|D1[15]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.869      ;
; 0.614 ; vga_base_module:U1|vga_ram_module:U1|RAM~10 ; vga_base_module:U1|vga_ram_module:U1|D1[9]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.151      ; 0.980      ;
; 0.631 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[12]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.899      ;
; 0.634 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[13]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.902      ;
; 0.634 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[11]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.902      ;
; 0.636 ; vga_base_module:U1|vga_ram_module:U1|RAM~7  ; vga_base_module:U1|vga_ram_module:U1|D1[6]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.151      ; 1.002      ;
; 0.637 ; vga_base_module:U1|vga_ram_module:U1|RAM~9  ; vga_base_module:U1|vga_ram_module:U1|D1[8]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.151      ; 1.003      ;
; 0.637 ; vga_base_module:U1|vga_ram_module:U1|RAM~8  ; vga_base_module:U1|vga_ram_module:U1|D1[7]     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.151      ; 1.003      ;
; 0.687 ; vga_base_module:U1|vga_ram_module:U1|D1[6]  ; vga_base_module:U1|vga_func_module:U2|D1[6]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.955      ;
; 0.690 ; vga_base_module:U1|vga_ram_module:U1|D1[9]  ; vga_base_module:U1|vga_func_module:U2|D1[9]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; vga_base_module:U1|vga_ram_module:U1|D1[0]  ; vga_base_module:U1|vga_func_module:U2|D1[0]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; vga_base_module:U1|vga_ram_module:U1|D1[7]  ; vga_base_module:U1|vga_func_module:U2|D1[7]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; vga_base_module:U1|vga_ram_module:U1|D1[5]  ; vga_base_module:U1|vga_func_module:U2|D1[5]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; vga_base_module:U1|vga_ram_module:U1|D1[4]  ; vga_base_module:U1|vga_func_module:U2|D1[4]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; vga_base_module:U1|vga_ram_module:U1|D1[1]  ; vga_base_module:U1|vga_func_module:U2|D1[1]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.959      ;
; 0.701 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[1]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.969      ;
; 0.704 ; vga_base_module:U1|vga_func_module:U2|CH[4] ; vga_base_module:U1|vga_func_module:U2|CH[4]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.972      ;
; 0.711 ; vga_base_module:U1|vga_func_module:U2|CH[3] ; vga_base_module:U1|vga_func_module:U2|CH[3]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.979      ;
; 0.717 ; vga_base_module:U1|vga_func_module:U2|CH[6] ; vga_base_module:U1|vga_func_module:U2|CH[6]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.985      ;
; 0.720 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[2]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.988      ;
; 0.728 ; vga_base_module:U1|vga_func_module:U2|CH[7] ; vga_base_module:U1|vga_func_module:U2|CH[7]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.996      ;
; 0.729 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[0]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.997      ;
; 0.730 ; vga_base_module:U1|vga_ram_module:U1|D1[14] ; vga_base_module:U1|vga_func_module:U2|D1[14]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.998      ;
; 0.731 ; vga_base_module:U1|vga_ram_module:U1|D1[12] ; vga_base_module:U1|vga_func_module:U2|D1[12]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.999      ;
; 0.735 ; vga_base_module:U1|vga_ram_module:U1|D1[13] ; vga_base_module:U1|vga_func_module:U2|D1[13]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.003      ;
; 0.737 ; vga_base_module:U1|vga_ram_module:U1|D1[11] ; vga_base_module:U1|vga_func_module:U2|D1[11]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.005      ;
; 0.769 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[15]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.037      ;
; 0.769 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[14]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.037      ;
; 0.789 ; vga_base_module:U1|vga_func_module:U2|CH[8] ; vga_base_module:U1|vga_func_module:U2|isEn     ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.056      ;
; 0.841 ; vga_base_module:U1|vga_func_module:U2|CV[9] ; vga_base_module:U1|vga_func_module:U2|CY[9]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 1.110      ;
; 1.023 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[2]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[1]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.292      ;
; 1.035 ; vga_base_module:U1|vga_func_module:U2|CH[3] ; vga_base_module:U1|vga_func_module:U2|CH[4]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.303      ;
; 1.036 ; vga_base_module:U1|vga_func_module:U2|CH[6] ; vga_base_module:U1|vga_func_module:U2|CH[7]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.304      ;
; 1.038 ; vga_base_module:U1|vga_func_module:U2|CH[4] ; vga_base_module:U1|vga_func_module:U2|CH[6]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.306      ;
; 1.039 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[3]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.307      ;
; 1.039 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[2]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.307      ;
; 1.051 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[1]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 1.320      ;
; 1.054 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[4]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.322      ;
; 1.062 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[2]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 1.331      ;
; 1.072 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[5]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.075      ; 1.342      ;
; 1.078 ; vga_base_module:U1|vga_func_module:U2|CV[8] ; vga_base_module:U1|vga_func_module:U2|CY[8]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.075      ; 1.348      ;
; 1.086 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[7]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.075      ; 1.356      ;
; 1.086 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[0]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 1.355      ;
; 1.087 ; vga_base_module:U1|vga_func_module:U2|isON  ; vga_base_module:U1|vga_func_module:U2|CF[5]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.354      ;
; 1.094 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[4]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 1.363      ;
; 1.106 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[3]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 1.375      ;
; 1.123 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[3]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.391      ;
; 1.124 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[6]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.075      ; 1.394      ;
; 1.145 ; vga_base_module:U1|vga_func_module:U2|CH[4] ; vga_base_module:U1|vga_func_module:U2|CH[7]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.413      ;
; 1.145 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[4]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.413      ;
; 1.146 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[3]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.414      ;
; 1.157 ; vga_base_module:U1|vga_func_module:U2|CH[3] ; vga_base_module:U1|vga_func_module:U2|CH[6]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.425      ;
; 1.161 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[4]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.429      ;
; 1.176 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[6]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.444      ;
; 1.188 ; vga_base_module:U1|vga_ram_module:U1|RP[9]  ; vga_base_module:U1|vga_ram_module:U1|RP[9]     ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.455      ;
; 1.190 ; vga_base_module:U1|vga_func_module:U2|CH[9] ; vga_base_module:U1|vga_func_module:U2|CH[8]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.457      ;
; 1.192 ; vga_base_module:U1|vga_ram_module:U1|RP[7]  ; vga_base_module:U1|vga_ram_module:U1|RP[7]     ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.459      ;
; 1.193 ; vga_base_module:U1|vga_ram_module:U1|RP[3]  ; vga_base_module:U1|vga_ram_module:U1|RP[3]     ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.460      ;
; 1.220 ; vga_base_module:U1|vga_func_module:U2|CH[8] ; vga_base_module:U1|vga_func_module:U2|CH[8]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.487      ;
; 1.236 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|V        ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.504      ;
; 1.254 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|isUpdate ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.519      ;
; 1.259 ; vga_base_module:U1|vga_func_module:U2|CH[3] ; vga_base_module:U1|vga_func_module:U2|CH[7]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.527      ;
; 1.266 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|V        ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.534      ;
; 1.267 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[6]    ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.535      ;
+-------+---------------------------------------------+------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                         ;
+-------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.654 ; F1[10]                                         ; F2[10]  ; clk                                            ; clk         ; 0.000        ; 0.072      ; 0.921      ;
; 1.954 ; vga_base_module:U1|vga_func_module:U2|CY[5]    ; CV[5]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.508      ;
; 1.974 ; vga_base_module:U1|vga_func_module:U2|CY[4]    ; CV[4]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.528      ;
; 1.989 ; vga_base_module:U1|vga_func_module:U2|CY[2]    ; CV[2]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.543      ;
; 2.008 ; vga_base_module:U1|vga_func_module:U2|CY[9]    ; CV[9]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.562      ;
; 2.088 ; vga_base_module:U1|vga_func_module:U2|CY[1]    ; CV[1]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.642      ;
; 2.104 ; vga_base_module:U1|vga_func_module:U2|CY[6]    ; CV[6]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.658      ;
; 2.108 ; vga_base_module:U1|vga_func_module:U2|CY[8]    ; CV[8]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.662      ;
; 2.114 ; vga_base_module:U1|vga_func_module:U2|isUpdate ; F1[10]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.668      ;
; 2.164 ; vga_base_module:U1|vga_func_module:U2|CY[3]    ; CV[3]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.718      ;
; 2.185 ; vga_base_module:U1|vga_func_module:U2|CY[0]    ; CV[0]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.739      ;
; 2.191 ; vga_base_module:U1|vga_func_module:U2|CY[7]    ; CV[7]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 2.289      ; 4.745      ;
+-------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~1                                                                               ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~2                                                                               ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~3                                                                               ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~4                                                                               ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~5                                                                               ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~11                                                                              ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~12                                                                              ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~13                                                                              ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~14                                                                              ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~15                                                                              ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[5]                                                                                                                    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[1]                                                                                                                     ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[3]                                                                                                                     ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; isEn                                                                                                                     ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~10                                                                              ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~6                                                                               ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~7                                                                               ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~8                                                                               ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~9                                                                               ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[0]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[1]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[2]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[3]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[4]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[5]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[6]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[7]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[8]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[9]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[0]                                                                                                                    ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[11]                                                                                                                   ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[0]                                                                                                                     ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[2]                                                                                                                     ;
; 4.721 ; 4.937        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[0]                                                                               ;
; 4.721 ; 4.937        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ;
; 4.721 ; 4.937        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ;
; 4.721 ; 4.937        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ;
; 4.721 ; 4.937        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ;
; 4.721 ; 4.937        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ;
; 4.721 ; 4.937        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ;
; 4.721 ; 4.937        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ;
; 4.721 ; 4.937        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ;
; 4.721 ; 4.937        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ;
; 4.726 ; 4.956        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_address_reg0 ;
; 4.726 ; 4.956        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_we_reg       ;
; 4.727 ; 4.957        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.727 ; 4.957        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.728 ; 4.958        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_datain_reg0  ;
; 4.729 ; 4.959        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.801 ; 5.031        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.802 ; 5.032        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.802 ; 5.032        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.803 ; 5.033        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_datain_reg0  ;
; 4.804 ; 5.034        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_address_reg0 ;
; 4.804 ; 5.034        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_we_reg       ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[0]                                                                               ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ;
; 4.875 ; 5.059        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ;
; 4.876 ; 5.060        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[0]                                                                                                                    ;
; 4.876 ; 5.060        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[11]                                                                                                                   ;
; 4.876 ; 5.060        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[0]                                                                                                                     ;
; 4.876 ; 5.060        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[2]                                                                                                                     ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[0]                                                                                                                    ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[1]                                                                                                                    ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[2]                                                                                                                    ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[3]                                                                                                                    ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[4]                                                                                                                    ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[5]                                                                                                                    ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[6]                                                                                                                    ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[7]                                                                                                                    ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[8]                                                                                                                    ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[9]                                                                                                                    ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[5]                                                                                                                    ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[1]                                                                                                                     ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[3]                                                                                                                     ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; isEn                                                                                                                     ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~10                                                                              ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~11                                                                              ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~12                                                                              ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~13                                                                              ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~14                                                                              ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~15                                                                              ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~6                                                                               ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~7                                                                               ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~8                                                                               ;
; 4.878 ; 5.062        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~9                                                                               ;
; 4.880 ; 5.064        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~1                                                                               ;
; 4.880 ; 5.064        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~2                                                                               ;
; 4.880 ; 5.064        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~3                                                                               ;
; 4.880 ; 5.064        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~4                                                                               ;
; 4.880 ; 5.064        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~5                                                                               ;
; 4.965 ; 4.965        ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_100mhz~clkctrl|inclk[0]                                                                                              ;
; 4.965 ; 4.965        ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_100mhz~clkctrl|outclk                                                                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[0]                                                    ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[1]                                                    ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[2]                                                    ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[3]                                                    ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[4]                                                    ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[5]                                                    ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[6]                                                    ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[7]                                                    ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[8]                                                    ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[9]                                                    ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; F1[10]                                                   ;
; 9.777  ; 9.993        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; F2[10]                                                   ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[0]                                                    ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[1]                                                    ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[2]                                                    ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[3]                                                    ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[4]                                                    ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[5]                                                    ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[6]                                                    ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[7]                                                    ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[8]                                                    ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[9]                                                    ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; F1[10]                                                   ;
; 9.822  ; 10.006       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; F2[10]                                                   ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[0]|clk                                                ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[1]|clk                                                ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[2]|clk                                                ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[3]|clk                                                ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[4]|clk                                                ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[5]|clk                                                ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[6]|clk                                                ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[7]|clk                                                ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[8]|clk                                                ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[9]|clk                                                ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; F1[10]|clk                                               ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; F2[10]|clk                                               ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                  ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                  ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[0]|clk                                                ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[1]|clk                                                ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[2]|clk                                                ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[3]|clk                                                ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[4]|clk                                                ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[5]|clk                                                ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[6]|clk                                                ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[7]|clk                                                ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[8]|clk                                                ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[9]|clk                                                ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; F1[10]|clk                                               ;
; 10.045 ; 10.045       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; F2[10]|clk                                               ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[0]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[1]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[2]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[3]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[4]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[5]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[6]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[7]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[8]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; CV[9]                                                    ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; F1[10]                                                   ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; F2[10]                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[0]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[1]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[2]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[3]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[4]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[5]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[6]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[7]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[8]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[9]                                                                              ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[0]                                                                               ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[1]                                                                               ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[2]                                                                               ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[3]                                                                               ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[4]                                                                               ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[5]                                                                               ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[6]                                                                               ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[7]                                                                               ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[8]                                                                               ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[9]                                                                               ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[11]                                                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[12]                                                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[13]                                                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[14]                                                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[15]                                                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[11]                                                                              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[12]                                                                              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[13]                                                                              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[14]                                                                              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[15]                                                                              ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~0                                                                               ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[0]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[1]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[2]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[3]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[4]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[6]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[7]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[0]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[1]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[2]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[3]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[4]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[6]                                                                              ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[7]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[5]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[8]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[9]                                                                              ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|H                                                                                  ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|isEn                                                                               ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|isON                                                                               ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[1]                                                                               ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[3]                                                                               ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[4]                                                                               ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[7]                                                                               ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[8]                                                                               ;
; 19.719 ; 19.935       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[9]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[5]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[0]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[1]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[2]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[3]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[4]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[5]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[6]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[7]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[8]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[9]                                                                              ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|V                                                                                  ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[0]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[2]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[5]                                                                               ;
; 19.720 ; 19.936       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[6]                                                                               ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[0]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[1]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[2]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[3]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[4]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[5]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[6]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[7]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[8]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[9]                                                                              ;
; 19.721 ; 19.937       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|isUpdate                                                                           ;
; 19.744 ; 19.974       ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.745 ; 19.975       ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.794 ; 20.024       ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.796 ; 20.026       ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[5]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[0]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[1]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[2]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[3]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[4]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[5]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[6]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[7]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[8]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[9]                                                                              ;
; 19.876 ; 20.060       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[0]                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; rst_n     ; clk        ; 4.886 ; 4.760 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; rst_n     ; clk        ; -2.682 ; -2.775 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 5.805 ; 5.530 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[0]  ; clk        ; 5.586 ; 5.249 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[1]  ; clk        ; 5.450 ; 5.139 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[2]  ; clk        ; 5.611 ; 5.280 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[3]  ; clk        ; 5.584 ; 5.230 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[4]  ; clk        ; 5.681 ; 5.310 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[5]  ; clk        ; 5.732 ; 5.419 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[6]  ; clk        ; 5.619 ; 5.318 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[7]  ; clk        ; 5.805 ; 5.530 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[8]  ; clk        ; 5.648 ; 5.275 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[9]  ; clk        ; 5.573 ; 5.279 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[11] ; clk        ; 4.844 ; 4.626 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[12] ; clk        ; 4.859 ; 4.639 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[13] ; clk        ; 4.720 ; 4.589 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[14] ; clk        ; 5.642 ; 5.467 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[15] ; clk        ; 5.437 ; 5.150 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_HSYNC ; clk        ; 5.023 ; 4.814 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_VSYNC ; clk        ; 5.202 ; 4.923 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 4.182 ; 4.055 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[0]  ; clk        ; 5.014 ; 4.690 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[1]  ; clk        ; 4.881 ; 4.581 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[2]  ; clk        ; 5.039 ; 4.720 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[3]  ; clk        ; 5.013 ; 4.672 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[4]  ; clk        ; 5.105 ; 4.748 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[5]  ; clk        ; 5.154 ; 4.853 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[6]  ; clk        ; 5.046 ; 4.755 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[7]  ; clk        ; 5.224 ; 4.959 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[8]  ; clk        ; 5.073 ; 4.713 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[9]  ; clk        ; 5.001 ; 4.718 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[11] ; clk        ; 4.300 ; 4.089 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[12] ; clk        ; 4.316 ; 4.103 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[13] ; clk        ; 4.182 ; 4.055 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[14] ; clk        ; 5.066 ; 4.897 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[15] ; clk        ; 4.870 ; 4.593 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_HSYNC ; clk        ; 4.475 ; 4.273 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_VSYNC ; clk        ; 4.646 ; 4.377 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 6.295  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; 9.354  ; 0.000         ;
; clk                                            ; 18.165 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.186 ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.187 ; 0.000         ;
; clk                                            ; 0.270 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; 4.734  ; 0.000         ;
; clk                                            ; 9.438  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; 19.736 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                            ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 6.295 ; F1[10]    ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.329      ;
; 6.322 ; F1[10]    ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 2.289      ;
; 6.335 ; CV[8]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.289      ;
; 6.336 ; CV[8]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 2.275      ;
; 6.368 ; CV[5]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 2.243      ;
; 6.454 ; F1[10]    ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.170      ;
; 6.468 ; F2[10]    ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.156      ;
; 6.480 ; CV[5]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.144      ;
; 6.487 ; CV[9]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.137      ;
; 6.494 ; CV[8]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.130      ;
; 6.495 ; CV[0]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.129      ;
; 6.495 ; F2[10]    ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 2.116      ;
; 6.496 ; CV[1]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.128      ;
; 6.500 ; CV[0]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 2.111      ;
; 6.501 ; CV[9]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 2.110      ;
; 6.504 ; CV[1]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 2.107      ;
; 6.507 ; CV[6]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 2.104      ;
; 6.529 ; CV[4]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 2.082      ;
; 6.550 ; CV[2]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 2.061      ;
; 6.576 ; CV[2]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.048      ;
; 6.619 ; CV[6]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 2.005      ;
; 6.622 ; CV[3]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 1.989      ;
; 6.627 ; F2[10]    ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.997      ;
; 6.634 ; CV[3]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.990      ;
; 6.641 ; CV[4]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.983      ;
; 6.645 ; CV[7]     ; i[1]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.326     ; 1.966      ;
; 6.646 ; CV[9]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.978      ;
; 6.654 ; CV[0]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.970      ;
; 6.655 ; CV[1]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.969      ;
; 6.735 ; CV[2]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.889      ;
; 6.757 ; CV[7]     ; i[2]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.867      ;
; 6.793 ; CV[3]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.831      ;
; 6.812 ; CV[5]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.812      ;
; 6.919 ; CV[4]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.705      ;
; 6.924 ; CV[6]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.700      ;
; 7.066 ; CV[7]     ; i[0]                                                                                                                     ; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -1.313     ; 1.558      ;
; 7.465 ; C1[7]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.485      ;
; 7.465 ; C1[7]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.485      ;
; 7.465 ; C1[7]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.485      ;
; 7.465 ; C1[7]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.485      ;
; 7.465 ; C1[7]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.485      ;
; 7.465 ; C1[7]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.485      ;
; 7.465 ; C1[7]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.485      ;
; 7.465 ; C1[7]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.485      ;
; 7.465 ; C1[7]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.485      ;
; 7.465 ; C1[7]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.485      ;
; 7.470 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.145      ; 2.684      ;
; 7.470 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_we_reg       ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.145      ; 2.684      ;
; 7.471 ; D1[5]     ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.142      ; 2.680      ;
; 7.472 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.148      ; 2.685      ;
; 7.519 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~10                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 2.443      ;
; 7.519 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~9                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 2.443      ;
; 7.519 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~8                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 2.443      ;
; 7.519 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~7                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 2.443      ;
; 7.519 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~6                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.025     ; 2.443      ;
; 7.537 ; C1[6]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.413      ;
; 7.537 ; C1[6]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.413      ;
; 7.537 ; C1[6]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.413      ;
; 7.537 ; C1[6]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.413      ;
; 7.537 ; C1[6]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.413      ;
; 7.537 ; C1[6]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.413      ;
; 7.537 ; C1[6]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.413      ;
; 7.537 ; C1[6]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.413      ;
; 7.537 ; C1[6]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.413      ;
; 7.537 ; C1[6]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.413      ;
; 7.540 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~15                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.410      ;
; 7.540 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~14                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.410      ;
; 7.540 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~13                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.410      ;
; 7.540 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~12                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.410      ;
; 7.540 ; isEn      ; vga_base_module:U1|vga_ram_module:U1|RAM~11                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.410      ;
; 7.648 ; i[0]      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.298      ;
; 7.648 ; i[0]      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.298      ;
; 7.648 ; i[0]      ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.298      ;
; 7.648 ; i[0]      ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.298      ;
; 7.648 ; i[0]      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.298      ;
; 7.648 ; i[0]      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.298      ;
; 7.648 ; i[0]      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.298      ;
; 7.648 ; i[0]      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.298      ;
; 7.648 ; i[0]      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.298      ;
; 7.648 ; i[0]      ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 2.298      ;
; 7.665 ; C1[4]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.285      ;
; 7.665 ; C1[4]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.285      ;
; 7.665 ; C1[4]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.285      ;
; 7.665 ; C1[4]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.285      ;
; 7.665 ; C1[4]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.285      ;
; 7.665 ; C1[4]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.285      ;
; 7.665 ; C1[4]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.285      ;
; 7.665 ; C1[4]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.285      ;
; 7.665 ; C1[4]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.285      ;
; 7.665 ; C1[4]     ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.285      ;
; 7.693 ; D1[5]     ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; 0.148      ; 2.464      ;
; 7.693 ; C1[3]     ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.257      ;
; 7.693 ; C1[3]     ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.257      ;
; 7.693 ; C1[3]     ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.257      ;
; 7.693 ; C1[3]     ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.257      ;
; 7.693 ; C1[3]     ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.257      ;
; 7.693 ; C1[3]     ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.257      ;
; 7.693 ; C1[3]     ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.257      ;
; 7.693 ; C1[3]     ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.257      ;
; 7.693 ; C1[3]     ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 2.257      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 9.354  ; vga_base_module:U1|vga_ram_module:U1|RAM~7  ; vga_base_module:U1|vga_ram_module:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.091     ; 0.542      ;
; 9.355  ; vga_base_module:U1|vga_ram_module:U1|RAM~9  ; vga_base_module:U1|vga_ram_module:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.091     ; 0.541      ;
; 9.355  ; vga_base_module:U1|vga_ram_module:U1|RAM~8  ; vga_base_module:U1|vga_ram_module:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.091     ; 0.541      ;
; 9.361  ; vga_base_module:U1|vga_ram_module:U1|RAM~5  ; vga_base_module:U1|vga_ram_module:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 0.543      ;
; 9.363  ; vga_base_module:U1|vga_ram_module:U1|RAM~13 ; vga_base_module:U1|vga_ram_module:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 0.541      ;
; 9.363  ; vga_base_module:U1|vga_ram_module:U1|RAM~12 ; vga_base_module:U1|vga_ram_module:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 0.541      ;
; 9.363  ; vga_base_module:U1|vga_ram_module:U1|RAM~11 ; vga_base_module:U1|vga_ram_module:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 0.541      ;
; 9.364  ; vga_base_module:U1|vga_ram_module:U1|RAM~10 ; vga_base_module:U1|vga_ram_module:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.091     ; 0.532      ;
; 9.445  ; vga_base_module:U1|vga_ram_module:U1|RAM~6  ; vga_base_module:U1|vga_ram_module:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.091     ; 0.451      ;
; 9.448  ; vga_base_module:U1|vga_ram_module:U1|RAM~1  ; vga_base_module:U1|vga_ram_module:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 0.456      ;
; 9.450  ; vga_base_module:U1|vga_ram_module:U1|RAM~4  ; vga_base_module:U1|vga_ram_module:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 0.454      ;
; 9.451  ; vga_base_module:U1|vga_ram_module:U1|RAM~14 ; vga_base_module:U1|vga_ram_module:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 0.453      ;
; 9.453  ; vga_base_module:U1|vga_ram_module:U1|RAM~15 ; vga_base_module:U1|vga_ram_module:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 0.451      ;
; 9.453  ; vga_base_module:U1|vga_ram_module:U1|RAM~2  ; vga_base_module:U1|vga_ram_module:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 0.451      ;
; 9.455  ; vga_base_module:U1|vga_ram_module:U1|RAM~3  ; vga_base_module:U1|vga_ram_module:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 0.449      ;
; 36.084 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.038     ; 3.865      ;
; 36.095 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.038     ; 3.854      ;
; 36.160 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.037     ; 3.790      ;
; 36.167 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.038     ; 3.782      ;
; 36.235 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.038     ; 3.714      ;
; 36.242 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.038     ; 3.707      ;
; 36.244 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.037     ; 3.706      ;
; 36.260 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.693      ;
; 36.260 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.693      ;
; 36.260 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.693      ;
; 36.260 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.693      ;
; 36.260 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.693      ;
; 36.260 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.693      ;
; 36.260 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.693      ;
; 36.260 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.693      ;
; 36.260 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.693      ;
; 36.260 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.693      ;
; 36.276 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.677      ;
; 36.276 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.677      ;
; 36.276 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.677      ;
; 36.276 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.677      ;
; 36.276 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.677      ;
; 36.276 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.677      ;
; 36.276 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.677      ;
; 36.276 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.677      ;
; 36.276 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.677      ;
; 36.276 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.677      ;
; 36.300 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.037     ; 3.650      ;
; 36.350 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.603      ;
; 36.350 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.603      ;
; 36.350 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.603      ;
; 36.350 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.603      ;
; 36.350 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.603      ;
; 36.350 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.603      ;
; 36.350 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.603      ;
; 36.350 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.603      ;
; 36.350 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.603      ;
; 36.350 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.603      ;
; 36.354 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.600      ;
; 36.354 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.600      ;
; 36.354 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.600      ;
; 36.354 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.600      ;
; 36.354 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.600      ;
; 36.354 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.600      ;
; 36.354 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.600      ;
; 36.354 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.600      ;
; 36.354 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.600      ;
; 36.354 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.600      ;
; 36.438 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.515      ;
; 36.438 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.515      ;
; 36.438 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.515      ;
; 36.438 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.515      ;
; 36.438 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.515      ;
; 36.438 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.515      ;
; 36.438 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.515      ;
; 36.438 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.515      ;
; 36.438 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.515      ;
; 36.438 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.515      ;
; 36.446 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.507      ;
; 36.446 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.507      ;
; 36.446 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.507      ;
; 36.446 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.507      ;
; 36.446 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.507      ;
; 36.446 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.507      ;
; 36.446 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.507      ;
; 36.446 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.507      ;
; 36.446 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.507      ;
; 36.446 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.034     ; 3.507      ;
; 36.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.500      ;
; 36.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.500      ;
; 36.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.500      ;
; 36.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.500      ;
; 36.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.500      ;
; 36.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.500      ;
; 36.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.500      ;
; 36.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.500      ;
; 36.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[9] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.500      ;
; 36.454 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[8] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.500      ;
; 36.465 ; vga_base_module:U1|vga_func_module:U2|CV[8] ; vga_base_module:U1|vga_func_module:U2|isEn  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.037     ; 3.485      ;
; 36.511 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[6] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.443      ;
; 36.511 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[4] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.443      ;
; 36.511 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[5] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.443      ;
; 36.511 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[7] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.443      ;
; 36.511 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[3] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.443      ;
; 36.511 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[2] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 40.000       ; -0.033     ; 3.443      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                         ;
+--------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; 18.165 ; vga_base_module:U1|vga_func_module:U2|CY[3]    ; CV[3]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.808      ;
; 18.213 ; vga_base_module:U1|vga_func_module:U2|CY[8]    ; CV[8]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.760      ;
; 18.226 ; vga_base_module:U1|vga_func_module:U2|CY[6]    ; CV[6]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.747      ;
; 18.231 ; vga_base_module:U1|vga_func_module:U2|CY[0]    ; CV[0]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.742      ;
; 18.243 ; vga_base_module:U1|vga_func_module:U2|CY[1]    ; CV[1]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.730      ;
; 18.254 ; vga_base_module:U1|vga_func_module:U2|CY[7]    ; CV[7]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.719      ;
; 18.297 ; vga_base_module:U1|vga_func_module:U2|CY[5]    ; CV[5]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.676      ;
; 18.303 ; vga_base_module:U1|vga_func_module:U2|CY[2]    ; CV[2]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.670      ;
; 18.318 ; vga_base_module:U1|vga_func_module:U2|isUpdate ; F1[10]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.655      ;
; 18.325 ; vga_base_module:U1|vga_func_module:U2|CY[9]    ; CV[9]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.648      ;
; 18.382 ; vga_base_module:U1|vga_func_module:U2|CY[4]    ; CV[4]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 20.000       ; 1.066      ; 2.591      ;
; 19.506 ; F1[10]                                         ; F2[10]  ; clk                                            ; clk         ; 20.000       ; -0.037     ; 0.444      ;
+--------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                   ;
+-------+---------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.186 ; vga_base_module:U1|vga_func_module:U2|CF[2] ; vga_base_module:U1|vga_func_module:U2|CF[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_base_module:U1|vga_func_module:U2|CF[1] ; vga_base_module:U1|vga_func_module:U2|CF[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_base_module:U1|vga_func_module:U2|CF[3] ; vga_base_module:U1|vga_func_module:U2|CF[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_base_module:U1|vga_func_module:U2|CF[0] ; vga_base_module:U1|vga_func_module:U2|CF[0]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_base_module:U1|vga_func_module:U2|CF[4] ; vga_base_module:U1|vga_func_module:U2|CF[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_base_module:U1|vga_func_module:U2|CF[6] ; vga_base_module:U1|vga_func_module:U2|CF[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_base_module:U1|vga_func_module:U2|CF[7] ; vga_base_module:U1|vga_func_module:U2|CF[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|V     ; vga_base_module:U1|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|H     ; vga_base_module:U1|vga_func_module:U2|H      ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|isEn  ; vga_base_module:U1|vga_func_module:U2|isEn   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CF[5] ; vga_base_module:U1|vga_func_module:U2|CF[5]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|isON  ; vga_base_module:U1|vga_func_module:U2|isON   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CV[9] ; vga_base_module:U1|vga_func_module:U2|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CV[8] ; vga_base_module:U1|vga_func_module:U2|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CV[0]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CV[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CV[5]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.190 ; vga_base_module:U1|vga_ram_module:U1|RAM~15 ; vga_base_module:U1|vga_ram_module:U1|D1[15]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.381      ;
; 0.190 ; vga_base_module:U1|vga_ram_module:U1|RAM~2  ; vga_base_module:U1|vga_ram_module:U1|D1[1]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.381      ;
; 0.191 ; vga_base_module:U1|vga_ram_module:U1|RAM~4  ; vga_base_module:U1|vga_ram_module:U1|D1[3]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.382      ;
; 0.191 ; vga_base_module:U1|vga_ram_module:U1|RAM~3  ; vga_base_module:U1|vga_ram_module:U1|D1[2]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.382      ;
; 0.192 ; vga_base_module:U1|vga_ram_module:U1|RAM~14 ; vga_base_module:U1|vga_ram_module:U1|D1[14]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.383      ;
; 0.192 ; vga_base_module:U1|vga_ram_module:U1|RAM~1  ; vga_base_module:U1|vga_ram_module:U1|D1[0]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.383      ;
; 0.197 ; vga_base_module:U1|vga_ram_module:U1|RAM~6  ; vga_base_module:U1|vga_ram_module:U1|D1[5]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.381      ;
; 0.223 ; vga_base_module:U1|vga_ram_module:U1|RAM~13 ; vga_base_module:U1|vga_ram_module:U1|D1[13]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.414      ;
; 0.223 ; vga_base_module:U1|vga_ram_module:U1|RAM~11 ; vga_base_module:U1|vga_ram_module:U1|D1[11]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.414      ;
; 0.225 ; vga_base_module:U1|vga_ram_module:U1|RAM~12 ; vga_base_module:U1|vga_ram_module:U1|D1[12]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.416      ;
; 0.226 ; vga_base_module:U1|vga_ram_module:U1|RAM~5  ; vga_base_module:U1|vga_ram_module:U1|D1[4]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 0.417      ;
; 0.238 ; vga_base_module:U1|vga_ram_module:U1|RAM~10 ; vga_base_module:U1|vga_ram_module:U1|D1[9]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.422      ;
; 0.253 ; vga_base_module:U1|vga_ram_module:U1|RAM~9  ; vga_base_module:U1|vga_ram_module:U1|D1[8]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.437      ;
; 0.253 ; vga_base_module:U1|vga_ram_module:U1|RAM~8  ; vga_base_module:U1|vga_ram_module:U1|D1[7]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.437      ;
; 0.253 ; vga_base_module:U1|vga_ram_module:U1|RAM~7  ; vga_base_module:U1|vga_ram_module:U1|D1[6]   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.437      ;
; 0.253 ; vga_base_module:U1|vga_ram_module:U1|D1[3]  ; vga_base_module:U1|vga_func_module:U2|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; vga_base_module:U1|vga_ram_module:U1|D1[15] ; vga_base_module:U1|vga_func_module:U2|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; vga_base_module:U1|vga_ram_module:U1|D1[8]  ; vga_base_module:U1|vga_func_module:U2|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.374      ;
; 0.281 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[12]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.401      ;
; 0.283 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[13]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.403      ;
; 0.284 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[11]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.404      ;
; 0.294 ; vga_base_module:U1|vga_ram_module:U1|D1[6]  ; vga_base_module:U1|vga_func_module:U2|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; vga_base_module:U1|vga_ram_module:U1|D1[9]  ; vga_base_module:U1|vga_func_module:U2|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; vga_base_module:U1|vga_ram_module:U1|D1[4]  ; vga_base_module:U1|vga_func_module:U2|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; vga_base_module:U1|vga_ram_module:U1|D1[1]  ; vga_base_module:U1|vga_func_module:U2|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; vga_base_module:U1|vga_ram_module:U1|D1[0]  ; vga_base_module:U1|vga_func_module:U2|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; vga_base_module:U1|vga_ram_module:U1|D1[7]  ; vga_base_module:U1|vga_func_module:U2|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; vga_base_module:U1|vga_ram_module:U1|D1[5]  ; vga_base_module:U1|vga_func_module:U2|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.417      ;
; 0.302 ; vga_base_module:U1|vga_func_module:U2|CH[4] ; vga_base_module:U1|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.424      ;
; 0.307 ; vga_base_module:U1|vga_func_module:U2|CH[3] ; vga_base_module:U1|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; vga_base_module:U1|vga_func_module:U2|CH[6] ; vga_base_module:U1|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.431      ;
; 0.312 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.433      ;
; 0.315 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[0]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; vga_base_module:U1|vga_ram_module:U1|D1[14] ; vga_base_module:U1|vga_func_module:U2|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; vga_base_module:U1|vga_ram_module:U1|D1[12] ; vga_base_module:U1|vga_func_module:U2|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; vga_base_module:U1|vga_ram_module:U1|D1[13] ; vga_base_module:U1|vga_func_module:U2|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; vga_base_module:U1|vga_func_module:U2|CH[7] ; vga_base_module:U1|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; vga_base_module:U1|vga_ram_module:U1|D1[11] ; vga_base_module:U1|vga_func_module:U2|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.439      ;
; 0.337 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[14]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.457      ;
; 0.338 ; vga_base_module:U1|vga_ram_module:U1|RAM~0  ; vga_base_module:U1|vga_ram_module:U1|D1[15]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.458      ;
; 0.352 ; vga_base_module:U1|vga_func_module:U2|CH[8] ; vga_base_module:U1|vga_func_module:U2|isEn   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.472      ;
; 0.382 ; vga_base_module:U1|vga_func_module:U2|CV[9] ; vga_base_module:U1|vga_func_module:U2|CY[9]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.505      ;
; 0.452 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.573      ;
; 0.456 ; vga_base_module:U1|vga_func_module:U2|CH[3] ; vga_base_module:U1|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|CY[0]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.581      ;
; 0.462 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; vga_base_module:U1|vga_func_module:U2|CH[4] ; vga_base_module:U1|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|CY[1]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.588      ;
; 0.465 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.586      ;
; 0.468 ; vga_base_module:U1|vga_func_module:U2|CH[6] ; vga_base_module:U1|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.589      ;
; 0.470 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.591      ;
; 0.472 ; vga_base_module:U1|vga_func_module:U2|CV[2] ; vga_base_module:U1|vga_func_module:U2|CY[2]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.595      ;
; 0.473 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.594      ;
; 0.477 ; vga_base_module:U1|vga_func_module:U2|CV[5] ; vga_base_module:U1|vga_func_module:U2|CY[5]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.601      ;
; 0.477 ; vga_base_module:U1|vga_func_module:U2|CV[8] ; vga_base_module:U1|vga_func_module:U2|CY[8]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.601      ;
; 0.478 ; vga_base_module:U1|vga_func_module:U2|isON  ; vga_base_module:U1|vga_func_module:U2|CF[5]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.598      ;
; 0.485 ; vga_base_module:U1|vga_func_module:U2|CV[7] ; vga_base_module:U1|vga_func_module:U2|CY[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.609      ;
; 0.486 ; vga_base_module:U1|vga_func_module:U2|CV[3] ; vga_base_module:U1|vga_func_module:U2|CY[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.609      ;
; 0.489 ; vga_base_module:U1|vga_func_module:U2|CV[4] ; vga_base_module:U1|vga_func_module:U2|CY[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.612      ;
; 0.500 ; vga_base_module:U1|vga_func_module:U2|CV[6] ; vga_base_module:U1|vga_func_module:U2|CY[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.624      ;
; 0.503 ; vga_base_module:U1|vga_ram_module:U1|RP[9]  ; vga_base_module:U1|vga_ram_module:U1|RP[9]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.623      ;
; 0.506 ; vga_base_module:U1|vga_ram_module:U1|RP[7]  ; vga_base_module:U1|vga_ram_module:U1|RP[7]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; vga_base_module:U1|vga_ram_module:U1|RP[3]  ; vga_base_module:U1|vga_ram_module:U1|RP[3]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.626      ;
; 0.515 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.636      ;
; 0.518 ; vga_base_module:U1|vga_func_module:U2|CH[1] ; vga_base_module:U1|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.639      ;
; 0.522 ; vga_base_module:U1|vga_func_module:U2|CH[3] ; vga_base_module:U1|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.643      ;
; 0.525 ; vga_base_module:U1|vga_func_module:U2|CH[9] ; vga_base_module:U1|vga_func_module:U2|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; vga_base_module:U1|vga_func_module:U2|CH[4] ; vga_base_module:U1|vga_func_module:U2|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.647      ;
; 0.528 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.649      ;
; 0.531 ; vga_base_module:U1|vga_func_module:U2|CH[0] ; vga_base_module:U1|vga_func_module:U2|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.652      ;
; 0.533 ; vga_base_module:U1|vga_func_module:U2|CV[0] ; vga_base_module:U1|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.539 ; vga_base_module:U1|vga_func_module:U2|CH[2] ; vga_base_module:U1|vga_func_module:U2|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.660      ;
; 0.546 ; vga_base_module:U1|vga_ram_module:U1|RP[1]  ; vga_base_module:U1|vga_ram_module:U1|RP[1]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.666      ;
; 0.547 ; vga_base_module:U1|vga_ram_module:U1|RP[8]  ; vga_base_module:U1|vga_ram_module:U1|RP[8]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.667      ;
; 0.550 ; vga_base_module:U1|vga_ram_module:U1|RP[4]  ; vga_base_module:U1|vga_ram_module:U1|RP[4]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.670      ;
; 0.564 ; vga_base_module:U1|vga_func_module:U2|CH[8] ; vga_base_module:U1|vga_func_module:U2|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.684      ;
; 0.573 ; vga_base_module:U1|vga_func_module:U2|CV[1] ; vga_base_module:U1|vga_func_module:U2|V      ; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.693      ;
+-------+---------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.187 ; isEn                                       ; isEn                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i[2]                                       ; i[2]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i[0]                                       ; i[0]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.231 ; i[3]                                       ; i[1]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.351      ;
; 0.242 ; i[0]                                       ; i[2]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.362      ;
; 0.243 ; i[0]                                       ; D1[11]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.363      ;
; 0.299 ; C1[1]                                      ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; C1[2]                                      ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; C1[5]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; C1[3]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; C1[4]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; C1[6]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; C1[7]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; C1[0]                                      ; C1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; vga_base_module:U1|vga_ram_module:U1|WP[7] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.313 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; C1[8]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; C1[9]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; vga_base_module:U1|vga_ram_module:U1|WP[8] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.323 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[0]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.443      ;
; 0.352 ; i[3]                                       ; isEn                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.472      ;
; 0.370 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.490      ;
; 0.398 ; i[2]                                       ; D1[11]                                                                                                                   ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.518      ;
; 0.398 ; i[2]                                       ; D1[0]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.518      ;
; 0.407 ; i[1]                                       ; D1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.527      ;
; 0.408 ; i[1]                                       ; i[3]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.528      ;
; 0.432 ; vga_base_module:U1|vga_ram_module:U1|WP[9] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.552      ;
; 0.434 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.554      ;
; 0.448 ; C1[1]                                      ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.569      ;
; 0.451 ; C1[5]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.453 ; C1[3]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; C1[7]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; C1[0]                                      ; C1[1]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; C1[2]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; vga_base_module:U1|vga_ram_module:U1|WP[7] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; C1[0]                                      ; C1[2]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; C1[2]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; C1[4]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; C1[6]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; C1[4]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; C1[6]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.468 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.473 ; C1[8]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.594      ;
; 0.473 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.594      ;
; 0.474 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.594      ;
; 0.476 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.596      ;
; 0.477 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.597      ;
; 0.477 ; vga_base_module:U1|vga_ram_module:U1|WP[6] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.597      ;
; 0.477 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.597      ;
; 0.489 ; vga_base_module:U1|vga_ram_module:U1|WP[7] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.609      ;
; 0.500 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.620      ;
; 0.511 ; C1[1]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.632      ;
; 0.514 ; C1[1]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.635      ;
; 0.514 ; C1[5]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.635      ;
; 0.516 ; C1[3]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; C1[5]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; C1[7]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; C1[3]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.522 ; C1[0]                                      ; C1[3]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; C1[2]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.525 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; C1[0]                                      ; C1[4]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; C1[2]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; C1[4]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; C1[6]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; vga_base_module:U1|vga_ram_module:U1|WP[3] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; vga_base_module:U1|vga_ram_module:U1|WP[5] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; C1[4]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.536 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_address_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.867      ;
; 0.537 ; vga_base_module:U1|vga_ram_module:U1|WP[4] ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.539 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.659      ;
; 0.540 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.660      ;
; 0.543 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.663      ;
; 0.546 ; vga_base_module:U1|vga_ram_module:U1|WP[0] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.666      ;
; 0.558 ; vga_base_module:U1|vga_ram_module:U1|WP[2] ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.678      ;
; 0.577 ; C1[1]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.698      ;
; 0.580 ; C1[1]                                      ; C1[6]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.701      ;
; 0.580 ; C1[5]                                      ; C1[9]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.701      ;
; 0.582 ; C1[3]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.703      ;
; 0.585 ; C1[3]                                      ; C1[8]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.706      ;
; 0.588 ; C1[0]                                      ; C1[5]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; i[3]                                       ; i[3]                                                                                                                     ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.709      ;
; 0.589 ; C1[2]                                      ; C1[7]                                                                                                                    ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.710      ;
; 0.591 ; vga_base_module:U1|vga_ram_module:U1|WP[1] ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.711      ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                         ;
+-------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.270 ; F1[10]                                         ; F2[10]  ; clk                                            ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.763 ; vga_base_module:U1|vga_func_module:U2|CY[4]    ; CV[4]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.234      ;
; 0.769 ; vga_base_module:U1|vga_func_module:U2|CY[2]    ; CV[2]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.240      ;
; 0.778 ; vga_base_module:U1|vga_func_module:U2|isUpdate ; F1[10]  ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.249      ;
; 0.778 ; vga_base_module:U1|vga_func_module:U2|CY[1]    ; CV[1]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.249      ;
; 0.779 ; vga_base_module:U1|vga_func_module:U2|CY[5]    ; CV[5]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.250      ;
; 0.787 ; vga_base_module:U1|vga_func_module:U2|CY[9]    ; CV[9]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.258      ;
; 0.832 ; vga_base_module:U1|vga_func_module:U2|CY[0]    ; CV[0]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.303      ;
; 0.834 ; vga_base_module:U1|vga_func_module:U2|CY[6]    ; CV[6]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.305      ;
; 0.838 ; vga_base_module:U1|vga_func_module:U2|CY[8]    ; CV[8]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.309      ;
; 0.876 ; vga_base_module:U1|vga_func_module:U2|CY[7]    ; CV[7]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.347      ;
; 0.881 ; vga_base_module:U1|vga_func_module:U2|CY[3]    ; CV[3]   ; U0|altpll_component|auto_generated|pll1|clk[1] ; clk         ; 0.000        ; 1.317      ; 2.352      ;
+-------+------------------------------------------------+---------+------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_address_reg0 ;
; 4.734 ; 4.964        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_we_reg       ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_datain_reg0  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~1                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~10                                                                              ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~11                                                                              ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~12                                                                              ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~13                                                                              ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~14                                                                              ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~15                                                                              ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~2                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~3                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~4                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~5                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~6                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~7                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~8                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~9                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[0]                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[0]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[1]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[2]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[3]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[4]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[5]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[6]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[7]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[8]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[9]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[0]                                                                                                                    ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[0]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[11]                                                                                                                   ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[11]                                                                                                                   ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[5]                                                                                                                    ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[0]                                                                                                                     ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[0]                                                                                                                     ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[1]                                                                                                                     ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[2]                                                                                                                     ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[2]                                                                                                                     ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[3]                                                                                                                     ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; isEn                                                                                                                     ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; D1[5]                                                                                                                    ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[1]                                                                                                                     ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; i[3]                                                                                                                     ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; isEn                                                                                                                     ;
; 4.800 ; 4.984        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[0]                                                                                                                    ;
; 4.800 ; 4.984        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[1]                                                                                                                    ;
; 4.800 ; 4.984        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[2]                                                                                                                    ;
; 4.800 ; 4.984        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[3]                                                                                                                    ;
; 4.800 ; 4.984        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[4]                                                                                                                    ;
; 4.800 ; 4.984        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[5]                                                                                                                    ;
; 4.800 ; 4.984        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[6]                                                                                                                    ;
; 4.800 ; 4.984        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[7]                                                                                                                    ;
; 4.800 ; 4.984        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[8]                                                                                                                    ;
; 4.800 ; 4.984        ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; C1[9]                                                                                                                    ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~1                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~10                                                                              ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~11                                                                              ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~12                                                                              ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~13                                                                              ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~14                                                                              ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~15                                                                              ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~2                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~3                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~4                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~5                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~6                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~7                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~8                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~9                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[0]                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                                               ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                                               ;
; 4.802 ; 5.032        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.802 ; 5.032        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.802 ; 5.032        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.803 ; 5.033        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_address_reg0 ;
; 4.803 ; 5.033        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_datain_reg0  ;
; 4.803 ; 5.033        ; 0.230          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~porta_we_reg       ;
; 4.977 ; 4.977        ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|U1|RAM_rtl_0|auto_generated|ram_block1a9|clk0                                                                         ;
; 4.977 ; 4.977        ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; U1|U1|RAM~10|clk                                                                                                         ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[0]                                                    ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[1]                                                    ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[2]                                                    ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[3]                                                    ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[4]                                                    ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[5]                                                    ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[6]                                                    ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[7]                                                    ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[8]                                                    ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CV[9]                                                    ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; F1[10]                                                   ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; F2[10]                                                   ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[0]|clk                                                ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[1]|clk                                                ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[2]|clk                                                ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[3]|clk                                                ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[4]|clk                                                ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[5]|clk                                                ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[6]|clk                                                ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[7]|clk                                                ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[8]|clk                                                ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CV[9]|clk                                                ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; F1[10]|clk                                               ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; F2[10]|clk                                               ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[0]                                                    ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[1]                                                    ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[2]                                                    ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[3]                                                    ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[4]                                                    ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[5]                                                    ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[6]                                                    ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[7]                                                    ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[8]                                                    ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; CV[9]                                                    ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; F1[10]                                                   ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; F2[10]                                                   ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                  ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[0]|clk                                                ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[1]|clk                                                ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[2]|clk                                                ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[3]|clk                                                ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[4]|clk                                                ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[5]|clk                                                ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[6]|clk                                                ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[7]|clk                                                ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[8]|clk                                                ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CV[9]|clk                                                ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; F1[10]|clk                                               ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; F2[10]|clk                                               ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; CV[0]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; CV[1]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; CV[2]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; CV[3]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; CV[4]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; CV[5]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; CV[6]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; CV[7]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; CV[8]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; CV[9]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; F1[10]                                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; F2[10]                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 19.736 ; 19.966       ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9~portb_address_reg0 ;
; 19.737 ; 19.967       ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[0]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[1]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[2]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[3]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[4]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[5]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[6]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CF[7]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[8]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[9]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[0]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[11]                                                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[12]                                                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[13]                                                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[14]                                                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[15]                                                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[1]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[2]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[3]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[4]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[5]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[6]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[7]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[8]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|D1[9]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|H                                                                                  ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|isEn                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|isON                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[0]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[11]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[12]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[13]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[14]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[15]                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[1]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[2]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[3]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[4]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[5]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[6]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[7]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[8]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|D1[9]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RAM~0                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[0]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[1]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[2]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[3]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[4]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[5]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[6]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[7]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[8]                                                                               ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_ram_module:U1|RP[9]                                                                               ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[5]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[0]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[1]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[2]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[3]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[4]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[5]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[6]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[7]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[8]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[9]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[0]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[1]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[2]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[3]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[4]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[5]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[6]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[7]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[8]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CY[9]                                                                              ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|V                                                                                  ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|isUpdate                                                                           ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[0]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[0]                                                                              ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[1]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[1]                                                                              ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[2]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[2]                                                                              ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[3]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[3]                                                                              ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[4]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[4]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[5]                                                                              ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[6]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[6]                                                                              ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[7]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CH[7]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[0]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[1]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[2]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[3]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[4]                                                                              ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_base_module:U1|vga_func_module:U2|CV[5]                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; rst_n     ; clk        ; 2.461 ; 2.909 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; rst_n     ; clk        ; -1.411 ; -1.762 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 2.785 ; 2.962 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[0]  ; clk        ; 2.626 ; 2.760 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[1]  ; clk        ; 2.569 ; 2.688 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[2]  ; clk        ; 2.677 ; 2.788 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[3]  ; clk        ; 2.628 ; 2.748 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[4]  ; clk        ; 2.662 ; 2.787 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[5]  ; clk        ; 2.726 ; 2.867 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[6]  ; clk        ; 2.679 ; 2.804 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[7]  ; clk        ; 2.776 ; 2.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[8]  ; clk        ; 2.642 ; 2.766 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[9]  ; clk        ; 2.660 ; 2.781 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[11] ; clk        ; 2.310 ; 2.389 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[12] ; clk        ; 2.324 ; 2.403 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[13] ; clk        ; 2.278 ; 2.372 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[14] ; clk        ; 2.785 ; 2.962 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[15] ; clk        ; 2.575 ; 2.705 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_HSYNC ; clk        ; 2.416 ; 2.533 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_VSYNC ; clk        ; 2.478 ; 2.591 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 2.007 ; 2.097 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[0]  ; clk        ; 2.345 ; 2.474 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[1]  ; clk        ; 2.289 ; 2.403 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[2]  ; clk        ; 2.392 ; 2.498 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[3]  ; clk        ; 2.344 ; 2.459 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[4]  ; clk        ; 2.376 ; 2.496 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[5]  ; clk        ; 2.438 ; 2.573 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[6]  ; clk        ; 2.393 ; 2.513 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[7]  ; clk        ; 2.485 ; 2.637 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[8]  ; clk        ; 2.357 ; 2.476 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[9]  ; clk        ; 2.374 ; 2.490 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[11] ; clk        ; 2.037 ; 2.113 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[12] ; clk        ; 2.051 ; 2.127 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[13] ; clk        ; 2.007 ; 2.097 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[14] ; clk        ; 2.494 ; 2.664 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[15] ; clk        ; 2.292 ; 2.416 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_HSYNC ; clk        ; 2.144 ; 2.257 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_VSYNC ; clk        ; 2.203 ; 2.312 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 1.874  ; 0.186 ; N/A      ; N/A     ; 4.716               ;
;  U0|altpll_component|auto_generated|pll1|clk[0] ; 1.874  ; 0.187 ; N/A      ; N/A     ; 4.716               ;
;  U0|altpll_component|auto_generated|pll1|clk[1] ; 8.549  ; 0.186 ; N/A      ; N/A     ; 19.716              ;
;  clk                                            ; 16.078 ; 0.270 ; N/A      ; N/A     ; 9.438               ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  U0|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk                                            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; rst_n     ; clk        ; 5.337 ; 5.285 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; rst_n     ; clk        ; -1.411 ; -1.762 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 6.199 ; 6.045 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[0]  ; clk        ; 5.939 ; 5.753 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[1]  ; clk        ; 5.803 ; 5.619 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[2]  ; clk        ; 5.983 ; 5.766 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[3]  ; clk        ; 5.950 ; 5.722 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[4]  ; clk        ; 6.049 ; 5.814 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[5]  ; clk        ; 6.109 ; 5.927 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[6]  ; clk        ; 5.989 ; 5.809 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[7]  ; clk        ; 6.199 ; 6.045 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[8]  ; clk        ; 6.010 ; 5.777 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[9]  ; clk        ; 5.955 ; 5.767 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[11] ; clk        ; 5.182 ; 5.038 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[12] ; clk        ; 5.198 ; 5.055 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[13] ; clk        ; 5.061 ; 5.002 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[14] ; clk        ; 6.051 ; 5.943 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[15] ; clk        ; 5.793 ; 5.623 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_HSYNC ; clk        ; 5.356 ; 5.264 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_VSYNC ; clk        ; 5.546 ; 5.382 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 2.007 ; 2.097 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[0]  ; clk        ; 2.345 ; 2.474 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[1]  ; clk        ; 2.289 ; 2.403 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[2]  ; clk        ; 2.392 ; 2.498 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[3]  ; clk        ; 2.344 ; 2.459 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[4]  ; clk        ; 2.376 ; 2.496 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[5]  ; clk        ; 2.438 ; 2.573 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[6]  ; clk        ; 2.393 ; 2.513 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[7]  ; clk        ; 2.485 ; 2.637 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[8]  ; clk        ; 2.357 ; 2.476 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[9]  ; clk        ; 2.374 ; 2.490 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[11] ; clk        ; 2.037 ; 2.113 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[12] ; clk        ; 2.051 ; 2.127 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[13] ; clk        ; 2.007 ; 2.097 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[14] ; clk        ; 2.494 ; 2.664 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
;  VGAD[15] ; clk        ; 2.292 ; 2.416 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_HSYNC ; clk        ; 2.144 ; 2.257 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_VSYNC ; clk        ; 2.203 ; 2.312 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; clk                                            ; clk                                            ; 1        ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; clk                                            ; 11       ; 0        ; 0        ; 0        ;
; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 60       ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 1171     ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 15       ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 1849     ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; clk                                            ; clk                                            ; 1        ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; clk                                            ; 11       ; 0        ; 0        ; 0        ;
; clk                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 60       ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 1171     ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 15       ; 0        ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 1849     ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 145   ; 145  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Aug 08 00:40:25 2019
Info: Command: quartus_sta vga_v2 -c vga_v2
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_v2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {U0|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {U0|altpll_component|auto_generated|pll1|clk[0]} {U0|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {U0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {U0|altpll_component|auto_generated|pll1|clk[1]} {U0|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 1.874
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.874               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     8.549               0.000 U0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    16.106               0.000 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.453               0.000 U0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.707               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.719
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.719               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.788               0.000 clk 
    Info (332119):    19.716               0.000 U0|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.518
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.518               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     8.692               0.000 U0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    16.078               0.000 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.401               0.000 U0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.654               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.716
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.716               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.777               0.000 clk 
    Info (332119):    19.716               0.000 U0|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.295               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.354               0.000 U0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.165               0.000 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 U0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.187               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.270               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.734
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.734               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.438               0.000 clk 
    Info (332119):    19.736               0.000 U0|altpll_component|auto_generated|pll1|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4685 megabytes
    Info: Processing ended: Thu Aug 08 00:40:27 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


