#pragma once


enum Langue {
	VHDL, VERILOG
};
