용 메모리 소자 개발은 유리 기판의 제약으로 인하여 크게 두 가지 핵심 기술로 나눠진다.
첫째 유리기판 위에 막질이 우수한 박막을 형성하는 부분과 둘째 다결정 실리콘 박막 위에 비휘발성 메모리 소자인 나노 부유 게이트 메모리를 연구의 구현하는 부분으로 나눠진다.
년으로 구성된 본 연구의 최종 연구 결과물은 유리기판 위에 목적 및 내용 용 비휘발성 나노 부유 게이트 메모리 소자 구현을 위한 공정 확보이다 본 연구과제의 핵심적인 연구 개발 목표는 다음과 같다.
원자층 증착 법을 이용한 원자 수준에서의 전이금속 산화물을 이용한 결정화 공정 제어 기술 개발 원자층 증착 법을 이용한 저온 연속 공정의 나노 부유 게이트 공정 및 비휘발성 메모리 소자 구현과 관련된 전극 기술의 확보를 목표로 하고 있다.
단계에서의 결정화 최적화 연구는 실리콘 결정화에 요구되는 전이금속의의 극미량 수준의 양을 인위적으로 조절하는 연구가 핵심이 될 것이다.
본 단계에서는 유리 기판 위에 증착된 박막 비정질 실리콘에 원자층 증착 법 공정을 응용하는 단계로 전이금속 산화물 박막 기반 박막의 원자층 증착 법에 대한 메커니즘 이해를 바탕으로 공정을 확보할 계획이다.
산화물에 대한 원자층 증착 공정을 확보한 후에 확산 방지만으로 박막을 사용하여의 극미량 제어기술을 확보하고자 한다.
즉 박막의 두께 및 열처리 시간을 함수로 결정화 연구를 진행할 것이다.
이후 단계에서는 나노 부유 게이트 메모리 소자를 구현하는 단계로 와 전이금속 산화물을 나노 적층 구조로 제작하여 평가하는 단계이다.
일차적으로는 거를 이용해서 진행될 것이며 해당되는 비휘발성 메모리 구조는 원자층 증착 법을 이용한 구조의 층상 박막 산화물 기반의 연구결과 메모리 구조와 이 구조에 열처리 공정을 추가한 구조의 금속 기반 나노 부유 게이트 메모리 구조가 시도될 것이다.
위의 제안된 비휘발성 메모리 구조를 최종적으로 유리 기판 위에 구현함에 중요한 전극 형성에 대한 전극 공정 부분도 동시에 진행될 계획이다.
최종 목표인 비휘발성 반도체 소자 구현을 위해 본 연구에서는 원자층 증착 법으로 구현되는 단위 박막의 물리적 화학적 특성 평가하기 등과 다양한 연구 분석이 적용되어 원자층 증착공정에 대한 이해 비정질 실리콘 결정화 및 나노 부유 게이트 메모리 구현의 핵심 구조 및 원리를 이해하고자 한다.
향후의 용 나노 부유 게이트 메모리 소자 구현에 필요한 핵심 공정 및 관련 소자 기술을 확보하고자 한다.
다기능성를 위해 요구되는 고품질의 제어된 이 제작과 나노 부유 게이트 메모리 소자 구현과 관련된 소재 및 공정 연구에 대한 신뢰성 있고 체계적인 연구는 차세대 디스플레이용를 위한 원천 기술 확보를 통하여 관련 소재 및 소자 개발의 국제적인 기술 경쟁력 확보 측면에서도 매우 중요하다.
특히 본 과제가 제안하는 원자층 증착 법을 기반으로 한 나노 부유 게이트 메모리 구현 방법은 일차적인 소재 및 공정 연구에 수반되는 나노 수준의 분석 기법 개발과 신뢰성 평가를 연구결과의 통해 신속한 피드백을 가능하게 함으로써 용 나노 부유 게이트 소자의 공정 및 설계 효율을 배가시킬 활용계획 수 있을 것으로 사료된다.
또한 참여 연구원은 나노 스케일 산화막의 전기적 유전 광학 특성 연구를 기반으로 박막 기반의 나노 전자 소자 제작을 통한 공정 진행 및 소자 특성 평가를 수행하게 되어 와의 융합 기술 전문 인력으로 성장할 것이다.
원자층 증착 법 비휘발성 메모리 시스템 온 글라스 중심어 박막 트랜지스터 나노 부유 게이트 메모리 고유 전율 소재 반도체 산화물 전기적 물성 자기 제한 증착 연구 결과 요약문 한글 요약문 양식 차세대 용 비휘발성 메모리 소자 제작을 위해 화학 흡착에 기반을 둔 원자층 증착 법을 응용하는 기초 연구 수행을 목표로 한다.
용 메모리 소자 개발은 유리 기판의 제약으로 인해 크게 두 가지 핵심 기술로 나눠진다.
첫째 유리기판 위에 막질이 우수한 박막을 형성하는 부분과 둘째 다결정 실리콘 박막 위에 비휘발성 메모리 소자인 나노 부유 게이트 메모리를 구현하는 연구의 부분으로 나눠진다.
년으로 구성된 본 연구의 최종 연구 결과물은 유리기판 위에 용 목적 및 내용 비휘발성 나노 부유 게이트 메모리 소자 구현을 위한 공정 확보이다 본 연구과제의 핵심적인 연구 개발 목표는 다음과 같다.
원자층 증착 법을 이용한 원자 수준에서의 전이금속 산화물을 이용한 결정화 공정 제어 기술 개발 원자층 증착 법을 이용한 저온 연속 공정의 나노 부유 게이트 공정 및 비휘발성 메모리 소재 구현과 관련된 전극 기술의 확보를 목표로 하고 있다.
일차적으로 박막의 원자층 증착 공정이 확보되 서로 온도에 독립적인 화학흡착 영역이 확 보 되었다.
확보된 공정온도보다 낮은 온도에서는 활성화 에너지에 의해 제한을 받으면서 증착 속도가 떨 이어지고 공정온도보다 높은 온도에서는에 의한 기상 반응으로 증착 속도가 증가할 수 있다.
본 연구 과제에서 얻어진 결과는 구간에서의 연구 결과로 의를 증착하여 결정화를 제 어할 수 있는 양의 인위적인 극미량 공정을 확보하였다.
공정으로 증착 한 의 이하로의 양을 제어하는 공정으로 고유 전율 절연체 박막을 사용하여 양의 추가적인 제한을 할 수 있는 공정을 단계로 확보하였다.
의 박막의 존재 및 두께에 따른 결정화 현상 및 확산 제어 현상을 연구 결과로 확인하였다.
또한 두께와 열처리 시간에 따라 양을 제어할 수 있는 공정을 원자층 증착 법으로 구현하였다.
유리 기판 위에 구현되는 비휘발성 메모리 소자로 현상을 이용한 와 유사한 적층 박막형 나노 비휘발성 메모리로 이를 제작하여 메모리 현상을 확인 연구결과하였다.
특히 가 전하포획층소거층으로 작동함을 틀 통해 확인하였으며 환원 공정을 통해의 나노 결정 구조를 가진 비휘발성의 나노 부유 게이트 메모리 소자를 제작하여 비휘발성 메모리 특성을 파악하였다.
즉에 따라 변하는 메모리 현상이 확대되는 비휘발성 메모리 현상을 확인할 수 있었다.
이에 서로 주입된 이온 활 성화 공정을 관을 통해 소스 드레인 전극에 적용할 수 있는 적정 수준의 면저항을 확보하였다.
와 사이에서의 면저항을 확보하여 저 온 다결정 실리콘 트랜지스터 형 전극으로 사용할 수 있는 전극 형성 기술 개발을 완료하였다.
위의 실 리콘 기판을 중심으로 하여의 적층 박막을 구현하였으며 결정화 현상과 동시에 나도 결 정체를 반영한 적층 구조를 유리 기판 위에 구현할 수 있는 핵심공정을 확보하였다.
다기능성를 위해 요구되는 고품질의 제어된 이 유리 기판 상의 제작과 나노 부유 게이트 메모리 소자 구현과 관련된 소재 및 공정 연구에 대한 신뢰성 있고 체계적인 연구는 차세대 디스플레이용를 위한 원천 기술 확보를 통한 관련 여타 비휘발성 메모리 소재 및 소자 개발로 활용할 계획이다.
특히 본 과제가 제안하는 원자층 증착 법을 기반으로 한 나노 부유 게이트 메모리 구현 방법은 일차적인 소재 및 공정 연구에 수반되는 나노 수준의 분석 기법 개발과 연구결과의 신뢰성 평가를 통해 신속한 피드백을 가능하게 함으로써 용 나노 부유 게이트 소자의 공정 및 설계 활용계획 효율을 배가시킬 수 있을 것으로 사료된다.
향후의 공정 및 수율 확보의 기초 평가 자료로 활용되어 표준화 작업의 기초 평가 항목 선정에 기여할 수 있을 것으로 예상된다.
최종적으로 본 연구 결과가 현재의 저온 다결정 실리콘 트랜지스터와 접목 시 용 핵심 부분의 기술적 완성이라는 측면을 고려하여 유관 산업체 및 연구소와 공동으로 제작을 시도하여 그 활용 및 응용 가능성을 검증할 계획이다.
산화물 기반의 나노 부유 게이트 메 모리 와 같은 차세대 비휘발성 메모리 구현을 유리 기판 위에 시도한 적은 없으며 다만 글 중심으로 다음과 같은 비휘발성 메모리의 초기 연구가 진행된 상황이다.
국내에서는 광주와 기원을 중심으로 나노 결정체와를 결합한 연구를 보고하였으며 국외로는 대만의 박사팀이 나노 결정체를 예 적용한 연구를 진행하였으며 미국의 마이크로 소자 연구소와 싱가포르의 박 사 팀은 데 나노결정체를 반영한 연구를 진행하였다.
국내외를 망라하여 원자층 증착 법 공정만으로 나노 부유 게이트 메모리를 연구한 시도는 발견되지 않았다.
위에 기존의 연구 접근 방법은 보통을 채용하거나 혹은 원자층 증착법를 채용하더라도 핵심적인 전자 포획 소비층이 연속 공정이 아닌 고에너지 레 이 저 조사나 혹은 글 통해 불연속적으로 진행하여 전하 포획 제거 층위의 재 현성 확보에 어려움이 예상되는 문제점을 갖고 있다.
유리 기판에는 등을 통해 비정질 상태로 증착된 후에 결정화 공정을 통해 다결정 실리콘으로 전환되어 사용된다.
기존의 글 이용할 경우 결정화 공정에서 도출되는 돌출 부위의 형성으로 인해 본 과제가 제안하는 나 노 스케일의 원자층 증착 법을 적용할 수 없으며 새로운 고품위의 다결정 실리콘 방법이 동시에 제안되어야 한다.
레이저 조사 이외의 방법으로 얻어진 작은 결정립의 문제는 트랜지스터의 소자 특성 특히 누설전류 및 이동도 등에 큰 영향을 주는 바 이에 대한 대안이 필요한 상황이다.
아울러 금속 유도 결정화를 이용할 경우 잔류한 금속의 양이 트랜지스터의 누설 전류 및 장기적인 소자 안정성에 문제를 제기하는 점도 동시에 해결해 야 될 사항이다.
궁극적으로 제안되는 적용으로의 원자층 증착 법은 큰 결정립을 가지며 낮은 표면 거칠 기가 확보된 위에 나노 스케일의 나노 적층 구조를 구현해야 하는 문제점이 해결되어야 적용될 수 있을 것으로 판단된다.
연구과제의 차별성 저온 다결정 실리콘 트랜지스터의 궁극적인 목표는 유리 기판에 디스플레이 화소를 포함한 구동 회로를 포함한 중앙처리장치 메모리 전원 및 센서 등의 다양한 전자 부품을 독립적으로 운영될 수 있도록 구현하는 것이다.
기존의 디스플레이에 적용되던 비정질 실리콘 트랜지스터는 전하이동도가 낮아 응용이 불가능하다.
그러나 최근의 발전과 더불어 도입된 저온 다결정 실리콘 트랜지스터는 비정질 트랜지스터와 달리 수십에서 수백에 해당하는 빠른 전 하이 동도 가 제공할 수 있음이 확인되었다.
이와 같이 향상된 물성의 발전은 구동용 트랜지스터로의 단순한 역할 외에 및 메모리 태양전지 광학 센서로의 응용을 모색하게 되는 상황이다.
그러나 현 재 연구된 저온 다결정 실리콘 기술의 결정화 기술은 고상 결정화 급속 열처리를 통한 결정화 금속 기반의 유도 결정화 전계 인가를 통한 결정화 등이 보고되고 있다.
이중 상용화에 성 공한 방법은 글 이용한 레이저 결정화이다.
이 결정화 방법은 조사 방법에 따른 거듭된 공정 기술 개발을 통해 수백의 높은 이동도를 얻은 결과가 보고되고 있다.
그러나 이 결정화 방법은 비정질 실리콘의 용해 및 고상의 상태 변화를 반복적으로 경험하게 된다.
특히 비정질 실리콘에서 액상을 통해 다결정 실리콘으로 변화되는 과정에서 밀도 차이에 따라 위로 날카롭게 튀어 오르는 현상이 발생하게 된다.
이의 높이가 심지어는 저온 다결정 실리콘의 두께와 유사한 정도까지 발생함을 확인할 수 있다.
금속 유도 결정화 등도 연구가 광범위하게 진행되고 있으나 촉매용 금속의 정량적인 제어의 어려움을 겪으며 동시에 트랜지스터 특성의 재현성 확보라는 난관에 부딪혀 있는 상황이다.
이와 같은 문제점을 가진 상황 하에서 원자층 증착 법을 활용한 금속 전구체의 증착 및 제어는 결정립의 크기 제어 및 전하 이동도 향상으로 연 결되 수 있는 독특한 공정 기술이다.
나노 부유 게이트 메모리는 거를 중심으로 한 차세대 메모리 반도 체로 현재 상변환을 이용한 이종의 저항 물질 형성을 이용한 자장의 인가에 따른 저항 변화를 응용한 등과 함께 차세대 대용량 고집적 빠 른 동작 속도의 특성을 요구하는 차세대 비휘발성 메모리로의 선정을 위해 경쟁을 하고 있는 상황이다.
위의 차세대 메모리 후보군 중에서 기존의 실리콘 소재를 활용한다는 장점을 가지고 있으며 고집적으로의 공정 용 이성을 갖는 분야가 바로 나노 부유 게이트 메모리이다.
기존의 연구가 와 같은 고유 전율 절연소재에 등의 높은 일함수 소재를 채용한 구조를 연구 중이다 고유 전율 소재 내로의 수 특히 이하 급의 나노 결정체 제작을 위해 고에너지의 레이저 조사과같이 형성 후에 불 연속적인 나노 결정체 제조 공정이 진행되어 나노 부유 게이트 메모리의 핵심 부분인 전하 포획 현상의 인위적인 조절이 불가능한 상황이다.
본 연구과제는 원자층 증착 법을 이용한 반도성 세라믹인 전이금속 산화물과 전이금속의 나도 층 차원적인 나노 박막 혹은 차원적인 나 노점 형성을 연속공정으로서 원자층 증착 공 정내로 흡수한 기술을 확보하여 불필요한 전하 포획과 관련된 결함.
등을 제거하는 장점을 갖도록 하는 것 이 강점이라 지적된다.
국내 디스플레이 프런티어 사업에서의 연구는 크게 고 이동도의 구동 제작을 기반으로 한 연구에 집중하고 있으며 이 방법은 기반 연구 체계로의 영향을 피할 수 없는 상황임이 잘 알려져 있다.
이에 본 과제는 고 이동도를 구현하면서도 문제가 발생하지 않는 전이 금속을 공정으로 제공하는 것이다.
기존의 증착 법으로 쓰이고 있는 및 등으로는 증착 농도에 대한 인위적인 조절이 불가능하다.
이에 반해 본과 제의 원자층 증착 법은 화학 증착을 활용한 증 착 방법으로 인위적인 조절이 가능함으로 인해 그 기술적 중요성이 매우 높다.
아울러 원자층 증착 법을 이 용한 연속적인 나노 부유 게이트 메모리 증착은 기존의 나노 부유 게이트 메모리로는 보고된 바 없는 연속적인 공정으로의 농도의 조절에 있어 불필요한 공정 변수의 영향을 원천적으로 제거할 수 있는 장점이 있다.
아울러 고유 전율 사이에 삽입되는 플로의 환원과 동시에 하부에 위치하는 비결정 실리콘으로의 확산을 이용한 결정화 공정의 진행은 결정화 제작 밑의 이온 활성화의 세 종류의 다른 공정을 동시에 진행할 수 있는 획기적인 접근 방법이다.
본 연구과제의 실현 가능성은 저온 다결정 실리콘 기술 상용화 프로젝트에 참여한 경험과 대학에서의 유관 연구 금속 유도 결정화 제작 연구 및 이온 활성화 연구 등을 토대로 판단할 경우 원자층 증착 연구는 향후 도래할 기술의 핵심적인 연구 기초가 될 것으로 예상된다.
차세대를 위한 비휘발성 메모리 소자 제작은 저온 공정 대면적 확장성 및 원자 수준의 높은 두께 균일도 우수한 박막 특성을 지닌 원자층 증착 법과의 융합을 통해 원 지층 증착공정의 차세대 고기능성 디스플레이로의 변환을 모색하고자 한다.
핵심적인 연구 분야인 원자층 증 착법을 정량적인 증착 조절을 통한 결정화 공정 기술 개발과 이종 나노 복합 재료 구조를 채용한 나노 부유케 이트 메모리로 응용하는 것이 본 과제의 핵심이다.
위의 두 핵심 분야 모두 원자층 증착 법의 기본 형성 메이커 니즈 모을 응용한 연구로 유사한 연구가 시도된 바 없는 점이 본 연구 과제 제안의 차별성이라고 판단할 수 있.
연구주제의 창의성 본 연구에서는 거를 위해 필요한 비휘발성 메모리 소자를 유리 기판 위에 구현함을 핵심적인 연구 내용으로 설정하고 있다.
본 연구과제의 핵심 공정인 원자층 증착 법은 현재 저온 다결정 기술에 적용된 적이 없는 새로운 분야로 이와 관련된 연구가 국내외적으로 전무한 상황이다.
본 연구자가 제안한 원 지층 증착 법을 이용한 결정화 연구만이 대표적인 예로 뽑을 수 있다.
그러나 나노 부유 게이트 메모리 관련 연 구는 등을 통해서 일부 연구가 보고된 적이 있으나 본 과제가 제안한 바와 같이 원자층 기반의 증착 공정을 적용한 연구는 보고된 적이 없다.
기존의 유리 기판 중심의 공정기술이 화학기상 증착 법을 이용 한 기술인 점을 고려할 때 대면적 확장성이 우수한 원자층 증착 법의 응용은 매우 큰 의미를 갖는 것으로 추 정된다.
원자층 증착 법이 개발 초기에 두꺼운 박막을 제조해야 했던 상황이 아닌 나노 스케일에서의 소자 구 현이라는 현 과학기술계의 이슈를 해결할 수 있는 대안으로 판단되며 유리 기판을 중심으로 한 저온 메모리 소재 및 공정 개발은 아직까지 시도된 바 없는 독창적인 연구 분야라고 판단된다.
아울러 연구 재료 및 소자의 크기가 점점 마이크로 스케일에서 나노미터 수준으로 축소되면서 공정상의 결함에 더욱 취약하게 되어 이에 대한 분석 내 지 평가는 매우 취약한 실정이다.
연구 목표 본 연구 과제의 최종 목표는 전하 소장층의 전하 저장 및 소거 특성에 기반을 둔 비휘발성 메모리 현상을 나노 복합 적층 구조의 인위적인 제어를 통해 나노 부유 게이트 메모리를 유리 기판 위에 구 편함을 목표로 하고 있다.
또한 고유 전율 절연소재에 층을 삽입하는 형태의 나노 부유 게이트 메모리의 메커니즘 규명 및 특성 향상이 반영될 것이다.
일차적으로를 이용한 전이금속 산화물의 원자층 제어를 이용한 나노 부유 게이트 메모리 제 작의 순서로 진행된다.
본 연구 과제에서는 용 비휘발성 메모리 제작을 위해 원자층 증착 법을 응용하는 기초 연구를 수행하고자 한다.
용 트랜지스터 개발은 유리 기판의 제약으로 인해 크게 두 가지 핵심 기술로 나눠진다.
첫째 유리기판 위에 막질이 우수한 박막을 형성하는 부분과 둘째 다결정 실리콘 박막 위에 비휘발성 메모리 소자인 나노 부유 게이트 메모리를 구현하는 부분으로 나눠진다.
유리기판 위에 용 트랜지스터 구현이라는 목표를 위해 고유 전율 절연소재로는 구조의 와 층으로는 전이금속 산화물인 을 활용하여 나노 부유 게이트 메모리를 제조 평가한다.
아울러 다결정 실리콘 제작을 위해 사용된 금속으로는 등이 다양한 금속이 알려져 있으나 본 연구과제에서는 가장 금속 유도 결정화가 우수한 전이금속인 을 이용하여 결정화 공정을 원자층 증착 법을 활용하여 진행한 고자 한다.
즉 저온 공정 원자층 증착을 유리기 판로의 비휘발성 메모리 소자 제작을 위해 응용할 수 있을 것으로 예상된다.
본 연구과제의 핵심적인 연구 개발 목표는 다음과 같다.
다시 말해서 미만의 저온 공정만으로 가능해야 하는 제약 요인 이 있다.
원자층 증착 법을 중심으로 증착 방법은 저온 연속 공정 보통 이하이 가능하고 균일도 가 우수한 장점을 최대한 활용하면서 진행하는 것이 본 연구 과제의 핵심이다.
본 연구과제는 원자 층 증착 법을 통한 결정화 및 비휘발성 메모리 제작을 기반으로 최종적인 비휘발성 나노 부유 게이트 메모리 소 자 제작을 궁극적인 목표로 진행될 것으로 본 연구의 세부 연구 개발 항목은 다음과 정리될 수 있다.
초기의 비정질 실리콘 박막을 기반으로 결정화될 때 전이금속의 원자층 증착 법의 제어를 통해 접근하여 결정립을 조 절하고자 한다.
그림에서 보이는 바와 같이 적정한 원자층 증착 영역에서 전이금속의 원자층 증착이 가능한 영역을 원자층 증착 법으로 설정하여 확산 방지만으로 고유 전율 절은 막을 채용하여 전이 금속의 추가적인 제어 연구를 진행하고 한다.
본 연구는 비정질 실리콘 박막에 대한의 직접적인 증착과 아울러 고유 전율 소재가 접목된 박막과의 원자층 증착 법을 연계하여 열처리를 진행함으로써의 극미량 제어를 통해 생성된 핵의 숫자를 제어함으로써 입자의 크기를 조절하고자 하는 연구를 진행할 계획이다.
본 연구는 비정질 실리콘 박막의 결정성 분석에 매우 유익한 라만 분광 법과 법을 조합한 방향으로 연구가 계획 및 진행될 것이.
그림 용 원자층 증착 법의 기본 증착 공정 및 온도에 따른 증착 특성 원자층 증착을 통한 나노 부유 게이트 메모리 형성 기술 개발 원자 수준의 두께로 조절이 가능한 원자층 증착 법을 통해 연속공정으로 등을 증착하는 공정을 진행한다.
이때 적용되는 전하의 포획 및 소거 기능의 확보를 위해 고유 전율 소재 중의 하나인을 모델 시스템으로 선정하여 밑을 증착하는 것을 근간으로 한다.
본 연구 부분의 핵심은 유리기판 위에 표면 거칠기가 확보된 다결정 실리콘에 구현하는 점이 기술적인 난제이다.
단계의 원자층 증착 법의 메커니즘 제어를 통해 얻어진 박막 위에 제어된 나노 박막을 구현하는 것이다.
적층 구조의 제조와 더불어 단위 소자의 평가에 적합한 전극 재료 선정 및 미세패턴 구현 또 한 연구의 핵심적인 기술 개발이 될 것이다.
이와 같은 연구 소자 적용 연구를 위해 과 연계된 이온 활성화 공정을 통한 전극 형성 기술 확보 또한 핵심적인 부분이다.
나노 적층형 박막 구조의 나노 부유 게이트 메모리를 유리 기판 위에 구현하기 위해서 그림 와 같은 유리기판 위에 구현될 소자 관련 핵심 공정을 확보하도록 연구가 진행될 것이다.
그림 용 나노 부유 게이트 메모리 소자의 단면 구조 나노 부유 게이트 메모리 소자의 나노 부유 게이트 메모리 소자의 구조 국내외 기술 개발 현황 평판 디스플레이는를 포함한 전자 제품 노트북 및 용을 포함한 기반의 전자기기 및 아이폰 및 기존의 휴대폰을 포함한 모바일 기기를 중심으로 지속적으로 발전하고 있.
특히 및 사무용 전자기기 및 대부분의 모바일 기기는 비정질 실리콘 트랜지스터 기술을 기반으로 제작되고 있는 상황이다.
그러나 최근 들어 휴대폰 및 와 같은 저장 매체를 중심으로 저온 다결정 실리콘 트랜지스터 기술에 기반을 둔 신기술이 채용되고 있다.
저온 다결정 실리콘 기술원에 이르는 높은 전계 효과 이동 도로 인해 기존의 전압 구동과 다른 전류 구동 가능 방식이 가능하여 유기 분야의 구동 분야의 핵심으로 연구 및 개발이 진행 중이다.
아울 러의 크기를 줄여 고해상도 및 고 개구율의 디스플레이가 가능하고 높은 전하 이동속도는 구동회로 일부를 유리기판 위로 구현할 수 있어 원가 및 기술 경쟁력을 갖고 있다.
연구 적용 초기에는 거를 중심으로 적 용되었으나 최근년을 기축으로 디스플레이로 급격히 확장되고 있다.
저온 다결정 실리콘 기술은 현재 한국 일본 대만을 중심으로 연구 및 개발 라인이 구축되어 있으며 특히 삼성 가 가장 선두적인 위치를 점유하고 있다 한국은 삼성 와 필립스에서 활발한 개발 및 양산이 진행 중 혹은 계회 중에 있다.
일본은 샤프 소니 사니오엡슨이미 징 디바이스 히다치 등에서 연구 및 개발이 진행 중이다.
대만은 밑에서 개발 혹은 양 산이 진행 중에 있다.
저온 다결정 실리콘 형성 기술은 혹은 글 통해 다결정 실리콘을 증착할 수 있으나 입자의 크 기가 작고 결함이 많아 소자로서의 응용이 부적절하다.
반면에 비정질 실리콘을 결정화하여 얻어지는 저온 다 결정 실리콘 결정화 기술이 입자의 크기 및 제반 특성 면에 우수하여 보통 저온 다결정 실리콘 기술이 많이 사 용되고 있다.
비정질을 결정화하는 방법은 레이저를 이용한 광학적 결정화와 열에너지를 이용한 열 결정화 이를 혼합한 레이 저열 복합 결정화 방식이 가능하다.
그 대표적인 분류는 아래의 표에 제시되어 있다.
레이저를 이용한 결정화는 표면에 있는 비정질 실리콘 박막만을 액상으로 변화시킨 후 재결정화하면서 결정 화 시키는 방법으로 자외선이 가장 널리 쓰이고 있다.
본 방법은 에너지가 낮을 경우 입자의 크기 가 작아 이동도가 떨어지며 반대로 에너지가 너무 높을 경우 입자의 크기가 크고 작은 입자가 혼재하는 결과 가 발생하여 트랜지스터의 성능의 균일성을 확보하지 못한다.
즉 적정 에너지 밀도로 등을 사용하여 균일하게 조사하는 것이 매우 중요하다.
보통의 경우 입자의 크기는 정도로 제어되는 것이 일 반 적이다.
미국의 클럽 비아 대학을 중심으로 일반적인 레이저 조사 방식의 방법과 레이저 마스크를 결합한 공정이 연구가 진행 중이다.
일본의 에이서는 레이저빔의 기술을 활용하여 다결정 실리콘 입자의 크기 및 위치를 제어하는 기술을 개발하였다.
네덜란드의 대학에서는 금속 패턴 및 패턴 형성을 통해 입자의 배열 및 입자의 위치를 제어하는 기술을 개발하였다.
금속 촉매를 이용한 금속 유도 결정화는 등의 금속 촉매를 이용하여 결정화 온도와 결정화 시간을 낮추는 동시에 입자의 크기를 크게 하여 트랜지스터 성능을 향상시키는 방법으로 기존의 레이저 방식과 고상 결정화 방식의 문제점을 동 시에 해결할 수 있는 방법이다.
그러나 유일한 단점은 금속 촉매의 다결정 실리콘 박막 내의 잔류로 인해 밑의 문제점이 지적되고 있다.
금속 유도 결정화하는 크게 비정질 실리콘 박막으로 금속 촉매를 증착하는 미세패턴을 통해 국부적으로 금속 촉매를 증착 후 측면으로 결정화시키는 을 이용한 확산 저 지층을 이용한 등을 중심으로 활발하게 연구가 진행 중에 있다.
본 금속 결정화는 서울대와 경희대를 중심으로 활발한 연구 결과가 보고되었다.
대만에서는 등을 통한 기술이 연구되고 있다.
위에 설명된 열에너지 및 광학적 에너지 결정화 방법 외에 한양대와 홍익대의 전계를 이용한 결정화 방법 의를 이용한 결정화 방법 등이 연구 보고되었다.
현재의 휴대폰 디지털카메라 등의 시장이 확대되면서 메모리가 비휘발성 메모리로 폭발적으로 적용되고 있다.
그러나 이 형 메모리는 노 폴리 실리콘을 사용하는 관 계로 혹은 급에 이르면 폴리 실리콘의 산포가 증가하여 문턱 전압의 상승 이상의 높은 구동 전압으로 인한 전력 손실 등의 문제가 예상되며 이에 대한 대안으로 차세대 메모리가 요구된다.
그 후보군으로는 등이 제시되고 있다.
그 대표적인 특성은 아래의 표에 정리되어 있다.
차세대 성장 동력으로 육성하고자 한국 일본 미국 독일 대만 등이 산학연을 중심으로 활발하게 연구를 진행 중에 있다.
표 메모리 반도체 소자의 특성 비교?는 기존의 메모리를 대체하여 저 전력화하면서 크기를 축소시킬 수 있는 구조로서 과 메모리의 한계를 극복할 수 있는 정보 저장 기술 반도체이다.
핵심은 메모리의 을 피하기 하면서 고집적화를 하기 위해 수 크기의 나노결정을 반영한 구조를 갖는 것이 특색이다는 나노결정체를 방법으로 형성하는 공정을 은 자기 정렬된 박막을 사용하여 대략 크기의 나노 결정을 격리하는 방식을 마지막으로 대학에서는 대비 일함 수가 큰 혹은 등의 금속을 나노 결정으로 반영한 구조를 연구하였다.
나노 결정체는 실리콘 금속 화합물 반도체 이 세 가지 종류를 갖고 있으며 크기를 이 나노 스케일로 제어하는 부분 위에서 가능하다.
나노결정을 이용하는 전압으로 기존의 정도를 요구하는 보다 작으며 이하의 낮은 두께는 정 도의 쓰기 읽기 시간이 가능하며 연간 특성을 유지할 수 있으며 현재 이상의 주기를 가질 수 있다를 테라 비트 급으로 발전시키기 위해서는 크기가 수 수준에서 일 정하면서 균일한 규칙적인 분포 및 나노결정 밀도가 이상이 되어야 한다.
초기 연구는 혹은 방식을 적용한 방법이 사용되었다.
연구가 진행된 나 결정을 크게 분류하면 일함수가 큰 나노 금속 등 나노 금속 산화물 이로서는 등이 사용되고 있으며 화합물 나 논으로는 와 가 새로운 연구 재료로 사용되고 있다.
구조적으로는 전통적인 평면형 소자 외에 나노 결정이 삼중 게이트에 연결된 구조도 개발 이 요구되고 있다.
비휘발성 메모리의 상용화는 과의 순서로 상용화가 예상되며 약 년에는 비휘발성 메모리 시장의 약 억불 정도의 시장이 예상된다.
저온 다결정 실리콘 기술은 기존의 비정질 실리콘 트랜지스터에 비해 매우 높은 전하 이동도를 갖고 있으며에 필요한 등의 고성능 회로를 내장화할 수 있는 가능성을 높여 준 바 기술의 핵심으로 발전될 가능성이 높다.
본래의 적용 가능성은 트랜지스터 특성인 이 동도 및 균일도가 매우 척도가 될 것으로 판단되며 을 기판으로 한 반도체 기술의 개발 및 접목 또한 해결되어야 할 매우 중요한 요소이다.
연구 수행 내용 및 결과 이론적 소개 본 연구 과제는 원차증 증착 법을 기반으로 한 용 비 휘발성 메모리 트랜지스터용 핵심 공정 개발을 목표로 한다.
따라서 본 연구과제는 다음과 같이 크게 세 부분으로 실험적으로 나누어 진행된다.
이러한 과 정을 통하여 문턱 전압이 높은 경우인 쓰기 상태와 낮은 경우인 소거 상태를 구별함으로써 메모리의 기능을 구현하는 것이다.
그림 비휘발성 메모리의 소자 구조와 전압에 따른 특성 소자 구조 전하 유입 상태 전하 방출 상태 소자의 임계 전압과 관련된 식은 다음의 식과 같이 주어지며 이 식으로부터 저장된 전하량에 의한 문턱 전압의 변화량 우는 다음 식과 같다.
식 반도체 표면에서의 페르미 에너지 게이트와 기판의 일함수 차 반도체와 절연체 계면의 고정 전하 실리콘 공핍층에서의 전하 게이트로부터 절연체 안에 저장된 전하 절연층의 커패시턴스 절연층의 유전율 게이트 전압에 의해 저장된 전하가 음전하로 주입되면 문턱전압은 양의 전압 방향으로 이동하게 되고 양 전하로 주입되면 문턱전압은 음의 전압 방향으로 이동된다.
따라서 읽기 전압을 인가했을 시 쓰기 상태 와 소거 상태의 전류를 감지하여 기억 상태를 구분한다.
비휘발성 메모리의 기록 및 소거 메커니즘은 주입 이론 쿨롱 봉쇄 효과 등으로 설명된다는 게이트와 드레인 단자에 양 전압을 인가하면 수 평 전계가 커지면서 채널을 따라 흐르던 전자가 드레인 영역 공핍층의 고정된 이온들과의 충돌 이온화에 의해 전자 정공 쌍을 만들어낸다.
열적 평형 상태보다 높은 에너지를 얻은 생성된 전자 중 일부가 그림 와 같 이 산화막 전위 장벽을 뛰어넘어 부유 게이트의 전도대에 도달하게 된다.
터널링은 게이트에 전압을 인가했을 경우 발생하는 전기장이 터널링 메커니즘으로 이용되는 전하의 주입 방법이다.
전하의 운동 에너지가 보다 작은 경우에는 실리콘 산화 막을 통과할 수 없으나 게이트에 높은 전압이 가해지게 되면 수직 전계에 의해 에너지 밴드 구조가 영향을 받게 된다.
전계에 의해 변화된 장벽의 기울기는 터널링 할 수 있을 만큼의 얍 은 장벽을 만들어 주어 전자의 운동에너지 만으로도 장벽을 통과할 수 있게 된다.
그림 주입을 이용한 비휘발성 메모리의 기록 터 널리 형 메모리에서는 질과 막 저장매체에 트랩이 차원적으로 분포해 전하의 충전도 차원적으로 이루어지는 반면에서는 차원 양자점 어레이에 전하가 저장된다.
원자 크기의 질과 막 내의 트랩에 비해 전자 나 정공의 에너지 상태는 나노 결정의 퍼텐셜 우물에서 더 깊은 에너지에 존재한다.
질과 막 내 트랩의 에너지 준위는 질과 막 전도 대로부터 대개 아래에 있는 반면 양자점 내에 있는 전자나 정공은 산화막의 전도 대로부터 보다 더 아래에 있다.
따라서 양자점 사이의 격리가 잘 되어 있으면 양자점 사이의 전도는 거의 일어나지 않아 누설전류를 감소시킬 수 있다는 장점이 있지만 단점으로 작용될 수 있는 쿨롱 봉쇄 효과 가 나타나게 된다.
실리콘 채널에서 하나의 양자점에 들어가려는 전자는 이미 그 양자점에 들어있는 전자에 의한 쿨롱 반발을 극복해야만 들어갈 수 있다.
이는 게이트 전압을 이용한 쓰기 지우기 사이의 큰 문턱 전압 이동만을 얻으려고 할 경우는 쿨롱 봉쇄 효과가 방해가 될 수 있어 기술 정도나 응용에 따라 적절한 양자점 크기가 필요하다고 할 수 있다.
양자점의 쿨롱 봉쇄 효과는 단진자 사이의 정전기적 상호작용에 의해 작은 축 전기의 충전 에너지가 불연속적인 변화를 보인다는 것이다.
어떠한 도체에 저장된 전하에 따른 정전기 퍼텐셜 은로 나타낼 수 있다.
또 두 도체에 직류전원을 연결하여 어느 한 도체에의 전하가 충전되고 다른 한편에는의 전하가 충전되었다면 전체에 저장된 에너지는 노 쓰인다.
각각의 축전기에 저장되는 에너지는 와 같이 계산 될 수 있다.
따라서 가운데 존재하는 양자점에 저장되어있는 총 전하는 전극 양단에 저장된 전하량의 차이로 나타나게 된다.
또한 양자점 내부에 이미 전자 하나가 머물 고 있다면 페르미 에너지만큼 증가하게 되어 전자를 더 주입할 경우 게이트 전압을 더 올려야 한다.
이 경우 잘 알려진 축전기 충전 에너지는이고 여기서는 단위 전하는 양자점의 전기용량 이다를 계산하면 대략 수백 정도이고 상온에서 위에 비해 크기 때문에 이 충전에 따른 변화를 관찰할 수 있게 되고 양자 다중 비트 메모리로 활용할 수 있는 장점 이 있다.
원자층 증착 법 결합력이 약한 물리흡착과 달리 비가역 화학반응의 성격이 강한 화학흡착을 이용한 증착 방법으로 원자층 단위로 두 가지 원소 관련 물질이 교대로 공급되면서 박막이 형성되는 방식이다.
그림에서 보인 바와 같이 기판 위에 표면처리를 혹은 을 진행한 다음에 전구체 공급 및 반응 전구체 공급 및 반응의 일련의 과정이 반복적으로 진행하면서 박막을 형성하는 과정이다.
원자층 증착 공정은 그림에서 보는 바와 같이 증착이 진행되는 온도에 독립적인 부분이 있.
본 연구는 원자층 증착이 보장되는 구간 즉 적색으로 표시된 영역에서 고유 전율 소재 및 산화물 반도체인 및 박막 증착이 진행된다.
그림 원자층 증착에 사용된 공정 개략도 및 온도에 따른 증착 특성 일반적으로는 금속원을 공급하며는 산소공급원으로 작용한다.
특히 산소 공급원으로는 물 이 가장 많이 쓰이며 그 외에 오존 이 반응의 활성화 측면에서 가장 널리 사용되고 있다.
아래의 표는 현재까지 개발된 원자층 증착 법이 개발된 재료들을 정리한 표이다.
그림에서 보인 바와 같이 특정 온도 구간 내에서는 증착 속도 가로 한정되기 때문에 온도에 의한 불균일성이 발생하지 않으면서 대면적으로의 확장 가능성이 있으며 아울러 비방성을 가진 기판에도 균일한 증착이 가능한 우수한 글 보여주는 장점을 보유하고 있다.
레이저를 보통의 자외선을 비정질 실리콘에 조 사함으로써 액상을 형성하고 이후에 고상으로 냉각하면서 결정화를 유도하는 광학적 결정화 방법이다.
그러나 고상 결정화는 낮은 온도로 인한 결정 크기가 작은 문제로 인한 전하 이동도의 문제가 있으며 레이저를 이용한 고상 결정화는 높은 공정 온도로 인한 높은 전하 이동도를 가지나 광학 시스템인 엑시머 레 이 저 공정의 난 이성 및 공정 관리의 어려움이 약점으로 지적되고 있다.
이에 비해 금속 유도 결정화는 이 두 가지의 문제를 극복할 수 있는 방법으로를 형성하면서 결정화하는 저온 결정화 방법이다.
실험적 접근 방법 전기적 특성 분석 박막의 경우 원자층 증착 공정상의의 소스로 소를 사용하였고 화학구조식은 과 같다.
박막의 경우 원소 공급원으로를 사용하였으며 와의 두 박막 모두 산소원자 공급원으로서 물을 사용하였다.
와는 은 각 외에서 공정이 이루어졌으며 그림에서 보는 바와 같이 박막이 박막 중간에 삽입된 형태의 나노 다층 박막을 형성하게 되었다.
박막 증착 공정이 모두 끝난 뒤에 소자의 특성을 향상시키기 위하 여에서 시간 동안의 환원가스 분위기에서 후속 열처리 공정을 진행하였다.
증착된 박막 및 적층 박막의 전기적 특성을 평가하기 위하여 두께의의 반지름을 가지는 원형 모 양의 알루미늄 금속을 틀 사용하여 증착하여 전극으로 사용하였다.
직류 기반의 전류전 압 특성 은 금속 전극과에 접점을 형성하여 모델 장비를 이용하여 평가되었다.
그 구체적인 측정 조건으로는 노 고정하였으며 복소 유전 정보는 거의 주파 수로 고정되어 에어 사이를 하면서 측정되었다.
광학적 화학적 표면 특성 분석 고유 전율 박막과 산화물 반도체인 나노 박막의 두께 밑을 측정하기 위해 입사되는 파장의 함수로서 광학 특성의 변화를 반영한 고감도 및 분해능이 높은 글 적용하여 평가되어.
본 연구 분석에 사용된 타원 분광 데이터 측정은 사의를 적용하여 평가되었다.
본 연구에서 적용된 분광 데이터 영역은 데서까지 이었으며 구간을 이로 설정하여 분광 데이터를 측 정하였다.
원자층 증착 법으로 증착된 와 박막의 화학적 결합 상태를 확인하기 위하여 을 적용하였으며 이때 사용된 장비는 가 사용되었다.
또한 증착된 박막 표면 상태를 분석하기 위하여 고 신뢰성의 분석을 시행하였으며 본 연구에 쓰인 장비는 거의 장비를 사용하여 평가하였다.
그림 본 응용 과제를 위해 적용된 용 나노 부유 게이트 메모리 연구를 위한 공정 흐름도 연구 실험 결과를 이용한 고유 전율 박막의 원자층 증착 연구 본 연구에서 고유 전율 소재는 그림에 보인 을 공금원으로 을 산소 공급원으로 사용하여 증착하였다.
그림의 화학구조 원자층 증착 공정을 확보하기 위해 공정에 적용되는의 유량의 유량 및 온도의 함 수로 증착 공정을 두께 및 두께 균일도로 평가하였다.
그 실험 조견표와 해당 두께 균일도 및 평균 두께 결과가 아래의 표에 정리되어 있다.
표 박막 공정 확보를 위해 사용된 실험 조견표 및 그 두께 관련 실험 결과 실험번호 중앙점 블록 위의 연구 결과로부터 얻어진 실험 조건을 통해의 공정을 변화시키면서 그 두께 변화를 확인한 결과 우수한 직선성을 보이는 전형적인 원자층 공정 결과 및 높은 박막 균일도를 그림의 결과를 통해서 확인할 수 있었다.
절편이 원점을 통과하지 않는 원인으로는 거의 잔류에 의한 것으로 추정된다.
그림 원자층 증착 법으로 증착된 확산 방지만의 두께 관련 특성 결과 공정의 수에 따른 두께의 변화 차원 두께 균일도 데이터 위에서 가장 우수한 글 보이는 번 조건을 중심으로 단 일 막 소재에 대한 평가를 틀 이용한 화학 결합을 조사하였다.
그림은 박막에서 얻어진이다.
특히 본 와의 분석 참조 그림 와 을 통해 얻어진 스펙트럼을 통해 박막이 원자층 증 착 법어로 형성되었음을 확인하였다.
그림 박막의 분석 결과의 그림 은 박막에 입사되는 빛과 반산 된 빛의 광학적 간섭 현상을 이용하는 실험 결과이다.
전자기파 주파수 등가적으로 파장 혹은의 함수로 얻어진 진폭의 비 와 위 상 차에 대한 시험치와 모델치에 비교 결과를 그림 위에서 보여주고 있다.
본 결과는 측정치와 예측치의 분산을 최소화하는 수치해석 방법을 통해 증착된 박막에 대한 정확한 두께와 상수 결정이 이루어졌다.
본 분석에 사용된 광학적 모델은 그림 와 같이 기판 위에 원자층 증착 법으로 증착된 박막 구조를 바탕으로 분석되었다.
본 타원 분광 분석에서는 절연체 분석에 많이 적용되는 모델을 사용하여 분석되었다.
참조 식 그 구체적인 광학 모델 식은 아래와 같으며 최종적으로 얻 어진 값은 아래의 편과 같이 요약되었다.
식 표 분석에 사용된 모델을 사용한 분석 결과 그림 고유 전율 박막의 타원 분광 분석 박막 분석에 적용된 광학적 모델의 함수로 얻어진 진폭의 비 와 위상차에 대한 시험치와 모델치의 비교 데이터의 함수로 얻어진 굴절률 및 흡수율 그림 은 전구체와 물을 사용하여 증착된 박막의 경우 값이이며 표면 거칠기를 의미하는 수치는 거의 값을 보이는 것으로 분석되었다.
그림 박막의 분석 결과를 이용한 산화물 반도체의 박막의 원자층 증착 연구 형 반도체 산화물 특성을 보이는 박막의 원자층 증착 연구는 을 공급원으로를 산소 공 급원으로 증착 한 결과이다.
본 연구결과에서는 원자층 증착 영역에 선의 증착 속도를 보이는 결과를 보였다.
아래의 결과는 시편 온도를 기준으로 이에서의 의 증착 결과를 반영한 연구결과로 그림 은 박막의 분석 결과이다.
관련 결합 정보는 표의 기존에 보고 된 관련 결합 상태와 형태를 고려할 경우의 경우로 화합물을 형성하는 것으로 확인되었다.
그림 박막의의 표 분석을 이용한 화학 상태에 따른 위 와의 문헌상의 결과 그림 은 전구체와 물을 사용하여 증착된 박막의 경우로 그 해당된 값이이며 표면 거칠기를 의미하는 수치는 거의 값을 보이는 것으로 분석되었다.
그림 박막의 분석 결과 그림은 박막의 타원 분광 분석 결과이다.
본 박막은 이전의 박막 유 사한 구조 모델을 기반으로 그림 와 구조를 가정하여 분석하였다.
본 박막은 와 박막과 같 은 고유 전율 소재가 애 의해 분석이 진행된 것과 다르게 모델을 적용하여 소재의 광학 특성을 분석한 것이 특징이다.
그 모델식은 아래의 식과 같이 주어진다.
그림은 주파수 등가적으로의 함수로 얻어진 진폭의 비 와 위상차에 대한 시험치와 모델 치에 비교 결과로 측정치와 예측치의 차이의 제급을 최소화하는 통계적인 최적화 방법을 사용하여 증착된 박막의 두께를 포함한 광학모델 상수에 대한 정확한 이 진행되었다.
을 통해 최종적으로 얻어진 값은 아래의 편과 같이 요약되었다.
특히 그림의 흡수율은 이하를 기준으로 흡수계수 가므로 접근하는 것을 확인하였다.
이와 같은 모델 결과를 사용하여 분석 중인 의를 혹은의 두 가지 경우로 나누어 계산할 수 있다.
식 표 분석에 사용된 모델의 결과 흡수율은 흡수 계수 와 다음과 같은 관계식을 가지고 있다.
식의 경우에서의 시에 대한 과 흡수율의 관계는 아래의 식 와 같이 주어진다.
에 대한 경우는 식에 주어진다.
그림의 결과를 통해 을 계산할 수 있다.
실리콘은 가 이온 주입을 통해 정 공 중심의 형 반도체를 만들 수 있고 혹은 가 이온의 주입을 통해 전자 전도 중심의 형 반도체를 제작할 수 있다.
본 연구에서는 가의 이 된 다결정 실리콘의 이온 활성화 공정을 연구하였다.
보통 은 모체인에 비해 원자 질량이 작기 때문에 원자핵에 관련된보다는 전자구름과 관련된 이 우수하다.
따라서 상대적으로 원자질량이 작기 때문에 격자 이탈과 같은 비정질화 현 상은 그리 크지 않다.
이와 같은 구조적 특징은 이 고속을 통해 주입된 이 평형 원자 위치로부터 멀지 않은 지점에 위치하여 작은 에너지를 공급해도 이 실리콘이 위치했던 자리로 치환형 원자로 움 직이게 된다.
활성화 공정의 결과를 그림에 투과도 결과를 그림에 정리하였다.
특히 구조적 특징은 아래의 투과도 결과로부터 간접적으로 확인할 수 있다.
본 연구에서 행한 급속 열처리 공정 분이나 분에서도 큰 차이를 보이지 않는다.
또한 을 시간 진행한 경우에도 처 리온도 가부터 사이에서 온도가 증가함에 따라 면저항이 감소하나 급격한 변화를 보이지 않음을 확인할 수 있다.
그림 참조 그러나로부터 표면 전하 농도는 거에서의 값의 일정한 값을 보여주고 있다.
그러나 전하 이동 도와 전기전도도는 온도가 높을수록 전 증가함을 확인할 수 있다.
즉의 치환과 더불어 정공의 이동을 방해하는 구조적인 가 크지 않을지라도 존재하여 온도가 올 라가 수록 이온 주입 전의 결정구조로 복원되는 것으로 해석된다.
전기전도도의 관점에서 평가한다면 도에 서 사이에서 제한 없이 선택하여 다결정실리콘 기반의 소자 공정에 적용할 수 있을 것으로 예상된다.
그림의 영역에서의 투과도 연구 결과 또한 온도의 함수로 평가 시 큰 차이를 보이 않아의 이 온 주입에 의한 구조적 가 그리 크지 않은 것으로 해석된다.
구조적인 변화 특히 재료의 구조적인 변화는 라만분광법을 사용하여 높은 정확도를 가지고 평가할 수 있다.
얻어지는 스펙트럼 결과는 분포를 따른 것으로 해석할 수 있다.
즉 박막에서 발견되는 비정질 결함성 결정질 영역 이 모두 분포로 묘사될 수 있음을 의미한다.
그 구체적인 분포를 식을 통해 설명된다.
식 위의 식을 사용하여 분석할 경우 비정질 상관 결정질 상이 각각 와 부근에서 발견된다에서 사이에서는 결정질과 비정질상 사이의 중간적인 질서도를 보이는 한 성분이 있는 것으로 보고 되고 있다.
특히 결함 성분과 결정질 성분을 합하여 유효 결정질 성분으로 해석한다.
아울러 정량분석의 정확성을 높이고자 분석 시에 의 라만치을 로 보정한 후에 평가한다.
이와 같은 보정 후에 얻어진 스펙트럼을 을 거친 후 개의로 구성된 경우로 상정하여 측정치 데이터에 대한 모델링을 수행하여 해당 성분에 대한 상대적인 분율을 얻게 된다.
그러나 이때 비정질 상관 결정질 상의 흡수 현상을 보정해야 하는데 그 가중치를 비정질 성분에 반영하여 최종적인 유효 성분을 계산하게 된다.
식과 식 참조 식 본 분석을 통해 얻어진 분리에 대한 한 예시를 그림에 보여주고 있다.
특히 최종적인 총 결정상 분율 은 규칙성을 보이는 결정성을 고려하여 위의 와를 합한 결과로 반영된다.
표 온도와 소자 구조에 따른 결정화도 분석 결과 표 와 그림에서 보는 바와 같이에서 보이는 바와 같이의 존재 여부와 확산 방지 막의 두께에 따 라 결정화도가 큰 차이를 보인다.
금속 촉매가 없는 비정질 실리콘은 의 결정화 분율을 보이는 반면에 이 비정질 실리콘으로 직접 증착된 경우가 가장 높은 의 결정화 분율을 보였다.
그리고 확산 방지 막이의 순서로 두꺼워질수록 결정화도 낮아졌다 시간에서의 경우는 거의 결정화가 일어나지 않는 것으로 해석되었다.
아래의 그림 와 같이 시간이 길수록 결정화 분율이 높아졌다를 가진 경우에 서로 향상되었다.
성분이 낮아진 점도 특이할 만하다.
즉 확산 방지 막을 사용하여 장시간 결정화 시간을 열처리할 경우 미량의 만이 비정질 실리콘 박막에 제공하게 되어 결정입자가 커지면서 결정화 분율이 증가함과 동시에 결함.
농도가 감소하게 되는 것으로 해석된다.
또 하나로 두 꺼워지면서 확산거리가 시간에 의해 하게 변하는 결과를 확인하였다.
그림에서 시간과 시간 열처리된 시편의 결정화도 분석 그림에서 보이는 바와 같이 확산 방지 막을 사용한 경우의 결정화에 있어 외에서 큰 변화를 보이지 않고 있다.
즉 확산 방지만의 두께가 얇으면서 이 비정질 실리콘 박막으로 충분한 양이 입자 생성을 통해 반영되어 포화도 어 시간이 흐름에 따라 크게 변하지 않는 것으로 해석된다.
그러나 확 산 방지만의 경우는 그 확산거리가 길기 때문에 가 되어서야 이 비정질 실리콘 박막에서 결정화를 유도함을 확인할 수 있다.
그림 온도의 함수에 따른 라만 분광을 이용한 결정화 진행 상황 분석 결과 그림은 열처리 시간을 고정하고 확산 방지 막으로의 두꼐를 로 고정시킨 후에 공정 변수로서 열처리 온도를 변화시키면서 분석한 결정화 분석 결과이다.
온도다에 서로 상승한 이후에는 전체적인 결정화도 이에는 큰 차이가 없으나 결함.
성분이 온도가 올라감에 따라 감소하는 결과를 얻고 있다.
즉 대비에서는 결함.
농도가 감소하여 다결정실리콘의 소자 특성을 우수하게 만들 수 있는 공정 조건을 제 공하게 된다.
그림을 확산 방지 막으로 사용한 적층 구조에서의 결정화 실험 결과 나노 부유 게이트 메모리 공정 연구 원자층 증착 공정이 확보된 박막과 박막의 공정 조건을 기본으로 하여 연속 공정으로 원자층 증착 법을 개발하여 적용하여 만든 이 방식의 연구 결과가 그림에 보여 주고 있다.
최대 의를 보이는 우수한 비휘발성 메모리 특성 연구결과를 얻었다.
본 방식의 비휘발성 메모리 현상은 우수한 절연체 내부에 있는 반 도체 특성을 가진 가 전자를 포획할 수 있는 을 제공하는 것으로 해석할 수 있다 시의 데이터가 시의 데이터의 왼쪽에 위치하여 전자 현상이 일어남을 확인할 수 있다.
의 농도는 최대 정도가 되는 것으로 계산되었다.
이와 같은 구조를 바탕으로 하여 수소 혼합기체를 사용하여 환원한 경우의 층상 구조가 나노 결정으로 변화시킬 수 있다.
이 경우 나노결정화된 이 전하 포획 소거 기능을 수행하는 나노 부유 게이트 메모리 현상을 확인할 수 있었다.
그림 참조 그림은 와 을 전하포획 측으로 사용하였을 때의 밴드 구조 개략도이다.
그림의 구조에서 볼 수 있는 바와 같이의 구조가 밴드 우물에 위치하면서의 구조가 서로 연결되지 않은 나노 결정체의 분산 구 조로 인해 특성은 우수할 것으로 예상된다.
및 표면 거칠기 및 불순물의 농도에 따라 소자 특성이 급격하게 변화한다.
따라서 다결정 실리콘 결정화 기술이 본 기술 성 공의 관건이다.
아울러 본 과제에서는 비휘발성 메모리와 일체화하는 결정화는 복합적인 연구 성격을 지니고 있다.
연간 수행해야 되는 구체적인 연구 항목은 다음과 같다.
이보다 낮은 온도에서는 활성화에너지에 의해 제한을 받으면서 증착 속도가 떨어지고 이보다 높은 온도에 서는에 의한 기상 반응으로 증착 속도가 증가할 수 있다.
본 연구과제에서 얻어진 결과는 구간에서의 연구 결과로 의를 증착하여 결정화를 제어할 수 있는 양의 인위적인 극미량 공정을 확보하였다.
농도가 제어된 전이금속을 이용한 균일한 분포를 결정입자 최대화 공정 조건 확립 고유 전율 두께 제어를 통한 결정화 속도 조절 결정화 유도에 필요한 양을 제어 공정 확보 공정으로 증착 한 의 이하로의 양을 제어하는 공정으로 고유 전율 절연체 박막을 사용하여 양의 추가적인 제한을 할 수 있는 공정을 단계로 확보하였다.
의 박막의 존재 및 두께에 따른 결 정화 현상 및 확산 제어 현상을 연구 결과로 확인하였다.
두께와 열처리 시간에 따라 양을 제어할 수 있는 공정을 원자층 증착 법으로 확인하였다.
신뢰성이 확보된 나노 부유 게이트 메모리 개발의 나노 적층 구조의 비휘발성 메모리 특성 확보 층상구조의 박막 반영의 나노 적층 구조의 비휘발성 메모리 특성 확보 나노결정구조의 반영 유리 기판 위에 구현되는 비휘발성 메모리 소자로 현상을 이용한 와 유사한 적층 박막 형 나노 비휘발성 메모리로 이를 제작하여 메모리 현상을 확인하였다.
특히 가 전하포획층소 고층으로 작동함을 틀 통해 확인하였으며 환원 공정을 통해의 나노 결정 구조를 가진 비휘발성의 나노 부유 게이트 메모리 소자를 제작하여 특성을 파악하였다.
에 따라 변하는 메모리 현상이 확대되는 비휘발성 메모리 현상을 확인할 수 있었다.
다결정 실리콘용 전극 형성 기술 개발 이온 주입된 형 다결정 실리콘의 활성화 공정 확보 이에 서로 주입된 이온 활성화 공정을 관을 통해 적정 수준의 면저항을 확보하였다.
와 사이에서의 면저항을 확보하는 바 저온 다결정 실리콘 트랜지스터 형 전극으로 사용할 수 있는 전극 형성 기술을 개발을 완료하였다.
유리 기판용 나노 부유 게이트 소자 구현 공정 확보 구조의 유리 기판 증착 공정 확보 및 구현 위의 실리콘 기판을 중심으로 하여 적층 박막을 구현하였으며 결정화 현상을 확인하였다.
즉 종합적으로 원자층 증착 법 공정으로 비휘발성 메모리 구조 구현을 유리기판 위에 구현하였으며 열처리를 통해 비정질 실리콘 박막의 결정화와 절은 막의 이온 활성화 공정을 진행할 수 있는 공정을 확보하였다.
관련 분야에 대한 기여도 구조의 유리 기판 증착 공정 확보 및 구현 메모리 구조를 유지한 채 결정화 공정 완료 본 연구 결과는 유리기판 위에 의 한 핵심 부분인 비휘발성 메모리를 구현할 수 있는 핵심 공정을 확보한 연구 결과이다.
본 과제를 다결정실리콘 기술과 접목하여 현재의 와 접목된 다결정 실리콘 기술이 주변 회로 구현에 제한되고 있는 상황을 벗어나 고기능을 구현하는데 큰 기여를 할 것으로 예상된다.
연구결과의 활용계획 활용 분야를 위한 기술 개발 중 하나인 저장 메모리 분야의 한 분야인 비휘발성 메모리의 연구 결과의 활용 분야로서는 크게 다음과 같이 정리할 수 있다.
용 차세대 디스플레이의 결정화 분야 용 나노 부유 게이트 메모리 분야 산화물 기반의 저항성 비휘발성 메모리 소자 고유 전율 산화물 게이트 공정 등을 들 수 있다.
아울러 연구과제 수행 과정에서 얻어진 실험 계획법적인 접근 방법 및 결정화 관련 평 가 기법에 대한 라만 분광 분석의 응용성 등은 각각 실험 계획법 관련 교과목 및 반도체 공정 및 재료 교과목에 활용이 가능할 것으로 예상된다.
활용 방법 고화질 고속 경량을 요구하는 차세대 디스플레이는 전계발광을 통해 구현되는 와 저온 다결정실리콘 기술이 융합되어 유리기판상에 구동 회로를 구현 시스템으로 발전하게 될 것이다.
이와 같은 기술적인 발전 방향은 핵심 기술의 유리 기판 구현에 바탕을 둘 것으로 예상되며 본 과제는 향후의 다양한 회로설계를 뒷받침할 공정 기술을 제공할 것으로 예상된다.
비휘발성 나노 부유 게이트 메모리 소자의 핵심 부분인 메모리 특성 평가 이력 특성 평가 및 메이커 니스 규명은 재료 및 소자 신뢰성 평가에 적용할 경우 최적의 공정 조건이 반영된 트랜지스터의 메모리 특성 향상에 정보를 제공할 수 있으며 산업체로의 기술이전도 가능할 것으로 사료된다.
원자층 증착 법 은 원자단위의 박막 증착을 대면적 기판 위에 균일하게 박막의 두께를 조절할 수 있고 생산성 측면에서 우수한 방법으로 비휘발성 메모리 반도체 공정에 쉽게 응용 이 가능한 방법이다.
따라서를 통한 기존 연구 공정 개발은 향후 반도체 업계를 중심으로 진행될 신소 재공 정장비 개발 및 개선 연구 프로젝트에 큰 일익을 담당할 수 있을 것으로 판단된다.
본 연구과제는 공정 및 소재 평가 단계에 있어 실험계획법 적용 및 통계적 데이터 검증을 실행함으로써 체계적이고 효율적인 방법으로 연구 과제가 진행되었다.
따라서 연구 개발 현장에서 경험하는 다양한 연구 개발 훈련의 기초 자료로 활용될 것이다.
추가 연구 진행을 통해 데이터의 재현성 및 신뢰성 확보 방향으로 본 연구 결과를 활용하고자 한다.
연구과정에서 수집한 해외 과학기술정보 결정화에 대한 대면적 확장성에 대한 요구 현재 결정화 기술은 세대까지는 기술로 해결 가능한 것으로 조사되었으나 세대 이후의 대면 적 기판은 레이저를 이용한 광학적 결정화보다는 금속을 이용한 결정화 방법이 트랜지스터 특성 및 구동과 관련하여 활발하게 연구가 진행 중인 것으로 조사되었다.
본 연구과제에서 보인 바와 같이를 이용한 이 역할이 확인되었으며 비휘발성 메 모리의 가능성이 확인되었다.
그러나 구조를 통한 단 전지연구결과 밑을 포함한 트랜디 스터에 이르는 최종적인 연구 목표 달성에는 년의 단기간의 연구인 관계로 실현되지 못한 상황이다.
추가 연 구를 통해 방식의 비휘발성 메모리를 확인하여 상용화 가능성을 확인할 필요가 높다고 할 수 있.
특히 트랜지스터를 통해서 얻어지는 비휘발성 특성이 우수할 경우 현재의 비휘발성 메모리 반도체의 유리 기판 위로의 구현이라는 큰 기술 장벽을 넘는 계기가 되어 향후의 기능성 메모리 반도체 발전에 크게 기여할 것으로 예상된다.
구체적으로는 층상구조의 나노박막 적층 구조를 가진에 대한 우수한 비휘발성 메모리 특성 나노결정 방식의 의 나노 부유 게이트 메모리 특성의 확보 원자층 증착 법을 통한 절연체 및 반도체 산화물을 통한 나노 부유 게이트 메모리 공정의 확보이다 얻어진 세 분야에 대한 원천기술 확보하고자 논문 및 지적재산권 출원을 동시에 진행할 계획이다.
년 과제의 성격을 가지고 있었으나 년 단기 과제로 축소된 바 자기 제한적 원자층 증착 법을 기반으로 한 차세대 용 비휘발성 반도체 박막 트랜지스터를 위한 공정을 확보하는 연구에 치중하여.
기타 사항 중요 연구 변경사항 등 당초 연구 제안에서 비휘발성 나노 부유 게이트 메모리 소자를 유리 기판 위에 구현하고 평가 및 최적화를 제 안 하였으나 년 단위의 연구 과제로 변경된 바 연구 범위가 핵심 공정 확보 연구로 연구 범위가 크게 축소되었음.
사업구분 기초연구 사업 연구분야 기재하지 않음.
총괄 책임자 기재하지 않음.
확 약 황 진 하 연구 개발 실적 다음 각 평가 항목에 따라 자체 평가한 등급 및 실적을 간략하게 기술자 이내 연구 개발 결과의 우수성 및 창의성 등급 아주 우수 보통 미흡 불량 기존의 다결정 실리콘 트랜지스터 기술 개발은 글 통한 가능성을 제시하고 있으나 구체적인 기술 구현 방법에 대한 논의가 초보적인 수준에 불구하다.
또한 지속적인 연구기술 개발 방향이 대면적 화하는 부분도 고려해야 하며 자원적 측면에서의 핵심 소재의 경제성을 고려한 제반 요구 조건을 만족하는 다결정실리콘 기술 개발이 필 수적이다.
본 연구과제는 실리콘 결정화와 비휘발성 메모리 반도체를 동시에 제작하는 획 기적인 방법으로 시도된 바 없는 독특한 공정 개발이다.
아울러 원자층 증착 법의 저온 공 정의 대면적 균일도가 우수한 특성을 대형화하는 평판 디스플레이 공정과 접목할 수 있도록 한 기술을 제시함으로써 기존 연구의 제한적 요소를 극복한 기술로 평가될 수 있다.
연구 개발 결과의 파급 효과 등급 아주 우수 보통 미흡 불량 본 기술 개발의 기술적 측면에서는 원자층 증착 공정과 고 이동도를 요구하는 평판 디스플 레이 공정과의 접목을 통해 종전에는 구현하지 못했던 나노 스케일의 비휘발성 메모리 소 자를 유리 기판으로 응용할 수 있는 핵심 공정을 확보함으로써 향후의 기술 개발을 가속될 것으로 확신된다.
연구 개발 결과에 대한 활용 가능성 등급 아주 우수 보통 미흡 불량 본 연구 과제의 목표는 고품질의 결정화 기술 및 비휘발성 메모리의 핵심 공정 기술이다.
연구 개발 수행 노력의 성실도 등급 아주 우수 보통 미흡 불량 본 연구 과제를 추진함에 있어 목표했던 세부 연구 항목에 대하여 연구 계획서에 제시된 방향에 따라 추진일정에 맞추어 성실히 수행되었음.
또한 원자층 증착 공정을 절연도 재와 전이금속 산화물과의 연속 증착 공정으로 접목함으로써 방식의 비휘발성 메모리의 핵심 공정을 확보하였다.
최종적으로는 저온 다결정 실리콘 결정화 공정과 지휘 발성 메모리 제작 공정을 일체형 공정으로 통합한 연구 결과를 창출함으로써 당초에 계획했던 연구 목표를 제시된 일정에 맞추어 성공적으로 수행된 것으로 판단된다.
현재까지의 연구 결과를 종합적으로 정리한 후에 추후의 검증 과정을 거칠 경우 산업적인 파급효과가 매우 큰 비휘발성 메모리 제조 공정을 저온 다결정 실리콘 트랜지스터 기술로 연결될 것이며 궁극적으로 본 실리콘 결정화 및 비휘발성 메모리 공정 기술은 향후에 제시될 이 핵심 공정으로 반영될 것으로 확신된다.
평가 시 고려할 사항 또는 요구 사항 본 연구 과제는 당초 년 과제로 신청이 되었으나 심사과정에서 년 단위의 단기과제로 조정되어 비휘발성 메모리 트랜지스터의 최종 목표를 달성할 수 없는 상황인 관계로 본 최종 목표 달성을 필요한 핵심 기반 공정 확보를 수정된 본 연구과제의 최종 목표에 설정 하연 연구가 진행되었음을 공지하고자 한다.
본 연구과제 수행을 통해 고유 전율 절연소재를 통한 전이금속 확산 제어 공정의 개발 및 나노 적층 구조의 비휘발성 메모리 구조의 실 현을 가능하게 하였을 뿐 만 아니라 이 두 가지 공정을 일체화한 점이 연구 결과의 우 수성으로 제시할 수 있다.
연구 결과의 활용 방안 및 향후 조치에 대한 의견 본 연구 결과는 비휘발성 메모리 트랜지스터의 핵심 기반 공정 기술로 트랜지스터를 포 함한 소자적 측면의 연구 결과가 절대적으로 필요한 사항이다.
본 연구 결과가 충분한 비 휘발성 메모리 트랜지스터로의 응용 가능성이 매우 높은 바 이를 구체화하기 위한 추가 연구를 계획 중에 있다.
일차적으로는 구조를 통한 비휘발 성 메모리 특성 평가를 최종적으로는 거를 반영한 트랜지스터를 통한 검증 작업을 진행할 계획이다.
보안성 검토 해당 사항 없음.
