<!DOCTYPE html><head><meta charset="UTF-8"><title>s4a_minute</title></head><body><p>
**********************************************************************
<br/>
セッションS4a 講演・チュートリアル
<br/>
テーマ ：RISC-V (リスク・ファイブ) について語り合おう
<br/>
講師：山崎 進(北九州市立大学 国際環境工学部)、竹内 陽児、塩谷 亮太、しばっちさん
<br/>
日時：2019/9/6(金) 12:40～13:50
<br/>
参加人数：30名（開始時）
<br/>
**********************************************************************
<br/>

<br/>
セッションの流れ
<br/>
○各講師のポジショントーク
<br/>
○議論・質問
<br/>

<br/>
始めにRISC-Vの紹介として講師の山崎さんにRISC-Vの特徴をポジショントークとして
<br/>
語っていただいた。	
<br/>

<br/>

<br/>
RISC-Vは大きく分けて５つの特徴をもつ。
<br/>

<br/>
1.なぜ、このように設計したのか、理由や意図が示唆されている。
<br/>
RISC-Vの原典を読んでいくと，設計の概要から詳細まで1つ1つ丁寧に、
<br/>
「なぜこのように設計したのか」という理由や意図が明快に説明されている。
<br/>

<br/>
2.ISAがシンプル
<br/>
高速化も可能でドキュメントも非常に簡潔化できる。またISAを自由にいじりそれを
<br/>
公開することもできる。
<br/>

<br/>
3.フリーである。
<br/>
RISC-VのISAは無償で利用できる。商用ライセンスにすることもできれば、オープン
<br/>
ライセンスにすることもできる。
<br/>
改変して実装、公開しても問題ないという特徴がある。
<br/>

<br/>
4.ツールが充実している
<br/>
gccなど代表的なツールチェーンも利用可能である。
<br/>

<br/>
5.多くのメーカーが参入を表明している。
<br/>
多くの企業がRISC-Vの採用を表明している。
<br/>

<br/>

<br/>
ここから各講師のポジショントークにうつる。
<br/>

<br/>

<br/>
＜竹内さん(イーソル)＞
<br/>
経歴：新卒で複写機の会社に入社。GNU-HurdでGRUBを扱った経験もある。
<br/>
モバイルゲーム会社に勤務していたことがあり、その会社では、JSX、H2O、ExGame、
<br/>
A2Oなどを積極的にオープンソースにしてきた。
<br/>

<br/>
竹内さんの感じるRISC-Vのメリット：オープンでフリーなアーキテクチャを提供する点
<br/>
(フリーであること、オープンソースであること)
<br/>

<br/>
オープンソースのメリット：
<br/>
・みんなで自由に使ったり、貢献することができる。
<br/>
・定期的にメンテナンスされる。
<br/>

<br/>

<br/>
竹内さんが語るRISC-Vのフリーとは、
<br/>
・自由に実装できる
<br/>
・ISAを自由に使える、拡張できる
<br/>
・教育に自由に使える
<br/>
・研究にも自由に使える
<br/>

<br/>
RISC-Vの自由がもたらす多様性とは、
<br/>
・複数の実装から選択できる
<br/>
・LINUXのディストリビューションのような多様な進化
<br/>

<br/>

<br/>
RISC-Vは成功するか。
<br/>
・自由だから？
<br/>
・無償だから？
<br/>
・優れたアーキテクチャだから？
<br/>
・開発環境、ミドルウェアなど豊富だから？
<br/>

<br/>
語り合いたいこと：
<br/>
・自由であることの利点
<br/>
・成功の鍵とは
<br/>

<br/>

<br/>
RISC-Vについて語り合う。
<br/>
オープンでフリーなアーキテクチャを提供する。
<br/>

<br/>

<br/>

<br/>
＜塩谷さん＞
<br/>
東京大学 情報理工学系研究科 創造情報学専攻：准教授
<br/>
専門：コンピュータアーキテクチャの中でも汎用のCPUなどを主に扱う。
<br/>
SoCの研究・開発なども行う。
<br/>

<br/>

<br/>
RISC-Vへの取り組み
<br/>
・CPUシミュレータ：動かしたときの挙動などをシミュレーションしている。
<br/>
・プロセッサ：RISC-Vのプロセッサのシミュレータを作ったりなど、プロセッサの
<br/>
　設計なども行う。
<br/>

<br/>
塩谷さんから見るRISC-Vとは、
<br/>
・世界的に盛り上がっている
<br/>
・使用に向けて動いている企業が多い印象
<br/>

<br/>

<br/>
CPUの研究をやっている立場から見たRISC-Vとは。
<br/>

<br/>
・RISC-Vは研究をやっていく上でいい
<br/>

<br/>
プロセッサ事情について
<br/>
・PCとかスマホにのっているものなど汎用CPUを早く、もしくは消費電力を減らすという
<br/>
　ことを目指している。早さというのは、並列化の時ではなく、シングルスレッドで
<br/>
　動かした時の性能に注目している。
<br/>
シングルスレッドの性能の変化を図で紹介。
<br/>
クロック周波数や、性能は近年うなぎのぼりとなってきている。
<br/>
その中で、特に2006年からは、サーバ、デスクトップ向けのCPUはインテルがほぼ独占
<br/>
している。今年に入り独占してきたインテルを抜かすぐらい性能を伸ばしてきている
<br/>
プロセッサも出てきている。
<br/>

<br/>

<br/>

<br/>

<br/>
塩谷さんから見るRISC-Vのメリット
<br/>

<br/>
・RISC-Vは命令セットのライセンスがフリー
<br/>
実装したハードの設計が自由に公開されている
<br/>
めいめいが勝手にCPUを作れる。
<br/>
いろんな構成のハードに触れることが出来る。
<br/>

<br/>
・オープン実装が公開されており、利用できる
<br/>
実際に使用可能なものも公開されている。
<br/>
特定のクローズなIPにしばれられない。
<br/>

<br/>
・ツールチェーンがすぐに使える状態で一通りある。
<br/>
gcc、clang、QEMU、Linuxなど。
<br/>
図を用いて、パッケージのビルド済みパッケージ数の割合などの紹介があった。
<br/>

<br/>
・実装の簡単さ
<br/>
独自機能拡張も可能。命令セットもシンプル。実際に試せるボードもでてきている。
<br/>

<br/>

<br/>

<br/>
ボードの話がでてきたため、
<br/>
竹内さんからRISC-Vの搭載ボードの現況の紹介と実際のボードのSiFiveの紹介が
<br/>
されていた。他にはPerf-Vが紹介されていた。
<br/>

<br/>
＜山崎さん＞
<br/>
北九州市立大学 国際環境工学部
<br/>
ナッジ社会実装センター センター長
<br/>

<br/>
RISC-VをElixirから見たとき
<br/>
・超並列化機構
<br/>
Elixir：並列プログラミングが得意
<br/>
コア数が多ければ多いほどElixir有利となる。
<br/>
RISC-VはISAがシンプルなため他のアーキテクチャに加えてコアサイズは小さくなる
<br/>
コアサイズを小さくできるので、Elixirを生かせると考えている。
<br/>

<br/>
コアが多いプロセッサの紹介
<br/>
・1000コア、Kilocoreの紹介
<br/>
・40万コア、the cerebras Wafer-Scale Enjine
<br/>

<br/>
これらのプロセッサも登場してきている。
<br/>
こういったプロでもRISC-Vを利用すれば、Elixirを生かせるかもしれない。
<br/>
コアサイズを節約してコアを増やすみたいなことをすれば性能を上げられるのではないか
<br/>
と考える。
<br/>

<br/>

<br/>

<br/>

<br/>

<br/>
＜しばっちさん＞
<br/>
ASIC,FPGAの設計検証などを行っている。
<br/>

<br/>

<br/>
RISC-Vのモジュール一覧の紹介
<br/>
・機構命令や基本命令の紹介がされた。ISAはシンプルになっている。
<br/>
基本命令一覧、疑似命令の紹介などもあった。
<br/>

<br/>
RISC-Vを触り始めたきっかけ
<br/>
・割と早い時期からRISC-Vに対応していたMicrosemi FPGAを趣味で使っていた。
<br/>

<br/>
RISC-Vの実装例などの紹介
<br/>
・FPGAの紹介があった。日本語訳がgithubに上がっている。
<br/>

<br/>

<br/>

<br/>
各講師のポジショントーク終了後、RISC-Vの疑問点などを受け付けた。
<br/>
また、今回の講師４人をスタートメンバーとしてRISC-Vの情報交換ができるslackを開始。
<br/>
SWESTのツイッターやメーリングリストで通知が来るとのこと。
<br/>

<br/>

<br/>

<br/>
＜質問＞
<br/>
小さいコアで命令を同時に動かすようなイメージがわかない。
<br/>
なぜ、RISC-Vなのかということを聞きたい。
<br/>
また絶対RISC-Vでないといけないという明確なアドバンテージみたいなものがあれば
<br/>
教えてほしい。
<br/>

<br/>
＜解答：塩谷さん＞
<br/>
プロセッサに対する明確なアドバンテージとして、
<br/>
メニーコアのようなものを動かす際、RISC-Vを使うことで技術的に有利なことが
<br/>
あるかだが、それに関してはあまりない。
<br/>
ただ、独自のメニーコアとかで動かす場合などは、独自の命令セットを使ったりするが、
<br/>
コンパイラのメンテナンスとかでコストがかかってしまうことが多い。
<br/>
それに対し、RISC-Vを使うと、基本的なことは簡単に利用できるし、コストなどを
<br/>
抑えられる。
<br/>

<br/>
＜質問＞
<br/>
RISC-Vはどこを目指しているのか。
<br/>
ハイエンドコンピュータを目指すのか、組込み向けのマイコンを目指すのか。
<br/>
マイコンやハイエンドコンピュータに使えるようになるビジョンがあるのか？
<br/>

<br/>

<br/>
＜解答：塩谷さん＞
<br/>
まずはマイコンを目指す方向で考えている。
<br/>
互換性が重要じゃないところ、小さいところから目指していく。
<br/>
ハイエンドまでの道のりは、まだなかなか難しい。
<br/>

<br/>
＜解答：しばっちさん＞
<br/>
RISC-Vはツールチェーンが使いやすい、gccとか使えるものがある。
<br/>
gitに色々あがっており、例えばコントローラ(32ビット用)があったりする。
<br/>
どれもコンパクトで、小さいFPGAにも入ったりもする。
<br/>
こうした実際に使えるものも出てきており、こうした小さいところからの普及を目指す。
<br/>

<br/>

<br/>
スパコン、アクセラレータとかにRISC-Vを使うことでコストを抑える
<br/>
ハイエンドとかも使えればよいと思っている。
<br/>
互換性がないところから、RISC-Vで補っていく。
<br/>

<br/>

<br/>
RISC-Vで必要なところをコンパクトに。
<br/>
RISC-Vが目指しているのは、ソフトウェアとかすべて含めて、全体的な標準化を目指す。
<br/>

<br/>

<br/>
＜解答：山崎さん＞
<br/>
RISC-Vが目指しているのは、オープンなエコシステムを作り標準化を行い、みんなが
<br/>
取り組みやすくすること。
<br/>

<br/>

<br/>
標準的なエコシステムに乗っかったプロセッサの上で、1000コア以上のマルチコアを
<br/>
実現しようと考えた時にアーキテクチャとしてRISC-Vがいいと思う。
<br/>
アクセラレートする機能を乗っけたりなど、プロセッサの実験がやりやすそうなのが
<br/>
RISC-Vであると考えている。
<br/>

<br/>

<br/>
＜質問＞
<br/>
中国がプロセッサのライセンスを支払うのではなく独自で作ってエコシステムを発展させて
<br/>
いるみたいな記事を見た。
<br/>
中国に限らず、世界でRISC-Vが勢いが増し盛り上がっているのか。
<br/>

<br/>

<br/>
＜解答：竹内さん＞
<br/>
プロセッサのライセンスについては、ライセンスの使用許諾を外されるということに
<br/>
関して、企業は危機感をもっており、プロセッサを独自で作っている国は多くなって
<br/>
きている。
<br/>

<br/>

<br/>
＜解答：塩谷さん＞
<br/>
独自で作るという点では、やはりフリーなRISC-Vが注目されるだろうし、よりRISC-Vは
<br/>
盛り上がる。
<br/>

<br/>
＜解答：しばっちさん＞
<br/>
インドとかもRISC-Vが盛り上がってきている。
<br/>
プロセッサのライセンスを払うのは、どうしてもやりにくい点がある。
<br/>
そうした中でRISC-Vが注目されるという流れはやはりあると思う。
<br/>

<br/>

<br/>

<br/>
＜質問＞
<br/>
仕様書に関して、例えばARMのアーキテクチャのマニュアルはページ数が多い。。
<br/>
一方RISC-Vの使用書はページ数がそれらと比べて少ないように見えるが、
<br/>
理由としてまだ決まってないことが多いからなのかのか、それとも構造がコンパクト
<br/>
だからなのか？
<br/>

<br/>

<br/>
＜解答：塩谷さん＞
<br/>
コア中心になる部分、特権命令とかメモリモデルとかはコンパクトになると思っている。
<br/>
全体として、委員会で策定中の部分がまだ多いが、ARMなどと比べるとコンパクトになる。
<br/>

<br/>

<br/>
＜質問＞
<br/>
32ビット対応と64ビット対応で、すみわけとかあれば教えてほしい。
<br/>

<br/>

<br/>
＜解答：塩谷さん＞
<br/>
すみわけに関しては、64ビットは基本的にハイパフォーマンスでやりたい人向けとなって
<br/>
おり、すみわけのベースリンクとしてはそれぞれの定義がある。それらを実際にものに
<br/>
していくかどうかは別途進んでいくと思う。
<br/>

<br/>
</p></body>
