---
layout: post
title: 杂记0604
description: "杂谈 "
category: other
tags: [日记，verilog]
imagefeature: 
comments: true
share: true
---
又过去了一个月，因为某sir的计组，最近折腾verilog比较多

<!--more-->
从刚开始学verilog就踏进了一个误区，每次做东西都要下载到板子上靠几个可怜的数码管来调试，反而是几个比较简单的模块倒是用仿真来测试；
这次写单时钟终于是遭到报应了，只好老老实实改用仿真，才发现仿真简直神器，不用编译直接运行，效率翻了好几倍啊。
下次一定好好把仿真的过程写一下。