TimeQuest Timing Analyzer report for test
Fri Nov 16 11:32:00 2012
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk_in'
 12. Slow 1200mV 85C Model Setup: 'clk_hz_sig'
 13. Slow 1200mV 85C Model Setup: 'clk_sig'
 14. Slow 1200mV 85C Model Hold: 'clk_in'
 15. Slow 1200mV 85C Model Hold: 'clk_hz_sig'
 16. Slow 1200mV 85C Model Hold: 'clk_sig'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_hz_sig'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sig'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk_in'
 30. Slow 1200mV 0C Model Setup: 'clk_hz_sig'
 31. Slow 1200mV 0C Model Setup: 'clk_sig'
 32. Slow 1200mV 0C Model Hold: 'clk_in'
 33. Slow 1200mV 0C Model Hold: 'clk_hz_sig'
 34. Slow 1200mV 0C Model Hold: 'clk_sig'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_hz_sig'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sig'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk_in'
 47. Fast 1200mV 0C Model Setup: 'clk_hz_sig'
 48. Fast 1200mV 0C Model Setup: 'clk_sig'
 49. Fast 1200mV 0C Model Hold: 'clk_in'
 50. Fast 1200mV 0C Model Hold: 'clk_hz_sig'
 51. Fast 1200mV 0C Model Hold: 'clk_sig'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_hz_sig'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sig'
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Fast 1200mV 0C Model Metastability Report
 58. Multicorner Timing Analysis Summary
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; test                                                           ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C10E144C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_hz_sig ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_hz_sig } ;
; clk_in     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }     ;
; clk_sig    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_sig }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 223.91 MHz ; 223.91 MHz      ; clk_in     ;                                                ;
; 439.75 MHz ; 402.09 MHz      ; clk_hz_sig ; limit due to minimum period restriction (tmin) ;
; 762.2 MHz  ; 402.09 MHz      ; clk_sig    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in     ; -3.466 ; -83.513       ;
; clk_hz_sig ; -1.274 ; -4.985        ;
; clk_sig    ; -0.312 ; -0.324        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in     ; -0.103 ; -0.180        ;
; clk_hz_sig ; 0.392  ; 0.000         ;
; clk_sig    ; 0.433  ; 0.000         ;
+------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk_in     ; -3.000 ; -62.480                     ;
; clk_hz_sig ; -1.487 ; -16.357                     ;
; clk_sig    ; -1.487 ; -4.461                      ;
+------------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                  ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -3.466 ; clk_st[1]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.386      ;
; -3.454 ; clk_st[0]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.374      ;
; -3.401 ; clk_st[16] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.322      ;
; -3.309 ; clk_st[7]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.229      ;
; -3.301 ; clk_st[6]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.221      ;
; -3.298 ; clk_st[1]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.218      ;
; -3.271 ; clk_st[8]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.191      ;
; -3.259 ; clk_st[20] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.180      ;
; -3.256 ; clk_st[3]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.176      ;
; -3.200 ; clk_st[0]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.120      ;
; -3.191 ; clk_st[14] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.112      ;
; -3.185 ; clk_hz[5]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 4.108      ;
; -3.166 ; clk_hz[2]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 4.089      ;
; -3.160 ; clk_st[9]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.080      ;
; -3.152 ; clk_st[3]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.072      ;
; -3.150 ; clk_hz[3]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 4.073      ;
; -3.123 ; clk_st[2]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.043      ;
; -3.120 ; clk_hz[9]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.040      ;
; -3.112 ; clk_hz[10] ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.032      ;
; -3.087 ; clk_st[0]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.006      ;
; -3.079 ; clk_st[5]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.999      ;
; -3.061 ; clk_st[2]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.981      ;
; -3.059 ; clk_hz[0]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 3.982      ;
; -3.048 ; clk_st[23] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.969      ;
; -3.045 ; clk_st[1]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.964      ;
; -3.038 ; clk_st[0]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.958      ;
; -3.031 ; clk_st[10] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.951      ;
; -3.030 ; clk_st[0]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.950      ;
; -3.021 ; clk_st[11] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.941      ;
; -3.017 ; clk_st[22] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.938      ;
; -3.007 ; clk_st[5]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.927      ;
; -3.006 ; clk_hz[1]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 3.929      ;
; -2.986 ; clk_st[21] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.907      ;
; -2.983 ; clk_st[4]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.903      ;
; -2.964 ; clk_hz[8]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.884      ;
; -2.946 ; clk_st[13] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.866      ;
; -2.943 ; clk_st[1]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.862      ;
; -2.943 ; clk_st[1]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.862      ;
; -2.938 ; clk_st[2]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.857      ;
; -2.934 ; clk_st[1]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.854      ;
; -2.931 ; clk_st[0]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.850      ;
; -2.931 ; clk_st[0]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.850      ;
; -2.926 ; clk_st[1]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.846      ;
; -2.923 ; clk_st[0]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.843      ;
; -2.909 ; clk_hz[7]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 3.832      ;
; -2.908 ; clk_hz[11] ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 3.831      ;
; -2.907 ; clk_st[4]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.827      ;
; -2.899 ; clk_st[3]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.818      ;
; -2.889 ; clk_st[2]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.809      ;
; -2.887 ; clk_st[1]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.806      ;
; -2.881 ; clk_st[2]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.801      ;
; -2.875 ; clk_st[0]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.794      ;
; -2.873 ; clk_st[12] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.793      ;
; -2.860 ; clk_st[12] ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.779      ;
; -2.857 ; clk_st[7]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.777      ;
; -2.853 ; clk_st[13] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.773      ;
; -2.819 ; clk_st[1]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.739      ;
; -2.811 ; clk_st[12] ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.731      ;
; -2.808 ; clk_st[1]  ; clk_st[12] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.728      ;
; -2.807 ; clk_st[1]  ; clk_st[10] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.727      ;
; -2.803 ; clk_st[12] ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.723      ;
; -2.796 ; clk_st[4]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.715      ;
; -2.796 ; clk_st[0]  ; clk_st[12] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.716      ;
; -2.795 ; clk_st[0]  ; clk_st[10] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.715      ;
; -2.788 ; clk_st[3]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.708      ;
; -2.786 ; clk_st[7]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.705      ;
; -2.786 ; clk_st[7]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.705      ;
; -2.780 ; clk_st[3]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.700      ;
; -2.778 ; clk_st[6]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.697      ;
; -2.778 ; clk_st[6]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.697      ;
; -2.774 ; clk_st[2]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.694      ;
; -2.769 ; clk_st[11] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.689      ;
; -2.764 ; clk_st[6]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.684      ;
; -2.760 ; clk_hz[6]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 3.683      ;
; -2.756 ; clk_hz[12] ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 3.679      ;
; -2.754 ; clk_st[19] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.675      ;
; -2.754 ; clk_st[5]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.673      ;
; -2.753 ; clk_st[17] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.673      ;
; -2.747 ; clk_st[1]  ; clk_st[5]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.666      ;
; -2.747 ; clk_st[15] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.667      ;
; -2.747 ; clk_st[4]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.667      ;
; -2.739 ; clk_st[4]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.659      ;
; -2.735 ; clk_st[0]  ; clk_st[5]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.654      ;
; -2.733 ; clk_st[3]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.652      ;
; -2.733 ; clk_st[3]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.652      ;
; -2.730 ; clk_st[7]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.649      ;
; -2.729 ; clk_st[7]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.648      ;
; -2.722 ; clk_st[9]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.642      ;
; -2.722 ; clk_st[6]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.641      ;
; -2.721 ; clk_st[6]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.640      ;
; -2.715 ; clk_hz[4]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.635      ;
; -2.696 ; clk_st[12] ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.616      ;
; -2.693 ; clk_st[13] ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.612      ;
; -2.686 ; clk_st[12] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.606      ;
; -2.682 ; clk_st[8]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.601      ;
; -2.682 ; clk_st[8]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.601      ;
; -2.677 ; clk_st[3]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.596      ;
; -2.673 ; clk_st[3]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.593      ;
; -2.651 ; clk_st[7]  ; clk_st[12] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.571      ;
; -2.650 ; clk_st[7]  ; clk_st[10] ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.570      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_hz_sig'                                                                  ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.274 ; com_u_sig[6] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 2.194      ;
; -1.274 ; com_u_sig[6] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 2.194      ;
; -1.119 ; n[0]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 2.039      ;
; -1.108 ; com_u_sig[2] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 2.028      ;
; -1.101 ; com_u_sig[0] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 2.021      ;
; -1.098 ; com_u_sig[7] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 2.018      ;
; -1.097 ; com_u_sig[7] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 2.017      ;
; -0.984 ; com_u_sig[6] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.904      ;
; -0.951 ; n[2]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.871      ;
; -0.951 ; n[1]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.871      ;
; -0.883 ; com_u_sig[3] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.803      ;
; -0.819 ; com_u_sig[2] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.739      ;
; -0.818 ; com_u_sig[2] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.738      ;
; -0.810 ; com_u_sig[7] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.730      ;
; -0.806 ; com_u_sig[0] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.726      ;
; -0.805 ; com_u_sig[0] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.725      ;
; -0.769 ; n[0]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.689      ;
; -0.747 ; com_u_sig[1] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.667      ;
; -0.743 ; n[1]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.663      ;
; -0.725 ; com_u_sig[4] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.645      ;
; -0.725 ; com_u_sig[4] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.645      ;
; -0.666 ; com_u_sig[5] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.586      ;
; -0.665 ; com_u_sig[5] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.585      ;
; -0.594 ; com_u_sig[3] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.514      ;
; -0.593 ; com_u_sig[3] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.513      ;
; -0.458 ; com_u_sig[1] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.378      ;
; -0.457 ; com_u_sig[1] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.377      ;
; -0.435 ; com_u_sig[4] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.355      ;
; -0.403 ; com_u_sig[4] ; com_u_sig[5] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.323      ;
; -0.382 ; com_u_sig[1] ; com_u_sig[2] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.302      ;
; -0.378 ; com_u_sig[5] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.298      ;
; -0.199 ; com_u_sig[6] ; com_u_sig[7] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.119      ;
; -0.180 ; com_u_sig[3] ; com_u_sig[4] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.100      ;
; -0.132 ; com_u_sig[5] ; com_u_sig[6] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 1.052      ;
; -0.101 ; s[0]         ; n[0]         ; clk_sig      ; clk_hz_sig  ; 1.000        ; 0.839      ; 1.941      ;
; -0.101 ; s[1]         ; n[1]         ; clk_sig      ; clk_hz_sig  ; 1.000        ; 0.839      ; 1.941      ;
; -0.051 ; s[2]         ; n[2]         ; clk_sig      ; clk_hz_sig  ; 1.000        ; 0.839      ; 1.891      ;
; -0.016 ; com_u_sig[0] ; com_u_sig[1] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 0.936      ;
; -0.015 ; com_u_sig[7] ; com_u_sig[0] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 0.935      ;
; -0.002 ; com_u_sig[2] ; com_u_sig[3] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 0.922      ;
; 0.062  ; n[0]         ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.081     ; 0.858      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_sig'                                                             ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.312 ; s[1]      ; s[2]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 1.232      ;
; -0.014 ; s[0]      ; s[2]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 0.934      ;
; -0.012 ; s[0]      ; s[1]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 0.932      ;
; 0.062  ; s[0]      ; s[0]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; s[2]      ; s[2]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; s[1]      ; s[1]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 0.858      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                   ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.103 ; clk_sig    ; clk_sig    ; clk_sig      ; clk_in      ; 0.000        ; 2.728      ; 3.128      ;
; -0.077 ; clk_hz_sig ; clk_hz_sig ; clk_hz_sig   ; clk_in      ; 0.000        ; 2.707      ; 3.133      ;
; 0.292  ; clk_sig    ; clk_sig    ; clk_sig      ; clk_in      ; -0.500       ; 2.728      ; 3.023      ;
; 0.351  ; clk_hz_sig ; clk_hz_sig ; clk_hz_sig   ; clk_in      ; -0.500       ; 2.707      ; 3.061      ;
; 0.722  ; clk_st[7]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.036      ;
; 0.723  ; clk_st[1]  ; clk_st[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.037      ;
; 0.726  ; clk_st[3]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.040      ;
; 0.726  ; clk_st[2]  ; clk_st[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.040      ;
; 0.726  ; clk_st[6]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.040      ;
; 0.728  ; clk_st[4]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.042      ;
; 0.738  ; clk_st[9]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.052      ;
; 0.741  ; clk_hz[1]  ; clk_hz[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.054      ;
; 0.741  ; clk_hz[5]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.054      ;
; 0.742  ; clk_st[8]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
; 0.742  ; clk_hz[11] ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.742  ; clk_hz[3]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.742  ; clk_hz[2]  ; clk_hz[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.742  ; clk_hz[12] ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.743  ; clk_st[14] ; clk_st[14] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.743  ; clk_hz[7]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.744  ; clk_st[16] ; clk_st[16] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.745  ; clk_st[22] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.058      ;
; 0.745  ; clk_hz[6]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.058      ;
; 1.077  ; clk_st[7]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.391      ;
; 1.078  ; clk_st[1]  ; clk_st[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.392      ;
; 1.080  ; clk_st[5]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.394      ;
; 1.080  ; clk_st[3]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.394      ;
; 1.087  ; clk_st[6]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.401      ;
; 1.087  ; clk_st[0]  ; clk_st[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.401      ;
; 1.087  ; clk_st[2]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.401      ;
; 1.095  ; clk_hz[1]  ; clk_hz[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.408      ;
; 1.096  ; clk_st[6]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.410      ;
; 1.096  ; clk_st[0]  ; clk_st[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.410      ;
; 1.096  ; clk_st[2]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.410      ;
; 1.096  ; clk_hz[11] ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.409      ;
; 1.096  ; clk_hz[5]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.409      ;
; 1.097  ; clk_st[21] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.410      ;
; 1.098  ; clk_st[4]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.412      ;
; 1.103  ; clk_st[8]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.417      ;
; 1.103  ; clk_hz[0]  ; clk_hz[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.416      ;
; 1.103  ; clk_hz[2]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.416      ;
; 1.106  ; clk_hz[6]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.419      ;
; 1.112  ; clk_hz[0]  ; clk_hz[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.425      ;
; 1.113  ; clk_st[14] ; clk_st[16] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.426      ;
; 1.113  ; clk_st[20] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.426      ;
; 1.125  ; clk_st[5]  ; clk_st[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.439      ;
; 1.138  ; clk_hz[13] ; clk_hz[13] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.451      ;
; 1.141  ; clk_st[20] ; clk_st[20] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.454      ;
; 1.141  ; clk_st[21] ; clk_st[21] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.454      ;
; 1.182  ; clk_st[18] ; clk_st[18] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.495      ;
; 1.208  ; clk_st[7]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.522      ;
; 1.209  ; clk_st[1]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.523      ;
; 1.211  ; clk_st[5]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.525      ;
; 1.218  ; clk_st[1]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.532      ;
; 1.219  ; clk_st[23] ; clk_st[23] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.532      ;
; 1.220  ; clk_st[5]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.534      ;
; 1.220  ; clk_st[3]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.534      ;
; 1.226  ; clk_hz[1]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.539      ;
; 1.227  ; clk_st[6]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.541      ;
; 1.227  ; clk_st[0]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.541      ;
; 1.227  ; clk_hz[3]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.540      ;
; 1.227  ; clk_hz[5]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.540      ;
; 1.229  ; clk_st[4]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.543      ;
; 1.236  ; clk_st[0]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.550      ;
; 1.236  ; clk_st[2]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.550      ;
; 1.236  ; clk_hz[3]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.549      ;
; 1.237  ; clk_st[19] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.550      ;
; 1.238  ; clk_st[4]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.552      ;
; 1.243  ; clk_hz[0]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.556      ;
; 1.243  ; clk_hz[2]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.556      ;
; 1.252  ; clk_hz[2]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.565      ;
; 1.282  ; clk_st[19] ; clk_st[19] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.595      ;
; 1.301  ; clk_hz[4]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.611      ;
; 1.305  ; clk_st[0]  ; clk_st[0]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.619      ;
; 1.318  ; clk_hz[4]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.628      ;
; 1.334  ; clk_hz[10] ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.644      ;
; 1.351  ; clk_st[5]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.665      ;
; 1.351  ; clk_st[3]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.665      ;
; 1.358  ; clk_st[1]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.672      ;
; 1.360  ; clk_st[3]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.674      ;
; 1.361  ; clk_st[15] ; clk_st[11] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.674      ;
; 1.361  ; clk_st[15] ; clk_st[13] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.674      ;
; 1.361  ; clk_st[15] ; clk_st[15] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.674      ;
; 1.366  ; clk_st[17] ; clk_st[18] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.679      ;
; 1.366  ; clk_hz[1]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.679      ;
; 1.367  ; clk_st[2]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.681      ;
; 1.367  ; clk_hz[3]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.680      ;
; 1.368  ; clk_hz[7]  ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.681      ;
; 1.369  ; clk_st[4]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.683      ;
; 1.374  ; clk_st[9]  ; clk_st[14] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.687      ;
; 1.375  ; clk_hz[1]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.688      ;
; 1.376  ; clk_st[0]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.690      ;
; 1.376  ; clk_st[2]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.690      ;
; 1.377  ; clk_hz[7]  ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.690      ;
; 1.383  ; clk_hz[0]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.696      ;
; 1.383  ; clk_hz[2]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.696      ;
; 1.385  ; clk_hz[10] ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.078      ; 1.695      ;
; 1.386  ; clk_hz[6]  ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.699      ;
; 1.392  ; clk_hz[0]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.705      ;
; 1.393  ; clk_st[8]  ; clk_st[14] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.706      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_hz_sig'                                                                  ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.392 ; s[2]         ; n[2]         ; clk_sig      ; clk_hz_sig  ; 0.000        ; 1.137      ; 1.761      ;
; 0.424 ; s[0]         ; n[0]         ; clk_sig      ; clk_hz_sig  ; 0.000        ; 1.137      ; 1.793      ;
; 0.439 ; s[1]         ; n[1]         ; clk_sig      ; clk_hz_sig  ; 0.000        ; 1.137      ; 1.808      ;
; 0.445 ; n[0]         ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 0.758      ;
; 0.496 ; com_u_sig[7] ; com_u_sig[0] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 0.809      ;
; 0.496 ; com_u_sig[0] ; com_u_sig[1] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 0.809      ;
; 0.513 ; com_u_sig[2] ; com_u_sig[3] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 0.826      ;
; 0.671 ; com_u_sig[6] ; com_u_sig[7] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 0.984      ;
; 0.679 ; com_u_sig[5] ; com_u_sig[6] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 0.992      ;
; 0.717 ; com_u_sig[3] ; com_u_sig[4] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.030      ;
; 0.844 ; com_u_sig[5] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.157      ;
; 0.899 ; com_u_sig[4] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.212      ;
; 0.917 ; com_u_sig[1] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.230      ;
; 0.918 ; com_u_sig[1] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.231      ;
; 0.942 ; com_u_sig[1] ; com_u_sig[2] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.255      ;
; 0.957 ; com_u_sig[4] ; com_u_sig[5] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.270      ;
; 1.057 ; com_u_sig[3] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.370      ;
; 1.058 ; com_u_sig[3] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.371      ;
; 1.103 ; com_u_sig[5] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.416      ;
; 1.103 ; com_u_sig[5] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.416      ;
; 1.181 ; com_u_sig[4] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.494      ;
; 1.182 ; com_u_sig[4] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.495      ;
; 1.195 ; n[0]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.508      ;
; 1.209 ; com_u_sig[1] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.522      ;
; 1.236 ; com_u_sig[0] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.549      ;
; 1.236 ; com_u_sig[0] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.549      ;
; 1.237 ; com_u_sig[7] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; n[1]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.571      ;
; 1.266 ; com_u_sig[2] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.579      ;
; 1.267 ; com_u_sig[2] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.580      ;
; 1.287 ; n[2]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.600      ;
; 1.349 ; com_u_sig[3] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.662      ;
; 1.406 ; n[1]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.719      ;
; 1.482 ; com_u_sig[6] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.795      ;
; 1.483 ; n[0]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.796      ;
; 1.494 ; com_u_sig[0] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.807      ;
; 1.496 ; com_u_sig[7] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.809      ;
; 1.496 ; com_u_sig[7] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.809      ;
; 1.558 ; com_u_sig[2] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 1.871      ;
; 1.751 ; com_u_sig[6] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 2.064      ;
; 1.751 ; com_u_sig[6] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.081      ; 2.064      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_sig'                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.433 ; s[1]      ; s[1]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; s[2]      ; s[2]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 0.746      ;
; 0.445 ; s[0]      ; s[0]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 0.758      ;
; 0.498 ; s[0]      ; s[1]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 0.811      ;
; 0.498 ; s[0]      ; s[2]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 0.811      ;
; 0.746 ; s[1]      ; s[2]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 1.059      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                          ;
+--------+--------------+----------------+------------------+--------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------------+--------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz_sig ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_sig    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[9]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[0]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[1]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[2]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[3]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[4]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[5]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[6]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[7]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[8]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[9]  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_sig    ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[10] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[11] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[12] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[13] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[14] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[15] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[16] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[17] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[18] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[19] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[20] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[21] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[22] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_st[23] ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[10] ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[4]  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[8]  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[9]  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz_sig ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[0]  ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[11] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[12] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[13] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[1]  ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[2]  ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[3]  ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[5]  ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[6]  ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_hz[7]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[0]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[10] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[11] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[12] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[13] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[1]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[2]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[3]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[4]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[5]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[6]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[7]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[8]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[9]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz_sig ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_sig    ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[0]  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[10] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[11] ;
+--------+--------------+----------------+------------------+--------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_hz_sig'                                                           ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; n[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; n[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; n[2]                        ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[0]                ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[1]                ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[2]                ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[3]                ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[4]                ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[5]                ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[6]                ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[7]                ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[0]                        ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[1]                        ;
; 0.201  ; 0.421        ; 0.220          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[2]                        ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[0]                ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[1]                ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[2]                ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[3]                ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[4]                ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[5]                ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[6]                ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[7]                ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[0]                        ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[1]                        ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[2]                        ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|inclk[0] ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|outclk   ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[0]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[1]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[2]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[3]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[4]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[5]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[6]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[7]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[0]|clk                    ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[1]|clk                    ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; clk_hz_sig|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; clk_hz_sig|q                ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[0]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[1]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[2]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[3]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[4]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[5]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[6]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[7]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[0]|clk                    ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[1]|clk                    ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[2]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|inclk[0] ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sig'                                                        ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; s[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; s[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; s[2]                     ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_sig ; Rise       ; s[0]                     ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_sig ; Rise       ; s[1]                     ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_sig ; Rise       ; s[2]                     ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_sig ; Rise       ; s[0]                     ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_sig ; Rise       ; s[1]                     ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_sig ; Rise       ; s[2]                     ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; s[0]|clk                 ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; s[1]|clk                 ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; s[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; s[0]|clk                 ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; s[1]|clk                 ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; s[2]|clk                 ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; com[*]       ; clk_hz_sig ; 9.956  ; 10.175 ; Rise       ; clk_hz_sig      ;
;  com[0]      ; clk_hz_sig ; 9.783  ; 10.175 ; Rise       ; clk_hz_sig      ;
;  com[1]      ; clk_hz_sig ; 9.075  ; 8.928  ; Rise       ; clk_hz_sig      ;
;  com[2]      ; clk_hz_sig ; 9.017  ; 8.816  ; Rise       ; clk_hz_sig      ;
;  com[3]      ; clk_hz_sig ; 9.461  ; 9.147  ; Rise       ; clk_hz_sig      ;
;  com[4]      ; clk_hz_sig ; 8.653  ; 8.478  ; Rise       ; clk_hz_sig      ;
;  com[5]      ; clk_hz_sig ; 8.311  ; 8.207  ; Rise       ; clk_hz_sig      ;
;  com[6]      ; clk_hz_sig ; 9.956  ; 9.541  ; Rise       ; clk_hz_sig      ;
;  com[7]      ; clk_hz_sig ; 9.754  ; 9.374  ; Rise       ; clk_hz_sig      ;
; led_test[*]  ; clk_hz_sig ; 10.490 ; 10.668 ; Rise       ; clk_hz_sig      ;
;  led_test[1] ; clk_hz_sig ; 10.350 ; 10.591 ; Rise       ; clk_hz_sig      ;
;  led_test[2] ; clk_hz_sig ; 10.280 ; 10.532 ; Rise       ; clk_hz_sig      ;
;  led_test[3] ; clk_hz_sig ; 10.490 ; 10.668 ; Rise       ; clk_hz_sig      ;
;  led_test[5] ; clk_hz_sig ; 10.466 ; 10.637 ; Rise       ; clk_hz_sig      ;
;  led_test[6] ; clk_hz_sig ; 10.374 ; 10.581 ; Rise       ; clk_hz_sig      ;
;  led_test[7] ; clk_hz_sig ; 10.165 ; 10.300 ; Rise       ; clk_hz_sig      ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; com[*]       ; clk_hz_sig ; 8.061  ; 7.960  ; Rise       ; clk_hz_sig      ;
;  com[0]      ; clk_hz_sig ; 9.474  ; 9.851  ; Rise       ; clk_hz_sig      ;
;  com[1]      ; clk_hz_sig ; 8.795  ; 8.652  ; Rise       ; clk_hz_sig      ;
;  com[2]      ; clk_hz_sig ; 8.742  ; 8.549  ; Rise       ; clk_hz_sig      ;
;  com[3]      ; clk_hz_sig ; 9.168  ; 8.866  ; Rise       ; clk_hz_sig      ;
;  com[4]      ; clk_hz_sig ; 8.389  ; 8.221  ; Rise       ; clk_hz_sig      ;
;  com[5]      ; clk_hz_sig ; 8.061  ; 7.960  ; Rise       ; clk_hz_sig      ;
;  com[6]      ; clk_hz_sig ; 9.641  ; 9.241  ; Rise       ; clk_hz_sig      ;
;  com[7]      ; clk_hz_sig ; 9.446  ; 9.080  ; Rise       ; clk_hz_sig      ;
; led_test[*]  ; clk_hz_sig ; 9.702  ; 9.840  ; Rise       ; clk_hz_sig      ;
;  led_test[1] ; clk_hz_sig ; 9.879  ; 10.119 ; Rise       ; clk_hz_sig      ;
;  led_test[2] ; clk_hz_sig ; 9.800  ; 10.025 ; Rise       ; clk_hz_sig      ;
;  led_test[3] ; clk_hz_sig ; 10.016 ; 10.212 ; Rise       ; clk_hz_sig      ;
;  led_test[5] ; clk_hz_sig ; 9.993  ; 10.182 ; Rise       ; clk_hz_sig      ;
;  led_test[6] ; clk_hz_sig ; 9.890  ; 10.072 ; Rise       ; clk_hz_sig      ;
;  led_test[7] ; clk_hz_sig ; 9.702  ; 9.840  ; Rise       ; clk_hz_sig      ;
+--------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 236.13 MHz ; 236.13 MHz      ; clk_in     ;                                                ;
; 478.47 MHz ; 402.09 MHz      ; clk_hz_sig ; limit due to minimum period restriction (tmin) ;
; 847.46 MHz ; 402.09 MHz      ; clk_sig    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in     ; -3.235 ; -73.085       ;
; clk_hz_sig ; -1.090 ; -3.931        ;
; clk_sig    ; -0.180 ; -0.180        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in     ; -0.092 ; -0.159        ;
; clk_hz_sig ; 0.257  ; 0.000         ;
; clk_sig    ; 0.383  ; 0.000         ;
+------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_in     ; -3.000 ; -62.480                    ;
; clk_hz_sig ; -1.487 ; -16.357                    ;
; clk_sig    ; -1.487 ; -4.461                     ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                   ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -3.235 ; clk_st[1]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.165      ;
; -3.224 ; clk_st[0]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.154      ;
; -3.196 ; clk_st[16] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.126      ;
; -3.094 ; clk_st[7]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.024      ;
; -3.086 ; clk_st[6]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.016      ;
; -3.058 ; clk_st[20] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.988      ;
; -3.058 ; clk_st[3]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.988      ;
; -3.023 ; clk_st[8]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.953      ;
; -2.989 ; clk_st[14] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.919      ;
; -2.935 ; clk_st[2]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.865      ;
; -2.932 ; clk_st[9]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.862      ;
; -2.929 ; clk_hz[5]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.861      ;
; -2.905 ; clk_st[1]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.835      ;
; -2.899 ; clk_hz[2]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.831      ;
; -2.897 ; clk_st[5]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.827      ;
; -2.888 ; clk_hz[3]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.820      ;
; -2.845 ; clk_st[21] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.775      ;
; -2.813 ; clk_st[0]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.743      ;
; -2.808 ; clk_hz[9]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.737      ;
; -2.805 ; clk_st[22] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.735      ;
; -2.803 ; clk_st[4]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.733      ;
; -2.801 ; clk_hz[10] ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.730      ;
; -2.800 ; clk_hz[0]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.732      ;
; -2.779 ; clk_st[10] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.708      ;
; -2.778 ; clk_st[3]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.708      ;
; -2.757 ; clk_st[23] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.687      ;
; -2.748 ; clk_hz[1]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.680      ;
; -2.738 ; clk_st[11] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.667      ;
; -2.714 ; clk_st[1]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.643      ;
; -2.713 ; clk_st[1]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.642      ;
; -2.703 ; clk_st[0]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.632      ;
; -2.702 ; clk_st[0]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.631      ;
; -2.698 ; clk_st[0]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.628      ;
; -2.696 ; clk_st[2]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.626      ;
; -2.686 ; clk_st[0]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.616      ;
; -2.676 ; clk_hz[8]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.605      ;
; -2.672 ; clk_st[1]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.601      ;
; -2.671 ; clk_st[1]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.600      ;
; -2.664 ; clk_st[0]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.593      ;
; -2.661 ; clk_st[0]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.590      ;
; -2.660 ; clk_hz[7]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.592      ;
; -2.658 ; clk_hz[11] ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.590      ;
; -2.654 ; clk_st[5]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.584      ;
; -2.634 ; clk_st[13] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.563      ;
; -2.630 ; clk_st[12] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.559      ;
; -2.611 ; clk_st[0]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.541      ;
; -2.609 ; clk_st[13] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.538      ;
; -2.594 ; clk_st[19] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.524      ;
; -2.592 ; clk_st[1]  ; clk_st[12] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.522      ;
; -2.590 ; clk_st[1]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.520      ;
; -2.590 ; clk_st[1]  ; clk_st[10] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.520      ;
; -2.581 ; clk_st[1]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.511      ;
; -2.581 ; clk_st[0]  ; clk_st[12] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.511      ;
; -2.579 ; clk_st[0]  ; clk_st[10] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.509      ;
; -2.578 ; clk_st[12] ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.507      ;
; -2.573 ; clk_st[7]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.502      ;
; -2.572 ; clk_st[7]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.501      ;
; -2.567 ; clk_st[2]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.497      ;
; -2.566 ; clk_st[12] ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.495      ;
; -2.565 ; clk_st[6]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.494      ;
; -2.564 ; clk_st[6]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.493      ;
; -2.562 ; clk_st[4]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.492      ;
; -2.555 ; clk_st[2]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.485      ;
; -2.544 ; clk_st[12] ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.472      ;
; -2.537 ; clk_st[3]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.466      ;
; -2.536 ; clk_st[3]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.465      ;
; -2.533 ; clk_st[2]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.462      ;
; -2.531 ; clk_st[7]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.460      ;
; -2.530 ; clk_st[7]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.459      ;
; -2.529 ; clk_hz[12] ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.461      ;
; -2.526 ; clk_hz[6]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.458      ;
; -2.524 ; clk_st[1]  ; clk_st[5]  ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.453      ;
; -2.524 ; clk_st[7]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.454      ;
; -2.523 ; clk_st[6]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.452      ;
; -2.522 ; clk_st[6]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.451      ;
; -2.513 ; clk_st[0]  ; clk_st[5]  ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.442      ;
; -2.495 ; clk_st[3]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.424      ;
; -2.494 ; clk_st[3]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.423      ;
; -2.494 ; clk_st[1]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.424      ;
; -2.491 ; clk_st[12] ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.420      ;
; -2.490 ; clk_st[17] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.419      ;
; -2.480 ; clk_st[2]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.410      ;
; -2.454 ; clk_st[3]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.384      ;
; -2.451 ; clk_st[7]  ; clk_st[12] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.381      ;
; -2.449 ; clk_st[7]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.379      ;
; -2.449 ; clk_st[7]  ; clk_st[10] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.379      ;
; -2.448 ; clk_st[11] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.377      ;
; -2.446 ; clk_st[4]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.376      ;
; -2.443 ; clk_st[6]  ; clk_st[12] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.373      ;
; -2.443 ; clk_hz[4]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.372      ;
; -2.442 ; clk_st[3]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.372      ;
; -2.441 ; clk_st[6]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.371      ;
; -2.441 ; clk_st[6]  ; clk_st[10] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.371      ;
; -2.440 ; clk_st[6]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.370      ;
; -2.436 ; clk_st[15] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.365      ;
; -2.435 ; clk_st[12] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.364      ;
; -2.434 ; clk_st[4]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.364      ;
; -2.432 ; clk_st[13] ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.361      ;
; -2.420 ; clk_st[13] ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.349      ;
; -2.419 ; clk_st[8]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.348      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_hz_sig'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.090 ; com_u_sig[6] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 2.020      ;
; -1.089 ; com_u_sig[6] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 2.019      ;
; -0.942 ; n[0]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.872      ;
; -0.921 ; com_u_sig[2] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.851      ;
; -0.887 ; com_u_sig[0] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.817      ;
; -0.882 ; com_u_sig[7] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.812      ;
; -0.881 ; com_u_sig[7] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.811      ;
; -0.839 ; com_u_sig[6] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.769      ;
; -0.836 ; n[1]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.766      ;
; -0.761 ; n[2]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.691      ;
; -0.732 ; com_u_sig[3] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.662      ;
; -0.657 ; com_u_sig[2] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.587      ;
; -0.656 ; com_u_sig[2] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.586      ;
; -0.631 ; com_u_sig[0] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.561      ;
; -0.631 ; com_u_sig[7] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.561      ;
; -0.630 ; com_u_sig[0] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.560      ;
; -0.621 ; n[1]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.551      ;
; -0.604 ; com_u_sig[1] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.534      ;
; -0.599 ; n[0]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.529      ;
; -0.587 ; com_u_sig[4] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.517      ;
; -0.586 ; com_u_sig[4] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.516      ;
; -0.490 ; com_u_sig[5] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.420      ;
; -0.489 ; com_u_sig[5] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.419      ;
; -0.468 ; com_u_sig[3] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.398      ;
; -0.467 ; com_u_sig[3] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.397      ;
; -0.340 ; com_u_sig[1] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.270      ;
; -0.339 ; com_u_sig[1] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.269      ;
; -0.321 ; com_u_sig[4] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.251      ;
; -0.302 ; com_u_sig[4] ; com_u_sig[5] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.232      ;
; -0.282 ; com_u_sig[1] ; com_u_sig[2] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.212      ;
; -0.239 ; com_u_sig[5] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.169      ;
; -0.105 ; com_u_sig[3] ; com_u_sig[4] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.035      ;
; -0.083 ; com_u_sig[6] ; com_u_sig[7] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 1.013      ;
; -0.059 ; com_u_sig[5] ; com_u_sig[6] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 0.989      ;
; -0.035 ; s[0]         ; n[0]         ; clk_sig      ; clk_hz_sig  ; 1.000        ; 0.814      ; 1.851      ;
; -0.035 ; s[1]         ; n[1]         ; clk_sig      ; clk_hz_sig  ; 1.000        ; 0.814      ; 1.851      ;
; 0.017  ; s[2]         ; n[2]         ; clk_sig      ; clk_hz_sig  ; 1.000        ; 0.814      ; 1.799      ;
; 0.079  ; com_u_sig[0] ; com_u_sig[1] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 0.851      ;
; 0.081  ; com_u_sig[7] ; com_u_sig[0] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 0.849      ;
; 0.101  ; com_u_sig[2] ; com_u_sig[3] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 0.829      ;
; 0.160  ; n[0]         ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.072     ; 0.770      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_sig'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.180 ; s[1]      ; s[2]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.071     ; 1.111      ;
; 0.083  ; s[0]      ; s[2]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.071     ; 0.848      ;
; 0.084  ; s[0]      ; s[1]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.071     ; 0.847      ;
; 0.161  ; s[0]      ; s[0]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; s[2]      ; s[2]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; s[1]      ; s[1]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.071     ; 0.770      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                    ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.092 ; clk_sig    ; clk_sig    ; clk_sig      ; clk_in      ; 0.000        ; 2.533      ; 2.906      ;
; -0.067 ; clk_hz_sig ; clk_hz_sig ; clk_hz_sig   ; clk_in      ; 0.000        ; 2.516      ; 2.914      ;
; 0.187  ; clk_sig    ; clk_sig    ; clk_sig      ; clk_in      ; -0.500       ; 2.533      ; 2.685      ;
; 0.245  ; clk_hz_sig ; clk_hz_sig ; clk_hz_sig   ; clk_in      ; -0.500       ; 2.516      ; 2.726      ;
; 0.672  ; clk_st[7]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.960      ;
; 0.673  ; clk_st[1]  ; clk_st[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.961      ;
; 0.673  ; clk_st[2]  ; clk_st[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.961      ;
; 0.675  ; clk_st[3]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.963      ;
; 0.677  ; clk_st[4]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.965      ;
; 0.678  ; clk_st[6]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.966      ;
; 0.683  ; clk_st[9]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.971      ;
; 0.686  ; clk_hz[5]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.973      ;
; 0.687  ; clk_hz[2]  ; clk_hz[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.974      ;
; 0.687  ; clk_hz[1]  ; clk_hz[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.974      ;
; 0.687  ; clk_hz[12] ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.974      ;
; 0.688  ; clk_hz[11] ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.975      ;
; 0.689  ; clk_st[8]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.689  ; clk_st[14] ; clk_st[14] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.977      ;
; 0.689  ; clk_hz[3]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.976      ;
; 0.689  ; clk_hz[7]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.976      ;
; 0.690  ; clk_st[16] ; clk_st[16] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.978      ;
; 0.691  ; clk_st[22] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.979      ;
; 0.692  ; clk_hz[6]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.979      ;
; 0.992  ; clk_st[2]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.280      ;
; 0.994  ; clk_st[7]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.282      ;
; 0.995  ; clk_st[1]  ; clk_st[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.283      ;
; 0.996  ; clk_st[0]  ; clk_st[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.284      ;
; 0.997  ; clk_st[6]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.285      ;
; 0.999  ; clk_st[3]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.287      ;
; 1.000  ; clk_st[5]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.288      ;
; 1.006  ; clk_st[8]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.294      ;
; 1.006  ; clk_hz[0]  ; clk_hz[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.293      ;
; 1.006  ; clk_hz[2]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.293      ;
; 1.007  ; clk_st[2]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.295      ;
; 1.008  ; clk_hz[5]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.295      ;
; 1.009  ; clk_hz[6]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.296      ;
; 1.011  ; clk_st[0]  ; clk_st[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.299      ;
; 1.011  ; clk_st[4]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.299      ;
; 1.011  ; clk_hz[1]  ; clk_hz[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.298      ;
; 1.012  ; clk_st[21] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.300      ;
; 1.012  ; clk_st[6]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.300      ;
; 1.012  ; clk_hz[11] ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.299      ;
; 1.022  ; clk_st[20] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.310      ;
; 1.023  ; clk_st[14] ; clk_st[16] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.311      ;
; 1.024  ; clk_hz[0]  ; clk_hz[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.311      ;
; 1.044  ; clk_st[5]  ; clk_st[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.332      ;
; 1.048  ; clk_hz[13] ; clk_hz[13] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.335      ;
; 1.055  ; clk_st[21] ; clk_st[21] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.343      ;
; 1.056  ; clk_st[20] ; clk_st[20] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.344      ;
; 1.091  ; clk_st[7]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.379      ;
; 1.093  ; clk_st[1]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.381      ;
; 1.096  ; clk_st[5]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.384      ;
; 1.102  ; clk_hz[5]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.389      ;
; 1.105  ; clk_st[23] ; clk_st[23] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.393      ;
; 1.105  ; clk_hz[1]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.392      ;
; 1.106  ; clk_hz[3]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.393      ;
; 1.107  ; clk_st[18] ; clk_st[18] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.395      ;
; 1.117  ; clk_st[1]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.405      ;
; 1.118  ; clk_st[0]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.406      ;
; 1.118  ; clk_st[4]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.406      ;
; 1.119  ; clk_st[6]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.407      ;
; 1.121  ; clk_st[3]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.409      ;
; 1.122  ; clk_st[5]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.410      ;
; 1.128  ; clk_hz[0]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.415      ;
; 1.128  ; clk_hz[2]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.415      ;
; 1.129  ; clk_st[2]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.417      ;
; 1.133  ; clk_st[0]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.421      ;
; 1.133  ; clk_st[4]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.421      ;
; 1.134  ; clk_st[19] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.422      ;
; 1.135  ; clk_hz[3]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.422      ;
; 1.143  ; clk_hz[2]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.430      ;
; 1.167  ; clk_hz[4]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.452      ;
; 1.195  ; clk_st[19] ; clk_st[19] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.483      ;
; 1.195  ; clk_hz[10] ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.480      ;
; 1.205  ; clk_st[0]  ; clk_st[0]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.493      ;
; 1.217  ; clk_st[3]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.505      ;
; 1.218  ; clk_st[5]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.506      ;
; 1.227  ; clk_hz[1]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.514      ;
; 1.228  ; clk_hz[3]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.515      ;
; 1.229  ; clk_hz[4]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.514      ;
; 1.229  ; clk_hz[7]  ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.516      ;
; 1.236  ; clk_st[2]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.524      ;
; 1.239  ; clk_st[1]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.527      ;
; 1.240  ; clk_st[4]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.528      ;
; 1.243  ; clk_st[3]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.531      ;
; 1.249  ; clk_st[9]  ; clk_st[14] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.537      ;
; 1.250  ; clk_hz[0]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.537      ;
; 1.250  ; clk_hz[2]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.537      ;
; 1.251  ; clk_st[2]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.539      ;
; 1.251  ; clk_hz[9]  ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 1.536      ;
; 1.253  ; clk_hz[6]  ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.540      ;
; 1.255  ; clk_st[0]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.543      ;
; 1.255  ; clk_hz[1]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.542      ;
; 1.257  ; clk_hz[7]  ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.544      ;
; 1.262  ; clk_st[15] ; clk_st[13] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.550      ;
; 1.263  ; clk_st[15] ; clk_st[15] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.551      ;
; 1.264  ; clk_st[15] ; clk_st[11] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.552      ;
; 1.267  ; clk_st[8]  ; clk_st[14] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.555      ;
; 1.268  ; clk_st[16] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.556      ;
; 1.268  ; clk_hz[0]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.555      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_hz_sig'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.257 ; s[2]         ; n[2]         ; clk_sig      ; clk_hz_sig  ; 0.000        ; 1.088      ; 1.560      ;
; 0.300 ; s[0]         ; n[0]         ; clk_sig      ; clk_hz_sig  ; 0.000        ; 1.088      ; 1.603      ;
; 0.313 ; s[1]         ; n[1]         ; clk_sig      ; clk_hz_sig  ; 0.000        ; 1.088      ; 1.616      ;
; 0.397 ; n[0]         ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 0.684      ;
; 0.458 ; com_u_sig[7] ; com_u_sig[0] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 0.745      ;
; 0.459 ; com_u_sig[0] ; com_u_sig[1] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; com_u_sig[2] ; com_u_sig[3] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 0.767      ;
; 0.601 ; com_u_sig[5] ; com_u_sig[6] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 0.888      ;
; 0.624 ; com_u_sig[6] ; com_u_sig[7] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 0.911      ;
; 0.641 ; com_u_sig[3] ; com_u_sig[4] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 0.928      ;
; 0.772 ; com_u_sig[5] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.059      ;
; 0.816 ; com_u_sig[4] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.103      ;
; 0.835 ; com_u_sig[1] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.122      ;
; 0.836 ; com_u_sig[1] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.123      ;
; 0.864 ; com_u_sig[1] ; com_u_sig[2] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.151      ;
; 0.875 ; com_u_sig[4] ; com_u_sig[5] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.162      ;
; 0.967 ; com_u_sig[3] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.254      ;
; 0.968 ; com_u_sig[3] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.255      ;
; 1.013 ; com_u_sig[5] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.300      ;
; 1.013 ; com_u_sig[5] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.300      ;
; 1.072 ; com_u_sig[4] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.359      ;
; 1.073 ; com_u_sig[4] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.360      ;
; 1.094 ; com_u_sig[1] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.381      ;
; 1.097 ; n[0]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.384      ;
; 1.135 ; n[1]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.422      ;
; 1.152 ; com_u_sig[0] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.439      ;
; 1.152 ; com_u_sig[0] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.439      ;
; 1.154 ; com_u_sig[7] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.441      ;
; 1.162 ; com_u_sig[2] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.449      ;
; 1.163 ; com_u_sig[2] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.450      ;
; 1.201 ; n[2]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.488      ;
; 1.226 ; com_u_sig[3] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.513      ;
; 1.262 ; n[1]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.549      ;
; 1.349 ; com_u_sig[6] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.636      ;
; 1.360 ; n[0]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.647      ;
; 1.392 ; com_u_sig[0] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.679      ;
; 1.395 ; com_u_sig[7] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.682      ;
; 1.395 ; com_u_sig[7] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.682      ;
; 1.421 ; com_u_sig[2] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.708      ;
; 1.590 ; com_u_sig[6] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.877      ;
; 1.590 ; com_u_sig[6] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.072      ; 1.877      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_sig'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.383 ; s[1]      ; s[1]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; s[2]      ; s[2]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.071      ; 0.669      ;
; 0.398 ; s[0]      ; s[0]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.071      ; 0.684      ;
; 0.458 ; s[0]      ; s[1]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.071      ; 0.744      ;
; 0.459 ; s[0]      ; s[2]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.071      ; 0.745      ;
; 0.693 ; s[1]      ; s[2]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.071      ; 0.979      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------------+--------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_hz_sig ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_sig    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_st[9]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[0]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[10] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[11] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[12] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[13] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[1]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[2]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[3]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[4]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[5]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[6]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[7]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[8]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz[9]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_hz_sig ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_sig    ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[10] ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[11] ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[12] ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[13] ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[15] ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[17] ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[18] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_sig    ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[0]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[0]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[10] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[11] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[12] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[13] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[14] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[14] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[15] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[16] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[16] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[17] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[18] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[19] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[19] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[1]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[1]  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[20] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[20] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[21] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[21] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[22] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[22] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[23] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[23] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[2]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[2]  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[3]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[3]  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[4]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[4]  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[5]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[5]  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_st[6]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_st[6]  ;
+--------+--------------+----------------+------------------+--------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_hz_sig'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; n[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; n[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_hz_sig ; Rise       ; n[2]                        ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[0]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[1]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[2]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[3]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[4]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[5]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[6]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[7]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[0]                        ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[1]                        ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[2]                        ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|inclk[0] ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|outclk   ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[0]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[1]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[2]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[3]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[4]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[5]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[6]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[7]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[0]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[1]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; clk_hz_sig|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; clk_hz_sig|q                ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[0]                ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[1]                ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[2]                ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[3]                ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[4]                ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[5]                ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[6]                ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[7]                ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[0]                        ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[1]                        ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[2]                        ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[0]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[1]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[2]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[3]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[4]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[5]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[6]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[7]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[0]|clk                    ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[1]|clk                    ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[2]|clk                    ;
; 0.671  ; 0.671        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|inclk[0] ;
; 0.671  ; 0.671        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sig'                                                         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; s[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; s[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; s[2]                     ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; s[0]                     ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; s[1]                     ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; s[2]                     ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; s[0]                     ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; s[1]                     ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; s[2]                     ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; s[0]|clk                 ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; s[1]|clk                 ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; s[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; s[0]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; s[1]|clk                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; s[2]|clk                 ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+--------------+------------+-------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+--------+------------+-----------------+
; com[*]       ; clk_hz_sig ; 9.578 ; 9.816  ; Rise       ; clk_hz_sig      ;
;  com[0]      ; clk_hz_sig ; 9.180 ; 9.816  ; Rise       ; clk_hz_sig      ;
;  com[1]      ; clk_hz_sig ; 8.720 ; 8.403  ; Rise       ; clk_hz_sig      ;
;  com[2]      ; clk_hz_sig ; 8.669 ; 8.288  ; Rise       ; clk_hz_sig      ;
;  com[3]      ; clk_hz_sig ; 9.139 ; 8.569  ; Rise       ; clk_hz_sig      ;
;  com[4]      ; clk_hz_sig ; 8.314 ; 7.997  ; Rise       ; clk_hz_sig      ;
;  com[5]      ; clk_hz_sig ; 7.996 ; 7.732  ; Rise       ; clk_hz_sig      ;
;  com[6]      ; clk_hz_sig ; 9.578 ; 8.940  ; Rise       ; clk_hz_sig      ;
;  com[7]      ; clk_hz_sig ; 9.415 ; 8.777  ; Rise       ; clk_hz_sig      ;
; led_test[*]  ; clk_hz_sig ; 9.982 ; 10.218 ; Rise       ; clk_hz_sig      ;
;  led_test[1] ; clk_hz_sig ; 9.837 ; 10.176 ; Rise       ; clk_hz_sig      ;
;  led_test[2] ; clk_hz_sig ; 9.755 ; 10.136 ; Rise       ; clk_hz_sig      ;
;  led_test[3] ; clk_hz_sig ; 9.982 ; 10.218 ; Rise       ; clk_hz_sig      ;
;  led_test[5] ; clk_hz_sig ; 9.960 ; 10.190 ; Rise       ; clk_hz_sig      ;
;  led_test[6] ; clk_hz_sig ; 9.838 ; 10.176 ; Rise       ; clk_hz_sig      ;
;  led_test[7] ; clk_hz_sig ; 9.648 ; 9.905  ; Rise       ; clk_hz_sig      ;
+--------------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; com[*]       ; clk_hz_sig ; 7.761 ; 7.507 ; Rise       ; clk_hz_sig      ;
;  com[0]      ; clk_hz_sig ; 8.897 ; 9.509 ; Rise       ; clk_hz_sig      ;
;  com[1]      ; clk_hz_sig ; 8.456 ; 8.151 ; Rise       ; clk_hz_sig      ;
;  com[2]      ; clk_hz_sig ; 8.410 ; 8.044 ; Rise       ; clk_hz_sig      ;
;  com[3]      ; clk_hz_sig ; 8.861 ; 8.314 ; Rise       ; clk_hz_sig      ;
;  com[4]      ; clk_hz_sig ; 8.066 ; 7.762 ; Rise       ; clk_hz_sig      ;
;  com[5]      ; clk_hz_sig ; 7.761 ; 7.507 ; Rise       ; clk_hz_sig      ;
;  com[6]      ; clk_hz_sig ; 9.280 ; 8.667 ; Rise       ; clk_hz_sig      ;
;  com[7]      ; clk_hz_sig ; 9.123 ; 8.510 ; Rise       ; clk_hz_sig      ;
; led_test[*]  ; clk_hz_sig ; 9.089 ; 9.331 ; Rise       ; clk_hz_sig      ;
;  led_test[1] ; clk_hz_sig ; 9.271 ; 9.590 ; Rise       ; clk_hz_sig      ;
;  led_test[2] ; clk_hz_sig ; 9.183 ; 9.524 ; Rise       ; clk_hz_sig      ;
;  led_test[3] ; clk_hz_sig ; 9.399 ; 9.675 ; Rise       ; clk_hz_sig      ;
;  led_test[5] ; clk_hz_sig ; 9.378 ; 9.647 ; Rise       ; clk_hz_sig      ;
;  led_test[6] ; clk_hz_sig ; 9.263 ; 9.562 ; Rise       ; clk_hz_sig      ;
;  led_test[7] ; clk_hz_sig ; 9.089 ; 9.331 ; Rise       ; clk_hz_sig      ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in     ; -0.876 ; -13.981       ;
; clk_hz_sig ; 0.016  ; 0.000         ;
; clk_sig    ; 0.426  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in     ; -0.202 ; -0.391        ;
; clk_hz_sig ; 0.105  ; 0.000         ;
; clk_sig    ; 0.166  ; 0.000         ;
+------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_in     ; -3.000 ; -45.450                    ;
; clk_hz_sig ; -1.000 ; -11.000                    ;
; clk_sig    ; -1.000 ; -3.000                     ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                   ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.876 ; clk_st[1]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.827      ;
; -0.868 ; clk_st[20] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.819      ;
; -0.860 ; clk_st[1]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.811      ;
; -0.859 ; clk_st[0]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.810      ;
; -0.838 ; clk_st[16] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.789      ;
; -0.831 ; clk_st[0]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.782      ;
; -0.811 ; clk_st[3]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.762      ;
; -0.804 ; clk_st[1]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.754      ;
; -0.791 ; clk_st[0]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.741      ;
; -0.785 ; clk_st[8]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.736      ;
; -0.780 ; clk_st[6]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.731      ;
; -0.778 ; clk_st[7]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.729      ;
; -0.777 ; clk_hz[9]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.728      ;
; -0.777 ; clk_hz[10] ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.728      ;
; -0.773 ; clk_st[3]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.724      ;
; -0.770 ; clk_st[23] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.721      ;
; -0.762 ; clk_st[2]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; clk_hz[5]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.713      ;
; -0.753 ; clk_hz[2]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.704      ;
; -0.751 ; clk_st[5]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.702      ;
; -0.749 ; clk_hz[3]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.700      ;
; -0.748 ; clk_st[1]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.699      ;
; -0.745 ; clk_st[5]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.696      ;
; -0.745 ; clk_st[14] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.696      ;
; -0.742 ; clk_st[21] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.693      ;
; -0.739 ; clk_st[3]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.689      ;
; -0.737 ; clk_st[1]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.688      ;
; -0.735 ; clk_st[0]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.686      ;
; -0.734 ; clk_st[13] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.685      ;
; -0.733 ; clk_st[10] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.684      ;
; -0.728 ; clk_st[11] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.679      ;
; -0.727 ; clk_st[9]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.678      ;
; -0.724 ; clk_st[0]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.675      ;
; -0.722 ; clk_st[2]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.672      ;
; -0.716 ; clk_st[2]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.667      ;
; -0.708 ; clk_hz[0]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.659      ;
; -0.697 ; clk_hz[8]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.648      ;
; -0.696 ; clk_hz[1]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.647      ;
; -0.693 ; clk_st[4]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.644      ;
; -0.686 ; clk_st[1]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.637      ;
; -0.684 ; clk_st[12] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.635      ;
; -0.683 ; clk_st[3]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.634      ;
; -0.677 ; clk_st[22] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.628      ;
; -0.673 ; clk_st[5]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.623      ;
; -0.673 ; clk_st[0]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.624      ;
; -0.672 ; clk_st[3]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.623      ;
; -0.670 ; clk_st[7]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.621      ;
; -0.669 ; clk_st[1]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.619      ;
; -0.666 ; clk_st[2]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.617      ;
; -0.663 ; clk_st[1]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.613      ;
; -0.662 ; clk_st[13] ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.612      ;
; -0.662 ; clk_st[13] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.613      ;
; -0.659 ; clk_st[1]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.609      ;
; -0.656 ; clk_st[0]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.606      ;
; -0.655 ; clk_st[2]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.606      ;
; -0.654 ; clk_st[4]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.604      ;
; -0.650 ; clk_st[0]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.600      ;
; -0.648 ; clk_hz[11] ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.599      ;
; -0.644 ; clk_st[4]  ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.595      ;
; -0.643 ; clk_st[15] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.594      ;
; -0.635 ; clk_st[19] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.586      ;
; -0.635 ; clk_hz[7]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.586      ;
; -0.634 ; clk_st[11] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.585      ;
; -0.627 ; clk_st[6]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.578      ;
; -0.623 ; clk_st[12] ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.573      ;
; -0.621 ; clk_st[17] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.572      ;
; -0.621 ; clk_st[3]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.572      ;
; -0.621 ; clk_st[0]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.571      ;
; -0.617 ; clk_st[5]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.568      ;
; -0.608 ; clk_st[9]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.559      ;
; -0.606 ; clk_st[13] ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.557      ;
; -0.606 ; clk_st[5]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.557      ;
; -0.604 ; clk_st[2]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.555      ;
; -0.604 ; clk_st[3]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.554      ;
; -0.604 ; clk_hz[4]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.555      ;
; -0.598 ; clk_st[7]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.548      ;
; -0.598 ; clk_st[4]  ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.549      ;
; -0.598 ; clk_st[3]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.548      ;
; -0.595 ; clk_st[13] ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.546      ;
; -0.594 ; clk_st[3]  ; clk_st[20] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.544      ;
; -0.587 ; clk_st[6]  ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.537      ;
; -0.587 ; clk_st[4]  ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.538      ;
; -0.587 ; clk_st[2]  ; clk_st[19] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.537      ;
; -0.586 ; clk_st[12] ; clk_sig    ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.537      ;
; -0.581 ; clk_st[2]  ; clk_st[21] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.531      ;
; -0.581 ; clk_hz[12] ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.532      ;
; -0.579 ; clk_hz[6]  ; clk_hz_sig ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.530      ;
; -0.577 ; clk_st[1]  ; clk_st[12] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.528      ;
; -0.576 ; clk_st[1]  ; clk_st[10] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.527      ;
; -0.576 ; clk_st[0]  ; clk_st[12] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.527      ;
; -0.575 ; clk_st[0]  ; clk_st[10] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.526      ;
; -0.574 ; clk_st[17] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.525      ;
; -0.574 ; clk_st[10] ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.525      ;
; -0.571 ; clk_st[15] ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.521      ;
; -0.567 ; clk_st[12] ; clk_st[15] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.518      ;
; -0.563 ; clk_st[8]  ; clk_st[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.514      ;
; -0.562 ; clk_st[11] ; clk_st[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.512      ;
; -0.557 ; clk_st[1]  ; clk_st[22] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.507      ;
; -0.556 ; clk_st[12] ; clk_st[17] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.507      ;
; -0.555 ; clk_st[5]  ; clk_st[13] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.506      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_hz_sig'                                                                  ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.016 ; com_u_sig[6] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.935      ;
; 0.017 ; com_u_sig[6] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.934      ;
; 0.070 ; n[0]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.881      ;
; 0.076 ; com_u_sig[7] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.875      ;
; 0.077 ; com_u_sig[7] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.874      ;
; 0.083 ; com_u_sig[0] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.868      ;
; 0.101 ; com_u_sig[2] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.850      ;
; 0.133 ; com_u_sig[6] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.818      ;
; 0.148 ; n[2]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.803      ;
; 0.159 ; n[1]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.792      ;
; 0.210 ; com_u_sig[3] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.741      ;
; 0.214 ; com_u_sig[2] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.737      ;
; 0.214 ; com_u_sig[7] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.737      ;
; 0.215 ; com_u_sig[2] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.736      ;
; 0.221 ; com_u_sig[0] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.730      ;
; 0.221 ; com_u_sig[0] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.730      ;
; 0.233 ; n[1]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.718      ;
; 0.237 ; n[0]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.714      ;
; 0.267 ; com_u_sig[1] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.684      ;
; 0.268 ; com_u_sig[5] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.683      ;
; 0.269 ; com_u_sig[5] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.682      ;
; 0.270 ; com_u_sig[4] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.681      ;
; 0.271 ; com_u_sig[4] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.680      ;
; 0.326 ; com_u_sig[3] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.625      ;
; 0.327 ; com_u_sig[3] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.624      ;
; 0.380 ; com_u_sig[1] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.571      ;
; 0.381 ; com_u_sig[1] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.570      ;
; 0.387 ; com_u_sig[4] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.564      ;
; 0.399 ; com_u_sig[4] ; com_u_sig[5] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.552      ;
; 0.406 ; com_u_sig[5] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.545      ;
; 0.412 ; com_u_sig[1] ; com_u_sig[2] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.539      ;
; 0.476 ; com_u_sig[3] ; com_u_sig[4] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.475      ;
; 0.481 ; com_u_sig[6] ; com_u_sig[7] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.470      ;
; 0.495 ; com_u_sig[5] ; com_u_sig[6] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.456      ;
; 0.500 ; s[1]         ; n[1]         ; clk_sig      ; clk_hz_sig  ; 1.000        ; 0.358      ; 0.845      ;
; 0.501 ; s[0]         ; n[0]         ; clk_sig      ; clk_hz_sig  ; 1.000        ; 0.358      ; 0.844      ;
; 0.519 ; s[2]         ; n[2]         ; clk_sig      ; clk_hz_sig  ; 1.000        ; 0.358      ; 0.826      ;
; 0.561 ; com_u_sig[2] ; com_u_sig[3] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.390      ;
; 0.565 ; com_u_sig[7] ; com_u_sig[0] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.386      ;
; 0.565 ; com_u_sig[0] ; com_u_sig[1] ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.386      ;
; 0.592 ; n[0]         ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 1.000        ; -0.036     ; 0.359      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_sig'                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.426 ; s[1]      ; s[2]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.037     ; 0.524      ;
; 0.560 ; s[0]      ; s[2]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.037     ; 0.390      ;
; 0.561 ; s[0]      ; s[1]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.037     ; 0.389      ;
; 0.591 ; s[0]      ; s[0]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; s[2]      ; s[2]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; s[1]      ; s[1]    ; clk_sig      ; clk_sig     ; 1.000        ; -0.037     ; 0.359      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                    ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.202 ; clk_sig    ; clk_sig    ; clk_sig      ; clk_in      ; 0.000        ; 1.238      ; 1.255      ;
; -0.189 ; clk_hz_sig ; clk_hz_sig ; clk_hz_sig   ; clk_in      ; 0.000        ; 1.226      ; 1.256      ;
; 0.277  ; clk_st[1]  ; clk_st[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.277  ; clk_st[2]  ; clk_st[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.277  ; clk_st[7]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.278  ; clk_st[3]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.278  ; clk_st[4]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.279  ; clk_st[6]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.420      ;
; 0.283  ; clk_st[9]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.424      ;
; 0.284  ; clk_hz[2]  ; clk_hz[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; clk_hz[1]  ; clk_hz[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; clk_hz[5]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; clk_hz[12] ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.285  ; clk_st[14] ; clk_st[14] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clk_hz[11] ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clk_hz[3]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; clk_hz[7]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.286  ; clk_st[16] ; clk_st[16] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.286  ; clk_st[22] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.286  ; clk_st[8]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.286  ; clk_hz[6]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.354  ; clk_sig    ; clk_sig    ; clk_sig      ; clk_in      ; -0.500       ; 1.238      ; 1.311      ;
; 0.372  ; clk_hz_sig ; clk_hz_sig ; clk_hz_sig   ; clk_in      ; -0.500       ; 1.226      ; 1.317      ;
; 0.426  ; clk_st[1]  ; clk_st[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.567      ;
; 0.426  ; clk_st[7]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.567      ;
; 0.427  ; clk_st[3]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.568      ;
; 0.429  ; clk_st[5]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.570      ;
; 0.433  ; clk_st[5]  ; clk_st[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.574      ;
; 0.433  ; clk_hz[1]  ; clk_hz[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.574      ;
; 0.433  ; clk_hz[5]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.574      ;
; 0.434  ; clk_st[21] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.575      ;
; 0.434  ; clk_hz[13] ; clk_hz[13] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.575      ;
; 0.434  ; clk_hz[11] ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.575      ;
; 0.435  ; clk_st[2]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.576      ;
; 0.437  ; clk_st[21] ; clk_st[21] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.578      ;
; 0.437  ; clk_st[0]  ; clk_st[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.578      ;
; 0.437  ; clk_st[6]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.578      ;
; 0.438  ; clk_st[20] ; clk_st[20] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.579      ;
; 0.438  ; clk_st[2]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.579      ;
; 0.439  ; clk_st[4]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.580      ;
; 0.440  ; clk_st[0]  ; clk_st[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.581      ;
; 0.440  ; clk_st[6]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.581      ;
; 0.442  ; clk_hz[2]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.583      ;
; 0.443  ; clk_hz[0]  ; clk_hz[1]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.584      ;
; 0.444  ; clk_st[8]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.585      ;
; 0.444  ; clk_hz[6]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.585      ;
; 0.446  ; clk_st[14] ; clk_st[16] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.587      ;
; 0.446  ; clk_hz[0]  ; clk_hz[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.587      ;
; 0.447  ; clk_st[20] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.588      ;
; 0.455  ; clk_st[23] ; clk_st[23] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.596      ;
; 0.474  ; clk_st[18] ; clk_st[18] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.614      ;
; 0.489  ; clk_st[1]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.630      ;
; 0.489  ; clk_st[7]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.630      ;
; 0.492  ; clk_st[5]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.633      ;
; 0.492  ; clk_st[1]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.633      ;
; 0.493  ; clk_st[3]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.634      ;
; 0.495  ; clk_st[5]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.636      ;
; 0.496  ; clk_hz[1]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.637      ;
; 0.496  ; clk_hz[5]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.637      ;
; 0.497  ; clk_hz[3]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.638      ;
; 0.498  ; clk_st[19] ; clk_st[19] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.639      ;
; 0.500  ; clk_hz[3]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.641      ;
; 0.501  ; clk_st[19] ; clk_st[22] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.642      ;
; 0.502  ; clk_st[4]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.643      ;
; 0.503  ; clk_st[0]  ; clk_st[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.644      ;
; 0.503  ; clk_st[6]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.644      ;
; 0.504  ; clk_st[2]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.645      ;
; 0.505  ; clk_st[4]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.646      ;
; 0.506  ; clk_st[0]  ; clk_st[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.647      ;
; 0.508  ; clk_hz[2]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.649      ;
; 0.509  ; clk_hz[0]  ; clk_hz[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.650      ;
; 0.510  ; clk_st[0]  ; clk_st[0]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.651      ;
; 0.511  ; clk_hz[2]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.652      ;
; 0.512  ; clk_hz[4]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.652      ;
; 0.515  ; clk_hz[4]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.655      ;
; 0.528  ; clk_st[15] ; clk_st[11] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.668      ;
; 0.528  ; clk_st[15] ; clk_st[13] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.668      ;
; 0.528  ; clk_st[15] ; clk_st[15] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.668      ;
; 0.531  ; clk_hz[10] ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.671      ;
; 0.533  ; clk_st[17] ; clk_st[18] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.673      ;
; 0.534  ; clk_hz[10] ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.674      ;
; 0.556  ; clk_st[3]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.697      ;
; 0.558  ; clk_st[5]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.699      ;
; 0.558  ; clk_st[1]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.699      ;
; 0.558  ; clk_hz[0]  ; clk_hz[0]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.699      ;
; 0.559  ; clk_st[3]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.700      ;
; 0.562  ; clk_hz[1]  ; clk_hz[5]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.703      ;
; 0.563  ; clk_hz[3]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.704      ;
; 0.563  ; clk_hz[7]  ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.704      ;
; 0.564  ; clk_st[9]  ; clk_st[14] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.705      ;
; 0.565  ; clk_hz[1]  ; clk_hz[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.706      ;
; 0.566  ; clk_hz[7]  ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.707      ;
; 0.567  ; clk_st[2]  ; clk_st[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.708      ;
; 0.567  ; clk_hz[9]  ; clk_hz[11] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.707      ;
; 0.568  ; clk_st[4]  ; clk_st[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.709      ;
; 0.569  ; clk_st[19] ; clk_st[18] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.710      ;
; 0.570  ; clk_st[2]  ; clk_st[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.711      ;
; 0.570  ; clk_hz[9]  ; clk_hz[12] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.710      ;
; 0.572  ; clk_st[0]  ; clk_st[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.713      ;
; 0.574  ; clk_hz[2]  ; clk_hz[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.715      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_hz_sig'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.105 ; s[2]         ; n[2]         ; clk_sig      ; clk_hz_sig  ; 0.000        ; 0.489      ; 0.698      ;
; 0.124 ; s[1]         ; n[1]         ; clk_sig      ; clk_hz_sig  ; 0.000        ; 0.489      ; 0.717      ;
; 0.127 ; s[0]         ; n[0]         ; clk_sig      ; clk_hz_sig  ; 0.000        ; 0.489      ; 0.720      ;
; 0.174 ; n[0]         ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.314      ;
; 0.189 ; com_u_sig[2] ; com_u_sig[3] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.329      ;
; 0.193 ; com_u_sig[7] ; com_u_sig[0] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.333      ;
; 0.194 ; com_u_sig[0] ; com_u_sig[1] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.334      ;
; 0.244 ; com_u_sig[5] ; com_u_sig[6] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.384      ;
; 0.257 ; com_u_sig[6] ; com_u_sig[7] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.397      ;
; 0.265 ; com_u_sig[3] ; com_u_sig[4] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.405      ;
; 0.336 ; com_u_sig[5] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.476      ;
; 0.341 ; com_u_sig[1] ; com_u_sig[2] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.481      ;
; 0.344 ; com_u_sig[4] ; com_u_sig[5] ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.484      ;
; 0.371 ; com_u_sig[4] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.511      ;
; 0.376 ; com_u_sig[1] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.516      ;
; 0.377 ; com_u_sig[1] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.517      ;
; 0.431 ; com_u_sig[3] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.571      ;
; 0.432 ; com_u_sig[3] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.572      ;
; 0.440 ; com_u_sig[5] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.580      ;
; 0.440 ; com_u_sig[5] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; n[0]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.603      ;
; 0.473 ; n[1]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.613      ;
; 0.487 ; com_u_sig[0] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.627      ;
; 0.487 ; com_u_sig[0] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.627      ;
; 0.488 ; com_u_sig[7] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.628      ;
; 0.491 ; com_u_sig[4] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.631      ;
; 0.491 ; com_u_sig[4] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.631      ;
; 0.498 ; com_u_sig[1] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.638      ;
; 0.503 ; n[2]         ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.643      ;
; 0.517 ; com_u_sig[2] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.657      ;
; 0.518 ; com_u_sig[2] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.658      ;
; 0.539 ; n[1]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.679      ;
; 0.550 ; com_u_sig[3] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.690      ;
; 0.588 ; com_u_sig[0] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.728      ;
; 0.592 ; com_u_sig[7] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.732      ;
; 0.592 ; com_u_sig[7] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.732      ;
; 0.593 ; n[0]         ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.733      ;
; 0.594 ; com_u_sig[6] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.734      ;
; 0.641 ; com_u_sig[2] ; n[0]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.781      ;
; 0.714 ; com_u_sig[6] ; n[2]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.854      ;
; 0.714 ; com_u_sig[6] ; n[1]         ; clk_hz_sig   ; clk_hz_sig  ; 0.000        ; 0.036      ; 0.854      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_sig'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.166 ; s[1]      ; s[1]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; s[2]      ; s[2]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.037      ; 0.307      ;
; 0.173 ; s[0]      ; s[0]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.037      ; 0.314      ;
; 0.188 ; s[0]      ; s[1]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.037      ; 0.329      ;
; 0.188 ; s[0]      ; s[2]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.037      ; 0.329      ;
; 0.286 ; s[1]      ; s[2]    ; clk_sig      ; clk_sig     ; 0.000        ; 0.037      ; 0.427      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                              ;
+--------+--------------+----------------+-----------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+-----------------+--------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_hz_sig     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_sig        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clk_st[9]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_sig        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[0]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[10]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[11]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[12]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[13]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[14]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[15]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[16]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[17]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[18]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[19]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[1]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[20]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[21]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[22]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[23]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[2]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[3]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[4]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[5]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[6]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[7]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[8]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[9]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[0]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[10]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[11]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[12]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[13]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[1]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[2]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[3]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[4]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[5]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[6]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[7]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[8]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz[9]      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clk_hz_sig     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_sig|clk    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[0]|clk  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[10]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[11]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[12]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[13]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[14]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[15]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[16]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[17]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[18]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[19]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[1]|clk  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[20]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[21]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[22]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[23]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[2]|clk  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_st[3]|clk  ;
+--------+--------------+----------------+-----------------+--------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_hz_sig'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; com_u_sig[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; n[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; n[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_hz_sig ; Rise       ; n[2]                        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[0]                ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[1]                ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[2]                ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[3]                ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[4]                ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[5]                ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[6]                ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[7]                ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[0]                        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[1]                        ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[2]                        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[0]|clk            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[1]|clk            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[2]|clk            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[3]|clk            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[4]|clk            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[5]|clk            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[6]|clk            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; com_u_sig[7]|clk            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[0]|clk                    ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[1]|clk                    ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; n[2]|clk                    ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[0]                ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[1]                ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[2]                ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[3]                ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[4]                ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[5]                ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[6]                ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[7]                ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[0]                        ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[1]                        ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[2]                        ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; clk_hz_sig|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_hz_sig ; Rise       ; clk_hz_sig|q                ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|inclk[0] ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; clk_hz_sig~clkctrl|outclk   ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[0]|clk            ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[1]|clk            ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[2]|clk            ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[3]|clk            ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[4]|clk            ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[5]|clk            ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[6]|clk            ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; com_u_sig[7]|clk            ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[0]|clk                    ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[1]|clk                    ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_hz_sig ; Rise       ; n[2]|clk                    ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sig'                                                         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sig ; Rise       ; s[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sig ; Rise       ; s[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sig ; Rise       ; s[2]                     ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; s[0]                     ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; s[1]                     ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; s[2]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; s[0]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; s[1]                     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; s[2]                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; s[0]|clk                 ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; s[1]|clk                 ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; s[2]|clk                 ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; s[0]|clk                 ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; s[1]|clk                 ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; s[2]|clk                 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; com[*]       ; clk_hz_sig ; 4.787 ; 4.661 ; Rise       ; clk_hz_sig      ;
;  com[0]      ; clk_hz_sig ; 4.787 ; 4.581 ; Rise       ; clk_hz_sig      ;
;  com[1]      ; clk_hz_sig ; 4.139 ; 4.319 ; Rise       ; clk_hz_sig      ;
;  com[2]      ; clk_hz_sig ; 4.097 ; 4.294 ; Rise       ; clk_hz_sig      ;
;  com[3]      ; clk_hz_sig ; 4.276 ; 4.450 ; Rise       ; clk_hz_sig      ;
;  com[4]      ; clk_hz_sig ; 3.945 ; 4.102 ; Rise       ; clk_hz_sig      ;
;  com[5]      ; clk_hz_sig ; 3.815 ; 3.954 ; Rise       ; clk_hz_sig      ;
;  com[6]      ; clk_hz_sig ; 4.437 ; 4.661 ; Rise       ; clk_hz_sig      ;
;  com[7]      ; clk_hz_sig ; 4.396 ; 4.577 ; Rise       ; clk_hz_sig      ;
; led_test[*]  ; clk_hz_sig ; 5.063 ; 4.907 ; Rise       ; clk_hz_sig      ;
;  led_test[1] ; clk_hz_sig ; 4.986 ; 4.856 ; Rise       ; clk_hz_sig      ;
;  led_test[2] ; clk_hz_sig ; 4.901 ; 4.817 ; Rise       ; clk_hz_sig      ;
;  led_test[3] ; clk_hz_sig ; 5.063 ; 4.907 ; Rise       ; clk_hz_sig      ;
;  led_test[5] ; clk_hz_sig ; 5.051 ; 4.897 ; Rise       ; clk_hz_sig      ;
;  led_test[6] ; clk_hz_sig ; 4.949 ; 4.861 ; Rise       ; clk_hz_sig      ;
;  led_test[7] ; clk_hz_sig ; 4.874 ; 4.736 ; Rise       ; clk_hz_sig      ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; com[*]       ; clk_hz_sig ; 3.708 ; 3.842 ; Rise       ; clk_hz_sig      ;
;  com[0]      ; clk_hz_sig ; 4.642 ; 4.443 ; Rise       ; clk_hz_sig      ;
;  com[1]      ; clk_hz_sig ; 4.019 ; 4.192 ; Rise       ; clk_hz_sig      ;
;  com[2]      ; clk_hz_sig ; 3.980 ; 4.171 ; Rise       ; clk_hz_sig      ;
;  com[3]      ; clk_hz_sig ; 4.152 ; 4.320 ; Rise       ; clk_hz_sig      ;
;  com[4]      ; clk_hz_sig ; 3.833 ; 3.984 ; Rise       ; clk_hz_sig      ;
;  com[5]      ; clk_hz_sig ; 3.708 ; 3.842 ; Rise       ; clk_hz_sig      ;
;  com[6]      ; clk_hz_sig ; 4.305 ; 4.521 ; Rise       ; clk_hz_sig      ;
;  com[7]      ; clk_hz_sig ; 4.265 ; 4.439 ; Rise       ; clk_hz_sig      ;
; led_test[*]  ; clk_hz_sig ; 4.568 ; 4.459 ; Rise       ; clk_hz_sig      ;
;  led_test[1] ; clk_hz_sig ; 4.675 ; 4.574 ; Rise       ; clk_hz_sig      ;
;  led_test[2] ; clk_hz_sig ; 4.601 ; 4.522 ; Rise       ; clk_hz_sig      ;
;  led_test[3] ; clk_hz_sig ; 4.737 ; 4.628 ; Rise       ; clk_hz_sig      ;
;  led_test[5] ; clk_hz_sig ; 4.725 ; 4.619 ; Rise       ; clk_hz_sig      ;
;  led_test[6] ; clk_hz_sig ; 4.649 ; 4.565 ; Rise       ; clk_hz_sig      ;
;  led_test[7] ; clk_hz_sig ; 4.568 ; 4.459 ; Rise       ; clk_hz_sig      ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.466  ; -0.202 ; N/A      ; N/A     ; -3.000              ;
;  clk_hz_sig      ; -1.274  ; 0.105  ; N/A      ; N/A     ; -1.487              ;
;  clk_in          ; -3.466  ; -0.202 ; N/A      ; N/A     ; -3.000              ;
;  clk_sig         ; -0.312  ; 0.166  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -88.822 ; -0.391 ; 0.0      ; 0.0     ; -83.298             ;
;  clk_hz_sig      ; -4.985  ; 0.000  ; N/A      ; N/A     ; -16.357             ;
;  clk_in          ; -83.513 ; -0.391 ; N/A      ; N/A     ; -62.480             ;
;  clk_sig         ; -0.324  ; 0.000  ; N/A      ; N/A     ; -4.461              ;
+------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; com[*]       ; clk_hz_sig ; 9.956  ; 10.175 ; Rise       ; clk_hz_sig      ;
;  com[0]      ; clk_hz_sig ; 9.783  ; 10.175 ; Rise       ; clk_hz_sig      ;
;  com[1]      ; clk_hz_sig ; 9.075  ; 8.928  ; Rise       ; clk_hz_sig      ;
;  com[2]      ; clk_hz_sig ; 9.017  ; 8.816  ; Rise       ; clk_hz_sig      ;
;  com[3]      ; clk_hz_sig ; 9.461  ; 9.147  ; Rise       ; clk_hz_sig      ;
;  com[4]      ; clk_hz_sig ; 8.653  ; 8.478  ; Rise       ; clk_hz_sig      ;
;  com[5]      ; clk_hz_sig ; 8.311  ; 8.207  ; Rise       ; clk_hz_sig      ;
;  com[6]      ; clk_hz_sig ; 9.956  ; 9.541  ; Rise       ; clk_hz_sig      ;
;  com[7]      ; clk_hz_sig ; 9.754  ; 9.374  ; Rise       ; clk_hz_sig      ;
; led_test[*]  ; clk_hz_sig ; 10.490 ; 10.668 ; Rise       ; clk_hz_sig      ;
;  led_test[1] ; clk_hz_sig ; 10.350 ; 10.591 ; Rise       ; clk_hz_sig      ;
;  led_test[2] ; clk_hz_sig ; 10.280 ; 10.532 ; Rise       ; clk_hz_sig      ;
;  led_test[3] ; clk_hz_sig ; 10.490 ; 10.668 ; Rise       ; clk_hz_sig      ;
;  led_test[5] ; clk_hz_sig ; 10.466 ; 10.637 ; Rise       ; clk_hz_sig      ;
;  led_test[6] ; clk_hz_sig ; 10.374 ; 10.581 ; Rise       ; clk_hz_sig      ;
;  led_test[7] ; clk_hz_sig ; 10.165 ; 10.300 ; Rise       ; clk_hz_sig      ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; com[*]       ; clk_hz_sig ; 3.708 ; 3.842 ; Rise       ; clk_hz_sig      ;
;  com[0]      ; clk_hz_sig ; 4.642 ; 4.443 ; Rise       ; clk_hz_sig      ;
;  com[1]      ; clk_hz_sig ; 4.019 ; 4.192 ; Rise       ; clk_hz_sig      ;
;  com[2]      ; clk_hz_sig ; 3.980 ; 4.171 ; Rise       ; clk_hz_sig      ;
;  com[3]      ; clk_hz_sig ; 4.152 ; 4.320 ; Rise       ; clk_hz_sig      ;
;  com[4]      ; clk_hz_sig ; 3.833 ; 3.984 ; Rise       ; clk_hz_sig      ;
;  com[5]      ; clk_hz_sig ; 3.708 ; 3.842 ; Rise       ; clk_hz_sig      ;
;  com[6]      ; clk_hz_sig ; 4.305 ; 4.521 ; Rise       ; clk_hz_sig      ;
;  com[7]      ; clk_hz_sig ; 4.265 ; 4.439 ; Rise       ; clk_hz_sig      ;
; led_test[*]  ; clk_hz_sig ; 4.568 ; 4.459 ; Rise       ; clk_hz_sig      ;
;  led_test[1] ; clk_hz_sig ; 4.675 ; 4.574 ; Rise       ; clk_hz_sig      ;
;  led_test[2] ; clk_hz_sig ; 4.601 ; 4.522 ; Rise       ; clk_hz_sig      ;
;  led_test[3] ; clk_hz_sig ; 4.737 ; 4.628 ; Rise       ; clk_hz_sig      ;
;  led_test[5] ; clk_hz_sig ; 4.725 ; 4.619 ; Rise       ; clk_hz_sig      ;
;  led_test[6] ; clk_hz_sig ; 4.649 ; 4.565 ; Rise       ; clk_hz_sig      ;
;  led_test[7] ; clk_hz_sig ; 4.568 ; 4.459 ; Rise       ; clk_hz_sig      ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; led_test[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_test[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_test[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_test[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_test[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_test[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_test[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_test[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; com[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; com[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; com[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; com[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; com[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; com[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; com[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; com[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_test[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_test[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_test[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_test[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_test[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_test[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_test[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_test[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; com[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; com[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; com[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; com[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; com[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; com[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; com[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; com[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_test[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_test[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_test[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_test[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_test[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_test[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_test[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_test[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; com[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; com[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; com[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; com[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; com[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; com[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; com[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; com[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_hz_sig ; clk_hz_sig ; 38       ; 0        ; 0        ; 0        ;
; clk_sig    ; clk_hz_sig ; 3        ; 0        ; 0        ; 0        ;
; clk_hz_sig ; clk_in     ; 1        ; 1        ; 0        ; 0        ;
; clk_in     ; clk_in     ; 839      ; 0        ; 0        ; 0        ;
; clk_sig    ; clk_in     ; 1        ; 1        ; 0        ; 0        ;
; clk_sig    ; clk_sig    ; 6        ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_hz_sig ; clk_hz_sig ; 38       ; 0        ; 0        ; 0        ;
; clk_sig    ; clk_hz_sig ; 3        ; 0        ; 0        ; 0        ;
; clk_hz_sig ; clk_in     ; 1        ; 1        ; 0        ; 0        ;
; clk_in     ; clk_in     ; 839      ; 0        ; 0        ; 0        ;
; clk_sig    ; clk_in     ; 1        ; 1        ; 0        ; 0        ;
; clk_sig    ; clk_sig    ; 6        ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 26    ; 26   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Nov 16 11:31:59 2012
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk_in clk_in
    Info: create_clock -period 1.000 -name clk_hz_sig clk_hz_sig
    Info: create_clock -period 1.000 -name clk_sig clk_sig
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.466
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.466       -83.513 clk_in 
    Info:    -1.274        -4.985 clk_hz_sig 
    Info:    -0.312        -0.324 clk_sig 
Info: Worst-case hold slack is -0.103
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.103        -0.180 clk_in 
    Info:     0.392         0.000 clk_hz_sig 
    Info:     0.433         0.000 clk_sig 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -62.480 clk_in 
    Info:    -1.487       -16.357 clk_hz_sig 
    Info:    -1.487        -4.461 clk_sig 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.235
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.235       -73.085 clk_in 
    Info:    -1.090        -3.931 clk_hz_sig 
    Info:    -0.180        -0.180 clk_sig 
Info: Worst-case hold slack is -0.092
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.092        -0.159 clk_in 
    Info:     0.257         0.000 clk_hz_sig 
    Info:     0.383         0.000 clk_sig 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -62.480 clk_in 
    Info:    -1.487       -16.357 clk_hz_sig 
    Info:    -1.487        -4.461 clk_sig 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -rise_to [get_clocks {clk_hz_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_hz_sig}] -fall_to [get_clocks {clk_hz_sig}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.876
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.876       -13.981 clk_in 
    Info:     0.016         0.000 clk_hz_sig 
    Info:     0.426         0.000 clk_sig 
Info: Worst-case hold slack is -0.202
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.202        -0.391 clk_in 
    Info:     0.105         0.000 clk_hz_sig 
    Info:     0.166         0.000 clk_sig 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -45.450 clk_in 
    Info:    -1.000       -11.000 clk_hz_sig 
    Info:    -1.000        -3.000 clk_sig 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 220 megabytes
    Info: Processing ended: Fri Nov 16 11:32:00 2012
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


