Classic Timing Analyzer report for barrel
Sun Nov 08 10:32:19 2015
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                              ;
+------------------------------+-------+---------------+----------------------------------+------------------+------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From             ; To               ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+------------------+------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 7.326 ns                         ; data_in[4]       ; data_out[5]~reg0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.805 ns                         ; data_out[3]~reg0 ; data_out[3]      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.279 ns                        ; sel[1]           ; data_out[1]~reg0 ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 271.15 MHz ( period = 3.688 ns ) ; data_out[2]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                  ;                  ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+------------------+------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C20F484C7       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                       ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From             ; To               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 271.15 MHz ( period = 3.688 ns )               ; data_out[2]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.450 ns                ;
; N/A   ; 279.88 MHz ( period = 3.573 ns )               ; data_out[6]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A   ; 288.02 MHz ( period = 3.472 ns )               ; data_out[6]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.234 ns                ;
; N/A   ; 289.94 MHz ( period = 3.449 ns )               ; data_out[2]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.211 ns                ;
; N/A   ; 293.77 MHz ( period = 3.404 ns )               ; data_out[0]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.165 ns                ;
; N/A   ; 294.29 MHz ( period = 3.398 ns )               ; data_out[0]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.159 ns                ;
; N/A   ; 294.38 MHz ( period = 3.397 ns )               ; data_out[6]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.159 ns                ;
; N/A   ; 296.82 MHz ( period = 3.369 ns )               ; data_out[0]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.131 ns                ;
; N/A   ; 299.76 MHz ( period = 3.336 ns )               ; data_out[4]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A   ; 303.40 MHz ( period = 3.296 ns )               ; data_out[1]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.058 ns                ;
; N/A   ; 309.21 MHz ( period = 3.234 ns )               ; data_out[0]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.995 ns                ;
; N/A   ; 310.66 MHz ( period = 3.219 ns )               ; data_out[3]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.980 ns                ;
; N/A   ; 310.85 MHz ( period = 3.217 ns )               ; data_out[7]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.977 ns                ;
; N/A   ; 311.53 MHz ( period = 3.210 ns )               ; data_out[6]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.971 ns                ;
; N/A   ; 313.48 MHz ( period = 3.190 ns )               ; data_out[2]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.951 ns                ;
; N/A   ; 317.26 MHz ( period = 3.152 ns )               ; data_out[4]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.914 ns                ;
; N/A   ; 323.31 MHz ( period = 3.093 ns )               ; data_out[0]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A   ; 324.99 MHz ( period = 3.077 ns )               ; data_out[4]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.839 ns                ;
; N/A   ; 325.84 MHz ( period = 3.069 ns )               ; data_out[6]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.831 ns                ;
; N/A   ; 326.05 MHz ( period = 3.067 ns )               ; data_out[3]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A   ; 326.37 MHz ( period = 3.064 ns )               ; data_out[2]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.826 ns                ;
; N/A   ; 326.80 MHz ( period = 3.060 ns )               ; data_out[7]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.821 ns                ;
; N/A   ; 326.90 MHz ( period = 3.059 ns )               ; data_out[6]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.820 ns                ;
; N/A   ; 327.12 MHz ( period = 3.057 ns )               ; data_out[1]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.819 ns                ;
; N/A   ; 329.49 MHz ( period = 3.035 ns )               ; data_out[3]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.796 ns                ;
; N/A   ; 333.11 MHz ( period = 3.002 ns )               ; data_out[4]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.763 ns                ;
; N/A   ; 335.12 MHz ( period = 2.984 ns )               ; data_out[0]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.746 ns                ;
; N/A   ; 337.84 MHz ( period = 2.960 ns )               ; data_out[3]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.721 ns                ;
; N/A   ; 341.88 MHz ( period = 2.925 ns )               ; data_out[7]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.685 ns                ;
; N/A   ; 346.14 MHz ( period = 2.889 ns )               ; data_out[5]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.650 ns                ;
; N/A   ; 349.16 MHz ( period = 2.864 ns )               ; data_out[5]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.624 ns                ;
; N/A   ; 351.25 MHz ( period = 2.847 ns )               ; data_out[2]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.608 ns                ;
; N/A   ; 352.24 MHz ( period = 2.839 ns )               ; data_out[4]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.600 ns                ;
; N/A   ; 355.37 MHz ( period = 2.814 ns )               ; data_out[5]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.575 ns                ;
; N/A   ; 356.51 MHz ( period = 2.805 ns )               ; data_out[1]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.566 ns                ;
; N/A   ; 357.27 MHz ( period = 2.799 ns )               ; data_out[1]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.560 ns                ;
; N/A   ; 359.20 MHz ( period = 2.784 ns )               ; data_out[7]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.545 ns                ;
; N/A   ; 359.32 MHz ( period = 2.783 ns )               ; data_out[6]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.544 ns                ;
; N/A   ; 359.97 MHz ( period = 2.778 ns )               ; data_out[0]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.539 ns                ;
; N/A   ; 360.36 MHz ( period = 2.775 ns )               ; data_out[0]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.536 ns                ;
; N/A   ; 367.11 MHz ( period = 2.724 ns )               ; data_out[3]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.484 ns                ;
; N/A   ; 369.96 MHz ( period = 2.703 ns )               ; data_out[7]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.463 ns                ;
; N/A   ; 370.23 MHz ( period = 2.701 ns )               ; data_out[5]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.461 ns                ;
; N/A   ; 373.83 MHz ( period = 2.675 ns )               ; data_out[7]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.436 ns                ;
; N/A   ; 374.25 MHz ( period = 2.672 ns )               ; data_out[1]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.434 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[5]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.387 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[2]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.335 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[2]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.326 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[5]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.247 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[3]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.202 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[6]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.194 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[7]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.187 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[2]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.985 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[4]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.983 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[4]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.975 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[4]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[1]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.943 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[1]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.940 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[1]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.937 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[3]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.865 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[3]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.861 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[7]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.837 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[5]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.836 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[5]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.834 ns                ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------+
; tsu                                                                          ;
+-------+--------------+------------+------------+------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To               ; To Clock ;
+-------+--------------+------------+------------+------------------+----------+
; N/A   ; None         ; 7.326 ns   ; data_in[4] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 7.142 ns   ; data_in[4] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 7.067 ns   ; data_in[4] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 6.992 ns   ; data_in[4] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 6.829 ns   ; data_in[4] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 6.515 ns   ; data_in[6] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 6.449 ns   ; data_in[3] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 6.429 ns   ; data_in[2] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 6.414 ns   ; data_in[6] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 6.398 ns   ; Load       ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 6.393 ns   ; data_in[7] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 6.339 ns   ; data_in[6] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 6.305 ns   ; Load       ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 6.297 ns   ; data_in[3] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 6.265 ns   ; data_in[3] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 6.236 ns   ; data_in[7] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 6.212 ns   ; data_in[4] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 6.204 ns   ; data_in[4] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 6.204 ns   ; Load       ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 6.202 ns   ; data_in[4] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 6.190 ns   ; data_in[3] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 6.190 ns   ; data_in[2] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 6.176 ns   ; data_in[0] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 6.170 ns   ; data_in[0] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 6.152 ns   ; data_in[6] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 6.141 ns   ; data_in[0] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 6.135 ns   ; Load       ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 6.129 ns   ; Load       ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 6.129 ns   ; Load       ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 6.101 ns   ; data_in[7] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 6.063 ns   ; data_in[5] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 6.042 ns   ; Load       ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 6.041 ns   ; data_in[1] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 6.038 ns   ; data_in[5] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 6.011 ns   ; data_in[6] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 6.006 ns   ; data_in[0] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 6.001 ns   ; data_in[6] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.988 ns   ; data_in[5] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.965 ns   ; Load       ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.960 ns   ; data_in[7] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.954 ns   ; data_in[3] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 5.931 ns   ; data_in[2] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.879 ns   ; data_in[7] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.875 ns   ; data_in[5] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.865 ns   ; data_in[0] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.851 ns   ; data_in[7] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.830 ns   ; sel[0]     ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.805 ns   ; data_in[2] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.802 ns   ; data_in[1] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 5.801 ns   ; data_in[5] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.756 ns   ; data_in[0] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.725 ns   ; data_in[6] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 5.672 ns   ; data_in[3] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.660 ns   ; data_in[5] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.639 ns   ; sel[0]     ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 5.603 ns   ; data_in[7] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 5.588 ns   ; data_in[2] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 5.564 ns   ; sel[0]     ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.550 ns   ; data_in[1] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.550 ns   ; data_in[0] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.547 ns   ; data_in[0] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 5.544 ns   ; data_in[1] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 5.495 ns   ; sel[0]     ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.480 ns   ; sel[0]     ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 5.417 ns   ; data_in[1] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.375 ns   ; data_in[6] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.335 ns   ; data_in[3] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.331 ns   ; data_in[3] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 5.315 ns   ; data_in[2] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.306 ns   ; data_in[2] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.306 ns   ; sel[0]     ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.300 ns   ; sel[0]     ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 5.298 ns   ; sel[0]     ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.253 ns   ; data_in[7] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.250 ns   ; data_in[5] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.248 ns   ; data_in[5] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.965 ns   ; data_in[2] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 4.927 ns   ; data_in[1] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 4.924 ns   ; data_in[1] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 4.921 ns   ; data_in[1] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 4.659 ns   ; sel[1]     ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 4.641 ns   ; sel[1]     ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 4.596 ns   ; sel[1]     ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 4.433 ns   ; sel[1]     ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 4.347 ns   ; sel[1]     ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 4.179 ns   ; sel[1]     ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.154 ns   ; sel[1]     ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 4.151 ns   ; sel[1]     ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.138 ns   ; sel[2]     ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 4.138 ns   ; sel[2]     ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 4.138 ns   ; sel[2]     ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 3.874 ns   ; sel[2]     ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 3.874 ns   ; sel[2]     ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 3.874 ns   ; sel[2]     ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 3.874 ns   ; sel[2]     ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 3.874 ns   ; sel[2]     ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 3.672 ns   ; reset      ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 3.672 ns   ; reset      ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 3.672 ns   ; reset      ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 3.672 ns   ; reset      ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 3.672 ns   ; reset      ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 3.664 ns   ; reset      ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 3.664 ns   ; reset      ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 3.664 ns   ; reset      ; data_out[5]~reg0 ; clk      ;
+-------+--------------+------------+------------+------------------+----------+


+---------------------------------------------------------------------------------+
; tco                                                                             ;
+-------+--------------+------------+------------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From             ; To          ; From Clock ;
+-------+--------------+------------+------------------+-------------+------------+
; N/A   ; None         ; 7.805 ns   ; data_out[3]~reg0 ; data_out[3] ; clk        ;
; N/A   ; None         ; 7.290 ns   ; data_out[7]~reg0 ; data_out[7] ; clk        ;
; N/A   ; None         ; 7.151 ns   ; data_out[5]~reg0 ; data_out[5] ; clk        ;
; N/A   ; None         ; 6.896 ns   ; data_out[6]~reg0 ; data_out[6] ; clk        ;
; N/A   ; None         ; 6.889 ns   ; data_out[2]~reg0 ; data_out[2] ; clk        ;
; N/A   ; None         ; 6.854 ns   ; data_out[0]~reg0 ; data_out[0] ; clk        ;
; N/A   ; None         ; 6.799 ns   ; data_out[4]~reg0 ; data_out[4] ; clk        ;
; N/A   ; None         ; 6.552 ns   ; data_out[1]~reg0 ; data_out[1] ; clk        ;
+-------+--------------+------------+------------------+-------------+------------+


+------------------------------------------------------------------------------------+
; th                                                                                 ;
+---------------+-------------+-----------+------------+------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To               ; To Clock ;
+---------------+-------------+-----------+------------+------------------+----------+
; N/A           ; None        ; -3.279 ns ; sel[1]     ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -3.280 ns ; sel[1]     ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -3.281 ns ; sel[1]     ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -3.305 ns ; sel[1]     ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.309 ns ; sel[1]     ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -3.416 ns ; reset      ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -3.416 ns ; reset      ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -3.416 ns ; reset      ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -3.424 ns ; reset      ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -3.424 ns ; reset      ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -3.424 ns ; reset      ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -3.424 ns ; reset      ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.424 ns ; reset      ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -3.626 ns ; sel[2]     ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -3.626 ns ; sel[2]     ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -3.626 ns ; sel[2]     ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -3.626 ns ; sel[2]     ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.626 ns ; sel[2]     ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -3.890 ns ; sel[2]     ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -3.890 ns ; sel[2]     ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -3.890 ns ; sel[2]     ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -4.026 ns ; sel[1]     ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.084 ns ; sel[0]     ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.088 ns ; sel[0]     ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.090 ns ; sel[0]     ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.092 ns ; sel[0]     ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.122 ns ; sel[0]     ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.207 ns ; sel[1]     ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -4.260 ns ; sel[1]     ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.673 ns ; data_in[1] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.676 ns ; data_in[1] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.679 ns ; data_in[1] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.686 ns ; Load       ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.717 ns ; data_in[2] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.806 ns ; Load       ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.808 ns ; Load       ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.809 ns ; Load       ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.832 ns ; Load       ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.958 ns ; sel[0]     ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.988 ns ; sel[0]     ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.000 ns ; data_in[5] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.002 ns ; data_in[5] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.005 ns ; data_in[7] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.052 ns ; sel[0]     ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.058 ns ; data_in[2] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.067 ns ; data_in[2] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.083 ns ; data_in[3] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -5.087 ns ; data_in[3] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.127 ns ; data_in[6] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.169 ns ; data_in[1] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.218 ns ; Load       ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.296 ns ; data_in[1] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.299 ns ; data_in[0] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -5.302 ns ; data_in[1] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.302 ns ; data_in[0] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.340 ns ; data_in[2] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.355 ns ; data_in[7] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.380 ns ; Load       ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.412 ns ; data_in[5] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.424 ns ; data_in[3] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.477 ns ; data_in[6] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.508 ns ; data_in[0] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.553 ns ; data_in[5] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.554 ns ; data_in[1] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.557 ns ; data_in[2] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.603 ns ; data_in[7] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.617 ns ; data_in[0] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.621 ns ; Load       ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.627 ns ; data_in[5] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.631 ns ; data_in[7] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.683 ns ; data_in[2] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.706 ns ; data_in[3] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.712 ns ; data_in[7] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.740 ns ; data_in[5] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.753 ns ; data_in[6] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.758 ns ; data_in[0] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.763 ns ; data_in[6] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.790 ns ; data_in[5] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -5.793 ns ; data_in[1] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.815 ns ; data_in[5] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.853 ns ; data_in[7] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.893 ns ; data_in[0] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.904 ns ; data_in[6] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.922 ns ; data_in[0] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.928 ns ; data_in[0] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.942 ns ; data_in[3] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.942 ns ; data_in[2] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.954 ns ; data_in[4] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.956 ns ; data_in[4] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.964 ns ; data_in[4] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.988 ns ; data_in[7] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -6.017 ns ; data_in[3] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -6.049 ns ; data_in[3] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -6.091 ns ; data_in[6] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -6.145 ns ; data_in[7] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -6.166 ns ; data_in[6] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -6.181 ns ; data_in[2] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -6.201 ns ; data_in[3] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -6.267 ns ; data_in[6] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -6.581 ns ; data_in[4] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -6.744 ns ; data_in[4] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -6.819 ns ; data_in[4] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -6.894 ns ; data_in[4] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -7.078 ns ; data_in[4] ; data_out[5]~reg0 ; clk      ;
+---------------+-------------+-----------+------------+------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Sun Nov 08 10:32:19 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off barrel -c barrel --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 271.15 MHz between source register "data_out[2]~reg0" and destination register "data_out[5]~reg0" (period= 3.688 ns)
    Info: + Longest register to register delay is 3.450 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y20_N21; Fanout = 2; REG Node = 'data_out[2]~reg0'
        Info: 2: + IC(0.600 ns) + CELL(0.178 ns) = 0.778 ns; Loc. = LCCOMB_X1_Y20_N16; Fanout = 2; COMB Node = 'Mux7~1180'
        Info: 3: + IC(0.313 ns) + CELL(0.319 ns) = 1.410 ns; Loc. = LCCOMB_X1_Y20_N4; Fanout = 2; COMB Node = 'Mux7~1188'
        Info: 4: + IC(0.313 ns) + CELL(0.516 ns) = 2.239 ns; Loc. = LCCOMB_X1_Y20_N26; Fanout = 2; COMB Node = 'data_out[1]~99'
        Info: 5: + IC(0.798 ns) + CELL(0.413 ns) = 3.450 ns; Loc. = LCFF_X2_Y20_N11; Fanout = 2; REG Node = 'data_out[5]~reg0'
        Info: Total cell delay = 1.426 ns ( 41.33 % )
        Info: Total interconnect delay = 2.024 ns ( 58.67 % )
    Info: - Smallest clock skew is 0.001 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.836 ns
            Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.970 ns) + CELL(0.602 ns) = 2.836 ns; Loc. = LCFF_X2_Y20_N11; Fanout = 2; REG Node = 'data_out[5]~reg0'
            Info: Total cell delay = 1.628 ns ( 57.40 % )
            Info: Total interconnect delay = 1.208 ns ( 42.60 % )
        Info: - Longest clock path from clock "clk" to source register is 2.835 ns
            Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.969 ns) + CELL(0.602 ns) = 2.835 ns; Loc. = LCFF_X1_Y20_N21; Fanout = 2; REG Node = 'data_out[2]~reg0'
            Info: Total cell delay = 1.628 ns ( 57.43 % )
            Info: Total interconnect delay = 1.207 ns ( 42.57 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Micro setup delay of destination is -0.038 ns
Info: tsu for register "data_out[5]~reg0" (data pin = "data_in[4]", clock pin = "clk") is 7.326 ns
    Info: + Longest pin to register delay is 10.200 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_F21; Fanout = 1; PIN Node = 'data_in[4]'
        Info: 2: + IC(6.447 ns) + CELL(0.319 ns) = 7.640 ns; Loc. = LCCOMB_X1_Y20_N12; Fanout = 2; COMB Node = 'Mux7~1183'
        Info: 3: + IC(0.541 ns) + CELL(0.319 ns) = 8.500 ns; Loc. = LCCOMB_X1_Y20_N22; Fanout = 2; COMB Node = 'Mux7~1189'
        Info: 4: + IC(0.311 ns) + CELL(0.178 ns) = 8.989 ns; Loc. = LCCOMB_X1_Y20_N26; Fanout = 2; COMB Node = 'data_out[1]~99'
        Info: 5: + IC(0.798 ns) + CELL(0.413 ns) = 10.200 ns; Loc. = LCFF_X2_Y20_N11; Fanout = 2; REG Node = 'data_out[5]~reg0'
        Info: Total cell delay = 2.103 ns ( 20.62 % )
        Info: Total interconnect delay = 8.097 ns ( 79.38 % )
    Info: + Micro setup delay of destination is -0.038 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.836 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.970 ns) + CELL(0.602 ns) = 2.836 ns; Loc. = LCFF_X2_Y20_N11; Fanout = 2; REG Node = 'data_out[5]~reg0'
        Info: Total cell delay = 1.628 ns ( 57.40 % )
        Info: Total interconnect delay = 1.208 ns ( 42.60 % )
Info: tco from clock "clk" to destination pin "data_out[3]" through register "data_out[3]~reg0" is 7.805 ns
    Info: + Longest clock path from clock "clk" to source register is 2.836 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.970 ns) + CELL(0.602 ns) = 2.836 ns; Loc. = LCFF_X2_Y20_N1; Fanout = 2; REG Node = 'data_out[3]~reg0'
        Info: Total cell delay = 1.628 ns ( 57.40 % )
        Info: Total interconnect delay = 1.208 ns ( 42.60 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Longest register to pin delay is 4.692 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X2_Y20_N1; Fanout = 2; REG Node = 'data_out[3]~reg0'
        Info: 2: + IC(1.696 ns) + CELL(2.996 ns) = 4.692 ns; Loc. = PIN_F8; Fanout = 0; PIN Node = 'data_out[3]'
        Info: Total cell delay = 2.996 ns ( 63.85 % )
        Info: Total interconnect delay = 1.696 ns ( 36.15 % )
Info: th for register "data_out[1]~reg0" (data pin = "sel[1]", clock pin = "clk") is -3.279 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.835 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.969 ns) + CELL(0.602 ns) = 2.835 ns; Loc. = LCFF_X1_Y20_N27; Fanout = 2; REG Node = 'data_out[1]~reg0'
        Info: Total cell delay = 1.628 ns ( 57.43 % )
        Info: Total interconnect delay = 1.207 ns ( 42.57 % )
    Info: + Micro hold delay of destination is 0.286 ns
    Info: - Shortest pin to register delay is 6.400 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_E1; Fanout = 8; PIN Node = 'sel[1]'
        Info: 2: + IC(4.907 ns) + CELL(0.513 ns) = 6.304 ns; Loc. = LCCOMB_X1_Y20_N26; Fanout = 2; COMB Node = 'data_out[1]~99'
        Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 6.400 ns; Loc. = LCFF_X1_Y20_N27; Fanout = 2; REG Node = 'data_out[1]~reg0'
        Info: Total cell delay = 1.493 ns ( 23.33 % )
        Info: Total interconnect delay = 4.907 ns ( 76.67 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Sun Nov 08 10:32:19 2015
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


