# 基本D触发器
D触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关。在两个有效的脉冲边沿之间，D的跳转不会影响触发器存储的值，但是在脉冲边沿到来之前，输入端D必须有足够的建立时间，保证信号稳定。

请用Verilog实现下表所示的上升沿触发的D触发器的基本功能。

## 输入格式
d, clk

## 输出格式
q

**提示**：用always语句实现。