# 第八章 PULPino

## 1. PULP介绍
PULP（Parallel Ultra-Low Power）项目由瑞士苏黎世联邦理工大学（ETH Zürich）的综合系统实验室（IIS：Integrated Systems laboratory）和意大利博洛尼亚大学（University of Bologna）的高能效嵌入式研究组（EEES：Energy-efficient Embedded Systems）联合设计研发，目的是实现一个开放、可扩展的SoC，并且总体功耗在mW级，能效达到pJ/op[1]。</br>
该项目的现实意义在于满足IoT（Internet of Thing）设备对计算能力的需求，当前，IoT设备的数量与日俱增，具有的功能也越来越多，可以获取周边的图像、环境参数等大量数据，进行如人脸识别等应用，但是这需要大量的计算能力，当前的IoT设备无法满足该需求，只能将数据通过无线的模式发送到计算平台进行集中计算，但是通信又需要消耗大量的能量，对于靠电池供电的IoT设备而言，这样做无疑降低了其使用寿命。为了解决上述问题，出现了特定应用加速器，应用在IoT设备上作为扩展，既降低了功耗，又实现了高的计算能力，但是这种方式的缺点就是缺乏灵活性，特定应用加速器是某一种特定运算的ASIC，功能有限，PULP弥补了这条鸿沟，其通过架构的优化设计，实现了既拥有强大的计算能力，又满足IoT设备低功耗需求，同时还具有通用处理器的灵活性。其架构设计如图8-1所示。</br>
![图8-1 PULP架构设计[2]](assets/PULP_Arch.png)</br>
从图8-1的右半边可以发现PULP是一个多核SoC，其处理器核目前有两种，一种是采用OpenRISC指令集的OR10N，另一种是采用RISC-V指令集的RI5CY。除了多核设计，为了实现低功耗、高性能的目的，PULP还采用了如下一些优化设计：</br>
(1)指令集扩展：PULP扩展了原有的指令集，使得其支持以下特性（详细内容会在本章后续部分依次介绍）。</br>
*算术指令扩展（ALU Extension）
*硬件循环（Hardware Loop）
*地址自增的访存指令（post-incrementing Load & Strore Instruciton）
*乘累加指令（Multiply-Accumulate）
*向量操作（Vectorial）
(2)共享指令缓存：多个处理器核共享一个L1指令缓存，避免了为了维护缓存一致性带来的复杂性，而且采用的是SCM（Standard Cell based Memories），可以在更低的电压下工作，从而进一步降低了功耗。</br>
(3)指令预取Buffer：共享的指令缓存可能会由于多个处理器核同时访问，而增加延迟，为此，为每个处理器设计了一个指令预取Buffer，该Buffer的大小一般是指令缓存line的大小，比如128bit。同时，对于RISC-V指令集而言，该指令预取Buffer还实现了16bit压缩指令扩展为32bit。</br>
(4)紧耦合数据缓存：使用的是Scratchpad Memroy，分为多个bank，一般为8KB，每个bank还对应一个SCM，一般为1KB。</br>
经过上述优化，可以大幅提高能效，在28nm工艺下，工作电压可以低至0.46V，功耗1mW，此时仍然有比较好的性能表现，主频40MHz，0.2GOPS[3]。</br>
PULP在研发过程中，已多次流片，如表8-1所示。</br>
表8-1 PULP流片情况<br>
| 名称          | 工艺    | 功耗                 |  主频  |时间    | 备注                               |
| -------------:|--------:|---------------------:|-------:|-------:|-----------------------------------:|
| Manny     | 180nm | 3 W @0.6V 1.5MHz | 1.25 MHz | 2015年 |四核, 64 kB二级缓存16KB紧耦合数据缓存，4KB指令缓存|
| Diego     | 180nm | 3 W @0.8V 15 MHz | 15 MHz | 2015年 |同上|
| Sid     | 180nm | 3 W @1.0V 15 MHz | 15 MHz | 2015年 |同上|
| Vivosoc     | 130nm | 45 mW @1.2V 40MHz | 140 MHz | 2015年 |用于生物医学信号采集，可穿戴设备上，双核|
| Vivosoc2     | 130nm | 20 mW @1.2V 50MHz | 64 MHz | 2016年 |同上，但是是四核|
| Vivosoc2.001     | 130nm | 20 mW @1.2V 50MHz | 64 MHz | 2016年 |同上|
| Mia_Wallace     | 65nm | 1 mW @1.2V 1MHz | 400 MHz | 2015年 |四核，其中有一个卷积码加速器|
| Fulmine     | 65nm | 13 mW @ 0.8 V, 104 MHz | 400 MHz | 2015年 |Mia_Wallace的改进型，增加了一个密码加速器|
| Artemis     | 65nm | 1 mW @1.2V 1MHz | 500 MHz | 2014年 |四核，每个处理器核增加了一个FPU|
| Hecate     | 65nm | 1 mW @1.2V 1MHz | 500 MHz | 2014年 |四核，共享两个FPU|
| Diana     | 65nm | 1 mW @1.2V 1MHz | 500 MHz | 2014年 |四核，1个标准FPU，3个裁剪的FPU|
| Phoebe     | 65nm | 22 mW @1.2V 100MHz | 500 MHz | 2015年 |Selene的改进版|
| Pulp     | 28nm | 8 mW @0.7V 10MHz | 475 MHz | 2013年 |四核|
| Pulpv2     | 28nm |  | 1000 MHz | 2014年 |四核|
| Pulpv3     | 28nm | 1.2 mW @ 0.6V, 50MHz | 66 MHz | 2015年 |同上，集成了一个卷积运算加速器|
| Honey_Bunny     | 28nm | 1 mW @1.2V 1MHz | 60 MHz | 2015年 |第一个使用RI5CY作为处理器核的PULP|



## 2. PULPino介绍
包括PULP与PULPino的关系、PULPino的结构组成、RI5CY、流片的性能
PULP低功耗的原因，功耗对比（在论文中有对比），以及可以工作在多种电压情况下

## 3. 向量算术指令
介绍什么是向量运算、RI5CY的向量运算指令、优势特点、实现等

## 4. 硬件循环
介绍硬件循环的原理、优势、实现等

## 5. post increment load/store指令
不知道准确的翻译是什么

## 6. 扩展算术指令


## 7. 基于Arty平台的移植试验（leishangwen）
官网上只是在zedboard上做了测试，而且是需要ARM配合，这里计划使用Arty平台测试，与Freedom E310的测试平台是同一个，移植后，可以独立运行，不需要ARM配合。同时，在移植过程中，就顺便讲解关键脚本、boot code、测试程序等。此外，还介绍调试过程，这个也是官网没有的。

## 参考文献
[1]PULP - An Open Parallel Ultra-Low-Power Processing-Platform, http://iis-projects.ee.ethz.ch/index.php/PULP,2017-8</br>
[2]Florian Zaruba, Updates on PULPino, The 5th RISC-V Workshop, 2016.</br>
[3]Michael Gautschi,etc,Near-Threshold RISC-V Core With DSP Extensions for Scalable IoT Endpoint Devices, IEEE Transactions on Very Large Scale Integration Systems</br>