Fitter report for pipeCPU
Thu Jun 15 18:24:46 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 15 18:24:46 2017      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; pipeCPU                                    ;
; Top-level Entity Name              ; pipeCPU                                    ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C35F672C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 3,365 / 33,216 ( 10 % )                    ;
;     Total combinational functions  ; 2,795 / 33,216 ( 8 % )                     ;
;     Dedicated logic registers      ; 1,368 / 33,216 ( 4 % )                     ;
; Total registers                    ; 1368                                       ;
; Total pins                         ; 80 / 475 ( 17 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 3,072 / 483,840 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4312 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4312 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4309    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Quartus II/projects/pipeCPU/output_files/pipeCPU.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,365 / 33,216 ( 10 % )   ;
;     -- Combinational with no register       ; 1997                      ;
;     -- Register only                        ; 570                       ;
;     -- Combinational with a register        ; 798                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2089                      ;
;     -- 3 input functions                    ; 446                       ;
;     -- <=2 input functions                  ; 260                       ;
;     -- Register only                        ; 570                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2616                      ;
;     -- arithmetic mode                      ; 179                       ;
;                                             ;                           ;
; Total registers*                            ; 1,368 / 34,593 ( 4 % )    ;
;     -- Dedicated logic registers            ; 1,368 / 33,216 ( 4 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 239 / 2,076 ( 12 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 80 / 475 ( 17 % )         ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )            ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 2 / 105 ( 2 % )           ;
; Total block memory bits                     ; 3,072 / 483,840 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%              ;
; Peak interconnect usage (total/H/V)         ; 43% / 42% / 45%           ;
; Maximum fan-out                             ; 1371                      ;
; Highest non-global fan-out                  ; 1359                      ;
; Total fan-out                               ; 15847                     ;
; Average fan-out                             ; 3.47                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3365 / 33216 ( 10 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1997                  ; 0                              ;
;     -- Register only                        ; 570                   ; 0                              ;
;     -- Combinational with a register        ; 798                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2089                  ; 0                              ;
;     -- 3 input functions                    ; 446                   ; 0                              ;
;     -- <=2 input functions                  ; 260                   ; 0                              ;
;     -- Register only                        ; 570                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2616                  ; 0                              ;
;     -- arithmetic mode                      ; 179                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1368                  ; 0                              ;
;     -- Dedicated logic registers            ; 1368 / 33216 ( 4 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 239 / 2076 ( 12 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 80                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 3072                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M4K                                         ; 2 / 105 ( 1 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 15847                 ; 0                              ;
;     -- Registered Connections               ; 5177                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 10                    ; 0                              ;
;     -- Output Ports                         ; 70                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock  ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op1[0] ; N25   ; 5        ; 65           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op1[1] ; N26   ; 5        ; 65           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op1[2] ; P25   ; 6        ; 65           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op1[3] ; AE14  ; 7        ; 33           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op2[0] ; AF14  ; 7        ; 33           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op2[1] ; AD13  ; 8        ; 33           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op2[2] ; AC13  ; 8        ; 33           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op2[3] ; C13   ; 3        ; 31           ; 36           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; resetn ; G26   ; 5        ; 65           ; 27           ; 1           ; 1359                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; hex1[0]        ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[1]        ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[2]        ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[3]        ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[4]        ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[5]        ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[6]        ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[0]        ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[1]        ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[2]        ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[3]        ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[4]        ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[5]        ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[6]        ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[0]        ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[1]        ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[2]        ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[3]        ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[4]        ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[5]        ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[6]        ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[0]        ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[1]        ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[2]        ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[3]        ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[4]        ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[5]        ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[6]        ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[0]        ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[1]        ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[2]        ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[3]        ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[4]        ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[5]        ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[6]        ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[0]        ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[1]        ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[2]        ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[3]        ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[4]        ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[5]        ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[6]        ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[0]        ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[1]        ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[2]        ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[3]        ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[4]        ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[5]        ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[6]        ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex8[0]        ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex8[1]        ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex8[2]        ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex8[3]        ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex8[4]        ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex8[5]        ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex8[6]        ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; inputLight[0]  ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; inputLight[1]  ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; inputLight[2]  ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; inputLight[3]  ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; inputLight[4]  ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; inputLight[5]  ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; inputLight[6]  ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; inputLight[7]  ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; outputLight[0] ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; outputLight[1] ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; outputLight[2] ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; outputLight[3] ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; outputLight[4] ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; testlight      ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 64 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 14 / 59 ( 24 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 14 / 58 ( 24 % ) ; 3.3V          ; --           ;
; 8        ; 11 / 56 ( 20 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; outputLight[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; inputLight[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; hex6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; hex6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; hex7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; hex7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; hex5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; inputLight[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; hex8[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; hex6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; hex8[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; hex8[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; hex5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; op2[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; outputLight[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; inputLight[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; inputLight[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; hex8[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; hex8[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; hex5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; op2[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; outputLight[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; inputLight[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; inputLight[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; hex5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; op1[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; outputLight[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; inputLight[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; hex5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; outputLight[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; op2[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; inputLight[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; op2[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; resetn                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; hex2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; hex2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; hex2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; hex2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; hex2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; hex1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; hex1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; hex1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; hex1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; hex2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; op1[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; op1[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; hex1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; hex1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; hex4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; hex4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; hex2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; op1[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; hex1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; hex4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; hex4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; hex4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; hex3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; hex3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; hex4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; hex3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; hex3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; hex4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; hex3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; hex3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; hex3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; hex7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; hex5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; hex5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; hex6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; hex6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; hex8[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; hex6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; hex7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; testlight                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; hex6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; hex7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; hex8[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; hex7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; hex7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                      ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pipeCPU                                           ; 3365 (0)    ; 1368 (0)                  ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 80   ; 0            ; 1997 (0)     ; 570 (0)           ; 798 (0)          ; |pipeCPU                                                                                                                                                 ;              ;
;    |BCD:BCD3|                                      ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 2 (2)            ; |pipeCPU|BCD:BCD3                                                                                                                                        ;              ;
;    |pipelined_computer:CPU|                        ; 3349 (0)    ; 1368 (0)                  ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1981 (0)     ; 570 (0)           ; 798 (0)          ; |pipeCPU|pipelined_computer:CPU                                                                                                                          ;              ;
;       |mux2x32:wb_stage|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 31 (31)          ; |pipeCPU|pipelined_computer:CPU|mux2x32:wb_stage                                                                                                         ;              ;
;       |pipedereg:de_reg|                           ; 132 (132)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 27 (27)           ; 102 (102)        ; |pipeCPU|pipelined_computer:CPU|pipedereg:de_reg                                                                                                         ;              ;
;       |pipeemreg:em_reg|                           ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (37)           ; 35 (35)          ; |pipeCPU|pipelined_computer:CPU|pipeemreg:em_reg                                                                                                         ;              ;
;       |pipeexe:exe_stage|                          ; 925 (5)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 883 (2)      ; 0 (0)             ; 42 (3)           ; |pipeCPU|pipelined_computer:CPU|pipeexe:exe_stage                                                                                                        ;              ;
;          |add4:ad4|                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 5 (5)            ; |pipeCPU|pipelined_computer:CPU|pipeexe:exe_stage|add4:ad4                                                                                               ;              ;
;          |alu:pipe_alu|                            ; 542 (542)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 536 (536)    ; 0 (0)             ; 6 (6)            ; |pipeCPU|pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu                                                                                           ;              ;
;          |mux2x32:judge_ealu|                      ; 283 (283)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (278)    ; 0 (0)             ; 5 (5)            ; |pipeCPU|pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu                                                                                     ;              ;
;          |mux2x32:muxa|                            ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 7 (7)            ; |pipeCPU|pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa                                                                                           ;              ;
;          |mux2x32:muxb|                            ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 16 (16)          ; |pipeCPU|pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb                                                                                           ;              ;
;       |pipeid:id_stage|                            ; 2075 (31)   ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1006 (30)    ; 488 (0)           ; 581 (1)          ; |pipeCPU|pipelined_computer:CPU|pipeid:id_stage                                                                                                          ;              ;
;          |equ:a_equ_b|                             ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |pipeCPU|pipelined_computer:CPU|pipeid:id_stage|equ:a_equ_b                                                                                              ;              ;
;          |fw:fw_instance|                          ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 8 (8)            ; |pipeCPU|pipelined_computer:CPU|pipeid:id_stage|fw:fw_instance                                                                                           ;              ;
;          |mux2x5:reg_wn|                           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pipeCPU|pipelined_computer:CPU|pipeid:id_stage|mux2x5:reg_wn                                                                                            ;              ;
;          |mux4x32:data_a|                          ; 713 (713)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 455 (455)    ; 0 (0)             ; 258 (258)        ; |pipeCPU|pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a                                                                                           ;              ;
;          |mux4x32:data_b|                          ; 713 (713)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 437 (437)    ; 0 (0)             ; 276 (276)        ; |pipeCPU|pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b                                                                                           ;              ;
;          |pipe_cu:cu|                              ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 8 (8)            ; |pipeCPU|pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu                                                                                               ;              ;
;          |regfile:rf|                              ; 1014 (1014) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 488 (488)         ; 508 (508)        ; |pipeCPU|pipelined_computer:CPU|pipeid:id_stage|regfile:rf                                                                                               ;              ;
;       |pipeif:if_stage|                            ; 95 (0)      ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 33 (0)           ; |pipeCPU|pipelined_computer:CPU|pipeif:if_stage                                                                                                          ;              ;
;          |adder:p4|                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |pipeCPU|pipelined_computer:CPU|pipeif:if_stage|adder:p4                                                                                                 ;              ;
;          |instmem:instruction_mem|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeCPU|pipelined_computer:CPU|pipeif:if_stage|instmem:instruction_mem                                                                                  ;              ;
;             |lpm_rom_irom:irom|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeCPU|pipelined_computer:CPU|pipeif:if_stage|instmem:instruction_mem|lpm_rom_irom:irom                                                                ;              ;
;                |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeCPU|pipelined_computer:CPU|pipeif:if_stage|instmem:instruction_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component                                ;              ;
;                   |altsyncram_mpb1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeCPU|pipelined_computer:CPU|pipeif:if_stage|instmem:instruction_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mpb1:auto_generated ;              ;
;          |mux4x32:nextpc|                          ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 33 (33)          ; |pipeCPU|pipelined_computer:CPU|pipeif:if_stage|mux4x32:nextpc                                                                                           ;              ;
;       |pipeir:inst_reg|                            ; 67 (67)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 64 (64)          ; |pipeCPU|pipelined_computer:CPU|pipeir:inst_reg                                                                                                          ;              ;
;       |pipemem:mem_stage|                          ; 44 (1)      ; 9 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (1)       ; 3 (0)             ; 24 (0)           ; |pipeCPU|pipelined_computer:CPU|pipemem:mem_stage                                                                                                        ;              ;
;          |io_in:inputPort|                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pipeCPU|pipelined_computer:CPU|pipemem:mem_stage|io_in:inputPort                                                                                        ;              ;
;          |io_out:outputPort|                       ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 2 (2)            ; |pipeCPU|pipelined_computer:CPU|pipemem:mem_stage|io_out:outputPort                                                                                      ;              ;
;          |lpm_ram_dq_dram:dram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeCPU|pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram                                                                                   ;              ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeCPU|pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component                                                   ;              ;
;                |altsyncram_38f1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeCPU|pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated                    ;              ;
;          |mux2x32:mem_io_mux|                      ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |pipeCPU|pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux                                                                                     ;              ;
;       |pipemwreg:mw_reg|                           ; 71 (71)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 56 (56)          ; |pipeCPU|pipelined_computer:CPU|pipemwreg:mw_reg                                                                                                         ;              ;
;       |pipepc:prog_cnt|                            ; 40 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 34 (0)           ; |pipeCPU|pipelined_computer:CPU|pipepc:prog_cnt                                                                                                          ;              ;
;          |dffe32:test|                             ; 40 (40)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 34 (34)          ; |pipeCPU|pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test                                                                                              ;              ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; inputLight[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; inputLight[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; inputLight[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; inputLight[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; inputLight[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; inputLight[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; inputLight[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; inputLight[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; outputLight[0] ; Output   ; --            ; --            ; --                    ; --  ;
; outputLight[1] ; Output   ; --            ; --            ; --                    ; --  ;
; outputLight[2] ; Output   ; --            ; --            ; --                    ; --  ;
; outputLight[3] ; Output   ; --            ; --            ; --                    ; --  ;
; outputLight[4] ; Output   ; --            ; --            ; --                    ; --  ;
; testlight      ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex8[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex8[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex8[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex8[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex8[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex8[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; hex8[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; op1[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; op1[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; op1[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; op1[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; op2[0]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; op2[1]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; op2[2]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; op2[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; clock          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; resetn         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                          ;
+---------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------+-------------------+---------+
; op1[0]                                                                    ;                   ;         ;
; op1[1]                                                                    ;                   ;         ;
; op1[2]                                                                    ;                   ;         ;
; op1[3]                                                                    ;                   ;         ;
; op2[0]                                                                    ;                   ;         ;
; op2[1]                                                                    ;                   ;         ;
; op2[2]                                                                    ;                   ;         ;
; op2[3]                                                                    ;                   ;         ;
; clock                                                                     ;                   ;         ;
; resetn                                                                    ;                   ;         ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ejal                       ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eshift                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ealuimm                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[2]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[3]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[4]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[5]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[6]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[7]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[0]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[1]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[2]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[3]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[4]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[5]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[6]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[7]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[8]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[9]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[10]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[11]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[12]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[13]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[14]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[15]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eimm[31]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[0]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[1]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[2]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[3]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[4]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[5]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[6]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[7]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[8]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[9]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[10]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[11]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[12]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[13]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[14]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[15]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[16]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[17]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[18]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[19]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[20]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[21]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[22]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[23]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[24]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[25]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[26]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[27]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[28]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[29]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[30]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|eb[31]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[0]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[1]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[2]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[3]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[4]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[5]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[6]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[7]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[8]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[9]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[10]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[11]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[12]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[13]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[14]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[15]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[16]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[17]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[18]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[19]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[20]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[21]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[22]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[23]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[24]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[25]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[26]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[27]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[28]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[29]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[30]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ea[31]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ealuc[0]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ealuc[1]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ealuc[2]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ealuc[3]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[0]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[1]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[2]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[3]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[4]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[2]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[3]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[4]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[5]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[6]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[7]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mwmem                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ewreg                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|em2reg                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ewmem                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[2]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[16]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[17]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ern0[1]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ern0[0]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[18]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[19]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ern0[3]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ern0[2]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[20]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|ern0[4]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[22]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[21]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[24]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[23]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[25]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mwreg                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mrn[1]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mrn[0]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mrn[4]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mrn[3]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mrn[2]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mm2reg                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][2]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][2]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][2]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][2]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][2]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][2]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][2]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][2]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][2]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][2]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[29]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[28]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[31]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[30]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[27]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[26]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[3]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][3]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][3]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][3]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][3]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][3]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][3]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][3]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][3]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][3]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][3]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[6]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[0]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][0]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][0]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][0]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][0]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][0]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][0]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][0]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][0]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][0]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][0]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[0]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[4]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[5]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[1]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[0]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[7]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[1]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][1]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][1]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][1]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][1]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][1]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][1]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][1]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][1]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][1]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][1]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[1]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][4]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][4]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][4]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][4]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][4]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][4]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][4]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][4]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][4]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][4]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][6]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][6]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][6]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][6]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][6]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][6]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][6]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][6]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][6]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][6]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][5]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][5]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][5]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][5]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][5]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][5]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][5]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][5]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][5]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][5]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][7]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][7]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][7]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][7]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][7]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][7]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][7]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][7]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][7]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][7]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[8]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[9]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[15]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[31]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][31]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][31]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][31]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][31]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][31]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][31]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][31]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][31]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][31]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][31] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[31]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[30]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[29]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[28]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[27]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[26]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[25]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[24]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[23]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[22]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[21]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[20]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[19]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[18]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[17]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[16]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[15]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[14]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[13]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[12]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[11]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[10]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[9]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipedereg:de_reg|epc4[8]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[28]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][28]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][28]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][28]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][28]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][28]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][28]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][28]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][28]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][28]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][28] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[27]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][27]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][27]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][27]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][27]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][27]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][27]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][27]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][27]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][27]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][27] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[30]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][30]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][30]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][30]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][30]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][30]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][30]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][30]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][30]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][30]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][30] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[29]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][29]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][29]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][29]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][29]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][29]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][29]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][29]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][29]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][29]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][29] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[26]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][26]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][26]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][26]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][26]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][26]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][26]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][26]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][26]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][26]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][26] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[24]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][24]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][24]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][24]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][24]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][24]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][24]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][24]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][24]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][24]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][24] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[25]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][25]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][25]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][25]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][25]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][25]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][25]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][25]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][25]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][25]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][25] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[23]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][23]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][23]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][23]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][23]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][23]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][23]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][23]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][23]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][23]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][23] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[22]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][22]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][22]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][22]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][22]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][22]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][22]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][22]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][22]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][22]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][22] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[21]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][21]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][21]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][21]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][21]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][21]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][21]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][21]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][21]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][21]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][21] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[19]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][19]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][19]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][19]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][19]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][19]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][19]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][19]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][19]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][19]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][19] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[18]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][18]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][18]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][18]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][18]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][18]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][18]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][18]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][18]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][18]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][18] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[8]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][8]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][8]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][8]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][8]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][8]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][8]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][8]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][8]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][8]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][8]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[20]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][20]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][20]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][20]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][20]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][20]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][20]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][20]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][20]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][20]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][20] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[17]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][17]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][17]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][17]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][17]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][17]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][17]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][17]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][17]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][17]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][17] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[16]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][16]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][16]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][16]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][16]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][16]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][16]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][16]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][16]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][16]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][16] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[15]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][15]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][15]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][15]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][15]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][15]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][15]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][15]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][15]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][15]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][15] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[14]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][14]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][14]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][14]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][14]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][14]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][14]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][14]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][14]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][14]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][14] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[13]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][13]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][13]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][13]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][13]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][13]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][13]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][13]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][13]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][13]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][13] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[12]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][12]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][12]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][12]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][12]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][12]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][12]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][12]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][12]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][12]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][12] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[10]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][10]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][10]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][10]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][10]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][10]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][10]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][10]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][10]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][10]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][10] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[9]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][9]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][9]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][9]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][9]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][9]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][9]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][9]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][9]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][9]   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][9]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|malu[11]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][11]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][11]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][11]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][11]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][11]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][11]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][11]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][11]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][11]  ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][11] ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[10]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[14]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[12]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[13]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|inst[11]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[7]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[5]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[4]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[3]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[2]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[2]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[2]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wm2reg                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wrn[1]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wrn[3]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wwreg                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wrn[0]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wrn[4]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wrn[2]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[3]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[3]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[0]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[0]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[0]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[1]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[1]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[1]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[4]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[4]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[6]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[6]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[6]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[5]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[5]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[5]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[7]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[7]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[7]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[31]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[31]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[31]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[31]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[30]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[29]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[28]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[27]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[26]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[25]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[24]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[23]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[22]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[21]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[20]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[19]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[18]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[17]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[16]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[15]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[14]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[13]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[12]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[11]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[10]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[28]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[28]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[28]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[27]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[27]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[27]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[30]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[30]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[30]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[29]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[29]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[29]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[26]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[26]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[26]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[24]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[24]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[24]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[25]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[25]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[25]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[23]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[23]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[23]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[22]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[22]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[22]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[21]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[21]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[21]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[19]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[19]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[19]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[18]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[18]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[18]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[8]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[8]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[8]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[20]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[20]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[20]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[17]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[17]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[17]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[16]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[16]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[16]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[15]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[15]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[15]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[14]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[14]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[14]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[13]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[13]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[13]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[12]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[12]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[12]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[10]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[10]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[10]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[9]                      ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[9]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[9]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipeemreg:em_reg|mb[11]                     ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|wmo[11]                    ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipemwreg:mw_reg|walu[11]                   ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[7]            ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[6]            ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[5]            ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[4]            ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[3]            ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[2]            ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[0]            ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[1]            ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[31]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[30]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[29]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[28]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[27]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[26]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[25]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[24]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[23]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[22]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[21]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[20]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[19]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[18]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[17]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[16]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[15]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[14]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[13]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[12]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[11]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[10]           ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[9]            ; 1                 ; 6       ;
;      - pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[8]            ; 1                 ; 6       ;
+---------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                ;
+----------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                 ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clock                                                                ; PIN_N2             ; 1371    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[3]                      ; LCFF_X27_Y17_N3    ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|fw:fw_instance|always0~0      ; LCCOMB_X38_Y22_N24 ; 167     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~1         ; LCCOMB_X44_Y17_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~11        ; LCCOMB_X41_Y16_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~13        ; LCCOMB_X41_Y16_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~14        ; LCCOMB_X41_Y16_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~15        ; LCCOMB_X41_Y16_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~16        ; LCCOMB_X40_Y16_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~17        ; LCCOMB_X41_Y16_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~18        ; LCCOMB_X36_Y23_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~20        ; LCCOMB_X47_Y20_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~22        ; LCCOMB_X48_Y19_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~23        ; LCCOMB_X48_Y19_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~24        ; LCCOMB_X47_Y20_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~26        ; LCCOMB_X47_Y20_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~28        ; LCCOMB_X47_Y20_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~29        ; LCCOMB_X40_Y23_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~3         ; LCCOMB_X40_Y23_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~30        ; LCCOMB_X47_Y20_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~31        ; LCCOMB_X36_Y23_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~32        ; LCCOMB_X40_Y23_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~33        ; LCCOMB_X40_Y23_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~34        ; LCCOMB_X40_Y23_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~35        ; LCCOMB_X47_Y20_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~36        ; LCCOMB_X48_Y19_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~37        ; LCCOMB_X48_Y19_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~38        ; LCCOMB_X47_Y20_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~4         ; LCCOMB_X44_Y17_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~5         ; LCCOMB_X40_Y23_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~6         ; LCCOMB_X40_Y23_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~7         ; LCCOMB_X44_Y17_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~8         ; LCCOMB_X44_Y17_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~9         ; LCCOMB_X40_Y23_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[14]~36                   ; LCCOMB_X35_Y19_N14 ; 23      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[26]~37                   ; LCCOMB_X33_Y19_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipemem:mem_stage|io_out:outputPort|always0~1 ; LCCOMB_X30_Y16_N24 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipemem:mem_stage|mem_we                      ; LCCOMB_X30_Y16_N22 ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[0]~1            ; LCCOMB_X34_Y19_N10 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; resetn                                                               ; PIN_G26            ; 1359    ; Async. clear              ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_N2   ; 1371    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; resetn                                                                                                                              ; 1359    ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[19]                                                                                     ; 202     ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[24]                                                                                     ; 201     ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[18]                                                                                     ; 199     ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[17]                                                                                     ; 199     ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[23]                                                                                     ; 198     ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[22]                                                                                     ; 198     ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[16]                                                                                     ; 198     ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[21]                                                                                     ; 197     ;
; pipelined_computer:CPU|pipeid:id_stage|fw:fw_instance|always0~0                                                                     ; 167     ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[1]~1                                                                        ; 104     ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[0]~0                                                                        ; 99      ;
; pipelined_computer:CPU|pipedereg:de_reg|eshift                                                                                      ; 92      ;
; pipelined_computer:CPU|pipedereg:de_reg|ealuimm                                                                                     ; 92      ;
; pipelined_computer:CPU|pipedereg:de_reg|ealuc[0]                                                                                    ; 82      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[2]~2                                                                        ; 71      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[3]~3                                                                        ; 57      ;
; pipelined_computer:CPU|pipedereg:de_reg|eimm[31]                                                                                    ; 51      ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux7~3                                                                        ; 48      ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux7~2                                                                        ; 48      ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux6~5                                                                        ; 48      ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux6~4                                                                        ; 48      ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|pcsource[0]~1                                                                     ; 47      ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux7~1                                                                        ; 47      ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux7~0                                                                        ; 47      ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux6~3                                                                        ; 47      ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux6~2                                                                        ; 47      ;
; pipelined_computer:CPU|pipedereg:de_reg|ealuc[2]                                                                                    ; 47      ;
; pipelined_computer:CPU|pipedereg:de_reg|ejal                                                                                        ; 43      ;
; pipelined_computer:CPU|pipedereg:de_reg|ealuc[1]                                                                                    ; 43      ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[7]                                                                                     ; 38      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[31]~8                                                                       ; 37      ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|if_flush                                                                          ; 34      ;
; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[0]~0                                                                           ; 33      ;
; pipelined_computer:CPU|pipeid:id_stage|fw:fw_instance|fwda[0]~5                                                                     ; 33      ;
; pipelined_computer:CPU|pipeid:id_stage|fw:fw_instance|fwda[1]~4                                                                     ; 33      ;
; pipelined_computer:CPU|pipeid:id_stage|fw:fw_instance|fwdb[0]~5                                                                     ; 33      ;
; pipelined_computer:CPU|pipeid:id_stage|fw:fw_instance|fwdb[1]~4                                                                     ; 33      ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[26]~37                                                                                  ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~38                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~37                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~36                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~35                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~34                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~33                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~32                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~31                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~30                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~29                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~28                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~26                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~24                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~23                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~22                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~20                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~18                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~17                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~16                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~15                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~14                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~13                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~11                                                                       ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~9                                                                        ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~8                                                                        ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~7                                                                        ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~6                                                                        ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~5                                                                        ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~4                                                                        ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~3                                                                        ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~1                                                                        ; 32      ;
; pipelined_computer:CPU|pipemwreg:mw_reg|wm2reg                                                                                      ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux7~5                                                                        ; 32      ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux6~1                                                                        ; 32      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[11]~31                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[9]~30                                                                                     ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[10]~29                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[12]~28                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[13]~27                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[14]~26                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[15]~25                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[16]~24                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[17]~23                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[20]~22                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[8]~21                                                                                     ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[18]~20                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[19]~19                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[21]~18                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[22]~17                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[23]~16                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[25]~15                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[24]~14                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[26]~13                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[29]~12                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[30]~11                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[27]~10                                                                                    ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[28]~9                                                                                     ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[31]~8                                                                                     ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[7]~7                                                                                      ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[5]~6                                                                                      ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[6]~5                                                                                      ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[4]~4                                                                                      ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[1]~3                                                                                      ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[0]~2                                                                                      ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[3]~1                                                                                      ; 31      ;
; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[2]                                                                                      ; 31      ;
; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[1]                                                                                      ; 31      ;
; pipelined_computer:CPU|mux2x32:wb_stage|y[2]~0                                                                                      ; 31      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[31]~9                                                                       ; 30      ;
; pipelined_computer:CPU|pipedereg:de_reg|ealuc[3]                                                                                    ; 28      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[4]~4                                                                        ; 25      ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[14]~36                                                                                  ; 23      ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[31]                                                                                      ; 20      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[21]~117                                                               ; 19      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[21]~106                                                               ; 18      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~19                                                                 ; 17      ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~129                                                                ; 16      ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~16                                                                ; 16      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~18                                                                 ; 16      ;
; pipelined_computer:CPU|pipeif:if_stage|mux4x32:nextpc|Mux25~0                                                                       ; 15      ;
; pipelined_computer:CPU|pipeid:id_stage|offset[18]~0                                                                                 ; 15      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[15]~18                                                                      ; 14      ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~18                                                                ; 14      ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~26                                                                 ; 14      ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[3]                                                                                     ; 14      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[21]~287                                                               ; 13      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[21]~286                                                               ; 13      ;
; pipelined_computer:CPU|pipemem:mem_stage|io_out:outputPort|mid[4]                                                                   ; 13      ;
; pipelined_computer:CPU|pipemem:mem_stage|io_out:outputPort|mid[2]                                                                   ; 13      ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[1]                                                                                      ; 12      ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[26]                                                                                     ; 12      ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[27]                                                                                     ; 12      ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[30]                                                                                      ; 12      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[6]~5                                                                        ; 12      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[1]~3                                                                        ; 12      ;
; pipelined_computer:CPU|pipemem:mem_stage|io_out:outputPort|mid[3]                                                                   ; 12      ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[0]                                                                                      ; 11      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[14]~13                                                                      ; 11      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[9]~12                                                                       ; 11      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[7]~7                                                                        ; 11      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[0]~2                                                                        ; 11      ;
; pipelined_computer:CPU|pipemem:mem_stage|io_out:outputPort|mid[1]                                                                   ; 11      ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[29]                                                                                     ; 10      ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|Equal0~0                                                                      ; 10      ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[18]                                                                                      ; 10      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[8]~11                                                                       ; 10      ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[27]                                                                                      ; 10      ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[28]                                                                                      ; 10      ;
; pipelined_computer:CPU|pipedereg:de_reg|eimm[9]                                                                                     ; 10      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[5]~6                                                                        ; 10      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[3]~1                                                                        ; 10      ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[2]~0                                                                        ; 10      ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[2]                                                                                     ; 10      ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|Mux31~21                                                                      ; 9       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[5]                                                                                      ; 9       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[20]                                                                                     ; 9       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[2]                                                                                      ; 9       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[2]~76                                                                 ; 9       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[2]~75                                                                 ; 9       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[2]~71                                                                 ; 9       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[16]~17                                                                      ; 9       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[19]                                                                                      ; 9       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[11]~16                                                                      ; 9       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[13]~15                                                                      ; 9       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[12]~14                                                                      ; 9       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[10]~10                                                                      ; 9       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[29]                                                                                      ; 9       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[3]                                                                                       ; 9       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[4]~4                                                                        ; 9       ;
; pipelined_computer:CPU|pipemem:mem_stage|io_out:outputPort|mid[0]                                                                   ; 9       ;
; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[4]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[0]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipemwreg:mw_reg|wwreg                                                                                       ; 8       ;
; pipelined_computer:CPU|pipemwreg:mw_reg|wrn[3]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[14]~213                                                               ; 8       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[21]~177                                                               ; 8       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[21]~168                                                               ; 8       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|Mux30~0                                                                       ; 8       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[3]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[28]                                                                                     ; 8       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[25]                                                                                     ; 8       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[2]~72                                                                 ; 8       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[17]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~35                                                                ; 8       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[21]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[20]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[22]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[25]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[24]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[26]                                                                                      ; 8       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[14]~217                                                               ; 7       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[14]~214                                                               ; 7       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[21]~178                                                               ; 7       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[21]~170                                                               ; 7       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[21]~169                                                               ; 7       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[28]~101                                                               ; 7       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[6]~6                                                                        ; 7       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[23]                                                                                      ; 7       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[27]~121                                                               ; 6       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~70                                                                 ; 6       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|comb~5                                                                            ; 6       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|comb~3                                                                            ; 6       ;
; pipelined_computer:CPU|pipeid:id_stage|fw:fw_instance|always1~2                                                                     ; 6       ;
; pipelined_computer:CPU|pipeid:id_stage|fw:fw_instance|always2~2                                                                     ; 6       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[15]~23                                                                      ; 6       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~53                                                                ; 6       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[5]~7                                                                        ; 6       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[16]                                                                                      ; 6       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~21                                                                ; 6       ;
; pipelined_computer:CPU|pipedereg:de_reg|eimm[8]                                                                                     ; 6       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~9                                                                  ; 6       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[4]                                                                                     ; 6       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[5]                                                                                     ; 6       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[6]                                                                                     ; 6       ;
; pipelined_computer:CPU|pipedereg:de_reg|em2reg                                                                                      ; 6       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|regrt~1                                                                           ; 5       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|i_jr                                                                              ; 5       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|comb~7                                                                            ; 5       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[15]                                                                                     ; 5       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|comb~2                                                                            ; 5       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[4]                                                                                      ; 5       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|Mux16~2                                                                       ; 5       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|comb~0                                                                            ; 5       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[30]                                                                                     ; 5       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[31]                                                                                     ; 5       ;
; pipelined_computer:CPU|pipeemreg:em_reg|mrn[0]                                                                                      ; 5       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[31]~25                                                                      ; 5       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[30]~24                                                                      ; 5       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[9]~8                                                                        ; 5       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~30                                                                ; 5       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~46                                                                ; 5       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~42                                                                ; 5       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~33                                                                ; 5       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[2]                                                                                       ; 5       ;
; pipelined_computer:CPU|pipedereg:de_reg|eimm[6]                                                                                     ; 5       ;
; pipelined_computer:CPU|pipemem:mem_stage|io_out:outputPort|always0~1                                                                ; 5       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~154                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~153                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~152                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~151                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~150                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~149                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~148                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~147                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~146                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~145                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~144                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~143                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~284                                                                ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~283                                                                ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~27                                                                       ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~25                                                                       ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~21                                                                       ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~19                                                                       ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~12                                                                       ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~2                                                                        ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~0                                                                        ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|pcsource~0                                                                        ; 4       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[11]                                                                                     ; 4       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[13]                                                                                     ; 4       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[12]                                                                                     ; 4       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[14]                                                                                     ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[27]~125                                                               ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[28]~107                                                               ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[16]~26                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[17]~32                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[18]~31                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[19]~30                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[20]~29                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[21]~28                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[22]~27                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[23]~26                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[24]~25                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[25]~24                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[26]~23                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[27]~22                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[28]~21                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[29]~20                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxb|y[30]~19                                                                      ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux30                                                                         ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux31                                                                         ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|comb~1                                                                            ; 4       ;
; pipelined_computer:CPU|pipeid:id_stage|fw:fw_instance|always2~4                                                                     ; 4       ;
; pipelined_computer:CPU|pipeemreg:em_reg|mrn[2]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipeemreg:em_reg|mrn[3]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipeemreg:em_reg|mrn[4]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipeemreg:em_reg|mrn[1]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|ern[4]                                                                                     ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|ern[3]                                                                                     ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[24]~67                                                                ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~40                                                                 ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[29]~17                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~134                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~133                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~132                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~131                                                                         ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~43                                                                ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~33                                                                ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~44                                                                ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~43                                                                ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~29                                                                 ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[7]~5                                                                        ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~28                                                                 ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~25                                                                 ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~22                                                                 ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~21                                                                 ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~20                                                                 ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[17]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[20]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[18]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[19]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[21]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[22]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[23]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[24]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[25]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[26]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[27]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[28]                                                                                      ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~24                                                                ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~22                                                                ; 4       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[25]~291                                                               ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[24]~290                                                               ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[26]~289                                                               ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~96                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[27]~288                                                               ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|Mux31~22                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~91                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~155                                                                         ; 3       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[28]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[29]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[30]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[31]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|Decoder0~10                                                                       ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux27                                                                         ; 3       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[10]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux24                                                                         ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux25                                                                         ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux20                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[11]~282                                                               ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[11]~30                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[11]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux26                                                                         ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux22                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[9]~274                                                                ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[9]~29                                                                 ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[9]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux21                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[10]~266                                                               ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[10]~28                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[10]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux19                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[12]~258                                                               ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[12]~27                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[12]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux18                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[13]~250                                                               ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[13]~26                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[13]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux17                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[14]~242                                                               ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[14]~25                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[14]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux16                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[15]~234                                                               ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[15]~24                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[15]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux15                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[16]~233                                                               ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|Mux16~3                                                                       ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[16]~23                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[16]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux14                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[17]                                                                   ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[17]~22                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[17]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux11                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[20]                                                                   ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[20]~21                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[20]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux0                                                                          ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux23                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[8]~218                                                                ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[8]~20                                                                 ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[8]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux13                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[18]                                                                   ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[18]~19                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[18]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux12                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[19]                                                                   ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[19]~18                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[19]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux10                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[21]                                                                   ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[21]~17                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[21]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux9                                                                          ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[22]                                                                   ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[22]~16                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[22]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux8                                                                          ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux7                                                                          ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux6                                                                          ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux5                                                                          ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux4                                                                          ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux3                                                                          ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux2                                                                          ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux1                                                                          ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|aluc[1]~3                                                                         ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|comb~6                                                                            ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[23]                                                                   ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[23]~15                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[23]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[25]~14                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[25]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[24]~13                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[24]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[26]~12                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[26]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[29]~143                                                               ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[29]~11                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[29]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[30]~132                                                               ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[30]~10                                                                ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[30]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[27]~9                                                                 ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[27]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[28]~120                                                               ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~80                                                                 ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[28]~8                                                                 ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[28]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[31]~102                                                               ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[8]~31                                                                       ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[10]~30                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[11]~29                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[12]~28                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[13]~27                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~62                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~61                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~55                                                                 ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[31]~7                                                                 ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[31]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux28~21                                                                      ; 3       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[9]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_a|Mux29                                                                         ; 3       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[8]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[5]~6                                                                  ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[6]~5                                                                  ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[4]~4                                                                  ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[1]~100                                                                ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[1]~3                                                                  ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[1]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[7]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[0]~98                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~77                                                                ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[0]~2                                                                  ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|malu[0]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeir:inst_reg|inst[6]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[3]~1                                                                  ; 3       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|m2reg~0                                                                           ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|mm2reg                                                                                      ; 3       ;
; pipelined_computer:CPU|pipeemreg:em_reg|mwreg                                                                                       ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|mux2x32:mem_io_mux|y[2]~0                                                                  ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|ern[2]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|ern[0]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|ern[1]                                                                                     ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[3]~96                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[2]~84                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~64                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[2]~69                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[2]~68                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[4]~63                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~53                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~52                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~51                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~50                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[5]~54                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[17]~22                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~139                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[21]~21                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[20]~20                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[19]~19                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[18]~18                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[28]~16                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[27]~15                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[26]~14                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[25]~13                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[24]~12                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[23]~11                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[22]~10                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:muxa|y[14]~9                                                                       ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|Add3~0                                                                        ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~138                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|Add4~0                                                                        ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~137                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~136                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~135                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[4]~49                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~41                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~36                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]                                                                    ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~52                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~39                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~31                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[7]                                                                    ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~30                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|mux2x32:judge_ealu|y[6]~29                                                                 ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~128                                                                         ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~32                                                                ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|eimm[10]                                                                                    ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~25                                                                 ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[7]                                                                                       ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[11]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[9]                                                                                       ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[10]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[12]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[13]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[14]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[15]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[16]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~20                                                                 ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[31]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[8]                                                                                       ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~19                                                                 ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[29]                                                                                      ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~14                                                                ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~13                                                                 ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[5]                                                                                       ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[6]                                                                                       ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~10                                                                 ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|eb[1]                                                                                       ; 3       ;
; pipelined_computer:CPU|pipedereg:de_reg|ea[0]                                                                                       ; 3       ;
; BCD:BCD3|WideOr7~0                                                                                                                  ; 3       ;
; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|q_a[7] ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|Add0~0                                                                        ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|add4:ad4|y[5]~6                                                                            ; 3       ;
; pipelined_computer:CPU|pipeexe:exe_stage|add4:ad4|y[4]~4                                                                            ; 3       ;
; op2[3]                                                                                                                              ; 2       ;
; op2[2]                                                                                                                              ; 2       ;
; op2[1]                                                                                                                              ; 2       ;
; op2[0]                                                                                                                              ; 2       ;
; op1[3]                                                                                                                              ; 2       ;
; op1[2]                                                                                                                              ; 2       ;
; op1[1]                                                                                                                              ; 2       ;
; op1[0]                                                                                                                              ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~94                                                                ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~95                                                                ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftLeft0~130                                                                ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~93                                                                ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~94                                                                ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight0~92                                                                ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~92                                                                ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~156                                                                         ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|s~142                                                                         ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~91                                                                ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~90                                                                ; 2       ;
; pipelined_computer:CPU|pipeexe:exe_stage|alu:pipe_alu|ShiftRight1~88                                                                ; 2       ;
; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[0]~1                                                                           ; 2       ;
; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[2]                                                                             ; 2       ;
; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[3]                                                                             ; 2       ;
; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[4]                                                                             ; 2       ;
; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[5]                                                                             ; 2       ;
; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[6]                                                                             ; 2       ;
; pipelined_computer:CPU|pipepc:prog_cnt|dffe32:test|q[7]                                                                             ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[8]                                                                                      ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[9]                                                                                      ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[10]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[11]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[12]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[13]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[14]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[15]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[16]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[17]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[18]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[19]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[20]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[21]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[22]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[23]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[24]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[25]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[26]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[27]                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[1]                                                                                      ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[0]                                                                                      ; 2       ;
; pipelined_computer:CPU|pipemem:mem_stage|mem_we                                                                                     ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|i_lw~0                                                                            ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|i_jr~0                                                                            ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[2]                                                                                      ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[3]                                                                                      ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[4]                                                                                      ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[5]                                                                                      ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[6]                                                                                      ; 2       ;
; pipelined_computer:CPU|pipeir:inst_reg|dpc4[7]                                                                                      ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|pipe_cu:cu|jal                                                                               ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux16                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux15                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux14                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux13                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux12                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux10                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux11                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux9                                                                          ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux20                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux18                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux19                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux17                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux22                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux23                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|mux4x32:data_b|Mux21                                                                         ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][11]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][11]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][11]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][11]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][11]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][11]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][11]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][11]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][11]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][11]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][9]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][9]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][9]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][9]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][9]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][9]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][9]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][9]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][9]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][9]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][10]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][10]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][10]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][10]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][10]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][10]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][10]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][10]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][10]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][10]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][12]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][12]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][12]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][12]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][12]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][12]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][12]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][12]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][12]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][12]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][13]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][13]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][13]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][13]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][13]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][13]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][13]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][13]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][13]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][13]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][14]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][14]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][14]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][14]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][14]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][14]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][14]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][14]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][14]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][14]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][15]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][15]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][15]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][15]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][15]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][15]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][15]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][15]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][15]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][15]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][16]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][16]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][16]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][16]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][16]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][16]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][16]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][16]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][16]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][16]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][17]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][17]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][17]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][17]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][17]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][17]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][17]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][17]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][17]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][17]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][20]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][20]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][20]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][20]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][20]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][20]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][20]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][20]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][20]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][20]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][8]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][8]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][8]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][8]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][8]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][8]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][8]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][8]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][8]                                                                    ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][8]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][18]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][18]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][18]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][18]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][18]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][18]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][18]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[11][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[8][18]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[10][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[9][18]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[24][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[20][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[29][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[17][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[21][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[25][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[30][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[18][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[26][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[22][18]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[15][19]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[12][19]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[14][19]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[13][19]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[3][19]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[1][19]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[7][19]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[4][19]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[6][19]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[5][19]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[2][19]                                                                   ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[31][19]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[19][19]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[23][19]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[27][19]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[28][19]                                                                  ; 2       ;
; pipelined_computer:CPU|pipeid:id_stage|regfile:rf|register[16][19]                                                                  ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                       ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF              ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+-------------+----------------------+-----------------+-----------------+
; pipelined_computer:CPU|pipeif:if_stage|instmem:instruction_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mpb1:auto_generated|ALTSYNCRAM ; M4K  ; ROM         ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1    ; ./sc_instmem.mif ; M4K_X26_Y19 ; Don't care           ; Don't care      ; Don't care      ;
; pipelined_computer:CPU|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ALTSYNCRAM                    ; M4K  ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; ./sc_datamem.mif ; M4K_X26_Y20 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 6,140 / 94,460 ( 7 % ) ;
; C16 interconnects           ; 52 / 3,315 ( 2 % )     ;
; C4 interconnects            ; 3,380 / 60,840 ( 6 % ) ;
; Direct links                ; 801 / 94,460 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 1,726 / 33,216 ( 5 % ) ;
; R24 interconnects           ; 82 / 3,091 ( 3 % )     ;
; R4 interconnects            ; 4,168 / 81,294 ( 5 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.08) ; Number of LABs  (Total = 239) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 0                             ;
; 3                                           ; 3                             ;
; 4                                           ; 7                             ;
; 5                                           ; 5                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 4                             ;
; 10                                          ; 2                             ;
; 11                                          ; 8                             ;
; 12                                          ; 8                             ;
; 13                                          ; 11                            ;
; 14                                          ; 13                            ;
; 15                                          ; 16                            ;
; 16                                          ; 153                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.21) ; Number of LABs  (Total = 239) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 178                           ;
; 1 Clock                            ; 180                           ;
; 1 Clock enable                     ; 40                            ;
; 2 Clock enables                    ; 130                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.77) ; Number of LABs  (Total = 239) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 7                             ;
; 14                                           ; 13                            ;
; 15                                           ; 9                             ;
; 16                                           ; 44                            ;
; 17                                           ; 7                             ;
; 18                                           ; 14                            ;
; 19                                           ; 10                            ;
; 20                                           ; 9                             ;
; 21                                           ; 12                            ;
; 22                                           ; 10                            ;
; 23                                           ; 9                             ;
; 24                                           ; 12                            ;
; 25                                           ; 14                            ;
; 26                                           ; 12                            ;
; 27                                           ; 3                             ;
; 28                                           ; 2                             ;
; 29                                           ; 3                             ;
; 30                                           ; 6                             ;
; 31                                           ; 5                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.69) ; Number of LABs  (Total = 239) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 3                             ;
; 2                                                ; 2                             ;
; 3                                                ; 7                             ;
; 4                                                ; 10                            ;
; 5                                                ; 7                             ;
; 6                                                ; 14                            ;
; 7                                                ; 14                            ;
; 8                                                ; 13                            ;
; 9                                                ; 11                            ;
; 10                                               ; 17                            ;
; 11                                               ; 24                            ;
; 12                                               ; 22                            ;
; 13                                               ; 10                            ;
; 14                                               ; 11                            ;
; 15                                               ; 14                            ;
; 16                                               ; 22                            ;
; 17                                               ; 9                             ;
; 18                                               ; 4                             ;
; 19                                               ; 6                             ;
; 20                                               ; 6                             ;
; 21                                               ; 2                             ;
; 22                                               ; 3                             ;
; 23                                               ; 1                             ;
; 24                                               ; 4                             ;
; 25                                               ; 3                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.67) ; Number of LABs  (Total = 239) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 7                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 3                             ;
; 16                                           ; 8                             ;
; 17                                           ; 2                             ;
; 18                                           ; 5                             ;
; 19                                           ; 7                             ;
; 20                                           ; 2                             ;
; 21                                           ; 7                             ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 13                            ;
; 25                                           ; 7                             ;
; 26                                           ; 11                            ;
; 27                                           ; 16                            ;
; 28                                           ; 20                            ;
; 29                                           ; 18                            ;
; 30                                           ; 43                            ;
; 31                                           ; 34                            ;
; 32                                           ; 2                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "pipeCPU"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipeCPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.53 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 70 output pins without output pin load capacitance assignment
    Info (306007): Pin "inputLight[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inputLight[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inputLight[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inputLight[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inputLight[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inputLight[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inputLight[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inputLight[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outputLight[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outputLight[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outputLight[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outputLight[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "outputLight[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "testlight" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex8[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex8[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex8[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex8[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex8[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex8[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex8[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Quartus II/projects/pipeCPU/output_files/pipeCPU.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 803 megabytes
    Info: Processing ended: Thu Jun 15 18:24:47 2017
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Quartus II/projects/pipeCPU/output_files/pipeCPU.fit.smsg.


