<!--
 * @Author: TheWindISeek FAIZ030612@163.com
 * @Date: 2023-05-09 16:56:52
 * @LastEditors: TheWindISeek FAIZ030612@163.com
 * @LastEditTime: 2023-05-09 18:16:34
 * @FilePath: \VerilogProject\verilog.md
-->
计数器设计
伪随机码发生器设计
触发器的敏感变量为时钟沿和复位沿
时序逻辑的代码结构
寄存器右移
模二加
test bench 中时钟和复位写法


要用一个变量的时候
先用他
然后去rst信号那里给他清零
然后去声明他

https://blog.csdn.net/u011816009/article/details/104228223

wire与reg变量的区别

wire 搭配 assign

reg 在时序逻辑中使用
还在初始化时使用