

================================================================
== Vivado HLS Report for 'get_result'
================================================================
* Date:           Tue Apr  3 14:51:57 2018

* Version:        2017.4 (Build 2086221 on Fri Dec 15 21:13:33 MST 2017)
* Project:        exact_dot_product
* Solution:       base
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      4.11|        0.62|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+----------+
    |  Latency  |  Interval | Pipeline |
    | min | max | min | max |   Type   |
    +-----+-----+-----+-----+----------+
    |    4|    4|    1|    1| function |
    +-----+-----+-----+-----+----------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|     292|   1077|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      -|       -|      -|
|Memory           |        -|      -|       -|      -|
|Multiplexer      |        -|      -|       -|      9|
|Register         |        4|      -|     549|     33|
+-----------------+---------+-------+--------+-------+
|Total            |        4|      0|     841|   1119|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        1|      0|   ~0   |      2|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    N/A

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------+----------+-------+----+-----+------------+------------+
    |        Variable Name        | Operation| DSP48E| FF | LUT | Bitwidth P0| Bitwidth P1|
    +-----------------------------+----------+-------+----+-----+------------+------------+
    |index_assign_1_1_fu_251_p2   |     +    |      0|   0|   16|           2|           9|
    |r_V_2_fu_268_p2              |     +    |      0|   0|   16|           3|           9|
    |r_V_3_fu_293_p2              |     +    |      0|   0|   16|           3|           9|
    |r_V_4_fu_318_p2              |     +    |      0|   0|   16|           4|           9|
    |r_V_5_fu_343_p2              |     +    |      0|   0|   16|           4|           9|
    |r_V_6_fu_368_p2              |     +    |      0|   0|   16|           4|           9|
    |r_V_7_fu_393_p2              |     +    |      0|   0|   16|           4|           9|
    |r_V_8_fu_418_p2              |     +    |      0|   0|   16|           5|           9|
    |r_V_9_fu_443_p2              |     +    |      0|   0|   16|           5|           9|
    |tmp_37_fu_187_p2             |     +    |      0|   0|   15|           8|           8|
    |tmp_38_fu_177_p2             |     +    |      0|   0|   15|           8|           8|
    |addconv_fu_220_p2            |     -    |      0|   0|   16|           7|           9|
    |tmp_35_fu_212_p2             |     -    |      0|   0|   15|           1|           5|
    |sel_tmp1_fu_750_p2           |    and   |      0|   0|    8|           1|           1|
    |tmp_45_fu_487_p2             |    and   |      0|   0|    8|           1|           1|
    |tmp_48_fu_496_p2             |    and   |      0|   0|    8|           1|           1|
    |tmp_52_fu_506_p2             |    and   |      0|   0|    8|           1|           1|
    |tmp_55_fu_516_p2             |    and   |      0|   0|    8|           1|           1|
    |tmp_58_fu_526_p2             |    and   |      0|   0|    8|           1|           1|
    |tmp_59_fu_536_p2             |    and   |      0|   0|    8|           1|           1|
    |tmp_60_fu_546_p2             |    and   |      0|   0|    8|           1|           1|
    |tmp_61_fu_556_p2             |    and   |      0|   0|    8|           1|           1|
    |tmp_62_fu_566_p2             |    and   |      0|   0|    8|           1|           1|
    |tmp_27_fu_134_p3             |   ctlz   |      0|  73|   71|          64|           0|
    |tmp_29_fu_112_p3             |   ctlz   |      0|  73|   71|          64|           0|
    |tmp_32_fu_150_p3             |   ctlz   |      0|  73|   71|          64|           0|
    |tmp_s_fu_162_p3              |   ctlz   |      0|  73|   71|          64|           0|
    |tmp_31_fu_197_p2             |   icmp   |      0|   0|   13|           8|           9|
    |tmp_33_fu_157_p2             |   icmp   |      0|   0|   29|          64|           1|
    |tmp_34_fu_120_p2             |   icmp   |      0|   0|   29|          64|           1|
    |tmp_46_1_fu_245_p2           |   icmp   |      0|   0|   13|           9|           1|
    |tmp_49_1_fu_620_p2           |    or    |      0|   0|    8|           1|           1|
    |tmp_49_2_fu_630_p2           |    or    |      0|   0|    8|           1|           1|
    |tmp_49_3_fu_640_p2           |    or    |      0|   0|    8|           1|           1|
    |tmp_49_4_fu_650_p2           |    or    |      0|   0|    8|           1|           1|
    |tmp_49_5_fu_660_p2           |    or    |      0|   0|    8|           1|           1|
    |tmp_49_6_fu_670_p2           |    or    |      0|   0|    8|           1|           1|
    |tmp_49_7_fu_680_p2           |    or    |      0|   0|    8|           1|           1|
    |tmp_50_fu_610_p2             |    or    |      0|   0|    8|           1|           1|
    |agg_result_V_fu_755_p3       |  select  |      0|   0|   16|           1|           1|
    |leading_signs_V_1_fu_181_p3  |  select  |      0|   0|    8|           1|           8|
    |leading_signs_V_2_fu_202_p3  |  select  |      0|   0|    8|           1|           8|
    |leading_signs_V_fu_191_p3    |  select  |      0|   0|    8|           1|           8|
    |p_0265_1_fu_480_p3           |  select  |      0|   0|   10|           1|           1|
    |p_Repl2_s_fu_729_p3          |  select  |      0|   0|   10|           1|          10|
    |exponent_V_fu_468_p2         |    xor   |      0|   0|   13|           5|           6|
    |flipped_V_fu_86_p2           |    xor   |      0|   0|  135|           2|         128|
    |p_not1_fu_615_p2             |    xor   |      0|   0|    8|           1|           2|
    |p_not2_fu_625_p2             |    xor   |      0|   0|    8|           1|           2|
    |p_not3_fu_635_p2             |    xor   |      0|   0|    8|           1|           2|
    |p_not4_fu_645_p2             |    xor   |      0|   0|    8|           1|           2|
    |p_not5_fu_655_p2             |    xor   |      0|   0|    8|           1|           2|
    |p_not6_fu_665_p2             |    xor   |      0|   0|    8|           1|           2|
    |p_not7_fu_675_p2             |    xor   |      0|   0|    8|           1|           2|
    |p_not_fu_605_p2              |    xor   |      0|   0|    8|           1|           2|
    |rev1_fu_521_p2               |    xor   |      0|   0|    8|           1|           2|
    |rev2_fu_531_p2               |    xor   |      0|   0|    8|           1|           2|
    |rev3_fu_541_p2               |    xor   |      0|   0|    8|           1|           2|
    |rev4_fu_551_p2               |    xor   |      0|   0|    8|           1|           2|
    |rev5_fu_491_p2               |    xor   |      0|   0|    8|           1|           2|
    |rev6_fu_561_p2               |    xor   |      0|   0|    8|           1|           2|
    |rev8_fu_501_p2               |    xor   |      0|   0|    8|           1|           2|
    |rev_fu_511_p2                |    xor   |      0|   0|    8|           1|           2|
    |sel_tmp_fu_745_p2            |    xor   |      0|   0|    8|           1|           2|
    |tmp_49_8_fu_685_p2           |    xor   |      0|   0|    8|           1|           2|
    |tmp_49_9_fu_699_p2           |    xor   |      0|   0|    8|           1|           2|
    +-----------------------------+----------+-------+----+-----+------------+------------+
    |Total                        |          |      0| 292| 1077|         509|         349|
    +-----------------------------+----------+-------+----+-----+------------+------------+

    * Multiplexer: 
    +-----------+----+-----------+-----+-----------+
    |    Name   | LUT| Input Size| Bits| Total Bits|
    +-----------+----+-----------+-----+-----------+
    |ap_return  |   9|          2|   16|         32|
    +-----------+----+-----------+-----+-----------+
    |Total      |   9|          2|   16|         32|
    +-----------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+-----+----+-----+-----------+
    |                 Name                 |  FF | LUT| Bits| Const Bits|
    +--------------------------------------+-----+----+-----+-----------+
    |CompleteRegister_m_c_reg_763          |  128|   0|  128|          0|
    |CompleteRegister_m_cr_V_read_int_reg  |  128|   0|  128|          0|
    |ap_ce_reg                             |    1|   0|    1|          0|
    |ap_reg_pp0_iter3_tmp_31_reg_834       |    1|   0|    1|          0|
    |ap_return_int_reg                     |   16|   0|   16|          0|
    |leading_signs_V_1_reg_828             |    8|   0|    8|          0|
    |leading_signs_V_2_reg_839             |    8|   0|    8|          0|
    |p_Repl2_2_reg_777                     |    1|   0|    1|          0|
    |p_Result_s_22_reg_796                 |   64|   0|   64|          0|
    |p_Result_s_reg_785                    |   64|   0|   64|          0|
    |tmp_31_reg_834                        |    1|   0|    1|          0|
    |tmp_33_reg_812                        |    1|   0|    1|          0|
    |tmp_34_reg_791                        |    1|   0|    1|          0|
    |tmp_35_reg_849                        |    5|   0|    5|          0|
    |tmp_36_reg_822                        |    8|   0|    8|          0|
    |tmp_39_reg_801                        |    8|   0|    8|          0|
    |tmp_40_reg_806                        |    8|   0|    8|          0|
    |tmp_41_reg_844                        |    5|   0|    5|          0|
    |tmp_42_reg_854                        |    1|   0|    1|          0|
    |tmp_43_reg_859                        |    1|   0|    1|          0|
    |tmp_44_reg_869                        |    1|   0|    1|          0|
    |tmp_46_1_reg_864                      |    1|   0|    1|          0|
    |tmp_46_reg_874                        |    1|   0|    1|          0|
    |tmp_47_reg_880                        |    1|   0|    1|          0|
    |tmp_49_reg_886                        |    1|   0|    1|          0|
    |tmp_51_reg_892                        |    1|   0|    1|          0|
    |tmp_53_reg_898                        |    1|   0|    1|          0|
    |tmp_54_reg_904                        |    1|   0|    1|          0|
    |tmp_56_reg_910                        |    1|   0|    1|          0|
    |tmp_57_reg_916                        |    1|   0|    1|          0|
    |tmp_64_reg_922                        |    1|   0|    1|          0|
    |tmp_65_reg_928                        |    1|   0|    1|          0|
    |tmp_66_reg_934                        |    1|   0|    1|          0|
    |tmp_67_reg_940                        |    1|   0|    1|          0|
    |tmp_68_reg_946                        |    1|   0|    1|          0|
    |tmp_69_reg_952                        |    1|   0|    1|          0|
    |tmp_70_reg_958                        |    1|   0|    1|          0|
    |tmp_71_reg_964                        |    1|   0|    1|          0|
    |tmp_reg_817                           |    8|   0|    8|          0|
    |CompleteRegister_m_c_reg_763          |    1|   1|  128|          0|
    |p_Repl2_2_reg_777                     |   64|  32|    1|          0|
    +--------------------------------------+-----+----+-----+-----------+
    |Total                                 |  549|  33|  613|          0|
    +--------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------------+-----+-----+------------+------------------------------+--------------+
|           RTL Ports          | Dir | Bits|  Protocol  |         Source Object        |    C Type    |
+------------------------------+-----+-----+------------+------------------------------+--------------+
|ap_clk                        |  in |    1| ap_ctrl_hs |          get_result          | return value |
|ap_rst                        |  in |    1| ap_ctrl_hs |          get_result          | return value |
|ap_return                     | out |   16| ap_ctrl_hs |          get_result          | return value |
|ap_ce                         |  in |    1| ap_ctrl_hs |          get_result          | return value |
|CompleteRegister_m_cr_V_read  |  in |  128|   ap_none  | CompleteRegister_m_cr_V_read |    scalar    |
+------------------------------+-----+-----+------------+------------------------------+--------------+

