大学の実験（およそ3週間）でVerilogを用いて作成したCPUです。<br>
最初に完成した、ステージ化はされていなく、5クロック1サイクルで動くcpuがfinal_cpuのものです。スコアは14でした。<br>
次に作成した、これをステージ化させたものがcpu2です（パイプライン化はしていません）。スコアは14でした。<br>
その次に作成した、これをRV32Mにも対応させたものがcpu3です。スコアは35になりました。<br>
最後に、パイプライン化を目指したものの時間切れで作成途中で終わってしまったcpu4は、フォワーディング処理のみでストーリング処理までは実装できませんでした。<br>
実際に作成したCPUをFPGAに焼き、CPUの性能を測るベンチマークの結果が以下です（cpu3のものです）。
![cpu3](https://user-images.githubusercontent.com/71676398/211242592-c147a2af-243a-4c6b-9e11-8c70cf423d00.png)
