.model REG1BIT
.inputs A
.outputs O
.latch A O re NIL 0
.end
