Vivado, SystemVerilog, 타이밍 클로저, AXI 인터페이스 및 하드웨어 최적화를 다루는 FPGA 개발 지침입니다.
