2行政院國家科學委員會專題研究計畫成果報告
新型 65 奈米具 32 奈米通道長度之全空乏絕緣層上矽元件
A Novel Fully-Depleted Silicon-on-Insulator Device of 65-nm
generation node with 32-nm Channel Length
計畫編號：NSC 95-2221-E-009-300
執行期限：95 年 8 月 1 日至 96 年 7 月 31 日
主持人：趙天生 國立交通大學電子物理所教授
一、中文摘要
在本次報告中，邊際電場對於 65 奈米
世代的全空乏絕緣層上矽元件的影響已廣
泛地被研究。邊際電場引發之能障下降效
應所對於奈米尺寸的具高介電材料閘極絕
緣層之金氧半場效電晶體所造成的不規則
開關狀態特性劣化已被熱烈地研究中。這
是由於當閘極絕緣層之介電常數增加後，
在同樣的等效氧化層厚度下，其高介電常
數絕緣層的物理厚度將大幅增加，這將造
成在閘極間隙壁處的邊際電場降低所導
致。我們研究出此邊際電場引發之能障下
降可藉由使用氧化層/高介電常數絕緣層堆
疊結構來抑制住。此外，我們也將高介電
常數絕緣層應用在閘極間隙壁處來更進一
步地提升驅動電流和降低漏電流。這是由
於經由高介電常數材料之閘極間隙壁可增
強元件之邊際電場以提升元件之開關能力
與驅動電流，這也意味著此高介電常數材
料之閘極間隙壁可增加元件之閘極控制能
力。此技術將在未來更新製程世代中扮演
著關鍵的角色。
關鍵詞: 絕緣層上矽元件、邊際電場效應、
高介電常數材料之閘極間隙壁。
Abstract:
In this study, the fringing electric field
effect on 65 nm-node technology fully
depleted silicon-on-insulator (FD SOI) device
is comprehensively examined. A new
anomalous degradation in device
on-state/off-state characteristics on a
nanoscale metal-oxide-semiconductor
field-effect transistor (MOSFET) with high-
gate dielectrics is reported, the so-called
fringing-induced barrier lowering (FIBL).
This is due to the decrease in fringing electric
field and increase in the gate dielectric
thickness when gate dielectric permittivity
increased. We observe that FIBL can be
effectively suppressed using a stack gate
dielectric structure. In addition, we also
implement a high-offset spacer to further
improve the on-state driving current Ion to
approximately 26% higher than that of a
conventional silicon dioxide offset spacer and
reduce the off-state leakage current Ioff by
about 34%. This benefit is due to the
enhanced high vertical channel electric field
obtained via the offset spacer using a
high-material as a spacer. This enhanced
fringing electric field can markedly increase
Ion/Ioff current ratio and reduce subthreshold
swing (S-factor) to improve MOSFET
performance, which implies that
gate-to-channel controllability can be
improved markedly. This would play an
important role beyond the 65 nm-node
technology.
Keywords: Silicon-on-insulator, fringing
electric field, high-offset spacer dielectric.
N+
Poly Gate
VGS
VDS
Buried Oxide
N+
Source
N+
Drain
Drain
ExtensionP-Si
Gate Dielecrtric
tSi
Lg LoffsetLoffset
SpacerSpacer
Source
Extension
4的閘極間隙壁也將增加源極/汲極的串聯
電阻效應，這又將造成電晶體特性的劣
化，尤其是當電晶體通道微縮至奈米尺寸
時，源極/汲極的串聯電阻將佔整個源極和
汲極之間電阻的大部分，這嚴重的串聯電
阻效應最後會使得『啟動狀態』的驅動電
流嚴重下降。為了解決此一問題，高介電
常數介電質的閘極間隙壁材料將被使用來
增加『啟動狀態』的驅動電流和降低『關
閉狀態』的漏電流 [20][21]。
0.0 0.2 0.4 0.6 0.8 1.0
0.0
1.0x10-4
2.0x10-4
3.0x10-4
4.0x10-4
5.0x10-4
V
GS
=0.2V
V
GS
=0.6V
D
ra
in
C
u
rr
en
t
(A
/
m
)
Drain Voltage (V)
Single Layer
Gate Dielectric
SiO
2
Al
2
O
3
HfO
2
TiO
2
V
GS
=1.0V
(a)
70
72
74
76
78
80
82
80257.5
S
-F
ac
to
r
(m
V
/d
ec
ad
e)
Gate Dielectric Constant
3.9
Single Layer Gate Dielectric
(b)
圖 4 全空乏絕緣層上矽元件的單層閘極介
電質結構的（a）IDS- VDS 的特性（b）次臨
界擺幅值。
在本篇研究中，我們利用二維元件模
擬軟體 MEDICI 來研究 65 奈米製程世代之
全空乏絕緣層上矽元件的邊際電場效應的
影響。在下節中，我們利用單層高介電常
數閘極介電層結構來分析『邊際引發之能
障下降』現象。在下節中，我們利用堆疊
結構之高介電常數閘極介電層來改善與分
析『邊際引發之能障下降』現象。在 3.3
節中，我們更進一步地利用高介電常數介
電質來當作閘極間隙壁，來增強在下與下
節中被弱化的邊際電場以探討此邊際電場
對於元件的影響力。最後，我們可得出利
用高介電常數介電質來當作閘極間隙壁可
有效地改善閘極對通道的控制能力，且降
低『邊際引發之能障下降』（FIBL）現象。
三、模擬步驟
我們使用商業化之二維元件模擬軟體
MEDICI來模擬如同圖一中65奈米的絕緣層
上矽元件，其中的通道長度為 32 奈米、等
效閘極二氧化矽氧化層厚度為 1.2 奈米，
基體厚度為 15 奈米。基體、源極/汲極與
源極/汲極延伸區的掺雜濃度分別為 5x1018,
5x1020,與 1x1019 cm-3。而無法有效率微縮的
閘極間隙壁的寬度固定在 30 奈米。爲了研
究邊際場效應對元件特性的影響，我們用
了不同介電常數的材料當作閘極間隙壁介
電質，其中包括空氣 air（r=1）、二氧化
矽 SiO2（r=3.9）、氮化矽 SiN（r=7.5）、
三氧化二鋁 Al2O3（r=9）、二氧化鉿 HfO2
（r=25）以及二氧化鈦 TiO2（r=80）。
0 20 40 60 80
0.0
2.0x10-7
4.0x10-7
6.0x10-7
8.0x10-7
1.0x10-6
1.2x10-6
1.4x10-6
O
ff
-s
ta
te
Le
ak
ag
e
C
u
rr
en
t
I o
ff
(A
/
m
)
Gate Dielectric Constant
Off-state Region
V
GS
=0V, V
DS
=1.0V
Gate Dielectric Structure
Stack Layer
Single Layer
(a)
0 20 40 60 80
3.6x10-4
3.7x10-4
3.8x10-4
3.9x10-4
4.0x10-4
4.1x10-4
4.2x10-4
4.3x10-4
4.4x10-4
On-state Region
V
GS
=1.0V, V
DS
=1.0V
Gate Dielectric Structure
Stack Layer
Single Layer
O
n-
st
at
e
D
ri
vi
n
g
C
ur
re
n
tI
o
n
(A
/
m
)
Gate Dielectric Constant
(b)
圖 5 全空乏絕緣層上矽元件的單層閘極介
電質結構與多層結構的（a）關閉狀態的電
6極介電層厚度不能任意地增加，以降低會
損害元件性能的邊際電場效應。此外，矽
通道與高介電層之間的經常會存在一層低
介電常數的界面層（interfacial layer），
而這層低介電常數的界面層會有著較粗造
的表面以至於損害通道載子的遷移率。因
此，在沉積高介電層之前先成長一層非常
薄的緩衝二氧化矽層，可增進通道載子的
遷移率，並且避免低介電常數之界面層的
形成。這個方法與單層閘極高介電相比，
也可以減少閘極介電層的總厚度，因為在
同樣的等效氧化層厚度下，多一層二氧化
矽層也意味著靠高介電常數介電層所需要
取代的二氧化矽氧化層也較薄。
-0.048 -0.032 -0.016 0.000 0.016 0.032 0.048
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
Extension Extension
C
ha
n
ne
lP
ot
en
tia
l(
V
)
Lateral Channel Direction (m)
Off-state Region
V
GS
=0V, V
DS
=1.0V
Offset Spacer
air
SiO
2
Si
3
N
4
HfO
2
TiO
2
Channel
(a)
-0.010 -0.005 0.000 0.005 0.010
0.400
0.425
0.450
0.475
0.500
C
ha
n
ne
lP
o
te
n
ti
al
(V
)
Lateral Channel Direction (m)
Off-state Region
V
GS
=0V, V
DS
=1.0V
Offset Spacer
air
SiO
2
Si
3
N
4
HfO
2
TiO
2
(b)
圖 8 （a）表面通道位能與不同間隙壁介電
層介電常數的關係圖。（b）表面位能的最
低點表示的是電子能障的高度，當間隙壁
介電層介電常數增加，電子能障的高度也
隨之增加。
同樣的方法，我們令閘極介電層等效
厚度為 1.2 奈米，其中 0.6 奈米為緩衝二
氧化矽層來分析 FIBL 的效應。多層結構中
的高介電層之厚度是單層所需要的一半，
因此，多層結構閘極高介電層的垂直邊際
場效應跟單層二氧化矽閘極絕緣層結構相
比並不會被減弱的太多。圖 5（a）和圖 5
（b）分別顯示在多層閘極介電層結構中，
不同閘極介電層之介電常數與開啟狀態和
關閉狀態的電流變化關係。在多層閘極介
電層結構中，開啟狀態與關閉狀態的衰退
情形要比單層結構來的好。關閉狀態之漏
電流的衰退獲得了從上升七倍降到只有到
兩倍的改善，而開啟狀態電流的衰退也從
14％減少到 5％。由圖六的次起始擺幅可
知，與單層閘極介電層結構相比，閘極對
通道的控制能力已獲得了改善。多層閘極
介電層結構的 S 係數衰退率比單層閘極介
電層結構的 S 係數變化率來的低，它們分
別為 1.9mV/decade 和 8.6mV/decade。因
此，這樣的多層閘極介電層結構比較不受
FIBL 效應的影響。我們可以發現，多層閘
極介電層結構的驅動電流比單層閘極介電
層結構來的大，就像我們之前所提到的，
這是因為較少的垂直邊際電場衰減所致。
0 20 40 60 80
1.0x10-7
1.2x10-7
1.4x10-7
1.6x10-7
1.8x10-7
2.0x10-7
Spacer Dielectric constant
O
ff
-s
ta
te
Le
ak
ag
e
C
ur
re
nt
I o
ff
(A
/
m
)
Off-state Region
V
GS
=0V, V
DS
=1.0V
0.105
0.110
0.115
0.120
0.125
0.130
0.135
0.140
0.145
E
lectron
B
arrier
H
eig
ht
(V
)
圖 9 關閉狀態漏電流與電子能障高度對間
隙壁介電常數的關係圖。
-0.048 -0.032 -0.016 0.000 0.016 0.032 0.048
1019
1020
1021
E
le
ct
ro
n
C
on
ce
n
tr
at
io
n
(c
m
-3
)
Lateral Channel Direction (m)
Offset Spacer
air
SiO
2
Si
3
N
4
HfO
2
TiO
2
V
GS
=1.0V
V
DS
=1.0V
Extension ExtensionChannel
圖 10 在開啟狀態時，表面通道的電子濃度
對間隙壁介電常數的關係圖。
8就像我們所描述的關閉狀態，當閘極
電壓提供越負的偏壓，在閘極與汲極延伸
區域的電位差會越大。因此，垂直邊際電
場會更增加電子能障高度以及有效地降低
次臨界電流，並且明顯地增加次臨界擺幅
（S 係數）。而間隙壁的介電常數越大則垂
直邊際電場效應越顯著。圖十三顯示著 S
係數與間隙壁介電常數的關係圖；由於高
介電常數間隙壁增強了垂直邊際電場，次
臨界擺幅被改善了約 4mV/decade。因而，
由於可以降低待機能量（standby power）
的散失和增進元件的開關能力，高介電常
數的閘極間隙壁是奈米尺寸金氧半場效電
晶體必要的技術。
五、結論
在此研究中，垂直邊際電場效應在 65
奈米製程世代之全空乏絕緣層上矽元件已
經被深入地研究，例如：關閉狀態的漏電
流、開啟狀態的驅動電流、以及次臨界擺
幅（S係數）。我們研究 FIBL 效應以及更進
一步地運用多層閘極介電層結構來改善
它。我們也用高介電常數介電層間隙壁來
增進邊際電場效應以改善元件的性能。因
此，由於這樣的高邊際電場，奈米尺寸之
全空乏絕緣層上矽元件的閘極對通道的控
制能力明顯地增強了。這樣的元件表現著
較好的開啟狀態驅動電流以及關閉狀態漏
電流的特性，而且可以達成像低功率電晶
體的性能。因為優質的閘極控制能力，全
空乏絕緣層上矽元件的切換特性被顯著地
改善，如同 Ion/Ioff 電流比率和次臨界擺
幅。邊際電場效應將會在 65 奈米製程世代
技術扮演重要的角色。
參考文獻
[1] B. Doris, M. Ieong, H. Zhu, Y. Zhang,
M. Steen, W. Natzle, S. Callegari, V.
Narayanan, J. Cai, S. H. Ku, P. Jamison,
Y. Li, Z. Ren, V. Ku, D. Boyd, T.
Kanarsky, C. D’Emic, M. Newport, D. 
Dobuzinsky, S. Deshpande, J. Petrus, R.
Jammy and W. Haensch: IEDM Tech.
Dig. (2003) p. 631.
[2] A. Vandooren, A. Barr, L. Mathew, T. R.
White, S. Egley, D. Pham, M. Zavala, S.
Samavedam, J. Schaeffer, J. Conner,
B.-Y. Nguyen, B. E. White Jr., M. K.
Orlowski and J. Mogab: IEEE Electron
Device Lett. 24 (2003) 342.
[3] H. Y. Chen, C. Y. Chang, C. C. Huang,
T. X. Chung, S. D. Liu, J.-R. H.Y.-H.
Liu, Y. J. Chou, H. J. Wu, K. C. Shu, C.
K. Huang, J. W. You, J. J. Shin, C. K.
Chen, C. H. Lin, J. W. Hsu, B. C. Perng,
P. Y. Tsai, C. C. Chen, J. H. Shieh, H. J.
Tao, S. C. Chen, T. S. Gau and F. L.
Yang: 2005 Symp. VLSI Technology
(2005) p. 16.
[4] F. L. Yang, C. C. Huang, C. C. Huang, T.
X. Chung, H. Y. Chen, C. Y. Chang, H.
W. Chen, D. H. Lee, S. D. Liu, K. H.
Chen, C. K. Wen, S. M. Cheng, C. T.
Yang, L. W. Kung, C. L. Lee, Y. J. Chou,
F. Y. Liang, L. H. Shiu, J. W. You, K. C.
Shu, B. C. Chang, J. J. Shin, C. K. Chen,
T. S. Gau, P. W. Wang, B. W. Chan, P. F.
Hsu, J. H. Shieh, S. K.-H. Fung, C. H.
Diza, C.-M. M. Wu, Y. C. See, B. J. Lin,
M.-S. Liang, J. Y.-C. Sun and C. Hu:
2004 Symp. VLSI Technology (2004) p.
8.
[5] F. L. Yang, C. C. Huang, H. Y. Chen, J.
J. Liaw, T. X. Chung, H. W. Chen, C. Y.
Chang, C. C. Huang, K. H. Chen, D. H.
Lee, H. C. Tsao, C. K. Wen, S. M.
Cheng, Y. M. Sheu, K.W. Su, C. C.
Chen, T. L. Lee, S. C. Chen, C. J. Chen,
C. H. Chang, J. C. Lu, W. Chang, C. P.
Hou, Y. H. Chen, K. S. Chen, M. Lu, L.
W. Kung, Y. J. Chou, F. J. Liang, J. W.
You, K. C. Shu, B. C. Chang, J. J. Shin,
C. K. Chen, T. S. Gau, B. W. Chan, Y. C.
Huang, H. J. Tao, J. H. Chen, Y. S.
Chen, Y. C. Yeo, S. K.-H. Fung, C. H.
Diaz, C.-M. M. Wu, B. J. Lin, M.-S.
Liang, J. Y.-C. Sun and C. Hu: IEDM
Tech. Dig. (2003) p. 27.2.1.
[6] S. H. Lo, D. A. Buchanan, Y. Taur and
W. Wang: IEEE Electron Device Lett.
18 (1997) 209.
[7] H. S. Momose, M. Ono, T. Yoshitomi, T.
Ohguro, S.-I. Nakamura, M. Saito and
H. Iwai: IEEE Trans. Electron Devices
43 (1996) 1233.
[8] H. Shimada and T. Ohmi: IEEE Trans.
Electron Devices 43 (1996) 431.
[9] G. D. Wilk, R. M. Wallace and J. M.
