# Guide UART AVR (ATmega328P)

## üìã Table des mati√®res
1. [Vue d'ensemble](#vue-densemble)
2. [Configuration UART](#configuration-uart)
3. [Registres principaux](#registres-principaux)
4. [Transmission et r√©ception](#transmission-et-r√©ception)
5. [Interrupts UART](#interrupts-uart)
6. [Calculs pratiques](#calculs-pratiques)

---

## Vue d'ensemble

**UART** = Universal Asynchronous Receiver-Transmitter

### Caract√©ristiques principales

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ  MCU (ATmega328P)           PC (Terminal)       ‚îÇ
‚îÇ       ‚Üì                          ‚Üë              ‚îÇ
‚îÇ    TX (PD1) ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚Üí RX               ‚îÇ
‚îÇ    RX (PD0) ‚Üê‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ TX               ‚îÇ
‚îÇ    GND      ‚Üê‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ GND              ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

| Pin | Fonction | Arduino | Description |
|-----|----------|---------|-------------|
| **PD0** | RXD | D0 | R√©ception de donn√©es |
| **PD1** | TXD | D1 | Transmission de donn√©es |

> **‚ö†Ô∏è Attention** : TX du MCU ‚Üí RX du PC (crois√© !)

---

## Configuration UART

### Format de trame : 8N1

```
    Start   D0  D1  D2  D3  D4  D5  D6  D7  Stop
     ‚Üì      ‚Üì   ‚Üì   ‚Üì   ‚Üì   ‚Üì   ‚Üì   ‚Üì   ‚Üì    ‚Üì
   ‚îå‚îÄ‚îÄ‚îÄ‚îê‚îå‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îê
   ‚îÇ 0 ‚îÇ‚îÇ 1 ‚îÇ 0 ‚îÇ 1 ‚îÇ 0 ‚îÇ 0 ‚îÇ 0 ‚îÇ 0 ‚îÇ 1 ‚îÇ 1 ‚îÇ  Exemple : 'A' (0x41)
   ‚îî‚îÄ‚îÄ‚îÄ‚îò‚îî‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îò
```

| Format | Description | Valeur typique |
|--------|-------------|----------------|
| **8** | 8 bits de donn√©es | 1 octet |
| **N** | No parity (pas de parit√©) | Pas de v√©rification d'erreur |
| **1** | 1 stop bit | Fin de trame |

### Baudrates courants

| Baudrate | Utilisation | UBRR @ 16MHz |
|----------|-------------|--------------|
| **9600** | D√©bogage lent, faible bruit | 103 |
| **19200** | Standard | 51 |
| **38400** | Standard | 25 |
| **57600** | Rapide | 16 |
| **115200** ‚≠ê | **Tr√®s rapide** | **8** |

> **‚≠ê 115200 bauds** : Standard moderne pour communication rapide

---

## Registres principaux

### üîß UBRRn - UART Baud Rate Register (16 bits)

**D√©finit la vitesse de communication**

```c
#define BAUD 115200
#define UART_BAUDRATE (F_CPU / (16 * BAUD))

UBRR0H = (unsigned char)(UART_BAUDRATE >> 8);  // 8 bits hauts
UBRR0L = (unsigned char)UART_BAUDRATE;         // 8 bits bas
```

| Registre | Bits | Description |
|----------|------|-------------|
| **UBRR0H** | 15:8 | Partie haute du baudrate |
| **UBRR0L** | 7:0 | Partie basse du baudrate |

---

### üîß UCSRnA - UART Control and Status Register A

**√âtat de la transmission/r√©ception**

| Bit | Nom | Description | Lecture | Utilisation |
|-----|-----|-------------|---------|-------------|
| **7** | RXC0 | **RX Complete** | 1 = Donn√©e re√ßue | Polling RX |
| **6** | TXC0 | TX Complete | 1 = Transmission termin√©e | V√©rifier fin TX |
| **5** | UDRE0 | **Data Register Empty** | 1 = Buffer TX vide | **‚≠ê Polling TX** |
| **4** | FE0 | Frame Error | 1 = Erreur de trame | D√©tection d'erreur |
| **3** | DOR0 | Data OverRun | 1 = Donn√©e perdue | Buffer overflow |
| **2** | UPE0 | Parity Error | 1 = Erreur de parit√© | Si parit√© activ√©e |


---

### üîß UCSRnB - UART Control and Status Register B

**Active/d√©sactive RX, TX et interrupts**

| Bit | Nom | Description | Valeur |
|-----|-----|-------------|--------|
| **7** | RXCIE0 | RX Complete Interrupt Enable | 1 = Active interrupt RX |
| **6** | TXCIE0 | TX Complete Interrupt Enable | 1 = Active interrupt TX |
| **5** | UDRIE0 | Data Register Empty Interrupt | 1 = Active interrupt buffer vide |
| **4** | RXEN0 | **Receiver Enable** | **1 = Active RX** ‚≠ê |
| **3** | TXEN0 | **Transmitter Enable** | **1 = Active TX** ‚≠ê |
| **2** | UCSZ02 | Character Size bit 2 | Voir tableau format |


---

### üîß UCSRnC - UART Control and Status Register C

**Configure le format de trame**

| Bits | Nom | Description | Valeurs |
|------|-----|-------------|---------|
| **6** | UMSEL01:0 | Mode Select | `00` = UART asynchrone ‚≠ê |
| **5:4** | UPM01:0 | Parity Mode | `00` = No parity ‚≠ê<br>`10` = Even parity<br>`11` = Odd parity |
| **3** | USBS0 | Stop Bit Select | `0` = 1 stop bit ‚≠ê<br>`1` = 2 stop bits |
| **2:1** | UCSZ01:0 | Character Size | `11` = 8 bits ‚≠ê |


---

### üîß UDRn - UART Data Register

**Buffer de donn√©es (lecture/√©criture)**

| Op√©ration | Description |
|-----------|-------------|
| **√âcriture** | Place un caract√®re dans le buffer TX |
| **Lecture** | Lit le caract√®re re√ßu du buffer RX |

> **‚ö†Ô∏è Important** : UDR0 est partag√© entre RX et TX, mais g√©r√© automatiquement par le hardware !

---

## Transmission et r√©ception

### M√©thode Polling

**Transmission** : Attendre que `UDRE0 = 1` (buffer vide) puis √©crire dans `UDR0`

**R√©ception** : Attendre que `RXC0 = 1` (caract√®re re√ßu) puis lire `UDR0`

---

## Interrupts UART

### Vecteurs d'interrupts disponibles

| Vecteur | Condition | Usage typique |
|---------|-----------|---------------|
| **USART_RX_vect** | Caract√®re re√ßu (RXC0 = 1) | **‚≠ê Echo, parsing de commandes** |
| **USART_UDRE_vect** | Buffer TX vide (UDRE0 = 1) | Transmission asynchrone |
| **USART_TX_vect** | Transmission termin√©e (TXC0 = 1) | D√©sactiver driver RS-485 |

### Avantages des interrupts

- Programme principal libre pendant l'attente
- Pas de polling actif (√©conomie CPU)
- R√©activit√© imm√©diate

---

## Calculs pratiques

### Formule du baudrate

```
UBRR = (F_CPU / (16 √ó Baudrate)) - 1

Pour mode asynchrone normal (U2X = 0)
```

### Tableau de calcul @ F_CPU = 16 MHz

| Baudrate | Formule | UBRR (d√©cimal) | UBRR (hex) | Erreur (%) |
|----------|---------|----------------|------------|------------|
| **9600** | 16M/(16√ó9600)-1 | 103 | 0x67 | 0.2% |
| **19200** | 16M/(16√ó19200)-1 | 51 | 0x33 | 0.2% |
| **38400** | 16M/(16√ó38400)-1 | 25 | 0x19 | 0.2% |
| **57600** | 16M/(16√ó57600)-1 | 16 | 0x10 | 2.1% |
| **115200** | 16M/(16√ó115200)-1 | **8** | **0x08** | **3.5%** ‚ö†Ô∏è |

> **‚ö†Ô∏è 115200 bauds** : Taux d'erreur de 3.5% acceptable mais limite haute

### Mode double vitesse (U2X = 1)

Activer le bit `U2X0` dans `UCSR0A` pour r√©duire l'erreur de baudrate.

**Formule devient :** `UBRR = (F_CPU / (8 √ó Baudrate)) - 1`

| Baudrate | UBRR (U2X=1) | Erreur (%) |
|----------|--------------|------------|
| **115200** | 16 | **2.1%** ‚úì |

---

## R√©sum√© des bits essentiels

| Op√©ration | Registre | Bits √† activer |
|-----------|----------|----------------|
| **Activer TX** | UCSR0B | `TXEN0` |
| **Activer RX** | UCSR0B | `RXEN0` |
| **Format 8N1** | UCSR0C | `UCSZ01` + `UCSZ00` |
| **Attendre buffer TX vide** | UCSR0A | Tester `UDRE0` |
| **Attendre r√©ception** | UCSR0A | Tester `RXC0` |
| **Interrupt RX** | UCSR0B | `RXCIE0` + `sei()` |
