---
layout: post
title: FPGA结构、编译与应用
tag: [fpga, hls]
---

## What is FPGA? Why FPGA?
可编程门阵列(Field-Programmable Gate Array, FPGA)是一种**并行**的**非冯架构**硬件，其最大的亮点就在于**可编程/可重构**(reconfigurable)。

由于FPGA的每个逻辑单元在重编程/烧写时已经确定，故它不需要指令，也不需共享内存

FPGA的优势在于
* 比CPU快
* 比GPU省功耗
* 比ASIC便宜流片周期短

<!--more-->

## FPGA结构
FPGA上主要有两种资源，一种是逻辑(logic)，一种是连接(interconnect)

### 逻辑资源
* 最底层的，用真值表可以实现绝大多数算法，真值表是FPGA计算的核心，即将几个简单的逻辑表达式整合为一个真值表
* 而实现真值表的硬件资源即为查找表(LUT)，是FPGA**最小计算单元**；物理实施用N:1选择器和N位存储器
* LUT的大小和每个逻辑块内LUT的数量是需要关心的问题，目前大多FPGA采用4-LUT结构
* LUT添加D触发器即可存储状态
![A simple LUT logic block]({{"/assets/images/FPGA/LUT.PNG"|absolute_url}})

* 目前的FPGA采用岛式(island-style)结构，多个LUT构成一个逻辑块(logic/function block)
* 多个逻辑块就构成阵列(array)
![The island-style FPGA architecture]({{"/assets/images/FPGA/island-style.PNG"|absolute_url}})
这里每一个逻辑块就可以看成是岛屿，漂浮在交互连线的海洋上

### 连接资源
目前的FPGA结构则添加了连接块(connection block)和交换盒(switch box)，将连接的部分从逻辑部分分离开来
![The island-style FPGA architecture with connect blocks and switch boxes]({{"/assets/images/FPGA/island-style-2.PNG"|absolute_url}})
![Connection block and switch box]({{"/assets/images/FPGA/CB-and-SB.PNG"|absolute_url}})

### 总结
![Full structure of Xilinx FPGA]({{"/assets/images/FPGA/full-architecture.jpg"|absolute_url}})

* I/O：IO块
* CLB：Configurable Logic Block，逻辑块
* Memory：Block RAM (BRAM)，片上内存
* DSP：Digital Signal Processing

## FPGA综合流程
要将软件程序映射到硬件上运行，就要通过编译(compilation)，而在硬件中则通常称为综合(synthesis)，下面是FPGA的主要综合流程（参照Xilinx Vivado的流程）

<div class="mermaid">
graph TD;
    A["Algorithm Level"] -- High-Level Synthesis --> B["Register-Transfer Level(RTL)"];
    B -- Logic Synthesis --> C["Logic Level"];
    C -- Implementation --> D["Circuit Level"];
    D -- Bitstream --> E["Physical Level"];
</div>

* **高层次综合**(high-level synthesis, HLS)：将高级程序语言C/C++编译为Verilog等[硬件描述语言]({% post_url 2019-02-08-hll-and-hdl %})
* **逻辑综合**(logic synthesis)：将HDL较为高层的逻辑结构转化为逻辑门/网表(netlist)，指明连接关系
* 实施(implementation)：Electronic Design Interchange Format(EDIF)
	- 转译(translate)：将所有网表及限制整合入一个大的平的(flat)网表，没有层次结构(hierarchy)
	- **技术映射**(technology mapping)：将网表电路分组分配到每一个子块(sub-block)中
	生成由查找表(Look-Up Table, LUT)构成的等价网表(RTL netlist)，即将几个门整合为一个LUT
	- 打包(clustering/packing)：将几个子块整合到一起变成逻辑块聚(logic blocks clusters)
	- **布局**(placement)：将这些子块放入FPGA的逻辑块(configurable logic block, CLB)中
	- **布线**(routing)：在逻辑块之间连线，使得时序限制能够被满足
	> 类比CPU一维的链接(link)寻址，FPGA的布局布线是二维的，主要优化area和delay
* **位流生成**(bitstream)
* 验证(verification)/模拟(simulation)
	- 行为(behavioural)仿真：在综合之前，检测逻辑错误
	- 函数/网表(functional)仿真：在综合之后
	- 时序(timing)仿真：在布局布线之后，最精确的仿真

注：FPGA因为可编程，故仿真(emulation)和模拟(simulation)一般混用

## FPGA的应用
* 搜索引擎（微软Bing、百度）
* 云计算（亚马逊）
* 深度学习（深鉴科技）
* 生物信息
* 图加速器
* ...

## FPGA的现状与未来
FPGA发展到现在要解决的问题依然是**效率(productivity)**的问题，即如何让硬件工程师**更快更好**地编写调试硬件，甚至让软件工程师也能参与到硬件设计中，实现软硬件协同设计(hardware software co-design)

关于FPGA的未来，在[FCCM](http://www.fccm.org/past/2016/previous.html)上有一个专门的预测栏目，最近的有在2016年预测2021年的


## 参考资料
1. 如何评价微软在数据中心使用 FPGA 代替传统 CPU 的做法？ - 李博杰的回答 - 知乎 <https://www.zhihu.com/question/24174597/answer/138717507>
2. <https://www.design-reuse.com/articles/7330/fpga-programming-step-by-step.html>
3. <https://indico.desy.de/indico/event/7001/session/0/contribution/1/material/slides/0.pdf>
4. Scott Hauck and André Dehon, Reconfigurable Computing - The Theory and Practice of FPGA-Based Computation, Elsevier, 2008, [Online](https://www.sciencedirect.com/book/9780123705228/reconfigurable-computing#book-description)
5. <https://www.edgefx.in/fpga-architecture-applications/>
6. Farooq, U. et al., Tree-based Heterogeneous FPGA Architectures Application Specific Exploration and Optimization, Springer, 2012, [Online](http://www.springer.com/978-1-4614-3593-8)