<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
The file contains the information about resource utilization per module to be displayed in the summary report.
*******************************************************************************************-->
<modules>
<column_headers>
<data>Module name</data>
<data>SLE</data>
<data>CFG</data>
<data>ARI1</data>
<data>BUFFER</data>
<data>MACC_PA</data>
<data>RAM1K20</data>
<data>RAM64X12</data>
<data>GLOBAL</data>
<data>IO</data>
</column_headers>
<module>
<data>Top</data>
<data>32848</data>
<data>75485</data>
<data>34127</data>
<data>0</data>
<data>0</data>
<data>933</data>
<data>0</data>
<data>22</data>
<data>110</data>
<module>
<data>AnalyzInCirc_Top</data>
<data>18586</data>
<data>38611</data>
<data>11905</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<module>
<data>AnalyzInCirc_Controler_2</data>
<data>96</data>
<data>102</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>AnalyzInCirc_FIFO_12_8_1024_Top</data>
<data>9245</data>
<data>19162</data>
<data>6023</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
</module>
<module>
<data>AnalyzInCirc_FIFO_12_8_1024_Top_0</data>
<data>9245</data>
<data>19347</data>
<data>5833</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
</module>
</module>
<module>
<data>Clock_Reset</data>
<data>80</data>
<data>80</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>10</data>
<data>0</data>
<module>
<data>CORERESET_PF_C0</data>
<data>17</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>CORERESET_PF_C0_CORERESET_PF_C0_0_CORERESET_PF</data>
<data>17</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>Clock_Controller</data>
<data>15</data>
<data>18</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Clock_Switch_0</data>
<data>23</data>
<data>30</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>Synchronizer_work_ctrlbus_handshake_rtl_0layer1_3_0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>Clock_Switch_1</data>
<data>22</data>
<data>30</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>Synchronizer_work_ctrlbus_handshake_rtl_0layer1_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CCC_C0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<module>
<data>PF_CCC_C0_PF_CCC_C0_0_PF_CCC</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CCC_C3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>PF_CCC_C3_PF_CCC_C3_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CCC_C7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>PF_CCC_C7_PF_CCC_C7_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CCC_C8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>PF_CCC_C8_PF_CCC_C8_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CLK_DIV_C2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>PF_CLK_DIV_C2_PF_CLK_DIV_C2_0_PF_CLK_DIV</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CLK_DIV_C3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_CLK_DIV_C3_PF_CLK_DIV_C3_0_PF_CLK_DIV</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_INIT_MONITOR_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_INIT_MONITOR_C0_PF_INIT_MONITOR_C0_0_PF_INIT_MONITOR</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_OSC_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>PF_OSC_C0_PF_OSC_C0_0_PF_OSC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>Synchronizer_0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>Communication</data>
<data>3268</data>
<data>2389</data>
<data>1142</data>
<data>0</data>
<data>0</data>
<data>34</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C1</data>
<data>77</data>
<data>58</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C1_COREFIFO_C1_0_COREFIFO_Z1_layer0</data>
<data>77</data>
<data>58</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C1_COREFIFO_C1_0_corefifo_sync_scntr_Z2_layer0</data>
<data>33</data>
<data>15</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C1_COREFIFO_C1_0_ram_wrapper_40s_40s_10_10_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C1_COREFIFO_C1_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C3</data>
<data>77</data>
<data>58</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C3_COREFIFO_C3_0_COREFIFO_Z3_layer0</data>
<data>77</data>
<data>58</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C3_COREFIFO_C3_0_corefifo_sync_scntr_Z4_layer0</data>
<data>33</data>
<data>15</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C3_COREFIFO_C3_0_ram_wrapper_40s_40s_10_10_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C3_COREFIFO_C3_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>Communication_ANW_MUX</data>
<data>5</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Communication_CMD_MUX</data>
<data>6</data>
<data>128</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Communication_Controler</data>
<data>270</data>
<data>145</data>
<data>231</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Communication_Switch</data>
<data>1</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_Protocol_0</data>
<data>1041</data>
<data>732</data>
<data>295</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_1_1</data>
<data>311</data>
<data>185</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_COREFIFO_Z5_layer0_1_2</data>
<data>311</data>
<data>185</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_async_Z6_layer0_0</data>
<data>144</data>
<data>57</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_0_4</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_1_4</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_Communication_5</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_Communication_6</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_fwft_Z7_layer0_1</data>
<data>84</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_ram_wrapper_40s_40s_10_10_0s_1s_2s_0s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_LSRAM_top_1_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C0_1_2</data>
<data>280</data>
<data>136</data>
<data>103</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_COREFIFO_Z5_layer0_0</data>
<data>280</data>
<data>136</data>
<data>103</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_async_Z6_layer0_1_2</data>
<data>145</data>
<data>64</data>
<data>103</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_0_0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_1_0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_Communication_3</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_Communication_4</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_fwft_Z7_layer0_0_0</data>
<data>68</data>
<data>38</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_ram_wrapper_40s_40s_10_10_0s_1s_2s_0s_0s_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_LSRAM_top_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C6_0</data>
<data>204</data>
<data>105</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_COREFIFO_Z8_layer0_0</data>
<data>204</data>
<data>105</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_corefifo_fwft_Z10_layer0_0</data>
<data>84</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_corefifo_sync_scntr_Z9_layer0_Communication_0</data>
<data>38</data>
<data>15</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_ram_wrapper_40s_40s_8_8_1s_1s_2s_0s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_LSRAM_top_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREUART_C0_0</data>
<data>79</data>
<data>68</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREUART_C0_COREUART_C0_0_COREUART_0s_0s_0s_8s_0s_0s_Communication_0</data>
<data>79</data>
<data>68</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREUART_C0_COREUART_C0_0_Clock_gen_0s_0s_Communication_0</data>
<data>19</data>
<data>10</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREUART_C0_COREUART_C0_0_Rx_async_0s_0s_0s_1s_2s_3s_Communication_0</data>
<data>32</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREUART_C0_COREUART_C0_0_Tx_async_0s_0s_0s_1s_2s_3s_4s_5s_6s_Communication_0</data>
<data>19</data>
<data>15</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>Communication_TX_Arbiter2_Communication_0</data>
<data>7</data>
<data>86</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_RX_Protocol_1</data>
<data>100</data>
<data>56</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_TX_Protocol_Communication_0</data>
<data>60</data>
<data>95</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>UART_Protocol_1</data>
<data>1041</data>
<data>733</data>
<data>295</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_0</data>
<data>311</data>
<data>186</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_COREFIFO_Z5_layer0_1_1</data>
<data>311</data>
<data>186</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_async_Z6_layer0_1_1</data>
<data>144</data>
<data>57</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_0_3</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_1_3</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_Communication_1</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_Communication_2</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_fwft_Z7_layer0</data>
<data>84</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_ram_wrapper_40s_40s_10_10_0s_1s_2s_0s_0s_1_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_LSRAM_top_1_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C0_1_0</data>
<data>280</data>
<data>136</data>
<data>103</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_COREFIFO_Z5_layer0_1_0</data>
<data>280</data>
<data>136</data>
<data>103</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_async_Z6_layer0_1_0</data>
<data>145</data>
<data>64</data>
<data>103</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_0_2</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_1_2</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_Communication</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_Communication_0</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_fwft_Z7_layer0_0</data>
<data>68</data>
<data>38</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_ram_wrapper_40s_40s_10_10_0s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C6</data>
<data>204</data>
<data>105</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_COREFIFO_Z8_layer0</data>
<data>204</data>
<data>105</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_corefifo_fwft_Z10_layer0</data>
<data>84</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_corefifo_sync_scntr_Z9_layer0_Communication</data>
<data>38</data>
<data>15</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_ram_wrapper_40s_40s_8_8_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREUART_C0</data>
<data>79</data>
<data>68</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREUART_C0_COREUART_C0_0_COREUART_0s_0s_0s_8s_0s_0s_Communication</data>
<data>79</data>
<data>68</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREUART_C0_COREUART_C0_0_Clock_gen_0s_0s_Communication</data>
<data>19</data>
<data>10</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREUART_C0_COREUART_C0_0_Rx_async_0s_0s_0s_1s_2s_3s_Communication</data>
<data>32</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREUART_C0_COREUART_C0_0_Tx_async_0s_0s_0s_1s_2s_3s_4s_5s_6s_Communication</data>
<data>19</data>
<data>15</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>Communication_TX_Arbiter2_Communication</data>
<data>7</data>
<data>86</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_RX_Protocol_0</data>
<data>100</data>
<data>56</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_TX_Protocol_Communication</data>
<data>60</data>
<data>95</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>USB_3_Protocol</data>
<data>750</data>
<data>518</data>
<data>251</data>
<data>0</data>
<data>0</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C11</data>
<data>180</data>
<data>93</data>
<data>59</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C11_COREFIFO_C11_0_COREFIFO_Z16_layer0</data>
<data>180</data>
<data>93</data>
<data>59</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C11_COREFIFO_C11_0_corefifo_fwft_Z18_layer0</data>
<data>68</data>
<data>39</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C11_COREFIFO_C11_0_corefifo_sync_scntr_Z17_layer0</data>
<data>46</data>
<data>19</data>
<data>59</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C11_COREFIFO_C11_0_ram_wrapper_40s_40s_10_10_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C11_COREFIFO_C11_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C7</data>
<data>312</data>
<data>149</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_COREFIFO_Z11_layer0</data>
<data>312</data>
<data>149</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_async_Z12_layer0</data>
<data>145</data>
<data>61</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_NstagesSync_2s_10_0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_NstagesSync_2s_10_1</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_grayToBinConv_10_Communication</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_grayToBinConv_10_Communication_0</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_fwft_Z13_layer0</data>
<data>84</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_ram_wrapper_40s_40s_10_10_0s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C8</data>
<data>205</data>
<data>101</data>
<data>101</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_COREFIFO_Z14_layer0</data>
<data>205</data>
<data>101</data>
<data>101</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_corefifo_async_Z15_layer0</data>
<data>169</data>
<data>68</data>
<data>101</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_corefifo_NstagesSync_2s_13_0</data>
<data>28</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_corefifo_NstagesSync_2s_13_1</data>
<data>28</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_corefifo_grayToBinConv_13_Communication</data>
<data>0</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_corefifo_grayToBinConv_13_Communication_0</data>
<data>0</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_ram_wrapper_40s_40s_13_13_0s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>Communication_TX_Arbiter2_1_1</data>
<data>7</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>ft601_fifo_interface</data>
<data>44</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>Controler</data>
<data>1033</data>
<data>972</data>
<data>391</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>ADI_SPI_Top</data>
<data>126</data>
<data>79</data>
<data>75</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>ADI_SPI_Top_0</data>
<data>126</data>
<data>79</data>
<data>75</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Answer_Encoder</data>
<data>45</data>
<data>158</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Command_Decoder</data>
<data>97</data>
<data>85</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>REGISTERS</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Reset_Controler</data>
<data>139</data>
<data>187</data>
<data>66</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SPI_LMX_Top</data>
<data>115</data>
<data>58</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>work_spi_interface_rtl_7_16_1_addr_widthdata_width</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_spi_master_behavioural_24_5_1_data_lengthdivider_1</data>
<data>73</data>
<data>58</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>SPI_LMX_Top_0</data>
<data>115</data>
<data>58</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>work_spi_interface_rtl_7_16_1_addr_widthdata_width_0</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_spi_master_behavioural_24_5_1_data_lengthdivider_1_0</data>
<data>73</data>
<data>58</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>gpio_controler</data>
<data>264</data>
<data>262</data>
<data>99</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Data_Block</data>
<data>2372</data>
<data>1280</data>
<data>1677</data>
<data>0</data>
<data>0</data>
<data>886</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>COREFIFO_C10</data>
<data>169</data>
<data>93</data>
<data>69</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_COREFIFO_Z19_layer0</data>
<data>169</data>
<data>93</data>
<data>69</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_corefifo_async_Z20_layer0</data>
<data>133</data>
<data>58</data>
<data>69</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_corefifo_NstagesSync_2s_10</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_corefifo_NstagesSync_2s_10_0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_corefifo_grayToBinConv_10_Top</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_corefifo_grayToBinConv_10_Top_0</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_ram_wrapper_32s_32s_10_10_0s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>Communication_Builder</data>
<data>274</data>
<data>159</data>
<data>154</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DataRamManage</data>
<data>162</data>
<data>55</data>
<data>162</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Event_Info_RAM_Block</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C7_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C7_PF_DPSRAM_C7_0_PF_DPSRAM_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C7_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C7_PF_DPSRAM_C7_0_PF_DPSRAM_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C7_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C7_PF_DPSRAM_C7_0_PF_DPSRAM_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C8_Event_Status</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C8_Event_Status_PF_DPSRAM_C8_Event_Status_0_PF_DPSRAM</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>FIFOs_Reader</data>
<data>65</data>
<data>130</data>
<data>57</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Input_Data_Part_0</data>
<data>613</data>
<data>276</data>
<data>356</data>
<data>0</data>
<data>0</data>
<data>48</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_3</data>
<data>117</data>
<data>68</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_3</data>
<data>117</data>
<data>68</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_3</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Top_3</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_4</data>
<data>116</data>
<data>68</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_4</data>
<data>116</data>
<data>68</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_4</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Top_4</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_5</data>
<data>116</data>
<data>68</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_5</data>
<data>116</data>
<data>68</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_5</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Top_5</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_6</data>
<data>116</data>
<data>68</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_6</data>
<data>116</data>
<data>68</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_6</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Top_6</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_3_1</data>
<data>37</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_3_2</data>
<data>37</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_3_3</data>
<data>37</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_3_4</data>
<data>37</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Input_Data_Part_1</data>
<data>613</data>
<data>279</data>
<data>356</data>
<data>0</data>
<data>0</data>
<data>48</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4</data>
<data>117</data>
<data>69</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0</data>
<data>117</data>
<data>69</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0</data>
<data>28</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Top</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_0</data>
<data>116</data>
<data>68</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_0</data>
<data>116</data>
<data>68</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_0</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Top_0</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_1</data>
<data>116</data>
<data>69</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_1</data>
<data>116</data>
<data>69</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_1</data>
<data>28</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Top_1</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_2</data>
<data>116</data>
<data>69</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_2</data>
<data>116</data>
<data>69</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_2</data>
<data>28</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Top_2</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_0</data>
<data>37</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_1</data>
<data>37</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_2</data>
<data>37</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_3_0</data>
<data>37</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Sample_RAM_Block</data>
<data>0</data>
<data>4</data>
<data>96</data>
<data>0</data>
<data>0</data>
<data>768</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C5_PF_DPSRAM_C5_0_PF_DPSRAM</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C5_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C5_PF_DPSRAM_C5_0_PF_DPSRAM_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C5_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C5_PF_DPSRAM_C5_0_PF_DPSRAM_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C5_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C5_PF_DPSRAM_C5_0_PF_DPSRAM_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Sample_RAM_Block_Decoder</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Sample_RAM_Block_MUX</data>
<data>0</data>
<data>0</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Synchronizer_2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>Trigger_Top_Part</data>
<data>411</data>
<data>270</data>
<data>416</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C5</data>
<data>149</data>
<data>88</data>
<data>78</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C5_COREFIFO_C5_0_COREFIFO_Z24_layer0</data>
<data>149</data>
<data>88</data>
<data>78</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C5_COREFIFO_C5_0_corefifo_fwft_Z26_layer0</data>
<data>36</data>
<data>68</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C5_COREFIFO_C5_0_corefifo_sync_scntr_Z25_layer0</data>
<data>78</data>
<data>19</data>
<data>78</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C5_COREFIFO_C5_0_ram_wrapper_18s_18s_14_14_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C5_COREFIFO_C5_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>Trigger_Control</data>
<data>209</data>
<data>163</data>
<data>164</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Trigger_Main</data>
<data>36</data>
<data>17</data>
<data>97</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_eventfifofreelogic_arch_15_16384_1_g_FifoRemainingWidthg_FifoDepth</data>
<data>17</data>
<data>2</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>work_ctrlbus_handshake_rtl_8_16_1_g_WidthADDRg_WidthDATA_0</data>
<data>63</data>
<data>14</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>Synchronizer_work_ctrlbus_handshake_rtl_0layer1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_work_ctrlbus_handshake_rtl_0layer1_2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_work_ctrlbus_handshake_rtl_0layer1_3</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>PF_IO_C0_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<module>
<data>PF_IO_Z27_layer0_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
</module>
<module>
<data>PF_IO_C0_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<module>
<data>PF_IO_Z27_layer0_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
</module>
</module>
<module>
<data>Synchronizer_13_8</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Transceiver_Main</data>
<data>7507</data>
<data>32153</data>
<data>18986</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>5</data>
<data>0</data>
<module>
<data>SampleCompose</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SampleCompose_0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SampleCompose_1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SampleCompose_2</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SampleCompose_3</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SampleCompose_4</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SampleCompose_5</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>SampleCompose_6</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_11</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_12</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>Test_Generator_for_Lanes</data>
<data>79</data>
<data>2</data>
<data>72</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Transceiver_LanesConnection</data>
<data>7244</data>
<data>32033</data>
<data>18901</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>4</data>
<data>0</data>
<module>
<data>RxMainLinkController_2</data>
<data>16</data>
<data>19</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>3613</data>
<data>16004</data>
<data>9445</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>2</data>
<data>0</data>
<module>
<data>COREFIFO_C12_1_1</data>
<data>355</data>
<data>250</data>
<data>58</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_COREFIFO_Z1_layer2_1_2</data>
<data>355</data>
<data>250</data>
<data>58</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_async_Z2_layer2_0</data>
<data>92</data>
<data>48</data>
<data>58</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_NstagesSync_2s_6_0_4</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_NstagesSync_2s_6_1_4</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_0_4</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_0_5</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_fwft_Z3_layer2_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>132</data>
<data>71</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_ram_wrapper_64s_64s_6_6_0s_1s_2s_0s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_LSRAM_top_1_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C12_1_2</data>
<data>355</data>
<data>251</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_COREFIFO_Z1_layer2_0</data>
<data>355</data>
<data>251</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_async_Z2_layer2_1_2</data>
<data>92</data>
<data>50</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_NstagesSync_2s_6_0_0</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_NstagesSync_2s_6_1_0</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_0_3</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_fwft_Z3_layer2_1_2</data>
<data>132</data>
<data>71</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_ram_wrapper_64s_64s_6_6_0s_1s_2s_0s_0s_1_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_LSRAM_top_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C13_1_1</data>
<data>131</data>
<data>97</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_COREFIFO_Z4_layer2_1_2</data>
<data>131</data>
<data>97</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_async_Z5_layer2_0</data>
<data>92</data>
<data>62</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_NstagesSync_2s_6_0_4</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_NstagesSync_2s_6_1_4</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_0_4</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_0_5</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_fwft_Z6_layer2_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>20</data>
<data>15</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_ram_wrapper_8s_8s_6_6_0s_1s_2s_0s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_LSRAM_top_1_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C13_1_2</data>
<data>131</data>
<data>83</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_COREFIFO_Z4_layer2_0</data>
<data>131</data>
<data>83</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_async_Z5_layer2_1_2</data>
<data>92</data>
<data>50</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_NstagesSync_2s_6_0_0</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_NstagesSync_2s_6_1_0</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_0_3</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_fwft_Z6_layer2_1_2</data>
<data>20</data>
<data>15</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_ram_wrapper_8s_8s_6_6_0s_1s_2s_0s_0s_1_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_LSRAM_top_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>PF_TX_PLL_C1_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_TX_PLL_C1_PF_TX_PLL_C1_0_PF_TX_PLL_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_XCVR_ERM_C8_1</data>
<data>65</data>
<data>63</data>
<data>25</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<module>
<data>CORELANEMSTR_2s_1s_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>11</data>
<data>18</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORELANEMSTRmode2_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>11</data>
<data>18</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>CORELCKMGT_Z7_layer2_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>19</data>
<data>13</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFD_4000s_10s_6s_1023s_18s_4399s_4154s_2s_2s_0s_8_layer2_1</data>
<data>34</data>
<data>32</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERFDsicr_6s_10s_2s_1</data>
<data>31</data>
<data>28</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERFDfrqerrarb_6s_1</data>
<data>1</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDgrycnt_2s_1</data>
<data>2</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDplsgen_2s_1</data>
<data>2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDshcnt_6s_2s_1</data>
<data>8</data>
<data>13</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDsmplcnt_10s_1</data>
<data>10</data>
<data>5</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERFDbincnt_10s_1</data>
<data>10</data>
<data>5</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>CORERFDsync_1s_0_0_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDsync_1s_0_1_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDsyncen_2s_0_1</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>PF_XCVR_APBLINK_V_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>PF_XCVR_ERM_C8_I_XCVR_PF_XCVR_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
</module>
</module>
<module>
<data>Synchronizer_12_2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_12_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_12_Transciever_OneLane_inst_Transciever_OneLane_0_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_12_Transciever_OneLane_inst_Transciever_OneLane_0_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_12_Transciever_OneLane_inst_Transciever_OneLane_0_2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_12_Transciever_OneLane_inst_Transciever_OneLane_0_3</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_13_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Transceiver_LaneStatus_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_alignmentlane_fifo_rtl_8_8_256_g_NumOfBYTESg_BYTE_WIDTHg_DEPTH_1</data>
<data>2256</data>
<data>14926</data>
<data>9028</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_rxlanecontrol_rtl_8_3_3_g_NumberOfDataOutputBytesg_NumberOfIlasSequences_Transciever_OneLane_inst_Transciever_OneLane_0</data>
<data>186</data>
<data>114</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_txlanecontrol_rtl_8_3_0_g_NumberOfDataOutputBytesg_NumberOfIlasSequencesg_Delay_1</data>
<data>102</data>
<data>220</data>
<data>163</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>3613</data>
<data>16006</data>
<data>9445</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>2</data>
<data>0</data>
<module>
<data>COREFIFO_C12_0</data>
<data>355</data>
<data>250</data>
<data>58</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_COREFIFO_Z1_layer2_1_1</data>
<data>355</data>
<data>250</data>
<data>58</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_async_Z2_layer2_1_1</data>
<data>92</data>
<data>48</data>
<data>58</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_NstagesSync_2s_6_0_3</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_NstagesSync_2s_6_1_3</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_1_4</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_1_5</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_fwft_Z3_layer2_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>132</data>
<data>71</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_ram_wrapper_64s_64s_6_6_0s_1s_2s_0s_0s_1_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_LSRAM_top_1_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C12_1_0</data>
<data>355</data>
<data>251</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_COREFIFO_Z1_layer2_1_0</data>
<data>355</data>
<data>251</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_async_Z2_layer2_1_0</data>
<data>92</data>
<data>50</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_NstagesSync_2s_6_0_2</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_NstagesSync_2s_6_1_2</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_1_3</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_corefifo_fwft_Z3_layer2_1_0</data>
<data>132</data>
<data>71</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_ram_wrapper_64s_64s_6_6_0s_1s_2s_0s_0s_1_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C12_COREFIFO_C12_0_LSRAM_top_1_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C13_0</data>
<data>131</data>
<data>97</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_COREFIFO_Z4_layer2_1_1</data>
<data>131</data>
<data>97</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_async_Z5_layer2_1_1</data>
<data>92</data>
<data>62</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_NstagesSync_2s_6_0_3</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_NstagesSync_2s_6_1_3</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_1_4</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_1_5</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_fwft_Z6_layer2_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>20</data>
<data>15</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_ram_wrapper_8s_8s_6_6_0s_1s_2s_0s_0s_1_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_LSRAM_top_1_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C13_1_0</data>
<data>131</data>
<data>83</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_COREFIFO_Z4_layer2_1_0</data>
<data>131</data>
<data>83</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_async_Z5_layer2_1_0</data>
<data>92</data>
<data>50</data>
<data>51</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_NstagesSync_2s_6_0_2</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_NstagesSync_2s_6_1_2</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_grayToBinConv_6_Transciever_OneLane_inst_Transciever_OneLane_1_3</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_corefifo_fwft_Z6_layer2_1_0</data>
<data>20</data>
<data>15</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_ram_wrapper_8s_8s_6_6_0s_1s_2s_0s_0s_1_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C13_COREFIFO_C13_0_LSRAM_top_1_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>PF_TX_PLL_C1_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_TX_PLL_C1_PF_TX_PLL_C1_0_PF_TX_PLL_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_XCVR_ERM_C8_0</data>
<data>65</data>
<data>63</data>
<data>25</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<module>
<data>CORELANEMSTR_2s_1s_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>11</data>
<data>18</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORELANEMSTRmode2_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>11</data>
<data>18</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>CORELCKMGT_Z7_layer2_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>19</data>
<data>13</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFD_4000s_10s_6s_1023s_18s_4399s_4154s_2s_2s_0s_8_layer2_0</data>
<data>34</data>
<data>32</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERFDsicr_6s_10s_2s_0</data>
<data>31</data>
<data>28</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERFDfrqerrarb_6s_0</data>
<data>1</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDgrycnt_2s_0</data>
<data>2</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDplsgen_2s_0</data>
<data>2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDshcnt_6s_2s_0</data>
<data>8</data>
<data>13</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDsmplcnt_10s_0</data>
<data>10</data>
<data>5</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERFDbincnt_10s_0</data>
<data>10</data>
<data>5</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>CORERFDsync_1s_0_0_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDsync_1s_0_1_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CORERFDsyncen_2s_0_0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>PF_XCVR_APBLINK_V_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>PF_XCVR_ERM_C8_I_XCVR_PF_XCVR_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
</module>
</module>
<module>
<data>Synchronizer_12_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_12_Transciever_OneLane_inst_Transciever_OneLane_1_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_12_Transciever_OneLane_inst_Transciever_OneLane_1_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_12_Transciever_OneLane_inst_Transciever_OneLane_1_2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_12_Transciever_OneLane_inst_Transciever_OneLane_1_3</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_13_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_4</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Transceiver_LaneStatus_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_alignmentlane_fifo_rtl_8_8_256_g_NumOfBYTESg_BYTE_WIDTHg_DEPTH_0</data>
<data>2256</data>
<data>14926</data>
<data>9028</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_rxlanecontrol_rtl_8_3_3_g_NumberOfDataOutputBytesg_NumberOfIlasSequences_Transciever_OneLane_inst_Transciever_OneLane_1</data>
<data>186</data>
<data>114</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_txlanecontrol_rtl_8_3_0_g_NumberOfDataOutputBytesg_NumberOfIlasSequencesg_Delay_0</data>
<data>102</data>
<data>222</data>
<data>163</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>TxMainLinkController_2</data>
<data>2</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>work_ctrlbus_handshake_rtl_8_16_1_g_WidthADDRg_WidthDATA_1</data>
<data>41</data>
<data>15</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>Synchronizer_work_ctrlbus_handshake_rtl_0layer1_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_work_ctrlbus_handshake_rtl_0layer1_3_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>work_transceiver_controller_rtl_2_1_g_NumberOfLanes</data>
<data>42</data>
<data>103</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</modules>
