
I2C.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000358  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000002e4  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  00000358  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000358  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000388  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000070  00000000  00000000  000003c8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000009d1  00000000  00000000  00000438  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007a4  00000000  00000000  00000e09  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000054a  00000000  00000000  000015ad  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000b8  00000000  00000000  00001af8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000460  00000000  00000000  00001bb0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001af  00000000  00000000  00002010  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  000021bf  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a2 30       	cpi	r26, 0x02	; 2
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 00 01 	call	0x200	; 0x200 <main>
  88:	0c 94 70 01 	jmp	0x2e0	; 0x2e0 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <I2C_Master_Init>:
 */ 

#include "I2C.h"

// Función para inicializar I2C maestro 
void I2C_Master_Init(unsigned long SCL_Clock, uint8_t Prescaler){
  90:	0f 93       	push	r16
  92:	1f 93       	push	r17
  94:	cf 93       	push	r28
  96:	8b 01       	movw	r16, r22
  98:	9c 01       	movw	r18, r24
  9a:	c4 2f       	mov	r28, r20
    DDRC &= ~((1<<DDC4)|(1<<DDC5));       // PC4, PC5 -> SDA, SCL (salidas) 
  9c:	87 b1       	in	r24, 0x07	; 7
  9e:	8f 7c       	andi	r24, 0xCF	; 207
  a0:	87 b9       	out	0x07, r24	; 7
    
    // Valor de prescaler para registro TWSR
    switch(Prescaler){
  a2:	44 30       	cpi	r20, 0x04	; 4
  a4:	79 f0       	breq	.+30     	; 0xc4 <I2C_Master_Init+0x34>
  a6:	18 f4       	brcc	.+6      	; 0xae <I2C_Master_Init+0x1e>
  a8:	41 30       	cpi	r20, 0x01	; 1
  aa:	31 f0       	breq	.+12     	; 0xb8 <I2C_Master_Init+0x28>
  ac:	23 c0       	rjmp	.+70     	; 0xf4 <I2C_Master_Init+0x64>
  ae:	40 31       	cpi	r20, 0x10	; 16
  b0:	91 f0       	breq	.+36     	; 0xd6 <I2C_Master_Init+0x46>
  b2:	40 34       	cpi	r20, 0x40	; 64
  b4:	c9 f0       	breq	.+50     	; 0xe8 <I2C_Master_Init+0x58>
  b6:	1e c0       	rjmp	.+60     	; 0xf4 <I2C_Master_Init+0x64>
        case 1: 
            TWSR &= ~((1<<TWPS1)|(1<<TWPS0));
  b8:	e9 eb       	ldi	r30, 0xB9	; 185
  ba:	f0 e0       	ldi	r31, 0x00	; 0
  bc:	80 81       	ld	r24, Z
  be:	8c 7f       	andi	r24, 0xFC	; 252
  c0:	80 83       	st	Z, r24
        break;
  c2:	1e c0       	rjmp	.+60     	; 0x100 <I2C_Master_Init+0x70>
        case 4: 
            TWSR &= ~(1<<TWPS1); 
  c4:	e9 eb       	ldi	r30, 0xB9	; 185
  c6:	f0 e0       	ldi	r31, 0x00	; 0
  c8:	80 81       	ld	r24, Z
  ca:	8d 7f       	andi	r24, 0xFD	; 253
  cc:	80 83       	st	Z, r24
            TWSR |= (1<< TWPS0);
  ce:	80 81       	ld	r24, Z
  d0:	81 60       	ori	r24, 0x01	; 1
  d2:	80 83       	st	Z, r24
        break; 
  d4:	15 c0       	rjmp	.+42     	; 0x100 <I2C_Master_Init+0x70>
        case 16: 
            TWSR &= ~(1<<TWPS0);
  d6:	e9 eb       	ldi	r30, 0xB9	; 185
  d8:	f0 e0       	ldi	r31, 0x00	; 0
  da:	80 81       	ld	r24, Z
  dc:	8e 7f       	andi	r24, 0xFE	; 254
  de:	80 83       	st	Z, r24
            TWSR |= (1<< TWPS1);
  e0:	80 81       	ld	r24, Z
  e2:	82 60       	ori	r24, 0x02	; 2
  e4:	80 83       	st	Z, r24
        break;
  e6:	0c c0       	rjmp	.+24     	; 0x100 <I2C_Master_Init+0x70>
        case 64: 
            TWSR |= ((1<<TWPS1)|(1<<TWPS0));
  e8:	e9 eb       	ldi	r30, 0xB9	; 185
  ea:	f0 e0       	ldi	r31, 0x00	; 0
  ec:	80 81       	ld	r24, Z
  ee:	83 60       	ori	r24, 0x03	; 3
  f0:	80 83       	st	Z, r24
        break; 
  f2:	06 c0       	rjmp	.+12     	; 0x100 <I2C_Master_Init+0x70>
        default:
            TWSR &= ~((1<<TWPS1)|(1<<TWPS0));
  f4:	e9 eb       	ldi	r30, 0xB9	; 185
  f6:	f0 e0       	ldi	r31, 0x00	; 0
  f8:	80 81       	ld	r24, Z
  fa:	8c 7f       	andi	r24, 0xFC	; 252
  fc:	80 83       	st	Z, r24
            Prescaler = 1; 
  fe:	c1 e0       	ldi	r28, 0x01	; 1
        break;       
    }
    TWBR = ((F_CPU/SCL_Clock)-16)/(2*Prescaler); // selecciona el factor de división para el scl_clock
 100:	60 e0       	ldi	r22, 0x00	; 0
 102:	74 e2       	ldi	r23, 0x24	; 36
 104:	84 ef       	ldi	r24, 0xF4	; 244
 106:	90 e0       	ldi	r25, 0x00	; 0
 108:	a9 01       	movw	r20, r18
 10a:	98 01       	movw	r18, r16
 10c:	0e 94 4e 01 	call	0x29c	; 0x29c <__udivmodsi4>
 110:	ca 01       	movw	r24, r20
 112:	b9 01       	movw	r22, r18
 114:	60 51       	subi	r22, 0x10	; 16
 116:	71 09       	sbc	r23, r1
 118:	81 09       	sbc	r24, r1
 11a:	91 09       	sbc	r25, r1
 11c:	4c 2f       	mov	r20, r28
 11e:	50 e0       	ldi	r21, 0x00	; 0
 120:	9a 01       	movw	r18, r20
 122:	22 0f       	add	r18, r18
 124:	33 1f       	adc	r19, r19
 126:	03 2e       	mov	r0, r19
 128:	00 0c       	add	r0, r0
 12a:	44 0b       	sbc	r20, r20
 12c:	55 0b       	sbc	r21, r21
 12e:	0e 94 4e 01 	call	0x29c	; 0x29c <__udivmodsi4>
 132:	20 93 b8 00 	sts	0x00B8, r18	; 0x8000b8 <__TEXT_REGION_LENGTH__+0x7f80b8>
    TWCR |= (1<<TWEN);  // Activar interfaz I2C (TWI)     
 136:	ec eb       	ldi	r30, 0xBC	; 188
 138:	f0 e0       	ldi	r31, 0x00	; 0
 13a:	80 81       	ld	r24, Z
 13c:	84 60       	ori	r24, 0x04	; 4
 13e:	80 83       	st	Z, r24
    
       
}
 140:	cf 91       	pop	r28
 142:	1f 91       	pop	r17
 144:	0f 91       	pop	r16
 146:	08 95       	ret

00000148 <I2C_Master_Start>:
// ----------------------------------------------------------------------------------------

// Función de inicio comunicación I2C 

uint8_t I2C_Master_Start(void){
    TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWSTA);   
 148:	84 ea       	ldi	r24, 0xA4	; 164
 14a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
    while (!(TWCR & (1<<TWINT)));       // Esperamos a que encienda la bandera 
 14e:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 152:	88 23       	and	r24, r24
 154:	e4 f7       	brge	.-8      	; 0x14e <I2C_Master_Start+0x6>
    
    return ((TWSR & 0XF8) == 0X08);     // START condition transmited 
 156:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 15a:	98 7f       	andi	r25, 0xF8	; 248
 15c:	81 e0       	ldi	r24, 0x01	; 1
 15e:	98 30       	cpi	r25, 0x08	; 8
 160:	09 f0       	breq	.+2      	; 0x164 <I2C_Master_Start+0x1c>
 162:	80 e0       	ldi	r24, 0x00	; 0
}
 164:	08 95       	ret

00000166 <I2C_Master_RepeatedStart>:

// ----------------------------------------------------------------------------------------

uint8_t I2C_Master_RepeatedStart(void){
    TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWSTA);
 166:	84 ea       	ldi	r24, 0xA4	; 164
 168:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
    while (!(TWCR & (1<<TWINT)));       // Esperamos a que encienda la bandera
 16c:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 170:	88 23       	and	r24, r24
 172:	e4 f7       	brge	.-8      	; 0x16c <I2C_Master_RepeatedStart+0x6>
    
    return ((TWSR & 0XF8) == 0X10);     // START condition transmited
 174:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 178:	98 7f       	andi	r25, 0xF8	; 248
 17a:	81 e0       	ldi	r24, 0x01	; 1
 17c:	90 31       	cpi	r25, 0x10	; 16
 17e:	09 f0       	breq	.+2      	; 0x182 <I2C_Master_RepeatedStart+0x1c>
 180:	80 e0       	ldi	r24, 0x00	; 0
}
 182:	08 95       	ret

00000184 <I2C_Master_Stop>:

// ----------------------------------------------------------------------------------------

void I2C_Master_Stop(void){
    TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWSTO); 
 184:	84 e9       	ldi	r24, 0x94	; 148
 186:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
    while (TWCR & (1<<TWSTO));
 18a:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 18e:	84 fd       	sbrc	r24, 4
 190:	fc cf       	rjmp	.-8      	; 0x18a <I2C_Master_Stop+0x6>
}
 192:	08 95       	ret

00000194 <I2C_Master_Write>:
// Si el esclavo YA recibió el dato, la función da 0 

uint8_t I2C_Master_Write(uint8_t dato){  // dato es lo que yo voy a mandar 
    uint8_t estado; 
    
    TWDR = dato; // cargar el dato 
 194:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
    TWCR = (1<<TWEN)|(1<<TWINT); 
 198:	84 e8       	ldi	r24, 0x84	; 132
 19a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
    
    while (!(TWCR &(1<<TWINT))); // Esperamos a que TWNT = 1
 19e:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 1a2:	88 23       	and	r24, r24
 1a4:	e4 f7       	brge	.-8      	; 0x19e <I2C_Master_Write+0xa>
    estado = TWSR & 0XF8;        // Nos quedamos con los bits de estado
 1a6:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 1aa:	88 7f       	andi	r24, 0xF8	; 248
    
    if (estado == 0x18 || estado == 0x28)   // si se recibió ack después de enviar dirección o un byte de dato...
 1ac:	88 31       	cpi	r24, 0x18	; 24
 1ae:	21 f0       	breq	.+8      	; 0x1b8 <I2C_Master_Write+0x24>
 1b0:	88 32       	cpi	r24, 0x28	; 40
 1b2:	19 f4       	brne	.+6      	; 0x1ba <I2C_Master_Write+0x26>
    {
        return 1;
 1b4:	81 e0       	ldi	r24, 0x01	; 1
 1b6:	08 95       	ret
 1b8:	81 e0       	ldi	r24, 0x01	; 1
    }
    else
    {
        return estado; 
    }    
}
 1ba:	08 95       	ret

000001bc <I2C_Master_Read>:
// ----------------------------------------------------------------------------------------

// Función de recepción de datos esclavo -> maestro 
// Función para leer datos que están en el esclavo 

uint8_t I2C_Master_Read(uint8_t *buffer, uint8_t ack){
 1bc:	fc 01       	movw	r30, r24
    uint8_t estado; 
    
    if (ack)
 1be:	66 23       	and	r22, r22
 1c0:	21 f0       	breq	.+8      	; 0x1ca <I2C_Master_Read+0xe>
    {
        // ACK, quiero mas datos 
        TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA); // habilitamos interfase I2C con envio de acknowledge 
 1c2:	84 ec       	ldi	r24, 0xC4	; 196
 1c4:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 1c8:	03 c0       	rjmp	.+6      	; 0x1d0 <I2C_Master_Read+0x14>
    }
    else
    {
        // NACK, ultimo byte
        TWCR = (1<<TWINT)|(1<<TWEN); // habilitamos interfase I2C sin envio de acknowledge 
 1ca:	84 e8       	ldi	r24, 0x84	; 132
 1cc:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
    }
    
    while (!(TWCR & (1<<TWINT)));   // esperar a interrupción 
 1d0:	90 91 bc 00 	lds	r25, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 1d4:	99 23       	and	r25, r25
 1d6:	e4 f7       	brge	.-8      	; 0x1d0 <I2C_Master_Read+0x14>
    

        estado = TWSR & 0xF8;  // nos quedamos con los bits de estado 
 1d8:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 1dc:	98 7f       	andi	r25, 0xF8	; 248
        
        // verificar si se recibió Dato con ACK o NACK
        if (ack && estado != 0x50) return 0; 
 1de:	66 23       	and	r22, r22
 1e0:	11 f0       	breq	.+4      	; 0x1e6 <I2C_Master_Read+0x2a>
 1e2:	90 35       	cpi	r25, 0x50	; 80
 1e4:	49 f4       	brne	.+18     	; 0x1f8 <I2C_Master_Read+0x3c>
        if (!ack && estado != 0x58) return 0; 
 1e6:	61 11       	cpse	r22, r1
 1e8:	02 c0       	rjmp	.+4      	; 0x1ee <I2C_Master_Read+0x32>
 1ea:	98 35       	cpi	r25, 0x58	; 88
 1ec:	39 f4       	brne	.+14     	; 0x1fc <I2C_Master_Read+0x40>
        
        *buffer = TWDR; // Obtenemos el contenido enviado por el esclavo 
 1ee:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 1f2:	80 83       	st	Z, r24
        return 1; 
 1f4:	81 e0       	ldi	r24, 0x01	; 1
 1f6:	08 95       	ret
    

        estado = TWSR & 0xF8;  // nos quedamos con los bits de estado 
        
        // verificar si se recibió Dato con ACK o NACK
        if (ack && estado != 0x50) return 0; 
 1f8:	80 e0       	ldi	r24, 0x00	; 0
 1fa:	08 95       	ret
        if (!ack && estado != 0x58) return 0; 
 1fc:	80 e0       	ldi	r24, 0x00	; 0
        
        *buffer = TWDR; // Obtenemos el contenido enviado por el esclavo 
        return 1; 
}
 1fe:	08 95       	ret

00000200 <main>:
uint8_t rxdato1;
uint8_t rxdato2;

int main(void)
{
	I2C_Master_Init(100000,1);
 200:	41 e0       	ldi	r20, 0x01	; 1
 202:	60 ea       	ldi	r22, 0xA0	; 160
 204:	76 e8       	ldi	r23, 0x86	; 134
 206:	81 e0       	ldi	r24, 0x01	; 1
 208:	90 e0       	ldi	r25, 0x00	; 0
 20a:	0e 94 48 00 	call	0x90	; 0x90 <I2C_Master_Init>
	DDRB |= (1<<DDB5);
 20e:	84 b1       	in	r24, 0x04	; 4
 210:	80 62       	ori	r24, 0x20	; 32
 212:	84 b9       	out	0x04, r24	; 4
	DDRC |= (1<<DDC1);
 214:	87 b1       	in	r24, 0x07	; 7
 216:	82 60       	ori	r24, 0x02	; 2
 218:	87 b9       	out	0x07, r24	; 7
	PORTC &= ~(1<<PORTC1);
 21a:	88 b1       	in	r24, 0x08	; 8
 21c:	8d 7f       	andi	r24, 0xFD	; 253
 21e:	88 b9       	out	0x08, r24	; 8

	while (1)
	{	
		PORTB |= (1<<PORTB5);
 220:	85 b1       	in	r24, 0x05	; 5
 222:	80 62       	ori	r24, 0x20	; 32
 224:	85 b9       	out	0x05, r24	; 5
		
		if(!I2C_Master_Start()) return;
 226:	0e 94 a4 00 	call	0x148	; 0x148 <I2C_Master_Start>
 22a:	88 23       	and	r24, r24
 22c:	b1 f1       	breq	.+108    	; 0x29a <main+0x9a>

		if(!I2C_Master_Write(SLAVE1_W))
 22e:	80 e2       	ldi	r24, 0x20	; 32
 230:	0e 94 ca 00 	call	0x194	; 0x194 <I2C_Master_Write>
 234:	81 11       	cpse	r24, r1
 236:	03 c0       	rjmp	.+6      	; 0x23e <main+0x3e>
		{
			I2C_Master_Stop();
 238:	0e 94 c2 00 	call	0x184	; 0x184 <I2C_Master_Stop>
			return;
 23c:	08 95       	ret
		}

		I2C_Master_Write('R');
 23e:	82 e5       	ldi	r24, 0x52	; 82
 240:	0e 94 ca 00 	call	0x194	; 0x194 <I2C_Master_Write>

		if(!I2C_Master_RepeatedStart())
 244:	0e 94 b3 00 	call	0x166	; 0x166 <I2C_Master_RepeatedStart>
 248:	81 11       	cpse	r24, r1
 24a:	03 c0       	rjmp	.+6      	; 0x252 <main+0x52>
		{
			I2C_Master_Stop();
 24c:	0e 94 c2 00 	call	0x184	; 0x184 <I2C_Master_Stop>
			return;
 250:	08 95       	ret
		}

		if(!I2C_Master_Write(SLAVE1_R)){
 252:	81 e2       	ldi	r24, 0x21	; 33
 254:	0e 94 ca 00 	call	0x194	; 0x194 <I2C_Master_Write>
 258:	81 11       	cpse	r24, r1
 25a:	03 c0       	rjmp	.+6      	; 0x262 <main+0x62>
			I2C_Master_Stop();
 25c:	0e 94 c2 00 	call	0x184	; 0x184 <I2C_Master_Stop>
			return;
 260:	08 95       	ret
		}

		I2C_Master_Read(&rxdato1,0);
 262:	60 e0       	ldi	r22, 0x00	; 0
 264:	81 e0       	ldi	r24, 0x01	; 1
 266:	91 e0       	ldi	r25, 0x01	; 1
 268:	0e 94 de 00 	call	0x1bc	; 0x1bc <I2C_Master_Read>
		I2C_Master_Stop();
 26c:	0e 94 c2 00 	call	0x184	; 0x184 <I2C_Master_Stop>
		
		PORTB  &= ~(1<<PORTB5);
 270:	85 b1       	in	r24, 0x05	; 5
 272:	8f 7d       	andi	r24, 0xDF	; 223
 274:	85 b9       	out	0x05, r24	; 5

		if(rxdato1 == 0x01) PORTC |= (1<<PORTC1);
 276:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <rxdato1>
 27a:	81 30       	cpi	r24, 0x01	; 1
 27c:	21 f4       	brne	.+8      	; 0x286 <main+0x86>
 27e:	88 b1       	in	r24, 0x08	; 8
 280:	82 60       	ori	r24, 0x02	; 2
 282:	88 b9       	out	0x08, r24	; 8
 284:	03 c0       	rjmp	.+6      	; 0x28c <main+0x8c>
		else PORTC &= ~(1<<PORTC1);
 286:	88 b1       	in	r24, 0x08	; 8
 288:	8d 7f       	andi	r24, 0xFD	; 253
 28a:	88 b9       	out	0x08, r24	; 8
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 28c:	87 ea       	ldi	r24, 0xA7	; 167
 28e:	91 e6       	ldi	r25, 0x61	; 97
 290:	01 97       	sbiw	r24, 0x01	; 1
 292:	f1 f7       	brne	.-4      	; 0x290 <main+0x90>
 294:	00 c0       	rjmp	.+0      	; 0x296 <main+0x96>
 296:	00 00       	nop
 298:	c3 cf       	rjmp	.-122    	; 0x220 <main+0x20>

		_delay_ms(100);
	}
 29a:	08 95       	ret

0000029c <__udivmodsi4>:
 29c:	a1 e2       	ldi	r26, 0x21	; 33
 29e:	1a 2e       	mov	r1, r26
 2a0:	aa 1b       	sub	r26, r26
 2a2:	bb 1b       	sub	r27, r27
 2a4:	fd 01       	movw	r30, r26
 2a6:	0d c0       	rjmp	.+26     	; 0x2c2 <__udivmodsi4_ep>

000002a8 <__udivmodsi4_loop>:
 2a8:	aa 1f       	adc	r26, r26
 2aa:	bb 1f       	adc	r27, r27
 2ac:	ee 1f       	adc	r30, r30
 2ae:	ff 1f       	adc	r31, r31
 2b0:	a2 17       	cp	r26, r18
 2b2:	b3 07       	cpc	r27, r19
 2b4:	e4 07       	cpc	r30, r20
 2b6:	f5 07       	cpc	r31, r21
 2b8:	20 f0       	brcs	.+8      	; 0x2c2 <__udivmodsi4_ep>
 2ba:	a2 1b       	sub	r26, r18
 2bc:	b3 0b       	sbc	r27, r19
 2be:	e4 0b       	sbc	r30, r20
 2c0:	f5 0b       	sbc	r31, r21

000002c2 <__udivmodsi4_ep>:
 2c2:	66 1f       	adc	r22, r22
 2c4:	77 1f       	adc	r23, r23
 2c6:	88 1f       	adc	r24, r24
 2c8:	99 1f       	adc	r25, r25
 2ca:	1a 94       	dec	r1
 2cc:	69 f7       	brne	.-38     	; 0x2a8 <__udivmodsi4_loop>
 2ce:	60 95       	com	r22
 2d0:	70 95       	com	r23
 2d2:	80 95       	com	r24
 2d4:	90 95       	com	r25
 2d6:	9b 01       	movw	r18, r22
 2d8:	ac 01       	movw	r20, r24
 2da:	bd 01       	movw	r22, r26
 2dc:	cf 01       	movw	r24, r30
 2de:	08 95       	ret

000002e0 <_exit>:
 2e0:	f8 94       	cli

000002e2 <__stop_program>:
 2e2:	ff cf       	rjmp	.-2      	; 0x2e2 <__stop_program>
