static int gpio_init ( void ) { defined ( CONFIG_MACH_SUN7I ) || defined ( ) sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 22 ) , SUNXI_GPIO_INPUT ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 23 ) , SUNXI_GPIO_INPUT ) ; defined ( CONFIG_MACH_SUN7I ) || defined ( CONFIG_MACH_SUN8I_R40 ) || defined ( ) sunxi_gpio_set_cfgpin ( SUNXI_GPF ( 2 ) , SUNXI_GPF_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPF ( 4 ) , SUNXI_GPF_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPF ( 2 ) , SUN8I_GPF_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPF ( 4 ) , SUN8I_GPF_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPF ( 4 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPE ( 0 ) , SUNIV_GPE_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPE ( 1 ) , SUNIV_GPE_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPE ( 1 ) , SUNXI_GPIO_PULL_UP ) ; defined ( CONFIG_MACH_SUN7I ) || defined ( CONFIG_MACH_SUN8I_R40 ) ; } , SUN4I_GPB_UART0 ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 23 ) , SUN4I_GPB_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPB ( 23 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 19 ) , SUN5I_GPB_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 20 ) , SUN5I_GPB_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPB ( 20 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPH ( 20 ) , SUN6I_GPH_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPH ( 21 ) , SUN6I_GPH_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPH ( 21 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 0 ) , SUN8I_A33_GPB_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 1 ) , SUN8I_A33_GPB_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPB ( 1 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPA ( 4 ) , SUN8I_H3_GPA_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPA ( 5 ) , SUN8I_H3_GPA_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPA ( 5 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 8 ) , SUN50I_GPB_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 9 ) , SUN50I_GPB_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPB ( 9 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPH ( 0 ) , SUN50I_H6_GPH_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPH ( 1 ) , SUN50I_H6_GPH_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPH ( 1 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPH ( 0 ) , SUN50I_H616_GPH_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPH ( 1 ) , SUN50I_H616_GPH_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPH ( 1 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 9 ) , SUN8I_A83T_GPB_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 10 ) , SUN8I_A83T_GPB_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPB ( 10 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 8 ) , SUN8I_V3S_GPB_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 9 ) , SUN8I_V3S_GPB_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPB ( 9 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPH ( 12 ) , SUN9I_GPH_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPH ( 13 ) , SUN9I_GPH_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPH ( 13 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPA ( 2 ) , SUNIV_GPE_UART0 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPA ( 3 ) , SUNIV_GPE_UART0 ) ; sunxi_gpio_set_pull ( SUNXI_GPA ( 3 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPG ( 3 ) , SUN5I_GPG_UART1 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPG ( 4 ) , SUN5I_GPG_UART1 ) ; sunxi_gpio_set_pull ( SUNXI_GPG ( 4 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPA ( 0 ) , SUN8I_H3_GPA_UART2 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPA ( 1 ) , SUN8I_H3_GPA_UART2 ) ; sunxi_gpio_set_pull ( SUNXI_GPA ( 1 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 0 ) , SUN8I_GPB_UART2 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPB ( 1 ) , SUN8I_GPB_UART2 ) ; sunxi_gpio_set_pull ( SUNXI_GPB ( 1 ) , SUNXI_GPIO_PULL_UP ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPL ( 2 ) , SUN8I_GPL_R_UART ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPL ( 3 ) , SUN8I_GPL_R_UART ) ; sunxi_gpio_set_pull ( SUNXI_GPL ( 3 ) , SUNXI_GPIO_PULL_UP ) ; ! defined ( ) sunxi_gpio_set_cfgpin ( SUNXI_GPG ( 6 ) , SUN8I_GPG_UART1 ) ; sunxi_gpio_set_cfgpin ( SUNXI_GPG ( 7 ) , SUN8I_GPG_UART1 ) ; sunxi_gpio_set_pull ( SUNXI_GPG ( 7 ) , SUNXI_GPIO_PULL_UP ) ; val = readl ( SUNXI_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_VAL ) ; writel ( val , SUNXI_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_SEL ) ; val = readl ( SUNXI_R_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_VAL ) ; writel ( val , SUNXI_R_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_SEL ) ; return 0 ; 