Fitter report for SRAM_TEST
Thu May 16 17:02:46 2019
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Interconnect Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu May 16 17:02:46 2019    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; SRAM_TEST                                ;
; Top-level Entity Name              ; SRAM_SOC                                 ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C35F672C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 4,408 / 33,216 ( 13 % )                  ;
;     Total combinational functions  ; 3,546 / 33,216 ( 11 % )                  ;
;     Dedicated logic registers      ; 2,620 / 33,216 ( 8 % )                   ;
; Total registers                    ; 2688                                     ;
; Total pins                         ; 105 / 475 ( 22 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 55,296 / 483,840 ( 11 % )                ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.86        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  28.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                               ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                         ; Destination Port ; Destination Port Name ;
+----------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; system0:u0|cpu:the_cpu|A_mul_src1[0]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[0]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[1]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[1]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[2]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[2]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[3]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[3]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[4]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[4]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[5]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[5]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[6]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[6]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[7]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[7]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[8]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[8]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[9]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[9]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[10]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[10]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[11]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[11]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[12]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[12]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[13]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[13]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[14]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[14]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[15]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[15]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[16]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[17]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[18]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[19]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[20]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[21]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[22]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[23]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[24]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[25]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[26]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[27]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[28]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[29]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[30]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src1[31]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[0]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[0]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[1]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[1]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[2]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[2]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[3]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[3]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[4]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[4]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[5]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[5]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[6]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[6]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[7]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[7]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[8]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[8]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[9]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[9]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[10]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[10]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[11]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[11]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[12]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[12]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[13]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[13]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[14]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[14]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[15]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[15]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; system0:u0|cpu:the_cpu|D_bht_data[0]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|q_b[0]                                            ; PORTBDATAOUT     ;                       ;
; system0:u0|cpu:the_cpu|D_bht_data[1]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|q_b[1]                                            ; PORTBDATAOUT     ;                       ;
; system0:u0|sdram:the_sdram|m_addr[0]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[1]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[2]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[3]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[4]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[5]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[6]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[7]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[8]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[9]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                             ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[10]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                            ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_addr[11]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                            ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_bank[0]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_bank[1]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[0]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[0]                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[0]                ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[1]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[1]                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[1]                ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[2]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[2]                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[2]                ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[3]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_cmd[3]                ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                          ;                  ;                       ;
; system0:u0|sdram:the_sdram|m_data[0]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[0]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[1]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[1]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[2]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[2]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[3]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[3]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[4]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[4]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[5]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[5]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[6]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[6]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[7]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[7]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[8]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[8]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[9]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                               ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[9]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[10]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[10]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[11]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[11]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[12]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[12]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[13]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[13]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[14]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[14]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_data[15]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                              ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_data[15]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; system0:u0|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|m_dqm[0]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|m_dqm[1]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                ; DATAIN           ;                       ;
; system0:u0|sdram:the_sdram|oe                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_1                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_1         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_1         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_2                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_2         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_2         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_3                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_3         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_3         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_4                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_4         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_4         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_5                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_5         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_5         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_6                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_6         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_6         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_7                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_7         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_7         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_8                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_8         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_8         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_9                                                                                                               ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_9         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                               ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_9         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_10                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_10        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_10        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_11                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_11        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_11        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_12                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_12        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_12        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_13                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_13        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_13        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_14                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_14        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_14        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; system0:u0|sdram:the_sdram|oe~_Duplicate_15                                                                                                              ; REGOUT           ;                       ;
; system0:u0|sdram:the_sdram|oe~_Duplicate_15        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                              ; OE               ;                       ;
; system0:u0|sdram:the_sdram|za_data[0]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[1]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[2]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[3]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[4]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[5]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[6]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[7]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[8]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[9]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                               ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[10]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[11]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[12]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[13]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[14]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                              ; COMBOUT          ;                       ;
; system0:u0|sdram:the_sdram|za_data[15]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                              ; COMBOUT          ;                       ;
+----------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 6517 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 6517 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                         ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Partition Name       ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents             ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Top                  ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                      ;
; sld_hub:sld_hub_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                   ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name       ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Top                  ; 6322    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst ; 195     ; 0                 ; N/A                     ; Source File       ;
+----------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/sram_test/sram_sip_16/sram_sip_quartus/SRAM_TEST.pin.


+----------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                      ;
+---------------------------------------------+------------------------------------------------------+
; Resource                                    ; Usage                                                ;
+---------------------------------------------+------------------------------------------------------+
; Total logic elements                        ; 4,408 / 33,216 ( 13 % )                              ;
;     -- Combinational with no register       ; 1788                                                 ;
;     -- Register only                        ; 862                                                  ;
;     -- Combinational with a register        ; 1758                                                 ;
;                                             ;                                                      ;
; Logic element usage by number of LUT inputs ;                                                      ;
;     -- 4 input functions                    ; 1733                                                 ;
;     -- 3 input functions                    ; 1074                                                 ;
;     -- <=2 input functions                  ; 739                                                  ;
;     -- Register only                        ; 862                                                  ;
;                                             ;                                                      ;
; Logic elements by mode                      ;                                                      ;
;     -- normal mode                          ; 2917                                                 ;
;     -- arithmetic mode                      ; 629                                                  ;
;                                             ;                                                      ;
; Total registers*                            ; 2,688 / 34,593 ( 8 % )                               ;
;     -- Dedicated logic registers            ; 2,620 / 33,216 ( 8 % )                               ;
;     -- I/O registers                        ; 68 / 1,377 ( 5 % )                                   ;
;                                             ;                                                      ;
; Total LABs:  partially or completely used   ; 347 / 2,076 ( 17 % )                                 ;
; User inserted logic elements                ; 0                                                    ;
; Virtual pins                                ; 0                                                    ;
; I/O pins                                    ; 105 / 475 ( 22 % )                                   ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                       ;
; Global signals                              ; 11                                                   ;
; M4Ks                                        ; 18 / 105 ( 17 % )                                    ;
; Total block memory bits                     ; 55,296 / 483,840 ( 11 % )                            ;
; Total block memory implementation bits      ; 82,944 / 483,840 ( 17 % )                            ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )                                       ;
; PLLs                                        ; 1 / 4 ( 25 % )                                       ;
; Global clocks                               ; 11 / 16 ( 69 % )                                     ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                      ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                        ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 4%                                         ;
; Peak interconnect usage (total/H/V)         ; 27% / 28% / 27%                                      ;
; Maximum fan-out node                        ; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 1865                                                 ;
; Highest non-global fan-out signal           ; system0:u0|cpu:the_cpu|A_stall~1                     ;
; Highest non-global fan-out                  ; 630                                                  ;
; Total fan-out                               ; 22765                                                ;
; Average fan-out                             ; 3.27                                                 ;
+---------------------------------------------+------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                 ;
+---------------------------------------------+-----------------------+-----------------------+
; Statistic                                   ; Top                   ; sld_hub:sld_hub_inst  ;
+---------------------------------------------+-----------------------+-----------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ;
;                                             ;                       ;                       ;
; Total logic elements                        ; 4276 / 33216 ( 12 % ) ; 132 / 33216 ( < 1 % ) ;
;     -- Combinational with no register       ; 1732                  ; 56                    ;
;     -- Register only                        ; 849                   ; 13                    ;
;     -- Combinational with a register        ; 1695                  ; 63                    ;
;                                             ;                       ;                       ;
; Logic element usage by number of LUT inputs ;                       ;                       ;
;     -- 4 input functions                    ; 1673                  ; 60                    ;
;     -- 3 input functions                    ; 1040                  ; 34                    ;
;     -- <=2 input functions                  ; 714                   ; 25                    ;
;     -- Register only                        ; 849                   ; 13                    ;
;                                             ;                       ;                       ;
; Logic elements by mode                      ;                       ;                       ;
;     -- normal mode                          ; 2802                  ; 115                   ;
;     -- arithmetic mode                      ; 625                   ; 4                     ;
;                                             ;                       ;                       ;
; Total registers                             ; 2612                  ; 76                    ;
;     -- Dedicated logic registers            ; 2544 / 33216 ( 7 % )  ; 76 / 33216 ( < 1 % )  ;
;     -- I/O registers                        ; 68                    ; 0                     ;
;                                             ;                       ;                       ;
; Total LABs:  partially or completely used   ; 338 / 2076 ( 16 % )   ; 12 / 2076 ( < 1 % )   ;
;                                             ;                       ;                       ;
; Virtual pins                                ; 0                     ; 0                     ;
; I/O pins                                    ; 105                   ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 5 % )        ; 0 / 70 ( 0 % )        ;
; Total memory bits                           ; 55296                 ; 0                     ;
; Total RAM block bits                        ; 82944                 ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ;
; PLL                                         ; 1 / 4 ( 25 % )        ; 0 / 4 ( 0 % )         ;
; M4K                                         ; 18 / 105 ( 17 % )     ; 0 / 105 ( 0 % )       ;
; Clock control block                         ; 9 / 20 ( 45 % )       ; 3 / 20 ( 15 % )       ;
;                                             ;                       ;                       ;
; Connections                                 ;                       ;                       ;
;     -- Input Connections                    ; 271                   ; 118                   ;
;     -- Registered Input Connections         ; 125                   ; 84                    ;
;     -- Output Connections                   ; 210                   ; 179                   ;
;     -- Registered Output Connections        ; 4                     ; 142                   ;
;                                             ;                       ;                       ;
; Internal Connections                        ;                       ;                       ;
;     -- Total Connections                    ; 22330                 ; 843                   ;
;     -- Registered Connections               ; 7823                  ; 527                   ;
;                                             ;                       ;                       ;
; External Connections                        ;                       ;                       ;
;     -- Top                                  ; 186                   ; 295                   ;
;     -- sld_hub:sld_hub_inst                 ; 295                   ; 2                     ;
;                                             ;                       ;                       ;
; Partition Interface                         ;                       ;                       ;
;     -- Input Ports                          ; 54                    ; 22                    ;
;     -- Output Ports                         ; 66                    ; 39                    ;
;     -- Bidir Ports                          ; 32                    ; 0                     ;
;                                             ;                       ;                       ;
; Registered Ports                            ;                       ;                       ;
;     -- Registered Input Ports               ; 0                     ; 3                     ;
;     -- Registered Output Ports              ; 0                     ; 29                    ;
;                                             ;                       ;                       ;
; Port Connectivity                           ;                       ;                       ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ;
+---------------------------------------------+-----------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENET_INT   ; B21   ; 4        ; 59           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; s_qdata[0] ; U21   ; 6        ; 65           ; 11           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; s_qdata[1] ; V25   ; 6        ; 65           ; 11           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; s_qdata[2] ; V23   ; 6        ; 65           ; 10           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; s_qdata[3] ; W23   ; 6        ; 65           ; 9            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; s_qdata[4] ; T20   ; 6        ; 65           ; 14           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; s_qdata[5] ; U25   ; 6        ; 65           ; 13           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; s_qdata[6] ; U24   ; 6        ; 65           ; 13           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; s_qdata[7] ; T19   ; 6        ; 65           ; 12           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_CLK      ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_CMD      ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_CS_N     ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_RD_N     ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_RST_N    ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_WR_N     ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_addr[0]     ; R20   ; 6        ; 65           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_addr[1]     ; T22   ; 6        ; 65           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_addr[2]     ; R25   ; 6        ; 65           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_addr[3]     ; R24   ; 6        ; 65           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_addr[4]     ; N24   ; 5        ; 65           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_addr[5]     ; P24   ; 6        ; 65           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_addr[6]     ; M24   ; 5        ; 65           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_addr[7]     ; M25   ; 5        ; 65           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_addr[8]     ; N20   ; 5        ; 65           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_addr[9]     ; M21   ; 5        ; 65           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_cen         ; T23   ; 6        ; 65           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_clk         ; T18   ; 6        ; 65           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_ddata[0]    ; U20   ; 6        ; 65           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_ddata[1]    ; V26   ; 6        ; 65           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_ddata[2]    ; V24   ; 6        ; 65           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_ddata[3]    ; W25   ; 6        ; 65           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_ddata[4]    ; T21   ; 6        ; 65           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_ddata[5]    ; U26   ; 6        ; 65           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_ddata[6]    ; U23   ; 6        ; 65           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_ddata[7]    ; R19   ; 6        ; 65           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_oen         ; T25   ; 6        ; 65           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s_wen         ; T24   ; 6        ; 65           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                            ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[0]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[10] ; C19   ; 4        ; 53           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[11] ; D19   ; 4        ; 53           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[12] ; B19   ; 4        ; 53           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[13] ; A19   ; 4        ; 53           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[14] ; E18   ; 4        ; 50           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[15] ; D18   ; 4        ; 50           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[1]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[2]  ; B18   ; 4        ; 46           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[3]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[4]  ; B17   ; 4        ; 42           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[6]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[7]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[8]  ; B20   ; 4        ; 55           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[9]  ; A20   ; 4        ; 55           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 64 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 22 / 58 ( 38 % ) ; 3.3V          ; --           ;
; 5        ; 8 / 65 ( 12 % )  ; 3.3V          ; --           ;
; 6        ; 28 / 59 ( 47 % ) ; 3.3V          ; --           ;
; 7        ; 8 / 58 ( 14 % )  ; 3.3V          ; --           ;
; 8        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; ENET_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 406        ; 4        ; ENET_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 394        ; 4        ; ENET_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 390        ; 4        ; ENET_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 382        ; 4        ; ENET_CMD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 379        ; 4        ; ENET_RD_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 378        ; 4        ; ENET_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; ENET_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 4        ; ENET_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 411        ; 4        ; ENET_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 405        ; 4        ; ENET_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 393        ; 4        ; ENET_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 389        ; 4        ; ENET_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 381        ; 4        ; ENET_INT                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 380        ; 4        ; ENET_WR_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 377        ; 4        ; ENET_RST_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 363        ; 5        ; ENET_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; ENET_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; ENET_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; ENET_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 396        ; 4        ; ENET_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 392        ; 4        ; ENET_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; ENET_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; s_addr[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; s_addr[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; s_addr[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; s_addr[8]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; s_addr[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; s_addr[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; s_ddata[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; s_addr[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; s_addr[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; s_addr[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; s_clk                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; s_qdata[7]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; s_qdata[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; s_ddata[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; s_addr[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; s_cen                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; s_wen                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; s_oen                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; s_ddata[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; s_qdata[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; s_ddata[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; s_qdata[6]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; s_qdata[5]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; s_ddata[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; s_qdata[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; s_ddata[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; s_qdata[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; s_ddata[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; s_qdata[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; s_ddata[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; PLL Summary                                                                   ;
+----------------------------------+--------------------------------------------+
; Name                             ; SDRAM_PLL:PLL1|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------------+
; SDC pin name                     ; PLL1|altpll_component|pll                  ;
; PLL mode                         ; Normal                                     ;
; Compensate clock                 ; clock0                                     ;
; Compensated input/output pins    ; --                                         ;
; Self reset on gated loss of lock ; Off                                        ;
; Gate lock counter                ; --                                         ;
; Input frequency 0                ; 50.0 MHz                                   ;
; Input frequency 1                ; --                                         ;
; Nominal PFD frequency            ; 50.0 MHz                                   ;
; Nominal VCO frequency            ; 300.0 MHz                                  ;
; VCO post scale                   ; 2                                          ;
; VCO multiply                     ; --                                         ;
; VCO divide                       ; --                                         ;
; Freq min lock                    ; 50.01 MHz                                  ;
; Freq max lock                    ; 83.33 MHz                                  ;
; M VCO Tap                        ; 7                                          ;
; M Initial                        ; 1                                          ;
; M value                          ; 6                                          ;
; N value                          ; 1                                          ;
; Preserve PLL counter order       ; Off                                        ;
; PLL location                     ; PLL_1                                      ;
; Inclk0 signal                    ; CLOCK_50                                   ;
; Inclk1 signal                    ; --                                         ;
; Inclk0 signal type               ; Dedicated Pin                              ;
; Inclk1 signal type               ; --                                         ;
+----------------------------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                               ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -53 (-2917 ps) ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; PLL1|altpll_component|pll|clk[0] ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; 1       ; 7       ; PLL1|altpll_component|pll|clk[1] ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)       ; 50/50      ; C1      ; 30            ; 15/15 Even ; 1       ; 7       ; PLL1|altpll_component|pll|clk[2] ;
+----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                 ; Library Name ;
+-------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |SRAM_SOC                                                                                                   ; 4408 (2)    ; 2620 (0)                  ; 68 (68)       ; 55296       ; 18   ; 4            ; 0       ; 2         ; 105  ; 0            ; 1788 (2)     ; 862 (0)           ; 1758 (0)         ; |SRAM_SOC                                                                                                                                                                                                                                           ; work         ;
;    |Reset_Delay:delay1|                                                                                     ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |SRAM_SOC|Reset_Delay:delay1                                                                                                                                                                                                                        ; work         ;
;    |SDRAM_PLL:PLL1|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|SDRAM_PLL:PLL1                                                                                                                                                                                                                            ; work         ;
;       |altpll:altpll_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|SDRAM_PLL:PLL1|altpll:altpll_component                                                                                                                                                                                                    ; work         ;
;    |sld_hub:sld_hub_inst|                                                                                   ; 132 (89)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (41)      ; 13 (11)           ; 63 (38)          ; |SRAM_SOC|sld_hub:sld_hub_inst                                                                                                                                                                                                                      ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                             ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |SRAM_SOC|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                              ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 17 (17)          ; |SRAM_SOC|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                            ; work         ;
;    |system0:u0|                                                                                             ; 4241 (1)    ; 2519 (0)                  ; 0 (0)         ; 55296       ; 18   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1722 (1)     ; 849 (0)           ; 1670 (0)         ; |SRAM_SOC|system0:u0                                                                                                                                                                                                                                ; work         ;
;       |avalon_wrapper_0:the_avalon_wrapper_0|                                                               ; 879 (0)     ; 403 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 476 (0)      ; 141 (0)           ; 262 (0)          ; |SRAM_SOC|system0:u0|avalon_wrapper_0:the_avalon_wrapper_0                                                                                                                                                                                          ; work         ;
;          |avalon_wrapper:avalon_wrapper_0|                                                                  ; 879 (252)   ; 403 (185)                 ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 476 (93)     ; 141 (78)          ; 262 (63)         ; |SRAM_SOC|system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0                                                                                                                                                          ; work         ;
;             |sram_ctrl:u_sram_ctrl|                                                                         ; 646 (646)   ; 218 (218)                 ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 383 (383)    ; 63 (63)           ; 200 (200)        ; |SRAM_SOC|system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl                                                                                                                                    ; work         ;
;                |altsyncram:inner_reg_rtl_0|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0                                                                                                         ; work         ;
;                   |altsyncram_aek1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0|altsyncram_aek1:auto_generated                                                                          ; work         ;
;       |avalon_wrapper_0_avalon_slave_0_arbitrator:the_avalon_wrapper_0_avalon_slave_0|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|avalon_wrapper_0_avalon_slave_0_arbitrator:the_avalon_wrapper_0_avalon_slave_0                                                                                                                                                 ; work         ;
;       |cpu:the_cpu|                                                                                         ; 2162 (1877) ; 1319 (1136)               ; 0 (0)         ; 46080       ; 14   ; 4            ; 0       ; 2         ; 0    ; 0            ; 843 (741)    ; 383 (332)         ; 936 (801)        ; |SRAM_SOC|system0:u0|cpu:the_cpu                                                                                                                                                                                                                    ; work         ;
;          |cpu_bht_module:cpu_bht|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                             ; work         ;
;             |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                   ; work         ;
;                |altsyncram_pkf1:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated                                                                                                                                    ; work         ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                           ; work         ;
;                |altsyncram_qed1:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                            ; work         ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                       ; work         ;
;             |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                             ; work         ;
;                |altsyncram_s0g1:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_s0g1:auto_generated                                                                                                                              ; work         ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                    ; work         ;
;             |altmult_add:the_altmult_add_part_1|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                 ; work         ;
;                |mult_add_4cr2:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                    ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                            ; work         ;
;             |altmult_add:the_altmult_add_part_2|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                 ; work         ;
;                |mult_add_6cr2:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                    ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                            ; work         ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                  ; 277 (29)    ; 183 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (29)      ; 51 (0)            ; 135 (0)          ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                    ; work         ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                               ; 143 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 50 (0)            ; 46 (0)           ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                    ; work         ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                              ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 43 (40)           ; 6 (5)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                      ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                    ; 88 (84)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 7 (3)             ; 40 (40)          ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ; work         ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                   ; work         ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                 ; 13 (13)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                      ; work         ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                        ; work         ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                   ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                        ; work         ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                         ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 45 (45)          ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                              ; work         ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                   ; work         ;
;                   |altsyncram:the_altsyncram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ; work         ;
;                      |altsyncram_t072:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated          ; work         ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                           ; work         ;
;                |altsyncram_p2f1:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated                                                                                                            ; work         ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                           ; work         ;
;                |altsyncram_q2f1:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated                                                                                                            ; work         ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                  ; work         ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                      ; 210 (210)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 16 (16)           ; 98 (98)          ; |SRAM_SOC|system0:u0|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                 ; work         ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                        ; 65 (65)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 16 (16)           ; 35 (35)          ; |SRAM_SOC|system0:u0|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                   ; work         ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                          ; 38 (38)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 14 (14)          ; |SRAM_SOC|system0:u0|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                     ; work         ;
;       |dm9000a_0:the_dm9000a_0|                                                                             ; 38 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 18 (0)           ; |SRAM_SOC|system0:u0|dm9000a_0:the_dm9000a_0                                                                                                                                                                                                        ; work         ;
;          |DM9000A_IF:the_DM9000A_IF|                                                                        ; 38 (38)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 18 (18)          ; |SRAM_SOC|system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF                                                                                                                                                                              ; work         ;
;       |dm9000a_0_avalon_slave_0_arbitrator:the_dm9000a_0_avalon_slave_0|                                    ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |SRAM_SOC|system0:u0|dm9000a_0_avalon_slave_0_arbitrator:the_dm9000a_0_avalon_slave_0                                                                                                                                                               ; work         ;
;       |jtag_uart:the_jtag_uart|                                                                             ; 160 (38)    ; 107 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (25)      ; 24 (4)            ; 83 (9)           ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart                                                                                                                                                                                                        ; work         ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                    ; 71 (71)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 20 (20)           ; 34 (34)          ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                          ; work         ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                              ; work         ;
;             |scfifo:rfifo|                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                 ; work         ;
;                |scfifo_1n21:auto_generated|                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                      ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                              ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ; work         ;
;                         |cntr_rj7:count_usedw|                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                    ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                           ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                 ; work         ;
;                      |dpram_5h21:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                              ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                  ; work         ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                              ; work         ;
;             |scfifo:wfifo|                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                 ; work         ;
;                |scfifo_1n21:auto_generated|                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                      ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                              ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ; work         ;
;                         |cntr_rj7:count_usedw|                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                    ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                           ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                 ; work         ;
;                      |dpram_5h21:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                              ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                  ; work         ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |SRAM_SOC|system0:u0|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                         ; work         ;
;       |sdram:the_sdram|                                                                                     ; 330 (236)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (116)    ; 61 (20)           ; 145 (101)        ; |SRAM_SOC|system0:u0|sdram:the_sdram                                                                                                                                                                                                                ; work         ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                            ; 94 (94)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 41 (41)           ; 45 (45)          ; |SRAM_SOC|system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                          ; work         ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                    ; 108 (52)    ; 34 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (14)      ; 6 (0)             ; 61 (38)          ; |SRAM_SOC|system0:u0|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                               ; work         ;
;          |rdv_fifo_for_system0_clock_0_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_0_out_to_sdram_s1| ; 30 (30)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 4 (4)             ; 15 (15)          ; |SRAM_SOC|system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_0_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_0_out_to_sdram_s1                                                                                              ; work         ;
;          |rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1| ; 35 (35)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 2 (2)             ; 17 (17)          ; |SRAM_SOC|system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1                                                                                              ; work         ;
;       |sys_clk_timer:the_sys_clk_timer|                                                                     ; 83 (83)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 9 (9)             ; 59 (59)          ; |SRAM_SOC|system0:u0|sys_clk_timer:the_sys_clk_timer                                                                                                                                                                                                ; work         ;
;       |sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SRAM_SOC|system0:u0|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1                                                                                                                                                                               ; work         ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |SRAM_SOC|system0:u0|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                         ; work         ;
;       |system0_clock_0:the_system0_clock_0|                                                                 ; 136 (113)   ; 130 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 76 (68)           ; 54 (44)          ; |SRAM_SOC|system0:u0|system0_clock_0:the_system0_clock_0                                                                                                                                                                                            ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_0:the_system0_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                       ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |SRAM_SOC|system0:u0|system0_clock_0:the_system0_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                       ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_0:the_system0_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                        ; work         ;
;          |system0_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_0:the_system0_clock_0|system0_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                      ; work         ;
;          |system0_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_0:the_system0_clock_0|system0_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                   ; work         ;
;          |system0_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_0:the_system0_clock_0|system0_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                  ; work         ;
;          |system0_clock_0_master_FSM:master_FSM|                                                            ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |SRAM_SOC|system0:u0|system0_clock_0:the_system0_clock_0|system0_clock_0_master_FSM:master_FSM                                                                                                                                                      ; work         ;
;          |system0_clock_0_slave_FSM:slave_FSM|                                                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |SRAM_SOC|system0:u0|system0_clock_0:the_system0_clock_0|system0_clock_0_slave_FSM:slave_FSM                                                                                                                                                        ; work         ;
;       |system0_clock_0_out_arbitrator:the_system0_clock_0_out|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_0_out_arbitrator:the_system0_clock_0_out                                                                                                                                                                         ; work         ;
;       |system0_clock_1:the_system0_clock_1|                                                                 ; 147 (113)   ; 136 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 94 (83)           ; 43 (29)          ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1                                                                                                                                                                                            ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                       ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                       ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                       ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                        ; work         ;
;          |system0_clock_1_edge_to_pulse:read_done_edge_to_pulse|                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                      ; work         ;
;          |system0_clock_1_edge_to_pulse:read_request_edge_to_pulse|                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                   ; work         ;
;          |system0_clock_1_edge_to_pulse:write_done_edge_to_pulse|                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                     ; work         ;
;          |system0_clock_1_edge_to_pulse:write_request_edge_to_pulse|                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                  ; work         ;
;          |system0_clock_1_master_FSM:master_FSM|                                                            ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_master_FSM:master_FSM                                                                                                                                                      ; work         ;
;          |system0_clock_1_slave_FSM:slave_FSM|                                                              ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |SRAM_SOC|system0:u0|system0_clock_1:the_system0_clock_1|system0_clock_1_slave_FSM:slave_FSM                                                                                                                                                        ; work         ;
;       |system0_clock_1_in_arbitrator:the_system0_clock_1_in|                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |SRAM_SOC|system0:u0|system0_clock_1_in_arbitrator:the_system0_clock_1_in                                                                                                                                                                           ; work         ;
;       |system0_clock_1_out_arbitrator:the_system0_clock_1_out|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SRAM_SOC|system0:u0|system0_clock_1_out_arbitrator:the_system0_clock_1_out                                                                                                                                                                         ; work         ;
;       |system0_reset_clk_cpu_domain_synch_module:system0_reset_clk_cpu_domain_synch|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |SRAM_SOC|system0:u0|system0_reset_clk_cpu_domain_synch_module:system0_reset_clk_cpu_domain_synch                                                                                                                                                   ; work         ;
;       |system0_reset_clk_sdram_domain_synch_module:system0_reset_clk_sdram_domain_synch|                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |SRAM_SOC|system0:u0|system0_reset_clk_sdram_domain_synch_module:system0_reset_clk_sdram_domain_synch                                                                                                                                               ; work         ;
+-------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; DRAM_DQ[0]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[1]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[2]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[3]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[5]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[7]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[8]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[9]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[12]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[13]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; ENET_DATA[0]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[1]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[2]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[3]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[4]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[5]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[6]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[7]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[8]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[9]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[10] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[11] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[12] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[13] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[14] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ENET_DATA[15] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; KEY[1]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[2]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[3]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; s_clk         ; Output   ; --            ; --            ; --                    ; --  ;
; s_cen         ; Output   ; --            ; --            ; --                    ; --  ;
; s_oen         ; Output   ; --            ; --            ; --                    ; --  ;
; s_wen         ; Output   ; --            ; --            ; --                    ; --  ;
; s_addr[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; s_addr[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; s_addr[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; s_addr[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; s_addr[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; s_addr[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; s_addr[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; s_addr[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; s_addr[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; s_addr[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; s_ddata[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; s_ddata[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; s_ddata[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; s_ddata[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; s_ddata[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; s_ddata[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; s_ddata[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; s_ddata[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; 0   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; ENET_INT      ; Input    ; 6             ; 6             ; --                    ; --  ;
; s_qdata[2]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; s_qdata[1]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; s_qdata[0]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; s_qdata[7]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; s_qdata[6]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; s_qdata[5]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; s_qdata[4]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; s_qdata[3]    ; Input    ; 6             ; 6             ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                          ;                   ;         ;
; ENET_DATA[0]                                                                                                                                                                         ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[0]                                                                                                         ; 0                 ; 6       ;
; ENET_DATA[1]                                                                                                                                                                         ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[1]                                                                                                         ; 1                 ; 6       ;
; ENET_DATA[2]                                                                                                                                                                         ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[2]                                                                                                         ; 0                 ; 6       ;
; ENET_DATA[3]                                                                                                                                                                         ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[3]                                                                                                         ; 0                 ; 6       ;
; ENET_DATA[4]                                                                                                                                                                         ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[4]                                                                                                         ; 0                 ; 6       ;
; ENET_DATA[5]                                                                                                                                                                         ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[5]                                                                                                         ; 1                 ; 6       ;
; ENET_DATA[6]                                                                                                                                                                         ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[6]                                                                                                         ; 1                 ; 6       ;
; ENET_DATA[7]                                                                                                                                                                         ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[7]                                                                                                         ; 1                 ; 6       ;
; ENET_DATA[8]                                                                                                                                                                         ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[8]                                                                                                         ; 1                 ; 6       ;
; ENET_DATA[9]                                                                                                                                                                         ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[9]                                                                                                         ; 0                 ; 6       ;
; ENET_DATA[10]                                                                                                                                                                        ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[10]                                                                                                        ; 1                 ; 6       ;
; ENET_DATA[11]                                                                                                                                                                        ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[11]                                                                                                        ; 0                 ; 6       ;
; ENET_DATA[12]                                                                                                                                                                        ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[12]                                                                                                        ; 1                 ; 6       ;
; ENET_DATA[13]                                                                                                                                                                        ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[13]                                                                                                        ; 0                 ; 6       ;
; ENET_DATA[14]                                                                                                                                                                        ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[14]                                                                                                        ; 1                 ; 6       ;
; ENET_DATA[15]                                                                                                                                                                        ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oDATA[15]                                                                                                        ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                               ;                   ;         ;
; KEY[2]                                                                                                                                                                               ;                   ;         ;
; KEY[3]                                                                                                                                                                               ;                   ;         ;
; CLOCK_50                                                                                                                                                                             ;                   ;         ;
; KEY[0]                                                                                                                                                                               ;                   ;         ;
;      - Reset_Delay:delay1|oRESET                                                                                                                                                     ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[0]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[1]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[2]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[3]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[4]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[5]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[6]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[7]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[8]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[9]                                                                                                                                                    ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[10]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[11]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[12]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[13]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[14]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[15]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[16]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[17]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[18]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[19]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[20]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[21]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[22]                                                                                                                                                   ; 1                 ; 6       ;
;      - Reset_Delay:delay1|Cont[23]                                                                                                                                                   ; 1                 ; 6       ;
; ENET_INT                                                                                                                                                                             ;                   ;         ;
;      - system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|oINT~feeder                                                                                                      ; 1                 ; 6       ;
; s_qdata[2]                                                                                                                                                                           ;                   ;         ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|outp_data[2]                                                           ; 0                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inner_reg_0_bypass[23]~feeder                                          ; 0                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0|altsyncram_aek1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; s_qdata[1]                                                                                                                                                                           ;                   ;         ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inner_reg_0_bypass[22]                                                 ; 0                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|outp_data[1]                                                           ; 0                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0|altsyncram_aek1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; s_qdata[0]                                                                                                                                                                           ;                   ;         ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|outp_data[0]                                                           ; 0                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0|altsyncram_aek1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inner_reg_0_bypass[21]~feeder                                          ; 0                 ; 6       ;
; s_qdata[7]                                                                                                                                                                           ;                   ;         ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inner_reg_0_bypass[28]                                                 ; 1                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|outp_data[7]                                                           ; 1                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0|altsyncram_aek1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; s_qdata[6]                                                                                                                                                                           ;                   ;         ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|outp_data[6]                                                           ; 0                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inner_reg_0_bypass[27]~feeder                                          ; 0                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0|altsyncram_aek1:auto_generated|ram_block1a3 ; 0                 ; 6       ;
; s_qdata[5]                                                                                                                                                                           ;                   ;         ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inner_reg_0_bypass[26]                                                 ; 1                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|outp_data[5]                                                           ; 1                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0|altsyncram_aek1:auto_generated|ram_block1a3 ; 1                 ; 6       ;
; s_qdata[4]                                                                                                                                                                           ;                   ;         ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inner_reg_0_bypass[25]                                                 ; 1                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|outp_data[4]                                                           ; 1                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0|altsyncram_aek1:auto_generated|ram_block1a3 ; 1                 ; 6       ;
; s_qdata[3]                                                                                                                                                                           ;                   ;         ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inner_reg_0_bypass[24]                                                 ; 0                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|outp_data[3]                                                           ; 0                 ; 6       ;
;      - system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0|altsyncram_aek1:auto_generated|ram_block1a3 ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                      ; PIN_N2             ; 439     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CLOCK_50                                                                                                                                                                                                      ; PIN_N2             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                        ; PIN_G26            ; 25      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:delay1|Equal0~7                                                                                                                                                                                   ; LCCOMB_X61_Y23_N4  ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1                                                                                                                                                                  ; PLL_1              ; 1860    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2                                                                                                                                                                  ; PLL_1              ; 221     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                  ; JTAG_X1_Y19_N0     ; 159     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                  ; JTAG_X1_Y19_N0     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                  ; LCFF_X21_Y17_N27   ; 31      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg~_wirecell                                                                                                                                                                        ; LCCOMB_X31_Y35_N0  ; 36      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~73                                                                                                                                                                         ; LCCOMB_X19_Y17_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][0]~79                                                                                                                                                                         ; LCCOMB_X19_Y17_N16 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[2]~33                                                                                                                                                                           ; LCCOMB_X21_Y17_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~18                                                                                                                                                                              ; LCCOMB_X17_Y17_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~62                                                                                                                                                                  ; LCCOMB_X18_Y17_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][0]~69                                                                                                                                                                  ; LCCOMB_X18_Y17_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~30                                                                                                                                                    ; LCCOMB_X16_Y17_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~35                                                                                                                                               ; LCCOMB_X15_Y17_N22 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~36                                                                                                                                               ; LCCOMB_X16_Y17_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                       ; LCFF_X18_Y15_N19   ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                      ; LCFF_X17_Y16_N29   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                       ; LCFF_X17_Y17_N13   ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                       ; LCFF_X21_Y17_N3    ; 43      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                       ; LCFF_X21_Y17_N7    ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                                                ; LCCOMB_X17_Y16_N0  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                      ; LCFF_X16_Y16_N9    ; 26      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|Decoder0~3                                                                                                                   ; LCCOMB_X40_Y15_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|Decoder0~4                                                                                                                   ; LCCOMB_X40_Y15_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|Decoder0~5                                                                                                                   ; LCCOMB_X40_Y15_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|Decoder0~7                                                                                                                   ; LCCOMB_X36_Y17_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|Decoder0~8                                                                                                                   ; LCCOMB_X30_Y17_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|always1~1                                                                                                                    ; LCCOMB_X30_Y19_N0  ; 32      ; Latch enable                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|slv_reg2[0]                                                                                                                  ; LCFF_X43_Y16_N23   ; 35      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|Decoder0~1                                                                                             ; LCCOMB_X46_Y15_N18 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|Decoder0~2                                                                                             ; LCCOMB_X42_Y15_N22 ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|Decoder0~3                                                                                             ; LCCOMB_X45_Y15_N12 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|Decoder0~4                                                                                             ; LCCOMB_X42_Y15_N0  ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|Decoder0~5                                                                                             ; LCCOMB_X46_Y15_N16 ; 55      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|c_state[1]                                                                                             ; LCFF_X45_Y15_N29   ; 27      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|c_state[3]                                                                                             ; LCFF_X45_Y15_N31   ; 49      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|d_flag[0]~2                                                                                            ; LCCOMB_X46_Y15_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inc_addr[23]~100                                                                                       ; LCCOMB_X44_Y15_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inc_addr[23]~98                                                                                        ; LCCOMB_X45_Y15_N4  ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|inner_op_cfg[2]                                                                                        ; LCFF_X47_Y15_N13   ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|led_2~3                                                                                                ; LCCOMB_X44_Y21_N16 ; 34      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|s_addr[3]~25                                                                                           ; LCCOMB_X46_Y15_N20 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|s_wen~4                                                                                                ; LCCOMB_X46_Y15_N10 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_ctrl_ld                                                                                                                                                                              ; LCFF_X32_Y19_N15   ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_ctrl_ld32                                                                                                                                                                            ; LCFF_X32_Y19_N13   ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_ienable_reg_irq0~1                                                                                                                                                                   ; LCCOMB_X30_Y21_N30 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                         ; LCFF_X34_Y24_N27   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_stall~1                                                                                                                                                                              ; LCCOMB_X30_Y22_N14 ; 630     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                    ; LCFF_X21_Y26_N13   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|Add8~5                                                                                                                                                                                 ; LCCOMB_X30_Y26_N16 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|D_ctrl_src2_choose_imm~62                                                                                                                                                              ; LCCOMB_X24_Y21_N4  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|D_ic_fill_starting                                                                                                                                                                     ; LCCOMB_X22_Y22_N18 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                        ; LCCOMB_X24_Y26_N20 ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; LCCOMB_X24_Y21_N6  ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|E_iw[0]                                                                                                                                                                                ; LCFF_X23_Y20_N17   ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; LCFF_X29_Y21_N9    ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|F_stall                                                                                                                                                                                ; LCCOMB_X22_Y22_N26 ; 162     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                 ; LCCOMB_X24_Y23_N30 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                           ; LCCOMB_X24_Y23_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; LCFF_X24_Y23_N7    ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; LCFF_X30_Y26_N21   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|always81~1                                                                                                                                                                             ; LCCOMB_X30_Y22_N30 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                    ; LCFF_X19_Y18_N3    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X24_Y18_N12 ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X20_Y18_N18 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X20_Y18_N16 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~1 ; LCCOMB_X20_Y18_N22 ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X19_Y18_N1    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[14]~89                      ; LCCOMB_X21_Y16_N12 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[18]~94                      ; LCCOMB_X21_Y18_N2  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[37]~103                     ; LCCOMB_X21_Y16_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; LCCOMB_X21_Y16_N8  ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; LCCOMB_X19_Y18_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; LCCOMB_X28_Y19_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~201                                                                                                   ; LCCOMB_X24_Y18_N16 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[5]~205                                                                                                   ; LCCOMB_X24_Y18_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; LCFF_X24_Y18_N21   ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~2                                                                                                           ; LCCOMB_X28_Y19_N2  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; LCFF_X24_Y20_N15   ; 12      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_fill_ap_cnt[2]~0                                                                                                                                                                    ; LCCOMB_X21_Y20_N16 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; LCCOMB_X17_Y22_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; LCCOMB_X16_Y22_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                            ; LCCOMB_X23_Y20_N6  ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_tag_wraddress[6]~12                                                                                                                                                                 ; LCCOMB_X23_Y20_N2  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu:the_cpu|ic_tag_wren                                                                                                                                                                            ; LCCOMB_X16_Y22_N14 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|always3~0                                                                                                                                           ; LCCOMB_X31_Y15_N0  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                             ; LCCOMB_X24_Y20_N28 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|ENET_WR_N                                                                                                                                        ; LCFF_X36_Y20_N11   ; 17      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                      ; LCCOMB_X29_Y16_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~5                                                                                                                 ; LCCOMB_X21_Y19_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~70                                                                                                               ; LCCOMB_X21_Y16_N10 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~7                                                                                                              ; LCCOMB_X22_Y19_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; LCFF_X32_Y16_N17   ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|ien_AF~1                                                                                                                                                                   ; LCCOMB_X33_Y19_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                        ; LCCOMB_X34_Y19_N6  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                        ; LCCOMB_X29_Y16_N10 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; LCCOMB_X29_Y16_N4  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|rvalid~1                                                                                                                                                                   ; LCCOMB_X33_Y19_N24 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; LCCOMB_X34_Y19_N4  ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|reset_n_sources~1                                                                                                                                                                                  ; LCCOMB_X61_Y19_N16 ; 4       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; system0:u0|sdram:the_sdram|Selector27~7                                                                                                                                                                       ; LCCOMB_X10_Y10_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|Selector34~3                                                                                                                                                                       ; LCCOMB_X10_Y10_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|WideOr16~0                                                                                                                                                                         ; LCCOMB_X8_Y9_N10   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|active_addr[20]~177                                                                                                                                                                ; LCCOMB_X11_Y9_N20  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|always5~0                                                                                                                                                                          ; LCCOMB_X11_Y9_N10  ; 18      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|f_select                                                                                                                                                                           ; LCCOMB_X11_Y9_N18  ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|m_addr[3]~18                                                                                                                                                                       ; LCCOMB_X9_Y9_N4    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|m_state.000000010                                                                                                                                                                  ; LCFF_X10_Y9_N17    ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[38]~41                                                                                                               ; LCCOMB_X11_Y10_N30 ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[38]~41                                                                                                               ; LCCOMB_X11_Y10_N0  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_0_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_0_out_to_sdram_s1|always1~3                                                        ; LCCOMB_X15_Y12_N8  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always0~1                                                        ; LCCOMB_X16_Y12_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always10~1                                                       ; LCCOMB_X15_Y12_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always12~3                                                       ; LCCOMB_X15_Y13_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always15~0                                                       ; LCCOMB_X16_Y13_N26 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always2~1                                                        ; LCCOMB_X17_Y12_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always4~1                                                        ; LCCOMB_X16_Y12_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always6~1                                                        ; LCCOMB_X16_Y12_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_system0_clock_1_out_to_sdram_s1_module:rdv_fifo_for_system0_clock_1_out_to_sdram_s1|always8~1                                                        ; LCCOMB_X16_Y12_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sys_clk_timer:the_sys_clk_timer|always0~0                                                                                                                                                          ; LCCOMB_X35_Y16_N16 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|sys_clk_timer:the_sys_clk_timer|always0~1                                                                                                                                                          ; LCCOMB_X36_Y17_N18 ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; system0:u0|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                      ; LCCOMB_X36_Y17_N10 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|system0_clock_0:the_system0_clock_0|always0~0                                                                                                                                                      ; LCCOMB_X18_Y13_N2  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|system0_clock_1:the_system0_clock_1|always0~0                                                                                                                                                      ; LCCOMB_X17_Y13_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|system0_reset_clk_cpu_domain_synch_module:system0_reset_clk_cpu_domain_synch|data_out                                                                                                              ; LCFF_X44_Y21_N29   ; 1711    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; system0:u0|system0_reset_clk_cpu_domain_synch_module:system0_reset_clk_cpu_domain_synch|data_out                                                                                                              ; LCFF_X44_Y21_N29   ; 12      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; system0:u0|system0_reset_clk_sdram_domain_synch_module:system0_reset_clk_sdram_domain_synch|data_out                                                                                                          ; LCFF_X12_Y9_N25    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; system0:u0|system0_reset_clk_sdram_domain_synch_module:system0_reset_clk_sdram_domain_synch|data_out                                                                                                          ; LCFF_X12_Y9_N25    ; 284     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                 ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                             ; PIN_N2             ; 439     ; Global Clock         ; GCLK0            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk1                                                         ; PLL_1              ; 1860    ; Global Clock         ; GCLK3            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|_clk2                                                         ; PLL_1              ; 221     ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                         ; JTAG_X1_Y19_N0     ; 159     ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                         ; LCFF_X21_Y17_N27   ; 31      ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg~_wirecell                                                               ; LCCOMB_X31_Y35_N0  ; 36      ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                              ; LCFF_X18_Y15_N19   ; 12      ; Global Clock         ; GCLK13           ; --                        ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|always1~1           ; LCCOMB_X30_Y19_N0  ; 32      ; Global Clock         ; GCLK11           ; --                        ;
; system0:u0|reset_n_sources~1                                                                         ; LCCOMB_X61_Y19_N16 ; 4       ; Global Clock         ; GCLK4            ; --                        ;
; system0:u0|system0_reset_clk_cpu_domain_synch_module:system0_reset_clk_cpu_domain_synch|data_out     ; LCFF_X44_Y21_N29   ; 1711    ; Global Clock         ; GCLK9            ; --                        ;
; system0:u0|system0_reset_clk_sdram_domain_synch_module:system0_reset_clk_sdram_domain_synch|data_out ; LCFF_X12_Y9_N25    ; 284     ; Global Clock         ; GCLK12           ; --                        ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; system0:u0|cpu:the_cpu|A_stall~1                                                                                                                                                                              ; 630     ;
; system0:u0|cpu:the_cpu|F_stall                                                                                                                                                                                ; 163     ;
; system0:u0|cpu:the_cpu|A_mem_baddr[2]                                                                                                                                                                         ; 80      ;
; system0:u0|cpu:the_cpu|A_mem_baddr[4]                                                                                                                                                                         ; 78      ;
; system0:u0|cpu:the_cpu|A_mem_baddr[3]                                                                                                                                                                         ; 76      ;
; system0:u0|cpu:the_cpu|A_mul_stall                                                                                                                                                                            ; 72      ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~1 ; 64      ;
; system0:u0|cpu:the_cpu|E_ctrl_cmp                                                                                                                                                                             ; 62      ;
; system0:u0|sdram:the_sdram|m_state.000010000                                                                                                                                                                  ; 60      ;
; system0:u0|system0_clock_1_in_arbitrator:the_system0_clock_1_in|cpu_data_master_requests_system0_clock_1_in                                                                                                   ; 59      ;
; system0:u0|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave                                                                        ; 57      ;
; system0:u0|sdram_s1_arbitrator:the_sdram_s1|system0_clock_0_out_granted_sdram_s1~1                                                                                                                            ; 55      ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|Decoder0~5                                                                                             ; 55      ;
; system0:u0|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_grant_vector[1]~3                                                                                                 ; 51      ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|c_state[3]                                                                                             ; 49      ;
; system0:u0|cpu:the_cpu|E_src1[5]~2                                                                                                                                                                            ; 48      ;
; system0:u0|cpu:the_cpu|E_src1[5]~1                                                                                                                                                                            ; 48      ;
; system0:u0|cpu:the_cpu|A_wr_data_unfiltered[22]~97                                                                                                                                                            ; 48      ;
; system0:u0|cpu:the_cpu|A_wr_data_unfiltered[22]~96                                                                                                                                                            ; 48      ;
; system0:u0|cpu:the_cpu|D_src2_reg[30]~111                                                                                                                                                                     ; 48      ;
; system0:u0|cpu:the_cpu|D_src2_reg[30]~110                                                                                                                                                                     ; 48      ;
; system0:u0|cpu:the_cpu|E_alu_result~64                                                                                                                                                                        ; 44      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                       ; 43      ;
; system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                   ; 42      ;
; system0:u0|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                        ; 41      ;
; system0:u0|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; 41      ;
; system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[38]~41                                                                                                               ; 41      ;
; system0:u0|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[38]~41                                                                                                               ; 41      ;
; system0:u0|sdram:the_sdram|active_addr[20]~177                                                                                                                                                                ; 41      ;
; sld_hub:sld_hub_inst|irf_reg[1][1]                                                                                                                                                                            ; 40      ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                                            ; 40      ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; system0:u0|cpu:the_cpu|F_iw[3]~33                                                                                                                                                                             ; 38      ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; 38      ;
; system0:u0|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_readdata~98                                                                                                    ; 37      ;
; system0:u0|avalon_wrapper_0_avalon_slave_0_arbitrator:the_avalon_wrapper_0_avalon_slave_0|cpu_data_master_requests_avalon_wrapper_0_avalon_slave_0                                                            ; 36      ;
; system0:u0|cpu:the_cpu|D_iw[2]                                                                                                                                                                                ; 35      ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|slv_reg2[0]                                                                                                                  ; 35      ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|Decoder0~2                                                                                             ; 35      ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|slv_reg2[1]                                                                                                                  ; 34      ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|led_2~3                                                                                                ; 34      ;
; system0:u0|cpu:the_cpu|F_pc[20]~47                                                                                                                                                                            ; 33      ;
; system0:u0|cpu:the_cpu|F_pc[20]~46                                                                                                                                                                            ; 33      ;
; system0:u0|cpu:the_cpu|A_ctrl_ld                                                                                                                                                                              ; 33      ;
; system0:u0|cpu:the_cpu|D_iw[5]                                                                                                                                                                                ; 33      ;
; system0:u0|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                          ; 33      ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                      ; 33      ;
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|Decoder0~8                                                                                                                   ; 32      ;
; system0:u0|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; 32      ;
; system0:u0|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                            ; 32      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                             ; Location                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
; system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|altsyncram:inner_reg_rtl_0|altsyncram_aek1:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None                            ; M4K_X52_Y15, M4K_X52_Y16                                                                               ;
; system0:u0|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                 ; M4K_X26_Y24                                                                                            ;
; system0:u0|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                            ; M4K_X13_Y21, M4K_X26_Y20, M4K_X26_Y23, M4K_X13_Y23, M4K_X13_Y24, M4K_X26_Y21, M4K_X26_Y22, M4K_X13_Y20 ;
; system0:u0|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_s0g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 2560  ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1    ; cpu_ic_tag_ram.mif              ; M4K_X13_Y22                                                                                            ;
; system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M4K_X26_Y18, M4K_X26_Y17                                                                               ;
; system0:u0|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M4K_X26_Y26                                                                                            ;
; system0:u0|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M4K_X26_Y25                                                                                            ;
; system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X26_Y19                                                                                            ;
; system0:u0|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X26_Y15                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y25_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    system0:u0|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y24_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,802 / 94,460 ( 7 % ) ;
; C16 interconnects          ; 59 / 3,315 ( 2 % )     ;
; C4 interconnects           ; 3,000 / 60,840 ( 5 % ) ;
; Direct links               ; 1,296 / 94,460 ( 1 % ) ;
; Global clocks              ; 11 / 16 ( 69 % )       ;
; Local interconnects        ; 2,075 / 33,216 ( 6 % ) ;
; R24 interconnects          ; 111 / 3,091 ( 4 % )    ;
; R4 interconnects           ; 4,521 / 81,294 ( 6 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.70) ; Number of LABs  (Total = 347) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 11                            ;
; 3                                           ; 9                             ;
; 4                                           ; 4                             ;
; 5                                           ; 5                             ;
; 6                                           ; 8                             ;
; 7                                           ; 10                            ;
; 8                                           ; 8                             ;
; 9                                           ; 7                             ;
; 10                                          ; 4                             ;
; 11                                          ; 7                             ;
; 12                                          ; 9                             ;
; 13                                          ; 4                             ;
; 14                                          ; 13                            ;
; 15                                          ; 24                            ;
; 16                                          ; 202                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.51) ; Number of LABs  (Total = 347) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 254                           ;
; 1 Clock                            ; 285                           ;
; 1 Clock enable                     ; 155                           ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 54                            ;
; 2 Async. clears                    ; 16                            ;
; 2 Clock enables                    ; 62                            ;
; 2 Clocks                           ; 33                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.29) ; Number of LABs  (Total = 347) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 9                             ;
; 2                                            ; 18                            ;
; 3                                            ; 3                             ;
; 4                                            ; 8                             ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 5                             ;
; 8                                            ; 1                             ;
; 9                                            ; 7                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 8                             ;
; 13                                           ; 6                             ;
; 14                                           ; 4                             ;
; 15                                           ; 6                             ;
; 16                                           ; 15                            ;
; 17                                           ; 7                             ;
; 18                                           ; 9                             ;
; 19                                           ; 12                            ;
; 20                                           ; 12                            ;
; 21                                           ; 18                            ;
; 22                                           ; 18                            ;
; 23                                           ; 21                            ;
; 24                                           ; 24                            ;
; 25                                           ; 18                            ;
; 26                                           ; 17                            ;
; 27                                           ; 24                            ;
; 28                                           ; 18                            ;
; 29                                           ; 11                            ;
; 30                                           ; 13                            ;
; 31                                           ; 4                             ;
; 32                                           ; 11                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.02) ; Number of LABs  (Total = 347) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 30                            ;
; 2                                               ; 15                            ;
; 3                                               ; 16                            ;
; 4                                               ; 17                            ;
; 5                                               ; 17                            ;
; 6                                               ; 14                            ;
; 7                                               ; 18                            ;
; 8                                               ; 19                            ;
; 9                                               ; 31                            ;
; 10                                              ; 37                            ;
; 11                                              ; 22                            ;
; 12                                              ; 22                            ;
; 13                                              ; 19                            ;
; 14                                              ; 10                            ;
; 15                                              ; 13                            ;
; 16                                              ; 30                            ;
; 17                                              ; 4                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 2                             ;
; 24                                              ; 1                             ;
; 25                                              ; 2                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.07) ; Number of LABs  (Total = 347) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 5                             ;
; 3                                            ; 18                            ;
; 4                                            ; 13                            ;
; 5                                            ; 11                            ;
; 6                                            ; 10                            ;
; 7                                            ; 4                             ;
; 8                                            ; 6                             ;
; 9                                            ; 5                             ;
; 10                                           ; 9                             ;
; 11                                           ; 5                             ;
; 12                                           ; 13                            ;
; 13                                           ; 14                            ;
; 14                                           ; 7                             ;
; 15                                           ; 7                             ;
; 16                                           ; 18                            ;
; 17                                           ; 15                            ;
; 18                                           ; 9                             ;
; 19                                           ; 11                            ;
; 20                                           ; 13                            ;
; 21                                           ; 14                            ;
; 22                                           ; 12                            ;
; 23                                           ; 10                            ;
; 24                                           ; 16                            ;
; 25                                           ; 8                             ;
; 26                                           ; 11                            ;
; 27                                           ; 9                             ;
; 28                                           ; 8                             ;
; 29                                           ; 13                            ;
; 30                                           ; 22                            ;
; 31                                           ; 11                            ;
; 32                                           ; 9                             ;
; 33                                           ; 7                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Thu May 16 17:01:03 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SRAM_TEST -c SRAM_TEST
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C6 for design "SRAM_TEST"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Implemented PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" as Cyclone II PLL type, but with warnings
    Warning: Can't achieve requested value -54.0 degrees for clock output SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 of parameter phase shift -- achieved value of -52.5 degrees
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -53 degrees (-2917 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|_clk2 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|always1~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node system0:u0|system0_reset_clk_cpu_domain_synch_module:system0_reset_clk_cpu_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|c_state[0]
        Info: Destination node system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|c_state[1]
        Info: Destination node system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|c_state[2]
        Info: Destination node system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|c_state[3]
        Info: Destination node system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|c_state[4]
        Info: Destination node system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|led_2~2
        Info: Destination node system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|led_2~3
        Info: Destination node system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|sram_ctrl:u_sram_ctrl|led_3~2
        Info: Destination node system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~6
        Info: Destination node system0:u0|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~3
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node system0:u0|system0_reset_clk_sdram_domain_synch_module:system0_reset_clk_sdram_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node system0:u0|sdram:the_sdram|active_addr[20]~177
        Info: Destination node system0:u0|sdram:the_sdram|active_cs_n~8
        Info: Destination node system0:u0|sdram:the_sdram|i_refs[0]
        Info: Destination node system0:u0|sdram:the_sdram|i_refs[2]
        Info: Destination node system0:u0|sdram:the_sdram|i_refs[1]
Info: Automatically promoted node sld_hub:sld_hub_inst|clr_reg~_wirecell 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:sld_hub_inst|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|clr_reg~_wirecell
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~29
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~3
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node system0:u0|reset_n_sources~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Ignoring invalid fast I/O register assignments
Info: Finished register packing
    Extra Info: Packed 2 registers into blocks of type EC
    Extra Info: Packed 68 registers into blocks of type I/O
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 66 register duplicates
Warning: PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning: PLL "SDRAM_PLL:PLL1|altpll:altpll_component|pll" output port clk[2] feeds output pin "s_clk" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:20
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:14
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:02
Info: Slack time is -4.019 ns between source register "system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|readdata[2]" and destination register "system0:u0|cpu:the_cpu|A_slow_inst_result[2]"
    Info: + Largest register to register requirement is -1.675 ns
    Info:   Shortest clock path from clock "SDRAM_PLL:PLL1|altpll:altpll_component|_clk1" to destination register is 2.647 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1'
        Info: 2: + IC(1.079 ns) + CELL(0.000 ns) = 1.079 ns; Loc. = Unassigned; Fanout = 4930; COMB Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.647 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result[2]'
        Info: Total cell delay = 0.537 ns ( 20.29 % )
        Info: Total interconnect delay = 2.110 ns ( 79.71 % )
    Info:   Longest clock path from clock "SDRAM_PLL:PLL1|altpll:altpll_component|_clk1" to destination register is 2.647 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1'
        Info: 2: + IC(1.079 ns) + CELL(0.000 ns) = 1.079 ns; Loc. = Unassigned; Fanout = 4930; COMB Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.647 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result[2]'
        Info: Total cell delay = 0.537 ns ( 20.29 % )
        Info: Total interconnect delay = 2.110 ns ( 79.71 % )
    Info:   Shortest clock path from clock "SDRAM_PLL:PLL1|altpll:altpll_component|_clk1" to source register is 7.021 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1'
        Info: 2: + IC(1.079 ns) + CELL(0.000 ns) = 1.079 ns; Loc. = Unassigned; Fanout = 4930; COMB Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.787 ns) = 2.897 ns; Loc. = Unassigned; Fanout = 20; REG Node = 'system0:u0|cpu:the_cpu|d_read'
        Info: 4: + IC(0.185 ns) + CELL(0.437 ns) = 3.519 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|always1~1'
        Info: 5: + IC(1.785 ns) + CELL(0.000 ns) = 5.304 ns; Loc. = Unassigned; Fanout = 32; COMB Node = 'system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|always1~1clkctrl'
        Info: 6: + IC(1.567 ns) + CELL(0.150 ns) = 7.021 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|readdata[2]'
        Info: Total cell delay = 1.374 ns ( 19.57 % )
        Info: Total interconnect delay = 5.647 ns ( 80.43 % )
    Info:   Longest clock path from clock "SDRAM_PLL:PLL1|altpll:altpll_component|_clk1" to source register is 9.358 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1'
        Info: 2: + IC(1.079 ns) + CELL(0.000 ns) = 1.079 ns; Loc. = Unassigned; Fanout = 4930; COMB Node = 'SDRAM_PLL:PLL1|altpll:altpll_component|_clk1~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.787 ns) = 2.897 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'system0:u0|cpu:the_cpu|A_mem_baddr[14]'
        Info: 4: + IC(0.348 ns) + CELL(0.275 ns) = 3.520 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~4'
        Info: 5: + IC(0.290 ns) + CELL(0.275 ns) = 4.085 ns; Loc. = Unassigned; Fanout = 13; COMB Node = 'system0:u0|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~5'
        Info: 6: + IC(0.622 ns) + CELL(0.393 ns) = 5.100 ns; Loc. = Unassigned; Fanout = 36; COMB Node = 'system0:u0|avalon_wrapper_0_avalon_slave_0_arbitrator:the_avalon_wrapper_0_avalon_slave_0|cpu_data_master_requests_avalon_wrapper_0_avalon_slave_0'
        Info: 7: + IC(0.336 ns) + CELL(0.420 ns) = 5.856 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|always1~1'
        Info: 8: + IC(1.785 ns) + CELL(0.000 ns) = 7.641 ns; Loc. = Unassigned; Fanout = 32; COMB Node = 'system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|always1~1clkctrl'
        Info: 9: + IC(1.567 ns) + CELL(0.150 ns) = 9.358 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|readdata[2]'
        Info: Total cell delay = 2.300 ns ( 24.58 % )
        Info: Total interconnect delay = 7.058 ns ( 75.42 % )
    Info:   Micro clock to output delay of source is 0.000 ns
    Info:   Micro setup delay of destination is -0.036 ns
    Info: - Longest register to register delay is 2.344 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|readdata[2]'
        Info: 2: + IC(0.290 ns) + CELL(0.275 ns) = 0.565 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~385'
        Info: 3: + IC(0.415 ns) + CELL(0.150 ns) = 1.130 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~386'
        Info: 4: + IC(0.290 ns) + CELL(0.275 ns) = 1.695 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~388'
        Info: 5: + IC(0.415 ns) + CELL(0.150 ns) = 2.260 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result_nxt[2]~1'
        Info: 6: + IC(0.000 ns) + CELL(0.084 ns) = 2.344 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result[2]'
        Info: Total cell delay = 0.934 ns ( 39.85 % )
        Info: Total interconnect delay = 1.410 ns ( 60.15 % )
Info: Estimated most critical path is register to register delay of 2.344 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X35_Y19; Fanout = 1; REG Node = 'system0:u0|avalon_wrapper_0:the_avalon_wrapper_0|avalon_wrapper:avalon_wrapper_0|readdata[2]'
    Info: 2: + IC(0.290 ns) + CELL(0.275 ns) = 0.565 ns; Loc. = LAB_X35_Y19; Fanout = 1; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~385'
    Info: 3: + IC(0.415 ns) + CELL(0.150 ns) = 1.130 ns; Loc. = LAB_X35_Y19; Fanout = 1; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~386'
    Info: 4: + IC(0.290 ns) + CELL(0.275 ns) = 1.695 ns; Loc. = LAB_X35_Y19; Fanout = 2; COMB Node = 'system0:u0|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~388'
    Info: 5: + IC(0.415 ns) + CELL(0.150 ns) = 2.260 ns; Loc. = LAB_X35_Y19; Fanout = 1; COMB Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result_nxt[2]~1'
    Info: 6: + IC(0.000 ns) + CELL(0.084 ns) = 2.344 ns; Loc. = LAB_X35_Y19; Fanout = 1; REG Node = 'system0:u0|cpu:the_cpu|A_slow_inst_result[2]'
    Info: Total cell delay = 0.934 ns ( 39.85 % )
    Info: Total interconnect delay = 1.410 ns ( 60.15 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 23% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:22
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 91 output pins without output pin load capacitance assignment
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_cen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_oen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_wen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_ddata[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_ddata[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_ddata[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_ddata[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_ddata[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_ddata[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_ddata[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s_ddata[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 8 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin LEDG[0] has VCC driving its datain port
    Info: Pin LEDG[1] has GND driving its datain port
    Info: Pin LEDG[4] has GND driving its datain port
    Info: Pin LEDG[5] has GND driving its datain port
    Info: Pin LEDG[6] has GND driving its datain port
    Info: Pin LEDG[7] has GND driving its datain port
    Info: Pin LEDG[8] has GND driving its datain port
    Info: Pin DRAM_CKE has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: system0:u0|sdram:the_sdram|always5~0
        Info: Type bi-directional pin DRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: system0:u0|dm9000a_0:the_dm9000a_0|DM9000A_IF:the_DM9000A_IF|ENET_WR_N
        Info: Type bi-directional pin ENET_DATA[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin ENET_DATA[15] uses the 3.3-V LVTTL I/O standard
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/sram_test/sram_sip_16/sram_sip_quartus/SRAM_TEST.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 357 megabytes
    Info: Processing ended: Thu May 16 17:02:56 2019
    Info: Elapsed time: 00:01:53
    Info: Total CPU time (on all processors): 00:02:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/sram_test/sram_sip_16/sram_sip_quartus/SRAM_TEST.fit.smsg.


