#-----------------------------------------------------------
# Vivado v2022.2 (64-bit)
# SW Build 3671981 on Fri Oct 14 05:00:03 MDT 2022
# IP Build 3669848 on Fri Oct 14 08:30:02 MDT 2022
# Start of session at: Thu Jul 24 10:54:31 2025
# Process ID: 17260
# Current directory: H:/Git/LDPC/Scrembler
# Command line: vivado.exe H:\Git\LDPC\Scrembler\Scrembler.xpr
# Log file: H:/Git/LDPC/Scrembler/vivado.log
# Journal file: H:/Git/LDPC/Scrembler\vivado.jou
# Running On: DESKTOP-OG1KD42, OS: Windows, CPU Frequency: 3400 MHz, CPU Physical cores: 16, Host memory: 25676 MB
#-----------------------------------------------------------
start_gui
open_project H:/Git/LDPC/Scrembler/Scrembler.xpr
WARNING: [Board 49-26] cannot add Board Part xilinx.com:kcu105:part0:1.6 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/kcu105/1.6/board.xml as part xcku040-ffva1156-2-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:kcu105:part0:1.7 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/kcu105/1.7/board.xml as part xcku040-ffva1156-2-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:kcu116:part0:1.4 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/kcu116/1.4/board.xml as part xcku5p-ffvb676-2-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:kcu116:part0:1.5 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/kcu116/1.5/board.xml as part xcku5p-ffvb676-2-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:kcu1500:part0:1.2 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/kcu1500/1.2/board.xml as part xcku115-flvb2104-2-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vck190:part0:2.2 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vck190/production/2.2/board.xml as part xcvc1902-vsva2197-2mp-e-s specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vck190:part0:3.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vck190/production/3.0/board.xml as part xcvc1902-vsva2197-2mp-e-s specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vck190:part0:3.1 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vck190/production/3.1/board.xml as part xcvc1902-vsva2197-2mp-e-s specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vck190_newl:part0:1.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vck190_newl/production/1.0/board.xml as part xcvc1902-vsva2197-2mp-e-s specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vcu108:part0:1.6 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vcu108/1.6/board.xml as part xcvu095-ffva2104-2-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vcu108:part0:1.7 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vcu108/1.7/board.xml as part xcvu095-ffva2104-2-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vcu110:part0:1.4 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vcu110/1.4/board.xml as part xcvu190-flgc2104-2-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vcu118:part0:2.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vcu118/2.0/board.xml as part xcvu9p-flga2104-2l-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vcu118:part0:2.3 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vcu118/2.3/board.xml as part xcvu9p-flga2104-2l-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vcu118:part0:2.4 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vcu118/2.4/board.xml as part xcvu9p-flga2104-2l-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vcu128:part0:1.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vcu128/production/1.0/board.xml as part xcvu37p-fsvh2892-2l-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vcu129:part0:1.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vcu129/production/1.0/board.xml as part xcvu29p-fsga2577-2l-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vcu1525:part0:1.3 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vcu1525/1.3/board.xml as part xcvu9p-fsgd2104-2l-e specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vek280_es:part0:1.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vek280/es/1.0/board.xml as part xcve2802-vsvh1760-2lp-e-s-es1 specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vhk158_es:part0:1.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vhk158/es/1.0/board.xml as part xcvh1582-vsva3697-2mp-e-s-es1 specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vmk180:part0:2.2 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vmk180/production/2.2/board.xml as part xcvm1802-vsva2197-2mp-e-s specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vmk180:part0:3.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vmk180/production/3.0/board.xml as part xcvm1802-vsva2197-2mp-e-s specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vmk180:part0:3.1 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vmk180/production/3.1/board.xml as part xcvm1802-vsva2197-2mp-e-s specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vmk180_newl:part0:1.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vmk180_newl/production/1.0/board.xml as part xcvm1802-vsva2197-2mp-e-s specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vpk120:part0:1.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vpk120/production/1.0/board.xml as part xcvp1202-vsva2785-2mp-e-s specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vpk120_es:part0:1.2 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vpk120/es/1.2/board.xml as part xcvp1202-vsva2785-2mp-e-s-es1 specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vpk120_es_revb:part0:1.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vpk120_revb/es/1.0/board.xml as part xcvp1202-vsva2785-2mp-e-s-es1 specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:vpk180_es:part0:1.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/vpk180/es/1.0/board.xml as part xcvp1802-lsvc4072-2mp-e-s-es1 specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:zcu208ld:part0:2.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/zcu208ld/production/2.0/board.xml as part xczu58dr-fsvg1517-2-i specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:zcu216ld:part0:2.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/zcu216ld/production/2.0/board.xml as part xczu59dr-ffvf1760-2-i specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:zcu670:part0:2.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/zcu670/2.0/board.xml as part xczu67dr-fsve1156-2-i specified in board_part file is either invalid or not available
WARNING: [Board 49-26] cannot add Board Part xilinx.com:zcu670ld:part0:1.0 available at H:/Vivado_2022.2/Vivado/2022.2/data/xhub/boards/XilinxBoardStore/boards/Xilinx/zcu670ld/1.0/board.xml as part xczu57dr-fsve1156-2-i specified in board_part file is either invalid or not available
INFO: [filemgmt 56-3] Default IP Output Path : Could not find the directory 'H:/Git/LDPC/Scrembler/Scrembler.gen/sources_1'.
Scanning sources...
Finished scanning sources
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'H:/Vivado_2022.2/Vivado/2022.2/data/ip'.
update_compile_order -fileset sources_1
launch_simulation
Command: launch_simulation 
INFO: [Vivado 12-12493] Simulation top is 'tb_scrambler'
WARNING: [Vivado 12-13340] Unable to auto find GCC executables from simulator install path! (path not set)
WARNING: [Vivado 12-13277] Compiled library path does not exist: ''
INFO: [Vivado 12-5682] Launching behavioral simulation in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-72] Using boost library from 'H:/Vivado_2022.2/Vivado/2022.2/tps/boost_1_72_0'
INFO: [SIM-utils-54] Inspecting design source files for 'tb_scrambler' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj tb_scrambler_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "H:/Git/LDPC/Scrembler/Scrembler.srcs/sources_1/new/scrambler.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module scrambler
INFO: [VRFC 10-2263] Analyzing Verilog file "H:/Git/LDPC/Scrembler/Scrembler.srcs/sim_1/new/tb_scrambler.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_scrambler
INFO: [USF-XSim-69] 'compile' step finished in '2' seconds
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xelab --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log"
Vivado Simulator v2022.2
Copyright 1986-1999, 2001-2022 Xilinx, Inc. All Rights Reserved.
Running: H:/Vivado_2022.2/Vivado/2022.2/bin/unwrapped/win64.o/xelab.exe --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
Completed static elaboration
Starting simulation data flow analysis
WARNING: [XSIM 43-4100] "H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim/glbl.v" Line 6. Module glbl has a timescale but at least one module in design doesn't have timescale.
WARNING: [XSIM 43-4100] "H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim/glbl.v" Line 6. Module glbl has a timescale but at least one module in design doesn't have timescale.
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.scrambler
Compiling module xil_defaultlib.tb_scrambler
Compiling module xil_defaultlib.glbl
Built simulation snapshot tb_scrambler_behav
INFO: [USF-XSim-69] 'elaborate' step finished in '1' seconds
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_scrambler_behav -key {Behavioral:sim_1:Functional:tb_scrambler} -tclbatch {tb_scrambler.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Time resolution is 1 ps
source tb_scrambler.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
Тест 1:
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_scrambler_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:05 ; elapsed = 00:00:07 . Memory (MB): peak = 1310.238 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
launch_simulation
Command: launch_simulation 
INFO: [Vivado 12-12493] Simulation top is 'tb_scrambler'
WARNING: [Vivado 12-13340] Unable to auto find GCC executables from simulator install path! (path not set)
WARNING: [Vivado 12-13277] Compiled library path does not exist: ''
INFO: [Vivado 12-5682] Launching behavioral simulation in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-72] Using boost library from 'H:/Vivado_2022.2/Vivado/2022.2/tps/boost_1_72_0'
INFO: [SIM-utils-54] Inspecting design source files for 'tb_scrambler' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj tb_scrambler_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "H:/Git/LDPC/Scrembler/Scrembler.srcs/sources_1/new/scrambler.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module scrambler
INFO: [VRFC 10-2263] Analyzing Verilog file "H:/Git/LDPC/Scrembler/Scrembler.srcs/sim_1/new/tb_scrambler.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_scrambler
INFO: [USF-XSim-69] 'compile' step finished in '1' seconds
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xelab --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log"
Vivado Simulator v2022.2
Copyright 1986-1999, 2001-2022 Xilinx, Inc. All Rights Reserved.
Running: H:/Vivado_2022.2/Vivado/2022.2/bin/unwrapped/win64.o/xelab.exe --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
Completed static elaboration
Starting simulation data flow analysis
WARNING: [XSIM 43-4100] "H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim/glbl.v" Line 6. Module glbl has a timescale but at least one module in design doesn't have timescale.
WARNING: [XSIM 43-4100] "H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim/glbl.v" Line 6. Module glbl has a timescale but at least one module in design doesn't have timescale.
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.scrambler
Compiling module xil_defaultlib.tb_scrambler
Compiling module xil_defaultlib.glbl
Built simulation snapshot tb_scrambler_behav
INFO: [USF-XSim-69] 'elaborate' step finished in '2' seconds
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_scrambler_behav -key {Behavioral:sim_1:Functional:tb_scrambler} -tclbatch {tb_scrambler.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Time resolution is 1 ps
source tb_scrambler.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
Тест 1:
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_scrambler_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
run all
Выходные данные (m_axis_tdata) для теста 1:
100111000100000100110100011100000110100100001100110010110001010001110011011011001000111011010011110111001110010110010001010110110010001010101010010001101100111011110011001110011111001111001001110010001000010110001101010110110101111111101110110010010111000010111010001100111011001011010010011100111101111100100001110001001010010101000101110011000001110001010010011110001101111100101101010100011000101011001100111111100101110101100001000110011101010101111001001110001101001000100110110011011111000100001011110111000111100110000101100100100011011111010010011010000001011000101010100101010010101100011000000100011010111001100100001110001011011010011101111110001010011101001011000010010010111111010100000011001010100111110101110011100100011100111110110010000101111001001110
Тест 2:
Выходные данные (m_axis_tdata) для теста 2:
101001000100000111110111101110100110010111101100000010011100110011010001111111100111011110111110000000101111001010001110100000011001111111010110000011000001101111100010111111101110011100101110001001010100110011101110011000101000110011001101101011001011110011001110011000111000001010001000110100010100001111001111000110111101111101110000110000101011001111110100010010111111001101111010000100001101001001000000001010101011110111000111101110100000101111011010011010111100000000010011110011011111011100100001111100000111101110101001111111000111000001010001001010001101001000111011001011000000110000101110111100101101110110111110101010011000101100110101010001010101111010100111111110010010011110101001000100010110101001111011000011100010011110100111001001111011001001110100
Тест 3:
Выходные данные (m_axis_tdata) для теста 3:
110000000100000111010101011111110110111001111110010001101011001100101101010010011111110110001011100011110001011101110100101000101001001010010111101110100101101011100011111111010001110100001101000011101001000010101011001110110100101100101000001011110101001011011001101110000100111011110011100001111101110111111011100101110011001011110010101000100010010110111010011101100010001010100100101100100010011011011110101100101100100100111111111110011001110010101111011001100000000011011100111000000010010011000001001000000100110101110101110011001011111100001111101001001101011111110011111011001011110111100111100011001100100010001110101011100000000010000010000110111110010100001111111111000101101010110111111000110101111110010100110111110111101110011001011100001000110111100110
Тест 4:
Выходные данные (m_axis_tdata) для теста 4:
1000111001000001001111000001100101100110000000010100011000110010010001001100111100111110100100100001111001010011100000100010010011011110100100100111011011001111101001111010000100110110110011111011111010111011011010000001110010110010010100001111010011100100111010110011101101011001010011001000010111000111010010111000100100010000011011000001000011001111110011010001100011010011010011001100110100110100101111110101000110011001111110111111100100101011000011010001100100111100101011111110101100010110001000110000010011110110110110000001110110000101011100111010001011100110101011110101111110001100110010101101011000010101101100101010100100010101001001010110110close_sim
INFO: [Simtcl 6-16] Simulation closed
launch_simulation
Command: launch_simulation 
INFO: [Vivado 12-12493] Simulation top is 'tb_scrambler'
WARNING: [Vivado 12-13340] Unable to auto find GCC executables from simulator install path! (path not set)
WARNING: [Vivado 12-13277] Compiled library path does not exist: ''
INFO: [Vivado 12-5682] Launching behavioral simulation in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-72] Using boost library from 'H:/Vivado_2022.2/Vivado/2022.2/tps/boost_1_72_0'
INFO: [SIM-utils-54] Inspecting design source files for 'tb_scrambler' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj tb_scrambler_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "H:/Git/LDPC/Scrembler/Scrembler.srcs/sources_1/new/scrambler.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module scrambler
INFO: [VRFC 10-2263] Analyzing Verilog file "H:/Git/LDPC/Scrembler/Scrembler.srcs/sim_1/new/tb_scrambler.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_scrambler
INFO: [USF-XSim-69] 'compile' step finished in '1' seconds
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xelab --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log"
Vivado Simulator v2022.2
Copyright 1986-1999, 2001-2022 Xilinx, Inc. All Rights Reserved.
Running: H:/Vivado_2022.2/Vivado/2022.2/bin/unwrapped/win64.o/xelab.exe --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
Completed static elaboration
Starting simulation data flow analysis
WARNING: [XSIM 43-4100] "H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim/glbl.v" Line 6. Module glbl has a timescale but at least one module in design doesn't have timescale.
WARNING: [XSIM 43-4100] "H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim/glbl.v" Line 6. Module glbl has a timescale but at least one module in design doesn't have timescale.
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.scrambler
Compiling module xil_defaultlib.tb_scrambler
Compiling module xil_defaultlib.glbl
Built simulation snapshot tb_scrambler_behav
INFO: [USF-XSim-69] 'elaborate' step finished in '2' seconds
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_scrambler_behav -key {Behavioral:sim_1:Functional:tb_scrambler} -tclbatch {tb_scrambler.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Time resolution is 1 ps
source tb_scrambler.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
Тест 1:
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_scrambler_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
run all
Выходные данные (m_axis_tdata) для теста 1:

Тест 2:
Выходные данные (m_axis_tdata) для теста 2:

Тест 3:
Выходные данные (m_axis_tdata) для теста 3:

Тест 4:
Выходные данные (m_axis_tdata) для теста 4:

Тест 5:
Выходные данные (m_axis_tdata) для теста 5:

Тест 6:
Выходные данные (m_axis_tdata) для теста 6:

Тест 7:
Выходные данные (m_axis_tdata) для теста 7:

Тест 8:
Выходные данные (m_axis_tdata) для теста 8:

Тест 9:
Выходные данные (m_axis_tdata) для теста 9:

Тест 10:
Выходные данные (m_axis_tdata) для теста 10:

Тест 11:
Выходные данные (m_axis_tdata) для теста 11:

Тест 12:
Выходные данные (m_axis_tdata) для теста 12:

Тест 13:
Выходные данные (m_axis_tdata) для теста 13:

Тест 14:
Выходные данные (m_axis_tdata) для теста 14:

Тест 15:
Выходные данные (m_axis_tdata) для теста 15:

Тест 16:
Выходные данные (m_axis_tdata) для теста 16:

Тест 17:
Выходные данные (m_axis_tdata) для теста 17:

Тест 18:
Выходные данные (m_axis_tdata) для теста 18:

Тест 19:
Выходные данные (m_axis_tdata) для теста 19:

Тест 20:
Выходные данные (m_axis_tdata) для теста 20:

Тест 21:
Выходные данные (m_axis_tdata) для теста 21:

Тест 22:
Выходные данные (m_axis_tdata) для теста 22:

Тест 23:
Выходные данные (m_axis_tdata) для теста 23:

Тест 24:
Выходные данные (m_axis_tdata) для теста 24:

Тест 25:
Выходные данные (m_axis_tdata) для теста 25:

Тест 26:
Выходные данные (m_axis_tdata) для теста 26:

Тест 27:
Выходные данные (m_axis_tdata) для теста 27:

Тест 28:
Выходные данные (m_axis_tdata) для теста 28:

Тест 29:
Выходные данные (m_axis_tdata) для теста 29:

Тест 30:
Выходные данные (m_axis_tdata) для теста 30:

Тест 31:
Выходные данные (m_axis_tdata) для теста 31:

Тест 32:
Выходные данные (m_axis_tdata) для теста 32:

Тест 33:
Выходные данные (m_axis_tdata) для теста 33:

Тест 34:
Выходные данные (m_axis_tdata) для теста 34:

Тест 35:
Выходные данные (m_axis_tdata) для теста 35:

Тест 36:
Выходные данные (m_axis_tdata) для теста 36:

Тест 37:
Выходные данные (m_axis_tdata) для теста 37:

Тест 38:
Выходные данные (m_axis_tdata) для теста 38:

Тест 39:
Выходные данные (m_axis_tdata) для теста 39:

Тест 40:
Выходные данные (m_axis_tdata) для теста 40:

Тест 41:
Выходные данные (m_axis_tdata) для теста 41:

Тест 42:
Выходные данные (m_axis_tdata) для теста 42:

Тест 43:
Выходные данные (m_axis_tdata) для теста 43:

Тест 44:
Выходные данные (m_axis_tdata) для теста 44:

Тест 45:
Выходные данные (m_axis_tdata) для теста 45:

Тест 46:
Выходные данные (m_axis_tdata) для теста 46:

Тест 47:
Выходные данные (m_axis_tdata) для теста 47:

Тест 48:
Выходные данные (m_axis_tdata) для теста 48:

Тест 49:
Выходные данные (m_axis_tdata) для теста 49:

Тест 50:
Выходные данные (m_axis_tdata) для теста 50:

Тест 51:
Выходные данные (m_axis_tdata) для теста 51:

Тест 52:
Выходные данные (m_axis_tdata) для теста 52:

Тест 53:
Выходные данные (m_axis_tdata) для теста 53:

Тест 54:
Выходные данные (m_axis_tdata) для теста 54:

Тест 55:
Выходные данные (m_axis_tdata) для теста 55:

Тест 56:
Выходные данные (m_axis_tdata) для теста 56:

Тест 57:
Выходные данные (m_axis_tdata) для теста 57:

Тест 58:
Выходные данные (m_axis_tdata) для теста 58:

Тест 59:
Выходные данные (m_axis_tdata) для теста 59:

Тест 60:
Выходные данные (m_axis_tdata) для теста 60:

Тест 61:
Выходные данные (m_axis_tdata) для теста 61:

Тест 62:
Выходные данные (m_axis_tdata) для теста 62:

Тест 63:
Выходные данные (m_axis_tdata) для теста 63:

Тест 64:
Выходные данные (m_axis_tdata) для теста 64:

Тест 65:
Выходные данные (m_axis_tdata) для теста 65:

Тест 66:
Выходные данные (m_axis_tdata) для теста 66:

Тест 67:
Выходные данные (m_axis_tdata) для теста 67:

Тест 68:
Выходные данные (m_axis_tdata) для теста 68:

Тест 69:
Выходные данные (m_axis_tdata) для теста 69:

Тест 70:
Выходные данные (m_axis_tdata) для теста 70:

Тест 71:
Выходные данные (m_axis_tdata) для теста 71:

Тест 72:
Выходные данные (m_axis_tdata) для теста 72:

Тест 73:
Выходные данные (m_axis_tdata) для теста 73:

Тест 74:
Выходные данные (m_axis_tdata) для теста 74:

Тест 75:
Выходные данные (m_axis_tdata) для теста 75:

Тест 76:
Выходные данные (m_axis_tdata) для теста 76:

Тест 77:
Выходные данные (m_axis_tdata) для теста 77:

Тест 78:
Выходные данные (m_axis_tdata) для теста 78:

Тест 79:
Выходные данные (m_axis_tdata) для теста 79:

Тест 80:
Выходные данные (m_axis_tdata) для теста 80:

Тест 81:
Выходные данные (m_axis_tdata) для теста 81:

Тест 82:
Выходные данные (m_axis_tdata) для теста 82:

Тест 83:
Выходные данные (m_axis_tdata) для теста 83:

Тест 84:
Выходные данные (m_axis_tdata) для теста 84:

Тест 85:
Выходные данные (m_axis_tdata) для теста 85:

Тест 86:
Выходные данные (m_axis_tdata) для теста 86:

Тест 87:
Выходные данные (m_axis_tdata) для теста 87:

Тест 88:
Выходные данные (m_axis_tdata) для теста 88:

Тест 89:
Выходные данные (m_axis_tdata) для теста 89:

Тест 90:
Выходные данные (m_axis_tdata) для теста 90:

Тест 91:
Выходные данные (m_axis_tdata) для теста 91:

Тест 92:
Выходные данные (m_axis_tdata) для теста 92:

Тест 93:
Выходные данные (m_axis_tdata) для теста 93:

Тест 94:
Выходные данные (m_axis_tdata) для теста 94:

Тест 95:
Выходные данные (m_axis_tdata) для теста 95:

Тест 96:
Выходные данные (m_axis_tdata) для теста 96:

Тест 97:
Выходные данные (m_axis_tdata) для теста 97:

Тест 98:
Выходные данные (m_axis_tdata) для теста 98:

Тест 99:
Выходные данные (m_axis_tdata) для теста 99:

Тест 100:
Выходные данные (m_axis_tdata) для теста 100:

Тест 101:
Выходные данные (m_axis_tdata) для теста 101:

Тест 102:
Выходные данные (m_axis_tdata) для теста 102:

Тест 103:
Выходные данные (m_axis_tdata) для теста 103:

Тест 104:
Выходные данные (m_axis_tdata) для теста 104:

Тест 105:
Выходные данные (m_axis_tdata) для теста 105:

Тест 106:
Выходные данные (m_axis_tdata) для теста 106:

Тест 107:
Выходные данные (m_axis_tdata) для теста 107:

Тест 108:
Выходные данные (m_axis_tdata) для теста 108:

Тест 109:
Выходные данные (m_axis_tdata) для теста 109:

Тест 110:
Выходные данные (m_axis_tdata) для теста 110:

Тест 111:
Выходные данные (m_axis_tdata) для теста 111:

Тест 112:
Выходные данные (m_axis_tdata) для теста 112:

Тест 113:
Выходные данные (m_axis_tdata) для теста 113:

Тест 114:
Выходные данные (m_axis_tdata) для теста 114:

Тест 115:
Выходные данные (m_axis_tdata) для теста 115:

Тест 116:
Выходные данные (m_axis_tdata) для теста 116:

Тест 117:
Выходные данные (m_axis_tdata) для теста 117:

Тест 118:
Выходные данные (m_axis_tdata) для теста 118:

Тест 119:
Выходные данные (m_axis_tdata) для теста 119:

Тест 120:
Выходные данные (m_axis_tdata) для теста 120:

Тест 121:
Выходные данные (m_axis_tdata) для теста 121:

Тест 122:
Выходные данные (m_axis_tdata) для теста 122:

Тест 123:
Выходные данные (m_axis_tdata) для теста 123:

Тест 124:
Выходные данные (m_axis_tdata) для теста 124:

Тест 125:
Выходные данные (m_axis_tdata) для теста 125:

Тест 126:
Выходные данные (m_axis_tdata) для теста 126:

Тест 127:
Выходные данные (m_axis_tdata) для теста 127:

Тест 128:
Выходные данные (m_axis_tdata) для теста 128:

Тест 129:
Выходные данные (m_axis_tdata) для теста 129:

Тест 130:
Выходные данные (m_axis_tdata) для теста 130:

Тест 131:
Выходные данные (m_axis_tdata) для теста 131:

Тест 132:
Выходные данные (m_axis_tdata) для теста 132:

Тест 133:
Выходные данные (m_axis_tdata) для теста 133:

Тест 134:
Выходные данные (m_axis_tdata) для теста 134:

Тест 135:
Выходные данные (m_axis_tdata) для теста 135:

Тест 136:
Выходные данные (m_axis_tdata) для теста 136:

Тест 137:
Выходные данные (m_axis_tdata) для теста 137:

Тест 138:
Выходные данные (m_axis_tdata) для теста 138:

Тест 139:
Выходные данные (m_axis_tdata) для теста 139:

Тест 140:
Выходные данные (m_axis_tdata) для теста 140:

Тест 141:
Выходные данные (m_axis_tdata) для теста 141:

Тест 142:
Выходные данные (m_axis_tdata) для теста 142:

Тест 143:
Выходные данные (m_axis_tdata) для теста 143:

Тест 144:
Выходные данные (m_axis_tdata) для теста 144:

Тест 145:
Выходные данные (m_axis_tdata) для теста 145:

Тест 146:
Выходные данные (m_axis_tdata) для теста 146:

Тест 147:
Выходные данные (m_axis_tdata) для теста 147:

Тест 148:
Выходные данные (m_axis_tdata) для теста 148:

Тест 149:
Выходные данные (m_axis_tdata) для теста 149:

Тест 150:
Выходные данные (m_axis_tdata) для теста 150:

Тест 151:
Выходные данные (m_axis_tdata) для теста 151:

Тест 152:
Выходные данные (m_axis_tdata) для теста 152:

Тест 153:
Выходные данные (m_axis_tdata) для теста 153:

Тест 154:
Выходные данные (m_axis_tdata) для теста 154:

Тест 155:
Выходные данные (m_axis_tdata) для теста 155:

Тест 156:
Выходные данные (m_axis_tdata) для теста 156:

Тест 157:
Выходные данные (m_axis_tdata) для теста 157:

Тест 158:
Выходные данные (m_axis_tdata) для теста 158:

Тест 159:
Выходные данные (m_axis_tdata) для теста 159:

Тест 160:
Выходные данные (m_axis_tdata) для теста 160:

Тест 161:
Выходные данные (m_axis_tdata) для теста 161:

Тест 162:
Выходные данные (m_axis_tdata) для теста 162:

Тест 163:
Выходные данные (m_axis_tdata) для теста 163:

Тест 164:
Выходные данные (m_axis_tdata) для теста 164:

Тест 165:
Выходные данные (m_axis_tdata) для теста 165:

Тест 166:
Выходные данные (m_axis_tdata) для теста 166:

Тест 167:
Выходные данные (m_axis_tdata) для теста 167:

Тест 168:
Выходные данные (m_axis_tdata) для теста 168:

Тест 169:
Выходные данные (m_axis_tdata) для теста 169:

Тест 170:
Выходные данные (m_axis_tdata) для теста 170:

Тест 171:
Выходные данные (m_axis_tdata) для теста 171:

Тест 172:
Выходные данные (m_axis_tdata) для теста 172:

Тест 173:
Выходные данные (m_axis_tdata) для теста 173:

Тест 174:
Выходные данные (m_axis_tdata) для теста 174:

Тест 175:
Выходные данные (m_axis_tdata) для теста 175:

Тест 176:
Выходные данные (m_axis_tdata) для теста 176:

Тест 177:
Выходные данные (m_axis_tdata) для теста 177:

Тест 178:
Выходные данные (m_axis_tdata) для теста 178:

Тест 179:
Выходные данные (m_axis_tdata) для теста 179:

Тест 180:
Выходные данные (m_axis_tdata) для теста 180:

Тест 181:
Выходные данные (m_axis_tdata) для теста 181:

Тест 182:
Выходные данные (m_axis_tdata) для теста 182:

Тест 183:
Выходные данные (m_axis_tdata) для теста 183:

Тест 184:
Выходные данные (m_axis_tdata) для теста 184:

Тест 185:
Выходные данные (m_axis_tdata) для теста 185:

Тест 186:
Выходные данные (m_axis_tdata) для теста 186:

Тест 187:
Выходные данные (m_axis_tdata) для теста 187:

Тест 188:
Выходные данные (m_axis_tdata) для теста 188:

Тест 189:
Выходные данные (m_axis_tdata) для теста 189:

Тест 190:
Выходные данные (m_axis_tdata) для теста 190:

Тест 191:
Выходные данные (m_axis_tdata) для теста 191:

Тест 192:
Выходные данные (m_axis_tdata) для теста 192:

Тест 193:
Выходные данные (m_axis_tdata) для теста 193:

Тест 194:
Выходные данные (m_axis_tdata) для теста 194:

Тест 195:
Выходные данные (m_axis_tdata) для теста 195:

Тест 196:
Выходные данные (m_axis_tdata) для теста 196:

Тест 197:
Выходные данные (m_axis_tdata) для теста 197:

Тест 198:
Выходные данные (m_axis_tdata) для теста 198:

Тест 199:
Выходные данные (m_axis_tdata) для теста 199:

Тест 200:
Выходные данные (m_axis_tdata) для теста 200:

Тест 201:
Выходные данные (m_axis_tdata) для теста 201:

Тест 202:
Выходные данные (m_axis_tdata) для теста 202:

Тест 203:
Выходные данные (m_axis_tdata) для теста 203:

Тест 204:
Выходные данные (m_axis_tdata) для теста 204:

Тест 205:
Выходные данные (m_axis_tdata) для теста 205:

Тест 206:
Выходные данные (m_axis_tdata) для теста 206:

Тест 207:
Выходные данные (m_axis_tdata) для теста 207:

Тест 208:
Выходные данные (m_axis_tdata) для теста 208:

Тест 209:
Выходные данные (m_axis_tdata) для теста 209:

Тест 210:
Выходные данные (m_axis_tdata) для теста 210:

Тест 211:
Выходные данные (m_axis_tdata) для теста 211:

Тест 212:
Выходные данные (m_axis_tdata) для теста 212:

Тест 213:
Выходные данные (m_axis_tdata) для теста 213:

Тест 214:
Выходные данные (m_axis_tdata) для теста 214:

Тест 215:
Выходные данные (m_axis_tdata) для теста 215:

Тест 216:
Выходные данные (m_axis_tdata) для теста 216:

Тест 217:
Выходные данные (m_axis_tdata) для теста 217:

Тест 218:
Выходные данные (m_axis_tdata) для теста 218:

Тест 219:
Выходные данные (m_axis_tdata) для теста 219:

Тест 220:
Выходные данные (m_axis_tdata) для теста 220:

Тест 221:
Выходные данные (m_axis_tdata) для теста 221:

Тест 222:
Выходные данные (m_axis_tdata) для теста 222:

Тест 223:
Выходные данные (m_axis_tdata) для теста 223:

Тест 224:
Выходные данные (m_axis_tdata) для теста 224:

Тест 225:
Выходные данные (m_axis_tdata) для теста 225:

Тест 226:
Выходные данные (m_axis_tdata) для теста 226:

Тест 227:
Выходные данные (m_axis_tdata) для теста 227:

Тест 228:
Выходные данные (m_axis_tdata) для теста 228:

Тест 229:
Выходные данные (m_axis_tdata) для теста 229:

Тест 230:
Выходные данные (m_axis_tdata) для теста 230:

Тест 231:
Выходные данные (m_axis_tdata) для теста 231:

Тест 232:
Выходные данные (m_axis_tdata) для теста 232:

Тест 233:
Выходные данные (m_axis_tdata) для теста 233:

Тест 234:
Выходные данные (m_axis_tdata) для теста 234:

Тест 235:
Выходные данные (m_axis_tdata) для теста 235:

Тест 236:
Выходные данные (m_axis_tdata) для теста 236:

Тест 237:
Выходные данные (m_axis_tdata) для теста 237:

Тест 238:
Выходные данные (m_axis_tdata) для теста 238:

Тест 239:
Выходные данные (m_axis_tdata) для теста 239:

Тест 240:
Выходные данные (m_axis_tdata) для теста 240:

Тест 241:
Выходные данные (m_axis_tdata) для теста 241:

Тест 242:
Выходные данные (m_axis_tdata) для теста 242:

Тест 243:
Выходные данные (m_axis_tdata) для теста 243:

Тест 244:
Выходные данные (m_axis_tdata) для теста 244:

Тест 245:
Выходные данные (m_axis_tdata) для теста 245:

Тест 246:
Выходные данные (m_axis_tdata) для теста 246:

Тест 247:
Выходные данные (m_axis_tdata) для теста 247:

Тест 248:
Выходные данные (m_axis_tdata) для теста 248:

Тест 249:
Выходные данные (m_axis_tdata) для теста 249:

Тест 250:
Выходные данные (m_axis_tdata) для теста 250:

Тест 251:
Выходные данные (m_axis_tdata) для теста 251:

Тест 252:
Выходные данные (m_axis_tdata) для теста 252:

Тест 253:
Выходные данные (m_axis_tdata) для теста 253:

Тест 254:
Выходные данные (m_axis_tdata) для теста 254:

Тест 255:
Выходные данные (m_axis_tdata) для теста 255:

Тест 256:
Выходные данные (m_axis_tdata) для теста 256:

Тест 257:
Выходные данные (m_axis_tdata) для теста 257:

Тест 258:
Выходные данные (m_axis_tdata) для теста 258:

Тест 259:
Выходные данные (m_axis_tdata) для теста 259:

Тест 260:
Выходные данные (m_axis_tdata) для теста 260:

Тест 261:
Выходные данные (m_axis_tdata) для теста 261:

Тест 262:
Выходные данные (m_axis_tdata) для теста 262:

Тест 263:
Выходные данные (m_axis_tdata) для теста 263:

Тест 264:
Выходные данные (m_axis_tdata) для теста 264:

Тест 265:
Выходные данные (m_axis_tdata) для теста 265:

Тест 266:
Выходные данные (m_axis_tdata) для теста 266:

Тест 267:
Выходные данные (m_axis_tdata) для теста 267:

Тест 268:
Выходные данные (m_axis_tdata) для теста 268:

Тест 269:
Выходные данные (m_axis_tdata) для теста 269:

Тест 270:
Выходные данные (m_axis_tdata) для теста 270:

Тест 271:
Выходные данные (m_axis_tdata) для теста 271:

Тест 272:
Выходные данные (m_axis_tdata) для теста 272:

Тест 273:
Выходные данные (m_axis_tdata) для теста 273:

Тест 274:
Выходные данные (m_axis_tdata) для теста 274:

Тест 275:
Выходные данные (m_axis_tdata) для теста 275:

Тест 276:
Выходные данные (m_axis_tdata) для теста 276:

Тест 277:
Выходные данные (m_axis_tdata) для теста 277:

Тест 278:
Выходные данные (m_axis_tdata) для теста 278:

Тест 279:
Выходные данные (m_axis_tdata) для теста 279:

Тест 280:
Выходные данные (m_axis_tdata) для теста 280:

Тест 281:
Выходные данные (m_axis_tdata) для теста 281:

Тест 282:
Выходные данные (m_axis_tdata) для теста 282:

Тест 283:
Выходные данные (m_axis_tdata) для теста 283:

Тест 284:
Выходные данные (m_axis_tdata) для теста 284:

Тест 285:
Выходные данные (m_axis_tdata) для теста 285:

Тест 286:
Выходные данные (m_axis_tdata) для теста 286:

Тест 287:
Выходные данные (m_axis_tdata) для теста 287:

Тест 288:
Выходные данные (m_axis_tdata) для теста 288:

Тест 289:
Выходные данные (m_axis_tdata) для теста 289:

Тест 290:
Выходные данные (m_axis_tdata) для теста 290:

Тест 291:
Выходные данные (m_axis_tdata) для теста 291:

Тест 292:
Выходные данные (m_axis_tdata) для теста 292:

Тест 293:
Выходные данные (m_axis_tdata) для теста 293:

Тест 294:
Выходные данные (m_axis_tdata) для теста 294:

Тест 295:
Выходные данные (m_axis_tdata) для теста 295:

Тест 296:
Выходные данные (m_axis_tdata) для теста 296:

Тест 297:
Выходные данные (m_axis_tdata) для теста 297:

Тест 298:
Выходные данные (m_axis_tdata) для теста 298:

Тест 299:
Выходные данные (m_axis_tdata) для теста 299:

Тест 300:
Выходные данные (m_axis_tdata) для теста 300:

Тест 301:
Выходные данные (m_axis_tdata) для теста 301:

Тест 302:
Выходные данные (m_axis_tdata) для теста 302:

Тест 303:
Выходные данные (m_axis_tdata) для теста 303:

Тест 304:
Выходные данные (m_axis_tdata) для теста 304:

Тест 305:
Выходные данные (m_axis_tdata) для теста 305:

Тест 306:
Выходные данные (m_axis_tdata) для теста 306:

Тест 307:
Выходные данные (m_axis_tdata) для теста 307:

Тест 308:
Выходные данные (m_axis_tdata) для теста 308:

Тест 309:
Выходные данные (m_axis_tdata) для теста 309:

Тест 310:
Выходные данные (m_axis_tdata) для теста 310:

Тест 311:
Выходные данные (m_axis_tdata) для теста 311:

Тест 312:
Выходные данные (m_axis_tdata) для теста 312:

Тест 313:
Выходные данные (m_axis_tdata) для теста 313:

Тест 314:
Выходные данные (m_axis_tdata) для теста 314:

Тест 315:
Выходные данные (m_axis_tdata) для теста 315:

Тест 316:
Выходные данные (m_axis_tdata) для теста 316:

Тест 317:
Выходные данные (m_axis_tdata) для теста 317:

Тест 318:
Выходные данные (m_axis_tdata) для теста 318:

Тест 319:
Выходные данные (m_axis_tdata) для теста 319:

Тест 320:
Выходные данные (m_axis_tdata) для теста 320:

Тест 321:
Выходные данные (m_axis_tdata) для теста 321:

Тест 322:
Выходные данные (m_axis_tdata) для теста 322:

Тест 323:
Выходные данные (m_axis_tdata) для теста 323:

Тест 324:
Выходные данные (m_axis_tdata) для теста 324:

close_sim
INFO: [Simtcl 6-16] Simulation closed
launch_simulation
Command: launch_simulation 
INFO: [Vivado 12-12493] Simulation top is 'tb_scrambler'
WARNING: [Vivado 12-13340] Unable to auto find GCC executables from simulator install path! (path not set)
WARNING: [Vivado 12-13277] Compiled library path does not exist: ''
INFO: [Vivado 12-5682] Launching behavioral simulation in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-72] Using boost library from 'H:/Vivado_2022.2/Vivado/2022.2/tps/boost_1_72_0'
INFO: [SIM-utils-54] Inspecting design source files for 'tb_scrambler' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj tb_scrambler_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "H:/Git/LDPC/Scrembler/Scrembler.srcs/sources_1/new/scrambler.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module scrambler
INFO: [VRFC 10-2263] Analyzing Verilog file "H:/Git/LDPC/Scrembler/Scrembler.srcs/sim_1/new/tb_scrambler.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_scrambler
INFO: [USF-XSim-69] 'compile' step finished in '1' seconds
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xelab --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log"
Vivado Simulator v2022.2
Copyright 1986-1999, 2001-2022 Xilinx, Inc. All Rights Reserved.
Running: H:/Vivado_2022.2/Vivado/2022.2/bin/unwrapped/win64.o/xelab.exe --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
Completed static elaboration
Starting simulation data flow analysis
WARNING: [XSIM 43-4100] "H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim/glbl.v" Line 6. Module glbl has a timescale but at least one module in design doesn't have timescale.
WARNING: [XSIM 43-4100] "H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim/glbl.v" Line 6. Module glbl has a timescale but at least one module in design doesn't have timescale.
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.scrambler
Compiling module xil_defaultlib.tb_scrambler
Compiling module xil_defaultlib.glbl
Built simulation snapshot tb_scrambler_behav
INFO: [USF-XSim-69] 'elaborate' step finished in '2' seconds
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_scrambler_behav -key {Behavioral:sim_1:Functional:tb_scrambler} -tclbatch {tb_scrambler.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Time resolution is 1 ps
source tb_scrambler.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
Тест 1:
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_scrambler_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
relaunch_sim
Command: launch_simulation -step compile -simset sim_1 -mode behavioral
INFO: [Vivado 12-12493] Simulation top is 'tb_scrambler'
WARNING: [Vivado 12-13340] Unable to auto find GCC executables from simulator install path! (path not set)
WARNING: [Vivado 12-13277] Compiled library path does not exist: ''
INFO: [Vivado 12-5682] Launching behavioral simulation in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-72] Using boost library from 'H:/Vivado_2022.2/Vivado/2022.2/tps/boost_1_72_0'
INFO: [SIM-utils-54] Inspecting design source files for 'tb_scrambler' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj tb_scrambler_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "H:/Git/LDPC/Scrembler/Scrembler.srcs/sources_1/new/scrambler.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module scrambler
INFO: [VRFC 10-2263] Analyzing Verilog file "H:/Git/LDPC/Scrembler/Scrembler.srcs/sim_1/new/tb_scrambler.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_scrambler
INFO: [USF-XSim-69] 'compile' step finished in '1' seconds
Command: launch_simulation -step elaborate -simset sim_1 -mode behavioral
INFO: [Vivado 12-12493] Simulation top is 'tb_scrambler'
WARNING: [Vivado 12-13340] Unable to auto find GCC executables from simulator install path! (path not set)
WARNING: [Vivado 12-13277] Compiled library path does not exist: ''
INFO: [Vivado 12-5682] Launching behavioral simulation in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xelab --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log"
Vivado Simulator v2022.2
Copyright 1986-1999, 2001-2022 Xilinx, Inc. All Rights Reserved.
Running: H:/Vivado_2022.2/Vivado/2022.2/bin/unwrapped/win64.o/xelab.exe --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
Completed static elaboration
Starting simulation data flow analysis
WARNING: [XSIM 43-4100] "H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim/glbl.v" Line 6. Module glbl has a timescale but at least one module in design doesn't have timescale.
WARNING: [XSIM 43-4100] "H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim/glbl.v" Line 6. Module glbl has a timescale but at least one module in design doesn't have timescale.
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.scrambler
Compiling module xil_defaultlib.tb_scrambler
Compiling module xil_defaultlib.glbl
Built simulation snapshot tb_scrambler_behav
INFO: [USF-XSim-69] 'elaborate' step finished in '2' seconds
Time resolution is 1 ps
Тест 1:
close_sim
INFO: [Simtcl 6-16] Simulation closed
launch_simulation
Command: launch_simulation 
INFO: [Vivado 12-12493] Simulation top is 'tb_scrambler'
WARNING: [Vivado 12-13340] Unable to auto find GCC executables from simulator install path! (path not set)
WARNING: [Vivado 12-13277] Compiled library path does not exist: ''
INFO: [Vivado 12-5682] Launching behavioral simulation in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [SIM-utils-72] Using boost library from 'H:/Vivado_2022.2/Vivado/2022.2/tps/boost_1_72_0'
INFO: [SIM-utils-54] Inspecting design source files for 'tb_scrambler' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xvlog --incr --relax -prj tb_scrambler_vlog.prj"
INFO: [USF-XSim-69] 'compile' step finished in '1' seconds
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
"xelab --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log"
Vivado Simulator v2022.2
Copyright 1986-1999, 2001-2022 Xilinx, Inc. All Rights Reserved.
Running: H:/Vivado_2022.2/Vivado/2022.2/bin/unwrapped/win64.o/xelab.exe --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_scrambler_behav xil_defaultlib.tb_scrambler xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
Completed static elaboration
INFO: [XSIM 43-4323] No Change in HDL. Linking previously generated obj files to create kernel
INFO: [USF-XSim-69] 'elaborate' step finished in '1' seconds
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'H:/Git/LDPC/Scrembler/Scrembler.sim/sim_1/behav/xsim'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_scrambler_behav -key {Behavioral:sim_1:Functional:tb_scrambler} -tclbatch {tb_scrambler.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Time resolution is 1 ps
source tb_scrambler.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
Тест 1:
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_scrambler_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
relaunch_sim
