<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tftg256-2" LaunchTime="1747274235" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/I2S_master.dcp">
  <File Type="VDS-TIMINGSUMMARY" Name="clk_setup_wrapper_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="clk_setup_wrapper.dcp"/>
  <File Type="RDS-UTIL-PB" Name="clk_setup_wrapper_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="clk_setup_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="clk_setup_wrapper_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="clk_setup_wrapper.vds"/>
  <File Type="REPORTS-TCL" Name="clk_setup_wrapper_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="clk_setup_wrapper_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="clk_setup_wrapper.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/CLK_MGR.vhd">
      <FileInfo>
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/SRC/I2S_master.vhd">
      <FileInfo>
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/PWM_output.vhd">
      <FileInfo>
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/I2S_interconnect.vhd">
      <FileInfo>
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Quantizer_Interconnect.vhd">
      <FileInfo>
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SRC/I2S_constants.vhd">
      <FileInfo>
        <Attr Name="Library" Val="work"/>
        <Attr Name="IsGlobalInclude" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/SRC/I2S_constants.vhd"/>
        <Attr Name="ImportTime" Val="1747262990"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedIn" Val="out_of_context"/>
        <Attr Name="UsedIn" Val="opt_design"/>
        <Attr Name="UsedIn" Val="power_opt_design"/>
        <Attr Name="UsedIn" Val="place_design"/>
        <Attr Name="UsedIn" Val="phys_opt_design"/>
        <Attr Name="UsedIn" Val="route_design"/>
        <Attr Name="UsedIn" Val="write_bitstream"/>
        <Attr Name="UsedIn" Val="write_bitstream_post"/>
        <Attr Name="UsedIn" Val="synth_blackbox_stub"/>
        <Attr Name="UsedIn" Val="testbench"/>
        <Attr Name="UsedIn" Val="board"/>
        <Attr Name="UsedIn" Val="single_language"/>
        <Attr Name="UsedIn" Val="hw_handoff"/>
        <Attr Name="UsedIn" Val="synthesis_pre"/>
        <Attr Name="UsedIn" Val="synthesis_post"/>
        <Attr Name="UsedIn" Val="opt_design_post"/>
        <Attr Name="UsedIn" Val="power_opt_design_post"/>
        <Attr Name="UsedIn" Val="place_design_post"/>
        <Attr Name="UsedIn" Val="phys_opt_design_post"/>
        <Attr Name="UsedIn" Val="route_design_post"/>
        <Attr Name="UsedIn" Val="c_source"/>
        <Attr Name="UsedIn" Val="converted_rtl"/>
        <Attr Name="UsedIn" Val="structural"/>
        <Attr Name="UsedIn" Val="hls"/>
        <Attr Name="UsedIn" Val="ipsharedlogic"/>
        <Attr Name="UsedIn" Val="ipstatic"/>
        <Attr Name="UsedIn" Val="iptraffic"/>
        <Attr Name="UsedIn" Val="ipir"/>
        <Attr Name="UsedIn" Val="ipchannel"/>
        <Attr Name="UsedIn" Val="ipconstraint"/>
        <Attr Name="UsedIn" Val="ipgraph"/>
        <Attr Name="UsedIn" Val="power_data"/>
        <Attr Name="UsedIn" Val="io_data"/>
        <Attr Name="UsedIn" Val="simulation_tlm"/>
        <Attr Name="UsedIn" Val="write_device_image_post"/>
        <Attr Name="UsedIn" Val="simulation_rtl"/>
        <Attr Name="UsedIn" Val="simulation_pre"/>
        <Attr Name="UsedIn" Val="implementation_pre"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/clk_setup/clk_setup.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/clk_setup/hdl/clk_setup_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hw7/delta_sigma.vhd">
      <FileInfo>
        <Attr Name="Library" Val="work"/>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../ee119b/hw7/delta_sigma.vhd"/>
        <Attr Name="ImportTime" Val="1747262442"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/I2S_top.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/design_1/hdl/design_1_wrapper.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/sigma_delta.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="clk_setup_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/constraints.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/constraints.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/I2S_master.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2024"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_setup_PWM_output_0_2"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_setup_PWM_output_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_setup_Quantizer_Interconne_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_setup_I2S_interconnect_0_0"/>
</GenRun>
