Fitter report for project5
Tue Nov 05 02:48:16 2013
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Cascade Chains
 12. Non-Global High Fan-Out Signals
 13. LAB
 14. Local Routing Interconnect
 15. LAB External Interconnect
 16. Row Interconnect
 17. LAB Column Interconnect
 18. LAB Column Interconnect
 19. Fitter Resource Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pin-Out File
 23. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Nov 05 02:48:16 2013        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; project5                                     ;
; Top-level Entity Name ; project5                                     ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K70RC240-4                              ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 385 / 3,744 ( 10 % )                         ;
; Total pins            ; 40 / 189 ( 21 % )                            ;
; Total memory bits     ; 0 / 18,432 ( 0 % )                           ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K70RC240-4    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                   ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name         ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Rst_UART     ; 212   ; --  ; --   ; 12      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; Sim_CLK      ; 211   ; --  ; --   ; 327     ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; UART_Recieve ; 210   ; --  ; --   ; 7       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; UART_CLK_SIM ; 90    ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; Sys_CLK      ; 91    ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                        ;
+--------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name   ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+--------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; 1      ; 166   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; enable ; 105   ; --  ; 15   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; 3      ; 168   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LN2    ; 171   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LN1    ; 173   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LN0    ; 161   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UP3    ; 174   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UP2    ; 175   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UP1    ; 225   ; --  ; 37   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UP0    ; 172   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; sel0   ; 169   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; sel1   ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; sel2   ; 167   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; q1     ; 99    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; q0     ; 200   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UA     ; 17    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UB     ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UC     ; 19    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UD     ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UE     ; 21    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UF     ; 23    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; UG     ; 24    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; lA     ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; lB     ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; lC     ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; lD     ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; lE     ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; lF     ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; lG     ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; sel3   ; 127   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; i1     ; 184   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; i2     ; 126   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; i3     ; 102   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; bufen  ; 116   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LN3    ; 45    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+--------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-------------------------------------+
; All Package Pins                    ;
+-------+--------------+--------------+
; Pin # ; Usage        ; I/O Standard ;
+-------+--------------+--------------+
; 1     ; #TCK         ;              ;
; 2     ; ^CONF_DONE   ;              ;
; 3     ; ^nCEO        ;              ;
; 4     ; #TDO         ;              ;
; 5     ; VCC_INT      ;              ;
; 6     ; lA           ; TTL          ;
; 7     ; lB           ; TTL          ;
; 8     ; lC           ; TTL          ;
; 9     ; lD           ; TTL          ;
; 10    ; GND_INT      ;              ;
; 11    ; lE           ; TTL          ;
; 12    ; lF           ; TTL          ;
; 13    ; lG           ; TTL          ;
; 14    ; sel1         ; TTL          ;
; 15    ; GND*         ;              ;
; 16    ; VCC_INT      ;              ;
; 17    ; UA           ; TTL          ;
; 18    ; UB           ; TTL          ;
; 19    ; UC           ; TTL          ;
; 20    ; UD           ; TTL          ;
; 21    ; UE           ; TTL          ;
; 22    ; GND_INT      ;              ;
; 23    ; UF           ; TTL          ;
; 24    ; UG           ; TTL          ;
; 25    ; GND*         ;              ;
; 26    ; GND*         ;              ;
; 27    ; VCC_INT      ;              ;
; 28    ; GND*         ;              ;
; 29    ; GND*         ;              ;
; 30    ; GND*         ;              ;
; 31    ; GND*         ;              ;
; 32    ; GND_INT      ;              ;
; 33    ; GND*         ;              ;
; 34    ; GND*         ;              ;
; 35    ; GND*         ;              ;
; 36    ; GND*         ;              ;
; 37    ; VCC_INT      ;              ;
; 38    ; GND*         ;              ;
; 39    ; GND*         ;              ;
; 40    ; GND*         ;              ;
; 41    ; GND*         ;              ;
; 42    ; GND_INT      ;              ;
; 43    ; GND*         ;              ;
; 44    ; GND*         ;              ;
; 45    ; LN3          ; TTL          ;
; 46    ; GND*         ;              ;
; 47    ; VCC_INT      ;              ;
; 48    ; GND*         ;              ;
; 49    ; GND*         ;              ;
; 50    ; GND*         ;              ;
; 51    ; GND*         ;              ;
; 52    ; GND_INT      ;              ;
; 53    ; GND*         ;              ;
; 54    ; GND*         ;              ;
; 55    ; GND*         ;              ;
; 56    ; GND*         ;              ;
; 57    ; VCC_INT      ;              ;
; 58    ; #TMS         ;              ;
; 59    ; #TRST        ;              ;
; 60    ; ^nSTATUS     ;              ;
; 61    ; GND*         ;              ;
; 62    ; GND*         ;              ;
; 63    ; GND*         ;              ;
; 64    ; GND*         ;              ;
; 65    ; GND*         ;              ;
; 66    ; GND*         ;              ;
; 67    ; GND*         ;              ;
; 68    ; GND*         ;              ;
; 69    ; GND_INT      ;              ;
; 70    ; GND*         ;              ;
; 71    ; GND*         ;              ;
; 72    ; GND*         ;              ;
; 73    ; GND*         ;              ;
; 74    ; GND*         ;              ;
; 75    ; GND*         ;              ;
; 76    ; GND*         ;              ;
; 77    ; VCC_INT      ;              ;
; 78    ; GND*         ;              ;
; 79    ; GND*         ;              ;
; 80    ; GND*         ;              ;
; 81    ; GND*         ;              ;
; 82    ; GND*         ;              ;
; 83    ; GND*         ;              ;
; 84    ; GND*         ;              ;
; 85    ; GND_INT      ;              ;
; 86    ; GND*         ;              ;
; 87    ; GND*         ;              ;
; 88    ; GND*         ;              ;
; 89    ; VCC_INT      ;              ;
; 90    ; UART_CLK_SIM ; TTL          ;
; 91    ; Sys_CLK      ; TTL          ;
; 92    ; GND+         ;              ;
; 93    ; GND_INT      ;              ;
; 94    ; GND*         ;              ;
; 95    ; GND*         ;              ;
; 96    ; VCC_INT      ;              ;
; 97    ; GND*         ;              ;
; 98    ; GND*         ;              ;
; 99    ; q1           ; TTL          ;
; 100   ; GND*         ;              ;
; 101   ; GND*         ;              ;
; 102   ; i3           ; TTL          ;
; 103   ; GND*         ;              ;
; 104   ; GND_INT      ;              ;
; 105   ; enable       ; TTL          ;
; 106   ; GND*         ;              ;
; 107   ; GND*         ;              ;
; 108   ; GND*         ;              ;
; 109   ; GND*         ;              ;
; 110   ; GND*         ;              ;
; 111   ; GND*         ;              ;
; 112   ; VCC_INT      ;              ;
; 113   ; GND*         ;              ;
; 114   ; GND*         ;              ;
; 115   ; GND*         ;              ;
; 116   ; bufen        ; TTL          ;
; 117   ; GND*         ;              ;
; 118   ; GND*         ;              ;
; 119   ; GND*         ;              ;
; 120   ; GND*         ;              ;
; 121   ; ^nCONFIG     ;              ;
; 122   ; VCC_INT      ;              ;
; 123   ; ^MSEL1       ;              ;
; 124   ; ^MSEL0       ;              ;
; 125   ; GND_INT      ;              ;
; 126   ; i2           ; TTL          ;
; 127   ; sel3         ; TTL          ;
; 128   ; GND*         ;              ;
; 129   ; GND*         ;              ;
; 130   ; VCC_INT      ;              ;
; 131   ; GND*         ;              ;
; 132   ; GND*         ;              ;
; 133   ; GND*         ;              ;
; 134   ; GND*         ;              ;
; 135   ; GND_INT      ;              ;
; 136   ; GND*         ;              ;
; 137   ; GND*         ;              ;
; 138   ; GND*         ;              ;
; 139   ; GND*         ;              ;
; 140   ; VCC_INT      ;              ;
; 141   ; GND*         ;              ;
; 142   ; GND*         ;              ;
; 143   ; GND*         ;              ;
; 144   ; GND*         ;              ;
; 145   ; GND_INT      ;              ;
; 146   ; GND*         ;              ;
; 147   ; GND*         ;              ;
; 148   ; GND*         ;              ;
; 149   ; GND*         ;              ;
; 150   ; VCC_INT      ;              ;
; 151   ; GND*         ;              ;
; 152   ; GND*         ;              ;
; 153   ; GND*         ;              ;
; 154   ; GND*         ;              ;
; 155   ; GND_INT      ;              ;
; 156   ; GND*         ;              ;
; 157   ; GND*         ;              ;
; 158   ; GND*         ;              ;
; 159   ; GND*         ;              ;
; 160   ; VCC_INT      ;              ;
; 161   ; LN0          ; TTL          ;
; 162   ; GND*         ;              ;
; 163   ; GND*         ;              ;
; 164   ; GND*         ;              ;
; 165   ; GND_INT      ;              ;
; 166   ; 1            ; TTL          ;
; 167   ; sel2         ; TTL          ;
; 168   ; 3            ; TTL          ;
; 169   ; sel0         ; TTL          ;
; 170   ; VCC_INT      ;              ;
; 171   ; LN2          ; TTL          ;
; 172   ; UP0          ; TTL          ;
; 173   ; LN1          ; TTL          ;
; 174   ; UP3          ; TTL          ;
; 175   ; UP2          ; TTL          ;
; 176   ; GND_INT      ;              ;
; 177   ; #TDI         ;              ;
; 178   ; ^nCE         ;              ;
; 179   ; ^DCLK        ;              ;
; 180   ; ^DATA0       ;              ;
; 181   ; GND*         ;              ;
; 182   ; GND*         ;              ;
; 183   ; GND*         ;              ;
; 184   ; i1           ; TTL          ;
; 185   ; GND*         ;              ;
; 186   ; GND*         ;              ;
; 187   ; GND*         ;              ;
; 188   ; GND*         ;              ;
; 189   ; VCC_INT      ;              ;
; 190   ; GND*         ;              ;
; 191   ; GND*         ;              ;
; 192   ; GND*         ;              ;
; 193   ; GND*         ;              ;
; 194   ; GND*         ;              ;
; 195   ; GND*         ;              ;
; 196   ; GND*         ;              ;
; 197   ; GND_INT      ;              ;
; 198   ; GND*         ;              ;
; 199   ; GND*         ;              ;
; 200   ; q0           ; TTL          ;
; 201   ; GND*         ;              ;
; 202   ; GND*         ;              ;
; 203   ; GND*         ;              ;
; 204   ; GND*         ;              ;
; 205   ; VCC_INT      ;              ;
; 206   ; GND*         ;              ;
; 207   ; GND*         ;              ;
; 208   ; GND*         ;              ;
; 209   ; GND*         ;              ;
; 210   ; UART_Recieve ; TTL          ;
; 211   ; Sim_CLK      ; TTL          ;
; 212   ; Rst_UART     ; TTL          ;
; 213   ; GND*         ;              ;
; 214   ; GND*         ;              ;
; 215   ; GND*         ;              ;
; 216   ; GND_INT      ;              ;
; 217   ; GND*         ;              ;
; 218   ; GND*         ;              ;
; 219   ; GND*         ;              ;
; 220   ; GND*         ;              ;
; 221   ; GND*         ;              ;
; 222   ; GND*         ;              ;
; 223   ; GND*         ;              ;
; 224   ; VCC_INT      ;              ;
; 225   ; UP1          ; TTL          ;
; 226   ; GND*         ;              ;
; 227   ; GND*         ;              ;
; 228   ; GND*         ;              ;
; 229   ; GND*         ;              ;
; 230   ; GND*         ;              ;
; 231   ; GND*         ;              ;
; 232   ; GND_INT      ;              ;
; 233   ; GND*         ;              ;
; 234   ; GND*         ;              ;
; 235   ; GND*         ;              ;
; 236   ; GND*         ;              ;
; 237   ; GND*         ;              ;
; 238   ; GND*         ;              ;
; 239   ; GND*         ;              ;
; 240   ; GND*         ;              ;
+-------+--------------+--------------+


+--------------------------------------------------------------------------+
; Control Signals                                                          ;
+------------------------+---------+---------+--------------+--------------+
; Name                   ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+------------------------+---------+---------+--------------+--------------+
; Rst_UART               ; 212     ; 12      ; Async. clear ; Pin          ;
; Sim_CLK                ; 211     ; 327     ; Clock        ; Pin          ;
; design4TJN:inst|inst43 ; LC8_C37 ; 1       ; Clock enable ; Non-global   ;
; inst38                 ; LC5_I15 ; 1       ; Clock enable ; Non-global   ;
+------------------------+---------+---------+--------------+--------------+


+-----------------------------------------+
; Global & Other Fast Signals             ;
+--------------+-------+---------+--------+
; Name         ; Pin # ; Fan-Out ; Global ;
+--------------+-------+---------+--------+
; Rst_UART     ; 212   ; 12      ; yes    ;
; Sim_CLK      ; 211   ; 327     ; yes    ;
; UART_Recieve ; 210   ; 7       ; no     ;
+--------------+-------+---------+--------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 1     ;
+--------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; design4TJN:inst|lpm_latch0:inst54|lpm_latch:lpm_latch_component|latches[0]~4                                                                             ; 9       ;
; design4TJN:inst|lpm_latch1:inst55|lpm_latch:lpm_latch_component|latches[3]~5                                                                             ; 9       ;
; design4TJN:inst|lpm_latch1:inst55|lpm_latch:lpm_latch_component|latches[1]~7                                                                             ; 9       ;
; design4TJN:inst|lpm_latch1:inst55|lpm_latch:lpm_latch_component|latches[2]~6                                                                             ; 9       ;
; design4TJN:inst|lpm_latch0:inst54|lpm_latch:lpm_latch_component|latches[3]~5                                                                             ; 9       ;
; design4TJN:inst|lpm_latch0:inst54|lpm_latch:lpm_latch_component|latches[2]~6                                                                             ; 9       ;
; design4TJN:inst|lpm_latch1:inst55|lpm_latch:lpm_latch_component|latches[0]~4                                                                             ; 9       ;
; design4TJN:inst|lpm_latch0:inst54|lpm_latch:lpm_latch_component|latches[1]~7                                                                             ; 9       ;
; design4TJN:inst|inst53~1                                                                                                                                 ; 8       ;
; design4TJN:inst|inst47~0                                                                                                                                 ; 8       ;
; UART_Recieve                                                                                                                                             ; 7       ;
; inst49~0                                                                                                                                                 ; 6       ;
; inst65~1                                                                                                                                                 ; 5       ;
; design4TJN:inst|inst3~1                                                                                                                                  ; 4       ;
; design4TJN:inst|inst2~1                                                                                                                                  ; 4       ;
; design4TJN:inst|inst9~1                                                                                                                                  ; 4       ;
; design4TJN:inst|inst4~1                                                                                                                                  ; 4       ;
; inst32~1                                                                                                                                                 ; 4       ;
; inst30~1                                                                                                                                                 ; 4       ;
; design4TJN:inst|inst7~1                                                                                                                                  ; 4       ;
; inst63~1                                                                                                                                                 ; 4       ;
; inst64~1                                                                                                                                                 ; 4       ;
; inst33~1                                                                                                                                                 ; 4       ;
; inst34~0                                                                                                                                                 ; 4       ;
; design4TJN:inst|inst1~1                                                                                                                                  ; 4       ;
; inst25~1                                                                                                                                                 ; 3       ;
; inst37~2                                                                                                                                                 ; 3       ;
; lpm_mux1:inst9|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00012|result_node~9                                                                       ; 3       ;
; design4TJN:inst|inst49~2                                                                                                                                 ; 3       ;
; design4TJN:inst|inst42~2                                                                                                                                 ; 3       ;
; design4TJN:inst|Delay_Function:inst15|inst45~1                                                                                                           ; 3       ;
; lpm_mux1:inst9|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00020|$00012~1                                                                            ; 3       ;
; design4TJN:inst|inst11~1                                                                                                                                 ; 3       ;
; design4TJN:inst|Delay_Function:inst28|inst47~1                                                                                                           ; 3       ;
; design4TJN:inst|Delay_Function:inst25|inst47~1                                                                                                           ; 2       ;
; lpm_compare2:inst6|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end|aeb_out~1 ; 2       ;
; design4TJN:inst|Delay_Function:inst|inst47~1                                                                                                             ; 2       ;
; design4TJN:inst|inst18~0                                                                                                                                 ; 2       ;
; design4TJN:inst|inst29~1                                                                                                                                 ; 2       ;
; design4TJN:inst|lpm_mux0:inst40|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~4                                                                    ; 2       ;
; design4TJN:inst|Delay_Function:inst23|inst47~1                                                                                                           ; 2       ;
; inst61~0                                                                                                                                                 ; 2       ;
; design4TJN:inst|Delay_Function:inst6|inst47~1                                                                                                            ; 2       ;
; lpm_compare1:inst5|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end|aeb_out~1 ; 2       ;
; design4TJN:inst|inst32~1                                                                                                                                 ; 2       ;
; lpm_compare0:inst4|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end|aeb_out~1 ; 2       ;
; design4TJN:inst|inst30~1                                                                                                                                 ; 2       ;
; design4TJN:inst|inst34~1                                                                                                                                 ; 2       ;
; design4TJN:inst|inst37~1                                                                                                                                 ; 2       ;
; design4TJN:inst|inst36~1                                                                                                                                 ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 409            ;
; 1                        ; 2              ;
; 2                        ; 1              ;
; 3                        ; 0              ;
; 4                        ; 2              ;
; 5                        ; 7              ;
; 6                        ; 12             ;
; 7                        ; 14             ;
; 8                        ; 21             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 411            ;
; 1                           ; 2              ;
; 2                           ; 2              ;
; 3                           ; 1              ;
; 4                           ; 11             ;
; 5                           ; 12             ;
; 6                           ; 18             ;
; 7                           ; 11             ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 409            ;
; 1                          ; 40             ;
; 2                          ; 3              ;
; 3                          ; 7              ;
; 4                          ; 1              ;
; 5                          ; 4              ;
; 6                          ; 3              ;
; 7                          ; 0              ;
; 8                          ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  10 / 208 ( 5 % )  ;  17 / 104 ( 16 % )          ;  19 / 104 ( 18 % )           ;
;  B    ;  2 / 208 ( < 1 % ) ;  9 / 104 ( 9 % )            ;  3 / 104 ( 3 % )             ;
;  C    ;  11 / 208 ( 5 % )  ;  10 / 104 ( 10 % )          ;  22 / 104 ( 21 % )           ;
;  D    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  G    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  H    ;  0 / 208 ( 0 % )   ;  4 / 104 ( 4 % )            ;  0 / 104 ( 0 % )             ;
;  I    ;  0 / 208 ( 0 % )   ;  5 / 104 ( 5 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  23 / 1872 ( 1 % ) ;  45 / 936 ( 5 % )           ;  44 / 936 ( 5 % )            ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  0 / 24 ( 0 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  1 / 24 ( 4 % )    ;
; 6     ;  2 / 24 ( 8 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  1 / 24 ( 4 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  1 / 24 ( 4 % )    ;
; 13    ;  1 / 24 ( 4 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  1 / 24 ( 4 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  3 / 24 ( 13 % )   ;
; 18    ;  0 / 24 ( 0 % )    ;
; 19    ;  2 / 24 ( 8 % )    ;
; 20    ;  2 / 24 ( 8 % )    ;
; 21    ;  0 / 24 ( 0 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  1 / 24 ( 4 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; 25    ;  1 / 24 ( 4 % )    ;
; 26    ;  0 / 24 ( 0 % )    ;
; 27    ;  1 / 24 ( 4 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  0 / 24 ( 0 % )    ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  2 / 24 ( 8 % )    ;
; 32    ;  0 / 24 ( 0 % )    ;
; 33    ;  0 / 24 ( 0 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  0 / 24 ( 0 % )    ;
; 36    ;  2 / 24 ( 8 % )    ;
; 37    ;  1 / 24 ( 4 % )    ;
; 38    ;  2 / 24 ( 8 % )    ;
; 39    ;  1 / 24 ( 4 % )    ;
; 40    ;  0 / 24 ( 0 % )    ;
; 41    ;  0 / 24 ( 0 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  0 / 24 ( 0 % )    ;
; 44    ;  0 / 24 ( 0 % )    ;
; 45    ;  0 / 24 ( 0 % )    ;
; 46    ;  0 / 24 ( 0 % )    ;
; 47    ;  0 / 24 ( 0 % )    ;
; 48    ;  0 / 24 ( 0 % )    ;
; 49    ;  0 / 24 ( 0 % )    ;
; 50    ;  0 / 24 ( 0 % )    ;
; 51    ;  0 / 24 ( 0 % )    ;
; 52    ;  0 / 24 ( 0 % )    ;
; Total ;  25 / 1248 ( 2 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                  ;
+-----------------------------------+----------------------------------------------------------------------------+
; Resource                          ; Usage                                                                      ;
+-----------------------------------+----------------------------------------------------------------------------+
; Total logic elements              ; 385 / 3,744 ( 10 % )                                                       ;
; Registers                         ; 327 / 3,744 ( 9 % )                                                        ;
; Logic elements in carry chains    ; 0                                                                          ;
; User inserted logic elements      ; 0                                                                          ;
; I/O pins                          ; 40 / 189 ( 21 % )                                                          ;
;     -- Clock pins                 ; 3 / 2 ( 150 % )                                                            ;
;     -- Dedicated input pins       ; 5 / 4 ( 125 % )                                                            ;
; Global signals                    ; 2                                                                          ;
; EABs                              ; 0 / 9 ( 0 % )                                                              ;
; Total memory bits                 ; 0 / 18,432 ( 0 % )                                                         ;
; Total RAM block bits              ; 0 / 18,432 ( 0 % )                                                         ;
; Maximum fan-out node              ; Sim_CLK                                                                    ;
; Maximum fan-out                   ; 327                                                                        ;
; Highest non-global fan-out signal ; design4TJN:inst|lpm_latch0:inst54|lpm_latch:lpm_latch_component|latches[0] ;
; Highest non-global fan-out        ; 9                                                                          ;
; Total fan-out                     ; 897                                                                        ;
; Average fan-out                   ; 2.11                                                                       ;
+-----------------------------------+----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                      ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |project5                                 ; 385 (22)    ; 327          ; 0           ; 40   ; 58 (11)      ; 316 (6)           ; 11 (5)           ; 0 (0)           ; 0 (0)      ; |project5                                                                                                                                                ; work         ;
;    |design4TJN:inst|                      ; 350 (23)    ; 316          ; 0           ; 0    ; 34 (11)      ; 310 (8)           ; 6 (4)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst                                                                                                                                ; work         ;
;       |7_Segment_Decoder:inst24|          ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|7_Segment_Decoder:inst24                                                                                                       ; work         ;
;       |7_Segment_Decoder:inst26|          ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|7_Segment_Decoder:inst26                                                                                                       ; work         ;
;       |Delay_Function:inst10|             ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|Delay_Function:inst10                                                                                                          ; work         ;
;       |Delay_Function:inst15|             ; 16 (16)     ; 16           ; 0           ; 0    ; 0 (0)        ; 15 (15)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|Delay_Function:inst15                                                                                                          ; work         ;
;       |Delay_Function:inst16|             ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|Delay_Function:inst16                                                                                                          ; work         ;
;       |Delay_Function:inst23|             ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|Delay_Function:inst23                                                                                                          ; work         ;
;       |Delay_Function:inst25|             ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|Delay_Function:inst25                                                                                                          ; work         ;
;       |Delay_Function:inst27|             ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|Delay_Function:inst27                                                                                                          ; work         ;
;       |Delay_Function:inst28|             ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|Delay_Function:inst28                                                                                                          ; work         ;
;       |Delay_Function:inst6|              ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|Delay_Function:inst6                                                                                                           ; work         ;
;       |Delay_Function:inst8|              ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|Delay_Function:inst8                                                                                                           ; work         ;
;       |Delay_Function:inst|               ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 31 (31)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|Delay_Function:inst                                                                                                            ; work         ;
;       |lpm_latch0:inst54|                 ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|lpm_latch0:inst54                                                                                                              ; work         ;
;          |lpm_latch:lpm_latch_component|  ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|lpm_latch0:inst54|lpm_latch:lpm_latch_component                                                                                ; work         ;
;       |lpm_latch1:inst55|                 ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|lpm_latch1:inst55                                                                                                              ; work         ;
;          |lpm_latch:lpm_latch_component|  ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|lpm_latch1:inst55|lpm_latch:lpm_latch_component                                                                                ; work         ;
;       |lpm_mux0:inst40|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|lpm_mux0:inst40                                                                                                                ; work         ;
;          |lpm_mux:lpm_mux_component|      ; 1 (0)       ; 0            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|lpm_mux0:inst40|lpm_mux:lpm_mux_component                                                                                      ; work         ;
;             |muxlut:$00009|               ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|design4TJN:inst|lpm_mux0:inst40|lpm_mux:lpm_mux_component|muxlut:$00009                                                                        ; work         ;
;    |lpm_compare0:inst4|                   ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare0:inst4                                                                                                                             ; work         ;
;       |lpm_compare:lpm_compare_component| ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare0:inst4|lpm_compare:lpm_compare_component                                                                                           ; work         ;
;          |comptree:comparator|            ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare0:inst4|lpm_compare:lpm_compare_component|comptree:comparator                                                                       ; work         ;
;             |cmpchain:cmp_end|            ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare0:inst4|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end                                                      ; work         ;
;                |comptree:comp|            ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare0:inst4|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp                                        ; work         ;
;                   |cmpchain:cmp[0]|       ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare0:inst4|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                        ; work         ;
;                   |cmpchain:cmp[1]|       ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare0:inst4|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[1]                        ; work         ;
;                   |comptree:sub_comptree| ; 1 (0)       ; 0            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare0:inst4|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                  ; work         ;
;                      |cmpchain:cmp_end|   ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare0:inst4|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end ; work         ;
;    |lpm_compare1:inst5|                   ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare1:inst5                                                                                                                             ; work         ;
;       |lpm_compare:lpm_compare_component| ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare1:inst5|lpm_compare:lpm_compare_component                                                                                           ; work         ;
;          |comptree:comparator|            ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare1:inst5|lpm_compare:lpm_compare_component|comptree:comparator                                                                       ; work         ;
;             |cmpchain:cmp_end|            ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare1:inst5|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end                                                      ; work         ;
;                |comptree:comp|            ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare1:inst5|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp                                        ; work         ;
;                   |cmpchain:cmp[0]|       ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare1:inst5|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                        ; work         ;
;                   |cmpchain:cmp[1]|       ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare1:inst5|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[1]                        ; work         ;
;                   |comptree:sub_comptree| ; 1 (0)       ; 0            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare1:inst5|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                  ; work         ;
;                      |cmpchain:cmp_end|   ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare1:inst5|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end ; work         ;
;    |lpm_compare2:inst6|                   ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare2:inst6                                                                                                                             ; work         ;
;       |lpm_compare:lpm_compare_component| ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare2:inst6|lpm_compare:lpm_compare_component                                                                                           ; work         ;
;          |comptree:comparator|            ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare2:inst6|lpm_compare:lpm_compare_component|comptree:comparator                                                                       ; work         ;
;             |cmpchain:cmp_end|            ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare2:inst6|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end                                                      ; work         ;
;                |comptree:comp|            ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare2:inst6|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp                                        ; work         ;
;                   |cmpchain:cmp[0]|       ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare2:inst6|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                        ; work         ;
;                   |cmpchain:cmp[1]|       ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare2:inst6|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[1]                        ; work         ;
;                   |comptree:sub_comptree| ; 1 (0)       ; 0            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare2:inst6|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                  ; work         ;
;                      |cmpchain:cmp_end|   ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_compare2:inst6|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end ; work         ;
;    |lpm_mux1:inst9|                       ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_mux1:inst9                                                                                                                                 ; work         ;
;       |lpm_mux:lpm_mux_component|         ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_mux1:inst9|lpm_mux:lpm_mux_component                                                                                                       ; work         ;
;          |muxlut:$00010|                  ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_mux1:inst9|lpm_mux:lpm_mux_component|muxlut:$00010                                                                                         ; work         ;
;             |muxlut:$00012|               ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_mux1:inst9|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00012                                                                           ; work         ;
;             |muxlut:$00020|               ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_mux1:inst9|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00020                                                                           ; work         ;
;          |muxlut:$00012|                  ; 1 (0)       ; 0            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_mux1:inst9|lpm_mux:lpm_mux_component|muxlut:$00012                                                                                         ; work         ;
;             |muxlut:$00020|               ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |project5|lpm_mux1:inst9|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00020                                                                           ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------+
; Delay Chain Summary                   ;
+--------------+----------+-------------+
; Name         ; Pin Type ; Pad to Core ;
+--------------+----------+-------------+
; UART_CLK_SIM ; Input    ; OFF         ;
; Sys_CLK      ; Input    ; OFF         ;
; Rst_UART     ; Input    ; OFF         ;
; Sim_CLK      ; Input    ; OFF         ;
; UART_Recieve ; Input    ; OFF         ;
; 1            ; Output   ; OFF         ;
; enable       ; Output   ; OFF         ;
; 3            ; Output   ; OFF         ;
; LN3          ; Output   ; OFF         ;
; LN2          ; Output   ; OFF         ;
; LN1          ; Output   ; OFF         ;
; LN0          ; Output   ; OFF         ;
; UP3          ; Output   ; OFF         ;
; UP2          ; Output   ; OFF         ;
; UP1          ; Output   ; OFF         ;
; UP0          ; Output   ; OFF         ;
; sel0         ; Output   ; OFF         ;
; sel1         ; Output   ; OFF         ;
; sel2         ; Output   ; OFF         ;
; q1           ; Output   ; OFF         ;
; q0           ; Output   ; OFF         ;
; UA           ; Output   ; OFF         ;
; UB           ; Output   ; OFF         ;
; UC           ; Output   ; OFF         ;
; UD           ; Output   ; OFF         ;
; UE           ; Output   ; OFF         ;
; UF           ; Output   ; OFF         ;
; UG           ; Output   ; OFF         ;
; lA           ; Output   ; OFF         ;
; lB           ; Output   ; OFF         ;
; lC           ; Output   ; OFF         ;
; lD           ; Output   ; OFF         ;
; lE           ; Output   ; OFF         ;
; lF           ; Output   ; OFF         ;
; lG           ; Output   ; OFF         ;
; sel3         ; Output   ; OFF         ;
; i1           ; Output   ; OFF         ;
; i2           ; Output   ; OFF         ;
; i3           ; Output   ; OFF         ;
; bufen        ; Output   ; OFF         ;
+--------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Github/Quartus_Projects/ENGN_3050_Project5/project5.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 05 02:48:11 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off project5 -c project5
Info: Selected device EPF10K70RC240-4 for design "project5"
Warning: Feature SignalProbe is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 1 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Nov 05 2013 at 02:48:12
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 212 megabytes
    Info: Processing ended: Tue Nov 05 02:48:16 2013
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


