<!DOCTYPE html><html lang=de> <head><title>Logisim Prozessor</title><link rel=icon href=https://www.semiversus.com/favicon.ico><meta charset=utf-8><meta name=description content="Allgemeines Zur Übung wird ein Prozessor mit Hilfe von Logisim entwickelt. Vorgaben: - 8 Bit Register und Datenbus - Befehlsformat: 8 Bit (mit optionaler 8 Bit Konstante hinter dem Befehl) - Befehls- und Datenspeicher: jeweils 256 Bytes - Register: Akkumulator A, Indexregister IX Das vollständige Prozessormodell für Logisim steht für Übungszwecke ..."><meta name=author content="Günther Jena"><meta name=viewport content="width=device-width, initial-scale=1.0"><meta name=google-site-verification content=O-3LVEziPiVrCYqFCwbLmB3s7lNG__cPMLLAr_RUxbA><meta name=msvalidate.01 content=70DFF0E672B42811AA384CC455C9406C><link rel=stylesheet href=https://www.semiversus.com/theme/css/semiversus.min.css?f7108c59><script async src=https://www.semiversus.com/theme/js/semiversus.min.js?c02fe949></script></head> <body data-spy=scroll data-target=#sidebar data-offset=30> <div id=wrap> <nav class="navbar navbar-inverse"> <div class=container> <div class=navbar-header> <button type=button class="navbar-toggle collapsed" data-toggle=collapse data-target=.navbar-collapse> <span class=icon-bar></span><span class=icon-bar></span><span class=icon-bar></span> </button> <a href=https://www.semiversus.com/index.html class=navbar-brand>SEMIVERSUS</a> </div> <div class="navbar-collapse collapse"> <ul class="nav navbar-nav"> <li><a href=https://www.semiversus.com/index.html>Blog</a></li> <li><a href=https://www.semiversus.com/dic/uebersicht.html>Unterricht</a></li> <li><a href=https://www.semiversus.com/projekte/projekte.html>Projekte</a></li> <li><a href=https://www.semiversus.com/about.html>Über mich</a></li> </ul> <form class="navbar-form navbar-right" role=search action=https://www.semiversus.com/search.html onsubmit="return validateForm(this.elements['q'].value);"> <input type=text class=form-control placeholder=Suche name=q id=tipue_search_input></form> <ul class="nav navbar-nav navbar-right socialicons"> <li><a href=https://www.linkedin.com/in/guenther-jena data-toggle=tooltip data-placement=bottom title=LinkedIn.com/Günther-Jena><span class="linkedin icon hidden-xs"></span><span class="hidden-sm hidden-md hidden-lg">Linkedin</span></a></li> <li><a href=https://www.xing.com/profile/Guenther_Jena2 data-toggle=tooltip data-placement=bottom title=Xing.com/Günther-Jena><span class="xing icon hidden-xs"></span><span class="hidden-sm hidden-md hidden-lg">Xing</span></a></li> <li><a href=https://stackoverflow.com/users/166605/g%C3%BCnther-jena data-toggle=tooltip data-placement=bottom title=Stackoverflow.com/Semiversus><span class="stackoverflow icon hidden-xs"></span><span class="hidden-sm hidden-md hidden-lg">Stack Overflow</span></a></li> <li><a href=https://github.com/semiversus data-toggle=tooltip data-placement=bottom title=Github.com/Semiversus><span class="github icon hidden-xs"></span><span class="hidden-sm hidden-md hidden-lg">Github</span></a></li> <li><a href=https://www.semiversus.com/semiversus.atom.xml class=rss data-toggle=tooltip data-placement=bottom title="RSS Feed"><span class="rss icon hidden-xs"></span><span class="hidden-sm hidden-md hidden-lg">RSS Feed</span></a></li> </ul> </div> </div> </nav> <div class=container> <div class=visible-print-block>Semiversus | Logisim Prozessor</div> <ol class="breadcrumb hidden-print"><li><a href=https://www.semiversus.com/dic/uebersicht.html>Unterrichtsmaterial</a></li><li><a href=https://www.semiversus.com/dic/rechnerarchitektur/uebersicht.html>Rechnerarchitektur</a></li><li><strong>Logisim Prozessor</strong></li></ol> <div class=row> <div class=col-md-8 role=main> <header><h1>Logisim Prozessor<div class="pull-right hidden-print"><a href=https://www.semiversus.com/dic/rechnerarchitektur/logisim_prozessor.md class="btn btn-default btn-xs" data-toggle=tooltip data-placement=bottom title="Quelltext zu dieser Seite">Quelltext</a></div></h1></header> <h2 id=allgemeines>Allgemeines</h2> <p>Zur &Uuml;bung wird ein Prozessor mit Hilfe von Logisim entwickelt. Vorgaben: - 8 Bit Register und Datenbus - Befehlsformat: 8 Bit (mit optionaler 8 Bit Konstante hinter dem Befehl) - Befehls- und Datenspeicher: jeweils 256 Bytes - Register: Akkumulator A, Indexregister IX</p> <p>Das <a class=download href=https://www.semiversus.com/dic/rechnerarchitektur/prozessor.circ>vollst&auml;ndige Prozessormodell f&uuml;r Logisim</a> steht f&uuml;r &Uuml;bungszwecke zur Verf&uuml;gung.</p> <h2 id=aufbau>Aufbau</h2> <h3 id=datenpfad>Datenpfad</h3> <p><img alt=Datenpfad src=datenpfad.png></p> <p>Der Datenpfad stellt mittels Multiplexer und Enable Signale die Verbindung der einzelnen Register und Funktionseinheiten her. Im Datenpfad sieht man die Register (A, IX), die Arithmetisch-Logische Recheneinheit (kurz ALU) und den Datenspeicher.</p> <h4 id=alu>ALU</h4> <p>Die Arithmetisch-Logische Einheit besitzt zwei Eing&auml;nge f&uuml;r Operanden (A, B), einen Eingang zur Auswahl der durchzuf&uuml;hrenden Rechenaoperation (OpALU), eine Ergebnisausgang und zwei Statusflags (Carry, Zero).</p> <p>&Uuml;bersicht &uuml;ber die Operationen:</p> <table> <thead> <tr> <th><strong>OpALU</strong></th> <th><strong>Operation</strong></th> <th><strong>Beschreibung</strong></th> </tr> </thead> <tbody> <tr> <td>000</td> <td>Result=A</td> <td>Legt Operand A auf den Ausgang</td> </tr> <tr> <td>001</td> <td>Result=B</td> <td>Legt Operand B auf den Ausgang</td> </tr> <tr> <td>010</td> <td>Result=A+B</td> <td>Addiert A und B</td> </tr> <tr> <td>011</td> <td>Result=A-B</td> <td>Subtrahiert B von A</td> </tr> <tr> <td>100</td> <td>Result=A AND B</td> <td>Bitweise UND Verkn&uuml;pfung</td> </tr> <tr> <td>101</td> <td>Result=A OR B</td> <td>Bitweise OR Verkn&uuml;pfung</td> </tr> <tr> <td>110</td> <td>Result=A EOR B</td> <td>Bitweise Exclusive-OR Verkn&uuml;pfung</td> </tr> <tr> <td>111</td> <td>Result=A&gt;&gt;1</td> <td>Logisches Rechtsschieben von Operand A</td> </tr> </tbody> </table> <p>Das Linksschieben ist nicht als eigene Operation angef&uuml;hrt. Dazu kann aber die Addition genutzt werden. Eine Addition von x mit x entspricht x*2 oder einer Linksschiebe-Operation. Das Invertieren aller Bits kann auch mittels Exclusive-OR realisiert werden, indem die Exclusive-ODER Operation mit dem Register A und der Konstante 0xFF durchgef&uuml;hrt wird.</p> <p><img alt="Realisierung ALU" src=alu.png></p> <h4 id=muxalu>MuxALU</h4> <p>Der Operand B der ALU kann entweder aus dem Datenspeicher stammen oder als Konstante aus dem Befehlsspeicher (<em>Immed</em>) kommen.</p> <h4 id=muxma>MuxMA</h4> <p>Die Adresse des Datenspeichers kann entweder aus dem Indexregister <em>IX</em> oder als Konstante aus dem Befehlsspeicher kommen.</p> <h4 id=ena-en-stm>EnA, En, StM</h4> <p>Die Signale <em>EnA</em> (<em>Enable A</em>), <em>EnIX</em> (<em>Enable IX</em>) und <em>StM</em> (<em>Store Memory</em>) dienen zur Speicherung der Daten. Eine <em>1</em> bewirkt die &Uuml;bernahme der Daten vom Eingang des Registers in den Speicher des Registers (bei der n&auml;chsten steigenden Taktflanke).</p> <h3 id=beispiele_1>Beispiele</h3> <p>Betrachtet man nun nur den Datenpfad k&ouml;nnen verschiedene Operationen realisiert werden.</p> <table> <thead> <tr> <th>Befehl</th> <th>EnA</th> <th>EnIX</th> <th>StM</th> <th>MuxALU</th> <th>MuxMA</th> <th>OpALU</th> <th>Beschreibung</th> </tr> </thead> <tbody> <tr> <td>ld A, <em>Imm.</em></td> <td>1</td> <td>0</td> <td>0</td> <td>1</td> <td>X</td> <td>001</td> <td>L&auml;dt Register A mit Konstante <em>Imm.</em></td> </tr> <tr> <td>ld A, (IX)</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>001</td> <td>L&auml;dt Register A mit Wert an Adresse IX</td> </tr> <tr> <td>ld A, (<em>Imm.</em>)</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>1</td> <td>001</td> <td>L&auml;dt Register A Wert an der Adresse <em>Imm.</em></td> </tr> <tr> <td>ld IX, A</td> <td>0</td> <td>1</td> <td>0</td> <td>X</td> <td>X</td> <td>000</td> <td>L&auml;dt Register IX mit dem Wert aus Register A</td> </tr> <tr> <td>ld IX, <em>Imm.</em></td> <td>0</td> <td>1</td> <td>0</td> <td>1</td> <td>X</td> <td>001</td> <td>L&auml;dt Register IX mit der Konstante <em>Imm.</em></td> </tr> <tr> <td>st (IX), A</td> <td>0</td> <td>0</td> <td>1</td> <td>X</td> <td>0</td> <td>000</td> <td>Speichert Register A an die Adresse IX</td> </tr> <tr> <td>st (<em>Imm.</em>), A</td> <td>0</td> <td>0</td> <td>1</td> <td>X</td> <td>1</td> <td>000</td> <td>Speichert Register A an die Adresse <em>Imm.</em></td> </tr> <tr> <td>add A, <em>Imm.</em></td> <td>1</td> <td>0</td> <td>0</td> <td>1</td> <td>X</td> <td>010</td> <td>Addiert zu Register A eine Konstante</td> </tr> <tr> <td>add A, (IX)</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>010</td> <td>Addiert zu Register A der Wert an Adresse IX</td> </tr> <tr> <td>add A, (<em>Imm.</em>)</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>1</td> <td>010</td> <td>Addiert zu Register A der Wert an Adresse <em>Imm.</em></td> </tr> <tr> <td>nop</td> <td>0</td> <td>0</td> <td>0</td> <td>X</td> <td>X</td> <td>X</td> <td>F&uuml;hrt keine Operation aus (No Operation)</td> </tr> </tbody> </table> <h3 id=steuerwerk>Steuerwerk</h3> <p><img alt=Steuerwerk src=steuerwerk.png></p> <p>Das Steuerwerk dient zur Steuerung des Datenpfades.</p> <h4 id=pc>PC</h4> <p>Die Befehle werden mittels <em>PC</em> (<em>Program Counter</em>) adressiert. Das Register <em>PC</em> wird um eins erh&ouml;ht, um den n&auml;chsten Befehl adressieren zu k&ouml;nnen. Bei einem Sprung wird das Register <em>PC</em> mit einer Konstante aus dem Befehlsspeicher geladen.</p> <h4 id=befehlsspeicher>Befehlsspeicher</h4> <p>Der Befehls- und Datenspeicher sind getrennt voneinander. Man spricht auch von getrennten Adressr&auml;umen. Dies entspricht dem Harvard-Modell.</p> <h4 id=ir>IR</h4> <p>Das Register <em>IR</em> (<em>Instruction Register</em>) speichert den aktuellen Befehl. Dies ist notwendig, da die Befehlsausf&uuml;hrung in zwei Takten erfolgt.</p> <p>Die Befehlsausf&uuml;hrung geschieht in zwei Schritten:</p> <ol> <li><strong>Fetch</strong>: Der Befehl wird mittels <em>PC</em> adressiert, aus dem Befehlsspeicher geholt und im Register <em>IR</em> gespeichert.</li> <li><strong>Decode and Execute</strong>: Der Befehl wird dekodiert und ausgef&uuml;hrt. Dabei wird der Datenpfad entsprechend der Signale aus dem Instruktionsdekoder gesteuert.</li> </ol> <h3 id=instruktionsdekoder_1>Instruktionsdekoder</h3> <p><img alt=Instruktionsdekoder src=instruktionsdekoder.png></p> <p>Der Instruktionsdekoder ist Teil des Steuerwerks. Ein Befehl wird dekodiert und die entsprechenden Signale f&uuml;r Multiplexer, Register usw. gesetzt.</p> <p><img alt="Intruktionsdekoder intern" src=instruktionsdekoder_intern.png></p> <p>Beim internen Aufbau unseres Instruktionsdekoders sieht man, dass das Befehlsbyte in verschiedene Bereiche eingeteilt ist.</p> <ul> <li><strong>IType</strong> (2 Bit): 00 - Datenoperation, 01 - Spungbefehl</li> <li><strong>ITarget</strong> (2 Bit)): 00 - Speichert in Register A, 01 - Register IX, 10 - Datenspeicher, 11 - keine Speicherung</li> <li><strong>IImmed</strong> (1 Bit): Der Befehl verwendet eine Konstante aus dem Befehlsspeicher</li> <li><strong>IParam</strong> (3 Bit): Bei Datenoperationen: Wert f&uuml;r OpALU, bei Sprungbefehlen: Art des Bedingten Sprungs</li> </ul> <p>Das im Befehlsspeicher enthaltene Programm dekodiert sich damit folgenderweise:</p> <table> <thead> <tr> <th>Adresse</th> <th>Wert</th> <th>Assembler</th> <th>Bedeutung</th> </tr> </thead> <tbody> <tr> <td>0x00</td> <td>0x19</td> <td>ld IX, 0x05</td> <td>L&auml;dt IX mit der Konstante 0x05</td> </tr> <tr> <td>0x01</td> <td>0x05</td> <td><code> </code></td> <td>Konstante geh&ouml;rt zum vorherigen Befehl</td> </tr> <tr> <td>0x02</td> <td>0x01</td> <td>ld A, (IX)</td> <td>L&auml;dt den Wert von der Adresse IX</td> </tr> <tr> <td>0x03</td> <td>0x0a</td> <td>add A, 0x03</td> <td>Addiert zum Register A die Konstante 0x03</td> </tr> <tr> <td>0x04</td> <td>0x03</td> <td><code> </code></td> <td>Konstante geh&ouml;rt zum vorherigen Befehl</td> </tr> <tr> <td>0x05</td> <td>0x20</td> <td>st (IX), A</td> <td>Speicher Register A an der Adress IX</td> </tr> <tr> <td>0x06</td> <td>0x48</td> <td>jmp 0x03</td> <td>Springe zur Adresse 0x03</td> </tr> <tr> <td>0x07</td> <td>0x03</td> <td><code> </code></td> <td>Konstante geh&ouml;rt zum vorherigen Befehl</td> </tr> </tbody> </table> <h2 id=einschrankungen_1>Einschr&auml;nkungen</h2> <p>Unser Prozessorbeispiel beinhaltet weit nicht alle Funktionen eines m&auml;chtigeren Prozessors. So fehlt etwa ein Stackpointer oder die M&ouml;glichkeit, das <em>PC</em> Register zu sichern. Dies w&auml;re notwendig, um aus Subroutinen zur&uuml;ckzukehren.</p> </div> <div class=col-md-4 role=complementary> <nav class="well well-sm" data-spy=affix data-offset-top=0 id=sidebar> <ul class=nav><li><a href=#allgemeines>Allgemeines</a></li><li><a href=#aufbau>Aufbau</a><ul class=nav><li><a href=#datenpfad>Datenpfad</a><ul class=nav><li><a href=#alu>ALU</a></li><li><a href=#muxalu>MuxALU</a></li><li><a href=#muxma>MuxMA</a></li><li><a href=#ena-en-stm>EnA, En, StM</a></li></ul></li><li><a href=#beispiele_1>Beispiele</a></li><li><a href=#steuerwerk>Steuerwerk</a><ul class=nav><li><a href=#pc>PC</a></li><li><a href=#befehlsspeicher>Befehlsspeicher</a></li><li><a href=#ir>IR</a></li></ul></li><li><a href=#instruktionsdekoder_1>Instruktionsdekoder</a></li></ul></li><li><a href=#einschrankungen_1>Einschr&auml;nkungen</a></li></ul> </nav> </div> </div> </div> </div> <footer class="footer hidden-print"><div class=container><p class="text-muted credit">Günther Jena 2011 - 2020 | Letztes Update am 20.9.2020 (Rev. <a href=https://github.com/semiversus/semiversus.github.io-source/commit/ffdbb85>ffdbb85</a>) <a href=https://plus.google.com/111972313670421914746/about rel=author class=hidden>Google+</a><a href=https://creativecommons.org/licenses/by-sa/3.0/de/ class=pull-right><img src=https://www.semiversus.com/theme/img/cc_by_sa.svg alt="Licence CC-BY-SA"></a></p></div></footer> <script type=text/javascript>
        var s = document.createElement('script');
        s.type = 'text/javascript';
        s.src = 'https:' == document.location.protocol ? 'https://cdn.mathjax.org/mathjax/latest/MathJax.js?config=TeX-AMS-MML_HTMLorMML' : 'http://cdn.mathjax.org/mathjax/latest/MathJax.js?config=TeX-AMS-MML_HTMLorMML'; 
        s[(window.opera ? "innerHTML" : "text")] =
            "MathJax.Hub.Config({" + 
            "    config: ['MMLorHTML.js']," + 
            "    jax: ['input/TeX','input/MathML','output/HTML-CSS','output/NativeMML']," +
            "    TeX: { extensions: ['AMSmath.js','AMSsymbols.js','noErrors.js','noUndefined.js'], equationNumbers: { autoNumber: 'AMS' } }," + 
            "    extensions: ['tex2jax.js','mml2jax.js','MathMenu.js','MathZoom.js']," +
            "    tex2jax: { " +
            "        inlineMath: [ ['%%','%%'] ], " +
            "        processEscapes: false }, " +
            "    'HTML-CSS': { " +
            "        styles: { '.MathJax .mo, .MathJax .mi': {color: 'black ! important'}} " +
            "    } " +
            "}); ";
        (document.body || document.getElementsByTagName('head')[0]).appendChild(s);
    </script> </body> </html>