TimeQuest Timing Analyzer report for ProcesadorBase
Thu Apr 13 19:23:55 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter_clock[2]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'counter_clock[2]'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'counter_clock[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'counter_clock[2]'
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Hold: 'CLOCK_50'
 33. Fast Model Hold: 'counter_clock[2]'
 34. Fast Model Minimum Pulse Width: 'CLOCK_50'
 35. Fast Model Minimum Pulse Width: 'counter_clock[2]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ProcesadorBase                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; CLOCK_50         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }         ;
; counter_clock[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_clock[2] } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                         ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 14.43 MHz  ; 14.43 MHz       ; counter_clock[2] ;                                                               ;
; 677.51 MHz ; 380.08 MHz      ; CLOCK_50         ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow Model Setup Summary                   ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; counter_clock[2] ; -68.297 ; -9875.599     ;
; CLOCK_50         ; -1.848  ; -4.830        ;
+------------------+---------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -2.690 ; -2.690        ;
; counter_clock[2] ; 0.445  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.631 ; -8.963        ;
; counter_clock[2] ; -0.611 ; -196.742      ;
+------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter_clock[2]'                                                                                                                                                                        ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -68.297 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 69.332     ;
; -68.272 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 69.308     ;
; -68.271 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 69.307     ;
; -68.248 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 69.283     ;
; -68.223 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 69.259     ;
; -68.222 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 69.258     ;
; -68.213 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 69.251     ;
; -68.213 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 69.251     ;
; -68.164 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 69.202     ;
; -68.164 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 69.202     ;
; -68.095 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 69.129     ;
; -68.094 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 69.128     ;
; -68.062 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 69.097     ;
; -68.048 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 69.079     ;
; -68.046 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 69.077     ;
; -68.046 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 69.080     ;
; -68.045 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 69.079     ;
; -68.037 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 69.073     ;
; -68.036 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 69.072     ;
; -68.026 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 69.062     ;
; -68.001 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 69.038     ;
; -68.000 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 69.037     ;
; -67.999 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 69.030     ;
; -67.997 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 69.028     ;
; -67.978 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 69.016     ;
; -67.978 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 69.016     ;
; -67.942 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.981     ;
; -67.942 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.981     ;
; -67.920 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~59  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.959     ;
; -67.891 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~94  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.926     ;
; -67.889 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.924     ;
; -67.889 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.924     ;
; -67.887 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.921     ;
; -67.887 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.922     ;
; -67.886 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.921     ;
; -67.885 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.919     ;
; -67.871 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~59  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.910     ;
; -67.864 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 68.900     ;
; -67.863 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 68.899     ;
; -67.860 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.894     ;
; -67.859 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.893     ;
; -67.842 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~94  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.877     ;
; -67.840 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.875     ;
; -67.838 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.872     ;
; -67.838 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.873     ;
; -67.837 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.872     ;
; -67.836 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.870     ;
; -67.824 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.859     ;
; -67.823 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 68.861     ;
; -67.823 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 68.861     ;
; -67.823 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.858     ;
; -67.813 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 68.844     ;
; -67.811 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 68.842     ;
; -67.805 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 68.843     ;
; -67.805 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 68.843     ;
; -67.800 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.839     ;
; -67.797 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.836     ;
; -67.777 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.006     ; 68.809     ;
; -67.775 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.006     ; 68.807     ;
; -67.774 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 68.812     ;
; -67.774 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 68.812     ;
; -67.751 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.790     ;
; -67.748 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.787     ;
; -67.724 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~31  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 68.755     ;
; -67.724 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~95  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 68.755     ;
; -67.709 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.744     ;
; -67.697 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 68.730     ;
; -67.695 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 68.728     ;
; -67.687 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.721     ;
; -67.686 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~49  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 68.724     ;
; -67.686 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.720     ;
; -67.685 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~59  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.724     ;
; -67.684 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 68.720     ;
; -67.683 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 68.719     ;
; -67.675 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~31  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 68.706     ;
; -67.675 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~95  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 68.706     ;
; -67.664 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 68.700     ;
; -67.656 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~94  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.691     ;
; -67.655 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.689     ;
; -67.654 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.689     ;
; -67.653 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~50  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 68.684     ;
; -67.652 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.686     ;
; -67.652 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.687     ;
; -67.651 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.686     ;
; -67.650 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 68.684     ;
; -67.649 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~59  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 68.689     ;
; -67.648 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 68.681     ;
; -67.646 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 68.679     ;
; -67.640 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 68.671     ;
; -67.638 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 68.669     ;
; -67.637 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~49  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 68.675     ;
; -67.625 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 68.663     ;
; -67.625 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 68.663     ;
; -67.623 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.658     ;
; -67.620 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~94  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 68.656     ;
; -67.618 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 68.654     ;
; -67.616 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 68.651     ;
; -67.616 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 68.652     ;
; -67.615 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 68.651     ;
; -67.615 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 68.651     ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -1.848 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 3.301      ;
; -1.739 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 3.192      ;
; -1.554 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 3.007      ;
; -1.396 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 2.849      ;
; -1.386 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 2.839      ;
; -1.386 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 2.839      ;
; -1.277 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 2.730      ;
; -1.277 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 2.730      ;
; -1.203 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.419      ; 2.660      ;
; -1.092 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 2.545      ;
; -1.092 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 2.545      ;
; -0.934 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 2.387      ;
; -0.934 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 2.387      ;
; -0.744 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.419      ; 2.201      ;
; -0.741 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.419      ; 2.198      ;
; -0.476 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.514      ;
; -0.210 ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.248      ;
; -0.202 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.240      ;
; -0.014 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; 0.129  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.909      ;
; 0.132  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.906      ;
; 0.307  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 2.942  ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.500        ; 2.858      ; 0.731      ;
; 3.442  ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 2.858      ; 0.731      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.690 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 2.858      ; 0.731      ;
; -2.190 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; -0.500       ; 2.858      ; 0.731      ;
; 0.445  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.623  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.766  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.052      ;
; 0.954  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.240      ;
; 0.962  ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.248      ;
; 1.228  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.514      ;
; 1.493  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 2.198      ;
; 1.496  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 2.201      ;
; 1.686  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 2.387      ;
; 1.686  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 2.387      ;
; 1.844  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 2.545      ;
; 1.844  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 2.545      ;
; 1.955  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 2.660      ;
; 2.029  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 2.730      ;
; 2.029  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 2.730      ;
; 2.138  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 2.839      ;
; 2.138  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 2.839      ;
; 2.148  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 2.849      ;
; 2.306  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 3.007      ;
; 2.491  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 3.192      ;
; 2.600  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 3.301      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter_clock[2]'                                                                                                                                                                            ;
+-------+------------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.445 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.731      ;
; 1.932 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.218      ;
; 1.932 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.218      ;
; 2.187 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 2.475      ;
; 2.227 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.513      ;
; 2.230 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.516      ;
; 2.232 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.518      ;
; 2.234 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.520      ;
; 2.237 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.523      ;
; 2.238 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.524      ;
; 2.238 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.524      ;
; 2.516 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.003      ; 2.805      ;
; 2.516 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.003      ; 2.805      ;
; 2.516 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.003      ; 2.805      ;
; 2.516 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.003      ; 2.805      ;
; 2.516 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.003      ; 2.805      ;
; 2.516 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.003      ; 2.805      ;
; 2.516 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.003      ; 2.805      ;
; 2.543 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 2.831      ;
; 2.543 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 2.831      ;
; 2.543 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 2.831      ;
; 2.556 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 2.839      ;
; 2.556 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 2.839      ;
; 2.556 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 2.839      ;
; 2.746 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.032      ;
; 2.774 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.057      ;
; 2.792 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 3.076      ;
; 2.792 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.077      ;
; 2.796 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.081      ;
; 2.822 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.006     ; 3.102      ;
; 2.822 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.006     ; 3.102      ;
; 2.844 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 3.128      ;
; 2.848 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.134      ;
; 2.992 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.004      ; 3.282      ;
; 2.992 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[6]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.278      ;
; 2.994 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]       ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.004      ; 3.284      ;
; 2.994 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.004      ; 3.284      ;
; 3.040 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.326      ;
; 3.074 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[4]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.360      ;
; 3.077 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.362      ;
; 3.077 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.362      ;
; 3.077 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~24  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.362      ;
; 3.077 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~22  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.362      ;
; 3.077 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.362      ;
; 3.119 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.402      ;
; 3.147 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.432      ;
; 3.194 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.006     ; 3.474      ;
; 3.205 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.006     ; 3.485      ;
; 3.221 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.507      ;
; 3.267 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~68  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 3.555      ;
; 3.273 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.559      ;
; 3.299 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.584      ;
; 3.312 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.598      ;
; 3.323 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.006     ; 3.603      ;
; 3.364 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~78  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.649      ;
; 3.370 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~87  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.653      ;
; 3.372 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 3.660      ;
; 3.373 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.003      ; 3.662      ;
; 3.405 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[3]       ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.691      ;
; 3.414 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~85  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 3.701      ;
; 3.414 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~74  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 3.702      ;
; 3.414 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 3.701      ;
; 3.414 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~77  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 3.702      ;
; 3.414 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~89  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 3.701      ;
; 3.414 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~75  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 3.702      ;
; 3.418 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.703      ;
; 3.419 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~72  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 3.703      ;
; 3.424 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.707      ;
; 3.433 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[6]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.719      ;
; 3.435 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.720      ;
; 3.435 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.720      ;
; 3.435 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.720      ;
; 3.435 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.720      ;
; 3.435 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 3.720      ;
; 3.439 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 3.723      ;
; 3.447 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 3.731      ;
; 3.457 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.740      ;
; 3.464 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[6]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.478 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.005     ; 3.759      ;
; 3.482 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.765      ;
; 3.482 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.765      ;
; 3.482 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.765      ;
; 3.482 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.765      ;
; 3.482 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.765      ;
; 3.522 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.808      ;
; 3.528 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 3.816      ;
; 3.544 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[5]       ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.004      ; 3.834      ;
; 3.557 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~75  ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 3.841      ;
; 3.566 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~61  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 3.850      ;
; 3.581 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[4]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.867      ;
; 3.603 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.003      ; 3.892      ;
; 3.616 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 3.899      ;
; 3.646 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.932      ;
; 3.662 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[4]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.948      ;
; 3.667 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~69  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.006     ; 3.947      ;
; 3.684 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 3.972      ;
; 3.693 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[4]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.979      ;
; 3.693 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 3.977      ;
; 3.696 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 3.982      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter_clock[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 10.356 ; 10.356 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 7.956  ; 7.956  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 7.338  ; 7.338  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 8.059  ; 8.059  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 7.321  ; 7.321  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 6.978  ; 6.978  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 8.224  ; 8.224  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 7.349  ; 7.349  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 8.666  ; 8.666  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 10.356 ; 10.356 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 7.982  ; 7.982  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 7.933  ; 7.933  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 8.574  ; 8.574  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 7.782  ; 7.782  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 8.196  ; 8.196  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 7.207  ; 7.207  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 9.794  ; 9.794  ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 4.412  ; 4.412  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 4.412  ; 4.412  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -4.324 ; -4.324 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -5.979 ; -5.979 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -5.473 ; -5.473 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -5.616 ; -5.616 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -5.721 ; -5.721 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -5.199 ; -5.199 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -6.100 ; -6.100 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -5.314 ; -5.314 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -4.324 ; -4.324 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -5.614 ; -5.614 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -5.003 ; -5.003 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -4.881 ; -4.881 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -4.636 ; -4.636 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -5.597 ; -5.597 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -5.859 ; -5.859 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -5.486 ; -5.486 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -5.153 ; -5.153 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; -0.554 ; -0.554 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; -0.554 ; -0.554 ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 7.311  ; 7.311  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 77.036 ; 77.036 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 76.643 ; 76.643 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 76.672 ; 76.672 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 76.900 ; 76.900 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 77.015 ; 77.015 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 77.036 ; 77.036 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 77.032 ; 77.032 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 77.033 ; 77.033 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 77.821 ; 77.821 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 77.780 ; 77.780 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 77.439 ; 77.439 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 77.434 ; 77.434 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 77.450 ; 77.450 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 77.459 ; 77.459 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 77.821 ; 77.821 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 77.703 ; 77.703 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 77.551 ; 77.551 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 77.138 ; 77.138 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 76.846 ; 76.846 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 77.466 ; 77.466 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 77.377 ; 77.377 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 77.121 ; 77.121 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 76.867 ; 76.867 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 77.551 ; 77.551 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 78.246 ; 78.246 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 77.728 ; 77.728 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 78.236 ; 78.236 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 78.246 ; 78.246 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 77.678 ; 77.678 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 77.347 ; 77.347 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 77.740 ; 77.740 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 78.075 ; 78.075 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 76.402 ; 76.402 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 76.174 ; 76.174 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 75.551 ; 75.551 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 75.604 ; 75.604 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 76.402 ; 76.402 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 75.254 ; 75.254 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 75.710 ; 75.710 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 74.665 ; 74.665 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 75.664 ; 75.664 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 74.543 ; 74.543 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 74.938 ; 74.938 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 75.016 ; 75.016 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 75.401 ; 75.401 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 75.667 ; 75.667 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 75.935 ; 75.935 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 76.057 ; 76.057 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 17.917 ; 17.917 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 14.474 ; 14.474 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 13.838 ; 13.838 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 12.710 ; 12.710 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 13.579 ; 13.579 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 13.351 ; 13.351 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 12.672 ; 12.672 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 12.766 ; 12.766 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 13.184 ; 13.184 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 16.286 ; 16.286 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 14.880 ; 14.880 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 15.166 ; 15.166 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 15.005 ; 15.005 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 14.490 ; 14.490 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 15.249 ; 15.249 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 16.121 ; 16.121 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 17.917 ; 17.917 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 74.175 ; 74.175 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 74.215 ; 74.215 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 7.311  ; 7.311  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 10.191 ; 10.191 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 10.191 ; 10.191 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 10.221 ; 10.221 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 10.453 ; 10.453 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 10.563 ; 10.563 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 10.582 ; 10.582 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 10.581 ; 10.581 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 10.581 ; 10.581 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 9.679  ; 9.679  ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 10.076 ; 10.076 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 9.713  ; 9.713  ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 9.679  ; 9.679  ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 9.714  ; 9.714  ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 9.730  ; 9.730  ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 10.093 ; 10.093 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 9.956  ; 9.956  ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 9.619  ; 9.619  ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 9.910  ; 9.910  ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 9.619  ; 9.619  ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 10.269 ; 10.269 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 10.150 ; 10.150 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 9.898  ; 9.898  ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 9.675  ; 9.675  ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 10.323 ; 10.323 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 9.788  ; 9.788  ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 10.169 ; 10.169 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 10.677 ; 10.677 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 10.656 ; 10.656 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 10.112 ; 10.112 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 9.788  ; 9.788  ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 10.181 ; 10.181 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 10.516 ; 10.516 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 8.168  ; 8.168  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 9.903  ; 9.903  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 12.128 ; 12.128 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 10.605 ; 10.605 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 9.817  ; 9.817  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 8.944  ; 8.944  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 8.168  ; 8.168  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 9.066  ; 9.066  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 9.856  ; 9.856  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 9.200  ; 9.200  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 8.178  ; 8.178  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 8.632  ; 8.632  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 8.823  ; 8.823  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 9.208  ; 9.208  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 9.431  ; 9.431  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 8.692  ; 8.692  ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 8.983  ; 8.983  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 10.681 ; 10.681 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 9.868  ; 9.868  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 9.257  ; 9.257  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 9.135  ; 9.135  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 9.404  ; 9.404  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 9.735  ; 9.735  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 9.365  ; 9.365  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 8.983  ; 8.983  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 10.026 ; 10.026 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 10.016 ; 10.016 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 10.045 ; 10.045 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 10.152 ; 10.152 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 9.777  ; 9.777  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 10.039 ; 10.039 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 10.547 ; 10.547 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 10.233 ; 10.233 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 9.429  ; 9.429  ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 9.500  ; 9.500  ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------+
; Output Enable Times                                                             ;
+--------------+------------------+--------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 73.640 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 74.216 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 74.226 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 74.211 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 74.221 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 73.670 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 73.670 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 73.640 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 73.650 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 75.138 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 75.138 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 74.861 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 75.455 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 75.480 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 74.871 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 74.871 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 75.132 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+------+------------+------------------+


+---------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                     ;
+--------------+------------------+--------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 8.925  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 9.501  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 9.511  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 9.496  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 9.506  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 8.955  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 8.955  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 8.925  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 8.935  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 10.814 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 10.814 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 10.537 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 11.131 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 11.156 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 10.547 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 10.547 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 10.808 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Output Disable Times                                                                    ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 73.640    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 74.216    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 74.226    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 74.211    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 74.221    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 73.670    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 73.670    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 73.640    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 73.650    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 75.138    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 75.138    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 74.861    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 75.455    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 75.480    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 74.871    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 74.871    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 75.132    ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                            ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 8.925     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 9.501     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 9.511     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 9.496     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 9.506     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 8.955     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 8.955     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 8.925     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 8.935     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 10.814    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 10.814    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 10.537    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 11.131    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 11.156    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 10.547    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 10.547    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 10.808    ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+--------------------------------------------+
; Fast Model Setup Summary                   ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; counter_clock[2] ; -24.854 ; -3571.987     ;
; CLOCK_50         ; -0.032  ; -0.032        ;
+------------------+---------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.720 ; -1.720        ;
; counter_clock[2] ; 0.215  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.380 ; -7.380        ;
; counter_clock[2] ; -0.500 ; -161.000      ;
+------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter_clock[2]'                                                                                                                                                                        ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -24.854 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.886     ;
; -24.853 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.885     ;
; -24.848 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.879     ;
; -24.839 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.871     ;
; -24.838 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.870     ;
; -24.833 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.864     ;
; -24.805 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.837     ;
; -24.805 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.837     ;
; -24.790 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.822     ;
; -24.790 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.822     ;
; -24.777 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.809     ;
; -24.776 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.808     ;
; -24.771 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.802     ;
; -24.752 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.785     ;
; -24.751 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.784     ;
; -24.746 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.778     ;
; -24.728 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.760     ;
; -24.728 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.760     ;
; -24.713 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.745     ;
; -24.713 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.745     ;
; -24.710 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.742     ;
; -24.709 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.741     ;
; -24.704 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.735     ;
; -24.703 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.736     ;
; -24.703 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.736     ;
; -24.698 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.730     ;
; -24.698 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.730     ;
; -24.697 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 25.722     ;
; -24.696 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 25.721     ;
; -24.688 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.717     ;
; -24.687 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.717     ;
; -24.687 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.716     ;
; -24.686 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.716     ;
; -24.682 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 25.707     ;
; -24.681 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 25.706     ;
; -24.674 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.704     ;
; -24.673 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.702     ;
; -24.672 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.702     ;
; -24.672 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.702     ;
; -24.672 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.701     ;
; -24.671 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.701     ;
; -24.667 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 25.695     ;
; -24.665 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 25.693     ;
; -24.661 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.693     ;
; -24.661 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.693     ;
; -24.659 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.689     ;
; -24.657 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.687     ;
; -24.652 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 25.680     ;
; -24.650 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 25.678     ;
; -24.642 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~59  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.675     ;
; -24.639 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.668     ;
; -24.636 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.668     ;
; -24.636 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.668     ;
; -24.636 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.668     ;
; -24.635 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.667     ;
; -24.630 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.661     ;
; -24.627 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~59  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.660     ;
; -24.625 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.658     ;
; -24.624 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.653     ;
; -24.620 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 25.645     ;
; -24.619 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.652     ;
; -24.619 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 25.644     ;
; -24.611 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.644     ;
; -24.611 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.644     ;
; -24.611 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.640     ;
; -24.610 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.640     ;
; -24.610 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.639     ;
; -24.610 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.643     ;
; -24.609 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.639     ;
; -24.604 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.637     ;
; -24.600 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~94  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.630     ;
; -24.598 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.628     ;
; -24.597 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.627     ;
; -24.595 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.006     ; 25.621     ;
; -24.595 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.625     ;
; -24.594 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.006     ; 25.620     ;
; -24.590 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 25.618     ;
; -24.588 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 25.616     ;
; -24.587 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.619     ;
; -24.587 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.619     ;
; -24.586 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.616     ;
; -24.585 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.616     ;
; -24.585 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.615     ;
; -24.585 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~94  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.615     ;
; -24.584 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.615     ;
; -24.583 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.613     ;
; -24.575 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.607     ;
; -24.574 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.606     ;
; -24.572 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.603     ;
; -24.570 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.601     ;
; -24.569 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.600     ;
; -24.569 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.601     ;
; -24.569 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.601     ;
; -24.565 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.594     ;
; -24.565 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~59  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.598     ;
; -24.563 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.592     ;
; -24.562 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 25.591     ;
; -24.553 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.585     ;
; -24.553 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 25.578     ;
; -24.552 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.585     ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -0.032 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.346      ;
; 0.031  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.283      ;
; 0.093  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.221      ;
; 0.148  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.166      ;
; 0.149  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.165      ;
; 0.170  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.144      ;
; 0.212  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.102      ;
; 0.224  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.284      ; 1.092      ;
; 0.233  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.081      ;
; 0.274  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.040      ;
; 0.295  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.019      ;
; 0.329  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 0.985      ;
; 0.350  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 0.964      ;
; 0.403  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.284      ; 0.913      ;
; 0.405  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.284      ; 0.911      ;
; 0.411  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.621      ;
; 0.487  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.545      ;
; 0.524  ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.508      ;
; 0.592  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.440      ;
; 0.637  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.395      ;
; 0.640  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.392      ;
; 0.665  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 2.100  ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.500        ; 1.794      ; 0.367      ;
; 2.600  ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 1.794      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -1.720 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 1.794      ; 0.367      ;
; -1.220 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; -0.500       ; 1.794      ; 0.367      ;
; 0.215  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.243  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.288  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.440      ;
; 0.356  ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.393  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.469  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.621      ;
; 0.475  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 0.911      ;
; 0.477  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 0.913      ;
; 0.530  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 0.964      ;
; 0.551  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 0.985      ;
; 0.585  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.019      ;
; 0.606  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.040      ;
; 0.647  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.081      ;
; 0.656  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 1.092      ;
; 0.668  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.102      ;
; 0.710  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.144      ;
; 0.731  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.165      ;
; 0.732  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.166      ;
; 0.787  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.221      ;
; 0.849  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.283      ;
; 0.912  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.346      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter_clock[2]'                                                                                                                                                                            ;
+-------+------------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.810 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.962      ;
; 0.810 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.962      ;
; 0.823 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.975      ;
; 0.835 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.987      ;
; 0.838 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.990      ;
; 0.841 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.993      ;
; 0.842 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.994      ;
; 0.845 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.997      ;
; 0.846 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.998      ;
; 0.846 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.998      ;
; 0.990 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.142      ;
; 1.025 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.178      ;
; 1.025 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.178      ;
; 1.025 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.178      ;
; 1.025 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.178      ;
; 1.025 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.178      ;
; 1.025 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.178      ;
; 1.025 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.178      ;
; 1.034 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.185      ;
; 1.047 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.198      ;
; 1.050 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.202      ;
; 1.050 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.202      ;
; 1.050 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.202      ;
; 1.051 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.202      ;
; 1.063 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.065 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.004     ; 1.213      ;
; 1.065 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.004     ; 1.213      ;
; 1.065 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.004     ; 1.213      ;
; 1.075 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.005     ; 1.222      ;
; 1.075 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.005     ; 1.222      ;
; 1.094 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[6]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.246      ;
; 1.129 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.281      ;
; 1.131 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.285      ;
; 1.132 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]       ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.286      ;
; 1.134 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.288      ;
; 1.151 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.302      ;
; 1.152 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[4]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.304      ;
; 1.157 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.309      ;
; 1.173 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.325      ;
; 1.175 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.326      ;
; 1.177 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.329      ;
; 1.199 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.005     ; 1.346      ;
; 1.207 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.359      ;
; 1.208 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.005     ; 1.355      ;
; 1.213 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.365      ;
; 1.231 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.382      ;
; 1.242 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.396      ;
; 1.242 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.005     ; 1.389      ;
; 1.254 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.004     ; 1.402      ;
; 1.265 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[6]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.417      ;
; 1.265 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.416      ;
; 1.266 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.419      ;
; 1.266 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~30  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.419      ;
; 1.266 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~24  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.419      ;
; 1.266 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~22  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.419      ;
; 1.266 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.419      ;
; 1.270 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~68  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.424      ;
; 1.270 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[6]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.422      ;
; 1.276 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.428      ;
; 1.287 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~75  ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 1.437      ;
; 1.293 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.444      ;
; 1.314 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.466      ;
; 1.317 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.471      ;
; 1.320 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[4]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.472      ;
; 1.327 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~61  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 1.476      ;
; 1.335 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[7]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.486      ;
; 1.345 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.497      ;
; 1.349 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.501      ;
; 1.358 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]          ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.511      ;
; 1.364 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.516      ;
; 1.369 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~87  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 1.519      ;
; 1.371 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.525      ;
; 1.372 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat     ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[3]       ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.003     ; 1.521      ;
; 1.375 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.529      ;
; 1.376 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~59  ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 1.526      ;
; 1.389 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.542      ;
; 1.390 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.543      ;
; 1.390 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.543      ;
; 1.391 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.004     ; 1.539      ;
; 1.391 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[4]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.543      ;
; 1.392 ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.002     ; 1.542      ;
; 1.396 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~78  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.549      ;
; 1.396 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[4]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.548      ;
; 1.396 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]         ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]         ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.548      ;
; 1.400 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[4]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.551      ;
; 1.405 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~85  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.558      ;
; 1.405 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~92  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.558      ;
; 1.405 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~89  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.558      ;
; 1.405 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]          ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.557      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.561      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.561      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.561      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.561      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.001      ; 1.561      ;
; 1.409 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[8]       ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[0]          ; counter_clock[2] ; counter_clock[2] ; 0.000        ; -0.001     ; 1.560      ;
; 1.410 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~74  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.564      ;
; 1.410 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~77  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.564      ;
; 1.410 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[11]      ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~75  ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.002      ; 1.564      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter_clock[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 4.387 ; 4.387 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 3.562 ; 3.562 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 3.273 ; 3.273 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 3.601 ; 3.601 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 3.321 ; 3.321 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 3.099 ; 3.099 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 3.641 ; 3.641 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 3.257 ; 3.257 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 3.752 ; 3.752 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 4.387 ; 4.387 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 3.533 ; 3.533 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 3.508 ; 3.508 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 3.795 ; 3.795 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 3.457 ; 3.457 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 3.630 ; 3.630 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 3.245 ; 3.245 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 4.255 ; 4.255 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 1.437 ; 1.437 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 1.437 ; 1.437 ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -2.058 ; -2.058 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -2.754 ; -2.754 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -2.548 ; -2.548 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -2.632 ; -2.632 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -2.667 ; -2.667 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -2.384 ; -2.384 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -2.811 ; -2.811 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -2.446 ; -2.446 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -2.058 ; -2.058 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -2.560 ; -2.560 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -2.331 ; -2.331 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -2.297 ; -2.297 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -2.211 ; -2.211 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -2.606 ; -2.606 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -2.712 ; -2.712 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -2.538 ; -2.538 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -2.411 ; -2.411 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 0.121  ; 0.121  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 0.121  ; 0.121  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 3.961  ; 3.961  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 29.850 ; 29.850 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 29.673 ; 29.673 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 29.701 ; 29.701 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 29.779 ; 29.779 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 29.830 ; 29.830 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 29.850 ; 29.850 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 29.847 ; 29.847 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 29.849 ; 29.849 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 30.190 ; 30.190 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 30.188 ; 30.188 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 30.023 ; 30.023 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 30.022 ; 30.022 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 30.030 ; 30.030 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 30.040 ; 30.040 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 30.190 ; 30.190 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 30.137 ; 30.137 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 29.925 ; 29.925 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 29.737 ; 29.737 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 29.668 ; 29.668 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 29.901 ; 29.901 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 29.869 ; 29.869 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 29.778 ; 29.778 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 29.708 ; 29.708 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 29.925 ; 29.925 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 30.294 ; 30.294 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 30.025 ; 30.025 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 30.282 ; 30.282 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 30.294 ; 30.294 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 29.990 ; 29.990 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 29.859 ; 29.859 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 30.036 ; 30.036 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 30.166 ; 30.166 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 29.500 ; 29.500 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 29.446 ; 29.446 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 29.321 ; 29.321 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 29.236 ; 29.236 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 29.500 ; 29.500 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 29.217 ; 29.217 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 29.234 ; 29.234 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 28.895 ; 28.895 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 29.286 ; 29.286 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 28.924 ; 28.924 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 28.966 ; 28.966 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 29.009 ; 29.009 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 29.164 ; 29.164 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 29.333 ; 29.333 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 29.393 ; 29.393 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 29.465 ; 29.465 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 7.919  ; 7.919  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 6.590  ; 6.590  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 6.274  ; 6.274  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 5.826  ; 5.826  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 6.246  ; 6.246  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 6.098  ; 6.098  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 5.860  ; 5.860  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 5.894  ; 5.894  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 6.026  ; 6.026  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 7.251  ; 7.251  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 6.653  ; 6.653  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 6.825  ; 6.825  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 6.720  ; 6.720  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 6.472  ; 6.472  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 6.827  ; 6.827  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 7.134  ; 7.134  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 7.919  ; 7.919  ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 28.683 ; 28.683 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 28.657 ; 28.657 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 3.961 ; 3.961 ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 4.843 ; 4.843 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 4.843 ; 4.843 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 4.873 ; 4.873 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 4.953 ; 4.953 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 5.000 ; 5.000 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 5.021 ; 5.021 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 5.020 ; 5.020 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 5.019 ; 5.019 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 4.667 ; 4.667 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 4.825 ; 4.825 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 4.667 ; 4.667 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 4.668 ; 4.668 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 4.672 ; 4.672 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 4.686 ; 4.686 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 4.836 ; 4.836 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 4.772 ; 4.772 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 4.659 ; 4.659 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 4.727 ; 4.727 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 4.659 ; 4.659 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 4.884 ; 4.884 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 4.860 ; 4.860 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 4.768 ; 4.768 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 4.698 ; 4.698 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 4.914 ; 4.914 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 4.654 ; 4.654 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 4.820 ; 4.820 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 5.078 ; 5.078 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 5.085 ; 5.085 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 4.784 ; 4.784 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 4.654 ; 4.654 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 4.836 ; 4.836 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 4.962 ; 4.962 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 4.149 ; 4.149 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 4.814 ; 4.814 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 5.858 ; 5.858 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 5.059 ; 5.059 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 4.798 ; 4.798 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 4.532 ; 4.532 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 4.183 ; 4.183 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 4.553 ; 4.553 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 4.812 ; 4.812 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 4.566 ; 4.566 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 4.149 ; 4.149 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 4.288 ; 4.288 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 4.393 ; 4.393 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 4.543 ; 4.543 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 4.674 ; 4.674 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 4.350 ; 4.350 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 4.482 ; 4.482 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 5.075 ; 5.075 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 4.870 ; 4.870 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 4.559 ; 4.559 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 4.602 ; 4.602 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 4.661 ; 4.661 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 4.782 ; 4.782 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 4.594 ; 4.594 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 4.482 ; 4.482 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 4.886 ; 4.886 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 4.879 ; 4.879 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 4.897 ; 4.897 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 4.924 ; 4.924 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 4.807 ; 4.807 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 4.896 ; 4.896 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 5.088 ; 5.088 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 4.980 ; 4.980 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 4.695 ; 4.695 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 4.664 ; 4.664 ; Rise       ; counter_clock[2] ;
+----------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Output Enable Times                                                             ;
+--------------+------------------+--------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 28.432 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 28.661 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 28.671 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 28.657 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 28.667 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 28.462 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 28.462 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 28.432 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 28.442 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 28.998 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 28.998 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 28.884 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 29.117 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 29.141 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 28.894 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 28.894 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 28.993 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------+------------------+-------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 4.444 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 4.673 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 4.683 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 4.669 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 4.679 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 4.474 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 4.474 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 4.444 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 4.454 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 5.189 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 5.189 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 5.075 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 5.308 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 5.332 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 5.085 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 5.085 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 5.184 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Output Disable Times                                                                    ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 28.432    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 28.661    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 28.671    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 28.657    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 28.667    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 28.462    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 28.462    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 28.432    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 28.442    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 28.998    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 28.998    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 28.884    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 29.117    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 29.141    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 28.894    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 28.894    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 28.993    ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                            ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 4.444     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 4.673     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 4.683     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 4.669     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 4.679     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 4.474     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 4.474     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 4.444     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 4.454     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 5.189     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 5.189     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 5.075     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 5.308     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 5.332     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 5.085     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 5.085     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 5.184     ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+-------------------+-----------+--------+----------+---------+---------------------+
; Clock             ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -68.297   ; -2.690 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50         ; -1.848    ; -2.690 ; N/A      ; N/A     ; -1.631              ;
;  counter_clock[2] ; -68.297   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS   ; -9880.429 ; -2.69  ; 0.0      ; 0.0     ; -205.705            ;
;  CLOCK_50         ; -4.830    ; -2.690 ; N/A      ; N/A     ; -8.963              ;
;  counter_clock[2] ; -9875.599 ; 0.000  ; N/A      ; N/A     ; -196.742            ;
+-------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 10.356 ; 10.356 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 7.956  ; 7.956  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 7.338  ; 7.338  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 8.059  ; 8.059  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 7.321  ; 7.321  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 6.978  ; 6.978  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 8.224  ; 8.224  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 7.349  ; 7.349  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 8.666  ; 8.666  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 10.356 ; 10.356 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 7.982  ; 7.982  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 7.933  ; 7.933  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 8.574  ; 8.574  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 7.782  ; 7.782  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 8.196  ; 8.196  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 7.207  ; 7.207  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 9.794  ; 9.794  ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 4.412  ; 4.412  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 4.412  ; 4.412  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -2.058 ; -2.058 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -2.754 ; -2.754 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -2.548 ; -2.548 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -2.632 ; -2.632 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -2.667 ; -2.667 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -2.384 ; -2.384 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -2.811 ; -2.811 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -2.446 ; -2.446 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -2.058 ; -2.058 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -2.560 ; -2.560 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -2.331 ; -2.331 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -2.297 ; -2.297 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -2.211 ; -2.211 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -2.606 ; -2.606 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -2.712 ; -2.712 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -2.538 ; -2.538 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -2.411 ; -2.411 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 0.121  ; 0.121  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 0.121  ; 0.121  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 7.311  ; 7.311  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 77.036 ; 77.036 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 76.643 ; 76.643 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 76.672 ; 76.672 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 76.900 ; 76.900 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 77.015 ; 77.015 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 77.036 ; 77.036 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 77.032 ; 77.032 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 77.033 ; 77.033 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 77.821 ; 77.821 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 77.780 ; 77.780 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 77.439 ; 77.439 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 77.434 ; 77.434 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 77.450 ; 77.450 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 77.459 ; 77.459 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 77.821 ; 77.821 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 77.703 ; 77.703 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 77.551 ; 77.551 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 77.138 ; 77.138 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 76.846 ; 76.846 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 77.466 ; 77.466 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 77.377 ; 77.377 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 77.121 ; 77.121 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 76.867 ; 76.867 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 77.551 ; 77.551 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 78.246 ; 78.246 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 77.728 ; 77.728 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 78.236 ; 78.236 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 78.246 ; 78.246 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 77.678 ; 77.678 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 77.347 ; 77.347 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 77.740 ; 77.740 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 78.075 ; 78.075 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 76.402 ; 76.402 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 76.174 ; 76.174 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 75.551 ; 75.551 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 75.604 ; 75.604 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 76.402 ; 76.402 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 75.254 ; 75.254 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 75.710 ; 75.710 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 74.665 ; 74.665 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 75.664 ; 75.664 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 74.543 ; 74.543 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 74.938 ; 74.938 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 75.016 ; 75.016 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 75.401 ; 75.401 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 75.667 ; 75.667 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 75.935 ; 75.935 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 76.057 ; 76.057 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 17.917 ; 17.917 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 14.474 ; 14.474 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 13.838 ; 13.838 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 12.710 ; 12.710 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 13.579 ; 13.579 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 13.351 ; 13.351 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 12.672 ; 12.672 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 12.766 ; 12.766 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 13.184 ; 13.184 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 16.286 ; 16.286 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 14.880 ; 14.880 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 15.166 ; 15.166 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 15.005 ; 15.005 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 14.490 ; 14.490 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 15.249 ; 15.249 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 16.121 ; 16.121 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 17.917 ; 17.917 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 74.175 ; 74.175 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 74.215 ; 74.215 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 3.961 ; 3.961 ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 4.843 ; 4.843 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 4.843 ; 4.843 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 4.873 ; 4.873 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 4.953 ; 4.953 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 5.000 ; 5.000 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 5.021 ; 5.021 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 5.020 ; 5.020 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 5.019 ; 5.019 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 4.667 ; 4.667 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 4.825 ; 4.825 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 4.667 ; 4.667 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 4.668 ; 4.668 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 4.672 ; 4.672 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 4.686 ; 4.686 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 4.836 ; 4.836 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 4.772 ; 4.772 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 4.659 ; 4.659 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 4.727 ; 4.727 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 4.659 ; 4.659 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 4.884 ; 4.884 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 4.860 ; 4.860 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 4.768 ; 4.768 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 4.698 ; 4.698 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 4.914 ; 4.914 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 4.654 ; 4.654 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 4.820 ; 4.820 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 5.078 ; 5.078 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 5.085 ; 5.085 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 4.784 ; 4.784 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 4.654 ; 4.654 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 4.836 ; 4.836 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 4.962 ; 4.962 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 4.149 ; 4.149 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 4.814 ; 4.814 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 5.858 ; 5.858 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 5.059 ; 5.059 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 4.798 ; 4.798 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 4.532 ; 4.532 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 4.183 ; 4.183 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 4.553 ; 4.553 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 4.812 ; 4.812 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 4.566 ; 4.566 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 4.149 ; 4.149 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 4.288 ; 4.288 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 4.393 ; 4.393 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 4.543 ; 4.543 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 4.674 ; 4.674 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 4.350 ; 4.350 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 4.482 ; 4.482 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 5.075 ; 5.075 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 4.870 ; 4.870 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 4.559 ; 4.559 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 4.602 ; 4.602 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 4.661 ; 4.661 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 4.782 ; 4.782 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 4.594 ; 4.594 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 4.482 ; 4.482 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 4.886 ; 4.886 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 4.879 ; 4.879 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 4.897 ; 4.897 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 4.924 ; 4.924 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 4.807 ; 4.807 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 4.896 ; 4.896 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 5.088 ; 5.088 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 4.980 ; 4.980 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 4.695 ; 4.695 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 4.664 ; 4.664 ; Rise       ; counter_clock[2] ;
+----------------+------------------+-------+-------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+------------------+------------------+--------------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+--------------+----------+----------+----------+
; CLOCK_50         ; CLOCK_50         ; 8            ; 0        ; 0        ; 0        ;
; counter_clock[2] ; CLOCK_50         ; 16           ; 1        ; 0        ; 0        ;
; counter_clock[2] ; counter_clock[2] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------+------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+------------------+------------------+--------------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+--------------+----------+----------+----------+
; CLOCK_50         ; CLOCK_50         ; 8            ; 0        ; 0        ; 0        ;
; counter_clock[2] ; CLOCK_50         ; 16           ; 1        ; 0        ; 0        ;
; counter_clock[2] ; counter_clock[2] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------+------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 384   ; 384  ;
; Unconstrained Output Ports      ; 62    ; 62   ;
; Unconstrained Output Port Paths ; 8973  ; 8973 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 13 19:23:54 2023
Info: Command: quartus_sta proc -c ProcesadorBase
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcesadorBase.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name counter_clock[2] counter_clock[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -68.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -68.297     -9875.599 counter_clock[2] 
    Info (332119):    -1.848        -4.830 CLOCK_50 
Info (332146): Worst-case hold slack is -2.690
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.690        -2.690 CLOCK_50 
    Info (332119):     0.445         0.000 counter_clock[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -8.963 CLOCK_50 
    Info (332119):    -0.611      -196.742 counter_clock[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.854
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.854     -3571.987 counter_clock[2] 
    Info (332119):    -0.032        -0.032 CLOCK_50 
Info (332146): Worst-case hold slack is -1.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.720        -1.720 CLOCK_50 
    Info (332119):     0.215         0.000 counter_clock[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -7.380 CLOCK_50 
    Info (332119):    -0.500      -161.000 counter_clock[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4590 megabytes
    Info: Processing ended: Thu Apr 13 19:23:55 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


