---
layout:     post
title:      "PLL"
subtitle:   ""
date:       2024-1-29
author:     "roroliang"
header-img: ""
tags:
    - IP
    - FPGA
    - verilog
---



# PLL--Phase Locked Loop

## 基本介绍

简介：锁相环，**反馈控制电路**。对时钟网络进行系统级的时钟管理和偏移控制，具有**时钟倍频**，**分频**，**相位偏移**和**可编程占空比**的功能。

- 硬核，集成在开发板上。
- 一般由模拟电路实现

![image-20240123135155252](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240123135155252.png)

**产生的输出时钟经过一段时间才趋于稳定**。

**5路输出。**

![image-20240129213946972](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240129213946972.png)

- PLL的时钟输入可以是PLL所在[bank](C:\Users\dell\Desktop\FPGAres\学习\解释\bank解释.md)的时钟输入管脚或其它PLL的输出。

- FPGA内部产生的信号不能驱动PLL。
- Cyclone Ⅳ PLL可以为单端时钟信号[^1]或差分时钟信号[^2]，可以通过GCLK网络直接驱动FPGA外部的IO口。

[^1]:具有一条时钟线，一个周期只能检测一个上升沿。
[^2]: 两条时钟线，一个周期可以检测两个时钟上升沿。

## 实现步骤

1. 先创建prj工程。
1. 设置ip核

![](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/%25E7%25BB%2598%25E5%259B%25BE1.png)

3. 

![绘图2](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/%E7%BB%98%E5%9B%BE2.png)

4. 

![绘图3](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/%E7%BB%98%E5%9B%BE3.png)

5. 带宽默认

![image-20240129231437065](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240129231437065.png)

6. pll重配置默认

![image-20240129231626096](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240129231626096.png)

7. 

![绘图4](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/%E7%BB%98%E5%9B%BE4.png)

8. 

![绘图5](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/%E7%BB%98%E5%9B%BE5.png)