# 俄羅斯方塊 (Tetris on FPGA)
> 🎮 基於 DE2 FPGA 開發板，以 Verilog HDL 實作的俄羅斯方塊遊戲

[![License](https://img.shields.io/badge/license-MIT-blue.svg)](LICENSE)
[![Verilog](https://img.shields.io/badge/HDL-Verilog-green)]()
[![Platform](https://img.shields.io/badge/Platform-DE2%20FPGA-blue)]()

---

## 📖 技術背景

### 💻 FPGA 與 Verilog
FPGA（Field Programmable Gate Array）是一種可程式化邏輯晶片，開發者可使用硬體描述語言（HDL）如 Verilog 來定義電路邏輯。  
相較於軟體模擬，FPGA 具備**硬體平行處理、高速、即時反應**等優勢，非常適合實作即時性遊戲系統。

### 🖥️ VGA 顯示技術
VGA（Video Graphics Array）是一種影像傳輸標準，透過**水平與垂直同步訊號（HSYNC / VSYNC）**以及**像素掃描座標**產生螢幕畫面。  
本專案使用 VGA 介面輸出 640x480 解析度畫面，動態繪製方塊與遊戲背景。

---

## 📌 專案簡介
本專題設計一款俄羅斯方塊，結合遊戲邏輯與互動控制。玩家可體驗隨機方塊掉落、旋轉、堆疊與行消除等經典玩法，並藉由分數統計與失敗判斷提升遊戲挑戰性。  

整體系統採模組化設計，分為輸入控制、遊戲邏輯處理、圖形顯示與計分單元。  
模擬方塊落下與移動行為，依照玩家輸入做出對應反應，包括左右移動、旋轉與快速下落等操作。同時偵測是否達成行消除條件並給予分數獎勵，當方塊堆疊至畫面頂部時則自動結束遊戲。

---

## ⚙️ 使用模組簡介
- **VGA 顯示模組**：產生 VGA 訊號，根據掃描座標決定像素顯示內容與顏色
- **遊戲邏輯模組**：處理方塊生成、旋轉、碰撞檢測、行消除、分數加總與 Game Over 判定
- **控制模組**：讀取 KEY[3:0] 按鍵輸入，經同步與去抖後產生單次控制脈衝，驅動方塊操作
- **時脈控制模組**：從 50MHz 時脈分頻產生 25MHz（VGA）、1kHz（邏輯運算）、1Hz（自動下落）等多組時脈
- **分數計算模組（七段顯示）**：計算玩家得分並輸出至七段顯示器

---

## ✨ 系統特色
- 基於 **FPGA 硬體實作**，具備高速即時反應
- **模組化架構設計**，各功能獨立，方便擴充與維護
- **VGA 動態畫面顯示**，即時更新方塊位置與顏色
- **即時按鍵控制**，支援左右移動、旋轉、快速下降
- **行消除 + 分數統計**，增加遊戲挑戰性與成就感
- **遊戲結束判斷**，當方塊堆疊至頂部自動結束

---

