TimeQuest Timing Analyzer report for an9134_test
Thu Nov 02 10:00:48 2017
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Recovery: 'clk'
 17. Slow 1200mV 85C Model Removal: 'clk'
 18. Slow 1200mV 85C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Recovery: 'clk'
 38. Slow 1200mV 0C Model Removal: 'clk'
 39. Slow 1200mV 0C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Setup: 'clk'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Recovery: 'clk'
 58. Fast 1200mV 0C Model Removal: 'clk'
 59. Fast 1200mV 0C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Fast 1200mV 0C Model Metastability Report
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; an9134_test                                       ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE15F23C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------+--------------------------------------------------------------+
; clk                                                      ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                            ; { clk }                                                      ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 6.736  ; 148.46 MHz ; 0.000 ; 3.368  ; 50.00      ; 32        ; 95          ;       ;        ;           ;            ; false    ; clk    ; video_pll_m0|altpll_component|auto_generated|pll1|inclk[0] ; { video_pll_m0|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                             ;
+------------+-----------------+----------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note ;
+------------+-----------------+----------------------------------------------------------+------+
; 150.49 MHz ; 150.49 MHz      ; clk                                                      ;      ;
; 155.86 MHz ; 155.86 MHz      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                               ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -6.066 ; -137.463      ;
; clk                                                      ; 13.355 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                               ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; clk                                                      ; 0.454 ; 0.000         ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.454 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -6.091 ; -1803.841     ;
; clk                                                      ; 16.601 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                            ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; clk                                                      ; 2.888 ; 0.000         ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 5.280 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 3.064 ; 0.000         ;
; clk                                                      ; 9.759 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                          ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -6.066 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.326      ;
; -5.959 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.206      ;
; -5.958 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.205      ;
; -5.958 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.218      ;
; -5.958 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.205      ;
; -5.956 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.203      ;
; -5.944 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.191      ;
; -5.921 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.181      ;
; -5.921 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.181      ;
; -5.921 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.181      ;
; -5.916 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.176      ;
; -5.905 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.152      ;
; -5.904 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.151      ;
; -5.904 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.164      ;
; -5.904 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.151      ;
; -5.904 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.151      ;
; -5.904 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.151      ;
; -5.903 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.150      ;
; -5.902 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.149      ;
; -5.901 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.148      ;
; -5.847 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.107      ;
; -5.845 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.092      ;
; -5.804 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.064      ;
; -5.767 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.027      ;
; -5.765 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.025      ;
; -5.762 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.010      ;
; -5.691 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 2.951      ;
; -5.690 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 2.950      ;
; -5.634 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 2.899      ;
; -5.632 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 2.897      ;
; -5.627 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 2.892      ;
; -5.626 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 2.891      ;
; -5.621 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 2.886      ;
; -5.605 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.908     ; 2.866      ;
; -5.578 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 2.825      ;
; -5.557 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.819      ;
; -5.542 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.908     ; 2.803      ;
; -5.531 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.908     ; 2.792      ;
; -5.528 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.790      ;
; -5.473 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 2.720      ;
; -5.457 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.719      ;
; -5.433 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 2.680      ;
; -5.424 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 2.672      ;
; -5.418 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.680      ;
; -5.391 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 2.638      ;
; -5.382 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.644      ;
; -5.366 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.628      ;
; -5.364 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.626      ;
; -5.358 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.620      ;
; -5.310 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.572      ;
; -5.251 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 2.499      ;
; -5.235 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.497      ;
; -5.214 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.476      ;
; -5.211 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.908     ; 2.472      ;
; -5.209 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.471      ;
; -5.201 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 2.466      ;
; -5.198 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 2.463      ;
; -5.194 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 2.459      ;
; -5.191 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 2.456      ;
; -5.190 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 2.455      ;
; -5.185 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.447      ;
; -5.121 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.908     ; 2.382      ;
; -5.103 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 2.363      ;
; -4.969 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 2.231      ;
; -4.852 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 2.112      ;
; -4.671 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.907     ; 1.933      ;
; -4.646 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 1.911      ;
; -4.645 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 1.910      ;
; -4.645 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 1.910      ;
; -4.643 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 1.908      ;
; -4.642 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 1.907      ;
; -4.241 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.908     ; 1.502      ;
; 0.320  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 6.334      ;
; 0.562  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[0] ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.085     ; 6.090      ;
; 0.598  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 6.056      ;
; 0.604  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.089     ; 6.044      ;
; 0.620  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 6.034      ;
; 0.709  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 5.945      ;
; 0.795  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 5.859      ;
; 0.800  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]    ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.089     ; 5.848      ;
; 0.801  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.084     ; 5.852      ;
; 0.802  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.084     ; 5.851      ;
; 0.809  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 5.845      ;
; 0.813  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8] ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.086     ; 5.838      ;
; 0.824  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.084     ; 5.829      ;
; 0.827  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[4] ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.086     ; 5.824      ;
; 0.830  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 5.824      ;
; 0.840  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 5.814      ;
; 0.847  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 5.807      ;
; 0.849  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.084     ; 5.804      ;
; 0.849  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.089     ; 5.799      ;
; 0.851  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.084     ; 5.802      ;
; 0.857  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.089     ; 5.791      ;
; 0.860  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.084     ; 5.793      ;
; 0.861  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.084     ; 5.792      ;
; 0.863  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 5.791      ;
; 0.869  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 5.785      ;
; 0.879  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1] ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.084     ; 5.774      ;
; 0.891  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.084     ; 5.762      ;
; 0.893  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.083     ; 5.761      ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.355 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.079     ; 6.567      ;
; 13.396 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.525      ;
; 13.399 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.079     ; 6.523      ;
; 13.518 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.062     ; 6.421      ;
; 13.597 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 6.341      ;
; 13.600 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 6.339      ;
; 13.621 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 6.317      ;
; 13.624 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.079     ; 6.298      ;
; 13.624 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 6.315      ;
; 13.662 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.259      ;
; 13.698 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.062     ; 6.241      ;
; 13.787 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 6.152      ;
; 13.825 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 6.113      ;
; 13.832 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 6.106      ;
; 13.835 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 6.104      ;
; 13.895 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 6.044      ;
; 13.940 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.999      ;
; 13.967 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.972      ;
; 13.977 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.962      ;
; 14.005 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 5.933      ;
; 14.020 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.919      ;
; 14.062 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.877      ;
; 14.067 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.872      ;
; 14.111 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.079     ; 5.811      ;
; 14.184 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.738      ;
; 14.229 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.710      ;
; 14.312 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.627      ;
; 14.314 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.608      ;
; 14.327 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 5.611      ;
; 14.336 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.603      ;
; 14.369 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 5.569      ;
; 14.421 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.500      ;
; 14.424 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.498      ;
; 14.424 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.079     ; 5.498      ;
; 14.427 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.495      ;
; 14.439 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.500      ;
; 14.444 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.478      ;
; 14.459 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.463      ;
; 14.473 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 5.465      ;
; 14.488 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 5.450      ;
; 14.491 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.448      ;
; 14.510 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 5.428      ;
; 14.532 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.390      ;
; 14.538 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 5.383      ;
; 14.547 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.392      ;
; 14.587 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.335      ;
; 14.602 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.320      ;
; 14.604 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.318      ;
; 14.617 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.305      ;
; 14.653 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 5.252      ;
; 14.655 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.267      ;
; 14.667 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.255      ;
; 14.677 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.245      ;
; 14.694 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.228      ;
; 14.701 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.237      ;
; 14.725 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.214      ;
; 14.732 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.190      ;
; 14.738 ; ax_debounce:ax_debounce_m0|q_reg[4]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.184      ;
; 14.740 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; clk          ; clk         ; 20.000       ; -0.096     ; 5.165      ;
; 14.747 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.175      ;
; 14.759 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.079     ; 5.163      ;
; 14.780 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al          ; clk          ; clk         ; 20.000       ; -0.062     ; 5.159      ;
; 14.796 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.126      ;
; 14.799 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.123      ;
; 14.807 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.115      ;
; 14.816 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.079     ; 5.106      ;
; 14.816 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; clk          ; clk         ; 20.000       ; -0.079     ; 5.106      ;
; 14.819 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 5.102      ;
; 14.821 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.101      ;
; 14.842 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.063     ; 5.096      ;
; 14.845 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.062     ; 5.094      ;
; 14.868 ; ax_debounce:ax_debounce_m0|q_reg[4]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.054      ;
; 14.881 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; clk          ; clk         ; 20.000       ; -0.063     ; 5.057      ;
; 14.884 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.038      ;
; 14.892 ; ax_debounce:ax_debounce_m0|q_reg[6]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.030      ;
; 14.893 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[23]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.029      ;
; 14.898 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.024      ;
; 14.908 ; ax_debounce:ax_debounce_m0|q_reg[5]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.014      ;
; 14.911 ; ax_debounce:ax_debounce_m0|q_reg[5]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.011      ;
; 14.917 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 5.005      ;
; 14.925 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; clk          ; clk         ; 20.000       ; -0.096     ; 4.980      ;
; 14.939 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.079     ; 4.983      ;
; 14.941 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; clk          ; clk         ; 20.000       ; -0.079     ; 4.981      ;
; 14.959 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.080     ; 4.962      ;
; 14.960 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al          ; clk          ; clk         ; 20.000       ; -0.062     ; 4.979      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[1]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[7]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[9]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[11]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[12]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[14]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
; 14.962 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[15]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.079     ; 4.960      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                        ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                     ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait     ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; ax_debounce:ax_debounce_m0|button_out                                                                                                            ; ax_debounce:ax_debounce_m0|button_out                                                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.758      ;
; 0.467 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.758      ;
; 0.502 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.504 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.511 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.512 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait     ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.804      ;
; 0.519 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.810      ;
; 0.527 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                    ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                    ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.528 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                  ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.819      ;
; 0.528 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                  ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.819      ;
; 0.529 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                  ; ax_debounce:ax_debounce_m0|q_reg[11]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.820      ;
; 0.543 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]     ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.834      ;
; 0.544 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.835      ;
; 0.547 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|shift                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.838      ;
; 0.550 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.842      ;
; 0.551 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.843      ;
; 0.553 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.844      ;
; 0.555 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.847      ;
; 0.646 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                             ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.937      ;
; 0.677 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.968      ;
; 0.686 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.978      ;
; 0.686 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.977      ;
; 0.705 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.997      ;
; 0.712 ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.004      ;
; 0.721 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.013      ;
; 0.723 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.015      ;
; 0.724 ; ax_debounce:ax_debounce_m0|button_out                                                                                                            ; ax_debounce:ax_debounce_m0|button_negedge                                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.015      ;
; 0.724 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.016      ;
; 0.724 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.016      ;
; 0.727 ; ax_debounce:ax_debounce_m0|button_out                                                                                                            ; ax_debounce:ax_debounce_m0|button_out_d0                                                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.018      ;
; 0.732 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.024      ;
; 0.738 ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.029      ;
; 0.739 ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.740 ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.032      ;
; 0.743 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.745 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.038      ;
; 0.747 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; reset_power_on:reset_power_on_m0|cnt[7]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.041      ;
; 0.750 ; reset_power_on:reset_power_on_m0|cnt[9]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[9]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.041      ;
; 0.750 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.751 ; ax_debounce:ax_debounce_m0|DFF1                                                                                                                  ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.042      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.454 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.494 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.786      ;
; 0.504 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_hs_d0      ; mv_pattern:mv_pattern_m0|pattern_hs                                    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.795      ;
; 0.505 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hs_out     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.796      ;
; 0.511 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d0            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.803      ;
; 0.553 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.845      ;
; 0.663 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.955      ;
; 0.671 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_r_out[7]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.963      ;
; 0.673 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.965      ;
; 0.675 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.967      ;
; 0.676 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.968      ;
; 0.677 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.968      ;
; 0.687 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.979      ;
; 0.688 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.980      ;
; 0.688 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.980      ;
; 0.691 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[7] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.983      ;
; 0.693 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.985      ;
; 0.694 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[15]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.985      ;
; 0.696 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.988      ;
; 0.702 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[4]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.994      ;
; 0.706 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|de_d0           ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|de_d1            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.998      ;
; 0.718 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d0           ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d1            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.010      ;
; 0.721 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|pattern_vs                                    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.013      ;
; 0.722 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.014      ;
; 0.725 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.017      ;
; 0.726 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.018      ;
; 0.727 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.018      ;
; 0.745 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.037      ;
; 0.747 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[4] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[6] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[2] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[1] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[3] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[5] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.042      ;
; 0.751 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.042      ;
; 0.762 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[9]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[10]   ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[6]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.768 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.769 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[5]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.060      ;
; 0.769 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.060      ;
; 0.773 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.065      ;
; 0.777 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.068      ;
; 0.777 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.068      ;
; 0.778 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.070      ;
; 0.780 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.072      ;
; 0.783 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.075      ;
; 0.785 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[0]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.076      ;
; 0.786 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.078      ;
; 0.786 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[4]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[4]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.077      ;
; 0.786 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.078      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.919     ; 3.341      ;
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.919     ; 3.341      ;
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.919     ; 3.341      ;
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.919     ; 3.341      ;
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[4]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.919     ; 3.341      ;
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.919     ; 3.341      ;
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.919     ; 3.341      ;
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.919     ; 3.341      ;
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.919     ; 3.341      ;
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.919     ; 3.341      ;
; -6.091 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.923     ; 3.337      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_de_d0       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 3.336      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 3.323      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 3.336      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 3.323      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 3.336      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 3.323      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 3.336      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 3.323      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 3.336      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.338      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.338      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.338      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.338      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.338      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 3.336      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 3.323      ;
; -6.078 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 3.323      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[0] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[0]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern3:mv_pattern3_m0|rgb_b_out[0]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[1] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[1]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[2] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[2]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[3] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[3]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[4] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[5] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[5]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[6] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[7] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.910     ; 3.336      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.077 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.340      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.323      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.323      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.323      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.323      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.323      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vactive    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.323      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vsync_reg  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.323      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.327      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.327      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.327      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[0]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.323      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.327      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.327      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_r_out[7]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.327      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_hs_d0       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.075 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_hs                                    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.322      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|hactive[10]                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.326      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.920     ; 3.323      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_b_out[0]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.321      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.920     ; 3.323      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.920     ; 3.323      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.920     ; 3.323      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.322      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[9]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.326      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[9]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.326      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.326      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.326      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.922     ; 3.321      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.326      ;
; -6.074 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.917     ; 3.326      ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                   ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 20.000       ; -0.065     ; 3.335      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 20.000       ; -0.065     ; 3.335      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 20.000       ; -0.065     ; 3.335      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 20.000       ; -0.065     ; 3.335      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 20.000       ; -0.065     ; 3.335      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 20.000       ; -0.071     ; 3.329      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 20.000       ; -0.071     ; 3.329      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 20.000       ; -0.071     ; 3.329      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.601 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 20.000       ; -0.066     ; 3.334      ;
; 16.605 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 20.000       ; -0.081     ; 3.315      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                   ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 0.000        ; 0.094      ; 3.194      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 0.000        ; 0.094      ; 3.194      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 0.000        ; 0.094      ; 3.194      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 0.000        ; 0.094      ; 3.194      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 0.000        ; 0.094      ; 3.194      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.888 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 0.000        ; 0.093      ; 3.193      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 0.000        ; 0.077      ; 3.178      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 0.000        ; 0.093      ; 3.194      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 0.000        ; 0.093      ; 3.194      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 0.000        ; 0.093      ; 3.194      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 0.000        ; 0.093      ; 3.194      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 0.000        ; 0.093      ; 3.194      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 0.000        ; 0.093      ; 3.194      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 0.000        ; 0.093      ; 3.194      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 0.000        ; 0.093      ; 3.194      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 0.000        ; 0.093      ; 3.194      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 0.000        ; 0.087      ; 3.188      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 0.000        ; 0.087      ; 3.188      ;
; 2.889 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 0.000        ; 0.087      ; 3.188      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 5.280 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|de_out    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.322     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[4]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[7]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[11]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[3]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.311     ; 3.192      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.311     ; 3.192      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.311     ; 3.192      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.311     ; 3.192      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.311     ; 3.192      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.311     ; 3.192      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.311     ; 3.192      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.311     ; 3.192      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hs_out    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.180      ;
; 5.281 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_vs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.311     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[10]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.181      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[6]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.181      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[5]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.181      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[2]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.181      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[0]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.181      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.181      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vsync_reg ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.323     ; 3.181      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.315     ; 3.189      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[13]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[3]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.315     ; 3.189      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[6]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.315     ; 3.189      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[2]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[3]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[4]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[5]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[6]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[7]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.192      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_hs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.324     ; 3.180      ;
; 5.282 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_hs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.324     ; 3.180      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[0]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.193      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.314     ; 3.191      ;
; 5.283 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.312     ; 3.193      ;
+-------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+---------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+---------------------------------------------------------------------+
; 3.064 ; 3.284        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[3]    ;
; 3.064 ; 3.284        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[6]    ;
; 3.064 ; 3.284        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[15] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[0]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[10] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[11] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[15] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[4]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[5]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[6]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[7]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[8]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[9]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[0]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[10] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[11] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[12] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[4]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[6]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[7]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[8]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[9]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[0]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[10] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[11] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[12] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[4]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[6]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[7]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[8]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[9]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101     ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.110     ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[0]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[1]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[2]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[3]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[4]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[5]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[6]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[7]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[0]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[10] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[11] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[12] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[13] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[1]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[2]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[3]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[4]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[5]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[6]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[7]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[9]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[0]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[1]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[2]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[4]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[5]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[7]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[0]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[1]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[2]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[3]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[4]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[5]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[6]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[7]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[0]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[1]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[2]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[3]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[4]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[5]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[6]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[7]    ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[10] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[11] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[12] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[8]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[9]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[10] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[11] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[12] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[13] ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[8]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[9]  ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]      ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[10]     ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]     ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]      ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]      ;
; 3.065 ; 3.285        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]      ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+---------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                           ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|button_negedge                                                                                                        ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|button_out                                                                                                            ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|button_out_d0                                                                                                         ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[16]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[17]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[18]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[19]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[20]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[21]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[22]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[23]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                             ;
; 9.759 ; 9.947        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                             ;
; 9.760 ; 9.948        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT                                                                           ;
; 9.760 ; 9.948        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ;
; 9.760 ; 9.948        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                            ;
; 9.760 ; 9.948        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                            ;
; 9.760 ; 9.948        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                            ;
; 9.760 ; 9.948        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                            ;
; 9.760 ; 9.948        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                            ;
; 9.760 ; 9.948        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ;
; 9.760 ; 9.948        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                    ;
; 9.760 ; 9.948        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                     ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ack_out                                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                   ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                       ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[1]                                       ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                       ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[3]                                       ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_txd                                          ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al             ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]     ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10]    ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]     ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]     ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop       ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[1]        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[0]  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[10] ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[12] ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[13] ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1]  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2]  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3]  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9]  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ld                                                ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                           ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK                                                                         ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                    ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                    ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                        ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                   ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]                                                                                 ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]                                                                                 ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]                                                                                 ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]                                                                                 ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]                                                                                 ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]                                                                                 ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]                                                                                 ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                 ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                  ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                            ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                            ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                            ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                            ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                            ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                          ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[16]                                                                                                         ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hdmi_scl  ; clk        ; 2.771 ; 3.033 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; 2.848 ; 3.095 ; Rise       ; clk             ;
; key[*]    ; clk        ; 2.935 ; 3.310 ; Rise       ; clk             ;
;  key[0]   ; clk        ; 2.935 ; 3.310 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hdmi_scl  ; clk        ; -2.263 ; -2.503 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; -2.337 ; -2.563 ; Rise       ; clk             ;
; key[*]    ; clk        ; -2.417 ; -2.768 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -2.417 ; -2.768 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 9.944 ; 10.433 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 9.692 ; 9.340  ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 8.952 ; 8.703  ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 3.441 ;        ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 9.986 ; 9.272  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 9.986 ; 9.272  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 6.972 ; 6.735  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 7.918 ; 7.540  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 7.716 ; 7.456  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 8.233 ; 7.754  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 6.791 ; 6.508  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 7.115 ; 6.784  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 7.463 ; 7.258  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 7.899 ; 7.450  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 7.365 ; 6.987  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 9.593 ; 8.990  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 6.498 ; 6.281  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 7.579 ; 7.311  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 6.885 ; 6.589  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 7.693 ; 7.268  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 7.700 ; 7.267  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 6.875 ; 6.620  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 7.607 ; 7.341  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 7.823 ; 7.434  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 6.617 ; 6.399  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 8.433 ; 8.113  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 6.365 ; 6.262  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 6.427 ; 6.127  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 7.914 ; 7.469  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 6.427 ; 6.190  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 6.335 ; 6.079  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 7.238 ; 6.820  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 3.211  ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 9.587 ; 10.064 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 9.355 ; 9.010  ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 8.644 ; 8.397  ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 2.876 ;        ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 5.672 ; 5.433  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 9.229 ; 8.526  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 6.253 ; 6.018  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 7.157 ; 6.787  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 6.969 ; 6.712  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 7.463 ; 6.996  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 6.080 ; 5.801  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 6.392 ; 6.067  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 6.726 ; 6.522  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 7.139 ; 6.701  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 6.632 ; 6.262  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 8.853 ; 8.257  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 5.799 ; 5.583  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 6.838 ; 6.573  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 6.171 ; 5.879  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 6.949 ; 6.534  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 6.949 ; 6.527  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 6.162 ; 5.911  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 6.863 ; 6.601  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 7.070 ; 6.689  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 5.915 ; 5.698  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 7.659 ; 7.343  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 5.672 ; 5.565  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 5.728 ; 5.433  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 7.155 ; 6.721  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 5.730 ; 5.494  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 5.642 ; 5.389  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 6.508 ; 6.099  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 2.648  ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                              ;
+------------+-----------------+----------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note ;
+------------+-----------------+----------------------------------------------------------+------+
; 159.9 MHz  ; 159.9 MHz       ; clk                                                      ;      ;
; 164.99 MHz ; 164.99 MHz      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -5.483 ; -123.712      ;
; clk                                                      ; 13.746 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; clk                                                      ; 0.402 ; 0.000         ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.403 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                             ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -5.390 ; -1597.017     ;
; clk                                                      ; 16.917 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                             ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; clk                                                      ; 2.594 ; 0.000         ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 4.657 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 3.065 ; 0.000         ;
; clk                                                      ; 9.771 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                          ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -5.483 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.134      ;
; -5.385 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.036      ;
; -5.375 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 3.014      ;
; -5.374 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 3.013      ;
; -5.374 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 3.013      ;
; -5.372 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 3.011      ;
; -5.352 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.003      ;
; -5.351 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.002      ;
; -5.351 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.002      ;
; -5.347 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.986      ;
; -5.337 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 2.988      ;
; -5.319 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.958      ;
; -5.319 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.958      ;
; -5.318 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 2.969      ;
; -5.318 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.957      ;
; -5.316 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.955      ;
; -5.308 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.947      ;
; -5.307 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.946      ;
; -5.307 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.946      ;
; -5.305 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.944      ;
; -5.270 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 2.921      ;
; -5.259 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.898      ;
; -5.249 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 2.900      ;
; -5.202 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 2.853      ;
; -5.201 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 2.852      ;
; -5.135 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 2.786      ;
; -5.134 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 2.785      ;
; -5.075 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.529     ; 2.716      ;
; -5.060 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 2.716      ;
; -5.058 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 2.714      ;
; -5.054 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 2.710      ;
; -5.052 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 2.708      ;
; -5.047 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 2.703      ;
; -5.039 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.692      ;
; -5.018 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.518     ; 2.670      ;
; -5.002 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.641      ;
; -4.991 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.644      ;
; -4.962 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.518     ; 2.614      ;
; -4.948 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.518     ; 2.600      ;
; -4.947 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.600      ;
; -4.917 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.556      ;
; -4.882 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.535      ;
; -4.867 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.529     ; 2.508      ;
; -4.856 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.509      ;
; -4.851 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.490      ;
; -4.845 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.531     ; 2.484      ;
; -4.805 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.458      ;
; -4.805 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.458      ;
; -4.804 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.457      ;
; -4.742 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.395      ;
; -4.726 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.379      ;
; -4.675 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.518     ; 2.327      ;
; -4.672 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.325      ;
; -4.669 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.322      ;
; -4.637 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 2.293      ;
; -4.635 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 2.291      ;
; -4.631 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 2.287      ;
; -4.628 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 2.284      ;
; -4.627 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 2.283      ;
; -4.612 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.529     ; 2.253      ;
; -4.592 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.245      ;
; -4.568 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.518     ; 2.220      ;
; -4.545 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 2.196      ;
; -4.416 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 2.069      ;
; -4.353 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 2.004      ;
; -4.199 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.517     ; 1.852      ;
; -4.141 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 1.797      ;
; -4.140 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 1.796      ;
; -4.140 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 1.796      ;
; -4.138 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 1.794      ;
; -4.138 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.514     ; 1.794      ;
; -3.725 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.518     ; 1.377      ;
; 0.675  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.991      ;
; 0.867  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[0] ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.074     ; 5.797      ;
; 0.922  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.744      ;
; 1.016  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.078     ; 5.644      ;
; 1.045  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.621      ;
; 1.064  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.602      ;
; 1.111  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.073     ; 5.554      ;
; 1.125  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.073     ; 5.540      ;
; 1.125  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8] ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.076     ; 5.537      ;
; 1.159  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.507      ;
; 1.161  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.073     ; 5.504      ;
; 1.168  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.498      ;
; 1.179  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[4] ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.075     ; 5.484      ;
; 1.179  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.487      ;
; 1.190  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.073     ; 5.475      ;
; 1.191  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.475      ;
; 1.205  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.461      ;
; 1.218  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.448      ;
; 1.220  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.078     ; 5.440      ;
; 1.226  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]    ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.078     ; 5.434      ;
; 1.227  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.078     ; 5.433      ;
; 1.228  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.073     ; 5.437      ;
; 1.230  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.078     ; 5.430      ;
; 1.234  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1] ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.073     ; 5.431      ;
; 1.235  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.073     ; 5.430      ;
; 1.251  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.073     ; 5.414      ;
; 1.257  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.073     ; 5.408      ;
; 1.278  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.072     ; 5.388      ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.746 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.185      ;
; 13.807 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.124      ;
; 13.850 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.081      ;
; 13.900 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.056     ; 6.046      ;
; 13.988 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.958      ;
; 13.997 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.934      ;
; 14.007 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.939      ;
; 14.031 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.915      ;
; 14.050 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.896      ;
; 14.057 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.889      ;
; 14.059 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.872      ;
; 14.151 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.795      ;
; 14.186 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.760      ;
; 14.213 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.733      ;
; 14.229 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.717      ;
; 14.250 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.057     ; 5.695      ;
; 14.289 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.057     ; 5.656      ;
; 14.308 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.638      ;
; 14.315 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.057     ; 5.630      ;
; 14.370 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.576      ;
; 14.383 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.563      ;
; 14.407 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.539      ;
; 14.413 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.057     ; 5.532      ;
; 14.465 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.466      ;
; 14.567 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.057     ; 5.378      ;
; 14.646 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.300      ;
; 14.665 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.281      ;
; 14.683 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 5.249      ;
; 14.696 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.250      ;
; 14.726 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.057     ; 5.219      ;
; 14.783 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.057     ; 5.162      ;
; 14.787 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.144      ;
; 14.826 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 5.106      ;
; 14.830 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.071     ; 5.101      ;
; 14.844 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.102      ;
; 14.853 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.093      ;
; 14.872 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.057     ; 5.073      ;
; 14.880 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.057     ; 5.065      ;
; 14.883 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 5.049      ;
; 14.891 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.040      ;
; 14.896 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 5.050      ;
; 14.904 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 5.028      ;
; 14.969 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.963      ;
; 14.977 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al          ; clk          ; clk         ; 20.000       ; -0.071     ; 4.954      ;
; 14.990 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; clk          ; clk         ; 20.000       ; -0.085     ; 4.927      ;
; 15.025 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.907      ;
; 15.041 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.904      ;
; 15.045 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.901      ;
; 15.047 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.885      ;
; 15.066 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.851      ;
; 15.076 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.856      ;
; 15.093 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.839      ;
; 15.104 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.828      ;
; 15.128 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.804      ;
; 15.131 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al          ; clk          ; clk         ; 20.000       ; -0.056     ; 4.815      ;
; 15.144 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; clk          ; clk         ; 20.000       ; -0.070     ; 4.788      ;
; 15.149 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.783      ;
; 15.151 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.071     ; 4.780      ;
; 15.158 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; clk          ; clk         ; 20.000       ; -0.071     ; 4.773      ;
; 15.162 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.770      ;
; 15.165 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.071     ; 4.766      ;
; 15.166 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 4.780      ;
; 15.184 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.748      ;
; 15.202 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.744      ;
; 15.206 ; ax_debounce:ax_debounce_m0|q_reg[4]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.726      ;
; 15.209 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.056     ; 4.737      ;
; 15.218 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.714      ;
; 15.245 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.672      ;
; 15.247 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; clk          ; clk         ; 20.000       ; -0.070     ; 4.685      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[1]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[7]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[9]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[11]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[12]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[14]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.250 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[15]                                                                                                      ; clk          ; clk         ; 20.000       ; -0.071     ; 4.681      ;
; 15.266 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; clk          ; clk         ; 20.000       ; -0.070     ; 4.666      ;
; 15.274 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.658      ;
; 15.281 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; clk          ; clk         ; 20.000       ; -0.085     ; 4.636      ;
; 15.288 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al          ; clk          ; clk         ; 20.000       ; -0.056     ; 4.658      ;
; 15.290 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.057     ; 4.655      ;
; 15.297 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.635      ;
; 15.298 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.634      ;
; 15.301 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; clk          ; clk         ; 20.000       ; -0.070     ; 4.631      ;
; 15.305 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.070     ; 4.627      ;
; 15.310 ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                      ; reset_power_on:reset_power_on_m0|cnt[1]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.621      ;
; 15.310 ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                      ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.621      ;
; 15.310 ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                      ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.621      ;
; 15.310 ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                      ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.621      ;
; 15.310 ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                      ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.621      ;
; 15.310 ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                      ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.621      ;
; 15.310 ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                      ; reset_power_on:reset_power_on_m0|cnt[7]                                                                                                       ; clk          ; clk         ; 20.000       ; -0.071     ; 4.621      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                        ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                     ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; ax_debounce:ax_debounce_m0|button_out                                                                                                            ; ax_debounce:ax_debounce_m0|button_out                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                            ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait     ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.418 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.684      ;
; 0.419 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.684      ;
; 0.472 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.473 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait     ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.739      ;
; 0.474 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.739      ;
; 0.474 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.739      ;
; 0.480 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.745      ;
; 0.480 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.745      ;
; 0.481 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.746      ;
; 0.485 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                  ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.751      ;
; 0.485 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                  ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.751      ;
; 0.486 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                  ; ax_debounce:ax_debounce_m0|q_reg[11]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.752      ;
; 0.496 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                    ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.763      ;
; 0.496 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                    ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.763      ;
; 0.504 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.769      ;
; 0.508 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.774      ;
; 0.509 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|shift                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.775      ;
; 0.509 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.775      ;
; 0.509 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]     ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.774      ;
; 0.513 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.779      ;
; 0.516 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.781      ;
; 0.602 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                             ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.868      ;
; 0.631 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.896      ;
; 0.639 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.905      ;
; 0.639 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.904      ;
; 0.640 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.906      ;
; 0.640 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.906      ;
; 0.643 ; ax_debounce:ax_debounce_m0|button_out                                                                                                            ; ax_debounce:ax_debounce_m0|button_out_d0                                                                                                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.908      ;
; 0.659 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.925      ;
; 0.661 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.927      ;
; 0.668 ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.935      ;
; 0.670 ; ax_debounce:ax_debounce_m0|button_out                                                                                                            ; ax_debounce:ax_debounce_m0|button_negedge                                                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.935      ;
; 0.678 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.944      ;
; 0.679 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.945      ;
; 0.680 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.947      ;
; 0.685 ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.951      ;
; 0.687 ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.953      ;
; 0.687 ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.953      ;
; 0.687 ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.953      ;
; 0.688 ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.954      ;
; 0.689 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.954      ;
; 0.691 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK                                                                         ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.693 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13]    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.959      ;
; 0.694 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.959      ;
; 0.694 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.959      ;
; 0.696 ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; ax_debounce:ax_debounce_m0|DFF1                                                                                                                  ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.963      ;
; 0.697 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; reset_power_on:reset_power_on_m0|cnt[9]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[9]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.963      ;
; 0.699 ; reset_power_on:reset_power_on_m0|cnt[7]                                                                                                          ; reset_power_on:reset_power_on_m0|cnt[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.965      ;
; 0.700 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.966      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.403 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.457 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.723      ;
; 0.473 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_hs_d0      ; mv_pattern:mv_pattern_m0|pattern_hs                                    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.739      ;
; 0.475 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hs_out     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.740      ;
; 0.479 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d0            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.745      ;
; 0.479 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.745      ;
; 0.522 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.787      ;
; 0.613 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.879      ;
; 0.621 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.887      ;
; 0.624 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[7] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.890      ;
; 0.624 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_r_out[7]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.889      ;
; 0.625 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[15]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.890      ;
; 0.626 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.891      ;
; 0.628 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.893      ;
; 0.628 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.894      ;
; 0.630 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.896      ;
; 0.641 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.906      ;
; 0.641 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.906      ;
; 0.648 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.913      ;
; 0.652 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.917      ;
; 0.653 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.918      ;
; 0.654 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|de_d0           ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|de_d1            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.920      ;
; 0.656 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.921      ;
; 0.657 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.923      ;
; 0.658 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[4]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.923      ;
; 0.665 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.930      ;
; 0.667 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d0           ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d1            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.933      ;
; 0.670 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|pattern_vs                                    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.936      ;
; 0.675 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.941      ;
; 0.694 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[0]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.959      ;
; 0.694 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.960      ;
; 0.694 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.960      ;
; 0.696 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[4] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.963      ;
; 0.697 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[6] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[2] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.964      ;
; 0.699 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.965      ;
; 0.700 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.966      ;
; 0.700 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.966      ;
; 0.701 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[1] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.967      ;
; 0.701 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[3] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.967      ;
; 0.701 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[5] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.967      ;
; 0.707 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.972      ;
; 0.708 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.974      ;
; 0.710 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[9]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.712 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[10]   ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[6]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.978      ;
; 0.713 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.978      ;
; 0.714 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[5]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.980      ;
; 0.715 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.981      ;
; 0.715 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.981      ;
; 0.720 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.985      ;
; 0.720 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.986      ;
; 0.721 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.987      ;
; 0.721 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.987      ;
; 0.725 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.990      ;
; 0.725 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.991      ;
; 0.727 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.992      ;
; 0.729 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.995      ;
; 0.730 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.996      ;
; 0.731 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.996      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -5.390 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.534     ; 3.026      ;
; -5.389 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.029      ;
; -5.389 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.029      ;
; -5.389 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.029      ;
; -5.389 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.029      ;
; -5.389 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[4]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.029      ;
; -5.389 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.029      ;
; -5.389 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.029      ;
; -5.389 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.029      ;
; -5.389 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.029      ;
; -5.389 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_de_d0       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.524     ; 3.024      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[9]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.020      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.020      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.020      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.020      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[0] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[0]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern3:mv_pattern3_m0|rgb_b_out[0]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[1] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[1]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.524     ; 3.024      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[2] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[2]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[3] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[3]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.524     ; 3.024      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[4] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[5] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[5]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.524     ; 3.024      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[6] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[7] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.524     ; 3.024      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.020      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.020      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.020      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.020      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.522     ; 3.026      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.522     ; 3.026      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.522     ; 3.026      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.522     ; 3.026      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.522     ; 3.026      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.524     ; 3.024      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.523     ; 3.025      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.378 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.519     ; 3.029      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.533     ; 3.014      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|hactive[10]                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.527     ; 3.020      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.530     ; 3.017      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[1]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[0]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[5]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.019      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[6]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.019      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[5]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.019      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[4]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.019      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.019      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[3]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.019      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[1]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.019      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[0]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.528     ; 3.019      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[0]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[3]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[4]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[5]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[6]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[9]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
; -5.377 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[10]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.525     ; 3.022      ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                    ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 20.000       ; -0.062     ; 3.023      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 20.000       ; -0.062     ; 3.023      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 20.000       ; -0.062     ; 3.023      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 20.000       ; -0.062     ; 3.023      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 20.000       ; -0.062     ; 3.023      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 20.000       ; -0.061     ; 3.024      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 20.000       ; -0.062     ; 3.023      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 20.000       ; -0.062     ; 3.023      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 20.000       ; -0.061     ; 3.024      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 20.000       ; -0.061     ; 3.024      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 20.000       ; -0.061     ; 3.024      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 20.000       ; -0.061     ; 3.024      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 20.000       ; -0.062     ; 3.023      ;
; 16.917 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 20.000       ; -0.062     ; 3.023      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 20.000       ; -0.076     ; 3.008      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 20.000       ; -0.067     ; 3.017      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 20.000       ; -0.067     ; 3.017      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 20.000       ; -0.067     ; 3.017      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
; 16.918 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 20.000       ; -0.062     ; 3.022      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                    ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.594 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 2.870      ;
; 2.594 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.870      ;
; 2.594 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.870      ;
; 2.594 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.870      ;
; 2.594 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.870      ;
; 2.594 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.870      ;
; 2.594 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.870      ;
; 2.594 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 2.870      ;
; 2.594 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 0.000        ; 0.081      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 0.000        ; 0.065      ; 2.855      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.871      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.871      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.871      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.871      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 2.871      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.595 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 0.000        ; 0.080      ; 2.870      ;
; 2.597 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 0.000        ; 0.074      ; 2.866      ;
; 2.597 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 0.000        ; 0.074      ; 2.866      ;
; 2.597 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 0.000        ; 0.074      ; 2.866      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+-------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 4.657 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.998     ; 2.864      ;
; 4.657 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.993     ; 2.869      ;
; 4.657 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.993     ; 2.869      ;
; 4.657 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.993     ; 2.869      ;
; 4.657 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.993     ; 2.869      ;
; 4.657 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[3]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.998     ; 2.864      ;
; 4.657 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[6]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.998     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[10]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.003     ; 2.860      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[6]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.003     ; 2.860      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[5]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.003     ; 2.860      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[2]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.003     ; 2.860      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[0]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.003     ; 2.860      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.003     ; 2.860      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vsync_reg ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.003     ; 2.860      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.993     ; 2.870      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[13]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.994     ; 2.869      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.999     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.999     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.999     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.999     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.999     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.999     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.999     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.999     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.999     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.999     ; 2.864      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.000     ; 2.863      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[13]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.993     ; 2.870      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.993     ; 2.870      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.993     ; 2.870      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[2]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[4]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[5]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[7]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[2]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[3]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[4]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[5]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[6]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[7]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.995     ; 2.868      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[2]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[3]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[4]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[5]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[6]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[7]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.997     ; 2.866      ;
; 4.658 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_vs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.993     ; 2.870      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
; 4.659 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.004     ; 2.860      ;
+-------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+---------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+---------------------------------------------------------------------+
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[10] ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[11] ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[12] ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15] ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[4]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[6]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[7]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[8]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[9]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_b_out[0]    ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]    ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[0]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[10] ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[11] ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[12] ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[13] ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[1]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[2]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[3]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[4]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[5]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[6]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[7]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[9]  ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[3]    ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[6]    ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011     ;
; 3.065 ; 3.281        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[4]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[5]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[6]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[7]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[9]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[10] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[4]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[7]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[9]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[0]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[10] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[11] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[15] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[4]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[5]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[6]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[7]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[8]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[9]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[0]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[0]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[10] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[11] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[12] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[4]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[6]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[7]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[8]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[9]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101     ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.110     ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[0]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[1]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[2]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[4]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[5]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[7]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[0]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[1]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[2]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[3]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[4]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[5]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[6]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[7]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[0]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[1]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[2]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[3]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[4]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[5]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[6]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[7]    ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]  ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10] ;
; 3.066 ; 3.282        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[8]  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+---------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                 ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                           ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ack_out                                           ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                  ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                   ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                           ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                       ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[1]                                       ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                       ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[3]                                       ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_txd                                          ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al             ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]     ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10]    ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]     ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]     ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop       ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ld                                                ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                  ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                   ;
; 9.771 ; 9.955        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11]    ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12]    ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13]    ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14]    ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15]    ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]     ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[1]        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[0]  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[10] ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[12] ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[13] ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1]  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2]  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3]  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9]  ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_chk        ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|shift                                             ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[0]                                             ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[1]                                             ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[2]                                             ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[3]                                             ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[4]                                             ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                             ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                             ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[7]                                             ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT                                                                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                            ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                            ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                            ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                            ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                            ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                            ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                            ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                            ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                            ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                            ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                    ;
; 9.772 ; 9.956        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                     ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in                                                                                 ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                    ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]     ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]     ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]     ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]     ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]     ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en         ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]        ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]        ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]        ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]        ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]        ;
; 9.773 ; 9.957        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]        ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hdmi_scl  ; clk        ; 2.517 ; 2.582 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; 2.588 ; 2.639 ; Rise       ; clk             ;
; key[*]    ; clk        ; 2.672 ; 2.820 ; Rise       ; clk             ;
;  key[0]   ; clk        ; 2.672 ; 2.820 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hdmi_scl  ; clk        ; -2.061 ; -2.114 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; -2.128 ; -2.168 ; Rise       ; clk             ;
; key[*]    ; clk        ; -2.204 ; -2.341 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -2.204 ; -2.341 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 8.986 ; 9.715 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 8.976 ; 8.442 ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 8.279 ; 7.857 ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 3.235 ;       ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 9.365 ; 8.323 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 9.365 ; 8.323 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 6.606 ; 6.172 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 7.500 ; 6.839 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 7.332 ; 6.822 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 7.854 ; 7.072 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 6.431 ; 5.976 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 6.754 ; 6.225 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 7.082 ; 6.643 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 7.478 ; 6.762 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 7.011 ; 6.383 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 8.956 ; 8.089 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 6.153 ; 5.759 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 7.223 ; 6.688 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 6.523 ; 6.051 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 7.332 ; 6.653 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 7.263 ; 6.607 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 6.524 ; 6.073 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 7.226 ; 6.700 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 7.439 ; 6.809 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 6.265 ; 5.872 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 8.021 ; 7.411 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 6.012 ; 5.758 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 6.068 ; 5.570 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 7.486 ; 6.793 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 6.095 ; 5.685 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 6.006 ; 5.586 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 6.898 ; 6.251 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 2.989 ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 8.646 ; 9.354 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 8.647 ; 8.127 ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 7.978 ; 7.566 ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 2.718 ;       ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 5.376 ; 4.937 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 8.665 ; 7.646 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 5.944 ; 5.520 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 6.796 ; 6.154 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 6.642 ; 6.145 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 7.142 ; 6.384 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 5.776 ; 5.332 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 6.088 ; 5.573 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 6.403 ; 5.974 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 6.774 ; 6.081 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 6.333 ; 5.722 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 8.273 ; 7.421 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 5.509 ; 5.123 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 6.538 ; 6.016 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 5.865 ; 5.404 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 6.643 ; 5.984 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 6.569 ; 5.932 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 5.867 ; 5.427 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 6.539 ; 6.027 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 6.743 ; 6.131 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 5.618 ; 5.234 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 7.305 ; 6.712 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 5.376 ; 5.125 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 5.422 ; 4.937 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 6.784 ; 6.112 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 5.454 ; 5.053 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 5.367 ; 4.956 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 6.223 ; 5.595 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 2.475 ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -2.754 ; -62.377       ;
; clk                                                      ; 17.131 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; clk                                                      ; 0.187 ; 0.000         ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.187 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                             ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -2.857 ; -845.687      ;
; clk                                                      ; 18.412 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                             ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; clk                                                      ; 1.307 ; 0.000         ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 2.507 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 3.152 ; 0.000         ;
; clk                                                      ; 9.272 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                          ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.754 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.453      ;
; -2.696 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.395      ;
; -2.687 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.386      ;
; -2.687 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.386      ;
; -2.685 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.384      ;
; -2.685 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.384      ;
; -2.682 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.375      ;
; -2.682 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.375      ;
; -2.681 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.374      ;
; -2.679 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.372      ;
; -2.678 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.371      ;
; -2.661 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.354      ;
; -2.661 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.354      ;
; -2.660 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.353      ;
; -2.657 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.350      ;
; -2.636 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.329      ;
; -2.618 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.317      ;
; -2.614 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.313      ;
; -2.613 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.312      ;
; -2.611 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.461     ; 1.305      ;
; -2.595 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.294      ;
; -2.595 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.288      ;
; -2.595 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.288      ;
; -2.594 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.287      ;
; -2.591 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.284      ;
; -2.584 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.283      ;
; -2.577 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 1.280      ;
; -2.575 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 1.278      ;
; -2.575 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 1.278      ;
; -2.572 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 1.275      ;
; -2.570 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 1.273      ;
; -2.558 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.251      ;
; -2.521 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.222      ;
; -2.518 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.455     ; 1.218      ;
; -2.518 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.219      ;
; -2.517 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.455     ; 1.217      ;
; -2.513 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.212      ;
; -2.513 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.455     ; 1.213      ;
; -2.512 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.211      ;
; -2.511 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.204      ;
; -2.494 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.195      ;
; -2.494 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.187      ;
; -2.490 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.191      ;
; -2.479 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.461     ; 1.173      ;
; -2.469 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.162      ;
; -2.448 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.149      ;
; -2.446 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.147      ;
; -2.442 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.143      ;
; -2.431 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.132      ;
; -2.430 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.131      ;
; -2.414 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 1.117      ;
; -2.409 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 1.112      ;
; -2.405 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 1.108      ;
; -2.403 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 1.106      ;
; -2.402 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 1.105      ;
; -2.388 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.461     ; 1.082      ;
; -2.380 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.081      ;
; -2.378 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.079      ;
; -2.378 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.079      ;
; -2.375 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.455     ; 1.075      ;
; -2.374 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 1.075      ;
; -2.346 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 1.045      ;
; -2.312 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.455     ; 1.012      ;
; -2.282 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 0.983      ;
; -2.256 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.456     ; 0.955      ;
; -2.171 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 0.874      ;
; -2.170 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 0.873      ;
; -2.170 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.454     ; 0.871      ;
; -2.169 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 0.872      ;
; -2.167 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 0.870      ;
; -2.167 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.452     ; 0.870      ;
; -1.956 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.455     ; 0.656      ;
; 3.904  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.782      ;
; 4.002  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[0] ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.040     ; 2.681      ;
; 4.011  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.675      ;
; 4.032  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.042     ; 2.649      ;
; 4.060  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.626      ;
; 4.089  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.597      ;
; 4.093  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.593      ;
; 4.093  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8] ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.040     ; 2.590      ;
; 4.110  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.576      ;
; 4.124  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.562      ;
; 4.126  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.560      ;
; 4.141  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.545      ;
; 4.144  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.542      ;
; 4.154  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.042     ; 2.527      ;
; 4.156  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.530      ;
; 4.164  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.522      ;
; 4.166  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.042     ; 2.515      ;
; 4.170  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.042     ; 2.511      ;
; 4.173  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.513      ;
; 4.173  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.513      ;
; 4.173  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.513      ;
; 4.174  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.512      ;
; 4.177  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.509      ;
; 4.177  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]     ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.509      ;
; 4.181  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.038     ; 2.504      ;
; 4.181  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]     ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.038     ; 2.504      ;
; 4.181  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[10]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.505      ;
; 4.182  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.037     ; 2.504      ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.131 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.035     ; 2.821      ;
; 17.212 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.749      ;
; 17.228 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.723      ;
; 17.255 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.035     ; 2.697      ;
; 17.263 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.035     ; 2.689      ;
; 17.288 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.025     ; 2.674      ;
; 17.291 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.660      ;
; 17.324 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.637      ;
; 17.339 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.622      ;
; 17.344 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.617      ;
; 17.351 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.025     ; 2.611      ;
; 17.366 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.025     ; 2.596      ;
; 17.372 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.027     ; 2.588      ;
; 17.394 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.567      ;
; 17.407 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.554      ;
; 17.412 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.549      ;
; 17.419 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.542      ;
; 17.420 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.025     ; 2.542      ;
; 17.425 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.536      ;
; 17.427 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.534      ;
; 17.448 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.513      ;
; 17.454 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.025     ; 2.508      ;
; 17.461 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.491      ;
; 17.462 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.499      ;
; 17.480 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.472      ;
; 17.489 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.463      ;
; 17.497 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.035     ; 2.455      ;
; 17.497 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.464      ;
; 17.498 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.454      ;
; 17.517 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.435      ;
; 17.517 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.435      ;
; 17.554 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.398      ;
; 17.572 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.027     ; 2.388      ;
; 17.575 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.377      ;
; 17.582 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.370      ;
; 17.585 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.027     ; 2.375      ;
; 17.593 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.368      ;
; 17.593 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.025     ; 2.369      ;
; 17.594 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.358      ;
; 17.597 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.355      ;
; 17.608 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.025     ; 2.354      ;
; 17.621 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.331      ;
; 17.625 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.327      ;
; 17.633 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.319      ;
; 17.635 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.317      ;
; 17.649 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.303      ;
; 17.650 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 2.301      ;
; 17.652 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.300      ;
; 17.657 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.027     ; 2.303      ;
; 17.659 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.036     ; 2.292      ;
; 17.663 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.289      ;
; 17.669 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.283      ;
; 17.672 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.280      ;
; 17.686 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.035     ; 2.266      ;
; 17.687 ; ax_debounce:ax_debounce_m0|q_reg[5]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.265      ;
; 17.688 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.027     ; 2.272      ;
; 17.694 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.267      ;
; 17.696 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.025     ; 2.266      ;
; 17.706 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.246      ;
; 17.708 ; ax_debounce:ax_debounce_m0|q_reg[4]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.244      ;
; 17.712 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.240      ;
; 17.714 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; clk          ; clk         ; 20.000       ; -0.045     ; 2.228      ;
; 17.715 ; ax_debounce:ax_debounce_m0|q_reg[5]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.237      ;
; 17.718 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.234      ;
; 17.718 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.025     ; 2.244      ;
; 17.724 ; ax_debounce:ax_debounce_m0|q_reg[5]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.228      ;
; 17.724 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.026     ; 2.237      ;
; 17.728 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.224      ;
; 17.731 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; clk          ; clk         ; 20.000       ; -0.027     ; 2.229      ;
; 17.744 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; clk          ; clk         ; 20.000       ; -0.044     ; 2.199      ;
; 17.745 ; ax_debounce:ax_debounce_m0|q_reg[4]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.207      ;
; 17.749 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.203      ;
; 17.753 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ; clk          ; clk         ; 20.000       ; -0.035     ; 2.199      ;
; 17.758 ; ax_debounce:ax_debounce_m0|q_reg[4]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.194      ;
; 17.759 ; ax_debounce:ax_debounce_m0|q_reg[7]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.193      ;
; 17.769 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[22]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.183      ;
; 17.771 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.181      ;
; 17.777 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.175      ;
; 17.778 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[23]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.174      ;
; 17.780 ; ax_debounce:ax_debounce_m0|q_reg[5]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.172      ;
; 17.782 ; ax_debounce:ax_debounce_m0|q_reg[6]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.170      ;
; 17.783 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.169      ;
; 17.787 ; ax_debounce:ax_debounce_m0|q_reg[11]                                                                                                          ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.165      ;
; 17.787 ; ax_debounce:ax_debounce_m0|q_reg[7]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.165      ;
; 17.795 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.157      ;
; 17.795 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 2.156      ;
; 17.796 ; ax_debounce:ax_debounce_m0|q_reg[7]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.156      ;
; 17.797 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[22]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.155      ;
; 17.797 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[23]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.155      ;
; 17.799 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al          ; clk          ; clk         ; 20.000       ; -0.026     ; 2.162      ;
; 17.801 ; ax_debounce:ax_debounce_m0|q_reg[5]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.151      ;
; 17.801 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ; clk          ; clk         ; 20.000       ; -0.035     ; 2.151      ;
; 17.804 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.147      ;
; 17.807 ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.145      ;
; 17.807 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; clk          ; clk         ; 20.000       ; -0.026     ; 2.154      ;
; 17.815 ; ax_debounce:ax_debounce_m0|q_reg[11]                                                                                                          ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.137      ;
; 17.819 ; ax_debounce:ax_debounce_m0|q_reg[6]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.133      ;
; 17.820 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.132      ;
; 17.822 ; ax_debounce:ax_debounce_m0|q_reg[4]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.130      ;
; 17.823 ; ax_debounce:ax_debounce_m0|q_reg[4]                                                                                                           ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.035     ; 2.129      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                       ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.207 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                   ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                   ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.214 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.333      ;
; 0.214 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.333      ;
; 0.214 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.333      ;
; 0.215 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; ax_debounce:ax_debounce_m0|q_reg[11]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.334      ;
; 0.215 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.334      ;
; 0.217 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|shift                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.336      ;
; 0.218 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.337      ;
; 0.227 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.346      ;
; 0.229 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.348      ;
; 0.230 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.349      ;
; 0.235 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.354      ;
; 0.254 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.268 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.274 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.275 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_out_d0                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.395      ;
; 0.275 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.394      ;
; 0.277 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.396      ;
; 0.279 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_negedge                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.283 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.402      ;
; 0.285 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.404      ;
; 0.288 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.289 ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.409      ;
; 0.293 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK                                                                        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; ax_debounce:ax_debounce_m0|DFF1                                                                                                                 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.297 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.298 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13]   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; reset_power_on:reset_power_on_m0|cnt[1]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; reset_power_on:reset_power_on_m0|cnt[9]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[9]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                        ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.187 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_hs_d0      ; mv_pattern:mv_pattern_m0|pattern_hs                                    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hs_out     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.316      ;
; 0.198 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d0            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.319      ;
; 0.222 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.341      ;
; 0.263 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.383      ;
; 0.265 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_r_out[7]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.384      ;
; 0.266 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[7] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[15]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.386      ;
; 0.269 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.388      ;
; 0.271 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|de_d0           ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|de_d1            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.390      ;
; 0.272 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.391      ;
; 0.277 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.396      ;
; 0.279 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.398      ;
; 0.279 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|pattern_vs                                    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d0           ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d1            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.400      ;
; 0.280 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.399      ;
; 0.281 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.400      ;
; 0.281 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.400      ;
; 0.283 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.402      ;
; 0.284 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.404      ;
; 0.284 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.403      ;
; 0.287 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[4]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.406      ;
; 0.288 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.407      ;
; 0.288 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.407      ;
; 0.288 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.406      ;
; 0.298 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[4] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[0]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.419      ;
; 0.301 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[2] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[6] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.421      ;
; 0.302 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[1] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[3] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[5] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.305 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[9]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[10]   ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[6]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.428      ;
; 0.309 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.428      ;
; 0.309 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[5]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.313 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.432      ;
; 0.314 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[4]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[4]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.434      ;
; 0.316 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.435      ;
; 0.316 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[10]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.435      ;
; 0.317 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.437      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.545      ;
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.545      ;
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.545      ;
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.545      ;
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[4]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.545      ;
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.545      ;
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.545      ;
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.545      ;
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.545      ;
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.545      ;
; -2.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.471     ; 1.541      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[0] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[1] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[2] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[3] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[4] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[5] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[6] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[7] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.852 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.545      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_de_d0       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.466     ; 1.540      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[0]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern3:mv_pattern3_m0|rgb_b_out[0]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.472     ; 1.534      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[1]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.466     ; 1.540      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[2]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.472     ; 1.534      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[3]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.466     ; 1.540      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.472     ; 1.534      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[5]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.466     ; 1.540      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.472     ; 1.534      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.466     ; 1.540      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.464     ; 1.542      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.464     ; 1.542      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.464     ; 1.542      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.464     ; 1.542      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.464     ; 1.542      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.466     ; 1.540      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.541      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.472     ; 1.534      ;
; -2.851 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                              ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.472     ; 1.534      ;
; -2.849 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[9]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.539      ;
; -2.849 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.539      ;
; -2.849 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.539      ;
; -2.849 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.539      ;
; -2.849 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.539      ;
; -2.849 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.539      ;
; -2.849 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.539      ;
; -2.849 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.465     ; 1.539      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[0]         ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]         ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]         ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]         ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]         ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]         ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]         ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]         ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]         ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]         ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|hactive[10]                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.464     ; 1.539      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.467     ; 1.536      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[1]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[0]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[5]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[0]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[2]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[3]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[4]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[5]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[6]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[7]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[8]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[9]     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[10]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[11]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
; -2.848 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[12]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.462     ; 1.541      ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                    ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 20.000       ; -0.035     ; 1.540      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 20.000       ; -0.035     ; 1.540      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 20.000       ; -0.035     ; 1.540      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 20.000       ; -0.035     ; 1.540      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 20.000       ; -0.035     ; 1.540      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 20.000       ; -0.034     ; 1.541      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 20.000       ; -0.035     ; 1.540      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 20.000       ; -0.035     ; 1.540      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 20.000       ; -0.034     ; 1.541      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 20.000       ; -0.034     ; 1.541      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 20.000       ; -0.034     ; 1.541      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 20.000       ; -0.034     ; 1.541      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.540      ;
; 18.412 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.540      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 20.000       ; -0.036     ; 1.538      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 20.000       ; -0.036     ; 1.538      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 20.000       ; -0.036     ; 1.538      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.413 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 20.000       ; -0.035     ; 1.539      ;
; 18.415 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 20.000       ; -0.040     ; 1.532      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                    ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 0.000        ; 0.030      ; 1.421      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 1.427      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.427      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.427      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.427      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.427      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.427      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.427      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 1.427      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 0.000        ; 0.036      ; 1.427      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 0.000        ; 0.034      ; 1.425      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 0.000        ; 0.034      ; 1.425      ;
; 1.307 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 0.000        ; 0.034      ; 1.425      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.428      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.428      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.428      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.428      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.428      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
; 1.308 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 0.000        ; 0.035      ; 1.427      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+-------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.425      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[10]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.427      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[6]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.427      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[5]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.427      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[2]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.427      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[0]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.427      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.427      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vsync_reg ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.427      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.169     ; 1.432      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.169     ; 1.432      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.169     ; 1.432      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.169     ; 1.432      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_hs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_hs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.426      ;
; 2.507 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_vs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.169     ; 1.432      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[4]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[7]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[11]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[3]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|de_out    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[13]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.110       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.426      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.175     ; 1.427      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.170     ; 1.432      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.170     ; 1.432      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.170     ; 1.432      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.170     ; 1.432      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[13]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.431      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.428      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.428      ;
; 2.508 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[2]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.428      ;
+-------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+---------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+---------------------------------------------------------------------+
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[0]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[0]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[10] ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[1]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[5]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[7]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[10] ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[11] ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[8]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[9]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[0]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[10] ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[11] ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[12] ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[2]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[3]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[4]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[5]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[6]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[7]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[8]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[9]  ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[0]      ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]     ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]     ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]      ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]      ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]      ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]      ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]      ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]      ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]      ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]      ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]      ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|hactive[10]                                ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[15] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[4]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[5]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[6]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[7]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[9]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[10] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[4]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[7]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[9]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[0]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[10] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[11] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[15] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[4]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[5]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[6]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[7]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[8]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[9]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[0]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[10] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[11] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[12] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[4]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[6]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[7]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[8]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[9]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[10] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[11] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[12] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14] ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[4]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[6]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[7]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[8]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[9]  ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_b_out[0]    ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]    ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_r_out[7]    ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000     ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001     ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010     ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011     ;
; 3.153 ; 3.369        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100     ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+---------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                 ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                           ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                       ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                       ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[3]                                       ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_txd                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ld                                                ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                           ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT                                                                           ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                        ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                    ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                    ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                    ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                        ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]                                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]                                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]                                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]                                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]                                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]                                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]                                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                            ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                            ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                            ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                            ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                            ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                            ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                            ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                            ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                            ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                            ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                    ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                     ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ack_out                                           ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                   ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                           ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[1]                                       ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al             ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]     ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10]    ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]     ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]     ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en         ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop       ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]         ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]         ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]         ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dSCL           ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dSDA           ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout           ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dscl_oen       ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[1]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[0]  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[10] ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[12] ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[13] ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1]  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2]  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3]  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9]  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL           ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA           ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait     ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sto_condition  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                  ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                   ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                  ;
; 9.274 ; 9.458        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[17]                                                                                                             ;
; 9.274 ; 9.458        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[18]                                                                                                             ;
; 9.274 ; 9.458        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[19]                                                                                                             ;
; 9.274 ; 9.458        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[20]                                                                                                             ;
; 9.274 ; 9.458        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[21]                                                                                                             ;
; 9.274 ; 9.458        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[22]                                                                                                             ;
; 9.274 ; 9.458        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[23]                                                                                                             ;
; 9.274 ; 9.458        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                             ;
; 9.274 ; 9.458        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                             ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hdmi_scl  ; clk        ; 1.257 ; 2.069 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; 1.288 ; 2.106 ; Rise       ; clk             ;
; key[*]    ; clk        ; 1.338 ; 2.214 ; Rise       ; clk             ;
;  key[0]   ; clk        ; 1.338 ; 2.214 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hdmi_scl  ; clk        ; -1.032 ; -1.829 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; -1.062 ; -1.865 ; Rise       ; clk             ;
; key[*]    ; clk        ; -1.112 ; -1.967 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -1.112 ; -1.967 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 4.988 ; 4.831 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 4.552 ; 4.660 ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 4.229 ; 4.317 ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 1.674 ;       ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 4.997 ; 4.963 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 4.997 ; 4.963 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 3.181 ; 3.309 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 3.506 ; 3.665 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 3.522 ; 3.689 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 3.655 ; 3.815 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 3.109 ; 3.204 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 3.233 ; 3.357 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 3.431 ; 3.597 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 3.506 ; 3.643 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 3.274 ; 3.396 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 4.865 ; 4.827 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 2.971 ; 3.063 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 3.446 ; 3.617 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 3.143 ; 3.255 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 3.471 ; 3.599 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 3.430 ; 3.557 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 3.149 ; 3.271 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 3.448 ; 3.602 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 3.532 ; 3.686 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 3.058 ; 3.164 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 3.846 ; 4.048 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 2.979 ; 3.092 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 2.878 ; 2.936 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 3.540 ; 3.675 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 2.939 ; 3.027 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 2.881 ; 2.960 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 3.246 ; 3.351 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 1.624 ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 4.821 ; 4.673 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 4.408 ; 4.509 ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 4.097 ; 4.178 ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 1.409 ;       ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 2.556 ; 2.608 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 4.652 ; 4.608 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 2.851 ; 2.970 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 3.159 ; 3.308 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 3.179 ; 3.336 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 3.305 ; 3.455 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 2.782 ; 2.869 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 2.901 ; 3.017 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 3.092 ; 3.248 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 3.159 ; 3.287 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 2.939 ; 3.052 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 4.526 ; 4.479 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 2.649 ; 2.734 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 3.106 ; 3.267 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 2.815 ; 2.919 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 3.130 ; 3.249 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 3.085 ; 3.204 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 2.821 ; 2.935 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 3.106 ; 3.251 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 3.187 ; 3.332 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 2.734 ; 2.832 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 3.492 ; 3.682 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 2.658 ; 2.763 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 2.556 ; 2.608 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 3.192 ; 3.318 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 2.618 ; 2.699 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 2.561 ; 2.634 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 2.911 ; 3.009 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 1.358 ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+-----------------------------------------------------------+----------+-------+-----------+---------+---------------------+
; Clock                                                     ; Setup    ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+----------+-------+-----------+---------+---------------------+
; Worst-case Slack                                          ; -6.066   ; 0.187 ; -6.091    ; 1.307   ; 3.064               ;
;  clk                                                      ; 13.355   ; 0.187 ; 16.601    ; 1.307   ; 9.272               ;
;  video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -6.066   ; 0.187 ; -6.091    ; 2.507   ; 3.064               ;
; Design-wide TNS                                           ; -137.463 ; 0.0   ; -1803.841 ; 0.0     ; 0.0                 ;
;  clk                                                      ; 0.000    ; 0.000 ; 0.000     ; 0.000   ; 0.000               ;
;  video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -137.463 ; 0.000 ; -1803.841 ; 0.000   ; 0.000               ;
+-----------------------------------------------------------+----------+-------+-----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hdmi_scl  ; clk        ; 2.771 ; 3.033 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; 2.848 ; 3.095 ; Rise       ; clk             ;
; key[*]    ; clk        ; 2.935 ; 3.310 ; Rise       ; clk             ;
;  key[0]   ; clk        ; 2.935 ; 3.310 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hdmi_scl  ; clk        ; -1.032 ; -1.829 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; -1.062 ; -1.865 ; Rise       ; clk             ;
; key[*]    ; clk        ; -1.112 ; -1.967 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -1.112 ; -1.967 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 9.944 ; 10.433 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 9.692 ; 9.340  ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 8.952 ; 8.703  ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 3.441 ;        ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 9.986 ; 9.272  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 9.986 ; 9.272  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 6.972 ; 6.735  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 7.918 ; 7.540  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 7.716 ; 7.456  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 8.233 ; 7.754  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 6.791 ; 6.508  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 7.115 ; 6.784  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 7.463 ; 7.258  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 7.899 ; 7.450  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 7.365 ; 6.987  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 9.593 ; 8.990  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 6.498 ; 6.281  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 7.579 ; 7.311  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 6.885 ; 6.589  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 7.693 ; 7.268  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 7.700 ; 7.267  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 6.875 ; 6.620  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 7.607 ; 7.341  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 7.823 ; 7.434  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 6.617 ; 6.399  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 8.433 ; 8.113  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 6.365 ; 6.262  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 6.427 ; 6.127  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 7.914 ; 7.469  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 6.427 ; 6.190  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 6.335 ; 6.079  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 7.238 ; 6.820  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 3.211  ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 4.821 ; 4.673 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 4.408 ; 4.509 ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 4.097 ; 4.178 ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 1.409 ;       ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 2.556 ; 2.608 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 4.652 ; 4.608 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 2.851 ; 2.970 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 3.159 ; 3.308 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 3.179 ; 3.336 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 3.305 ; 3.455 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 2.782 ; 2.869 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 2.901 ; 3.017 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 3.092 ; 3.248 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 3.159 ; 3.287 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 2.939 ; 3.052 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 4.526 ; 4.479 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 2.649 ; 2.734 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 3.106 ; 3.267 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 2.815 ; 2.919 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 3.130 ; 3.249 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 3.085 ; 3.204 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 2.821 ; 2.935 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 3.106 ; 3.251 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 3.187 ; 3.332 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 2.734 ; 2.832 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 3.492 ; 3.682 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 2.658 ; 2.763 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 2.556 ; 2.608 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 3.192 ; 3.318 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 2.618 ; 2.699 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 2.561 ; 2.634 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 2.911 ; 3.009 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 1.358 ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin         ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hdmi_nreset ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_clk    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_hs     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_vs     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_de     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[13]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[14]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[15]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[16]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[17]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[18]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[19]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[20]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[21]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[22]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[23]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_scl    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_sda    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; key[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; hdmi_scl ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; hdmi_sda ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hdmi_nreset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_clk    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_hs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_vs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_de     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.09 V              ; -0.00842 V          ; 0.277 V                              ; 0.268 V                              ; 5.24e-09 s                  ; 3.95e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.09 V             ; -0.00842 V         ; 0.277 V                             ; 0.268 V                             ; 5.24e-09 s                 ; 3.95e-09 s                 ; No                        ; Yes                       ;
; hdmi_d[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.09 V              ; -0.00842 V          ; 0.277 V                              ; 0.268 V                              ; 5.24e-09 s                  ; 3.95e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.09 V             ; -0.00842 V         ; 0.277 V                             ; 0.268 V                             ; 5.24e-09 s                 ; 3.95e-09 s                 ; No                        ; Yes                       ;
; hdmi_d[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[13]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[14]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[15]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[16]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[17]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[18]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[19]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[20]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[21]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[22]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[23]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; hdmi_scl    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; hdmi_sda    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hdmi_nreset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_clk    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_hs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_vs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_de     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.08 V              ; -0.00375 V          ; 0.284 V                              ; 0.246 V                              ; 6.17e-09 s                  ; 4.91e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.08 V             ; -0.00375 V         ; 0.284 V                             ; 0.246 V                             ; 6.17e-09 s                 ; 4.91e-09 s                 ; No                        ; Yes                       ;
; hdmi_d[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.08 V              ; -0.00375 V          ; 0.284 V                              ; 0.246 V                              ; 6.17e-09 s                  ; 4.91e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.08 V             ; -0.00375 V         ; 0.284 V                             ; 0.246 V                             ; 6.17e-09 s                 ; 4.91e-09 s                 ; No                        ; Yes                       ;
; hdmi_d[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[13]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[14]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[15]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[16]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[17]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[18]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[19]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[20]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[21]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_d[22]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; hdmi_d[23]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; hdmi_scl    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; hdmi_sda    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hdmi_nreset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_clk    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_hs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_vs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_de     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; hdmi_d[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; hdmi_d[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; hdmi_d[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; hdmi_d[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[13]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[14]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[15]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; hdmi_d[16]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[17]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[18]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[19]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[20]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[21]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_d[22]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; hdmi_d[23]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; hdmi_scl    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; hdmi_sda    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                 ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; clk                                                      ; clk                                                      ; 4595     ; 0        ; 0        ; 0        ;
; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 224      ; 0        ; 0        ; 0        ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6070     ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                  ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; clk                                                      ; clk                                                      ; 4595     ; 0        ; 0        ; 0        ;
; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 224      ; 0        ; 0        ; 0        ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6070     ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                                      ; 33       ; 0        ; 0        ; 0        ;
; clk        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 297      ; 0        ; 0        ; 0        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                 ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                                      ; 33       ; 0        ; 0        ; 0        ;
; clk        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 297      ; 0        ; 0        ; 0        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Thu Nov 02 10:00:40 2017
Info: Command: quartus_sta an9134_test -c an9134_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'an9134_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {video_pll_m0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 32 -multiply_by 95 -duty_cycle 50.00 -name {video_pll_m0|altpll_component|auto_generated|pll1|clk[0]} {video_pll_m0|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.066
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.066      -137.463 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    13.355         0.000 clk 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.454         0.000 clk 
    Info (332119):     0.454         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -6.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.091     -1803.841 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.601         0.000 clk 
Info (332146): Worst-case removal slack is 2.888
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.888         0.000 clk 
    Info (332119):     5.280         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 3.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.064         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.759         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.483
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.483      -123.712 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    13.746         0.000 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
    Info (332119):     0.403         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -5.390
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.390     -1597.017 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.917         0.000 clk 
Info (332146): Worst-case removal slack is 2.594
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.594         0.000 clk 
    Info (332119):     4.657         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 3.065
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.065         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.771         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.754
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.754       -62.377 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    17.131         0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 clk 
    Info (332119):     0.187         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -2.857
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.857      -845.687 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    18.412         0.000 clk 
Info (332146): Worst-case removal slack is 1.307
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.307         0.000 clk 
    Info (332119):     2.507         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 3.152
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.152         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.272         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 484 megabytes
    Info: Processing ended: Thu Nov 02 10:00:48 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:04


