
PostLAB2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000001a  00800100  00000bc2  00000c56  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000bc2  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000005  0080011a  0080011a  00000c70  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000c70  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000ca0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000d0  00000000  00000000  00000ce0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001076  00000000  00000000  00000db0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000924  00000000  00000000  00001e26  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000008c6  00000000  00000000  0000274a  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000224  00000000  00000000  00003010  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000053d  00000000  00000000  00003234  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000007e9  00000000  00000000  00003771  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000a0  00000000  00000000  00003f5a  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3c 00 	jmp	0x78	; 0x78 <__ctors_end>
   4:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
   8:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
   c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  10:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  14:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  18:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  1c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  20:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  24:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  28:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  2c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  30:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  34:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  38:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  3c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  40:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  44:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  48:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  4c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  50:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  54:	0c 94 52 03 	jmp	0x6a4	; 0x6a4 <__vector_21>
  58:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  5c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  60:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  64:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  68:	b3 00       	.word	0x00b3	; ????
  6a:	84 00       	.word	0x0084	; ????
  6c:	8a 00       	.word	0x008a	; ????
  6e:	90 00       	.word	0x0090	; ????
  70:	96 00       	.word	0x0096	; ????
  72:	9c 00       	.word	0x009c	; ????
  74:	a2 00       	.word	0x00a2	; ????
  76:	a8 00       	.word	0x00a8	; ????

00000078 <__ctors_end>:
  78:	11 24       	eor	r1, r1
  7a:	1f be       	out	0x3f, r1	; 63
  7c:	cf ef       	ldi	r28, 0xFF	; 255
  7e:	d8 e0       	ldi	r29, 0x08	; 8
  80:	de bf       	out	0x3e, r29	; 62
  82:	cd bf       	out	0x3d, r28	; 61

00000084 <__do_copy_data>:
  84:	11 e0       	ldi	r17, 0x01	; 1
  86:	a0 e0       	ldi	r26, 0x00	; 0
  88:	b1 e0       	ldi	r27, 0x01	; 1
  8a:	e2 ec       	ldi	r30, 0xC2	; 194
  8c:	fb e0       	ldi	r31, 0x0B	; 11
  8e:	02 c0       	rjmp	.+4      	; 0x94 <__do_copy_data+0x10>
  90:	05 90       	lpm	r0, Z+
  92:	0d 92       	st	X+, r0
  94:	aa 31       	cpi	r26, 0x1A	; 26
  96:	b1 07       	cpc	r27, r17
  98:	d9 f7       	brne	.-10     	; 0x90 <__do_copy_data+0xc>

0000009a <__do_clear_bss>:
  9a:	21 e0       	ldi	r18, 0x01	; 1
  9c:	aa e1       	ldi	r26, 0x1A	; 26
  9e:	b1 e0       	ldi	r27, 0x01	; 1
  a0:	01 c0       	rjmp	.+2      	; 0xa4 <.do_clear_bss_start>

000000a2 <.do_clear_bss_loop>:
  a2:	1d 92       	st	X+, r1

000000a4 <.do_clear_bss_start>:
  a4:	af 31       	cpi	r26, 0x1F	; 31
  a6:	b2 07       	cpc	r27, r18
  a8:	e1 f7       	brne	.-8      	; 0xa2 <.do_clear_bss_loop>
  aa:	0e 94 2b 03 	call	0x656	; 0x656 <main>
  ae:	0c 94 df 05 	jmp	0xbbe	; 0xbbe <_exit>

000000b2 <__bad_interrupt>:
  b2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000b6 <ADC_init>:
#include <avr/io.h>
#include <util/delay.h>
#include <avr/interrupt.h>
#include <stdint.h>

void ADC_init(uint8_t justi, uint8_t V_ref, uint8_t canal, uint8_t interrupt, uint8_t prescaler){
  b6:	0f 93       	push	r16
	ADMUX = 0;
  b8:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	if (!justi){
  bc:	81 11       	cpse	r24, r1
  be:	06 c0       	rjmp	.+12     	; 0xcc <ADC_init+0x16>
		ADMUX &= ~(1<<ADLAR);
  c0:	ac e7       	ldi	r26, 0x7C	; 124
  c2:	b0 e0       	ldi	r27, 0x00	; 0
  c4:	8c 91       	ld	r24, X
  c6:	8f 7d       	andi	r24, 0xDF	; 223
  c8:	8c 93       	st	X, r24
  ca:	05 c0       	rjmp	.+10     	; 0xd6 <ADC_init+0x20>
	}
	else {
		ADMUX |= (1<<ADLAR);
  cc:	ac e7       	ldi	r26, 0x7C	; 124
  ce:	b0 e0       	ldi	r27, 0x00	; 0
  d0:	8c 91       	ld	r24, X
  d2:	80 62       	ori	r24, 0x20	; 32
  d4:	8c 93       	st	X, r24
	}
	
	switch (V_ref){
  d6:	61 30       	cpi	r22, 0x01	; 1
  d8:	19 f0       	breq	.+6      	; 0xe0 <ADC_init+0x2a>
  da:	65 30       	cpi	r22, 0x05	; 5
  dc:	39 f0       	breq	.+14     	; 0xec <ADC_init+0x36>
  de:	0b c0       	rjmp	.+22     	; 0xf6 <ADC_init+0x40>
		case 1:
		ADMUX |= (1<<REFS0)|(1<<REFS1);
  e0:	ac e7       	ldi	r26, 0x7C	; 124
  e2:	b0 e0       	ldi	r27, 0x00	; 0
  e4:	8c 91       	ld	r24, X
  e6:	80 6c       	ori	r24, 0xC0	; 192
  e8:	8c 93       	st	X, r24
		break;
  ea:	05 c0       	rjmp	.+10     	; 0xf6 <ADC_init+0x40>
		case 5:
		ADMUX |= (1<<REFS0);
  ec:	ac e7       	ldi	r26, 0x7C	; 124
  ee:	b0 e0       	ldi	r27, 0x00	; 0
  f0:	8c 91       	ld	r24, X
  f2:	80 64       	ori	r24, 0x40	; 64
  f4:	8c 93       	st	X, r24
		default:
		break;
	}
	
	switch(canal){
  f6:	50 e0       	ldi	r21, 0x00	; 0
  f8:	48 30       	cpi	r20, 0x08	; 8
  fa:	51 05       	cpc	r21, r1
  fc:	78 f5       	brcc	.+94     	; 0x15c <ADC_init+0xa6>
  fe:	fa 01       	movw	r30, r20
 100:	ec 5c       	subi	r30, 0xCC	; 204
 102:	ff 4f       	sbci	r31, 0xFF	; 255
 104:	0c 94 ca 05 	jmp	0xb94	; 0xb94 <__tablejump2__>
		case 0:
		break;
		case 1:
		ADMUX |= (1<<MUX0);
 108:	ec e7       	ldi	r30, 0x7C	; 124
 10a:	f0 e0       	ldi	r31, 0x00	; 0
 10c:	80 81       	ld	r24, Z
 10e:	81 60       	ori	r24, 0x01	; 1
 110:	80 83       	st	Z, r24
		break;
 112:	29 c0       	rjmp	.+82     	; 0x166 <ADC_init+0xb0>
		case 2:
		ADMUX |= (1<<MUX1);
 114:	ec e7       	ldi	r30, 0x7C	; 124
 116:	f0 e0       	ldi	r31, 0x00	; 0
 118:	80 81       	ld	r24, Z
 11a:	82 60       	ori	r24, 0x02	; 2
 11c:	80 83       	st	Z, r24
		break;
 11e:	23 c0       	rjmp	.+70     	; 0x166 <ADC_init+0xb0>
		case 3:
		ADMUX |= (1<<MUX0)|(1<<MUX1);
 120:	ec e7       	ldi	r30, 0x7C	; 124
 122:	f0 e0       	ldi	r31, 0x00	; 0
 124:	80 81       	ld	r24, Z
 126:	83 60       	ori	r24, 0x03	; 3
 128:	80 83       	st	Z, r24
		break;
 12a:	1d c0       	rjmp	.+58     	; 0x166 <ADC_init+0xb0>
		case 4:
		ADMUX |= (1<<MUX2);
 12c:	ec e7       	ldi	r30, 0x7C	; 124
 12e:	f0 e0       	ldi	r31, 0x00	; 0
 130:	80 81       	ld	r24, Z
 132:	84 60       	ori	r24, 0x04	; 4
 134:	80 83       	st	Z, r24
		break;
 136:	17 c0       	rjmp	.+46     	; 0x166 <ADC_init+0xb0>
		case 5:
		ADMUX |= (1<<MUX0)|(1<<MUX2);
 138:	ec e7       	ldi	r30, 0x7C	; 124
 13a:	f0 e0       	ldi	r31, 0x00	; 0
 13c:	80 81       	ld	r24, Z
 13e:	85 60       	ori	r24, 0x05	; 5
 140:	80 83       	st	Z, r24
		break;
 142:	11 c0       	rjmp	.+34     	; 0x166 <ADC_init+0xb0>
		case 6:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 144:	ec e7       	ldi	r30, 0x7C	; 124
 146:	f0 e0       	ldi	r31, 0x00	; 0
 148:	80 81       	ld	r24, Z
 14a:	86 60       	ori	r24, 0x06	; 6
 14c:	80 83       	st	Z, r24
		break;
 14e:	0b c0       	rjmp	.+22     	; 0x166 <ADC_init+0xb0>
		case 7:
		ADMUX |= (1<<MUX0)|(1<<MUX1)|(1<<MUX2);
 150:	ec e7       	ldi	r30, 0x7C	; 124
 152:	f0 e0       	ldi	r31, 0x00	; 0
 154:	80 81       	ld	r24, Z
 156:	87 60       	ori	r24, 0x07	; 7
 158:	80 83       	st	Z, r24
		break;
 15a:	05 c0       	rjmp	.+10     	; 0x166 <ADC_init+0xb0>
		default:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 15c:	ec e7       	ldi	r30, 0x7C	; 124
 15e:	f0 e0       	ldi	r31, 0x00	; 0
 160:	80 81       	ld	r24, Z
 162:	86 60       	ori	r24, 0x06	; 6
 164:	80 83       	st	Z, r24
		break;
	}
	
	ADCSRA = 0;
 166:	10 92 7a 00 	sts	0x007A, r1	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
	if (!interrupt){
 16a:	21 11       	cpse	r18, r1
 16c:	06 c0       	rjmp	.+12     	; 0x17a <ADC_init+0xc4>
		ADCSRA &= ~(1<<ADIE);
 16e:	ea e7       	ldi	r30, 0x7A	; 122
 170:	f0 e0       	ldi	r31, 0x00	; 0
 172:	80 81       	ld	r24, Z
 174:	87 7f       	andi	r24, 0xF7	; 247
 176:	80 83       	st	Z, r24
 178:	05 c0       	rjmp	.+10     	; 0x184 <ADC_init+0xce>
	}
	else {
		ADCSRA |= (1<<ADIE);	//	Habilitar interrupciones
 17a:	ea e7       	ldi	r30, 0x7A	; 122
 17c:	f0 e0       	ldi	r31, 0x00	; 0
 17e:	80 81       	ld	r24, Z
 180:	88 60       	ori	r24, 0x08	; 8
 182:	80 83       	st	Z, r24
	}
	
	switch (prescaler){
 184:	00 31       	cpi	r16, 0x10	; 16
 186:	d9 f0       	breq	.+54     	; 0x1be <ADC_init+0x108>
 188:	38 f4       	brcc	.+14     	; 0x198 <ADC_init+0xe2>
 18a:	04 30       	cpi	r16, 0x04	; 4
 18c:	61 f0       	breq	.+24     	; 0x1a6 <ADC_init+0xf0>
 18e:	08 30       	cpi	r16, 0x08	; 8
 190:	81 f0       	breq	.+32     	; 0x1b2 <ADC_init+0xfc>
 192:	02 30       	cpi	r16, 0x02	; 2
 194:	61 f5       	brne	.+88     	; 0x1ee <ADC_init+0x138>
 196:	30 c0       	rjmp	.+96     	; 0x1f8 <ADC_init+0x142>
 198:	00 34       	cpi	r16, 0x40	; 64
 19a:	e9 f0       	breq	.+58     	; 0x1d6 <ADC_init+0x120>
 19c:	00 38       	cpi	r16, 0x80	; 128
 19e:	09 f1       	breq	.+66     	; 0x1e2 <ADC_init+0x12c>
 1a0:	00 32       	cpi	r16, 0x20	; 32
 1a2:	29 f5       	brne	.+74     	; 0x1ee <ADC_init+0x138>
 1a4:	12 c0       	rjmp	.+36     	; 0x1ca <ADC_init+0x114>
		case 2:
		break;
		case 4:
		ADCSRA |= (1<<ADPS1);
 1a6:	ea e7       	ldi	r30, 0x7A	; 122
 1a8:	f0 e0       	ldi	r31, 0x00	; 0
 1aa:	80 81       	ld	r24, Z
 1ac:	82 60       	ori	r24, 0x02	; 2
 1ae:	80 83       	st	Z, r24
		break;
 1b0:	23 c0       	rjmp	.+70     	; 0x1f8 <ADC_init+0x142>
		case 8:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0);
 1b2:	ea e7       	ldi	r30, 0x7A	; 122
 1b4:	f0 e0       	ldi	r31, 0x00	; 0
 1b6:	80 81       	ld	r24, Z
 1b8:	83 60       	ori	r24, 0x03	; 3
 1ba:	80 83       	st	Z, r24
		break;
 1bc:	1d c0       	rjmp	.+58     	; 0x1f8 <ADC_init+0x142>
		case 16:
		ADCSRA |= (1<<ADPS2);
 1be:	ea e7       	ldi	r30, 0x7A	; 122
 1c0:	f0 e0       	ldi	r31, 0x00	; 0
 1c2:	80 81       	ld	r24, Z
 1c4:	84 60       	ori	r24, 0x04	; 4
 1c6:	80 83       	st	Z, r24
		break;
 1c8:	17 c0       	rjmp	.+46     	; 0x1f8 <ADC_init+0x142>
		case 32:
		ADCSRA |= (1<<ADPS2)| (1<<ADPS0);
 1ca:	ea e7       	ldi	r30, 0x7A	; 122
 1cc:	f0 e0       	ldi	r31, 0x00	; 0
 1ce:	80 81       	ld	r24, Z
 1d0:	85 60       	ori	r24, 0x05	; 5
 1d2:	80 83       	st	Z, r24
		break;
 1d4:	11 c0       	rjmp	.+34     	; 0x1f8 <ADC_init+0x142>
		case 64:
		ADCSRA |= (1<<ADPS1) |(1<<ADPS2);
 1d6:	ea e7       	ldi	r30, 0x7A	; 122
 1d8:	f0 e0       	ldi	r31, 0x00	; 0
 1da:	80 81       	ld	r24, Z
 1dc:	86 60       	ori	r24, 0x06	; 6
 1de:	80 83       	st	Z, r24
		break;
 1e0:	0b c0       	rjmp	.+22     	; 0x1f8 <ADC_init+0x142>
		case 128:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 1e2:	ea e7       	ldi	r30, 0x7A	; 122
 1e4:	f0 e0       	ldi	r31, 0x00	; 0
 1e6:	80 81       	ld	r24, Z
 1e8:	87 60       	ori	r24, 0x07	; 7
 1ea:	80 83       	st	Z, r24
		break;
 1ec:	05 c0       	rjmp	.+10     	; 0x1f8 <ADC_init+0x142>
		default:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 1ee:	ea e7       	ldi	r30, 0x7A	; 122
 1f0:	f0 e0       	ldi	r31, 0x00	; 0
 1f2:	80 81       	ld	r24, Z
 1f4:	87 60       	ori	r24, 0x07	; 7
 1f6:	80 83       	st	Z, r24
		break;
	}
	
	
	//ADCSRA |= (1<<ADIE)|(1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0); //Interrupciones - Prescaler 128
	ADCSRA |= (1<<ADEN)|(1<<ADSC); //Habilitar ADC e iniciar conversión
 1f8:	ea e7       	ldi	r30, 0x7A	; 122
 1fa:	f0 e0       	ldi	r31, 0x00	; 0
 1fc:	80 81       	ld	r24, Z
 1fe:	80 6c       	ori	r24, 0xC0	; 192
 200:	80 83       	st	Z, r24
}
 202:	0f 91       	pop	r16
 204:	08 95       	ret

00000206 <dato_a_mostrar>:

void dato_a_mostrar(char a)
{
	//PORTD = a;
	// Bits D0 y D1 ? PORTB0 y PORTB1
	PORTB = (PORTB & 0xFC) | (a & 0x03);
 206:	95 b1       	in	r25, 0x05	; 5
 208:	9c 7f       	andi	r25, 0xFC	; 252
 20a:	28 2f       	mov	r18, r24
 20c:	23 70       	andi	r18, 0x03	; 3
 20e:	92 2b       	or	r25, r18
 210:	95 b9       	out	0x05, r25	; 5

	// Bits D2–D7 ? PORTD2–PORTD7
	PORTD = (PORTD & 0x03) | (a & 0xFC);
 212:	9b b1       	in	r25, 0x0b	; 11
 214:	93 70       	andi	r25, 0x03	; 3
 216:	8c 7f       	andi	r24, 0xFC	; 252
 218:	89 2b       	or	r24, r25
 21a:	8b b9       	out	0x0b, r24	; 11
 21c:	08 95       	ret

0000021e <inicio>:
}

void inicio(char a)
{
	PORTC &= ~(1<<PORTC0);  //RS = 0, se le indica que es modo comando
 21e:	98 b1       	in	r25, 0x08	; 8
 220:	9e 7f       	andi	r25, 0xFE	; 254
 222:	98 b9       	out	0x08, r25	; 8
	dato_a_mostrar(a);
 224:	0e 94 03 01 	call	0x206	; 0x206 <dato_a_mostrar>
	PORTC |= (1<<PORTC1);    // E = 1, se le indica que envie los datos
 228:	88 b1       	in	r24, 0x08	; 8
 22a:	82 60       	ori	r24, 0x02	; 2
 22c:	88 b9       	out	0x08, r24	; 8
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 22e:	8f e9       	ldi	r24, 0x9F	; 159
 230:	9f e0       	ldi	r25, 0x0F	; 15
 232:	01 97       	sbiw	r24, 0x01	; 1
 234:	f1 f7       	brne	.-4      	; 0x232 <inicio+0x14>
 236:	00 c0       	rjmp	.+0      	; 0x238 <inicio+0x1a>
 238:	00 00       	nop
	_delay_ms(1);
	PORTC &= ~(1<<PORTC1);   // E = 0,  se le indica que se cierra el envio de datos
 23a:	88 b1       	in	r24, 0x08	; 8
 23c:	8d 7f       	andi	r24, 0xFD	; 253
 23e:	88 b9       	out	0x08, r24	; 8
 240:	8f e9       	ldi	r24, 0x9F	; 159
 242:	9f e0       	ldi	r25, 0x0F	; 15
 244:	01 97       	sbiw	r24, 0x01	; 1
 246:	f1 f7       	brne	.-4      	; 0x244 <inicio+0x26>
 248:	00 c0       	rjmp	.+0      	; 0x24a <inicio+0x2c>
 24a:	00 00       	nop
 24c:	08 95       	ret

0000024e <Lcd_Init8bits>:



void Lcd_Init8bits()
{
	PORTC &= ~(1<<PORTC0);   //RS = 0, se le indica que es modo comando
 24e:	88 b1       	in	r24, 0x08	; 8
 250:	8e 7f       	andi	r24, 0xFE	; 254
 252:	88 b9       	out	0x08, r24	; 8
	PORTC &= ~(1<<PORTC1);   //E = 0
 254:	88 b1       	in	r24, 0x08	; 8
 256:	8d 7f       	andi	r24, 0xFD	; 253
 258:	88 b9       	out	0x08, r24	; 8
 25a:	2f ef       	ldi	r18, 0xFF	; 255
 25c:	89 ef       	ldi	r24, 0xF9	; 249
 25e:	90 e0       	ldi	r25, 0x00	; 0
 260:	21 50       	subi	r18, 0x01	; 1
 262:	80 40       	sbci	r24, 0x00	; 0
 264:	90 40       	sbci	r25, 0x00	; 0
 266:	e1 f7       	brne	.-8      	; 0x260 <Lcd_Init8bits+0x12>
 268:	00 c0       	rjmp	.+0      	; 0x26a <Lcd_Init8bits+0x1c>
 26a:	00 00       	nop
	_delay_ms(20);     //Peque?os delay que indica el fabricante del LCD
	inicio(0x30);     //Comando que se repite 3 veces, que indica el fabricante de la LCD
 26c:	80 e3       	ldi	r24, 0x30	; 48
 26e:	0e 94 0f 01 	call	0x21e	; 0x21e <inicio>
 272:	8f e1       	ldi	r24, 0x1F	; 31
 274:	9e e4       	ldi	r25, 0x4E	; 78
 276:	01 97       	sbiw	r24, 0x01	; 1
 278:	f1 f7       	brne	.-4      	; 0x276 <Lcd_Init8bits+0x28>
 27a:	00 c0       	rjmp	.+0      	; 0x27c <Lcd_Init8bits+0x2e>
 27c:	00 00       	nop
	_delay_ms(5);
	inicio(0x30);
 27e:	80 e3       	ldi	r24, 0x30	; 48
 280:	0e 94 0f 01 	call	0x21e	; 0x21e <inicio>
 284:	8f e1       	ldi	r24, 0x1F	; 31
 286:	9e e4       	ldi	r25, 0x4E	; 78
 288:	01 97       	sbiw	r24, 0x01	; 1
 28a:	f1 f7       	brne	.-4      	; 0x288 <Lcd_Init8bits+0x3a>
 28c:	00 c0       	rjmp	.+0      	; 0x28e <Lcd_Init8bits+0x40>
 28e:	00 00       	nop
	_delay_ms(5);
	inicio(0x30);
 290:	80 e3       	ldi	r24, 0x30	; 48
 292:	0e 94 0f 01 	call	0x21e	; 0x21e <inicio>
 296:	8f e3       	ldi	r24, 0x3F	; 63
 298:	9c e9       	ldi	r25, 0x9C	; 156
 29a:	01 97       	sbiw	r24, 0x01	; 1
 29c:	f1 f7       	brne	.-4      	; 0x29a <Lcd_Init8bits+0x4c>
 29e:	00 c0       	rjmp	.+0      	; 0x2a0 <Lcd_Init8bits+0x52>
 2a0:	00 00       	nop
	_delay_ms(10);

	inicio(0x38);  //Comando que indica el fabricante del LCD, usando la matriz de 5X8
 2a2:	88 e3       	ldi	r24, 0x38	; 56
 2a4:	0e 94 0f 01 	call	0x21e	; 0x21e <inicio>
	inicio(0x0C);  //Comando que indica el fabricante del LCD, display encendido
 2a8:	8c e0       	ldi	r24, 0x0C	; 12
 2aa:	0e 94 0f 01 	call	0x21e	; 0x21e <inicio>
	inicio(0x01);  //Comando que indica el fabricante del LCD, Limpiar LCD
 2ae:	81 e0       	ldi	r24, 0x01	; 1
 2b0:	0e 94 0f 01 	call	0x21e	; 0x21e <inicio>
	inicio(0x06);  //Comando que indica el fabricante del LCD, comenzar a almacenar en DDRAM
 2b4:	86 e0       	ldi	r24, 0x06	; 6
 2b6:	0e 94 0f 01 	call	0x21e	; 0x21e <inicio>
 2ba:	08 95       	ret

000002bc <Lcd_Set_Cursor>:
}

void Lcd_Set_Cursor(char a, char b)
{
	if(a == 0)
 2bc:	81 11       	cpse	r24, r1
 2be:	05 c0       	rjmp	.+10     	; 0x2ca <Lcd_Set_Cursor+0xe>
	inicio(0x80 + b);  //Posicionarse en la linea 1 y se suma la columna
 2c0:	80 e8       	ldi	r24, 0x80	; 128
 2c2:	86 0f       	add	r24, r22
 2c4:	0e 94 0f 01 	call	0x21e	; 0x21e <inicio>
 2c8:	08 95       	ret
	
	else if(a == 1)
 2ca:	81 30       	cpi	r24, 0x01	; 1
 2cc:	21 f4       	brne	.+8      	; 0x2d6 <Lcd_Set_Cursor+0x1a>
	inicio(0xC0 + b);  //Posicionarse en la linea 2  y se suma la columna
 2ce:	80 ec       	ldi	r24, 0xC0	; 192
 2d0:	86 0f       	add	r24, r22
 2d2:	0e 94 0f 01 	call	0x21e	; 0x21e <inicio>
 2d6:	08 95       	ret

000002d8 <Lcd_Clear>:
}

void Lcd_Clear()    //Limpia la pantalla LCD
{
	inicio(1);  //Comando dado por el fabricante de la LCD
 2d8:	81 e0       	ldi	r24, 0x01	; 1
 2da:	0e 94 0f 01 	call	0x21e	; 0x21e <inicio>
 2de:	08 95       	ret

000002e0 <Lcd_Write_Char>:
}

void Lcd_Write_Char(char data)
{
	PORTC |= (1<<PORTC0);        // RS = 1, se le indica que esta en modo caracter
 2e0:	98 b1       	in	r25, 0x08	; 8
 2e2:	91 60       	ori	r25, 0x01	; 1
 2e4:	98 b9       	out	0x08, r25	; 8
	dato_a_mostrar(data);             //Escribir el caracter
 2e6:	0e 94 03 01 	call	0x206	; 0x206 <dato_a_mostrar>
	PORTC |= (1<<PORTC1);       // E = 1, enviar el dato
 2ea:	88 b1       	in	r24, 0x08	; 8
 2ec:	82 60       	ori	r24, 0x02	; 2
 2ee:	88 b9       	out	0x08, r24	; 8
 2f0:	8f e9       	ldi	r24, 0x9F	; 159
 2f2:	9f e0       	ldi	r25, 0x0F	; 15
 2f4:	01 97       	sbiw	r24, 0x01	; 1
 2f6:	f1 f7       	brne	.-4      	; 0x2f4 <Lcd_Write_Char+0x14>
 2f8:	00 c0       	rjmp	.+0      	; 0x2fa <Lcd_Write_Char+0x1a>
 2fa:	00 00       	nop
	_delay_ms(1);
	PORTC &= ~(1<<PORTC1);    // E = 0
 2fc:	88 b1       	in	r24, 0x08	; 8
 2fe:	8d 7f       	andi	r24, 0xFD	; 253
 300:	88 b9       	out	0x08, r24	; 8
 302:	8f e9       	ldi	r24, 0x9F	; 159
 304:	9f e0       	ldi	r25, 0x0F	; 15
 306:	01 97       	sbiw	r24, 0x01	; 1
 308:	f1 f7       	brne	.-4      	; 0x306 <Lcd_Write_Char+0x26>
 30a:	00 c0       	rjmp	.+0      	; 0x30c <Lcd_Write_Char+0x2c>
 30c:	00 00       	nop
 30e:	08 95       	ret

00000310 <Lcd_Write_String>:
	_delay_ms(1);
}


void Lcd_Write_String(char *a) //Usando punteros, ya que, estos almacenan por ejemplo *dato = hola\0, al final siempre llevan un caracter nulo
{
 310:	0f 93       	push	r16
 312:	1f 93       	push	r17
 314:	cf 93       	push	r28
 316:	df 93       	push	r29
 318:	8c 01       	movw	r16, r24
	int i;
	for(i=0; a[i]!='\0'; i++)   //Se recorre todo el puntero, hasta que el valor sea nulo
 31a:	c0 e0       	ldi	r28, 0x00	; 0
 31c:	d0 e0       	ldi	r29, 0x00	; 0
 31e:	03 c0       	rjmp	.+6      	; 0x326 <Lcd_Write_String+0x16>
	Lcd_Write_Char(a[i]);
 320:	0e 94 70 01 	call	0x2e0	; 0x2e0 <Lcd_Write_Char>


void Lcd_Write_String(char *a) //Usando punteros, ya que, estos almacenan por ejemplo *dato = hola\0, al final siempre llevan un caracter nulo
{
	int i;
	for(i=0; a[i]!='\0'; i++)   //Se recorre todo el puntero, hasta que el valor sea nulo
 324:	21 96       	adiw	r28, 0x01	; 1
 326:	f8 01       	movw	r30, r16
 328:	ec 0f       	add	r30, r28
 32a:	fd 1f       	adc	r31, r29
 32c:	80 81       	ld	r24, Z
 32e:	81 11       	cpse	r24, r1
 330:	f7 cf       	rjmp	.-18     	; 0x320 <Lcd_Write_String+0x10>
	Lcd_Write_Char(a[i]);
}
 332:	df 91       	pop	r29
 334:	cf 91       	pop	r28
 336:	1f 91       	pop	r17
 338:	0f 91       	pop	r16
 33a:	08 95       	ret

0000033c <setup>:
void actualizarLista(char *lista, int valor) {
	lista[0] = '0' + (valor / 100);
	lista[1] = '0' + ((valor / 10) % 10);
	lista[2] = '0' + (valor % 10);
	lista[3] = '\0';
}
 33c:	0f 93       	push	r16
 33e:	f8 94       	cli
 340:	8a b1       	in	r24, 0x0a	; 10
 342:	8c 6f       	ori	r24, 0xFC	; 252
 344:	8a b9       	out	0x0a, r24	; 10
 346:	1b b8       	out	0x0b, r1	; 11
 348:	84 b1       	in	r24, 0x04	; 4
 34a:	83 60       	ori	r24, 0x03	; 3
 34c:	84 b9       	out	0x04, r24	; 4
 34e:	85 b1       	in	r24, 0x05	; 5
 350:	8c 7f       	andi	r24, 0xFC	; 252
 352:	85 b9       	out	0x05, r24	; 5
 354:	87 b1       	in	r24, 0x07	; 7
 356:	83 60       	ori	r24, 0x03	; 3
 358:	87 b9       	out	0x07, r24	; 7
 35a:	88 b1       	in	r24, 0x08	; 8
 35c:	8c 7f       	andi	r24, 0xFC	; 252
 35e:	88 b9       	out	0x08, r24	; 8
 360:	0e 94 27 01 	call	0x24e	; 0x24e <Lcd_Init8bits>
 364:	0e 94 6c 01 	call	0x2d8	; 0x2d8 <Lcd_Clear>
 368:	40 91 10 01 	lds	r20, 0x0110	; 0x800110 <canal_ADC>
 36c:	00 e8       	ldi	r16, 0x80	; 128
 36e:	21 e0       	ldi	r18, 0x01	; 1
 370:	65 e0       	ldi	r22, 0x05	; 5
 372:	81 e0       	ldi	r24, 0x01	; 1
 374:	0e 94 5b 00 	call	0xb6	; 0xb6 <ADC_init>
 378:	78 94       	sei
 37a:	0f 91       	pop	r16
 37c:	08 95       	ret

0000037e <actualizarVoltaje>:
 37e:	8f 92       	push	r8
 380:	9f 92       	push	r9
 382:	af 92       	push	r10
 384:	bf 92       	push	r11
 386:	cf 92       	push	r12
 388:	df 92       	push	r13
 38a:	ef 92       	push	r14
 38c:	ff 92       	push	r15
 38e:	0f 93       	push	r16
 390:	1f 93       	push	r17
 392:	cf 93       	push	r28
 394:	df 93       	push	r29
 396:	ec 01       	movw	r28, r24
 398:	70 e0       	ldi	r23, 0x00	; 0
 39a:	80 e0       	ldi	r24, 0x00	; 0
 39c:	90 e0       	ldi	r25, 0x00	; 0
 39e:	0e 94 af 04 	call	0x95e	; 0x95e <__floatsisf>
 3a2:	20 e0       	ldi	r18, 0x00	; 0
 3a4:	30 e0       	ldi	r19, 0x00	; 0
 3a6:	40 ea       	ldi	r20, 0xA0	; 160
 3a8:	50 e4       	ldi	r21, 0x40	; 64
 3aa:	0e 94 3b 05 	call	0xa76	; 0xa76 <__mulsf3>
 3ae:	20 e0       	ldi	r18, 0x00	; 0
 3b0:	30 e0       	ldi	r19, 0x00	; 0
 3b2:	4f e7       	ldi	r20, 0x7F	; 127
 3b4:	53 e4       	ldi	r21, 0x43	; 67
 3b6:	0e 94 0c 04 	call	0x818	; 0x818 <__divsf3>
 3ba:	4b 01       	movw	r8, r22
 3bc:	5c 01       	movw	r10, r24
 3be:	0e 94 7e 04 	call	0x8fc	; 0x8fc <__fixunssfsi>
 3c2:	6b 01       	movw	r12, r22
 3c4:	7c 01       	movw	r14, r24
 3c6:	8b 01       	movw	r16, r22
 3c8:	80 e0       	ldi	r24, 0x00	; 0
 3ca:	90 e0       	ldi	r25, 0x00	; 0
 3cc:	0e 94 ad 04 	call	0x95a	; 0x95a <__floatunsisf>
 3d0:	9b 01       	movw	r18, r22
 3d2:	ac 01       	movw	r20, r24
 3d4:	c5 01       	movw	r24, r10
 3d6:	b4 01       	movw	r22, r8
 3d8:	0e 94 9f 03 	call	0x73e	; 0x73e <__subsf3>
 3dc:	20 e0       	ldi	r18, 0x00	; 0
 3de:	30 e0       	ldi	r19, 0x00	; 0
 3e0:	48 ec       	ldi	r20, 0xC8	; 200
 3e2:	52 e4       	ldi	r21, 0x42	; 66
 3e4:	0e 94 3b 05 	call	0xa76	; 0xa76 <__mulsf3>
 3e8:	0e 94 7e 04 	call	0x8fc	; 0x8fc <__fixunssfsi>
 3ec:	4b 01       	movw	r8, r22
 3ee:	5c 01       	movw	r10, r24
 3f0:	0a 30       	cpi	r16, 0x0A	; 10
 3f2:	11 05       	cpc	r17, r1
 3f4:	40 f5       	brcc	.+80     	; 0x446 <__EEPROM_REGION_LENGTH__+0x46>
 3f6:	80 e3       	ldi	r24, 0x30	; 48
 3f8:	8c 0d       	add	r24, r12
 3fa:	88 83       	st	Y, r24
 3fc:	8e e2       	ldi	r24, 0x2E	; 46
 3fe:	89 83       	std	Y+1, r24	; 0x01
 400:	94 01       	movw	r18, r8
 402:	ad ec       	ldi	r26, 0xCD	; 205
 404:	bc ec       	ldi	r27, 0xCC	; 204
 406:	0e 94 d0 05 	call	0xba0	; 0xba0 <__umulhisi3>
 40a:	ac 01       	movw	r20, r24
 40c:	56 95       	lsr	r21
 40e:	47 95       	ror	r20
 410:	56 95       	lsr	r21
 412:	47 95       	ror	r20
 414:	56 95       	lsr	r21
 416:	47 95       	ror	r20
 418:	80 e3       	ldi	r24, 0x30	; 48
 41a:	84 0f       	add	r24, r20
 41c:	8a 83       	std	Y+2, r24	; 0x02
 41e:	ca 01       	movw	r24, r20
 420:	88 0f       	add	r24, r24
 422:	99 1f       	adc	r25, r25
 424:	44 0f       	add	r20, r20
 426:	55 1f       	adc	r21, r21
 428:	44 0f       	add	r20, r20
 42a:	55 1f       	adc	r21, r21
 42c:	44 0f       	add	r20, r20
 42e:	55 1f       	adc	r21, r21
 430:	48 0f       	add	r20, r24
 432:	59 1f       	adc	r21, r25
 434:	c4 01       	movw	r24, r8
 436:	84 1b       	sub	r24, r20
 438:	95 0b       	sbc	r25, r21
 43a:	80 5d       	subi	r24, 0xD0	; 208
 43c:	8b 83       	std	Y+3, r24	; 0x03
 43e:	86 e5       	ldi	r24, 0x56	; 86
 440:	8c 83       	std	Y+4, r24	; 0x04
 442:	1d 82       	std	Y+5, r1	; 0x05
 444:	41 c0       	rjmp	.+130    	; 0x4c8 <__EEPROM_REGION_LENGTH__+0xc8>
 446:	96 01       	movw	r18, r12
 448:	ad ec       	ldi	r26, 0xCD	; 205
 44a:	bc ec       	ldi	r27, 0xCC	; 204
 44c:	0e 94 d0 05 	call	0xba0	; 0xba0 <__umulhisi3>
 450:	ac 01       	movw	r20, r24
 452:	56 95       	lsr	r21
 454:	47 95       	ror	r20
 456:	56 95       	lsr	r21
 458:	47 95       	ror	r20
 45a:	56 95       	lsr	r21
 45c:	47 95       	ror	r20
 45e:	80 e3       	ldi	r24, 0x30	; 48
 460:	84 0f       	add	r24, r20
 462:	88 83       	st	Y, r24
 464:	ca 01       	movw	r24, r20
 466:	88 0f       	add	r24, r24
 468:	99 1f       	adc	r25, r25
 46a:	44 0f       	add	r20, r20
 46c:	55 1f       	adc	r21, r21
 46e:	44 0f       	add	r20, r20
 470:	55 1f       	adc	r21, r21
 472:	44 0f       	add	r20, r20
 474:	55 1f       	adc	r21, r21
 476:	48 0f       	add	r20, r24
 478:	59 1f       	adc	r21, r25
 47a:	c6 01       	movw	r24, r12
 47c:	84 1b       	sub	r24, r20
 47e:	95 0b       	sbc	r25, r21
 480:	80 5d       	subi	r24, 0xD0	; 208
 482:	89 83       	std	Y+1, r24	; 0x01
 484:	8e e2       	ldi	r24, 0x2E	; 46
 486:	8a 83       	std	Y+2, r24	; 0x02
 488:	94 01       	movw	r18, r8
 48a:	0e 94 d0 05 	call	0xba0	; 0xba0 <__umulhisi3>
 48e:	ac 01       	movw	r20, r24
 490:	56 95       	lsr	r21
 492:	47 95       	ror	r20
 494:	56 95       	lsr	r21
 496:	47 95       	ror	r20
 498:	56 95       	lsr	r21
 49a:	47 95       	ror	r20
 49c:	80 e3       	ldi	r24, 0x30	; 48
 49e:	84 0f       	add	r24, r20
 4a0:	8b 83       	std	Y+3, r24	; 0x03
 4a2:	ca 01       	movw	r24, r20
 4a4:	88 0f       	add	r24, r24
 4a6:	99 1f       	adc	r25, r25
 4a8:	44 0f       	add	r20, r20
 4aa:	55 1f       	adc	r21, r21
 4ac:	44 0f       	add	r20, r20
 4ae:	55 1f       	adc	r21, r21
 4b0:	44 0f       	add	r20, r20
 4b2:	55 1f       	adc	r21, r21
 4b4:	48 0f       	add	r20, r24
 4b6:	59 1f       	adc	r21, r25
 4b8:	c4 01       	movw	r24, r8
 4ba:	84 1b       	sub	r24, r20
 4bc:	95 0b       	sbc	r25, r21
 4be:	80 5d       	subi	r24, 0xD0	; 208
 4c0:	8c 83       	std	Y+4, r24	; 0x04
 4c2:	86 e5       	ldi	r24, 0x56	; 86
 4c4:	8d 83       	std	Y+5, r24	; 0x05
 4c6:	1e 82       	std	Y+6, r1	; 0x06
 4c8:	df 91       	pop	r29
 4ca:	cf 91       	pop	r28
 4cc:	1f 91       	pop	r17
 4ce:	0f 91       	pop	r16
 4d0:	ff 90       	pop	r15
 4d2:	ef 90       	pop	r14
 4d4:	df 90       	pop	r13
 4d6:	cf 90       	pop	r12
 4d8:	bf 90       	pop	r11
 4da:	af 90       	pop	r10
 4dc:	9f 90       	pop	r9
 4de:	8f 90       	pop	r8
 4e0:	08 95       	ret

000004e2 <actualizarVoltajeS2>:
 4e2:	cf 92       	push	r12
 4e4:	df 92       	push	r13
 4e6:	ef 92       	push	r14
 4e8:	ff 92       	push	r15
 4ea:	cf 93       	push	r28
 4ec:	df 93       	push	r29
 4ee:	ec 01       	movw	r28, r24
 4f0:	26 2f       	mov	r18, r22
 4f2:	30 e0       	ldi	r19, 0x00	; 0
 4f4:	af ef       	ldi	r26, 0xFF	; 255
 4f6:	b3 e0       	ldi	r27, 0x03	; 3
 4f8:	0e 94 d0 05 	call	0xba0	; 0xba0 <__umulhisi3>
 4fc:	2f ef       	ldi	r18, 0xFF	; 255
 4fe:	30 e0       	ldi	r19, 0x00	; 0
 500:	40 e0       	ldi	r20, 0x00	; 0
 502:	50 e0       	ldi	r21, 0x00	; 0
 504:	0e 94 a8 05 	call	0xb50	; 0xb50 <__udivmodsi4>
 508:	69 01       	movw	r12, r18
 50a:	7a 01       	movw	r14, r20
 50c:	36 95       	lsr	r19
 50e:	27 95       	ror	r18
 510:	36 95       	lsr	r19
 512:	27 95       	ror	r18
 514:	36 95       	lsr	r19
 516:	27 95       	ror	r18
 518:	a5 ec       	ldi	r26, 0xC5	; 197
 51a:	b0 e2       	ldi	r27, 0x20	; 32
 51c:	0e 94 d0 05 	call	0xba0	; 0xba0 <__umulhisi3>
 520:	92 95       	swap	r25
 522:	82 95       	swap	r24
 524:	8f 70       	andi	r24, 0x0F	; 15
 526:	89 27       	eor	r24, r25
 528:	9f 70       	andi	r25, 0x0F	; 15
 52a:	89 27       	eor	r24, r25
 52c:	80 5d       	subi	r24, 0xD0	; 208
 52e:	88 83       	st	Y, r24
 530:	96 01       	movw	r18, r12
 532:	36 95       	lsr	r19
 534:	27 95       	ror	r18
 536:	36 95       	lsr	r19
 538:	27 95       	ror	r18
 53a:	ab e7       	ldi	r26, 0x7B	; 123
 53c:	b4 e1       	ldi	r27, 0x14	; 20
 53e:	0e 94 d0 05 	call	0xba0	; 0xba0 <__umulhisi3>
 542:	ac 01       	movw	r20, r24
 544:	56 95       	lsr	r21
 546:	47 95       	ror	r20
 548:	9a 01       	movw	r18, r20
 54a:	ad ec       	ldi	r26, 0xCD	; 205
 54c:	bc ec       	ldi	r27, 0xCC	; 204
 54e:	0e 94 d0 05 	call	0xba0	; 0xba0 <__umulhisi3>
 552:	96 95       	lsr	r25
 554:	87 95       	ror	r24
 556:	96 95       	lsr	r25
 558:	87 95       	ror	r24
 55a:	96 95       	lsr	r25
 55c:	87 95       	ror	r24
 55e:	9c 01       	movw	r18, r24
 560:	22 0f       	add	r18, r18
 562:	33 1f       	adc	r19, r19
 564:	88 0f       	add	r24, r24
 566:	99 1f       	adc	r25, r25
 568:	88 0f       	add	r24, r24
 56a:	99 1f       	adc	r25, r25
 56c:	88 0f       	add	r24, r24
 56e:	99 1f       	adc	r25, r25
 570:	82 0f       	add	r24, r18
 572:	93 1f       	adc	r25, r19
 574:	9a 01       	movw	r18, r20
 576:	28 1b       	sub	r18, r24
 578:	39 0b       	sbc	r19, r25
 57a:	c9 01       	movw	r24, r18
 57c:	80 5d       	subi	r24, 0xD0	; 208
 57e:	89 83       	std	Y+1, r24	; 0x01
 580:	96 01       	movw	r18, r12
 582:	0e 94 d0 05 	call	0xba0	; 0xba0 <__umulhisi3>
 586:	ac 01       	movw	r20, r24
 588:	56 95       	lsr	r21
 58a:	47 95       	ror	r20
 58c:	56 95       	lsr	r21
 58e:	47 95       	ror	r20
 590:	56 95       	lsr	r21
 592:	47 95       	ror	r20
 594:	9a 01       	movw	r18, r20
 596:	0e 94 d0 05 	call	0xba0	; 0xba0 <__umulhisi3>
 59a:	96 95       	lsr	r25
 59c:	87 95       	ror	r24
 59e:	96 95       	lsr	r25
 5a0:	87 95       	ror	r24
 5a2:	96 95       	lsr	r25
 5a4:	87 95       	ror	r24
 5a6:	9c 01       	movw	r18, r24
 5a8:	22 0f       	add	r18, r18
 5aa:	33 1f       	adc	r19, r19
 5ac:	88 0f       	add	r24, r24
 5ae:	99 1f       	adc	r25, r25
 5b0:	88 0f       	add	r24, r24
 5b2:	99 1f       	adc	r25, r25
 5b4:	88 0f       	add	r24, r24
 5b6:	99 1f       	adc	r25, r25
 5b8:	82 0f       	add	r24, r18
 5ba:	93 1f       	adc	r25, r19
 5bc:	9a 01       	movw	r18, r20
 5be:	28 1b       	sub	r18, r24
 5c0:	39 0b       	sbc	r19, r25
 5c2:	c9 01       	movw	r24, r18
 5c4:	80 5d       	subi	r24, 0xD0	; 208
 5c6:	8a 83       	std	Y+2, r24	; 0x02
 5c8:	ca 01       	movw	r24, r20
 5ca:	88 0f       	add	r24, r24
 5cc:	99 1f       	adc	r25, r25
 5ce:	44 0f       	add	r20, r20
 5d0:	55 1f       	adc	r21, r21
 5d2:	44 0f       	add	r20, r20
 5d4:	55 1f       	adc	r21, r21
 5d6:	44 0f       	add	r20, r20
 5d8:	55 1f       	adc	r21, r21
 5da:	48 0f       	add	r20, r24
 5dc:	59 1f       	adc	r21, r25
 5de:	c6 01       	movw	r24, r12
 5e0:	84 1b       	sub	r24, r20
 5e2:	95 0b       	sbc	r25, r21
 5e4:	80 5d       	subi	r24, 0xD0	; 208
 5e6:	8b 83       	std	Y+3, r24	; 0x03
 5e8:	1c 82       	std	Y+4, r1	; 0x04
 5ea:	df 91       	pop	r29
 5ec:	cf 91       	pop	r28
 5ee:	ff 90       	pop	r15
 5f0:	ef 90       	pop	r14
 5f2:	df 90       	pop	r13
 5f4:	cf 90       	pop	r12
 5f6:	08 95       	ret

000005f8 <actualizarLCD>:

void actualizarLCD(void) {
	Lcd_Clear();  // Limpiar pantalla
 5f8:	0e 94 6c 01 	call	0x2d8	; 0x2d8 <Lcd_Clear>
	Lcd_Set_Cursor(0, 1);
 5fc:	61 e0       	ldi	r22, 0x01	; 1
 5fe:	80 e0       	ldi	r24, 0x00	; 0
 600:	0e 94 5e 01 	call	0x2bc	; 0x2bc <Lcd_Set_Cursor>
	Lcd_Write_String("S1:");  // Escribir etiqueta de Sensor 1
 604:	81 e1       	ldi	r24, 0x11	; 17
 606:	91 e0       	ldi	r25, 0x01	; 1
 608:	0e 94 88 01 	call	0x310	; 0x310 <Lcd_Write_String>
	Lcd_Set_Cursor(0, 7);
 60c:	67 e0       	ldi	r22, 0x07	; 7
 60e:	80 e0       	ldi	r24, 0x00	; 0
 610:	0e 94 5e 01 	call	0x2bc	; 0x2bc <Lcd_Set_Cursor>
	Lcd_Write_String("S2:");  // Escribir etiqueta de Sensor 1
 614:	85 e1       	ldi	r24, 0x15	; 21
 616:	91 e0       	ldi	r25, 0x01	; 1
 618:	0e 94 88 01 	call	0x310	; 0x310 <Lcd_Write_String>
	
	// Actualizar las cadenas con los valores actuales
	actualizarVoltaje(lista1, POT1);
 61c:	60 91 1d 01 	lds	r22, 0x011D	; 0x80011d <POT1>
 620:	88 e0       	ldi	r24, 0x08	; 8
 622:	91 e0       	ldi	r25, 0x01	; 1
 624:	0e 94 bf 01 	call	0x37e	; 0x37e <actualizarVoltaje>
	actualizarVoltajeS2(lista2,POT2);
 628:	60 91 1e 01 	lds	r22, 0x011E	; 0x80011e <POT2>
 62c:	80 e0       	ldi	r24, 0x00	; 0
 62e:	91 e0       	ldi	r25, 0x01	; 1
 630:	0e 94 71 02 	call	0x4e2	; 0x4e2 <actualizarVoltajeS2>

	// Mostrar los valores en la LCD
	Lcd_Set_Cursor(1, 1);
 634:	61 e0       	ldi	r22, 0x01	; 1
 636:	81 e0       	ldi	r24, 0x01	; 1
 638:	0e 94 5e 01 	call	0x2bc	; 0x2bc <Lcd_Set_Cursor>
	Lcd_Write_String(lista1);
 63c:	88 e0       	ldi	r24, 0x08	; 8
 63e:	91 e0       	ldi	r25, 0x01	; 1
 640:	0e 94 88 01 	call	0x310	; 0x310 <Lcd_Write_String>
	Lcd_Set_Cursor(1, 7);
 644:	67 e0       	ldi	r22, 0x07	; 7
 646:	81 e0       	ldi	r24, 0x01	; 1
 648:	0e 94 5e 01 	call	0x2bc	; 0x2bc <Lcd_Set_Cursor>
	Lcd_Write_String(lista2);
 64c:	80 e0       	ldi	r24, 0x00	; 0
 64e:	91 e0       	ldi	r25, 0x01	; 1
 650:	0e 94 88 01 	call	0x310	; 0x310 <Lcd_Write_String>
 654:	08 95       	ret

00000656 <main>:
void actualizarLCD(void);
void actualizarLista(char *lista, int valor);

int main(void)
{
	setup();
 656:	0e 94 9e 01 	call	0x33c	; 0x33c <setup>
	  //Prueba de escritura del LCD
	 // Posicionar cursor y escribir
	 Lcd_Set_Cursor(0, 0);            // L?nea 1, columna 0
	 Lcd_Write_String("Hola");
	 */
	actualizarLCD();
 65a:	0e 94 fc 02 	call	0x5f8	; 0x5f8 <actualizarLCD>
    while (1) 
    {
	
		
		 if (POT1 != prePOT1)
 65e:	90 91 1d 01 	lds	r25, 0x011D	; 0x80011d <POT1>
 662:	80 91 1c 01 	lds	r24, 0x011C	; 0x80011c <prePOT1>
 666:	98 17       	cp	r25, r24
 668:	39 f0       	breq	.+14     	; 0x678 <main+0x22>
		 {
			 prePOT1 = POT1;	//Actualizar el valor actual de pot1 para futura comparación
 66a:	80 91 1d 01 	lds	r24, 0x011D	; 0x80011d <POT1>
 66e:	80 93 1c 01 	sts	0x011C, r24	; 0x80011c <prePOT1>
			 
			 actualizarLCD();
 672:	0e 94 fc 02 	call	0x5f8	; 0x5f8 <actualizarLCD>
 676:	0c c0       	rjmp	.+24     	; 0x690 <main+0x3a>
		 }
		 else if (POT2 != prePOT2){
 678:	90 91 1e 01 	lds	r25, 0x011E	; 0x80011e <POT2>
 67c:	80 91 1a 01 	lds	r24, 0x011A	; 0x80011a <__data_end>
 680:	98 17       	cp	r25, r24
 682:	31 f0       	breq	.+12     	; 0x690 <main+0x3a>
			 prePOT2 = POT2;	//Actualizar el valor actual de pot2 para futura comparación
 684:	80 91 1e 01 	lds	r24, 0x011E	; 0x80011e <POT2>
 688:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <__data_end>
			 actualizarLCD();
 68c:	0e 94 fc 02 	call	0x5f8	; 0x5f8 <actualizarLCD>
 690:	2f ef       	ldi	r18, 0xFF	; 255
 692:	81 ee       	ldi	r24, 0xE1	; 225
 694:	94 e0       	ldi	r25, 0x04	; 4
 696:	21 50       	subi	r18, 0x01	; 1
 698:	80 40       	sbci	r24, 0x00	; 0
 69a:	90 40       	sbci	r25, 0x00	; 0
 69c:	e1 f7       	brne	.-8      	; 0x696 <main+0x40>
 69e:	00 c0       	rjmp	.+0      	; 0x6a0 <main+0x4a>
 6a0:	00 00       	nop
 6a2:	dd cf       	rjmp	.-70     	; 0x65e <main+0x8>

000006a4 <__vector_21>:
	Lcd_Write_String(lista2);
}


/***Subrutinas Interrupt***/
ISR(ADC_vect){
 6a4:	1f 92       	push	r1
 6a6:	0f 92       	push	r0
 6a8:	0f b6       	in	r0, 0x3f	; 63
 6aa:	0f 92       	push	r0
 6ac:	11 24       	eor	r1, r1
 6ae:	0f 93       	push	r16
 6b0:	2f 93       	push	r18
 6b2:	3f 93       	push	r19
 6b4:	4f 93       	push	r20
 6b6:	5f 93       	push	r21
 6b8:	6f 93       	push	r22
 6ba:	7f 93       	push	r23
 6bc:	8f 93       	push	r24
 6be:	9f 93       	push	r25
 6c0:	af 93       	push	r26
 6c2:	bf 93       	push	r27
 6c4:	ef 93       	push	r30
 6c6:	ff 93       	push	r31
	
	//Guardamos el valor de ADC
	valorADC = ADCH;        // Leemos solo ADCH por justificaci?n izquierda
 6c8:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 6cc:	80 93 1b 01 	sts	0x011B, r24	; 0x80011b <valorADC>
	
	//Actualizamos el DutyCycle dependiendo de que canal se haya leido
	switch(canal_ADC){
 6d0:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <canal_ADC>
 6d4:	82 30       	cpi	r24, 0x02	; 2
 6d6:	19 f0       	breq	.+6      	; 0x6de <__vector_21+0x3a>
 6d8:	83 30       	cpi	r24, 0x03	; 3
 6da:	31 f0       	breq	.+12     	; 0x6e8 <__vector_21+0x44>
 6dc:	09 c0       	rjmp	.+18     	; 0x6f0 <__vector_21+0x4c>
		case 2:   // ADC3 = PC3
		POT1 = valorADC;
 6de:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <valorADC>
 6e2:	80 93 1d 01 	sts	0x011D, r24	; 0x80011d <POT1>
		break;
 6e6:	04 c0       	rjmp	.+8      	; 0x6f0 <__vector_21+0x4c>
		case 3:   // si luego usas otro pot
		POT2 = valorADC;
 6e8:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <valorADC>
 6ec:	80 93 1e 01 	sts	0x011E, r24	; 0x80011e <POT2>
		break;
	}

	
	//Multiplexeo de canales de ADC para la proxuma lectura.
	if (canal_ADC>=3){
 6f0:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <canal_ADC>
 6f4:	83 30       	cpi	r24, 0x03	; 3
 6f6:	20 f0       	brcs	.+8      	; 0x700 <__vector_21+0x5c>
		canal_ADC=2;
 6f8:	82 e0       	ldi	r24, 0x02	; 2
 6fa:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <canal_ADC>
 6fe:	05 c0       	rjmp	.+10     	; 0x70a <__vector_21+0x66>
	}
	else {
		canal_ADC++;	//pasamos al siguiente canal
 700:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <canal_ADC>
 704:	8f 5f       	subi	r24, 0xFF	; 255
 706:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <canal_ADC>
	}
	
	//Reconfiguracion del ADC
	ADC_init(ON, Vref_5V,canal_ADC,ON,prescaler_ADC);
 70a:	40 91 10 01 	lds	r20, 0x0110	; 0x800110 <canal_ADC>
 70e:	00 e8       	ldi	r16, 0x80	; 128
 710:	21 e0       	ldi	r18, 0x01	; 1
 712:	65 e0       	ldi	r22, 0x05	; 5
 714:	81 e0       	ldi	r24, 0x01	; 1
 716:	0e 94 5b 00 	call	0xb6	; 0xb6 <ADC_init>
}
 71a:	ff 91       	pop	r31
 71c:	ef 91       	pop	r30
 71e:	bf 91       	pop	r27
 720:	af 91       	pop	r26
 722:	9f 91       	pop	r25
 724:	8f 91       	pop	r24
 726:	7f 91       	pop	r23
 728:	6f 91       	pop	r22
 72a:	5f 91       	pop	r21
 72c:	4f 91       	pop	r20
 72e:	3f 91       	pop	r19
 730:	2f 91       	pop	r18
 732:	0f 91       	pop	r16
 734:	0f 90       	pop	r0
 736:	0f be       	out	0x3f, r0	; 63
 738:	0f 90       	pop	r0
 73a:	1f 90       	pop	r1
 73c:	18 95       	reti

0000073e <__subsf3>:
 73e:	50 58       	subi	r21, 0x80	; 128

00000740 <__addsf3>:
 740:	bb 27       	eor	r27, r27
 742:	aa 27       	eor	r26, r26
 744:	0e 94 b7 03 	call	0x76e	; 0x76e <__addsf3x>
 748:	0c 94 01 05 	jmp	0xa02	; 0xa02 <__fp_round>
 74c:	0e 94 f3 04 	call	0x9e6	; 0x9e6 <__fp_pscA>
 750:	38 f0       	brcs	.+14     	; 0x760 <__addsf3+0x20>
 752:	0e 94 fa 04 	call	0x9f4	; 0x9f4 <__fp_pscB>
 756:	20 f0       	brcs	.+8      	; 0x760 <__addsf3+0x20>
 758:	39 f4       	brne	.+14     	; 0x768 <__addsf3+0x28>
 75a:	9f 3f       	cpi	r25, 0xFF	; 255
 75c:	19 f4       	brne	.+6      	; 0x764 <__addsf3+0x24>
 75e:	26 f4       	brtc	.+8      	; 0x768 <__addsf3+0x28>
 760:	0c 94 f0 04 	jmp	0x9e0	; 0x9e0 <__fp_nan>
 764:	0e f4       	brtc	.+2      	; 0x768 <__addsf3+0x28>
 766:	e0 95       	com	r30
 768:	e7 fb       	bst	r30, 7
 76a:	0c 94 ea 04 	jmp	0x9d4	; 0x9d4 <__fp_inf>

0000076e <__addsf3x>:
 76e:	e9 2f       	mov	r30, r25
 770:	0e 94 12 05 	call	0xa24	; 0xa24 <__fp_split3>
 774:	58 f3       	brcs	.-42     	; 0x74c <__addsf3+0xc>
 776:	ba 17       	cp	r27, r26
 778:	62 07       	cpc	r22, r18
 77a:	73 07       	cpc	r23, r19
 77c:	84 07       	cpc	r24, r20
 77e:	95 07       	cpc	r25, r21
 780:	20 f0       	brcs	.+8      	; 0x78a <__addsf3x+0x1c>
 782:	79 f4       	brne	.+30     	; 0x7a2 <__addsf3x+0x34>
 784:	a6 f5       	brtc	.+104    	; 0x7ee <__addsf3x+0x80>
 786:	0c 94 34 05 	jmp	0xa68	; 0xa68 <__fp_zero>
 78a:	0e f4       	brtc	.+2      	; 0x78e <__addsf3x+0x20>
 78c:	e0 95       	com	r30
 78e:	0b 2e       	mov	r0, r27
 790:	ba 2f       	mov	r27, r26
 792:	a0 2d       	mov	r26, r0
 794:	0b 01       	movw	r0, r22
 796:	b9 01       	movw	r22, r18
 798:	90 01       	movw	r18, r0
 79a:	0c 01       	movw	r0, r24
 79c:	ca 01       	movw	r24, r20
 79e:	a0 01       	movw	r20, r0
 7a0:	11 24       	eor	r1, r1
 7a2:	ff 27       	eor	r31, r31
 7a4:	59 1b       	sub	r21, r25
 7a6:	99 f0       	breq	.+38     	; 0x7ce <__addsf3x+0x60>
 7a8:	59 3f       	cpi	r21, 0xF9	; 249
 7aa:	50 f4       	brcc	.+20     	; 0x7c0 <__addsf3x+0x52>
 7ac:	50 3e       	cpi	r21, 0xE0	; 224
 7ae:	68 f1       	brcs	.+90     	; 0x80a <__DATA_REGION_LENGTH__+0xa>
 7b0:	1a 16       	cp	r1, r26
 7b2:	f0 40       	sbci	r31, 0x00	; 0
 7b4:	a2 2f       	mov	r26, r18
 7b6:	23 2f       	mov	r18, r19
 7b8:	34 2f       	mov	r19, r20
 7ba:	44 27       	eor	r20, r20
 7bc:	58 5f       	subi	r21, 0xF8	; 248
 7be:	f3 cf       	rjmp	.-26     	; 0x7a6 <__addsf3x+0x38>
 7c0:	46 95       	lsr	r20
 7c2:	37 95       	ror	r19
 7c4:	27 95       	ror	r18
 7c6:	a7 95       	ror	r26
 7c8:	f0 40       	sbci	r31, 0x00	; 0
 7ca:	53 95       	inc	r21
 7cc:	c9 f7       	brne	.-14     	; 0x7c0 <__addsf3x+0x52>
 7ce:	7e f4       	brtc	.+30     	; 0x7ee <__addsf3x+0x80>
 7d0:	1f 16       	cp	r1, r31
 7d2:	ba 0b       	sbc	r27, r26
 7d4:	62 0b       	sbc	r22, r18
 7d6:	73 0b       	sbc	r23, r19
 7d8:	84 0b       	sbc	r24, r20
 7da:	ba f0       	brmi	.+46     	; 0x80a <__DATA_REGION_LENGTH__+0xa>
 7dc:	91 50       	subi	r25, 0x01	; 1
 7de:	a1 f0       	breq	.+40     	; 0x808 <__DATA_REGION_LENGTH__+0x8>
 7e0:	ff 0f       	add	r31, r31
 7e2:	bb 1f       	adc	r27, r27
 7e4:	66 1f       	adc	r22, r22
 7e6:	77 1f       	adc	r23, r23
 7e8:	88 1f       	adc	r24, r24
 7ea:	c2 f7       	brpl	.-16     	; 0x7dc <__addsf3x+0x6e>
 7ec:	0e c0       	rjmp	.+28     	; 0x80a <__DATA_REGION_LENGTH__+0xa>
 7ee:	ba 0f       	add	r27, r26
 7f0:	62 1f       	adc	r22, r18
 7f2:	73 1f       	adc	r23, r19
 7f4:	84 1f       	adc	r24, r20
 7f6:	48 f4       	brcc	.+18     	; 0x80a <__DATA_REGION_LENGTH__+0xa>
 7f8:	87 95       	ror	r24
 7fa:	77 95       	ror	r23
 7fc:	67 95       	ror	r22
 7fe:	b7 95       	ror	r27
 800:	f7 95       	ror	r31
 802:	9e 3f       	cpi	r25, 0xFE	; 254
 804:	08 f0       	brcs	.+2      	; 0x808 <__DATA_REGION_LENGTH__+0x8>
 806:	b0 cf       	rjmp	.-160    	; 0x768 <__addsf3+0x28>
 808:	93 95       	inc	r25
 80a:	88 0f       	add	r24, r24
 80c:	08 f0       	brcs	.+2      	; 0x810 <__DATA_REGION_LENGTH__+0x10>
 80e:	99 27       	eor	r25, r25
 810:	ee 0f       	add	r30, r30
 812:	97 95       	ror	r25
 814:	87 95       	ror	r24
 816:	08 95       	ret

00000818 <__divsf3>:
 818:	0e 94 20 04 	call	0x840	; 0x840 <__divsf3x>
 81c:	0c 94 01 05 	jmp	0xa02	; 0xa02 <__fp_round>
 820:	0e 94 fa 04 	call	0x9f4	; 0x9f4 <__fp_pscB>
 824:	58 f0       	brcs	.+22     	; 0x83c <__divsf3+0x24>
 826:	0e 94 f3 04 	call	0x9e6	; 0x9e6 <__fp_pscA>
 82a:	40 f0       	brcs	.+16     	; 0x83c <__divsf3+0x24>
 82c:	29 f4       	brne	.+10     	; 0x838 <__divsf3+0x20>
 82e:	5f 3f       	cpi	r21, 0xFF	; 255
 830:	29 f0       	breq	.+10     	; 0x83c <__divsf3+0x24>
 832:	0c 94 ea 04 	jmp	0x9d4	; 0x9d4 <__fp_inf>
 836:	51 11       	cpse	r21, r1
 838:	0c 94 35 05 	jmp	0xa6a	; 0xa6a <__fp_szero>
 83c:	0c 94 f0 04 	jmp	0x9e0	; 0x9e0 <__fp_nan>

00000840 <__divsf3x>:
 840:	0e 94 12 05 	call	0xa24	; 0xa24 <__fp_split3>
 844:	68 f3       	brcs	.-38     	; 0x820 <__divsf3+0x8>

00000846 <__divsf3_pse>:
 846:	99 23       	and	r25, r25
 848:	b1 f3       	breq	.-20     	; 0x836 <__divsf3+0x1e>
 84a:	55 23       	and	r21, r21
 84c:	91 f3       	breq	.-28     	; 0x832 <__divsf3+0x1a>
 84e:	95 1b       	sub	r25, r21
 850:	55 0b       	sbc	r21, r21
 852:	bb 27       	eor	r27, r27
 854:	aa 27       	eor	r26, r26
 856:	62 17       	cp	r22, r18
 858:	73 07       	cpc	r23, r19
 85a:	84 07       	cpc	r24, r20
 85c:	38 f0       	brcs	.+14     	; 0x86c <__divsf3_pse+0x26>
 85e:	9f 5f       	subi	r25, 0xFF	; 255
 860:	5f 4f       	sbci	r21, 0xFF	; 255
 862:	22 0f       	add	r18, r18
 864:	33 1f       	adc	r19, r19
 866:	44 1f       	adc	r20, r20
 868:	aa 1f       	adc	r26, r26
 86a:	a9 f3       	breq	.-22     	; 0x856 <__divsf3_pse+0x10>
 86c:	35 d0       	rcall	.+106    	; 0x8d8 <__divsf3_pse+0x92>
 86e:	0e 2e       	mov	r0, r30
 870:	3a f0       	brmi	.+14     	; 0x880 <__divsf3_pse+0x3a>
 872:	e0 e8       	ldi	r30, 0x80	; 128
 874:	32 d0       	rcall	.+100    	; 0x8da <__divsf3_pse+0x94>
 876:	91 50       	subi	r25, 0x01	; 1
 878:	50 40       	sbci	r21, 0x00	; 0
 87a:	e6 95       	lsr	r30
 87c:	00 1c       	adc	r0, r0
 87e:	ca f7       	brpl	.-14     	; 0x872 <__divsf3_pse+0x2c>
 880:	2b d0       	rcall	.+86     	; 0x8d8 <__divsf3_pse+0x92>
 882:	fe 2f       	mov	r31, r30
 884:	29 d0       	rcall	.+82     	; 0x8d8 <__divsf3_pse+0x92>
 886:	66 0f       	add	r22, r22
 888:	77 1f       	adc	r23, r23
 88a:	88 1f       	adc	r24, r24
 88c:	bb 1f       	adc	r27, r27
 88e:	26 17       	cp	r18, r22
 890:	37 07       	cpc	r19, r23
 892:	48 07       	cpc	r20, r24
 894:	ab 07       	cpc	r26, r27
 896:	b0 e8       	ldi	r27, 0x80	; 128
 898:	09 f0       	breq	.+2      	; 0x89c <__divsf3_pse+0x56>
 89a:	bb 0b       	sbc	r27, r27
 89c:	80 2d       	mov	r24, r0
 89e:	bf 01       	movw	r22, r30
 8a0:	ff 27       	eor	r31, r31
 8a2:	93 58       	subi	r25, 0x83	; 131
 8a4:	5f 4f       	sbci	r21, 0xFF	; 255
 8a6:	3a f0       	brmi	.+14     	; 0x8b6 <__divsf3_pse+0x70>
 8a8:	9e 3f       	cpi	r25, 0xFE	; 254
 8aa:	51 05       	cpc	r21, r1
 8ac:	78 f0       	brcs	.+30     	; 0x8cc <__divsf3_pse+0x86>
 8ae:	0c 94 ea 04 	jmp	0x9d4	; 0x9d4 <__fp_inf>
 8b2:	0c 94 35 05 	jmp	0xa6a	; 0xa6a <__fp_szero>
 8b6:	5f 3f       	cpi	r21, 0xFF	; 255
 8b8:	e4 f3       	brlt	.-8      	; 0x8b2 <__divsf3_pse+0x6c>
 8ba:	98 3e       	cpi	r25, 0xE8	; 232
 8bc:	d4 f3       	brlt	.-12     	; 0x8b2 <__divsf3_pse+0x6c>
 8be:	86 95       	lsr	r24
 8c0:	77 95       	ror	r23
 8c2:	67 95       	ror	r22
 8c4:	b7 95       	ror	r27
 8c6:	f7 95       	ror	r31
 8c8:	9f 5f       	subi	r25, 0xFF	; 255
 8ca:	c9 f7       	brne	.-14     	; 0x8be <__divsf3_pse+0x78>
 8cc:	88 0f       	add	r24, r24
 8ce:	91 1d       	adc	r25, r1
 8d0:	96 95       	lsr	r25
 8d2:	87 95       	ror	r24
 8d4:	97 f9       	bld	r25, 7
 8d6:	08 95       	ret
 8d8:	e1 e0       	ldi	r30, 0x01	; 1
 8da:	66 0f       	add	r22, r22
 8dc:	77 1f       	adc	r23, r23
 8de:	88 1f       	adc	r24, r24
 8e0:	bb 1f       	adc	r27, r27
 8e2:	62 17       	cp	r22, r18
 8e4:	73 07       	cpc	r23, r19
 8e6:	84 07       	cpc	r24, r20
 8e8:	ba 07       	cpc	r27, r26
 8ea:	20 f0       	brcs	.+8      	; 0x8f4 <__divsf3_pse+0xae>
 8ec:	62 1b       	sub	r22, r18
 8ee:	73 0b       	sbc	r23, r19
 8f0:	84 0b       	sbc	r24, r20
 8f2:	ba 0b       	sbc	r27, r26
 8f4:	ee 1f       	adc	r30, r30
 8f6:	88 f7       	brcc	.-30     	; 0x8da <__divsf3_pse+0x94>
 8f8:	e0 95       	com	r30
 8fa:	08 95       	ret

000008fc <__fixunssfsi>:
 8fc:	0e 94 1a 05 	call	0xa34	; 0xa34 <__fp_splitA>
 900:	88 f0       	brcs	.+34     	; 0x924 <__stack+0x25>
 902:	9f 57       	subi	r25, 0x7F	; 127
 904:	98 f0       	brcs	.+38     	; 0x92c <__stack+0x2d>
 906:	b9 2f       	mov	r27, r25
 908:	99 27       	eor	r25, r25
 90a:	b7 51       	subi	r27, 0x17	; 23
 90c:	b0 f0       	brcs	.+44     	; 0x93a <__stack+0x3b>
 90e:	e1 f0       	breq	.+56     	; 0x948 <__stack+0x49>
 910:	66 0f       	add	r22, r22
 912:	77 1f       	adc	r23, r23
 914:	88 1f       	adc	r24, r24
 916:	99 1f       	adc	r25, r25
 918:	1a f0       	brmi	.+6      	; 0x920 <__stack+0x21>
 91a:	ba 95       	dec	r27
 91c:	c9 f7       	brne	.-14     	; 0x910 <__stack+0x11>
 91e:	14 c0       	rjmp	.+40     	; 0x948 <__stack+0x49>
 920:	b1 30       	cpi	r27, 0x01	; 1
 922:	91 f0       	breq	.+36     	; 0x948 <__stack+0x49>
 924:	0e 94 34 05 	call	0xa68	; 0xa68 <__fp_zero>
 928:	b1 e0       	ldi	r27, 0x01	; 1
 92a:	08 95       	ret
 92c:	0c 94 34 05 	jmp	0xa68	; 0xa68 <__fp_zero>
 930:	67 2f       	mov	r22, r23
 932:	78 2f       	mov	r23, r24
 934:	88 27       	eor	r24, r24
 936:	b8 5f       	subi	r27, 0xF8	; 248
 938:	39 f0       	breq	.+14     	; 0x948 <__stack+0x49>
 93a:	b9 3f       	cpi	r27, 0xF9	; 249
 93c:	cc f3       	brlt	.-14     	; 0x930 <__stack+0x31>
 93e:	86 95       	lsr	r24
 940:	77 95       	ror	r23
 942:	67 95       	ror	r22
 944:	b3 95       	inc	r27
 946:	d9 f7       	brne	.-10     	; 0x93e <__stack+0x3f>
 948:	3e f4       	brtc	.+14     	; 0x958 <__stack+0x59>
 94a:	90 95       	com	r25
 94c:	80 95       	com	r24
 94e:	70 95       	com	r23
 950:	61 95       	neg	r22
 952:	7f 4f       	sbci	r23, 0xFF	; 255
 954:	8f 4f       	sbci	r24, 0xFF	; 255
 956:	9f 4f       	sbci	r25, 0xFF	; 255
 958:	08 95       	ret

0000095a <__floatunsisf>:
 95a:	e8 94       	clt
 95c:	09 c0       	rjmp	.+18     	; 0x970 <__floatsisf+0x12>

0000095e <__floatsisf>:
 95e:	97 fb       	bst	r25, 7
 960:	3e f4       	brtc	.+14     	; 0x970 <__floatsisf+0x12>
 962:	90 95       	com	r25
 964:	80 95       	com	r24
 966:	70 95       	com	r23
 968:	61 95       	neg	r22
 96a:	7f 4f       	sbci	r23, 0xFF	; 255
 96c:	8f 4f       	sbci	r24, 0xFF	; 255
 96e:	9f 4f       	sbci	r25, 0xFF	; 255
 970:	99 23       	and	r25, r25
 972:	a9 f0       	breq	.+42     	; 0x99e <__floatsisf+0x40>
 974:	f9 2f       	mov	r31, r25
 976:	96 e9       	ldi	r25, 0x96	; 150
 978:	bb 27       	eor	r27, r27
 97a:	93 95       	inc	r25
 97c:	f6 95       	lsr	r31
 97e:	87 95       	ror	r24
 980:	77 95       	ror	r23
 982:	67 95       	ror	r22
 984:	b7 95       	ror	r27
 986:	f1 11       	cpse	r31, r1
 988:	f8 cf       	rjmp	.-16     	; 0x97a <__floatsisf+0x1c>
 98a:	fa f4       	brpl	.+62     	; 0x9ca <__floatsisf+0x6c>
 98c:	bb 0f       	add	r27, r27
 98e:	11 f4       	brne	.+4      	; 0x994 <__floatsisf+0x36>
 990:	60 ff       	sbrs	r22, 0
 992:	1b c0       	rjmp	.+54     	; 0x9ca <__floatsisf+0x6c>
 994:	6f 5f       	subi	r22, 0xFF	; 255
 996:	7f 4f       	sbci	r23, 0xFF	; 255
 998:	8f 4f       	sbci	r24, 0xFF	; 255
 99a:	9f 4f       	sbci	r25, 0xFF	; 255
 99c:	16 c0       	rjmp	.+44     	; 0x9ca <__floatsisf+0x6c>
 99e:	88 23       	and	r24, r24
 9a0:	11 f0       	breq	.+4      	; 0x9a6 <__floatsisf+0x48>
 9a2:	96 e9       	ldi	r25, 0x96	; 150
 9a4:	11 c0       	rjmp	.+34     	; 0x9c8 <__floatsisf+0x6a>
 9a6:	77 23       	and	r23, r23
 9a8:	21 f0       	breq	.+8      	; 0x9b2 <__floatsisf+0x54>
 9aa:	9e e8       	ldi	r25, 0x8E	; 142
 9ac:	87 2f       	mov	r24, r23
 9ae:	76 2f       	mov	r23, r22
 9b0:	05 c0       	rjmp	.+10     	; 0x9bc <__floatsisf+0x5e>
 9b2:	66 23       	and	r22, r22
 9b4:	71 f0       	breq	.+28     	; 0x9d2 <__floatsisf+0x74>
 9b6:	96 e8       	ldi	r25, 0x86	; 134
 9b8:	86 2f       	mov	r24, r22
 9ba:	70 e0       	ldi	r23, 0x00	; 0
 9bc:	60 e0       	ldi	r22, 0x00	; 0
 9be:	2a f0       	brmi	.+10     	; 0x9ca <__floatsisf+0x6c>
 9c0:	9a 95       	dec	r25
 9c2:	66 0f       	add	r22, r22
 9c4:	77 1f       	adc	r23, r23
 9c6:	88 1f       	adc	r24, r24
 9c8:	da f7       	brpl	.-10     	; 0x9c0 <__floatsisf+0x62>
 9ca:	88 0f       	add	r24, r24
 9cc:	96 95       	lsr	r25
 9ce:	87 95       	ror	r24
 9d0:	97 f9       	bld	r25, 7
 9d2:	08 95       	ret

000009d4 <__fp_inf>:
 9d4:	97 f9       	bld	r25, 7
 9d6:	9f 67       	ori	r25, 0x7F	; 127
 9d8:	80 e8       	ldi	r24, 0x80	; 128
 9da:	70 e0       	ldi	r23, 0x00	; 0
 9dc:	60 e0       	ldi	r22, 0x00	; 0
 9de:	08 95       	ret

000009e0 <__fp_nan>:
 9e0:	9f ef       	ldi	r25, 0xFF	; 255
 9e2:	80 ec       	ldi	r24, 0xC0	; 192
 9e4:	08 95       	ret

000009e6 <__fp_pscA>:
 9e6:	00 24       	eor	r0, r0
 9e8:	0a 94       	dec	r0
 9ea:	16 16       	cp	r1, r22
 9ec:	17 06       	cpc	r1, r23
 9ee:	18 06       	cpc	r1, r24
 9f0:	09 06       	cpc	r0, r25
 9f2:	08 95       	ret

000009f4 <__fp_pscB>:
 9f4:	00 24       	eor	r0, r0
 9f6:	0a 94       	dec	r0
 9f8:	12 16       	cp	r1, r18
 9fa:	13 06       	cpc	r1, r19
 9fc:	14 06       	cpc	r1, r20
 9fe:	05 06       	cpc	r0, r21
 a00:	08 95       	ret

00000a02 <__fp_round>:
 a02:	09 2e       	mov	r0, r25
 a04:	03 94       	inc	r0
 a06:	00 0c       	add	r0, r0
 a08:	11 f4       	brne	.+4      	; 0xa0e <__fp_round+0xc>
 a0a:	88 23       	and	r24, r24
 a0c:	52 f0       	brmi	.+20     	; 0xa22 <__fp_round+0x20>
 a0e:	bb 0f       	add	r27, r27
 a10:	40 f4       	brcc	.+16     	; 0xa22 <__fp_round+0x20>
 a12:	bf 2b       	or	r27, r31
 a14:	11 f4       	brne	.+4      	; 0xa1a <__fp_round+0x18>
 a16:	60 ff       	sbrs	r22, 0
 a18:	04 c0       	rjmp	.+8      	; 0xa22 <__fp_round+0x20>
 a1a:	6f 5f       	subi	r22, 0xFF	; 255
 a1c:	7f 4f       	sbci	r23, 0xFF	; 255
 a1e:	8f 4f       	sbci	r24, 0xFF	; 255
 a20:	9f 4f       	sbci	r25, 0xFF	; 255
 a22:	08 95       	ret

00000a24 <__fp_split3>:
 a24:	57 fd       	sbrc	r21, 7
 a26:	90 58       	subi	r25, 0x80	; 128
 a28:	44 0f       	add	r20, r20
 a2a:	55 1f       	adc	r21, r21
 a2c:	59 f0       	breq	.+22     	; 0xa44 <__fp_splitA+0x10>
 a2e:	5f 3f       	cpi	r21, 0xFF	; 255
 a30:	71 f0       	breq	.+28     	; 0xa4e <__fp_splitA+0x1a>
 a32:	47 95       	ror	r20

00000a34 <__fp_splitA>:
 a34:	88 0f       	add	r24, r24
 a36:	97 fb       	bst	r25, 7
 a38:	99 1f       	adc	r25, r25
 a3a:	61 f0       	breq	.+24     	; 0xa54 <__fp_splitA+0x20>
 a3c:	9f 3f       	cpi	r25, 0xFF	; 255
 a3e:	79 f0       	breq	.+30     	; 0xa5e <__fp_splitA+0x2a>
 a40:	87 95       	ror	r24
 a42:	08 95       	ret
 a44:	12 16       	cp	r1, r18
 a46:	13 06       	cpc	r1, r19
 a48:	14 06       	cpc	r1, r20
 a4a:	55 1f       	adc	r21, r21
 a4c:	f2 cf       	rjmp	.-28     	; 0xa32 <__fp_split3+0xe>
 a4e:	46 95       	lsr	r20
 a50:	f1 df       	rcall	.-30     	; 0xa34 <__fp_splitA>
 a52:	08 c0       	rjmp	.+16     	; 0xa64 <__fp_splitA+0x30>
 a54:	16 16       	cp	r1, r22
 a56:	17 06       	cpc	r1, r23
 a58:	18 06       	cpc	r1, r24
 a5a:	99 1f       	adc	r25, r25
 a5c:	f1 cf       	rjmp	.-30     	; 0xa40 <__fp_splitA+0xc>
 a5e:	86 95       	lsr	r24
 a60:	71 05       	cpc	r23, r1
 a62:	61 05       	cpc	r22, r1
 a64:	08 94       	sec
 a66:	08 95       	ret

00000a68 <__fp_zero>:
 a68:	e8 94       	clt

00000a6a <__fp_szero>:
 a6a:	bb 27       	eor	r27, r27
 a6c:	66 27       	eor	r22, r22
 a6e:	77 27       	eor	r23, r23
 a70:	cb 01       	movw	r24, r22
 a72:	97 f9       	bld	r25, 7
 a74:	08 95       	ret

00000a76 <__mulsf3>:
 a76:	0e 94 4e 05 	call	0xa9c	; 0xa9c <__mulsf3x>
 a7a:	0c 94 01 05 	jmp	0xa02	; 0xa02 <__fp_round>
 a7e:	0e 94 f3 04 	call	0x9e6	; 0x9e6 <__fp_pscA>
 a82:	38 f0       	brcs	.+14     	; 0xa92 <__mulsf3+0x1c>
 a84:	0e 94 fa 04 	call	0x9f4	; 0x9f4 <__fp_pscB>
 a88:	20 f0       	brcs	.+8      	; 0xa92 <__mulsf3+0x1c>
 a8a:	95 23       	and	r25, r21
 a8c:	11 f0       	breq	.+4      	; 0xa92 <__mulsf3+0x1c>
 a8e:	0c 94 ea 04 	jmp	0x9d4	; 0x9d4 <__fp_inf>
 a92:	0c 94 f0 04 	jmp	0x9e0	; 0x9e0 <__fp_nan>
 a96:	11 24       	eor	r1, r1
 a98:	0c 94 35 05 	jmp	0xa6a	; 0xa6a <__fp_szero>

00000a9c <__mulsf3x>:
 a9c:	0e 94 12 05 	call	0xa24	; 0xa24 <__fp_split3>
 aa0:	70 f3       	brcs	.-36     	; 0xa7e <__mulsf3+0x8>

00000aa2 <__mulsf3_pse>:
 aa2:	95 9f       	mul	r25, r21
 aa4:	c1 f3       	breq	.-16     	; 0xa96 <__mulsf3+0x20>
 aa6:	95 0f       	add	r25, r21
 aa8:	50 e0       	ldi	r21, 0x00	; 0
 aaa:	55 1f       	adc	r21, r21
 aac:	62 9f       	mul	r22, r18
 aae:	f0 01       	movw	r30, r0
 ab0:	72 9f       	mul	r23, r18
 ab2:	bb 27       	eor	r27, r27
 ab4:	f0 0d       	add	r31, r0
 ab6:	b1 1d       	adc	r27, r1
 ab8:	63 9f       	mul	r22, r19
 aba:	aa 27       	eor	r26, r26
 abc:	f0 0d       	add	r31, r0
 abe:	b1 1d       	adc	r27, r1
 ac0:	aa 1f       	adc	r26, r26
 ac2:	64 9f       	mul	r22, r20
 ac4:	66 27       	eor	r22, r22
 ac6:	b0 0d       	add	r27, r0
 ac8:	a1 1d       	adc	r26, r1
 aca:	66 1f       	adc	r22, r22
 acc:	82 9f       	mul	r24, r18
 ace:	22 27       	eor	r18, r18
 ad0:	b0 0d       	add	r27, r0
 ad2:	a1 1d       	adc	r26, r1
 ad4:	62 1f       	adc	r22, r18
 ad6:	73 9f       	mul	r23, r19
 ad8:	b0 0d       	add	r27, r0
 ada:	a1 1d       	adc	r26, r1
 adc:	62 1f       	adc	r22, r18
 ade:	83 9f       	mul	r24, r19
 ae0:	a0 0d       	add	r26, r0
 ae2:	61 1d       	adc	r22, r1
 ae4:	22 1f       	adc	r18, r18
 ae6:	74 9f       	mul	r23, r20
 ae8:	33 27       	eor	r19, r19
 aea:	a0 0d       	add	r26, r0
 aec:	61 1d       	adc	r22, r1
 aee:	23 1f       	adc	r18, r19
 af0:	84 9f       	mul	r24, r20
 af2:	60 0d       	add	r22, r0
 af4:	21 1d       	adc	r18, r1
 af6:	82 2f       	mov	r24, r18
 af8:	76 2f       	mov	r23, r22
 afa:	6a 2f       	mov	r22, r26
 afc:	11 24       	eor	r1, r1
 afe:	9f 57       	subi	r25, 0x7F	; 127
 b00:	50 40       	sbci	r21, 0x00	; 0
 b02:	9a f0       	brmi	.+38     	; 0xb2a <__mulsf3_pse+0x88>
 b04:	f1 f0       	breq	.+60     	; 0xb42 <__mulsf3_pse+0xa0>
 b06:	88 23       	and	r24, r24
 b08:	4a f0       	brmi	.+18     	; 0xb1c <__mulsf3_pse+0x7a>
 b0a:	ee 0f       	add	r30, r30
 b0c:	ff 1f       	adc	r31, r31
 b0e:	bb 1f       	adc	r27, r27
 b10:	66 1f       	adc	r22, r22
 b12:	77 1f       	adc	r23, r23
 b14:	88 1f       	adc	r24, r24
 b16:	91 50       	subi	r25, 0x01	; 1
 b18:	50 40       	sbci	r21, 0x00	; 0
 b1a:	a9 f7       	brne	.-22     	; 0xb06 <__mulsf3_pse+0x64>
 b1c:	9e 3f       	cpi	r25, 0xFE	; 254
 b1e:	51 05       	cpc	r21, r1
 b20:	80 f0       	brcs	.+32     	; 0xb42 <__mulsf3_pse+0xa0>
 b22:	0c 94 ea 04 	jmp	0x9d4	; 0x9d4 <__fp_inf>
 b26:	0c 94 35 05 	jmp	0xa6a	; 0xa6a <__fp_szero>
 b2a:	5f 3f       	cpi	r21, 0xFF	; 255
 b2c:	e4 f3       	brlt	.-8      	; 0xb26 <__mulsf3_pse+0x84>
 b2e:	98 3e       	cpi	r25, 0xE8	; 232
 b30:	d4 f3       	brlt	.-12     	; 0xb26 <__mulsf3_pse+0x84>
 b32:	86 95       	lsr	r24
 b34:	77 95       	ror	r23
 b36:	67 95       	ror	r22
 b38:	b7 95       	ror	r27
 b3a:	f7 95       	ror	r31
 b3c:	e7 95       	ror	r30
 b3e:	9f 5f       	subi	r25, 0xFF	; 255
 b40:	c1 f7       	brne	.-16     	; 0xb32 <__mulsf3_pse+0x90>
 b42:	fe 2b       	or	r31, r30
 b44:	88 0f       	add	r24, r24
 b46:	91 1d       	adc	r25, r1
 b48:	96 95       	lsr	r25
 b4a:	87 95       	ror	r24
 b4c:	97 f9       	bld	r25, 7
 b4e:	08 95       	ret

00000b50 <__udivmodsi4>:
 b50:	a1 e2       	ldi	r26, 0x21	; 33
 b52:	1a 2e       	mov	r1, r26
 b54:	aa 1b       	sub	r26, r26
 b56:	bb 1b       	sub	r27, r27
 b58:	fd 01       	movw	r30, r26
 b5a:	0d c0       	rjmp	.+26     	; 0xb76 <__udivmodsi4_ep>

00000b5c <__udivmodsi4_loop>:
 b5c:	aa 1f       	adc	r26, r26
 b5e:	bb 1f       	adc	r27, r27
 b60:	ee 1f       	adc	r30, r30
 b62:	ff 1f       	adc	r31, r31
 b64:	a2 17       	cp	r26, r18
 b66:	b3 07       	cpc	r27, r19
 b68:	e4 07       	cpc	r30, r20
 b6a:	f5 07       	cpc	r31, r21
 b6c:	20 f0       	brcs	.+8      	; 0xb76 <__udivmodsi4_ep>
 b6e:	a2 1b       	sub	r26, r18
 b70:	b3 0b       	sbc	r27, r19
 b72:	e4 0b       	sbc	r30, r20
 b74:	f5 0b       	sbc	r31, r21

00000b76 <__udivmodsi4_ep>:
 b76:	66 1f       	adc	r22, r22
 b78:	77 1f       	adc	r23, r23
 b7a:	88 1f       	adc	r24, r24
 b7c:	99 1f       	adc	r25, r25
 b7e:	1a 94       	dec	r1
 b80:	69 f7       	brne	.-38     	; 0xb5c <__udivmodsi4_loop>
 b82:	60 95       	com	r22
 b84:	70 95       	com	r23
 b86:	80 95       	com	r24
 b88:	90 95       	com	r25
 b8a:	9b 01       	movw	r18, r22
 b8c:	ac 01       	movw	r20, r24
 b8e:	bd 01       	movw	r22, r26
 b90:	cf 01       	movw	r24, r30
 b92:	08 95       	ret

00000b94 <__tablejump2__>:
 b94:	ee 0f       	add	r30, r30
 b96:	ff 1f       	adc	r31, r31
 b98:	05 90       	lpm	r0, Z+
 b9a:	f4 91       	lpm	r31, Z
 b9c:	e0 2d       	mov	r30, r0
 b9e:	09 94       	ijmp

00000ba0 <__umulhisi3>:
 ba0:	a2 9f       	mul	r26, r18
 ba2:	b0 01       	movw	r22, r0
 ba4:	b3 9f       	mul	r27, r19
 ba6:	c0 01       	movw	r24, r0
 ba8:	a3 9f       	mul	r26, r19
 baa:	70 0d       	add	r23, r0
 bac:	81 1d       	adc	r24, r1
 bae:	11 24       	eor	r1, r1
 bb0:	91 1d       	adc	r25, r1
 bb2:	b2 9f       	mul	r27, r18
 bb4:	70 0d       	add	r23, r0
 bb6:	81 1d       	adc	r24, r1
 bb8:	11 24       	eor	r1, r1
 bba:	91 1d       	adc	r25, r1
 bbc:	08 95       	ret

00000bbe <_exit>:
 bbe:	f8 94       	cli

00000bc0 <__stop_program>:
 bc0:	ff cf       	rjmp	.-2      	; 0xbc0 <__stop_program>
