<p align="right"><a href="../../docs/README.md">English</a> | <a href="../../docs-cn/README.md">简体中文</a></p>
<table width="100%">
  <tr width="100%">
    <td align="center"><img src="https://github.com/Xilinx/Image-Collateral/blob/main/xilinx-logo.png?raw=true" width="30%"/><h1>エンベデッド デザイン チュートリアル</h1>
    </td>
 </tr>
 </table>

| チュートリアル| 説明|
|----------|----------|
| [Versal ACAP エンベデッド デザイン チュートリアル (UG1305)](./Versal-EDT) (日本語版)| Versal™ VMK180/VCK190 評価ボードでのザイリンクス Vivado® Design Suite フローの使用方法を説明します。|
| [Zynq-7000 エンベデッド デザイン チュートリアル (UG1165)](./Zynq7000-EDT) (英語版)| Zynq®-7000 SoC デバイスを使用した場合の Vivado Design Suite フローと Vitis™ 統合ソフトウェア プラットフォームの使用方法を説明します。サンプル プロジェクトは、ザイリンクスの ZC702 Rev 1.0 評価ボードをターゲットとしています。|
| [Zynq MPSoC エンベデッド デザイン チュートリアル (UG1209)](./ZynqMPSoC-EDT) (英語版)| Zynq® UltraScale+™ MPSoC を使用した場合の Vivado Design Suite フローと Vitis ソフトウェア プラットフォームの使用方法を説明します。サンプル プロジェクトは、ザイリンクスの ZCU102 Rev 1.0 および Rev 1.1 評価ボードをターゲットとしています。|

<p align="center"><sup>Copyright&copy; 2019-2021 Xilinx</sup></p>
<p align="center"><sup>この資料は 2021 年 8 月 12 日時点の表記バージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。
日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。</sup></p>
