Partition Merge report for DDS_RIKEN
Fri Jul 01 17:09:35 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Fri Jul 01 17:09:35 2016       ;
; Quartus Prime Version              ; 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Revision Name                      ; DDS_RIKEN                                   ;
; Top-level Entity Name              ; DDS_RIKEN                                   ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 3,336                                       ;
;     Total combinational functions  ; 2,347                                       ;
;     Dedicated logic registers      ; 1,965                                       ;
; Total registers                    ; 1965                                        ;
; Total pins                         ; 113                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 538,112                                     ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                        ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+
; Name                 ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+
; clk_system           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; clk_system                          ; N/A     ;
; dds_bus_in[27]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[27]                      ; N/A     ;
; dds_bus_in[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[28]                      ; N/A     ;
; dds_bus_in[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[28]                      ; N/A     ;
; dds_bus_in[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[28]                      ; N/A     ;
; dds_bus_in[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[29]                      ; N/A     ;
; dds_bus_in[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[29]                      ; N/A     ;
; dds_bus_in[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[29]                      ; N/A     ;
; dds_bus_in[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[30]                      ; N/A     ;
; dds_bus_in[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[30]                      ; N/A     ;
; dds_bus_in[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[30]                      ; N/A     ;
; dds_bus_in[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[31]                      ; N/A     ;
; dds_bus_in[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[31]                      ; N/A     ;
; dds_bus_in[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_bus_in[31]                      ; N/A     ;
; dds_ram_rden         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_ram_rden~_wirecell              ; N/A     ;
; dds_ram_rden         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_ram_rden~_wirecell              ; N/A     ;
; dds_ram_rden         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_ram_rden~_wirecell              ; N/A     ;
; dds_ram_wrclock      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_ram_wrclock~_wirecell           ; N/A     ;
; dds_ram_wrclock      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_ram_wrclock~_wirecell           ; N/A     ;
; dds_ram_wrclock      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; dds_ram_wrclock~_wirecell           ; N/A     ;
; fifo_dds_rd_done     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; fifo_dds_rd_done                    ; N/A     ;
; fifo_dds_rd_done     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; fifo_dds_rd_done                    ; N/A     ;
; fifo_dds_rd_done     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; fifo_dds_rd_done                    ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; dds_bus_in[0]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[0]                       ; N/A     ;
; dds_bus_in[0]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[0]                       ; N/A     ;
; dds_bus_in[0]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[0]                       ; N/A     ;
; dds_bus_in[10]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[10]                      ; N/A     ;
; dds_bus_in[10]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[10]                      ; N/A     ;
; dds_bus_in[10]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[10]                      ; N/A     ;
; dds_bus_in[11]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[11]                      ; N/A     ;
; dds_bus_in[11]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[11]                      ; N/A     ;
; dds_bus_in[11]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[11]                      ; N/A     ;
; dds_bus_in[12]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[12]                      ; N/A     ;
; dds_bus_in[12]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[12]                      ; N/A     ;
; dds_bus_in[12]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[12]                      ; N/A     ;
; dds_bus_in[13]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[13]                      ; N/A     ;
; dds_bus_in[13]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[13]                      ; N/A     ;
; dds_bus_in[13]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[13]                      ; N/A     ;
; dds_bus_in[14]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[14]                      ; N/A     ;
; dds_bus_in[14]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[14]                      ; N/A     ;
; dds_bus_in[14]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[14]                      ; N/A     ;
; dds_bus_in[15]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[15]                      ; N/A     ;
; dds_bus_in[15]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[15]                      ; N/A     ;
; dds_bus_in[15]~input ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[15]                      ; N/A     ;
; dds_bus_in[1]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[1]                       ; N/A     ;
; dds_bus_in[1]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[1]                       ; N/A     ;
; dds_bus_in[1]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[1]                       ; N/A     ;
; dds_bus_in[27]       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[27]                      ; N/A     ;
; dds_bus_in[27]       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[27]                      ; N/A     ;
; dds_bus_in[27]       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[27]                      ; N/A     ;
; dds_bus_in[2]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[2]                       ; N/A     ;
; dds_bus_in[2]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[2]                       ; N/A     ;
; dds_bus_in[2]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[2]                       ; N/A     ;
; dds_bus_in[3]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[3]                       ; N/A     ;
; dds_bus_in[3]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[3]                       ; N/A     ;
; dds_bus_in[3]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[3]                       ; N/A     ;
; dds_bus_in[4]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[4]                       ; N/A     ;
; dds_bus_in[4]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[4]                       ; N/A     ;
; dds_bus_in[4]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[4]                       ; N/A     ;
; dds_bus_in[5]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[5]                       ; N/A     ;
; dds_bus_in[5]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[5]                       ; N/A     ;
; dds_bus_in[5]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[5]                       ; N/A     ;
; dds_bus_in[6]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[6]                       ; N/A     ;
; dds_bus_in[6]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[6]                       ; N/A     ;
; dds_bus_in[6]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[6]                       ; N/A     ;
; dds_bus_in[7]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[7]                       ; N/A     ;
; dds_bus_in[7]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[7]                       ; N/A     ;
; dds_bus_in[7]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[7]                       ; N/A     ;
; dds_bus_in[8]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[8]                       ; N/A     ;
; dds_bus_in[8]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[8]                       ; N/A     ;
; dds_bus_in[8]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[8]                       ; N/A     ;
; dds_bus_in[9]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[9]                       ; N/A     ;
; dds_bus_in[9]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[9]                       ; N/A     ;
; dds_bus_in[9]~input  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; dds_bus_in[9]                       ; N/A     ;
; fifo_dds_rd_clk      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fifo_dds_rd_clk                     ; N/A     ;
; fifo_dds_rd_clk      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fifo_dds_rd_clk                     ; N/A     ;
; fifo_dds_rd_clk      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fifo_dds_rd_clk                     ; N/A     ;
; fifo_dds_rd_en       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fifo_dds_rd_en                      ; N/A     ;
; fifo_dds_rd_en       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fifo_dds_rd_en                      ; N/A     ;
; fifo_dds_rd_en       ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fifo_dds_rd_en                      ; N/A     ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 2320   ; 146              ; 872                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total combinational functions               ; 1752   ; 120              ; 475                            ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1051   ; 49               ; 182                            ; 0                              ;
;     -- 3 input functions                    ; 540    ; 35               ; 170                            ; 0                              ;
;     -- <=2 input functions                  ; 161    ; 36               ; 123                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;                                ;
;     -- normal mode                          ; 1461   ; 112              ; 408                            ; 0                              ;
;     -- arithmetic mode                      ; 291    ; 8                ; 67                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total registers                             ; 1163   ; 90               ; 712                            ; 0                              ;
;     -- Dedicated logic registers            ; 1163   ; 90               ; 712                            ; 0                              ;
;     -- I/O registers                        ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 113    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0      ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 524288 ; 0                ; 13824                          ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0      ; 0                ; 0                              ; 1                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 929    ; 133              ; 1071                           ; 1                              ;
;     -- Registered Input Connections         ; 928    ; 101              ; 793                            ; 0                              ;
;     -- Output Connections                   ; 999    ; 173              ; 34                             ; 928                            ;
;     -- Registered Output Connections        ; 430    ; 172              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 12845  ; 835              ; 4266                           ; 930                            ;
;     -- Registered Connections               ; 6947   ; 614              ; 2820                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 0      ; 122              ; 877                            ; 929                            ;
;     -- sld_hub:auto_hub                     ; 122    ; 20               ; 164                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 877    ; 164              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 929    ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 43     ; 44               ; 146                            ; 1                              ;
;     -- Output Ports                         ; 78     ; 62               ; 67                             ; 1                              ;
;     -- Bidir Ports                          ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 4                ; 59                             ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 28               ; 53                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 0                ; 15                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 17                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 24               ; 2                              ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 29               ; 16                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 29               ; 55                             ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                              ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                              ; Partition ; Type          ; Location ; Status                                     ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; LED_CLK                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED_CLK                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED_CLK~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LED_LE                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED_LE                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED_LE~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LED_OE                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED_OE                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED_OE~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LED_SDI[0]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED_SDI[0]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED_SDI[0]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; add_in[0]                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- add_in[0]                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- add_in[0]~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; add_in[1]                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- add_in[1]                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- add_in[1]~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; add_in[2]                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- add_in[2]                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- add_in[2]~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; add_in[3]                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- add_in[3]                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- add_in[3]~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; clk_dds                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- clk_dds                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- clk_dds~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; clk_in0                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- clk_in0                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- clk_in0~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[0]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[0]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[0]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[10]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[10]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[10]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[11]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[11]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[11]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[12]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[12]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[12]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[13]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[13]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[13]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[1]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[1]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[1]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[2]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[2]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[2]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[3]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[3]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[3]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[4]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[4]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[4]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[5]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[5]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[5]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[6]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[6]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[6]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[7]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[7]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[7]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[8]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[8]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[8]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_out[9]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_out[9]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_out[9]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dac_wr_pin                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dac_wr_pin                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dac_wr_pin~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[0]                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[0]              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[0]~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[10]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[10]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[10]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[11]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[11]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[11]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[12]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[12]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[12]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[13]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[13]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[13]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[14]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[14]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[14]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[15]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[15]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[15]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[16]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[16]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[16]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[17]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[17]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[17]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[18]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[18]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[18]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[19]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[19]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[19]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[1]                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[1]              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[1]~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[20]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[20]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[20]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[21]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[21]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[21]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[22]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[22]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[22]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[23]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[23]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[23]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[24]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[24]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[24]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[25]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[25]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[25]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[26]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[26]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[26]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[27]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[27]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[27]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[28]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[28]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[28]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[29]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[29]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[29]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[2]                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[2]              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[2]~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[30]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[30]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[30]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[31]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[31]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[31]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[3]                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[3]              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[3]~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[4]                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[4]              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[4]~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[5]                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[5]              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[5]~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[6]                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[6]              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[6]~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[7]                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[7]              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[7]~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[8]                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[8]              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[8]~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_in[9]                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_bus_in[9]              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_bus_in[9]~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_out[0]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_bus_out[0]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_bus_out[0]~output      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_out[1]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_bus_out[1]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_bus_out[1]~output      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_out[2]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_bus_out[2]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_bus_out[2]~output      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_out[3]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_bus_out[3]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_bus_out[3]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_out[4]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_bus_out[4]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_bus_out[4]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_out[5]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_bus_out[5]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_bus_out[5]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_out[6]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_bus_out[6]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_bus_out[6]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_bus_out[7]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_bus_out[7]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_bus_out[7]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_drctl                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_drctl                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_drctl~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_drhold                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_drhold                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_drhold~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_drover                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- dds_drover                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- dds_drover~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_io_update                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_io_update              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_io_update~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_master_reset                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_master_reset           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_master_reset~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_osk                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_osk                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_osk~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[0]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[0]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[0]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[10]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[10]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[10]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[11]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[11]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[11]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[12]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[12]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[12]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[13]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[13]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[13]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[14]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[14]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[14]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[15]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[15]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[15]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[16]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[16]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[16]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[17]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[17]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[17]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[18]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[18]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[18]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[19]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[19]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[19]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[1]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[1]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[1]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[20]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[20]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[20]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[21]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[21]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[21]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[22]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[22]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[22]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[23]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[23]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[23]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[24]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[24]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[24]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[25]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[25]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[25]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[26]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[26]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[26]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[27]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[27]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[27]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[28]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[28]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[28]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[29]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[29]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[29]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[2]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[2]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[2]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[30]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[30]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[30]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[31]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[31]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[31]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[3]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[3]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[3]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[4]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[4]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[4]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[5]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[5]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[5]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[6]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[6]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[6]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[7]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[7]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[7]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[8]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[8]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[8]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; dds_port[9]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- dds_port[9]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- dds_port[9]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; external_trigger                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- external_trigger           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- external_trigger~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; f_pin[0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- f_pin[0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- f_pin[0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; f_pin[1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- f_pin[1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- f_pin[1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; f_pin[2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- f_pin[2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- f_pin[2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; f_pin[3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- f_pin[3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- f_pin[3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.clk_system             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.dds_ram_rden           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.dds_ram_wrclock        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.fifo_dds_rd_done       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; ps[0]                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ps[0]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ps[0]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ps[1]                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ps[1]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ps[1]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ps[2]                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ps[2]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ps[2]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; tx_enable[0]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- tx_enable[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- tx_enable[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; tx_enable[1]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- tx_enable[1]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- tx_enable[1]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                           ;
+---------------------------------------------+------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                              ;
+---------------------------------------------+------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 3,336                                                                              ;
;                                             ;                                                                                    ;
; Total combinational functions               ; 2347                                                                               ;
; Logic element usage by number of LUT inputs ;                                                                                    ;
;     -- 4 input functions                    ; 1282                                                                               ;
;     -- 3 input functions                    ; 745                                                                                ;
;     -- <=2 input functions                  ; 320                                                                                ;
;                                             ;                                                                                    ;
; Logic elements by mode                      ;                                                                                    ;
;     -- normal mode                          ; 1981                                                                               ;
;     -- arithmetic mode                      ; 366                                                                                ;
;                                             ;                                                                                    ;
; Total registers                             ; 1965                                                                               ;
;     -- Dedicated logic registers            ; 1965                                                                               ;
;     -- I/O registers                        ; 0                                                                                  ;
;                                             ;                                                                                    ;
; I/O pins                                    ; 113                                                                                ;
; Total memory bits                           ; 538112                                                                             ;
;                                             ;                                                                                    ;
; Embedded Multiplier 9-bit elements          ; 0                                                                                  ;
;                                             ;                                                                                    ;
; Total PLLs                                  ; 1                                                                                  ;
;     -- PLLs                                 ; 1                                                                                  ;
;                                             ;                                                                                    ;
; Maximum fan-out node                        ; dds_pll:pll|altpll:altpll_component|dds_pll_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 929                                                                                ;
; Total fan-out                               ; 16672                                                                              ;
; Average fan-out                             ; 3.59                                                                               ;
+---------------------------------------------+------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_u6q3:auto_generated|ALTSYNCRAM                                                                                                                ; AUTO ; Simple Dual Port ; 32768        ; 16           ; 4096         ; 128          ; 524288 ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ev14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 27           ; 512          ; 27           ; 13824  ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition
    Info: Processing started: Fri Jul 01 17:09:34 2016
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DDS_RIKEN -c DDS_RIKEN --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 112 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15899): PLL "dds_pll:pll|altpll:altpll_component|dds_pll_altpll:auto_generated|pll1" has parameters clk1_multiply_by and clk1_divide_by specified but port CLK[1] is not connected File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/db/dds_pll_altpll.v Line: 44
Warning (21074): Design contains 11 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "clk_in0" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 11
    Warning (15610): No output dependent on input pin "dds_drover" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 24
    Warning (15610): No output dependent on input pin "dds_bus_in[16]" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 34
    Warning (15610): No output dependent on input pin "dds_bus_in[17]" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 34
    Warning (15610): No output dependent on input pin "dds_bus_in[18]" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 34
    Warning (15610): No output dependent on input pin "dds_bus_in[19]" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 34
    Warning (15610): No output dependent on input pin "dds_bus_in[20]" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 34
    Warning (15610): No output dependent on input pin "dds_bus_in[21]" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 34
    Warning (15610): No output dependent on input pin "dds_bus_in[22]" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 34
    Warning (15610): No output dependent on input pin "dds_bus_in[23]" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 34
    Warning (15610): No output dependent on input pin "external_trigger" File: C:/Users/Katori lab/DDS/Pulser/VHDL_files/DDS_FPGA_2016_05_24/DDS_RIKEN.vhd Line: 46
Info (21057): Implemented 3756 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 43 input pins
    Info (21059): Implemented 74 output pins
    Info (21061): Implemented 3546 logic cells
    Info (21064): Implemented 91 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 795 megabytes
    Info: Processing ended: Fri Jul 01 17:09:35 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


