[submodule "limesdr-pcie_xillybus_core"]
	path = limesdr-pcie_xillybus_core
	url = git@github.com:blair3sat/limesdr-pcie_xillybus_core.git
