Fitter report for clarvi_fpga
Tue Nov 28 02:01:28 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Nov 28 02:01:27 2017       ;
; Quartus Prime Version           ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                   ; clarvi_fpga                                 ;
; Top-level Entity Name           ; clarvi_fpga                                 ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,736 / 32,070 ( 9 % )                      ;
; Total registers                 ; 3370                                        ;
; Total pins                      ; 246 / 457 ( 54 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,621,814 / 4,065,280 ( 64 % )              ;
; Total RAM Blocks                ; 324 / 397 ( 82 % )                          ;
; Total DSP Blocks                ; 2 / 87 ( 2 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                      ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[0]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[0]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[0]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[0]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[0]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[0]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[0]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[1]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[1]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[1]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[1]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[1]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[1]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[1]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[2]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[2]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[2]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[2]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[2]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[2]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[2]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[3]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[3]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[3]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[3]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[3]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[3]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[3]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[4]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[4]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[4]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[4]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[4]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[4]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[4]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[5]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[5]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[5]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[5]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[5]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[5]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[6]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[6]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[6]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[6]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[6]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[6]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[7]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[7]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[7]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[7]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[7]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[7]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[8]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[8]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[8]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[8]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[8]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[8]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[9]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[9]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[9]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[9]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[9]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[9]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[9]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[10]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[10]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[10]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[10]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[10]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[10]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[10]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[11]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[11]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[11]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[11]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[11]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[11]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[11]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[12]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[12]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[12]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[12]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[12]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[12]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[12]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[13]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[13]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[13]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[13]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[13]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[13]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[13]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[14]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[14]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[14]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[14]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[14]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[14]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[14]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_2                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_2                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_3                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_3                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_3                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_4                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_4                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_4                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_5                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_5                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_5                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_6                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_6                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_6                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_7                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_7                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_7                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_8                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_8                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_8                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_9                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_9                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_9                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_10                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_10                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_10                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_11                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_11                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_11                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_12                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_12                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_12                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_13                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_13                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_13                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_14                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_14                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_14                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_15                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_15                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_15                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_16                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_16                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_16                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_17                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_17                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_17                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_18                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_18                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_18                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_19                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_19                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_19                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[15]~_Duplicate_20                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[0]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[0]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[0]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[0]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[0]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[0]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[0]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[1]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[1]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[1]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[1]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[1]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[1]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[1]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[2]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[2]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[2]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[2]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[2]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[2]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[2]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[3]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[3]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[3]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[3]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[3]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[3]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[3]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[4]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[4]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[4]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[4]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[4]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[4]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[5]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[5]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[5]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[5]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[5]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[5]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[5]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[6]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[6]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[6]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[6]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[6]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[6]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[6]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[7]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[7]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[7]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[7]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[7]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[7]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[7]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[8]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[8]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[8]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[8]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[8]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[8]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[9]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[9]                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[9]~_Duplicate_1                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[9]~SCLR_LUT                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[9]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[9]~_Duplicate_1                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[9]~_Duplicate_2                                                                                               ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[10]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[10]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[10]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[10]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[10]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[10]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[10]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[11]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[11]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[11]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[11]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[11]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[11]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[11]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[12]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[12]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[12]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[12]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[12]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[12]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[12]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[13]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[13]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[13]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[13]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[13]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[13]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[13]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[14]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[14]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[14]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[14]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[14]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[14]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[14]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_1                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_1                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_2                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_2                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; AY               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_2                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_3                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_3                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_3                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_4                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_4                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_4                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_5                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_5                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_5                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_6                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_6                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_6                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_7                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_7                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_7                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_8                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_8                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_8                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_9                                                                                              ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_9                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_9                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_10                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_10                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_10                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_11                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_11                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_11                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_12                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_12                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_12                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_13                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_13                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_13                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_14                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_14                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_14                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_15                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_15                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_15                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_16                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_16                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387                                                                                                                 ; BX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_16                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_17                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_17                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_17                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_18                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_18                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_18                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_19                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_19                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SEXT_vparams_p_0_6_74_MUL_SEXT_vparams_p_4_0_75___d176[0]                                                                 ; AX               ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_19                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_20                                                                                             ; Q                ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[0]~DUPLICATE                                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[1]~DUPLICATE                                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[2]~DUPLICATE                                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[3]~DUPLICATE                                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[5]~DUPLICATE                                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[6]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[6]~DUPLICATE                                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[11]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[11]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[14]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[14]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[34]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[34]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[38]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[38]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[39]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[39]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[45]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[45]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[46]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[46]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[50]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[50]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[51]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[51]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[53]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[53]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[54]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[54]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[55]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[55]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[56]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[56]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[58]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[58]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[60]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|cycles[60]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.funct12[2]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.funct12[2]~DUPLICATE                                                                                 ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.funct12[11]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.funct12[11]~DUPLICATE                                                                                ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[2]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[2]~DUPLICATE                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[13]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[13]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[14]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[14]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[16]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[16]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[24]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[24]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[26]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[26]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate_used                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate_used~DUPLICATE                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.pc[4]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.pc[4]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.pc[5]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.pc[5]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.rd[0]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.rd[0]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[4]~DUPLICATE                                                                                     ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[9]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[9]~DUPLICATE                                                                                     ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[11]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[11]~DUPLICATE                                                                                    ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[20]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[20]~DUPLICATE                                                                                    ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[23]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[23]~DUPLICATE                                                                                    ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[1]~DUPLICATE                                                                                     ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[6]~DUPLICATE                                                                                     ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[7]~DUPLICATE                                                                                     ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[8]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[8]~DUPLICATE                                                                                     ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[16]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[16]~DUPLICATE                                                                                    ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[19]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[19]~DUPLICATE                                                                                    ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[20]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[20]~DUPLICATE                                                                                    ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[21]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[21]~DUPLICATE                                                                                    ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ex_ma_instr.memory_width[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ex_ma_instr.memory_width[0]~DUPLICATE                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[0]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[0]~DUPLICATE                                                                                         ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[2]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[2]~DUPLICATE                                                                                         ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[4]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[4]~DUPLICATE                                                                                         ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[6]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[6]~DUPLICATE                                                                                         ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[7]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[7]~DUPLICATE                                                                                         ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[14]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[14]~DUPLICATE                                                                                        ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[19]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[19]~DUPLICATE                                                                                        ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_pc[9]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_pc[9]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_pc[21]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_pc[21]~DUPLICATE                                                                                           ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[12]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[12]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[14]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[14]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[18]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[18]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[21]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[21]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[26]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[26]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[27]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[27]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[32]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[32]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[34]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[34]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[37]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[37]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[42]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[42]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[44]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[44]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[46]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|instret[46]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_instr.rd[2]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_instr.rd[2]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_invalid                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_invalid~DUPLICATE                                                                                          ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[1]~DUPLICATE                                                                                         ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[11]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[11]~DUPLICATE                                                                                        ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[14]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[14]~DUPLICATE                                                                                        ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[15]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[15]~DUPLICATE                                                                                        ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[22]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[22]~DUPLICATE                                                                                        ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[24]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[24]~DUPLICATE                                                                                        ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[26]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[26]~DUPLICATE                                                                                        ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[4]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[4]~DUPLICATE                                                                                                ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[6]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[6]~DUPLICATE                                                                                                ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[7]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[7]~DUPLICATE                                                                                                ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[10]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[10]~DUPLICATE                                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[13]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[13]~DUPLICATE                                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[14]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[14]~DUPLICATE                                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[17]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[17]~DUPLICATE                                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[18]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[18]~DUPLICATE                                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[19]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[19]~DUPLICATE                                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[20]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[20]~DUPLICATE                                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[22]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[22]~DUPLICATE                                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[28]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[28]~DUPLICATE                                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mie.mtie                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mie.mtie~DUPLICATE                                                                                               ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mtvec[12]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mtvec[12]~DUPLICATE                                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mtvec[25]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mtvec[25]~DUPLICATE                                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mtvec[26]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mtvec[26]~DUPLICATE                                                                                              ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[2]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[2]~DUPLICATE                                                                                                  ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[4]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[4]~DUPLICATE                                                                                                  ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[9]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[9]~DUPLICATE                                                                                                  ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[15]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[15]~DUPLICATE                                                                                                 ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[23]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[23]~DUPLICATE                                                                                                 ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[25]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[25]~DUPLICATE                                                                                                 ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[31]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[31]~DUPLICATE                                                                                                 ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[4][17]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[4][17]~DUPLICATE                                                                                       ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[8][3]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[8][3]~DUPLICATE                                                                                        ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[8][22]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[8][22]~DUPLICATE                                                                                       ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[10][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[10][8]~DUPLICATE                                                                                       ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[14][10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[14][10]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[17][10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[17][10]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[18][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[18][8]~DUPLICATE                                                                                       ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[18][27]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[18][27]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[19][1]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[19][1]~DUPLICATE                                                                                       ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[25][6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[25][6]~DUPLICATE                                                                                       ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[25][13]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[25][13]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[25][19]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[25][19]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[26][24]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[26][24]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[27][12]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|registers[27][12]~DUPLICATE                                                                                      ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[2]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[2]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[6]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[6]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[8]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[8]~DUPLICATE                                                                                             ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[12]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[12]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[13]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[13]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[14]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[14]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[17]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[17]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[24]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[24]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[26]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[26]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[28]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[28]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[29]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[29]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[35]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[35]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[37]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[37]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[38]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[38]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[46]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[46]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[48]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[48]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[50]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[50]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[55]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[55]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[58]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[58]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[62]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[62]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_leds_pio_out:leds_pio_out|data_out[4]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_leds_pio_out:leds_pio_out|data_out[4]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_leds_pio_out:leds_pio_out|data_out[6]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_leds_pio_out:leds_pio_out|data_out[6]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_leds_pio_out:leds_pio_out|data_out[8]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_leds_pio_out:leds_pio_out|data_out[8]~DUPLICATE                                                                                            ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s2_translator|waitrequest_reset_override     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s2_translator|waitrequest_reset_override~DUPLICATE     ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:left_dial_pio_in_s1_agent_rsp_fifo|mem_used[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:left_dial_pio_in_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                         ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                         ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|read_latency_shift_reg[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|read_latency_shift_reg[0]~DUPLICATE ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|wait_latency_counter[0]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|wait_latency_counter[0]~DUPLICATE      ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|wait_latency_counter[1]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|wait_latency_counter[1]~DUPLICATE      ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:leds_pio_out_s1_translator|read_latency_shift_reg[0]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:leds_pio_out_s1_translator|read_latency_shift_reg[0]~DUPLICATE          ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:leds_pio_out_s1_translator|wait_latency_counter[1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:leds_pio_out_s1_translator|wait_latency_counter[1]~DUPLICATE            ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:left_dial_pio_in_s1_translator|read_latency_shift_reg[0]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:left_dial_pio_in_s1_translator|read_latency_shift_reg[0]~DUPLICATE      ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:left_dial_pio_in_s1_translator|wait_latency_counter[0]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:left_dial_pio_in_s1_translator|wait_latency_counter[0]~DUPLICATE        ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]~DUPLICATE      ;                  ;                       ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_cmd_mux_001:cmd_mux_001|saved_grant[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_cmd_mux_001:cmd_mux_001|saved_grant[0]~DUPLICATE                          ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|FIFO2:vparams_mmap_slave_outbuf|data0_reg[3]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|FIFO2:vparams_mmap_slave_outbuf|data0_reg[3]~DUPLICATE                                                                    ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|hasodata                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|hasodata~DUPLICATE                                                                               ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|head[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|head[2]~DUPLICATE                                                                                ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|not_ring_full                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|not_ring_full~DUPLICATE                                                                          ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|tail[0]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|tail[0]~DUPLICATE                                                                                ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|tail[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|tail[1]~DUPLICATE                                                                                ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr1[3]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr1[3]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr[7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr[7]~DUPLICATE                                                                                   ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[1]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[1]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[2]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[2]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[4]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[4]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[5]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[5]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[6]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[6]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[7]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[7]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr[1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr[1]~DUPLICATE                                                                                   ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr[6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr[6]~DUPLICATE                                                                                   ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr[7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr[7]~DUPLICATE                                                                                   ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[2]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[2]~DUPLICATE                                                                                                       ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[5]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[5]~DUPLICATE                                                                                                       ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[6]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[6]~DUPLICATE                                                                                                       ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[12]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[12]~DUPLICATE                                                                                                      ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[13]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[13]~DUPLICATE                                                                                                      ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_y[9]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_y[9]~DUPLICATE                                                                                                       ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_y[15]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_y[15]~DUPLICATE                                                                                                      ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|hasodata                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|hasodata~DUPLICATE                                          ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|ring_empty                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|ring_empty~DUPLICATE                                        ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|hasodata                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|hasodata~DUPLICATE                                                                ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|ring_empty                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|ring_empty~DUPLICATE                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|tail[0]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|tail[0]~DUPLICATE                                                                 ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[0]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[0]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[1]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[1]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[2]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[2]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[3]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[3]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[4]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[4]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[5]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[5]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[6]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[6]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[9]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[9]~DUPLICATE                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[11]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[11]~DUPLICATE                                                                                 ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[13]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[13]~DUPLICATE                                                                                 ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[14]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[14]~DUPLICATE                                                                                 ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[15]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addr[15]~DUPLICATE                                                                                 ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[0]~DUPLICATE                                                                               ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[1]~DUPLICATE                                                                               ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[3]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[3]~DUPLICATE                                                                               ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[4]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[4]~DUPLICATE                                                                               ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[7]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[7]~DUPLICATE                                                                               ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[9]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[9]~DUPLICATE                                                                               ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[11]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[11]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[12]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[12]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[15]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[15]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[17]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[17]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[19]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[19]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[22]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[22]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[23]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[23]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[25]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[25]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[31]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[31]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|avalon_master_responseBufferSpace[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|avalon_master_responseBufferSpace[1]~DUPLICATE                                                     ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[3]~DUPLICATE                                                                            ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[10]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[10]~DUPLICATE                                                                           ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[16]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[16]~DUPLICATE                                                                           ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[17]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[17]~DUPLICATE                                                                           ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[18]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[18]~DUPLICATE                                                                           ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[19]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[19]~DUPLICATE                                                                           ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[22]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[22]~DUPLICATE                                                                           ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[26]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[26]~DUPLICATE                                                                           ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[27]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|num_pixels[27]~DUPLICATE                                                                           ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[9]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[9]~DUPLICATE                                                                              ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[12]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[12]~DUPLICATE                                                                             ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[13]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[13]~DUPLICATE                                                                             ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[23]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[23]~DUPLICATE                                                                             ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[26]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[26]~DUPLICATE                                                                             ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[30]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[30]~DUPLICATE                                                                             ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_base[11]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_base[11]~DUPLICATE                                                                                                ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_base[16]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_base[16]~DUPLICATE                                                                                                ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_1[8]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_1[8]~DUPLICATE                                                                                                  ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_20                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[15]~_Duplicate_20DUPLICATE                                                                                    ;                  ;                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_5[9]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_5[9]~DUPLICATE                                                                                                  ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                 ;
+--------------+----------------+--------------+---------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------------+---------------+----------------+
; I/O Standard ; clarvi_fpga    ;              ; HPS_CONV_USB_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_GTX_CLK    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_INT_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_MDC        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_MDIO       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_RX_CLK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_RX_DATA[0] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_RX_DATA[1] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_RX_DATA[2] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_RX_DATA[3] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_RX_DV      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_TX_DATA[0] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_TX_DATA[1] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_TX_DATA[2] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_TX_DATA[3] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_ENET_TX_EN      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_FLASH_DATA[0]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_FLASH_DATA[1]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_FLASH_DATA[2]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_FLASH_DATA[3]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_FLASH_DCLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_FLASH_NCSO      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_GSENSOR_INT     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_I2C1_SCLK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_I2C1_SDAT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_I2C2_SCLK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_I2C2_SDAT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_I2C_CONTROL     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_KEY             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_LED             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_LTC_GPIO        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_SD_CLK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_SD_CMD          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_SD_DATA[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_SD_DATA[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_SD_DATA[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_SD_DATA[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_SPIM_CLK        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_SPIM_MISO       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_SPIM_MOSI       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_SPIM_SS         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_UART_RX         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_UART_TX         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_CLKOUT      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_DATA[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_DATA[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_DATA[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_DATA[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_DATA[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_DATA[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_DATA[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_DATA[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_DIR         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_NXT         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; clarvi_fpga    ;              ; HPS_USB_STP         ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+---------------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7954 ) ; 0.00 % ( 0 / 7954 )        ; 0.00 % ( 0 / 7954 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7954 ) ; 0.00 % ( 0 / 7954 )        ; 0.00 % ( 0 / 7954 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7941 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/output_files/clarvi_fpga.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,736 / 32,070        ; 9 %   ;
; ALMs needed [=A-B+C]                                        ; 2,736                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,220 / 32,070        ; 10 %  ;
;         [a] ALMs used for LUT logic and registers           ; 924                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,712                 ;       ;
;         [c] ALMs used for registers                         ; 584                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 532 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 48 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 48                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 434 / 3,207           ; 14 %  ;
;     -- Logic LABs                                           ; 434                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,856                 ;       ;
;     -- 7 input functions                                    ; 9                     ;       ;
;     -- 6 input functions                                    ; 1,552                 ;       ;
;     -- 5 input functions                                    ; 659                   ;       ;
;     -- 4 input functions                                    ; 577                   ;       ;
;     -- <=3 input functions                                  ; 1,059                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 547                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,370                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,015 / 64,140        ; 5 %   ;
;         -- Secondary logic registers                        ; 355 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,144                 ;       ;
;         -- Routing optimization registers                   ; 226                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 246 / 457             ; 54 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 324 / 397             ; 82 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,621,814 / 4,065,280 ; 64 %  ;
; Total block memory implementation bits                      ; 3,317,760 / 4,065,280 ; 82 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 87                ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.3% / 5.2% / 5.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 39.8% / 40.2% / 38.6% ;       ;
; Maximum fan-out                                             ; 3374                  ;       ;
; Highest non-global fan-out                                  ; 1190                  ;       ;
; Total fan-out                                               ; 36691                 ;       ;
; Average fan-out                                             ; 4.24                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2736 / 32070 ( 9 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2736                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3220 / 32070 ( 10 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 924                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1712                  ; 0                              ;
;         [c] ALMs used for registers                         ; 584                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 532 / 32070 ( 2 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 48 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 48                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 434 / 3207 ( 14 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 434                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3856                  ; 0                              ;
;     -- 7 input functions                                    ; 9                     ; 0                              ;
;     -- 6 input functions                                    ; 1552                  ; 0                              ;
;     -- 5 input functions                                    ; 659                   ; 0                              ;
;     -- 4 input functions                                    ; 577                   ; 0                              ;
;     -- <=3 input functions                                  ; 1059                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 547                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3015 / 64140 ( 5 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 355 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3144                  ; 0                              ;
;         -- Routing optimization registers                   ; 226                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 243                   ; 3                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2621814               ; 0                              ;
; Total block memory implementation bits                      ; 3317760               ; 0                              ;
; M10K block                                                  ; 324 / 397 ( 81 % )    ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 2 / 87 ( 2 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 3765                  ; 0                              ;
;     -- Registered Input Connections                         ; 3373                  ; 0                              ;
;     -- Output Connections                                   ; 63                    ; 3702                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 42598                 ; 3752                           ;
;     -- Registered Connections                               ; 17179                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 126                   ; 3702                           ;
;     -- hard_block:auto_generated_inst                       ; 3702                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 37                    ; 2                              ;
;     -- Output Ports                                         ; 146                   ; 4                              ;
;     -- Bidir Ports                                          ; 63                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_DOUT   ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCDAT ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50  ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50  ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50  ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; DIALL[0]   ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; DIALL[1]   ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; DIALR[0]   ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; DIALR[1]   ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; IRDA_RXD   ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]     ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]     ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]     ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]     ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SHIFT_OUT  ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]      ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]      ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]      ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]      ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]      ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]      ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]      ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]      ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]      ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]      ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_CLK27   ; H15   ; 8A       ; 40           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[0] ; D2    ; 8A       ; 12           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[1] ; B1    ; 8A       ; 16           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[2] ; E2    ; 8A       ; 8            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[3] ; B2    ; 8A       ; 16           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[4] ; D1    ; 8A       ; 6            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[5] ; E1    ; 8A       ; 6            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[6] ; C2    ; 8A       ; 12           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[7] ; B3    ; 8A       ; 14           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_HS      ; A5    ; 8A       ; 26           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_VS      ; A3    ; 8A       ; 24           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_DIN       ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT    ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FAN_CTRL      ; AA12  ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IRDA_TXD      ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_BACKLIGHT ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[0]      ; D10   ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[1]      ; A9    ; 8A       ; 34           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[2]      ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[3]      ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[4]      ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[5]      ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[6]      ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[7]      ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_DCLK      ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_DEN       ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[0]      ; A8    ; 8A       ; 34           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[1]      ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[2]      ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[3]      ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[4]      ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[5]      ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[6]      ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[7]      ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_HSYNC     ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_ON        ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[0]      ; C7    ; 8A       ; 32           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[1]      ; B7    ; 8A       ; 32           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[2]      ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[3]      ; AA20  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[4]      ; AD21  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[5]      ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[6]      ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[7]      ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_VSYNC     ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDRINGn      ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SHIFT_CLKIN   ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SHIFT_LOAD    ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TD_RESET_N    ; F6    ; 8A       ; 2            ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TOUCH_WAKE    ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N      ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; AUD_ADCLRCK   ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; AUD_BCLK      ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; AUD_DACLRCK   ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DISPLAY_SCL   ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 0         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DISPLAY_SDA   ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 0         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[0]    ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[10]   ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[11]   ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[12]   ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[13]   ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[14]   ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[15]   ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[1]    ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[2]    ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[3]    ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[4]    ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[5]    ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[6]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[7]    ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[8]    ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[9]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; FPGA_I2C_SDAT ; K12   ; 8A       ; 12           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[0]     ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[10]    ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[11]    ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[12]    ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[13]    ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[14]    ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[15]    ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[16]    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[17]    ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[18]    ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[19]    ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[1]     ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[20]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[21]    ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[22]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[23]    ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[24]    ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[25]    ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[26]    ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[27]    ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[28]    ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[29]    ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[2]     ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[30]    ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[31]    ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[32]    ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[33]    ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[34]    ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[35]    ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[3]     ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[4]     ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[5]     ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[6]     ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[7]     ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[8]     ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[9]     ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK       ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK2      ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT       ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT2      ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 15 / 32 ( 47 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 80 / 80 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 55 / 80 ( 69 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; TD_VS                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; TD_HS                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; LCD_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; LCD_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; FAN_CTRL                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; LCD_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; LCD_BACKLIGHT                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; IRDA_RXD                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; DIALL[1]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; DIALL[0]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; IRDA_TXD                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; LCD_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; SHIFT_OUT                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; LCD_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; DIALR[1]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; LCD_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; SHIFT_LOAD                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; DIALR[0]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; LCD_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; LCD_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; SHIFT_CLKIN                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; TOUCH_WAKE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; LCD_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; LCD_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; LEDRINGn                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; DISPLAY_SCL                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; LCD_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; LCD_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; DISPLAY_SDA                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; LCD_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; LCD_DEN                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; ADC_CS_N                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; LCD_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; LCD_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; LCD_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; LCD_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; LCD_VSYNC                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; ADC_DOUT                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; ADC_DIN                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; LCD_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; LCD_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; LCD_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; LCD_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; LCD_DCLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; LCD_ON                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; LCD_HSYNC                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; TD_DATA[1]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; TD_DATA[3]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; TD_DATA[7]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; LCD_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; TD_DATA[6]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; LCD_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; TD_DATA[4]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A             ; TD_DATA[0]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; LCD_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; TD_DATA[5]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; TD_DATA[2]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; TD_RESET_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; TD_CLK27                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; ADC_DIN       ; Missing drive strength and slew rate ;
; ADC_SCLK      ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; FAN_CTRL      ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; IRDA_TXD      ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; TD_RESET_N    ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_B[4]      ; Missing drive strength and slew rate ;
; VGA_B[5]      ; Missing drive strength and slew rate ;
; VGA_B[6]      ; Missing drive strength and slew rate ;
; VGA_B[7]      ; Missing drive strength and slew rate ;
; VGA_BLANK_N   ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_G[4]      ; Missing drive strength and slew rate ;
; VGA_G[5]      ; Missing drive strength and slew rate ;
; VGA_G[6]      ; Missing drive strength and slew rate ;
; VGA_G[7]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_R[4]      ; Missing drive strength and slew rate ;
; VGA_R[5]      ; Missing drive strength and slew rate ;
; VGA_R[6]      ; Missing drive strength and slew rate ;
; VGA_R[7]      ; Missing drive strength and slew rate ;
; VGA_SYNC_N    ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; LCD_R[0]      ; Missing drive strength and slew rate ;
; LCD_R[1]      ; Missing drive strength and slew rate ;
; LCD_R[2]      ; Missing drive strength and slew rate ;
; LCD_R[3]      ; Missing drive strength and slew rate ;
; LCD_R[4]      ; Missing drive strength and slew rate ;
; LCD_R[5]      ; Missing drive strength and slew rate ;
; LCD_R[6]      ; Missing drive strength and slew rate ;
; LCD_R[7]      ; Missing drive strength and slew rate ;
; LCD_G[0]      ; Missing drive strength and slew rate ;
; LCD_G[1]      ; Missing drive strength and slew rate ;
; LCD_G[2]      ; Missing drive strength and slew rate ;
; LCD_G[3]      ; Missing drive strength and slew rate ;
; LCD_G[4]      ; Missing drive strength and slew rate ;
; LCD_G[5]      ; Missing drive strength and slew rate ;
; LCD_G[6]      ; Missing drive strength and slew rate ;
; LCD_G[7]      ; Missing drive strength and slew rate ;
; LCD_B[0]      ; Missing drive strength and slew rate ;
; LCD_B[1]      ; Missing drive strength and slew rate ;
; LCD_B[2]      ; Missing drive strength and slew rate ;
; LCD_B[3]      ; Missing drive strength and slew rate ;
; LCD_B[4]      ; Missing drive strength and slew rate ;
; LCD_B[5]      ; Missing drive strength and slew rate ;
; LCD_B[6]      ; Missing drive strength and slew rate ;
; LCD_B[7]      ; Missing drive strength and slew rate ;
; LCD_BACKLIGHT ; Missing drive strength and slew rate ;
; SHIFT_CLKIN   ; Missing slew rate                    ;
; TOUCH_WAKE    ; Missing drive strength               ;
; ADC_CS_N      ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT ; Missing drive strength and slew rate ;
; GPIO_0[0]     ; Missing drive strength and slew rate ;
; GPIO_0[1]     ; Missing drive strength and slew rate ;
; GPIO_0[2]     ; Missing drive strength and slew rate ;
; GPIO_0[3]     ; Missing drive strength and slew rate ;
; GPIO_0[4]     ; Missing drive strength and slew rate ;
; GPIO_0[5]     ; Missing drive strength and slew rate ;
; GPIO_0[6]     ; Missing drive strength and slew rate ;
; GPIO_0[7]     ; Missing drive strength and slew rate ;
; GPIO_0[8]     ; Missing drive strength and slew rate ;
; GPIO_0[9]     ; Missing drive strength and slew rate ;
; GPIO_0[10]    ; Missing drive strength and slew rate ;
; GPIO_0[11]    ; Missing drive strength and slew rate ;
; GPIO_0[12]    ; Missing drive strength and slew rate ;
; GPIO_0[13]    ; Missing drive strength and slew rate ;
; GPIO_0[14]    ; Missing drive strength and slew rate ;
; GPIO_0[15]    ; Missing drive strength and slew rate ;
; GPIO_0[16]    ; Missing drive strength and slew rate ;
; GPIO_0[17]    ; Missing drive strength and slew rate ;
; GPIO_0[18]    ; Missing drive strength and slew rate ;
; GPIO_0[19]    ; Missing drive strength and slew rate ;
; GPIO_0[20]    ; Missing drive strength and slew rate ;
; GPIO_0[21]    ; Missing drive strength and slew rate ;
; GPIO_0[22]    ; Missing drive strength and slew rate ;
; GPIO_0[23]    ; Missing drive strength and slew rate ;
; GPIO_0[24]    ; Missing drive strength and slew rate ;
; GPIO_0[25]    ; Missing drive strength and slew rate ;
; GPIO_0[26]    ; Missing drive strength and slew rate ;
; GPIO_0[27]    ; Missing drive strength and slew rate ;
; GPIO_0[28]    ; Missing drive strength and slew rate ;
; GPIO_0[29]    ; Missing drive strength and slew rate ;
; GPIO_0[30]    ; Missing drive strength and slew rate ;
; GPIO_0[31]    ; Missing drive strength and slew rate ;
; GPIO_0[32]    ; Missing drive strength and slew rate ;
; GPIO_0[33]    ; Missing drive strength and slew rate ;
; GPIO_0[34]    ; Missing drive strength and slew rate ;
; GPIO_0[35]    ; Missing drive strength and slew rate ;
; PS2_CLK       ; Missing drive strength and slew rate ;
; PS2_CLK2      ; Missing drive strength and slew rate ;
; PS2_DAT       ; Missing drive strength and slew rate ;
; PS2_DAT2      ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                        ;                            ;
+--------------------------------------------------------------------------------------------------------+----------------------------+
; clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                        ; Integer PLL                ;
;     -- PLL Location                                                                                    ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                         ; none                       ;
;     -- PLL Bandwidth                                                                                   ; Auto                       ;
;         -- PLL Bandwidth Range                                                                         ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                       ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                      ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                               ; 450.0 MHz                  ;
;     -- PLL Operation Mode                                                                              ; Direct                     ;
;     -- PLL Freq Min Lock                                                                               ; 33.333334 MHz              ;
;     -- PLL Freq Max Lock                                                                               ; 88.888888 MHz              ;
;     -- PLL Enable                                                                                      ; On                         ;
;     -- PLL Fractional Division                                                                         ; N/A                        ;
;     -- M Counter                                                                                       ; 18                         ;
;     -- N Counter                                                                                       ; 2                          ;
;     -- PLL Refclk Select                                                                               ;                            ;
;             -- PLL Refclk Select Location                                                              ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                      ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                      ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                         ; N/A                        ;
;             -- CORECLKIN source                                                                        ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                      ; N/A                        ;
;             -- PLLIQCLKIN source                                                                       ; N/A                        ;
;             -- RXIQCLKIN source                                                                        ; N/A                        ;
;             -- CLKIN(0) source                                                                         ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                         ; N/A                        ;
;             -- CLKIN(2) source                                                                         ; N/A                        ;
;             -- CLKIN(3) source                                                                         ; N/A                        ;
;     -- PLL Output Counter                                                                              ;                            ;
;         -- clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                  ; 50.0 MHz                   ;
;             -- Output Clock Location                                                                   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                  ; On                         ;
;             -- Duty Cycle                                                                              ; 50.0000                    ;
;             -- Phase Shift                                                                             ; 0.000000 degrees           ;
;             -- C Counter                                                                               ; 9                          ;
;             -- C Counter PH Mux PRST                                                                   ; 0                          ;
;             -- C Counter PRST                                                                          ; 1                          ;
;         -- clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                  ; 9.0 MHz                    ;
;             -- Output Clock Location                                                                   ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                  ; Off                        ;
;             -- Duty Cycle                                                                              ; 50.0000                    ;
;             -- Phase Shift                                                                             ; 0.000000 degrees           ;
;             -- C Counter                                                                               ; 50                         ;
;             -- C Counter PH Mux PRST                                                                   ; 0                          ;
;             -- C Counter PRST                                                                          ; 1                          ;
;                                                                                                        ;                            ;
+--------------------------------------------------------------------------------------------------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------+
; Compilation Hierarchy Node                                                          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                      ; Entity Name                                ; Library Name ;
+-------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------+
; |clarvi_fpga                                                                        ; 2735.6 (0.5)         ; 3219.5 (0.5)                     ; 531.4 (0.0)                                       ; 47.5 (0.0)                       ; 0.0 (0.0)            ; 3856 (1)            ; 3370 (0)                  ; 0 (0)         ; 2621814           ; 324   ; 2          ; 246  ; 0            ; |clarvi_fpga                                                                                                                                                             ; clarvi_fpga                                ; work         ;
;    |clarvi_soc:u0|                                                                  ; 2735.1 (0.0)         ; 3219.0 (0.0)                     ; 531.4 (0.0)                                       ; 47.5 (0.0)                       ; 0.0 (0.0)            ; 3855 (0)            ; 3370 (0)                  ; 0 (0)         ; 2621814           ; 324   ; 2          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0                                                                                                                                               ; clarvi_soc                                 ; clarvi_soc   ;
;       |EightBitsToSevenSeg:eightbitstosevenseg_0|                                   ; 4.5 (4.5)            ; 5.7 (5.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|EightBitsToSevenSeg:eightbitstosevenseg_0                                                                                                     ; EightBitsToSevenSeg                        ; clarvi_soc   ;
;       |altera_reset_controller:rst_controller|                                      ; 5.7 (4.2)            ; 9.0 (5.7)                        ; 3.3 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|altera_reset_controller:rst_controller                                                                                                        ; altera_reset_controller                    ; clarvi_soc   ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                           ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                         ; altera_reset_synchronizer                  ; clarvi_soc   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                             ; altera_reset_synchronizer                  ; clarvi_soc   ;
;       |clarvi_avalon:clarvi_0|                                                      ; 1972.5 (0.0)         ; 2204.4 (0.0)                     ; 263.5 (0.0)                                       ; 31.6 (0.0)                       ; 0.0 (0.0)            ; 2613 (0)            ; 1963 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_avalon:clarvi_0                                                                                                                        ; clarvi_avalon                              ; clarvi_soc   ;
;          |clarvi:clarvi|                                                            ; 1972.5 (1972.5)      ; 2204.4 (2204.4)                  ; 263.5 (263.5)                                     ; 31.6 (31.6)                      ; 0.0 (0.0)            ; 2613 (2613)         ; 1963 (1963)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi                                                                                                          ; clarvi                                     ; clarvi_soc   ;
;       |clarvi_soc_displaybuttons_pio_in:displaybuttons_pio_in|                      ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_displaybuttons_pio_in:displaybuttons_pio_in                                                                                        ; clarvi_soc_displaybuttons_pio_in           ; clarvi_soc   ;
;       |clarvi_soc_hex_digits_pio_out:hex_digits_pio_out|                            ; 15.3 (15.3)          ; 18.6 (18.6)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_hex_digits_pio_out:hex_digits_pio_out                                                                                              ; clarvi_soc_hex_digits_pio_out              ; clarvi_soc   ;
;       |clarvi_soc_leds_pio_out:leds_pio_out|                                        ; 5.5 (5.5)            ; 9.8 (9.8)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_leds_pio_out:leds_pio_out                                                                                                          ; clarvi_soc_leds_pio_out                    ; clarvi_soc   ;
;       |clarvi_soc_left_dial_pio_in:left_dial_pio_in|                                ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_left_dial_pio_in:left_dial_pio_in                                                                                                  ; clarvi_soc_left_dial_pio_in                ; clarvi_soc   ;
;       |clarvi_soc_left_dial_pio_in:right_dial_pio_in|                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_left_dial_pio_in:right_dial_pio_in                                                                                                 ; clarvi_soc_left_dial_pio_in                ; clarvi_soc   ;
;       |clarvi_soc_mm_interconnect_0:mm_interconnect_0|                              ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_0:mm_interconnect_0                                                                                                ; clarvi_soc_mm_interconnect_0               ; clarvi_soc   ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s2_translator|            ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s2_translator                                  ; altera_merlin_slave_translator             ; clarvi_soc   ;
;       |clarvi_soc_mm_interconnect_1:mm_interconnect_1|                              ; 131.0 (0.0)          ; 140.0 (0.0)                      ; 10.4 (0.0)                                        ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 204 (0)             ; 152 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1                                                                                                ; clarvi_soc_mm_interconnect_1               ; clarvi_soc   ;
;          |altera_avalon_sc_fifo:displaybuttons_pio_in_s1_agent_rsp_fifo|            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:displaybuttons_pio_in_s1_agent_rsp_fifo                                  ; altera_avalon_sc_fifo                      ; clarvi_soc   ;
;          |altera_avalon_sc_fifo:hex_digits_pio_out_s1_agent_rsp_fifo|               ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:hex_digits_pio_out_s1_agent_rsp_fifo                                     ; altera_avalon_sc_fifo                      ; clarvi_soc   ;
;          |altera_avalon_sc_fifo:leds_pio_out_s1_agent_rsp_fifo|                     ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:leds_pio_out_s1_agent_rsp_fifo                                           ; altera_avalon_sc_fifo                      ; clarvi_soc   ;
;          |altera_avalon_sc_fifo:left_dial_pio_in_s1_agent_rsp_fifo|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:left_dial_pio_in_s1_agent_rsp_fifo                                       ; altera_avalon_sc_fifo                      ; clarvi_soc   ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                 ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                       ; altera_avalon_sc_fifo                      ; clarvi_soc   ;
;          |altera_avalon_sc_fifo:pixelstream_0_slave_parameters_agent_rsp_fifo|      ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pixelstream_0_slave_parameters_agent_rsp_fifo                            ; altera_avalon_sc_fifo                      ; clarvi_soc   ;
;          |altera_avalon_sc_fifo:right_dial_pio_in_s1_agent_rsp_fifo|                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:right_dial_pio_in_s1_agent_rsp_fifo                                      ; altera_avalon_sc_fifo                      ; clarvi_soc   ;
;          |altera_avalon_sc_fifo:video_memory_s1_agent_rsp_fifo|                     ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_memory_s1_agent_rsp_fifo                                           ; altera_avalon_sc_fifo                      ; clarvi_soc   ;
;          |altera_merlin_master_agent:clarvi_0_main_agent|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:clarvi_0_main_agent                                                 ; altera_merlin_master_agent                 ; clarvi_soc   ;
;          |altera_merlin_master_agent:pixelstream_0_master_burstreads_agent|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:pixelstream_0_master_burstreads_agent                               ; altera_merlin_master_agent                 ; clarvi_soc   ;
;          |altera_merlin_slave_agent:displaybuttons_pio_in_s1_agent|                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:displaybuttons_pio_in_s1_agent                                       ; altera_merlin_slave_agent                  ; clarvi_soc   ;
;          |altera_merlin_slave_agent:left_dial_pio_in_s1_agent|                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:left_dial_pio_in_s1_agent                                            ; altera_merlin_slave_agent                  ; clarvi_soc   ;
;          |altera_merlin_slave_agent:pixelstream_0_slave_parameters_agent|           ; 2.8 (2.8)            ; 3.8 (3.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pixelstream_0_slave_parameters_agent                                 ; altera_merlin_slave_agent                  ; clarvi_soc   ;
;          |altera_merlin_slave_agent:right_dial_pio_in_s1_agent|                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:right_dial_pio_in_s1_agent                                           ; altera_merlin_slave_agent                  ; clarvi_soc   ;
;          |altera_merlin_slave_agent:video_memory_s1_agent|                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:video_memory_s1_agent                                                ; altera_merlin_slave_agent                  ; clarvi_soc   ;
;          |altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|       ; 4.3 (4.3)            ; 5.5 (5.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator                             ; altera_merlin_slave_translator             ; clarvi_soc   ;
;          |altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|          ; 10.4 (10.4)          ; 10.9 (10.9)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator                                ; altera_merlin_slave_translator             ; clarvi_soc   ;
;          |altera_merlin_slave_translator:leds_pio_out_s1_translator|                ; 5.5 (5.5)            ; 5.7 (5.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:leds_pio_out_s1_translator                                      ; altera_merlin_slave_translator             ; clarvi_soc   ;
;          |altera_merlin_slave_translator:left_dial_pio_in_s1_translator|            ; 4.2 (4.2)            ; 5.6 (5.6)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:left_dial_pio_in_s1_translator                                  ; altera_merlin_slave_translator             ; clarvi_soc   ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                  ; altera_merlin_slave_translator             ; clarvi_soc   ;
;          |altera_merlin_slave_translator:pixelstream_0_slave_parameters_translator| ; 11.2 (11.2)          ; 11.3 (11.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:pixelstream_0_slave_parameters_translator                       ; altera_merlin_slave_translator             ; clarvi_soc   ;
;          |altera_merlin_slave_translator:right_dial_pio_in_s1_translator|           ; 4.7 (4.7)            ; 5.4 (5.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:right_dial_pio_in_s1_translator                                 ; altera_merlin_slave_translator             ; clarvi_soc   ;
;          |altera_merlin_slave_translator:video_memory_s1_translator|                ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:video_memory_s1_translator                                      ; altera_merlin_slave_translator             ; clarvi_soc   ;
;          |altera_merlin_traffic_limiter:clarvi_0_main_limiter|                      ; 13.8 (13.8)          ; 15.4 (15.4)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:clarvi_0_main_limiter                                            ; altera_merlin_traffic_limiter              ; clarvi_soc   ;
;          |clarvi_soc_mm_interconnect_1_cmd_demux:cmd_demux|                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_cmd_demux:cmd_demux                                               ; clarvi_soc_mm_interconnect_1_cmd_demux     ; clarvi_soc   ;
;          |clarvi_soc_mm_interconnect_1_cmd_mux_001:cmd_mux_001|                     ; 25.5 (23.5)          ; 26.7 (24.3)                      ; 2.5 (2.2)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 60 (56)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_cmd_mux_001:cmd_mux_001                                           ; clarvi_soc_mm_interconnect_1_cmd_mux_001   ; clarvi_soc   ;
;             |altera_merlin_arbitrator:arb|                                          ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb              ; altera_merlin_arbitrator                   ; clarvi_soc   ;
;          |clarvi_soc_mm_interconnect_1_router:router|                               ; 16.5 (16.5)          ; 17.0 (17.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_router:router                                                     ; clarvi_soc_mm_interconnect_1_router        ; clarvi_soc   ;
;          |clarvi_soc_mm_interconnect_1_rsp_demux_001:rsp_demux_001|                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_rsp_demux_001:rsp_demux_001                                       ; clarvi_soc_mm_interconnect_1_rsp_demux_001 ; clarvi_soc   ;
;          |clarvi_soc_mm_interconnect_1_rsp_mux:rsp_mux|                             ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_rsp_mux:rsp_mux                                                   ; clarvi_soc_mm_interconnect_1_rsp_mux       ; clarvi_soc   ;
;       |clarvi_soc_onchip_memory2_0:onchip_memory2_0|                                ; 10.2 (0.0)           ; 11.5 (0.0)                       ; 1.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 2 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_onchip_memory2_0:onchip_memory2_0                                                                                                  ; clarvi_soc_onchip_memory2_0                ; clarvi_soc   ;
;          |altsyncram:the_altsyncram|                                                ; 10.2 (0.0)           ; 11.5 (0.0)                       ; 1.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 2 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                        ; altsyncram                                 ; work         ;
;             |altsyncram_so72:auto_generated|                                        ; 10.2 (0.7)           ; 11.5 (1.0)                       ; 1.4 (0.3)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 2 (2)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_so72:auto_generated                                         ; altsyncram_so72                            ; work         ;
;                |decode_5la:decode2|                                                 ; 1.3 (1.3)            ; 2.3 (2.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_so72:auto_generated|decode_5la:decode2                      ; decode_5la                                 ; work         ;
;                |mux_2hb:mux5|                                                       ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_so72:auto_generated|mux_2hb:mux5                            ; mux_2hb                                    ; work         ;
;       |clarvi_soc_pll:pll|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_pll:pll                                                                                                                            ; clarvi_soc_pll                             ; clarvi_soc   ;
;          |altera_pll:altera_pll_i|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i                                                                                                    ; altera_pll                                 ; work         ;
;       |clarvi_soc_video_memory:video_memory|                                        ; 82.8 (1.2)           ; 81.3 (1.7)                       ; 5.4 (0.5)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 106 (2)             ; 3 (0)                     ; 0 (0)         ; 2088960           ; 256   ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_video_memory:video_memory                                                                                                          ; clarvi_soc_video_memory                    ; clarvi_soc   ;
;          |altsyncram:the_altsyncram|                                                ; 81.7 (0.0)           ; 79.6 (0.0)                       ; 4.9 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 104 (0)             ; 3 (0)                     ; 0 (0)         ; 2088960           ; 256   ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram                                                                                ; altsyncram                                 ; work         ;
;             |altsyncram_okj1:auto_generated|                                        ; 81.7 (0.9)           ; 79.6 (1.5)                       ; 4.9 (0.7)                                         ; 7.0 (0.1)                        ; 0.0 (0.0)            ; 104 (0)             ; 3 (3)                     ; 0 (0)         ; 2088960           ; 256   ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated                                                 ; altsyncram_okj1                            ; work         ;
;                |decode_dla:decode3|                                                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|decode_dla:decode3                              ; decode_dla                                 ; work         ;
;                |mux_ahb:mux2|                                                       ; 76.8 (76.8)          ; 74.1 (74.1)                      ; 4.3 (4.3)                                         ; 6.9 (6.9)                        ; 0.0 (0.0)            ; 96 (96)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|mux_ahb:mux2                                    ; mux_ahb                                    ; work         ;
;       |mkPixelStream:pixelstream_0|                                                 ; 505.0 (225.4)        ; 735.9 (290.3)                    ; 238.2 (68.7)                                      ; 7.3 (3.7)                        ; 0.0 (0.0)            ; 829 (414)           ; 1190 (297)                ; 0 (0)         ; 8566              ; 4     ; 2          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0                                                                                                                   ; mkPixelStream                              ; clarvi_soc   ;
;          |FIFO2:vparams_mmap_slave_outbuf|                                          ; 32.8 (32.8)          ; 38.2 (38.2)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 77 (77)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|FIFO2:vparams_mmap_slave_outbuf                                                                                   ; FIFO2                                      ; clarvi_soc   ;
;          |SizedFIFO:hdmi_pixel_buf|                                                 ; 39.0 (39.0)          ; 53.3 (53.3)                      ; 14.3 (14.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 83 (83)                   ; 0 (0)         ; 1575              ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf                                                                                          ; SizedFIFO                                  ; clarvi_soc   ;
;             |altsyncram:arr_rtl_0|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1575              ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|altsyncram:arr_rtl_0                                                                     ; altsyncram                                 ; work         ;
;                |altsyncram_c3n1:auto_generated|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1575              ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|altsyncram:arr_rtl_0|altsyncram_c3n1:auto_generated                                      ; altsyncram_c3n1                            ; work         ;
;          |SyncFIFO:pix_sync|                                                        ; 25.2 (25.2)          ; 39.8 (39.8)                      ; 14.7 (14.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 87 (87)                   ; 0 (0)         ; 6400              ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync                                                                                                 ; SyncFIFO                                   ; clarvi_soc   ;
;             |altsyncram:fifoMem_rtl_0|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6400              ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|altsyncram:fifoMem_rtl_0                                                                        ; altsyncram                                 ; work         ;
;                |altsyncram_e3k1:auto_generated|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6400              ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|altsyncram:fifoMem_rtl_0|altsyncram_e3k1:auto_generated                                         ; altsyncram_e3k1                            ; work         ;
;          |SyncRegister:vp_sync|                                                     ; 18.3 (16.4)          ; 105.7 (102.5)                    ; 87.4 (86.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 262 (256)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncRegister:vp_sync                                                                                              ; SyncRegister                               ; clarvi_soc   ;
;             |SyncHandshake:sync|                                                    ; 1.9 (1.9)            ; 3.2 (3.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncRegister:vp_sync|SyncHandshake:sync                                                                           ; SyncHandshake                              ; clarvi_soc   ;
;          |SyncResetA:vidrst|                                                        ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncResetA:vidrst                                                                                                 ; SyncResetA                                 ; clarvi_soc   ;
;          |mkBurstRead:burst_read|                                                   ; 164.2 (77.1)         ; 207.6 (102.0)                    ; 46.9 (25.2)                                       ; 3.5 (0.4)                        ; 0.0 (0.0)            ; 258 (141)           ; 382 (211)                 ; 0 (0)         ; 591               ; 2     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read                                                                                            ; mkBurstRead                                ; clarvi_soc   ;
;             |FIFO2:avalon_master_requestBuffer|                                     ; 18.7 (18.7)          ; 26.2 (26.2)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|FIFO2:avalon_master_requestBuffer                                                          ; FIFO2                                      ; clarvi_soc   ;
;             |SizedFIFO:avalon_master_responseBuffer|                                ; 32.6 (32.6)          ; 35.4 (35.4)                      ; 2.9 (2.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 42 (42)             ; 74 (74)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer                                                     ; SizedFIFO                                  ; clarvi_soc   ;
;                |altsyncram:arr_rtl_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|altsyncram:arr_rtl_0                                ; altsyncram                                 ; work         ;
;                   |altsyncram_gvm1:auto_generated|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|altsyncram:arr_rtl_0|altsyncram_gvm1:auto_generated ; altsyncram_gvm1                            ; work         ;
;             |SizedFIFO:pixbuf|                                                      ; 35.8 (35.8)          ; 44.0 (44.0)                      ; 11.2 (11.2)                                       ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 61 (61)                   ; 0 (0)         ; 527               ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf                                                                           ; SizedFIFO                                  ; clarvi_soc   ;
;                |altsyncram:arr_rtl_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 527               ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|altsyncram:arr_rtl_0                                                      ; altsyncram                                 ; work         ;
;                   |altsyncram_23n1:auto_generated|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 527               ; 1     ; 0          ; 0    ; 0            ; |clarvi_fpga|clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|altsyncram:arr_rtl_0|altsyncram_23n1:auto_generated                       ; altsyncram_23n1                            ; work         ;
+-------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ADC_DIN       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DOUT      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FAN_CTRL      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_CLK27      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[0]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[1]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[2]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[3]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[4]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[5]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[6]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[7]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_HS         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_RESET_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TD_VS         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDRINGn      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_G[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_G[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_B[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_B[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_HSYNC     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_VSYNC     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_DEN       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_DCLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_ON        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_BACKLIGHT ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SHIFT_CLKIN   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SHIFT_LOAD    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TOUCH_WAKE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CS_N      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DISPLAY_SDA   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DISPLAY_SCL   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SHIFT_OUT     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DIALR[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DIALL[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DIALR[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DIALL[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_DOUT                                                                                                                                       ;                   ;         ;
; AUD_ADCDAT                                                                                                                                     ;                   ;         ;
; CLOCK2_50                                                                                                                                      ;                   ;         ;
; CLOCK3_50                                                                                                                                      ;                   ;         ;
; CLOCK4_50                                                                                                                                      ;                   ;         ;
; IRDA_RXD                                                                                                                                       ;                   ;         ;
; KEY[1]                                                                                                                                         ;                   ;         ;
; KEY[2]                                                                                                                                         ;                   ;         ;
; KEY[3]                                                                                                                                         ;                   ;         ;
; SW[0]                                                                                                                                          ;                   ;         ;
; SW[1]                                                                                                                                          ;                   ;         ;
; SW[2]                                                                                                                                          ;                   ;         ;
; SW[3]                                                                                                                                          ;                   ;         ;
; SW[4]                                                                                                                                          ;                   ;         ;
; SW[5]                                                                                                                                          ;                   ;         ;
; SW[6]                                                                                                                                          ;                   ;         ;
; SW[7]                                                                                                                                          ;                   ;         ;
; SW[8]                                                                                                                                          ;                   ;         ;
; SW[9]                                                                                                                                          ;                   ;         ;
; TD_CLK27                                                                                                                                       ;                   ;         ;
; TD_DATA[0]                                                                                                                                     ;                   ;         ;
; TD_DATA[1]                                                                                                                                     ;                   ;         ;
; TD_DATA[2]                                                                                                                                     ;                   ;         ;
; TD_DATA[3]                                                                                                                                     ;                   ;         ;
; TD_DATA[4]                                                                                                                                     ;                   ;         ;
; TD_DATA[5]                                                                                                                                     ;                   ;         ;
; TD_DATA[6]                                                                                                                                     ;                   ;         ;
; TD_DATA[7]                                                                                                                                     ;                   ;         ;
; TD_HS                                                                                                                                          ;                   ;         ;
; TD_VS                                                                                                                                          ;                   ;         ;
; ADC_CS_N                                                                                                                                       ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                    ;                   ;         ;
; AUD_BCLK                                                                                                                                       ;                   ;         ;
; AUD_DACLRCK                                                                                                                                    ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                    ;                   ;         ;
; FPGA_I2C_SDAT                                                                                                                                  ;                   ;         ;
; GPIO_0[0]                                                                                                                                      ;                   ;         ;
; GPIO_0[1]                                                                                                                                      ;                   ;         ;
; GPIO_0[2]                                                                                                                                      ;                   ;         ;
; GPIO_0[3]                                                                                                                                      ;                   ;         ;
; GPIO_0[4]                                                                                                                                      ;                   ;         ;
; GPIO_0[5]                                                                                                                                      ;                   ;         ;
; GPIO_0[6]                                                                                                                                      ;                   ;         ;
; GPIO_0[7]                                                                                                                                      ;                   ;         ;
; GPIO_0[8]                                                                                                                                      ;                   ;         ;
; GPIO_0[9]                                                                                                                                      ;                   ;         ;
; GPIO_0[10]                                                                                                                                     ;                   ;         ;
; GPIO_0[11]                                                                                                                                     ;                   ;         ;
; GPIO_0[12]                                                                                                                                     ;                   ;         ;
; GPIO_0[13]                                                                                                                                     ;                   ;         ;
; GPIO_0[14]                                                                                                                                     ;                   ;         ;
; GPIO_0[15]                                                                                                                                     ;                   ;         ;
; GPIO_0[16]                                                                                                                                     ;                   ;         ;
; GPIO_0[17]                                                                                                                                     ;                   ;         ;
; GPIO_0[18]                                                                                                                                     ;                   ;         ;
; GPIO_0[19]                                                                                                                                     ;                   ;         ;
; GPIO_0[20]                                                                                                                                     ;                   ;         ;
; GPIO_0[21]                                                                                                                                     ;                   ;         ;
; GPIO_0[22]                                                                                                                                     ;                   ;         ;
; GPIO_0[23]                                                                                                                                     ;                   ;         ;
; GPIO_0[24]                                                                                                                                     ;                   ;         ;
; GPIO_0[25]                                                                                                                                     ;                   ;         ;
; GPIO_0[26]                                                                                                                                     ;                   ;         ;
; GPIO_0[27]                                                                                                                                     ;                   ;         ;
; GPIO_0[28]                                                                                                                                     ;                   ;         ;
; GPIO_0[29]                                                                                                                                     ;                   ;         ;
; GPIO_0[30]                                                                                                                                     ;                   ;         ;
; GPIO_0[31]                                                                                                                                     ;                   ;         ;
; GPIO_0[32]                                                                                                                                     ;                   ;         ;
; GPIO_0[33]                                                                                                                                     ;                   ;         ;
; GPIO_0[34]                                                                                                                                     ;                   ;         ;
; GPIO_0[35]                                                                                                                                     ;                   ;         ;
; PS2_CLK                                                                                                                                        ;                   ;         ;
; PS2_CLK2                                                                                                                                       ;                   ;         ;
; PS2_DAT                                                                                                                                        ;                   ;         ;
; PS2_DAT2                                                                                                                                       ;                   ;         ;
; DISPLAY_SDA                                                                                                                                    ;                   ;         ;
; DISPLAY_SCL                                                                                                                                    ;                   ;         ;
; CLOCK_50                                                                                                                                       ;                   ;         ;
; KEY[0]                                                                                                                                         ;                   ;         ;
;      - clarvi_soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 0       ;
;      - clarvi_soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 0       ;
;      - clarvi_soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 0       ;
;      - clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                 ; 0                 ; 0       ;
; SHIFT_OUT                                                                                                                                      ;                   ;         ;
;      - clarvi_soc:u0|clarvi_soc_displaybuttons_pio_in:displaybuttons_pio_in|read_mux_out[0]                                                    ; 0                 ; 0       ;
; DIALR[0]                                                                                                                                       ;                   ;         ;
;      - clarvi_soc:u0|clarvi_soc_left_dial_pio_in:right_dial_pio_in|read_mux_out[0]                                                             ; 0                 ; 0       ;
; DIALL[0]                                                                                                                                       ;                   ;         ;
;      - clarvi_soc:u0|clarvi_soc_left_dial_pio_in:left_dial_pio_in|read_mux_out[0]                                                              ; 0                 ; 0       ;
; DIALR[1]                                                                                                                                       ;                   ;         ;
;      - clarvi_soc:u0|clarvi_soc_left_dial_pio_in:right_dial_pio_in|read_mux_out[1]                                                             ; 0                 ; 0       ;
; DIALL[1]                                                                                                                                       ;                   ;         ;
;      - clarvi_soc:u0|clarvi_soc_left_dial_pio_in:left_dial_pio_in|read_mux_out[1]                                                              ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                 ; Location                   ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                                                                                                                                               ; PIN_AA14                   ; 4       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                     ; FF_X43_Y15_N5              ; 325     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                      ; FF_X51_Y11_N2              ; 1190    ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~1                                                                                                        ; MLABCELL_X72_Y17_N24       ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~10                                                                                                       ; LABCELL_X67_Y17_N39        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~11                                                                                                       ; LABCELL_X67_Y17_N36        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~12                                                                                                       ; MLABCELL_X65_Y15_N51       ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~13                                                                                                       ; LABCELL_X68_Y17_N21        ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~14                                                                                                       ; MLABCELL_X65_Y15_N45       ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~15                                                                                                       ; LABCELL_X68_Y17_N54        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~17                                                                                                       ; LABCELL_X68_Y20_N12        ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~18                                                                                                       ; LABCELL_X67_Y18_N57        ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~19                                                                                                       ; LABCELL_X67_Y17_N45        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~20                                                                                                       ; LABCELL_X67_Y17_N42        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~21                                                                                                       ; MLABCELL_X65_Y15_N48       ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~22                                                                                                       ; LABCELL_X67_Y17_N18        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~23                                                                                                       ; MLABCELL_X65_Y15_N57       ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~24                                                                                                       ; LABCELL_X67_Y17_N57        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~25                                                                                                       ; MLABCELL_X65_Y15_N54       ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~27                                                                                                       ; LABCELL_X67_Y17_N54        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~28                                                                                                       ; LABCELL_X63_Y13_N27        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~29                                                                                                       ; LABCELL_X68_Y17_N45        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~3                                                                                                        ; LABCELL_X68_Y17_N18        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~30                                                                                                       ; LABCELL_X67_Y17_N0         ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~32                                                                                                       ; LABCELL_X68_Y13_N48        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~33                                                                                                       ; LABCELL_X64_Y13_N42        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~34                                                                                                       ; LABCELL_X68_Y17_N42        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~35                                                                                                       ; LABCELL_X67_Y17_N15        ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~36                                                                                                       ; LABCELL_X70_Y14_N9         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~37                                                                                                       ; LABCELL_X67_Y17_N21        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~5                                                                                                        ; MLABCELL_X65_Y15_N42       ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~6                                                                                                        ; LABCELL_X68_Y17_N57        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~8                                                                                                        ; LABCELL_X67_Y17_N12        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|Decoder4~9                                                                                                        ; LABCELL_X67_Y17_N3         ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|WideOr4~0                                                                                                         ; LABCELL_X57_Y18_N27        ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|always12~0                                                                                                        ; LABCELL_X55_Y17_N48        ; 76      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_invalid                                                                                                     ; FF_X56_Y22_N20             ; 133     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[15]~6                                                                                             ; MLABCELL_X59_Y16_N51       ; 37      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[12]~6                                                                                             ; MLABCELL_X59_Y16_N33       ; 40      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|decode_immediate~0                                                                                                ; LABCELL_X57_Y15_N36        ; 19      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|dscratch[31]~0                                                                                                    ; MLABCELL_X52_Y20_N3        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ex_branch_taken                                                                                                   ; LABCELL_X57_Y22_N21        ; 35      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ex_ma_instr.enable_wb~0                                                                                           ; LABCELL_X57_Y20_N54        ; 45      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[3]                                                                                                    ; FF_X57_Y15_N41             ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_invalid~1                                                                                                      ; LABCELL_X55_Y23_N36        ; 39      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_stall_on_prev                                                                                                  ; FF_X57_Y20_N20             ; 71      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[7]~0                                                                                                  ; MLABCELL_X59_Y17_N54       ; 46      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mbadaddr[15]~4                                                                                                    ; MLABCELL_X52_Y23_N9        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mcause[1]~10                                                                                                      ; LABCELL_X53_Y20_N36        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[14]~4                                                                                                        ; LABCELL_X56_Y23_N24        ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mie.mtie~3                                                                                                        ; MLABCELL_X52_Y21_N57       ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mscratch[31]~0                                                                                                    ; LABCELL_X55_Y17_N51        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mtvec[28]~1                                                                                                       ; MLABCELL_X52_Y21_N48       ; 35      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mtvec[28]~2                                                                                                       ; MLABCELL_X52_Y21_N54       ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|pc[0]~2                                                                                                           ; LABCELL_X53_Y20_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|stall_de                                                                                                          ; LABCELL_X57_Y20_N21        ; 292     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[31]~0                                                                                                     ; MLABCELL_X52_Y20_N0        ; 43      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|timecmp[63]~1                                                                                                     ; LABCELL_X53_Y20_N12        ; 41      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_hex_digits_pio_out:hex_digits_pio_out|always0~2                                                                                             ; LABCELL_X50_Y17_N48        ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_leds_pio_out:leds_pio_out|always0~3                                                                                                         ; LABCELL_X50_Y15_N36        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_memory_s1_agent_rsp_fifo|always0~0                                          ; LABCELL_X46_Y17_N15        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:clarvi_0_main_limiter|save_dest_id~1                                      ; MLABCELL_X52_Y15_N42       ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0 ; LABCELL_X42_Y17_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_cmd_mux_001:cmd_mux_001|update_grant~0                                     ; LABCELL_X40_Y17_N33        ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_so72:auto_generated|decode_5la:decode2|eq_node[0]                    ; LABCELL_X64_Y17_N21        ; 32      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_so72:auto_generated|decode_5la:decode2|eq_node[1]~1                  ; LABCELL_X64_Y17_N12        ; 32      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                              ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3372    ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|outclk_wire[1]                                                                                              ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 326     ; Clock                                               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|decode_dla:decode3|w_anode2107w[3]~0                     ; LABCELL_X42_Y19_N12        ; 32      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|decode_dla:decode3|w_anode2124w[3]~0                     ; LABCELL_X42_Y19_N33        ; 32      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|decode_dla:decode3|w_anode2134w[3]~0                     ; LABCELL_X42_Y19_N39        ; 32      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|decode_dla:decode3|w_anode2144w[3]~0                     ; LABCELL_X42_Y19_N24        ; 32      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|decode_dla:decode3|w_anode2154w[3]~0                     ; LABCELL_X42_Y19_N27        ; 32      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|decode_dla:decode3|w_anode2164w[3]~0                     ; LABCELL_X42_Y19_N0         ; 32      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|decode_dla:decode3|w_anode2174w[3]~0                     ; LABCELL_X42_Y19_N3         ; 32      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|decode_dla:decode3|w_anode2184w[3]~0                     ; LABCELL_X42_Y19_N36        ; 32      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|clarvi_soc_video_memory:video_memory|wren~1                                                                                                            ; LABCELL_X45_Y17_N6         ; 264     ; Read enable                                         ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|FIFO2:vparams_mmap_slave_outbuf|always0~0                                                                                  ; LABCELL_X53_Y16_N39        ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|FIFO2:vparams_mmap_slave_outbuf|empty_reg~1                                                                                ; LABCELL_X53_Y16_N48        ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|D_OUT[11]~5                                                                                       ; MLABCELL_X52_Y12_N45       ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|always2~1                                                                                         ; LABCELL_X55_Y7_N3          ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|tail[5]~1                                                                                         ; MLABCELL_X52_Y11_N51       ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|always4~0                                                                                                ; MLABCELL_X52_Y11_N57       ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncRegister:vp_sync|SyncHandshake:sync|dPulse                                                                             ; LABCELL_X50_Y11_N36        ; 128     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncRegister:vp_sync|SyncHandshake:sync|sRDY~0                                                                             ; MLABCELL_X39_Y11_N48       ; 128     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncResetA:vidrst|reset_hold[1]                                                                                            ; FF_X50_Y11_N14             ; 60      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_de$D_IN                                                                                                               ; MLABCELL_X52_Y11_N12       ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_output_on                                                                                                             ; FF_X53_Y8_N11              ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_x[4]~1                                                                                                                ; MLABCELL_X47_Y11_N27       ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_y[0]~1                                                                                                                ; MLABCELL_X47_Y11_N18       ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|CAN_FIRE_RL_start_frame_off~0                                                                       ; MLABCELL_X34_Y17_N30       ; 101     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|FIFO2:avalon_master_requestBuffer|d1di~0                                                            ; LABCELL_X40_Y17_N48        ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|D_OUT[30]~0                                                  ; LABCELL_X48_Y14_N18        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|always2~1                                                    ; LABCELL_X48_Y14_N57        ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|D_OUT[23]~1                                                                        ; LABCELL_X48_Y14_N3         ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|WideOr10~0                                                                         ; LABCELL_X51_Y9_N9          ; 24      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|always2~0                                                                          ; LABCELL_X48_Y14_N45        ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|tail[0]~1                                                                          ; LABCELL_X50_Y12_N18        ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[13]~0                                                                                       ; LABCELL_X40_Y17_N36        ; 75      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|avalon_master_address_r[15]~0                                                                       ; LABCELL_X40_Y17_N15        ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|avalon_master_requestBufferCount_value[0]~0                                                         ; LABCELL_X40_Y17_N51        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pix7_0[10]~0                                                                                        ; LABCELL_X50_Y16_N33        ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|pixelctr[14]~0                                                                                      ; LABCELL_X48_Y14_N15        ; 38      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_base[51]~0                                                                                                         ; LABCELL_X48_Y15_N3         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_base[9]~1                                                                                                          ; LABCELL_X46_Y15_N30        ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_0[12]~2                                                                                                          ; LABCELL_X45_Y15_N24        ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_1[2]~0                                                                                                           ; LABCELL_X46_Y15_N18        ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_2[2]~0                                                                                                           ; LABCELL_X46_Y15_N24        ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_3[8]~0                                                                                                           ; LABCELL_X46_Y15_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_4[0]~1                                                                                                           ; LABCELL_X40_Y14_N27        ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_5[10]~0                                                                                                          ; LABCELL_X40_Y14_N24        ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_6[15]~0                                                                                                          ; LABCELL_X40_Y14_N6         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|vparams_p_7[8]~0                                                                                                           ; LABCELL_X40_Y14_N3         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                          ;
+-------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                    ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3372    ; Global Clock         ; GCLK6            ; --                        ;
; clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 326     ; Global Clock         ; GCLK4            ; --                        ;
+-------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; clarvi_soc:u0|altera_reset_controller:rst_controller|r_sync_rst ; 1190    ;
; ~GND                                                            ; 1032    ;
+-----------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; clarvi_soc:u0|clarvi_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_so72:auto_generated|ALTSYNCRAM                                         ; AUTO ; True Dual Port   ; Single Clock ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288  ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64          ; 0          ; None ; M10K_X76_Y24_N0, M10K_X69_Y24_N0, M10K_X58_Y15_N0, M10K_X58_Y14_N0, M10K_X69_Y26_N0, M10K_X76_Y18_N0, M10K_X58_Y22_N0, M10K_X58_Y12_N0, M10K_X49_Y15_N0, M10K_X49_Y17_N0, M10K_X76_Y27_N0, M10K_X76_Y10_N0, M10K_X58_Y11_N0, M10K_X58_Y10_N0, M10K_X69_Y13_N0, M10K_X76_Y11_N0, M10K_X58_Y2_N0, M10K_X58_Y3_N0, M10K_X58_Y1_N0, M10K_X49_Y1_N0, M10K_X58_Y19_N0, M10K_X58_Y16_N0, M10K_X58_Y4_N0, M10K_X76_Y5_N0, M10K_X76_Y8_N0, M10K_X69_Y2_N0, M10K_X76_Y14_N0, M10K_X76_Y19_N0, M10K_X69_Y25_N0, M10K_X76_Y17_N0, M10K_X58_Y13_N0, M10K_X58_Y5_N0, M10K_X76_Y9_N0, M10K_X76_Y23_N0, M10K_X76_Y13_N0, M10K_X76_Y12_N0, M10K_X69_Y23_N0, M10K_X69_Y18_N0, M10K_X69_Y4_N0, M10K_X69_Y14_N0, M10K_X69_Y16_N0, M10K_X69_Y15_N0, M10K_X76_Y3_N0, M10K_X76_Y4_N0, M10K_X76_Y20_N0, M10K_X69_Y22_N0, M10K_X69_Y3_N0, M10K_X69_Y7_N0, M10K_X58_Y8_N0, M10K_X69_Y8_N0, M10K_X69_Y1_N0, M10K_X76_Y2_N0, M10K_X58_Y25_N0, M10K_X58_Y21_N0, M10K_X76_Y26_N0, M10K_X76_Y15_N0, M10K_X69_Y10_N0, M10K_X69_Y12_N0, M10K_X69_Y17_N0, M10K_X76_Y16_N0, M10K_X69_Y5_N0, M10K_X76_Y6_N0, M10K_X69_Y9_N0, M10K_X76_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; clarvi_soc:u0|clarvi_soc_video_memory:video_memory|altsyncram:the_altsyncram|altsyncram_okj1:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; Single Clock ; 65280        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2088960 ; 65280                       ; 32                          ; --                          ; --                          ; 2088960             ; 256         ; 0          ; None ; M10K_X41_Y18_N0, M10K_X14_Y23_N0, M10K_X26_Y32_N0, M10K_X41_Y40_N0, M10K_X14_Y20_N0, M10K_X26_Y39_N0, M10K_X26_Y28_N0, M10K_X14_Y32_N0, M10K_X49_Y21_N0, M10K_X49_Y22_N0, M10K_X38_Y22_N0, M10K_X38_Y24_N0, M10K_X26_Y24_N0, M10K_X41_Y23_N0, M10K_X26_Y25_N0, M10K_X26_Y20_N0, M10K_X38_Y36_N0, M10K_X41_Y24_N0, M10K_X26_Y38_N0, M10K_X26_Y37_N0, M10K_X38_Y26_N0, M10K_X41_Y46_N0, M10K_X26_Y46_N0, M10K_X41_Y36_N0, M10K_X14_Y35_N0, M10K_X14_Y37_N0, M10K_X14_Y30_N0, M10K_X26_Y22_N0, M10K_X5_Y35_N0, M10K_X38_Y38_N0, M10K_X41_Y38_N0, M10K_X14_Y28_N0, M10K_X38_Y37_N0, M10K_X49_Y39_N0, M10K_X38_Y44_N0, M10K_X49_Y18_N0, M10K_X41_Y43_N0, M10K_X38_Y46_N0, M10K_X14_Y14_N0, M10K_X49_Y19_N0, M10K_X49_Y40_N0, M10K_X49_Y32_N0, M10K_X49_Y43_N0, M10K_X26_Y42_N0, M10K_X38_Y40_N0, M10K_X38_Y32_N0, M10K_X41_Y44_N0, M10K_X38_Y42_N0, M10K_X69_Y6_N0, M10K_X41_Y6_N0, M10K_X49_Y7_N0, M10K_X69_Y27_N0, M10K_X41_Y27_N0, M10K_X41_Y21_N0, M10K_X49_Y25_N0, M10K_X41_Y14_N0, M10K_X49_Y36_N0, M10K_X58_Y29_N0, M10K_X41_Y28_N0, M10K_X69_Y28_N0, M10K_X41_Y29_N0, M10K_X49_Y31_N0, M10K_X69_Y32_N0, M10K_X49_Y30_N0, M10K_X58_Y27_N0, M10K_X26_Y43_N0, M10K_X69_Y30_N0, M10K_X69_Y36_N0, M10K_X49_Y42_N0, M10K_X69_Y29_N0, M10K_X58_Y34_N0, M10K_X58_Y36_N0, M10K_X26_Y41_N0, M10K_X26_Y26_N0, M10K_X26_Y44_N0, M10K_X38_Y19_N0, M10K_X26_Y45_N0, M10K_X38_Y43_N0, M10K_X14_Y21_N0, M10K_X38_Y41_N0, M10K_X14_Y4_N0, M10K_X14_Y11_N0, M10K_X14_Y8_N0, M10K_X26_Y4_N0, M10K_X38_Y7_N0, M10K_X26_Y13_N0, M10K_X14_Y6_N0, M10K_X5_Y12_N0, M10K_X26_Y16_N0, M10K_X41_Y5_N0, M10K_X26_Y14_N0, M10K_X38_Y15_N0, M10K_X38_Y10_N0, M10K_X26_Y15_N0, M10K_X38_Y9_N0, M10K_X38_Y11_N0, M10K_X38_Y3_N0, M10K_X14_Y10_N0, M10K_X38_Y4_N0, M10K_X26_Y11_N0, M10K_X14_Y13_N0, M10K_X14_Y12_N0, M10K_X14_Y9_N0, M10K_X14_Y5_N0, M10K_X41_Y12_N0, M10K_X41_Y16_N0, M10K_X41_Y10_N0, M10K_X58_Y18_N0, M10K_X58_Y6_N0, M10K_X41_Y8_N0, M10K_X26_Y8_N0, M10K_X38_Y18_N0, M10K_X69_Y31_N0, M10K_X41_Y2_N0, M10K_X49_Y11_N0, M10K_X58_Y31_N0, M10K_X69_Y11_N0, M10K_X69_Y21_N0, M10K_X41_Y4_N0, M10K_X41_Y17_N0, M10K_X41_Y32_N0, M10K_X41_Y37_N0, M10K_X41_Y35_N0, M10K_X26_Y33_N0, M10K_X41_Y39_N0, M10K_X26_Y36_N0, M10K_X14_Y36_N0, M10K_X26_Y35_N0, M10K_X38_Y12_N0, M10K_X49_Y2_N0, M10K_X41_Y1_N0, M10K_X38_Y16_N0, M10K_X26_Y9_N0, M10K_X26_Y10_N0, M10K_X38_Y1_N0, M10K_X41_Y13_N0, M10K_X41_Y11_N0, M10K_X49_Y8_N0, M10K_X49_Y3_N0, M10K_X49_Y14_N0, M10K_X49_Y10_N0, M10K_X49_Y6_N0, M10K_X49_Y4_N0, M10K_X41_Y3_N0, M10K_X49_Y26_N0, M10K_X69_Y20_N0, M10K_X58_Y24_N0, M10K_X69_Y33_N0, M10K_X49_Y29_N0, M10K_X49_Y27_N0, M10K_X76_Y32_N0, M10K_X76_Y28_N0, M10K_X58_Y30_N0, M10K_X58_Y20_N0, M10K_X38_Y23_N0, M10K_X58_Y26_N0, M10K_X38_Y20_N0, M10K_X41_Y22_N0, M10K_X41_Y19_N0, M10K_X49_Y24_N0, M10K_X38_Y35_N0, M10K_X14_Y27_N0, M10K_X14_Y29_N0, M10K_X41_Y9_N0, M10K_X38_Y6_N0, M10K_X41_Y7_N0, M10K_X14_Y34_N0, M10K_X26_Y6_N0, M10K_X38_Y21_N0, M10K_X41_Y20_N0, M10K_X26_Y34_N0, M10K_X14_Y33_N0, M10K_X14_Y31_N0, M10K_X26_Y18_N0, M10K_X14_Y22_N0, M10K_X14_Y24_N0, M10K_X5_Y32_N0, M10K_X49_Y41_N0, M10K_X14_Y38_N0, M10K_X38_Y33_N0, M10K_X38_Y39_N0, M10K_X41_Y45_N0, M10K_X38_Y45_N0, M10K_X49_Y35_N0, M10K_X5_Y13_N0, M10K_X26_Y30_N0, M10K_X38_Y25_N0, M10K_X38_Y34_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X41_Y34_N0, M10K_X5_Y34_N0, M10K_X14_Y3_N0, M10K_X26_Y2_N0, M10K_X14_Y16_N0, M10K_X38_Y5_N0, M10K_X26_Y17_N0, M10K_X26_Y12_N0, M10K_X5_Y6_N0, M10K_X38_Y2_N0, M10K_X41_Y30_N0, M10K_X41_Y26_N0, M10K_X38_Y30_N0, M10K_X5_Y14_N0, M10K_X41_Y15_N0, M10K_X38_Y31_N0, M10K_X41_Y25_N0, M10K_X14_Y25_N0, M10K_X49_Y9_N0, M10K_X49_Y13_N0, M10K_X26_Y3_N0, M10K_X49_Y5_N0, M10K_X38_Y17_N0, M10K_X26_Y21_N0, M10K_X26_Y5_N0, M10K_X38_Y14_N0, M10K_X49_Y34_N0, M10K_X41_Y42_N0, M10K_X69_Y35_N0, M10K_X49_Y45_N0, M10K_X49_Y33_N0, M10K_X58_Y35_N0, M10K_X41_Y41_N0, M10K_X49_Y38_N0, M10K_X58_Y17_N0, M10K_X49_Y20_N0, M10K_X58_Y23_N0, M10K_X26_Y27_N0, M10K_X14_Y26_N0, M10K_X58_Y28_N0, M10K_X14_Y17_N0, M10K_X38_Y28_N0, M10K_X49_Y28_N0, M10K_X76_Y25_N0, M10K_X76_Y21_N0, M10K_X69_Y34_N0, M10K_X76_Y22_N0, M10K_X76_Y31_N0, M10K_X69_Y19_N0, M10K_X76_Y30_N0, M10K_X14_Y19_N0, M10K_X38_Y8_N0, M10K_X26_Y19_N0, M10K_X14_Y7_N0, M10K_X14_Y15_N0, M10K_X26_Y7_N0, M10K_X38_Y13_N0, M10K_X14_Y18_N0, M10K_X41_Y31_N0, M10K_X58_Y32_N0, M10K_X41_Y33_N0, M10K_X26_Y23_N0, M10K_X58_Y33_N0, M10K_X49_Y23_N0, M10K_X26_Y31_N0, M10K_X26_Y29_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|altsyncram:arr_rtl_0|altsyncram_c3n1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 63           ; 25           ; 63           ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 1575    ; 63                          ; 25                          ; 63                          ; 25                          ; 1575                ; 1           ; 0          ; None ; M10K_X58_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|altsyncram:fifoMem_rtl_0|altsyncram_e3k1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 25           ; 256          ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 6400    ; 256                         ; 25                          ; 256                         ; 25                          ; 6400                ; 1           ; 0          ; None ; M10K_X58_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|altsyncram:arr_rtl_0|altsyncram_gvm1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 64      ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 1           ; 0          ; None ; M10K_X49_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|altsyncram:arr_rtl_0|altsyncram_23n1:auto_generated|ALTSYNCRAM                       ; AUTO ; Simple Dual Port ; Single Clock ; 31           ; 17           ; 31           ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 527     ; 31                          ; 17                          ; 31                          ; 17                          ; 527                 ; 1           ; 0          ; None ; M10K_X49_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Sum of two 18x18                ; 1           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                       ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~mult_llmac ; Two Independent 18x18 ; DSP_X32_Y16_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|Mult0~387        ; Sum of two 18x18      ; DSP_X32_Y14_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 17,035 / 289,320 ( 6 % ) ;
; C12 interconnects                           ; 587 / 13,420 ( 4 % )     ;
; C2 interconnects                            ; 5,877 / 119,108 ( 5 % )  ;
; C4 interconnects                            ; 3,168 / 56,300 ( 6 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 855 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 2,149 / 84,580 ( 3 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 738 / 12,676 ( 6 % )     ;
; R14/C12 interconnect drivers                ; 1,001 / 20,720 ( 5 % )   ;
; R3 interconnects                            ; 7,191 / 130,992 ( 5 % )  ;
; R6 interconnects                            ; 11,223 / 266,960 ( 4 % ) ;
; Spine clocks                                ; 13 / 360 ( 4 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 246       ; 246       ; 0            ; 0            ; 246       ; 246       ; 0            ; 0            ; 0            ; 0            ; 63           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 11           ; 246       ; 246       ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 246          ; 0         ; 0         ; 246          ; 246          ; 0         ; 0         ; 246          ; 246          ; 246          ; 246          ; 183          ; 246          ; 246          ; 246          ; 246          ; 246          ; 246          ; 246          ; 235          ; 246          ; 246          ; 246          ; 246          ; 235          ; 0         ; 0         ; 246          ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; ADC_DIN            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_DOUT           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SCLK           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; AUD_ADCDAT         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; AUD_DACDAT         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; AUD_XCK            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK2_50          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK3_50          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK4_50          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[7]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[8]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[9]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[10]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[11]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[12]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_BA[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_BA[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_CAS_N         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_CKE           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_CLK           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_CS_N          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_LDQM          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_RAS_N         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_UDQM          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_WE_N          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; FAN_CTRL           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; FPGA_I2C_SCLK      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; IRDA_RXD           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; IRDA_TXD           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[2]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[3]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[7]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[8]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[9]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[0]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[1]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[2]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[3]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[4]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[5]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[6]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[7]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[8]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[9]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_CLK27           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[7]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_HS              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_RESET_N         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_VS              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_B[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_B[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_B[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_B[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_B[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_B[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_B[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_B[7]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_BLANK_N        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_CLK            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_G[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_G[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_G[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_G[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_G[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_G[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_G[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_G[7]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_HS             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_R[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_R[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_R[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_R[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_R[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_R[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_R[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_R[7]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_SYNC_N         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_VS             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDRINGn           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; LCD_R[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_R[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_R[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_R[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_R[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_R[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_R[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_R[7]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_G[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_G[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_G[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_G[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_G[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_G[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_G[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_G[7]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_B[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_B[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_B[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_B[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_B[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_B[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_B[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_B[7]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_HSYNC          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; LCD_VSYNC          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; LCD_DEN            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; LCD_DCLK           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; LCD_ON             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; LCD_BACKLIGHT      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SHIFT_CLKIN        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; SHIFT_LOAD         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; TOUCH_WAKE         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_CS_N           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; AUD_ADCLRCK        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; AUD_BCLK           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; AUD_DACLRCK        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[7]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[8]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[9]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[10]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[11]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[12]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[13]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[14]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_DQ[15]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; FPGA_I2C_SDAT      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[0]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[1]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[2]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[3]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[4]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[5]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[6]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[7]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[8]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[9]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[10]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[11]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[12]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[13]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[14]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[15]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[16]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[17]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[18]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[19]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[20]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[21]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[22]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[23]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[24]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[25]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[26]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[27]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[28]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[29]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[30]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[31]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[32]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[33]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[34]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[35]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PS2_CLK            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PS2_CLK2           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PS2_DAT            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PS2_DAT2           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DISPLAY_SDA        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; DISPLAY_SCL        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SHIFT_OUT          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; DIALR[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DIALL[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DIALR[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DIALL[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                     ;
+---------------------------------------------------------------+---------------------------------------------------------------+-------------------+
; Source Clock(s)                                               ; Destination Clock(s)                                          ; Delay Added in ns ;
+---------------------------------------------------------------+---------------------------------------------------------------+-------------------+
; u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 107.6             ;
; u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 23.2              ;
; u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.1               ;
+---------------------------------------------------------------+---------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                    ; Destination Register                                                                                                                                               ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; clarvi_soc:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                    ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr[0]                                                                                            ; 1.061             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[0]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.762             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[13]                                                                                       ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.702             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[14]                                                                                       ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.687             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[12]                                                                                       ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.678             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[0]                                                                                        ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|addrctr[30]                                                                                       ; 0.455             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[7]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.407             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[6]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.395             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[8]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.391             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[10]                                                                                       ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.386             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[3]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.378             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|main_read_data_buffer[7]                                                                                        ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[7]                                                                                              ; 0.368             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[5]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.365             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[2]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.359             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[9]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.358             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[5]                                                                                              ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.354             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr1[7]                                                                                           ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr1[9]                                                                                           ; 0.351             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr1[6]                                                                                           ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr1[9]                                                                                           ; 0.349             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr1[1]                                                                                           ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr1[3]                                                                                           ; 0.349             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr1[2]                                                                                           ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|dGDeqPtr1[3]                                                                                           ; 0.346             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[4]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[4]                                                                                              ; 0.341             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[15]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[15]                                                                                             ; 0.341             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[12]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[12]                                                                                             ; 0.341             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[7]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[7]                                                                                              ; 0.341             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|arr_rtl_0_bypass[32]                                       ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|D_OUT[29]                                                  ; 0.340             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[0]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[0]                                                                                              ; 0.340             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[14]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[14]                                                                                             ; 0.340             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr[9]                                                                                            ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sNotFullReg                                                                                            ; 0.339             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[22]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[22]                                                                                             ; 0.339             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[20]                                                                                       ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.338             ;
; clarvi_soc:u0|clarvi_soc_hex_digits_pio_out:hex_digits_pio_out|data_out[14]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|av_readdata_pre[14]                   ; 0.337             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|arr_rtl_0_bypass[23]                                                             ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|D_OUT[20]                                                                        ; 0.335             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[31]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[31]                                                                                             ; 0.335             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[7]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.enable_wb                                                                                           ; 0.335             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[11]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[11]                                                                                             ; 0.335             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[16]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[16]                                                                                             ; 0.335             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[25]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[25]                                                                                             ; 0.335             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[13]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[13]                                                                                             ; 0.335             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[10]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[10]                                                                                             ; 0.335             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|arr_rtl_0_bypass[12]                                                             ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|D_OUT[4]                                                                         ; 0.334             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[3]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[3]                                                                                              ; 0.334             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|arr_rtl_0_bypass[8]                                        ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|D_OUT[5]                                                   ; 0.334             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_memory_s1_agent_rsp_fifo|mem_used[1]                                      ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_memory_s1_agent_rsp_fifo|mem_used[0]                                      ; 0.333             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[8]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[8]                                                                                              ; 0.332             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[9]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[9]                                                                                              ; 0.332             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[6]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[6]                                                                                              ; 0.331             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[27]                                                                                                        ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|potential_mepc[27]                                                                                              ; 0.329             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[1]                                                                                                         ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|potential_mepc[1]                                                                                               ; 0.329             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[18]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[18]                                                                                             ; 0.327             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[24]                                                                                                        ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|potential_mepc[24]                                                                                              ; 0.327             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[21]                                                                                                        ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|potential_mepc[21]                                                                                              ; 0.327             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[2]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[2]                                                                                              ; 0.326             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[5]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[5]                                                                                              ; 0.326             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_y[15]                                                                                                               ; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_y[8]                                                                                                                ; 0.325             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|avalon_master_responseBufferSpace[1]                                                              ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|avalon_master_responseBufferSpace[2]                                                              ; 0.324             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.immediate[1]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|wait_latency_counter[0]            ; 0.322             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[25]                                                                                                        ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|potential_mepc[25]                                                                                              ; 0.321             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[18]                                                                                                        ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|potential_mepc[18]                                                                                              ; 0.321             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|mepc[9]                                                                                                         ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|potential_mepc[9]                                                                                               ; 0.321             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[1]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs1_value[1]                                                                                              ; 0.319             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|hasodata                                                   ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|tail[0]                                                    ; 0.319             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:displaybuttons_pio_in_s1_agent_rsp_fifo|mem_used[0]                             ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:displaybuttons_pio_in_s1_agent_rsp_fifo|mem_used[1]                             ; 0.317             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:left_dial_pio_in_s1_agent_rsp_fifo|mem_used[1]                                  ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:left_dial_pio_in_s1_agent_rsp_fifo|mem[1][108]                                  ; 0.317             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:pixelstream_0_slave_parameters_translator|read_latency_shift_reg[0]    ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pixelstream_0_slave_parameters_agent_rsp_fifo|mem_used[0]                       ; 0.314             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|read_latency_shift_reg[0]             ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:hex_digits_pio_out_s1_agent_rsp_fifo|mem_used[0]                                ; 0.312             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:leds_pio_out_s1_agent_rsp_fifo|mem_used[1]                                      ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:leds_pio_out_s1_agent_rsp_fifo|mem[1][108]                                      ; 0.312             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:hex_digits_pio_out_s1_agent_rsp_fifo|mem_used[1]                                ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:hex_digits_pio_out_s1_agent_rsp_fifo|mem[1][108]                                ; 0.312             ;
; clarvi_soc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                        ; clarvi_soc:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[2]                                                                                           ; 0.311             ;
; clarvi_soc:u0|clarvi_soc_leds_pio_out:leds_pio_out|data_out[6]                                                                                                     ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:leds_pio_out_s1_translator|av_readdata_pre[6]                          ; 0.308             ;
; clarvi_soc:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[2]                                                                                           ; clarvi_soc:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                   ; 0.308             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[6]                                                                                           ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[7]                                                                                           ; 0.307             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:displaybuttons_pio_in_s1_translator|read_latency_shift_reg[0]          ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:displaybuttons_pio_in_s1_agent_rsp_fifo|mem_used[0]                             ; 0.307             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[1]                                                                                           ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr[1]                                                                                            ; 0.307             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:leds_pio_out_s1_translator|read_latency_shift_reg[0]                   ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:leds_pio_out_s1_agent_rsp_fifo|mem_used[0]                                      ; 0.306             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:left_dial_pio_in_s1_translator|read_latency_shift_reg[0]               ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:left_dial_pio_in_s1_agent_rsp_fifo|mem_used[0]                                  ; 0.306             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|ring_empty                                                                       ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|not_ring_full                                                                    ; 0.306             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]               ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[0]                                  ; 0.305             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[2]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.op[1]                                                                                               ; 0.305             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|ring_empty                                                 ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:avalon_master_responseBuffer|not_ring_full                                              ; 0.304             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0] ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0] ; 0.302             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pixelstream_0_slave_parameters_agent_rsp_fifo|mem_used[1]                       ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pixelstream_0_slave_parameters_agent_rsp_fifo|mem[1][108]                       ; 0.298             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|clarvi_soc_mm_interconnect_1_cmd_mux_001:cmd_mux_001|saved_grant[1]                                   ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|avalon_master_read_r                                                                              ; 0.297             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|head[0]                                                                                         ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|altsyncram:arr_rtl_0|altsyncram_c3n1:auto_generated|ram_block1a24~portb_address_reg0            ; 0.296             ;
; clarvi_soc:u0|clarvi_soc_hex_digits_pio_out:hex_digits_pio_out|data_out[19]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|av_readdata_pre[19]                   ; 0.296             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|tail[1]                                                                                         ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|tail[2]                                                                                         ; 0.294             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sDeqPtr[8]                                                                                             ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sNotFullReg                                                                                            ; 0.293             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|ma_wb_value[19]                                                                                                 ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_rs2_value[19]                                                                                             ; 0.293             ;
; clarvi_soc:u0|clarvi_soc_leds_pio_out:leds_pio_out|data_out[4]                                                                                                     ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:leds_pio_out_s1_translator|av_readdata_pre[4]                          ; 0.292             ;
; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|if_de_instr[0]                                                                                                  ; clarvi_soc:u0|clarvi_avalon:clarvi_0|clarvi:clarvi|de_ex_instr.op[4]                                                                                               ; 0.291             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:right_dial_pio_in_s1_agent_rsp_fifo|mem_used[1]                                 ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:right_dial_pio_in_s1_agent_rsp_fifo|mem[1][108]                                 ; 0.291             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[5]                                                                                           ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SyncFIFO:pix_sync|sGEnqPtr1[6]                                                                                           ; 0.291             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:right_dial_pio_in_s1_agent_rsp_fifo|mem_used[0]                                 ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:right_dial_pio_in_s1_agent_rsp_fifo|mem[0][108]                                 ; 0.291             ;
; clarvi_soc:u0|clarvi_soc_hex_digits_pio_out:hex_digits_pio_out|data_out[17]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|av_readdata_pre[17]                   ; 0.291             ;
; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|wait_latency_counter[0]               ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|wait_latency_counter[1]               ; 0.290             ;
; clarvi_soc:u0|clarvi_soc_hex_digits_pio_out:hex_digits_pio_out|data_out[20]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|av_readdata_pre[20]                   ; 0.290             ;
; clarvi_soc:u0|clarvi_soc_hex_digits_pio_out:hex_digits_pio_out|data_out[22]                                                                                        ; clarvi_soc:u0|clarvi_soc_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:hex_digits_pio_out_s1_translator|av_readdata_pre[22]                   ; 0.290             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|tail[0]                                                                                         ; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|tail[2]                                                                                         ; 0.289             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|not_ring_full                                                                    ; clarvi_soc:u0|mkPixelStream:pixelstream_0|mkBurstRead:burst_read|SizedFIFO:pixbuf|ring_empty                                                                       ; 0.289             ;
; clarvi_soc:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[3]                                                                                           ; clarvi_soc:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[2]                                                                                           ; 0.289             ;
; clarvi_soc:u0|mkPixelStream:pixelstream_0|SizedFIFO:hdmi_pixel_buf|D_OUT[22]                                                                                       ; clarvi_soc:u0|mkPixelStream:pixelstream_0|hdmi_pixel_out[22]                                                                                                       ; 0.288             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20029): Only one processor detected - disabling parallel compilation
Info (119006): Selected device 5CSEMA5F31C6 for design "clarvi_fpga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 3229 fanout uses global clock CLKCTRL_G6
    Info (11162): clarvi_soc:u0|clarvi_soc_pll:pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 360 fanout uses global clock CLKCTRL_G4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332104): Reading SDC File: 'clarvi_soc/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'toplevel.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 9 -duty_cycle 50.00 -name {u0|pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u0|pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 9 -duty_cycle 50.00 -name {u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 50 -duty_cycle 50.00 -name {u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at toplevel.sdc(23): qsys0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/toplevel.sdc Line: 23
Warning (332174): Ignored filter at toplevel.sdc(24): qsys0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/toplevel.sdc Line: 24
Warning (332049): Ignored set_clock_groups at toplevel.sdc(22): Argument -group with value [get_clocks {qsys0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/toplevel.sdc Line: 22
    Info (332050): set_clock_groups -asynchronous \
  -group [get_clocks {qsys0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] \
  -group [get_clocks {qsys0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/toplevel.sdc Line: 22
Warning (332049): Ignored set_clock_groups at toplevel.sdc(22): Argument -group with value [get_clocks {qsys0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/toplevel.sdc Line: 22
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 8 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):  111.111     LCD_DCLK
    Info (332111):    2.222 u0|pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   20.000 u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):  111.111 u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 100 registers into blocks of type DSP block
    Extra Info (176220): Created 100 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:43
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:02:28
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:49
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 36% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:55
Info (11888): Total time spent on timing analysis during the Fitter is 56.40 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:51
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 63 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ADC_CS_N has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 35
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 42
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 43
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 45
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 61
    Info (169065): Pin FPGA_I2C_SDAT has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 72
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 75
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 152
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 153
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 154
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 155
    Info (169065): Pin DISPLAY_SDA has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 208
    Info (169065): Pin DISPLAY_SCL has a permanently disabled output enable File: /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/clarvi_fpga.sv Line: 211
Info (144001): Generated suppressed messages file /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/output_files/clarvi_fpga.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 2222 megabytes
    Info: Processing ended: Tue Nov 28 02:01:33 2017
    Info: Elapsed time: 00:11:24
    Info: Total CPU time (on all processors): 00:05:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/ecad/Documents/Git_Reps/Comp-Sci-Course/ECAD/exercise5/clarvi_fpga/output_files/clarvi_fpga.fit.smsg.


