<!DOCTYPE html>
<html class="client-nojs vector-feature-language-in-header-enabled vector-feature-language-in-main-page-header-disabled vector-feature-page-tools-pinned-disabled vector-feature-toc-pinned-clientpref-1 vector-feature-main-menu-pinned-disabled vector-feature-limited-width-clientpref-1 vector-feature-limited-width-content-enabled vector-feature-custom-font-size-clientpref-1 vector-feature-appearance-pinned-clientpref-1 vector-feature-night-mode-enabled skin-theme-clientpref-day vector-sticky-header-enabled vector-toc-available" lang="pt" dir="ltr">
<head>
<meta charset="UTF-8">
<title>PCI Express – Wikipédia, a enciclopédia livre</title>
<script>(function(){var className="client-js vector-feature-language-in-header-enabled vector-feature-language-in-main-page-header-disabled vector-feature-page-tools-pinned-disabled vector-feature-toc-pinned-clientpref-1 vector-feature-main-menu-pinned-disabled vector-feature-limited-width-clientpref-1 vector-feature-limited-width-content-enabled vector-feature-custom-font-size-clientpref-1 vector-feature-appearance-pinned-clientpref-1 vector-feature-night-mode-enabled skin-theme-clientpref-day vector-sticky-header-enabled vector-toc-available";var cookie=document.cookie.match(/(?:^|; )ptwikimwclientpreferences=([^;]+)/);if(cookie){cookie[1].split('%2C').forEach(function(pref){className=className.replace(new RegExp('(^| )'+pref.replace(/-clientpref-\w+$|[^\w-]+/g,'')+'-clientpref-\\w+( |$)'),'$1'+pref+'$2');});}document.documentElement.className=className;}());RLCONF={"wgBreakFrames":false,"wgSeparatorTransformTable":[",\t."," \t,"],"wgDigitTransformTable":["",""],"wgDefaultDateFormat":"dmy","wgMonthNames":["","janeiro","fevereiro","março","abril","maio","junho","julho","agosto","setembro","outubro","novembro","dezembro"],"wgRequestId":"9989bd84-c2a6-413e-8c5e-a6a53e49fd01","wgCanonicalNamespace":"","wgCanonicalSpecialPageName":false,"wgNamespaceNumber":0,"wgPageName":"PCI_Express","wgTitle":"PCI Express","wgCurRevisionId":69734490,"wgRevisionId":69734490,"wgArticleId":64556,"wgIsArticle":true,"wgIsRedirect":false,"wgAction":"view","wgUserName":null,"wgUserGroups":["*"],"wgCategories":["!CS1 inglês-fontes em língua (en)","!CS1 alemão-fontes em língua (de)","!Predefinição Webarchive archiveis links","!Artigos que carecem de notas de rodapé","!Artigos que carecem de notas de rodapé sem indicação de tema","!Artigos com texto com quantidade vaga ou ambígua","Barramentos de computador","Normas de computadores"],"wgPageViewLanguage":"pt","wgPageContentLanguage":"pt","wgPageContentModel":"wikitext","wgRelevantPageName":"PCI_Express","wgRelevantArticleId":64556,"wgIsProbablyEditable":true,"wgRelevantPageIsProbablyEditable":true,"wgRestrictionEdit":[],"wgRestrictionMove":[],"wgNoticeProject":"wikipedia","wgCiteReferencePreviewsActive":false,"wgMediaViewerOnClick":true,"wgMediaViewerEnabledByDefault":true,"wgPopupsFlags":0,"wgVisualEditor":{"pageLanguageCode":"pt","pageLanguageDir":"ltr","pageVariantFallbacks":"pt"},"wgMFDisplayWikibaseDescriptions":{"search":true,"watchlist":true,"tagline":true,"nearby":true},"wgWMESchemaEditAttemptStepOversample":false,"wgWMEPageLength":100000,"wgEditSubmitButtonLabelPublish":true,"wgULSPosition":"interlanguage","wgULSisCompactLinksEnabled":false,"wgVector2022LanguageInHeader":true,"wgULSisLanguageSelectorEmpty":false,"wgWikibaseItemId":"Q206924","wgCheckUserClientHintsHeadersJsApi":["brands","architecture","bitness","fullVersionList","mobile","model","platform","platformVersion"],"GEHomepageSuggestedEditsEnableTopics":true,"wgGETopicsMatchModeEnabled":true,"wgGELevelingUpEnabledForUser":false,"wgSiteNoticeId":"2.30"};
RLSTATE={"ext.gadget.FeedbackHighlight-base":"ready","ext.gadget.keepPDU":"ready","ext.globalCssJs.user.styles":"ready","site.styles":"ready","user.styles":"ready","ext.globalCssJs.user":"ready","user":"ready","user.options":"loading","ext.cite.styles":"ready","ext.math.styles":"ready","skins.vector.search.codex.styles":"ready","skins.vector.styles":"ready","skins.vector.icons":"ready","ext.wikimediamessages.styles":"ready","ext.visualEditor.desktopArticleTarget.noscript":"ready","ext.uls.interlanguage":"ready","wikibase.client.init":"ready","ext.dismissableSiteNotice.styles":"ready"};RLPAGEMODULES=["ext.cite.ux-enhancements","mediawiki.page.media","site","mediawiki.page.ready","mediawiki.toc","skins.vector.js","ext.centralNotice.geoIP","ext.centralNotice.startUp","ext.gadget.Topicon","ext.gadget.Metacaixa","ext.gadget.TitleRewrite","ext.gadget.ElementosOcultaveis","ext.gadget.FeedbackHighlight","ext.gadget.ReferenceTooltips","ext.gadget.NewVillagePump","ext.gadget.wikibugs","ext.gadget.charinsert","ext.gadget.requestForAdminship","ext.gadget.WikiMiniAtlas","ext.gadget.PagesForDeletion","ext.gadget.switcher","ext.urlShortener.toolbar","ext.centralauth.centralautologin","mmv.bootstrap","ext.popups","ext.visualEditor.desktopArticleTarget.init","ext.visualEditor.targetLoader","ext.echo.centralauth","ext.eventLogging","ext.wikimediaEvents","ext.navigationTiming","ext.uls.interface","ext.cx.eventlogging.campaigns","ext.cx.uls.quick.actions","wikibase.client.vector-2022","ext.checkUser.clientHints","ext.growthExperiments.SuggestedEditSession","oojs-ui.styles.icons-media","oojs-ui-core.icons","ext.dismissableSiteNotice"];</script>
<script>(RLQ=window.RLQ||[]).push(function(){mw.loader.impl(function(){return["user.options@12s5i",function($,jQuery,require,module){mw.user.tokens.set({"patrolToken":"+\\","watchToken":"+\\","csrfToken":"+\\"});
}];});});</script>
<link rel="stylesheet" href="/w/load.php?lang=pt&amp;modules=ext.cite.styles%7Cext.dismissableSiteNotice.styles%7Cext.math.styles%7Cext.uls.interlanguage%7Cext.visualEditor.desktopArticleTarget.noscript%7Cext.wikimediamessages.styles%7Cskins.vector.icons%2Cstyles%7Cskins.vector.search.codex.styles%7Cwikibase.client.init&amp;only=styles&amp;skin=vector-2022">
<script async="" src="/w/load.php?lang=pt&amp;modules=startup&amp;only=scripts&amp;raw=1&amp;skin=vector-2022"></script>
<meta name="ResourceLoaderDynamicStyles" content="">
<link rel="stylesheet" href="/w/load.php?lang=pt&amp;modules=ext.gadget.FeedbackHighlight-base%2CkeepPDU&amp;only=styles&amp;skin=vector-2022">
<link rel="stylesheet" href="/w/load.php?lang=pt&amp;modules=site.styles&amp;only=styles&amp;skin=vector-2022">
<meta name="generator" content="MediaWiki 1.44.0-wmf.23">
<meta name="referrer" content="origin">
<meta name="referrer" content="origin-when-cross-origin">
<meta name="robots" content="max-image-preview:standard">
<meta name="format-detection" content="telephone=no">
<meta property="og:image" content="https://upload.wikimedia.org/wikipedia/commons/thumb/f/f4/PCIeX16andX1OnAsusH81MKMB.jpg/1200px-PCIeX16andX1OnAsusH81MKMB.jpg">
<meta property="og:image:width" content="1200">
<meta property="og:image:height" content="720">
<meta property="og:image" content="https://upload.wikimedia.org/wikipedia/commons/thumb/f/f4/PCIeX16andX1OnAsusH81MKMB.jpg/960px-PCIeX16andX1OnAsusH81MKMB.jpg">
<meta property="og:image:width" content="800">
<meta property="og:image:height" content="480">
<meta property="og:image:width" content="640">
<meta property="og:image:height" content="384">
<meta name="viewport" content="width=1120">
<meta property="og:title" content="PCI Express – Wikipédia, a enciclopédia livre">
<meta property="og:type" content="website">
<link rel="preconnect" href="//upload.wikimedia.org">
<link rel="alternate" media="only screen and (max-width: 640px)" href="//pt.m.wikipedia.org/wiki/PCI_Express">
<link rel="alternate" type="application/x-wiki" title="Editar" href="/w/index.php?title=PCI_Express&amp;action=edit">
<link rel="apple-touch-icon" href="/static/apple-touch/wikipedia.png">
<link rel="icon" href="/static/favicon/wikipedia.ico">
<link rel="search" type="application/opensearchdescription+xml" href="/w/rest.php/v1/search" title="Wikipédia (pt)">
<link rel="EditURI" type="application/rsd+xml" href="//pt.wikipedia.org/w/api.php?action=rsd">
<link rel="canonical" href="https://pt.wikipedia.org/wiki/PCI_Express">
<link rel="license" href="https://creativecommons.org/licenses/by-sa/4.0/deed.pt">
<link rel="alternate" type="application/atom+xml" title="&#039;&#039;Feed&#039;&#039; Atom Wikipédia" href="/w/index.php?title=Especial:Mudan%C3%A7as_recentes&amp;feed=atom">
<link rel="dns-prefetch" href="//meta.wikimedia.org" />
<link rel="dns-prefetch" href="auth.wikimedia.org">
</head>
<body class="skin--responsive skin-vector skin-vector-search-vue mediawiki ltr sitedir-ltr mw-hide-empty-elt ns-0 ns-subject mw-editable page-PCI_Express rootpage-PCI_Express skin-vector-2022 action-view"><a class="mw-jump-link" href="#bodyContent">Saltar para o conteúdo</a>
<div class="vector-header-container">
	<header class="vector-header mw-header">
		<div class="vector-header-start">
			<nav class="vector-main-menu-landmark" aria-label="&#039;&#039;Site&#039;&#039;">
				
<div id="vector-main-menu-dropdown" class="vector-dropdown vector-main-menu-dropdown vector-button-flush-left vector-button-flush-right"  title="Menu principal" >
	<input type="checkbox" id="vector-main-menu-dropdown-checkbox" role="button" aria-haspopup="true" data-event-name="ui.dropdown-vector-main-menu-dropdown" class="vector-dropdown-checkbox "  aria-label="Menu principal"  >
	<label id="vector-main-menu-dropdown-label" for="vector-main-menu-dropdown-checkbox" class="vector-dropdown-label cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only " aria-hidden="true"  ><span class="vector-icon mw-ui-icon-menu mw-ui-icon-wikimedia-menu"></span>

<span class="vector-dropdown-label-text">Menu principal</span>
	</label>
	<div class="vector-dropdown-content">


				<div id="vector-main-menu-unpinned-container" class="vector-unpinned-container">
		
<div id="vector-main-menu" class="vector-main-menu vector-pinnable-element">
	<div
	class="vector-pinnable-header vector-main-menu-pinnable-header vector-pinnable-header-unpinned"
	data-feature-name="main-menu-pinned"
	data-pinnable-element-id="vector-main-menu"
	data-pinned-container-id="vector-main-menu-pinned-container"
	data-unpinned-container-id="vector-main-menu-unpinned-container"
>
	<div class="vector-pinnable-header-label">Menu principal</div>
	<button class="vector-pinnable-header-toggle-button vector-pinnable-header-pin-button" data-event-name="pinnable-header.vector-main-menu.pin">mover para a barra lateral</button>
	<button class="vector-pinnable-header-toggle-button vector-pinnable-header-unpin-button" data-event-name="pinnable-header.vector-main-menu.unpin">ocultar</button>
</div>

	
<div id="p-navigation" class="vector-menu mw-portlet mw-portlet-navigation"  >
	<div class="vector-menu-heading">
		Navegação
	</div>
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			<li id="n-mainpage-description" class="mw-list-item"><a href="/wiki/Wikip%C3%A9dia:P%C3%A1gina_principal" title="Visitar a página principal [z]" accesskey="z"><span>Página principal</span></a></li><li id="n-featuredcontent" class="mw-list-item"><a href="/wiki/Portal:Conte%C3%BAdo_destacado"><span>Conteúdo destacado</span></a></li><li id="n-currentevents" class="mw-list-item"><a href="/wiki/Portal:Eventos_atuais" title="Informação temática sobre eventos atuais"><span>Eventos atuais</span></a></li><li id="n-villagepump" class="mw-list-item"><a href="/wiki/Wikip%C3%A9dia:Esplanada"><span>Esplanada</span></a></li><li id="n-randompage" class="mw-list-item"><a href="/wiki/Especial:Aleat%C3%B3ria" title="Carregar página aleatória [x]" accesskey="x"><span>Página aleatória</span></a></li><li id="n-portals" class="mw-list-item"><a href="/wiki/Portal:%C3%8Dndice"><span>Portais</span></a></li><li id="n-bug_in_article" class="mw-list-item"><a href="/wiki/Wikip%C3%A9dia:Informe_um_erro"><span>Informar um erro</span></a></li><li id="n-specialpages" class="mw-list-item"><a href="/wiki/Especial:P%C3%A1ginas_especiais"><span>Páginas especiais</span></a></li>
		</ul>
		
	</div>
</div>

	
	
<div id="p-interaction" class="vector-menu mw-portlet mw-portlet-interaction"  >
	<div class="vector-menu-heading">
		Colaboração
	</div>
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			<li id="n-welcome" class="mw-list-item"><a href="/wiki/Wikip%C3%A9dia:Boas-vindas"><span>Boas-vindas</span></a></li><li id="n-help" class="mw-list-item"><a href="/wiki/Ajuda:P%C3%A1gina_principal" title="Um local reservado para auxílio."><span>Ajuda</span></a></li><li id="n-Páginas-de-testes-públicas" class="mw-list-item"><a href="/wiki/Ajuda:P%C3%A1gina_de_testes"><span>Páginas de testes públicas</span></a></li><li id="n-portal" class="mw-list-item"><a href="/wiki/Wikip%C3%A9dia:Portal_comunit%C3%A1rio" title="Sobre o projeto"><span>Portal comunitário</span></a></li><li id="n-recentchanges" class="mw-list-item"><a href="/wiki/Especial:Mudan%C3%A7as_recentes" title="Uma lista de mudanças recentes nesta wiki [r]" accesskey="r"><span>Mudanças recentes</span></a></li><li id="n-maintenance" class="mw-list-item"><a href="/wiki/Wikip%C3%A9dia:Manuten%C3%A7%C3%A3o"><span>Manutenção</span></a></li><li id="n-createpage" class="mw-list-item"><a href="/wiki/Ajuda:Guia_de_edi%C3%A7%C3%A3o/Como_come%C3%A7ar_uma_p%C3%A1gina"><span>Criar página</span></a></li><li id="n-newpages-description" class="mw-list-item"><a href="/wiki/Especial:P%C3%A1ginas_novas"><span>Páginas novas</span></a></li><li id="n-contact-description" class="mw-list-item"><a href="/wiki/Wikip%C3%A9dia:Contato"><span>Contato</span></a></li>
		</ul>
		
	</div>
</div>

</div>

				</div>

	</div>
</div>

		</nav>
			
<a href="/wiki/Wikip%C3%A9dia:P%C3%A1gina_principal" class="mw-logo">
	<img class="mw-logo-icon" src="/static/images/icons/wikipedia.png" alt="" aria-hidden="true" height="50" width="50">
	<span class="mw-logo-container skin-invert">
		<img class="mw-logo-wordmark" alt="Wikipédia" src="/static/images/mobile/copyright/wikipedia-wordmark-fr.svg" style="width: 7.4375em; height: 1.125em;">
		<img class="mw-logo-tagline" alt="" src="/static/images/mobile/copyright/wikipedia-tagline-pt.svg" width="120" height="13" style="width: 7.5em; height: 0.8125em;">
	</span>
</a>

		</div>
		<div class="vector-header-end">
			
<div id="p-search" role="search" class="vector-search-box-vue  vector-search-box-collapses vector-search-box-show-thumbnail vector-search-box-auto-expand-width vector-search-box">
	<a href="/wiki/Especial:Pesquisar" class="cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only search-toggle" title="Pesquisar na Wikipédia [f]" accesskey="f"><span class="vector-icon mw-ui-icon-search mw-ui-icon-wikimedia-search"></span>

<span>Busca</span>
	</a>
	<div class="vector-typeahead-search-container">
		<div class="cdx-typeahead-search cdx-typeahead-search--show-thumbnail cdx-typeahead-search--auto-expand-width">
			<form action="/w/index.php" id="searchform" class="cdx-search-input cdx-search-input--has-end-button">
				<div id="simpleSearch" class="cdx-search-input__input-wrapper"  data-search-loc="header-moved">
					<div class="cdx-text-input cdx-text-input--has-start-icon">
						<input
							class="cdx-text-input__input"
							 type="search" name="search" placeholder="Pesquisar na Wikipédia" aria-label="Pesquisar na Wikipédia" autocapitalize="sentences" title="Pesquisar na Wikipédia [f]" accesskey="f" id="searchInput"
							>
						<span class="cdx-text-input__icon cdx-text-input__start-icon"></span>
					</div>
					<input type="hidden" name="title" value="Especial:Pesquisar">
				</div>
				<button class="cdx-button cdx-search-input__end-button">Pesquisar</button>
			</form>
		</div>
	</div>
</div>

			<nav class="vector-user-links vector-user-links-wide" aria-label="Ferramentas pessoais">
	<div class="vector-user-links-main">
	
<div id="p-vector-user-menu-preferences" class="vector-menu mw-portlet emptyPortlet"  >
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			
		</ul>
		
	</div>
</div>

	
<div id="p-vector-user-menu-userpage" class="vector-menu mw-portlet emptyPortlet"  >
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			
		</ul>
		
	</div>
</div>

	<nav class="vector-appearance-landmark" aria-label="Aspeto">
		
<div id="vector-appearance-dropdown" class="vector-dropdown "  title="Change the appearance of the page&#039;s font size, width, and color" >
	<input type="checkbox" id="vector-appearance-dropdown-checkbox" role="button" aria-haspopup="true" data-event-name="ui.dropdown-vector-appearance-dropdown" class="vector-dropdown-checkbox "  aria-label="Aspeto"  >
	<label id="vector-appearance-dropdown-label" for="vector-appearance-dropdown-checkbox" class="vector-dropdown-label cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only " aria-hidden="true"  ><span class="vector-icon mw-ui-icon-appearance mw-ui-icon-wikimedia-appearance"></span>

<span class="vector-dropdown-label-text">Aspeto</span>
	</label>
	<div class="vector-dropdown-content">


			<div id="vector-appearance-unpinned-container" class="vector-unpinned-container">
				
			</div>
		
	</div>
</div>

	</nav>
	
<div id="p-vector-user-menu-notifications" class="vector-menu mw-portlet emptyPortlet"  >
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			
		</ul>
		
	</div>
</div>

	
<div id="p-vector-user-menu-overflow" class="vector-menu mw-portlet"  >
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			<li id="pt-sitesupport-2" class="user-links-collapsible-item mw-list-item user-links-collapsible-item"><a data-mw="interface" href="https://donate.wikimedia.org/?wmf_source=donate&amp;wmf_medium=sidebar&amp;wmf_campaign=pt.wikipedia.org&amp;uselang=pt" class=""><span>Donativos</span></a>
</li>
<li id="pt-createaccount-2" class="user-links-collapsible-item mw-list-item user-links-collapsible-item"><a data-mw="interface" href="/w/index.php?title=Especial:Criar_conta&amp;returnto=PCI+Express" title="É encorajado a criar uma conta e iniciar sessão; no entanto, não é obrigatório" class=""><span>Criar uma conta</span></a>
</li>
<li id="pt-login-2" class="user-links-collapsible-item mw-list-item user-links-collapsible-item"><a data-mw="interface" href="/w/index.php?title=Especial:Entrar&amp;returnto=PCI+Express" title="Aconselhamos-lhe a criar uma conta na Wikipédia, embora tal não seja obrigatório. [o]" accesskey="o" class=""><span>Entrar</span></a>
</li>

			
		</ul>
		
	</div>
</div>

	</div>
	
<div id="vector-user-links-dropdown" class="vector-dropdown vector-user-menu vector-button-flush-right vector-user-menu-logged-out"  title="Mais opções" >
	<input type="checkbox" id="vector-user-links-dropdown-checkbox" role="button" aria-haspopup="true" data-event-name="ui.dropdown-vector-user-links-dropdown" class="vector-dropdown-checkbox "  aria-label="Ferramentas pessoais"  >
	<label id="vector-user-links-dropdown-label" for="vector-user-links-dropdown-checkbox" class="vector-dropdown-label cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only " aria-hidden="true"  ><span class="vector-icon mw-ui-icon-ellipsis mw-ui-icon-wikimedia-ellipsis"></span>

<span class="vector-dropdown-label-text">Ferramentas pessoais</span>
	</label>
	<div class="vector-dropdown-content">


		
<div id="p-personal" class="vector-menu mw-portlet mw-portlet-personal user-links-collapsible-item"  title="Menu do utilizador" >
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			<li id="pt-sitesupport" class="user-links-collapsible-item mw-list-item"><a href="https://donate.wikimedia.org/?wmf_source=donate&amp;wmf_medium=sidebar&amp;wmf_campaign=pt.wikipedia.org&amp;uselang=pt"><span>Donativos</span></a></li><li id="pt-createaccount" class="user-links-collapsible-item mw-list-item"><a href="/w/index.php?title=Especial:Criar_conta&amp;returnto=PCI+Express" title="É encorajado a criar uma conta e iniciar sessão; no entanto, não é obrigatório"><span class="vector-icon mw-ui-icon-userAdd mw-ui-icon-wikimedia-userAdd"></span> <span>Criar uma conta</span></a></li><li id="pt-login" class="user-links-collapsible-item mw-list-item"><a href="/w/index.php?title=Especial:Entrar&amp;returnto=PCI+Express" title="Aconselhamos-lhe a criar uma conta na Wikipédia, embora tal não seja obrigatório. [o]" accesskey="o"><span class="vector-icon mw-ui-icon-logIn mw-ui-icon-wikimedia-logIn"></span> <span>Entrar</span></a></li>
		</ul>
		
	</div>
</div>

<div id="p-user-menu-anon-editor" class="vector-menu mw-portlet mw-portlet-user-menu-anon-editor"  >
	<div class="vector-menu-heading">
		Páginas para editores sem sessão iniciada <a href="/wiki/Ajuda:Introduction" aria-label="Saiba mais sobre edição"><span>saber mais</span></a>
	</div>
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			<li id="pt-anoncontribs" class="mw-list-item"><a href="/wiki/Especial:Minhas_contribui%C3%A7%C3%B5es" title="Uma lista de edições feitas a partir deste endereço IP [y]" accesskey="y"><span>Contribuições</span></a></li><li id="pt-anontalk" class="mw-list-item"><a href="/wiki/Especial:Minha_discuss%C3%A3o" title="Discussão sobre edições feitas a partir deste endereço IP [n]" accesskey="n"><span>Discussão</span></a></li>
		</ul>
		
	</div>
</div>

	
	</div>
</div>

</nav>

		</div>
	</header>
</div>
<div class="mw-page-container">
	<div class="mw-page-container-inner">
		<div class="vector-sitenotice-container">
			<div id="siteNotice"><div id="mw-dismissablenotice-anonplace"></div><script>(function(){var node=document.getElementById("mw-dismissablenotice-anonplace");if(node){node.outerHTML="\u003Cdiv class=\"mw-dismissable-notice\"\u003E\u003Cdiv class=\"mw-dismissable-notice-close\"\u003E[\u003Ca tabindex=\"0\" role=\"button\"\u003Eocultar\u003C/a\u003E]\u003C/div\u003E\u003Cdiv class=\"mw-dismissable-notice-body\"\u003E\u003C!-- CentralNotice --\u003E\u003Cdiv id=\"localNotice\" data-nosnippet=\"\"\u003E\u003Cdiv class=\"anonnotice\" lang=\"pt\" dir=\"ltr\"\u003E\u003C/div\u003E\u003C/div\u003E\u003C/div\u003E\u003C/div\u003E";}}());</script></div>
		</div>
		<div class="vector-column-start">
			<div class="vector-main-menu-container">
		<div id="mw-navigation">
			<nav id="mw-panel" class="vector-main-menu-landmark" aria-label="&#039;&#039;Site&#039;&#039;">
				<div id="vector-main-menu-pinned-container" class="vector-pinned-container">
				
				</div>
		</nav>
		</div>
	</div>
	<div class="vector-sticky-pinned-container">
				<nav id="mw-panel-toc" aria-label="Conteúdo" data-event-name="ui.sidebar-toc" class="mw-table-of-contents-container vector-toc-landmark">
					<div id="vector-toc-pinned-container" class="vector-pinned-container">
					<div id="vector-toc" class="vector-toc vector-pinnable-element">
	<div
	class="vector-pinnable-header vector-toc-pinnable-header vector-pinnable-header-pinned"
	data-feature-name="toc-pinned"
	data-pinnable-element-id="vector-toc"
	
	
>
	<h2 class="vector-pinnable-header-label">Conteúdo</h2>
	<button class="vector-pinnable-header-toggle-button vector-pinnable-header-pin-button" data-event-name="pinnable-header.vector-toc.pin">mover para a barra lateral</button>
	<button class="vector-pinnable-header-toggle-button vector-pinnable-header-unpin-button" data-event-name="pinnable-header.vector-toc.unpin">ocultar</button>
</div>


	<ul class="vector-toc-contents" id="mw-panel-toc-list">
		<li id="toc-mw-content-text"
			class="vector-toc-list-item vector-toc-level-1">
			<a href="#" class="vector-toc-link">
				<div class="vector-toc-text">Início</div>
			</a>
		</li>
		<li id="toc-Arquitetura"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Arquitetura">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">1</span>
				<span>Arquitetura</span>
			</div>
		</a>
		
			<button aria-controls="toc-Arquitetura-sublist" class="cdx-button cdx-button--weight-quiet cdx-button--icon-only vector-toc-toggle">
				<span class="vector-icon mw-ui-icon-wikimedia-expand"></span>
				<span>Alternar a subsecção Arquitetura</span>
			</button>
		
		<ul id="toc-Arquitetura-sublist" class="vector-toc-list">
			<li id="toc-Interconexão"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Interconexão">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">1.1</span>
					<span>Interconexão</span>
				</div>
			</a>
			
			<ul id="toc-Interconexão-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-Linha"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Linha">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">1.2</span>
					<span>Linha</span>
				</div>
			</a>
			
			<ul id="toc-Linha-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-Barramento_serial"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Barramento_serial">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">1.3</span>
					<span>Barramento serial</span>
				</div>
			</a>
			
			<ul id="toc-Barramento_serial-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
	</li>
	<li id="toc-Fatores_de_forma"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Fatores_de_forma">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">2</span>
				<span>Fatores de forma</span>
			</div>
		</a>
		
			<button aria-controls="toc-Fatores_de_forma-sublist" class="cdx-button cdx-button--weight-quiet cdx-button--icon-only vector-toc-toggle">
				<span class="vector-icon mw-ui-icon-wikimedia-expand"></span>
				<span>Alternar a subsecção Fatores de forma</span>
			</button>
		
		<ul id="toc-Fatores_de_forma-sublist" class="vector-toc-list">
			<li id="toc-PCI_Express_(padrão)"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#PCI_Express_(padrão)">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.1</span>
					<span>PCI Express (padrão)</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_(padrão)-sublist" class="vector-toc-list">
				<li id="toc-Fatores_de_forma_de_placa_de_vídeo_não_padrão"
			class="vector-toc-list-item vector-toc-level-3">
			<a class="vector-toc-link" href="#Fatores_de_forma_de_placa_de_vídeo_não_padrão">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.1.1</span>
					<span>Fatores de forma de placa de vídeo não padrão</span>
				</div>
			</a>
			
			<ul id="toc-Fatores_de_forma_de_placa_de_vídeo_não_padrão-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
		</li>
		<li id="toc-Pinagem"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Pinagem">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.2</span>
					<span>Pinagem</span>
				</div>
			</a>
			
			<ul id="toc-Pinagem-sublist" class="vector-toc-list">
				<li id="toc-Power"
			class="vector-toc-list-item vector-toc-level-3">
			<a class="vector-toc-link" href="#Power">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.2.1</span>
					<span>Power</span>
				</div>
			</a>
			
			<ul id="toc-Power-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
		</li>
		<li id="toc-PCI_Express_Mini_Card"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#PCI_Express_Mini_Card">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.3</span>
					<span>PCI Express Mini Card</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_Mini_Card-sublist" class="vector-toc-list">
				<li id="toc-Dimensões_físicas"
			class="vector-toc-list-item vector-toc-level-3">
			<a class="vector-toc-link" href="#Dimensões_físicas">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.3.1</span>
					<span>Dimensões físicas</span>
				</div>
			</a>
			
			<ul id="toc-Dimensões_físicas-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-Interface_elétrica"
			class="vector-toc-list-item vector-toc-level-3">
			<a class="vector-toc-link" href="#Interface_elétrica">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.3.2</span>
					<span>Interface elétrica</span>
				</div>
			</a>
			
			<ul id="toc-Interface_elétrica-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-Variante_Mini-SATA_(mSATA)"
			class="vector-toc-list-item vector-toc-level-3">
			<a class="vector-toc-link" href="#Variante_Mini-SATA_(mSATA)">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.3.3</span>
					<span>Variante Mini-SATA (mSATA)</span>
				</div>
			</a>
			
			<ul id="toc-Variante_Mini-SATA_(mSATA)-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
		</li>
		<li id="toc-PCI_Express_M.2"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#PCI_Express_M.2">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.4</span>
					<span>PCI Express M.2</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_M.2-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-Cabeamento_externo_PCI_Express"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Cabeamento_externo_PCI_Express">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.5</span>
					<span>Cabeamento externo PCI Express</span>
				</div>
			</a>
			
			<ul id="toc-Cabeamento_externo_PCI_Express-sublist" class="vector-toc-list">
				<li id="toc-PCI_Express_OCuLink"
			class="vector-toc-list-item vector-toc-level-3">
			<a class="vector-toc-link" href="#PCI_Express_OCuLink">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.5.1</span>
					<span>PCI Express OCuLink</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_OCuLink-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
		</li>
		<li id="toc-Formas_derivadas"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Formas_derivadas">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">2.6</span>
					<span>Formas derivadas</span>
				</div>
			</a>
			
			<ul id="toc-Formas_derivadas-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
	</li>
	<li id="toc-História_e_revisões"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#História_e_revisões">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">3</span>
				<span>História e revisões</span>
			</div>
		</a>
		
			<button aria-controls="toc-História_e_revisões-sublist" class="cdx-button cdx-button--weight-quiet cdx-button--icon-only vector-toc-toggle">
				<span class="vector-icon mw-ui-icon-wikimedia-expand"></span>
				<span>Alternar a subsecção História e revisões</span>
			</button>
		
		<ul id="toc-História_e_revisões-sublist" class="vector-toc-list">
			<li id="toc-PCI_Express_1.0a"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#PCI_Express_1.0a">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">3.1</span>
					<span>PCI Express 1.0a</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_1.0a-sublist" class="vector-toc-list">
				<li id="toc-PCI_Express_1.1"
			class="vector-toc-list-item vector-toc-level-3">
			<a class="vector-toc-link" href="#PCI_Express_1.1">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">3.1.1</span>
					<span>PCI Express 1.1</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_1.1-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
		</li>
		<li id="toc-PCI_Express_2.0"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#PCI_Express_2.0">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">3.2</span>
					<span>PCI Express 2.0</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_2.0-sublist" class="vector-toc-list">
				<li id="toc-PCI_Express_2.1"
			class="vector-toc-list-item vector-toc-level-3">
			<a class="vector-toc-link" href="#PCI_Express_2.1">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">3.2.1</span>
					<span>PCI Express 2.1</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_2.1-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
		</li>
		<li id="toc-PCI_Express_3.0"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#PCI_Express_3.0">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">3.3</span>
					<span>PCI Express 3.0</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_3.0-sublist" class="vector-toc-list">
				<li id="toc-PCI_Express_3.1"
			class="vector-toc-list-item vector-toc-level-3">
			<a class="vector-toc-link" href="#PCI_Express_3.1">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">3.3.1</span>
					<span>PCI Express 3.1</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_3.1-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
		</li>
		<li id="toc-PCI_Express_4.0"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#PCI_Express_4.0">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">3.4</span>
					<span>PCI Express 4.0</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_4.0-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-PCI_Express_5.0"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#PCI_Express_5.0">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">3.5</span>
					<span>PCI Express 5.0</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_5.0-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-PCI_Express_6.0"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#PCI_Express_6.0">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">3.6</span>
					<span>PCI Express 6.0</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_6.0-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-PCI_Express_7.0"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#PCI_Express_7.0">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">3.7</span>
					<span>PCI Express 7.0</span>
				</div>
			</a>
			
			<ul id="toc-PCI_Express_7.0-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
	</li>
	<li id="toc-Extensões_e_direções_futuras"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Extensões_e_direções_futuras">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">4</span>
				<span>Extensões e direções futuras</span>
			</div>
		</a>
		
			<button aria-controls="toc-Extensões_e_direções_futuras-sublist" class="cdx-button cdx-button--weight-quiet cdx-button--icon-only vector-toc-toggle">
				<span class="vector-icon mw-ui-icon-wikimedia-expand"></span>
				<span>Alternar a subsecção Extensões e direções futuras</span>
			</button>
		
		<ul id="toc-Extensões_e_direções_futuras-sublist" class="vector-toc-list">
			<li id="toc-Processo_de_rascunho"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Processo_de_rascunho">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">4.1</span>
					<span>Processo de rascunho</span>
				</div>
			</a>
			
			<ul id="toc-Processo_de_rascunho-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
	</li>
	<li id="toc-Resumo_de_protocolo_de_hardware"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Resumo_de_protocolo_de_hardware">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">5</span>
				<span>Resumo de protocolo de hardware</span>
			</div>
		</a>
		
			<button aria-controls="toc-Resumo_de_protocolo_de_hardware-sublist" class="cdx-button cdx-button--weight-quiet cdx-button--icon-only vector-toc-toggle">
				<span class="vector-icon mw-ui-icon-wikimedia-expand"></span>
				<span>Alternar a subsecção Resumo de protocolo de hardware</span>
			</button>
		
		<ul id="toc-Resumo_de_protocolo_de_hardware-sublist" class="vector-toc-list">
			<li id="toc-Camada_física"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Camada_física">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">5.1</span>
					<span>Camada física</span>
				</div>
			</a>
			
			<ul id="toc-Camada_física-sublist" class="vector-toc-list">
				<li id="toc-Transmissão_de_dados"
			class="vector-toc-list-item vector-toc-level-3">
			<a class="vector-toc-link" href="#Transmissão_de_dados">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">5.1.1</span>
					<span>Transmissão de dados</span>
				</div>
			</a>
			
			<ul id="toc-Transmissão_de_dados-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
		</li>
		<li id="toc-Camada_de_enlace_de_dados"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Camada_de_enlace_de_dados">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">5.2</span>
					<span>Camada de enlace de dados</span>
				</div>
			</a>
			
			<ul id="toc-Camada_de_enlace_de_dados-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-Camada_de_transação"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Camada_de_transação">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">5.3</span>
					<span>Camada de transação</span>
				</div>
			</a>
			
			<ul id="toc-Camada_de_transação-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-Eficiência_do_link"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Eficiência_do_link">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">5.4</span>
					<span>Eficiência do link</span>
				</div>
			</a>
			
			<ul id="toc-Eficiência_do_link-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
	</li>
	<li id="toc-Aplicações"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Aplicações">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">6</span>
				<span>Aplicações</span>
			</div>
		</a>
		
			<button aria-controls="toc-Aplicações-sublist" class="cdx-button cdx-button--weight-quiet cdx-button--icon-only vector-toc-toggle">
				<span class="vector-icon mw-ui-icon-wikimedia-expand"></span>
				<span>Alternar a subsecção Aplicações</span>
			</button>
		
		<ul id="toc-Aplicações-sublist" class="vector-toc-list">
			<li id="toc-GPUs_externas"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#GPUs_externas">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">6.1</span>
					<span>GPUs externas</span>
				</div>
			</a>
			
			<ul id="toc-GPUs_externas-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-Dispositivos_de_armazenamento"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Dispositivos_de_armazenamento">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">6.2</span>
					<span>Dispositivos de armazenamento</span>
				</div>
			</a>
			
			<ul id="toc-Dispositivos_de_armazenamento-sublist" class="vector-toc-list">
			</ul>
		</li>
		<li id="toc-Interconexão_de_cluster"
			class="vector-toc-list-item vector-toc-level-2">
			<a class="vector-toc-link" href="#Interconexão_de_cluster">
				<div class="vector-toc-text">
					<span class="vector-toc-numb">6.3</span>
					<span>Interconexão de cluster</span>
				</div>
			</a>
			
			<ul id="toc-Interconexão_de_cluster-sublist" class="vector-toc-list">
			</ul>
		</li>
	</ul>
	</li>
	<li id="toc-Procolos_concorrentes"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Procolos_concorrentes">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">7</span>
				<span>Procolos concorrentes</span>
			</div>
		</a>
		
		<ul id="toc-Procolos_concorrentes-sublist" class="vector-toc-list">
		</ul>
	</li>
	<li id="toc-Lista_de_integradores"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Lista_de_integradores">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">8</span>
				<span>Lista de integradores</span>
			</div>
		</a>
		
		<ul id="toc-Lista_de_integradores-sublist" class="vector-toc-list">
		</ul>
	</li>
	<li id="toc-Ver_também"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Ver_também">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">9</span>
				<span>Ver também</span>
			</div>
		</a>
		
		<ul id="toc-Ver_também-sublist" class="vector-toc-list">
		</ul>
	</li>
	<li id="toc-Notas"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Notas">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">10</span>
				<span>Notas</span>
			</div>
		</a>
		
		<ul id="toc-Notas-sublist" class="vector-toc-list">
		</ul>
	</li>
	<li id="toc-Referências"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Referências">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">11</span>
				<span>Referências</span>
			</div>
		</a>
		
		<ul id="toc-Referências-sublist" class="vector-toc-list">
		</ul>
	</li>
	<li id="toc-Leitura_adicional"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Leitura_adicional">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">12</span>
				<span>Leitura adicional</span>
			</div>
		</a>
		
		<ul id="toc-Leitura_adicional-sublist" class="vector-toc-list">
		</ul>
	</li>
	<li id="toc-Ligações_externas"
		class="vector-toc-list-item vector-toc-level-1">
		<a class="vector-toc-link" href="#Ligações_externas">
			<div class="vector-toc-text">
				<span class="vector-toc-numb">13</span>
				<span>Ligações externas</span>
			</div>
		</a>
		
		<ul id="toc-Ligações_externas-sublist" class="vector-toc-list">
		</ul>
	</li>
</ul>
</div>

					</div>
		</nav>
			</div>
		</div>
		<div class="mw-content-container">
			<main id="content" class="mw-body">
				<header class="mw-body-header vector-page-titlebar">
					<nav aria-label="Conteúdo" class="vector-toc-landmark">
						
<div id="vector-page-titlebar-toc" class="vector-dropdown vector-page-titlebar-toc vector-button-flush-left"  title="Índice" >
	<input type="checkbox" id="vector-page-titlebar-toc-checkbox" role="button" aria-haspopup="true" data-event-name="ui.dropdown-vector-page-titlebar-toc" class="vector-dropdown-checkbox "  aria-label="Alternar o índice"  >
	<label id="vector-page-titlebar-toc-label" for="vector-page-titlebar-toc-checkbox" class="vector-dropdown-label cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only " aria-hidden="true"  ><span class="vector-icon mw-ui-icon-listBullet mw-ui-icon-wikimedia-listBullet"></span>

<span class="vector-dropdown-label-text">Alternar o índice</span>
	</label>
	<div class="vector-dropdown-content">


							<div id="vector-page-titlebar-toc-unpinned-container" class="vector-unpinned-container">
			</div>
		
	</div>
</div>

					</nav>
					<h1 id="firstHeading" class="firstHeading mw-first-heading"><span class="mw-page-title-main">PCI Express</span></h1>
							
<div id="p-lang-btn" class="vector-dropdown mw-portlet mw-portlet-lang"  >
	<input type="checkbox" id="p-lang-btn-checkbox" role="button" aria-haspopup="true" data-event-name="ui.dropdown-p-lang-btn" class="vector-dropdown-checkbox mw-interlanguage-selector" aria-label="Ir para um artigo noutra língua. Disponível em 40 línguas"   >
	<label id="p-lang-btn-label" for="p-lang-btn-checkbox" class="vector-dropdown-label cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--action-progressive mw-portlet-lang-heading-40" aria-hidden="true"  ><span class="vector-icon mw-ui-icon-language-progressive mw-ui-icon-wikimedia-language-progressive"></span>

<span class="vector-dropdown-label-text">40 línguas</span>
	</label>
	<div class="vector-dropdown-content">

		<div class="vector-menu-content">
			
			<ul class="vector-menu-content-list">
				
				<li class="interlanguage-link interwiki-ar mw-list-item"><a href="https://ar.wikipedia.org/wiki/%D9%85%D8%B3%D8%B1%D9%89_%D8%A7%D9%84%D8%B1%D8%A8%D8%B7_%D8%A7%D9%84%D8%B3%D8%B1%D9%8A%D8%B9_%D8%A8%D9%8A%D9%86_%D8%A7%D9%84%D9%85%D9%83%D9%88%D9%86%D8%A7%D8%AA_%D8%A7%D9%84%D8%B7%D8%B1%D9%81%D9%8A%D8%A9" title="مسرى الربط السريع بين المكونات الطرفية — árabe" lang="ar" hreflang="ar" data-title="مسرى الربط السريع بين المكونات الطرفية" data-language-autonym="العربية" data-language-local-name="árabe" class="interlanguage-link-target"><span>العربية</span></a></li><li class="interlanguage-link interwiki-bs mw-list-item"><a href="https://bs.wikipedia.org/wiki/PCI_Express" title="PCI Express — bósnio" lang="bs" hreflang="bs" data-title="PCI Express" data-language-autonym="Bosanski" data-language-local-name="bósnio" class="interlanguage-link-target"><span>Bosanski</span></a></li><li class="interlanguage-link interwiki-ca mw-list-item"><a href="https://ca.wikipedia.org/wiki/PCI_Express" title="PCI Express — catalão" lang="ca" hreflang="ca" data-title="PCI Express" data-language-autonym="Català" data-language-local-name="catalão" class="interlanguage-link-target"><span>Català</span></a></li><li class="interlanguage-link interwiki-cs mw-list-item"><a href="https://cs.wikipedia.org/wiki/PCI-Express" title="PCI-Express — checo" lang="cs" hreflang="cs" data-title="PCI-Express" data-language-autonym="Čeština" data-language-local-name="checo" class="interlanguage-link-target"><span>Čeština</span></a></li><li class="interlanguage-link interwiki-de mw-list-item"><a href="https://de.wikipedia.org/wiki/PCI_Express" title="PCI Express — alemão" lang="de" hreflang="de" data-title="PCI Express" data-language-autonym="Deutsch" data-language-local-name="alemão" class="interlanguage-link-target"><span>Deutsch</span></a></li><li class="interlanguage-link interwiki-el mw-list-item"><a href="https://el.wikipedia.org/wiki/PCI_Express" title="PCI Express — grego" lang="el" hreflang="el" data-title="PCI Express" data-language-autonym="Ελληνικά" data-language-local-name="grego" class="interlanguage-link-target"><span>Ελληνικά</span></a></li><li class="interlanguage-link interwiki-en mw-list-item"><a href="https://en.wikipedia.org/wiki/PCI_Express" title="PCI Express — inglês" lang="en" hreflang="en" data-title="PCI Express" data-language-autonym="English" data-language-local-name="inglês" class="interlanguage-link-target"><span>English</span></a></li><li class="interlanguage-link interwiki-eo mw-list-item"><a href="https://eo.wikipedia.org/wiki/PCI-Express" title="PCI-Express — esperanto" lang="eo" hreflang="eo" data-title="PCI-Express" data-language-autonym="Esperanto" data-language-local-name="esperanto" class="interlanguage-link-target"><span>Esperanto</span></a></li><li class="interlanguage-link interwiki-es mw-list-item"><a href="https://es.wikipedia.org/wiki/PCI_Express" title="PCI Express — espanhol" lang="es" hreflang="es" data-title="PCI Express" data-language-autonym="Español" data-language-local-name="espanhol" class="interlanguage-link-target"><span>Español</span></a></li><li class="interlanguage-link interwiki-et mw-list-item"><a href="https://et.wikipedia.org/wiki/PCI_Express" title="PCI Express — estónio" lang="et" hreflang="et" data-title="PCI Express" data-language-autonym="Eesti" data-language-local-name="estónio" class="interlanguage-link-target"><span>Eesti</span></a></li><li class="interlanguage-link interwiki-fa mw-list-item"><a href="https://fa.wikipedia.org/wiki/%D9%BE%DB%8C%E2%80%8C%D8%B3%DB%8C%E2%80%8C%D8%A2%DB%8C_%D8%A7%DA%A9%D8%B3%E2%80%8C%D9%BE%D8%B1%D8%B3" title="پی‌سی‌آی اکس‌پرس — persa" lang="fa" hreflang="fa" data-title="پی‌سی‌آی اکس‌پرس" data-language-autonym="فارسی" data-language-local-name="persa" class="interlanguage-link-target"><span>فارسی</span></a></li><li class="interlanguage-link interwiki-fi mw-list-item"><a href="https://fi.wikipedia.org/wiki/PCI_Express" title="PCI Express — finlandês" lang="fi" hreflang="fi" data-title="PCI Express" data-language-autonym="Suomi" data-language-local-name="finlandês" class="interlanguage-link-target"><span>Suomi</span></a></li><li class="interlanguage-link interwiki-fr mw-list-item"><a href="https://fr.wikipedia.org/wiki/PCI_Express" title="PCI Express — francês" lang="fr" hreflang="fr" data-title="PCI Express" data-language-autonym="Français" data-language-local-name="francês" class="interlanguage-link-target"><span>Français</span></a></li><li class="interlanguage-link interwiki-gl mw-list-item"><a href="https://gl.wikipedia.org/wiki/PCI_Express" title="PCI Express — galego" lang="gl" hreflang="gl" data-title="PCI Express" data-language-autonym="Galego" data-language-local-name="galego" class="interlanguage-link-target"><span>Galego</span></a></li><li class="interlanguage-link interwiki-he mw-list-item"><a href="https://he.wikipedia.org/wiki/PCI_Express" title="PCI Express — hebraico" lang="he" hreflang="he" data-title="PCI Express" data-language-autonym="עברית" data-language-local-name="hebraico" class="interlanguage-link-target"><span>עברית</span></a></li><li class="interlanguage-link interwiki-hr mw-list-item"><a href="https://hr.wikipedia.org/wiki/PCI_Express" title="PCI Express — croata" lang="hr" hreflang="hr" data-title="PCI Express" data-language-autonym="Hrvatski" data-language-local-name="croata" class="interlanguage-link-target"><span>Hrvatski</span></a></li><li class="interlanguage-link interwiki-hu mw-list-item"><a href="https://hu.wikipedia.org/wiki/PCI_Express" title="PCI Express — húngaro" lang="hu" hreflang="hu" data-title="PCI Express" data-language-autonym="Magyar" data-language-local-name="húngaro" class="interlanguage-link-target"><span>Magyar</span></a></li><li class="interlanguage-link interwiki-id mw-list-item"><a href="https://id.wikipedia.org/wiki/PCI_Express" title="PCI Express — indonésio" lang="id" hreflang="id" data-title="PCI Express" data-language-autonym="Bahasa Indonesia" data-language-local-name="indonésio" class="interlanguage-link-target"><span>Bahasa Indonesia</span></a></li><li class="interlanguage-link interwiki-it mw-list-item"><a href="https://it.wikipedia.org/wiki/PCI_Express" title="PCI Express — italiano" lang="it" hreflang="it" data-title="PCI Express" data-language-autonym="Italiano" data-language-local-name="italiano" class="interlanguage-link-target"><span>Italiano</span></a></li><li class="interlanguage-link interwiki-ja mw-list-item"><a href="https://ja.wikipedia.org/wiki/PCI_Express" title="PCI Express — japonês" lang="ja" hreflang="ja" data-title="PCI Express" data-language-autonym="日本語" data-language-local-name="japonês" class="interlanguage-link-target"><span>日本語</span></a></li><li class="interlanguage-link interwiki-kn mw-list-item"><a href="https://kn.wikipedia.org/wiki/%E0%B2%AA%E0%B2%BF%E0%B2%B8%E0%B2%BF%E0%B2%90_%E0%B2%8E%E0%B2%95%E0%B3%8D%E0%B2%B8%E0%B3%8D%E2%80%8C%E0%B2%AA%E0%B3%8D%E0%B2%B0%E0%B3%86%E0%B2%B8%E0%B3%8D%E2%80%8C" title="ಪಿಸಿಐ ಎಕ್ಸ್‌ಪ್ರೆಸ್‌ — canarim" lang="kn" hreflang="kn" data-title="ಪಿಸಿಐ ಎಕ್ಸ್‌ಪ್ರೆಸ್‌" data-language-autonym="ಕನ್ನಡ" data-language-local-name="canarim" class="interlanguage-link-target"><span>ಕನ್ನಡ</span></a></li><li class="interlanguage-link interwiki-ko mw-list-item"><a href="https://ko.wikipedia.org/wiki/PCI_%EC%9D%B5%EC%8A%A4%ED%94%84%EB%A0%88%EC%8A%A4" title="PCI 익스프레스 — coreano" lang="ko" hreflang="ko" data-title="PCI 익스프레스" data-language-autonym="한국어" data-language-local-name="coreano" class="interlanguage-link-target"><span>한국어</span></a></li><li class="interlanguage-link interwiki-lt mw-list-item"><a href="https://lt.wikipedia.org/wiki/PCI_Express" title="PCI Express — lituano" lang="lt" hreflang="lt" data-title="PCI Express" data-language-autonym="Lietuvių" data-language-local-name="lituano" class="interlanguage-link-target"><span>Lietuvių</span></a></li><li class="interlanguage-link interwiki-nl mw-list-item"><a href="https://nl.wikipedia.org/wiki/PCI_Express" title="PCI Express — neerlandês" lang="nl" hreflang="nl" data-title="PCI Express" data-language-autonym="Nederlands" data-language-local-name="neerlandês" class="interlanguage-link-target"><span>Nederlands</span></a></li><li class="interlanguage-link interwiki-no mw-list-item"><a href="https://no.wikipedia.org/wiki/PCI_Express" title="PCI Express — norueguês bokmål" lang="nb" hreflang="nb" data-title="PCI Express" data-language-autonym="Norsk bokmål" data-language-local-name="norueguês bokmål" class="interlanguage-link-target"><span>Norsk bokmål</span></a></li><li class="interlanguage-link interwiki-or mw-list-item"><a href="https://or.wikipedia.org/wiki/%E0%AC%AA%E0%AC%BF_%E0%AC%B8%E0%AC%BF_%E0%AC%86%E0%AC%87_%E0%AC%8F%E0%AC%95%E0%AD%8D%E0%AC%B8%E0%AC%AA%E0%AD%8D%E0%AC%B0%E0%AD%87%E0%AC%B8" title="ପି ସି ଆଇ ଏକ୍ସପ୍ରେସ — oriá" lang="or" hreflang="or" data-title="ପି ସି ଆଇ ଏକ୍ସପ୍ରେସ" data-language-autonym="ଓଡ଼ିଆ" data-language-local-name="oriá" class="interlanguage-link-target"><span>ଓଡ଼ିଆ</span></a></li><li class="interlanguage-link interwiki-pl mw-list-item"><a href="https://pl.wikipedia.org/wiki/PCI_Express" title="PCI Express — polaco" lang="pl" hreflang="pl" data-title="PCI Express" data-language-autonym="Polski" data-language-local-name="polaco" class="interlanguage-link-target"><span>Polski</span></a></li><li class="interlanguage-link interwiki-ro mw-list-item"><a href="https://ro.wikipedia.org/wiki/PCI_Express" title="PCI Express — romeno" lang="ro" hreflang="ro" data-title="PCI Express" data-language-autonym="Română" data-language-local-name="romeno" class="interlanguage-link-target"><span>Română</span></a></li><li class="interlanguage-link interwiki-ru mw-list-item"><a href="https://ru.wikipedia.org/wiki/PCI_Express" title="PCI Express — russo" lang="ru" hreflang="ru" data-title="PCI Express" data-language-autonym="Русский" data-language-local-name="russo" class="interlanguage-link-target"><span>Русский</span></a></li><li class="interlanguage-link interwiki-simple mw-list-item"><a href="https://simple.wikipedia.org/wiki/PCI_Express" title="PCI Express — Simple English" lang="en-simple" hreflang="en-simple" data-title="PCI Express" data-language-autonym="Simple English" data-language-local-name="Simple English" class="interlanguage-link-target"><span>Simple English</span></a></li><li class="interlanguage-link interwiki-sk mw-list-item"><a href="https://sk.wikipedia.org/wiki/PCI-Express" title="PCI-Express — eslovaco" lang="sk" hreflang="sk" data-title="PCI-Express" data-language-autonym="Slovenčina" data-language-local-name="eslovaco" class="interlanguage-link-target"><span>Slovenčina</span></a></li><li class="interlanguage-link interwiki-sl mw-list-item"><a href="https://sl.wikipedia.org/wiki/PCI_Express" title="PCI Express — esloveno" lang="sl" hreflang="sl" data-title="PCI Express" data-language-autonym="Slovenščina" data-language-local-name="esloveno" class="interlanguage-link-target"><span>Slovenščina</span></a></li><li class="interlanguage-link interwiki-sq mw-list-item"><a href="https://sq.wikipedia.org/wiki/PCI_Express" title="PCI Express — albanês" lang="sq" hreflang="sq" data-title="PCI Express" data-language-autonym="Shqip" data-language-local-name="albanês" class="interlanguage-link-target"><span>Shqip</span></a></li><li class="interlanguage-link interwiki-sr mw-list-item"><a href="https://sr.wikipedia.org/wiki/PCI-E" title="PCI-E — sérvio" lang="sr" hreflang="sr" data-title="PCI-E" data-language-autonym="Српски / srpski" data-language-local-name="sérvio" class="interlanguage-link-target"><span>Српски / srpski</span></a></li><li class="interlanguage-link interwiki-sv mw-list-item"><a href="https://sv.wikipedia.org/wiki/PCI_Express" title="PCI Express — sueco" lang="sv" hreflang="sv" data-title="PCI Express" data-language-autonym="Svenska" data-language-local-name="sueco" class="interlanguage-link-target"><span>Svenska</span></a></li><li class="interlanguage-link interwiki-tr mw-list-item"><a href="https://tr.wikipedia.org/wiki/Pci-e" title="Pci-e — turco" lang="tr" hreflang="tr" data-title="Pci-e" data-language-autonym="Türkçe" data-language-local-name="turco" class="interlanguage-link-target"><span>Türkçe</span></a></li><li class="interlanguage-link interwiki-uk mw-list-item"><a href="https://uk.wikipedia.org/wiki/PCI_Express" title="PCI Express — ucraniano" lang="uk" hreflang="uk" data-title="PCI Express" data-language-autonym="Українська" data-language-local-name="ucraniano" class="interlanguage-link-target"><span>Українська</span></a></li><li class="interlanguage-link interwiki-vi mw-list-item"><a href="https://vi.wikipedia.org/wiki/PCI_Express" title="PCI Express — vietnamita" lang="vi" hreflang="vi" data-title="PCI Express" data-language-autonym="Tiếng Việt" data-language-local-name="vietnamita" class="interlanguage-link-target"><span>Tiếng Việt</span></a></li><li class="interlanguage-link interwiki-wuu mw-list-item"><a href="https://wuu.wikipedia.org/wiki/PCI_Express" title="PCI Express — wu" lang="wuu" hreflang="wuu" data-title="PCI Express" data-language-autonym="吴语" data-language-local-name="wu" class="interlanguage-link-target"><span>吴语</span></a></li><li class="interlanguage-link interwiki-zh mw-list-item"><a href="https://zh.wikipedia.org/wiki/PCI_Express" title="PCI Express — chinês" lang="zh" hreflang="zh" data-title="PCI Express" data-language-autonym="中文" data-language-local-name="chinês" class="interlanguage-link-target"><span>中文</span></a></li>
			</ul>
			<div class="after-portlet after-portlet-lang"><span class="wb-langlinks-edit wb-langlinks-link"><a href="https://www.wikidata.org/wiki/Special:EntityPage/Q206924#sitelinks-wikipedia" title="Editar hiperligações interlínguas" class="wbc-editpage">Editar hiperligações</a></span></div>
		</div>

	</div>
</div>
</header>
				<div class="vector-page-toolbar">
					<div class="vector-page-toolbar-container">
						<div id="left-navigation">
							<nav aria-label="Espaços nominais">
								
<div id="p-associated-pages" class="vector-menu vector-menu-tabs mw-portlet mw-portlet-associated-pages"  >
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			<li id="ca-nstab-main" class="selected vector-tab-noicon mw-list-item"><a href="/wiki/PCI_Express" title="Ver a página de conteúdo [c]" accesskey="c"><span>Artigo</span></a></li><li id="ca-talk" class="vector-tab-noicon mw-list-item"><a href="/wiki/Discuss%C3%A3o:PCI_Express" rel="discussion" title="Discussão sobre o conteúdo da página [t]" accesskey="t"><span>Discussão</span></a></li>
		</ul>
		
	</div>
</div>

								
<div id="vector-variants-dropdown" class="vector-dropdown emptyPortlet"  >
	<input type="checkbox" id="vector-variants-dropdown-checkbox" role="button" aria-haspopup="true" data-event-name="ui.dropdown-vector-variants-dropdown" class="vector-dropdown-checkbox " aria-label="Mudar a variante da língua"   >
	<label id="vector-variants-dropdown-label" for="vector-variants-dropdown-checkbox" class="vector-dropdown-label cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet" aria-hidden="true"  ><span class="vector-dropdown-label-text">português</span>
	</label>
	<div class="vector-dropdown-content">


					
<div id="p-variants" class="vector-menu mw-portlet mw-portlet-variants emptyPortlet"  >
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			
		</ul>
		
	</div>
</div>

				
	</div>
</div>

							</nav>
						</div>
						<div id="right-navigation" class="vector-collapsible">
							<nav aria-label="Vistas">
								
<div id="p-views" class="vector-menu vector-menu-tabs mw-portlet mw-portlet-views"  >
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			<li id="ca-view" class="selected vector-tab-noicon mw-list-item"><a href="/wiki/PCI_Express"><span>Ler</span></a></li><li id="ca-ve-edit" class="vector-tab-noicon mw-list-item"><a href="/w/index.php?title=PCI_Express&amp;veaction=edit" title="Editar esta página [v]" accesskey="v"><span>Editar</span></a></li><li id="ca-edit" class="collapsible vector-tab-noicon mw-list-item"><a href="/w/index.php?title=PCI_Express&amp;action=edit" title="Editar o código-fonte desta página [e]" accesskey="e"><span>Editar código-fonte</span></a></li><li id="ca-history" class="vector-tab-noicon mw-list-item"><a href="/w/index.php?title=PCI_Express&amp;action=history" title="Edições anteriores desta página. [h]" accesskey="h"><span>Ver histórico</span></a></li>
		</ul>
		
	</div>
</div>

							</nav>
				
							<nav class="vector-page-tools-landmark" aria-label="Ferramentas de página">
								
<div id="vector-page-tools-dropdown" class="vector-dropdown vector-page-tools-dropdown"  >
	<input type="checkbox" id="vector-page-tools-dropdown-checkbox" role="button" aria-haspopup="true" data-event-name="ui.dropdown-vector-page-tools-dropdown" class="vector-dropdown-checkbox "  aria-label="Ferramentas"  >
	<label id="vector-page-tools-dropdown-label" for="vector-page-tools-dropdown-checkbox" class="vector-dropdown-label cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet" aria-hidden="true"  ><span class="vector-dropdown-label-text">Ferramentas</span>
	</label>
	<div class="vector-dropdown-content">


									<div id="vector-page-tools-unpinned-container" class="vector-unpinned-container">
						
<div id="vector-page-tools" class="vector-page-tools vector-pinnable-element">
	<div
	class="vector-pinnable-header vector-page-tools-pinnable-header vector-pinnable-header-unpinned"
	data-feature-name="page-tools-pinned"
	data-pinnable-element-id="vector-page-tools"
	data-pinned-container-id="vector-page-tools-pinned-container"
	data-unpinned-container-id="vector-page-tools-unpinned-container"
>
	<div class="vector-pinnable-header-label">Ferramentas</div>
	<button class="vector-pinnable-header-toggle-button vector-pinnable-header-pin-button" data-event-name="pinnable-header.vector-page-tools.pin">mover para a barra lateral</button>
	<button class="vector-pinnable-header-toggle-button vector-pinnable-header-unpin-button" data-event-name="pinnable-header.vector-page-tools.unpin">ocultar</button>
</div>

	
<div id="p-cactions" class="vector-menu mw-portlet mw-portlet-cactions emptyPortlet vector-has-collapsible-items"  title="Mais opções" >
	<div class="vector-menu-heading">
		Operações
	</div>
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			<li id="ca-more-view" class="selected vector-more-collapsible-item mw-list-item"><a href="/wiki/PCI_Express"><span>Ler</span></a></li><li id="ca-more-ve-edit" class="vector-more-collapsible-item mw-list-item"><a href="/w/index.php?title=PCI_Express&amp;veaction=edit" title="Editar esta página [v]" accesskey="v"><span>Editar</span></a></li><li id="ca-more-edit" class="collapsible vector-more-collapsible-item mw-list-item"><a href="/w/index.php?title=PCI_Express&amp;action=edit" title="Editar o código-fonte desta página [e]" accesskey="e"><span>Editar código-fonte</span></a></li><li id="ca-more-history" class="vector-more-collapsible-item mw-list-item"><a href="/w/index.php?title=PCI_Express&amp;action=history"><span>Ver histórico</span></a></li>
		</ul>
		
	</div>
</div>

<div id="p-tb" class="vector-menu mw-portlet mw-portlet-tb"  >
	<div class="vector-menu-heading">
		Geral
	</div>
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			<li id="t-whatlinkshere" class="mw-list-item"><a href="/wiki/Especial:P%C3%A1ginas_afluentes/PCI_Express" title="Lista de todas as páginas que contêm hiperligações para esta [j]" accesskey="j"><span>Páginas afluentes</span></a></li><li id="t-recentchangeslinked" class="mw-list-item"><a href="/wiki/Especial:Altera%C3%A7%C3%B5es_relacionadas/PCI_Express" rel="nofollow" title="Mudanças recentes nas páginas para as quais esta contém hiperligações [k]" accesskey="k"><span>Alterações relacionadas</span></a></li><li id="t-upload" class="mw-list-item"><a href="//pt.wikipedia.org/wiki/Wikipedia:Carregar_ficheiro" title="Carregar ficheiros [u]" accesskey="u"><span>Carregar ficheiro</span></a></li><li id="t-permalink" class="mw-list-item"><a href="/w/index.php?title=PCI_Express&amp;oldid=69734490" title="Hiperligação permanente para esta revisão desta página"><span>Hiperligação permanente</span></a></li><li id="t-info" class="mw-list-item"><a href="/w/index.php?title=PCI_Express&amp;action=info" title="Mais informações sobre esta página"><span>Informações da página</span></a></li><li id="t-cite" class="mw-list-item"><a href="/w/index.php?title=Especial:Citar&amp;page=PCI_Express&amp;id=69734490&amp;wpFormIdentifier=titleform" title="Informação sobre como citar esta página"><span>Citar esta página</span></a></li><li id="t-urlshortener" class="mw-list-item"><a href="/w/index.php?title=Especial:UrlShortener&amp;url=https%3A%2F%2Fpt.wikipedia.org%2Fwiki%2FPCI_Express"><span>Obter URL encurtado</span></a></li><li id="t-urlshortener-qrcode" class="mw-list-item"><a href="/w/index.php?title=Especial:QrCode&amp;url=https%3A%2F%2Fpt.wikipedia.org%2Fwiki%2FPCI_Express"><span>Descarregar código QR</span></a></li>
		</ul>
		
	</div>
</div>

<div id="p-coll-print_export" class="vector-menu mw-portlet mw-portlet-coll-print_export"  >
	<div class="vector-menu-heading">
		Imprimir/exportar
	</div>
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			<li id="coll-create_a_book" class="mw-list-item"><a href="/w/index.php?title=Especial:Livro&amp;bookcmd=book_creator&amp;referer=PCI+Express"><span>Criar um livro</span></a></li><li id="coll-download-as-rl" class="mw-list-item"><a href="/w/index.php?title=Especial:DownloadAsPdf&amp;page=PCI_Express&amp;action=show-download-screen"><span>Descarregar como PDF</span></a></li><li id="t-print" class="mw-list-item"><a href="/w/index.php?title=PCI_Express&amp;printable=yes" title="Versão para impressão desta página [p]" accesskey="p"><span>Versão para impressão</span></a></li>
		</ul>
		
	</div>
</div>

<div id="p-wikibase-otherprojects" class="vector-menu mw-portlet mw-portlet-wikibase-otherprojects"  >
	<div class="vector-menu-heading">
		Noutros projetos
	</div>
	<div class="vector-menu-content">
		
		<ul class="vector-menu-content-list">
			
			<li class="wb-otherproject-link wb-otherproject-commons mw-list-item"><a href="https://commons.wikimedia.org/wiki/PCI_Express" hreflang="en"><span>Wikimedia Commons</span></a></li><li id="t-wikibase" class="wb-otherproject-link wb-otherproject-wikibase-dataitem mw-list-item"><a href="https://www.wikidata.org/wiki/Special:EntityPage/Q206924" title="Hiperligação para o elemento do repositório de dados [g]" accesskey="g"><span>Elemento Wikidata</span></a></li>
		</ul>
		
	</div>
</div>

</div>

									</div>
				
	</div>
</div>

							</nav>
						</div>
					</div>
				</div>
				<div class="vector-column-end">
					<div class="vector-sticky-pinned-container">
						<nav class="vector-page-tools-landmark" aria-label="Ferramentas de página">
							<div id="vector-page-tools-pinned-container" class="vector-pinned-container">
				
							</div>
		</nav>
						<nav class="vector-appearance-landmark" aria-label="Aspeto">
							<div id="vector-appearance-pinned-container" class="vector-pinned-container">
				<div id="vector-appearance" class="vector-appearance vector-pinnable-element">
	<div
	class="vector-pinnable-header vector-appearance-pinnable-header vector-pinnable-header-pinned"
	data-feature-name="appearance-pinned"
	data-pinnable-element-id="vector-appearance"
	data-pinned-container-id="vector-appearance-pinned-container"
	data-unpinned-container-id="vector-appearance-unpinned-container"
>
	<div class="vector-pinnable-header-label">Aspeto</div>
	<button class="vector-pinnable-header-toggle-button vector-pinnable-header-pin-button" data-event-name="pinnable-header.vector-appearance.pin">mover para a barra lateral</button>
	<button class="vector-pinnable-header-toggle-button vector-pinnable-header-unpin-button" data-event-name="pinnable-header.vector-appearance.unpin">ocultar</button>
</div>


</div>

							</div>
		</nav>
					</div>
				</div>
				<div id="bodyContent" class="vector-body" aria-labelledby="firstHeading" data-mw-ve-target-container>
					<div class="vector-body-before-content">
							<div class="mw-indicators">
		</div>

						<div id="siteSub" class="noprint">Origem: Wikipédia, a enciclopédia livre.</div>
					</div>
					<div id="contentSub"><div id="mw-content-subtitle"></div></div>
					
					
					<div id="mw-content-text" class="mw-body-content"><div class="mw-content-ltr mw-parser-output" lang="pt" dir="ltr"><table class="infobox infobox_v2" cellpadding="3" border="0" style="border-color:#a2a9b1; width: 20em; text-align: left; font-size: 88%;">

<tbody><tr>
<th colspan="2" class="topo padrao" style="text-align:center; background-color:#B0C4DE"><span class="">PCI Express</span>
</th></tr>



<tr>
<td colspan="2" style="text-align:center;"><div class="" style="padding-bottom: 5px;"><figure class="mw-halign-center" typeof="mw:File"><a href="/wiki/Ficheiro:PCI_Express.svg" class="mw-file-description" title="PCI Express"><img alt="" src="//upload.wikimedia.org/wikipedia/commons/thumb/e/e5/PCI_Express.svg/250px-PCI_Express.svg.png" decoding="async" width="200" height="81" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/e/e5/PCI_Express.svg/330px-PCI_Express.svg.png 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/e/e5/PCI_Express.svg/500px-PCI_Express.svg.png 2x" data-file-width="595" data-file-height="241" /></a><figcaption>PCI Express</figcaption></figure></div>
</td></tr>





 

 

<tr>
<th colspan="2" style="text-align:center;">Ano de criação:
</th></tr>
<tr>
<td style="vertical-align: top; text-align: center;" colspan="2">2003
</td></tr>
 

<tr>
<th colspan="2" style="text-align:center;">Criado por
</th></tr>
<tr>
<td style="vertical-align: top; text-align: center;" colspan="2"><style data-mw-deduplicate="TemplateStyles:r69811335">.mw-parser-output .hlist dl,.mw-parser-output .hlist ol,.mw-parser-output .hlist ul{margin:0;padding:0}.mw-parser-output .hlist dd,.mw-parser-output .hlist dt,.mw-parser-output .hlist li{margin:0;display:inline}.mw-parser-output .hlist.inline,.mw-parser-output .hlist.inline dl,.mw-parser-output .hlist.inline ol,.mw-parser-output .hlist.inline ul,.mw-parser-output .hlist dl dl,.mw-parser-output .hlist dl ol,.mw-parser-output .hlist dl ul,.mw-parser-output .hlist ol dl,.mw-parser-output .hlist ol ol,.mw-parser-output .hlist ol ul,.mw-parser-output .hlist ul dl,.mw-parser-output .hlist ul ol,.mw-parser-output .hlist ul ul{display:inline}.mw-parser-output .hlist .mw-empty-li{display:none}.mw-parser-output .hlist dt::after{content:": "}.mw-parser-output .hlist dd::after,.mw-parser-output .hlist li::after{content:" · ";font-weight:bold}.mw-parser-output .hlist dd:last-child::after,.mw-parser-output .hlist dt:last-child::after,.mw-parser-output .hlist li:last-child::after{content:none}.mw-parser-output .hlist dd dd:first-child::before,.mw-parser-output .hlist dd dt:first-child::before,.mw-parser-output .hlist dd li:first-child::before,.mw-parser-output .hlist dt dd:first-child::before,.mw-parser-output .hlist dt dt:first-child::before,.mw-parser-output .hlist dt li:first-child::before,.mw-parser-output .hlist li dd:first-child::before,.mw-parser-output .hlist li dt:first-child::before,.mw-parser-output .hlist li li:first-child::before{content:" (";font-weight:normal}.mw-parser-output .hlist dd dd:last-child::after,.mw-parser-output .hlist dd dt:last-child::after,.mw-parser-output .hlist dd li:last-child::after,.mw-parser-output .hlist dt dd:last-child::after,.mw-parser-output .hlist dt dt:last-child::after,.mw-parser-output .hlist dt li:last-child::after,.mw-parser-output .hlist li dd:last-child::after,.mw-parser-output .hlist li dt:last-child::after,.mw-parser-output .hlist li li:last-child::after{content:")";font-weight:normal}.mw-parser-output .hlist ol{counter-reset:listitem}.mw-parser-output .hlist ol>li{counter-increment:listitem}.mw-parser-output .hlist ol>li::before{content:" "counter(listitem)"\a0 "}.mw-parser-output .hlist dd ol>li:first-child::before,.mw-parser-output .hlist dt ol>li:first-child::before,.mw-parser-output .hlist li ol>li:first-child::before{content:" ("counter(listitem)"\a0 "}</style><div class="hlist"><ul><li><a href="/wiki/Intel" title="Intel">Intel</a></li><li><a href="/wiki/Dell" title="Dell">Dell</a></li><li><a href="/wiki/Hewlett-Packard" title="Hewlett-Packard">HP</a></li><li><a href="/wiki/IBM" title="IBM">IBM</a></li></ul></div>
</td></tr>
 

<tr>
<th colspan="2" style="text-align:center;">Substitui
</th></tr>
<tr>
<td style="vertical-align: top; text-align: center;" colspan="2"><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69811335" /><div class="hlist"><ul><li><a href="/wiki/Accelerated_Graphics_Port" class="mw-redirect" title="Accelerated Graphics Port">AGP</a></li><li><a href="/wiki/Peripheral_Component_Interconnect" title="Peripheral Component Interconnect">PCI</a></li><li><a href="/wiki/PCI-X" class="mw-redirect" title="PCI-X">PCI-X</a></li></ul></div>
</td></tr>
 

<tr>
<th colspan="2" style="text-align:center;">Largura em bits
</th></tr>
<tr>
<td style="vertical-align: top; text-align: center;" colspan="2">1 por pista <small>(até 16 pistas)</small>
</td></tr>
 

<tr>
<th colspan="2" style="text-align:center;"><abbr>Nº</abbr> de dispositivos
</th></tr>
<tr>
<td style="vertical-align: top; text-align: center;" colspan="2">1 em ada terminal de cada conexão.<sup id="cite_ref-1" class="reference"><a href="#cite_note-1"><span class="cite-bracket">&#91;</span>nota 1<span class="cite-bracket">&#93;</span></a></sup>
</td></tr>
 

<tr>
<th colspan="2" style="text-align:center;">Velocidade
</th></tr>
<tr>
<td style="vertical-align: top; text-align: center;" colspan="2">Dual simplex <small>(em cada direção)</small>; exemplos em pista única (x1) e 16 pistas (x16):
<style data-mw-deduplicate="TemplateStyles:r69811353">.mw-parser-output .plainlist ol,.mw-parser-output .plainlist ul{line-height:inherit;list-style:none;margin:0;padding:0}.mw-parser-output .plainlist ol li,.mw-parser-output .plainlist ul li{margin-bottom:0}</style><div class="plainlist"><ul><li><b>Versão 1.x:</b> <span style="white-space:nowrap;">2.5 <a href="/wiki/Megatransfer" title="Megatransfer">GT/s</a></span>
<dl><dd><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69811353" /><div class="plainlist"><ul><li><b>x1:</b> <span style="white-space:nowrap;">250 <a href="/wiki/MB/s" class="mw-redirect" title="MB/s">MB/s</a></span></li><li><b>x16:</b> <span style="white-space:nowrap;">4 GB/s</span></li></ul></div></dd></dl></li><li><b>Versão 2.x:</b> <span style="white-space:nowrap;">5 GT/s</span>
<dd><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69811353" /><div class="plainlist"><ul><li><b>x1:</b> <span style="white-space:nowrap;">500 MB/s</span></li><li><b>x16:</b> <span style="white-space:nowrap;">8 GB/s</span></li></ul></div></dd></li><li><b>Versão 3.x:</b> <span style="white-space:nowrap;">8 GT/s</span>
<dd><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69811353" /><div class="plainlist"><ul><li><b>x1:</b> <span style="white-space:nowrap;">985 MB/s</span></li><li><b>x16:</b> <span style="white-space:nowrap;">15.75 GB/s</span></li></ul></div></dd></li><li><b>Versão 4.0:</b> <span style="white-space:nowrap;">16 GT/s</span>
<dd><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69811353" /><div class="plainlist"><ul><li><b>x1:</b> <span style="white-space:nowrap;">1.97 GB/s</span></li><li><b>x16:</b> <span style="white-space:nowrap;">31.5 GB/s</span></li></ul></div></dd></li><li><b>Versão 5.0:</b>  <span style="white-space:nowrap;">32 GT/s</span>
<dd><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69811353" /><div class="plainlist"><ul><li><b>x1:</b> <span style="white-space:nowrap;">3.94 GB/s</span></li><li><b>x16:</b> <span style="white-space:nowrap;">63 GB/s</span></li></ul></div></dd></li><li><b>Versão 6.0:</b> <span style="white-space:nowrap;">64 GT/s</span>
<dd><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69811353" /><div class="plainlist"><ul><li><b>x1:</b> <span style="white-space:nowrap;">7.56 GB/s</span></li><li><b>x16:</b> <span style="white-space:nowrap;">121 GB/s</span></li></ul></div></dd></li><li><b>Versão 7.0:</b> <span style="white-space:nowrap;">128 GT/s</span>
<dd><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69811353" /><div class="plainlist"><ul><li><b>x1:</b> <span style="white-space:nowrap;">15.13 GB/s</span></li><li><b>x16:</b> <span style="white-space:nowrap;">242 GB/s</span></li></ul></div></dd></li></ul></div>
</td></tr>
 

<tr>
<th colspan="2" style="text-align:center;">Estilo
</th></tr>
<tr>
<td style="vertical-align: top; text-align: center;" colspan="2"><a href="/wiki/Comunica%C3%A7%C3%A3o_serial" title="Comunicação serial">Serial</a>
</td></tr>
 

<tr>
<th colspan="2" style="text-align:center;">Interface de Hotplug
</th></tr>
<tr>
<td style="vertical-align: top; text-align: center;" colspan="2">Sim <small>(com ExpressCard, OCuLink, CFexpress ou U.2)</small>
</td></tr>
 


<tr>
<th colspan="2" style="text-align:center;">Interface externa
</th></tr>
<tr>
<td style="vertical-align: top; text-align: center;" colspan="2">Sim <small>(com cabeamento externo OCuLink ou PCI Express)</small>
</td></tr>
 

<tr>
<th colspan="2" style="text-align:center;">Site oficial
</th></tr>
<tr>
<td style="vertical-align: top; text-align: center;" colspan="2"><a rel="nofollow" class="external text" href="https://pcisig.com/">pcisig.com/</a>
</td></tr>
 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 




</tbody></table>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:PCIeX16andX1OnAsusH81MKMB.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/f/f4/PCIeX16andX1OnAsusH81MKMB.jpg/250px-PCIeX16andX1OnAsusH81MKMB.jpg" decoding="async" width="220" height="132" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/f/f4/PCIeX16andX1OnAsusH81MKMB.jpg/330px-PCIeX16andX1OnAsusH81MKMB.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/f/f4/PCIeX16andX1OnAsusH81MKMB.jpg/500px-PCIeX16andX1OnAsusH81MKMB.jpg 2x" data-file-width="3440" data-file-height="2064" /></a><figcaption>Dois tipos de slot PCIe em uma placa-mãe Asus H81M-K</figcaption></figure>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:PCI-E_%26_PCI_slots_on_DFI_LanParty_nF4_SLI-DR_20050531.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/3/3e/PCI-E_%26_PCI_slots_on_DFI_LanParty_nF4_SLI-DR_20050531.jpg/250px-PCI-E_%26_PCI_slots_on_DFI_LanParty_nF4_SLI-DR_20050531.jpg" decoding="async" width="220" height="149" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/3/3e/PCI-E_%26_PCI_slots_on_DFI_LanParty_nF4_SLI-DR_20050531.jpg/330px-PCI-E_%26_PCI_slots_on_DFI_LanParty_nF4_SLI-DR_20050531.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/3/3e/PCI-E_%26_PCI_slots_on_DFI_LanParty_nF4_SLI-DR_20050531.jpg/500px-PCI-E_%26_PCI_slots_on_DFI_LanParty_nF4_SLI-DR_20050531.jpg 2x" data-file-width="927" data-file-height="629" /></a><figcaption>Vários slots em uma <a href="/wiki/Placa-m%C3%A3e" title="Placa-mãe">placa-mãe</a> de computador, de cima para baixo: <div><ul><li>PCI Express x4</li><li>PCI Express x16</li><li>PCI Express x1</li><li>PCI Express X16</li><li><a href="/wiki/Peripheral_Component_Interconnect" title="Peripheral Component Interconnect">PCI</a> convencional (32 bits, 5 V)</li></ul></div></figcaption></figure>
<p><b>PCI Express</b> (<b>Peripheral Component Interconnect Express</b>), oficialmente abreviado como <b>PCIe</b> ou <b>PCI-e</b>,<sup id="cite_ref-s5NDG_2-0" class="reference"><a href="#cite_note-s5NDG-2"><span class="cite-bracket">&#91;</span>1<span class="cite-bracket">&#93;</span></a></sup> é um padrão de <a href="/wiki/Placa_de_expans%C3%A3o" title="Placa de expansão">barramento de expansão</a> de <a href="/wiki/Computador" title="Computador">computador</a> <a href="/wiki/Comunica%C3%A7%C3%A3o_serial" title="Comunicação serial">serial</a> de alta velocidade, projetado para substituir os antigos padrões de barramento <a href="/wiki/Peripheral_Component_Interconnect" title="Peripheral Component Interconnect">PCI</a>, <a href="/wiki/PCI-X" class="mw-redirect" title="PCI-X">PCI-X</a> e <a href="/wiki/Accelerated_Graphics_Port" class="mw-redirect" title="Accelerated Graphics Port">AGP</a>. É a interface de <a href="/wiki/Placa-m%C3%A3e" title="Placa-mãe">placa-mãe</a> usual para <a href="/wiki/Placa_de_v%C3%ADdeo" title="Placa de vídeo">placas gráficas</a> de computadores pessoais, <a href="/wiki/Adaptador_de_host" title="Adaptador de host">controladores</a> de <a href="/wiki/Unidade_de_disco_r%C3%ADgido" title="Unidade de disco rígido">disco rígido</a>, <a href="/wiki/Unidade_de_estado_s%C3%B3lido" title="Unidade de estado sólido">SSDs</a>, conexões de hardware <a href="/wiki/Wi-Fi" title="Wi-Fi">Wi-Fi</a> e <a href="/wiki/Ethernet" title="Ethernet">Ethernet</a>.<sup id="cite_ref-DQmzv_3-0" class="reference"><a href="#cite_note-DQmzv-3"><span class="cite-bracket">&#91;</span>2<span class="cite-bracket">&#93;</span></a></sup> O PCIe tem inúmeras melhorias em relação aos padrões mais antigos, incluindo maior taxa de transferência máxima do barramento do sistema, menor contagem de pinos de E/S e menor espaço físico, melhor dimensionamento de desempenho para dispositivos de barramento, um mecanismo de detecção e relatório de erros mais detalhado (Relatório avançado de erros, AER),<sup id="cite_ref-gf9Lm_4-0" class="reference"><a href="#cite_note-gf9Lm-4"><span class="cite-bracket">&#91;</span>3<span class="cite-bracket">&#93;</span></a></sup> e funcionalidade nativa de <a href="/wiki/Hot_swapping" title="Hot swapping">hot swap</a>. Revisões mais recentes do padrão PCIe fornecem suporte de hardware para virtualização de E/S.
</p><p>A interface elétrica PCI Express é medida pelo número de pistas simultâneas.<sup id="cite_ref-sxOen_5-0" class="reference"><a href="#cite_note-sxOen-5"><span class="cite-bracket">&#91;</span>4<span class="cite-bracket">&#93;</span></a></sup> (Uma pista é uma única linha de envio/recebimento de dados. A analogia é uma rodovia com tráfego em ambas as direções.) A interface também é usada em vários outros padrões - mais notavelmente na interface de placa de expansão de <a href="/wiki/Laptop" title="Laptop">laptop</a> chamada ExpressCard. Também é usado nas interfaces de armazenamento de Sata Express, U.2 (SFF-8639) e <a href="/wiki/M.2" title="M.2">M.2</a>.
</p><p>As especificações de formato são mantidas e desenvolvidas pelo <a href="/wiki/PCI-SIG" title="PCI-SIG">PCI-SIG</a> (PCI Special Interest Group) - um grupo de mais de 900 empresas que também mantém as especificações <a href="/wiki/Peripheral_Component_Interconnect" title="Peripheral Component Interconnect">convencionais do PCI</a>.
</p>
<meta property="mw:PageProp/toc" />
<div class="mw-heading mw-heading2"><h2 id="Arquitetura">Arquitetura</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=1" title="Editar secção: Arquitetura" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=1" title="Editar código-fonte da secção: Arquitetura"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<figure class="mw-default-size mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:Example_PCI_Express_Topology.svg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/1/1c/Example_PCI_Express_Topology.svg/280px-Example_PCI_Express_Topology.svg.png" decoding="async" width="280" height="165" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/1/1c/Example_PCI_Express_Topology.svg/420px-Example_PCI_Express_Topology.svg.png 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/1/1c/Example_PCI_Express_Topology.svg/560px-Example_PCI_Express_Topology.svg.png 2x" data-file-width="830" data-file-height="490" /></a><figcaption>Exemplo da topologia PCI Express:<br />as "caixas de junção" brancas representam as portas downstream do dispositivo PCI Express, enquanto as cinzas representam as portas upstream.<sup id="cite_ref-pcie-basics_6-0" class="reference"><a href="#cite_note-pcie-basics-6"><span class="cite-bracket">&#91;</span>5<span class="cite-bracket">&#93;</span></a></sup><sup class="reference" style="white-space:nowrap">:<span>7</span></sup></figcaption></figure>
<figure class="mw-default-size mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:RouterBOARD_RB14e,_top_view.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/8/86/RouterBOARD_RB14e%2C_top_view.jpg/330px-RouterBOARD_RB14e%2C_top_view.jpg" decoding="async" width="280" height="210" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/8/86/RouterBOARD_RB14e%2C_top_view.jpg/500px-RouterBOARD_RB14e%2C_top_view.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/8/86/RouterBOARD_RB14e%2C_top_view.jpg/960px-RouterBOARD_RB14e%2C_top_view.jpg 2x" data-file-width="1280" data-file-height="960" /></a><figcaption>Placa PCI Express x1 contendo um switch PCI Express (coberto por um pequeno <a href="/wiki/Dissipador_de_energia_t%C3%A9rmica" title="Dissipador de energia térmica">dissipador de calor</a>), que cria vários endpoints a partir de um endpoint e permite que vários dispositivos o compartilhem</figcaption></figure>
<figure class="mw-default-size mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:PCie_lanes.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/3/3a/PCie_lanes.jpg/250px-PCie_lanes.jpg" decoding="async" width="220" height="131" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/3/3a/PCie_lanes.jpg/330px-PCie_lanes.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/3/3a/PCie_lanes.jpg/500px-PCie_lanes.jpg 2x" data-file-width="1371" data-file-height="817" /></a><figcaption>Os slots PCIe em uma placa-mãe geralmente são rotulados com o número de pistas PCIe que eles possuem. Às vezes, o que pode parecer um slot grande pode ter apenas algumas pistas. Por exemplo, um slot x16 com apenas 4 pistas PCIe é bastante comum.<sup id="cite_ref-7" class="reference"><a href="#cite_note-7"><span class="cite-bracket">&#91;</span>6<span class="cite-bracket">&#93;</span></a></sup></figcaption></figure>
<p>Conceitualmente, o barramento PCI Express é uma substituição serial de alta velocidade do antigo barramento PCI/PCI-X.<sup id="cite_ref-howstuffworks1_8-0" class="reference"><a href="#cite_note-howstuffworks1-8"><span class="cite-bracket">&#91;</span>7<span class="cite-bracket">&#93;</span></a></sup> Uma das principais diferenças entre o barramento PCI Express e o PCI mais antigo é a topologia do barramento; O PCI usa uma arquitetura de <a href="/wiki/Barramento" class="mw-redirect" title="Barramento">barramento</a> <a href="/wiki/Comunica%C3%A7%C3%A3o_paralela" title="Comunicação paralela">paralelo</a> compartilhado, na qual o host PCI e todos os dispositivos compartilham um conjunto comum de endereços, dados e linhas de controle. Em contraste, o PCI Express é baseado na <a href="/wiki/Topologia_de_rede" title="Topologia de rede">topologia</a> ponto a ponto, com links seriais separados conectando cada dispositivo ao complexo raiz(hospedeiro). Por causa de sua topologia de barramento compartilhado, o acesso ao barramento PCI mais antigo é arbitrado (no caso de vários mestres) e limitado a um mestre por vez, em uma única direção. Além disso, o esquema de clock PCI mais antigo limita o clock do barramento ao periférico mais lento no barramento (independentemente dos dispositivos envolvidos na transação do barramento). Em contraste, um link de barramento PCI Express suporta comunição <a href="/wiki/Duplex#Full-duplex" title="Duplex">full-duplex</a> entre quaisquer dois terminais, sem limitação inerente ao acesso simultâneo em vários terminais.
</p><p>Em termos de protocolo de barramento, a comunicação PCI Express é encapsulada em pacotes. O trabalho de empacotamento e desempacotamento de dados e tráfego de mensagens de status é tratado pela camada de transação da porta PCI Express (descrita posteriormente). Diferenças radicais na sinalização elétrica e no protocolo de barramento exigem o uso de um fator de forma mecânico diferente e conectores de expansão (e, portanto, novas placas-mãe e novas placas adaptadoras); Os slots PCI e os slots PCI Express não são intercambiáveis. No nível do software, o PCI Express preserva a <a href="/wiki/Compatibilidade_reversa" title="Compatibilidade reversa">compatibilidade</a> com o PCI; software de sistema PCI legado pode detectar e configurar dispositivos PCI Express mais recentes sem suporte explícito para o padrão PCI Express, embora os novos recursos PCI Express sejam inacessíveis.
</p><p>O link PCI Express entre dois dispositivos pode variar em tamanho de uma a 16 pistas. Em um link de várias vias, os dados do pacote são distribuídos pelas vias e a taxa de transferência de dados de pico é dimensionada com a largura geral do link. A contagem de pistas é negociada automaticamente durante a inicialização do dispositivo e pode ser restringida por qualquer ponto final. Por exemplo, uma placa PCI Express de pista única (x1) pode ser inserida em um slot de várias pistas (x4, x8, etc.), e o ciclo de inicialização negocia automaticamente a contagem mais alta de pistas mutuamente suportadas. O link pode se configurar dinamicamente para usar menos pistas, fornecendo uma tolerância a falhas caso haja pistas ruins ou não confiáveis. O padrão PCI Express define larguras de link de x1, x2, x4, x8 e x16. Até e incluindo os links PCIe 5.0, x12 e x32 também foram definidos, mas nunca usados.<sup id="cite_ref-4TrCr_9-0" class="reference"><a href="#cite_note-4TrCr-9"><span class="cite-bracket">&#91;</span>8<span class="cite-bracket">&#93;</span></a></sup> Isso permite que o barramento PCI Express atenda tanto a aplicativos de custo-benefício onde não é necessária alta taxa de transferência, quanto a aplicativos de desempenho crítico, como gráficos 3D, rede (<a href="/wiki/Ethernet_10_Gigabit" title="Ethernet 10 Gigabit">10 Gigabit Ethernet</a> ou <a href="/wiki/Gigabit_Ethernet" title="Gigabit Ethernet">Gigabit Ethernet</a> multiporta) e armazenamento corporativo (<a href="/wiki/Serial_Attached_SCSI" title="Serial Attached SCSI">SAS</a> e <a href="/wiki/Fibre_channel" title="Fibre channel">Fibre channel</a>). Slots e conectores são definidos apenas para um <a href="/wiki/Subconjunto" title="Subconjunto">subconjunto</a> dessas larguras, com larguras de link intermediárias usando o próximo tamanho de slot físico maior.
</p><p>Como ponto de referência, um dispositivo PCI-X (133 MHz <a href="/wiki/64_bits" title="64 bits">64 bits</a>) e um dispositivo PCI Express 1.0 usando quatro pistas (x4) têm aproximadamente a mesma taxa de transferência de direção única de pico de 1064 MB/s. O barramento PCI Express tem o potencial de ter um desempenho melhor do que o barramento PCI-X nos casos em que vários dispositivos estão transferindo dados simultaneamente ou se a comunicação com o periférico PCI Express for bidirecional.
</p>
<div class="mw-heading mw-heading3"><h3 id="Interconexão"><span id="Interconex.C3.A3o"></span>Interconexão</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=2" title="Editar secção: Interconexão" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=2" title="Editar código-fonte da secção: Interconexão"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<figure class="mw-default-size mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:PCI_Express_Terminology.svg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/a/a1/PCI_Express_Terminology.svg/220px-PCI_Express_Terminology.svg.png" decoding="async" width="220" height="182" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/a/a1/PCI_Express_Terminology.svg/330px-PCI_Express_Terminology.svg.png 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/a/a1/PCI_Express_Terminology.svg/440px-PCI_Express_Terminology.svg.png 2x" data-file-width="574" data-file-height="474" /></a><figcaption>Um link PCI Express entre dois dispositivos consiste em uma ou mais pistas, que são canais <a href="/wiki/Duplex#Full-duplex" title="Duplex">dual simplex</a> usando dois pares de sinalização diferencial.<sup id="cite_ref-pcie-basics_6-1" class="reference"><a href="#cite_note-pcie-basics-6"><span class="cite-bracket">&#91;</span>5<span class="cite-bracket">&#93;</span></a></sup><sup class="reference" style="white-space:nowrap">:<span>3</span></sup></figcaption></figure>
<p>Os dispositivos PCI Express se comunicam por meio de uma conexão lógica chamada de <i>interconexão</i><sup id="cite_ref-faq1_10-0" class="reference"><a href="#cite_note-faq1-10"><span class="cite-bracket">&#91;</span>9<span class="cite-bracket">&#93;</span></a></sup> ou <i>link</i>. Um link é um canal de comunicação ponto a ponto entre duas portas PCI Express permitindo que ambas enviem e recebam solicitações PCI comuns (configuração, E/S ou leitura/gravação de memória) e <a href="/wiki/Interrup%C3%A7%C3%A3o" title="Interrupção">interrupções</a> (INTx, MSI ou MSI-X). No nível físico, um link é composto por uma ou mais <i>pistas</i>.<sup id="cite_ref-faq1_10-1" class="reference"><a href="#cite_note-faq1-10"><span class="cite-bracket">&#91;</span>9<span class="cite-bracket">&#93;</span></a></sup> Periféricos de baixa velocidade (como uma placa <a href="/wiki/Wi-Fi" title="Wi-Fi">Wi-Fi</a> 802.11) usam um link de pista única (x1), enquanto um adaptador gráfico normalmente usa um link de 16 pistas (x16) muito mais amplo e, portanto, mais rápido.
</p>
<div class="mw-heading mw-heading3"><h3 id="Linha">Linha</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=3" title="Editar secção: Linha" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=3" title="Editar código-fonte da secção: Linha"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Uma pista é composta por dois pares de sinalização diferencial, sendo um par para recepção de dados e outro para transmissão. Assim, cada pista é composta por quatro fios ou <a href="/wiki/Circuito_impresso" title="Circuito impresso">traços de sinal</a>. Conceitualmente, cada pista é usada como um <a href="/wiki/Fluxo_de_bits" title="Fluxo de bits">fluxo de bytes</a> <a href="/wiki/Duplex#Full-duplex" title="Duplex">full-duplex</a>, transportando pacotes de dados em formato "byte" de oito bits simultaneamente em ambas as direções entre os terminais de um link.<sup id="cite_ref-2Nt8T_11-0" class="reference"><a href="#cite_note-2Nt8T-11"><span class="cite-bracket">&#91;</span>10<span class="cite-bracket">&#93;</span></a></sup> Os links físicos PCI Express podem conter 1, 4, 8 ou 16 vias.<sup id="cite_ref-Gchhw_12-0" class="reference"><a href="#cite_note-Gchhw-12"><span class="cite-bracket">&#91;</span>11<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-pcie-basics_6-2" class="reference"><a href="#cite_note-pcie-basics-6"><span class="cite-bracket">&#91;</span>5<span class="cite-bracket">&#93;</span></a></sup><sup class="reference" style="white-space:nowrap">:<span>4,5</span></sup><sup id="cite_ref-faq1_10-2" class="reference"><a href="#cite_note-faq1-10"><span class="cite-bracket">&#91;</span>9<span class="cite-bracket">&#93;</span></a></sup> As contagens de pistas são escritas com um prefixo "x" (por exemplo, "x8" representa um cartão ou slot de oito pistas), sendo x16 o maior tamanho de uso comum.<sup id="cite_ref-odC7t_13-0" class="reference"><a href="#cite_note-odC7t-13"><span class="cite-bracket">&#91;</span>12<span class="cite-bracket">&#93;</span></a></sup>
<sup id="cite_ref-P7MD8_14-0" class="reference"><a href="#cite_note-P7MD8-14"><span class="cite-bracket">&#91;</span>13<span class="cite-bracket">&#93;</span></a></sup> Os tamanhos das pistas também são referidos pelos termos "largura" ou "por", por exemplo, um slot de oito pistas pode ser referido como "por 8" ou como "8 pistas de largura".
</p><p>Para tamanhos de cartões mecânicos, veja <a href="#Fatores_de_forma">abaixo</a>.
</p>
<div class="mw-heading mw-heading3"><h3 id="Barramento_serial">Barramento serial</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=4" title="Editar secção: Barramento serial" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=4" title="Editar código-fonte da secção: Barramento serial"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>A arquitetura de <a href="/wiki/Barramento" class="mw-redirect" title="Barramento">barramento</a> serial vinculado foi escolhida em relação ao barramento paralelo tradicional devido às limitações inerentes deste último, incluindo operação <a href="/wiki/Duplex#Half-duplex" title="Duplex">half-duplex</a>, contagem de sinal em excesso e largura de banda inerente menor devido à distorção de tempo. A distorção de tempo resulta de sinais elétricos separados dentro de uma interface paralela viajando através de condutores de diferentes comprimentos, em camadas de <a href="/wiki/Circuito_impresso" title="Circuito impresso">placas de circuito impresso</a> (PCB) potencialmente diferentes e em velocidades de sinal possivelmente diferentes. Apesar de ser transmitido simultaneamente como uma única <a href="/wiki/Palavra_(ci%C3%AAncia_da_computa%C3%A7%C3%A3o)" title="Palavra (ciência da computação)">palavra</a>, os sinais em um interface paralela têm diferentes durações de viagem e chegam aos seus destinos em momentos diferentes. Quando o período de clock da interface é menor que a maior diferença de tempo entre as chegadas do sinal, a recuperação da palavra transmitida não é mais possível. Como a distorção de tempo em um barramento paralelo pode chegar a alguns nanossegundos, a limitação de larguda de banda resultante está na faixa de centenas de megahertz.
</p>
<figure class="mw-default-size mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:PCIe_vs_PCI.gif" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/2/24/PCIe_vs_PCI.gif/220px-PCIe_vs_PCI.gif" decoding="async" width="220" height="94" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/2/24/PCIe_vs_PCI.gif/330px-PCIe_vs_PCI.gif 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/2/24/PCIe_vs_PCI.gif/440px-PCIe_vs_PCI.gif 2x" data-file-width="1550" data-file-height="660" /></a><figcaption><b>Topologias altamente simplificadas</b> da interface compartilhada PCI herdada (paralela) e da interface ponto a ponto serial PCIe<sup id="cite_ref-P7MD8_14-1" class="reference"><a href="#cite_note-P7MD8-14"><span class="cite-bracket">&#91;</span>13<span class="cite-bracket">&#93;</span></a></sup></figcaption></figure>
<p>Uma interface serial não exibe distorção de tempo porque há apenas um sinal diferencial em cada direção dentro de cada pista e não há sinal de clock externo, pois as informações de clock estão incorporadas no próprio sinal serial. Como tal, as limitações típicas de largura de banda em sinais seriais estão na faixa de vários gigahertz. PCI Express é um exemplo da tendência geral de substituir barramentos paralelos por interconexões seriais; outros exemplos incluem <a href="/wiki/Serial_ATA" title="Serial ATA">Serial ATA</a> (SATA), <a href="/wiki/USB" title="USB">USB</a>, <a href="/wiki/Serial_Attached_SCSI" title="Serial Attached SCSI">Serial Attached SCSI</a> (SAS), <a href="/wiki/FireWire" title="FireWire">FireWire</a> (IEEE 1394) e RapidIO. Em vídeo digital, exemplos de uso comum são <a href="/wiki/Digital_Visual_Interface" title="Digital Visual Interface">DVI</a>, <a href="/wiki/High-Definition_Multimedia_Interface" title="High-Definition Multimedia Interface">HDMI</a> e <a href="/wiki/DisplayPort" title="DisplayPort">DisplayPort</a>.
</p><p>O design serial multicanal aumenta a flexibilidade com sua capacidade de alocar menos pistas para dispositivos mais lentos.
</p>
<div class="mw-heading mw-heading2"><h2 id="Fatores_de_forma">Fatores de forma</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=5" title="Editar secção: Fatores de forma" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=5" title="Editar código-fonte da secção: Fatores de forma"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<div class="mw-heading mw-heading3"><h3 id="PCI_Express_(padrão)"><span id="PCI_Express_.28padr.C3.A3o.29"></span>PCI Express (padrão)</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=6" title="Editar secção: PCI Express (padrão)" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=6" title="Editar código-fonte da secção: PCI Express (padrão)"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:Intel_P3608_NVMe_flash_SSD,_PCI-E_add-in_card.jpg" class="mw-file-description"><img alt="" src="//upload.wikimedia.org/wikipedia/commons/thumb/d/d3/Intel_P3608_NVMe_flash_SSD%2C_PCI-E_add-in_card.jpg/220px-Intel_P3608_NVMe_flash_SSD%2C_PCI-E_add-in_card.jpg" decoding="async" width="220" height="141" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/d/d3/Intel_P3608_NVMe_flash_SSD%2C_PCI-E_add-in_card.jpg/330px-Intel_P3608_NVMe_flash_SSD%2C_PCI-E_add-in_card.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/d/d3/Intel_P3608_NVMe_flash_SSD%2C_PCI-E_add-in_card.jpg/440px-Intel_P3608_NVMe_flash_SSD%2C_PCI-E_add-in_card.jpg 2x" data-file-width="3000" data-file-height="1928" /></a><figcaption>SSD flash Intel P3608 NVMe, placa complementar PCI-E</figcaption></figure>
<p>Uma placa PCI Express cabe em um slot de seu tamanho físico ou maior (com x16 como o maior usado), mas pode não caber em um slot PCI Express menor; por exemplo, um cartão x16 pode não caber em um slot x4 ou x8. Alguns slots usam soquetes abertos para permitir cartões fisicamente mais longos e negociar a melhor conexão elétrica e lógica disponível.
</p><p>O número de pistas realmente conectadas a um slot também pode ser menor do que o número suportado pelo tamanho do slot físico. Um exemplo é um slot x16 executado em x4, que aceita qualquer placa x1, x2, x4, x8 ou x16, mas fornece apenas quatro pistas. Sua especificação pode ser lida como "x16 (modo x4)", enquanto a notação "mecânica @ elétrica" ​​(por exemplo, "x16 @ x4") também é comum.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup> A vantagem é que tais slots podem acomodar uma gama maior de placas PCI Express sem exigir hardware da placa-mãe para suportar a taxa de transferência total. Os tamanhos mecânicos padrão são x1, x4, x8 e x16. Cartões com um número diferente de pistas precisam usar o próximo tamanho mecânico maior (ou seja, um cartão x2 usa o tamanho x4 ou um cartão x12 usa o tamanho x16).
</p><p>Os próprios cartões são projetados e fabricados em vários tamanhos. Por exemplo, <a href="/wiki/Unidade_de_estado_s%C3%B3lido" title="Unidade de estado sólido">unidades de estado sólido</a> (SSDs) que vêm na forma de placas PCI Express geralmente usam <a href="/wiki/Peripheral_Component_Interconnect" title="Peripheral Component Interconnect">HHHL</a> (meia altura, metade do comprimento) e FHHL (altura total, metade do comprimento) para descrever as dimensões físicas da placa.<sup id="cite_ref-8AKZj_15-0" class="reference"><a href="#cite_note-8AKZj-15"><span class="cite-bracket">&#91;</span>14<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-c1yve_16-0" class="reference"><a href="#cite_note-c1yve-16"><span class="cite-bracket">&#91;</span>15<span class="cite-bracket">&#93;</span></a></sup>
</p>
<table class="wikitable">

<tbody><tr>
<th rowspan="2&quot;">Tipo de placa PCI
</th>
<th colspan="2">Dimensões altura × comprimento × largura, máximo
</th></tr>
<tr>
<th>milímetros (mm)
</th>
<th>dentro
</th></tr>
<tr>
<td>Comprimento total
</td>
<td>111.15 × 312.00 × 20.32
</td>
<td>4.376 × 12.283 × 0.8
</td></tr>
<tr>
<td>Metade do comprimento
</td>
<td>111.15 × 167.65 × 20.32
</td>
<td>4.376 × <span style="visibility:hidden;color:transparent;">0</span>6.600 × 0.8
</td></tr>
<tr>
<td>Perfil baixo/fino
</td>
<td><span style="visibility:hidden;color:transparent;">0</span>68.90 × 167.65 × 20.32
</td>
<td>2.731 × <span style="visibility:hidden;color:transparent;">0</span>6.600 × 0.8
</td></tr></tbody></table>
<div class="mw-heading mw-heading4"><h4 id="Fatores_de_forma_de_placa_de_vídeo_não_padrão"><span id="Fatores_de_forma_de_placa_de_v.C3.ADdeo_n.C3.A3o_padr.C3.A3o"></span>Fatores de forma de placa de vídeo não padrão</h4><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=7" title="Editar secção: Fatores de forma de placa de vídeo não padrão" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=7" title="Editar código-fonte da secção: Fatores de forma de placa de vídeo não padrão"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p><a href="/wiki/Placa_de_v%C3%ADdeo" title="Placa de vídeo">Placas de vídeo</a> para jogos modernas (desde c.2012<sup id="cite_ref-j6TTS_17-0" class="reference"><a href="#cite_note-j6TTS-17"><span class="cite-bracket">&#91;</span>16<span class="cite-bracket">&#93;</span></a></sup>) geralmente excedem a altura e a espessura especificadas no padrão PCI Express, devido à necessidade de ventoinhas de resfriamento mais capazes e mais silenciosas, pois as placas de vídeo para jogos geralmente emitem centenas de watts de calor.<sup id="cite_ref-RAreG_18-0" class="reference"><a href="#cite_note-RAreG-18"><span class="cite-bracket">&#91;</span>17<span class="cite-bracket">&#93;</span></a></sup> Os gabinetes de computadores modernos geralmente são mais largos para acomodar esses cartões mais altos, mas nem sempre. Como os cartões de comprimento total (312 mm) são incomuns, os estojos modernos às vezes não podem caber neles. A espessura dessas placas também normalmente ocupa o espaço de 2 slots PCIe. De fato, até mesmo a metodologia de como medir os cartões varia entre os fornecedores, com alguns incluindo o tamanho do suporte de metal nas dimensões e outros não.
</p><p>Por exemplo, uma placa Sapphire 2020 mede 135 de largura (excluindo o suporte de metal), que excede a altura padrão PCIe em 28 mm.<sup id="cite_ref-E0Tsg_19-0" class="reference"><a href="#cite_note-E0Tsg-19"><span class="cite-bracket">&#91;</span>18<span class="cite-bracket">&#93;</span></a></sup> Outra placa da <a href="/wiki/XFX" title="XFX">XFX</a> mede 55 mm de espessura (ou seja, 2,7 slots PCI a 20,32 mm), ocupando 3 slots PCIe.<sup id="cite_ref-mAt96_20-0" class="reference"><a href="#cite_note-mAt96-20"><span class="cite-bracket">&#91;</span>19<span class="cite-bracket">&#93;</span></a></sup> A placa de vídeo Asus GeForce RTX 3080 10 GB STRIX GAMING OC é uma placa de dois slots que possui dimensões de 318,5 mm × 140,1 mm × 57,8 mm, excedendo o comprimento, altura e espessura máximos do PCI Express, respectivamente.<sup id="cite_ref-kk3xz_21-0" class="reference"><a href="#cite_note-kk3xz-21"><span class="cite-bracket">&#91;</span>20<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading3"><h3 id="Pinagem">Pinagem</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=8" title="Editar secção: Pinagem" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=8" title="Editar código-fonte da secção: Pinagem"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>A tabela a seguir identifica os condutores em cada lado do <a href="/wiki/Slot_(inform%C3%A1tica)" title="Slot (informática)">slot</a> em uma placa PCI Express. O lado da solda da placa de <a href="/wiki/Circuito_impresso" title="Circuito impresso">circuito impresso</a> (PCB) é o lado A e o lado do componente é o lado B.<sup id="cite_ref-IM1RH_22-0" class="reference"><a href="#cite_note-IM1RH-22"><span class="cite-bracket">&#91;</span>21<span class="cite-bracket">&#93;</span></a></sup> Os pinos PRSNT1# e PRSNT2# devem ser um pouco mais curtos do que os demais, para garantir que um cartão hot plug seja totalmente inserido. O pino WAKE# usa voltagem total para ativar o computador, mas deve ser <a href="/wiki/Resistor_pull-up" title="Resistor pull-up">puxado para cima</a> da energia de espera para indicar que a placa é capaz de ativar.<sup id="cite_ref-PCIe_card_2_23-0" class="reference"><a href="#cite_note-PCIe_card_2-23"><span class="cite-bracket">&#91;</span>22<span class="cite-bracket">&#93;</span></a></sup>
</p>
<table class="wikitable">
<caption>Pinagem do conector PCI Express (variantes x1, x4, x8 e x16)
</caption>
<tbody><tr>
<th>Pino</th>
<th>Lado B</th>
<th>Lado A</th>
<th>Descrição
</th>
<td rowspan="54">
</td>
<th>Pino</th>
<th>Lado B</th>
<th>Lado A</th>
<th>Descrição
</th></tr>
<tr>
<th><span style="visibility:hidden;color:transparent;">0</span>1
</th>
<td style="background:silver">+12 V</td>
<td style="background:#9f9">PRSNT1#</td>
<td align="left">Deve se conectar ao pino PRSNT2# mais distante
</td>
<th>50
</th>
<td style="background:#99f">HSOp(8)</td>
<td style="background:#ff9">Reservado</td>
<td rowspan="2" style="text-align:left;">A pista 8 transmite dados, + e -
</td></tr>
<tr>
<th><span style="visibility:hidden;color:transparent;">0</span>2
</th>
<td style="background:silver">+12 V</td>
<td style="background:silver">+12 V</td>
<td rowspan="2" style="text-align:left;">Pinos de alimentação principal
</td>
<th>51
</th>
<td style="background:#99f">HSOn(8)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th><span style="visibility:hidden;color:transparent;">0</span>3
</th>
<td style="background:silver">+12 V</td>
<td style="background:silver">+12 V
</td>
<th>52
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(8)</td>
<td rowspan="2" style="text-align:left;">A pista 8 recebe dados, + e -
</td></tr>
<tr>
<th><span style="visibility:hidden;color:transparent;">0</span>4
</th>
<td style="background:#999">Ground</td>
<td style="background:#999">Ground</td>
<td>
</td>
<th>53
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(8)
</td></tr>
<tr>
<th><span style="visibility:hidden;color:transparent;">0</span>5
</th>
<td style="background:#fc6">SMCLK</td>
<td style="background:#99f">TCK</td>
<td rowspan="5" style="text-align:left;">Pinos de porta SMBus e <a href="/wiki/Joint_Test_Action_Group" title="Joint Test Action Group">JTAG</a>
</td>
<th>54
</th>
<td style="background:#99f">HSOp(9)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 9 transmite dados, + e -
</td></tr>
<tr>
<th><span style="visibility:hidden;color:transparent;">0</span>6
</th>
<td style="background:#fc6">SMDAT</td>
<td style="background:#99f">TDI
</td>
<th>55
</th>
<td style="background:#99f">HSOn(9)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th><span style="visibility:hidden;color:transparent;">0</span>7
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">TDO
</td>
<th>56
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(9)</td>
<td rowspan="2" style="text-align:left;">A pista 9 recebe dados, + e -
</td></tr>
<tr>
<th><span style="visibility:hidden;color:transparent;">0</span>8
</th>
<td style="background:silver">+3.3 V</td>
<td style="background:#99f">TMS
</td>
<th>57
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(9)
</td></tr>
<tr>
<th><span style="visibility:hidden;color:transparent;">0</span>9
</th>
<td style="background:#99f">TRST#</td>
<td style="background:silver">+3.3 V
</td>
<th>58
</th>
<td style="background:#99f">HSOp(10)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 10 transmite dados, + e -
</td></tr>
<tr>
<th>10
</th>
<td style="background:silver">+3.3 V aux</td>
<td style="background:silver">+3.3 V</td>
<td align="left"><a href="/wiki/Stand_by" title="Stand by">Stand by</a>
</td>
<th>59
</th>
<td style="background:#99f">HSOn(10)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th>11
</th>
<td style="background:#fc6">WAKE#</td>
<td style="background:#fc6">PERST#</td>
<td align="left">Reativação de links; reset fundamental<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup>
</td>
<th>60
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(10)</td>
<td rowspan="2" style="text-align:left;">A pista 10 recebe dados, + e -
</td></tr>
<tr>
<th colspan="4">Entalhe chave
</th>
<th>61
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(10)
</td></tr>
<tr>
<th>12
</th>
<td style="background:#fc6">CLKREQ#<sup id="cite_ref-vj2hg_24-0" class="reference"><a href="#cite_note-vj2hg-24"><span class="cite-bracket">&#91;</span>23<span class="cite-bracket">&#93;</span></a></sup></td>
<td style="background:#999">Ground</td>
<td align="left">Sinal de solicitação de clock
</td>
<th>62
</th>
<td style="background:#99f">HSOp(11)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 11 transmite dados, + e -
</td></tr>
<tr>
<th>13
</th>
<td style="background:#999">Ground</td>
<td style="background:#99f">REFCLK+</td>
<td align="left">Par diferencial de clock de referência
</td>
<th>63
</th>
<td style="background:#99f">HSOn(11)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th>14
</th>
<td style="background:#99f">HSOp(0)</td>
<td style="background:#99f">REFCLK−</td>
<td rowspan="2" style="text-align:left;">A pista 0 transmite dados, + e -
</td>
<th>64
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(11)</td>
<td rowspan="2" style="text-align:left;">A pista 11 recebe dados, + e -
</td></tr>
<tr>
<th>15
</th>
<td style="background:#99f">HSOn(0)</td>
<td style="background:#999">Ground
</td>
<th>65
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(11)
</td></tr>
<tr>
<th>16
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(0)</td>
<td rowspan="2" style="text-align:left;">A pista 0 recebe dados, + e -
</td>
<th>66
</th>
<td style="background:#99f">HSOp(12)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 12 transmite dados, + e -
</td></tr>
<tr>
<th>17
</th>
<td style="background:#9f9">PRSNT2#</td>
<td style="background:#f9f">HSIn(0)
</td>
<th>67
</th>
<td style="background:#99f">HSOn(12)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th>18
</th>
<td style="background:#999">Ground</td>
<td style="background:#999">Ground</td>
<td>
</td>
<th>68
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(12)</td>
<td rowspan="2" style="text-align:left;">A pista 12 recebe dados, + e -
</td></tr>
<tr>
<td colspan="4">As placas PCI Express x1 terminam no pino 18
</td>
<th>69
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(12)
</td></tr>
<tr>
<th>19
</th>
<td style="background:#99f">HSOp(1)</td>
<td style="background:#ff9">Reservado</td>
<td rowspan="2" style="text-align:left;">A pista 1 transmite dados, + e -
</td>
<th>70
</th>
<td style="background:#99f">HSOp(13)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 13 transmite dados, + e -
</td></tr>
<tr>
<th>20
</th>
<td style="background:#99f">HSOn(1)</td>
<td style="background:#999">Ground
</td>
<th>71
</th>
<td style="background:#99f">HSOn(13)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th>21
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(1)</td>
<td rowspan="2" style="text-align:left;">A pista 1 recebe dados, + e -
</td>
<th>72
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(13)</td>
<td rowspan="2" style="text-align:left;">A pista 13 recebe dados, + e -
</td></tr>
<tr>
<th>22
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(1)
</td>
<th>73
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(13)
</td></tr>
<tr>
<th>23
</th>
<td style="background:#99f">HSOp(2)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 2 transmite dados, + e -
</td>
<th>74
</th>
<td style="background:#99f">HSOp(14)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 14 transmite dados, + e -
</td></tr>
<tr>
<th>24
</th>
<td style="background:#99f">HSOn(2)</td>
<td style="background:#999">Ground
</td>
<th>75
</th>
<td style="background:#99f">HSOn(14)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th>25
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(2)</td>
<td rowspan="2" style="text-align:left;">A pista 2 recebe dados, + e -
</td>
<th>76
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(14)</td>
<td rowspan="2" style="text-align:left;">A pista 14 recebe dados, + e -
</td></tr>
<tr>
<th>26
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(2)
</td>
<th>77
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(14)
</td></tr>
<tr>
<th>27
</th>
<td style="background:#99f">HSOp(3)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 3 transmite dados, + e -
</td>
<th>78
</th>
<td style="background:#99f">HSOp(15)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 15 transmite dados, + e -
</td></tr>
<tr>
<th>28
</th>
<td style="background:#99f">HSOn(3)</td>
<td style="background:#999">Ground
</td>
<th>79
</th>
<td style="background:#99f">HSOn(15)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th>29
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(3)</td>
<td rowspan="2" style="text-align:left;">A pista 3 recebe dados, + e -
</td>
<th>80
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(15)</td>
<td rowspan="2" style="text-align:left;">A pista 15 recebe dados, + e -
</td></tr>
<tr>
<th>30
</th>
<td style="background:#fc6">PWRBRK#<sup id="cite_ref-YpQVq_25-0" class="reference"><a href="#cite_note-YpQVq-25"><span class="cite-bracket">&#91;</span>24<span class="cite-bracket">&#93;</span></a></sup></td>
<td style="background:#f9f">HSIn(3)
</td>
<th>81
</th>
<td style="background:#9f9">PRSNT2#</td>
<td style="background:#f9f">HSIn(15)
</td></tr>
<tr>
<th>31
</th>
<td style="background:#9f9">PRSNT2#</td>
<td style="background:#999">Ground</td>
<td rowspan="2">
</td>
<th>82
</th>
<td style="background:#ff9">Reservado</td>
<td style="background:#999">Ground</td>
<td>
</td></tr>
<tr>
<th>32
</th>
<td style="background:#999">Ground</td>
<td style="background:#ff9">Reservado
</td></tr>
<tr>
<td colspan="4">As placas PCI Express x4 terminam no pino 32
</td></tr>
<tr>
<th>33
</th>
<td style="background:#99f">HSOp(4)</td>
<td style="background:#ff9">Reservado</td>
<td rowspan="2" style="text-align:left;">A pista 4 transmite dados, + e -
</td></tr>
<tr>
<th>34
</th>
<td style="background:#99f">HSOn(4)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th>35
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(4)</td>
<td rowspan="2" style="text-align:left;">A pista 4 recebe dados, + e -
</td></tr>
<tr>
<th>36
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(4)
</td></tr>
<tr>
<th>37
</th>
<td style="background:#99f">HSOp(5)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 5 transmite dados, + e -
</td></tr>
<tr>
<th>38
</th>
<td style="background:#99f">HSOn(5)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th>39
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(5)</td>
<td rowspan="2" style="text-align:left;">A pista 5 recebe dados, + e -
</td></tr>
<tr>
<th>40
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(5)
</td></tr>
<tr>
<th>41
</th>
<td style="background:#99f">HSOp(6)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 6 transmite dados, + e -
</td></tr>
<tr>
<th>42
</th>
<td style="background:#99f">HSOn(6)</td>
<td style="background:#999">Ground
</td></tr>
<tr>
<th>43
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(6)</td>
<td rowspan="2" style="text-align:left;">A pista 6 recebe dados, + e -
</td>
<th colspan="4">Legenda
</th></tr>
<tr>
<th>44
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIn(6)
</td>
<th style="background:#999" colspan="2">Pino Ground (GND)
</th>
<td colspan="2" style="text-align:left;">Referência zero volt
</td></tr>
<tr>
<th>45
</th>
<td style="background:#99f">HSOp(7)</td>
<td style="background:#999">Ground</td>
<td rowspan="2" style="text-align:left;">A pista 7 transmite dados, + e -
</td>
<th style="background:silver" colspan="2">Pino de alimentação
</th>
<td colspan="2" style="text-align:left;">Fornece energia para a placa PCIe
</td></tr>
<tr>
<th>46
</th>
<td style="background:#99f">HSOn(7)</td>
<td style="background:#999">Ground
</td>
<th style="background:#f9f" colspan="2">Pino do cartão para o host
</th>
<td colspan="2" style="text-align:left;">Sinal do cartão para a placa-mãe
</td></tr>
<tr>
<th>47
</th>
<td style="background:#999">Ground</td>
<td style="background:#f9f">HSIp(7)</td>
<td rowspan="2" style="text-align:left;">A pista 7 recebe dados, + e -
</td>
<th style="background:#99f" colspan="2">Pino do host para o cartão
</th>
<td colspan="2" style="text-align:left;">Sinal da placa-mãe para o cartão
</td></tr>
<tr>
<th>48
</th>
<td style="background:#9f9">PRSNT2#</td>
<td style="background:#f9f">HSIn(7)
</td>
<th style="background:#fc6" colspan="2">Dreno aberto
</th>
<td colspan="2" style="text-align:left;">Pode ser baixado ou detectado por vários cartões
</td></tr>
<tr>
<th>49
</th>
<td style="background:#999">Ground</td>
<td style="background:#999">Ground</td>
<td>
</td>
<th style="background:#9f9" colspan="2">Pino de detecção
</th>
<td colspan="2" style="text-align:left;">Amarrados juntos no cartão
</td></tr>
<tr>
<td colspan="4">As placas PCI Express x8 terminam no pino 49
</td>
<th style="background:#ff9" colspan="2">Reservado
</th>
<td colspan="2" style="text-align:left;">Não usado atualmente, não conecte
</td></tr></tbody></table>
<div class="mw-heading mw-heading4"><h4 id="Power">Power</h4><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=9" title="Editar secção: Power" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=9" title="Editar código-fonte da secção: Power"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<figure class="mw-default-size mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:PCI_Express_Power_Supply_Connector-female_PNr%C2%B00438.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/a/af/PCI_Express_Power_Supply_Connector-female_PNr%C2%B00438.jpg/330px-PCI_Express_Power_Supply_Connector-female_PNr%C2%B00438.jpg" decoding="async" width="280" height="104" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/a/af/PCI_Express_Power_Supply_Connector-female_PNr%C2%B00438.jpg/500px-PCI_Express_Power_Supply_Connector-female_PNr%C2%B00438.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/a/af/PCI_Express_Power_Supply_Connector-female_PNr%C2%B00438.jpg/960px-PCI_Express_Power_Supply_Connector-female_PNr%C2%B00438.jpg 2x" data-file-width="3772" data-file-height="1398" /></a><figcaption>Conectores de alimentação de 8 pinos (esquerdo) e 6 pinos (direito) usados ​​em placas PCI Express</figcaption></figure>
<p>Todas as placas PCI Express podem consumir 3<a href="/wiki/Ampere" title="Ampere">A</a> em +3,3 V (9,9 W). A quantidade de +12 V e a potência total que podem consumir depende do fator de forma e da função do cartão:<sup id="cite_ref-CEM1.1_26-0" class="reference"><a href="#cite_note-CEM1.1-26"><span class="cite-bracket">&#91;</span>25<span class="cite-bracket">&#93;</span></a></sup><sup class="reference" style="white-space:nowrap">:<span>35–36</span></sup><sup id="cite_ref-jArAO_27-0" class="reference"><a href="#cite_note-jArAO-27"><span class="cite-bracket">&#91;</span>26<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-28" class="reference"><a href="#cite_note-28"><span class="cite-bracket">&#91;</span>27<span class="cite-bracket">&#93;</span></a></sup>
</p>
<ul><li>placas x1 são limitadas a 0,5 A a +12 V (6 W) e 10 W combinados.</li>
<li>x4 e placas mais amplas são limitadas a 2,1 A a +12 V (25 W) e 25 W combinados.</li>
<li>Um cartão x1 de tamanho normal pode consumir até os limites de 25 W após a inicialização e a configuração do software como um dispositivo de alta potência.</li>
<li>Uma placa gráfica x16 de tamanho normal pode consumir até 5,5 A a +12 V (66 W) e 75 W combinados após a inicialização e configuração do software como um dispositivo de alta potência.<sup id="cite_ref-PCIe_card_2_23-1" class="reference"><a href="#cite_note-PCIe_card_2-23"><span class="cite-bracket">&#91;</span>22<span class="cite-bracket">&#93;</span></a></sup><sup class="reference" style="white-space:nowrap">:<span>38–39</span></sup></li></ul>
<figure class="mw-default-size mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:Powering_of_PCIe_Slot.png" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/a/ac/Powering_of_PCIe_Slot.png/280px-Powering_of_PCIe_Slot.png" decoding="async" width="280" height="199" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/a/ac/Powering_of_PCIe_Slot.png/420px-Powering_of_PCIe_Slot.png 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/a/ac/Powering_of_PCIe_Slot.png/560px-Powering_of_PCIe_Slot.png 2x" data-file-width="1200" data-file-height="851" /></a><figcaption>O principal a fonte de alimentação de 12V para o slot PCIe são os pinos B2, B3 (lado B) e os pinos A2, A3 (lado A). Espera de energia 3,3V são os pinos B10 e A10. As placas PCIe x1 podem receber até as placas gráficas de 25 <a href="/wiki/Watt" title="Watt">W</a> e x16 podem receber até 75 W, combinados.<sup id="cite_ref-29" class="reference"><a href="#cite_note-29"><span class="cite-bracket">&#91;</span>28<span class="cite-bracket">&#93;</span></a></sup></figcaption></figure>
<p>Conectores opcionais adicionam 75 W (6 pinos) ou 150 W (8 pinos) de alimentação de +12V para até 300 <a href="/wiki/Watt" title="Watt">W</a> no total (2 × 75 W + 1 × 150 W).
</p>
<ul><li>O pino Sense0 é conectado ao terra pelo cabo ou fonte de alimentação, ou flutua a bordo se o cabo não estiver conectado.</li>
<li>O pino Sense1 é conectado ao terra pelo cabo ou fonte de alimentação, ou flutua a bordo se o cabo não estiver conectado.</li></ul>
<p>Algumas placas usam dois conectores de 8 pinos, mas isso ainda não foi padronizado a partir de 2018, portanto, essas placas não devem levar o logotipo oficial do PCI Express. Esta configuração permite um total de 375 W (1 × 75 W + 2 × 150 W) e provavelmente será padronizada por PCI-SIG com o padrão PCI Express 4.0.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup> O conector PCI Express de 8 pinos pode ser confundido com o conector EPS12V, que é usado principalmente para alimentar sistemas SMP e multi-core. Os conectores de alimentação são variantes dos conectores da série Molex Mini-Fit Jr..<sup id="cite_ref-JuErgh_30-0" class="reference"><a href="#cite_note-JuErgh-30"><span class="cite-bracket">&#91;</span>29<span class="cite-bracket">&#93;</span></a></sup>
</p>
<table class="wikitable">
<caption>Números de peça Molex Mini-Fit Jr.<sup id="cite_ref-JuErgh_30-1" class="reference"><a href="#cite_note-JuErgh-30"><span class="cite-bracket">&#91;</span>29<span class="cite-bracket">&#93;</span></a></sup>
</caption>
<tbody><tr>
<th>Pinos
</th>
<th>Fêmea/receptáculo<br />no cabo PS
</th>
<th>Cabeçalho macho/ângulo reto<br />no PCB
</th></tr>
<tr>
<td>6-pinos
</td>
<td>45559-0002
</td>
<td>45558-0003
</td></tr>
<tr>
<td>8-pinos
</td>
<td>45587-0004
</td>
<td>45586-0005, 45586-0006
</td></tr></tbody></table>
<table class="wikitable">
<tbody><tr>
<th colspan="2"><b>Conector de alimentação de 6 pinos (75 W)</b><sup id="cite_ref-o2GFI_31-0" class="reference"><a href="#cite_note-o2GFI-31"><span class="cite-bracket">&#91;</span>30<span class="cite-bracket">&#93;</span></a></sup>
</th>
<td rowspan="10">
</td>
<th colspan="2"><b>Conector de alimentação de 8 pinos (150 W)</b><sup id="cite_ref-uLc7Q_32-0" class="reference"><a href="#cite_note-uLc7Q-32"><span class="cite-bracket">&#91;</span>31<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-CEM3.0_33-0" class="reference"><a href="#cite_note-CEM3.0-33"><span class="cite-bracket">&#91;</span>32<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-mcd6L_34-0" class="reference"><a href="#cite_note-mcd6L-34"><span class="cite-bracket">&#91;</span>33<span class="cite-bracket">&#93;</span></a></sup>
</th>
<td rowspan="10"><figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:PCIe6connector.png" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/f/fa/PCIe6connector.png" decoding="async" width="58" height="34" class="mw-file-element" data-file-width="58" data-file-height="34" /></a><figcaption>Mapa de pinos do conector de alimentação de 6 pinos</figcaption></figure>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:PCIe8connector.png" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/e/e0/PCIe8connector.png" decoding="async" width="72" height="34" class="mw-file-element" data-file-width="72" data-file-height="34" /></a><figcaption>mapa de pinos do conector de alimentação de 8 pinos</figcaption></figure>
</td></tr>
<tr>
<th>Pino</th>
<th>Descrição
</th>
<th>Pino</th>
<th>Descrição
</th></tr>
<tr>
<td>1</td>
<td>+12 V
</td>
<td>1</td>
<td>+12 V
</td></tr>
<tr>
<td>2</td>
<td style="background: #ececec; color: grey; vertical-align: middle; text-align: center;" class="table-na"><small>Não conectado (geralmente +12 V também)</small>
</td>
<td>2</td>
<td>+12 V
</td></tr>
<tr>
<td>3</td>
<td>+12 V
</td>
<td>3</td>
<td>+12 V
</td></tr>
<tr>
<td colspan="2" style="background: #ececec; color: grey; vertical-align: middle; text-align: center;" class="table-na"><small></small>
</td>
<td>4</td>
<td>Sense1 (8 pinos conectado<sup id="cite_ref-35" class="reference"><a href="#cite_note-35"><span class="cite-bracket">&#91;</span>A<span class="cite-bracket">&#93;</span></a></sup>)
</td></tr>
<tr>
<td>4</td>
<td>Ground
</td>
<td>5</td>
<td>Ground
</td></tr>
<tr>
<td>5</td>
<td>Sense
</td>
<td>6</td>
<td>Sense0 (6 pinos ou 8 pinos conectados)
</td></tr>
<tr>
<td>6</td>
<td>Ground
</td>
<td>7</td>
<td>Ground
</td></tr>
<tr>
<td colspan="2" style="background: #ececec; color: grey; vertical-align: middle; text-align: center;" class="table-na"><small></small>
</td>
<td>8</td>
<td>Ground
</td></tr></tbody></table>
<div class="reflist" style="list-style-type: upper-alpha;">
<div class="mw-references-wrap"><ol class="references">
<li id="cite_note-35"><span class="mw-cite-backlink"><a href="#cite_ref-35">↑</a></span> <span class="reference-text">Quando um conector de 6 pinos é conectado a um receptáculo de 8 pinos, a placa é notificada por um <i>Sense1</i> ausente de que ela pode usar apenas até 75 W.</span>
</li>
</ol></div></div>
<div class="mw-heading mw-heading3"><h3 id="PCI_Express_Mini_Card">PCI Express Mini Card</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=10" title="Editar secção: PCI Express Mini Card" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=10" title="Editar código-fonte da secção: PCI Express Mini Card"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:Intel_WM3945ABG_MOW2_and_its_connector_20070216.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/0/0f/Intel_WM3945ABG_MOW2_and_its_connector_20070216.jpg/250px-Intel_WM3945ABG_MOW2_and_its_connector_20070216.jpg" decoding="async" width="220" height="134" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/0/0f/Intel_WM3945ABG_MOW2_and_its_connector_20070216.jpg/330px-Intel_WM3945ABG_MOW2_and_its_connector_20070216.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/0/0f/Intel_WM3945ABG_MOW2_and_its_connector_20070216.jpg/500px-Intel_WM3945ABG_MOW2_and_its_connector_20070216.jpg 2x" data-file-width="1191" data-file-height="727" /></a><figcaption>Uma miniplaca <a href="/wiki/Rede_de_%C3%A1rea_local_sem_fio" title="Rede de área local sem fio">WLAN</a> PCI Express e seu conector</figcaption></figure>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:MiniPCI_and_MiniPCI_Express_cards.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/d/d8/MiniPCI_and_MiniPCI_Express_cards.jpg/250px-MiniPCI_and_MiniPCI_Express_cards.jpg" decoding="async" width="220" height="168" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/d/d8/MiniPCI_and_MiniPCI_Express_cards.jpg/330px-MiniPCI_and_MiniPCI_Express_cards.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/d/d8/MiniPCI_and_MiniPCI_Express_cards.jpg/500px-MiniPCI_and_MiniPCI_Express_cards.jpg 2x" data-file-width="969" data-file-height="738" /></a><figcaption>Placas MiniPCI e MiniPCI Express em comparação</figcaption></figure>
<p><b>PCI Express Mini Card</b> (também conhecido como <b>Mini PCI Express</b>, <b>Mini PCIe</b>, <b>Mini PCI-E</b>, <b>mPCIe</b> e <b>PEM</b>), baseado no PCI Express, é um substituto para o formato Mini PCI. É desenvolvido pelo <a href="/wiki/PCI-SIG" title="PCI-SIG">PCI-SIG</a>. O dispositivo host suporta conectividade PCI Express e <a href="/wiki/USB" title="USB">USB</a> 2.0, e cada placa pode usar qualquer um dos padrões. A maioria dos laptops construídos depois de 2005 usa PCI Express para placas de expansão; no entanto, a partir de 2015, muitos fornecedores estão adotando o formato <a href="/wiki/M.2" title="M.2">M.2</a> mais recente para essa finalidade.
</p><p>Devido às diferentes dimensões, as miniplacas PCI Express não são fisicamente compatíveis com slots PCI Express de tamanho normal; no entanto, existem adaptadores passivos que permitem que sejam usados ​​em slots de tamanho normal.<sup id="cite_ref-DmwJz_36-0" class="reference"><a href="#cite_note-DmwJz-36"><span class="cite-bracket">&#91;</span>34<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading4"><h4 id="Dimensões_físicas"><span id="Dimens.C3.B5es_f.C3.ADsicas"></span>Dimensões físicas</h4><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=11" title="Editar secção: Dimensões físicas" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=11" title="Editar código-fonte da secção: Dimensões físicas"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>As dimensões das miniplacas PCI Express são 30 mm × 50,95 mm (largura × comprimento) para uma miniplaca completa. Há um conector de borda de 52 pinos, que consiste em duas linhas escalonadas em um passo de 0,8 mm. Cada linha tem oito contatos, uma lacuna equivalente a quatro contatos e mais 18 contatos. As <a href="/wiki/Circuito_impresso" title="Circuito impresso">placas</a> têm espessura de 1,0 mm, excluindo os componentes. Um "Half Mini Card" (às vezes abreviado como HMC) também é especificado, tendo aproximadamente metade do comprimento físico de 26,8 mm.
</p>
<div class="mw-heading mw-heading4"><h4 id="Interface_elétrica"><span id="Interface_el.C3.A9trica"></span>Interface elétrica</h4><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=12" title="Editar secção: Interface elétrica" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=12" title="Editar código-fonte da secção: Interface elétrica"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Os conectores de borda PCI Express Mini Card fornecem várias conexões e barramentos:
</p>
<ul><li>PCI Express x1 (com SMBus)</li>
<li>USB 2.0</li>
<li>Fios para LEDs de diagnóstico para status de rede sem fio (ou seja, <a href="/wiki/Wi-Fi" title="Wi-Fi">Wi-Fi</a>) no <a href="/wiki/Chassi" title="Chassi">chassi</a> do computador</li>
<li><a href="/wiki/Cart%C3%A3o_SIM" title="Cartão SIM">Cartão SIM</a> para aplicativos <a href="/wiki/GSM" title="GSM">GSM</a> e WCDMA (sinais UIM na especificação)</li>
<li>Extensão futura para outra pista PCIe</li>
<li>Alimentação de 1,5 V e 3,3 V</li></ul>
<div class="mw-heading mw-heading4"><h4 id="Variante_Mini-SATA_(mSATA)"><span id="Variante_Mini-SATA_.28mSATA.29"></span>Variante Mini-SATA (mSATA)</h4><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=13" title="Editar secção: Variante Mini-SATA (mSATA)" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=13" title="Editar código-fonte da secção: Variante Mini-SATA (mSATA)"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:Intel_525_mSATA_SSD.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/1/1b/Intel_525_mSATA_SSD.jpg/250px-Intel_525_mSATA_SSD.jpg" decoding="async" width="220" height="346" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/1/1b/Intel_525_mSATA_SSD.jpg/330px-Intel_525_mSATA_SSD.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/1/1b/Intel_525_mSATA_SSD.jpg/500px-Intel_525_mSATA_SSD.jpg 2x" data-file-width="1948" data-file-height="3064" /></a><figcaption>Um SSD Intel mSATA</figcaption></figure>
<p>Apesar de compartilhar o formato Mini PCI Express, um slot mSATA não é necessariamente compatível eletricamente com o Mini PCI Express. Por esse motivo, apenas alguns notebooks são compatíveis com unidades mSATA. A maioria dos sistemas compatíveis são baseados na arquitetura do processador Sandy Bridge da Intel, usando a plataforma Huron River. Notebooks como as séries ThinkPad T, W e X da Lenovo, lançados em março-abril de 2011, têm suporte para um cartão SSD mSATA em seu slot de cartão <a href="/wiki/Rede_de_longa_dist%C3%A2ncia_sem_fio" title="Rede de longa distância sem fio">WWAN</a>. O ThinkPad Edge E220s/E420s e o Lenovo IdeaPad Y460/Y560/Y570/Y580 também suportam mSATA.<sup id="cite_ref-5xxpo_37-0" class="reference"><a href="#cite_note-5xxpo-37"><span class="cite-bracket">&#91;</span>35<span class="cite-bracket">&#93;</span></a></sup> Pelo contrário, a série L, entre outras, só pode suportar placas M.2 usando o padrão PCIe no slot WWAN.
</p><p>Alguns notebooks (principalmente o <a href="/wiki/ASUS_Eee_PC" title="ASUS Eee PC">ASUS Eee PC</a>, o <a href="/wiki/Apple" title="Apple">Apple</a> <a href="/wiki/MacBook_Air" title="MacBook Air">MacBook Air</a> e o Dell mini9 e mini10) usam uma variante do PCI Express Mini Card como um <a href="/wiki/Unidade_de_estado_s%C3%B3lido" title="Unidade de estado sólido">SSD</a>. Essa variante usa os pinos reservados e vários não reservados para implementar a passagem de interface SATA e IDE, mantendo apenas USB, linhas de aterramento e, às vezes, o barramento PCIe x1 principal intacto.<sup id="cite_ref-EeePC_38-0" class="reference"><a href="#cite_note-EeePC-38"><span class="cite-bracket">&#91;</span>36<span class="cite-bracket">&#93;</span></a></sup> Isso torna as unidades flash e de estado sólido "miniPCIe" vendidas para netbooks amplamente incompatíveis com implementações verdadeiras de PCI Express Mini.
</p><p>Além disso, o SSD miniPCIe típico da Asus tem 71 mm de comprimento, fazendo com que o modelo Dell de 51 mm seja muitas vezes (incorretamente) referido como meio comprimento. Um verdadeiro SSD Mini PCIe de 51 mm foi anunciado em 2009, com duas camadas de PCB empilhadas que permitem maior capacidade de armazenamento. O design anunciado preserva a interface PCIe, tornando-a compatível com o slot mini PCIe padrão. Nenhum produto funcional ainda foi desenvolvido.
</p><p>A Intel tem várias desktop boards com slot PCIe x1 Mini-Card que normalmente não suportam SSD mSATA. Uma lista de desktop boards que suportam nativamente mSATA no slot PCIe x1 Mini-Card (normalmente multiplexadas com uma porta SATA) é fornecida no site de suporte da Intel.<sup id="cite_ref-xpI66_39-0" class="reference"><a href="#cite_note-xpI66-39"><span class="cite-bracket">&#91;</span>37<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading3"><h3 id="PCI_Express_M.2">PCI Express M.2</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=14" title="Editar secção: PCI Express M.2" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=14" title="Editar código-fonte da secção: PCI Express M.2"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<style data-mw-deduplicate="TemplateStyles:r69811361">.mw-parser-output .hatnote{font-style:italic}.mw-parser-output div.hatnote{padding-left:1.6em;margin-bottom:0.5em}.mw-parser-output .hatnote i{font-style:normal}.mw-parser-output .hatnote+link+.hatnote{margin-top:-0.5em}</style><div role="note" class="hatnote navigation-not-searchable"><span typeof="mw:File"><span><img alt="" src="//upload.wikimedia.org/wikipedia/commons/thumb/3/3a/Magnifying_glass_01.svg/17px-Magnifying_glass_01.svg.png" decoding="async" width="17" height="17" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/3/3a/Magnifying_glass_01.svg/26px-Magnifying_glass_01.svg.png 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/3/3a/Magnifying_glass_01.svg/34px-Magnifying_glass_01.svg.png 2x" data-file-width="663" data-file-height="659" /></span></span> Ver artigo principal: <a href="/wiki/M.2" title="M.2">M.2</a></div>
<p>M.2 substitui o padrão mSATA e Mini PCIe.<sup id="cite_ref-oL68r_40-0" class="reference"><a href="#cite_note-oL68r-40"><span class="cite-bracket">&#91;</span>38<span class="cite-bracket">&#93;</span></a></sup> As interfaces de barramento de computador fornecidas através do conector M.2 são PCI Express 3.0 (até quatro vias), Serial ATA 3.0 e USB 3.0 (uma única porta lógica para cada uma das duas últimas). Cabe ao fabricante do host ou dispositivo M.2 escolher quais interfaces suportar, dependendo do nível desejado de suporte do host e do tipo de dispositivo.
</p>
<div class="mw-heading mw-heading3"><h3 id="Cabeamento_externo_PCI_Express">Cabeamento externo PCI Express</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=15" title="Editar secção: Cabeamento externo PCI Express" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=15" title="Editar código-fonte da secção: Cabeamento externo PCI Express"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p><i>Especificações de cabeamento externo PCI Express</i> (também conhecido como <i>PCI Express externo</i>, <i>PCI Express</i> cabeado ou <i>ePCIe)</i> foram lançadas pelo <a href="/wiki/PCI-SIG" title="PCI-SIG">PCI-SIG</a> em fevereiro de 2007<i>.<sup id="cite_ref-pcie_cabling1.0_41-0" class="reference"><a href="#cite_note-pcie_cabling1.0-41"><span class="cite-bracket">&#91;</span>39<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-ZTXPi_42-0" class="reference"><a href="#cite_note-ZTXPi-42"><span class="cite-bracket">&#91;</span>40<span class="cite-bracket">&#93;</span></a></sup></i>
</p><p>Cabos e conectores padrão foram definidos para larguras de link x1, x4, x8 e x16, com uma taxa de transferência de 250 MB/s por pista. O PCI-SIG também espera que a norma evolua para atingir 500 MB/s, como no PCI Express 2.0. Um exemplo dos usos do Cabled PCI Express é um gabinete de metal, contendo vários slots PCIe e circuitos adaptadores PCIe-para-ePCIe. Este dispositivo não seria possível se não fosse pela especificação ePCIe.
</p>
<div class="mw-heading mw-heading4"><h4 id="PCI_Express_OCuLink">PCI Express OCuLink</h4><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=16" title="Editar secção: PCI Express OCuLink" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=16" title="Editar código-fonte da secção: PCI Express OCuLink"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p><i>OCuLink</i> (significa "link óptico-cobre", já que <i>Cu</i> é o <a href="/wiki/S%C3%ADmbolo_qu%C3%ADmico" title="Símbolo químico">símbolo químico</a> para <a href="/wiki/Cobre" title="Cobre">Cobre</a>) é uma extensão para a "versão a cabo do PCI Express", atuando como concorrente da versão 3 da interface Thunderbolt. A versão 1.0 do OCuLink, lançada em outubro de 2015, suporta até PCIe 3.0 x4 lanes (8 GT/s (gigatransfers por segundo), 3,9 GB/s) em cabeamento de cobre; uma versão de <a href="/wiki/Fibra_%C3%B3ptica" title="Fibra óptica">fibra óptica</a> pode aparecer no futuro.
</p><p>Em sua versão mais recente, o OCuLink-2, ele suporta até 16 GB/s (PCIe 4.0 x8)<sup id="cite_ref-OCuLink2_43-0" class="reference"><a href="#cite_note-OCuLink2-43"><span class="cite-bracket">&#91;</span>41<span class="cite-bracket">&#93;</span></a></sup> enquanto a largura de banda máxima de um cabo Thunderbolt 4 de velocidade total é de 5 GB/s. Alguns fornecedores podem projetar seu produto de conector para ser capaz de suportar PCI Express 5.0 de próxima geração rodando a 32 GT/s por pista para prova futura e minimizando os custos de desenvolvimento nos próximos anos.<sup id="cite_ref-OCuLink2_43-1" class="reference"><a href="#cite_note-OCuLink2-43"><span class="cite-bracket">&#91;</span>41<span class="cite-bracket">&#93;</span></a></sup> Inicialmente, o PCI-SIG esperava trazer o OCuLink para laptops para conexão de poderosas caixas de GPU externas. Acabou sendo um uso raro. Em vez disso, o OCuLink tornou-se popular para interconexões PCIe em servidores.<sup id="cite_ref-6MiK5_44-0" class="reference"><a href="#cite_note-6MiK5-44"><span class="cite-bracket">&#91;</span>42<span class="cite-bracket">&#93;</span></a></sup>
</p><p><br />
</p>
<div class="mw-heading mw-heading3"><h3 id="Formas_derivadas">Formas derivadas</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=17" title="Editar secção: Formas derivadas" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=17" title="Editar código-fonte da secção: Formas derivadas"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Vários outros fatores de forma usam ou podem usar PCIe. Esses incluem:
</p>
<ul><li>Cartão de altura baixa</li>
<li>ExpressCard: Sucessor do formato PC Card (com x1 PCIe e USB 2.0; hot-pluggable)</li>
<li>PCI Express ExpressModule: Um fator de forma modular hot-pluggable definido para servidores e estações de trabalho</li>
<li>Cartão XQD: Um padrão de cartão flash baseado em PCI Express pela <a href="/wiki/CompactFlash" title="CompactFlash">CompactFlash</a> Association com x2 PCIe</li>
<li>Cartão CFexpress: Um cartão flash baseado em PCI Express da CompactFlash Association em três formatos que suportam 1 a 4 pistas PCIe</li>
<li>Cartão SD: O barramento <a href="/wiki/Secure_Digital_Card#SD_Express" title="Secure Digital Card">SD Express</a>, introduzido na versão 7.0 da especificação SD, usa um link PCIe x1</li>
<li>XMC: Semelhante ao fator de forma CMC/PMC (VITA 42.3)</li>
<li>AdvancedTCA: Um complemento ao CompactPCI para aplicações maiores; suporta topologias de backplane baseadas em série</li>
<li>AMC: Um complemento à especificação AdvancedTCA; suporta processadores e módulos de E/S em placas ATCA (x1, x2, x4 ou x8 PCIe).</li>
<li>FeaturePak: Um pequeno formato de cartão de expansão (43 mm × 65 mm) para aplicativos incorporados e de fator de forma pequeno, que implementa dois links PCIe x1 em um conector de alta densidade junto com USB, I2C e até 100 pontos de I/O</li>
<li>Universal IO: Uma variante da <a href="/wiki/Supermicro" title="Supermicro">Super Micro Computer Inc</a> projetada para uso em chassis montados em rack de baixo perfil. Ele tem o suporte do conector invertido para que não caiba em um soquete PCI Express normal, mas é compatível com pinos e pode ser inserido se o suporte for removido.</li>
<li><a href="/wiki/M.2" title="M.2">M.2</a> (anteriormente conhecido como NGFF)</li>
<li>O <a href="#M-PCIE">M-PCIe</a> traz o PCIe 3.0 para dispositivos móveis (como tablets e smartphones), sobre a camada física do M-PHY.<sup id="cite_ref-osiit_45-0" class="reference"><a href="#cite_note-osiit-45"><span class="cite-bracket">&#91;</span>43<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-PoRghEr_46-0" class="reference"><a href="#cite_note-PoRghEr-46"><span class="cite-bracket">&#91;</span>44<span class="cite-bracket">&#93;</span></a></sup></li>
<li>U.2 (anteriormente conhecido como SFF-8639)</li></ul>
<p>O conector do slot PCIe também pode transportar outros protocolos além do PCIe. Alguns chipsets Intel da série 9xx suportam Serial Digital Video Out, uma tecnologia proprietária que usa um slot para transmitir sinais de vídeo dos <a href="/wiki/Intel_Graphics_Media_Accelerator_3000" title="Intel Graphics Media Accelerator 3000">gráficos integrados</a> da CPU host em vez de PCIe, usando um complemento compatível.
</p><p>O protocolo de camada de transação PCIe também pode ser usado em algumas outras interconexões, que não são eletricamente PCIe:
</p>
<ul><li><a href="/wiki/Thunderbolt_(interface)" title="Thunderbolt (interface)">Thunderbolt</a>: Um padrão de interconexão isento de royalties da Intel que combina os protocolos <a href="/wiki/DisplayPort" title="DisplayPort">DisplayPort</a> e PCIe em um formato compatível com Mini DisplayPort. O Thunderbolt 3.0 também combina USB 3.1 e usa o formato <a href="/wiki/USB-C" title="USB-C">USB-C</a> em oposição ao Mini DisplayPort.</li>
<li><a href="/wiki/USB4" title="USB4">USB4</a></li></ul>
<div class="mw-heading mw-heading2"><h2 id="História_e_revisões"><span id="Hist.C3.B3ria_e_revis.C3.B5es"></span>História e revisões</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=18" title="Editar secção: História e revisões" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=18" title="Editar código-fonte da secção: História e revisões"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Enquanto no início do desenvolvimento, PCIe foi inicialmente referido como <i>HSI</i> (para <i>High Speed ​​Interconnect</i>), e passou por uma mudança de nome para <i>3GIO</i> (para <i>E/S de 3ª Geração</i>) antes de finalmente se estabelecer em seu nome <a href="/wiki/PCI-SIG" title="PCI-SIG">PCI-SIG</a> <i>PCI Express</i>. Um grupo de trabalho técnico chamado <i>Arapaho Work Group</i> (AWG) elaborou o padrão. Para os rascunhos iniciais, o AWG consistia apenas de engenheiros da Intel; posteriormente, o AWG se expandiu para incluir parceiros do setor.
</p><p>Desde então, o PCIe passou por várias revisões grandes e menores, melhorando o desempenho e outros recursos.
</p>
<table class="wikitable">
<caption>Desempenho do link PCI Express<sup id="cite_ref-faq4_47-0" class="reference"><a href="#cite_note-faq4-47"><span class="cite-bracket">&#91;</span>45<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-faq3_48-0" class="reference"><a href="#cite_note-faq3-48"><span class="cite-bracket">&#91;</span>46<span class="cite-bracket">&#93;</span></a></sup>
</caption>
<tbody><tr>
<th scope="col" rowspan="2">Versão
</th>
<th scope="col" rowspan="2">Introduzido
</th>
<th scope="col" colspan="2" rowspan="2">Código de linha
</th>
<th scope="col" rowspan="2">Taxa de transferência<br />por pista<sup id="cite_ref-both-directions_49-0" class="reference"><a href="#cite_note-both-directions-49"><span class="cite-bracket">&#91;</span>i<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-transfer-rate_50-0" class="reference"><a href="#cite_note-transfer-rate-50"><span class="cite-bracket">&#91;</span>ii<span class="cite-bracket">&#93;</span></a></sup>
</th>
<th scope="col" colspan="5">Taxa de transferência<sup id="cite_ref-both-directions_49-1" class="reference"><a href="#cite_note-both-directions-49"><span class="cite-bracket">&#91;</span>i<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-throughput_51-0" class="reference"><a href="#cite_note-throughput-51"><span class="cite-bracket">&#91;</span>iii<span class="cite-bracket">&#93;</span></a></sup>
</th></tr>
<tr>
<th scope="col">x1
</th>
<th scope="col">x2
</th>
<th scope="col">x4
</th>
<th scope="col">x8
</th>
<th scope="col">x16
</th></tr>
<tr style="text-align:right;">
<th scope="row">1.0
</th>
<td>2003</td>
<td rowspan="5">NRZ</td>
<td rowspan="2"><a href="/wiki/8B/10B" title="8B/10B">8b/10b</a></td>
<td>2.5 <a href="/wiki/Megatransfer" title="Megatransfer">GT/s</a>
</td>
<td>0.250 GB/s</td>
<td>0.500 GB/s</td>
<td>1.000 GB/s</td>
<td>2.000 GB/s</td>
<td>4.000 GB/s
</td></tr>
<tr style="text-align:right;">
<th scope="row">2.0
</th>
<td>2007</td>
<td>5.0 GT/s
</td>
<td>0.500 GB/s</td>
<td>1.000 GB/s</td>
<td>2.000 GB/s</td>
<td>4.000 GB/s</td>
<td>8.000 GB/s
</td></tr>
<tr style="text-align:right;">
<th scope="row">3.0
</th>
<td>2010</td>
<td rowspan="3">128b/130b</td>
<td>8.0 GT/s
</td>
<td>0.985 GB/s</td>
<td>1.969 GB/s</td>
<td>3.938 GB/s</td>
<td>7.877 GB/s</td>
<td>15.754 GB/s
</td></tr>
<tr style="text-align:right;">
<th scope="row">4.0
</th>
<td>2017</td>
<td>16.0 GT/s
</td>
<td>1.969 GB/s</td>
<td>3.938 GB/s</td>
<td>7.877 GB/s</td>
<td>15.754 GB/s</td>
<td>31.508 GB/s
</td></tr>
<tr style="text-align:right;">
<th scope="row">5.0
</th>
<td>2019</td>
<td>32.0 GT/s
</td>
<td>3.938 GB/s</td>
<td>7.877 GB/s</td>
<td>15.754 GB/s</td>
<td>31.508 GB/s</td>
<td>63.015 GB/s
</td></tr>
<tr style="text-align:right;">
<th scope="row">6.0
</th>
<td>2022</td>
<td rowspan="2">PAM-4<br />FEC</td>
<td rowspan="2">242B/256B <br />FLIT</td>
<td>64.0 GT/s<br />32.0 G<a href="/wiki/Baud" title="Baud">Bd</a>
</td>
<td>7.563 GB/s</td>
<td>15.125 GB/s</td>
<td>30.250 GB/s</td>
<td>60.500 GB/s</td>
<td>121.000 GB/s
</td></tr>
<tr style="text-align:right;">
<th scope="row">7.0
</th>
<td>2025 (planejado)</td>
<td>128.0 GT/s<br />64.0 G<a href="/wiki/Baud" title="Baud">Bd</a>
</td>
<td>15.125 GB/s</td>
<td>30.250 GB/s</td>
<td>60.500 GB/s</td>
<td>121.000 GB/s</td>
<td>242.000 GB/s
</td></tr></tbody></table>
<dl><dt>Notas</dt></dl>
<div class="reflist" style="list-style-type: lower-roman;">
<div class="mw-references-wrap"><ol class="references">
<li id="cite_note-both-directions-49"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-both-directions_49-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-both-directions_49-1">b</a></b></i></sup></span> <span class="reference-text">Em cada direção (cada pista é um canal dual simplex).</span>
</li>
<li id="cite_note-transfer-rate-50"><span class="mw-cite-backlink"><a href="#cite_ref-transfer-rate_50-0">↑</a></span> <span class="reference-text">A taxa de transferência refere-se à taxa de bits serial codificada; 2,5 GT/s significa taxa de dados serial de 2,5 Gbit/s.</span>
</li>
<li id="cite_note-throughput-51"><span class="mw-cite-backlink"><a href="#cite_ref-throughput_51-0">↑</a></span> <span class="reference-text">A taxa de transferência indica a largura de banda não codificada (sem sobrecarga de codificação 8b/10b, 128b/130b ou 242B/256B). A taxa de transferência PCIe 1.0 de 2,5 GT/s por pista significa uma taxa de bits serial de 2,5 Gbit/s correspondente a uma taxa de transferência de 2,0 Gbit/s ou 250 MB/s antes da codificação 8b/10b.</span>
</li>
</ol></div></div>
<div class="mw-heading mw-heading3"><h3 id="PCI_Express_1.0a"><span id="1.0"></span><span id="1.0a"></span>PCI Express 1.0a</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=19" title="Editar secção: PCI Express 1.0a" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=19" title="Editar código-fonte da secção: PCI Express 1.0a"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<figure class="mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:Gigabyte_GV-NX62TC256D8_Rev_1.0.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/7/79/Gigabyte_GV-NX62TC256D8_Rev_1.0.jpg/260px-Gigabyte_GV-NX62TC256D8_Rev_1.0.jpg" decoding="async" width="260" height="185" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/7/79/Gigabyte_GV-NX62TC256D8_Rev_1.0.jpg/390px-Gigabyte_GV-NX62TC256D8_Rev_1.0.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/7/79/Gigabyte_GV-NX62TC256D8_Rev_1.0.jpg/520px-Gigabyte_GV-NX62TC256D8_Rev_1.0.jpg 2x" data-file-width="1950" data-file-height="1389" /></a><figcaption>Foto de uma placa de vídeo PCI Express x16.</figcaption></figure>
<p>Em 2003, o PCI-SIG introduziu o PCIe 1.0a, com taxa de dados por pista de 250 MB/s e <a href="/wiki/Megatransfer" title="Megatransfer">taxa de transferência</a> de 2,5 gigatransfers por segundo (GT/s).
</p><p>A taxa de transferência é expressa em transferências por segundo em vez de bits por segundo porque o número de transferências inclui os bits de sobrecarga, que não fornecem taxa de transferência adicional;<sup id="cite_ref-HroAC_52-0" class="reference"><a href="#cite_note-HroAC-52"><span class="cite-bracket">&#91;</span>47<span class="cite-bracket">&#93;</span></a></sup> PCIe 1.x usa um esquema de <a href="/wiki/8B/10B" title="8B/10B">codificação 8b/10b</a>, resultando em uma sobrecarga de 20% (= 2/10) na largura de banda do canal bruto.<sup id="cite_ref-tfQxK_53-0" class="reference"><a href="#cite_note-tfQxK-53"><span class="cite-bracket">&#91;</span>48<span class="cite-bracket">&#93;</span></a></sup> Assim, na terminologia PCIe, a taxa de transferência refere-se à taxa de bits codificada: 2,5 GT/s é 2,5 Gbps no link serial codificado. Isso corresponde a 2,0 Gbps de dados pré-codificados ou 250 MB/s, que é chamado de taxa de transferência no PCIe.
</p>
<div class="mw-heading mw-heading4"><h4 id="PCI_Express_1.1"><span id="1.1"></span>PCI Express 1.1</h4><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=20" title="Editar secção: PCI Express 1.1" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=20" title="Editar código-fonte da secção: PCI Express 1.1"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Em 2005, o PCI-SIG<sup id="cite_ref-n9qGs_54-0" class="reference"><a href="#cite_note-n9qGs-54"><span class="cite-bracket">&#91;</span>49<span class="cite-bracket">&#93;</span></a></sup> introduziu o PCIe 1.1. Esta especificação atualizada inclui esclarecimentos e várias melhorias, mas é totalmente compatível com PCI Express 1.0a. Nenhuma alteração foi feita na taxa de dados.
</p>
<div class="mw-heading mw-heading3"><h3 id="PCI_Express_2.0"><span id="2.0"></span>PCI Express 2.0</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=21" title="Editar secção: PCI Express 2.0" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=21" title="Editar código-fonte da secção: PCI Express 2.0"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<figure class="mw-default-size mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:Rosewill-USB3-PCI-Express-Card.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/1/19/Rosewill-USB3-PCI-Express-Card.jpg/250px-Rosewill-USB3-PCI-Express-Card.jpg" decoding="async" width="220" height="148" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/1/19/Rosewill-USB3-PCI-Express-Card.jpg/330px-Rosewill-USB3-PCI-Express-Card.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/1/19/Rosewill-USB3-PCI-Express-Card.jpg/500px-Rosewill-USB3-PCI-Express-Card.jpg 2x" data-file-width="2580" data-file-height="1740" /></a><figcaption>Uma placa de expansão PCI Express 2.0 que fornece conectividade USB 3.0.<sup id="cite_ref-55" class="reference"><a href="#cite_note-55"><span class="cite-bracket">&#91;</span>a<span class="cite-bracket">&#93;</span></a></sup></figcaption></figure>
<p><a href="/wiki/PCI-SIG" title="PCI-SIG">PCI-SIG</a> anunciou a disponibilidade da especificação PCI Express Base 2.0 em 15 de janeiro de 2007.<sup id="cite_ref-PCIExpressPressRelease_56-0" class="reference"><a href="#cite_note-PCIExpressPressRelease-56"><span class="cite-bracket">&#91;</span>50<span class="cite-bracket">&#93;</span></a></sup> O padrão PCIe 2.0 dobra a taxa de transferência em comparação com PCIe 1.0 a 5 GT/s e o throughput por pista aumenta de 250 MB/s a 500 MB/s. Consequentemente, um conector PCIe de 16 pistas (x16) pode suportar uma taxa de transferência agregada de até 8 GB/s.
</p><p>Os slots da placa-mãe PCIe 2.0 são totalmente <a href="/wiki/Compatibilidade_reversa" title="Compatibilidade reversa">compatíveis</a> com as placas PCIe v1.x. As placas PCIe 2.0 também são geralmente compatíveis com placas-mãe PCIe 1.x, usando a largura de banda disponível do PCI Express 1.1. Em geral, placas gráficas ou placas-mãe projetadas para funcionar na v2.0, sendo a outra v1.1 ou v1.0a.
</p><p>O PCI-SIG também disse que o PCIe 2.0 apresenta melhorias no protocolo de transferência de dados ponto a ponto e sua arquitetura de software.<sup id="cite_ref-UaYlc_57-0" class="reference"><a href="#cite_note-UaYlc-57"><span class="cite-bracket">&#91;</span>51<span class="cite-bracket">&#93;</span></a></sup>
</p><p>O primeiro chipset compatível com PCIe 2.0 da <a href="/wiki/Intel" title="Intel">Intel</a> foi o X38 e as placas começaram a ser enviadas de vários fornecedores (Abit, <a href="/wiki/Asus" title="Asus">Asus</a>, <a href="/wiki/Gigabyte_Technology" title="Gigabyte Technology">Gigabyte</a>) em 21 de outubro de 2007.<sup id="cite_ref-wHHTf_58-0" class="reference"><a href="#cite_note-wHHTf-58"><span class="cite-bracket">&#91;</span>52<span class="cite-bracket">&#93;</span></a></sup> A AMD começou a suportar PCIe 2.0 com sua série de chipsets AMD 700 e a nVidia começou com o MCP72.<sup id="cite_ref-gL2GQ_59-0" class="reference"><a href="#cite_note-gL2GQ-59"><span class="cite-bracket">&#91;</span>53<span class="cite-bracket">&#93;</span></a></sup> Todos os chipsets anteriores da Intel, incluindo o chipset Intel P35, suportavam PCIe 1.1 ou 1.0a.<sup id="cite_ref-mUQKD_60-0" class="reference"><a href="#cite_note-mUQKD-60"><span class="cite-bracket">&#91;</span>54<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Assim como o 1.x, o PCIe 2.0 usa um esquema de <a href="/wiki/8B/10B" title="8B/10B">codificação 8b/10b</a>, portanto, entregando, por pista, um máximo efetivo de 4 Gbit/s. taxa de transferência de sua taxa de dados brutos de 5 GT/s.
</p>
<div class="mw-heading mw-heading4"><h4 id="PCI_Express_2.1"><span id="2.1"></span>PCI Express 2.1</h4><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=22" title="Editar secção: PCI Express 2.1" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=22" title="Editar código-fonte da secção: PCI Express 2.1"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>O PCI Express 2.1 (com sua especificação datada de 4 de março de 2009) suporta uma grande parte dos sistemas de gerenciamento, suporte e solução de problemas planejados para implementação completa no PCI Express 3.0. No entanto, a velocidade é a mesma do PCI Express 2.0. O aumento na potência do slot quebra a compatibilidade com versões anteriores entre placas PCI Express 2.1 e algumas placas-mãe mais antigas com 1.0/1.0a, mas a maioria das placas-mãe com conectores PCI Express 1.1 é fornecida com uma atualização de BIOS por seus fabricantes por meio de utilitários para oferecer suporte à compatibilidade com versões anteriores de placas com PCIe 2.1.
</p>
<div class="mw-heading mw-heading3"><h3 id="PCI_Express_3.0"><span id="3.0"></span>PCI Express 3.0</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=23" title="Editar secção: PCI Express 3.0" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=23" title="Editar código-fonte da secção: PCI Express 3.0"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>A revisão 3.0 da especificação PCI Express 3.0 Base foi disponibilizada em novembro de 2010, após vários atrasos. Em agosto de 2007, o PCI-SIG anunciou que o PCI Express 3.0 teria uma taxa de bits de 8 <a href="/wiki/Megatransfer" title="Megatransfer">gigatransfers</a> por segundo (GT/s) e que seria compatível com as implementações PCI Express existentes. Naquela época, também foi anunciado que a especificação final para PCI Express 3.0 seria adiada até o segundo trimestre de 2010.<sup id="cite_ref-cVjNG_61-0" class="reference"><a href="#cite_note-cVjNG-61"><span class="cite-bracket">&#91;</span>55<span class="cite-bracket">&#93;</span></a></sup> Novos recursos para a especificação PCI Express 3.0 incluíam uma série de otimizações para sinalização aprimorada e integridade de dados, incluindo transmissor e receptor equalização, melhorias de <a href="/wiki/Malha_de_captura_de_fase" title="Malha de captura de fase">PLL</a>, recuperação de dados de clock e aprimoramentos de canal de topologias atualmente suportadas.<sup id="cite_ref-extrmetech_62-0" class="reference"><a href="#cite_note-extrmetech-62"><span class="cite-bracket">&#91;</span>56<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Após uma análise técnica de seis meses da viabilidade de dimensionar a largura de banda de interconexão PCI Express, a análise da PCI-SIG descobriu que 8 gigatransfers por segundo podem ser fabricadas em tecnologia de processo de silício convencional e implantadas com materiais e infraestrutura de baixo custo existentes, mantendo compatibilidade total (com impacto insignificante) com a pilha de protocolos PCI Express.
</p><p>O PCI Express 3.0 atualizou o esquema de codificação para 128b/130b da codificação <a href="/wiki/8B/10B" title="8B/10B">8b/10b</a> anterior, reduzindo a sobrecarga de largura de banda de 20% do PCI Express 2.0 para aproximadamente 1,54% (= 2/130). A taxa de bits de 8 GT/s do PCI Express 3.0 oferece efetivamente 985 MB/s por pista, quase dobrando a largura de banda da pista em relação ao PCI Express 2.0.<sup id="cite_ref-faq3_48-1" class="reference"><a href="#cite_note-faq3-48"><span class="cite-bracket">&#91;</span>46<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 18 de novembro de 2010, o PCI Special Interest Group publicou oficialmente a especificação finalizada do PCI Express 3.0 para seus membros para construir dispositivos baseados nesta nova versão do PCI Express.<sup id="cite_ref-ajVA3_63-0" class="reference"><a href="#cite_note-ajVA3-63"><span class="cite-bracket">&#91;</span>57<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading4"><h4 id="PCI_Express_3.1"><span id="3.1"></span>PCI Express 3.1</h4><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=24" title="Editar secção: PCI Express 3.1" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=24" title="Editar código-fonte da secção: PCI Express 3.1"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Em setembro de 2013, a especificação PCI Express 3.1 foi anunciada para lançamento no final de 2013 ou início de 2014, consolidando várias melhorias na especificação PCI Express 3.0 publicada em três áreas: gerenciamento de energia, desempenho e funcionalidade.<sup id="cite_ref-PoRghEr_46-1" class="reference"><a href="#cite_note-PoRghEr-46"><span class="cite-bracket">&#91;</span>44<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-5lvIH_64-0" class="reference"><a href="#cite_note-5lvIH-64"><span class="cite-bracket">&#91;</span>58<span class="cite-bracket">&#93;</span></a></sup> Foi lançado em novembro de 2014.<sup id="cite_ref-9EIkz_65-0" class="reference"><a href="#cite_note-9EIkz-65"><span class="cite-bracket">&#91;</span>59<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading3"><h3 id="PCI_Express_4.0"><span id="4.0"></span>PCI Express 4.0</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=25" title="Editar secção: PCI Express 4.0" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=25" title="Editar código-fonte da secção: PCI Express 4.0"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Em 29 de novembro de 2011, o PCI-SIG anunciou preliminarmente o PCI Express 4.0,<sup id="cite_ref-W466M_66-0" class="reference"><a href="#cite_note-W466M-66"><span class="cite-bracket">&#91;</span>60<span class="cite-bracket">&#93;</span></a></sup> fornecendo uma taxa de bits de 16 GT/s que dobra a largura de banda fornecida pelo PCI Express 3.0 para 31,5 GB/s em cada direção para uma configuração de 16 pistas, enquanto mantendo a compatibilidade com versões anteriores e posteriores no suporte de software e na interface mecânica usada.<sup id="cite_ref-QNZsy_67-0" class="reference"><a href="#cite_note-QNZsy-67"><span class="cite-bracket">&#91;</span>61<span class="cite-bracket">&#93;</span></a></sup> As especificações do PCI Express 4.0 também trazem o OCuLink-2, uma alternativa ao <a href="/wiki/Thunderbolt_(interface)" title="Thunderbolt (interface)">Thunderbolt</a>. O OCuLink versão 2 tem até 16 GT/s (total de 16 GB/s para x8 pistas),<sup id="cite_ref-OCuLink2_43-2" class="reference"><a href="#cite_note-OCuLink2-43"><span class="cite-bracket">&#91;</span>41<span class="cite-bracket">&#93;</span></a></sup> enquanto a largura de banda máxima de um link Thunderbolt 3 é de 5 GB/s.
</p><p>Em junho de 2016, Cadence, PLDA e Synopsys demonstraram PCIe 4.0 de camada física, controlador, switch e outros blocos IP na conferência anual de desenvolvedores do PCI SIG.<sup id="cite_ref-EE_4+5_68-0" class="reference"><a href="#cite_note-EE_4+5-68"><span class="cite-bracket">&#91;</span>62<span class="cite-bracket">&#93;</span></a></sup>
</p><p>A Mellanox Technologies anunciou o primeiro adaptador de rede de 100 Gbit/s com PCIe 4.0 em 15 de junho de 2016,<sup id="cite_ref-FZ4hQ_69-0" class="reference"><a href="#cite_note-FZ4hQ-69"><span class="cite-bracket">&#91;</span>63<span class="cite-bracket">&#93;</span></a></sup> e o primeiro adaptador de rede de 200 Gbit/s com PCIe 4.0 em 10 de novembro de 2016.<sup id="cite_ref-zovf4_70-0" class="reference"><a href="#cite_note-zovf4-70"><span class="cite-bracket">&#91;</span>64<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em agosto de 2016, a <a href="/wiki/Synopsys" title="Synopsys">Synopsys</a> apresentou uma configuração de teste com FPGA com clock de uma pista para velocidades PCIe 4.0 no <a href="/wiki/Intel_Developer_Forum" title="Intel Developer Forum">Intel Developer Forum</a>. Seu IP foi licenciado para várias empresas que planejam apresentar seus chips e produtos no final de 2016.<sup id="cite_ref-heise_idf_2016_71-0" class="reference"><a href="#cite_note-heise_idf_2016-71"><span class="cite-bracket">&#91;</span>65<span class="cite-bracket">&#93;</span></a></sup>
</p><p>No IEEE Hot Chips Symposium em agosto de 2016, a <a href="/wiki/IBM" title="IBM">IBM</a> anunciou a primeira CPU com suporte a PCIe 4.0, POWER9.<sup id="cite_ref-HC28-IBM-Power9_72-0" class="reference"><a href="#cite_note-HC28-IBM-Power9-72"><span class="cite-bracket">&#91;</span>66<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-IEEE-Power9_73-0" class="reference"><a href="#cite_note-IEEE-Power9-73"><span class="cite-bracket">&#91;</span>67<span class="cite-bracket">&#93;</span></a></sup>
</p><p>A PCI-SIG anunciou oficialmente o lançamento da especificação final do PCI Express 4.0 em 8 de junho de 2017.<sup id="cite_ref-TR_pcie4_74-0" class="reference"><a href="#cite_note-TR_pcie4-74"><span class="cite-bracket">&#91;</span>68<span class="cite-bracket">&#93;</span></a></sup> A especificação inclui melhorias na flexibilidade, escalabilidade e baixo consumo de energia.
</p><p>Em 5 de dezembro de 2017, a IBM anunciou o primeiro sistema com slots PCIe 4.0, Power AC922.<sup id="cite_ref-2HOSh_75-0" class="reference"><a href="#cite_note-2HOSh-75"><span class="cite-bracket">&#91;</span>69<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-IBM-ZG17-0147_76-0" class="reference"><a href="#cite_note-IBM-ZG17-0147-76"><span class="cite-bracket">&#91;</span>70<span class="cite-bracket">&#93;</span></a></sup>
</p><p>A NETINT Technologies apresentou o primeiro SSD <a href="/wiki/NVM_Express" title="NVM Express">NVMe</a> baseado em PCIe 4.0 em 17 de julho de 2018, antes do Flash Memory Summit 2018.<sup id="cite_ref-ChNhD_77-0" class="reference"><a href="#cite_note-ChNhD-77"><span class="cite-bracket">&#91;</span>71<span class="cite-bracket">&#93;</span></a></sup>
</p><p>A <a href="/wiki/Advanced_Micro_Devices" title="Advanced Micro Devices">AMD</a> anunciou em 9 de janeiro de 2019 que seus próximos processadores baseados em <a href="/wiki/Zen_2" title="Zen 2">Zen 2</a> e chipset X570 suportariam PCIe 4.0.<sup id="cite_ref-Akskd_78-0" class="reference"><a href="#cite_note-Akskd-78"><span class="cite-bracket">&#91;</span>72<span class="cite-bracket">&#93;</span></a></sup> A AMD esperava habilitar suporte parcial para chipsets mais antigos, mas a instabilidade causada por rastros da placa-mãe que não estavam em conformidade com as especificações PCIe 4.0 tornou isso impossível.<sup id="cite_ref-KDBMK_79-0" class="reference"><a href="#cite_note-KDBMK-79"><span class="cite-bracket">&#91;</span>73<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-CAY71_80-0" class="reference"><a href="#cite_note-CAY71-80"><span class="cite-bracket">&#91;</span>74<span class="cite-bracket">&#93;</span></a></sup>
</p><p>A Intel lançou suas primeiras CPUs móveis com suporte PCI express 4.0 em meados de 2020, como parte da microarquitetura Tiger Lake.<sup id="cite_ref-C02lC_81-0" class="reference"><a href="#cite_note-C02lC-81"><span class="cite-bracket">&#91;</span>75<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading3"><h3 id="PCI_Express_5.0"><span id="5.0"></span>PCI Express 5.0</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=26" title="Editar secção: PCI Express 5.0" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=26" title="Editar código-fonte da secção: PCI Express 5.0"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Em junho de 2017, o PCI-SIG anunciou a especificação preliminar do PCI Express 5.0.<sup id="cite_ref-TR_pcie4_74-1" class="reference"><a href="#cite_note-TR_pcie4-74"><span class="cite-bracket">&#91;</span>68<span class="cite-bracket">&#93;</span></a></sup> Esperava-se que a largura de banda aumentasse para 32 GT/s, produzindo 63 GB/s em cada direção em uma configuração de 16 pistas. Esperava-se que o projeto de especificação fosse padronizado em 2019.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup> Inicialmente, 25,0 GT/s também foi considerado para viabilidade técnica.
</p><p>Em 7 de junho de 2017 no PCI-SIG DevCon, a Synopsys registrou a primeira demonstração do PCI Express 5.0 a 32 GT/s.<sup id="cite_ref-Syn50_82-0" class="reference"><a href="#cite_note-Syn50-82"><span class="cite-bracket">&#91;</span>76<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 31 de maio de 2018, a PLDA anunciou a disponibilidade de seu IP do controlador XpressRICH5 PCIe 5.0 com base no rascunho 0.7 da especificação PCIe 5.0 no mesmo dia.<sup id="cite_ref-9OVm8_83-0" class="reference"><a href="#cite_note-9OVm8-83"><span class="cite-bracket">&#91;</span>77<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 10 de dezembro de 2018, o PCI SIG lançou a versão 0.9 da especificação PCIe 5.0 para seus membros,<sup id="cite_ref-PCIe5r09_84-0" class="reference"><a href="#cite_note-PCIe5r09-84"><span class="cite-bracket">&#91;</span>78<span class="cite-bracket">&#93;</span></a></sup> e em 17 de janeiro de 2019, o PCI SIG anunciou que a versão 0.9 havia sido ratificada, com a versão 1.0 prevista para lançamento no primeiro trimestre de 2019.<sup id="cite_ref-ETVqe_85-0" class="reference"><a href="#cite_note-ETVqe-85"><span class="cite-bracket">&#91;</span>79<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 29 de maio de 2019, o PCI-SIG anunciou oficialmente o lançamento da especificação final do PCI Express 5.0.<sup id="cite_ref-MW69U_86-0" class="reference"><a href="#cite_note-MW69U-86"><span class="cite-bracket">&#91;</span>80<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 20 de novembro de 2019, a Jiangsu Huacun apresentou o primeiro controlador PCIe 5.0 HC9001 em um processo de fabricação de 12 nm.<sup id="cite_ref-yk5Nd_87-0" class="reference"><a href="#cite_note-yk5Nd-87"><span class="cite-bracket">&#91;</span>81<span class="cite-bracket">&#93;</span></a></sup> A produção começou em 2020.
</p><p>Em 17 de agosto de 2020, a IBM anunciou o processador POWER10 com PCIe 5.0 e até 32 pistas por módulo de chip único (SCM) e até 64 pistas por módulo de chip duplo (DCM).<sup id="cite_ref-88" class="reference"><a href="#cite_note-88"><span class="cite-bracket">&#91;</span>82<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 9 de setembro de 2021, a IBM anunciou o servidor Power E1080 Enterprise com data de disponibilidade planejada para 17 de setembro.<sup id="cite_ref-IBM-ENUSZG21-0059_89-0" class="reference"><a href="#cite_note-IBM-ENUSZG21-0059-89"><span class="cite-bracket">&#91;</span>83<span class="cite-bracket">&#93;</span></a></sup> Pode ter até 16 SCMs POWER10 com no máximo 32 slots por sistema que podem atuar como PCIe 5.0 x8 ou PCIe 4.0 x16.<sup id="cite_ref-IBM-REDP-5649-00_90-0" class="reference"><a href="#cite_note-IBM-REDP-5649-00-90"><span class="cite-bracket">&#91;</span>84<span class="cite-bracket">&#93;</span></a></sup> Alternativamente, eles podem ser usados ​​como slots PCIe 5.0 x16 para adaptadores conversores CXP ópticos opcionais conectados a gavetas de expansão PCIe externas.
</p><p>Em 27 de outubro de 2021, a Intel anunciou a família de CPUs Intel Core de 12ª geração, os primeiros processadores x86-64 de consumo do mundo com conectividade PCIe 5.0 (até 16 pistas).<sup id="cite_ref-91" class="reference"><a href="#cite_note-91"><span class="cite-bracket">&#91;</span>85<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 22 de março de 2022, a Nvidia anunciou a GPU Nvidia Hopper GH100, a primeira GPU PCIe 5.0 do mundo.<sup id="cite_ref-92" class="reference"><a href="#cite_note-92"><span class="cite-bracket">&#91;</span>86<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 23 de maio de 2022, a AMD anunciou sua arquitetura Zen 4 com suporte para até 24 pistas de conectividade PCIe 5.0 em plataformas de consumo.<sup id="cite_ref-93" class="reference"><a href="#cite_note-93"><span class="cite-bracket">&#91;</span>87<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading3"><h3 id="PCI_Express_6.0"><span id="6.0"></span>PCI Express 6.0</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=27" title="Editar secção: PCI Express 6.0" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=27" title="Editar código-fonte da secção: PCI Express 6.0"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Em 18 de junho de 2019, a PCI-SIG anunciou o desenvolvimento da especificação PCI Express 6.0. Espera-se que a largura de banda aumente para 64 GT/s, produzindo 128 GB/s em cada direção em uma configuração de 16 pistas, com uma data de lançamento prevista para 2021.<sup id="cite_ref-businesswire.com_94-0" class="reference"><a href="#cite_note-businesswire.com-94"><span class="cite-bracket">&#91;</span>88<span class="cite-bracket">&#93;</span></a></sup> O novo padrão usa <a href="/wiki/Modula%C3%A7%C3%A3o_por_amplitude_de_pulso" title="Modulação por amplitude de pulso">modulação de amplitude de pulso</a> de 4 níveis (PAM -4) com uma correção de erro direta de baixa latência (FEC) no lugar da modulação sem retorno a zero (NRZ).<sup id="cite_ref-O5gOe_95-0" class="reference"><a href="#cite_note-O5gOe-95"><span class="cite-bracket">&#91;</span>89<span class="cite-bracket">&#93;</span></a></sup> Ao contrário das versões anteriores do PCI Express, a correção de erros direta é usada para aumentar a integridade dos dados e o PAM-4 é usado como código de linha para que dois bits sejam transferidos por transferência. Com taxa de transferência de dados de 64 GT/s (taxa de bits brutos), até 121 GB/s em cada direção é possível na configuração x16.<sup id="cite_ref-businesswire.com_94-1" class="reference"><a href="#cite_note-businesswire.com-94"><span class="cite-bracket">&#91;</span>88<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 24 de fevereiro de 2020, foi lançada a especificação PCI Express 6.0 revisão 0.5 (um "primeiro rascunho" com todos os aspectos arquitetônicos e requisitos definidos).<sup id="cite_ref-puGmx_96-0" class="reference"><a href="#cite_note-puGmx-96"><span class="cite-bracket">&#91;</span>90<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 5 de novembro de 2020, foi lançada a especificação PCI Express 6.0 revisão 0.7 (um "rascunho completo" com especificações elétricas validadas por meio de chips de teste).<sup id="cite_ref-ltCSi_97-0" class="reference"><a href="#cite_note-ltCSi-97"><span class="cite-bracket">&#91;</span>91<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 6 de outubro de 2021, a especificação PCI Express 6.0 revisão 0.9 (um "rascunho final") foi lançada.<sup id="cite_ref-60r9_98-0" class="reference"><a href="#cite_note-60r9-98"><span class="cite-bracket">&#91;</span>92<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 11 de janeiro de 2022, o PCI-SIG anunciou oficialmente o lançamento da especificação final do PCI Express 6.0.<sup id="cite_ref-99" class="reference"><a href="#cite_note-99"><span class="cite-bracket">&#91;</span>93<span class="cite-bracket">&#93;</span></a></sup>
</p><p>A codificação PAM-4 resulta em uma <a href="/wiki/Taxa_de_erros_de_bit" title="Taxa de erros de bit">taxa de erro de bits</a> (BER) muito mais alta de 10 <sup>−6</sup> (vs. 10 <sup>−12</sup> anteriormente), portanto, no lugar da codificação 128b/130b, uma correção de erro direta entrelaçada de 3 vias (FEC) é usada além da verificação de <a href="/wiki/CRC" title="CRC">redundância cíclica</a> (CRC). Um bloco FLIT (Flow Control Unit) fixo de 256 bytes transporta 242 bytes de dados, que inclui pacotes de nível de transação (TLP) de tamanho variável e carga útil da camada de enlace de dados (DLLP); os 14 bytes restantes são reservados para CRC de 8 bytes e FEC de 6 bytes.<sup id="cite_ref-pcie6_evolution_blog_100-0" class="reference"><a href="#cite_note-pcie6_evolution_blog-100"><span class="cite-bracket">&#91;</span>94<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-PCIe6_fut_101-0" class="reference"><a href="#cite_note-PCIe6_fut-101"><span class="cite-bracket">&#91;</span>95<span class="cite-bracket">&#93;</span></a></sup> <a href="/wiki/C%C3%B3digo_de_Gray" title="Código de Gray">Código Gray</a> de 3 vias é usado no modo PAM-4/FLIT para reduzir a taxa de erro; a interface não muda para a codificação NRZ e 128/130b mesmo ao retreinar para taxas de dados mais baixas.<sup id="cite_ref-cadence_pice6_102-0" class="reference"><a href="#cite_note-cadence_pice6-102"><span class="cite-bracket">&#91;</span>96<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-pcie6_webinar_103-0" class="reference"><a href="#cite_note-pcie6_webinar-103"><span class="cite-bracket">&#91;</span>97<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading3"><h3 id="PCI_Express_7.0"><span id="7.0"></span>PCI Express 7.0</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=28" title="Editar secção: PCI Express 7.0" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=28" title="Editar código-fonte da secção: PCI Express 7.0"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Em 21 de junho de 2022, a PCI-SIG anunciou o desenvolvimento da especificação PCI Express 7.0.<sup id="cite_ref-104" class="reference"><a href="#cite_note-104"><span class="cite-bracket">&#91;</span>98<span class="cite-bracket">&#93;</span></a></sup> Ele fornecerá uma taxa de bits bruta de 128 GT/s e até 242 GB/s por direção na configuração x16, usando a mesma sinalização <a href="/wiki/Modula%C3%A7%C3%A3o_por_amplitude_de_pulso" title="Modulação por amplitude de pulso">PAM4</a> da versão 6.0. A duplicação da taxa de dados será alcançada pelo ajuste fino dos parâmetros do canal para diminuir as perdas de sinal e melhorar a eficiência de energia. A especificação deve ser finalizada em 2025.
</p>
<div class="mw-heading mw-heading2"><h2 id="Extensões_e_direções_futuras"><span id="Extens.C3.B5es_e_dire.C3.A7.C3.B5es_futuras"></span>Extensões e direções futuras</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=29" title="Editar secção: Extensões e direções futuras" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=29" title="Editar código-fonte da secção: Extensões e direções futuras"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Alguns fornecedores oferecem produtos PCIe sobre fibra,<sup id="cite_ref-adnacoPCIe_105-0" class="reference"><a href="#cite_note-adnacoPCIe-105"><span class="cite-bracket">&#91;</span>99<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-g6np3_106-0" class="reference"><a href="#cite_note-g6np3-106"><span class="cite-bracket">&#91;</span>100<span class="cite-bracket">&#93;</span></a></sup> com cabos ópticos ativos (AOC) para comutação PCIe a distância aumentada em gavetas de expansão PCIe,<sup id="cite_ref-IBM-REDP-5137-00_107-0" class="reference"><a href="#cite_note-IBM-REDP-5137-00-107"><span class="cite-bracket">&#91;</span>101<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-IBM-REDP-5649-00_90-1" class="reference"><a href="#cite_note-IBM-REDP-5649-00-90"><span class="cite-bracket">&#91;</span>84<span class="cite-bracket">&#93;</span></a></sup> ou em casos específicos onde a ponte PCIe é transparente é preferível usar um padrão mais convencional (como InfiniBand ou <a href="/wiki/Ethernet" title="Ethernet">Ethernet</a>) que pode exigir software adicional para suportá-lo.
</p><p><i><a href="/wiki/Thunderbolt_(interface)" title="Thunderbolt (interface)">Thunderbolt</a></i> foi co-desenvolvido pela <a href="/wiki/Intel" title="Intel">Intel</a> e pela <a href="/wiki/Apple" title="Apple">Apple</a> como uma interface de uso geral de alta velocidade combinando um link PCIe lógico com <a href="/wiki/DisplayPort" title="DisplayPort">DisplayPort</a> e foi originalmente concebido como uma interface totalmente em fibra, mas devido a dificuldades iniciais na criação de uma interconexão de fibra amigável ao consumidor, quase todas as implementações são sistemas de cobre. Uma exceção notável, o Sony VAIO Z VPC-Z2, usa uma porta USB não padrão com um componente óptico para conectar a um adaptador de vídeo PCIe externo. A Apple tem sido o principal impulsionador da adoção do Thunderbolt até 2011, embora vários outros fornecedores<sup id="cite_ref-kZCuH_108-0" class="reference"><a href="#cite_note-kZCuH-108"><span class="cite-bracket">&#91;</span>102<span class="cite-bracket">&#93;</span></a></sup> tenham anunciado novos produtos e sistemas com Thunderbolt. Thunderbolt 3 forma a base do <a href="/wiki/USB4" title="USB4">USB4</a> padrão.
</p><p>A especificação <i>Mobile PCIe</i> (abreviada para <i>M-PCIe</i>) permite que a arquitetura PCI Express opere sobre a tecnologia de camada física M-PHY da MIPI Alliance. Com base na ampla adoção já existente do M-PHY e seu design de baixo consumo de energia, o Mobile PCIe permite que os dispositivos móveis usem o PCI Express.<sup id="cite_ref-RKmF2_109-0" class="reference"><a href="#cite_note-RKmF2-109"><span class="cite-bracket">&#91;</span>103<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading3"><h3 id="Processo_de_rascunho">Processo de rascunho</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=30" title="Editar secção: Processo de rascunho" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=30" title="Editar código-fonte da secção: Processo de rascunho"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Existem 5 versões principais/pontos de verificação em uma especificação PCI-SIG:<sup id="cite_ref-yT5P8_110-0" class="reference"><a href="#cite_note-yT5P8-110"><span class="cite-bracket">&#91;</span>104<span class="cite-bracket">&#93;</span></a></sup>
</p>
<ul><li>Rascunho 0.3 (Conceito): esta versão pode ter poucos detalhes, mas descreve a abordagem geral e os objetivos.</li>
<li>Rascunho 0.5 (Primeiro rascunho): esta versão possui um conjunto completo de requisitos de arquitetura e deve atender totalmente às metas estabelecidas no rascunho 0.3.</li>
<li>Rascunho 0.7 (rascunho completo): esta versão deve ter um conjunto completo de requisitos funcionais e métodos definidos, e nenhuma nova funcionalidade pode ser adicionada à especificação após esta versão. Antes do lançamento deste projeto, as especificações elétricas devem ter sido validadas por meio de teste de silício.</li>
<li>Rascunho 0.9 (rascunho final): esta versão permite que as empresas membros do PCI-SIG realizem uma revisão interna de propriedade intelectual, e nenhuma alteração funcional é permitida após esse rascunho.</li>
<li>1.0 (versão final): esta é a especificação final e definitiva, e quaisquer alterações ou aprimoramentos são por meio de documentação de errata e avisos de alteração de engenharia (ECNs), respectivamente.</li></ul>
<p>Historicamente, os primeiros adotantes de uma nova especificação PCIe geralmente começam a projetar com o Rascunho 0.5, pois podem construir com confiança sua lógica de aplicativo em torno da nova definição de largura de banda e, muitas vezes, até mesmo começar a desenvolver para quaisquer novos recursos de protocolo. No estágio Rascunho 0.5, no entanto, ainda há uma forte probabilidade de mudanças na implementação real da camada de protocolo PCIe, portanto, os designers responsáveis ​​por desenvolver esses blocos internamente podem hesitar mais em começar a trabalhar do que aqueles que usam IP de interface de fontes externas.
</p>
<div class="mw-heading mw-heading2"><h2 id="Resumo_de_protocolo_de_hardware">Resumo de protocolo de hardware</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=31" title="Editar secção: Resumo de protocolo de hardware" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=31" title="Editar código-fonte da secção: Resumo de protocolo de hardware"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>O link PCIe é construído em torno de pares unidirecionais dedicados de conexões seriais (1 bit), ponto a ponto, conhecidas como <i>lanes</i>. Isso contrasta fortemente com a conexão PCI anterior, que é um sistema baseado em barramento em que todos os dispositivos compartilham o mesmo barramento paralelo bidirecional de 32 bits ou 64 bits.
</p><p>PCI Express é um protocolo em camadas, consistindo em uma camada de <i><a href="#Camada_de_transação">transação</a></i>, uma <i><a href="#Camada_de_enlace_de_dados">camada de enlace de dados</a></i> e uma <i><a href="#Camada_física">camada física</a></i>. A camada de enlace de dados é subdividida para incluir uma subcamada de <a href="/wiki/Media_Access_Control" title="Media Access Control">controle de acesso ao meio</a> (MAC). A camada física é subdividida em subcamadas lógicas e elétricas. A subcamada lógica física contém uma subcamada de codificação física (PCS). Os termos são emprestados do modelo de protocolo de rede IEEE 802.
</p>
<div class="mw-heading mw-heading3"><h3 id="Camada_física"><span id="Camada_f.C3.ADsica"></span>Camada física</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=32" title="Editar secção: Camada física" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=32" title="Editar código-fonte da secção: Camada física"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<table class="wikitable floatright" style="margin-left: 1.5em; margin-right: 0; margin-top: 0;">
<caption>Pinos e comprimentos do conector
</caption>
<tbody><tr>
<th rowspan="2">Pistas
</th>
<th colspan="2">Pinos
</th>
<th colspan="2">Comprimento
</th></tr>
<tr>
<th>Total
</th>
<th>Variável
</th>
<th>Total
</th>
<th>Variável
</th></tr>
<tr>
<td><span style="visibility:hidden;color:transparent;">0</span>x1</td>
<td>2×18 = <span style="visibility:hidden;color:transparent;">0</span>36<sup id="cite_ref-9tQ3g_111-0" class="reference"><a href="#cite_note-9tQ3g-111"><span class="cite-bracket">&#91;</span>105<span class="cite-bracket">&#93;</span></a></sup></td>
<td>2×<span style="visibility:hidden;color:transparent;">0</span>7 = <span style="visibility:hidden;color:transparent;">0</span>14</td>
<td>25 mm</td>
<td><span style="visibility:hidden;color:transparent;">0</span>7.65 mm
</td></tr>
<tr>
<td><span style="visibility:hidden;color:transparent;">0</span>x4</td>
<td>2×32 = <span style="visibility:hidden;color:transparent;">0</span>64</td>
<td>2×21 = <span style="visibility:hidden;color:transparent;">0</span>42</td>
<td>39 mm</td>
<td>21.65 mm
</td></tr>
<tr>
<td><span style="visibility:hidden;color:transparent;">0</span>x8</td>
<td>2×49 = <span style="visibility:hidden;color:transparent;">0</span>98</td>
<td>2×38 = <span style="visibility:hidden;color:transparent;">0</span>76</td>
<td>56 mm</td>
<td>38.65 mm
</td></tr>
<tr>
<td>x16</td>
<td>2×82 = 164</td>
<td>2×71 = 142</td>
<td>89 mm</td>
<td>71.65 mm
</td></tr></tbody></table>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:PCIe_J1900_SoC_ITX_Mainboard_IMG_1820.JPG" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/a/a3/PCIe_J1900_SoC_ITX_Mainboard_IMG_1820.JPG/220px-PCIe_J1900_SoC_ITX_Mainboard_IMG_1820.JPG" decoding="async" width="220" height="205" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/a/a3/PCIe_J1900_SoC_ITX_Mainboard_IMG_1820.JPG/330px-PCIe_J1900_SoC_ITX_Mainboard_IMG_1820.JPG 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/a/a3/PCIe_J1900_SoC_ITX_Mainboard_IMG_1820.JPG/440px-PCIe_J1900_SoC_ITX_Mainboard_IMG_1820.JPG 2x" data-file-width="639" data-file-height="594" /></a><figcaption>Um conector PCI Express x1 de extremidade aberta permite que placas mais longas que usam mais pistas sejam conectadas enquanto operam em velocidades x1</figcaption></figure>
<p>A especificação PCIe Physical Layer (PHY, PCIEPHY, PCI Express PHY ou PCIe PHY) é dividida em duas subcamadas, correspondentes às especificações elétricas e lógicas. A subcamada lógica às vezes é dividida em subcamada MAC e PCS, embora essa divisão não seja formalmente parte da especificação PCIe. Uma especificação publicada pela Intel, a PHY Interface for PCI Express (PIPE),<sup id="cite_ref-pipe_spec_112-0" class="reference"><a href="#cite_note-pipe_spec-112"><span class="cite-bracket">&#91;</span>106<span class="cite-bracket">&#93;</span></a></sup> define o particionamento funcional MAC/PCS e a interface entre essas duas subcamadas. A especificação PIPE também identifica a camada de anexo de mídia física (PMA), que inclui o serializador/desserializador (SerDes) e outros circuitos analógicos; entretanto, como as implementações do SerDes variam muito entre os fornecedores de <a href="/wiki/Circuito_integrado_de_aplica%C3%A7%C3%A3o_especifica" title="Circuito integrado de aplicação especifica">ASIC</a>, o PIPE não especifica uma interface entre o PCS e o PMA.
</p><p>No nível elétrico, cada pista consiste em dois pares diferenciais unidirecionais operando a 2,5, 5, 8, 16 ou 32 <a href="/wiki/Gigabit" title="Gigabit">Gbit</a>/s, dependendo das capacidades negociadas. Transmissão e recepção são pares diferenciais separados, para um total de quatro fios de dados por pista.
</p><p>Uma conexão entre quaisquer dois dispositivos PCIe é conhecida como <i>link</i> e é construída a partir de uma coleção de uma ou mais <i>vias</i>. Todos os dispositivos devem oferecer suporte mínimo ao link de pista única (x1). Os dispositivos podem, opcionalmente, suportar links mais amplos compostos por até 32 vias.<sup id="cite_ref-PCIe-System-Architecture_113-0" class="reference"><a href="#cite_note-PCIe-System-Architecture-113"><span class="cite-bracket">&#91;</span>107<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-Intel-PCIe_114-0" class="reference"><a href="#cite_note-Intel-PCIe-114"><span class="cite-bracket">&#91;</span>108<span class="cite-bracket">&#93;</span></a></sup> Isso permite uma compatibilidade muito boa de duas maneiras:
</p>
<ul><li>Uma placa PCIe se encaixa fisicamente (e funciona corretamente) em qualquer slot que seja pelo menos tão grande quanto (por exemplo, uma placa de tamanho x1 funciona em qualquer slot de tamanho);</li>
<li>Um slot de tamanho físico grande (por exemplo, x16) pode ser conectado eletricamente com menos pistas (por exemplo, x1, x4, x8 ou x12), desde que forneça as conexões de aterramento exigidas pelo tamanho do slot físico maior.</li></ul>
<p>Em ambos os casos, o PCIe negocia o maior número de vias com suporte mútuo. Muitas placas gráficas, placas-mãe e versões de <a href="/wiki/BIOS" title="BIOS">BIOS</a> são verificadas para suportar conectividade x1, x4, x8 e x16 na mesma conexão.
</p><p>A largura de um conector PCIe é de 8,8 mm, enquanto a altura é de 11,25 mm e o comprimento é variável. A seção fixa do conector tem 11,65 mm de comprimento e contém duas fileiras de 11 pinos cada (22 pinos no total), enquanto o comprimento da outra seção é variável dependendo do número de pistas. Os pinos são espaçados em intervalos de 1 mm e a espessura do cartão que entra no conector é de 1,6 mm.<sup id="cite_ref-pcie_schematics1_115-0" class="reference"><a href="#cite_note-pcie_schematics1-115"><span class="cite-bracket">&#91;</span>109<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-pcie_schematics2_116-0" class="reference"><a href="#cite_note-pcie_schematics2-116"><span class="cite-bracket">&#91;</span>110<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading4"><h4 id="Transmissão_de_dados"><span id="Transmiss.C3.A3o_de_dados"></span>Transmissão de dados</h4><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=33" title="Editar secção: Transmissão de dados" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=33" title="Editar código-fonte da secção: Transmissão de dados"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>O PCIe envia todas as mensagens de controle, incluindo interrupções, pelos mesmos links usados ​​para dados. O protocolo serial nunca pode ser bloqueado, portanto, a latência ainda é comparável ao PCI convencional, que possui linhas de interrupção dedicadas. Quando o problema de compartilhamento de IRQ de interrupções baseadas em pinos é levado em consideração e o fato de que as interrupções sinalizadas por mensagem (MSI) podem contornar um APIC de E/S e serem entregues diretamente à CPU, o desempenho do MSI acaba sendo substancialmente melhor.<sup id="cite_ref-vV4Hv_117-0" class="reference"><a href="#cite_note-vV4Hv-117"><span class="cite-bracket">&#91;</span>111<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Os dados transmitidos em links de várias vias são intercalados, o que significa que cada byte sucessivo é enviado por vias sucessivas. A especificação PCIe refere-se a essa intercalação como <i>distribuição de dados</i>. Embora exija uma complexidade de hardware significativa para sincronizar (ou deskew) os dados distribuídos de entrada, o striping pode reduzir significativamente a latência do <i>n -</i> <sup>ésimo</sup> byte em um link. Embora as pistas não estejam totalmente sincronizadas, há um limite para a <i>inclinação pista a pista</i> de 20/8/6 ns para 2,5/5/8 GT/s para que os buffers de hardware possam realinhar os dados distribuídos.<sup id="cite_ref-iPAaS_118-0" class="reference"><a href="#cite_note-iPAaS-118"><span class="cite-bracket">&#91;</span>112<span class="cite-bracket">&#93;</span></a></sup> Devido aos requisitos de preenchimento, o striping pode não necessariamente reduzir a latência de pequenos pacotes de dados em um link.
</p><p>Tal como acontece com outros protocolos de transmissão serial de alta taxa de dados, o clock está <a href="/wiki/Self-clocking" title="Self-clocking">embutido</a> no sinal. No nível físico, o PCI Express 2.0 utiliza o esquema de <a href="/wiki/8B/10B" title="8B/10B">codificação 8b/10b</a><sup id="cite_ref-faq3_48-2" class="reference"><a href="#cite_note-faq3-48"><span class="cite-bracket">&#91;</span>46<span class="cite-bracket">&#93;</span></a></sup> (código de linha) para garantir que sequências de dígitos idênticos consecutivos (zeros ou uns) sejam limitadas em comprimento. Essa codificação foi usada para evitar que o receptor perdesse o controle de onde estão as bordas dos bits. Nesse esquema de codificação, cada oito bits de dados de carga útil (não codificados) são substituídos por 10 bits (codificados) de dados de transmissão, causando uma sobrecarga de 20% na largura de banda elétrica. Para melhorar a largura de banda disponível, o PCI Express versão 3.0 usa a codificação 128b/130b (sobrecarga de 1,54%). Codificação de linha limita o comprimento de execução de sequências de dígitos idênticos em fluxos de dados e garante que o receptor permaneça sincronizado com o transmissor por meio da <a href="/wiki/Recupera%C3%A7%C3%A3o_de_rel%C3%B3gio" title="Recuperação de relógio">recuperação do clock</a>.
</p><p>Um equilíbrio desejável (e, portanto, <a href="/wiki/Densidade_espectral" title="Densidade espectral">densidade espectral</a>) de 0 e 1 bits no fluxo de dados é obtido por [[Ou exclusivo|XORing] de um polinômio binário conhecido como um "embaralhador" para o fluxo de dados em uma topologia de realimentação. Como o polinômio de embaralhamento é conhecido, os dados podem ser recuperados aplicando o XOR uma segunda vez. As etapas de codificação e decodificação são realizadas em hardware.
</p>
<div class="mw-heading mw-heading3"><h3 id="Camada_de_enlace_de_dados">Camada de enlace de dados</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=34" title="Editar secção: Camada de enlace de dados" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=34" title="Editar código-fonte da secção: Camada de enlace de dados"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>A camada de link de dados executa três serviços vitais para o link PCIe:
</p>
<ol><li>sequenciar os pacotes da camada de transação (TLPs) que são gerados pela camada de transação,</li>
<li>garantir a entrega confiável de TLPs entre dois terminais por meio de um protocolo de confirmação (sinalização ACK e NAK) que requer explicitamente a repetição de TLPs não reconhecidos/ruins,</li>
<li>inicializar e gerenciar créditos de controle de fluxo</li></ol>
<p>No lado da transmissão, a camada de enlace de dados gera um número de sequência crescente para cada TLP de saída. Ele serve como uma etiqueta de identificação única para cada TLP transmitido e é inserido no cabeçalho do TLP de saída. Um <a href="/wiki/CRC" title="CRC">código de verificação de redundância cíclica</a> de 32 bits (conhecido neste contexto como Link CRC ou LCRC) também é anexado ao final de cada TLP de saída.
</p><p>No lado do recebimento, o LCRC e o número de sequência do TLP recebido são validados na camada de enlace. Se a verificação de LCRC falhar (indicando um erro de dados) ou o número de sequência estiver fora do intervalo (não consecutivo do último TLP válido recebido), o TLP incorreto, bem como quaisquer TLPs recebidos após o TLP incorreto, são considerados inválidos e descartados. O receptor envia uma mensagem de confirmação negativa (NAK) com o número de sequência do TLP inválido, solicitando a retransmissão de todos os TLPs para frente desse número de sequência. Se o TLP recebido passar na verificação LCRC e tiver o número de sequência correto, ele será tratado como válido. O receptor de link incrementa o número de sequência (que rastreia o último TLP bom recebido) e encaminha o TLP válido para a camada de transação do receptor. Uma mensagem ACK é enviada ao transmissor remoto, indicando que o TLP foi recebido com sucesso (e, por extensão, todos os TLPs com números de sequência anteriores).
</p><p>Se o transmissor receber uma mensagem NAK ou nenhuma confirmação (NAK ou ACK) for recebida até que um período de tempo limite expire, o transmissor deverá retransmitir todos os TLPs que não possuem uma confirmação positiva (ACK). Salvo um mau funcionamento persistente do dispositivo ou meio de transmissão, a camada de enlace apresenta uma conexão confiável com a camada de transação, uma vez que o protocolo de transmissão garante a entrega de TLPs em um meio não confiável.
</p><p>Além de enviar e receber TLPs gerados pela camada de transação, a camada de enlace de dados também gera e consome pacotes de camada de enlace de dados (DLLPs). Os sinais ACK e NAK são comunicados via DLLPs, assim como algumas mensagens de gerenciamento de energia e informações de crédito de controle de fluxo (em nome da camada de transação).
</p><p>Na prática, o número de TLPs não reconhecidos em voo no link é limitado por dois fatores: o tamanho do buffer de repetição do transmissor (que deve armazenar uma cópia de todos os TLPs transmitidos até que o receptor remoto os confirme) e o controle de fluxo créditos emitidos pelo receptor para um transmissor. O PCI Express exige que todos os receptores emitam um número mínimo de créditos, para garantir que um link permita o envio de TLPs PCIConfig e TLPs de mensagens.
</p>
<div class="mw-heading mw-heading3"><h3 id="Camada_de_transação"><span id="Camada_de_transa.C3.A7.C3.A3o"></span>Camada de transação</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=35" title="Editar secção: Camada de transação" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=35" title="Editar código-fonte da secção: Camada de transação"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>O PCI Express implementa transações divididas (transações com solicitação e resposta separadas por tempo), permitindo que o link transporte outro tráfego enquanto o dispositivo de destino coleta dados para a resposta.
</p><p>PCI Express usa controle de fluxo baseado em crédito. Nesse esquema, um dispositivo anuncia um valor inicial de crédito para cada buffer recebido em sua camada de transação. O dispositivo na extremidade oposta do link, ao enviar transações para este dispositivo, conta o número de créditos que cada TLP consome de sua conta. O dispositivo emissor só pode transmitir um TLP quando isso não fizer com que sua contagem de crédito consumido exceda seu limite de crédito. Quando o dispositivo receptor termina de processar o TLP de seu buffer, ele sinaliza um retorno de créditos ao dispositivo emissor, o que aumenta o limite de crédito pelo valor restaurado. Os contadores de crédito são contadores modulares, e a comparação dos créditos consumidos com o limite de crédito requer <a href="/wiki/Aritm%C3%A9tica_modular" title="Aritmética modular">aritmética modular</a>. A vantagem desse esquema (em comparação com outros métodos, como estados de espera ou protocolos de transferência baseados em handshake) é que a latência do retorno de crédito não afeta o desempenho, desde que o limite de crédito não seja encontrado. Essa suposição geralmente é atendida se cada dispositivo for projetado com tamanhos de buffer adequados.
</p><p>PCIe 1.x é frequentemente citado para suportar uma taxa de dados de 250 MB/s em cada direção, por pista. Esta figura é um cálculo da taxa de sinalização física (2,5 <a href="/wiki/Baud" title="Baud">gigabaud</a>) dividida pela sobrecarga de codificação (10 bits por byte). Isso significa que uma placa PCIe de dezesseis pistas (x16) seria teoricamente capaz de 16x250 MB/s = 4 GB/s em cada direção. Embora isso seja correto em termos de bytes de dados, cálculos mais significativos são baseados na taxa de carga útil de dados utilizável, que depende do perfil do tráfego, que é uma função do aplicativo de alto nível (software) e dos níveis de protocolo intermediários.
</p><p>Como outros sistemas de interconexão serial de alta taxa de dados, o PCIe possui um protocolo e sobrecarga de processamento devido à robustez de transferência adicional (CRC e confirmações). Transferências unidirecionais longas e contínuas (como as típicas em controladores de armazenamento de alto desempenho) podem se aproximar de &gt;95% da taxa de dados brutos (pista) do PCIe. Essas transferências também se beneficiam mais com o aumento do número de vias (x2, x4, etc.). Mas em aplicações mais típicas (como um controlador <a href="/wiki/USB" title="USB">USB</a> ou <a href="/wiki/Ethernet" title="Ethernet">Ethernet</a>), o perfil de tráfego é caracterizado como pacotes de dados curtos com reconhecimentos obrigatórios frequentes.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup> Esse tipo de tráfego reduz a eficiência do link, devido à sobrecarga da análise de pacotes e interrupções forçadas (na interface do host do dispositivo ou na CPU do PC). Sendo um protocolo para dispositivos conectados à mesma <a href="/wiki/Circuito_impresso" title="Circuito impresso">placa de circuito impresso</a>, não requer a mesma tolerância a erros de transmissão que um protocolo para comunicação a distâncias maiores e, portanto, essa perda de eficiência não é específica do PCIe.
</p>
<div class="mw-heading mw-heading3"><h3 id="Eficiência_do_link"><span id="Efici.C3.AAncia_do_link"></span>Eficiência do link</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=36" title="Editar secção: Eficiência do link" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=36" title="Editar código-fonte da secção: Eficiência do link"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Quanto a qualquer link de comunicação "tipo rede", parte da largura de banda "bruta" é consumida pela sobrecarga do protocolo:<sup id="cite_ref-Xilinx_119-0" class="reference"><a href="#cite_note-Xilinx-119"><span class="cite-bracket">&#91;</span>113<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Uma via PCIe 1.x, por exemplo, oferece uma taxa de dados sobre a camada física de 250 MB/s (simplex). Esta não é a largura de banda de carga útil, mas a largura de banda da camada física – uma pista PCIe precisa transportar informações adicionais para funcionalidade total.<sup id="cite_ref-Xilinx_119-1" class="reference"><a href="#cite_note-Xilinx-119"><span class="cite-bracket">&#91;</span>113<span class="cite-bracket">&#93;</span></a></sup>
</p>
<table class="wikitable">
<caption>Pacote de camada de transação Gen 2<sup id="cite_ref-Xilinx_119-2" class="reference"><a href="#cite_note-Xilinx-119"><span class="cite-bracket">&#91;</span>113<span class="cite-bracket">&#93;</span></a></sup><sup class="reference" style="white-space:nowrap">:<span>3</span></sup>
</caption>
<tbody><tr>
<th scope="col" style="width: 80px;">Camada
</th>
<th scope="col" style="width: 20px;">PHY
</th>
<th scope="col" style="width: 120px;">Camada de enlace de dados
</th>
<th scope="col" style="width: 400px;" colspan="3">Transação
</th>
<th scope="col" style="width: 120px;">Camada de enlace de dados
</th>
<th scope="col" style="width: 20px;">PHY
</th></tr>
<tr>
<th scope="row">Dados
</th>
<td>Start
</td>
<td>Seqüência
</td>
<td scope="col" style="width: 75px;">Cabeçalho
</td>
<td scope="col" style="text-align:center; width: 250px;">Carga útil
</td>
<td scope="col" style="width: 75px;">ECRC
</td>
<td>LCRC
</td>
<td>Fim
</td></tr>
<tr>
<td>Tamanho (Bytes)
</td>
<td>1
</td>
<td>2
</td>
<td>12 ou 16
</td>
<td scope="col" style="text-align:center;">0 a 4096
</td>
<td>4 (opcional)
</td>
<td>4
</td>
<td>1
</td></tr></tbody></table>
<p>A sobrecarga Gen2 é então de 20, 24 ou 28 bytes por transação.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup>
</p>
<table class="wikitable">
<caption>Pacote de camada de transação Gen 3<sup id="cite_ref-Xilinx_119-3" class="reference"><a href="#cite_note-Xilinx-119"><span class="cite-bracket">&#91;</span>113<span class="cite-bracket">&#93;</span></a></sup><sup class="reference" style="white-space:nowrap">:<span>3</span></sup>
</caption>
<tbody><tr>
<th scope="col" style="width: 80px;">Camada
</th>
<th scope="col" style="width: 40px;">G3 PHY
</th>
<th scope="col" style="width: 120px;">Camada de enlace de dados
</th>
<th scope="col" colspan="3" style="width: 400px;">Camada de Transação
</th>
<th scope="col" style="width: 120px;">Camada de enlace de dados
</th></tr>
<tr>
<th scope="row">Dados
</th>
<td>Start
</td>
<td>Seqüência
</td>
<td scope="col" style="width: 75px;">Cabeçalho
</td>
<td scope="col" style="width: 250px;text-align:center;">Carga útil
</td>
<td scope="col" style="width: 75px;">ECRC
</td>
<td>LCRC
</td></tr>
<tr>
<th scope="row">Tamanho (Bytes)
</th>
<td>4
</td>
<td>2
</td>
<td>12 ou 16
</td>
<td scope="col" style="text-align:center;">0 a 4096
</td>
<td>4 (opcional)
</td>
<td>4
</td></tr></tbody></table>
<p>A sobrecarga Gen3 é então de 22, 26 ou 30 bytes por transação.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup>
</p><p>O <span class="mwe-math-element"><span class="mwe-math-mathml-inline mwe-math-mathml-a11y" style="display: none;"><math xmlns="http://www.w3.org/1998/Math/MathML" alttext="{\displaystyle {\text{Packet Efficiency}}={\frac {\text{Payload}}{\left({\text{Payload}}+{\text{Overhead}}\right)}}}">
  <semantics>
    <mrow class="MJX-TeXAtom-ORD">
      <mstyle displaystyle="true" scriptlevel="0">
        <mrow class="MJX-TeXAtom-ORD">
          <mtext>Packet Efficiency</mtext>
        </mrow>
        <mo>=</mo>
        <mrow class="MJX-TeXAtom-ORD">
          <mfrac>
            <mtext>Payload</mtext>
            <mrow>
              <mo>(</mo>
              <mrow>
                <mrow class="MJX-TeXAtom-ORD">
                  <mtext>Payload</mtext>
                </mrow>
                <mo>+</mo>
                <mrow class="MJX-TeXAtom-ORD">
                  <mtext>Overhead</mtext>
                </mrow>
              </mrow>
              <mo>)</mo>
            </mrow>
          </mfrac>
        </mrow>
      </mstyle>
    </mrow>
    <annotation encoding="application/x-tex">{\displaystyle {\text{Packet Efficiency}}={\frac {\text{Payload}}{\left({\text{Payload}}+{\text{Overhead}}\right)}}}</annotation>
  </semantics>
</math></span><img src="https://wikimedia.org/api/rest_v1/media/math/render/svg/0f3c4bf628822b7c028918bfd3ad0a9542cdc5cf" class="mwe-math-fallback-image-inline mw-invert skin-invert" aria-hidden="true" style="vertical-align: -2.671ex; width:44.021ex; height:6.176ex;" alt="{\displaystyle {\text{Packet Efficiency}}={\frac {\text{Payload}}{\left({\text{Payload}}+{\text{Overhead}}\right)}}}" /></span> para uma carga útil de 128 bytes é 86% e 98% para uma carga útil de 1024 bytes. Para pequenos acessos como configurações de registro (4 bytes), a eficiência cai para até 16%.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup>
</p><p>O tamanho máximo da carga útil (MPS) é definido em todos os dispositivos com base no menor máximo em qualquer dispositivo na cadeia. Se um dispositivo possui um MPS de 128 bytes, <i>todos os</i> dispositivos da árvore devem definir seus MPS para 128 bytes. Nesse caso, o barramento terá uma eficiência de pico de 86% para gravações.<sup id="cite_ref-Xilinx_119-4" class="reference"><a href="#cite_note-Xilinx-119"><span class="cite-bracket">&#91;</span>113<span class="cite-bracket">&#93;</span></a></sup><sup class="reference" style="white-space:nowrap">:<span>3</span></sup>
</p>
<div class="mw-heading mw-heading2"><h2 id="Aplicações"><span id="Aplica.C3.A7.C3.B5es"></span>Aplicações</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=37" title="Editar secção: Aplicações" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=37" title="Editar código-fonte da secção: Aplicações"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:ASUS_GTX-650_Ti_TOP_Cu-II_PCI_Express_3.0_x16_graphics_card.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/b/b7/ASUS_GTX-650_Ti_TOP_Cu-II_PCI_Express_3.0_x16_graphics_card.jpg/250px-ASUS_GTX-650_Ti_TOP_Cu-II_PCI_Express_3.0_x16_graphics_card.jpg" decoding="async" width="220" height="165" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/b/b7/ASUS_GTX-650_Ti_TOP_Cu-II_PCI_Express_3.0_x16_graphics_card.jpg/330px-ASUS_GTX-650_Ti_TOP_Cu-II_PCI_Express_3.0_x16_graphics_card.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/b/b7/ASUS_GTX-650_Ti_TOP_Cu-II_PCI_Express_3.0_x16_graphics_card.jpg/500px-ASUS_GTX-650_Ti_TOP_Cu-II_PCI_Express_3.0_x16_graphics_card.jpg 2x" data-file-width="1280" data-file-height="960" /></a><figcaption><a href="/wiki/Asus" title="Asus">Asus</a> Nvidia GeForce GTX 650 Ti, uma placa gráfica PCI Express 3.0 x16</figcaption></figure>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:NVIDIA-GTX-1070-FoundersEdition-FL.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/6/62/NVIDIA-GTX-1070-FoundersEdition-FL.jpg/250px-NVIDIA-GTX-1070-FoundersEdition-FL.jpg" decoding="async" width="220" height="164" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/6/62/NVIDIA-GTX-1070-FoundersEdition-FL.jpg/330px-NVIDIA-GTX-1070-FoundersEdition-FL.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/6/62/NVIDIA-GTX-1070-FoundersEdition-FL.jpg/500px-NVIDIA-GTX-1070-FoundersEdition-FL.jpg 2x" data-file-width="4700" data-file-height="3500" /></a><figcaption>A <a href="/wiki/Nvidia" title="Nvidia">Nvidia</a> GeForce GTX 1070, GeForce GTX 1070, uma placa gráfica PCI Express 3.0 x16</figcaption></figure>
<figure class="mw-default-size mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:An_Intel_82574L_Gigabit_Ethernet_NIC,_PCI_Express_x1_card.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/2/24/An_Intel_82574L_Gigabit_Ethernet_NIC%2C_PCI_Express_x1_card.jpg/220px-An_Intel_82574L_Gigabit_Ethernet_NIC%2C_PCI_Express_x1_card.jpg" decoding="async" width="220" height="165" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/2/24/An_Intel_82574L_Gigabit_Ethernet_NIC%2C_PCI_Express_x1_card.jpg/330px-An_Intel_82574L_Gigabit_Ethernet_NIC%2C_PCI_Express_x1_card.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/2/24/An_Intel_82574L_Gigabit_Ethernet_NIC%2C_PCI_Express_x1_card.jpg/440px-An_Intel_82574L_Gigabit_Ethernet_NIC%2C_PCI_Express_x1_card.jpg 2x" data-file-width="1280" data-file-height="960" /></a><figcaption><a href="/wiki/Intel" title="Intel">Intel</a> 82574L Gigabit Ethernet <a href="/wiki/Placa_de_rede" title="Placa de rede">NIC</a>, uma placa PCI Express x1</figcaption></figure>
<figure class="mw-default-size mw-halign-right" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:SATA_6_Gbit-s_controller,_in_form_of_a_PCI_Express_card.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/3/3d/SATA_6_Gbit-s_controller%2C_in_form_of_a_PCI_Express_card.jpg/220px-SATA_6_Gbit-s_controller%2C_in_form_of_a_PCI_Express_card.jpg" decoding="async" width="220" height="165" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/3/3d/SATA_6_Gbit-s_controller%2C_in_form_of_a_PCI_Express_card.jpg/330px-SATA_6_Gbit-s_controller%2C_in_form_of_a_PCI_Express_card.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/3/3d/SATA_6_Gbit-s_controller%2C_in_form_of_a_PCI_Express_card.jpg/440px-SATA_6_Gbit-s_controller%2C_in_form_of_a_PCI_Express_card.jpg 2x" data-file-width="1280" data-file-height="960" /></a><figcaption>Um controlador <a href="/wiki/Serial_ATA#SATA_3.0_Gbit/s" title="Serial ATA">SATA 3.0</a> baseado em <a href="/wiki/Marvell_Technology_Group" title="Marvell Technology Group">Marvell</a>, como uma placa PCI Express x1</figcaption></figure>
<p>O PCI Express opera em aplicativos de consumo, servidor e industriais, como uma interconexão no nível da placa-mãe (para conectar periféricos montados na placa-mãe), uma interconexão de backplane passiva e uma interface de <a href="/wiki/Placa_de_expans%C3%A3o" title="Placa de expansão">placa de expansão</a> para placas adicionais.
</p><p>Em praticamente todos os PCs modernos (a partir de 2012), de laptops e desktops de consumo a servidores de dados corporativos, o barramento PCIe serve como a principal interconexão no nível da placa-mãe, conectando o processador do sistema host com periféricos integrados (ICs montados em superfície) e periféricos adicionais (placas de expansão). Na maioria desses sistemas, o barramento PCIe coexiste com um ou mais barramentos PCI legados, para compatibilidade retroativa com o grande corpo de periféricos PCI legados.
</p><p>A partir de 2013, o PCI Express substituiu o AGP como interface padrão para placas gráficas em novos sistemas. Quase todos os modelos de <a href="/wiki/Placa_de_v%C3%ADdeo" title="Placa de vídeo">placas gráficas</a> lançados desde 2010 pela AMD (ATI) e <a href="/wiki/Nvidia" title="Nvidia">Nvidia</a> usam PCI Express. A Nvidia usa a transferência de dados de alta largura de banda do PCIe para sua tecnologia <a href="/wiki/Scalable_Link_Interface" title="Scalable Link Interface">Scalable Link Interface</a> (SLI), que permite que várias placas gráficas do mesmo chipset e número de modelo sejam executadas em conjunto, permitindo maior desempenho.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup> A AMD também desenvolveu um sistema multi-GPU baseado em PCIe chamado <a href="/wiki/AMD_CrossFire" title="AMD CrossFire">CrossFire</a>.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup> AMD, Nvidia e Intel lançaram chipsets de placas-mãe que suportam até quatro slots PCIe x16, permitindo configurações de placa tri-GPU e quad-GPU.
</p>
<div class="mw-heading mw-heading3"><h3 id="GPUs_externas">GPUs externas</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=38" title="Editar secção: GPUs externas" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=38" title="Editar código-fonte da secção: GPUs externas"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Teoricamente, o PCIe externo poderia dar a um notebook o poder gráfico de um desktop, conectando um notebook a qualquer placa de vídeo PCIe de desktop (incluída em sua própria caixa externa, com fonte de alimentação e refrigeração); isso é possível com uma interface ExpressCard ou <a href="/wiki/Thunderbolt_(interface)" title="Thunderbolt (interface)">Thunderbolt</a>. Uma interface ExpressCard fornece <a href="/wiki/Bit_rate" title="Bit rate">taxas de bits</a> de 5 Gbit/s (taxa de transferência de 0,5 GB/s), enquanto uma interface Thunderbolt fornece taxas de bits de até 40 Gbit/s (taxa de transferência de 5 GB/s).
</p><p>Em 2006, a <a href="/wiki/Nvidia" title="Nvidia">Nvidia</a> desenvolveu a família de <a href="/wiki/Unidade_de_processamento_gr%C3%A1fico" title="Unidade de processamento gráfico">GPUs</a> PCIe externo Quadro Plex que pode ser usado para aplicativos gráficos avançados para o mercado profissional.<sup id="cite_ref-gxHZT_120-0" class="reference"><a href="#cite_note-gxHZT-120"><span class="cite-bracket">&#91;</span>114<span class="cite-bracket">&#93;</span></a></sup> Essas placas de vídeo requerem um slot PCI Express x8 ou x16 para a placa do lado do host, que se conecta ao Plex por meio de um VHDCI transportando oito pistas PCIe.<sup id="cite_ref-zJYg8_121-0" class="reference"><a href="#cite_note-zJYg8-121"><span class="cite-bracket">&#91;</span>115<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 2008, a AMD anunciou a tecnologia ATI XGP, baseada em um sistema de cabeamento proprietário que é compatível com transmissões de sinal PCIe x8.<sup id="cite_ref-HgxXj_122-0" class="reference"><a href="#cite_note-HgxXj-122"><span class="cite-bracket">&#91;</span>116<span class="cite-bracket">&#93;</span></a></sup> Este conector está disponível nos notebooks Fujitsu Amilo e Acer Ferrari One. A Fujitsu lançou seu gabinete AMILO GraphicBooster para XGP logo em seguida.<sup id="cite_ref-WHU07_123-0" class="reference"><a href="#cite_note-WHU07-123"><span class="cite-bracket">&#91;</span>117<span class="cite-bracket">&#93;</span></a></sup> Por volta de 2010, a Acer lançou o dock gráfico Dynavivid para XGP.<sup id="cite_ref-mvR09_124-0" class="reference"><a href="#cite_note-mvR09-124"><span class="cite-bracket">&#91;</span>118<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 2010, foram introduzidos hubs de placas externas que podem se conectar a um laptop ou desktop por meio de um slot PCI ExpressCard. Esses hubs podem aceitar placas gráficas de tamanho normal. Exemplos incluem MSI GUS,<sup id="cite_ref-ZAJ0y_125-0" class="reference"><a href="#cite_note-ZAJ0y-125"><span class="cite-bracket">&#91;</span>119<span class="cite-bracket">&#93;</span></a></sup> ViDock da Village Instrument,<sup id="cite_ref-J5UtH_126-0" class="reference"><a href="#cite_note-J5UtH-126"><span class="cite-bracket">&#91;</span>120<span class="cite-bracket">&#93;</span></a></sup> Asus XG Station, adaptador Bplus PE4H V3.2,<sup id="cite_ref-jWWJt_127-0" class="reference"><a href="#cite_note-jWWJt-127"><span class="cite-bracket">&#91;</span>121<span class="cite-bracket">&#93;</span></a></sup> bem como dispositivos DIY mais improvisados.<sup id="cite_ref-ERk1e_128-0" class="reference"><a href="#cite_note-ERk1e-128"><span class="cite-bracket">&#91;</span>122<span class="cite-bracket">&#93;</span></a></sup> No entanto, essas soluções são limitadas pelo tamanho (geralmente apenas x1) e pela versão do slot PCIe disponível em um laptop.
</p><p>A interface Intel Thunderbolt forneceu uma nova opção para conectar-se a uma placa PCIe externamente. A Magma lançou o ExpressBox 3T, que pode conter até três placas PCIe (duas em x8 e uma em x4).<sup id="cite_ref-CvJwZ_129-0" class="reference"><a href="#cite_note-CvJwZ-129"><span class="cite-bracket">&#91;</span>123<span class="cite-bracket">&#93;</span></a></sup> A MSI também lançou o Thunderbolt GUS II, um chassi PCIe dedicado para placas de vídeo.<sup id="cite_ref-OLzu7_130-0" class="reference"><a href="#cite_note-OLzu7-130"><span class="cite-bracket">&#91;</span>124<span class="cite-bracket">&#93;</span></a></sup> Outros produtos como o Echo Express da Sonnet<sup id="cite_ref-5LOrR_131-0" class="reference"><a href="#cite_note-5LOrR-131"><span class="cite-bracket">&#91;</span>125<span class="cite-bracket">&#93;</span></a></sup> e o mLink da mLogic são chassis Thunderbolt PCIe em um formato menor.<sup id="cite_ref-apXPa_132-0" class="reference"><a href="#cite_note-apXPa-132"><span class="cite-bracket">&#91;</span>126<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 2017, foram introduzidos hubs de placas externas com mais recursos, como o Razer Core, que possui uma interface PCIe x16 completa.<sup id="cite_ref-PXbHS_133-0" class="reference"><a href="#cite_note-PXbHS-133"><span class="cite-bracket">&#91;</span>127<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading3"><h3 id="Dispositivos_de_armazenamento">Dispositivos de armazenamento</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=39" title="Editar secção: Dispositivos de armazenamento" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=39" title="Editar código-fonte da secção: Dispositivos de armazenamento"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<figure class="mw-default-size" typeof="mw:File/Thumb"><a href="/wiki/Ficheiro:PCIe_card_full_height.jpg" class="mw-file-description"><img src="//upload.wikimedia.org/wikipedia/commons/thumb/a/ae/PCIe_card_full_height.jpg/250px-PCIe_card_full_height.jpg" decoding="async" width="220" height="155" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/a/ae/PCIe_card_full_height.jpg/330px-PCIe_card_full_height.jpg 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/a/ae/PCIe_card_full_height.jpg/500px-PCIe_card_full_height.jpg 2x" data-file-width="2569" data-file-height="1811" /></a><figcaption>Um <a href="/wiki/Unidade_de_estado_s%C3%B3lido" title="Unidade de estado sólido">SSD</a> <a href="/wiki/OCZ" title="OCZ">OCZ</a> RevoDrive, uma placa PCI Express x4 de altura completa</figcaption></figure>
<link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69811361" /><div role="note" class="hatnote navigation-not-searchable">Ver também: <a href="/wiki/NVM_Express" title="NVM Express">NVM Express</a></div>
<p>O protocolo PCI Express pode ser usado como interface de dados para dispositivos de <a href="/wiki/Mem%C3%B3ria_flash" title="Memória flash">memória flash</a>, como cartões de memória e <a href="/wiki/Unidade_de_estado_s%C3%B3lido" title="Unidade de estado sólido">unidades de estado sólido</a> (SSDs).
</p><p>O cartão XQD é um formato de cartão de memória que utiliza PCI Express, desenvolvido pela CompactFlash Association, com taxas de transferência de até 1 GB/s.<sup id="cite_ref-49Gx4_134-0" class="reference"><a href="#cite_note-49Gx4-134"><span class="cite-bracket">&#91;</span>128<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Muitos SSDs de classe empresarial de alto desempenho são projetados como placas controladoras PCI Express RAID.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup> Antes do NVMe ser padronizado, muitas dessas placas utilizavam interfaces proprietárias e drivers personalizados para se comunicar com o sistema operacional; eles tinham taxas de transferência muito mais altas (mais de 1 GB/s) e IOPS (mais de um milhão de operações de E/S por segundo) quando comparados aos drives Serial ATA ou <a href="/wiki/Serial_Attached_SCSI" title="Serial Attached SCSI">SAS</a>.<sup class="noprint Inline-Template" style="color:gray;white-space:nowrap;">&#91;<i><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo#Números,_datas_e_quantias" title="Wikipédia:Livro de estilo"><span title="O texto é vago quanto a especificação de mudanças em quantidade">quanto?</span></a></i>&#93;</sup><sup id="cite_ref-P3Feb_135-0" class="reference"><a href="#cite_note-P3Feb-135"><span class="cite-bracket">&#91;</span>129<span class="cite-bracket">&#93;</span></a></sup><sup id="cite_ref-NeWKh_136-0" class="reference"><a href="#cite_note-NeWKh-136"><span class="cite-bracket">&#91;</span>130<span class="cite-bracket">&#93;</span></a></sup> Por exemplo, em 2011, a OCZ e a Marvell co-desenvolveram um controlador de unidade de estado sólido PCI Express nativo para um slot PCI Express 3.0 x16 com capacidade máxima de 12 TB e desempenho de transferências sequenciais de até 7,2 GB/s e até 2,52 milhões de IOPS em transferências aleatórias.<sup id="cite_ref-VLf63_137-0" class="reference"><a href="#cite_note-VLf63-137"><span class="cite-bracket">&#91;</span>131<span class="cite-bracket">&#93;</span></a></sup>
</p><p>SATA Express era uma interface para conectar SSDs através de portas compatíveis com SATA, opcionalmente fornecendo várias pistas PCI Express como uma conexão PCI Express pura para o dispositivo de armazenamento conectado.<sup id="cite_ref-ymSig_138-0" class="reference"><a href="#cite_note-ymSig-138"><span class="cite-bracket">&#91;</span>132<span class="cite-bracket">&#93;</span></a></sup> <a href="/wiki/M.2" title="M.2">M.2</a> é uma especificação para <a href="/wiki/Placa_de_expans%C3%A3o" title="Placa de expansão">placas de expansão</a> de computador montadas internamente e conectores associados, que também usa várias pistas PCI Express.<sup id="cite_ref-SNLQe_139-0" class="reference"><a href="#cite_note-SNLQe-139"><span class="cite-bracket">&#91;</span>133<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Os dispositivos de armazenamento PCI Express podem implementar a interface lógica <a href="/wiki/Advanced_Host_Controller_Interface" title="Advanced Host Controller Interface">AHCI</a> para compatibilidade com versões anteriores e a interface lógica <a href="/wiki/NVM_Express" title="NVM Express">NVM Express</a> para operações de E/S muito mais rápidas, fornecidas pela utilização do paralelismo interno oferecido por esses dispositivos. SSDs de classe empresarial também podem implementar SCSI sobre PCI Express.<sup id="cite_ref-FJvMX_140-0" class="reference"><a href="#cite_note-FJvMX-140"><span class="cite-bracket">&#91;</span>134<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading3"><h3 id="Interconexão_de_cluster"><span id="Interconex.C3.A3o_de_cluster"></span>Interconexão de cluster</h3><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=40" title="Editar secção: Interconexão de cluster" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=40" title="Editar código-fonte da secção: Interconexão de cluster"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Certos aplicativos de <a href="/wiki/Centro_de_processamento_de_dados" title="Centro de processamento de dados">data center</a> (como grandes <a href="/wiki/Cluster" title="Cluster">clusters de computador</a>) exigem o uso de interconexões de fibra óptica devido às limitações de distância inerentes ao cabeamento de cobre. Normalmente, um padrão orientado à rede, como Ethernet ou <a href="/wiki/Fibre_Channel" class="mw-redirect" title="Fibre Channel">Fibre Channel</a>, é suficiente para esses aplicativos, mas em alguns casos a sobrecarga introduzida por protocolos <a href="/wiki/Encaminhamento" title="Encaminhamento">roteáveis</a> ​​é indesejável e é necessária uma interconexão de nível inferior, como InfiniBand, RapidIO ou NUMAlink. Padrões de barramento local como PCIe e <a href="/wiki/HyperTransport" title="HyperTransport">HyperTransport</a> podem, em princípio, ser usados ​​para esse fim,<sup id="cite_ref-YUum6_141-0" class="reference"><a href="#cite_note-YUum6-141"><span class="cite-bracket">&#91;</span>135<span class="cite-bracket">&#93;</span></a></sup> mas a partir de 2015, as soluções estão disponíveis apenas em fornecedores de nicho, como Dolphin ICS e TTTech Auto.
</p>
<div class="mw-heading mw-heading2"><h2 id="Procolos_concorrentes">Procolos concorrentes</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=41" title="Editar secção: Procolos concorrentes" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=41" title="Editar código-fonte da secção: Procolos concorrentes"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>Outros padrões de comunicação baseados em arquiteturas seriais de alta largura de banda incluem InfiniBand, RapidIO, <a href="/wiki/HyperTransport" title="HyperTransport">HyperTransport</a>, <a href="/wiki/Intel_QuickPath_Interconnect" title="Intel QuickPath Interconnect">Intel QuickPath Interconnect</a> e Mobile Industry Processor Interface (MIPI). As diferenças são baseadas nas compensações entre flexibilidade e extensibilidade versus latência e sobrecarga. Por exemplo, tornar o sistema hot-pluggable, como no Infiniband, mas não no PCI Express, requer que o software rastreie alterações na topologia da rede.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup>
</p><p>Outro exemplo é tornar os pacotes mais curtos para diminuir a latência (como é necessário se um barramento deve operar como uma interface de memória). Pacotes menores significam que os cabeçalhos dos pacotes consomem uma porcentagem maior do pacote, diminuindo assim a largura de banda efetiva. Exemplos de protocolos de barramento projetados para essa finalidade são RapidIO e HyperTransport.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup>
</p><p>O PCI Express fica em algum lugar no meio, direcionado por design como uma interconexão de sistema (barramento local) em vez de uma interconexão de dispositivos ou protocolo de rede roteado. Além disso, seu objetivo de design de transparência de software restringe o protocolo e aumenta um pouco sua latência.<span style="color:gray"><sup>&#91;</sup></span><sup><a href="/wiki/Wikip%C3%A9dia:Livro_de_estilo/Cite_as_fontes" title="Wikipédia:Livro de estilo/Cite as fontes"><span title="Esta afirmação precisa de uma referência para confirmá-la." style="color:gray"><i>carece&#160;de fontes</i></span></a><span class="printfooter">?</span><span style="color:gray">&#93;</span></sup>
</p><p>Atrasos nas implementações do PCIe 4.0 levaram ao consórcio Gen-Z, ao esforço CCIX e a uma Coherent Accelerator Processor Interface (CAPI) aberta, todos anunciados até o final de 2016.<sup id="cite_ref-1Jwlv_142-0" class="reference"><a href="#cite_note-1Jwlv-142"><span class="cite-bracket">&#91;</span>136<span class="cite-bracket">&#93;</span></a></sup>
</p><p>Em 11 de março de 2019, a Intel apresentou o Compute Express Link (CXL), um novo barramento de interconexão, baseado na infraestrutura de camada física PCI Express 5.0. Os promotores iniciais da especificação CXL incluíam: <a href="/wiki/Alibaba_Group" title="Alibaba Group">Alibaba</a>, <a href="/wiki/Cisco_Systems" title="Cisco Systems">Cisco</a>, <a href="/wiki/Dell_EMC" title="Dell EMC">Dell EMC</a>, <a href="/wiki/Facebook" title="Facebook">Facebook</a>, <a href="/wiki/Google" title="Google">Google</a>, <a href="/wiki/Hewlett_Packard_Enterprise" title="Hewlett Packard Enterprise">HPE</a>, <a href="/wiki/Huawei" title="Huawei">Huawei</a>, <a href="/wiki/Intel" title="Intel">Intel</a> e <a href="/wiki/Microsoft" title="Microsoft">Microsoft</a>.<sup id="cite_ref-aJ00L_143-0" class="reference"><a href="#cite_note-aJ00L-143"><span class="cite-bracket">&#91;</span>137<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading2"><h2 id="Lista_de_integradores">Lista de integradores</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=42" title="Editar secção: Lista de integradores" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=42" title="Editar código-fonte da secção: Lista de integradores"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<p>A Lista de Integradores PCI-SIG lista produtos feitos por empresas membros do PCI-SIG que passaram nos testes de conformidade. A lista inclui switches, bridges, NICs, SSDs, etc.<sup id="cite_ref-9ps7Q_144-0" class="reference"><a href="#cite_note-9ps7Q-144"><span class="cite-bracket">&#91;</span>138<span class="cite-bracket">&#93;</span></a></sup>
</p>
<div class="mw-heading mw-heading2"><h2 id="Ver_também"><span id="Ver_tamb.C3.A9m"></span>Ver também</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=43" title="Editar secção: Ver também" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=43" title="Editar código-fonte da secção: Ver também"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<style data-mw-deduplicate="TemplateStyles:r68419554">.mw-parser-output .portalbox{float:right;padding:0;margin:0.5em 0;display:table;box-sizing:border-box;max-width:175px;list-style:none}.mw-parser-output .portalborder{border:1px solid var(--border-color-base,#a2a9b1);padding:0.1em;background:var(--background-color-neutral-subtle,#f8f9fa)}.mw-parser-output .portalbox.tleft{margin:0.5em 1em 0.5em 0}.mw-parser-output .portalbox.tright{margin:0.5em 0 0.5em 1em}.mw-parser-output .portalbox>ul{display:table;box-sizing:border-box;max-width:175px;font-size:85%;line-height:110%;font-style:italic;font-weight:bold}.mw-parser-output .portalbox>ul>li{display:table-row}.mw-parser-output .portalbox>ul>li>span:first-child{display:table-cell;padding:0.2em;vertical-align:middle;text-align:center}.mw-parser-output .portalbox>ul>li>span:last-child{display:table-cell;padding:0.2em 0.2em 0.2em 0.3em;vertical-align:middle}</style><div role="navigation" aria-label="Portals" class="noprint plainlist portalbox portalborder tright">
<ul>
<li><span><span class="noviewer" typeof="mw:File"><span><img alt="" src="//upload.wikimedia.org/wikipedia/commons/thumb/e/e7/Lm317_front.png/32px-Lm317_front.png" decoding="async" width="32" height="10" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/e/e7/Lm317_front.png/48px-Lm317_front.png 1.5x, //upload.wikimedia.org/wikipedia/commons/thumb/e/e7/Lm317_front.png/64px-Lm317_front.png 2x" data-file-width="767" data-file-height="246" /></span></span></span><span><a href="/wiki/Portal:Eletr%C3%B4nica" title="Portal:Eletrônica">Portal da eletrônica</a></span></li></ul></div>
<ul><li><a href="/wiki/Peripheral_Component_Interconnect" title="Peripheral Component Interconnect">Peripheral Component Interconnect</a></li></ul>
<h2 id="Notas" style="cursor: help;" title="Esta seção foi configurada para não ser editável diretamente. Edite a página toda ou a seção anterior em vez disso.">Notas</h2>
<div class="reflist" style="list-style-type: decimal;"><div class="mw-references-wrap"><ol class="references">
<li id="cite_note-1"><span class="mw-cite-backlink"><a href="#cite_ref-1">↑</a></span> <span class="reference-text">Os switches podem criar vários endpoints de um para permitir o compartilhamento com vários dispositivos.</span>
</li>
</ol></div></div>
<div class="reflist" style="list-style-type: lower-alpha;"><div class="mw-references-wrap"><ol class="references">
<li id="cite_note-55"><span class="mw-cite-backlink"><a href="#cite_ref-55">↑</a></span> <span class="reference-text">O conector de alimentação Serial ATA da placa está presente porque as portas USB 3.0 requerem mais energia do que o barramento PCI Express pode fornecer. Mais frequentemente, um conector de alimentação Molex de 4 pinos é usado.</span>
</li>
</ol></div></div>
<h2 id="Referências" style="cursor: help;" title="Esta seção foi configurada para não ser editável diretamente. Edite a página toda ou a seção anterior em vez disso."><span id="Refer.C3.AAncias"></span>Referências</h2>
<div class="reflist" style="list-style-type: decimal;"><div class="mw-references-wrap mw-references-columns"><ol class="references">
<li id="cite_note-s5NDG-2"><span class="mw-cite-backlink"><a href="#cite_ref-s5NDG_2-0">↑</a></span> <span class="reference-text"><cite class="citation book">Mayhew, D.; Krishnan, V. (Agosto de 2003). «PCI express and advanced switching: Evolutionary path to building next generation interconnects». <i>11th Symposium on High Performance Interconnects, 2003. Proceedings</i>. [S.l.: s.n.] pp.&#160;21–29. <a href="/wiki/International_Standard_Book_Number" title="International Standard Book Number">ISBN</a>&#160;<a href="/wiki/Especial:Fontes_de_livros/0-7695-2012-X" title="Especial:Fontes de livros/0-7695-2012-X">0-7695-2012-X</a>. <a href="/wiki/Digital_object_identifier" title="Digital object identifier">doi</a>:<a rel="nofollow" class="external text" href="https://dx.doi.org/10.1109%2FCONECT.2003.1231473">10.1109/CONECT.2003.1231473</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+express+and+advanced+switching%3A+Evolutionary+path+to+building+next+generation+interconnects&amp;rft.au=Krishnan%2C+V.&amp;rft.aufirst=D.&amp;rft.aulast=Mayhew&amp;rft.btitle=11th+Symposium+on+High+Performance+Interconnects%2C+2003.+Proceedings.&amp;rft.date=2003-08&amp;rft.genre=bookitem&amp;rft.isbn=0-7695-2012-X&amp;rft.pages=21-29&amp;rft_id=info%3Adoi%2F10.1109%2FCONECT.2003.1231473&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-DQmzv-3"><span class="mw-cite-backlink"><a href="#cite_ref-DQmzv_3-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.pcmag.com/encyclopedia/term/48998/pci-express">«Definition of PCI Express»</a>. <i>PCMag</i>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20160306154603/http://www.pcmag.com/encyclopedia/term/48998/pci-express">Cópia arquivada em 6 de março de 2016</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Definition+of+PCI+Express&amp;rft.genre=unknown&amp;rft.jtitle=PCMag&amp;rft_id=https%3A%2F%2Fwww.pcmag.com%2Fencyclopedia%2Fterm%2F48998%2Fpci-express&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-gf9Lm-4"><span class="mw-cite-backlink"><a href="#cite_ref-gf9Lm_4-0">↑</a></span> <span class="reference-text"><cite class="citation web">Zhang, Yanmin; Nguyen, T Long (Junho 2007). <a rel="nofollow" class="external text" href="https://web.archive.org/web/20160310074031/https://ols.fedoraproject.org/OLS/Reprints-2007/zhang-Reprint.pdf">«Enable PCI Express Advanced Error Reporting in the Kernel»</a> <span style="font-size:85%;">(PDF)</span>. <i>Proceedings of the Linux Symposium</i>. Fedora project<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="https://ols.fedoraproject.org/OLS/Reprints-2007/zhang-Reprint.pdf">original</a> <span style="font-size:85%;">(PDF)</span> em 10 de março de 2016</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Enable+PCI+Express+Advanced+Error+Reporting+in+the+Kernel&amp;rft.au=Nguyen%2C+T+Long&amp;rft.aufirst=Yanmin&amp;rft.aulast=Zhang&amp;rft.date=2007-06&amp;rft.genre=unknown&amp;rft.jtitle=Proceedings+of+the+Linux+Symposium&amp;rft_id=http%3A%2F%2Fols.fedoraproject.org%2FOLS%2FReprints-2007%2Fzhang-Reprint.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-sxOen-5"><span class="mw-cite-backlink"><a href="#cite_ref-sxOen_5-0">↑</a></span> <span class="reference-text"><a rel="nofollow" class="external free" href="https://www.hyperstone.com">https://www.hyperstone.com</a> Flash Memory Form Factors – The Fundamentals of Reliable Flash Storage, Retrieved 19 April 2018</span>
</li>
<li id="cite_note-pcie-basics-6"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-pcie-basics_6-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-pcie-basics_6-1">b</a></b></i></sup> <sup><i><b><a href="#cite_ref-pcie-basics_6-2">c</a></b></i></sup></span> <span class="reference-text"><cite class="citation web">Ravi Budruk (21 de agosto de 2007). <a rel="nofollow" class="external text" href="https://web.archive.org/web/20140715120034/http://www.pcisig.com/developers/main/training_materials/get_document?doc_id=4e00a39acaa5c5a8ee44ebb07baba982e5972c67">«PCI Express Basics»</a>. <a href="/wiki/PCI-SIG" title="PCI-SIG">PCI-SIG</a><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.pcisig.com/developers/main/training_materials/get_document?doc_id=4e00a39acaa5c5a8ee44ebb07baba982e5972c67">original</a> <span style="font-size:85%;">(PDF)</span> em 15 de julho de 2014</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.au=Ravi+Budruk&amp;rft.btitle=PCI+Express+Basics&amp;rft.date=2007-08-21&amp;rft.genre=unknown&amp;rft.pub=PCI-SIG&amp;rft_id=http%3A%2F%2Fwww.pcisig.com%2Fdevelopers%2Fmain%2Ftraining_materials%2Fget_document%3Fdoc_id%3D4e00a39acaa5c5a8ee44ebb07baba982e5972c67&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-7"><span class="mw-cite-backlink"><a href="#cite_ref-7">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://pcguide101.com/motherboard/what-are-pcie-slots/">«What are PCIe Slots and Their Uses»</a>. PC Guide 101. 18 de maio de 2021<span class="reference-accessdate">. Consultado em 11 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=What+are+PCIe+Slots+and+Their+Uses&amp;rft.date=2021-05-18&amp;rft.genre=unknown&amp;rft.pub=PC+Guide+101&amp;rft_id=https%3A%2F%2Fpcguide101.com%2Fmotherboard%2Fwhat-are-pcie-slots%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-howstuffworks1-8"><span class="mw-cite-backlink"><a href="#cite_ref-howstuffworks1_8-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://computer.howstuffworks.com/pci-express.htm">«How PCI Express Works»</a>. <i>How Stuff Works</i>. 17 de agosto de 2005<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20091203053924/http://computer.howstuffworks.com/pci-express.htm">Cópia arquivada em 3 de dezembro de 2009</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=How+PCI+Express+Works&amp;rft.date=2005-08-17&amp;rft.genre=unknown&amp;rft.jtitle=How+Stuff+Works&amp;rft_id=http%3A%2F%2Fcomputer.howstuffworks.com%2Fpci-express.htm&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-4TrCr-9"><span class="mw-cite-backlink"><a href="#cite_ref-4TrCr_9-0">↑</a></span> <span class="reference-text"><cite class="citation">«4.2.4.9. Link Width and Lane Sequence Negotiation», <i>PCI Express Base Specification, Revision 2.1.</i>, 4 de março de 2009</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=4.2.4.9.+Link+Width+and+Lane+Sequence+Negotiation&amp;rft.btitle=PCI+Express+Base+Specification%2C+Revision+2.1.&amp;rft.date=2009-03-04&amp;rft.genre=bookitem&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-faq1-10"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-faq1_10-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-faq1_10-1">b</a></b></i></sup> <sup><i><b><a href="#cite_ref-faq1_10-2">c</a></b></i></sup></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20081113163608/http://www.pcisig.com/news_room/faqs/faq_express/">«PCI Express Architecture Frequently Asked Questions»</a>. PCI-SIG<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.pcisig.com/news_room/faqs/faq_express/">original</a> em 13 de novembro de 2008</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCI+Express+Architecture+Frequently+Asked+Questions&amp;rft.genre=unknown&amp;rft.pub=PCI-SIG&amp;rft_id=http%3A%2F%2Fwww.pcisig.com%2Fnews_room%2Ffaqs%2Ffaq_express%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-2Nt8T-11"><span class="mw-cite-backlink"><a href="#cite_ref-2Nt8T_11-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20071208162241/http://www.interfacebus.com/Design_Connector_PCI_Express.html">«PCI Express Bus»</a>. <i>Interface bus</i><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.interfacebus.com/Design_Connector_PCI_Express.html">original</a> em 8 de dezembro de 2007</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+Express+Bus&amp;rft.genre=unknown&amp;rft.jtitle=Interface+bus&amp;rft_id=http%3A%2F%2Fwww.interfacebus.com%2FDesign_Connector_PCI_Express.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-Gchhw-12"><span class="mw-cite-backlink"><a href="#cite_ref-Gchhw_12-0">↑</a></span> <span class="reference-text">32 lanes are defined by the <i>PCIe Base Specification</i> up to PCIe 5.0 but there's no card standard in the <i>PCIe Card Electromechanical Specification</i> and that lane number was never implemented.</span>
</li>
<li id="cite_note-odC7t-13"><span class="mw-cite-backlink"><a href="#cite_ref-odC7t_13-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20100105163040/http://zone.ni.com/devzone/cda/tut/p/id/3767">«PCI Express – An Overview of the PCI Express Standard»</a>. <i>Developer Zone</i>. National Instruments. 13 de agosto de 2009<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://zone.ni.com/devzone/cda/tut/p/id/3767">original</a> em 5 de janeiro de 2010</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+Express+%93+An+Overview+of+the+PCI+Express+Standard&amp;rft.date=2009-08-13&amp;rft.genre=unknown&amp;rft.jtitle=Developer+Zone&amp;rft_id=http%3A%2F%2Fzone.ni.com%2Fdevzone%2Fcda%2Ftut%2Fp%2Fid%2F3767&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-P7MD8-14"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-P7MD8_14-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-P7MD8_14-1">b</a></b></i></sup></span> <span class="reference-text"><cite class="citation web">Qazi, Atif. <a rel="nofollow" class="external text" href="https://pcgearlab.com/motherboard/what-are-pcie-slots/">«What are PCIe Slots?»</a>. <i>PC Gear Lab</i><span class="reference-accessdate">. Consultado em 8 de abril de 2020</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=What+are+PCIe+Slots%3F&amp;rft.aufirst=Atif&amp;rft.aulast=Qazi&amp;rft.genre=unknown&amp;rft.jtitle=PC+Gear+Lab&amp;rft_id=https%3A%2F%2Fpcgearlab.com%2Fmotherboard%2Fwhat-are-pcie-slots%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-8AKZj-15"><span class="mw-cite-backlink"><a href="#cite_ref-8AKZj_15-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.nvmexpress.org/blog/new-pcie-form-factor-enables-greater-pcie-ssd-adoption/">«New PCIe Form Factor Enables Greater PCIe SSD Adoption»</a>. <i>NVM Express</i>. 12 de junho de 2012. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20150906180730/http://www.nvmexpress.org/blog/new-pcie-form-factor-enables-greater-pcie-ssd-adoption/">Cópia arquivada em 6 de setembro de 2015</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=New+PCIe+Form+Factor+Enables+Greater+PCIe+SSD+Adoption&amp;rft.date=2012-06-12&amp;rft.genre=unknown&amp;rft.jtitle=NVM+Express&amp;rft_id=http%3A%2F%2Fwww.nvmexpress.org%2Fblog%2Fnew-pcie-form-factor-enables-greater-pcie-ssd-adoption%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-c1yve-16"><span class="mw-cite-backlink"><a href="#cite_ref-c1yve_16-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.storagereview.com/memblaze_pblaze4_aic_nvme_ssd_review">«Memblaze PBlaze4 AIC NVMe SSD Review»</a>. <i>StorageReview</i>. 21 de dezembro de 2015</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Memblaze+PBlaze4+AIC+NVMe+SSD+Review&amp;rft.date=2015-12-21&amp;rft.genre=unknown&amp;rft.jtitle=StorageReview&amp;rft_id=http%3A%2F%2Fwww.storagereview.com%2Fmemblaze_pblaze4_aic_nvme_ssd_review&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-j6TTS-17"><span class="mw-cite-backlink"><a href="#cite_ref-j6TTS_17-0">↑</a></span> <span class="reference-text"><cite class="citation web">Fulton, Kane (20 de julho de 2015). <a rel="nofollow" class="external text" href="https://www.techradar.com/news/gaming/19-graphics-cards-that-shaped-the-future-of-gaming-1289666">«19 graphics cards that shaped the future of gaming»</a>. <i>TechRadar</i></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=19+graphics+cards+that+shaped+the+future+of+gaming&amp;rft.aufirst=Kane&amp;rft.aulast=Fulton&amp;rft.date=2015-07-20&amp;rft.genre=unknown&amp;rft.jtitle=TechRadar&amp;rft_id=https%3A%2F%2Fwww.techradar.com%2Fnews%2Fgaming%2F19-graphics-cards-that-shaped-the-future-of-gaming-1289666&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-RAreG-18"><span class="mw-cite-backlink"><a href="#cite_ref-RAreG_18-0">↑</a></span> <span class="reference-text"><cite class="citation web">Leadbetter, Richard (16 de setembro de 2020). <a rel="nofollow" class="external text" href="https://www.eurogamer.net/articles/digitalfoundry-2020-nvidia-geforce-rtx-3080-review">«Nvidia GeForce RTX 3080 review: welcome to the next level»</a>. <i><a href="/wiki/Eurogamer" title="Eurogamer">Eurogamer</a></i></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Nvidia+GeForce+RTX+3080+review%3A+welcome+to+the+next+level&amp;rft.aufirst=Richard&amp;rft.aulast=Leadbetter&amp;rft.date=2020-09-16&amp;rft.genre=unknown&amp;rft.jtitle=Eurogamer&amp;rft_id=https%3A%2F%2Fwww.eurogamer.net%2Farticles%2Fdigitalfoundry-2020-nvidia-geforce-rtx-3080-review&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-E0Tsg-19"><span class="mw-cite-backlink"><a href="#cite_ref-E0Tsg_19-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://bit-tech.net/reviews/tech/graphics/sapphire-radeon-rx-5700-xt-pulse-review/1/">«Sapphire Radeon RX 5700 XT Pulse Review | bit-tech.net»</a>. <i>bit-tech.net</i> (em inglês)<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Sapphire+Radeon+RX+5700+XT+Pulse+Review+%7C+bit-tech.net&amp;rft.genre=unknown&amp;rft.jtitle=bit-tech.net&amp;rft_id=https%3A%2F%2Fbit-tech.net%2Freviews%2Ftech%2Fgraphics%2Fsapphire-radeon-rx-5700-xt-pulse-review%2F1%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-mAt96-20"><span class="mw-cite-backlink"><a href="#cite_ref-mAt96_20-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://xfxforce.com/en-gb/Products/product-category/amd-radeon-rx-5700xt-8gb-thicc-ii-rx-57xt8dfd6">«AMD Radeon™ RX 5700 XT 8GB GDDR6 THICC II – RX-57XT8DFD6»</a>. <i>xfxforce.com</i><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20190827181339/http://xfxforce.com/en-gb/Products/product-category/amd-radeon-rx-5700xt-8gb-thicc-ii-rx-57xt8dfd6">Cópia arquivada em 27 de agosto de 2019</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=AMD+Radeon%84%A2+RX+5700+XT+8GB+GDDR6+THICC+II+%93+RX-57XT8DFD6&amp;rft.genre=unknown&amp;rft.jtitle=xfxforce.com&amp;rft_id=http%3A%2F%2Fxfxforce.com%2Fen-gb%2FProducts%2Fproduct-category%2Famd-radeon-rx-5700xt-8gb-thicc-ii-rx-57xt8dfd6&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-kk3xz-21"><span class="mw-cite-backlink"><a href="#cite_ref-kk3xz_21-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://rog.asus.com/graphics-cards/graphics-cards/rog-strix/rog-strix-rtx3080-o10g-gaming-model/spec">«ROG Strix GeForce RTX 3080 OC Edition 10GB GDDR6X &#124; Graphics Cards»</a>. <i>rog.asus.com</i></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=ROG+Strix+GeForce+RTX+3080+OC+Edition+10GB+GDDR6X+%26%23124%3B+Graphics+Cards&amp;rft.genre=unknown&amp;rft.jtitle=rog.asus.com&amp;rft_id=https%3A%2F%2Frog.asus.com%2Fgraphics-cards%2Fgraphics-cards%2Frog-strix%2Frog-strix-rtx3080-o10g-gaming-model%2Fspec&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-IM1RH-22"><span class="mw-cite-backlink"><a href="#cite_ref-IM1RH_22-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20111102042843/http://www.adexelec.com/faq.htm#pcikeys">«What is the A side, B side configuration of PCI cards»</a>. <i>Frequently Asked Questions</i>. Adex Electronics. 1998<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.adexelec.com/faq.htm#pcikeys">original</a> em 2 de novembro de 2011</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=What+is+the+A+side%2C+B+side+configuration+of+PCI+cards&amp;rft.date=1998&amp;rft.genre=unknown&amp;rft.jtitle=Frequently+Asked+Questions&amp;rft_id=http%3A%2F%2Fwww.adexelec.com%2Ffaq.htm%23pcikeys&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-PCIe_card_2-23"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-PCIe_card_2_23-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-PCIe_card_2_23-1">b</a></b></i></sup></span> <span class="reference-text"><cite class="citation"><i>PCI Express Card Electromechanical Specification Revision 2.0</i></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCI+Express+Card+Electromechanical+Specification+Revision+2.0&amp;rft.genre=book&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-vj2hg-24"><span class="mw-cite-backlink"><a href="#cite_ref-vj2hg_24-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://pcisig.com/sites/default/files/specification_documents/ECN_L1_PM_Substates_with_CLKREQ_31_May_2013_Rev10a.pdf">«L1 PM Substates with CLKREQ, Revision 1.0a»</a> <span style="font-size:85%;">(PDF)</span>. PCI-SIG<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20171026082705/https://pcisig.com/sites/default/files/specification_documents/ECN_L1_PM_Substates_with_CLKREQ_31_May_2013_Rev10a.pdf">Cópia arquivada <span style="font-size:85%;">(PDF)</span> em 26 de outubro de 2017</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=L1+PM+Substates+with+CLKREQ%2C+Revision+1.0a&amp;rft.genre=unknown&amp;rft.pub=PCI-SIG&amp;rft_id=https%3A%2F%2Fpcisig.com%2Fsites%2Fdefault%2Ffiles%2Fspecification_documents%2FECN_L1_PM_Substates_with_CLKREQ_31_May_2013_Rev10a.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-YpQVq-25"><span class="mw-cite-backlink"><a href="#cite_ref-YpQVq_25-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://pcisig.com/sites/default/files/specification_documents/Emergency%20Power%20Reduction%20Mechanism%20with%20PWRBRK%20Signal%20ECN.pdf">«Emergency Power Reduction Mechanism with PWRBRK Signal ECN»</a> <span style="font-size:85%;">(PDF)</span>. PCI-SIG<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20181109193739/https://pcisig.com/sites/default/files/specification_documents/Emergency%20Power%20Reduction%20Mechanism%20with%20PWRBRK%20Signal%20ECN.pdf">Cópia arquivada <span style="font-size:85%;">(PDF)</span> em 9 de novembro de 2018</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Emergency+Power+Reduction+Mechanism+with+PWRBRK+Signal+ECN&amp;rft.genre=unknown&amp;rft.pub=PCI-SIG&amp;rft_id=https%3A%2F%2Fpcisig.com%2Fsites%2Fdefault%2Ffiles%2Fspecification_documents%2FEmergency%2520Power%2520Reduction%2520Mechanism%2520with%2520PWRBRK%2520Signal%2520ECN.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-CEM1.1-26"><span class="mw-cite-backlink"><a href="#cite_ref-CEM1.1_26-0">↑</a></span> <span class="reference-text"><i>PCI Express Card Electromechanical Specification Revision 1.1</i></span>
</li>
<li id="cite_note-jArAO-27"><span class="mw-cite-backlink"><a href="#cite_ref-jArAO_27-0">↑</a></span> <span class="reference-text"><cite id="CITEREFSchoenborn2004" class="citation">Schoenborn, Zale (2004), <a rel="nofollow" class="external text" href="http://e2e.ti.com/cfs-file/__key/communityserver-discussions-components-files/639/7851.PCIe_5F00_designGuides.pdf#page=19"><i>Board Design Guidelines for PCI Express Architecture</i></a> <span style="font-size:85%;">(PDF)</span>, PCI-SIG, pp.&#160;19–21, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20160327185412/http://e2e.ti.com/cfs-file/__key/communityserver-discussions-components-files/639/7851.PCIe_5F00_designGuides.pdf#page=19">cópia arquivada <span style="font-size:85%;">(PDF)</span> em 27 de março de 2016</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.aufirst=Zale&amp;rft.aulast=Schoenborn&amp;rft.btitle=Board+Design+Guidelines+for+PCI+Express+Architecture&amp;rft.date=2004&amp;rft.genre=book&amp;rft.pages=19-21&amp;rft.pub=PCI-SIG&amp;rft_id=http%3A%2F%2Fe2e.ti.com%2Fcfs-file%2F&#95;_key%2Fcommunityserver-discussions-components-files%2F639%2F7851.PCIe_5F00_designGuides.pdf%23page%3D19&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-28"><span class="mw-cite-backlink"><a href="#cite_ref-28">↑</a></span> <span class="reference-text"><i>PCI Express Base Specification, Revision 1.1</i> Page 332</span>
</li>
<li id="cite_note-29"><span class="mw-cite-backlink"><a href="#cite_ref-29">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://greatpcreview.com/guides/where-does-pcie-cables-go/">«Where Does PCIe Cables Go – A Guide To Powering Graphics Cards?»</a> (em inglês). 16 de janeiro de 2022<span class="reference-accessdate">. Consultado em 15 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Where+Does+PCIe+Cables+Go+%93+A+Guide+To+Powering+Graphics+Cards%3F&amp;rft.date=2022-01-16&amp;rft.genre=unknown&amp;rft_id=https%3A%2F%2Fgreatpcreview.com%2Fguides%2Fwhere-does-pcie-cables-go%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-JuErgh-30"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-JuErgh_30-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-JuErgh_30-1">b</a></b></i></sup></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.molex.com/pdm_docs/ps/PS-45558-001-001.pdf">«Mini-Fit® PCI Express®* Wire to Board Connector System»</a> <span style="font-size:85%;">(PDF)</span><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Mini-Fit%AE+PCI+Express%AE%2A+Wire+to+Board+Connector+System&amp;rft.genre=unknown&amp;rft_id=https%3A%2F%2Fwww.molex.com%2Fpdm_docs%2Fps%2FPS-45558-001-001.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-o2GFI-31"><span class="mw-cite-backlink"><a href="#cite_ref-o2GFI_31-0">↑</a></span> <span class="reference-text"><i>PCI Express x16 Graphics 150W-ATX Specification Revision 1.0</i></span>
</li>
<li id="cite_note-uLc7Q-32"><span class="mw-cite-backlink"><a href="#cite_ref-uLc7Q_32-0">↑</a></span> <span class="reference-text"><i>PCI Express 225 W/300 W High Power Card Electromechanical Specification Revision 1.0</i></span>
</li>
<li id="cite_note-CEM3.0-33"><span class="mw-cite-backlink"><a href="#cite_ref-CEM3.0_33-0">↑</a></span> <span class="reference-text"><i>PCI Express Card Electromechanical Specification Revision 3.0</i></span>
</li>
<li id="cite_note-mcd6L-34"><span class="mw-cite-backlink"><a href="#cite_ref-mcd6L_34-0">↑</a></span> <span class="reference-text"><cite class="citation web">Yun Ling (16 de maio de 2008). <a rel="nofollow" class="external text" href="https://web.archive.org/web/20151105083550/http://kavi.pcisig.com/developers/main/training_materials/get_document?doc_id=fa4ec3357012d69821baa0856011c665ac770768">«PCIe Electromechanical Updates»</a><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://kavi.pcisig.com/developers/main/training_materials/get_document?doc_id=fa4ec3357012d69821baa0856011c665ac770768">original</a> em 5 de novembro de 2015</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.au=Yun+Ling&amp;rft.btitle=PCIe+Electromechanical+Updates&amp;rft.date=2008-05-16&amp;rft.genre=unknown&amp;rft_id=http%3A%2F%2Fkavi.pcisig.com%2Fdevelopers%2Fmain%2Ftraining_materials%2Fget_document%3Fdoc_id%3Dfa4ec3357012d69821baa0856011c665ac770768&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-DmwJz-36"><span class="mw-cite-backlink"><a href="#cite_ref-DmwJz_36-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.hwtools.net/Adapter/MP1.html">«MP1: Mini PCI Express / PCI Express Adapter»</a>. <i>hwtools.net</i>. 18 de julho de 2014<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20141003233055/http://www.hwtools.net/Adapter/MP1.html">Cópia arquivada em 3 de outubro de 2014</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=MP1%3A+Mini+PCI+Express+%2F+PCI+Express+Adapter&amp;rft.date=2014-07-18&amp;rft.genre=unknown&amp;rft.jtitle=hwtools.net&amp;rft_id=http%3A%2F%2Fwww.hwtools.net%2FAdapter%2FMP1.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-5xxpo-37"><span class="mw-cite-backlink"><a href="#cite_ref-5xxpo_37-0">↑</a></span> <span class="reference-text"><cite class="citation news"><a rel="nofollow" class="external text" href="http://forum.notebookreview.com/lenovo-ibm/574993-msata-faq-basic-primer.html">«mSATA FAQ: A Basic Primer»</a>. Notebook review. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20120212164949/http://forum.notebookreview.com/lenovo-ibm/574993-msata-faq-basic-primer.html">Cópia arquivada em 12 de fevereiro de 2012</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=mSATA+FAQ%3A+A+Basic+Primer&amp;rft.genre=article&amp;rft_id=http%3A%2F%2Fforum.notebookreview.com%2Flenovo-ibm%2F574993-msata-faq-basic-primer.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-EeePC-38"><span class="mw-cite-backlink"><a href="#cite_ref-EeePC_38-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://beta.ivancover.com/wiki/index.php/Eee_PC_Research">«Eee PC Research»</a>. <i>ivc</i> (wiki)<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20100330035948/http://beta.ivancover.com/wiki/index.php/Eee_PC_Research">Cópia arquivada em 30 de março de 2010</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Eee+PC+Research&amp;rft.genre=unknown&amp;rft.jtitle=ivc&amp;rft_id=http%3A%2F%2Fbeta.ivancover.com%2Fwiki%2Findex.php%2FEee_PC_Research&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-xpI66-39"><span class="mw-cite-backlink"><a href="#cite_ref-xpI66_39-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.intel.com/support/motherboards/desktop/sb/CS-032415.htm?wapkw=032415">«Desktop Board Solid-state drive (SSD) compatibility»</a>. <a href="/wiki/Intel" title="Intel">Intel</a>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20160102233130/http://www.intel.com/support/motherboards/desktop/sb/CS-032415.htm?wapkw=032415">Cópia arquivada em 2 de janeiro de 2016</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Desktop+Board+Solid-state+drive+%28SSD%29+compatibility&amp;rft.genre=unknown&amp;rft.pub=Intel&amp;rft_id=http%3A%2F%2Fwww.intel.com%2Fsupport%2Fmotherboards%2Fdesktop%2Fsb%2FCS-032415.htm%3Fwapkw%3D032415&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-oL68r-40"><span class="mw-cite-backlink"><a href="#cite_ref-oL68r_40-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.dell.com/support/article/en-us/sln301626/how-to-distinguish-the-differences-between-m-2-cards?lang=en">«How to distinguish the differences between M.2 cards | Dell US»</a>. <i>www.dell.com</i><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=How+to+distinguish+the+differences+between+M.2+cards+%7C+Dell+US&amp;rft.genre=unknown&amp;rft.jtitle=www.dell.com&amp;rft_id=https%3A%2F%2Fwww.dell.com%2Fsupport%2Farticle%2Fen-us%2Fsln301626%2Fhow-to-distinguish-the-differences-between-m-2-cards%3Flang%3Den&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-pcie_cabling1.0-41"><span class="mw-cite-backlink"><a href="#cite_ref-pcie_cabling1.0_41-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.pcisig.com/specifications/pciexpress/pcie_cabling1.0/">«PCI Express External Cabling 1.0 Specification»</a><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20070210055546/http://www.pcisig.com/specifications/pciexpress/pcie_cabling1.0/">Cópia arquivada em 10 de fevereiro de 2007</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCI+Express+External+Cabling+1.0+Specification&amp;rft.genre=unknown&amp;rft_id=http%3A%2F%2Fwww.pcisig.com%2Fspecifications%2Fpciexpress%2Fpcie_cabling1.0%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-ZTXPi-42"><span class="mw-cite-backlink"><a href="#cite_ref-ZTXPi_42-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20131126064157/http://www.pcisig.com/news_room/news/press_release/02_07_07">«PCI Express External Cabling Specification Completed by PCI-SIG»</a>. PCI SIG. 7 de fevereiro de 2007<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.pcisig.com/news_room/news/press_release/02_07_07">original</a> em 26 de novembro de 2013</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCI+Express+External+Cabling+Specification+Completed+by+PCI-SIG&amp;rft.date=2007-02-07&amp;rft.genre=unknown&amp;rft.pub=PCI+SIG&amp;rft_id=http%3A%2F%2Fwww.pcisig.com%2Fnews_room%2Fnews%2Fpress_release%2F02_07_07&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-OCuLink2-43"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-OCuLink2_43-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-OCuLink2_43-1">b</a></b></i></sup> <sup><i><b><a href="#cite_ref-OCuLink2_43-2">c</a></b></i></sup></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20170313215047/http://www.connectortips.com/oculink-connectors-cables-support-new-pcie-standard/">«OCuLink connectors and cables support new PCIe standard»</a>. <i>www.connectortips.com</i>. Arquivado do <a rel="nofollow" class="external text" href="https://www.connectortips.com/oculink-connectors-cables-support-new-pcie-standard/">original</a> em 13 de março de 2017</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=OCuLink+connectors+and+cables+support+new+PCIe+standard&amp;rft.genre=unknown&amp;rft.jtitle=www.connectortips.com&amp;rft_id=https%3A%2F%2Fwww.connectortips.com%2Foculink-connectors-cables-support-new-pcie-standard%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-6MiK5-44"><span class="mw-cite-backlink"><a href="#cite_ref-6MiK5_44-0">↑</a></span> <span class="reference-text"><cite class="citation web">Mokosiy, Vitaliy (9 de outubro de 2020). <a rel="nofollow" class="external text" href="https://mokosiy.medium.com/untangling-terms-m-2-nvme-usb-c-sas-pcie-6599c044f38e">«Untangling terms: M.2, NVMe, USB-C, SAS, PCIe, U.2, OCuLink»</a>. <i>Medium</i> (em inglês)<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Untangling+terms%3A+M.2%2C+NVMe%2C+USB-C%2C+SAS%2C+PCIe%2C+U.2%2C+OCuLink&amp;rft.aufirst=Vitaliy&amp;rft.aulast=Mokosiy&amp;rft.date=2020-10-09&amp;rft.genre=unknown&amp;rft.jtitle=Medium&amp;rft_id=https%3A%2F%2Fmokosiy.medium.com%2Funtangling-terms-m-2-nvme-usb-c-sas-pcie-6599c044f38e&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-osiit-45"><span class="mw-cite-backlink"><a href="#cite_ref-osiit_45-0">↑</a></span> <span class="reference-text"><cite class="citation"><a rel="nofollow" class="external text" href="http://www.edn.com/design/pc-board/4423319/Get-ready-for-M-PCIe-testing">«Get ready for M-PCIe testing»</a>, <i>PC board design</i>, EDN</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Get+ready+for+M-PCIe+testing&amp;rft.btitle=PC+board+design&amp;rft.genre=bookitem&amp;rft.pub=EDN&amp;rft_id=http%3A%2F%2Fwww.edn.com%2Fdesign%2Fpc-board%2F4423319%2FGet-ready-for-M-PCIe-testing&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-PoRghEr-46"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-PoRghEr_46-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-PoRghEr_46-1">b</a></b></i></sup></span> <span class="reference-text"><cite class="citation"><a rel="nofollow" class="external text" href="https://www.theregister.co.uk/Print/2013/09/13/pci_sig_discusses_m_pcie_oculink_and_fourth_gen_pcie/">«PCI SIG discusses M‐PCIe oculink &amp; 4th gen PCIe»</a>, <a href="/wiki/United_Kingdom" class="mw-redirect" title="United Kingdom">UK</a>, <i>The Register</i>, 13 de setembro de 2013, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20170629201006/http://www.theregister.co.uk/Print/2013/09/13/pci_sig_discusses_m_pcie_oculink_and_fourth_gen_pcie/">cópia arquivada em 29 de junho de 2017</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+SIG+discusses+M%90PCIe+oculink+%26+4th+gen+PCIe&amp;rft.date=2013-09-13&amp;rft.genre=article&amp;rft.jtitle=The+Register&amp;rft_id=https%3A%2F%2Fwww.theregister.co.uk%2FPrint%2F2013%2F09%2F13%2Fpci_sig_discusses_m_pcie_oculink_and_fourth_gen_pcie%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-faq4-47"><span class="mw-cite-backlink"><a href="#cite_ref-faq4_47-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.pcisig.com/news_room/faqs/FAQ_PCI_Express_4.0/#EQ3">«PCI Express 4.0 Frequently Asked Questions»</a>. <i>pcisig.com</i>. PCI-SIG<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20140518224913/http://www.pcisig.com/news_room/faqs/FAQ_PCI_Express_4.0/#EQ3">Cópia arquivada em 18 de maio de 2014</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+Express+4.0+Frequently+Asked+Questions&amp;rft.genre=unknown&amp;rft.jtitle=pcisig.com&amp;rft_id=http%3A%2F%2Fwww.pcisig.com%2Fnews_room%2Ffaqs%2FFAQ_PCI_Express_4.0%2F%23EQ3&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-faq3-48"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-faq3_48-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-faq3_48-1">b</a></b></i></sup> <sup><i><b><a href="#cite_ref-faq3_48-2">c</a></b></i></sup></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.pcisig.com/news_room/faqs/pcie3.0_faq/#EQ2">«PCI Express 3.0 Frequently Asked Questions»</a>. <i>pcisig.com</i>. PCI-SIG<span class="reference-accessdate">. Consultado em 1 de maio de 2014</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20140201172536/http://www.pcisig.com/news_room/faqs/pcie3.0_faq/#EQ2">Cópia arquivada em 1 de fevereiro de 2014</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+Express+3.0+Frequently+Asked+Questions&amp;rft.genre=unknown&amp;rft.jtitle=pcisig.com&amp;rft_id=http%3A%2F%2Fwww.pcisig.com%2Fnews_room%2Ffaqs%2Fpcie3.0_faq%2F%23EQ2&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-HroAC-52"><span class="mw-cite-backlink"><a href="#cite_ref-HroAC_52-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.tmworld.com/electronics-news/4380071/What-does-GT-s-mean-anyway-">«What does GT/s mean, anyway?»</a>. <i>TM World</i><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20120814002641/http://www.tmworld.com/electronics-news/4380071/What-does-GT-s-mean-anyway-">Cópia arquivada em 14 de agosto de 2012</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=What+does+GT%2Fs+mean%2C+anyway%3F&amp;rft.genre=unknown&amp;rft.jtitle=TM+World&amp;rft_id=http%3A%2F%2Fwww.tmworld.com%2Felectronics-news%2F4380071%2FWhat-does-GT-s-mean-anyway-&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-tfQxK-53"><span class="mw-cite-backlink"><a href="#cite_ref-tfQxK_53-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20100817201815/http://www.eiscat.se/groups/EISCAT_3D_info/DeliverableWP12.2/preview_popup">«Deliverable 12.2»</a>. <a href="/wiki/Sweden" class="mw-redirect" title="Sweden">SE</a>: Eiscat<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.eiscat.se/groups/EISCAT_3D_info/DeliverableWP12.2/preview_popup">original</a> em 17 de agosto de 2010</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Deliverable+12.2&amp;rft.genre=unknown&amp;rft.place=SE&amp;rft.pub=Eiscat&amp;rft_id=http%3A%2F%2Fwww.eiscat.se%2Fgroups%2FEISCAT_3D_info%2FDeliverableWP12.2%2Fpreview_popup&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-n9qGs-54"><span class="mw-cite-backlink"><a href="#cite_ref-n9qGs_54-0">↑</a></span> <span class="reference-text"><cite class="citation"><a rel="nofollow" class="external text" href="http://www.pcisig.com/"><i>PCI SIG</i></a>, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20080706134414/http://pcisig.com/">cópia arquivada em 6 de julho de 2008</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCI+SIG&amp;rft.genre=book&amp;rft_id=http%3A%2F%2Fwww.pcisig.com%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-PCIExpressPressRelease-56"><span class="mw-cite-backlink"><a href="#cite_ref-PCIExpressPressRelease_56-0">↑</a></span> <span class="reference-text"><cite class="citation pressrelease"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20070304101327/http://www.pcisig.com/news_room/PCIe2_0_Spec_Release_FINAL2.pdf">«PCI Express Base 2.0 specification announced»</a> <span style="font-size:85%;">(PDF)</span> (Nota de imprensa). <a href="/wiki/PCI-SIG" title="PCI-SIG">PCI-SIG</a>. 15 de janeiro de 2007<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.pcisig.com/news_room/PCIe2_0_Spec_Release_FINAL2.pdf">original</a> <span style="font-size:85%;">(PDF)</span> em 4 de março de 2007</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCI+Express+Base+2.0+specification+announced&amp;rft.date=2007-01-15&amp;rft.genre=unknown&amp;rft.pub=PCI-SIG&amp;rft_id=http%3A%2F%2Fwww.pcisig.com%2Fnews_room%2FPCIe2_0_Spec_Release_FINAL2.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span> — note that in this press release the term <i>aggregate bandwidth</i> refers to the sum of incoming and outgoing bandwidth; using this terminology the aggregate bandwidth of full duplex 100BASE-TX is 200<span class="nowrap">&#160;</span>Mbit/s.</span>
</li>
<li id="cite_note-UaYlc-57"><span class="mw-cite-backlink"><a href="#cite_ref-UaYlc_57-0">↑</a></span> <span class="reference-text"><cite class="citation web">Smith, Tony (11 de outubro de 2006). <a rel="nofollow" class="external text" href="https://web.archive.org/web/20070129121731/http://www.reghardware.co.uk/2006/10/11/pic-sig_posts_pcie_2_final_draft/">«PCI Express 2.0 final draft spec published»</a>. <i>The Register</i><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.reghardware.co.uk/2006/10/11/pic-sig_posts_pcie_2_final_draft/">original</a> em 29 de janeiro de 2007</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+Express+2.0+final+draft+spec+published&amp;rft.aufirst=Tony&amp;rft.aulast=Smith&amp;rft.date=2006-10-11&amp;rft.genre=unknown&amp;rft.jtitle=The+Register&amp;rft_id=http%3A%2F%2Fwww.reghardware.co.uk%2F2006%2F10%2F11%2Fpic-sig_posts_pcie_2_final_draft%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-wHHTf-58"><span class="mw-cite-backlink"><a href="#cite_ref-wHHTf_58-0">↑</a></span> <span class="reference-text"><cite class="citation news">Key, Gary; Fink, Wesley (21 de maio de 2007). <a rel="nofollow" class="external text" href="http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2993">«Intel P35: Intel's Mainstream Chipset Grows Up»</a>. <a href="/wiki/AnandTech" title="AnandTech">AnandTech</a><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20070523055011/http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2993">Cópia arquivada em 23 de maio de 2007</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Intel+P35%3A+Intel%27s+Mainstream+Chipset+Grows+Up&amp;rft.au=Fink%2C+Wesley&amp;rft.aufirst=Gary&amp;rft.aulast=Key&amp;rft.date=2007-05-21&amp;rft.genre=article&amp;rft_id=http%3A%2F%2Fwww.anandtech.com%2Fcpuchipsets%2Fshowdoc.aspx%3Fi%3D2993&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-gL2GQ-59"><span class="mw-cite-backlink"><a href="#cite_ref-gL2GQ_59-0">↑</a></span> <span class="reference-text"><cite class="citation news">Huynh, Anh (8 de fevereiro de 2007). <a rel="nofollow" class="external text" href="https://web.archive.org/web/20070210200616/http://www.dailytech.com/article.aspx?newsid=6021">«NVIDIA "MCP72" Details Unveiled»</a>. <a href="/wiki/AnandTech" title="AnandTech">AnandTech</a><span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.dailytech.com/article.aspx?newsid=6021">original</a> em 10 de fevereiro de 2007</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=NVIDIA+%22MCP72%22+Details+Unveiled&amp;rft.aufirst=Anh&amp;rft.aulast=Huynh&amp;rft.date=2007-02-08&amp;rft.genre=article&amp;rft_id=http%3A%2F%2Fwww.dailytech.com%2Farticle.aspx%3Fnewsid%3D6021&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-mUQKD-60"><span class="mw-cite-backlink"><a href="#cite_ref-mUQKD_60-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://download.intel.com/products/chipsets/P35/317304.pdf">«Intel P35 Express Chipset Product Brief»</a> <span style="font-size:85%;">(PDF)</span>. Intel<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20070926150158/http://download.intel.com/products/chipsets/P35/317304.pdf">Cópia arquivada <span style="font-size:85%;">(PDF)</span> em 26 de setembro de 2007</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Intel+P35+Express+Chipset+Product+Brief&amp;rft.genre=unknown&amp;rft.pub=Intel&amp;rft_id=http%3A%2F%2Fdownload.intel.com%2Fproducts%2Fchipsets%2FP35%2F317304.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-cVjNG-61"><span class="mw-cite-backlink"><a href="#cite_ref-cVjNG_61-0">↑</a></span> <span class="reference-text"><cite class="citation web">Hachman, Mark (5 de agosto de 2009). <a rel="nofollow" class="external text" href="https://www.pcmag.com/article2/0,2817,2351266,00.asp">«PCI Express 3.0 Spec Pushed Out to 2010»</a>. PC Mag<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20140107192535/http://www.pcmag.com/article2/0,2817,2351266,00.asp">Cópia arquivada em 7 de janeiro de 2014</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.aufirst=Mark&amp;rft.aulast=Hachman&amp;rft.btitle=PCI+Express+3.0+Spec+Pushed+Out+to+2010&amp;rft.date=2009-08-05&amp;rft.genre=unknown&amp;rft.pub=PC+Mag&amp;rft_id=https%3A%2F%2Fwww.pcmag.com%2Farticle2%2F0%2C2817%2C2351266%2C00.asp&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-extrmetech-62"><span class="mw-cite-backlink"><a href="#cite_ref-extrmetech_62-0">↑</a></span> <span class="reference-text"><cite class="citation news"><a rel="nofollow" class="external text" href="http://www.extremetech.com/article2/0,1697,2169018,00.asp">«PCI Express 3.0 Bandwidth: 8.0 Gigatransfers/s»</a>. ExtremeTech. 9 de agosto de 2007<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20071024140702/http://www.extremetech.com/article2/0,1697,2169018,00.asp">Cópia arquivada em 24 de outubro de 2007</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+Express+3.0+Bandwidth%3A+8.0+Gigatransfers%2Fs&amp;rft.date=2007-08-09&amp;rft.genre=article&amp;rft_id=http%3A%2F%2Fwww.extremetech.com%2Farticle2%2F0%2C1697%2C2169018%2C00.asp&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-ajVA3-63"><span class="mw-cite-backlink"><a href="#cite_ref-ajVA3_63-0">↑</a></span> <span class="reference-text"><cite class="citation news"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20101121001048/http://www.xbitlabs.com/news/other/display/20101118151837_PCI_Special_Interest_Group_Publishes_PCI_Express_3_0_Standard.html">«PCI Special Interest Group Publishes PCI Express 3.0 Standard»</a>. X bit labs. 18 de novembro de 2010<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.xbitlabs.com/news/other/display/20101118151837_PCI_Special_Interest_Group_Publishes_PCI_Express_3_0_Standard.html">original</a> em 21 de novembro de 2010</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+Special+Interest+Group+Publishes+PCI+Express+3.0+Standard&amp;rft.date=2010-11-18&amp;rft.genre=article&amp;rft_id=http%3A%2F%2Fwww.xbitlabs.com%2Fnews%2Fother%2Fdisplay%2F20101118151837_PCI_Special_Interest_Group_Publishes_PCI_Express_3_0_Standard.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-5lvIH-64"><span class="mw-cite-backlink"><a href="#cite_ref-5lvIH_64-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.eteknix.com/pcie-3-1-and-4-0-specifications-revealed/">«PCIe 3.1 and 4.0 Specifications Revealed»</a>. <i>eteknix.com</i>. Julho de 2013. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20160201102133/http://www.eteknix.com/pcie-3-1-and-4-0-specifications-revealed/">Cópia arquivada em 1 de fevereiro de 2016</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCIe+3.1+and+4.0+Specifications+Revealed&amp;rft.date=2013-07&amp;rft.genre=unknown&amp;rft.jtitle=eteknix.com&amp;rft_id=http%3A%2F%2Fwww.eteknix.com%2Fpcie-3-1-and-4-0-specifications-revealed%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-9EIkz-65"><span class="mw-cite-backlink"><a href="#cite_ref-9EIkz_65-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://blogs.synopsys.com/expressyourself/2014/11/12/trick-or-treat-pci-express-3-1-released/">«Trick or Treat… PCI Express 3.1 Released!»</a>. <i>synopsys.com</i>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20150323193106/https://blogs.synopsys.com/expressyourself/2014/11/12/trick-or-treat-pci-express-3-1-released/">Cópia arquivada em 23 de março de 2015</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Trick+or+Treat%A6+PCI+Express+3.1+Released%21&amp;rft.genre=unknown&amp;rft.jtitle=synopsys.com&amp;rft_id=http%3A%2F%2Fblogs.synopsys.com%2Fexpressyourself%2F2014%2F11%2F12%2Ftrick-or-treat-pci-express-3-1-released%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-W466M-66"><span class="mw-cite-backlink"><a href="#cite_ref-W466M_66-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20121223043627/http://www.pcisig.com/news_room/Press_Releases/November_29_2011_Press_Release_/">«PCI Express 4.0 evolution to 16 GT/s, twice the throughput of PCI Express 3.0 technology»</a> (press release). PCI-SIG. 29 de novembro de 2011<span class="reference-accessdate">. Consultado em 23 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.pcisig.com/news_room/Press_Releases/November_29_2011_Press_Release_/">original</a> em 23 de dezembro de 2012</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCI+Express+4.0+evolution+to+16+GT%2Fs%2C+twice+the+throughput+of+PCI+Express+3.0+technology&amp;rft.date=2011-11-29&amp;rft.genre=unknown&amp;rft.pub=PCI-SIG&amp;rft_id=http%3A%2F%2Fwww.pcisig.com%2Fnews_room%2FPress_Releases%2FNovember_29_2011_Press_Release_%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-QNZsy-67"><span class="mw-cite-backlink"><a href="#cite_ref-QNZsy_67-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20161020040106/https://pcisig.com/faq?field_category_value%5B%5D=pci_express_4.0">«Frequently Asked Questions &#124; PCI-SIG»</a>. <i>pcisig.com</i>. Arquivado do <a rel="nofollow" class="external text" href="https://pcisig.com/faq?field_category_value%5B%5D=pci_express_4.0#4415">original</a> em 20 de outubro de 2016</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Frequently+Asked+Questions+%26%23124%3B+PCI-SIG&amp;rft.genre=unknown&amp;rft.jtitle=pcisig.com&amp;rft_id=https%3A%2F%2Fpcisig.com%2Ffaq%3Ffield_category_value%255B%255D%3Dpci_express_4.0%234415&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-EE_4+5-68"><span class="mw-cite-backlink"><a href="#cite_ref-EE_4+5_68-0">↑</a></span> <span class="reference-text"><cite class="citation magazine"><a rel="nofollow" class="external text" href="http://www.eetimes.com/document.asp?doc_id=1330006">«PCIe 4.0 Heads to Fab, 5.0 to Lab»</a>. <i>EE Times</i>. 26 de junho de 2016<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20160828221858/http://www.eetimes.com/document.asp?doc_id=1330006">Cópia arquivada em 28 de agosto de 2016</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCIe+4.0+Heads+to+Fab%2C+5.0+to+Lab&amp;rft.date=2016-06-26&amp;rft.genre=unknown&amp;rft_id=http%3A%2F%2Fwww.eetimes.com%2Fdocument.asp%3Fdoc_id%3D1330006&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-FZ4hQ-69"><span class="mw-cite-backlink"><a href="#cite_ref-FZ4hQ_69-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.mellanox.com/news/press_release/mellanox-announces-connectx-5-next-generation-100g-infiniband-and-ethernet-smart-interconnect">«Mellanox Announces ConnectX-5, the Next Generation of 100G InfiniBand and Ethernet Smart Interconnect Adapter &#124; NVIDIA»</a>. <i>www.mellanox.com</i>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20210308145902/https://www.mellanox.com/news/press_release/mellanox-announces-connectx-5-next-generation-100g-infiniband-and-ethernet-smart-interconnect">Cópia arquivada em 8 de março de 2021</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Mellanox+Announces+ConnectX-5%2C+the+Next+Generation+of+100G+InfiniBand+and+Ethernet+Smart+Interconnect+Adapter+%26%23124%3B+NVIDIA&amp;rft.genre=unknown&amp;rft.jtitle=www.mellanox.com&amp;rft_id=https%3A%2F%2Fwww.mellanox.com%2Fnews%2Fpress_release%2Fmellanox-announces-connectx-5-next-generation-100g-infiniband-and-ethernet-smart-interconnect&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-zovf4-70"><span class="mw-cite-backlink"><a href="#cite_ref-zovf4_70-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.mellanox.com/news/press_release/mellanox-announces-200gbs-hdr-infiniband-solutions-enabling-record-levels-performance-and">«Mellanox Announces 200Gb/s HDR InfiniBand Solutions Enabling Record Levels of Performance and Scalability &#124; NVIDIA»</a>. <i>www.mellanox.com</i>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20210226180927/https://www.mellanox.com/news/press_release/mellanox-announces-200gbs-hdr-infiniband-solutions-enabling-record-levels-performance-and">Cópia arquivada em 26 de fevereiro de 2021</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Mellanox+Announces+200Gb%2Fs+HDR+InfiniBand+Solutions+Enabling+Record+Levels+of+Performance+and+Scalability+%26%23124%3B+NVIDIA&amp;rft.genre=unknown&amp;rft.jtitle=www.mellanox.com&amp;rft_id=https%3A%2F%2Fwww.mellanox.com%2Fnews%2Fpress_release%2Fmellanox-announces-200gbs-hdr-infiniband-solutions-enabling-record-levels-performance-and&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-heise_idf_2016-71"><span class="mw-cite-backlink"><a href="#cite_ref-heise_idf_2016_71-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.heise.de/newsticker/meldung/IDF-PCIe-4-0-laeuft-PCIe-5-0-in-Arbeit-3297114.html">«IDF: PCIe 4.0 läuft, PCIe 5.0 in Arbeit»</a>. <i><a href="/w/index.php?title=Heise_Online&amp;action=edit&amp;redlink=1" class="new" title="Heise Online (página não existe)">Heise Online</a></i> (em alemão). 18 de agosto de 2016<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20160819153631/http://www.heise.de/newsticker/meldung/IDF-PCIe-4-0-laeuft-PCIe-5-0-in-Arbeit-3297114.html">Cópia arquivada em 19 de agosto de 2016</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=IDF%3A+PCIe+4.0+l%C3%A4uft%2C+PCIe+5.0+in+Arbeit&amp;rft.date=2016-08-18&amp;rft.genre=unknown&amp;rft.jtitle=Heise+Online&amp;rft_id=http%3A%2F%2Fwww.heise.de%2Fnewsticker%2Fmeldung%2FIDF-PCIe-4-0-laeuft-PCIe-5-0-in-Arbeit-3297114.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-HC28-IBM-Power9-72"><span class="mw-cite-backlink"><a href="#cite_ref-HC28-IBM-Power9_72-0">↑</a></span> <span class="reference-text"><a rel="nofollow" class="external text" href="https://old.hotchips.org/wp-content/uploads/hc_archives/hc28/HC28.23-Tuesday-Epub/HC28.23.90-High-Perform-Epub/HC28.23.921-.POWER9-Thompto-IBM-final.pdf">Brian Thompto, POWER9 Processor for the Cognitive Era</a></span>
</li>
<li id="cite_note-IEEE-Power9-73"><span class="mw-cite-backlink"><a href="#cite_ref-IEEE-Power9_73-0">↑</a></span> <span class="reference-text"><a rel="nofollow" class="external text" href="https://ieeexplore.ieee.org/xpl/conhome/7932734/proceeding">2016 IEEE Hot Chips 28 Symposium (HCS), 21–23 Aug. 2016</a></span>
</li>
<li id="cite_note-TR_pcie4-74"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-TR_pcie4_74-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-TR_pcie4_74-1">b</a></b></i></sup></span> <span class="reference-text"><cite class="citation news">Born, Eric (8 de junho de 2017). <a rel="nofollow" class="external text" href="https://techreport.com/news/32064/pcie-4-0-specification-finally-out-with-16-gt-s-on-tap">«PCIe 4.0 specification finally out with 16 GT/s on tap»</a>. Tech Report<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20170608155216/http://techreport.com/news/32064/pcie-4-0-specification-finally-out-with-16-gt-s-on-tap">Cópia arquivada em 8 de junho de 2017</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCIe+4.0+specification+finally+out+with+16+GT%2Fs+on+tap&amp;rft.aufirst=Eric&amp;rft.aulast=Born&amp;rft.date=2017-06-08&amp;rft.genre=article&amp;rft_id=https%3A%2F%2Ftechreport.com%2Fnews%2F32064%2Fpcie-4-0-specification-finally-out-with-16-gt-s-on-tap&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-2HOSh-75"><span class="mw-cite-backlink"><a href="#cite_ref-2HOSh_75-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www-03.ibm.com/press/us/en/pressrelease/53452.wss">«IBM Unveils Most Advanced Server for AI»</a>. <i>www-03.ibm.com</i>. 5 de dezembro de 2017. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20171208002632/https://www-03.ibm.com/press/us/en/pressrelease/53452.wss">Cópia arquivada em 8 de dezembro de 2017</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=IBM+Unveils+Most+Advanced+Server+for+AI&amp;rft.date=2017-12-05&amp;rft.genre=unknown&amp;rft.jtitle=www-03.ibm.com&amp;rft_id=https%3A%2F%2Fwww-03.ibm.com%2Fpress%2Fus%2Fen%2Fpressrelease%2F53452.wss&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-IBM-ZG17-0147-76"><span class="mw-cite-backlink"><a href="#cite_ref-IBM-ZG17-0147_76-0">↑</a></span> <span class="reference-text"><a rel="nofollow" class="external text" href="https://www.ibm.com/common/ssi/ShowDoc.wss?docURL=/common/ssi/rep_ca/7/877/ENUSZG17-0147/index.html">IBM Power System AC922 (8335-GTG) server helps you to harness breakthrough accelerated AI, HPDA, and HPC performance for faster time to insight, IBM Europe Hardware Announcement ZG17-0147</a></span>
</li>
<li id="cite_note-ChNhD-77"><span class="mw-cite-backlink"><a href="#cite_ref-ChNhD_77-0">↑</a></span> <span class="reference-text"><cite class="citation news"><a rel="nofollow" class="external text" href="https://www.netint.ca/blog/netint-introduces-codensity-with-support-for-pcie-4-0/">«NETINT Introduces Codensity with Support for PCIe 4.0 – NETINT Technologies»</a>. <i>NETINT Technologies</i> (em inglês). 17 de julho de 2018<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=NETINT+Introduces+Codensity+with+Support+for+PCIe+4.0+%93+NETINT+Technologies&amp;rft.date=2018-07-17&amp;rft.genre=article&amp;rft.jtitle=NETINT+Technologies&amp;rft_id=https%3A%2F%2Fwww.netint.ca%2Fblog%2Fnetint-introduces-codensity-with-support-for-pcie-4-0%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-Akskd-78"><span class="mw-cite-backlink"><a href="#cite_ref-Akskd_78-0">↑</a></span> <span class="reference-text"><cite class="citation web">Mujtaba, Hassan (9 de janeiro de 2019). <a rel="nofollow" class="external text" href="https://wccftech.com/amd-ryzen-3000-zen-2-desktop-am4-processors-launching-mid-2019/">«AMD Ryzen 3000 Series CPUs Based on Zen 2 Launching in Mid of 2019»</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.aufirst=Hassan&amp;rft.aulast=Mujtaba&amp;rft.btitle=AMD+Ryzen+3000+Series+CPUs+Based+on+Zen+2+Launching+in+Mid+of+2019&amp;rft.date=2019-01-09&amp;rft.genre=unknown&amp;rft_id=https%3A%2F%2Fwccftech.com%2Famd-ryzen-3000-zen-2-desktop-am4-processors-launching-mid-2019%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-KDBMK-79"><span class="mw-cite-backlink"><a href="#cite_ref-KDBMK_79-0">↑</a></span> <span class="reference-text"><cite class="citation web">Alcorn, Paul (3 de junho de 2019). <a rel="nofollow" class="external text" href="https://www.tomshardware.com/news/amd-pcie-4.0-socket-am4-motherboard,39559.html">«AMD Nixes PCIe 4.0 Support on Older Socket AM4 Motherboards, Here's Why»</a>. <i>Tom's Hardware</i><span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://archive.today/20190610025155/https://www.tomshardware.com/news/amd-pcie-4.0-socket-am4-motherboard,39559.html">Cópia arquivada em 10 de junho de 2019</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=AMD+Nixes+PCIe+4.0+Support+on+Older+Socket+AM4+Motherboards%2C+Here%27s+Why&amp;rft.aufirst=Paul&amp;rft.aulast=Alcorn&amp;rft.date=2019-06-03&amp;rft.genre=unknown&amp;rft.jtitle=Tom%27s+Hardware&amp;rft_id=https%3A%2F%2Fwww.tomshardware.com%2Fnews%2Famd-pcie-4.0-socket-am4-motherboard%2C39559.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-CAY71-80"><span class="mw-cite-backlink"><a href="#cite_ref-CAY71_80-0">↑</a></span> <span class="reference-text"><cite class="citation web">Alcorn, Paul (10 de janeiro de 2019). <a rel="nofollow" class="external text" href="https://www.tomshardware.com/news/amd-ryzen-pcie-4.0-motherboard,38401.html">«PCIe 4.0 May Come to all AMD Socket AM4 Motherboards (Updated)»</a>. <i>Tom's Hardware</i><span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://archive.today/20190610025353/https://www.tomshardware.com/news/amd-ryzen-pcie-4.0-motherboard,38401.html">Cópia arquivada em 10 de junho de 2019</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCIe+4.0+May+Come+to+all+AMD+Socket+AM4+Motherboards+%28Updated%29&amp;rft.aufirst=Paul&amp;rft.aulast=Alcorn&amp;rft.date=2019-01-10&amp;rft.genre=unknown&amp;rft.jtitle=Tom%27s+Hardware&amp;rft_id=https%3A%2F%2Fwww.tomshardware.com%2Fnews%2Famd-ryzen-pcie-4.0-motherboard%2C38401.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-C02lC-81"><span class="mw-cite-backlink"><a href="#cite_ref-C02lC_81-0">↑</a></span> <span class="reference-text"><cite class="citation web">Cutress, Dr. Ian (13 de agosto de 2020). <a rel="nofollow" class="external text" href="https://www.anandtech.com/show/15971/intels-11th-gen-core-tiger-lake-soc-detailed-superfin-willow-cove-and-xelp/5">«Tiger Lake IO and Power»</a>. <i>Anandtech</i></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Tiger+Lake+IO+and+Power&amp;rft.aufirst=Dr.+Ian&amp;rft.aulast=Cutress&amp;rft.date=2020-08-13&amp;rft.genre=unknown&amp;rft.jtitle=Anandtech&amp;rft_id=https%3A%2F%2Fwww.anandtech.com%2Fshow%2F15971%2Fintels-11th-gen-core-tiger-lake-soc-detailed-superfin-willow-cove-and-xelp%2F5&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-Syn50-82"><span class="mw-cite-backlink"><a href="#cite_ref-Syn50_82-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://blogs.synopsys.com/expressyourself/2017/08/15/1-2-3-4-5-its-official-pcie-5-0-is-announced">«1,2,3,4,5... It's Official, PCIe 5.0 is Announced | synopsys.com»</a>. <i>www.synopsys.com</i> (em inglês)<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=1%2C2%2C3%2C4%2C5...+It%27s+Official%2C+PCIe+5.0+is+Announced+%7C+synopsys.com&amp;rft.genre=unknown&amp;rft.jtitle=www.synopsys.com&amp;rft_id=https%3A%2F%2Fblogs.synopsys.com%2Fexpressyourself%2F2017%2F08%2F15%2F1-2-3-4-5-its-official-pcie-5-0-is-announced&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-9OVm8-83"><span class="mw-cite-backlink"><a href="#cite_ref-9OVm8_83-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.plda.com/products/pcie-solutions-asicsoc/pcie-controller-ip/pcie-soft-ip/pcie-40-soft-ip/xpressrich5-asic">«XpressRICH5 for ASIC | PLDA.com»</a>. <i>www.plda.com</i> (em inglês)<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=XpressRICH5+for+ASIC+%7C+PLDA.com&amp;rft.genre=unknown&amp;rft.jtitle=www.plda.com&amp;rft_id=https%3A%2F%2Fwww.plda.com%2Fproducts%2Fpcie-solutions-asicsoc%2Fpcie-controller-ip%2Fpcie-soft-ip%2Fpcie-40-soft-ip%2Fxpressrich5-asic&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-PCIe5r09-84"><span class="mw-cite-backlink"><a href="#cite_ref-PCIe5r09_84-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://pcisig.com/doubling-bandwidth-under-two-years-pci-express®-base-specification-revision-50-version-09-now">«Doubling Bandwidth in Under Two Years: PCI Express® Base Specification Revision 5.0, Version 0.9 is Now Available to Members»</a>. <i>pcisig.com</i> (em inglês)<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Doubling+Bandwidth+in+Under+Two+Years%3A+PCI+Express%AE+Base+Specification+Revision+5.0%2C+Version+0.9+is+Now+Available+to+Members&amp;rft.genre=unknown&amp;rft.jtitle=pcisig.com&amp;rft_id=http%3A%2F%2Fpcisig.com%2Fdoubling-bandwidth-under-two-years-pci-express%AE-base-specification-revision-50-version-09-now&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-ETVqe-85"><span class="mw-cite-backlink"><a href="#cite_ref-ETVqe_85-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.tomshardware.com/news/pcie-4.0-5.0-pci-sig-specification,38460.html">«PCIe 5.0 Is Ready For Prime Time»</a>. <i>tomshardware.com</i>. 17 de janeiro de 2019<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCIe+5.0+Is+Ready+For+Prime+Time&amp;rft.date=2019-01-17&amp;rft.genre=unknown&amp;rft.jtitle=tomshardware.com&amp;rft_id=https%3A%2F%2Fwww.tomshardware.com%2Fnews%2Fpcie-4.0-5.0-pci-sig-specification%2C38460.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-MW69U-86"><span class="mw-cite-backlink"><a href="#cite_ref-MW69U_86-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.businesswire.com/news/home/20190529005766/en/PCI-SIG%C2%AE-Achieves-32GTs-with-New-PCI-Express%C2%AE-5.0-Specification">«PCI-SIG® Achieves 32GT/s with New PCI Express® 5.0 Specification»</a>. <i>www.businesswire.com</i>. 29 de maio de 2019</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI-SIG%AE+Achieves+32GT%2Fs+with+New+PCI+Express%AE+5.0+Specification&amp;rft.date=2019-05-29&amp;rft.genre=unknown&amp;rft.jtitle=www.businesswire.com&amp;rft_id=https%3A%2F%2Fwww.businesswire.com%2Fnews%2Fhome%2F20190529005766%2Fen%2FPCI-SIG%25C2%25AE-Achieves-32GTs-with-New-PCI-Express%25C2%25AE-5.0-Specification&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-yk5Nd-87"><span class="mw-cite-backlink"><a href="#cite_ref-yk5Nd_87-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.pcgameshardware.de/Mainboard-Hardware-154107/News/PCI-Express50-China-stellt-ersten-Controller-vor-1337072/">«PCI-Express 5.0: China stellt ersten Controller vor»</a>. <i>PC Games Hardware</i>. 18 de novembro de 2019</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI-Express+5.0%3A+China+stellt+ersten+Controller+vor&amp;rft.date=2019-11-18&amp;rft.genre=unknown&amp;rft.jtitle=PC+Games+Hardware&amp;rft_id=https%3A%2F%2Fwww.pcgameshardware.de%2FMainboard-Hardware-154107%2FNews%2FPCI-Express50-China-stellt-ersten-Controller-vor-1337072%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-88"><span class="mw-cite-backlink"><a href="#cite_ref-88">↑</a></span> <span class="reference-text"><a rel="nofollow" class="external text" href="https://hc32.hotchips.org/assets/program/conference/day1/HotChips2020_Server_Processors_IBM_Starke_POWER10_v33.pdf">IBM’s POWER10 Processor, Hot Chips 32, August 16–18, 2020</a></span>
</li>
<li id="cite_note-IBM-ENUSZG21-0059-89"><span class="mw-cite-backlink"><a href="#cite_ref-IBM-ENUSZG21-0059_89-0">↑</a></span> <span class="reference-text"><a rel="nofollow" class="external text" href="https://www.ibm.com/common/ssi/rep_ca/9/877/ENUSZG21-0059/index.html">Power E1080 Enterprise server delivers a uniquely architected platform to help securely and efficiently scale core operational and AI applications in a hybrid cloud, IBM Europe Hardware Announcement ZG21-0059</a></span>
</li>
<li id="cite_note-IBM-REDP-5649-00-90"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-IBM-REDP-5649-00_90-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-IBM-REDP-5649-00_90-1">b</a></b></i></sup></span> <span class="reference-text"><a rel="nofollow" class="external text" href="http://www.redbooks.ibm.com/redpapers/pdfs/redp5649.pdf">IBM Power E1080 Technical Overview and Introduction</a></span>
</li>
<li id="cite_note-91"><span class="mw-cite-backlink"><a href="#cite_ref-91">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.intel.com/content/www/us/en/newsroom/news/12th-gen-core-processors.html">«Intel Unveils 12th Gen Intel Core, Launches World's Best Gaming»</a>. Intel.com<span class="reference-accessdate">. Consultado em 17 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Intel+Unveils+12th+Gen+Intel+Core%2C+Launches+World%27s+Best+Gaming&amp;rft.genre=unknown&amp;rft.pub=Intel.com&amp;rft_id=https%3A%2F%2Fwww.intel.com%2Fcontent%2Fwww%2Fus%2Fen%2Fnewsroom%2Fnews%2F12th-gen-core-processors.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-92"><span class="mw-cite-backlink"><a href="#cite_ref-92">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://nvidianews.nvidia.com/news/nvidia-announces-hopper-architecture-the-next-generation-of-accelerated-computing">«NVIDIA Announces Hopper Architecture, the Next Generation of Accelerated Computing»</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=NVIDIA+Announces+Hopper+Architecture%2C+the+Next+Generation+of+Accelerated+Computing&amp;rft.genre=unknown&amp;rft_id=https%3A%2F%2Fnvidianews.nvidia.com%2Fnews%2Fnvidia-announces-hopper-architecture-the-next-generation-of-accelerated-computing&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-93"><span class="mw-cite-backlink"><a href="#cite_ref-93">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.amd.com/en/press-releases/2022-05-23-amd-showcases-growth-gaming-commercial-and-mainstream-mobile-and-industry">«AMD Showcases Industry-Leading Gaming, Commercial, and Mainstream PC Technologies at COMPUTEX 2022»</a>. AMD.com<span class="reference-accessdate">. Consultado em 17 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=AMD+Showcases+Industry-Leading+Gaming%2C+Commercial%2C+and+Mainstream+PC+Technologies+at+COMPUTEX+2022&amp;rft.genre=unknown&amp;rft.pub=AMD.com&amp;rft_id=https%3A%2F%2Fwww.amd.com%2Fen%2Fpress-releases%2F2022-05-23-amd-showcases-growth-gaming-commercial-and-mainstream-mobile-and-industry&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-businesswire.com-94"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-businesswire.com_94-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-businesswire.com_94-1">b</a></b></i></sup></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.businesswire.com/news/home/20190618005945/en/PCI-SIG%C2%AE-Announces-Upcoming-PCI-Express%C2%AE-6.0-Specification-to-Reach-64-GTs">«PCI-SIG® Announces Upcoming PCI Express® 6.0 Specification to Reach 64 GT/s»</a>. <i>www.businesswire.com</i>. 18 de junho de 2019</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI-SIG%AE+Announces+Upcoming+PCI+Express%AE+6.0+Specification+to+Reach+64+GT%2Fs&amp;rft.date=2019-06-18&amp;rft.genre=unknown&amp;rft.jtitle=www.businesswire.com&amp;rft_id=https%3A%2F%2Fwww.businesswire.com%2Fnews%2Fhome%2F20190618005945%2Fen%2FPCI-SIG%25C2%25AE-Announces-Upcoming-PCI-Express%25C2%25AE-6.0-Specification-to-Reach-64-GTs&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-O5gOe-95"><span class="mw-cite-backlink"><a href="#cite_ref-O5gOe_95-0">↑</a></span> <span class="reference-text"><cite class="citation web">Smith, Ryan. <a rel="nofollow" class="external text" href="https://www.anandtech.com/show/14559/pci-express-bandwidth-to-be-doubled-again-pcie-60-announced-spec-to-land-in-2021">«PCI Express Bandwidth to Be Doubled Again: PCIe 6.0 Announced, Spec to Land in 2021»</a>. <i>www.anandtech.com</i></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+Express+Bandwidth+to+Be+Doubled+Again%3A+PCIe+6.0+Announced%2C+Spec+to+Land+in+2021&amp;rft.aufirst=Ryan&amp;rft.aulast=Smith&amp;rft.genre=unknown&amp;rft.jtitle=www.anandtech.com&amp;rft_id=https%3A%2F%2Fwww.anandtech.com%2Fshow%2F14559%2Fpci-express-bandwidth-to-be-doubled-again-pcie-60-announced-spec-to-land-in-2021&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-puGmx-96"><span class="mw-cite-backlink"><a href="#cite_ref-puGmx_96-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.phoronix.com/scan.php?page=news_item&amp;px=PCI-Express-6.0-v0.5">«PCI Express 6.0 Reaches Version 0.5 Ahead Of Finalization Next Year – Phoronix»</a>. <i>www.phoronix.com</i></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+Express+6.0+Reaches+Version+0.5+Ahead+Of+Finalization+Next+Year+%93+Phoronix&amp;rft.genre=unknown&amp;rft.jtitle=www.phoronix.com&amp;rft_id=https%3A%2F%2Fwww.phoronix.com%2Fscan.php%3Fpage%3Dnews_item%26px%3DPCI-Express-6.0-v0.5&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-ltCSi-97"><span class="mw-cite-backlink"><a href="#cite_ref-ltCSi_97-0">↑</a></span> <span class="reference-text"><cite class="citation web">Shilov, Anton (4 de novembro de 2020). <a rel="nofollow" class="external text" href="https://www.tomshardware.com/news/pcie-6-specification-hits-milestone-complete-draft-is-ready">«PCIe 6.0 Specification Hits Milestone: Complete Draft Is Ready»</a>. <i>Tom's Hardware</i><span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCIe+6.0+Specification+Hits+Milestone%3A+Complete+Draft+Is+Ready&amp;rft.aufirst=Anton&amp;rft.aulast=Shilov&amp;rft.date=2020-11-04&amp;rft.genre=unknown&amp;rft.jtitle=Tom%27s+Hardware&amp;rft_id=https%3A%2F%2Fwww.tomshardware.com%2Fnews%2Fpcie-6-specification-hits-milestone-complete-draft-is-ready&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-60r9-98"><span class="mw-cite-backlink"><a href="#cite_ref-60r9_98-0">↑</a></span> <span class="reference-text"><cite class="citation web">Yanes, Al. <a rel="nofollow" class="external text" href="https://pcisig.com/blog/pcie®-60-specification-version-09-one-step-closer-final-release">«PCIe® 6.0 Specification, Version 0.9: One Step Closer to Final Release | PCI-SIG»</a>. <i>pcisig.com</i><span class="reference-accessdate">. Consultado em 17 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCIe%AE+6.0+Specification%2C+Version+0.9%3A+One+Step+Closer+to+Final+Release+%7C+PCI-SIG&amp;rft.aufirst=Al&amp;rft.aulast=Yanes&amp;rft.genre=unknown&amp;rft.jtitle=pcisig.com&amp;rft_id=https%3A%2F%2Fpcisig.com%2Fblog%2Fpcie%AE-60-specification-version-09-one-step-closer-final-release&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-99"><span class="mw-cite-backlink"><a href="#cite_ref-99">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.businesswire.com/news/home/20220111005011/en/PCI-SIG%C2%AE-Releases-PCIe%C2%AE-6.0-Specification-Delivering-Record-Performance-to-Power-Big-Data-Applications">«PCI-SIG® Releases PCIe® 6.0 Specification Delivering Record Performance to Power Big Data Applications»</a>. Business Wire. 11 de janeiro de 2022<span class="reference-accessdate">. Consultado em 17 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCI-SIG%AE+Releases+PCIe%AE+6.0+Specification+Delivering+Record+Performance+to+Power+Big+Data+Applications&amp;rft.date=2022-01-11&amp;rft.genre=unknown&amp;rft.pub=Business+Wire&amp;rft_id=https%3A%2F%2Fwww.businesswire.com%2Fnews%2Fhome%2F20220111005011%2Fen%2FPCI-SIG%25C2%25AE-Releases-PCIe%25C2%25AE-6.0-Specification-Delivering-Record-Performance-to-Power-Big-Data-Applications&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-pcie6_evolution_blog-100"><span class="mw-cite-backlink"><a href="#cite_ref-pcie6_evolution_blog_100-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://pcisig.com/blog/evolution-pci-express-specification-its-sixth-generation-third-decade-and-still-going-strong">«The Evolution of the PCI Express Specification: On its Sixth Generation, Third Decade and Still Going Strong»</a>. Pci-Sig. 11 de janeiro de 2022<span class="reference-accessdate">. Consultado em 17 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=The+Evolution+of+the+PCI+Express+Specification%3A+On+its+Sixth+Generation%2C+Third+Decade+and+Still+Going+Strong&amp;rft.date=2022-01-11&amp;rft.genre=unknown&amp;rft.pub=Pci-Sig&amp;rft_id=https%3A%2F%2Fpcisig.com%2Fblog%2Fevolution-pci-express-specification-its-sixth-generation-third-decade-and-still-going-strong&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-PCIe6_fut-101"><span class="mw-cite-backlink"><a href="#cite_ref-PCIe6_fut_101-0">↑</a></span> <span class="reference-text"><cite class="citation web">Debendra Das Sharma. <a rel="nofollow" class="external text" href="https://www.youtube.com/watch?v=jhehXwnu0Ss">«PCIe 6.0 Specification: The Interconnect for I/O Needs of the Future»</a>. PCI-SIG. p.&#160;8. <a rel="nofollow" class="external text" href="https://ghostarchive.org/varchive/youtube/20211030/jhehXwnu0Ss">Cópia arquivada em 30 de outubro de 2021</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.au=Debendra+Das+Sharma&amp;rft.btitle=PCIe+6.0+Specification%3A+The+Interconnect+for+I%2FO+Needs+of+the+Future&amp;rft.genre=unknown&amp;rft.pages=8&amp;rft.pub=PCI-SIG&amp;rft_id=https%3A%2F%2Fwww.youtube.com%2Fwatch%3Fv%3DjhehXwnu0Ss&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-cadence_pice6-102"><span class="mw-cite-backlink"><a href="#cite_ref-cadence_pice6_102-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.cadence.com/content/dam/cadence-www/global/en_US/documents/tools/ip/design-ip/pushing-the-envelope-with-pcie-6-wp.pdf">«Pushing the Envelope with PCIe 6.0: Bringing PAM4 to PCIe»</a> <span style="font-size:85%;">(PDF)</span><span class="reference-accessdate">. Consultado em 17 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Pushing+the+Envelope+with+PCIe+6.0%3A+Bringing+PAM4+to+PCIe&amp;rft.genre=unknown&amp;rft_id=https%3A%2F%2Fwww.cadence.com%2Fcontent%2Fdam%2Fcadence-www%2Fglobal%2Fen_US%2Fdocuments%2Ftools%2Fip%2Fdesign-ip%2Fpushing-the-envelope-with-pcie-6-wp.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-pcie6_webinar-103"><span class="mw-cite-backlink"><a href="#cite_ref-pcie6_webinar_103-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://pcisig.com/sites/default/files/files/PCIe%206.0%20Webinar_Final_.pdf">«PowerPoint Presentation»</a> <span style="font-size:85%;">(PDF)</span><span class="reference-accessdate">. Consultado em 17 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PowerPoint+Presentation&amp;rft.genre=unknown&amp;rft_id=https%3A%2F%2Fpcisig.com%2Fsites%2Fdefault%2Ffiles%2Ffiles%2FPCIe%25206.0%2520Webinar_Final_.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-104"><span class="mw-cite-backlink"><a href="#cite_ref-104">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.businesswire.com/news/home/20220621005137/en">«PCI-SIG® Announces PCI Express® 7.0 Specification to Reach 128 GT/s»</a>. Business Wire. 21 de junho de 2022<span class="reference-accessdate">. Consultado em 17 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCI-SIG%AE+Announces+PCI+Express%AE+7.0+Specification+to+Reach+128+GT%2Fs&amp;rft.date=2022-06-21&amp;rft.genre=unknown&amp;rft.pub=Business+Wire&amp;rft_id=https%3A%2F%2Fwww.businesswire.com%2Fnews%2Fhome%2F20220621005137%2Fen&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-adnacoPCIe-105"><span class="mw-cite-backlink"><a href="#cite_ref-adnacoPCIe_105-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.adnaco.com/2011/09/03/new1">«Introduced second generation PCI Express Gen 2 over fiber optic systems»</a>. Adnaco. 22 de abril de 2011<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20121004094357/http://www.adnaco.com/2011/09/03/new1/">Cópia arquivada em 4 de outubro de 2012</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Introduced+second+generation+PCI+Express+Gen+2+over+fiber+optic+systems&amp;rft.date=2011-04-22&amp;rft.genre=unknown&amp;rft.pub=Adnaco&amp;rft_id=http%3A%2F%2Fwww.adnaco.com%2F2011%2F09%2F03%2Fnew1&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-g6np3-106"><span class="mw-cite-backlink"><a href="#cite_ref-g6np3_106-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.samtec.com/cable-systems/active-optics/active-optical-cable/pcie.aspx">«PCIe Active Optical Cable System»</a><span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20141230122105/http://www.samtec.com/cable-systems/active-optics/active-optical-cable/pcie.aspx">Cópia arquivada em 30 de dezembro de 2014</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCIe+Active+Optical+Cable+System&amp;rft.genre=unknown&amp;rft_id=http%3A%2F%2Fwww.samtec.com%2Fcable-systems%2Factive-optics%2Factive-optical-cable%2Fpcie.aspx&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-IBM-REDP-5137-00-107"><span class="mw-cite-backlink"><a href="#cite_ref-IBM-REDP-5137-00_107-0">↑</a></span> <span class="reference-text"><a rel="nofollow" class="external text" href="http://www.redbooks.ibm.com/redpapers/pdfs/redp5137.pdf">IBM Power Systems E870 and E880 Technical Overview and Introduction</a></span>
</li>
<li id="cite_note-kZCuH-108"><span class="mw-cite-backlink"><a href="#cite_ref-kZCuH_108-0">↑</a></span> <span class="reference-text"><cite class="citation magazine"><a rel="nofollow" class="external text" href="https://www.pcworld.com/article/240013/acer_asus_to_bring_intels_thunderbolt_speed_technology_to_windows_pcs.html">«Acer, Asus to Bring Intel's Thunderbolt Speed Technology to Windows PCs»</a>. <i>PC World</i>. 14 de setembro de 2011<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20120118190546/http://www.pcworld.com/article/240013/acer_asus_to_bring_intels_thunderbolt_speed_technology_to_windows_pcs.html">Cópia arquivada em 18 de janeiro de 2012</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Acer%2C+Asus+to+Bring+Intel%27s+Thunderbolt+Speed+Technology+to+Windows+PCs&amp;rft.date=2011-09-14&amp;rft.genre=unknown&amp;rft_id=https%3A%2F%2Fwww.pcworld.com%2Farticle%2F240013%2Facer_asus_to_bring_intels_thunderbolt_speed_technology_to_windows_pcs.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-RKmF2-109"><span class="mw-cite-backlink"><a href="#cite_ref-RKmF2_109-0">↑</a></span> <span class="reference-text"><cite class="citation web">Kevin Parrish (28 de junho de 2013). <a rel="nofollow" class="external text" href="http://www.tomshardware.com/news/M-PCIe-M.2-PCIe-3.1-PCIe-4.0-OCuLink,23259.html">«PCIe for Mobile Launched; PCIe 3.1, 4.0 Specs Revealed»</a>. <i>Tom's Hardware</i><span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCIe+for+Mobile+Launched%3B+PCIe+3.1%2C+4.0+Specs+Revealed&amp;rft.au=Kevin+Parrish&amp;rft.date=2013-06-28&amp;rft.genre=unknown&amp;rft.jtitle=Tom%27s+Hardware&amp;rft_id=http%3A%2F%2Fwww.tomshardware.com%2Fnews%2FM-PCIe-M.2-PCIe-3.1-PCIe-4.0-OCuLink%2C23259.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-yT5P8-110"><span class="mw-cite-backlink"><a href="#cite_ref-yT5P8_110-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.chipestimate.com/PCI-Express-40-Draft-07-and-PIPE-44-Specifications-What-Do-They-Mean-to-Designers/Synopsys/Technical-Article/2017/02/21">«PCI Express 4.0 Draft 0.7 &amp; PIPE 4.4 Specifications – What Do They Mean to Designers? — Synopsys Technical Article | ChipEstimate.com»</a>. <i>www.chipestimate.com</i> (em inglês)<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+Express+4.0+Draft+0.7+%26+PIPE+4.4+Specifications+%93+What+Do+They+Mean+to+Designers%3F+%94+Synopsys+Technical+Article+%7C+ChipEstimate.com&amp;rft.genre=unknown&amp;rft.jtitle=www.chipestimate.com&amp;rft_id=https%3A%2F%2Fwww.chipestimate.com%2FPCI-Express-40-Draft-07-and-PIPE-44-Specifications-What-Do-They-Mean-to-Designers%2FSynopsys%2FTechnical-Article%2F2017%2F02%2F21&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-9tQ3g-111"><span class="mw-cite-backlink"><a href="#cite_ref-9tQ3g_111-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://pinouts.ru/Slots/pci_express_pinout.shtml">«PCI Express 1x, 4x, 8x, 16x bus pinout and wiring @»</a>. <a href="/wiki/Russia" class="mw-redirect" title="Russia">RU</a>: Pinouts<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20091125025800/http://pinouts.ru/Slots/pci_express_pinout.shtml">Cópia arquivada em 25 de novembro de 2009</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PCI+Express+1x%2C+4x%2C+8x%2C+16x+bus+pinout+and+wiring+%40&amp;rft.genre=unknown&amp;rft.place=RU&amp;rft.pub=Pinouts&amp;rft_id=http%3A%2F%2Fpinouts.ru%2FSlots%2Fpci_express_pinout.shtml&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-pipe_spec-112"><span class="mw-cite-backlink"><a href="#cite_ref-pipe_spec_112-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20080317171752/http://download.intel.com/technology/pciexpress/devnet/docs/pipe2_00.pdf">«PHY Interface for the PCI Express Architecture»</a> <span style="font-size:85%;">(PDF)</span> version 2.00 ed. Intel<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://download.intel.com/technology/pciexpress/devnet/docs/pipe2_00.pdf">original</a> <span style="font-size:85%;">(PDF)</span> em 17 de março de 2008</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PHY+Interface+for+the+PCI+Express+Architecture&amp;rft.edition=version+2.00&amp;rft.genre=unknown&amp;rft.pub=Intel&amp;rft_id=http%3A%2F%2Fdownload.intel.com%2Ftechnology%2Fpciexpress%2Fdevnet%2Fdocs%2Fpipe2_00.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-PCIe-System-Architecture-113"><span class="mw-cite-backlink"><a href="#cite_ref-PCIe-System-Architecture_113-0">↑</a></span> <span class="reference-text"><a rel="nofollow" class="external text" href="https://www.mindshare.com/files/ebooks/PCI%20Express%20System%20Architecture.pdf">PCI Express System Architecture</a></span>
</li>
<li id="cite_note-Intel-PCIe-114"><span class="mw-cite-backlink"><a href="#cite_ref-Intel-PCIe_114-0">↑</a></span> <span class="reference-text"><a rel="nofollow" class="external text" href="https://www.intel.ru/content/www/ru/ru/io/pci-express/pci-express-architecture-general.html">PCI Express Architecture, intel.com</a> <a rel="nofollow" class="external text" href="https://web.archive.org/web/20160204011132/https://www.intel.ru/content/www/ru/ru/io/pci-express/pci-express-architecture-general.html">Arquivado em</a> 2016-02-04 no <a href="/wiki/Wayback_Machine" title="Wayback Machine">Wayback Machine</a></span>
</li>
<li id="cite_note-pcie_schematics1-115"><span class="mw-cite-backlink"><a href="#cite_ref-pcie_schematics1_115-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.interfacebus.com/PCI-Express-Bus-PCIe-Description.html#d">«Mechanical Drawing for PCI Express Connector»</a>. Interface bus<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Mechanical+Drawing+for+PCI+Express+Connector&amp;rft.genre=unknown&amp;rft.pub=Interface+bus&amp;rft_id=http%3A%2F%2Fwww.interfacebus.com%2FPCI-Express-Bus-PCIe-Description.html%23d&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-pcie_schematics2-116"><span class="mw-cite-backlink"><a href="#cite_ref-pcie_schematics2_116-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://portal.fciconnect.com/Comergent/fci/drawing/10018783.pdf">«FCi schematic for PCIe connectors»</a> <span style="font-size:85%;">(PDF)</span>. FCI connect<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20080920210549/http://portal.fciconnect.com/Comergent//fci/drawing/10018783.pdf">Cópia arquivada <span style="font-size:85%;">(PDF)</span> em 20 de setembro de 2008</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=FCi+schematic+for+PCIe+connectors&amp;rft.genre=unknown&amp;rft.pub=FCI+connect&amp;rft_id=http%3A%2F%2Fportal.fciconnect.com%2FComergent%2Ffci%2Fdrawing%2F10018783.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-vV4Hv-117"><span class="mw-cite-backlink"><a href="#cite_ref-vV4Hv_117-0">↑</a></span> <span class="reference-text"><a rel="nofollow" class="external text" href="https://www.intel.com/content/dam/www/public/us/en/documents/white-papers/msg-signaled-interrupts-paper.pdf">Reducing Interrupt Latency Through the Use of Message Signaled Interrupts</a></span>
</li>
<li id="cite_note-iPAaS-118"><span class="mw-cite-backlink"><a href="#cite_ref-iPAaS_118-0">↑</a></span> <span class="reference-text"><i>PCI Express Base Specification, Revision 3.0</i> Table 4-24</span>
</li>
<li id="cite_note-Xilinx-119"><span class="mw-cite-backlink">↑ <sup><i><b><a href="#cite_ref-Xilinx_119-0">a</a></b></i></sup> <sup><i><b><a href="#cite_ref-Xilinx_119-1">b</a></b></i></sup> <sup><i><b><a href="#cite_ref-Xilinx_119-2">c</a></b></i></sup> <sup><i><b><a href="#cite_ref-Xilinx_119-3">d</a></b></i></sup> <sup><i><b><a href="#cite_ref-Xilinx_119-4">e</a></b></i></sup></span> <span class="reference-text"><cite class="citation web">Lawley, Jason (28 de outubro de 2014). <a rel="nofollow" class="external text" href="https://www.xilinx.com/support/documentation/white_papers/wp350.pdf">«Understanding Performance of PCI Express Systems»</a> <span style="font-size:85%;">(PDF)</span>. 1.2. Xilinx</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.aufirst=Jason&amp;rft.aulast=Lawley&amp;rft.btitle=Understanding+Performance+of+PCI+Express+Systems&amp;rft.date=2014-10-28&amp;rft.genre=unknown&amp;rft.pub=Xilinx&amp;rft.series=1.2&amp;rft_id=https%3A%2F%2Fwww.xilinx.com%2Fsupport%2Fdocumentation%2Fwhite_papers%2Fwp350.pdf&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-gxHZT-120"><span class="mw-cite-backlink"><a href="#cite_ref-gxHZT_120-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.nvidia.com/object/IO_34527.html">«NVIDIA Introduces NVIDIA Quadro® Plex – A Quantum Leap in Visual Computing»</a>. <i>Nvidia</i>. 1 de agosto de 2006<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20060824225752/http://www.nvidia.com/object/IO_34527.html">Cópia arquivada em 24 de agosto de 2006</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=NVIDIA+Introduces+NVIDIA+Quadro%AE+Plex+%93+A+Quantum+Leap+in+Visual+Computing&amp;rft.date=2006-08-01&amp;rft.genre=unknown&amp;rft.jtitle=Nvidia&amp;rft_id=http%3A%2F%2Fwww.nvidia.com%2Fobject%2FIO_34527.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-zJYg8-121"><span class="mw-cite-backlink"><a href="#cite_ref-zJYg8_121-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.nvidia.com/page/quadroplex.html">«Quadro Plex VCS – Advanced visualization and remote graphics»</a>. nVidia<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20110428042937/http://www.nvidia.com/page/quadroplex.html">Cópia arquivada em 28 de abril de 2011</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Quadro+Plex+VCS+%93+Advanced+visualization+and+remote+graphics&amp;rft.genre=unknown&amp;rft.pub=nVidia&amp;rft_id=http%3A%2F%2Fwww.nvidia.com%2Fpage%2Fquadroplex.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-HgxXj-122"><span class="mw-cite-backlink"><a href="#cite_ref-HgxXj_122-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20081215094603/http://ati.amd.com/technology/xgp/">«XGP»</a>. <i>ATI</i>. AMD<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://ati.amd.com/technology/xgp/">original</a> em 15 de dezembro de 2008</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=XGP&amp;rft.genre=unknown&amp;rft.jtitle=ATI&amp;rft_id=http%3A%2F%2Fati.amd.com%2Ftechnology%2Fxgp%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-WHU07-123"><span class="mw-cite-backlink"><a href="#cite_ref-WHU07_123-0">↑</a></span> <span class="reference-text"><cite class="citation"><a rel="nofollow" class="external text" href="http://www.ubergizmo.com/2008/12/fujitsu-siemens-amilo-graphicbooster-external-laptop-gpu-released/"><i>Fujitsu-Siemens Amilo GraphicBooster External Laptop GPU Released</i></a>, 3 de dezembro de 2008<span class="reference-accessdate">, consultado em 24 de outubro de 2022</span>, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20151016192734/http://www.ubergizmo.com/2008/12/fujitsu-siemens-amilo-graphicbooster-external-laptop-gpu-released/">cópia arquivada em 16 de outubro de 2015</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Fujitsu-Siemens+Amilo+GraphicBooster+External+Laptop+GPU+Released&amp;rft.date=2008-12-03&amp;rft.genre=book&amp;rft_id=http%3A%2F%2Fwww.ubergizmo.com%2F2008%2F12%2Ffujitsu-siemens-amilo-graphicbooster-external-laptop-gpu-released%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-mvR09-124"><span class="mw-cite-backlink"><a href="#cite_ref-mvR09_124-0">↑</a></span> <span class="reference-text"><cite class="citation"><a rel="nofollow" class="external text" href="http://www.ubergizmo.com/2010/08/dynavivid-graphics-dock-from-acer-arrives-in-france-what-about-the-us/"><i>DynaVivid Graphics Dock from Acer arrives in France, what about the US?</i></a>, 11 de agosto de 2010<span class="reference-accessdate">, consultado em 24 de outubro de 2022</span>, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20151016192734/http://www.ubergizmo.com/2010/08/dynavivid-graphics-dock-from-acer-arrives-in-france-what-about-the-us/">cópia arquivada em 16 de outubro de 2015</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=DynaVivid+Graphics+Dock+from+Acer+arrives+in+France%2C+what+about+the+US%3F&amp;rft.date=2010-08-11&amp;rft.genre=book&amp;rft_id=http%3A%2F%2Fwww.ubergizmo.com%2F2010%2F08%2Fdynavivid-graphics-dock-from-acer-arrives-in-france-what-about-the-us%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-ZAJ0y-125"><span class="mw-cite-backlink"><a href="#cite_ref-ZAJ0y_125-0">↑</a></span> <span class="reference-text"><cite id="CITEREFDougherty2010" class="citation">Dougherty, Steve (22 de maio de 2010), <a rel="nofollow" class="external text" href="https://www.tweaktown.com/news/15382/msi_to_showcase_gus_external_graphics_solution_for_laptops_at_computex/">«MSI to showcase 'GUS' external graphics solution for laptops at Computex»</a>, <i>TweakTown</i></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=MSI+to+showcase+%27GUS%27+external+graphics+solution+for+laptops+at+Computex&amp;rft.aufirst=Steve&amp;rft.aulast=Dougherty&amp;rft.date=2010-05-22&amp;rft.genre=article&amp;rft.jtitle=TweakTown&amp;rft_id=http%3A%2F%2Fwww.tweaktown.com%2Fnews%2F15382%2Fmsi_to_showcase_gus_external_graphics_solution_for_laptops_at_computex%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-J5UtH-126"><span class="mw-cite-backlink"><a href="#cite_ref-J5UtH_126-0">↑</a></span> <span class="reference-text"><cite id="CITEREFHellstrom2011" class="citation">Hellstrom, Jerry (9 de agosto de 2011), <a rel="nofollow" class="external text" href="http://www.pcper.com/news/Editorial/ExpressCard-trying-pull-not-so-fast-one">«ExpressCard trying to pull a (not so) fast one?»</a>, <i>PC Perspective</i> (editorial), <a rel="nofollow" class="external text" href="https://web.archive.org/web/20160201160254/http://www.pcper.com/news/Editorial/ExpressCard-trying-pull-not-so-fast-one">cópia arquivada em 1 de fevereiro de 2016</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=ExpressCard+trying+to+pull+a+%28not+so%29+fast+one%3F&amp;rft.aufirst=Jerry&amp;rft.aulast=Hellstrom&amp;rft.date=2011-08-09&amp;rft.genre=article&amp;rft.jtitle=PC+Perspective&amp;rft_id=http%3A%2F%2Fwww.pcper.com%2Fnews%2FEditorial%2FExpressCard-trying-pull-not-so-fast-one&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-jWWJt-127"><span class="mw-cite-backlink"><a href="#cite_ref-jWWJt_127-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.hwtools.net/Adapter/PE4H%20V3.2.html">«PE4H V3.2 (PCIe x16 Adapter)»</a>. Hwtools.net<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20140214012341/http://www.hwtools.net/Adapter/PE4H%20V3.2.html">Cópia arquivada em 14 de fevereiro de 2014</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=PE4H+V3.2+%28PCIe+x16+Adapter%29&amp;rft.genre=unknown&amp;rft.pub=Hwtools.net&amp;rft_id=http%3A%2F%2Fwww.hwtools.net%2FAdapter%2FPE4H%2520V3.2.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-ERk1e-128"><span class="mw-cite-backlink"><a href="#cite_ref-ERk1e_128-0">↑</a></span> <span class="reference-text"><cite id="CITEREFO&#39;Brien2010" class="citation">O'Brien, Kevin (8 de setembro de 2010), <a rel="nofollow" class="external text" href="http://www.notebookreview.com/default.asp?newsID=5846&amp;review=how+to+upgrade+laptop+graphics+notebook">«How to Upgrade Your Notebook Graphics Card Using DIY ViDOCK»</a>, <i>Notebook review</i>, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20131213054647/http://www.notebookreview.com/default.asp?newsID=5846&amp;review=how+to+upgrade+laptop+graphics+notebook">cópia arquivada em 13 de dezembro de 2013</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=How+to+Upgrade+Your+Notebook+Graphics+Card+Using+DIY+ViDOCK&amp;rft.aufirst=Kevin&amp;rft.aulast=O%27Brien&amp;rft.date=2010-09-08&amp;rft.genre=article&amp;rft.jtitle=Notebook+review&amp;rft_id=http%3A%2F%2Fwww.notebookreview.com%2Fdefault.asp%3FnewsID%3D5846%26review%3Dhow%2Bto%2Bupgrade%2Blaptop%2Bgraphics%2Bnotebook&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-CvJwZ-129"><span class="mw-cite-backlink"><a href="#cite_ref-CvJwZ_129-0">↑</a></span> <span class="reference-text"><cite id="CITEREFLal_Shimpi2011" class="citation">Lal Shimpi, Anand (7 de setembro de 2011), <a rel="nofollow" class="external text" href="http://www.anandtech.com/show/4743/the-thunderbolt-devices-trickle-in-magmas-expressbox-3t">«The Thunderbolt Devices Trickle In: Magma's ExpressBox 3T»</a>, <i>AnandTech</i>, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20160304201352/http://www.anandtech.com/show/4743/the-thunderbolt-devices-trickle-in-magmas-expressbox-3t">cópia arquivada em 4 de março de 2016</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=The+Thunderbolt+Devices+Trickle+In%3A+Magma%27s+ExpressBox+3T&amp;rft.aufirst=Anand&amp;rft.aulast=Lal+Shimpi&amp;rft.date=2011-09-07&amp;rft.genre=article&amp;rft.jtitle=AnandTech&amp;rft_id=http%3A%2F%2Fwww.anandtech.com%2Fshow%2F4743%2Fthe-thunderbolt-devices-trickle-in-magmas-expressbox-3t&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-OLzu7-130"><span class="mw-cite-backlink"><a href="#cite_ref-OLzu7_130-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.theverge.com/2012/1/10/2698168/msi-GUS-II-external-thunderbolt-gpu-enclosure">«MSI GUS II external GPU enclosure with Thunderbolt»</a>. <i>The Verge</i> (hands-on). 10 de janeiro de 2012<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20120213123659/http://www.theverge.com/2012/1/10/2698168/msi-GUS-II-external-thunderbolt-gpu-enclosure">Cópia arquivada em 13 de fevereiro de 2012</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=MSI+GUS+II+external+GPU+enclosure+with+Thunderbolt&amp;rft.date=2012-01-10&amp;rft.genre=unknown&amp;rft.jtitle=The+Verge&amp;rft_id=https%3A%2F%2Fwww.theverge.com%2F2012%2F1%2F10%2F2698168%2Fmsi-GUS-II-external-thunderbolt-gpu-enclosure&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-5LOrR-131"><span class="mw-cite-backlink"><a href="#cite_ref-5LOrR_131-0">↑</a></span> <span class="reference-text"><cite class="citation"><a rel="nofollow" class="external text" href="http://www.tomshardware.com/reviews/pci-express-graphics-thunderbolt,3263-2.html">«PCI express graphics, Thunderbolt»</a>, <i>Tom’s hardware</i>, 17 de setembro de 2012</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=PCI+express+graphics%2C+Thunderbolt&amp;rft.date=2012-09-17&amp;rft.genre=article&amp;rft.jtitle=Tom%99s+hardware&amp;rft_id=http%3A%2F%2Fwww.tomshardware.com%2Freviews%2Fpci-express-graphics-thunderbolt%2C3263-2.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-apXPa-132"><span class="mw-cite-backlink"><a href="#cite_ref-apXPa_132-0">↑</a></span> <span class="reference-text"><cite class="citation"><a rel="nofollow" class="external text" href="https://www.engadget.com/2012/12/13/mlogics-mlink-thunderbolt-chassis-now-shipping-399/">«M logics M link Thunderbold chassis no shipping»</a>, <i>Engadget</i>, 13 de dezembro de 2012, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20170625182008/https://www.engadget.com/2012/12/13/mlogics-mlink-thunderbolt-chassis-now-shipping-399/">cópia arquivada em 25 de junho de 2017</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=M+logics+M+link+Thunderbold+chassis+no+shipping&amp;rft.date=2012-12-13&amp;rft.genre=article&amp;rft.jtitle=Engadget&amp;rft_id=https%3A%2F%2Fwww.engadget.com%2F2012%2F12%2F13%2Fmlogics-mlink-thunderbolt-chassis-now-shipping-399%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-PXbHS-133"><span class="mw-cite-backlink"><a href="#cite_ref-PXbHS_133-0">↑</a></span> <span class="reference-text"><cite id="CITEREFBurns2017" class="citation">Burns, Chris (17 de outubro de 2017), <a rel="nofollow" class="external text" href="https://www.slashgear.com/2017-razer-blade-stealth-and-core-v2-detailed-17504328/">«2017 Razer Blade Stealth and Core V2 detailed»</a>, <i>SlashGear</i>, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20171017211631/https://www.slashgear.com/2017-razer-blade-stealth-and-core-v2-detailed-17504328/">cópia arquivada em 17 de outubro de 2017</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=2017+Razer+Blade+Stealth+and+Core+V2+detailed&amp;rft.aufirst=Chris&amp;rft.aulast=Burns&amp;rft.date=2017-10-17&amp;rft.genre=article&amp;rft.jtitle=SlashGear&amp;rft_id=https%3A%2F%2Fwww.slashgear.com%2F2017-razer-blade-stealth-and-core-v2-detailed-17504328%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-49Gx4-134"><span class="mw-cite-backlink"><a href="#cite_ref-49Gx4_134-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.engadget.com/2011/12/08/compactflash-association-readies-next-gen-xqd-format-promises-w/">«CompactFlash Association readies next-gen XQD format, promises write speeds of 125 MB/s and up»</a>. Engadget. 8 de dezembro de 2011<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20140519002107/http://www.engadget.com/2011/12/08/compactflash-association-readies-next-gen-xqd-format-promises-w/">Cópia arquivada em 19 de maio de 2014</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=CompactFlash+Association+readies+next-gen+XQD+format%2C+promises+write+speeds+of+125+MB%2Fs+and+up&amp;rft.date=2011-12-08&amp;rft.genre=unknown&amp;rft.pub=Engadget&amp;rft_id=https%3A%2F%2Fwww.engadget.com%2F2011%2F12%2F08%2Fcompactflash-association-readies-next-gen-xqd-format-promises-w%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-P3Feb-135"><span class="mw-cite-backlink"><a href="#cite_ref-P3Feb_135-0">↑</a></span> <span class="reference-text"><cite class="citation web">Zsolt Kerekes (Dezembro de 2011). <a rel="nofollow" class="external text" href="http://www.storagesearch.com/ssd-29.html">«What's so very different about the design of Fusion-io's ioDrives / PCIe SSDs?»</a>. storagesearch.com<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20130923065816/http://www.storagesearch.com/ssd-29.html">Cópia arquivada em 23 de setembro de 2013</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.au=Zsolt+Kerekes&amp;rft.btitle=What%27s+so+very+different+about+the+design+of+Fusion-io%27s+ioDrives+%2F+PCIe+SSDs%3F&amp;rft.date=2011-12&amp;rft.genre=unknown&amp;rft.pub=storagesearch.com&amp;rft_id=http%3A%2F%2Fwww.storagesearch.com%2Fssd-29.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-NeWKh-136"><span class="mw-cite-backlink"><a href="#cite_ref-NeWKh_136-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20131004230049/http://www.storagereview.com/fusionio_iodrive_duo_enterprise_pcie_review">«Fusion-io ioDrive Duo Enterprise PCIe Review»</a>. storagereview.com. 16 de julho de 2012<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.storagereview.com/fusionio_iodrive_duo_enterprise_pcie_review">original</a> em 4 de outubro de 2013</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Fusion-io+ioDrive+Duo+Enterprise+PCIe+Review&amp;rft.date=2012-07-16&amp;rft.genre=unknown&amp;rft.pub=storagereview.com&amp;rft_id=http%3A%2F%2Fwww.storagereview.com%2Ffusionio_iodrive_duo_enterprise_pcie_review&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-VLf63-137"><span class="mw-cite-backlink"><a href="#cite_ref-VLf63_137-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20130325121004/http://www.xbitlabs.com/news/storage/display/20120110180208_OCZ_Demos_4TB_16TB_Solid_State_Drives_for_Enterprise.html">«OCZ Demos 4 TiB, 16 TiB Solid-State Drives for Enterprise»</a>. X-bit labs<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.xbitlabs.com/news/storage/display/20120110180208_OCZ_Demos_4TB_16TB_Solid_State_Drives_for_Enterprise.html">original</a> em 25 de março de 2013</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=OCZ+Demos+4+TiB%2C+16+TiB+Solid-State+Drives+for+Enterprise&amp;rft.genre=unknown&amp;rft.pub=X-bit+labs&amp;rft_id=http%3A%2F%2Fwww.xbitlabs.com%2Fnews%2Fstorage%2Fdisplay%2F20120110180208_OCZ_Demos_4TB_16TB_Solid_State_Drives_for_Enterprise.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-ymSig-138"><span class="mw-cite-backlink"><a href="#cite_ref-ymSig_138-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://www.sata-io.org/technology/sataexpress.asp">«Enabling Higher Speed Storage Applications with SATA Express»</a>. SATA-IO<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20121127010238/http://www.sata-io.org/technology/sataexpress.asp">Cópia arquivada em 27 de novembro de 2012</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=Enabling+Higher+Speed+Storage+Applications+with+SATA+Express&amp;rft.genre=unknown&amp;rft.pub=SATA-IO&amp;rft_id=http%3A%2F%2Fwww.sata-io.org%2Ftechnology%2Fsataexpress.asp&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-SNLQe-139"><span class="mw-cite-backlink"><a href="#cite_ref-SNLQe_139-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://www.sata-io.org/sata-m2-card">«SATA M.2 Card»</a>. SATA-IO<span class="reference-accessdate">. Consultado em 14 de setembro de 2013</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20131003103042/https://www.sata-io.org/sata-m2-card">Cópia arquivada em 3 de outubro de 2013</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=SATA+M.2+Card&amp;rft.genre=unknown&amp;rft.pub=SATA-IO&amp;rft_id=https%3A%2F%2Fwww.sata-io.org%2Fsata-m2-card&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-FJvMX-140"><span class="mw-cite-backlink"><a href="#cite_ref-FJvMX_140-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="https://web.archive.org/web/20130127094133/http://www.scsita.org/library/scsi-express/">«SCSI Express»</a>. SCSI Trade Association<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. Arquivado do <a rel="nofollow" class="external text" href="http://www.scsita.org/library/scsi-express/">original</a> em 27 de janeiro de 2013</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.btitle=SCSI+Express&amp;rft.genre=unknown&amp;rft.pub=SCSI+Trade+Association&amp;rft_id=http%3A%2F%2Fwww.scsita.org%2Flibrary%2Fscsi-express%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-YUum6-141"><span class="mw-cite-backlink"><a href="#cite_ref-YUum6_141-0">↑</a></span> <span class="reference-text"><cite class="citation web">Meduri, Vijay (24 de janeiro de 2011). <a rel="nofollow" class="external text" href="http://www.hpcwire.com/hpcwire/2011-01-24/a_case_for_pci_express_as_a_high-performance_cluster_interconnect.html">«A Case for PCI Express as a High-Performance Cluster Interconnect»</a>. HPCwire<span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20130114041356/http://www.hpcwire.com/hpcwire/2011-01-24/a_case_for_pci_express_as_a_high-performance_cluster_interconnect.html">Cópia arquivada em 14 de janeiro de 2013</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.aufirst=Vijay&amp;rft.aulast=Meduri&amp;rft.btitle=A+Case+for+PCI+Express+as+a+High-Performance+Cluster+Interconnect&amp;rft.date=2011-01-24&amp;rft.genre=unknown&amp;rft.pub=HPCwire&amp;rft_id=http%3A%2F%2Fwww.hpcwire.com%2Fhpcwire%2F2011-01-24%2Fa_case_for_pci_express_as_a_high-performance_cluster_interconnect.html&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-1Jwlv-142"><span class="mw-cite-backlink"><a href="#cite_ref-1Jwlv_142-0">↑</a></span> <span class="reference-text"><cite class="citation news">Evan Koblentz (3 de fevereiro de 2017). <a rel="nofollow" class="external text" href="https://www.techrepublic.com/article/new-pci-express-4-0-delay-may-empower-next-gen-alternatives/">«New PCI Express 4.0 delay may empower next-gen alternatives»</a>. <i>Tech Republic</i><span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span>. <a rel="nofollow" class="external text" href="https://web.archive.org/web/20170401143837/http://www.techrepublic.com/article/new-pci-express-4-0-delay-may-empower-next-gen-alternatives/">Cópia arquivada em 1 de abril de 2017</a></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=New+PCI+Express+4.0+delay+may+empower+next-gen+alternatives&amp;rft.au=Evan+Koblentz&amp;rft.date=2017-02-03&amp;rft.genre=article&amp;rft.jtitle=Tech+Republic&amp;rft_id=http%3A%2F%2Fwww.techrepublic.com%2Farticle%2Fnew-pci-express-4-0-delay-may-empower-next-gen-alternatives%2F&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-aJ00L-143"><span class="mw-cite-backlink"><a href="#cite_ref-aJ00L_143-0">↑</a></span> <span class="reference-text"><cite class="citation web">Cutress, Ian. <a rel="nofollow" class="external text" href="https://www.anandtech.com/show/14068/cxl-specification-1-released-new-industry-high-speed-interconnect-from-intel">«CXL Specification 1.0 Released: New Industry High-Speed Interconnect From Intel»</a>. <i>www.anandtech.com</i><span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=CXL+Specification+1.0+Released%3A+New+Industry+High-Speed+Interconnect+From+Intel&amp;rft.aufirst=Ian&amp;rft.aulast=Cutress&amp;rft.genre=unknown&amp;rft.jtitle=www.anandtech.com&amp;rft_id=https%3A%2F%2Fwww.anandtech.com%2Fshow%2F14068%2Fcxl-specification-1-released-new-industry-high-speed-interconnect-from-intel&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
<li id="cite_note-9ps7Q-144"><span class="mw-cite-backlink"><a href="#cite_ref-9ps7Q_144-0">↑</a></span> <span class="reference-text"><cite class="citation web"><a rel="nofollow" class="external text" href="http://pcisig.com/developers/integrators-list">«Integrators List | PCI-SIG»</a>. <i>pcisig.com</i><span class="reference-accessdate">. Consultado em 24 de outubro de 2022</span></cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.atitle=Integrators+List+%7C+PCI-SIG&amp;rft.genre=unknown&amp;rft.jtitle=pcisig.com&amp;rft_id=http%3A%2F%2Fpcisig.com%2Fdevelopers%2Fintegrators-list&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal" class="Z3988"><span style="display:none;">&#160;</span></span></span>
</li>
</ol></div></div>
<div class="mw-heading mw-heading2"><h2 id="Leitura_adicional">Leitura adicional</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=44" title="Editar secção: Leitura adicional" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=44" title="Editar código-fonte da secção: Leitura adicional"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<ul><li><cite id="CITEREFBudrukAndersonShanley2003" class="citation">Budruk, Ravi; Anderson, Don; Shanley, Tom (2003),  Winkles, Joseph ‘Joe’, ed., <i>PCI Express System Architecture</i>, <a href="/wiki/International_Standard_Book_Number" title="International Standard Book Number">ISBN</a>&#160;<a href="/wiki/Especial:Fontes_de_livros/978-0-321-15630-3" title="Especial:Fontes de livros/978-0-321-15630-3">978-0-321-15630-3</a>, Mind share PC system architecture, Addison-Wesley</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.au=Anderson%2C+Don&amp;rft.au=Shanley%2C+Tom&amp;rft.aufirst=Ravi&amp;rft.aulast=Budruk&amp;rft.btitle=PCI+Express+System+Architecture&amp;rft.date=2003&amp;rft.genre=book&amp;rft.isbn=978-0-321-15630-3&amp;rft.pub=Addison-Wesley&amp;rft.series=Mind+share+PC+system+architecture&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span>, 1120 pp.</li>
<li><cite id="CITEREFSolariCongdon2003" class="citation">Solari, Edward; Congdon, Brad (2003), <i>Complete PCI Express Reference: Design Implications for Hardware and Software Developers</i>, <a href="/wiki/International_Standard_Book_Number" title="International Standard Book Number">ISBN</a>&#160;<a href="/wiki/Especial:Fontes_de_livros/978-0-9717861-9-6" title="Especial:Fontes de livros/978-0-9717861-9-6">978-0-9717861-9-6</a>, Intel</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.au=Congdon%2C+Brad&amp;rft.aufirst=Edward&amp;rft.aulast=Solari&amp;rft.btitle=Complete+PCI+Express+Reference%3A+Design+Implications+for+Hardware+and+Software+Developers&amp;rft.date=2003&amp;rft.genre=book&amp;rft.isbn=978-0-9717861-9-6&amp;rft.pub=Intel&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span>, 1056 pp.</li>
<li><cite id="CITEREFWilenSchadeThornburg2003" class="citation">Wilen, Adam; Schade, Justin P; Thornburg, Ron (Abril de 2003), <i>Introduction to PCI Express: A Hardware and Software Developer's Guide</i>, <a href="/wiki/International_Standard_Book_Number" title="International Standard Book Number">ISBN</a>&#160;<a href="/wiki/Especial:Fontes_de_livros/978-0-9702846-9-3" title="Especial:Fontes de livros/978-0-9702846-9-3">978-0-9702846-9-3</a>, Intel</cite><span title="ctx_ver=Z39.88-2004&amp;rfr_id=info%3Asid%2Fpt.wikipedia.org%3APCI+Express&amp;rft.au=Schade%2C+Justin+P&amp;rft.au=Thornburg%2C+Ron&amp;rft.aufirst=Adam&amp;rft.aulast=Wilen&amp;rft.btitle=Introduction+to+PCI+Express%3A+A+Hardware+and+Software+Developer%27s+Guide&amp;rft.date=2003-04&amp;rft.genre=book&amp;rft.isbn=978-0-9702846-9-3&amp;rft.pub=Intel&amp;rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook" class="Z3988"><span style="display:none;">&#160;</span></span>, 325 pp.</li></ul>
<div class="mw-heading mw-heading2"><h2 id="Ligações_externas"><span id="Liga.C3.A7.C3.B5es_externas"></span>Ligações externas</h2><span class="mw-editsection"><span class="mw-editsection-bracket">[</span><a href="/w/index.php?title=PCI_Express&amp;veaction=edit&amp;section=45" title="Editar secção: Ligações externas" class="mw-editsection-visualeditor"><span>editar</span></a><span class="mw-editsection-divider"> | </span><a href="/w/index.php?title=PCI_Express&amp;action=edit&amp;section=45" title="Editar código-fonte da secção: Ligações externas"><span>editar código-fonte</span></a><span class="mw-editsection-bracket">]</span></span></div>
<style data-mw-deduplicate="TemplateStyles:r69325977">@media(max-width:768px){.mw-parser-output .mobile-stack{width:100%!important;float:none!important;margin:10px auto!important;text-align:center!important;box-sizing:border-box!important}.mw-parser-output .mobile-stack .image-container{float:none!important;display:inline-block;padding-bottom:10px}.mw-parser-output .mobile-stack .text-container{margin-left:0!important}}</style><div class="noprint mobile-stack" style="clear: right; border: solid #aaa 1px; margin: 0 0 1em 1em; font-size: 90%; background: var(--background-color-neutral-subtle, #f9f9f9); color: inherit; width: 238px; padding: 5px; spacing: 0; text-align: left; float: right;">
<div class="image-container" style="float: left; vertical-align:middle; margin: 0 10px 0 5px;"><figure class="mw-halign-none" typeof="mw:File"><span><img alt="" src="//upload.wikimedia.org/wikipedia/commons/thumb/4/4a/Commons-logo.svg/40px-Commons-logo.svg.png" decoding="async" width="30" height="40" class="mw-file-element" srcset="//upload.wikimedia.org/wikipedia/commons/thumb/4/4a/Commons-logo.svg/60px-Commons-logo.svg.png 1.5x" data-file-width="1024" data-file-height="1376" /></span><figcaption></figcaption></figure></div>
<div class="text-container" style="margin-left: 30px; line-height:normal; vertical-align:middle;">O <a href="https://commons.wikimedia.org/wiki/P%C3%A1gina_principal" class="extiw" title="commons:Página principal">Commons</a> possui imagens e outros ficheiros sobre  <b><span class="plainlinks"><a class="external text" href="https://commons.wikimedia.org/w/index.php?title=PCI+Express&amp;uselang=pt">PCI Express</a></span></b></div>
</div> 
<ul><li><a rel="nofollow" class="external text" href="https://pcisig.com/specifications">PCI-SIG Specifications</a></li></ul>
<p><br />
</p>
<style data-mw-deduplicate="TemplateStyles:r69328899">.mw-parser-output .navbox{box-sizing:border-box;border:1px solid #a2a9b1;width:100%;clear:both;font-size:88%;text-align:center;padding:1px;margin:0 auto 0}.mw-parser-output .navbox .navbox{margin-top:0}.mw-parser-output .navbox+.navbox,.mw-parser-output .navbox+.navbox-styles+.navbox{margin-top:-1px}.mw-parser-output .navbox-inner,.mw-parser-output .navbox-subgroup{width:100%}.mw-parser-output .navbox-group,.mw-parser-output .navbox-title,.mw-parser-output .navbox-abovebelow{padding:0.25em 1em;line-height:1.5em;text-align:center}.mw-parser-output .navbox-group{white-space:nowrap;text-align:right}.mw-parser-output .navbox,.mw-parser-output .navbox-subgroup{background-color:#fdfdfd}.mw-parser-output .navbox-list{line-height:1.5em;border-color:#fdfdfd}.mw-parser-output .navbox-list-with-group{text-align:left;border-left-width:2px;border-left-style:solid}.mw-parser-output tr+tr>.navbox-abovebelow,.mw-parser-output tr+tr>.navbox-group,.mw-parser-output tr+tr>.navbox-image,.mw-parser-output tr+tr>.navbox-list{border-top:2px solid #fdfdfd}.mw-parser-output .navbox-title{background-color:#ccf}.mw-parser-output .navbox-abovebelow,.mw-parser-output .navbox-group,.mw-parser-output .navbox-subgroup .navbox-title{background-color:#ddf}.mw-parser-output .navbox-subgroup .navbox-group,.mw-parser-output .navbox-subgroup .navbox-abovebelow{background-color:#e6e6ff}.mw-parser-output .navbox-even{background-color:#f7f7f7}.mw-parser-output .navbox-odd{background-color:transparent}.mw-parser-output .navbox .hlist td dl,.mw-parser-output .navbox .hlist td ol,.mw-parser-output .navbox .hlist td ul,.mw-parser-output .navbox td.hlist dl,.mw-parser-output .navbox td.hlist ol,.mw-parser-output .navbox td.hlist ul{padding:0.125em 0}.mw-parser-output .navbox .navbar{display:block;font-size:100%}.mw-parser-output .navbox-title .navbar{float:left;text-align:left;margin-right:0.5em}body.skin--responsive .mw-parser-output .navbox-image img{max-width:none!important}@media print{body.ns-0 .mw-parser-output .navbox{display:none!important}}</style><div role="navigation" class="navbox" aria-labelledby="Componentes_básicos_do_computador" style="padding:3px"><table class="nowraplinks collapsible autocollapse navbox-inner" style="border-spacing:0;background:transparent;color:inherit"><tbody><tr><th scope="col" class="navbox-title" colspan="2"><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69811335" /><style data-mw-deduplicate="TemplateStyles:r69825269">.mw-parser-output .navbar{display:inline;font-size:88%;font-weight:normal}.mw-parser-output .navbar-collapse{float:left;text-align:left}.mw-parser-output .navbar-boxtext{word-spacing:0}.mw-parser-output .navbar ul{display:inline-block;white-space:nowrap;line-height:inherit}.mw-parser-output .navbar-brackets::before{margin-right:-0.125em;content:"[ "}.mw-parser-output .navbar-brackets::after{margin-left:-0.125em;content:" ]"}.mw-parser-output .navbar li{word-spacing:-0.125em}.mw-parser-output .navbar a>span,.mw-parser-output .navbar a>abbr{text-decoration:inherit}.mw-parser-output .navbar-mini abbr{font-variant:small-caps;border-bottom:none;text-decoration:none;cursor:inherit}.mw-parser-output .navbar-ct-full{font-size:114%;margin:0 7em}.mw-parser-output .navbar-ct-mini{font-size:114%;margin:0 4em}html.skin-theme-clientpref-night .mw-parser-output .navbar li a abbr{color:var(--color-base)!important}@media(prefers-color-scheme:dark){html.skin-theme-clientpref-os .mw-parser-output .navbar li a abbr{color:var(--color-base)!important}}@media print{.mw-parser-output .navbar{display:none!important}}</style><div class="navbar plainlinks hlist navbar-mini"><ul><li class="nv-ver"><a href="/wiki/Predefini%C3%A7%C3%A3o:Componentes_b%C3%A1sicos_do_computador" title="Predefinição:Componentes básicos do computador"><abbr title="Ver esta predefinição" style=";;background:none transparent;border:none;-moz-box-shadow:none;-webkit-box-shadow:none;box-shadow:none; padding:0;">v</abbr></a></li><li class="nv-discutir"><a href="/w/index.php?title=Predefini%C3%A7%C3%A3o_Discuss%C3%A3o:Componentes_b%C3%A1sicos_do_computador&amp;action=edit&amp;redlink=1" class="new" title="Predefinição Discussão:Componentes básicos do computador (página não existe)"><abbr title="Discutir esta predefinição" style=";;background:none transparent;border:none;-moz-box-shadow:none;-webkit-box-shadow:none;box-shadow:none; padding:0;">d</abbr></a></li><li class="nv-editar"><a href="/wiki/Especial:EditPage/Predefini%C3%A7%C3%A3o:Componentes_b%C3%A1sicos_do_computador" title="Especial:EditPage/Predefinição:Componentes básicos do computador"><abbr title="Editar esta predefinição" style=";;background:none transparent;border:none;-moz-box-shadow:none;-webkit-box-shadow:none;box-shadow:none; padding:0;">e</abbr></a></li></ul></div><div id="Componentes_básicos_do_computador" style="font-size:114%;margin:0 4em"><a href="/wiki/Hardware" title="Hardware">Componentes</a> básicos do <a href="/wiki/Computador" title="Computador">computador</a></div></th></tr><tr><th scope="row" class="navbox-group" style="width:1%"><a href="/wiki/Dispositivo_de_entrada" title="Dispositivo de entrada">Dispositivos de entrada</a></th><td class="navbox-list navbox-odd hlist" style="text-align:left;border-left-width:2px;border-left-style:solid;width:100%;padding:0px"><div style="padding:0em 0.25em"><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69328899" /></div><table class="nowraplinks navbox-subgroup" style="border-spacing:0"><tbody><tr><th scope="row" class="navbox-group" style="width:1%"><a href="/w/index.php?title=Dispositivo_de_apontamento&amp;action=edit&amp;redlink=1" class="new" title="Dispositivo de apontamento (página não existe)">Dispositivos de apontamento</a></th><td class="navbox-list navbox-even" style="text-align:left;border-left-width:2px;border-left-style:solid;width:100%;padding:0px"><div style="padding:0em 0.25em">
<ul><li><a href="/wiki/Caneta_%C3%B3ptica" title="Caneta óptica">Caneta óptica</a></li>
<li><a href="/wiki/Controlador_de_jogo" title="Controlador de jogo">Controlador de jogo</a></li>
<li><a href="/wiki/Ecr%C3%A3_t%C3%A1til" title="Ecrã tátil">Ecrã tátil/Tela sensível ao toque</a></li>
<li><a href="/wiki/Painel_t%C3%A1til" title="Painel tátil">Painel tátil/Touchpad</a></li>
<li><a href="/w/index.php?title=Pointing_stick&amp;action=edit&amp;redlink=1" class="new" title="Pointing stick (página não existe)">Pointing stick</a></li>
<li><a href="/wiki/Rato_(inform%C3%A1tica)" title="Rato (informática)">Rato/Mouse</a></li>
<li><a href="/wiki/Mesa_digitalizadora" title="Mesa digitalizadora">Tablet gráfico/Mesa digitalizadora</a></li>
<li><a href="/wiki/Trackball" title="Trackball">Trackball</a></li></ul>
</div></td></tr><tr><th scope="row" class="navbox-group" style="width:1%">Outros</th><td class="navbox-list navbox-odd" style="text-align:left;border-left-width:2px;border-left-style:solid;width:100%;padding:0px"><div style="padding:0em 0.25em">
<ul><li><a href="/wiki/Digitalizador" title="Digitalizador">Digitalizador/Scanner</a></li>
<li><a href="/wiki/Microfone" title="Microfone">Microfone</a></li>
<li><a href="/w/index.php?title=Monitor_Braille&amp;action=edit&amp;redlink=1" class="new" title="Monitor Braille (página não existe)">Monitor Braille</a></li>
<li><a href="/wiki/Placa_de_som" title="Placa de som">Placa de som</a></li>
<li><a href="/wiki/Placa_de_v%C3%ADdeo" title="Placa de vídeo">Placa de vídeo</a></li>
<li><a href="/wiki/Teclado_(inform%C3%A1tica)" title="Teclado (informática)">Teclado</a></li>
<li><a href="/wiki/Webcam" title="Webcam">Câmera web/Webcam</a>
<ul><li><a href="/w/index.php?title=Softcam&amp;action=edit&amp;redlink=1" class="new" title="Softcam (página não existe)">Softcam</a></li></ul></li></ul>
</div></td></tr></tbody></table><div></div></td></tr><tr><th scope="row" class="navbox-group" style="width:1%"><a href="/wiki/Dispositivo_de_sa%C3%ADda" title="Dispositivo de saída">Dispositivos de saída</a></th><td class="navbox-list navbox-even hlist" style="text-align:left;border-left-width:2px;border-left-style:solid;width:100%;padding:0px"><div style="padding:0em 0.25em">
<ul><li><a href="/wiki/Altifalante" title="Altifalante">Altifalante/Alto-Falante</a></li>
<li><a href="/wiki/Impressora" title="Impressora">Impressora</a>
<ul><li><a href="/wiki/Plotter" title="Plotter">Plotter</a></li></ul></li>
<li><a href="/wiki/Monitor_de_computador" title="Monitor de computador">Monitor/Ecrã do computador</a>
<ul><li><a href="/wiki/Monitor_de_v%C3%ADdeo" title="Monitor de vídeo">Monitor/Ecrã de vídeo</a></li></ul></li>
<li><a href="/w/index.php?title=Monitor_Braille&amp;action=edit&amp;redlink=1" class="new" title="Monitor Braille (página não existe)">Monitor Braille</a></li>
<li><a href="/wiki/Placa_de_som" title="Placa de som">Placa de som</a></li>
<li><a href="/wiki/Placa_de_v%C3%ADdeo" title="Placa de vídeo">Placa de vídeo</a></li></ul>
</div></td></tr><tr><th scope="row" class="navbox-group" style="width:1%"><a href="/wiki/M%C3%ADdia_remov%C3%ADvel" title="Mídia removível">Mídia removível</a></th><td class="navbox-list navbox-odd hlist" style="text-align:left;border-left-width:2px;border-left-style:solid;width:100%;padding:0px"><div style="padding:0em 0.25em">
<ul><li><a href="/wiki/Disco_%C3%B3ptico" title="Disco óptico">Disco óptico</a>
<ul><li><a href="/wiki/Disco_blu-ray" class="mw-redirect" title="Disco blu-ray">Blu-ray</a></li>
<li><a href="/wiki/Compact_disc" title="Compact disc">CD</a></li>
<li><a href="/wiki/DVD" title="DVD">DVD</a></li></ul></li>
<li><a href="/w/index.php?title=Disk_pack&amp;action=edit&amp;redlink=1" class="new" title="Disk pack (página não existe)">Disk pack</a></li>
<li><a href="/wiki/Disquete" title="Disquete">Disquete</a></li>
<li><a href="/wiki/Mem%C3%B3ria_flash" title="Memória flash">Memória flash</a>
<ul><li><a href="/wiki/Cart%C3%A3o_de_mem%C3%B3ria" title="Cartão de memória">Cartão de memória</a></li>
<li><a href="/wiki/USB_flash_drive" title="USB flash drive">Pen Drive/Pen USB</a></li></ul></li></ul>
</div></td></tr><tr><th scope="row" class="navbox-group" style="width:1%"><a href="/wiki/Gabinete_(inform%C3%A1tica)" title="Gabinete (informática)">Gabinete/Caixa</a></th><td class="navbox-list navbox-even hlist" style="text-align:left;border-left-width:2px;border-left-style:solid;width:100%;padding:0px"><div style="padding:0em 0.25em">
<ul><li><a href="/wiki/Armazenamento_de_dados_de_computador" title="Armazenamento de dados de computador">Armazenamento de dados de computador</a>
<ul><li><a href="/wiki/Unidade_de_disco_r%C3%ADgido" title="Unidade de disco rígido">Disco duro/Disco rígido</a></li>
<li><a href="/wiki/Unidade_de_estado_s%C3%B3lido" title="Unidade de estado sólido">SSD</a> (<a href="/wiki/Serial_ATA" title="Serial ATA">SATA</a> / <a href="/wiki/NVM_Express" title="NVM Express">NVMe</a>)</li>
<li><a href="/wiki/Disco_r%C3%ADgido_h%C3%ADbrido" title="Disco rígido híbrido">SSHD</a></li></ul></li>
<li><a href="/wiki/Fonte_de_alimenta%C3%A7%C3%A3o" title="Fonte de alimentação">Fonte de alimentação</a>
<ul><li><a href="/wiki/Unidade_de_fonte_de_alimenta%C3%A7%C3%A3o_(computador)" title="Unidade de fonte de alimentação (computador)">Fonte de alimentação de computador</a></li></ul></li>
<li>Memória
<ul><li><a href="/wiki/Mem%C3%B3ria_de_acesso_aleat%C3%B3rio" title="Memória de acesso aleatório">Memória de acesso aleatório</a> (RAM)</li>
<li><a href="/wiki/RAM-CMOS" title="RAM-CMOS">BIOS</a></li></ul></li>
<li><a href="/wiki/Modem" title="Modem">Modem</a></li>
<li><a href="/wiki/Placa-m%C3%A3e" title="Placa-mãe">Placa-mãe</a></li>
<li><a href="/wiki/Placa_de_expans%C3%A3o" title="Placa de expansão">Placa de expansão</a></li>
<li><a href="/wiki/Placa_de_rede" title="Placa de rede">Placa de rede</a></li>
<li><a href="/wiki/Unidade_central_de_processamento" title="Unidade central de processamento">Unidade central de processamento</a> (CPU)
<ul><li><a href="/wiki/Microprocessador" title="Microprocessador">Microprocessador</a></li></ul></li></ul>
</div></td></tr><tr><th scope="row" class="navbox-group" style="width:1%"><a href="/wiki/Porta_(inform%C3%A1tica)" title="Porta (informática)">Portas</a></th><td class="navbox-list navbox-odd hlist" style="text-align:left;border-left-width:2px;border-left-style:solid;width:100%;padding:0px"><div style="padding:0em 0.25em"><link rel="mw-deduplicated-inline-style" href="mw-data:TemplateStyles:r69328899" /></div><table class="nowraplinks navbox-subgroup" style="border-spacing:0"><tbody><tr><th scope="row" class="navbox-group" style="width:1%">Atuais</th><td class="navbox-list navbox-even" style="text-align:left;border-left-width:2px;border-left-style:solid;width:100%;padding:0px"><div style="padding:0em 0.25em">
<ul><li><a href="/wiki/Conector_TRS" title="Conector TRS">Conector de áudio/Ficha de auscultadores</a></li>
<li><a href="/wiki/Ethernet" title="Ethernet">Ethernet</a></li>
<li><a href="/wiki/DisplayPort" title="DisplayPort">DisplayPort</a></li>
<li><a href="/wiki/High-Definition_Multimedia_Interface" title="High-Definition Multimedia Interface">HDMI</a></li>
<li><a href="/wiki/Thunderbolt_(interface)" title="Thunderbolt (interface)">Thunderbolt</a></li>
<li><a href="/wiki/USB" title="USB">USB</a></li></ul>
</div></td></tr><tr><th scope="row" class="navbox-group" style="width:1%">Obsoletas</th><td class="navbox-list navbox-odd" style="text-align:left;border-left-width:2px;border-left-style:solid;width:100%;padding:0px"><div style="padding:0em 0.25em">
<ul><li><a href="/wiki/FireWire" title="FireWire">FireWire</a> (IEEE 1394)</li>
<li><a href="/wiki/Interface_paralela" title="Interface paralela">Interface paralela</a></li>
<li><a href="/wiki/Interface_serial" title="Interface serial">Interface serial</a></li>
<li><a href="/wiki/PS/2" title="PS/2">PS/2</a></li>
<li><a href="/wiki/Serial_ATA" title="Serial ATA">eSATA</a></li>
<li><a href="/wiki/Digital_Visual_Interface" title="Digital Visual Interface">DVI</a></li>
<li><a href="/wiki/Conector_VGA" title="Conector VGA">VGA</a></li></ul>
</div></td></tr></tbody></table><div></div></td></tr></tbody></table></div>
<!-- 
NewPP limit report
Parsed by mw‐web.eqiad.main‐5fc49f697b‐8fpc6
Cached time: 20250407024719
Cache expiry: 2592000
Reduced expiry: false
Complications: [show‐toc]
CPU time usage: 1.479 seconds
Real time usage: 1.906 seconds
Preprocessor visited node count: 9464/1000000
Post‐expand include size: 281625/2097152 bytes
Template argument size: 12066/2097152 bytes
Highest expansion depth: 16/100
Expensive parser function count: 5/500
Unstrip recursion depth: 0/20
Unstrip post‐expand size: 184839/5000000 bytes
Lua time usage: 0.575/10.000 seconds
Lua memory usage: 6630201/52428800 bytes
Number of Wikibase entities loaded: 1/400
-->
<!--
Transclusion expansion time report (%,ms,calls,template)
100.00% 1399.532      1 -total
 47.49%  664.641      3 Predefinição:Referências
 22.71%  317.862     93 Predefinição:Citar_web
 19.16%  268.219      1 Predefinição:Info
  8.40%  117.497      1 Predefinição:Quanto?
  7.25%  101.472      1 Predefinição:Fix
  5.90%   82.577      2 Predefinição:Category_handler
  5.59%   78.192     18 Predefinição:Citation
  5.15%   72.126      3 Predefinição:Navbox
  4.84%   67.723      1 Predefinição:Componentes_básicos_do_computador
-->

<!-- Saved in parser cache with key ptwiki:pcache:64556:|#|:idhash:canonical and timestamp 20250407024719 and revision id 69734490. Rendering was triggered because: page-view
 -->
</div><!--esi <esi:include src="/esitest-fa8a495983347898/content" /> --><noscript><img src="https://auth.wikimedia.org/loginwiki/wiki/Special:CentralAutoLogin/start?useformat=desktop&amp;type=1x1&amp;usesul3=1" alt="" width="1" height="1" style="border: none; position: absolute;"></noscript>
<div class="printfooter" data-nosnippet="">Obtida de "<a dir="ltr" href="https://pt.wikipedia.org/w/index.php?title=PCI_Express&amp;oldid=69734490">https://pt.wikipedia.org/w/index.php?title=PCI_Express&amp;oldid=69734490</a>"</div></div>
					<div id="catlinks" class="catlinks" data-mw="interface"><div id="mw-normal-catlinks" class="mw-normal-catlinks"><a href="/wiki/Especial:Categorias" title="Especial:Categorias">Categorias</a>: <ul><li><a href="/wiki/Categoria:Barramentos_de_computador" title="Categoria:Barramentos de computador">Barramentos de computador</a></li><li><a href="/wiki/Categoria:Normas_de_computadores" title="Categoria:Normas de computadores">Normas de computadores</a></li></ul></div><div id="mw-hidden-catlinks" class="mw-hidden-catlinks mw-hidden-cats-hidden">Categorias ocultas: <ul><li><a href="/wiki/Categoria:!CS1_ingl%C3%AAs-fontes_em_l%C3%ADngua_(en)" title="Categoria:!CS1 inglês-fontes em língua (en)">!CS1 inglês-fontes em língua (en)</a></li><li><a href="/wiki/Categoria:!CS1_alem%C3%A3o-fontes_em_l%C3%ADngua_(de)" title="Categoria:!CS1 alemão-fontes em língua (de)">!CS1 alemão-fontes em língua (de)</a></li><li><a href="/wiki/Categoria:!Predefini%C3%A7%C3%A3o_Webarchive_archiveis_links" title="Categoria:!Predefinição Webarchive archiveis links">!Predefinição Webarchive archiveis links</a></li><li><a href="/wiki/Categoria:!Artigos_que_carecem_de_notas_de_rodap%C3%A9" title="Categoria:!Artigos que carecem de notas de rodapé">!Artigos que carecem de notas de rodapé</a></li><li><a href="/wiki/Categoria:!Artigos_que_carecem_de_notas_de_rodap%C3%A9_sem_indica%C3%A7%C3%A3o_de_tema" title="Categoria:!Artigos que carecem de notas de rodapé sem indicação de tema">!Artigos que carecem de notas de rodapé sem indicação de tema</a></li><li><a href="/wiki/Categoria:!Artigos_com_texto_com_quantidade_vaga_ou_amb%C3%ADgua" title="Categoria:!Artigos com texto com quantidade vaga ou ambígua">!Artigos com texto com quantidade vaga ou ambígua</a></li></ul></div></div>
				</div>
			</main>
			
		</div>
		<div class="mw-footer-container">
			
<footer id="footer" class="mw-footer" >
	<ul id="footer-info">
	<li id="footer-info-lastmod"> Esta página foi editada pela última vez às 08h32min de 15 de março de 2025.</li>
	<li id="footer-info-copyright">Este texto é disponibilizado nos termos da licença <a rel="nofollow" class="external text" href="https://creativecommons.org/licenses/by-sa/4.0/deed.pt">Atribuição-CompartilhaIgual 4.0 Internacional (CC BY-SA 4.0) da Creative Commons</a>;
pode estar sujeito a condições adicionais.
Para mais detalhes, consulte as <a class="external text" href="https://foundation.wikimedia.org/wiki/Special:MyLanguage/Policy:Terms_of_Use">condições de utilização</a>.</li>
</ul>

	<ul id="footer-places">
	<li id="footer-places-privacy"><a href="https://foundation.wikimedia.org/wiki/Special:MyLanguage/Policy:Privacy_policy/pt-br">Política de privacidade</a></li>
	<li id="footer-places-about"><a href="/wiki/Wikip%C3%A9dia:Sobre">Sobre a Wikipédia</a></li>
	<li id="footer-places-disclaimers"><a href="/wiki/Wikip%C3%A9dia:Aviso_geral">Avisos gerais</a></li>
	<li id="footer-places-wm-codeofconduct"><a href="https://foundation.wikimedia.org/wiki/Special:MyLanguage/Policy:Universal_Code_of_Conduct">Código de conduta</a></li>
	<li id="footer-places-developers"><a href="https://developer.wikimedia.org">Programadores</a></li>
	<li id="footer-places-statslink"><a href="https://stats.wikimedia.org/#/pt.wikipedia.org">Estatísticas</a></li>
	<li id="footer-places-cookiestatement"><a href="https://foundation.wikimedia.org/wiki/Special:MyLanguage/Policy:Cookie_statement">Declaração sobre cookies</a></li>
	<li id="footer-places-mobileview"><a href="//pt.m.wikipedia.org/w/index.php?title=PCI_Express&amp;mobileaction=toggle_view_mobile" class="noprint stopMobileRedirectToggle">Versão móvel</a></li>
</ul>

	<ul id="footer-icons" class="noprint">
	<li id="footer-copyrightico"><a href="https://www.wikimedia.org/" class="cdx-button cdx-button--fake-button cdx-button--size-large cdx-button--fake-button--enabled"><picture><source media="(min-width: 500px)" srcset="/static/images/footer/wikimedia-button.svg" width="84" height="29"><img src="/static/images/footer/wikimedia.svg" width="25" height="25" alt="Wikimedia Foundation" lang="en" loading="lazy"></picture></a></li>
	<li id="footer-poweredbyico"><a href="https://www.mediawiki.org/" class="cdx-button cdx-button--fake-button cdx-button--size-large cdx-button--fake-button--enabled"><picture><source media="(min-width: 500px)" srcset="/w/resources/assets/poweredby_mediawiki.svg" width="88" height="31"><img src="/w/resources/assets/mediawiki_compact.svg" alt="Powered by MediaWiki" lang="en" width="25" height="25" loading="lazy"></picture></a></li>
</ul>

</footer>

		</div>
	</div> 
</div> 
<div class="vector-header-container vector-sticky-header-container">
	<div id="vector-sticky-header" class="vector-sticky-header">
		<div class="vector-sticky-header-start">
			<div class="vector-sticky-header-icon-start vector-button-flush-left vector-button-flush-right" aria-hidden="true">
				<button class="cdx-button cdx-button--weight-quiet cdx-button--icon-only vector-sticky-header-search-toggle" tabindex="-1" data-event-name="ui.vector-sticky-search-form.icon"><span class="vector-icon mw-ui-icon-search mw-ui-icon-wikimedia-search"></span>

<span>Busca</span>
			</button>
		</div>
			
		<div role="search" class="vector-search-box-vue  vector-search-box-show-thumbnail vector-search-box">
			<div class="vector-typeahead-search-container">
				<div class="cdx-typeahead-search cdx-typeahead-search--show-thumbnail">
					<form action="/w/index.php" id="vector-sticky-search-form" class="cdx-search-input cdx-search-input--has-end-button">
						<div  class="cdx-search-input__input-wrapper"  data-search-loc="header-moved">
							<div class="cdx-text-input cdx-text-input--has-start-icon">
								<input
									class="cdx-text-input__input"
									
									type="search" name="search" placeholder="Pesquisar na Wikipédia">
								<span class="cdx-text-input__icon cdx-text-input__start-icon"></span>
							</div>
							<input type="hidden" name="title" value="Especial:Pesquisar">
						</div>
						<button class="cdx-button cdx-search-input__end-button">Pesquisar</button>
					</form>
				</div>
			</div>
		</div>
		<div class="vector-sticky-header-context-bar">
				<nav aria-label="Conteúdo" class="vector-toc-landmark">
						
					<div id="vector-sticky-header-toc" class="vector-dropdown mw-portlet mw-portlet-sticky-header-toc vector-sticky-header-toc vector-button-flush-left"  >
						<input type="checkbox" id="vector-sticky-header-toc-checkbox" role="button" aria-haspopup="true" data-event-name="ui.dropdown-vector-sticky-header-toc" class="vector-dropdown-checkbox "  aria-label="Alternar o índice"  >
						<label id="vector-sticky-header-toc-label" for="vector-sticky-header-toc-checkbox" class="vector-dropdown-label cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only " aria-hidden="true"  ><span class="vector-icon mw-ui-icon-listBullet mw-ui-icon-wikimedia-listBullet"></span>

<span class="vector-dropdown-label-text">Alternar o índice</span>
						</label>
						<div class="vector-dropdown-content">
					
						<div id="vector-sticky-header-toc-unpinned-container" class="vector-unpinned-container">
						</div>
					
						</div>
					</div>
			</nav>
				<div class="vector-sticky-header-context-bar-primary" aria-hidden="true" ><span class="mw-page-title-main">PCI Express</span></div>
			</div>
		</div>
		<div class="vector-sticky-header-end" aria-hidden="true">
			<div class="vector-sticky-header-icons">
				<a href="#" class="cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only" id="ca-talk-sticky-header" tabindex="-1" data-event-name="talk-sticky-header"><span class="vector-icon mw-ui-icon-speechBubbles mw-ui-icon-wikimedia-speechBubbles"></span>

<span></span>
			</a>
			<a href="#" class="cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only" id="ca-subject-sticky-header" tabindex="-1" data-event-name="subject-sticky-header"><span class="vector-icon mw-ui-icon-article mw-ui-icon-wikimedia-article"></span>

<span></span>
			</a>
			<a href="#" class="cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only" id="ca-history-sticky-header" tabindex="-1" data-event-name="history-sticky-header"><span class="vector-icon mw-ui-icon-wikimedia-history mw-ui-icon-wikimedia-wikimedia-history"></span>

<span></span>
			</a>
			<a href="#" class="cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only mw-watchlink" id="ca-watchstar-sticky-header" tabindex="-1" data-event-name="watch-sticky-header"><span class="vector-icon mw-ui-icon-wikimedia-star mw-ui-icon-wikimedia-wikimedia-star"></span>

<span></span>
			</a>
			<a href="#" class="cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only" id="ca-ve-edit-sticky-header" tabindex="-1" data-event-name="ve-edit-sticky-header"><span class="vector-icon mw-ui-icon-wikimedia-edit mw-ui-icon-wikimedia-wikimedia-edit"></span>

<span></span>
			</a>
			<a href="#" class="cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only" id="ca-edit-sticky-header" tabindex="-1" data-event-name="wikitext-edit-sticky-header"><span class="vector-icon mw-ui-icon-wikimedia-wikiText mw-ui-icon-wikimedia-wikimedia-wikiText"></span>

<span></span>
			</a>
			<a href="#" class="cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--icon-only" id="ca-viewsource-sticky-header" tabindex="-1" data-event-name="ve-edit-protected-sticky-header"><span class="vector-icon mw-ui-icon-wikimedia-editLock mw-ui-icon-wikimedia-wikimedia-editLock"></span>

<span></span>
			</a>
		</div>
			<div class="vector-sticky-header-buttons">
				<button class="cdx-button cdx-button--weight-quiet mw-interlanguage-selector" id="p-lang-btn-sticky-header" tabindex="-1" data-event-name="ui.dropdown-p-lang-btn-sticky-header"><span class="vector-icon mw-ui-icon-wikimedia-language mw-ui-icon-wikimedia-wikimedia-language"></span>

<span>40 línguas</span>
			</button>
			<a href="#" class="cdx-button cdx-button--fake-button cdx-button--fake-button--enabled cdx-button--weight-quiet cdx-button--action-progressive" id="ca-addsection-sticky-header" tabindex="-1" data-event-name="addsection-sticky-header"><span class="vector-icon mw-ui-icon-speechBubbleAdd-progressive mw-ui-icon-wikimedia-speechBubbleAdd-progressive"></span>

<span>Adicionar tópico</span>
			</a>
		</div>
			<div class="vector-sticky-header-icon-end">
				<div class="vector-user-links">
				</div>
			</div>
		</div>
	</div>
</div>
<div class="mw-portlet mw-portlet-dock-bottom emptyPortlet" id="p-dock-bottom">
	<ul>
		
	</ul>
</div>
<script>(RLQ=window.RLQ||[]).push(function(){mw.config.set({"wgHostname":"mw-web.eqiad.main-6767b6d577-5mbmj","wgBackendResponseTime":257,"wgPageParseReport":{"limitreport":{"cputime":"1.479","walltime":"1.906","ppvisitednodes":{"value":9464,"limit":1000000},"postexpandincludesize":{"value":281625,"limit":2097152},"templateargumentsize":{"value":12066,"limit":2097152},"expansiondepth":{"value":16,"limit":100},"expensivefunctioncount":{"value":5,"limit":500},"unstrip-depth":{"value":0,"limit":20},"unstrip-size":{"value":184839,"limit":5000000},"entityaccesscount":{"value":1,"limit":400},"timingprofile":["100.00% 1399.532      1 -total"," 47.49%  664.641      3 Predefinição:Referências"," 22.71%  317.862     93 Predefinição:Citar_web"," 19.16%  268.219      1 Predefinição:Info","  8.40%  117.497      1 Predefinição:Quanto?","  7.25%  101.472      1 Predefinição:Fix","  5.90%   82.577      2 Predefinição:Category_handler","  5.59%   78.192     18 Predefinição:Citation","  5.15%   72.126      3 Predefinição:Navbox","  4.84%   67.723      1 Predefinição:Componentes_básicos_do_computador"]},"scribunto":{"limitreport-timeusage":{"value":"0.575","limit":"10.000"},"limitreport-memusage":{"value":6630201,"limit":52428800}},"cachereport":{"origin":"mw-web.eqiad.main-5fc49f697b-8fpc6","timestamp":"20250407024719","ttl":2592000,"transientcontent":false}}});});</script>
<script type="application/ld+json">{"@context":"https:\/\/schema.org","@type":"Article","name":"PCI Express","url":"https:\/\/pt.wikipedia.org\/wiki\/PCI_Express","sameAs":"http:\/\/www.wikidata.org\/entity\/Q206924","mainEntity":"http:\/\/www.wikidata.org\/entity\/Q206924","author":{"@type":"Organization","name":"Contribuidores dos projetos da Wikimedia"},"publisher":{"@type":"Organization","name":"Funda\u00e7\u00e3o Wikimedia, Inc.","logo":{"@type":"ImageObject","url":"https:\/\/www.wikimedia.org\/static\/images\/wmf-hor-googpub.png"}},"datePublished":"2005-03-13T15:25:54Z","dateModified":"2025-03-15T08:32:36Z","image":"https:\/\/upload.wikimedia.org\/wikipedia\/commons\/f\/f4\/PCIeX16andX1OnAsusH81MKMB.jpg"}</script>
</body>
</html>