module top_module (
    input clk,
    input reset,
    output [3:1] ena,
    output [15:0] q
);
    reg [3:0] digit0, digit1, digit2, digit3;

    assign ena[1] = (digit0 == 4'd9);
    assign ena[2] = (digit0 == 4'd9) && (digit1 == 4'd9);
    assign ena[3] = (digit0 == 4'd9) && (digit1 == 4'd9) && (digit2 == 4'd9);

    always @(posedge clk) begin
        if (reset) begin
            digit0 <= 4'd0;
            digit1 <= 4'd0;
            digit2 <= 4'd0;
            digit3 <= 4'd0;
        end
        else begin
            if (digit0 == 4'd9)
                digit0 <= 4'd0;
            else
                digit0 <= digit0 + 1'b1;

            if (ena[1]) begin
                if (digit1 == 4'd9)
                    digit1 <= 4'd0;
                else
                    digit1 <= digit1 + 1'b1;
            end

            if (ena[2]) begin
                if (digit2 == 4'd9)
                    digit2 <= 4'd0;
                else
                    digit2 <= digit2 + 1'b1;
            end

            if (ena[3]) begin
                if (digit3 == 4'd9)
                    digit3 <= 4'd0;
                else
                    digit3 <= digit3 + 1'b1;
            end
        end
    end

    assign q = {digit3, digit2, digit1, digit0};
endmodule
