---
layout: post
title: "About Me (Mugi Noda/void-hoge)"
date: 2025-08-09 00:30:00 +0900
permalink: /about/
---

# Profile
- Mugi Noda (void-hoge)
- Software Engineer
- from: Fukuyama, Hirosima pref.
- current: Tokyo
- Master of Engineering

# Programming skills
- C/C++
- Python
- Rust
- Verilog
- Brainf*ck

# Interested in
- Low-level programming
- Optimization/Accelaration
- Mathmatical Optimization
- Algorithms

# Publications

- 野田麦, 石浦菜岐佐: "一般化並列カウンタのチェーン状接続によるコンプレッサツリーの効率的FPGA実装," _電子情報通信学会技術報告_, VLD2024-84, (Jan. 2025).
- M. Noda and N. Ishiura, "Enumeration of Genaralized Parallel Counters for Multi-Input Adder Synthesis for FPGAs," in _Proc. Asia and Pacific Conference on Circuits and Systems (APCCAS 2024)_, pp. 64-68 (Nov. 2024). [\[IEEE Xplore\]](https://ieeexplore.ieee.org/document/10808619)
- 野田麦, 石浦菜岐佐: "コンプレッサツリー生成のための一般化並列カウンタの網羅的探索," _情報処理学会 DAシンポジウム2024_, pp.106-122 (Aug. 2024).
- 野田麦, 叶亮, 石浦菜岐佐: "一般化並列カウンタ (6,0,7;5)による多入力加算器の効率的FPGA実装," _電子情報通信学会ソサイエティ大会_, A-6-2, (Sept. 2024).
- T. Tanigawa M.Noda and N.Ishiura: "Efficient FPGA Implementation of Binarized Neural Networks Based on Generalized Parallel Counter Tree," in _Proc. the Workshop on Synthesis And System Integration of Mixed Information Techonologies (SASIMI 2024)_, pp. 32-37 (Mar. 2024).
- 野田麦, 石浦菜岐佐: "一般化並列カウンタ追加によるコンプレッサツリーの効率的FPGA実装," _電子情報通信学会総合大会_, A-6-3, (Mar. 2023).
- 谷川貴弘, 野田麦, 石浦菜岐佐: "一般化並列カウンタ木に基づく2値化ニューラルネットワークの効率的FPGA実装," _電子情報通信学会技術研究報告_, VLD2022-68, (Jan. 2023).
