{"patent_id": "10-2023-0168246", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0169015", "출원번호": "10-2023-0168246", "발명의 명칭": "전자장비, 메모리 엑세스 효율을 확정하는 방법 및 저장 매체", "출원인": "쿤룬신 테크놀로지", "발명자": "가오, 다헝"}}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자장비로서,실행 가능한 명령 및 처리하고자 하는 데이터를 저장하도록 구성된 메모리, 및프로세서를 포함하고,상기 처리하고자 하는 데이터는 복수의 데이터 블록으로 분할되고,상기 프로세서는, 상기 실행 가능한 명령을 실행함으로써,상기 메모리로부터 복수의 데이터 블록 중 테스트하고자 하는 데이터 블록을 판독하고, 상기 테스트하고자 하는 데이터 블록의 사이즈 정보에 따라 판독 주기 정보 및 데이터 판독 구간을 포함하는 메모리 엑세스 설명 정보를 확정하고,상기 메모리 엑세스 설명 정보 및 상기 프로세서가 상기 메모리로부터 상기 처리하고자 하는 데이터를 판독하는복수의 채널을 설명하는 채널 설명 정보에 따라 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성되는전자장비."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 테스트하고자 하는 데이터 블록의 사이즈 정보는 데이터 판독 오프셋, 행(行)수 및 열(列)수를 포함하고, 상기 판독 주기 정보는 주기적인 구형파로 표현되고, 상기 구형파의 실효적인 폭은 상기 열수이고, 상기 주기적인 구형파의 주기는 상기 데이터 판독 오프셋에 따라 확정되고,상기 데이터 판독 구간은 상기 데이터 판독 오프셋 및 상기 행수에 따라 확정되는전자장비."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 또는 제2항에 있어서,상기 프로세서는,상기 복수의 채널로부터 상기 복수의 채널을 이용하여 병행으로 상기 메모리로부터 상기 테스트하고자 하는 데이터 블록을 판독하는 경우 데이터 전송 부하가 가장 큰 채널인 목표 채널을 확정하고,상기 목표 채널의 채널 대역폭을 포함하는 상기 목표 채널의 목표 채널 설명 정보를 확정하고,상기 데이터 판독 구간에서의 상기 판독 주기 정보와 상기 목표 채널 설명 정보의 적분값에 따라, 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성되는전자장비."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 프로세서는,상기 복수의 채널의 채널수, 상기 테스트하고자 하는 데이터 블록의 사이즈 정보 및 상기 적분값에 따라, 상기공개특허 10-2023-0169015-3-프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성되는전자장비."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 프로세서는, 상기 판독 주기 정보의 복수의 제1 주파수 영역 성분 및 상기 목표 채널 설명 정보의 복수의 제2 주파수 영역성분을 확정하고,상기 복수의 제1 주파수 영역 성분 및 상기 복수의 제2 주파수 영역 성분에 따라, 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성되는전자장비."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 프로세서는,상기 판독 주기 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제1 주파수 영역 성분을 얻고,상기 목표 채널 설명 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제2 주파수 영역 성분을 얻도록 구성되는전자장비."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항 또는 제2항에 있어서,상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율은,상기 프로세서가 상기 복수의 채널을 통해 메모리로부터 병행으로 상기 테스트하고자 하는 데이터 블록을 판독하는 경우, 상기 복수의 채널에서의 데이터 전송 부하의 균일성을 나타내는전자장비."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "메모리 엑세스 효율을 확정하는 방법으로서,메모리로부터 복수의 데이터 블록 중 테스트하고자 하는 데이터 블록을 판독하는 것,상기 테스트하고자 하는 데이터 블록의 사이즈 정보에 따라 판독 주기 정보 및 데이터 판독 구간을 포함하는 메모리 엑세스 판독 설명 정보를 확정하는 것, 및상기 메모리 엑세스 설명 정보 및 상기 메모리로부터 상기 처리하고자 하는 데이터를 판독하는 복수의 채널을설명하는 채널 설명 정보에 따라, 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스효율을 확정하는 것을 포함하는 메모리 엑세스 효율을 확정하는 방법."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 테스트하고자 하는 데이터 블록의 사이즈 정보는 데이터 판독 오프셋, 행(行)수 및 열(列)수를 포함하고,상기 판독 주기 정보는 주기적인 구형파로 표현되고, 상기 구형파의 실효적인 폭은 상기 열수이고, 상기 주기적인 구형파의 주기는 상기 데이터 판독 오프셋에 따라 확정되고,공개특허 10-2023-0169015-4-상기 데이터 판독 구간은 상기 데이터 판독 오프셋 및 상기 행수에 따라 확정되는메모리 엑세스 효율을 확정하는 방법."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8항 또는 제9항에 있어서,상기 메모리 엑세스 설명 정보 및 채널 설명 정보에 따라 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것은,상기 복수의 채널로부터 상기 복수의 채널을 이용하여 병행으로 상기 메모리로부터 상기 테스트하고자 하는 데이터 블록을 판독하는 경우 데이터 전송 부하가 가장 큰 채널인 목표 채널을 확정하고,상기 목표 채널의 채널 대역폭을 포함하는 상기 목표 채널의 목표 채널 설명 정보를 확정하고,상기 데이터 판독 구간에서의 상기 판독 주기 정보와 상기 목표 채널 설명 정보의 적분값에 따라, 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함하는메모리 엑세스 효율을 확정하는 방법."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 데이터 판독 구간에서의 상기 판독 주기 정보와 상기 목표 채널 설명 정보의 적분값에 따라, 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것은,상기 복수의 채널의 채널수, 상기 테스트하고자 하는 데이터 블록의 사이즈 정보 및 상기 적분값에 따라, 상기프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함하는메모리 엑세스 효율을 확정하는 방법."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제10항에 있어서,상기 데이터 판독 구간에서의 상기 판독 주기 정보와 상기 목표 채널 설명 정보의 적분값에 따라, 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것은,상기 판독 주기 정보의 복수의 제1 주파수 영역 성분 및 상기 목표 채널 설명 정보의 복수의 제2 주파수 영역성분을 확정하는 것, 및상기 복수의 제1 주파수 영역 성분 및 상기 복수의 제2 주파수 영역 성분에 따라, 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함하는메모리 엑세스 효율을 확정하는 방법."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 판독 주기 정보의 복수의 제1 주파수 영역 성분 및 상기 목표 채널 설명 정보의 복수의 제2 주파수 영역성분을 확정하는 것은,상기 판독 주기 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제1 주파수 영역 성분을 얻는 것, 및상기 목표 채널 설명 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제2 주파수 영역 성분을 얻는 것을 포함하는메모리 엑세스 효율을 확정하는 방법."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제8항 또는 제9항에 있어서,공개특허 10-2023-0169015-5-상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율은,상기 프로세서가 상기 복수의 채널을 통해 메모리로부터 병행으로 상기 테스트하고자 하는 데이터 블록을 판독하는 경우, 상기 복수의 채널에서의 데이터 전송 부하의 균일성을 나타내는메모리 엑세스 효율을 확정하는 방법."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "적어도 하나의 프로세서, 및상기 적어도 하나의 프로세서에 통신 연결되는 메모리를 포함하는 전자장비로서,상기 메모리에는 상기 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되어 있고, 상기 명령이 상기 적어도 하나의 프로세서에 의해 실행될 경우, 상기 적어도 하나의 프로세서로 하여금 제8항 또는 제9항의 방법을실행하도록 하는전자장비."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "컴퓨터 명령이 저장되어 있는 비 일시적 컴퓨터 판독 가능 저장 매체로서,상기 컴퓨터 명령이 프로세서에 의해 실행될 경우, 제8항 또는 제9항의 방법을 구현하는비 일시적 컴퓨터 판독 가능 저장 매체."}
{"patent_id": "10-2023-0168246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "컴퓨터 판독가능 저장 매체에 저장된 컴퓨터 프로그램으로서,상기 컴퓨터 프로그램의 명령이 프로세서에 의해 실행될 경우, 제8항 또는 제9항의 방법을 구현하는컴퓨터 프로그램."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 컴퓨터"}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "에 관한 것으로서, 특히, 칩, 메모리 및 프로세서 등 기술 분야에 관한 것으로서, 전 자장비를 제공한다. 상기 장비는, 실행 가능한 명령 및 처리하고자 하는 데이터를 저장하도록 구성된 메모리, 및 프로세서를 포함하고, 처리하고자 하는 데이터는 복수의 데이터 블록으로 분할되고, 프로세서는 실행 가능한 명 (뒷면에 계속) 대 표 도 - 도1"}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 2, "content": "공개특허10-2023-0169015 령을 실행함으로써, 메모리로부터 복수의 데이터 블록 중 테스트하고자 하는 데이터 블록을 판독하고, 테스트하 고자 하는 데이터 블록의 사이즈 정보에 따라 판독 주기 정보 및 데이터 판독 구간을 포함하는 메모리 엑세스 설 명 정보를 확정하고, 메모리 엑세스 설명 정보 및 프로세서가 메모리로부터 처리하고자 하는 데이터를 판독하는 복수의 채널을 설명하는 채널 설명 정보에 따라 프로세서가 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성된다. 본 개시는 메모리 엑세스 효율을 확정하는 방법 및 저장 매체를 더 제공한 다. CPC특허분류 G06F 3/0655 (2013.01) G06F 3/0674 (2013.01) Y02D 10/00 (2020.08) 발명자 리, 유펭 중국 100101 베이징 하이뎬 디스트릭트 샹디 10 번 가 10 빌딩 1, 4 층 씨더블유 섹션펭, 첸 중국 100101 베이징 하이뎬 디스트릭트 샹디 10 번 가 10 빌딩 1, 4 층 씨더블유 섹션명 세 서 청구범위 청구항 1 전자장비로서, 실행 가능한 명령 및 처리하고자 하는 데이터를 저장하도록 구성된 메모리, 및 프로세서를 포함하고, 상기 처리하고자 하는 데이터는 복수의 데이터 블록으로 분할되고, 상기 프로세서는, 상기 실행 가능한 명령을 실행함으로써, 상기 메모리로부터 복수의 데이터 블록 중 테스트하고자 하는 데이터 블록을 판독하고, 상기 테스트하고자 하는 데이터 블록의 사이즈 정보에 따라 판독 주기 정보 및 데이터 판독 구간을 포함하는 메 모리 엑세스 설명 정보를 확정하고, 상기 메모리 엑세스 설명 정보 및 상기 프로세서가 상기 메모리로부터 상기 처리하고자 하는 데이터를 판독하는 복수의 채널을 설명하는 채널 설명 정보에 따라 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하 는 메모리 엑세스 효율을 확정하도록 구성되는 전자장비. 청구항 2 제1항에 있어서, 상기 테스트하고자 하는 데이터 블록의 사이즈 정보는 데이터 판독 오프셋, 행(行)수 및 열(列)수를 포함하고, 상기 판독 주기 정보는 주기적인 구형파로 표현되고, 상기 구형파의 실효적인 폭은 상기 열수이고, 상기 주기적 인 구형파의 주기는 상기 데이터 판독 오프셋에 따라 확정되고, 상기 데이터 판독 구간은 상기 데이터 판독 오프셋 및 상기 행수에 따라 확정되는 전자장비. 청구항 3 제1항 또는 제2항에 있어서, 상기 프로세서는, 상기 복수의 채널로부터 상기 복수의 채널을 이용하여 병행으로 상기 메모리로부터 상기 테스트하고자 하는 데 이터 블록을 판독하는 경우 데이터 전송 부하가 가장 큰 채널인 목표 채널을 확정하고, 상기 목표 채널의 채널 대역폭을 포함하는 상기 목표 채널의 목표 채널 설명 정보를 확정하고, 상기 데이터 판독 구간에서의 상기 판독 주기 정보와 상기 목표 채널 설명 정보의 적분값에 따라, 상기 프로세 서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성되는 전자장비. 청구항 4 제3항에 있어서, 상기 프로세서는, 상기 복수의 채널의 채널수, 상기 테스트하고자 하는 데이터 블록의 사이즈 정보 및 상기 적분값에 따라, 상기프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성되는 전자장비. 청구항 5 제3항에 있어서, 상기 프로세서는, 상기 판독 주기 정보의 복수의 제1 주파수 영역 성분 및 상기 목표 채널 설명 정보의 복수의 제2 주파수 영역 성분을 확정하고, 상기 복수의 제1 주파수 영역 성분 및 상기 복수의 제2 주파수 영역 성분에 따라, 상기 프로세서가 상기 테스트 하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성되는 전자장비. 청구항 6 제5항에 있어서, 상기 프로세서는, 상기 판독 주기 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제1 주파수 영역 성분을 얻고, 상기 목표 채널 설명 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제2 주파수 영역 성분을 얻도록 구성되 는 전자장비. 청구항 7 제1항 또는 제2항에 있어서, 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율은, 상기 프로세서가 상기 복수의 채널을 통해 메모리로부터 병행으로 상기 테스트하고자 하는 데이터 블록을 판독 하는 경우, 상기 복수의 채널에서의 데이터 전송 부하의 균일성을 나타내는 전자장비. 청구항 8 메모리 엑세스 효율을 확정하는 방법으로서, 메모리로부터 복수의 데이터 블록 중 테스트하고자 하는 데이터 블록을 판독하는 것, 상기 테스트하고자 하는 데이터 블록의 사이즈 정보에 따라 판독 주기 정보 및 데이터 판독 구간을 포함하는 메 모리 엑세스 판독 설명 정보를 확정하는 것, 및 상기 메모리 엑세스 설명 정보 및 상기 메모리로부터 상기 처리하고자 하는 데이터를 판독하는 복수의 채널을 설명하는 채널 설명 정보에 따라, 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함하는 메모리 엑세스 효율을 확정하는 방법. 청구항 9 제8항에 있어서, 상기 테스트하고자 하는 데이터 블록의 사이즈 정보는 데이터 판독 오프셋, 행(行)수 및 열(列)수를 포함하고, 상기 판독 주기 정보는 주기적인 구형파로 표현되고, 상기 구형파의 실효적인 폭은 상기 열수이고, 상기 주기적 인 구형파의 주기는 상기 데이터 판독 오프셋에 따라 확정되고,상기 데이터 판독 구간은 상기 데이터 판독 오프셋 및 상기 행수에 따라 확정되는 메모리 엑세스 효율을 확정하는 방법. 청구항 10 제8항 또는 제9항에 있어서, 상기 메모리 엑세스 설명 정보 및 채널 설명 정보에 따라 상기 프로세서가 상기 테스트하고자 하는 데이터 블록 을 판독하는 메모리 엑세스 효율을 확정하는 것은, 상기 복수의 채널로부터 상기 복수의 채널을 이용하여 병행으로 상기 메모리로부터 상기 테스트하고자 하는 데 이터 블록을 판독하는 경우 데이터 전송 부하가 가장 큰 채널인 목표 채널을 확정하고, 상기 목표 채널의 채널 대역폭을 포함하는 상기 목표 채널의 목표 채널 설명 정보를 확정하고, 상기 데이터 판독 구간에서의 상기 판독 주기 정보와 상기 목표 채널 설명 정보의 적분값에 따라, 상기 프로세 서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함하는 메모리 엑세스 효율을 확정하는 방법. 청구항 11 제10항에 있어서, 상기 데이터 판독 구간에서의 상기 판독 주기 정보와 상기 목표 채널 설명 정보의 적분값에 따라, 상기 프로세 서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것은, 상기 복수의 채널의 채널수, 상기 테스트하고자 하는 데이터 블록의 사이즈 정보 및 상기 적분값에 따라, 상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함하는 메모리 엑세스 효율을 확정하는 방법. 청구항 12 제10항에 있어서, 상기 데이터 판독 구간에서의 상기 판독 주기 정보와 상기 목표 채널 설명 정보의 적분값에 따라, 상기 프로세 서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것은, 상기 판독 주기 정보의 복수의 제1 주파수 영역 성분 및 상기 목표 채널 설명 정보의 복수의 제2 주파수 영역 성분을 확정하는 것, 및 상기 복수의 제1 주파수 영역 성분 및 상기 복수의 제2 주파수 영역 성분에 따라, 상기 프로세서가 상기 테스트 하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함하는 메모리 엑세스 효율을 확정하는 방법. 청구항 13 제12항에 있어서, 상기 판독 주기 정보의 복수의 제1 주파수 영역 성분 및 상기 목표 채널 설명 정보의 복수의 제2 주파수 영역 성분을 확정하는 것은, 상기 판독 주기 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제1 주파수 영역 성분을 얻는 것, 및 상기 목표 채널 설명 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제2 주파수 영역 성분을 얻는 것을 포함 하는 메모리 엑세스 효율을 확정하는 방법. 청구항 14 제8항 또는 제9항에 있어서,상기 프로세서가 상기 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율은, 상기 프로세서가 상기 복수의 채널을 통해 메모리로부터 병행으로 상기 테스트하고자 하는 데이터 블록을 판독 하는 경우, 상기 복수의 채널에서의 데이터 전송 부하의 균일성을 나타내는 메모리 엑세스 효율을 확정하는 방법. 청구항 15 적어도 하나의 프로세서, 및 상기 적어도 하나의 프로세서에 통신 연결되는 메모리를 포함하는 전자장비로서, 상기 메모리에는 상기 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되어 있고, 상기 명령이 상기 적 어도 하나의 프로세서에 의해 실행될 경우, 상기 적어도 하나의 프로세서로 하여금 제8항 또는 제9항의 방법을 실행하도록 하는 전자장비. 청구항 16 컴퓨터 명령이 저장되어 있는 비 일시적 컴퓨터 판독 가능 저장 매체로서, 상기 컴퓨터 명령이 프로세서에 의해 실행될 경우, 제8항 또는 제9항의 방법을 구현하는 비 일시적 컴퓨터 판독 가능 저장 매체. 청구항 17 컴퓨터 판독가능 저장 매체에 저장된 컴퓨터 프로그램으로서, 상기 컴퓨터 프로그램의 명령이 프로세서에 의해 실행될 경우, 제8항 또는 제9항의 방법을 구현하는 컴퓨터 프로그램. 발명의 설명 기 술 분 야 본 개시는 컴퓨터 기술 분야에 관한 것으로서, 특히, 칩, 메모리 및 프로세서 등 기술 분야에 관한 것이다. 보 다 구체적으로는, 본 개시는 전자장비, 메모리 엑세스 효율을 확정하는 방법 및 저장 매체를 제공한다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능 기술 및 컴퓨터 기술의 발전에 따하, AI(Artificial Intelligence) 칩에 기반한 연산자를 개발할 수 있게 되었다. 연산자의 성능을 향상시키기 위해, 연산자의 하드웨어 이용율을 향상시킬 수 있다. 본 개시는 전자장비, 메모리 엑세스 효율을 확정하는 방법 및 저장 매체를 제공한다. 본 개시의 제1 측면에 의하면, 실행 가능한 명령 및 처리하고자 하는 데이터를 저장하도록 구성된 메모리, 및 프로세서를 포함하고, 처리하고자 하는 데이터는 복수의 데이터 블록으로 분할되고, 프로세서는, 실행 가능한 명령을 실행함으로써, 메모리로부터 복수의 데이터 블록 중 테스트하고자 하는 데이터 블록을 판독하고, 테스트 하고자 하는 데이터 블록의 사이즈 정보에 따라 판독 주기 정보 및 데이터 판독 구간을 포함하는 메모리 엑세스 설명 정보를 확정하고, 메모리 엑세스 설명 정보 및 프로세서가 메모리로부터 처리하고자 하는 데이터를 판독하 는 복수의 채널을 설명하는 채널 설명 정보에 따라 프로세서가 테스트하고자 하는 데이터 블록을 판독하는 메모 리 엑세스 효율을 확정하도록 구성되는 전자장비를 제공한다. 본 개시의 제2 측면에 의하면, 메모리로부터 복수의 데이터 블록 중 테스트하고자 하는 데이터 블록을 판독하는 것, 테스트하고자 하는 데이터 블록의 사이즈 정보에 따라 판독 주기 정보 및 데이터 판독 구간을 포함하는 메 모리 엑세스 판독 설명 정보를 확정하는 것, 및 메모리 엑세스 설명 정보 및 메모리로부터 처리하고자 하는 데이터를 판독하는 복수의 채널을 설명하는 채널 설명 정보에 따라, 프로세서가 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함하는 메모리 엑세스 효율을 확정하는 방법을 제공한다. 본 개시의 제3 측면에 의하면, 적어도 하나의 프로세서, 및 적어도 하나의 프로세서에 통신 연결되는 메모리를 포함하는 전자장비로서, 메모리에는 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되어 있고, 명령이 적어도 하나의 프로세서에 의해 실행될 경우, 적어도 하나의 프로세서로 하여금 본 개시에 의해 제공되는 방법 을 실행하도록 하는 전자장비를 제공한다. 본 개시의 제4 측면에 의하면, 컴퓨터 명령이 저장되어 있는 비 일시적 컴퓨터 판독 가능 저장 매체로서, 컴퓨 터 명령이 프로세서에 의해 실행될 경우, 본 개시에 의해 제공되는 방법을 구현하는 비 일시적 컴퓨터 판독 가 능 저장 매체를 제공한다. 본 개시의 제5 측면에 의하면, 컴퓨터 판독가능 저장 매체에 저장된 컴퓨터 프로그램으로서, 컴퓨터 프로그램의 명령이 프로세서에 의해 실행될 경우, 본 개시에 의해 제공되는 방법을 구현하는 컴퓨터 프로그램을 제공한다. 지적해두어야 할 것은, 본 명세서에 기술된 내용은 그 목적이 본 개시의 실시예의 핵심적인 또는 중요한 특징을 지정하기 위한 것이 아니고, 또한, 본 개시의 범위는 이에 한정되지 않는다. 본 개시의 다른 특징들은 하기 설 명으로부터 용이하게 이해할 수 있을 것이다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 도면을 참조하여 본 개시의 예시적인 실시예들을 설명한다. 이해를 돕기 위해, 본 개시의 실시예의 각종 세부사항을 포함하게 되는데, 이들은 단지 예시적인 것에 불과하다. 따라서, 당업자라면 본 개시의 범위 및 취 지를 벗어나지 않으면서 본 개시의 실시예에 대해 여러가지 변경 및 수정이 이루어질 수 있음을 이해할 수 있을 것이다. 또한, 명확성과 간결성을 위해 하기의 설명에서는, 공지된 기능 및 구성에 대한 설명을 생략한다. 메모리 엑세스 집약형 연산자는 GEMM(General Matrix to Matrix Multiplication) 연산자 및 컨볼루션(conv) 연 산자를 포함할 수 있다. 그래픽 메모리에 대한 메모리 엑세스 집약형 연산자의 대역폭 이용율을 향상시켜, 연산 자를 최적화할 수 있다. 칩 내부 캐시가 제한되는 경우, 처리하고자 하는 데이터를 복수의 블록으로 분할할 수 있다. 연산자를 작동하기 전에, 다양한 매트릭스 분할 방식의 메모리 엑세스 시간을 확정할 수 있다. 경우에 따 라, 채널(Channel) 간섭이 전체 데이터의 메모리 엑세스 시간에 영향을 줄 수 있다. 예를 들어, 채널 간섭이 존 재할 경우, 대역폭 효율은 채널수(channel number, cn)의 역수, 즉, 1/cn일 수 있다. 일부 실시예에 의하면, 처리하고자 하는 데이터를 분할하는 방식을 최적화하여, 매번 메모리 엑세스가 가급적 많은 채널을 거치도록 함으로써, 복수의 채널의 대역폭을 효과적으로 이용할 수 있다. 하지만, 내부 캐시가 제한되는 경우, 판독 동작의 대역폭을 증가하면, 쓰기 동작의 대역폭이 감소될 수 있다. 특정 메모리 엑세스 폭의 메모리 엑세스 효율을 양적으로 평가할 수 없으면, 보다 바람직한 데이터 분할 방식을 확정하기 어렵다. 일부 실시예에 의하면, 특정 데이터 판독 오프셋(ld)에 대해 처리할 수 있다. 예를 들어, 특정 데이터 판독 오 프셋은 채널수와 채널폭(ig)의 적(積)일 수 있다. 분할 방식을 확정할 때, 해당 특정 데이터 판독 오프셋에 대 해 대역폭 효율 페널티를 증가시켜, 최종 분할 방식이 가급적 많은 채널의 대역폭을 이용하도록 할 수 있다. 하 지만, 데이터 판독 오프셋과 해당 특정 데이터 판독 오프셋 사이의 차이가 작으면, 적절한 분할 방식을 확정하 기 어렵다. 또한, 데이터 판독 오프셋이 특정 데이터 판독 오프셋의 정수배 또는 0.5배인 경우에도, 적절한 분 할 방식을 확정하기 어렵다. 데이터 처리 효율을 향상시키기 위해, 본 개시는 아래에서 설명되는 전자장비를 제공한다. 도 1은 본 개시의 일 실시예에 따른 전자장비의 개략도이다. 도 1에 도시된 바와 같이, 전자장비는 메모리 및 프로세서를 포함할 수 있다. 메모리는, 실행 가능한 명령 및 처리하고자 하는 데이터를 저장하도록 구성될 수 있다. 본 개시의 실시예에 의하면, 처리하고자 하는 데이터는 복수의 데이터 블록으로 분할될 수 있다. 예를 들어, 임 의의 분할 방식에 따라 처리하고자 하는 데이터를 분할하여 복수의 데이터 블록을 얻을 수 있다. 본 개시의 실시예에 의하면, 메모리는DDR메모리일 수도 있고, GDDR 메모리일 수도 있다. 프로세서는, 실행 가능한 명령을 실행함으로써, 메모리로부터 복수의 데이터 블록 중 테스트하고자 하는 데이터 블록을 판독하고, 테스트하고자 하는 데이터 블록의 사이즈 정보에 따라 메모리 엑세스 설명 정보를 확 정하고, 메모리 엑세스 설명 정보 및 채널 설명 정보에 따라 프로세서가 테스트하고자 하는 데이터 블록을 판독 하는 메모리 엑세스 효율을 확정하도록 구설될 수 있다. 본 개시의 실시예에 의하면, 복수의 데이터 블록 중 임의의 하나의 데이터 블록을 테스트하고자 하는 데이터 블 록으로 할 수 있다. 본 개시의 실시예에 의하면, 메모리 엑세스 설명 정보는 판독 주기 정보 및 데이터 판독 구간을 포함할 수 있다. 예를 들어, 테스트하고자 하는 데이터 블록은 하나의 매트릭스로 구현될 수 있다. 테스트하고자 하는 데 이터 블록의 사이즈 정보는 행(行)수 및 열(列)수를 포함할 수 있다. 열수에 따라 판독 주기 정보를 확정할 수 있다. 행수에 따라 데이터 판독 구간을 확정할 수 있다. 일 실시예에 의하면, 판독 주기 정보는, 각 판독 주기 마다 매트릭스의 한 행의 데이터를 판독하는 것을 나타낼 수 있다. 해당 행 데이터에는 열수 개의 값이 포함된 다. 데이터 판독 구간은 해당 매트릭스의 모든 값과 연관된다. 본 개시의 실시예에 의하면, 채널 설명 정보는 프로세서가 메모리로부터 처리하고자 하는 데이터를 판독하는 복 수의 채널을 설명한다. 예를 들어, 프로세서는 복수의 채널을 통해 메모리로부터 처리하고자 하는 데이터의 하 나 또는 복수의 데이터 블록을 판독할 수 있다. 채널 설명 정보는 해당 복수의 채널을 설명할 수 있다. 본 개시의 실시예에 의하면, 메모리 엑세스 설명 정보를 구축하고, 메모리 엑세스 설명 정보 및 채널 설명 정보 에 따라 메모리 엑세스 효율을 확정한다. 따라서, 메모리 엑세스 효율이 확정되었을 경우, 메모리 엑세스 효율 이 낮으면, 데이터 분할 방식을 조정하여 메모리 엑세스 효율을 향상시킬 수 있어, 전자장비의 데이터 처리 능 력을 향상시키는데 유리하다. 상기에서는 본 개시의 전자장비에 대해 설명하였는데, 이하에서는 본 개시의 메모리 엑세스 설명 정보에 대해 보다 상세하게 설명한다. 일부 실시예에 의하면, 테스트하고자 하는 데이터 블록의 사이즈 정보는 데이터 판독 오프셋, 행수 및 열수를 포함할 수 있다. 데이터 판독 오프셋, 행수 및 열수에 따라 메모리 엑세스 설명 정보를 확정할 수 있다. 해당 메모리 엑세스 설명 정보는 메모리 엑세스 설명 함수로 구현할 수 있는데, 도 2a를 참조하여 이에 대해 보다 상 세하게 설명한다. 도 2a는 본 개시의 일 실시예에 따른 메모리 엑세스 설명 함수의 함수 그래프의 개략도이다. 도 2a에 도시된 바와 같이, 메모리 엑세스 설명 함수는 주기 함수일 수 있고, 함수 주기는 데이터 판독 오프셋 에 따라 확정할 수 있다. 예를 들어, 메모리 엑세스 설명 함수x(t)는 수식과 같을 수 있다. k는 0보다 크거나 같고 row-1보다 작거나 같은 정수일 수 있다. row는 행수일 수 있다. col는 열수일 수 있다. ld는 데이터 판독 오프셋일 수 있다. 수식에 표시된 메모리 엑세스 설명 함수는 하나의 주기적 함수와 하나의 데이터 구간 사이의 적으로 볼 수 있다. 예를 들어, 주기적 함수는 판독 주기 정보에 해당될 수 있고, 데이터 구간은 데이터 판독 구간에 해당될 수 있다. 일부 실시예에 의하면, 판독 주기 정보는 주기적인 구형파로 표현될 수 있다. 이하, 도 2b를 참조하여 보다 상 세하게 설명한다. 도 2b는 본 개시의 일 실시예에 따른 주기적인 구형파의 개략도이다. 본 개시의 실시예에 의하면, 구형파의 실효적인 폭은 열수일 수 있고, 주기적인 구형파의 주기는 판독 오프셋에 따라 확정할 수 있다. 도 2b에 도시된 바와 같이, 주기적인 구형파에 대응하는 판독 주기 함수l(t)는 수식와 같을 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "일부 실시예에 의하면, 데이터 판독 구간은 데이터 판독 오프셋 및 행수에 따라 확정할 수 있다. 이하, 도 2c를 참조하여 보다 상세하게 설명한다. 도 2c는 본 개시의 일 실시예에 따른 데이터 판독 구간의 개략도이다. 도 2c에 도시된 바와 같이, 데이터 판독 구간에 대응하는 제1 구간 끝점의 값은 0일 수 있고, 데이터 판독 구간 에 대응하는 제2 구간 끝점의 값은 데이터 판독 오프셋(ld)과 행수(row)의 적(row*ld)일 수 있다. 예를 들어, 데이터 판독 구간에 대응하는 함수i(t)는 수식과 같을 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "본 개시의 실시예에 의하면, 메모리 엑세스 설명 정보를 확정하고, 메모리 엑세스 행위에 대한 모델링을 구현하 여, 메모리 엑세스 효율을 정확하고 양적으로 확정하는데 유리하다. 상기에서는 본 개시의 메모리 엑세스 설명 정보에 대해 설명하였는데, 이하에서는 도 3a 및 도 3b를 참조하여 본 개시의 채널 설명 정보에 대해 보다 상세하게 설명한다. 도 3a는 본 개시의 일 실시예에 따른 복수의 채널의 분포 개략도이다. 도 3a에 도시된 바와 같이, 채널수는 cn일 수 있고, 채널의 채널폭은 ig일 수 있다. 일부 실시예에 의하면, 채널 설명 정보는 채널의 채널 대역폭을 포함할 수 있다. 예를 들어, 채널 설명 정보는 채널 설명 함수로 구현할 수 있다. 복수의 채널 중의 채널channel_0의 경우, 채널channel_0의 채널 설명 함수의 함수 그래프는 도 3b에 도시된 바와 같다. 도 3b는 본 개시의 일 실시예에 따른 채널 설명 함수의 함수 그래프의 개략도이다. 도 3b에 도시된 바와 같이, 채널channel_0의 채널폭도 ig일 수 있다. 예를 들어, 채널channel_0의 채널 설명 함 수는 수식와 같을 수 있다. k는 0보다 크거나 같은 정수일 수 있다. 본 개시의 실시예에 의하면, 채널 설명 정보를 확정하고, 채널에 대한 모델링을 구현하여, 메모리 엑세스 효율 을 정확하고 양적으로 확정하는데 유리하다. 상기에서는 본 개시의 채널 설명 정보 및 메모리 엑세스 설명 정보에 대해 설명하였는데, 이하에서는 메모리 엑 세스 효율을 확정하는 일부 방식에 대해 보다 상세하게 설명한다. 본 개시의 실시예에 의하면, 프로세서는 메모리 엑세스 설명 정보와 채널 설명 정보의 적분 결과, 채널수 및 제 1 소정 파라미터에 따라 임의의 채널의 메모리 엑세스 시간을 확정할 수 있도록 구성될 수 있다. 제1 소정 파라 미터는 채널의 대역폭과 연관될 수 있다. 예를 들어, cn 개의 채널 중 제i번째 채널의 경우, 메모리 엑세스 시 간cit은 수식와 같을 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "bw는 제1 소정 파라미터일 수 있다. c_i(t)는 제i번째 채널의 채널 설명 함수일 수 있다. i는 0보다 크거나 같 고 cn-1보다 작거나 같은 정수일 수 있다. 앞에서 설명한 바와 같이, 메모리 엑세스 설명 정보는 판독 주기 정보 및 데이터 판독 구간을 포함할 수 있다. 본 개시의 실시예에 의하면, 프로세서는 데이터 판독 구간에서의 판독 주기 정보와 채널 설명 정보의 적분값, 채널수 및 제1 소정 파라미터에 따라 임의의 채널의 메모리 엑세스 시간을 확정할 수 있도록 구성될 수도 있다. 예를 들어, cn 개의 채널 중 제i번째 채널의 경우, 메모리 엑세스 시간cit은 수식과 같을 수도 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "본 개시의 실시예에 의하면, 데이터 판독 구간을 적분 구간으로 할 수 있어, 메모리 엑세스 시간을 확정하는데 유리하다. 일부 실시예에 의하면, 프로세서는 복수의 채널로부터 목표 채널을 확정하도록 구성될 수도 있다. 본 개시의 실 시예에 의하면, 복수의 채널을 이용하여 병행으로 메모리로부터 테스트하고자 하는 데이터 블록을 판독할 경우, 목표 채널은 데이터 전송 부하가 가장 큰 채널일 수 있다. 예를 들어, cn 개의 채널을 이용하여 병행으로 메모 리로부터 테스트하고자 하는 데이터 블록을 판독할 경우, 채널channel_0의 데이터 전송 부하가 가장 크면, 채널 channel_0을 목표 채널로 할 수 있다. 일부 실시예에 의하면, 프로세서는 목표 채널의 목표 채널 설명 정보를 확정하도록 구성될 수도 있다. 예를 들 어, 목표 채널이 채널channel_0일 경우, 채널channel_0의 채널 설명 정보를 목표 채널 설명 정보로 할 수 있다. 일부 실시예에 의하면, 프로세서는 테스트하고자 하는 데이터 블록의 열수, 행수, 제1 소정 파라미터 및 목표 채널에 따라, 프로세서가 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성될 수도 있다. 예를 들어, 메모리 엑세스 효율η은 하기 수식을 통해 확정할 수 있다. 는 복수의 채널로부터 목표 채널을 확정하는 함수이다. 목표 채널이 채널 channel_0인 경우, 수식은 수식으로 변환할 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "이어서, 수식과 수식을 결합할 수 있다. 즉, 본 개시의 실시예에 의하면, 프로세서는 데이터 판독 구간에 서의 판독 주기 정보와 목표 채널 설명 정보의 적분값에 따라, 프로세서가 테스트하고자 하는 데이터 블록을 판 독하는 메모리 엑세스 효율을 확정하도록 구성될 수도 있다. 예를 들어, 복수의 채널의 채널수, 테스트하고자 하는 데이터 블록의 사이즈 정보 및 적분값에 따라, 프로세서가 테스트하고자 하는 데이터 블록을 판독하는 메 모리 엑세스 효율을 확정한다. T=row*ld이면, 하기의 수식를 통해 메모리 엑세스 효율을 확정할 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "수식, 수식 및 수식에 표시된 바와 같이, c_0(t) 및 l(t)는 모두 주기 함수일 수 있다. 상기 적분값을 확정하기 위해, 상관 함수를 주파수 영역으로 변환할 수 있다. 변환 방식으로서는, 예를 들어, 푸리에 급수 전 개, 푸리에 변환, 웨이블릿 변환 등을 포함할 수 있다. 예를 들어, 푸리에 급수 전개를 실행할 경우, 상관 함수 가 짝함수이면, 전체 급수 중 코사인 항만 존재하도록 함으로써 연산 코스트를 감소시킬 수 있다. 따라서, 본 개시의 실시예에 의하면, 프로세서는 판독 주기 함수, 목표 채널 설명 함수 및 데이터 판독 구간을 각각 조정하 여, 조정 후의 판독 주기 함수, 조정 후의 목표 채널 설명 함수를 얻도록 구성될 수 있다. 이하, 도 4a 내지 도 4c를 참조하여 상세하게 설명한다. 도 4a는 본 개시의 일 실시예에 따른 조정 후의 목표 채널 설명 함수의 함수 그래프의 개략도이다. 도 4a에 도 시된 바와 같이, 횡축 방향을 따라 목표 채널 설명 함수를 1/2 개의 채널폭만큼 평행 이동하여, 조정 후의 목표 채널 함수를 얻을 수 있다. 조정 후의 목표 채널 함수는 하나의 짝함수일 수 있다. 도 4b는 본 개시의 일 실시예에 따른 조정 후의 주기적인 구형파의 개략도이다. 횡축 방향을 따라, 판독 주기 함수를 1/2 개의 열 데이터만큼 평행 이동하여, 조정 후의 판독 주기 함수를 얻을 수 있다. 조정 후의 판독 주 기 함수는 하나의 짝함수일 수 있다. 조정 후의 판독 주기 함수는 도 4b에 도시된 바와 같은 조정 후의 주기적 인 구형파로 표현할 수 있다. 도 4c는 본 개시의 일 실시예에 따른 조정 후의 데이터 판독 구간의 개략도이다. 도 4c에 도시된 바와 같이, 횡 축 방향을 따라 데이터 판독 구간을 1/2 개의 상술한 적(row*ld)만큼 평행 이동하여, 조정 후의 데이터 판독 구 간을 얻을 수 있다. 이어서, 판독 주기 함수, 목표 채널 설명 함수 및 데이터 판독 구간을 각각 조정한다. 본 개시의 실시예에 의하 면, 프로세서는 복수의 채널의 채널수, 테스트하고자 하는 데이터 블록의 사이즈 정보 및 조정 후의 데이터 판 독 구간에서의 조정 후의 판독 주기 정보와 조정 후의 목표 채널 설명 정보의 적분값에 따라, 프로세서가 테스 트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성될 수도 있다. 예를 들어, 하기의 수식을 통해 메모리 엑세스 효율을 확정할 수 있다. 프로세서는 판독 주기 정보의 복수의 제1 주파수 영역 성분 및 목표 채널 설명 정보의 복수의 제2 주파수 영역 성분을 확정하도록 구성될 수 있다. 예를 들어, 프로세서는 판독 주기 정보에 대해 푸리에 급수 전개를 실행하 여 복수의 제1 주파수 영역 성분을 얻고, 목표 채널 설명 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제2 주파수 영역 성분을 얻도록 구성될 수도 있다. 또 예를 들면, 함수f(t)가 짝함수인 동시에 주기 함수이면, 함수f(t)에 대해 수식과 같이 n급 푸리에 전개 를 실행할 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "함수f(t)의 주기는 Tf일 수 있다. ω는 주기에 대응하는 주파수일 수 있다. an은 제n급 전개 계수일 수 있다. 주 파수ω, 제0급 전개 계수a0 및 제n급 전개 계수an은 각각 수식, 수식 및 수식과 같을 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "r은 함수f(t)의 듀티비일 수 있다. 따라서, 목표 채널 설명 함수c_0(t)에 대한 nc급 푸리에 전개는 수식와 같을 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "목표 채널 설명 함수c_0(t)의 주기는 cn*ig일 수 있다. ωc는 해당 주기에 대응하는 주파수일 수 있다. acnc는 제nc급 전개 계수일 수 있다. 주파수ωc, 제0급 전개 계수ac0 및 제nc급 전개 계수acnc는 각각 수식, 수식 및 수식과 같을 수 있다. 1/cn은 목표 채널 설명 함수c_0(t)에 대응하는 듀티비일 수 있다. 지적해두어야 할 것은, 복수의 제1 주파수 영 역 성분은 nc개의 제1 주파수 영역 성분을 포함할 수 있다. 제nc번째 제1 주파수 영역 성분은 acnccos(ncωct)일 수 있다. 또한, 판독 주기 함수l(t)에 대한 제nl급 푸리에 전개는 수식과 같을 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 11, "content": "판독 주기 함수l(t)의 주기는 ld일 수 있다. ωl은 해당 주기에 대응하는 주파수일 수 있다. alnl은 제nl급 전개 계수일 수 있다. 주파수ωl, 제0급 전개 계수al0 및 제nl급 전개 계수alnl은 각각 수식, 수식 및 수식 과 같을 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 12, "content": "col/ld는 판독 주기 함수l(t)에 대응하는 듀티비일 수 있다. 지적해두어야 할 것은, 복수의 제2 주파수 영역 성 분은 nl개의 제2 주파수 영역 성분을 포함할 수 있다. 제nl번째 제2 주파수 영역 성분은 alnlcos(nlωlt)일 수 있 다. 판독 주기 정보 및 목표 채널 설명 정보에 대해 각각 푸리에 전개를 실행한 후, 복수의 제1 주파수 영역 성분 및 복수의 제2 주파수 영역 성분을 얻을 수 있다. 일부 실시예에 의하면, 프로세서는 복수의 제1 주파수 영역 성분 및 복수의 제2 주파수 영역 성분에 따라, 프로세서가 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하도록 구성될 수 있다. 예를 들어, 복수의 제1 주파수 영역 성분 및 복수의 제2 주파수 영역 성분에 따라, 적분값 을 확정할 수 있다. 적분값 은 수식과 같을 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 13, "content": "또 예를 들면, 중간 파라미터 p(nc, nl)를 설정할 수 있는데, 중간 파라미터p(nc, nl)는 수식과 같을 수 있 다. sinc()는 싱크함수(sinc function)일 수 있다. 따라서, 수식과 수식로부터 하기 수식와 같이 적분값을 확정할 수 있다."}
{"patent_id": "10-2023-0168246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 14, "content": "이어서, 프로세서는 복수의 채널의 채널수, 테스트하고자 하는 데이터 블록의 사이즈 정보 및 적분값에 따라 메 모리 엑세스 효율을 확정할 수 있다. 예를 들어, 수식 및 수식에 따라 메모리 엑세스 효율을 확정할 수 있다. 일 실시예에 의하면, nc는 5일 수 있고, nl도 5일 수 있다. 본 개시의 실시예에 의하면, 프로세서가 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율은, 프 로세서가 복수의 채널을 통해 메모리로부터 병행으로 테스트하고자 하는 데이터 블록을 판독하는 경우의 복수의 채널에서의 데이터 전송 부하의 균일성을 나타낼 수 있다. 본 개시의 실시예에 의하면, 테스트하고자 하는 데이 터 블록의 사이즈 정보(데이터 판독 오프셋, 열수 및 행수)를 확정하였을 경우, 채널 사이의 간섭 정도를 정확 하게 확정할 수 있다. 또한, 사이즈 정보에 따라 메모리 엑세스 효율을 확정하는 것은, 범용성이 우수하여 다양 한 사이즈의 데이터 블록에 대응할 수 있고, 다양한 값의 데이터 판독 오프셋에 대해서도 메모리 엑세스 효율을 정확하게 확정할 수 있다. 또한, 분할 방식을 조정하여 메모리 엑세스 효율을 향상시키고 채널 간섭을 감소시킬 수 있다. 상기에서는 본 개시의 전자장비에 대해 설명하였는데, 이하에서는 본 개시의 메모리 엑세스 효율을 확정하는 방 법에 대해 설명한다. 도 5는 본 개시의 일 실시예에 따른 메모리 엑세스 효율을 확정하는 방법의 흐름도이다. 도 5에 도시된 바와 같이, 본 실시예에 따른 메모리 엑세스 효율을 확정하는 방법은 동작S510 내지 동작 S530을 포함할 수 있다. 동작S510에서는, 메모리로부터 복수의 데이터 블록 중 테스트하고자 하는 데이터 블록을 판독한다. 동작S520에서는, 테스트하고자 하는 데이터 블록의 사이즈 정보에 따라 메모리 엑세스 판독 설명 정보를 확정한 다. 본 개시의 실시예에 의하면, 메모리 엑세스 설명 정보는 판독 주기 정보 및 데이터 판독 구간을 포함한다. 동작S530에서는, 메모리 엑세스 설명 정보 및 채널 설명 정보에 따라, 테스트하고자 하는 데이터 블록을 판독하 는 메모리 엑세스 효율을 확정한다. 본 개시의 실시예에 의하면, 채널 설명 정보는 메모리로부터 처리하고자 하는 데이터를 판독하는 복수의 채널을 설명한다. 방법은 상기 프로세서에 의해 실행될 수 있다. 또한, 방법에 의해 메모리와 연관되는 메모 리 엑세스 효율을 확정할 수 있다. 일부 실시예에 의하면, 테스트하고자 하는 데이터 블록의 사이즈 정보는 데이터 판독 오프셋, 행수 및 열수를 포함한다. 판독 주기 정보는 주기적인 구형파로 표현되고, 구형파의 실효적인 폭은 열수이며, 주기적인 구형파 의 주기는 데이터 판독 오프셋에 따라 확정한다. 데이터 판독 구간은 데이터 판독 오프셋 및 행수에 따라 확정 한다. 일부 실시예에 의하면, 메모리 엑세스 설명 정보 및 채널 설명 정보에 따라 프로세서가 테스트하고자 하는 데이 터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것은, 복수의 채널로부터 목표 채널을 확정하는 것, 목표채널의 목표 채널 설명 정보를 확정하는 것, 및 데이터 판독 구간에서의 판독 주기 정보와 목표 채널 설명 정보 의 적분값에 따라, 프로세서가 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함한다. 예를 들어, 목표 채널은 복수의 채널을 이용하여 병행으로 메모리로부터 테스트하고자 하는 데이터 블록을 판독할 때 데이터 전송 부하가 가장 큰 채널일 수 있다. 또한, 목표 채널 설명 정보는 목표 채널의 채널 대역폭을 포함할 수 있다. 일부 실시예에 의하면, 데이터 판독 구간에서의 판독 주기 정보와 목표 채널 설명 정보의 적분값에 따라, 프로 세서가 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것은, 복수의 채널의 채널수, 테스트하고자 하는 데이터 블록의 사이즈 정보 및 적분값에 따라, 프로세서가 테스트하고자 하는 데이 터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함한다. 일부 실시예에 의하면, 데이터 판독 구간에서의 판독 주기 정보와 목표 채널 설명 정보의 적분값에 따라, 프로 세서가 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것은, 판독 주기 정보의 복 수의 제1 주파수 영역 성분 및 목표 채널 설명 정보의 복수의 제2 주파수 영역 성분을 확정하는 것, 및 복수의 제1 주파수 영역 성분 및 복수의 제2 주파수 영역 성분에 따라, 프로세서가 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율을 확정하는 것을 포함한다. 일부 실시예에 의하면, 판독 주기 정보의 복수의 제1 주파수 영역 성분 및 목표 채널 설명 정보의 복수의 제2 주파수 영역 성분을 확정하는 것은, 판독 주기 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제1 주파수 영 역 성분을 얻는 것, 및 목표 채널 설명 정보에 대해 푸리에 급수 전개를 실행하여 복수의 제2 주파수 영역 성분 을 얻는 것을 포함한다. 일부 실시예에 의하면, 프로세서가 테스트하고자 하는 데이터 블록을 판독하는 메모리 엑세스 효율은, 프로세서 가 복수의 채널을 통해 메모리로부터 병행으로 테스트하고자 하는 데이터 블록을 판독할 때 복수의 채널에서의 데이터 전송 부하의 균일성을 나타낸다. 본 개시의 기술방안에 의하면, 연관되는 사용자 개인정보에 대한 수집, 저장, 사용, 가공, 전송, 제공 및 공개 등 처리는 모두 관련 법률 및 법규의 규정에 부합되고, 공중도덕에 어긋나지 않는다. 본 개시의 실시예에 의하면, 본 개시는 전자장비, 컴퓨터 판독가능 저장매체 및 컴퓨터 프로그램을 더 제공한다. 도 6은 본 개시의 실시예들을 실시할 수 있는 예시적인 전자장비의 개략적인 블록도를 나타낸다. 전자장비 는 예를 들어, 랩탑 컴퓨터, 데스크 탑 컴퓨터, 워크스테이션, PDA (Personal Digital Assistants), 서버, 블레이드 서버, 메인프레임 컴퓨터, 및 기타 적절한 컴퓨터와 같은 다양한 형태의 디지털 컴퓨터를 포함 할 수 있다. 전자장비는 예를 들어, PDA (Personal Digital Assistants), 셀룰러 전화기, 스마트 폰, 웨어러블 장비, 및 기타 유사한 계산 장비와 같은 다양한 형태의 모바일 장비를 포함할 수 있다. 본 명세서에 기재된 부 품, 이들의 연결 및 관계, 그리고 이들의 기능은 단지 예시적인 것에 불과하며, 본 명세서에서 설명 및/또는 요 구하는 본 개시의 범위를 한정하기 위한 것이 아니다. 도 6에 도시된 바와 같이, 전자장비는ROM(Read Only Memory)에 저장된 컴퓨터 프로그램 또는 저장수 단으로부터 RAM(Random Access Memory)에 로딩된 컴퓨터 프로그램에 따라 각종 적당한 동작 및 처리 를 실행할 수 있는 계산수단을 포함한다. 또한, RAM에는 전자장비의 동작에 필요한 다양한 프로 그램 및 데이터가 더 저장될 수 있다. 계산수단, ROM 및 RAM은 버스라인를 통해 서로 연결 된다. 입력/출력(I/O) 인터페이스도 버스라인에 연결된다. 전자장비중의 복수의 부품은 I/O 인터페이스에 연결되고, 상기 부품에는, 예를 들어 키보드, 마우스 등과 같은 입력수단, 예를 들어 각종 유형의 디스플레이, 스피커 등과 같은 출력수단, 예를 들어 자 기 디스크, 광 디스크 등과 같은 저장수단, 및 예를 들어 네트워크 카드, 모뎀, 무선 통신 송수신기 등과 같은 통신수단이 포함된다. 통신수단에 의해, 전자장비는 인터넷과 같은 컴퓨터 네트워크 및/또 는 각종 전자통신망을 통해 다른 장비와 정보/데이터를 교환할 수 있다. 계산수단은 처리 기능 및 계산 기능을 가진 각종 범용 및/또는 주문형 처리 어셈블리일 수 있다. 계산수단 의 일부 실예로서는, 중앙 처리 장치(CPU), 그래픽 처리 장치(GPU), 각종 주문형 인공지능(AI) 컴퓨팅 칩, 각종 머신 러닝 모델 알고리즘을 운행하는 계산수단, 디지털 신호 프로세서(DSP), 및 임의의 적합한 프로세서, 컨트롤러, 마이크로 컨트롤러 등이 포함될 수 있는데, 이에 한정되지는 않는다. 계산수단은 앞에서 설명한 각 방법 및 처리를 실행하는데, 예를 들어, 메모리 엑세스 효율을 확정하는 방법을 실행한다. 예를 들어, 일부실시예에 있어서, 메모리 엑세스 효율을 확정하는 방법은 예를 들어 저장수단과 같은 기계 판독가능 매체 에 포함되는 컴퓨터 소프트웨어 프로그램의 형태로 실현될 수 있다. 일부 실시예에 있어서, 컴퓨터 프로그램의 일부 또는 전부는 ROM 및/또는 통신수단을 거쳐 전자장비에 로딩 및/또는 설치될 수 있다. 컴퓨 터 프로그램이 RAM에 로딩되고 계산수단에 의해 실행될 경우, 앞에서 설명한 메모리 엑세스 효율을 확정하는 방법의 하나 또는 복수의 단계를 실행할 수 있다. 선택적으로, 다른 실시예에 있어서, 계산수단 은 다른 임의의 적합한 방식(예를 들어, 펌웨어)을 통해 메모리 엑세스 효율을 확정하는 방법을 실행하도록 구 성될 수 있다. 상기에서 설명한 시스템 및 기술의 다양한 실시 형태는 디지털 전자 회로 시스템, 집적 회로 시스템, FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated circuit), ASSP(Application Specific Standard Product), SOC(System on Chip), CPLD(Complex Programmable Logic Device), 컴퓨터 하드 웨어, 펌웨어, 소프트웨어, 및/또는 이들의 조합으로 구현될 수 있다. 이러한 다양한 실시형태는 하나 또는 복 수의 컴퓨터 프로그램을 통해 구현될 수 있고, 상기 하나 또는 복수의 컴퓨터 프로그램은 적어도 하나의 프로그 램 가능 프로세서를 포함하는 프로그램 가능 시스템에서 실행 및/또는 해석될 수 있으며, 상기 프로그램 가능 프로세서는 주문형 또는 범용 프로그램 가능 프로세서일 수 있고, 저장 시스템, 적어도 하나의 입력장치, 및 적 어도 하나의 출력장치로부터 데이터 및 명령을 수신하고, 데이터 및 명령을 저장 시스템, 적어도 하나의 입력장 치, 및 적어도 하나의 출력장치로 전송할 수 있다. 본 개시의 방법을 실시하기 위한 프로그램 코드는 하나 또는 복수의 프로그래밍 언어의 임의의 조합을 통해 프 로그래밍을 실행할 수 있다. 이러한 프로그램 코드는 범용 컴퓨터, 주문형 컴퓨터 또는 다른 프로그래밍 가능한 데이터 처리 장치의 프로세서 또는 컨트롤러에 제공되어, 프로그램 코드가 프로세서 또는 컨트롤러에 의해 실행 됨으로써, 흐름도 및/또는 블록도에서 규정한 기능/동작을 실시하도록 할 수 있다. 프로그램 코드는 전부 머신 에 의해 실행되거나 또는 부분적으로 머신에 의해 실행될 수 있고, 또는 독립적인 소프트웨어 패키지로서 부분 적으로 머신에 의해 실행됨과 동시에 부분적으로 원격 머신에 의해 실행되거나, 또는 전부 원격 머신 또는 서버 에 의해 실행될 수 있다. 본 명세서에 있어서, 기계 판독가능 매체는 실체적인 매체일 수 있고, 상기 매체에는 명령 실행 시스템, 장치 또는 장비에 의해 사용되거나 또는 명령 실행 시스템, 장치 또는 장비와 결합하여 사용되는 프로그램이 포함되 거나 저장될 수 있다. 기계 판독가능 매체는 기계 판독가능 신호 매체 또는 기계 판독가능 저장매체일 수 있다. 기계 판독가능 신호 매체는, 전자적, 자기적, 광학적, 전자기적, 적외선적 반도체 시스템, 장치 또는 장비, 또 는 이들의 임의의 적합한 조합을 포함할 수 있는데, 이에 한정되지는 않는다. 기계 판독가능 저장매체의 보다 구체적인 실예로는, 하나 또는 복수의 라인에 의해 전기적으로 연결되는 휴대용 컴퓨터 디스크, 하드 디스크, RAM, ROM, EPROM(Erasable Programming ROM), 플래시 메모리, 광 파이버, CD-ROM, 광학적 저장 장비, 자기적 저장 장비, 또는 이들의 임의의 적합한 조합일 수 있다. 사용자와의 인터렉션을 제공하기 위해서는, 컴퓨터를 통해 본 명세서에서 설명한 시스템 및 기술을 구현할 수 있는데, 상기 컴퓨터는, 사용자에게 정보를 표시하기 위한 표시 장치(예를 들어, CRT(음극선관) 디스플레이 또 는 LCD(액정 디스플레이)), 및 사용자가 상기 컴퓨터에 입력을 제공할 수 있는 키보드 및 포인팅 디바이스(예를 들어, 마우스 또는 트랙 볼)를 포함한다. 기타 유형의 디바이스도 사용자와의 인터렉션을 제공하는데 사용될 수 있다. 예를 들어, 사용자에게 제공되는 피드백은 임의의 형태의 센싱 피드백(예를 들어, 시각 피드백, 청각 피 드백, 또는 촉각 피드백)일 수 있고, 임의의 형태(소리 입력, 음성 입력, 또는 촉각 입력을 포함)로 사용자로부 터의 입력을 수신할 수 있다. 본 명세서에서 설명한 시스템 및 기술은, 백 그라운더 부품을 포함하는 컴퓨팅 시스템(예를 들어, 데이터 서 버), 또는 미들웨어 부품을 포함하는 컴퓨팅 시스템(예를 들어, 애플리케이션 서버), 또는 프론트 앤드 부품을 포함하는 컴퓨팅 시스템(예를 들어, GUI 또는 웹 브라우저를 갖는 사용자 컴퓨터로서, 사용자는 상기 GUI 또는 상기 웹 브라우저를 통하여 본 명세서에서 설명한 상기 시스템 및 기술의 실시 형태와 인터렉션을 할 수 있음), 또는 이러한 백 그라운더 부품, 미들웨어 부품, 또는 프론트 앤드 부품의 임의의 조합을 포함하는 컴퓨팅 시스 템에서 구현될 수 있다. 시스템의 부품은 임의의 형태 또는 매체의 디지털 데이터 통신(예를 들어, 통신 네트워 크)을 통해 서로 연결될 수 있다. 통신 네트워크는 예를 들어 근거리 통신망(LAN), 광역 통신망(WAN) 및 인터넷 을 포함할 수 있다. 컴퓨터 시스템은 클라이언트 및 서버를 포함할 수 있다. 클라이언트 및 서버는 일반적으로 서로 멀리 떨어져 있 고, 통상적으로 통신 네트워크를 통해 인터렉션을 실행한다. 클라이언트와 서버의 관계는 대응하는 컴퓨터에서실행되고 서로 클라이언트-서버의 관계를 갖는 컴퓨터 프로그램에 의해 생성된다. 상기에서 설명한 다양한 프로세스를 사용하여 각 단계의 순서를 조정하거나, 일부 단계를 추가 또는 삭제 할 수 있다는 점을 이해하여야 한다. 예를 들어, 본 개시에 개시된 기술방안이 원하는 결과를 구현할 수 있는 한, 본 개시에 기재된 다양한 단계는 병렬적으로 또는 순차적으로, 또는 서로 다른 순서로 실행될 수 있고, 본 개시는 이에 대해 특별히 한정하지 않는다. 본 개시의 보호범위는 상기 다양한 실시 형태에 의해 제한되지 않는다. 당업자라면, 설계 요구 및 기타 요소에 의해, 다양한 수정, 조합, 서브 조합 및 교체가 이루어질 수 있음을 이해할 것이다. 본 개시의 취지 및 원칙내 에서 이루어진 임의의 수정, 등가 교체 및 개선 등은 모두 본 개시의 보호범위에 속한다."}
{"patent_id": "10-2023-0168246", "section": "도면", "subsection": "도면설명", "item": 1, "content": "첨부 도면은 본 기술방안을 보다 쉽게 이해하도록 하기 위한 것이고, 본 개시는 이에 한정되지 않는다. 도 1은 본 개시의 일 실시예에 따른 전자장비의 개략도이다. 도 2a는 본 개시의 일 실시예에 따른 메모리 엑세스 설명 함수의 함수 그래프의 개략도이다. 도 2b는 본 개시의 일 실시예에 따른 주기적인 구형파의 개략도이다. 도 2c는 본 개시의 일 실시예에 따른 데이터 판독 구간의 개략도이다. 도 3a는 본 개시의 일 실시예에 따른 복수의 채널의 분포 개략도이다. 도 3b는 본 개시의 일 실시예에 따른 채널 설명 함수의 함수 그래프의 개략도이다. 도 4a는 본 개시의 일 실시예에 따른 조정 후의 목표 채널 설명 함수의 함수 그래프의 개략도이다. 도 4b는 본 개시의 일 실시예에 따른 조정 후의 주기적인 구형파의 개략도이다. 도 4c는 본 개시의 일 실시예에 따른 조정 후의 데이터 판독 구간의 개략도이다. 도 5는 본 개시의 일 실시예에 따른 메모리 엑세스 효율을 확정하는 방법의 흐름도이다. 도 6은 본 개시의 일 실시예에 따른 메모리 엑세스 효율을 확정하는 방법을 적용할 수 있는 전자장비의 블록도 이다."}
