{
  "module_name": "pcie_wrap_regs.h",
  "hash_id": "b84c6251992adf7bb2dcc6a5d9a513fcc3ff6ed13c6f04f830d2661fac9529df",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/pcie_wrap_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_PCIE_WRAP_REGS_H_\n#define ASIC_REG_PCIE_WRAP_REGS_H_\n\n \n\n#define mmPCIE_WRAP_PHY_RST_N                                        0xC01300\n\n#define mmPCIE_WRAP_OUTSTAND_TRANS                                   0xC01400\n\n#define mmPCIE_WRAP_MASK_REQ                                         0xC01404\n\n#define mmPCIE_WRAP_IND_AWADDR_L                                     0xC01500\n\n#define mmPCIE_WRAP_IND_AWADDR_H                                     0xC01504\n\n#define mmPCIE_WRAP_IND_AWLEN                                        0xC01508\n\n#define mmPCIE_WRAP_IND_AWSIZE                                       0xC0150C\n\n#define mmPCIE_WRAP_IND_AWBURST                                      0xC01510\n\n#define mmPCIE_WRAP_IND_AWLOCK                                       0xC01514\n\n#define mmPCIE_WRAP_IND_AWCACHE                                      0xC01518\n\n#define mmPCIE_WRAP_IND_AWPROT                                       0xC0151C\n\n#define mmPCIE_WRAP_IND_AWVALID                                      0xC01520\n\n#define mmPCIE_WRAP_IND_WDATA_0                                      0xC01524\n\n#define mmPCIE_WRAP_IND_WDATA_1                                      0xC01528\n\n#define mmPCIE_WRAP_IND_WDATA_2                                      0xC0152C\n\n#define mmPCIE_WRAP_IND_WDATA_3                                      0xC01530\n\n#define mmPCIE_WRAP_IND_WSTRB                                        0xC01544\n\n#define mmPCIE_WRAP_IND_WLAST                                        0xC01548\n\n#define mmPCIE_WRAP_IND_WVALID                                       0xC0154C\n\n#define mmPCIE_WRAP_IND_BRESP                                        0xC01550\n\n#define mmPCIE_WRAP_IND_BVALID                                       0xC01554\n\n#define mmPCIE_WRAP_IND_ARADDR_0                                     0xC01558\n\n#define mmPCIE_WRAP_IND_ARADDR_1                                     0xC0155C\n\n#define mmPCIE_WRAP_IND_ARLEN                                        0xC01560\n\n#define mmPCIE_WRAP_IND_ARSIZE                                       0xC01564\n\n#define mmPCIE_WRAP_IND_ARBURST                                      0xC01568\n\n#define mmPCIE_WRAP_IND_ARLOCK                                       0xC0156C\n\n#define mmPCIE_WRAP_IND_ARCACHE                                      0xC01570\n\n#define mmPCIE_WRAP_IND_ARPROT                                       0xC01574\n\n#define mmPCIE_WRAP_IND_ARVALID                                      0xC01578\n\n#define mmPCIE_WRAP_IND_RDATA_0                                      0xC0157C\n\n#define mmPCIE_WRAP_IND_RDATA_1                                      0xC01580\n\n#define mmPCIE_WRAP_IND_RDATA_2                                      0xC01584\n\n#define mmPCIE_WRAP_IND_RDATA_3                                      0xC01588\n\n#define mmPCIE_WRAP_IND_RLAST                                        0xC0159C\n\n#define mmPCIE_WRAP_IND_RRESP                                        0xC015A0\n\n#define mmPCIE_WRAP_IND_RVALID                                       0xC015A4\n\n#define mmPCIE_WRAP_IND_AWMISC_INFO                                  0xC015A8\n\n#define mmPCIE_WRAP_IND_AWMISC_INFO_HDR_34DW_0                       0xC015AC\n\n#define mmPCIE_WRAP_IND_AWMISC_INFO_HDR_34DW_1                       0xC015B0\n\n#define mmPCIE_WRAP_IND_AWMISC_INFO_P_TAG                            0xC015B4\n\n#define mmPCIE_WRAP_IND_AWMISC_INFO_ATU_BYPAS                        0xC015B8\n\n#define mmPCIE_WRAP_IND_AWMISC_INFO_FUNC_NUM                         0xC015BC\n\n#define mmPCIE_WRAP_IND_AWMISC_INFO_VFUNC_ACT                        0xC015C0\n\n#define mmPCIE_WRAP_IND_AWMISC_INFO_VFUNC_NUM                        0xC015C4\n\n#define mmPCIE_WRAP_IND_AWMISC_INFO_TLPPRFX                          0xC015C8\n\n#define mmPCIE_WRAP_IND_ARMISC_INFO                                  0xC015CC\n\n#define mmPCIE_WRAP_IND_ARMISC_INFO_TLPPRFX                          0xC015D0\n\n#define mmPCIE_WRAP_IND_ARMISC_INFO_ATU_BYP                          0xC015D4\n\n#define mmPCIE_WRAP_IND_ARMISC_INFO_FUNC_NUM                         0xC015D8\n\n#define mmPCIE_WRAP_IND_ARMISC_INFO_VFUNC_ACT                        0xC015DC\n\n#define mmPCIE_WRAP_IND_ARMISC_INFO_VFUNC_NUM                        0xC015E0\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO                                  0xC01800\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_0                       0xC01804\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_1                       0xC01808\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_P_TAG                            0xC0180C\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_ATU_BYPAS                        0xC01810\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_FUNC_NUM                         0xC01814\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_ACT                        0xC01818\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_NUM                        0xC0181C\n\n#define mmPCIE_WRAP_SLV_AWMISC_INFO_TLPPRFX                          0xC01820\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO                                  0xC01824\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO_TLPPRFX                          0xC01828\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO_ATU_BYP                          0xC0182C\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO_FUNC_NUM                         0xC01830\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_ACT                        0xC01834\n\n#define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_NUM                        0xC01838\n\n#define mmPCIE_WRAP_MAX_QID                                          0xC01900\n\n#define mmPCIE_WRAP_DB_BASE_ADDR_L_0                                 0xC01910\n\n#define mmPCIE_WRAP_DB_BASE_ADDR_L_1                                 0xC01914\n\n#define mmPCIE_WRAP_DB_BASE_ADDR_L_2                                 0xC01918\n\n#define mmPCIE_WRAP_DB_BASE_ADDR_L_3                                 0xC0191C\n\n#define mmPCIE_WRAP_DB_BASE_ADDR_H_0                                 0xC01920\n\n#define mmPCIE_WRAP_DB_BASE_ADDR_H_1                                 0xC01924\n\n#define mmPCIE_WRAP_DB_BASE_ADDR_H_2                                 0xC01928\n\n#define mmPCIE_WRAP_DB_BASE_ADDR_H_3                                 0xC0192C\n\n#define mmPCIE_WRAP_DB_MASK                                          0xC01940\n\n#define mmPCIE_WRAP_SQ_BASE_ADDR_H                                   0xC01A00\n\n#define mmPCIE_WRAP_SQ_BASE_ADDR_L                                   0xC01A04\n\n#define mmPCIE_WRAP_SQ_STRIDE_ACCRESS                                0xC01A08\n\n#define mmPCIE_WRAP_SQ_POP_CMD                                       0xC01A10\n\n#define mmPCIE_WRAP_SQ_POP_DATA                                      0xC01A14\n\n#define mmPCIE_WRAP_DB_INTR_0                                        0xC01A20\n\n#define mmPCIE_WRAP_DB_INTR_1                                        0xC01A24\n\n#define mmPCIE_WRAP_DB_INTR_2                                        0xC01A28\n\n#define mmPCIE_WRAP_DB_INTR_3                                        0xC01A2C\n\n#define mmPCIE_WRAP_DB_INTR_4                                        0xC01A30\n\n#define mmPCIE_WRAP_DB_INTR_5                                        0xC01A34\n\n#define mmPCIE_WRAP_DB_INTR_6                                        0xC01A38\n\n#define mmPCIE_WRAP_DB_INTR_7                                        0xC01A3C\n\n#define mmPCIE_WRAP_MMU_BYPASS_DMA                                   0xC01A80\n\n#define mmPCIE_WRAP_MMU_BYPASS_NON_DMA                               0xC01A84\n\n#define mmPCIE_WRAP_ASID_NON_DMA                                     0xC01A90\n\n#define mmPCIE_WRAP_ASID_DMA_0                                       0xC01AA0\n\n#define mmPCIE_WRAP_ASID_DMA_1                                       0xC01AA4\n\n#define mmPCIE_WRAP_ASID_DMA_2                                       0xC01AA8\n\n#define mmPCIE_WRAP_ASID_DMA_3                                       0xC01AAC\n\n#define mmPCIE_WRAP_ASID_DMA_4                                       0xC01AB0\n\n#define mmPCIE_WRAP_ASID_DMA_5                                       0xC01AB4\n\n#define mmPCIE_WRAP_ASID_DMA_6                                       0xC01AB8\n\n#define mmPCIE_WRAP_ASID_DMA_7                                       0xC01ABC\n\n#define mmPCIE_WRAP_CPU_HOT_RST                                      0xC01AE0\n\n#define mmPCIE_WRAP_AXI_PROT_OVR                                     0xC01AE4\n\n#define mmPCIE_WRAP_CACHE_OVR                                        0xC01B00\n\n#define mmPCIE_WRAP_LOCK_OVR                                         0xC01B04\n\n#define mmPCIE_WRAP_PROT_OVR                                         0xC01B08\n\n#define mmPCIE_WRAP_ARUSER_OVR                                       0xC01B0C\n\n#define mmPCIE_WRAP_AWUSER_OVR                                       0xC01B10\n\n#define mmPCIE_WRAP_ARUSER_OVR_EN                                    0xC01B14\n\n#define mmPCIE_WRAP_AWUSER_OVR_EN                                    0xC01B18\n\n#define mmPCIE_WRAP_MAX_OUTSTAND                                     0xC01B20\n\n#define mmPCIE_WRAP_MST_IN                                           0xC01B24\n\n#define mmPCIE_WRAP_RSP_OK                                           0xC01B28\n\n#define mmPCIE_WRAP_LBW_CACHE_OVR                                    0xC01B40\n\n#define mmPCIE_WRAP_LBW_LOCK_OVR                                     0xC01B44\n\n#define mmPCIE_WRAP_LBW_PROT_OVR                                     0xC01B48\n\n#define mmPCIE_WRAP_LBW_ARUSER_OVR                                   0xC01B4C\n\n#define mmPCIE_WRAP_LBW_AWUSER_OVR                                   0xC01B50\n\n#define mmPCIE_WRAP_LBW_ARUSER_OVR_EN                                0xC01B58\n\n#define mmPCIE_WRAP_LBW_AWUSER_OVR_EN                                0xC01B5C\n\n#define mmPCIE_WRAP_LBW_MAX_OUTSTAND                                 0xC01B60\n\n#define mmPCIE_WRAP_LBW_MST_IN                                       0xC01B64\n\n#define mmPCIE_WRAP_LBW_RSP_OK                                       0xC01B68\n\n#define mmPCIE_WRAP_QUEUE_INIT                                       0xC01C00\n\n#define mmPCIE_WRAP_AXI_SPLIT_INTR_0                                 0xC01C10\n\n#define mmPCIE_WRAP_AXI_SPLIT_INTR_1                                 0xC01C14\n\n#define mmPCIE_WRAP_DB_AWUSER                                        0xC01D00\n\n#define mmPCIE_WRAP_DB_ARUSER                                        0xC01D04\n\n#define mmPCIE_WRAP_PCIE_AWUSER                                      0xC01D08\n\n#define mmPCIE_WRAP_PCIE_ARUSER                                      0xC01D0C\n\n#define mmPCIE_WRAP_PSOC_AWUSER                                      0xC01D10\n\n#define mmPCIE_WRAP_PSOC_ARUSER                                      0xC01D14\n\n#define mmPCIE_WRAP_SCH_Q_AWUSER                                     0xC01D18\n\n#define mmPCIE_WRAP_SCH_Q_ARUSER                                     0xC01D1C\n\n#define mmPCIE_WRAP_PSOC2PCI_AWUSER                                  0xC01D40\n\n#define mmPCIE_WRAP_PSOC2PCI_ARUSER                                  0xC01D44\n\n#define mmPCIE_WRAP_DRAIN_TIMEOUT                                    0xC01D50\n\n#define mmPCIE_WRAP_DRAIN_CFG                                        0xC01D54\n\n#define mmPCIE_WRAP_DB_AXI_ERR                                       0xC01DE0\n\n#define mmPCIE_WRAP_SPMU_INTR                                        0xC01DE4\n\n#define mmPCIE_WRAP_AXI_INTR                                         0xC01DE8\n\n#define mmPCIE_WRAP_E2E_CTRL                                         0xC01DF0\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}