 C:\FPGA\VGA_tan\doc\∑∂µÛ√Ò.BMP(0)

DB 00H 00H 00H 00H 00H 00H 00H 00H 00H 00H 00H 00H 00H 00H 00H 00H;
DB 00H 00H 00H 00H 00H 00H 00H 00H 00H 10H 00H 00H 00H 00H 00H 00H;
DB 00H 00H 00H 00H 00H 18H 18H 00H 00H 00H 00H 00H 04H 00H 00H 80H;
DB 00H 18H 18H 10H 00H 00H 00H 00H 07H FFH FFH C0H 00H 18H 18H 38H;
DB 00H 00H 00H 20H 06H 00H 01H 80H 3FH FFH FFH FCH 07H FFH FFH F0H;
DB 06H 00H 01H 80H 00H 18H 18H 00H 00H 00H 00H 60H 06H 00H 01H 80H;
DB 00H 18H 18H 00H 00H 00H 00H 60H 06H 00H 01H 80H 00H 18H 18H 00H;
DB 00H 00H 00H 60H 06H 00H 01H 80H 04H 10H 00H 00H 00H 00H 02H 60H;
DB 07H FFH FFH 80H 03H 02H 00H 80H 00H 00H 04H 60H 06H 01H 01H 80H;
DB 01H 83H FFH E0H 00H 00H 18H 60H 06H 01H 00H 00H 00H CBH 00H C0H;
DB 00H 00H 20H 60H 06H 01H 80H 00H 00H 93H 00H 80H 00H 00H C0H 60H;
DB 06H 01H 80H 00H 18H 13H 00H 80H 00H 01H 80H 60H 06H 01H 80H 30H;
DB 0CH 13H 00H 80H 00H 06H 00H 60H 07H FFH FFH F8H 06H 23H 00H 80H;
DB 00H 1CH 00H 60H 06H 01H 80H 00H 06H 23H 00H 80H 00H 30H 00H 60H;
DB 06H 00H 80H 00H 00H 43H 01H 80H 00H E0H 00H 60H 06H 00H C0H 00H;
DB 00H 43H 01H 80H 03H C0H 00H 60H 06H 00H C0H 00H 00H 83H 0FH 80H;
DB 0FH 00H 00H 60H 06H 00H 60H 00H 00H 83H 07H 00H 1EH 00H 00H 60H;
DB 06H 00H 60H 00H 19H 83H 02H 08H 0CH 00H 00H C0H 06H 00H 30H 08H;
DB 07H 03H 00H 08H 00H 00H 00H C0H 06H 04H 38H 08H 03H 03H 00H 08H;
DB 00H 00H 00H C0H 06H 18H 1CH 08H 03H 03H 00H 18H 00H 00H 71H C0H;
DB 06H 60H 0EH 18H 03H 03H 80H 1CH 00H 00H 1FH C0H 07H C0H 07H 18H;
DB 03H 01H FFH F8H 00H 00H 07H 80H 0FH 80H 03H F8H 03H 00H 00H 00H;
DB 00H 00H 02H 00H 06H 00H 01H F8H 03H 00H 00H 00H 00H 00H 00H 00H;
DB 00H 00H 00H 3CH 00H 00H 00H 00H 00H 00H 00H 00H 00H 00H 00H 00H;"C:\FPGA\VGA_tan\doc\∑∂µÛ√Ò.BMP",0

