# 竞争冒险

## 定义
由于[[门电路]]传输延迟不同，导致信号到达时间不一致，在输出端产生瞬态错误脉冲（毛刺）的现象。竞争是指多个信号变化"竞争"通过不同路径；冒险是指可能产生错误脉冲。分为逻辑冒险（[[组合逻辑电路]]）和功能冒险（[[时序逻辑电路]]）。冒险会导致电路误动作，必须采取措施消除，是数字电路设计的重要问题。

## 核心内容
**产生原因**：
1. **门电路延迟**：每个门有传输延迟(ns级)
2. **多路径**：信号经过不同路径到达同一点
3. **延迟不等**：路径延迟不同导致到达时间差

**分类**：
1. **静态冒险**：
   - 静态0冒险：应保持0却出现1脉冲
   - 静态1冒险：应保持1却出现0脉冲
   
2. **动态冒险**：
   0→1或1→0时出现多次跳变

3. **功能冒险**：
   多个输入同时变化导致

**判断方法**：
1. **代数法**：检查表达式是否含 A·Ā 或 A+Ā
2. **[[卡诺图]]法**：
   - 圈之间不相邻→可能有冒险
   - 相邻1不在同一圈内

**消除方法**：
1. **增加冗余项**（根治）：
   用卡诺图找相邻但未圈的1，增加乘积项
   如F=AB+ĀC，存在冒险
   增加BC项：F=AB+ĀC+BC（无冒险）
   
2. **加滤波电容**（缓解）：
   滤除高频毛刺，但会降低速度
   
3. **引入选通信号**：
   用选通脉冲控制输出有效时间
   
4. **异步改同步**：
   用时钟同步，但增加延迟

**设计注意**：
- [[组合逻辑电路]]设计时检查冒险
- 关键路径要消除冒险
- [[状态机]]用格雷码减少冒险
- 时序电路冒险更复杂

## 应用场景
数字电路冒险分析；[[组合逻辑电路]]优化；[[状态机]]设计；高速电路设计；FPGA/ASIC设计。

## 注意事项
- 冒险是门延迟导致的必然现象
- 不是所有冒险都需要消除
- 增加冗余项最可靠但增加成本
- 高速电路对冒险更敏感

## 关联知识
与 [[组合逻辑电路]]、[[时序逻辑电路]]、[[门电路]]、[[卡诺图]]、[[状态机]] 相关。
