
Proyecto1Esclavo2Test.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000010  00800100  000002c2  00000356  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000002c2  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  00800110  00800110  00000366  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000366  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000398  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000b0  00000000  00000000  000003d8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000b6e  00000000  00000000  00000488  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000089e  00000000  00000000  00000ff6  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000072d  00000000  00000000  00001894  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000138  00000000  00000000  00001fc4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000059c  00000000  00000000  000020fc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000002d2  00000000  00000000  00002698  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000080  00000000  00000000  0000296a  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 06 01 	jmp	0x20c	; 0x20c <__vector_24>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e2 ec       	ldi	r30, 0xC2	; 194
  7c:	f2 e0       	ldi	r31, 0x02	; 2
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a0 31       	cpi	r26, 0x10	; 16
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a0 e1       	ldi	r26, 0x10	; 16
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a3 31       	cpi	r26, 0x13	; 19
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 d1 00 	call	0x1a2	; 0x1a2 <main>
  9e:	0c 94 5f 01 	jmp	0x2be	; 0x2be <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <I2C_Slave_Init>:
	return 1;
}

//Iniciar Esclavo
void I2C_Slave_Init(uint8_t address){
	DDRC &= ~((1<<DDC4)|(1<<DDC5));
  a6:	97 b1       	in	r25, 0x07	; 7
  a8:	9f 7c       	andi	r25, 0xCF	; 207
  aa:	97 b9       	out	0x07, r25	; 7
	
	TWAR = address << 1;
  ac:	88 0f       	add	r24, r24
  ae:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	
	TWCR = (1<<TWEA)|(1<<TWEN)|(1<<TWIE);
  b2:	85 e4       	ldi	r24, 0x45	; 69
  b4:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
  b8:	08 95       	ret

000000ba <stepper_step>:
volatile uint8_t posicion_objetivo = 0;



void stepper_step(uint8_t paso) {
	if(secuencia[paso][0]) PORTD |= (1<<AIN1); else PORTD &= ~(1<<AIN1);
  ba:	90 e0       	ldi	r25, 0x00	; 0
  bc:	fc 01       	movw	r30, r24
  be:	ee 0f       	add	r30, r30
  c0:	ff 1f       	adc	r31, r31
  c2:	ee 0f       	add	r30, r30
  c4:	ff 1f       	adc	r31, r31
  c6:	e0 50       	subi	r30, 0x00	; 0
  c8:	ff 4f       	sbci	r31, 0xFF	; 255
  ca:	20 81       	ld	r18, Z
  cc:	22 23       	and	r18, r18
  ce:	21 f0       	breq	.+8      	; 0xd8 <stepper_step+0x1e>
  d0:	2b b1       	in	r18, 0x0b	; 11
  d2:	21 60       	ori	r18, 0x01	; 1
  d4:	2b b9       	out	0x0b, r18	; 11
  d6:	03 c0       	rjmp	.+6      	; 0xde <stepper_step+0x24>
  d8:	2b b1       	in	r18, 0x0b	; 11
  da:	2e 7f       	andi	r18, 0xFE	; 254
  dc:	2b b9       	out	0x0b, r18	; 11
	if(secuencia[paso][1]) PORTD |= (1<<AIN2); else PORTD &= ~(1<<AIN2);
  de:	fc 01       	movw	r30, r24
  e0:	ee 0f       	add	r30, r30
  e2:	ff 1f       	adc	r31, r31
  e4:	ee 0f       	add	r30, r30
  e6:	ff 1f       	adc	r31, r31
  e8:	e0 50       	subi	r30, 0x00	; 0
  ea:	ff 4f       	sbci	r31, 0xFF	; 255
  ec:	21 81       	ldd	r18, Z+1	; 0x01
  ee:	22 23       	and	r18, r18
  f0:	21 f0       	breq	.+8      	; 0xfa <stepper_step+0x40>
  f2:	2b b1       	in	r18, 0x0b	; 11
  f4:	22 60       	ori	r18, 0x02	; 2
  f6:	2b b9       	out	0x0b, r18	; 11
  f8:	03 c0       	rjmp	.+6      	; 0x100 <stepper_step+0x46>
  fa:	2b b1       	in	r18, 0x0b	; 11
  fc:	2d 7f       	andi	r18, 0xFD	; 253
  fe:	2b b9       	out	0x0b, r18	; 11
	if(secuencia[paso][2]) PORTD |= (1<<BIN1);  else PORTD &= ~(1<<BIN1); // BIN1 en PD3
 100:	fc 01       	movw	r30, r24
 102:	ee 0f       	add	r30, r30
 104:	ff 1f       	adc	r31, r31
 106:	ee 0f       	add	r30, r30
 108:	ff 1f       	adc	r31, r31
 10a:	e0 50       	subi	r30, 0x00	; 0
 10c:	ff 4f       	sbci	r31, 0xFF	; 255
 10e:	22 81       	ldd	r18, Z+2	; 0x02
 110:	22 23       	and	r18, r18
 112:	21 f0       	breq	.+8      	; 0x11c <stepper_step+0x62>
 114:	2b b1       	in	r18, 0x0b	; 11
 116:	24 60       	ori	r18, 0x04	; 4
 118:	2b b9       	out	0x0b, r18	; 11
 11a:	03 c0       	rjmp	.+6      	; 0x122 <stepper_step+0x68>
 11c:	2b b1       	in	r18, 0x0b	; 11
 11e:	2b 7f       	andi	r18, 0xFB	; 251
 120:	2b b9       	out	0x0b, r18	; 11
	if(secuencia[paso][3]) PORTD |= (1<<BIN2);  else PORTD &= ~(1<<BIN2); // BIN2 en PD4
 122:	88 0f       	add	r24, r24
 124:	99 1f       	adc	r25, r25
 126:	88 0f       	add	r24, r24
 128:	99 1f       	adc	r25, r25
 12a:	fc 01       	movw	r30, r24
 12c:	e0 50       	subi	r30, 0x00	; 0
 12e:	ff 4f       	sbci	r31, 0xFF	; 255
 130:	83 81       	ldd	r24, Z+3	; 0x03
 132:	88 23       	and	r24, r24
 134:	21 f0       	breq	.+8      	; 0x13e <stepper_step+0x84>
 136:	8b b1       	in	r24, 0x0b	; 11
 138:	88 60       	ori	r24, 0x08	; 8
 13a:	8b b9       	out	0x0b, r24	; 11
 13c:	08 95       	ret
 13e:	8b b1       	in	r24, 0x0b	; 11
 140:	87 7f       	andi	r24, 0xF7	; 247
 142:	8b b9       	out	0x0b, r24	; 11
 144:	08 95       	ret

00000146 <stepper_update>:
}

void stepper_update(void)
{
	if(posicion_actual < posicion_objetivo)
 146:	90 91 11 01 	lds	r25, 0x0111	; 0x800111 <posicion_actual>
 14a:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <__data_end>
 14e:	98 17       	cp	r25, r24
 150:	88 f4       	brcc	.+34     	; 0x174 <stepper_update+0x2e>
	{
		posicion_actual++;
 152:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <posicion_actual>
 156:	8f 5f       	subi	r24, 0xFF	; 255
 158:	80 93 11 01 	sts	0x0111, r24	; 0x800111 <posicion_actual>
		stepper_step(posicion_actual % 4);
 15c:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <posicion_actual>
 160:	83 70       	andi	r24, 0x03	; 3
 162:	0e 94 5d 00 	call	0xba	; 0xba <stepper_step>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 166:	8f e3       	ldi	r24, 0x3F	; 63
 168:	9c e9       	ldi	r25, 0x9C	; 156
 16a:	01 97       	sbiw	r24, 0x01	; 1
 16c:	f1 f7       	brne	.-4      	; 0x16a <stepper_update+0x24>
 16e:	00 c0       	rjmp	.+0      	; 0x170 <stepper_update+0x2a>
 170:	00 00       	nop
 172:	08 95       	ret
		_delay_ms(10);
	}
	else if(posicion_actual > posicion_objetivo)
 174:	90 91 11 01 	lds	r25, 0x0111	; 0x800111 <posicion_actual>
 178:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <__data_end>
 17c:	89 17       	cp	r24, r25
 17e:	80 f4       	brcc	.+32     	; 0x1a0 <stepper_update+0x5a>
	{
		posicion_actual--;
 180:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <posicion_actual>
 184:	81 50       	subi	r24, 0x01	; 1
 186:	80 93 11 01 	sts	0x0111, r24	; 0x800111 <posicion_actual>
		stepper_step(posicion_actual % 4);
 18a:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <posicion_actual>
 18e:	83 70       	andi	r24, 0x03	; 3
 190:	0e 94 5d 00 	call	0xba	; 0xba <stepper_step>
 194:	8f e3       	ldi	r24, 0x3F	; 63
 196:	9c e9       	ldi	r25, 0x9C	; 156
 198:	01 97       	sbiw	r24, 0x01	; 1
 19a:	f1 f7       	brne	.-4      	; 0x198 <stepper_update+0x52>
 19c:	00 c0       	rjmp	.+0      	; 0x19e <stepper_update+0x58>
 19e:	00 00       	nop
 1a0:	08 95       	ret

000001a2 <main>:



int main(void)
{
	cli();
 1a2:	f8 94       	cli


	pwm0_init();
 1a4:	0e 94 4f 01 	call	0x29e	; 0x29e <pwm0_init>

	DDRC &= ~(1<<DDC3);
 1a8:	87 b1       	in	r24, 0x07	; 7
 1aa:	87 7f       	andi	r24, 0xF7	; 247
 1ac:	87 b9       	out	0x07, r24	; 7
	DDRC &= ~(1<<DDC2);
 1ae:	87 b1       	in	r24, 0x07	; 7
 1b0:	8b 7f       	andi	r24, 0xFB	; 251
 1b2:	87 b9       	out	0x07, r24	; 7
	DDRC &= ~(1<<DDC1);
 1b4:	87 b1       	in	r24, 0x07	; 7
 1b6:	8d 7f       	andi	r24, 0xFD	; 253
 1b8:	87 b9       	out	0x07, r24	; 7
	DDRD |= (1<<DDD0);
 1ba:	8a b1       	in	r24, 0x0a	; 10
 1bc:	81 60       	ori	r24, 0x01	; 1
 1be:	8a b9       	out	0x0a, r24	; 10
	DDRD |= (1<<DDD1);
 1c0:	8a b1       	in	r24, 0x0a	; 10
 1c2:	82 60       	ori	r24, 0x02	; 2
 1c4:	8a b9       	out	0x0a, r24	; 10
	DDRD |= (1<<DDD2);
 1c6:	8a b1       	in	r24, 0x0a	; 10
 1c8:	84 60       	ori	r24, 0x04	; 4
 1ca:	8a b9       	out	0x0a, r24	; 10
	DDRD |= (1<<DDD3);
 1cc:	8a b1       	in	r24, 0x0a	; 10
 1ce:	88 60       	ori	r24, 0x08	; 8
 1d0:	8a b9       	out	0x0a, r24	; 10
	DDRD |= (1<<DDD4);
 1d2:	8a b1       	in	r24, 0x0a	; 10
 1d4:	80 61       	ori	r24, 0x10	; 16
 1d6:	8a b9       	out	0x0a, r24	; 10
	
	I2C_Slave_Init(SlaveAddress);
 1d8:	82 e3       	ldi	r24, 0x32	; 50
 1da:	0e 94 53 00 	call	0xa6	; 0xa6 <I2C_Slave_Init>
	sei();
 1de:	78 94       	sei
	
	uint8_t paso = 0;

    while (1) 
    {
		if (buffer != 0)
 1e0:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <buffer>
 1e4:	88 23       	and	r24, r24
 1e6:	79 f0       	breq	.+30     	; 0x206 <main+0x64>
		{
			 if(buffer <= 15)
 1e8:	80 31       	cpi	r24, 0x10	; 16
 1ea:	18 f4       	brcc	.+6      	; 0x1f2 <main+0x50>
			 { posicion_objetivo = POS_3;}
 1ec:	10 92 10 01 	sts	0x0110, r1	; 0x800110 <__data_end>
 1f0:	08 c0       	rjmp	.+16     	; 0x202 <main+0x60>
			 else if(buffer <= 50)
 1f2:	83 33       	cpi	r24, 0x33	; 51
 1f4:	20 f4       	brcc	.+8      	; 0x1fe <main+0x5c>
			{ posicion_objetivo = POS_6;}
 1f6:	82 e3       	ldi	r24, 0x32	; 50
 1f8:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <__data_end>
 1fc:	02 c0       	rjmp	.+4      	; 0x202 <main+0x60>
			 else
			 { posicion_objetivo = POS_3;}
 1fe:	10 92 10 01 	sts	0x0110, r1	; 0x800110 <__data_end>

			 
			 buffer = 0;
 202:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <buffer>
			 
		}
					 stepper_update();
 206:	0e 94 a3 00 	call	0x146	; 0x146 <stepper_update>
				PORTD &= ~(1 << AIN1); 

			}
*/
		
    }
 20a:	ea cf       	rjmp	.-44     	; 0x1e0 <main+0x3e>

0000020c <__vector_24>:





ISR(TWI_vect){
 20c:	1f 92       	push	r1
 20e:	0f 92       	push	r0
 210:	0f b6       	in	r0, 0x3f	; 63
 212:	0f 92       	push	r0
 214:	11 24       	eor	r1, r1
 216:	8f 93       	push	r24
 218:	ef 93       	push	r30
 21a:	ff 93       	push	r31
	uint8_t estado = TWSR & 0xFC;
 21c:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 220:	8c 7f       	andi	r24, 0xFC	; 252
	switch(estado){
 222:	80 3a       	cpi	r24, 0xA0	; 160
 224:	69 f1       	breq	.+90     	; 0x280 <__vector_24+0x74>
 226:	58 f4       	brcc	.+22     	; 0x23e <__vector_24+0x32>
 228:	80 37       	cpi	r24, 0x70	; 112
 22a:	a1 f0       	breq	.+40     	; 0x254 <__vector_24+0x48>
 22c:	18 f4       	brcc	.+6      	; 0x234 <__vector_24+0x28>
 22e:	80 36       	cpi	r24, 0x60	; 96
 230:	89 f0       	breq	.+34     	; 0x254 <__vector_24+0x48>
 232:	2a c0       	rjmp	.+84     	; 0x288 <__vector_24+0x7c>
 234:	80 38       	cpi	r24, 0x80	; 128
 236:	91 f0       	breq	.+36     	; 0x25c <__vector_24+0x50>
 238:	80 39       	cpi	r24, 0x90	; 144
 23a:	81 f0       	breq	.+32     	; 0x25c <__vector_24+0x50>
 23c:	25 c0       	rjmp	.+74     	; 0x288 <__vector_24+0x7c>
 23e:	88 3b       	cpi	r24, 0xB8	; 184
 240:	a9 f0       	breq	.+42     	; 0x26c <__vector_24+0x60>
 242:	18 f4       	brcc	.+6      	; 0x24a <__vector_24+0x3e>
 244:	88 3a       	cpi	r24, 0xA8	; 168
 246:	91 f0       	breq	.+36     	; 0x26c <__vector_24+0x60>
 248:	1f c0       	rjmp	.+62     	; 0x288 <__vector_24+0x7c>
 24a:	80 3c       	cpi	r24, 0xC0	; 192
 24c:	99 f0       	breq	.+38     	; 0x274 <__vector_24+0x68>
 24e:	88 3c       	cpi	r24, 0xC8	; 200
 250:	89 f0       	breq	.+34     	; 0x274 <__vector_24+0x68>
 252:	1a c0       	rjmp	.+52     	; 0x288 <__vector_24+0x7c>
		
		case 0x60:
		case 0x70:
			TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 254:	85 ec       	ldi	r24, 0xC5	; 197
 256:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 25a:	19 c0       	rjmp	.+50     	; 0x28e <__vector_24+0x82>
			
		case 0x80:
		case 0x90:
			buffer = TWDR;
 25c:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 260:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <buffer>
			TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 264:	85 ec       	ldi	r24, 0xC5	; 197
 266:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 26a:	11 c0       	rjmp	.+34     	; 0x28e <__vector_24+0x82>
			
		case 0xA8:
		case 0xB8:
			//pwmmanual = TWDR;
			TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 26c:	85 ec       	ldi	r24, 0xC5	; 197
 26e:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 272:	0d c0       	rjmp	.+26     	; 0x28e <__vector_24+0x82>
			 
		case 0xC0:
		case 0xC8:
			TWCR = 0;
 274:	ec eb       	ldi	r30, 0xBC	; 188
 276:	f0 e0       	ldi	r31, 0x00	; 0
 278:	10 82       	st	Z, r1
			TWCR = (1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 27a:	85 e4       	ldi	r24, 0x45	; 69
 27c:	80 83       	st	Z, r24
			break;
 27e:	07 c0       	rjmp	.+14     	; 0x28e <__vector_24+0x82>
			
		case 0xA0:
			TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 280:	85 ec       	ldi	r24, 0xC5	; 197
 282:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 286:	03 c0       	rjmp	.+6      	; 0x28e <__vector_24+0x82>
			
		default:
			TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 288:	85 ec       	ldi	r24, 0xC5	; 197
 28a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
	}
}
 28e:	ff 91       	pop	r31
 290:	ef 91       	pop	r30
 292:	8f 91       	pop	r24
 294:	0f 90       	pop	r0
 296:	0f be       	out	0x3f, r0	; 63
 298:	0f 90       	pop	r0
 29a:	1f 90       	pop	r1
 29c:	18 95       	reti

0000029e <pwm0_init>:
#include "PWM0.h"

void pwm0_init(){

// Configurar PB1 (OC1A) como salida
DDRB |= (1 << DDB1);
 29e:	84 b1       	in	r24, 0x04	; 4
 2a0:	82 60       	ori	r24, 0x02	; 2
 2a2:	84 b9       	out	0x04, r24	; 4

// Modo Fast PWM con TOP = ICR1
TCCR1A = (1 << COM1A1) | (1 << WGM11);  // Se limpia el 0CR1A por comparación
 2a4:	82 e8       	ldi	r24, 0x82	; 130
 2a6:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
TCCR1B = (1 << WGM13) | (1 << WGM12) | (1 << CS11); // Prescaler 8
 2aa:	8a e1       	ldi	r24, 0x1A	; 26
 2ac:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>

ICR1 = 40000;  // TOP para 20ms (50Hz) con F_CPU = 16MHz y prescaler = 8
 2b0:	80 e4       	ldi	r24, 0x40	; 64
 2b2:	9c e9       	ldi	r25, 0x9C	; 156
 2b4:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 2b8:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 2bc:	08 95       	ret

000002be <_exit>:
 2be:	f8 94       	cli

000002c0 <__stop_program>:
 2c0:	ff cf       	rjmp	.-2      	; 0x2c0 <__stop_program>
