用于 集成电路 设计 的 并行 综合 方法 及其 系统 本发明 涉及 集成电路 设计 领域 ， 公开 了 一种 用于 集成电路 设计 的 并行 综合 方法 及其 系统 。 本发明 利用计算机 技术 中 的 并行处理 能力 ， 同时 生成 原始 CDFG 中 的 特定 模式 子图 的 多个 功能 等价 子图 ， 将 各 特定 模式 子图 的 功能 等价 子图 组合 形成 多个 CDFG ， 并 对 上述 多个 CDFG 进行 并行处理 和 优化 ， 同时 生成 多个 低层次 硬件 电路 ， 最后 一次性 选择 确定 性能 最优 的 低层次 硬件 电路 ， 因此 多个 CDFG 需要 的 综合 时间 只是 传统 综合 流程 一个 循环 的 时间 ， 极大 地 缩短 了 综合 所 需 的 时间 ， 并且 由于 所有 功能 等价 子图 的 组合 都 被 构造 成 专门 的 CDFG 而 单独 优化 ， 上述 并行 综合 经 并行 搜索 最后 确定 的 最优 电路 就是 所有 解决 空间 中 能 找到 的 最优 结果 。 
