

## üìù **Plan du Rapport Global du D√©monstrateur**

---

### **1. Introduction g√©n√©rale**

Ce document a pour objectif de pr√©senter en d√©tail le fonctionnement du d√©monstrateur d‚Äôerreurs con√ßu autour de la transmission d‚Äôimages via un syst√®me √©metteur-canal-r√©cepteur. Ce projet a √©t√© impl√©ment√© sur des cartes FPGA Nexys 4 bas√©es sur des puces Artix-7, en exploitant des modules PMOD, notamment l‚Äô√©cran RGB OLED, pour la visualisation des r√©sultats.

L‚Äôarchitecture repose sur la transmission d‚Äôune image depuis un √©metteur vers un r√©cepteur en passant par un canal de communication pouvant introduire des erreurs. L‚Äôimage est tout d‚Äôabord affich√©e sur le PMOD OLED. Par la suite, un codage de vitterbi est appliqu√© √† l‚Äôimage avant sa transmission. Apr√®s le passage par un canal bruit√© (mod√©lis√© par un code vhdl de SNR ), l‚Äôimage est d√©cod√©e √† l‚Äôaide de l‚Äôalgorithme de Viterbi, puis de nouveau affich√©e pour visualiser l‚Äôeffet de la correction d‚Äôerreurs sur notre PMOD.

La communication s√©rie entre les diff√©rents composants (√©metteur, canal, r√©cepteur) est assur√©e via UART. L‚Äôensemble du syst√®me est compos√© des modules VHDL pour le traitement temps r√©el (affichage, encodage, d√©codage) et des scripts Python pour l'envoi d'image et le pilotage des transferts. Ce travail a √©t√© r√©alis√© dans le cadre du projet de d√©monstration d‚Äôun syst√®me de transmission avec d√©tection et correction d‚Äôerreurs.



### **2. Architecture globale du d√©monstrateur**

#### **Figure sch√©matique globale du syst√®me**

Le d√©monstrateur repose sur une architecture en trois parties principales r√©parties sur trois plateformes FPGA Nexys 4, chacune connect√©e √† un PC. La communication entre les diff√©rentes cartes se fait via l‚Äôinterface UART. L‚Äôimage transmise traverse successivement les √©tapes d‚Äô√©mission, de bruitage (canal) et de r√©ception avec correction d‚Äôerreurs, chacune √©tant visualisable √† l‚Äô√©cran PMOD OLED connect√© √† chaque carte.

![Sch√©ma global du syst√®me](images/schema_systeme.png)



#### **Description globale de l‚Äôarchitecture**

Le d√©monstrateur a pour objectif de repr√©senter une cha√Æne de communication num√©rique avec visualisation de l'effet des erreurs de transmission et de leur correction sur une image.

* **√âmetteur (FPGA 1)**
  Le premier FPGA re√ßoit une image depuis un PC via UART. Cette image est d‚Äôabord affich√©e sur un √©cran OLED connect√© √† la carte pour visualiser la version originale. Ensuite, elle est encod√©e √† l‚Äôaide d‚Äôun **codeur convolutif** (type Viterbi) et transmise √† la deuxi√®me carte FPGA par liaison s√©rie.

* **Canal de transmission bruit√© (FPGA 2 / PC 2)**
  La deuxi√®me carte FPGA (ou le PC associ√©) re√ßoit les donn√©es encod√©es, puis applique un **bruit gaussien** avec un SNR contr√¥lable pour simuler un canal de transmission r√©el (bruit blanc additif). L‚Äôimage bruit√©e est ensuite affich√©e pour montrer les erreurs introduites, puis transmise √† la troisi√®me carte.

* **R√©cepteur (FPGA 3)**
  La troisi√®me carte re√ßoit les donn√©es bruit√©es. Un **d√©codeur Viterbi** permet de corriger les erreurs induites par le canal. L‚Äôimage finale d√©cod√©e est affich√©e √† l‚Äô√©cran OLED, ce qui permet de comparer visuellement l‚Äôimage originale, bruit√©e et corrig√©e.


#### **Communication UART entre les blocs**

Les √©changes de donn√©es entre les diff√©rentes cartes FPGA et entre FPGA/PC sont r√©alis√©s via des interfaces UART, impl√©ment√©es en VHDL. Ces liaisons s√©rie permettent un transfert de donn√©es simple, synchrone et efficace, facilitant le test et la validation de chaque √©tage ind√©pendamment. L‚Äôensemble de l‚Äôarchitecture est modulaire, ce qui permet de tester s√©par√©ment l‚Äô√©mission, le canal et la r√©ception.







###  **3. Fonctionnalit√© globale du d√©monstrateur**

####  Description du flux de donn√©es de bout en bout :

1. **Lecture de l‚Äôimage**
   L‚Äôimage √† transmettre peut √™tre dans diff√©rents formats standards (comme PNG, BMP, JPG, etc.). Un script Python est utilis√© pour la convertir dans un format exploitable par le FPGA, g√©n√©ralement en donn√©es brutes (bitmap binaire). Ce traitement permet de d√©couper et organiser les pixels afin qu'ils soient transmissibles via une liaison s√©rie UART.

2. **Transmission UART vers le FPGA √âmetteur**
   Une fois l‚Äôimage convertie, elle est envoy√©e via une liaison UART depuis le PC vers le premier FPGA (FPGA √âmetteur). Ce dernier re√ßoit les donn√©es s√©rie √† l‚Äôaide d‚Äôun module `UART_RX` impl√©ment√© en VHDL.

3. **Encodage & Canal bruit√©**
   Sur le FPGA √âmetteur, les donn√©es d‚Äôimage sont encod√©es √† l‚Äôaide d‚Äôun encodage Viterbi. Ensuite, les donn√©es encod√©es sont transf√©r√©es √† un PC interm√©diaire connect√© √† un deuxi√®me FPGA qui simule un canal bruit√©, en injectant un bruit gaussien selon un SNR r√©glable. Cela permet de simuler des conditions de transmission r√©alistes.

4. **R√©ception & D√©codage par Viterbi**
   Les donn√©es bruit√©es sont transmises √† un troisi√®me FPGA (FPGA R√©cepteur) o√π un d√©codeur Viterbi (impl√©ment√© en VHDL) est utilis√© pour corriger les erreurs de transmission. Ce d√©codage restitue une version corrig√©e de l‚Äôimage.

5. **Affichage de l‚Äôimage sur PMOD RGB OLED**
   √Ä chaque √©tape, l‚Äôimage est convertie et affich√©e sur un √©cran RGB OLED connect√© en PMOD sur chaque FPGA. Cela permet une visualisation directe du r√©sultat de chaque √©tape. 

####  Mise en ≈ìuvre r√©elle sur les cartes Nexys A7 :

Le d√©monstrateur repose sur l‚Äôutilisation de cartes FPGA **Nexys A7**, √©quip√©es du FPGA **Artix-7**. Le projet est r√©parti sur trois cartes et/ou PC selon l‚Äôimpl√©mentation :


## **Fonctionnalit√© globale du d√©monstrateur**

Le d√©monstrateur impl√©mente un syst√®me complet de lecture et d‚Äôaffichage d‚Äôimage sur un √©cran connect√© via un module PMOD. Son objectif principal est de parcourir une m√©moire RAM contenant une image encod√©e en 1, 2, 4 ou 16 bits par pixel (BPP), de convertir si n√©cessaire les donn√©es en un format compatible avec l‚Äôaffichage (RGB565 - 16 bits), puis de les transmettre ligne par ligne √† l'√©cran.

L'affichage est d√©clench√© par un signal de contr√¥le (`enable_pmod`) qui active la lecture s√©quentielle des donn√©es. Pour chaque cycle d‚Äôhorloge, l‚Äôadresse de lecture est g√©n√©r√©e automatiquement √† partir des coordonn√©es de la matrice (`col_counter`, `row_counter`). Le syst√®me incr√©mente ces coordonn√©es pour parcourir l‚Äôimage pixel par pixel, tout en envoyant la position (`pix_col`, `pix_row`) et la couleur du pixel (`pix_data_out`) √† l‚Äô√©cran. Un signal `pix_write` valide chaque √©criture.

Le d√©monstrateur est con√ßu pour √™tre g√©n√©rique, avec des param√®tres configurables comme la largeur et la hauteur de l‚Äô√©cran, ainsi que la profondeur de couleur (BPP). Il supporte plusieurs formats d‚Äôimage gr√¢ce √† un bloc de transcodage int√©gr√©, qui convertit automatiquement les donn√©es issues de la RAM vers le format RGB565 utilis√© pour l‚Äôaffichage.

Une logique de r√©initialisation (`reset`) est √©galement incluse, permettant de r√©initialiser les compteurs et l‚Äô√©tat interne du module √† tout moment. √Ä la fin de l‚Äôaffichage complet de l‚Äôimage (lorsque tous les pixels ont √©t√© envoy√©s), le module d√©sactive automatiquement le signal de validation d‚Äô√©criture et attend un nouveau d√©clenchement.





### **4. Description des modules VHDL**


## **Fonctionnalit√© globale de l‚Äô√©metteur, du canal et du r√©cepteur**

### **√âmetteur (FPGA 1)**

Le r√¥le principal de l‚Äô√©metteur est d‚Äôassurer la r√©ception, l‚Äôencodage et l‚Äôenvoi de l‚Äôimage. Dans un premier temps, une image est transmise depuis un PC vers la carte FPGA via une interface UART, octet par octet. Ces donn√©es sont stock√©es dans une m√©moire RAM locale, puis l‚Äôimage originale est affich√©e sur un √©cran OLED afin d‚Äôavoir un aper√ßu de la qualit√© initiale.

Ensuite, chaque octet est encod√© bit par bit √† l‚Äôaide d‚Äôun **codeur convolutif** (Viterbi encoder), dont l‚Äôobjectif est d‚Äôintroduire de la redondance pour rendre la transmission plus robuste face aux erreurs. Le module `encode8` effectue ce traitement : il extrait chaque bit de l‚Äôoctet, l‚Äôencode √† l‚Äôaide d‚Äôun module `viterbi_encoder`, puis g√©n√®re deux octets de sortie (`x1_byte`, `x2_byte`) correspondant aux deux symboles cod√©s. Ce m√©canisme permet de doubler les donn√©es √† transmettre, mais augmente fortement la capacit√© de correction au niveau du r√©cepteur. Une fois le codage termin√©, les donn√©es sont pr√™tes √† √™tre transmises √† la carte suivante via une liaison s√©rie.


### **Canal de transmission bruit√© (FPGA 2 / PC 2)**

Le canal repr√©sente une simulation d‚Äôun environnement de transmission r√©el o√π les donn√©es peuvent √™tre alt√©r√©es. Ce r√¥le peut √™tre assur√© soit par une deuxi√®me carte FPGA, soit par un logiciel PC. Les octets encod√©s provenant de l‚Äô√©metteur sont re√ßus, puis **un bruit gaussien additif (AWGN)** est appliqu√© pour simuler une d√©gradation du signal, typique d‚Äôun canal analogique.

Ce bruit est contr√¥l√© par un param√®tre SNR (Signal-to-Noise Ratio), qui permet de varier l‚Äôintensit√© du bruit inject√© dans le signal. Une fois bruit√©es, les donn√©es sont affich√©es (image d√©grad√©e) puis renvoy√©es √† la troisi√®me carte (r√©cepteur). Cette √©tape permet d‚Äôobserver l‚Äôimpact des perturbations sur une transmission non prot√©g√©e.


### **R√©cepteur et D√©codage (FPGA 3)**

Le r√©cepteur a pour r√¥le de r√©cup√©rer les donn√©es bruit√©es, de les d√©coder, puis de reconstruire l‚Äôimage originale. Pour cela, il s‚Äôappuie sur un **d√©codage convolutif de type Viterbi**, capable de corriger les erreurs introduites par le bruit durant la transmission. Afin de permettre un traitement pr√©cis et contr√¥l√©, une **ROM nomm√©e `rom_sigma`** est utilis√©e. Cette m√©moire contient des valeurs pr√©d√©finies de sigma (√©cart-type du bruit), utilis√©es pour moduler la r√©ponse du d√©codeur selon les conditions de bruit simul√©es. Elle permet d‚Äôajuster dynamiquement la sensibilit√© du d√©codage en fonction du niveau de bruit re√ßu, en se basant sur une entr√©e `sb` (signal binaire) repr√©sentant un index de configuration.

En compl√©ment, un module `data_serializer` est utilis√© pour **d√©s√©rialiser les donn√©es** re√ßues. Les bits re√ßus en s√©rie sont regroup√©s en octets et stock√©s dans une m√©moire tampon. Une fois reconstitu√©s, ces octets sont pr√©sent√©s au d√©codeur Viterbi, qui applique son algorithme de correction bas√© sur les treillis de transition d‚Äô√©tats. Ce processus permet de retrouver les donn√©es d‚Äôorigine avec une grande fiabilit√©, malgr√© la d√©gradation subie par le canal.

Enfin, les octets corrig√©s sont envoy√©s vers un √©cran OLED connect√© √† la carte FPGA, permettant de visualiser l‚Äôimage restaur√©e. Ce m√©canisme de comparaison entre l‚Äôimage originale, bruit√©e et d√©cod√©e offre une d√©monstration concr√®te de l‚Äôefficacit√© du codage/d√©codage convolutif dans un environnement de transmission bruit√©.




### **5. Simulations**

* R√©sultats des TB :

  * UART : validit√© des trames
  * OLED : synchronisation des pixels
  * Encodeur : bits de sortie corrects
  * Viterbi : r√©cup√©ration de l‚Äôimage
* Capture des formes d‚Äôondes pertinentes (si disponible)
* R√©sum√© des performances simul√©es

---

### **6. Description fonctionnelle des √©tapes**

#### 6.1 √âtape 1 ‚Äì Affichage de l‚Äôimage sur PMOD RGB OLED

* Fichiers utilis√©s : `bitmap.vhd`, `image_display.vhd`, `uart_rc.vhd`, `uart_tx.vhd`
* Envoi image ‚Üí r√©ception via UART ‚Üí affichage OLED
* Top-level int√©gr√© sur la carte Nexys A7

#### 6.2 √âtape 2 ‚Äì Transmission de l‚Äôimage entre trois PC (UART)

* R√¥le des 3 PC :

  * PC1 = √âmetteur
  * PC2 = Canal (relai + bruit)
  * PC3 = R√©cepteur
* Scripts Python pour g√©rer l‚ÄôUART :

  * Configuration ports s√©rie
  * Lecture/envoi/stockage
* Test de bout en bout avec affichage final

#### 6.3 √âtape 3 ‚Äì Transmission avec bruit, encodage et d√©codage

* **Ajout de l‚Äôencodeur VHDL dans l‚Äô√©metteur**
* **Canal** : bruit simul√© via script Python ou PC interm√©daire
* **D√©codage par Viterbi sur le FPGA du r√©cepteur**
* **Affichage final de l‚Äôimage d√©bruit√©e sur OLED**

---

### **7. R√¥le des scripts Python**

* Connexion UART entre les PC
* Envoi et r√©ception de l‚Äôimage en trames
* Ajout du bruit contr√¥l√© (SNR configurable)
* Utilis√©s pour la simulation du canal entre FPGA ou PC

---

### **8. R√©sultats et observations**

* Affichage r√©ussi avec et sans bruit
* R√©cup√©ration correcte de l‚Äôimage apr√®s d√©codage
* Comparaison visuelle entre image brute et image d√©bruit√©e
* Cas 1 bit vs 8 bits : observations (qualit√©, fiabilit√©)

---

### **9. Conclusion**

* Synth√®se du fonctionnement complet du d√©monstrateur
* Int√©gration hardware/software r√©ussie
* Perspectives : am√©lioration du d√©bit, autre type de codage, compression, etc.

---

IL faut ecrire la remarque  sur taux d'erreur binanire 
