/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Wed Feb 11 10:13:57 2015
 *                 Full Compile MD5 Checksum  f7f4bd55341805fcfe958ba5e47e65f4
 *                     (minus title and desc)
 *                 MD5 Checksum               95b679a9655597a92593cae55222c397
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15653
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_PCIE_0_MSI_INTR2_H__
#define BCHP_PCIE_0_MSI_INTR2_H__

/***************************************************************************
 *PCIE_0_MSI_INTR2 - PCI-E MSI L2 Interrupt Controller Registers
 ***************************************************************************/
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS         0x00474500 /* [RO] CPU interrupt Status Register */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET            0x00474504 /* [WO] CPU interrupt Set Register */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR          0x00474508 /* [WO] CPU interrupt Clear Register */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS    0x0047450c /* [RO] CPU interrupt Mask Status Register */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET       0x00474510 /* [WO] CPU interrupt Mask Set Register */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR     0x00474514 /* [WO] CPU interrupt Mask Clear Register */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS         0x00474518 /* [RO] PCI interrupt Status Register */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET            0x0047451c /* [WO] PCI interrupt Set Register */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR          0x00474520 /* [WO] PCI interrupt Clear Register */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS    0x00474524 /* [RO] PCI interrupt Mask Status Register */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET       0x00474528 /* [WO] PCI interrupt Mask Set Register */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR     0x0047452c /* [WO] PCI interrupt Mask Clear Register */

/***************************************************************************
 *CPU_STATUS - CPU interrupt Status Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR31_MASK           0x80000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR31_SHIFT          31
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR31_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR30_MASK           0x40000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR30_SHIFT          30
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR30_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR29_MASK           0x20000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR29_SHIFT          29
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR29_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR28_MASK           0x10000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR28_SHIFT          28
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR28_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR27_MASK           0x08000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR27_SHIFT          27
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR27_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR26_MASK           0x04000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR26_SHIFT          26
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR26_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR25_MASK           0x02000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR25_SHIFT          25
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR25_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR24_MASK           0x01000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR24_SHIFT          24
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR24_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR23_MASK           0x00800000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR23_SHIFT          23
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR23_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR22_MASK           0x00400000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR22_SHIFT          22
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR22_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR21_MASK           0x00200000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR21_SHIFT          21
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR21_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR20_MASK           0x00100000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR20_SHIFT          20
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR20_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR19_MASK           0x00080000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR19_SHIFT          19
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR19_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR18_MASK           0x00040000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR18_SHIFT          18
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR18_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR17_MASK           0x00020000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR17_SHIFT          17
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR17_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR16_MASK           0x00010000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR16_SHIFT          16
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR16_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR15_MASK           0x00008000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR15_SHIFT          15
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR15_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR14_MASK           0x00004000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR14_SHIFT          14
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR14_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR13_MASK           0x00002000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR13_SHIFT          13
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR13_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR12_MASK           0x00001000
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR12_SHIFT          12
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR12_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR11_MASK           0x00000800
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR11_SHIFT          11
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR11_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR10_MASK           0x00000400
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR10_SHIFT          10
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR10_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR09_MASK           0x00000200
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR09_SHIFT          9
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR09_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR08_MASK           0x00000100
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR08_SHIFT          8
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR08_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR07_MASK           0x00000080
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR07_SHIFT          7
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR07_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR06_MASK           0x00000040
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR06_SHIFT          6
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR06_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR05_MASK           0x00000020
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR05_SHIFT          5
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR05_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR04_MASK           0x00000010
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR04_SHIFT          4
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR04_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR03_MASK           0x00000008
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR03_SHIFT          3
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR03_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR02_MASK           0x00000004
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR02_SHIFT          2
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR02_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR01_MASK           0x00000002
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR01_SHIFT          1
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR01_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_STATUS :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR00_MASK           0x00000001
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR00_SHIFT          0
#define BCHP_PCIE_0_MSI_INTR2_CPU_STATUS_MSI_INTR00_DEFAULT        0x00000000

/***************************************************************************
 *CPU_SET - CPU interrupt Set Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR31_MASK              0x80000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR31_SHIFT             31
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR31_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR30_MASK              0x40000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR30_SHIFT             30
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR30_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR29_MASK              0x20000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR29_SHIFT             29
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR29_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR28_MASK              0x10000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR28_SHIFT             28
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR28_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR27_MASK              0x08000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR27_SHIFT             27
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR27_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR26_MASK              0x04000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR26_SHIFT             26
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR26_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR25_MASK              0x02000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR25_SHIFT             25
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR25_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR24_MASK              0x01000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR24_SHIFT             24
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR24_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR23_MASK              0x00800000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR23_SHIFT             23
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR23_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR22_MASK              0x00400000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR22_SHIFT             22
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR22_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR21_MASK              0x00200000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR21_SHIFT             21
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR21_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR20_MASK              0x00100000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR20_SHIFT             20
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR20_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR19_MASK              0x00080000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR19_SHIFT             19
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR19_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR18_MASK              0x00040000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR18_SHIFT             18
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR18_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR17_MASK              0x00020000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR17_SHIFT             17
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR17_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR16_MASK              0x00010000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR16_SHIFT             16
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR16_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR15_MASK              0x00008000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR15_SHIFT             15
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR15_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR14_MASK              0x00004000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR14_SHIFT             14
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR14_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR13_MASK              0x00002000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR13_SHIFT             13
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR13_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR12_MASK              0x00001000
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR12_SHIFT             12
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR12_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR11_MASK              0x00000800
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR11_SHIFT             11
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR11_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR10_MASK              0x00000400
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR10_SHIFT             10
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR10_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR09_MASK              0x00000200
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR09_SHIFT             9
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR09_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR08_MASK              0x00000100
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR08_SHIFT             8
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR08_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR07_MASK              0x00000080
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR07_SHIFT             7
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR07_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR06_MASK              0x00000040
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR06_SHIFT             6
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR06_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR05_MASK              0x00000020
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR05_SHIFT             5
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR05_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR04_MASK              0x00000010
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR04_SHIFT             4
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR04_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR03_MASK              0x00000008
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR03_SHIFT             3
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR03_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR02_MASK              0x00000004
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR02_SHIFT             2
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR02_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR01_MASK              0x00000002
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR01_SHIFT             1
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR01_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_SET :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR00_MASK              0x00000001
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR00_SHIFT             0
#define BCHP_PCIE_0_MSI_INTR2_CPU_SET_MSI_INTR00_DEFAULT           0x00000000

/***************************************************************************
 *CPU_CLEAR - CPU interrupt Clear Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR31_MASK            0x80000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR31_SHIFT           31
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR31_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR30_MASK            0x40000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR30_SHIFT           30
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR30_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR29_MASK            0x20000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR29_SHIFT           29
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR29_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR28_MASK            0x10000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR28_SHIFT           28
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR28_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR27_MASK            0x08000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR27_SHIFT           27
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR27_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR26_MASK            0x04000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR26_SHIFT           26
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR26_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR25_MASK            0x02000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR25_SHIFT           25
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR25_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR24_MASK            0x01000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR24_SHIFT           24
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR24_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR23_MASK            0x00800000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR23_SHIFT           23
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR23_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR22_MASK            0x00400000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR22_SHIFT           22
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR22_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR21_MASK            0x00200000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR21_SHIFT           21
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR21_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR20_MASK            0x00100000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR20_SHIFT           20
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR20_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR19_MASK            0x00080000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR19_SHIFT           19
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR19_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR18_MASK            0x00040000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR18_SHIFT           18
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR18_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR17_MASK            0x00020000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR17_SHIFT           17
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR17_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR16_MASK            0x00010000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR16_SHIFT           16
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR16_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR15_MASK            0x00008000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR15_SHIFT           15
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR15_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR14_MASK            0x00004000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR14_SHIFT           14
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR14_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR13_MASK            0x00002000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR13_SHIFT           13
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR13_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR12_MASK            0x00001000
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR12_SHIFT           12
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR12_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR11_MASK            0x00000800
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR11_SHIFT           11
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR11_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR10_MASK            0x00000400
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR10_SHIFT           10
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR10_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR09_MASK            0x00000200
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR09_SHIFT           9
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR09_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR08_MASK            0x00000100
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR08_SHIFT           8
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR08_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR07_MASK            0x00000080
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR07_SHIFT           7
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR07_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR06_MASK            0x00000040
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR06_SHIFT           6
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR06_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR05_MASK            0x00000020
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR05_SHIFT           5
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR05_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR04_MASK            0x00000010
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR04_SHIFT           4
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR04_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR03_MASK            0x00000008
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR03_SHIFT           3
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR03_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR02_MASK            0x00000004
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR02_SHIFT           2
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR02_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR01_MASK            0x00000002
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR01_SHIFT           1
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR01_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: CPU_CLEAR :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR00_MASK            0x00000001
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR00_SHIFT           0
#define BCHP_PCIE_0_MSI_INTR2_CPU_CLEAR_MSI_INTR00_DEFAULT         0x00000000

/***************************************************************************
 *CPU_MASK_STATUS - CPU interrupt Mask Status Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR31_MASK      0x80000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR31_SHIFT     31
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR31_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR30_MASK      0x40000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR30_SHIFT     30
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR30_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR29_MASK      0x20000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR29_SHIFT     29
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR29_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR28_MASK      0x10000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR28_SHIFT     28
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR28_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR27_MASK      0x08000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR27_SHIFT     27
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR27_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR26_MASK      0x04000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR26_SHIFT     26
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR26_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR25_MASK      0x02000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR25_SHIFT     25
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR25_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR24_MASK      0x01000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR24_SHIFT     24
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR24_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR23_MASK      0x00800000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR23_SHIFT     23
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR23_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR22_MASK      0x00400000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR22_SHIFT     22
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR22_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR21_MASK      0x00200000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR21_SHIFT     21
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR21_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR20_MASK      0x00100000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR20_SHIFT     20
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR20_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR19_MASK      0x00080000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR19_SHIFT     19
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR19_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR18_MASK      0x00040000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR18_SHIFT     18
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR18_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR17_MASK      0x00020000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR17_SHIFT     17
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR17_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR16_MASK      0x00010000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR16_SHIFT     16
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR16_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR15_MASK      0x00008000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR15_SHIFT     15
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR15_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR14_MASK      0x00004000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR14_SHIFT     14
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR14_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR13_MASK      0x00002000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR13_SHIFT     13
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR13_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR12_MASK      0x00001000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR12_SHIFT     12
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR12_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR11_MASK      0x00000800
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR11_SHIFT     11
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR11_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR10_MASK      0x00000400
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR10_SHIFT     10
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR10_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR09_MASK      0x00000200
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR09_SHIFT     9
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR09_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR08_MASK      0x00000100
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR08_SHIFT     8
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR08_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR07_MASK      0x00000080
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR07_SHIFT     7
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR07_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR06_MASK      0x00000040
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR06_SHIFT     6
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR06_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR05_MASK      0x00000020
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR05_SHIFT     5
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR05_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR04_MASK      0x00000010
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR04_SHIFT     4
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR04_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR03_MASK      0x00000008
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR03_SHIFT     3
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR03_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR02_MASK      0x00000004
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR02_SHIFT     2
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR02_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR01_MASK      0x00000002
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR01_SHIFT     1
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR01_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_STATUS :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR00_MASK      0x00000001
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR00_SHIFT     0
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_STATUS_MSI_INTR00_DEFAULT   0x00000001

/***************************************************************************
 *CPU_MASK_SET - CPU interrupt Mask Set Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR31_MASK         0x80000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR31_SHIFT        31
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR31_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR30_MASK         0x40000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR30_SHIFT        30
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR30_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR29_MASK         0x20000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR29_SHIFT        29
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR29_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR28_MASK         0x10000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR28_SHIFT        28
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR28_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR27_MASK         0x08000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR27_SHIFT        27
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR27_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR26_MASK         0x04000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR26_SHIFT        26
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR26_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR25_MASK         0x02000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR25_SHIFT        25
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR25_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR24_MASK         0x01000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR24_SHIFT        24
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR24_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR23_MASK         0x00800000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR23_SHIFT        23
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR23_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR22_MASK         0x00400000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR22_SHIFT        22
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR22_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR21_MASK         0x00200000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR21_SHIFT        21
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR21_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR20_MASK         0x00100000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR20_SHIFT        20
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR20_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR19_MASK         0x00080000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR19_SHIFT        19
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR19_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR18_MASK         0x00040000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR18_SHIFT        18
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR18_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR17_MASK         0x00020000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR17_SHIFT        17
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR17_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR16_MASK         0x00010000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR16_SHIFT        16
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR16_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR15_MASK         0x00008000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR15_SHIFT        15
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR15_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR14_MASK         0x00004000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR14_SHIFT        14
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR14_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR13_MASK         0x00002000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR13_SHIFT        13
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR13_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR12_MASK         0x00001000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR12_SHIFT        12
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR12_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR11_MASK         0x00000800
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR11_SHIFT        11
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR11_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR10_MASK         0x00000400
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR10_SHIFT        10
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR10_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR09_MASK         0x00000200
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR09_SHIFT        9
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR09_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR08_MASK         0x00000100
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR08_SHIFT        8
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR08_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR07_MASK         0x00000080
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR07_SHIFT        7
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR07_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR06_MASK         0x00000040
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR06_SHIFT        6
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR06_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR05_MASK         0x00000020
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR05_SHIFT        5
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR05_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR04_MASK         0x00000010
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR04_SHIFT        4
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR04_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR03_MASK         0x00000008
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR03_SHIFT        3
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR03_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR02_MASK         0x00000004
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR02_SHIFT        2
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR02_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR01_MASK         0x00000002
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR01_SHIFT        1
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR01_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_SET :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR00_MASK         0x00000001
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR00_SHIFT        0
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_SET_MSI_INTR00_DEFAULT      0x00000001

/***************************************************************************
 *CPU_MASK_CLEAR - CPU interrupt Mask Clear Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR31_MASK       0x80000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR31_SHIFT      31
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR31_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR30_MASK       0x40000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR30_SHIFT      30
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR30_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR29_MASK       0x20000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR29_SHIFT      29
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR29_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR28_MASK       0x10000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR28_SHIFT      28
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR28_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR27_MASK       0x08000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR27_SHIFT      27
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR27_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR26_MASK       0x04000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR26_SHIFT      26
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR26_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR25_MASK       0x02000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR25_SHIFT      25
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR25_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR24_MASK       0x01000000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR24_SHIFT      24
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR24_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR23_MASK       0x00800000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR23_SHIFT      23
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR23_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR22_MASK       0x00400000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR22_SHIFT      22
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR22_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR21_MASK       0x00200000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR21_SHIFT      21
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR21_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR20_MASK       0x00100000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR20_SHIFT      20
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR20_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR19_MASK       0x00080000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR19_SHIFT      19
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR19_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR18_MASK       0x00040000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR18_SHIFT      18
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR18_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR17_MASK       0x00020000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR17_SHIFT      17
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR17_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR16_MASK       0x00010000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR16_SHIFT      16
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR16_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR15_MASK       0x00008000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR15_SHIFT      15
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR15_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR14_MASK       0x00004000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR14_SHIFT      14
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR14_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR13_MASK       0x00002000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR13_SHIFT      13
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR13_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR12_MASK       0x00001000
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR12_SHIFT      12
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR12_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR11_MASK       0x00000800
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR11_SHIFT      11
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR11_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR10_MASK       0x00000400
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR10_SHIFT      10
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR10_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR09_MASK       0x00000200
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR09_SHIFT      9
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR09_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR08_MASK       0x00000100
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR08_SHIFT      8
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR08_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR07_MASK       0x00000080
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR07_SHIFT      7
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR07_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR06_MASK       0x00000040
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR06_SHIFT      6
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR06_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR05_MASK       0x00000020
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR05_SHIFT      5
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR05_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR04_MASK       0x00000010
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR04_SHIFT      4
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR04_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR03_MASK       0x00000008
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR03_SHIFT      3
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR03_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR02_MASK       0x00000004
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR02_SHIFT      2
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR02_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR01_MASK       0x00000002
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR01_SHIFT      1
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR01_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: CPU_MASK_CLEAR :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR00_MASK       0x00000001
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR00_SHIFT      0
#define BCHP_PCIE_0_MSI_INTR2_CPU_MASK_CLEAR_MSI_INTR00_DEFAULT    0x00000001

/***************************************************************************
 *PCI_STATUS - PCI interrupt Status Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR31_MASK           0x80000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR31_SHIFT          31
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR31_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR30_MASK           0x40000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR30_SHIFT          30
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR30_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR29_MASK           0x20000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR29_SHIFT          29
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR29_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR28_MASK           0x10000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR28_SHIFT          28
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR28_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR27_MASK           0x08000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR27_SHIFT          27
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR27_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR26_MASK           0x04000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR26_SHIFT          26
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR26_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR25_MASK           0x02000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR25_SHIFT          25
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR25_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR24_MASK           0x01000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR24_SHIFT          24
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR24_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR23_MASK           0x00800000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR23_SHIFT          23
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR23_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR22_MASK           0x00400000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR22_SHIFT          22
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR22_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR21_MASK           0x00200000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR21_SHIFT          21
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR21_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR20_MASK           0x00100000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR20_SHIFT          20
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR20_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR19_MASK           0x00080000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR19_SHIFT          19
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR19_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR18_MASK           0x00040000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR18_SHIFT          18
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR18_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR17_MASK           0x00020000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR17_SHIFT          17
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR17_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR16_MASK           0x00010000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR16_SHIFT          16
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR16_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR15_MASK           0x00008000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR15_SHIFT          15
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR15_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR14_MASK           0x00004000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR14_SHIFT          14
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR14_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR13_MASK           0x00002000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR13_SHIFT          13
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR13_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR12_MASK           0x00001000
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR12_SHIFT          12
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR12_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR11_MASK           0x00000800
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR11_SHIFT          11
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR11_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR10_MASK           0x00000400
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR10_SHIFT          10
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR10_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR09_MASK           0x00000200
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR09_SHIFT          9
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR09_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR08_MASK           0x00000100
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR08_SHIFT          8
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR08_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR07_MASK           0x00000080
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR07_SHIFT          7
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR07_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR06_MASK           0x00000040
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR06_SHIFT          6
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR06_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR05_MASK           0x00000020
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR05_SHIFT          5
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR05_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR04_MASK           0x00000010
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR04_SHIFT          4
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR04_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR03_MASK           0x00000008
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR03_SHIFT          3
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR03_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR02_MASK           0x00000004
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR02_SHIFT          2
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR02_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR01_MASK           0x00000002
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR01_SHIFT          1
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR01_DEFAULT        0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_STATUS :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR00_MASK           0x00000001
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR00_SHIFT          0
#define BCHP_PCIE_0_MSI_INTR2_PCI_STATUS_MSI_INTR00_DEFAULT        0x00000000

/***************************************************************************
 *PCI_SET - PCI interrupt Set Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR31_MASK              0x80000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR31_SHIFT             31
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR31_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR30_MASK              0x40000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR30_SHIFT             30
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR30_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR29_MASK              0x20000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR29_SHIFT             29
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR29_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR28_MASK              0x10000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR28_SHIFT             28
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR28_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR27_MASK              0x08000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR27_SHIFT             27
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR27_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR26_MASK              0x04000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR26_SHIFT             26
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR26_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR25_MASK              0x02000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR25_SHIFT             25
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR25_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR24_MASK              0x01000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR24_SHIFT             24
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR24_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR23_MASK              0x00800000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR23_SHIFT             23
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR23_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR22_MASK              0x00400000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR22_SHIFT             22
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR22_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR21_MASK              0x00200000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR21_SHIFT             21
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR21_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR20_MASK              0x00100000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR20_SHIFT             20
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR20_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR19_MASK              0x00080000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR19_SHIFT             19
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR19_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR18_MASK              0x00040000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR18_SHIFT             18
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR18_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR17_MASK              0x00020000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR17_SHIFT             17
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR17_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR16_MASK              0x00010000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR16_SHIFT             16
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR16_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR15_MASK              0x00008000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR15_SHIFT             15
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR15_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR14_MASK              0x00004000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR14_SHIFT             14
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR14_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR13_MASK              0x00002000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR13_SHIFT             13
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR13_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR12_MASK              0x00001000
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR12_SHIFT             12
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR12_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR11_MASK              0x00000800
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR11_SHIFT             11
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR11_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR10_MASK              0x00000400
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR10_SHIFT             10
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR10_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR09_MASK              0x00000200
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR09_SHIFT             9
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR09_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR08_MASK              0x00000100
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR08_SHIFT             8
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR08_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR07_MASK              0x00000080
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR07_SHIFT             7
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR07_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR06_MASK              0x00000040
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR06_SHIFT             6
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR06_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR05_MASK              0x00000020
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR05_SHIFT             5
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR05_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR04_MASK              0x00000010
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR04_SHIFT             4
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR04_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR03_MASK              0x00000008
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR03_SHIFT             3
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR03_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR02_MASK              0x00000004
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR02_SHIFT             2
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR02_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR01_MASK              0x00000002
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR01_SHIFT             1
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR01_DEFAULT           0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_SET :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR00_MASK              0x00000001
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR00_SHIFT             0
#define BCHP_PCIE_0_MSI_INTR2_PCI_SET_MSI_INTR00_DEFAULT           0x00000000

/***************************************************************************
 *PCI_CLEAR - PCI interrupt Clear Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR31_MASK            0x80000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR31_SHIFT           31
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR31_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR30_MASK            0x40000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR30_SHIFT           30
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR30_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR29_MASK            0x20000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR29_SHIFT           29
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR29_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR28_MASK            0x10000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR28_SHIFT           28
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR28_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR27_MASK            0x08000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR27_SHIFT           27
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR27_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR26_MASK            0x04000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR26_SHIFT           26
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR26_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR25_MASK            0x02000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR25_SHIFT           25
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR25_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR24_MASK            0x01000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR24_SHIFT           24
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR24_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR23_MASK            0x00800000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR23_SHIFT           23
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR23_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR22_MASK            0x00400000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR22_SHIFT           22
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR22_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR21_MASK            0x00200000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR21_SHIFT           21
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR21_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR20_MASK            0x00100000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR20_SHIFT           20
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR20_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR19_MASK            0x00080000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR19_SHIFT           19
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR19_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR18_MASK            0x00040000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR18_SHIFT           18
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR18_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR17_MASK            0x00020000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR17_SHIFT           17
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR17_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR16_MASK            0x00010000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR16_SHIFT           16
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR16_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR15_MASK            0x00008000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR15_SHIFT           15
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR15_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR14_MASK            0x00004000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR14_SHIFT           14
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR14_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR13_MASK            0x00002000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR13_SHIFT           13
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR13_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR12_MASK            0x00001000
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR12_SHIFT           12
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR12_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR11_MASK            0x00000800
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR11_SHIFT           11
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR11_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR10_MASK            0x00000400
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR10_SHIFT           10
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR10_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR09_MASK            0x00000200
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR09_SHIFT           9
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR09_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR08_MASK            0x00000100
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR08_SHIFT           8
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR08_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR07_MASK            0x00000080
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR07_SHIFT           7
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR07_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR06_MASK            0x00000040
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR06_SHIFT           6
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR06_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR05_MASK            0x00000020
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR05_SHIFT           5
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR05_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR04_MASK            0x00000010
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR04_SHIFT           4
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR04_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR03_MASK            0x00000008
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR03_SHIFT           3
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR03_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR02_MASK            0x00000004
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR02_SHIFT           2
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR02_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR01_MASK            0x00000002
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR01_SHIFT           1
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR01_DEFAULT         0x00000000

/* PCIE_0_MSI_INTR2 :: PCI_CLEAR :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR00_MASK            0x00000001
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR00_SHIFT           0
#define BCHP_PCIE_0_MSI_INTR2_PCI_CLEAR_MSI_INTR00_DEFAULT         0x00000000

/***************************************************************************
 *PCI_MASK_STATUS - PCI interrupt Mask Status Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR31_MASK      0x80000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR31_SHIFT     31
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR31_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR30_MASK      0x40000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR30_SHIFT     30
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR30_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR29_MASK      0x20000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR29_SHIFT     29
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR29_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR28_MASK      0x10000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR28_SHIFT     28
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR28_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR27_MASK      0x08000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR27_SHIFT     27
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR27_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR26_MASK      0x04000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR26_SHIFT     26
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR26_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR25_MASK      0x02000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR25_SHIFT     25
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR25_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR24_MASK      0x01000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR24_SHIFT     24
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR24_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR23_MASK      0x00800000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR23_SHIFT     23
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR23_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR22_MASK      0x00400000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR22_SHIFT     22
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR22_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR21_MASK      0x00200000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR21_SHIFT     21
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR21_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR20_MASK      0x00100000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR20_SHIFT     20
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR20_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR19_MASK      0x00080000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR19_SHIFT     19
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR19_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR18_MASK      0x00040000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR18_SHIFT     18
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR18_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR17_MASK      0x00020000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR17_SHIFT     17
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR17_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR16_MASK      0x00010000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR16_SHIFT     16
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR16_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR15_MASK      0x00008000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR15_SHIFT     15
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR15_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR14_MASK      0x00004000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR14_SHIFT     14
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR14_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR13_MASK      0x00002000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR13_SHIFT     13
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR13_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR12_MASK      0x00001000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR12_SHIFT     12
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR12_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR11_MASK      0x00000800
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR11_SHIFT     11
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR11_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR10_MASK      0x00000400
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR10_SHIFT     10
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR10_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR09_MASK      0x00000200
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR09_SHIFT     9
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR09_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR08_MASK      0x00000100
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR08_SHIFT     8
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR08_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR07_MASK      0x00000080
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR07_SHIFT     7
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR07_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR06_MASK      0x00000040
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR06_SHIFT     6
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR06_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR05_MASK      0x00000020
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR05_SHIFT     5
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR05_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR04_MASK      0x00000010
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR04_SHIFT     4
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR04_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR03_MASK      0x00000008
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR03_SHIFT     3
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR03_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR02_MASK      0x00000004
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR02_SHIFT     2
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR02_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR01_MASK      0x00000002
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR01_SHIFT     1
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR01_DEFAULT   0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_STATUS :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR00_MASK      0x00000001
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR00_SHIFT     0
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_STATUS_MSI_INTR00_DEFAULT   0x00000001

/***************************************************************************
 *PCI_MASK_SET - PCI interrupt Mask Set Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR31_MASK         0x80000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR31_SHIFT        31
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR31_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR30_MASK         0x40000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR30_SHIFT        30
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR30_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR29_MASK         0x20000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR29_SHIFT        29
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR29_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR28_MASK         0x10000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR28_SHIFT        28
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR28_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR27_MASK         0x08000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR27_SHIFT        27
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR27_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR26_MASK         0x04000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR26_SHIFT        26
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR26_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR25_MASK         0x02000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR25_SHIFT        25
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR25_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR24_MASK         0x01000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR24_SHIFT        24
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR24_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR23_MASK         0x00800000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR23_SHIFT        23
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR23_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR22_MASK         0x00400000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR22_SHIFT        22
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR22_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR21_MASK         0x00200000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR21_SHIFT        21
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR21_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR20_MASK         0x00100000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR20_SHIFT        20
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR20_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR19_MASK         0x00080000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR19_SHIFT        19
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR19_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR18_MASK         0x00040000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR18_SHIFT        18
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR18_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR17_MASK         0x00020000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR17_SHIFT        17
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR17_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR16_MASK         0x00010000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR16_SHIFT        16
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR16_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR15_MASK         0x00008000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR15_SHIFT        15
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR15_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR14_MASK         0x00004000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR14_SHIFT        14
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR14_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR13_MASK         0x00002000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR13_SHIFT        13
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR13_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR12_MASK         0x00001000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR12_SHIFT        12
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR12_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR11_MASK         0x00000800
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR11_SHIFT        11
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR11_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR10_MASK         0x00000400
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR10_SHIFT        10
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR10_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR09_MASK         0x00000200
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR09_SHIFT        9
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR09_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR08_MASK         0x00000100
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR08_SHIFT        8
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR08_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR07_MASK         0x00000080
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR07_SHIFT        7
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR07_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR06_MASK         0x00000040
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR06_SHIFT        6
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR06_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR05_MASK         0x00000020
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR05_SHIFT        5
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR05_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR04_MASK         0x00000010
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR04_SHIFT        4
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR04_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR03_MASK         0x00000008
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR03_SHIFT        3
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR03_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR02_MASK         0x00000004
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR02_SHIFT        2
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR02_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR01_MASK         0x00000002
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR01_SHIFT        1
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR01_DEFAULT      0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_SET :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR00_MASK         0x00000001
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR00_SHIFT        0
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_SET_MSI_INTR00_DEFAULT      0x00000001

/***************************************************************************
 *PCI_MASK_CLEAR - PCI interrupt Mask Clear Register
 ***************************************************************************/
/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR31 [31:31] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR31_MASK       0x80000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR31_SHIFT      31
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR31_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR30 [30:30] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR30_MASK       0x40000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR30_SHIFT      30
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR30_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR29 [29:29] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR29_MASK       0x20000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR29_SHIFT      29
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR29_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR28 [28:28] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR28_MASK       0x10000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR28_SHIFT      28
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR28_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR27 [27:27] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR27_MASK       0x08000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR27_SHIFT      27
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR27_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR26 [26:26] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR26_MASK       0x04000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR26_SHIFT      26
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR26_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR25 [25:25] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR25_MASK       0x02000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR25_SHIFT      25
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR25_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR24 [24:24] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR24_MASK       0x01000000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR24_SHIFT      24
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR24_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR23 [23:23] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR23_MASK       0x00800000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR23_SHIFT      23
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR23_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR22 [22:22] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR22_MASK       0x00400000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR22_SHIFT      22
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR22_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR21 [21:21] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR21_MASK       0x00200000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR21_SHIFT      21
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR21_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR20 [20:20] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR20_MASK       0x00100000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR20_SHIFT      20
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR20_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR19 [19:19] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR19_MASK       0x00080000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR19_SHIFT      19
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR19_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR18 [18:18] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR18_MASK       0x00040000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR18_SHIFT      18
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR18_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR17 [17:17] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR17_MASK       0x00020000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR17_SHIFT      17
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR17_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR16 [16:16] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR16_MASK       0x00010000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR16_SHIFT      16
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR16_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR15 [15:15] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR15_MASK       0x00008000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR15_SHIFT      15
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR15_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR14 [14:14] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR14_MASK       0x00004000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR14_SHIFT      14
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR14_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR13 [13:13] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR13_MASK       0x00002000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR13_SHIFT      13
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR13_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR12 [12:12] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR12_MASK       0x00001000
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR12_SHIFT      12
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR12_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR11 [11:11] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR11_MASK       0x00000800
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR11_SHIFT      11
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR11_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR10 [10:10] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR10_MASK       0x00000400
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR10_SHIFT      10
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR10_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR09 [09:09] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR09_MASK       0x00000200
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR09_SHIFT      9
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR09_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR08 [08:08] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR08_MASK       0x00000100
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR08_SHIFT      8
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR08_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR07 [07:07] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR07_MASK       0x00000080
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR07_SHIFT      7
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR07_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR06 [06:06] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR06_MASK       0x00000040
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR06_SHIFT      6
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR06_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR05 [05:05] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR05_MASK       0x00000020
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR05_SHIFT      5
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR05_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR04 [04:04] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR04_MASK       0x00000010
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR04_SHIFT      4
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR04_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR03 [03:03] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR03_MASK       0x00000008
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR03_SHIFT      3
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR03_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR02 [02:02] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR02_MASK       0x00000004
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR02_SHIFT      2
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR02_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR01 [01:01] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR01_MASK       0x00000002
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR01_SHIFT      1
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR01_DEFAULT    0x00000001

/* PCIE_0_MSI_INTR2 :: PCI_MASK_CLEAR :: MSI_INTR00 [00:00] */
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR00_MASK       0x00000001
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR00_SHIFT      0
#define BCHP_PCIE_0_MSI_INTR2_PCI_MASK_CLEAR_MSI_INTR00_DEFAULT    0x00000001

#endif /* #ifndef BCHP_PCIE_0_MSI_INTR2_H__ */

/* End of File */
