# 导图
多级cache---1级负责提高命中---缺失---2级处理

          ｜
          
           ---2级负责处理1级的缺失---若2级不包含所需数据----访存
           
高级技术---乱序处理器：缺失时仍能执行指令

       ｜
       
        ---模拟器：处理细节被屏蔽的情况
        
多级cache的一致性和连贯性---一致性：读操作返回什么数值---实现方案---监听协议、多核目录

                       ｜
                       
                        --连贯性：写入的数据什么时候被读操作返回
# 题目
                        
## 选择题

### 1（修改）
下列关于存储器的描述中，哪个是正确的（）
·A 对SRAM的读写是破坏性的
·B DRAM的运行速度比SRAM快
·C DRAM的发热量比SRAM少
·D SRAM送行列地址要分两次送
---
考点：第一章-1.4.4数据安全 存储器特点
答案：C DRAM的发热量比SRAM少
解析：A.对DRAM读写是破坏性的，SRAM不是 B.SRAM快一些 C.因为DRAM的逻辑元件比SRAM少，所以发热少 D.DRAM需分两次送，SRAM一次即可。

### 2
假设如下寄存器内容：
$t0 = 0xAAAAAAAA, $t1 = 0x12345678
对于以上的寄存器内容，执行下面的指令序列后$t2的值是多少？（）
sll $t2, $t0, 44
or $t2, $t2, $t1
·A.0xBABEFFE8
·B.0xBABBEEF8
·C.0xBABEFEF8
·D.0xBABEEEF8
 ---
 考点：第二章，MIPS汇编语言指令的具体含义及计算
 答案：C.0xBABEFEF8
 解析：
  sll $t2, $t0, 44-> $t2 = $t0<<10
 or $t2, $t2, $t1-> $t2 = $t2|$t1
 计算可得。

### 3
以下哪个是十进制数63.25采用IEEE754单精度格式的二进制表达？（）
·A.0 1000 0100 1111 1010 0000 0000 0000 0000
·B.1 1110 0100 0111 0110 0000 0000 0000 0000
·C.0 1001 0100 1111 1010 0000 0000 0000 0000
·D.1 1110 0110 0111 1010 0000 0000 0000 0000
 ---
 考点：第三章，IEEE754单精度浮点数表示
 答案：A.0 1000 0100 1111 1010 0000 0000 0000 0000
 解析：
 63.25 x 10^0 = 111111.01 x 2^0 = 1.1111101 x 2^5,符号位为0,exp为127+5=132
 所以可得0 1000 0100 1111 1010 0000 0000 0000 0000。

### 4
下面给出流水线中数据通路中不同阶段的延迟情况：
IF     ID    EX     MEM     WB
250ps 350ps 150ps  300ps  200ps
求问流水线处理器与非流水线处理器的时钟周期分别是多少？
·A.300ps, 1250ps
·B.350ps, 1150ps
·C.300ps, 1150ps
·D.350ps, 1250ps
 ---
 考点：第四章，流水线及非流水线周期的计算方法
 答案：D.350ps, 1250ps
 解析：流水线中的时钟周期是数据通路中时间最长的阶段的时间，而非流水线处理器的时钟周期是各阶段时间相加。

### 5

假定处理器基本CPI为1.0，所有访问在一级cache中均命中，时钟频率为4GHz。假设主存访问时间为85ns，其中包括缺失处理时间，设一级cache中每条指令缺失率为3%。如果增加一个二级cache，命中或者缺失访问

的时间都是5ns，已知改进后的处理器性能是没有二级cache性能的2.24倍，求二级cache访问主存的缺失率？

·A.0.6%

·B.0.8%

·C.1.0%

·D.1.2%

---

 考点：第五章，多级cache的性能计算
 
 答案：C.1.0%
 
 解析：主存的缺失代价为85ns/(0.25ns/时钟周期) = 340个周期，而只有一级cache的处理器的有效CPI是1.0+每条指令的存储器阻塞时钟周期 = 1.0+3% x 340 = 11.2。
 
 而二级cache的CPI应该是11.2/2.24=5.0.访问二级cache的缺失代价为5ns/(0.25ns/时钟周期) = 20个周期。
 
 设二级cache访问主存的缺失率为a，则总的CPI = 1 + 一级cache中每条指令的阻塞 + 二级cache中每条指令的阻塞 = 1 + 3% x20 + a x 340 = 5。解得a = 1.0%.

## 简答题
 考察范围：第三章
设机器数字长为8位（含一位符号位）,用补码运算规则计算以下题目：
1：a=9/64,b=-13/32,求a+b。
2：a=-87,b=53,求a-b。
 ---
 答案：
 1：
 a=0.001001 b=-0.01101,则 [a]补=0.0010010,[b]补=1.1001100
 [a+b]补=[a]补+[b]补=0.0010010+1.1001100=1.1.00110
 2:
 a=-101111 b=11101 ,则 [a]补=11010001,[b]补=00011101
 [-b]补=11100011
 [a-b]补=[a]补+[-b]补= 11010001+11100011=10110100 (进位丢弃)
