# TPS55288 方案设计笔记（DC-DC 段）

## 1. 系统需求与实现目标

- 输入范围：`12–24 VDC`（上电/掉电斜率受控；来自受限母线而非汽车级，允许常规 EMI 抑制与浪涌/尖峰吸收）。
- 输出范围与能力：`最高 20 V / 5 A（100 W）`；支持 USB-PD 固定电压 5/9/15/20 V，后续可评估 PPS 步进（20 mV）。
- 控制模式：初期以协议芯片（如 `SW2303`）通过 `FB` 实现调压；若具备 I2C/AVS/PPS 能力，优先与 TPS55288 I2C 联控（获得线缆压降补偿、限流与斜率可编程）。
- 效率/热目标：20 V 5 A 满载效率 ≥94%（自然风/轻风冷）；关键器件结温 <125 °C（环境 25–40 °C）。
- EMC：满足常规开关电源 EMI 要求；支持固定频率/展频/同步功能以避让干扰；开关频率初设 `400–800 kHz`，综合效率/体积/EMI 折衷。
- 保护：过压、限流、短路打嗝、过温；源端 PD 广告电流与硬件 OCP 一致；5 A 输出需 E-Marker 线缆。

### 1.1 资料索引

- 输入范围 2.7–36 V：`docs/datasheets/tps55288-datasheet.md:38`
- 集成 Buck 侧门极驱动（DR1H/DR1L 1 A 源 / 1.8 A 灌；Boost 模式 Buck 上管常导通）：`docs/datasheets/tps55288-datasheet.md:194`–`200`
- 电缆压降补偿（CDC 寄存器 / 外部）：`docs/datasheets/tps55288-datasheet.md:402`–`405`
- PPS 支持与步进：`docs/datasheets/tps55288-datasheet.md:671`, `923`
- 官方能力陈述（“12 V 输入可达 100 W”）：`docs/datasheets/tps55288-datasheet.md:708`

> 注：更多寄存器与环路补偿细节见上述 Markdown 摘要与原始 PDF。

## 2. 外置 MOSFET 设计要点与候选

### 2.1 关键工况与初算

以两端典型工况快速估算 Buck 两只外置 MOSFET 的应力与损耗：

- Boost 工况（12 V → 20 V / 5 A，η≈95%）：
  - 输入电流约 `IIN ≈ 20*5/(12*0.95) ≈ 8.8 A`。
  - Buck 侧：上管（DR1H）“常导通”，下管（DR1L）关断；因此 Buck 上管相当于串联通态电阻，损耗近似 `P ≈ IIN² · RDS(on)`。
- Buck 工况（24 V → 20 V / 5 A，η≈95%）：
  - 占空比 `D ≈ Vout/Vin ≈ 0.833`，电感电流近似 5 A。
  - 高边 / 低边均在开关，导通损耗：`PHS ≈ I²·RDS(on)·D`，`PLS ≈ I²·RDS(on)·(1-D)`；高边还承担主要开关损耗 `Psw ≈ 0.5·Vin·I·(tr+tf)·fs` 及 Coss/Qrr 相关损耗。

结论：100 W 场景下，Boost 工况对 Buck 高边 MOSFET 的导通电阻极为敏感；Buck 工况下，高边 MOS 兼顾导通与开关损耗，低边 MOS 更侧重体二极管 / Qrr 与 Coss 指标。

### 2.2 通用要求（高边 / 低边共性）

- 电压等级 `VDS`：输入上限 24 V，考虑尖峰 / 谐振和安规裕量，建议选 `40 V` 器件；若应用存在更高浪涌（如车规 24 V 母线），需评估 `60 V` 器件与 TVS/RC 吸收搭配。
- 栅极驱动与阈值：TPS55288 的 Buck 驱动为栅极约 5 V 级（VCC/BOOT1 供电，见 `docs/datasheets/tps55288-datasheet.md:200`），优选 `Logic-Level` 器件，`RDS(on)` 在 `VGS=4.5/5 V` 有明确指标；`VGS(max) ≥ ±20 V`。
- 热与封装：优先 `LFPAK / PowerPAK / TDSON-8 5×6` 等低寄生、低热阻封装；要求大铜皮、密集过孔导热与 Kelvin 源（若可用）以降低环流与 EMI。
- 开关频率与门极电荷：门极损耗近似 `Pgate ≈ Qg · Vdrive · fs`。以 `Qg=30 nC, Vdrive=5 V, fs=600 kHz` 估算，单管门极损耗约 `0.09 W`，两管合计约 `0.18 W`；`Qg` 过大将显著抬升驱动损耗与开关损耗。
- 布局：缩短 `VIN–HS–LS–PGND–输入电容` 高频环路（见 `docs/datasheets/tps55288-datasheet.md:42`–`46`），必要时加 2–10 Ω 栅电阻折中 dV/dt 与 EMI。

### 2.3 高边 MOSFET 要点（DR1H）

- Boost 工况下“常导通”，承受约 9 A 直流电流（12→20 V 满载）。
- Buck 工况下为主要开关器件（24→20 V），需兼顾导通、驱动与开关损耗。
- 选型侧重：
  - 低 `RDS(on)` 优先；为将导通损耗压至 ≲0.5 W，建议目标 `RDS(on)@4.5/5 V ≤ 5 mΩ`（9 A 场景导通损耗约 `0.41 W`；若 3 mΩ 则约 `0.24 W`）。
  - 控制 `Qg/Qgd`，在满足低电阻的前提下，选择较低 `Qg、Qgd` 的器件以降低 `Pgate` 与 `Psw`；过大的 `Qgd` 会拉长开关沿，从而提高 `0.5·Vin·I·(tr+tf)·fs` 项。
  - 低 `Coss`（尤其是高压段）有助于降低充放电损耗与谐振尖峰。
- 校核项：`SOA / 雪崩 / UIS` 能力以应对尖峰或异常短路瞬态；按 `Tj=100–125 °C` 的 `RDS(on)` 重新核算损耗与热平衡。

### 2.4 低边 MOSFET 要点（DR1L）

- Boost 工况长期关断（损耗主要为泄露与耦合微小损失），Buck 工况下与高边同步整流，占空约 `(1-D)`。
- 选型侧重：
  - 关注 `Qrr`、体二极管反向恢复速度与波形；低 `Qrr` 有助于抑制整流尖峰与 dv/dt 振铃。
  - 降低 `Coss`、`Crss` 以减轻开关交叉导通风险。
  - 在导通损耗与驱动损耗间折中：低电阻通常意味着更大 `Qg`，需结合驱动能力评估。
- 校核项：确认额定连续电流 / 脉冲电流与封装热阻满足满载热设计；必要时通过栅电阻或 RC snubber 优化波形。

### 2.5 候选器件指标对比

| 器件 | RDS(on)@10 V (typ/max) | RDS(on)@4.5 V (typ/max) | Qg typ (nC) | Qgs/Qgd (nC) | Ciss / Coss / Crss (pF) | Qrr / trr | R<sub>θJC</sub> (°C/W) | I<sub>D</sub> (25 °C) | 亮点 / 风险 |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| NCEP4090GU | 2.2 / 2.75 mΩ | 3.3 / 4.0 mΩ | 40 | 5.8 / 7.2 | 2300 / 740 / 38 | 21 nC / 14 ns | 1.47 | 90 A | 阻抗与门极电荷平衡，SOA / 热参数充裕 |
| NCEP40T13GU | 1.8 / 2.3 mΩ | 2.8 / 3.6 mΩ | 49 (max 70) | 9.4 / 5.0 | 3334 / 650 / 57 | 67 nC / 23 ns | 1.56 | 130 A | 阻抗最低但 Qg、Qrr 偏大，对驱动 / EMI 更苛刻 |
| NCEP4045GU | 6.0 / 6.6 mΩ | 8.5 / 10 mΩ | 17.6 | 3.5 / 3.1 | 831 / 318 / 24 | 19 nC / 11 ns | 4.5 | 45 A | 门极 / 恢复指标理想但 RDS(on) 偏高、热阻大 |

### 2.6 适配性分析与组合建议

**高边（DR1H）适配性**

- NCEP4090GU：Boost 12→20 V、I≈9 A 时导通损耗约 0.27–0.32 W，符合 5 mΩ 目标；门极损耗约 0.12 W，TPS55288 1 A / 1.8 A 驱动可控。
- NCEP40T13GU：导通损耗进一步下降至约 0.23–0.29 W，但门极损耗 0.15–0.21 W，需重点关注驱动温升与 EMI 调试。
- NCEP4045GU：导通损耗约 0.69–0.81 W，显著超出热预算，不宜作为高边。

**低边（DR1L）适配性**

- NCEP4090GU：Buck 24→20 V 时导通损耗约 0.05 W；`Qrr=21 nC`，综合表现稳健。
- NCEP40T13GU：导通损耗约 0.04 W，但 `Qrr=67 nC`，反向恢复尖峰与高频振铃压力大。
- NCEP4045GU：导通损耗约 0.035–0.04 W，且 `Qrr`、`Qg` 较低，有利于减轻 dv/dt 与驱动功耗；需确认其 45 A 电流额定与 4.5 °C/W 热阻是否满足热设计。

**组合与验证要点**

1. 基线方案：NCEP4090GU（高边）+ NCEP4045GU（低边）。若 NCEP4045GU 供货或热阻不足，则上下管均使用 NCEP4090GU。
2. 效率强化对照：高边替换为 NCEP40T13GU，对比导通损耗下降与驱动能耗、EMI 的取舍；低边仍以 NCEP4045GU 为主。
3. 频率初设 500–600 kHz，视驱动温升与波形调整 2–5 Ω 栅电阻，必要时补充 RC snubber。
4. 满载条件下记录高边、低边 MOS 结温（Boost & Buck 各 30 min），并观察 SW 节点 dv/dt / 整流反向恢复尖峰；确认 45 A 额定器件的浪涌、短时过流与线缆插拔可靠性。

> 若需与国际品牌 MOSFET 做效率或 EMI 对比，可在同封装范畴内引入 AOS / Infineon / Vishay 等器件作为 Benchmark，建立栅驱能耗与 Qrr 性能的量化对照。

## 3. 主电感设计准则与候选

> 数据来源：天猫 *Sntengwei* HPC 系列规格图（`O1CN01iyWSMM1upRUTFzsI4.jpg` 等，已保存为 `/tmp/hpc_specs12.png`、`/tmp/hpc_specs14.png`、`/tmp/hpc_specs6.png`）。测试条件均为 100 kHz / 1 V，25 °C 环境；Idc 为器件温升约 40 °C 时的连续电流，Isat 为电感量跌落约 30% 时的峰值电流。

| 系列（外形） | 型号 | L (µH) | DCR typ / max (mΩ) | Idc (A, ΔT≈40 °C) | Isat (A, ΔL≈30 %) | 备注 |
| --- | --- | --- | --- | --- | --- | --- |
| HPC1250（约 12.5 × 12.5 × 5.0 mm） | STWHPC1250-4R7MT | 4.7 | 10.5 / 12.5 | 13.0 | 20.0 | 厚度最低，DCR 和电流能力居中 |
| HPC1265（约 12.5 × 12.5 × 6.5 mm） | STWHPC1265-4R7MT | 4.7 | 6.9 / 10.0 | 12.0 | 21.0 | 同尺寸更高高度，DCR 显著降低 |
| HPC1770（约 17 × 17 × 7.0 mm） | STWHPC1770-4R7MT | 4.7 | 4.21 / 5.11 | 23.0 | 30.0 | 体积最大，电流余量最充足 |

- `HPC1265-4R7MT` 在 4.7 µH 候选中提供最低 DCR（典型 6.9 mΩ），可将 12→20 V Boost 工况下的铜损控制在约 0.53 W（以 8.8 A 平均电流估算），符合 100 W 应用的热预算。
- `HPC1250-4R7MT` 高度较低，适合对整机高度敏感的封装，代价是 DCR 增加约 50%。
- `HPC1770-4R7MT` 电流能力显著提升，可作为高余量、低温升方案，但占板面积大，成本也需评估。

> 样机验证建议：以 HPC1265-4R7MT 作为首选版本，HPC1250-4R7MT 做低高度对照，HPC1770-4R7MT 保留作高余量版本。重点测试 12 V/20 V@5 A Boost 工况下的结温与噪声表现，并确认电感温升与 TPS55288 驱动策略（PFM/FCCM）之间的交互。

## 4. ILIM 功能分析与配置建议

- **控制目标**：在 USB-PD 20 V/5 A 满载（12 V 输入升压）时，确保平均电感电流限制不提前触发，同时峰值留有电感 / 器件余量。该工况下平均电感电流约 8.8–9.2 A（假设效率 92–95%）。
- **数据手册公式**：TPS55288 的平均电感限流由 ILIM 电阻决定，关系式为
  $$I_{AVG\_LIMIT} = \frac{\min(1, 0.6 \times V_{OUT}) \times 330000}{R_{ILIM}}$$
  （参考 `docs/datasheets/tps55288-datasheet.md:1041`, `1044`）。
- **电阻取值**：在 5/9/15/20 V 档位均有 $0.6 \times V_{OUT} \ge 1$，因此选用 $R_{ILIM} = 31.6\text{ kΩ}$（E96、1%）可得到 $I_{AVG\_LIMIT} \approx 10.4\text{ A}$。该上限高于 20 V/5 A 升压工况的平均电感电流，使限流不会误触；同时低于 `HPC1250` 的 13 A 连续额定与 20 A 饱和电流，配合 4.7 µH / 400–800 kHz 的纹波计算，可保持峰值不超过约 12 A，确保磁性件与 MOSFET 的热 / 磁安全余量。
- **实施要点**：
  - 使用 1% 精度、额定温漂 ≤100 ppm/°C 的片阻，靠近 ILIM 与 AGND 就近布置，减小噪声耦合。
  - 若后续在 PPS 或低压档位（<1.67 V）工作，可按公式将 $\min(1,0.6V_{OUT})$ 替换为 $0.6 \times V_{OUT}$ 重新评估。
  - 样机调试时，通过 I²C 读取平均电感电流寄存器，确认硬件限流与软件 OCP 设置一致，并记录结温表现。

## 5. 输入 / 输出电容规划

> 估算基于默认开关频率 `f_SW = 600 kHz`（位于设计笔记建议的 400–800 kHz 中段）；若调试阶段调整 `f_SW`，按数据手册公式 (17) 对输出端最小等效电容进行成比例修正。`docs/datasheets/tps55288-datasheet.md:566`, `docs/datasheets/tps55288-datasheet.md:594`

### 5.1 输入端（VIN↔PGND）

- 高频陶瓷堆栈：2×22 µF/35 V X7R（1210）+ 1 µF + 0.1 µF X7R，贴近 `VIN–HS–LS–PGND` 环路压缩高 di/dt 面积；考虑 24 V 直流偏压后有效电容仍约 20 µF，符合手册 4.7–22 µF 的推荐范围与 “20 µF 起步” 指南。`docs/datasheets/tps55288-datasheet.md:42`–`46`, `docs/datasheets/tps55288-datasheet.md:566`, `docs/datasheets/tps55288-datasheet.md:820`
- 母线补偿：在输入连接器附近并联 100 µF/35 V 低 ESR 铝聚合物或电解电容，满足第 9 章所述的 bulk capacitance 要求并抑制远端母线扰动。`docs/datasheets/tps55288-datasheet.md:38`
- 纹波电流校核：Buck 场景（24 V→20 V@5 A）下利用式 (14) 估算 `I_CIN(RMS) ≈ 1.86 A`，选型时保证并联陶瓷的额定 RMS ≥2 A，必要时放大封装或增片延长寿命。`docs/datasheets/tps55288-datasheet.md:556`

### 5.2 输出端分区（检流电阻 ISP/ISN 两侧）

#### 5.2.1 转换器侧（TPS → 检流电阻上游）

- 目标：提供 Boost 高频环路低阻抗回路，同时避免脉动压降落在检流电阻上，确保 ISP/ISN 读取干净。
- 推荐：≥3×22 µF/25 V X7R + 1 µF + 0.1 µF X7R，全部紧贴 VOUT/PGND。直流偏压后有效电容约 30 µF，可承受 12→20 V@5 A 的 4.1 A RMS 电流（式 15）。`docs/datasheets/tps55288-datasheet.md:40`, `docs/datasheets/tps55288-datasheet.md:48`, `docs/datasheets/tps55288-datasheet.md:578`
- 布局要点：陶瓷正负极直接跨接 SW2→VOUT 铜皮与 PGND，必要时在 SW2 外沿布地过孔围栏抑制 dv/dt。

#### 5.2.2 负载侧（检流电阻下游 → 外部负载）

- 目标：吸收 USB-PD 阶跃能量并配合电缆压降补偿。
- 推荐：≥150 µF/25 V 低 ESR 聚合物 + 22 µF + 1 µF X7R。按式 (17) 在 1 % 纹波（0.2 V）下得到 `C_min ≈ 16.7 µF`；聚合物容量设置为 150–220 µF 可把突发压降控制在 <0.3 V，同时覆盖线缆压降补偿幅度。`docs/datasheets/tps55288-datasheet.md:594`
- Kelvin 连接：ISP/ISN 需分别以独立、紧邻的差分走线取样；大电流铜皮只允许从 Sense 电阻负载端引出，避免测量偏移。`docs/datasheets/tps55288-datasheet.md:48`, `docs/datasheets/tps55288-datasheet.md:602`

### 5.3 实施与验证要点

- 选用 X7R/X7S 等电介质时需查看直流偏压曲线；聚合物电容确认 100 kHz 阻抗与纹波额定。
- 输入、输出陶瓷尽量与 MOSFET/电感同层布置，PGND 面使用密集过孔回流并避免跨越模拟地。
- 样机验证：在 12 V→20 V/5 A（Boost）与 24 V→5 V/5 A（Buck）工况下测量输入/输出纹波、ISP/ISN 差分电压及限流触发；若调整 `f_SW`，按式 (17) 重新评估输出侧总等效电容后复测。

## 6. 关键器件选型清单

- `Buck` 高边 / 低边 MOSFET：默认采用 **NCEP4090GU**，满足低阻抗与适中门极电荷；若验证低边热阻允许，也可组合 **NCEP4045GU** 作为同步整流管以改善 dv/dt。
- `主电感`：首选 **Sumida HPC1250-4R7MT**（4.7 µH，DCR_typ ≈ 10.5 mΩ，连续电流 13 A，饱和 20 A）；高度受限时可对比 HPC1250，需额外温升验证时可引入 HPC1770 方案。
- `ILIM` 设置：使用 31.6 kΩ（E96、1%）贴片电阻，置于 ILIM 与 AGND 之间确保电流限幅目标。
- 输入电容网络：参见 5.1 节，按默认 `f_SW = 600 kHz` 堆叠 2×22 µF X7R + 1 µF + 0.1 µF，并配合 100 µF Bulk；按式 (14) 校核 `I_CIN(RMS)`。
- 输出电容网络：参见 5.2 节，转换器侧堆叠陶瓷、负载侧采用 ≥150 µF 聚合物 + 陶瓷，按式 (15)/(17) 校核并保持 Kelvin 走线。
- `验证重点`：沿用第 2 节建议，完成 Boost / Buck 满载结温与 SW 波形测试，并在 12→20 V/5 A、24→5 V/5 A 两端工况验证输入 / 输出纹波与 ISP/ISN 差分，确认与设计假设匹配后再冻结 BOM。
