20.1.2 시스템 자원 매핑
시스템 자원 매핑 의 DMA 포트 는 시스템 자원을 두개의 다른 DMA 포트에 매핑되는 방법을 보여준다
따라서 다른 어플리케이션에서 하나의 자원으로의 데이터 전송은 반드시 아래의 테이블에 따라서 PARx register 를 setup 해야한다
port  A 	L2 Flash
		L2 SRAM
		EMIF
port  B 	All peripherals, i.e. MibSPI registers, DCAN registers
		All peripheral memories, i.e. MibSPI RAM, DCAN RAM

예1) 주변장치 레지스터에 L2 Flash, L2 SRAM, EMIF 로 데이터전송 또는 주변장치 메모리, 
	각각의 PARx Registers 0x1 에 write

20.2 Module Operation
DMA 는 master 와 독립적으로 행동
각 채널은 FIFO중 하나의 데이터가 접속되는 동안 port A or B or both 에 읽고 쓰는 접속을 할떄 활용된다.
모든 DMA 메모리 그리고 레지스터 접근은 user mode 에서 수행된다. 
If the DMA writes to registers which are only accessible in privileged mode, the write will not be performed.
DMA 레지스터 그리고 local RAM는 privilege mode 에서만 접근할수 잏다. 
그러므로 DMA 스스로 리프로그램 할수없어

20.2.1 메모리 공간
DMA 컨트롤러는 data memory와 program memory 사이의 차이를 만들지 않아
DMA 컨트롤러는 4 Gbyte 물리적 주소 맵 내에 공간으로부터 전송할수 있다.
컨트롤 패시 스토어 





2.2.4 On-Chip SRAM

몇몇 SRAM Module 은 포함된 Module 의 기능을 지원하는 Device 상에서 구현된다.

Level 1 과 Level 2 SRAM 모두에서 read 는 CPU 내부에서 계산된 ECC 에 의해 보호된다.
다른 모든 Memory 로부터 read 는 실제 read 와 병렬로 평가된 ECC 혹은 구성 가능한
짝수 혹은 홀수 패리티 방식으로 패리티 중 하나에 의해 보호된다.

TMS570LC43x microcontrollers 는 안전에 매우 중요한 방향으로 어플리케이션을 선정하고,
안전에 중요한 기능들을 사용하기 전에 on-chip SRAM 모듈들에서 발견되는 어떤 오류도 치명적이다.
이 Microcontroller 는 오류에 대한 각각의 On-Chip SRAM Module 을 test 하는데 사용되는
PBIST(Programmable Built-In Self-Test) 메커니즘을 지원한다.
PBIST 는 파괴적인 Test 로서 일반적으로 Device Start-Up 에서 실행되며
검사된 SRAM Module 의 모든 내용은 test 동안 덮어써진다.

Microcontroller 는 또한 On-Chip SRAM Modules 의 HW 기반의 자동 초기화를 지원한다.
이 작업은 또한 각각의 SRAM Module 에 대해 구현된 read 보호 방식 - (ECC 혹은 패리티)을 고려한다.

TI 는 자동 초기화에 앞서 SRAM 모듈에서 실행될 PBIST 절차를 추천한다.
다음 섹션에서 이러한 두 가지 작업을 설명한다.





2.2.3.2 Flash 접근을 위한 ECC 보호

TMS570LC43x Microcontroller 는 SECDED(Single Error Correction Double Error Detection) Logic 에
전념함으로써 On-Chip Level 에서 Flash Memory 로의 모든 접근을 보호한다.

Porgram Memory - Flash Bank 0, 1, 그리고 7 에 대한 접근은
ARM Cortex-R5F CPU 내부에 구현된 SECDED Logic 에 의해 보호된다.

SECDED Logic 구현은 Flash Array 로부터 읽은 값을 Single Bit Error 를 보정하고
Multiple Bit Error 를 감지하기 위해 ECC(Error Correction Codes) 를 사용한다.
모든 64 비트 Data 를 위해 8 비트 ECC 가 존재한다.
Level 2 Flash Memory Contents 를 위한 ECC 는 nowECC 와 같은 외부 도구에 의해 계산될 필요가 있다.
ECC 는 실제 Application Code 와 함께 Flash Array 로 Program 될 수 있다.

Flash Array 를 위한 ECC 는 Flash 자체에 저장되며
Main Flash Bank 0 과 1 을 위한 0xF0400000 시작 영역에 맵핑되며,
EEPROM Emulation Flash Bank 7 을 위한 0xF0100000 시작 영역에 맵핑된다.

Note :

CPU 내부의 SECDED Logic 은 AXI-M 과 AXI-S 인터페이스를 영구적으로 사용할 수 있다.
