Fitter report for aquisition
Mon Jul 18 14:51:22 2016
Quartus II Version 10.1 Build 153 11/29/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Incremental Compilation Preservation Summary
  5. Incremental Compilation Partition Settings
  6. Incremental Compilation Placement Preservation
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Fitter Partition Statistics
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Mon Jul 18 14:51:22 2016     ;
; Quartus II Version                 ; 10.1 Build 153 11/29/2010 SJ Full Version ;
; Revision Name                      ; aquisition                                ;
; Top-level Entity Name              ; logic                                     ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C5T144C6                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 557 / 4,608 ( 12 % )                      ;
;     Total combinational functions  ; 526 / 4,608 ( 11 % )                      ;
;     Dedicated logic registers      ; 326 / 4,608 ( 7 % )                       ;
; Total registers                    ; 326                                       ;
; Total pins                         ; 41 / 89 ( 46 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 1,536 / 119,808 ( 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                            ;
; Total PLLs                         ; 0 / 2 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C6                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 925 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 925 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 922     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/PROJECTS/GIT_REPOSITORY/verilog/aquisition/altera_project/aquisition.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 557 / 4,608 ( 12 % )    ;
;     -- Combinational with no register       ; 231                     ;
;     -- Register only                        ; 31                      ;
;     -- Combinational with a register        ; 295                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 186                     ;
;     -- 3 input functions                    ; 170                     ;
;     -- <=2 input functions                  ; 170                     ;
;     -- Register only                        ; 31                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 408                     ;
;     -- arithmetic mode                      ; 118                     ;
;                                             ;                         ;
; Total registers*                            ; 326 / 4,851 ( 7 % )     ;
;     -- Dedicated logic registers            ; 326 / 4,608 ( 7 % )     ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 42 / 288 ( 15 % )       ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 41 / 89 ( 46 % )        ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )          ;
; Global signals                              ; 4                       ;
; M4Ks                                        ; 2 / 26 ( 8 % )          ;
; Total block memory bits                     ; 1,536 / 119,808 ( 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 119,808 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 4 / 8 ( 50 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3% / 4% / 3%            ;
; Peak interconnect usage (total/H/V)         ; 4% / 5% / 3%            ;
; Maximum fan-out node                        ; clk~clkctrl             ;
; Maximum fan-out                             ; 295                     ;
; Highest non-global fan-out signal           ; rst                     ;
; Highest non-global fan-out                  ; 274                     ;
; Total fan-out                               ; 2612                    ;
; Average fan-out                             ; 2.84                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 557 / 4608 ( 12 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 231                 ; 0                              ;
;     -- Register only                        ; 31                  ; 0                              ;
;     -- Combinational with a register        ; 295                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 186                 ; 0                              ;
;     -- 3 input functions                    ; 170                 ; 0                              ;
;     -- <=2 input functions                  ; 170                 ; 0                              ;
;     -- Register only                        ; 31                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 408                 ; 0                              ;
;     -- arithmetic mode                      ; 118                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 326                 ; 0                              ;
;     -- Dedicated logic registers            ; 326 / 4608 ( 7 % )  ; 0 / 4608 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 42 / 288 ( 14 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 41                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 1536                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M4K                                         ; 2 / 26 ( 7 % )      ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 4 / 10 ( 40 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2624                ; 0                              ;
;     -- Registered Connections               ; 1043                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 8                   ; 0                              ;
;     -- Output Ports                         ; 33                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; adc_busy     ; 75    ; 3        ; 28           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adc_miso     ; 7     ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk          ; 17    ; 1        ; 0            ; 6            ; 0           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dac_reg_mosi ; 144   ; 2        ; 1            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; enable       ; 64    ; 4        ; 21           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; fifo_rd_en   ; 96    ; 3        ; 28           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rdclk        ; 18    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst          ; 113   ; 2        ; 26           ; 14           ; 1           ; 274                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; adc_cnv           ; 137   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; adc_sck           ; 142   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; analog_mux_chn[0] ; 122   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; analog_mux_chn[1] ; 115   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; analog_mux_chn[2] ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; cs_dac_reg[0]     ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; cs_dac_reg[1]     ; 139   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dac_reg_sck       ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[0]  ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[10] ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[11] ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[12] ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[13] ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[14] ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[15] ; 28    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[16] ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[17] ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[18] ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[19] ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[1]  ; 26    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[20] ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[21] ; 86    ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[22] ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[23] ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[2]  ; 92    ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[3]  ; 112   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[4]  ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[5]  ; 47    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[6]  ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[7]  ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[8]  ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_data_out[9]  ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_empty        ; 44    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 19 ( 63 % ) ; 3.3V          ; --           ;
; 2        ; 19 / 23 ( 83 % ) ; 3.3V          ; --           ;
; 3        ; 7 / 23 ( 30 % )  ; 3.3V          ; --           ;
; 4        ; 6 / 24 ( 25 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; adc_miso                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 11         ; 1        ; fifo_data_out[16]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 9        ; 12         ; 1        ; fifo_data_out[18]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 21         ; 1        ; rdclk                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; fifo_data_out[20]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 26         ; 1        ; fifo_data_out[11]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 26       ; 27         ; 1        ; fifo_data_out[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 27       ; 28         ; 1        ; fifo_data_out[17]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 28       ; 32         ; 1        ; fifo_data_out[15]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; fifo_empty                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; fifo_data_out[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; fifo_data_out[6]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; fifo_data_out[23]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; cs_dac_reg[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 75         ; 4        ; enable                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; adc_busy                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; fifo_data_out[21]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; fifo_data_out[2]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 93       ; 110        ; 3        ; fifo_data_out[8]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; fifo_rd_en                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 113        ; 3        ; analog_mux_chn[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; fifo_data_out[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 113      ; 128        ; 2        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 129        ; 2        ; dac_reg_sck                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ; 130        ; 2        ; analog_mux_chn[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; fifo_data_out[10]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 137        ; 2        ; fifo_data_out[9]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 138        ; 2        ; fifo_data_out[12]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 139        ; 2        ; analog_mux_chn[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; fifo_data_out[13]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 145        ; 2        ; fifo_data_out[14]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; fifo_data_out[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; fifo_data_out[19]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 154        ; 2        ; fifo_data_out[7]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ; 155        ; 2        ; fifo_data_out[22]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; fifo_data_out[4]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 137      ; 164        ; 2        ; adc_cnv                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; cs_dac_reg[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; adc_sck                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; dac_reg_mosi                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                            ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+
; |logic                                       ; 557 (120)   ; 326 (45)                  ; 0 (0)         ; 1536        ; 2    ; 0            ; 0       ; 0         ; 41   ; 0            ; 231 (75)     ; 31 (1)            ; 295 (43)         ; |logic                                                                                                                         ;              ;
;    |adc_read:dev_adc_read|                   ; 343 (242)   ; 208 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (102)    ; 0 (0)             ; 208 (140)        ; |logic|adc_read:dev_adc_read                                                                                                   ;              ;
;       |spi_master:adc_spi_master|            ; 117 (117)   ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 84 (84)          ; |logic|adc_read:dev_adc_read|spi_master:adc_spi_master                                                                         ;              ;
;    |dc_fifo:dev_dc_fifo|                     ; 64 (0)      ; 56 (0)                    ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 30 (0)            ; 26 (0)           ; |logic|dc_fifo:dev_dc_fifo                                                                                                     ;              ;
;       |dcfifo:dcfifo_component|              ; 64 (0)      ; 56 (0)                    ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 30 (0)            ; 26 (0)           ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component                                                                             ;              ;
;          |dcfifo_caf1:auto_generated|        ; 64 (18)     ; 56 (13)                   ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 30 (12)           ; 26 (3)           ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated                                                  ;              ;
;             |a_graycounter_11c:wrptr_gp|     ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp                       ;              ;
;             |a_graycounter_d86:rdptr_g1p|    ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p                      ;              ;
;             |alt_synch_pipe_5u7:rs_dgwp|     ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 3 (0)            ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp                       ;              ;
;                |dffpipe_vu8:dffpipe16|       ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 3 (3)            ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16 ;              ;
;             |alt_synch_pipe_6u7:ws_dgrp|     ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 3 (0)            ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp                       ;              ;
;                |dffpipe_0v8:dffpipe19|       ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 3 (3)            ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19 ;              ;
;             |altsyncram_1nu:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram                          ;              ;
;             |cmpr_q16:rdempty_eq_comp|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|cmpr_q16:rdempty_eq_comp                         ;              ;
;             |cmpr_q16:wrfull_eq_comp|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|cmpr_q16:wrfull_eq_comp                          ;              ;
;             |dffpipe_c2e:rdaclr|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |logic|dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|dffpipe_c2e:rdaclr                               ;              ;
;    |sin_gen:dev_sin_gen|                     ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |logic|sin_gen:dev_sin_gen                                                                                                     ;              ;
;       |sine_rom:sine|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |logic|sin_gen:dev_sin_gen|sine_rom:sine                                                                                       ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |logic|sin_gen:dev_sin_gen|sine_rom:sine|altsyncram:altsyncram_component                                                       ;              ;
;             |altsyncram_oq71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |logic|sin_gen:dev_sin_gen|sine_rom:sine|altsyncram:altsyncram_component|altsyncram_oq71:auto_generated                        ;              ;
;    |spi_master:dac_reg_spi_master|           ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |logic|spi_master:dac_reg_spi_master                                                                                           ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; adc_cnv           ; Output   ; --            ; --            ; --                    ; --  ;
; analog_mux_chn[0] ; Output   ; --            ; --            ; --                    ; --  ;
; analog_mux_chn[1] ; Output   ; --            ; --            ; --                    ; --  ;
; analog_mux_chn[2] ; Output   ; --            ; --            ; --                    ; --  ;
; adc_sck           ; Output   ; --            ; --            ; --                    ; --  ;
; dac_reg_mosi      ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; dac_reg_sck       ; Output   ; --            ; --            ; --                    ; --  ;
; cs_dac_reg[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; cs_dac_reg[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_data_out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_empty        ; Output   ; --            ; --            ; --                    ; --  ;
; clk               ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; rst               ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; fifo_rd_en        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; rdclk             ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; adc_busy          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; enable            ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; adc_miso          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
+-------------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                          ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; dac_reg_mosi                                                                              ;                   ;         ;
; clk                                                                                       ;                   ;         ;
; rst                                                                                       ;                   ;         ;
;      - adc_read:dev_adc_read|cnv_q                                                        ; 1                 ; 6       ;
;      - analog_mux_chn_q[0]                                                                ; 1                 ; 6       ;
;      - analog_mux_chn_q[1]                                                                ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|sck_q[1]                           ; 1                 ; 6       ;
;      - spi_master:dac_reg_spi_master|sck_q[1]                                             ; 1                 ; 6       ;
;      - spi_master:dac_reg_spi_master|new_data_q                                           ; 1                 ; 6       ;
;      - mode_reg_q[2]                                                                      ; 1                 ; 6       ;
;      - mode_reg_q[1]                                                                      ; 1                 ; 6       ;
;      - mode_reg_q[0]                                                                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|sample_adc_r[0]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[0]                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[1]                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[2]                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[3]                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[4]                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[5]                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[6]                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[7]                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[8]                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[9]                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|measure_count_q[10]                                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[0]                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[1]                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[2]                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[3]                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[4]                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[5]                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|sck_q[0]                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_start_q                                                  ; 1                 ; 6       ;
;      - spi_master:dac_reg_spi_master|ctr_q[0]                                             ; 1                 ; 6       ;
;      - spi_master:dac_reg_spi_master|ctr_q[1]                                             ; 1                 ; 6       ;
;      - spi_master:dac_reg_spi_master|ctr_q[2]                                             ; 1                 ; 6       ;
;      - spi_master:dac_reg_spi_master|sck_q[0]                                             ; 1                 ; 6       ;
;      - dac_reg_start_q                                                                    ; 1                 ; 6       ;
;      - gen_enable_q                                                                       ; 1                 ; 6       ;
;      - adc_start_cycle_conv_q                                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|new_data_q                         ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[0]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[0]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[1]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[1]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[2]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[2]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[3]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[3]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[4]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[4]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[5]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[5]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[6]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[6]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[7]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[7]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[8]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[8]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[9]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[9]                                              ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[10]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[10]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[11]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[11]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[12]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[12]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[13]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[13]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[14]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[14]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[15]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[15]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[16]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[16]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_2_q[17]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[17]                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[10]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[6]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[10]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[6]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[11]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[7]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[11]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[7]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[12]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[8]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[12]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[8]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[13]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[9]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[13]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[9]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[14]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[14]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[15]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[15]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[16]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[16]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[17]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[17]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[18]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[18]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[19]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[19]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[20]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[20]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[21]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[21]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[22]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[22]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[23]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[23]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[24]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[24]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[25]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[25]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[26]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[26]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[27]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[27]                                    ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[5]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[4]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[3]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[2]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[1]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_2_q[0]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[5]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[4]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[3]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[2]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[1]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|result_integrator_1_q[0]                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q.START_READ_ADC_SAMPLE                                ; 1                 ; 6       ;
;      - state_q.MEASURE_MODE_SET_MULTIPLEXOR_2                                             ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q.WAIT_SPI                                             ; 1                 ; 6       ;
;      - state_q.MEASURE_MODE_WAIT_MEASURE_RESULT                                           ; 1                 ; 6       ;
;      - state_q.MEASURE_MODE_GENERATOR_OFF                                                 ; 1                 ; 6       ;
;      - state_q.MEASURE_MODE_WAIT_SPI                                                      ; 1                 ; 6       ;
;      - state_q.MEASURE_MODE_SET_DELAY_1                                                   ; 1                 ; 6       ;
;      - state_q.MEASURE_MODE_SET_DELAY_2                                                   ; 1                 ; 6       ;
;      - state_q.MEASURE_MODE_WAIT_MEASURE_RESULT_2                                         ; 1                 ; 6       ;
;      - state_q.MEASURE_MODE_START                                                         ; 1                 ; 6       ;
;      - state_q.MEASURE_MODE_DETERMINATE_DIAPASON                                          ; 1                 ; 6       ;
;      - sin_gen:dev_sin_gen|cnt[0]                                                         ; 1                 ; 6       ;
;      - sin_gen:dev_sin_gen|cnt[1]                                                         ; 1                 ; 6       ;
;      - sin_gen:dev_sin_gen|cnt[2]                                                         ; 1                 ; 6       ;
;      - sin_gen:dev_sin_gen|cnt[3]                                                         ; 1                 ; 6       ;
;      - sin_gen:dev_sin_gen|cnt[4]                                                         ; 1                 ; 6       ;
;      - sin_gen:dev_sin_gen|cnt[5]                                                         ; 1                 ; 6       ;
;      - sin_gen:dev_sin_gen|cnt[6]                                                         ; 1                 ; 6       ;
;      - sin_gen:dev_sin_gen|cnt[7]                                                         ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[23]~0                   ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|state_q~9                          ; 1                 ; 6       ;
;      - spi_master:dac_reg_spi_master|state_q~8                                            ; 1                 ; 6       ;
;      - spi_master:dac_reg_spi_master|state_q~10                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|sample_adc_r~0                                               ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q~22                                                   ; 1                 ; 6       ;
;      - state_q~33                                                                         ; 1                 ; 6       ;
;      - state_q~34                                                                         ; 1                 ; 6       ;
;      - spi_master:dac_reg_spi_master|state_q~12                                           ; 1                 ; 6       ;
;      - fifo_wr_en_q~0                                                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q~23                                                   ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q~24                                                   ; 1                 ; 6       ;
;      - gen_sample_clk                                                                     ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q~26                                                   ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_done_r~0                                                 ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_done_r~1                                                 ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|adc_busy_r~0                                                 ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|adc_busy_r~1                                                 ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|start_cycle_conv_r~0                                         ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|start_cycle_conv_r~1                                         ; 1                 ; 6       ;
;      - state_q~35                                                                         ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q~27                                                   ; 1                 ; 6       ;
;      - state_q~39                                                                         ; 1                 ; 6       ;
;      - state_q~43                                                                         ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q~28                                                   ; 1                 ; 6       ;
;      - state_q~44                                                                         ; 1                 ; 6       ;
;      - sin_gen:dev_sin_gen|sample_p~0                                                     ; 1                 ; 6       ;
;      - sample_clk_r~0                                                                     ; 1                 ; 6       ;
;      - state_q~45                                                                         ; 1                 ; 6       ;
;      - state_q~46                                                                         ; 1                 ; 6       ;
;      - state_q~47                                                                         ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|data_out_1_q[14]~0                                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q~29                                                   ; 1                 ; 6       ;
;      - state_q~51                                                                         ; 1                 ; 6       ;
;      - sin_gen:dev_sin_gen|cnt[0]~10                                                      ; 1                 ; 6       ;
;      - state_q~52                                                                         ; 1                 ; 6       ;
;      - state_q~53                                                                         ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q~30                                                   ; 1                 ; 6       ;
;      - state_q~55                                                                         ; 1                 ; 6       ;
;      - delay_counter_q~1                                                                  ; 1                 ; 6       ;
;      - delay_counter_q[1]~3                                                               ; 1                 ; 6       ;
;      - delay_counter_q~4                                                                  ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|state_q~31                                                   ; 1                 ; 6       ;
;      - clock_div_counter~0                                                                ; 1                 ; 6       ;
;      - clock_div_counter~1                                                                ; 1                 ; 6       ;
;      - clock_div_counter~2                                                                ; 1                 ; 6       ;
;      - clock_div_counter~3                                                                ; 1                 ; 6       ;
;      - clock_div_counter~4                                                                ; 1                 ; 6       ;
;      - clock_div_counter~5                                                                ; 1                 ; 6       ;
;      - clock_div_counter~6                                                                ; 1                 ; 6       ;
;      - state_q~57                                                                         ; 1                 ; 6       ;
;      - state_q~58                                                                         ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~1                       ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~2                       ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~3                       ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~4                       ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~5                       ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~6                       ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~7                       ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~8                       ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~9                       ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~10                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~11                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~12                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~13                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~14                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~15                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~16                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~17                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~18                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~19                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~20                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~21                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~22                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~23                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~24                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~25                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~26                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~27                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~28                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~29                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~30                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~31                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~32                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~33                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~34                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~35                      ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~36                      ; 1                 ; 6       ;
;      - state_q~59                                                                         ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~0                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[3]~1                        ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~3                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~4                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~5                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~6                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~7                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~8                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~9                           ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~10                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~11                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~12                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~13                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~14                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~15                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~16                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~17                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~18                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~19                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~20                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~21                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~22                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~23                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~24                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~25                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~26                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~27                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~28                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~29                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~30                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~31                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~32                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~33                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~34                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~35                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~36                          ; 1                 ; 6       ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~37                          ; 1                 ; 6       ;
; fifo_rd_en                                                                                ;                   ;         ;
;      - dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|valid_rdreq ; 0                 ; 6       ;
; rdclk                                                                                     ;                   ;         ;
; adc_busy                                                                                  ;                   ;         ;
;      - adc_read:dev_adc_read|adc_busy_r~1                                                 ; 1                 ; 6       ;
; enable                                                                                    ;                   ;         ;
;      - state_q~40                                                                         ; 0                 ; 6       ;
;      - state_q~54                                                                         ; 0                 ; 6       ;
; adc_miso                                                                                  ;                   ;         ;
;      - adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~19                          ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                 ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; WideOr26~0                                                                                           ; LCCOMB_X10_Y9_N4   ; 18      ; Latch enable                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; adc_read:dev_adc_read|data_out_1_q[14]~0                                                             ; LCCOMB_X14_Y7_N28  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[23]~0                                     ; LCCOMB_X14_Y10_N30 ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[3]~2                                          ; LCCOMB_X17_Y9_N6   ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                  ; PIN_17             ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                  ; PIN_17             ; 295     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0] ; LCFF_X19_Y8_N19    ; 10      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|rdcnt_addr_ena                ; LCCOMB_X19_Y8_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|valid_rdreq                   ; LCCOMB_X19_Y8_N26  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|valid_wrreq~0                 ; LCCOMB_X20_Y7_N2   ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; delay_counter_q[1]~3                                                                                 ; LCCOMB_X22_Y10_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gen_sample_clk                                                                                       ; LCFF_X22_Y9_N13    ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rdclk                                                                                                ; PIN_18             ; 30      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; rst                                                                                                  ; PIN_113            ; 274     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sin_gen:dev_sin_gen|cnt[0]~10                                                                        ; LCCOMB_X22_Y11_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_q.MEASURE_MODE_START_MEASURE                                                                   ; LCFF_X15_Y9_N9     ; 4       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                       ;
+----------------+------------------+---------+----------------------+------------------+---------------------------+
; Name           ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+------------------+---------+----------------------+------------------+---------------------------+
; WideOr26~0     ; LCCOMB_X10_Y9_N4 ; 18      ; Global Clock         ; GCLK7            ; --                        ;
; clk            ; PIN_17           ; 295     ; Global Clock         ; GCLK2            ; --                        ;
; gen_sample_clk ; LCFF_X22_Y9_N13  ; 1       ; Global Clock         ; GCLK4            ; --                        ;
; rdclk          ; PIN_18           ; 30      ; Global Clock         ; GCLK1            ; --                        ;
+----------------+------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; rst                                                                                                                                ; 274     ;
; adc_read:dev_adc_read|state_q.START_READ                                                                                           ; 70      ;
; adc_read:dev_adc_read|state_q.SUMM_RESULT                                                                                          ; 69      ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q.TRANSFER                                                                   ; 44      ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[23]~0                                                                   ; 39      ;
; adc_read_diapason                                                                                                                  ; 38      ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[3]~2                                                                        ; 36      ;
; adc_read:dev_adc_read|data_out_1_q[14]~0                                                                                           ; 36      ;
; state_q.MEASURE_MODE_SEND_TO_FIFO_2                                                                                                ; 21      ;
; state_q.MEASURE_MODE_SEND_TO_FIFO_4                                                                                                ; 20      ;
; ~GND                                                                                                                               ; 10      ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0]                               ; 10      ;
; adc_read:dev_adc_read|state_q.DONE                                                                                                 ; 9       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|valid_rdreq                                                 ; 9       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|valid_wrreq~0                                               ; 9       ;
; sin_gen:dev_sin_gen|cnt[0]~10                                                                                                      ; 8       ;
; state_q.MEASURE_MODE_END                                                                                                           ; 8       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[0]                    ; 8       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[2]                    ; 8       ;
; spi_master:dac_reg_spi_master|sck_q[1]                                                                                             ; 8       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|sck_q[1]                                                                           ; 8       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[2]                    ; 7       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[0]                    ; 7       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[1]                    ; 7       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[3]                    ; 7       ;
; spi_master:dac_reg_spi_master|state_q.TRANSFER                                                                                     ; 7       ;
; mode_reg_q[0]                                                                                                                      ; 7       ;
; mode_reg_q[1]                                                                                                                      ; 7       ;
; mode_reg_q[2]                                                                                                                      ; 7       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Selector7~0                                                                        ; 6       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~2                                                                             ; 6       ;
; Equal3~0                                                                                                                           ; 6       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[3]                    ; 6       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[1]                    ; 6       ;
; spi_master:dac_reg_spi_master|state_q.WAIT_HALF                                                                                    ; 6       ;
; spi_master:dac_reg_spi_master|sck_q[0]                                                                                             ; 6       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|sck_q[0]                                                                           ; 6       ;
; Equal0~1                                                                                                                           ; 5       ;
; state_q~37                                                                                                                         ; 5       ;
; state_q.IDLE                                                                                                                       ; 5       ;
; state_q.START_CYCLE                                                                                                                ; 5       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|rdcnt_addr_ena                                              ; 5       ;
; state_q.MEASURE_MODE_SET_MULTIPLEXOR                                                                                               ; 5       ;
; state_q.MEASURE_MODE_WAIT_MEASURE_RESULT_2                                                                                         ; 5       ;
; state_q.MEASURE_MODE_WAIT_MEASURE_RESULT                                                                                           ; 5       ;
; state_q.MEASURE_MODE_SET_MULTIPLEXOR_2                                                                                             ; 5       ;
; state_q~38                                                                                                                         ; 4       ;
; delay_counter_q[0]                                                                                                                 ; 4       ;
; sin_gen:dev_sin_gen|Equal0~1                                                                                                       ; 4       ;
; sin_gen:dev_sin_gen|Equal0~0                                                                                                       ; 4       ;
; gen_sample_clk                                                                                                                     ; 4       ;
; state_q.MEASURE_MODE_START_MEASURE                                                                                                 ; 4       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|parity11                         ; 4       ;
; adc_read:dev_adc_read|state_q~21                                                                                                   ; 4       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[5]                    ; 4       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[4]                    ; 4       ;
; spi_master:dac_reg_spi_master|state_q.IDLE                                                                                         ; 4       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q.IDLE                                                                       ; 4       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q~5                                                                          ; 4       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q.WAIT_HALF                                                                  ; 4       ;
; adc_read:dev_adc_read|state_q.WAIT_ADC_SAMPLE                                                                                      ; 4       ;
; spi_master:dac_reg_spi_master|sck                                                                                                  ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[23]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[23]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[22]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[22]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[21]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[21]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[20]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[20]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[19]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[19]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[18]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[18]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[17]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[17]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[16]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[16]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[15]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[15]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[14]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[14]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[13]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[13]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[12]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[12]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[11]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[11]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_1_q[10]                                                                                    ; 4       ;
; adc_read:dev_adc_read|result_integrator_2_q[10]                                                                                    ; 4       ;
; state_q.MEASURE_MODE_WAIT_SPI                                                                                                      ; 4       ;
; state_q.MEASURE_MODE_SET_DELAY_2                                                                                                   ; 4       ;
; state_q.MEASURE_MODE_SET_DELAY_1                                                                                                   ; 4       ;
; adc_read:dev_adc_read|state_q.WAIT_SPI                                                                                             ; 4       ;
; spi_master:dac_reg_spi_master|ctr_q[0]                                                                                             ; 4       ;
; adc_read:dev_adc_read|spi_start_q                                                                                                  ; 4       ;
; adc_read:dev_adc_read|state_q.START_READ_ADC_SAMPLE                                                                                ; 4       ;
; clk                                                                                                                                ; 3       ;
; state_q~60                                                                                                                         ; 3       ;
; state_q.MEASURE_MODE_START_MEASURE_2                                                                                               ; 3       ;
; state_q~40                                                                                                                         ; 3       ;
; delay_counter_q[1]                                                                                                                 ; 3       ;
; Equal5~0                                                                                                                           ; 3       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|_~2                             ; 3       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|_~1                             ; 3       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|_~0                              ; 3       ;
; sample_clk_r[0]                                                                                                                    ; 3       ;
; adc_read:dev_adc_read|state_q.START_READ_SPI                                                                                       ; 3       ;
; state_q.MEASURE_MODE_GENERATOR_ON                                                                                                  ; 3       ;
; adc_read:dev_adc_read|start_cycle_conv_r[0]                                                                                        ; 3       ;
; adc_read:dev_adc_read|spi_done_r[0]                                                                                                ; 3       ;
; adc_read:dev_adc_read|state_q.IDLE                                                                                                 ; 3       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[4]                    ; 3       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[5]                    ; 3       ;
; spi_master:dac_reg_spi_master|state_q~7                                                                                            ; 3       ;
; state_q.MEASURE_MODE_MULTIPLEXOR_OFF                                                                                               ; 3       ;
; adc_read:dev_adc_read|state_q~17                                                                                                   ; 3       ;
; Add0~12                                                                                                                            ; 3       ;
; Add0~10                                                                                                                            ; 3       ;
; Add0~8                                                                                                                             ; 3       ;
; Add0~6                                                                                                                             ; 3       ;
; Add0~4                                                                                                                             ; 3       ;
; Add0~2                                                                                                                             ; 3       ;
; Add0~0                                                                                                                             ; 3       ;
; adc_read:dev_adc_read|result_integrator_1_q[27]                                                                                    ; 3       ;
; adc_read:dev_adc_read|result_integrator_2_q[27]                                                                                    ; 3       ;
; adc_read:dev_adc_read|result_integrator_1_q[26]                                                                                    ; 3       ;
; adc_read:dev_adc_read|result_integrator_2_q[26]                                                                                    ; 3       ;
; adc_read:dev_adc_read|result_integrator_1_q[25]                                                                                    ; 3       ;
; adc_read:dev_adc_read|result_integrator_2_q[25]                                                                                    ; 3       ;
; adc_read:dev_adc_read|result_integrator_1_q[24]                                                                                    ; 3       ;
; adc_read:dev_adc_read|result_integrator_2_q[24]                                                                                    ; 3       ;
; adc_read:dev_adc_read|result_integrator_1_q[9]                                                                                     ; 3       ;
; adc_read:dev_adc_read|result_integrator_2_q[9]                                                                                     ; 3       ;
; adc_read:dev_adc_read|result_integrator_1_q[8]                                                                                     ; 3       ;
; adc_read:dev_adc_read|result_integrator_2_q[8]                                                                                     ; 3       ;
; adc_read:dev_adc_read|result_integrator_1_q[7]                                                                                     ; 3       ;
; adc_read:dev_adc_read|result_integrator_2_q[7]                                                                                     ; 3       ;
; adc_read:dev_adc_read|result_integrator_1_q[6]                                                                                     ; 3       ;
; adc_read:dev_adc_read|result_integrator_2_q[6]                                                                                     ; 3       ;
; spi_master:dac_reg_spi_master|new_data_q                                                                                           ; 3       ;
; sin_gen:dev_sin_gen|cnt[7]                                                                                                         ; 3       ;
; sin_gen:dev_sin_gen|cnt[6]                                                                                                         ; 3       ;
; sin_gen:dev_sin_gen|cnt[5]                                                                                                         ; 3       ;
; sin_gen:dev_sin_gen|cnt[4]                                                                                                         ; 3       ;
; sin_gen:dev_sin_gen|cnt[3]                                                                                                         ; 3       ;
; sin_gen:dev_sin_gen|cnt[2]                                                                                                         ; 3       ;
; sin_gen:dev_sin_gen|cnt[1]                                                                                                         ; 3       ;
; sin_gen:dev_sin_gen|cnt[0]                                                                                                         ; 3       ;
; gen_enable_q                                                                                                                       ; 3       ;
; adc_read:dev_adc_read|measure_count_q[9]                                                                                           ; 3       ;
; adc_read:dev_adc_read|measure_count_q[8]                                                                                           ; 3       ;
; adc_read:dev_adc_read|measure_count_q[7]                                                                                           ; 3       ;
; adc_read:dev_adc_read|measure_count_q[5]                                                                                           ; 3       ;
; adc_read:dev_adc_read|measure_count_q[4]                                                                                           ; 3       ;
; adc_read:dev_adc_read|measure_count_q[3]                                                                                           ; 3       ;
; adc_read:dev_adc_read|measure_count_q[2]                                                                                           ; 3       ;
; adc_read:dev_adc_read|measure_count_q[1]                                                                                           ; 3       ;
; adc_read:dev_adc_read|measure_count_q[0]                                                                                           ; 3       ;
; adc_read:dev_adc_read|measure_count_q[10]                                                                                          ; 3       ;
; adc_read:dev_adc_read|measure_count_q[6]                                                                                           ; 3       ;
; spi_master:dac_reg_spi_master|ctr_q[2]                                                                                             ; 3       ;
; spi_master:dac_reg_spi_master|ctr_q[1]                                                                                             ; 3       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[5]                                                                           ; 3       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[4]                                                                           ; 3       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[3]                                                                           ; 3       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[2]                                                                           ; 3       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[1]                                                                           ; 3       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|ctr_q[0]                                                                           ; 3       ;
; adc_read:dev_adc_read|sample_adc_r[0]                                                                                              ; 3       ;
; enable                                                                                                                             ; 2       ;
; fifo_data_in[17]                                                                                                                   ; 2       ;
; fifo_data_in[16]                                                                                                                   ; 2       ;
; fifo_data_in[15]                                                                                                                   ; 2       ;
; fifo_data_in[14]                                                                                                                   ; 2       ;
; fifo_data_in[13]                                                                                                                   ; 2       ;
; fifo_data_in[12]                                                                                                                   ; 2       ;
; fifo_data_in[11]                                                                                                                   ; 2       ;
; fifo_data_in[10]                                                                                                                   ; 2       ;
; fifo_data_in[9]                                                                                                                    ; 2       ;
; fifo_data_in[8]                                                                                                                    ; 2       ;
; fifo_data_in[7]                                                                                                                    ; 2       ;
; fifo_data_in[6]                                                                                                                    ; 2       ;
; fifo_data_in[5]                                                                                                                    ; 2       ;
; fifo_data_in[4]                                                                                                                    ; 2       ;
; fifo_data_in[3]                                                                                                                    ; 2       ;
; fifo_data_in[2]                                                                                                                    ; 2       ;
; fifo_data_in[1]                                                                                                                    ; 2       ;
; fifo_data_in[0]                                                                                                                    ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[17]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[16]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[34]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[15]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[33]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[14]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[32]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[13]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[31]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[12]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[30]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[11]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[29]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[7]                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[8]                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[9]                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[10]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[0]                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[1]                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[2]                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[3]                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[4]                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[5]                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[6]                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[25]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[26]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[27]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[28]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[18]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[19]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[20]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[21]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[22]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[23]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[24]                                                                         ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[0]                                                                      ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[18]                                                                     ; 2       ;
; delay_counter_q[1]~3                                                                                                               ; 2       ;
; delay_counter_q~0                                                                                                                  ; 2       ;
; state_q~50                                                                                                                         ; 2       ;
; adc_read:dev_adc_read|state_q.RESULT_OUT                                                                                           ; 2       ;
; state_q~42                                                                                                                         ; 2       ;
; state_q~41                                                                                                                         ; 2       ;
; Selector44~0                                                                                                                       ; 2       ;
; state_q~36                                                                                                                         ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|parity5                         ; 2       ;
; state_q.MEASURE_MODE_SEND_TO_FIFO_3                                                                                                ; 2       ;
; state_q.MEASURE_MODE_SEND_TO_FIFO_1                                                                                                ; 2       ;
; state_q.MEASURE_MODE_START_SET_DIAP_KEYS                                                                                           ; 2       ;
; adc_read:dev_adc_read|start_cycle_conv_r[1]                                                                                        ; 2       ;
; adc_read:dev_adc_read|state_q~20                                                                                                   ; 2       ;
; adc_read:dev_adc_read|state_q~19                                                                                                   ; 2       ;
; adc_read:dev_adc_read|adc_busy_r[0]                                                                                                ; 2       ;
; adc_read:dev_adc_read|state_q~18                                                                                                   ; 2       ;
; adc_read:dev_adc_read|spi_done_r[1]                                                                                                ; 2       ;
; adc_read:dev_adc_read|always1~3                                                                                                    ; 2       ;
; adc_read:dev_adc_read|state_q.TEST_FOR_END_CYCLE                                                                                   ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|ram_address_b[4]                                            ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|ram_address_a[4]                                            ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|p0addr                                                      ; 2       ;
; spi_master:dac_reg_spi_master|state_q~9                                                                                            ; 2       ;
; spi_master:dac_reg_spi_master|state_q~8                                                                                            ; 2       ;
; spi_master:dac_reg_spi_master|state_q~6                                                                                            ; 2       ;
; spi_master:dac_reg_spi_master|state_q~5                                                                                            ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q~8                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q~7                                                                          ; 2       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q~6                                                                          ; 2       ;
; adc_read:dev_adc_read|sample_adc_r[1]                                                                                              ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~2              ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|rdptr_g[1]                                                  ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|rdptr_g[0]                                                  ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~1              ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|rdptr_g[3]                                                  ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|rdptr_g[2]                                                  ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~0              ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|rdptr_g[5]                                                  ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|rdptr_g[4]                                                  ; 2       ;
; adc_read:dev_adc_read|result_integrator_1_q[0]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_1_q[1]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_1_q[2]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_1_q[3]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_1_q[4]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_1_q[5]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_2_q[0]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_2_q[1]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_2_q[2]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_2_q[3]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_2_q[4]                                                                                     ; 2       ;
; adc_read:dev_adc_read|result_integrator_2_q[5]                                                                                     ; 2       ;
; adc_start_cycle_conv_q                                                                                                             ; 2       ;
; state_q.MEASURE_MODE_GENERATOR_OFF                                                                                                 ; 2       ;
; dac_reg_start_q                                                                                                                    ; 2       ;
; analog_mux_chn_q[1]                                                                                                                ; 2       ;
; analog_mux_chn_q[0]                                                                                                                ; 2       ;
; adc_read:dev_adc_read|cnv_q                                                                                                        ; 2       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0]~feeder                        ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|p0addr~feeder                                               ; 1       ;
; adc_miso                                                                                                                           ; 1       ;
; adc_busy                                                                                                                           ; 1       ;
; fifo_rd_en                                                                                                                         ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~37                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~36                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~35                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~34                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~33                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~32                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~31                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~30                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~29                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~28                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~27                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~26                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~25                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~24                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~23                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~22                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~21                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~20                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~19                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~18                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~17                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~16                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~15                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~14                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~13                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~12                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~11                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~10                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~9                                                                           ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~8                                                                           ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~7                                                                           ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~6                                                                           ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~5                                                                           ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~4                                                                           ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~3                                                                           ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[3]~1                                                                        ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q~0                                                                           ; 1       ;
; state_q~59                                                                                                                         ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~36                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~35                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_q[35]                                                                         ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~34                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~33                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~32                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~31                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~30                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~29                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~28                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~27                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~26                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~25                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~24                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~23                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~22                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~21                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~20                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~19                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~83                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~82                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~81                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~80                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~79                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~78                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~18                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~17                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~16                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~15                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~14                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~13                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~12                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~11                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~10                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~9                                                                       ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~8                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~83                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~82                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~81                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~80                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~79                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~78                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~7                                                                       ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~6                                                                       ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~5                                                                       ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~4                                                                       ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~3                                                                       ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~2                                                                       ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q~1                                                                       ; 1       ;
; Selector32~0                                                                                                                       ; 1       ;
; state_q.MEASURE_MODE_DIAPASON                                                                                                      ; 1       ;
; state_q~58                                                                                                                         ; 1       ;
; state_q~57                                                                                                                         ; 1       ;
; state_q~56                                                                                                                         ; 1       ;
; clock_div_counter~6                                                                                                                ; 1       ;
; clock_div_counter~5                                                                                                                ; 1       ;
; clock_div_counter~4                                                                                                                ; 1       ;
; clock_div_counter~3                                                                                                                ; 1       ;
; clock_div_counter~2                                                                                                                ; 1       ;
; clock_div_counter~1                                                                                                                ; 1       ;
; clock_div_counter~0                                                                                                                ; 1       ;
; adc_read:dev_adc_read|Add3~77                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~77                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~74                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~74                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~71                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~71                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~68                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~68                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~65                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~65                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~62                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~62                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~59                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~59                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~56                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~56                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~53                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~53                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~50                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~50                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~47                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[17]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add4~47                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[35]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add3~44                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[16]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add4~44                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[34]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add3~41                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[15]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add4~41                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[33]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add3~38                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[14]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add4~38                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[32]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add3~35                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[13]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add3~32                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~35                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[31]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add4~32                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~31                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[12]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add3~28                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~31                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[30]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add4~28                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~27                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[11]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add3~24                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~27                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[29]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add4~24                                                                                                      ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|_~4                             ; 1       ;
; adc_read:dev_adc_read|Add3~23                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[7]                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[8]                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[9]                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[10]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add3~14                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[1]                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[2]                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[3]                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[4]                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[5]                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[6]                                                                      ; 1       ;
; adc_read:dev_adc_read|state_q~31                                                                                                   ; 1       ;
; adc_read:dev_adc_read|Add4~23                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[25]                                                                     ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[26]                                                                     ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[27]                                                                     ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[28]                                                                     ; 1       ;
; adc_read:dev_adc_read|Add4~14                                                                                                      ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[19]                                                                     ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[20]                                                                     ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[21]                                                                     ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[22]                                                                     ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[23]                                                                     ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|data_out_q[24]                                                                     ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|_~3                              ; 1       ;
; Selector12~0                                                                                                                       ; 1       ;
; delay_counter_q~4                                                                                                                  ; 1       ;
; delay_counter_q[1]~2                                                                                                               ; 1       ;
; delay_counter_q~1                                                                                                                  ; 1       ;
; Selector25~0                                                                                                                       ; 1       ;
; state_q~55                                                                                                                         ; 1       ;
; state_q.DONE                                                                                                                       ; 1       ;
; state_q~54                                                                                                                         ; 1       ;
; Selector14~0                                                                                                                       ; 1       ;
; Selector23~0                                                                                                                       ; 1       ;
; Selector17~0                                                                                                                       ; 1       ;
; adc_read:dev_adc_read|state_q~30                                                                                                   ; 1       ;
; state_q~53                                                                                                                         ; 1       ;
; state_q~52                                                                                                                         ; 1       ;
; Selector44~1                                                                                                                       ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q~12                                                                         ; 1       ;
; sin_gen:dev_sin_gen|always0~0                                                                                                      ; 1       ;
; gen_sample_clk~2                                                                                                                   ; 1       ;
; Equal0~0                                                                                                                           ; 1       ;
; gen_sample_clk~1                                                                                                                   ; 1       ;
; clock_div_counter[5]                                                                                                               ; 1       ;
; clock_div_counter[6]                                                                                                               ; 1       ;
; gen_sample_clk~0                                                                                                                   ; 1       ;
; clock_div_counter[0]                                                                                                               ; 1       ;
; clock_div_counter[1]                                                                                                               ; 1       ;
; clock_div_counter[2]                                                                                                               ; 1       ;
; clock_div_counter[3]                                                                                                               ; 1       ;
; clock_div_counter[4]                                                                                                               ; 1       ;
; state_q~51                                                                                                                         ; 1       ;
; state_q~49                                                                                                                         ; 1       ;
; state_q~48                                                                                                                         ; 1       ;
; adc_read:dev_adc_read|state_q~29                                                                                                   ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~18                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~17                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~17                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~16                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~16                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~15                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~15                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~14                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~14                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~13                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~13                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~12                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~12                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~11                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~11                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~10                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~10                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~9                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~9                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~8                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~8                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~7                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~7                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~6                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~6                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~5                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~5                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~4                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~4                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~3                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~3                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~2                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~2                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~1                                                                                               ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|_~3                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|sub_parity6a1                   ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|sub_parity6a0                   ; 1       ;
; adc_read:dev_adc_read|data_out_1_q~1                                                                                               ; 1       ;
; adc_read:dev_adc_read|data_out_2_q~0                                                                                               ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|_~2                              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|sub_parity12a1                   ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|sub_parity12a0                   ; 1       ;
; state_q~47                                                                                                                         ; 1       ;
; state_q~46                                                                                                                         ; 1       ;
; state_q~45                                                                                                                         ; 1       ;
; sample_clk_r~0                                                                                                                     ; 1       ;
; Selector8~0                                                                                                                        ; 1       ;
; sin_gen:dev_sin_gen|sample_p~0                                                                                                     ; 1       ;
; state_q~44                                                                                                                         ; 1       ;
; adc_read:dev_adc_read|state_q~28                                                                                                   ; 1       ;
; Selector28~1                                                                                                                       ; 1       ;
; Selector28~0                                                                                                                       ; 1       ;
; state_q~43                                                                                                                         ; 1       ;
; state_q~39                                                                                                                         ; 1       ;
; WideOr2~0                                                                                                                          ; 1       ;
; adc_read:dev_adc_read|state_q~27                                                                                                   ; 1       ;
; adc_read:dev_adc_read|state_q.STROBE_OUT                                                                                           ; 1       ;
; Selector19~0                                                                                                                       ; 1       ;
; Selector35~0                                                                                                                       ; 1       ;
; Selector34~1                                                                                                                       ; 1       ;
; Selector34~0                                                                                                                       ; 1       ;
; Selector33~1                                                                                                                       ; 1       ;
; Selector33~0                                                                                                                       ; 1       ;
; state_q~35                                                                                                                         ; 1       ;
; adc_read:dev_adc_read|start_cycle_conv_r~1                                                                                         ; 1       ;
; adc_read:dev_adc_read|start_cycle_conv_r~0                                                                                         ; 1       ;
; adc_read:dev_adc_read|adc_busy_r~1                                                                                                 ; 1       ;
; adc_read:dev_adc_read|adc_busy_r~0                                                                                                 ; 1       ;
; adc_read:dev_adc_read|spi_done_r~1                                                                                                 ; 1       ;
; adc_read:dev_adc_read|spi_done_r~0                                                                                                 ; 1       ;
; adc_read:dev_adc_read|state_q~26                                                                                                   ; 1       ;
; adc_read:dev_adc_read|state_q~25                                                                                                   ; 1       ;
; adc_read:dev_adc_read|Selector5~0                                                                                                  ; 1       ;
; adc_read:dev_adc_read|Add2~32                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~31                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~30                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~29                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~28                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~27                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~26                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~25                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~24                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~23                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~14                                                                                                      ; 1       ;
; adc_read:dev_adc_read|state_q~24                                                                                                   ; 1       ;
; adc_read:dev_adc_read|state_q~23                                                                                                   ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|delayed_wrptr_g[1]                                          ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|delayed_wrptr_g[0]                                          ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|delayed_wrptr_g[3]                                          ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|delayed_wrptr_g[2]                                          ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|delayed_wrptr_g[5]                                          ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|delayed_wrptr_g[4]                                          ; 1       ;
; Selector7~0                                                                                                                        ; 1       ;
; Selector36~0                                                                                                                       ; 1       ;
; Selector37~0                                                                                                                       ; 1       ;
; Selector38~0                                                                                                                       ; 1       ;
; Selector39~0                                                                                                                       ; 1       ;
; Selector45~0                                                                                                                       ; 1       ;
; Selector46~0                                                                                                                       ; 1       ;
; Selector47~0                                                                                                                       ; 1       ;
; Selector48~0                                                                                                                       ; 1       ;
; Selector49~0                                                                                                                       ; 1       ;
; Selector50~0                                                                                                                       ; 1       ;
; Selector51~0                                                                                                                       ; 1       ;
; Selector52~0                                                                                                                       ; 1       ;
; Selector53~0                                                                                                                       ; 1       ;
; Selector54~0                                                                                                                       ; 1       ;
; Selector55~0                                                                                                                       ; 1       ;
; Selector56~0                                                                                                                       ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[4]~4                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[5]~3                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[3]~2                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[2]~1                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[1]~0                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_d86:rdptr_g1p|_~0                             ; 1       ;
; Selector57~0                                                                                                                       ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[1] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[1]~5                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[0] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[0]~4                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[3] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[3]~3                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[2] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[2]~2                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|_~1                              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[4] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[5] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[5]~1                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[4]~0                  ; 1       ;
; fifo_wr_en_q~0                                                                                                                     ; 1       ;
; WideOr26~0                                                                                                                         ; 1       ;
; spi_master:dac_reg_spi_master|Selector2~1                                                                                          ; 1       ;
; spi_master:dac_reg_spi_master|Selector2~0                                                                                          ; 1       ;
; spi_master:dac_reg_spi_master|Selector4~1                                                                                          ; 1       ;
; spi_master:dac_reg_spi_master|Selector4~0                                                                                          ; 1       ;
; spi_master:dac_reg_spi_master|Selector3~1                                                                                          ; 1       ;
; spi_master:dac_reg_spi_master|Selector3~0                                                                                          ; 1       ;
; spi_master:dac_reg_spi_master|Add1~0                                                                                               ; 1       ;
; spi_master:dac_reg_spi_master|state_q~12                                                                                           ; 1       ;
; dac_reg_start_d~0                                                                                                                  ; 1       ;
; sample_clk_r[1]                                                                                                                    ; 1       ;
; spi_master:dac_reg_spi_master|state_q~11                                                                                           ; 1       ;
; spi_master:dac_reg_spi_master|Selector1~0                                                                                          ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Selector2~0                                                                        ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Selector3~0                                                                        ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Selector4~0                                                                        ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Selector5~0                                                                        ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Selector6~0                                                                        ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Selector7~1                                                                        ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Equal0~0                                                                           ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q~11                                                                         ; 1       ;
; adc_read:dev_adc_read|Selector11~0                                                                                                 ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q~10                                                                         ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Selector1~0                                                                        ; 1       ;
; state_q~34                                                                                                                         ; 1       ;
; state_q~33                                                                                                                         ; 1       ;
; Selector22~1                                                                                                                       ; 1       ;
; Selector22~0                                                                                                                       ; 1       ;
; adc_read:dev_adc_read|state_q~22                                                                                                   ; 1       ;
; adc_read:dev_adc_read|adc_busy_r[1]                                                                                                ; 1       ;
; adc_read:dev_adc_read|WideOr3~0                                                                                                    ; 1       ;
; adc_read:dev_adc_read|sample_adc_r~0                                                                                               ; 1       ;
; sin_gen:dev_sin_gen|WideOr0~0                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Selector2~1                                                                                                  ; 1       ;
; adc_read:dev_adc_read|always1~2                                                                                                    ; 1       ;
; adc_read:dev_adc_read|always1~1                                                                                                    ; 1       ;
; adc_read:dev_adc_read|always1~0                                                                                                    ; 1       ;
; adc_read:dev_adc_read|Selector2~0                                                                                                  ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[1] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[0] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[3] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[2] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[5] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[4] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|cmpr_q16:wrfull_eq_comp|aneb_result_wire[0]~2               ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[1] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[0] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|cmpr_q16:wrfull_eq_comp|aneb_result_wire[0]~1               ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[3] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[2] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|cmpr_q16:wrfull_eq_comp|aneb_result_wire[0]~0               ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[4] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[5] ; 1       ;
; fifo_wr_en_q                                                                                                                       ; 1       ;
; spi_master:dac_reg_spi_master|Selector0~0                                                                                          ; 1       ;
; spi_master:dac_reg_spi_master|state_q~10                                                                                           ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Selector0~0                                                                        ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|state_q~9                                                                          ; 1       ;
; Selector40~0                                                                                                                       ; 1       ;
; Selector41~0                                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Selector79~0                                                                                                 ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~3              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[1] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[0] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[3] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[2] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[5] ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[4] ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|sck                                                                                ; 1       ;
; adc_read:dev_adc_read|Add3~75                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~75                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~73                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~72                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~73                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~72                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~70                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~69                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~70                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~69                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~67                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~66                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~67                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~66                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~64                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~63                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~64                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~63                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~61                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~60                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~61                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~60                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~58                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~57                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~58                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~57                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~55                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~54                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~55                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~54                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~52                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~51                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~52                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~51                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~49                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~48                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~36                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~49                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~48                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~36                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~46                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~45                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~35                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~34                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~46                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~45                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~35                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~34                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~43                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~42                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~33                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~32                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~43                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~42                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~33                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~32                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~40                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~39                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~31                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~30                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~40                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~39                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~31                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~30                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~37                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~36                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~29                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~28                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~37                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~36                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~29                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~28                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~34                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~33                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~27                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~26                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~34                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~33                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~27                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~26                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~30                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~29                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~25                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~24                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~30                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~29                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~25                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~24                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~26                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~25                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~23                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~22                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~26                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~25                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~23                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~22                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~22                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~21                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~20                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~19                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~18                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~17                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~16                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~15                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~21                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~20                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~19                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~18                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~17                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~16                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~15                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~14                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~13                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~12                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~11                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~10                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add3~9                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add3~8                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add3~7                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add3~6                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add3~5                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add3~4                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add3~3                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add3~2                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add3~1                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add3~0                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add0~13                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~12                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~11                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~10                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add0~9                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add0~8                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add0~7                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add0~6                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add0~5                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add0~4                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add0~3                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add0~2                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add0~1                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~22                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~21                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~20                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~19                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~18                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~17                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~16                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~15                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~21                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~20                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~19                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~18                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~17                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~16                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~15                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~14                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~13                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~12                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~11                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~10                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add4~9                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~8                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~7                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~6                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~5                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~4                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~3                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~2                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~1                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add4~0                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add1~13                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~12                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~11                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~10                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add1~9                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add1~8                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add1~7                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add1~6                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add1~5                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add1~4                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add1~3                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add1~2                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add1~1                                                                                                       ; 1       ;
; state_q.MEASURE_MODE_DETERMINATE_DIAPASON                                                                                          ; 1       ;
; sin_gen:dev_sin_gen|cnt[7]~23                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[6]~22                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[6]~21                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[5]~20                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[5]~19                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[4]~18                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[4]~17                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[3]~16                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[3]~15                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[2]~14                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[2]~13                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[1]~12                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[1]~11                                                                                                      ; 1       ;
; sin_gen:dev_sin_gen|cnt[0]~9                                                                                                       ; 1       ;
; sin_gen:dev_sin_gen|cnt[0]~8                                                                                                       ; 1       ;
; Add0~11                                                                                                                            ; 1       ;
; Add0~9                                                                                                                             ; 1       ;
; Add0~7                                                                                                                             ; 1       ;
; Add0~5                                                                                                                             ; 1       ;
; Add0~3                                                                                                                             ; 1       ;
; Add0~1                                                                                                                             ; 1       ;
; state_q.MEASURE_MODE_START                                                                                                         ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|new_data_q                                                                         ; 1       ;
; adc_read:dev_adc_read|Add2~21                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~20                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~19                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~18                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~17                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~16                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~15                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~13                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~12                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~11                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~10                                                                                                      ; 1       ;
; adc_read:dev_adc_read|Add2~9                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add2~8                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add2~7                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add2~6                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add2~5                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add2~4                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add2~3                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add2~2                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add2~1                                                                                                       ; 1       ;
; adc_read:dev_adc_read|Add2~0                                                                                                       ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[17]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[17]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[16]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[16]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[15]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[15]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[14]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[14]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[13]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[13]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[12]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[12]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[11]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[11]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[10]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[10]                                                                                             ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[9]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[9]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[8]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[8]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[7]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[7]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[6]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[6]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[5]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[5]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[4]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[4]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[3]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[3]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[2]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[2]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[1]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[1]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_1_q[0]                                                                                              ; 1       ;
; adc_read:dev_adc_read|data_out_2_q[0]                                                                                              ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~11                                                                            ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~10                                                                            ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~9                                                                             ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~8                                                                             ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~7                                                                             ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~6                                                                             ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~5                                                                             ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~4                                                                             ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~3                                                                             ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~1                                                                             ; 1       ;
; adc_read:dev_adc_read|spi_master:adc_spi_master|Add1~0                                                                             ; 1       ;
; sin_gen:dev_sin_gen|sine_rom:sine|altsyncram:altsyncram_component|altsyncram_oq71:auto_generated|q_a[1]                            ; 1       ;
; sin_gen:dev_sin_gen|sine_rom:sine|altsyncram:altsyncram_component|altsyncram_oq71:auto_generated|q_a[2]                            ; 1       ;
; sin_gen:dev_sin_gen|sine_rom:sine|altsyncram:altsyncram_component|altsyncram_oq71:auto_generated|q_a[0]                            ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[9]                              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[10]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[11]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[12]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[13]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[14]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[15]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[16]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[17]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[18]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[19]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[20]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[21]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[22]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[23]                             ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[1]                              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[2]                              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[3]                              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[4]                              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[5]                              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[6]                              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[7]                              ; 1       ;
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|q_b[8]                              ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+-------------+
; Name                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                 ; Location    ;
+-------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+-------------+
; dc_fifo:dev_dc_fifo|dcfifo:dcfifo_component|dcfifo_caf1:auto_generated|altsyncram_1nu:fifo_ram|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 24           ; 32           ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 768  ; 32                          ; 24                          ; 32                          ; 24                          ; 768                 ; 1    ; None                ; M4K_X11_Y7  ;
; sin_gen:dev_sin_gen|sine_rom:sine|altsyncram:altsyncram_component|altsyncram_oq71:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 3                           ; --                          ; --                          ; 768                 ; 1    ; ../modules/sine.mif ; M4K_X23_Y11 ;
+-------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 650 / 15,666 ( 4 % )   ;
; C16 interconnects          ; 2 / 812 ( < 1 % )      ;
; C4 interconnects           ; 360 / 11,424 ( 3 % )   ;
; Direct links               ; 106 / 15,666 ( < 1 % ) ;
; Global clocks              ; 4 / 8 ( 50 % )         ;
; Local interconnects        ; 293 / 4,608 ( 6 % )    ;
; R24 interconnects          ; 16 / 652 ( 2 % )       ;
; R4 interconnects           ; 565 / 13,328 ( 4 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.26) ; Number of LABs  (Total = 42) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.67) ; Number of LABs  (Total = 42) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 37                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 15                           ;
; 2 Clock enables                    ; 4                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.64) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 5                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 4                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 4                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 4                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.31) ; Number of LABs  (Total = 42) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 0                            ;
; 5                                               ; 2                            ;
; 6                                               ; 4                            ;
; 7                                               ; 2                            ;
; 8                                               ; 3                            ;
; 9                                               ; 1                            ;
; 10                                              ; 7                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 6                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.29) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 3                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 4                            ;
; 12                                           ; 0                            ;
; 13                                           ; 5                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 5                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 153 11/29/2010 SJ Full Version
    Info: Processing started: Mon Jul 18 14:51:13 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off aquisition -c aquisition
Info: Only one processor detected - disabling parallel compilation
Info: Selected device EP2C5T144C6 for design "aquisition"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C8T144C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS41p/nCEO~ is reserved at location 76
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 41 pins of 41 total pins
    Info: Pin adc_cnv not assigned to an exact location on the device
    Info: Pin analog_mux_chn[0] not assigned to an exact location on the device
    Info: Pin analog_mux_chn[1] not assigned to an exact location on the device
    Info: Pin analog_mux_chn[2] not assigned to an exact location on the device
    Info: Pin adc_sck not assigned to an exact location on the device
    Info: Pin dac_reg_mosi not assigned to an exact location on the device
    Info: Pin dac_reg_sck not assigned to an exact location on the device
    Info: Pin cs_dac_reg[0] not assigned to an exact location on the device
    Info: Pin cs_dac_reg[1] not assigned to an exact location on the device
    Info: Pin fifo_data_out[0] not assigned to an exact location on the device
    Info: Pin fifo_data_out[1] not assigned to an exact location on the device
    Info: Pin fifo_data_out[2] not assigned to an exact location on the device
    Info: Pin fifo_data_out[3] not assigned to an exact location on the device
    Info: Pin fifo_data_out[4] not assigned to an exact location on the device
    Info: Pin fifo_data_out[5] not assigned to an exact location on the device
    Info: Pin fifo_data_out[6] not assigned to an exact location on the device
    Info: Pin fifo_data_out[7] not assigned to an exact location on the device
    Info: Pin fifo_data_out[8] not assigned to an exact location on the device
    Info: Pin fifo_data_out[9] not assigned to an exact location on the device
    Info: Pin fifo_data_out[10] not assigned to an exact location on the device
    Info: Pin fifo_data_out[11] not assigned to an exact location on the device
    Info: Pin fifo_data_out[12] not assigned to an exact location on the device
    Info: Pin fifo_data_out[13] not assigned to an exact location on the device
    Info: Pin fifo_data_out[14] not assigned to an exact location on the device
    Info: Pin fifo_data_out[15] not assigned to an exact location on the device
    Info: Pin fifo_data_out[16] not assigned to an exact location on the device
    Info: Pin fifo_data_out[17] not assigned to an exact location on the device
    Info: Pin fifo_data_out[18] not assigned to an exact location on the device
    Info: Pin fifo_data_out[19] not assigned to an exact location on the device
    Info: Pin fifo_data_out[20] not assigned to an exact location on the device
    Info: Pin fifo_data_out[21] not assigned to an exact location on the device
    Info: Pin fifo_data_out[22] not assigned to an exact location on the device
    Info: Pin fifo_data_out[23] not assigned to an exact location on the device
    Info: Pin fifo_empty not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin rst not assigned to an exact location on the device
    Info: Pin fifo_rd_en not assigned to an exact location on the device
    Info: Pin rdclk not assigned to an exact location on the device
    Info: Pin adc_busy not assigned to an exact location on the device
    Info: Pin enable not assigned to an exact location on the device
    Info: Pin adc_miso not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "adc_read_diapason|combout" is a latch
    Warning: Node "fifo_data_in[0]|combout" is a latch
    Warning: Node "fifo_data_in[1]|combout" is a latch
    Warning: Node "fifo_data_in[2]|combout" is a latch
    Warning: Node "fifo_data_in[3]|combout" is a latch
    Warning: Node "fifo_data_in[4]|combout" is a latch
    Warning: Node "fifo_data_in[5]|combout" is a latch
    Warning: Node "fifo_data_in[6]|combout" is a latch
    Warning: Node "fifo_data_in[7]|combout" is a latch
    Warning: Node "fifo_data_in[8]|combout" is a latch
    Warning: Node "fifo_data_in[9]|combout" is a latch
    Warning: Node "fifo_data_in[10]|combout" is a latch
    Warning: Node "fifo_data_in[11]|combout" is a latch
    Warning: Node "fifo_data_in[12]|combout" is a latch
    Warning: Node "fifo_data_in[13]|combout" is a latch
    Warning: Node "fifo_data_in[14]|combout" is a latch
    Warning: Node "fifo_data_in[15]|combout" is a latch
    Warning: Node "fifo_data_in[16]|combout" is a latch
    Warning: Node "fifo_data_in[17]|combout" is a latch
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_caf1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a* 
Info: Reading SDC File: 'aquisition.sdc'
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node state_q.MEASURE_MODE_SEND_TO_FIFO_2
        Info: Destination node state_q.MEASURE_MODE_SEND_TO_FIFO_4
        Info: Destination node state_q.MEASURE_MODE_SEND_TO_FIFO_3
Info: Automatically promoted node rdclk (placed in PIN 18 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node WideOr26~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node fifo_wr_en_q~0
Info: Automatically promoted node gen_sample_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sin_gen:dev_sin_gen|sample_p~0
        Info: Destination node gen_sample_clk~2
        Info: Destination node sin_gen:dev_sin_gen|always0~0
        Info: Destination node sin_gen:dev_sin_gen|cnt[0]~10
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 39 (unused VREF, 3.3V VCCIO, 6 input, 33 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  15 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  22 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 3% of the available device resources
    Info: Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 33 output pins without output pin load capacitance assignment
    Info: Pin "adc_cnv" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "analog_mux_chn[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "analog_mux_chn[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "analog_mux_chn[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "adc_sck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_reg_sck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cs_dac_reg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "cs_dac_reg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_data_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_empty" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/PROJECTS/GIT_REPOSITORY/verilog/aquisition/altera_project/aquisition.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 255 megabytes
    Info: Processing ended: Mon Jul 18 14:51:22 2016
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/PROJECTS/GIT_REPOSITORY/verilog/aquisition/altera_project/aquisition.fit.smsg.


