# 实验五 译码器

## 实验任务

1. 使用 Logisim 绘制译码器。
2. 使用 Vivado 对电路生成的 Verilog 代码进行仿真。
3. 使用 Vivado 综合并上板验证。

## 实验背景

### 二进制译码器

**译码器**是一种负责将二进制输入转换为特定输出的组合逻辑电路，本次实验中讨论的主要是**二进制译码器**，它将每一个二进制输入与一个输出线对应，即每一种输入仅一条输出线为有效电平，其他输出线均为无效电平。

<img src="../pic/decoder_n.png">

二进制译码器在数字系统中有很多应用场景，比如用于行列扫描或寻址（地址译码、键盘扫描）或组成复杂的控制逻辑。

### 低电平有效/高电平有效

**低电平有效**(Low-Level Active)，或称低电平触发，指的是在数字电路中，逻辑门或触发器的输入或控制信号在低电平（较低的电压值）时被视为有效或触发动作。高电平有效则与之相对。

在进行设计时，两者都是可行的选项。

### 74LS138 芯片

**74LS138** 芯片是一种 3-8 译码器芯片，用于将 3 位二进制地址输入信号转换为 8 个输出信号之一。