3) Based on 90nm CMOS technology provided by the Chip 
Implementation Center (CIC), develop a low-voltage 
UniRISC IP. 
4) Develop new design methodology and new circuit 
design technologies for PVT tolerant DC-to-DC Level 
Converter (LC). 
 
英文關鍵詞： Low Power, Low Voltage, microprocessor, level 
converter 
 
 2
研究計畫中英文摘要 
(一)計畫中文摘要  (關鍵詞：低功率、低電壓、微處理器、電壓準位轉換器) 
本子計畫為國立中正大學晶片系統研究中心所提出的總計劃「互動式智慧型健康照護與晶片系統」
中的子計畫四「低功率與低電壓奈米數位電路設計」。總計畫所規劃的設計包含三個不同的處理系
統；當中 BIN將以晶片系統方式實現。本子計畫負責研發總計劃中 BIN SoC的數位電路部分(簡稱
BIN‐D)所需之低電壓低功率設計技術。 
根據總計畫核准及本子計劃研發重點，本子計畫訂定幾個主要研發目標： 
1) 研發低電壓高性能數位電路設計技術，以協助進行 BIN‐D設計  (並提升 BIN‐D運算能力，大幅
延長 BIN‐D電池壽命)。 
2) 開發 90奈米低電壓 UniRISC核心。 
3) 開發可容忍製程/電壓/溫度變異的直流準位轉換器。 
(二)計畫英文摘要  (Key words：Low Power, Low Voltage, microprocessor, level converter) 
This project  is named as “Design of Low‐power and Low‐Voltage Nano‐CMOS Digital 
Circuits”,  which  is  the  sub‐project  4  of  the  group‐type  project  “Interactive  Intelligent 
Healthcare  System  and  SOC,”  proposed  by  the  research  group  of  SoC  Center, 
Chung‐Cheng University. 
The  responsibility of  this  sub‐project  is  to develop  low power  and  low voltage digital  circuit 
technologies for realizing the nano‐meter digital SoC in the Bio Information Node (BIN), defined 
in the main project. 
According to the final project granting, the goals of the research include 
1) Develop  new  low  voltage,  but  high  performance  nano‐CMOS  digital  circuit  technologies. 
These new design  techniques will be used  to  implement ultra  low power digital circuits  in 
the BIN SoC, including the UniRISC core. 
2) Based  on  90nm  CMOS  technology  provided  by  the  Chip  Implementation  Center  (CIC), 
develop a low‐voltage UniRISC IP. 
3) Develop new design methodology  and new  circuit design  technologies  for PVT  tolerant 
DC‐to‐DC Level Converter (LC). 
 4
(二)研究目的 
由於 BIN 相關電路預計將來整合實現於手錶中，低功率消耗是最主要的訴求，所以我們擬定最主
要採用的策略是: 
1) 將採用極低電壓數位電路，以達到大幅將低功率與能量消耗目的。 
2) 極低電壓一則可以新型 Battery 產生的 0.5V，抑或是由 on‐chip  或 off‐chip  solar  cell 提供的
0.5V，如此將可延長電池壽命。 
3) 但是考慮到低電壓工作的可靠度，我們的設計將要求 VDD 可以操作在 0.3V，以換取足夠大的
雜訊免疫力。 
因此根據上述研究背景及計畫最後核定，本子計畫訂定幾個主要研發目標： 
1) 研發低電壓高性能數位電路設計技術，以協助進行 BIN‐D 設計，並提升 BIN‐D 運算能力，延
長 BIN‐D電池壽命。 
2) 開發低電壓 UniRISC核心；搭配 CIC之服務，以 90奈米 CMOS製程建構。 
3) 開發 PVT Tolerant DC‐to‐DC Level Converter (LC) 
(三)文獻探討 
關於本子計畫之研究議題，以下簡介我們將進行設計的電路之國內外研究現況。 
1. UniRISC： 
1) 中正大學 SoC研究中心已研發出 UniRISC Core  [1]，一方面投入於 UniRISC整體設計環
境的建立，包含 Tool‐chain及 Linux的 porting，另一方面積極規劃 low‐voltage FPGA  驗
證板的開發。 
2) 本子計劃將開發極低電壓(0.5V)或甚至超低電壓(0.3V)的UniRISC Core以使用於Bio應用。   
2. Low Voltage (簡稱 LV)電路： 
1) 文獻所提出低電壓數位電路設計技術[2]‐[5]的共同特性是利用 low‐VTH 元件來設計電路，
以使工作電壓可以壓到最低。再則由於使用 low‐VTH元件來設計電路，漏電問題變成一個
不得不考慮的問題，因此低電壓的 CMOS電路經常也要搭配 power gating設計技術來在
電路 standby時控制漏電流；如 super cutoff CMOS (SC‐CMOS) [2]就是這樣的一個技術，
它的工作電壓可以低至 0.5V。 
2) 我們將稱呼可以工作至 0.5V的 CMOS電路為極低電壓 CMOS電路。這種電路除了極低功
 6
low‐voltage Nano‐CMOS電路，讓休眠模式的省電效果更佳，這對長時使用電池的系
統設計將有極大助益。 
3. Level Converter (LC)： 
1) 已被提出的 DC‐to‐DC Level Converter (LC)包含[9]提出了 pass‐transistor‐based LC，[10]
分析 differential cascade voltage switch (DCVS) logic buffer/inverter也可以當成 LC，另
外  [11]提出了利用 dual‐VTH元件設計的高速 LC。然而這些研究有兩個嚴重的缺失：一則
除了運用 HSPICE中的 optimizer，他們沒有提出可靠的 sizing方法，二來他們皆欠缺對於
PVT  variations 之容忍度分析。第一個問題在於縱然使用 optimizer 可能只得到 local 
optimal  解。第二個問題在於我們認為當使用比 0.13 m CMOS　 或更先進的製程進行設計
時，很可能一個小的 LC設計差錯，就可能壞了整體 SoC的功能或減損了性能表現。這是
一個嚴重的問題，且不容易於測試階段發現。另外使用 optimizer 的方法更難針對 PVT 
variations找到好的解。 
2) BIN 在類比電路及 RF 電路不易降低工作電壓的前提下，一個可靠度高的 LC 設計及設計
方法，卻變成 BIN‐D一個重要而關鍵的設計議題。我們先前在 level converter的研究，已
有初步的成果，且發表於 ISCAS2005 [12]。在先前的研究中我們已提出來一個初步具體的
130nm LC sizing方法，並針對 dual‐VTH STRLC [11]之設計證明新方法之效率。 
3) 在本子計畫中，我們將針對 LC的設計，進行下列 LV研究工作。 
1  進一步改良 LC電晶體尺寸設計(sizing)方法，配合 CIC之服務，使其適合 90nm~65nm 
CMOS先進製程，以配合未來 BIN‐D之開發。 
2  利用研發出來的電晶體尺寸設計方法，進行 LC對於 PVT variations敏感度的分析，並
找出造成電路失去功能的最重要原因。 
3  根據 PVT variations敏感度的分析，重新定義各式樣 LC電路的性能比較基礎，使其涵
蓋可靠度(reliability)這一項新指標，以便找出最適合 SoC應用的 LC電路。 
4  利用上述研發成果，設計性能更佳的 LC電路；並且此新型 LC電路可能還會因其使用
的設計環境是 full custom  或 cell‐based  而有所不同。 
5  利用上述研發成果，再研究不同電壓轉換範圍(如 0.3V‐0.5V, 0.5V‐0.9V,  或 0.5V‐1.2V一
般範圍電壓轉換,  甚或 0.3V‐1.0V之大範圍電壓轉換)高性能的 LC電路。 
 
 8
低正常與休眠模式的功率消耗。因此應讓 UniRISC也有休眠的功能，並能搭配系統功能，
順利與省電的切換於正常與休眠模式之間。 
3) 我們將建立 90nm CMOS Low‐Voltage Cell Library，將 UniRISC設計邁入奈米製程。 
4) 因應 BIN‐D 於操作時性能的需求，也應研發更高性能的電路技術，或操作於比 0.5V 更高
的電壓(如 0.9V)；因應 BIN‐D於休眠模式的需求，將研發 UniRISC工作於 0.3V的電路技
術(我們將稱呼此電路為超低電壓 CMOS電路)。電路若能於 0.3V下操作，也可以說”當正
常電路工作電壓是 0.5V時，其雜訊免疫力將足夠大。”   
5) 綜合來說，UniRISC的電壓操作範圍可能達 0.3V‐0.9V，這不是一般 CMOS電路技術可以
達到的；因此我們將研發wide‐range low‐voltage CMOS設計技術。 
6) 先前的 2007  IEEE  ISSCC  發表的 ULV‐CMOS  技術在休眠時有一個 charge pump電路仍
在工作，是休眠狀態的主要功率消耗來源。我們將研發更新型 charge  pump  free 的
low‐voltage  Nano‐CMOS 電路，讓休眠模式的省電效果更佳，這對長時使用電池的系統
設計將有極大助益。 
3. Level Converter (LC)： 
在本子計畫中，我們將針對 LC的設計，進行下列 LV研究工作。 
1) 進一步改良 LC 電晶體尺寸設計(sizing)方法，配合 CIC 之服務，使其適合 90nm~65nm 
CMOS先進製程，以配合未來 BIN‐D之開發。 
2) 利用研發出來的電晶體尺寸設計方法，進行 LC對於 PVT variations敏感度的分析，並找
出造成電路失去功能的最重要原因。 
3) 根據 PVT variations敏感度的分析，重新定義各式樣 LC電路的性能比較基礎，使其涵蓋
可靠度(reliability)這一項新指標，以便找出最適合 SoC應用的 LC電路。 
4) 利用上述研發成果，設計性能更佳的 LC 電路；並且此新型 LC 電路可能還會因其使用的
設計環境是 full custom  或 cell‐based  而有所不同。 
5) 利用上述研發成果，再研究不同電壓轉換範圍(如 0.3V‐0.5V,  0.5V‐0.9V,  或 0.5V‐1.2V 一般
範圍電壓轉換,  甚或 0.3V‐1.0V之大範圍電壓轉換)高性能的 LC電路。 
 
 
 
 10
(2) 重新定義各式樣Level Converter (LC)電路的性能比較基礎，包含delay time、difference of rise 
and fall delay、rise/fall time、difference of rise and fall time；論文已刊登。LC及其測試電
路如下。而不同 LC設計方法結果比較如圖 5。 
 
(a)                              (b) 
圖五: (a) The STRLC  及  (b)  測試電路. 
 
圖六:  不同 LC設計方法結果比較. 
Jinn‐Shyan Wang*, Yu‐Juey Chang, and Chingwei Yeh, “Heuristic Sizing Methodology to 
Design Energy‐Efficient CMOS Level Converters with Balanced Rise and Fall Delays,” 
IEICE Trans. on Electronics, Vol. E93‐C, No.10, pp. 1540‐1543, Oct. 2010. 
 
 
 12
(4) 完成可以 solar‐battery‐powered SRAM設計，論文投稿至 IEICE(修改中)，並進行專利申請中 
                 
圖九: SRAM電路及新式抗變異感測方法 
 
圖十: Measurement results @ 248 mV. 
 
(a) (b) 
圖十一: Measurement results at (a) 280 mV/25℃ and (b) 300 mV/80℃ for showing 
tolerability to variations. 
 14
 
圖十四: ADDLL‐based characterization佈局圖 
Corner TT FF SS SF FS 
VDD (mV) 701.4 576.3 850.6 701.6 701.8 
Lock-in Time 7 Cycles 7 Cycles 7 Cycles 7 Cycles 7 Cycles 
Duty(%) 53.62 56.09 50.21 49.62 56.57 
Power 
@300MHz 
(µW) 
608.8 556.9 866.6 631.9 598.6 
fMAX  (MHz) 410 415 405 400 410 
ADDLL 
fmin  (MHz) 50 50 40 40 40 
OSC Frequency 232MHz 234MHz 235MHz 230MHz 229MHz 
圖十五: ADDLL‐based characterization效益圖 
Jinn‐Shyan Wang*, Yung‐Chen Chien, Jia‐Hong Lin, Chun‐Yuan Cheng, Ying‐Ting Ma, 
and Chung‐Hsun Huang, “ADDLL/VDD‐Biasing Co‐design for Process Characterization, 
Performance Calibration, and Clock Synchronization in Variation‐Tolerant Designs,” 
accepted to IEEE 9th International Conference on ASIC. 
(6) 協助完成 BIN‐D SoC設計 
 
 ~2/2~ 
論文” Low Power Shift Registers for Megabits CMOS Image 
Sensors”，在報告的過程跟下面的聽者的互動，同時也在這兩個會議
中也發現到了中國學生在研究上的努力及細心。 
其二是 Variation-Resilient Voltage Generation for SRAM 
Weak Cell Testing，也是屬於 design for variability 類的論文。此篇
發表場次排定在會議第 2天的Testing, Reliability, Fault-Tolerance會
議中。全數計有 6 篇作品論文且 6 人出席發表，該場之單場聆聽人數
約莫 20~25 人。同場次者有兩篇來自於日本，兩篇來自於大陸，一篇
伊朗，當然還有我們這篇來自於台灣。學生對於報告的表現相當滿
意，也讓其感覺非常榮幸身為台灣人。 
 
另外，在學生英語演講後的問題提問，有位大陸的工程師舉手發
問了論文的內容，學生第一次使用英語在正式場合回答問題，令學生
對這次會議印象最為深刻，在會議結束後學生還與此工程師私底下繼
續討論，對於業界看待研究之題目更有不同方向與感受。 
 
第三天早上的 Advance Memory(II)這個會議，會議的開場是
Invited talk “Challenges and Trends in Low-Power 3D Die-Stacked 
IC Designs Using RAM, Memristor Logic, and Resistive Memory 
(ReRAM)”，演講者是台灣的張孟凡教授，在演講的過程中發現
ReRAM 可以提供級快的效能及高容量，在未來可以有機會取代目前
的 DRAM，讓電路系統可以操作在更高的效能上面。與會的學生同
時也學習到張教授的研究態度，如此的研究精神才能使張教授可以
ISSCC 連續幾年成功發表論文。 
 
從議程的安排到會議或生活相關資訊的傳遞等細節都明顯感受
到主辦協會的用心，此會議的主要討論主軸不只積體電路設計或製
作，而且包括各方面的晶片電路輔助驗證，或是類比電路的研究與應
用，學生專心的聆聽並期望藉由開發不同層次的思考能力以對往後相
關研究有所助益。 
 
二、 攜回文獻資料清單 
1. 會議論文全文之 USB 碟。 
2. 會議議程冊。 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：王進賢 計畫編號：99-2220-E-194-004- 
計畫名稱：互動式智慧型健康照護與晶片系統--子計畫四：低功率與低電壓奈米數位電路設計(3/3)
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備註（質化說明：
如數個計畫共同
成果、成果列為
該期刊之封面故
事...等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 3 3 100% 
(1) 提 出 兩 種
level converter 設
計方法, 一者讓訊
號品質更好, 二者
能對抗變異 
(3) 提出 65nm CMOS 
SRAM 設計, 進行了
低 電 壓 sense 
amplifiers 之設計
比較 
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
提出 ADDLL-based 
process-variation 
monitor 設計方法 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
