---
slug: mousepad-asic
title: "Alfombrilla ASIC ‚Äî Cheatsheet visual"
description: "Un repaso detallado de la alfombrilla de escritorio con explicaciones por secciones: Verilog, timing, CDC, clock gating, PRBS, punto fijo y representaci√≥n de signo."
date: 2026-01-11
tags: [asic, verilog, proyectos]
draft: true
---

<img src="/img/asic-mousepad.png" alt="Alfombrilla ASIC" style="max-width:100%;height:auto;display:block;margin:0 auto;" />

Esta alfombrilla naci√≥ de una necesidad sencilla: tener a mano, sobre la mesa, una referencia clara y visual con los conceptos que m√°s consulto cuando trabajo en dise√±o digital. En lugar de perder tiempo buscando notas o abrir docenas de pesta√±as, quer√≠a algo inmediato que funcionara como una chuleta pr√°ctica durante las sesiones de trabajo.

Trabajo en dise√±o de ASIC (microchips), centrado en la parte RTL y en el an√°lisis de timing para la s√≠ntesis l√≥gica; por eso gran parte del contenido est√° orientado a problemas reales que aparecen en la s√≠ntesis, la simulaci√≥n y la integraci√≥n en silicio.

La imagen que ves arriba re√∫ne en un solo plano los bloques m√°s √∫tiles para el d√≠a a d√≠a: desde atajos de sintaxis en Verilog hasta diagramas de timing, sincronizaci√≥n y estrategias de ahorro de energ√≠a. No pretende sustituir documentaci√≥n exhaustiva: su valor est√° en la inmediatez y en ordenar la informaci√≥n para consultarla en segundos.

## C√≥mo conseguirla

Si te interesa una copia f√≠sica o la versi√≥n en alta resoluci√≥n, visita la p√°gina dedicada: [Alfombrilla ASIC](/mousepad). All√≠ hay un visor con zoom, y un formulario de contacto para pedidos üôÇ.

## Herramientas usadas

Us√© <a href="https://www.drawio.com/" target="_blank" rel="noreferrer noopener">Draw.io</a> para todo el dise√±o. Draw.io es la copia open source de Microsoft Visio, aunque en mi opini√≥n es mucho mejor en much√≠simos aspectos.

## Contenidos

Quer√≠a que la alfombrilla fuera una chuleta visual con lo esencial de ASIC, con ejemplos m√≠nimos y diagramas limpios, siendo a la vez √∫til y agradable a la vista.

- **Sintaxis b√°sica de Verilog:** recordatorios somo c√≥mo declarar *unpacked arrays* o c√≥mo usar los `genvar` correctamente para instanciar m√≥dulos.
- **Setup y Hold:** diagrama temporal para recordar qu√© representan los tiempos de setup y hold y las ecuaciones b√°sicas que deben cumplirse para respetar el timing.
- **PRBS (Pseudorandom Binary Sequence):** esquema e idea b√°sica de implementaci√≥n de un PRBS. Me apetec√≠a tener la arquitectura y c√≥digo Verilog de alg√∫n bloque chulo, y un PRBS me pareci√≥ buena opci√≥n.
- **QUEDA LO DE ABAJO...........**
- **Clock gating cell:** c√≥mo funciona el gating de reloj, cu√°ndo usarlo y qu√© precauciones tomar para evitar glitches.
- **Tabla de operadores en Verilog:** referencia compacta de operadores aritm√©ticos, l√≥gicos, bitwise, shifts y concatenaci√≥n.
- **Metastabilidad:** qu√© es, por qu√© importa y mitigaciones pr√°cticas (sincronizadores, handshakes).
- **Sincronizador CDC de dos flip-flops:** patr√≥n est√°ndar para cruzar se√±ales entre dominios de reloj.
- **Notaci√≥n de punto fijo:** interpretaci√≥n de formatos `S[I,F]` o `X[M,N]`, resoluci√≥n y rango.
- **Representaci√≥n de signo:** comparaci√≥n r√°pida entre `sign-magnitude`, `1's complement` y `2's complement`.

Si te interesa que alguno de estos bullets tenga una explicaci√≥n ampliada con un ejemplo (por ejemplo un snippet Verilog del PRBS o un diagrama ampliado de setup/hold), d√≠melo y lo a√±ado.

## Contacto y recursos

En la alfombrilla ver√°s mi referencia de contacto y la web del proyecto. Usa la p√°gina [Alfombrilla ASIC](/mousepad) para pedidos y consultas, o escr√≠beme desde la secci√≥n "Sobre m√≠" si prefieres hablar directamente.

---

Notas finales

- Este post acompa√±a a la alfombrilla; si quieres una versi√≥n m√°s t√©cnica con ejemplos y recortes por secciones lo preparo y la publico como entrada ampliada.
- ¬øQuieres que incluya una galer√≠a con recortes por zona (Verilog, timing, CDC) dentro de esta misma entrada? D√≠melo y lo preparo.
