 2
行政院國家科學委員會專題研究計畫成果報告 
結合生物反饋之新世代腦機介面及其在移動載具控制之應用 
子計畫二 -智慧型感測系統單晶片設計與嵌入式無線生醫平台開發 
計畫編號：NSC-96-2221-E-009-220 
執行期限：96年8月01日至97年07月31日 
主持人：范倫達 助理教授 
執行機構：交通大學資訊工程系 
一、摘要 
本計畫為整合型計畫中的子計畫二—智
慧型感測系統單晶片設計與嵌入式無線生醫
平台開發，負責進行包括腦電波訊號等多生
理訊號感測系統單晶片的設計與製作，及其
相對應的嵌入式無線生醫平台整合。本計畫
分三年執行，主要基於超大型積體電路系統
單晶片整合設計技術(VLSI-SoC)，除分別製
作生醫應用之多感測器整合通用型類比數位
轉換器、獨立成份分析設計、應用於生醫感
測網路之低功耗控制等主要核心電路以外，
並結合上述核心電路研究成果，將各項元件
縮小、精化，進一步的整合成為智慧型感測
系統單晶片設計；且應用自行設計的晶片，
搭配其他商用元件，開發結合可攜式、低功
耗、無線通訊傳輸等特色的嵌入式無線生醫
平台。此平台可讓總計畫、子計畫一、子計
畫三、子計畫四能獲得完整的通訊介面，且
能有效且方便、即時的將各種生理訊號傳遞
給其他運算單元，進而達到完整的設計驗
證，達到總計劃所訂定的目標。第一年執行
摘要如下所述： 
第一年計畫摘要： 
第一年的計畫預計使用 CMOS 標準製程
達成整合腦電波應用前級放大濾波器、多感
測器及通用型類比數位轉換器之系統單晶片
(SOC)的設計。處理腦電波訊號方面，由於腦
電波屬於低頻訊號，則其相對應的濾波器所使
用的被動元件將會相當龐大，在設計上會利用
切換電容方式以降低被動元件的面積；對於雜
訊的抑制，我們將設計高 CMRR 之前級儀表放
大濾波器；在增益放大器與類比數位轉換器方
面，電路設計定位在適合應用在生物醫學領域
之多感測器信號轉換器，因此考量取樣頻率和
頻寬等因素以符合不同信號用途；嵌入式系統
方面，目前針對腦波信號偵測平台進行整合電
路板的開發，並預計先行整合無線通訊模組，
以無線化為最初步的設計考量。 
關鍵字: 通用型類比數位轉換器、系統單晶片
設計、獨立成份分析、嵌入式平台設計 
 
Abstract 
The second sub-project entitled “Smart Sensor 
SoC design and Embedded Wireless Biomedical 
Platform Development” of the integrated project 
plays the role of designing and fabricating 
multi-biosensors using VLSI-SoC design 
technology within embedded system platform. 
This three years’ program would plan to general 
purpose analog/digital converter for 
multi-biosensors, independent component 
analysis (ICA) for biomedical processing in VLSI 
 4
已完成前端無線感測電路以及後端數位信號
處理平台之雛形系統設計。其他主要的核心
運算單元也陸續完成設計。 
 研究方法 
1. 可調變式Sigma-Delta類比數位轉換器設
計 
本研究設計一個可依選擇的模式而改變
解析度的三角積分類比數位轉換器，總共分
為二種模式可供選擇，此二種模式依不同的
輸入訊號而有不同需求的解析度，一為生理
電訊號，一為生理影像訊號。則在生理電訊
號和生理影像訊號的擷取系統中，透過後端
的控制來轉換不同解析度的模式，達到不同
通道共用一顆ADC的設計以結省整體系統面
積和功耗。ADC 的架構選用 Sigma-Delta 的架
構，主要分為二個部分：三角積分模組和後
端的降頻數位濾波器，如下圖 1。 
 
圖 1、可調式 Sigma-Delta ADC方塊圖 
 
2. 獨立成份分析(ICA)加速運算器IP設計 
在真實世界的多感應器應用中，如何從
混合訊號中分析出獨立訊號的瞎訊號分離是
一個常見的問題，例如:音訊和生醫訊號處
理。本論文提出一個基於資訊最大化之獨立
事件分析方法應用於四通道 EEG 訊號分離。
並用定點數實現於 FPGA,再藉由藍芽傳輸分
離後的訊號。經由實驗的結果，本論文所提
出的硬體方式比軟體運算快 56倍，且絕對相
關係數和離線訊號處理比較至少有 80% 。 最
後，實際示範將用 Altera DE2 發展板展示，此
設計使用 16,605邏輯單元。  
而本研究所提出的四通道即時獨立事件分
析系統也加入彈性的介面用於實際 EEG 訊號
分離的應用。用資訊最大化演算法的即時生醫
訊號分離其取樣頻率設定在 64Hz，並藉由整合
性的算術運算架構可讓整體操作速度在
68MHz。下圖 2 為即時 ICA 與非即時 ICA 之差
異比較，而下圖 3 為本研究之硬體架構圖。 
 
圖 2、On-line ICA(右)與 OFF-line ICA(左)之差異 
 
圖 3、On-line ICA加速器之硬體架構圖 
3. 嵌入式無線生醫平台開發 
為求能確實量測至真實 EEG 信號，本計畫
從晶片設計以及系統設計層面雙管齊下，預防
因為硬體架構的延遲開發造成總計畫之核心演
算法進度延遲。 
3.1. 前端無線感測電路 
本電路之設計方針亦同前述前級放大濾波
器之動機，且訊號處理流程如圖 4 所示。原始
腦波訊號先經放大器做 99倍的放大，然後訊號
會經由一個帶通濾波器保留 1 到 100赫茲。經
 6
Signal Bandwidth 1.25kHz 10kHz 
Sampling Frequency 640kHz 
SNR 60 dB 50 dB 
Resolution 10 bit 8 bit 
Power Dissipation 14.2 Mw (Analog: 977.53uW; 
Digital: 13.235mW) 
 
圖 7、輸入生理頻帶測試訊號之頻譜分析模擬圖 
 
圖 8、輸入生醫影像頻帶測試訊號之頻譜分析模擬圖 
 
2.獨立成份分析(ICA)加速運算器IP設計 
本設計已完成軟體與硬體設計，其流程圖
如圖 9 所示，在此研究中我們使用 matlab 層
級模擬，結果如下圖 10 所示，HDL 模擬，以
及將其硬體描述語言佈植於 ALTERA DE2 
FPGA 系統開發板上，如下圖 11 所示。 
 
圖 10、On-Line ICA與 OFF-Line ICA之比較圖 
Ue−−1
1
 
圖 9、On-Line ICA設計流程圖 
 
 
圖 11、On-Line ICA在 FPGA上之實現 
3.嵌入式無線生醫平台開發 
3.1 前端無線感測電路 
   腦電波前端放大濾波電路實體圖如圖 12 所
示。我們實現前述圖 4 之通道架構電路於 65mm
×45mm 雙面雙層電路板，包含下列離散元件如
儀表放大器、放大濾波器、類比轉數位器、信
號編碼電路以及藍芽無線傳輸模組。實驗後證
明本電路能有效擷取運算所需之腦電波頻帶，
並減少了系統體積，讓電路更適合於可攜式裝
置來使用。 
 
圖 12、腦電波前端電路 
 8
[11] Mohamed Dessouky, and Andreas Kaiser,” Very 
Low-Voltage Digital-Audio Sigma Delta Modulator 
with 88-dB Dynamic Range Using Local Switch 
Bootstrapping, ” IEEE Journal of Solid-State 
Circuits, vol. 36, no. 3,March 2001. 
[12] Teng-Hung Chang, Lan-Rong Dung, Jwin-Yin Guo, 
and Kai-Jiun Yang,” A 2.5-V 14-bit, 180-mW 
Cascaded Sigma Delta ADC for ADSL2+ 
Application,“ IEEE Journal of Solid-State Circuits, 
vol 42, no 11, November 2007. 
[13] Mohamed Dessouky, and Andreas Kaiser, ”Very 
Low-Voltage Fully Differential Amplifier For 
Switched-Capacitor Applications”, IEEE ISCAS, 
May 28-31, 2000, Geneva, Switaerland. 
[14] C. M. Hsu, W. S. Wang, and C. H. Luo, “The 
power-efficient biomedical acquisition system by 
variable-resolution sigma-delta modulator”, IEEE 
EMBS, Aug. 2007, vol. 22-26, pp. 3152 – 3155. 
[15] 薛子建，”The design implementation of low pass 
multibit delta-sigma modulator” 國立台灣大學電
機工程學研究所碩士論文，民國九十年六月。 
[16] 蘇偉棠,” The design of low power decimation filter 
chip for Sigma-Delta A/D converter,” 國立成功大
學電機所碩士論文, 九十五年六月 
[17] 缪永光 ,” The Design and Implementation of 
Thermal Sensor and Sigma-Delta ADC System IC,” 
國立成功大學電機所碩士論文, 九十四年六月 
[18] 洪裕隆 ,” The Implementation of Sigma-Delta 
Modulator and CMOS Temperature Sensing Chip,” 
國立成功大學電機所碩士論文, 九十三年六月 
[19] E. B. Hogenauer.“ An economical class of digital 
filters for decimation and interpolation,” IEEE 
Transactions on Acoustics, Speech and Signal 
Processing, ASSP29(2):155-162, 1981. 
[20] Alan Y. Kwentus, Zhongnong Jiang, and Alan N. 
Wilson, Jr. Application of filter sharpening to 
cascaded integrator-comb decimation filters. IEEE 
Transactions on Signal Processing, 45(2):457-467, 
1997. 
[21] Jinseok Koh, Yunyoung Choi, and Gabriel 
Gomez,“ A 66dB DR 1.2V 1.2Mw 
Single-Amplifier Double-Sampling 2nd-order 
Sigma-Delta ADC for WCDMA in 90nm CMOS,” 
ISSCC, 2005. 
[22] J. Sauebrey and R. Thewes,“ A 0.6V 70dB SNR 
0.3MHz BW Multibit Switched-Opamp 
Sigma-Delta Modulator,” in Proceeding of the 
European Solid-State Circuits Conference, 2006. 
[23] Artur Silva, Nuno Horta and Jorge Guilgerme,” A 
Reconfigurable A/D Converter for 4G Wireless 
System,” IEEE International Symposium on 
Circuits and Systems, 2008. 
[24] T-W Lee, "Independent Component Analysis - 
Theory and   Applications", Kluwer Academic 
Publishers, 1998. 
[25] C. M. Kim and S. Y. Lee, “A digital chip for robust 
speech recognition in noisy environment,” in Proc. 
IEEE Int. Conf. Acoustics, Speech, and Signal 
Processing, Vol. 2, pp. 1089–1092, 2001. 
[26] Saruwatari, H., Kawamura, T., Sawai, K.; Kaminuma, 
A., Sakata, M, “Blind source separation based on 
fast-convergence algorithm using ICA and 
beamforming for real convolutive mixture,” IEEE 
International Conference on Acoustics, Speech, and 
Signal Processing, Vol. 1, pp. 13-17, 2002. 
[27] Ristaniemi, T.and Joutsensalo, J. “Advanced 
ICA-based receivers for DS-CDMA systems,” 
Personal, Indoor and Mobile Radio Communications, 
Vol. 1, pp. 276 -281, 2000. 
[28] A. J. Bell and T. J. Sejnowski, “An information 
maximization approach to blind separation and blind 
deconvolution,” Neurocomputing, Vol. 7, pp. 1129- 
1159, 1995. 
[29] K. Torkkola, "Blind separation of convolved sources 
based on information maximization", IEEE 
Workshop Neural Networks for Signal Processing, 
Kyoto, Japan, Sept 4-6, 1996. 
[30] A. Hyvärinen and E. Oja. “Mixed-Signal Real-Time 
Adaptive Blind Source Separation,” Neural 
Computation, Vol. 9, pp. 1483-1492, 1997. 
[31] A. Hyvärinen. “Fast and Robust Fixed-Point 
Algorithms for Independent Component Analysis.” 
IEEE Transactions on Neural Networks 10(3), 
626-634, 1999. 
[32] C. Jutten and J. Herault, “An Adaptive on-line 
Algorithm Based on Neuromimetic Architecture,” 
Signal Processing, Vol. 24, pp 1-10, 1991. 
[33] A. Hyvärinen “A Fast Fixed-Point Algorithm for 
Independent Component Analysis Of Complex 
Valued Signals,” Neural Computation, Vol. 9, pp. 
48-52, 2000. 
[34] C. Charoensak, and F. Sattar, "System-level design of 
low-cost FPGA hardware for real-time ICA-based 
blind source separation," SOC Con. 2004. Proc. IEEE 
International, pp. 139 - 140, 2004. 
[35] H. Amin., K.M. Curtis, and B.R. Hayes-Gill, 
“Piecewise Linear Approximation Applied to 
Nonlinear Function of a Neural Network, ” IEE Proc. 
Crcuits Divices syst, Vol. 144, pp. 313-3171, 1997. 
[36] F. Sattar and C. Charayaphan, “Low-cost design and 
implementation of an ICA-based blind source 
separation algorithm”, 15th Annual IEEE 
International ASIC/SOC Conference, pp.15-19, 2002. 
[37] H. Du and H. Qi, “An FPGA implementation of 
parallel ICA for dimensionality reduction in 
hyperspectral images,” in Proc. IEEE Int. Symp. 
Geosci. Remote Sens., Sep , pp. 3257–3260, vol. 5, 
2004. 
[38] C. Charoensak and F. Sattar, “A single-chip FPGA 
design for real-time ICA-based blind source 
separation algorithm,” in Proc. IEEE Int. Symp. 
Circuits Syst., Vol. 6, pp. 5822–5825, 2005. 
[39] Kuo-Kai Shyu and Ming-Huan Lee, “Implementation 
of Pipelined FastICA on FPGA for Real-Time Blind 
Source Separation” in Proc IEEE TRANSACTIONS 
ON NEURAL NETWORKS, vol. 19, 2008. 
