# Crisroad-of-study-FPGA  
VHDL+FPGA，不定时更新  

### 1.fulladder  
全加器  
|文件名|实现方式|  
|--|--|  
|add1.vhd|逻辑语句|  
|add2.vhd|`with elect when`语句|  
|add3.vhd|`when else`语句|  
|add4.vhd|`if elsif else`语句|  
|add5.vhd|`case when`语句|  
|add6.vhd|`when else`语句|  


### 2.segmentdisplay  
数码管显示  
7位共阳数码管显示0-9，<kbd>bi</kbd>灭灯输入，<kbd>lt</kbd>测试输入

### 3.