<!DOCTYPE html>
<html lang="en"><head>
	<meta charset="utf-8">
	<meta http-equiv="X-UA-Compatible" content="IE=edge">
	<meta name="viewport" content="width=device-width, initial-scale=1"><link type="application/atom+xml" rel="alternate" href="http://localhost:4000/feed.xml" title="Seil Park" /></head>
<style>@import url(/public/css/syntax/monokai.css);</style>
  <title>Seil Park</title>
  <!-- <link href="/public/css/bootstrap.min.css" rel="stylesheet"> -->

  <link href="/public/css/style.css" rel="stylesheet">
  <body>
  	<div class="container"> 
		<div class="sidebar">
			<div class="sidebar-item sidebar-header">
	<div class='sidebar-brand'>
		<a href="/">Seil Park</a>
	</div>
	<p class="lead"></p></div>

<div class="sidebar-item sidebar-nav">
	<ul class="nav">
      <li class="nav-title" style="text-align: center;">Introduction</li>
	  <li>
	  	<a class="nav-item" href="/">CV</a>
	  </li>
	  <li>
		<a class="nav-item" href="/research">Research</a>
	  </li>
	</ul>
</div>

<div class="sidebar-item sidebar-nav">
  	<ul class="nav">
			<li class="nav-title" style="text-align: center;">Articles</li>
		
	    <li>
	    	<a class="nav-item" href="/category/#History">
				<span class="name">History</span>
				<span class="badge">5</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Market">
				<span class="name">Market</span>
				<span class="badge">10</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Miscellaneous">
				<span class="name">Miscellaneous</span>
				<span class="badge">3</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Process">
				<span class="name">Process</span>
				<span class="badge">11</span>
	    	</a>
 		</li>
	    
	  </nav>
	</ul>
</div>

<div class="sidebar-item sidebar-footer">
	<p>Powered by <a href="https://github.com/jekyll/jekyll">Jekyll</a></p>
</div>

		</div>
		<div class="content">
			<script src="https://cdn.mathjax.org/mathjax/latest/MathJax.js?config=TeX-AMS-MML_HTMLorMML" type="text/javascript"></script>
<article class="post">
	<header class="post-header">
		<div class="post-title"> 
			차세대 반도체 내용
		</div>
		<time class="post-date dt-published" datetime="2023-10-04T19:31:29+09:00" itemprop="datePublished">2023/10/04
		</time>		
	</header>

	<div class="post-content">
		<p>차세대 반도체</p>

<p>최신 반도체 집적회로 설계 동향:</p>

<p>아날로그회로는 생산과정에 최신공정이 필요하지는 않지만, 설계 노하우가 굉장히 중요하다.
자세한 설계도가 없으면 모방하기도 어렵다.</p>

<p>엔비디아의 그레이스 호퍼 슈퍼칩:
이전까지는 cpu gpu가 별개 칩이었지만, 여기서는 하나의 패키지 안에 들어간다.
여기 Cpu gpu 통신에 적용된 기술은 NVlink라는 엔비디아 독점기술이다</p>

<p>보톤 서버, 슈퍼컴퓨터 cpu에는 x86이 많이 쓰이는데, 그레이스 호퍼 슈퍼칩은 arm cpu를 썼다</p>

<p>X86은 라이센스 비용이 비싸고 인텔 영향을 벗어나지 못한다는 단점이 있다. 그러니 arm을 서버나 슈퍼컴퓨터에 쓴다는건 인텔 영향력을 벗어나 cpu를 쓰겠다는 엔비디아의 의도를 보여준다</p>

<p>Dram:
DDRx 데스크톱, 클라우드 컴퓨터용 (double data rate)
LPDDRx 스마트폰, 노트북등 모바일 기기용 (low power ddr)
GDDR gpu용</p>

<p>Dram 밀도를 높이기 위해 미세공정은 당연히 쓰고,
3d 집적도 쓴다</p>

<p>Dram 안에 로직 회로를 넣는 pim 기술도 있다</p>

<p>Pim 구조에서는 dram이 로직 칩과 독립적으로 일부 연산을 수행할 수 있다.
그러면 로직 칩으로 데이터를 전송하기 전에 dram에서 데이터 크기를 줄일 수 있고,
Dram과 로직 칩 사이에 필요한 데이터 전송량과 횟수도 줄어든다. 결국, 전력소비를 아낄 수 있다</p>

<p>3d nand flash: 메모리 셀을 쌓은거
4d nand flash: 메모리 셀 외에 주번회로들까지 몽땅 쌓은거. 단면적을 더 줄였다</p>

<p>요즘 자체 칩 생산 많이한다. 애플이 주도하는 질서다</p>
<ol>
  <li>설계 최적화 가능</li>
  <li>맞춤 기능 구현 가능</li>
  <li>공급망 관리(scm, supply chain management) 유리
요즘은 빅테크 기업들이 자체 칩 생산을 많이 한다</li>
</ol>

<p>폰노이만 구조의 한계를 뛰어넘는 차세대 아키텍처 설계:</p>

<p>폰노이만 구조는 미리 저장해둔 프로그램을 바탕으로 컴퓨터가 작동한다
그래서, 하나의 하드웨어로 소프트웨어만 교체하면 다양한 기능을 구현할 수 있다</p>

<p>폰 노이만 구조 도입 전, 예를 들어 에니악에서는 다른 기능으로 바꾸려면 작업자들이 전선 연결을 일일이 다 바꿔야 했다.</p>

<p>폰 노이만 구조의 특징: 
로직과 메모리가 분리되어 있다
그래서, 연산이 일어나는 장소와 데이터가 저장되는 장소가 다르다.
그래서, ALU와 메모리 사이에서 data access 과정이 자주 발생한다.
연산을 하는 ALU는 필요한 정보를 메모리에서 불러오고, 결과는 메모리로 내보내 저장한다.
그런데, 이 데이터 액세스에 소모되는 시간과 에너지가 너무 많다. 연산 자체보다 에너지 훨씬 많이 먹는다.</p>

<p>Cpu, gpu 안에서 일어나는 on-chip data access는 연산 자체보다 10~100배,</p>

<p>산술논리장치(ALU)와 주기억장치(DRAM) 사이의 off-chip access는 연산 자체보다 100~1000배 에너지를 먹는다.</p>

<p>이게 폰 노이만 구조의 문제 중 하나다.</p>

<p>폰 노이만 구조의 핵심이자 최대 강점은 범용성 추구다.
그래서 컴퓨터 발전은 모든 일을 잘하는 컴퓨터를 향해 발전해왔다</p>

<p>2000년대 초까지는 그냥 공정 미세화로 트랜지스터 밀도 올리면 성능이 잘 증가해왔다</p>

<p>근데, 트랜지스터 미세화가 한계에 가까워져서 이 방법으로는 성능을 올리기 어렵게 되었다.
이제는 범용성을 포기하면서 성능을 올려야 하는 시대가 되었다</p>

<p>다양한 비 폰노이만 구조가 나오고 있다
비 폰노이만 구조 하드웨어를 accelerator 또는 ASIC라 부른다.</p>

<p>LLM등 특수 목적에 최적화된 구조를 만든다거나,
Programmability(프로그램 가능성)을 제한하는 대신 성능과 효율을 개선한다거나,
데이터 액세스 과정에서 소모되는 에너지 줄이기 위해 최대한 온칩 메모리만 써서 연산한다거나,
로직과 메모리의 구분을 없앤 IMC(In Memory Computing)구조를 쓴다거나</p>

<p>다양한 시도들이 이뤄지고 있다</p>

<p>폰노이만 구조: 데이터를 하나 가져와서 연산하고 내보내고, 또 하나 가져와서 연산하고 내보낸다</p>

<p>인메모리 컴퓨팅 구조: 데이터를 병렬로 가져와서 연산하고 병렬로 내보낸다</p>

<p>이 구조를 하드웨어로 구현할 때는:
저항, 캐패시턴스를 쓰는 AMS(analog mixed signal) 방식,
Compressor, adder tree를 쓰는 디지털 방식이 있다</p>

<p>MACC-SRAM: multistep accumulation capacitor-coupling in memory computing sram</p>

<p>DIMCA: digital in-memory computing with approximate hardware</p>

<p>등을 석민구 교수님 연구실에서 개발했다
모두 sram 기반</p>

<p>인메모리 하드웨어 성능을 평가할때 살펴보는 지표는 4가지다</p>

<p>에너지 효율[TOPS/W], 1W전력으로 수행할 수 있는 초당 연산 횟수</p>

<p>연산 밀도[TOPS/mm^2], 1mm^2 면적에서 수행할 수 있는 초당 연산 횟수</p>

<p>저장 밀도[um^2/kb], 1킬로비트당 필요한 Si 면적</p>

<p>정확도[%], 말 그대로 얼마나 정확한지</p>

<p>Hardware reuse: 동일한 하드웨어 요소를 여러 연산에 걸쳐 공유</p>

<p>특정 알고리즘을 위한 하드웨어들도 많다
석민구 교수님이 개발한 SNN(스파이킹 신경망)을 위한 전용 하드웨어가 예시
이거밖에 못하지만, 이거는 높은 효율로 해낸다</p>

<p>대부분 연산에 온칩 메모리를 활용하고, dram 등 오프칩 메모리는 최소한으로 사용
Neurosynaptic core,
Neuron block,
Synapse block 등 다양한 온칩 요소를 활용해 데이터를 잘 분산해서 저장</p>

<p>메모리 접근 방식은 원래는 synchronous, asynchronous sequencing이 있었는데, 여기서는 둘을 결합해 신경망 연산에 최적화된 방식을 만들었다</p>

<p>인간 뇌 뉴런은 860억개 정도라고 한다
인간 뇌는 20와트 전력을 소모한다고 한다
나누면 뉴런 1개당 230피코와트 소모다</p>

<p>Time sharing: 시분할. 이거 했다가 저거 했다가 하는 식으로 여러 동작에 하나 장치를 공유하는거</p>

<p>ALU는 time sharing이 가능한데, 메모리는 새로운 정보를 저장하려면 기존 정보를 지워야 해서 안된다.</p>

<p>따라서 메모리 용량을 늘리는건 더 많은 공간을 확보해서 셀 꾸겨넣는것밖에 방법이 없다</p>

<p>Dram같은 오프칩 메모리에 엄청난 데이터를 저장할 수 있긴 하지만, 연산장치 입장에서 데이터를 보냈다가 불러오는게 너무 비효율적이니 연산장치 안에 메모리를 얼마나 내장할 수 있는지가 중요해졌다</p>

<p>로직 안에 메모리를 집어넣는 기술중에는 내장형 sram이 지금 가장 많이 쓰이고 있다</p>

<p>메모리 공간 확보를 위해, 그냥 칩 크기를 키우는 방식도 있다. 이런 접근을 웨이퍼 스케일 컴퓨팅이라 부른다.
이렇게 하면 당연히 sram 많이 박아서 큰 용량 온칩메모리를 구현할 수 있다.</p>

<p>하지만, 칩 크기가 커질수록 수율이 떨어진다. 칩이 커질수록 그 안에 들어있는 모든 트랜지스터와 회로가 완벽히 작동할 확률이 내려가니까.</p>

<p>그래서, 어디 문제생기면 그걸 대체하기 위한 여분 부품이나 우회 회로를 추가하고, 제조 후 칩을 검수해서 제대로 된 부분끼리 연결하는 calibration 등 여러 방법을 쓰고 았다.</p>

<p>그리고 칩이 크면 전력소모도 많고 열이 많이 발생한다.
그래서 패키징이나 보드 설계 과정에서 전력공급, 냉각을 신경쓰고, 수냉시스템이나 냉간판(cold plate)를 활용하는 등 다양한 방법이 있다</p>

<p>차세대 메모리 기술:
내장형 sram 말고도 다양한 기술들이 나오고 있다
강유전체를 쓰는 FeRAM,
저항변화를 쓰는 ReRAM,
물질의 상 변화를 쓰는 PCRAM,
스핀 전류를 쓰는 STT-MRAM,
스핀 궤도를 쓰는 SOT-MRAM 등</p>

<p>비트셀 크기는 F^2라는 단위로도 많이 표현한다
여기서 F는 최소 배선 폭(minimum feature size)을 의미한다
Sram은 일반 로직 소자를 이용해서 F값이 아주 작다
하지만 dram의 f값은 sram보다 몇배 크다</p>

<p>신기술들의 F값들도 현재 기술 수준으로 꽤 작기 때문에, 상용화가 가능해진다면 상당히 가능성이 있다</p>

<p>물론 문제도 있다.
내구성(endurance): 데이터를 쓰고 지우고를 반복할 수 있는 횟수
강건성(robustness): 온도, 전압 등 외부 환경 변화에 노출돼도 정상적으로 동작하는 정도
차세대 기술들은 아직 이게 부족하다</p>

<p>하드웨어 가격은 제조과정 복잡도, 수율에 영향받는다
아직 차세대 메모리 기술들은 기존 메모리 기술 수준이 안된다</p>

<p>패키징에서는 메모리 공간을 확보하기 위해 어떤 노력을 하고 있는가?</p>

<p>상용화된 가장 유명한 패키징 방식은 2.5D다.
Pcb 위에 Interposer, 그 위에 로직칩, 메모리칩이 올라가 있다</p>

<p>Interposer는 금속 배선만 들어있는 칩이다.다른 칩들을 연결해주는 역할을 하는데, 배선 밀도가 굉장히 높고 parasitic capacitance도 적기 때문에, 인터포저를 쓰면 pcb 위에 바로 칩을 연결하는것보다 훨씬 높은 에너지 효율과 빠른 통신 속도를 얻을 수 있다</p>

<p>55페이지 보고 패키징 방식들 정리해놓기</p>

<p>칩을 싹 다 수직으로 쌓을 경우, 전력을 옆이 아닌 위 또는 아래에서 공급해야 한다. 근데 이건 층이 높아질수록 어려운 일이다.
또, 발생하는 열들이 빠져나가지 못해 칩이 뜨거워진다
그래서 전력공급, 열 방출을 위한 구조물을 만드는 데에 또 실리콘 면적을 할애해야 한다
그래서 아직 상용화가 안됐다</p>

<p>Pim
신경망 모델처럼 복잡한 대규모 연산을 수행할 때, 일부 연산을 메모리가 끝낸 후 연산장치에 보내주자는 거다</p>

<p>이러면 연산장치와 메모리 사이 데이터 액세스가 감소할 것이다
이렇게 해서 연산장치와 메모리가 연산을 분담하자는건데,
문제는 하나의 workload를 서로 독립적인 2개 workload로 나누는 것이 상당히 어렵다는 점이다.</p>

<p>Cpu 멀티코어에서 코어별로 일 분담하게 하기 어려운거랑 비슷한 이야기다.</p>

<p>그래서 차세대 하드웨어는 cpu gpu dram을 모두 합친 형태가 될 것이라고 석민구 교수님은 생각하고 있다
이정도는 돼야 장치간 데이터 액세스 시간 에너지를 확실하게 줄일 수 있을 것이다</p>

<p>신창환 교수, 반도체 기술:
전공정(front end process): 웨이퍼에 회로 형성
후공정(back end process): 패키징</p>

<p>전공정은 fab공정이라고도 한다.
전공정은 feol, beol공정으로 또 나뉜다
Feol: 웨이퍼 기판 위에 반도체 소자 형성
Beol: 반도체 소자 사이에 금속 배선 형성
Front end of line, back end of line</p>

<p>Stress engineering:
트랜지스터의 채널, 즉 source와 drain 영역 사이 공간에 존재하든 실리콘 원자들에 기계적 stress를 가하면 mobility가 증가한다?
그래서 SiGe를 쓰면 그냥 Si를 쓸 때보다 채널 속 실리콘 원자에 더 큰 stres가 가해져 hole의 mobility가 증가했다</p>

<p>HKMG: high k metal gate
45nm부터 적용된 기술이다
Gate, 웨이퍼 사이 SiO2층을 점점 더 얇게 만들다보니, 전류가 계속 새는 문제가 생겼다.</p>

<p>물리적으로는 얇고, 전기적으로는 누설전류가 없는 얇은 절연막을 어떻게 만들 수 있을까?</p>

<p>결과적으로, SiO2보다 유전상수(dielectric constant, k)가 더 큰 high-k dielectric material인 HfO2를 절연막에 쓰게 됐다.</p>

<p>최근에는 란타넘 기반 산화물도 절연막 소재로 연구되고 있다</p>

<p>인텔이 세계 최초로 high k metal gate기술을 도입했고, 거의 모든 제조사가 32나노부터 기 기술을 도입했다</p>

<p>High k 유전체 절연막과 함께, 게이트 소재도 폴리실리콘에서 metal로 대체했다
메탈은 열에 약하기 때문에, gate를 soure, drain 이후에 생성하는 gate last 방식이 새롭게 적용됐다
그 전에는 gate first 방식이었다
현재는 대부분의 제조사가 gate last 방식을 쓰고 있다</p>

<p>반도체 기술이 계속 고도화되고 있지만, supply voltage를 낮추는건 어려운 일이다.</p>

<p>20년 전 90나노에서 스던 전압이 1.2볼트, 3나노에서는 0.65볼트를 쓰고 있다. 얼마 못내려간거다. 왜 supply voltage는 못 내리고 있을까?
-&gt;볼츠만 한계(boltzmann’s tyranny)라고 부른다
이걸 바꾸기 위한 노력, 즉 더 낮은 Vgs로도 더 큰 전류를 얻기 위한 노력이 계속되고 있다</p>

<p>솔리다임: 인텔 낸드사업부 하이닉스가 인수한거</p>

<p>첨단 낸드 생산에 쓰이는 HARC(high aspect ratio contact)장비: 가로 세로 비율이 아주 큰 구멍을 만드는 식각 장비</p>

<p>Saqp: self aligned quadruple patterning,
초미세 패턴을 한번에 만들 수 있는 기술이 여의치 않을때, 기존 패터닝 기술을 여러번 써서 초미세 패턴을 구현하는 방식</p>

<p>고난이도 식각 공정을 위해서는 새로운 불화탄화수소(hydrofluorocarbon, CxHyFz) 계열 가스를 개발할 필요가 있다.</p>

<p>신호 전달 속도를 올리기 위해 Mo(몰리브덴)을 많이 쓸 것이다
메모리 칩의 신뢰성을 올리기 위해 중수소(deuterium, D2)도 많이 쓸 것이다</p>

<p>중국은 전세계 형석(Calcium Fluoride, CaF2) 채취량의 57%를 차지하고 있다.
중국은 몰리브덴 원석 채취량의 56%를 차지하고 잇다.
그래서 중국이 반도체 공급망을 흔들 우려가 있다.</p>

<p>인도는 전세계 생산의 64%를 담당하고 있다.
그래서 인도가 낸드플래시 메모리 공급망의 주요 국가가 될 가능성이 있다</p>

<p>D램 메모리 반도체의 혁신 방향은:
3D구조를 도입한 적층, 메모리 셀 용량 극대화, 초미세 패턴 구현</p>

<p>D램이 3D구조로 넘어간다면, Si, SiGe 이중층(bilayer) 구조를 여러 단으로 쌓는 데에 필요한 사수소화저마늄(Germanium Tetrahydride, GeH4) 가스가 중요해질 것이다.</p>

<p>메모리 셀 용량을 높이는 과정에서 negative capacitance를 활용할 수 있는 Zr, Hf 사용량도 더 많아질 예정이다.</p>

<p>D램 공정에도 초미세패턴이 중요해지고 있어 EUV 공정을 사용하는 추세이고, 공정에 필요한 원재료에 대한 의존도가 높아지고 있다.</p>

<p>중국은 전세계 저마늄(Ge) 원석 채취량의 65%를 차지하고 있기에, 또 반도체 공급망 혼란을 야기할 가능성이 있다.</p>

<p>지르코늄, 하프늄을 분리하는 공정 및 공급체게를 장악한 나라는 러시아, 캐나다다.
얘네 때문에 공급망 문제가 생길수도 있다.</p>

<p>EUV용 blank mask, quartz, 포토레지스트는 일본이 꽉 잡고있다.</p>

<p>첨단 로직반도체는 GAAFET 등 기술과 함께 3D반도체 소자 구조로 넘어가고 있다.
로직반도체에서는 heterogeneous integration(제조사, 기능, 규격 등이 다른 부품을 조립해 하나의 반도체 칩을 만드는 기술), 첨단 패키징 기술 등이 주목받고 있다.</p>

<p>그래서, 복잡한 3차원 구조를 구현하는데에 필요한 특수식각가스 GeH4, 몰리브덴, EUV용 마스크, 포토레지스트 등이 중요해지고 있다.</p>

<p>그래서 D램과 유사한 공급망 문제가 로직 반도체에서도 발생할 수 있다.</p>

<p>airliquid: 프랑스 특수가스 회사</p>

<p>권석준 교수 차세대 반도체 기술의 핵심:</p>

<p>AI accelerator: GPU, TPU, NPU 경쟁중</p>

<p>메모리: HBM-PIM(HBM 안에 로직코어 넣어서 PIM), GDDR(GPU 전용 DRAM), Word line 수를 극대화하기 위한 다양한 3D NAND Flash 구조</p>

<p>소자: 지금은 FinFET이 DRAM, 로직반도체에서 주로 쓰인다.
앞으로는 GAAFET, MBCFET, CFET(Complementary FET, NMOS랑 PMOS를 수직으로 붙여 면적 최소화한 구조)</p>

<p>센서: multi-band 또는 hyperspectral 이미지 센서, 오감을 모방하는 멀티모달 센서</p>

<p>과거에는 설계, 전공정에 비해 패키징, 테스트 등 후공정에 대한 관심이 부족했는데,
반도체 소자 구조 고도화와 전공정 미세화가 한계에 이르면서 후공정 산업에도 관심이 많아지고 있다.</p>

<p>CoWoS(Chip on Wafer on Substrate), 이종 집적, 다중 대역 분광학을 이용한 첨단 계측 및 품질검사 등이 후공정의 혁신을 주도할거다.</p>

<p>최근, 첨단 파운드리 업계에서는 디자인하우스의 역할도 주목받고 있다.
칩 설계를 완료하고 생산하기 전에 설계 의도를 구현할 최적의 공정 조합을 제공함으로써 팹리스 기업에 많은 도움이 되기 때문이다.</p>

<p>더불어, 설계와 공정의 연결고리이니 설계-기술 공동 최적화(design-technology co-optimization,PRCO, 반도체 개발 초기 단계부터 설계와 공정의 호환성을 고려해 설계에서 발생하는 문제를 최소화하고 공정 조합을 최적화하는 기법)도 앞으로 많이 중요해질거다.</p>

<p>소재: 제조기술이 EUV로 넘어가면서, 기존에는 화학 증폭형 레지스트(Chemically amplified resist, CAR)을 썼는데, 이제는 CAR의 한계를 보완한 비화학 증폭형 레지스트(non-CAR)가 논의되고 있다.
이게 의미하는 것은, 유기물 기반 포토레지스트보다 무기물 또는 유/무기물 복합체에 기반한 첨단 소재가 더 중요해질 것이라는 거다.</p>

<p>장기적으로는, 노광을 대체할 방식을 찾고 있다.
고속 전자빔(High-energy electron beam) 노광, 2차원 반도체 기반의 자기 조립(2D semiconductor self-assembly) 등이 후보다.</p>

<p>물리학과에서 연구하는 저차원(low-dimensional)물질, 위상 절연체(topological insulator), 준입자(quasi-particle)을 비롯한 비전자(non-electron) 신호 전달 체계에 대한 연구가 진행되고 있다.</p>

<p>언제까지 전자를 쓸 수 있을 것인가에 대해 부정적인 견해가 많이 제기되고 있어서 그렇다.
전자는 아주 작긴 하지만 질량이 있고,
무엇보다도 전하를 가지기 때문에 매우 작은 스케일에서는 신호 손실과 전기 저항의 영향이 커지기 때문이다.</p>

<p>그래서, 전자와 달리 정지질량이 없으며 저항이 통제되는 광자(photon), 플라스몬(plasmon), 포논(phonon), 엑시톤(exiton), 스핀(spin), 스커미온(skyrmion), 폴라론(polaron), 폴라리톤(polariton) 등 다양한 신호 전달 매체로 쓸 수 있는 준입자들에 대한 기초과학 연구도 앞으로 계속 할거다</p>

<p>구글의 Sycamore, IBM의 Kookaburra: 양자컴퓨터 전용 반도체 프로세서</p>

<p>AI시대, 한국 반도체 산업 전략에 대한 토론 (전동석, 석민구, 신창환, 권석준):</p>

<p>지금은 인공지능 한번 학습시키는데에 전력이 진짜진짜 많이 든다. 즉, 전기 비용이 정말 많이 든다.더 효율적인 칩으로 전력을 아낄 필요가 있다.</p>

<p>PIM 만드는데에 어려움은 없는가?
로직과 메모리를 병합하는 기술이 상용화되려면, 3차원집적과 패키징에서 풀어야 할 문제가 많다.</p>

	</div>
</article>
		</div>
	</div>
  </body>
</html>