Timing Analyzer report for UART_FPGA
Thu Sep 18 22:29:16 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; UART_FPGA                                               ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 192.27 MHz ; 192.27 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.201 ; -358.932           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -188.296                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.201 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[4]                                                                       ; clk          ; clk         ; 1.000        ; -0.480     ; 4.722      ;
; -4.177 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[6]                                                                       ; clk          ; clk         ; 1.000        ; -0.480     ; 4.698      ;
; -4.174 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[1]                                                                       ; clk          ; clk         ; 1.000        ; -0.480     ; 4.695      ;
; -4.149 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[2]                                                                       ; clk          ; clk         ; 1.000        ; -0.480     ; 4.670      ;
; -4.140 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[5]                                                                       ; clk          ; clk         ; 1.000        ; -0.480     ; 4.661      ;
; -4.135 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[3]                                                                       ; clk          ; clk         ; 1.000        ; -0.480     ; 4.656      ;
; -4.111 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[7]                                                                       ; clk          ; clk         ; 1.000        ; -0.480     ; 4.632      ;
; -4.105 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[0]                                                                       ; clk          ; clk         ; 1.000        ; -0.480     ; 4.626      ;
; -4.103 ; read_ptr[1]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 5.023      ;
; -4.044 ; read_ptr[0]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.964      ;
; -4.008 ; read_ptr[1]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.928      ;
; -4.008 ; read_ptr[1]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.928      ;
; -4.008 ; read_ptr[1]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.928      ;
; -4.008 ; read_ptr[1]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.928      ;
; -4.008 ; read_ptr[1]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.928      ;
; -3.949 ; read_ptr[0]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.869      ;
; -3.949 ; read_ptr[0]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.869      ;
; -3.949 ; read_ptr[0]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.869      ;
; -3.949 ; read_ptr[0]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.869      ;
; -3.949 ; read_ptr[0]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.869      ;
; -3.940 ; read_ptr[1]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.313      ; 5.301      ;
; -3.932 ; read_ptr[3]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.852      ;
; -3.881 ; read_ptr[0]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.313      ; 5.242      ;
; -3.876 ; read_ptr[1]                                                                            ; buffer~2                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.796      ;
; -3.876 ; read_ptr[1]                                                                            ; buffer~3                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.796      ;
; -3.876 ; read_ptr[1]                                                                            ; buffer~4                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.796      ;
; -3.876 ; read_ptr[1]                                                                            ; buffer~5                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.796      ;
; -3.876 ; read_ptr[1]                                                                            ; buffer~6                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.796      ;
; -3.876 ; read_ptr[1]                                                                            ; buffer~7                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.796      ;
; -3.876 ; read_ptr[1]                                                                            ; buffer~8                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.796      ;
; -3.876 ; read_ptr[1]                                                                            ; buffer~1                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.796      ;
; -3.858 ; read_ptr[2]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.778      ;
; -3.837 ; read_ptr[3]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.757      ;
; -3.837 ; read_ptr[3]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.757      ;
; -3.837 ; read_ptr[3]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.757      ;
; -3.837 ; read_ptr[3]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.757      ;
; -3.837 ; read_ptr[3]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.757      ;
; -3.829 ; write_ptr[0]                                                                           ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.749      ;
; -3.827 ; write_ptr[1]                                                                           ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.747      ;
; -3.817 ; read_ptr[0]                                                                            ; buffer~2                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.737      ;
; -3.817 ; read_ptr[0]                                                                            ; buffer~3                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.737      ;
; -3.817 ; read_ptr[0]                                                                            ; buffer~4                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.737      ;
; -3.817 ; read_ptr[0]                                                                            ; buffer~5                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.737      ;
; -3.817 ; read_ptr[0]                                                                            ; buffer~6                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.737      ;
; -3.817 ; read_ptr[0]                                                                            ; buffer~7                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.737      ;
; -3.817 ; read_ptr[0]                                                                            ; buffer~8                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.737      ;
; -3.817 ; read_ptr[0]                                                                            ; buffer~1                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 4.737      ;
; -3.769 ; read_ptr[3]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.313      ; 5.130      ;
; -3.763 ; read_ptr[2]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.683      ;
; -3.763 ; read_ptr[2]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.683      ;
; -3.763 ; read_ptr[2]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.683      ;
; -3.763 ; read_ptr[2]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.683      ;
; -3.763 ; read_ptr[2]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.683      ;
; -3.748 ; read_ptr[4]                                                                            ; buffer~2                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.667      ;
; -3.748 ; read_ptr[4]                                                                            ; buffer~3                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.667      ;
; -3.748 ; read_ptr[4]                                                                            ; buffer~4                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.667      ;
; -3.748 ; read_ptr[4]                                                                            ; buffer~5                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.667      ;
; -3.748 ; read_ptr[4]                                                                            ; buffer~6                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.667      ;
; -3.748 ; read_ptr[4]                                                                            ; buffer~7                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.667      ;
; -3.748 ; read_ptr[4]                                                                            ; buffer~8                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.667      ;
; -3.748 ; read_ptr[4]                                                                            ; buffer~1                                                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.667      ;
; -3.734 ; write_ptr[0]                                                                           ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.654      ;
; -3.734 ; write_ptr[0]                                                                           ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.654      ;
; -3.734 ; write_ptr[0]                                                                           ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.654      ;
; -3.734 ; write_ptr[0]                                                                           ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.654      ;
; -3.734 ; write_ptr[0]                                                                           ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.654      ;
; -3.732 ; write_ptr[1]                                                                           ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.732 ; write_ptr[1]                                                                           ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.732 ; write_ptr[1]                                                                           ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.732 ; write_ptr[1]                                                                           ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.732 ; write_ptr[1]                                                                           ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.695 ; read_ptr[2]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.313      ; 5.056      ;
; -3.677 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|state.STATE_DATA                                            ; clk          ; clk         ; 1.000        ; -0.079     ; 4.599      ;
; -3.666 ; write_ptr[0]                                                                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.313      ; 5.027      ;
; -3.664 ; write_ptr[1]                                                                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.313      ; 5.025      ;
; -3.657 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[0]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.579      ;
; -3.657 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[1]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.579      ;
; -3.657 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[2]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.579      ;
; -3.657 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[3]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.579      ;
; -3.657 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[4]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.579      ;
; -3.657 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[5]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.579      ;
; -3.657 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[6]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.579      ;
; -3.648 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|state.STATE_DATA                                            ; clk          ; clk         ; 1.000        ; -0.079     ; 4.570      ;
; -3.628 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[0]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.550      ;
; -3.628 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[1]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.550      ;
; -3.628 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[2]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.550      ;
; -3.628 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[3]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.550      ;
; -3.628 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[4]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.550      ;
; -3.628 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[5]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.550      ;
; -3.628 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[6]                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.550      ;
; -3.620 ; read_ptr[4]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.082     ; 4.539      ;
; -3.615 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|bit_index[1]                                                ; clk          ; clk         ; 1.000        ; -0.079     ; 4.537      ;
; -3.586 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|bit_index[1]                                                ; clk          ; clk         ; 1.000        ; -0.079     ; 4.508      ;
; -3.533 ; uart_rx:uart_rx_inst|counter[11]                                                       ; uart_rx:uart_rx_inst|bit_index[1]                                                ; clk          ; clk         ; 1.000        ; -0.082     ; 4.452      ;
; -3.531 ; write_ptr[2]                                                                           ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.451      ;
; -3.525 ; read_ptr[4]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.444      ;
; -3.525 ; read_ptr[4]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.444      ;
; -3.525 ; read_ptr[4]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.444      ;
; -3.525 ; read_ptr[4]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.444      ;
; -3.525 ; read_ptr[4]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.444      ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; read_ptr[4]                            ; read_ptr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|tx_shift[7]       ; uart_tx:uart_tx_inst|tx_shift[7]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|rx_shift[1]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_shift[2]       ; uart_rx:uart_rx_inst|rx_shift[2]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_shift[3]       ; uart_rx:uart_rx_inst|rx_shift[3]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_shift[4]       ; uart_rx:uart_rx_inst|rx_shift[4]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_shift[5]       ; uart_rx:uart_rx_inst|rx_shift[5]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_shift[6]       ; uart_rx:uart_rx_inst|rx_shift[6]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_shift[7]       ; uart_rx:uart_rx_inst|rx_shift[7]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_shift[0]       ; uart_rx:uart_rx_inst|rx_shift[0]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.STATE_IDLE  ; uart_tx:uart_tx_inst|state.STATE_IDLE                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.STATE_START ; uart_tx:uart_tx_inst|state.STATE_START                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.STATE_STOP  ; uart_tx:uart_tx_inst|state.STATE_STOP                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|bit_index[0]      ; uart_tx:uart_tx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|bit_index[3]      ; uart_tx:uart_tx_inst|bit_index[3]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|bit_index[1]      ; uart_tx:uart_tx_inst|bit_index[1]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; read_ptr[2]                            ; read_ptr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; read_ptr[1]                            ; read_ptr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; read_ptr[0]                            ; read_ptr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|valid             ; uart_rx:uart_rx_inst|valid                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|state.DATA        ; uart_rx:uart_rx_inst|state.DATA                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|counter[8]        ; uart_rx:uart_rx_inst|counter[8]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|counter[9]        ; uart_rx:uart_rx_inst|counter[9]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|counter[10]       ; uart_rx:uart_rx_inst|counter[10]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|counter[11]       ; uart_rx:uart_rx_inst|counter[11]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|counter[12]       ; uart_rx:uart_rx_inst|counter[12]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|bit_index[1]      ; uart_rx:uart_rx_inst|bit_index[1]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|bit_index[3]      ; uart_rx:uart_rx_inst|bit_index[3]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|state.START       ; uart_rx:uart_rx_inst|state.START                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_inst|state.STOP        ; uart_rx:uart_rx_inst|state.STOP                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.456 ; write_ptr[4]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.183      ;
; 0.476 ; write_ptr[3]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.203      ;
; 0.501 ; uart_tx:uart_tx_inst|tx_shift[1]       ; uart_tx:uart_tx_inst|tx_shift[0]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart_tx:uart_tx_inst|tx_shift[2]       ; uart_tx:uart_tx_inst|tx_shift[1]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart_tx:uart_tx_inst|tx_shift[7]       ; uart_tx:uart_tx_inst|tx_shift[6]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.503 ; uart_tx:uart_tx_inst|tx_shift[4]       ; uart_tx:uart_tx_inst|tx_shift[3]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.510 ; write_ptr[2]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.237      ;
; 0.527 ; uart_rx:uart_rx_inst|data_out[1]       ; buffer_rtl_0_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.551 ; uart_rx:uart_rx_inst|state.DATA        ; uart_rx:uart_rx_inst|valid                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.844      ;
; 0.613 ; write_ptr[1]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.340      ;
; 0.658 ; read_ptr[4]                            ; buffer_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.952      ;
; 0.698 ; buffer_rtl_0_bypass[13]                ; tx_data[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; buffer_rtl_0_bypass[17]                ; tx_data[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; buffer_rtl_0_bypass[16]                ; tx_data[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; buffer_rtl_0_bypass[15]                ; tx_data[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; buffer_rtl_0_bypass[14]                ; tx_data[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; buffer_rtl_0_bypass[11]                ; tx_data[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.703 ; uart_tx:uart_tx_inst|bit_index[3]      ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.574      ; 1.489      ;
; 0.723 ; uart_tx:uart_tx_inst|state.STATE_DATA  ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.574      ; 1.509      ;
; 0.723 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[1]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.016      ;
; 0.725 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[3]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.018      ;
; 0.728 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[2]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.021      ;
; 0.741 ; uart_tx:uart_tx_inst|tx_shift[3]       ; uart_tx:uart_tx_inst|tx_shift[2]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.744 ; uart_tx:uart_tx_inst|tx_shift[5]       ; uart_tx:uart_tx_inst|tx_shift[4]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; uart_tx:uart_tx_inst|tx_shift[6]       ; uart_tx:uart_tx_inst|tx_shift[5]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; uart_tx:uart_tx_inst|baud_counter[11]  ; uart_tx:uart_tx_inst|baud_counter[11]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; uart_tx:uart_tx_inst|baud_counter[4]   ; uart_tx:uart_tx_inst|baud_counter[4]                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; uart_tx:uart_tx_inst|baud_counter[9]   ; uart_tx:uart_tx_inst|baud_counter[9]                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; uart_tx:uart_tx_inst|baud_counter[7]   ; uart_tx:uart_tx_inst|baud_counter[7]                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx_inst|baud_counter[10]  ; uart_tx:uart_tx_inst|baud_counter[10]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx_inst|baud_counter[12]  ; uart_tx:uart_tx_inst|baud_counter[12]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.749 ; uart_tx:uart_tx_inst|baud_counter[6]   ; uart_tx:uart_tx_inst|baud_counter[6]                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.758 ; uart_tx:uart_tx_inst|state.STATE_DATA  ; uart_tx:uart_tx_inst|bit_index[3]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.051      ;
; 0.763 ; uart_tx:uart_tx_inst|baud_counter[2]   ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.766 ; uart_tx:uart_tx_inst|baud_counter[8]   ; uart_tx:uart_tx_inst|baud_counter[8]                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; uart_rx:uart_rx_inst|data_out[6]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.485      ; 1.509      ;
; 0.772 ; write_ptr[1]                           ; write_ptr[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.780 ; uart_tx:uart_tx_inst|bit_index[0]      ; uart_tx:uart_tx_inst|bit_index[1]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.073      ;
; 0.787 ; uart_tx:uart_tx_inst|baud_counter[0]   ; uart_tx:uart_tx_inst|baud_counter[0]                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.793 ; write_ptr[3]                           ; write_ptr[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.086      ;
; 0.797 ; write_ptr[0]                           ; write_ptr[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.803 ; uart_tx:uart_tx_inst|bit_index[1]      ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.574      ; 1.589      ;
; 0.808 ; uart_rx:uart_rx_inst|data_out[7]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.485      ; 1.547      ;
; 0.808 ; uart_tx:uart_tx_inst|state.STATE_STOP  ; uart_tx:uart_tx_inst|state.STATE_DATA                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.101      ;
; 0.811 ; uart_tx:uart_tx_inst|bit_index[0]      ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.574      ; 1.597      ;
; 0.812 ; uart_rx:uart_rx_inst|data_out[5]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.485      ; 1.551      ;
; 0.821 ; uart_rx:uart_rx_inst|data_out[0]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.485      ; 1.560      ;
; 0.823 ; uart_rx:uart_rx_inst|data_out[2]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.485      ; 1.562      ;
; 0.823 ; uart_rx:uart_rx_inst|data_out[4]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.485      ; 1.562      ;
; 0.823 ; uart_tx:uart_tx_inst|state.STATE_START ; uart_tx:uart_tx_inst|state.STATE_DATA                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.116      ;
; 0.823 ; uart_tx:uart_tx_inst|state.STATE_START ; uart_tx:uart_tx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.116      ;
; 0.829 ; uart_rx:uart_rx_inst|data_out[1]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.485      ; 1.568      ;
; 0.837 ; uart_tx:uart_tx_inst|state.STATE_IDLE  ; uart_tx:uart_tx_inst|tx_shift[7]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.130      ;
; 0.838 ; uart_tx:uart_tx_inst|tx_shift[0]       ; uart_tx:uart_tx_inst|tx                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.131      ;
; 0.849 ; read_ptr[4]                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.474      ; 1.577      ;
; 0.849 ; uart_tx:uart_tx_inst|state.STATE_STOP  ; uart_tx:uart_tx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.142      ;
; 0.865 ; uart_tx:uart_tx_inst|state.STATE_IDLE  ; uart_tx:uart_tx_inst|tx                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.158      ;
; 0.866 ; read_ptr[0]                            ; read_ptr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.159      ;
; 0.867 ; read_ptr[0]                            ; read_ptr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.160      ;
; 0.882 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|data_out[1]                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.175      ;
; 0.882 ; read_ptr[0]                            ; buffer_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.530      ; 1.624      ;
; 0.885 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[4]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.178      ;
; 0.887 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[5]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.180      ;
; 0.890 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[7]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.183      ;
; 0.892 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[0]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.185      ;
; 0.893 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[6]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.186      ;
; 0.939 ; uart_tx:uart_tx_inst|baud_counter[1]   ; uart_tx:uart_tx_inst|baud_counter[1]                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.939 ; uart_tx:uart_tx_inst|baud_counter[3]   ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 209.25 MHz ; 209.25 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.779 ; -330.409          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -188.296                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.779 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[4]                                                                       ; clk          ; clk         ; 1.000        ; -0.422     ; 4.359      ;
; -3.753 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[6]                                                                       ; clk          ; clk         ; 1.000        ; -0.422     ; 4.333      ;
; -3.751 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[1]                                                                       ; clk          ; clk         ; 1.000        ; -0.422     ; 4.331      ;
; -3.731 ; read_ptr[1]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.660      ;
; -3.724 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[2]                                                                       ; clk          ; clk         ; 1.000        ; -0.422     ; 4.304      ;
; -3.717 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[5]                                                                       ; clk          ; clk         ; 1.000        ; -0.422     ; 4.297      ;
; -3.715 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[3]                                                                       ; clk          ; clk         ; 1.000        ; -0.422     ; 4.295      ;
; -3.690 ; read_ptr[0]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.619      ;
; -3.688 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[7]                                                                       ; clk          ; clk         ; 1.000        ; -0.422     ; 4.268      ;
; -3.683 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[0]                                                                       ; clk          ; clk         ; 1.000        ; -0.422     ; 4.263      ;
; -3.639 ; read_ptr[1]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.568      ;
; -3.639 ; read_ptr[1]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.568      ;
; -3.639 ; read_ptr[1]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.568      ;
; -3.639 ; read_ptr[1]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.568      ;
; -3.639 ; read_ptr[1]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.568      ;
; -3.607 ; read_ptr[1]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.276      ; 4.922      ;
; -3.598 ; read_ptr[0]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.527      ;
; -3.598 ; read_ptr[0]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.527      ;
; -3.598 ; read_ptr[0]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.527      ;
; -3.598 ; read_ptr[0]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.527      ;
; -3.598 ; read_ptr[0]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.527      ;
; -3.581 ; read_ptr[3]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.510      ;
; -3.566 ; read_ptr[0]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.276      ; 4.881      ;
; -3.527 ; read_ptr[1]                                                                            ; buffer~2                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.456      ;
; -3.527 ; read_ptr[1]                                                                            ; buffer~3                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.456      ;
; -3.527 ; read_ptr[1]                                                                            ; buffer~4                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.456      ;
; -3.527 ; read_ptr[1]                                                                            ; buffer~5                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.456      ;
; -3.527 ; read_ptr[1]                                                                            ; buffer~6                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.456      ;
; -3.527 ; read_ptr[1]                                                                            ; buffer~7                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.456      ;
; -3.527 ; read_ptr[1]                                                                            ; buffer~8                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.456      ;
; -3.527 ; read_ptr[1]                                                                            ; buffer~1                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.456      ;
; -3.513 ; read_ptr[2]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.495 ; write_ptr[0]                                                                           ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.424      ;
; -3.491 ; write_ptr[1]                                                                           ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.420      ;
; -3.489 ; read_ptr[3]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.418      ;
; -3.489 ; read_ptr[3]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.418      ;
; -3.489 ; read_ptr[3]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.418      ;
; -3.489 ; read_ptr[3]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.418      ;
; -3.489 ; read_ptr[3]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.418      ;
; -3.472 ; read_ptr[0]                                                                            ; buffer~2                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.472 ; read_ptr[0]                                                                            ; buffer~3                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.472 ; read_ptr[0]                                                                            ; buffer~4                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.472 ; read_ptr[0]                                                                            ; buffer~5                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.472 ; read_ptr[0]                                                                            ; buffer~6                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.472 ; read_ptr[0]                                                                            ; buffer~7                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.472 ; read_ptr[0]                                                                            ; buffer~8                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.472 ; read_ptr[0]                                                                            ; buffer~1                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.457 ; read_ptr[3]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.276      ; 4.772      ;
; -3.432 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|state.STATE_DATA                                            ; clk          ; clk         ; 1.000        ; -0.070     ; 4.364      ;
; -3.430 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[0]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.362      ;
; -3.430 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[1]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.362      ;
; -3.430 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[2]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.362      ;
; -3.430 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[3]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.362      ;
; -3.430 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[4]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.362      ;
; -3.430 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[5]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.362      ;
; -3.430 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[6]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.362      ;
; -3.421 ; read_ptr[2]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.350      ;
; -3.421 ; read_ptr[2]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.350      ;
; -3.421 ; read_ptr[2]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.350      ;
; -3.421 ; read_ptr[2]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.350      ;
; -3.421 ; read_ptr[2]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.350      ;
; -3.408 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|state.STATE_DATA                                            ; clk          ; clk         ; 1.000        ; -0.070     ; 4.340      ;
; -3.406 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[0]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.338      ;
; -3.406 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[1]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.338      ;
; -3.406 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[2]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.338      ;
; -3.406 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[3]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.338      ;
; -3.406 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[4]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.338      ;
; -3.406 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[5]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.338      ;
; -3.406 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[6]                                                 ; clk          ; clk         ; 1.000        ; -0.070     ; 4.338      ;
; -3.403 ; write_ptr[0]                                                                           ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.332      ;
; -3.403 ; write_ptr[0]                                                                           ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.332      ;
; -3.403 ; write_ptr[0]                                                                           ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.332      ;
; -3.403 ; write_ptr[0]                                                                           ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.332      ;
; -3.403 ; write_ptr[0]                                                                           ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.332      ;
; -3.402 ; read_ptr[4]                                                                            ; buffer~2                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.331      ;
; -3.402 ; read_ptr[4]                                                                            ; buffer~3                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.331      ;
; -3.402 ; read_ptr[4]                                                                            ; buffer~4                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.331      ;
; -3.402 ; read_ptr[4]                                                                            ; buffer~5                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.331      ;
; -3.402 ; read_ptr[4]                                                                            ; buffer~6                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.331      ;
; -3.402 ; read_ptr[4]                                                                            ; buffer~7                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.331      ;
; -3.402 ; read_ptr[4]                                                                            ; buffer~8                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.331      ;
; -3.402 ; read_ptr[4]                                                                            ; buffer~1                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.331      ;
; -3.399 ; write_ptr[1]                                                                           ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.328      ;
; -3.399 ; write_ptr[1]                                                                           ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.328      ;
; -3.399 ; write_ptr[1]                                                                           ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.328      ;
; -3.399 ; write_ptr[1]                                                                           ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.328      ;
; -3.399 ; write_ptr[1]                                                                           ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.328      ;
; -3.389 ; read_ptr[2]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.276      ; 4.704      ;
; -3.382 ; read_ptr[4]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.311      ;
; -3.371 ; write_ptr[0]                                                                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.276      ; 4.686      ;
; -3.367 ; write_ptr[1]                                                                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.276      ; 4.682      ;
; -3.358 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|bit_index[1]                                                ; clk          ; clk         ; 1.000        ; -0.070     ; 4.290      ;
; -3.334 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|bit_index[1]                                                ; clk          ; clk         ; 1.000        ; -0.070     ; 4.266      ;
; -3.290 ; read_ptr[4]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; read_ptr[4]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; read_ptr[4]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; read_ptr[4]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; read_ptr[4]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.282 ; uart_rx:uart_rx_inst|counter[11]                                                       ; uart_rx:uart_rx_inst|bit_index[1]                                                ; clk          ; clk         ; 1.000        ; -0.075     ; 4.209      ;
; -3.276 ; read_ptr[3]                                                                            ; read_ptr[3]                                                                      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.205      ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|rx_shift[1]                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_shift[2]       ; uart_rx:uart_rx_inst|rx_shift[2]                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_shift[3]       ; uart_rx:uart_rx_inst|rx_shift[3]                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_shift[4]       ; uart_rx:uart_rx_inst|rx_shift[4]                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_shift[5]       ; uart_rx:uart_rx_inst|rx_shift[5]                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_shift[6]       ; uart_rx:uart_rx_inst|rx_shift[6]                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_shift[7]       ; uart_rx:uart_rx_inst|rx_shift[7]                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_shift[0]       ; uart_rx:uart_rx_inst|rx_shift[0]                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; read_ptr[2]                            ; read_ptr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; read_ptr[1]                            ; read_ptr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; read_ptr[0]                            ; read_ptr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|counter[9]        ; uart_rx:uart_rx_inst|counter[9]                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|counter[10]       ; uart_rx:uart_rx_inst|counter[10]                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|counter[11]       ; uart_rx:uart_rx_inst|counter[11]                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|bit_index[1]      ; uart_rx:uart_rx_inst|bit_index[1]                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|bit_index[3]      ; uart_rx:uart_rx_inst|bit_index[3]                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|state.START       ; uart_rx:uart_rx_inst|state.START                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|tx_shift[7]       ; uart_tx:uart_tx_inst|tx_shift[7]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|state.STATE_IDLE  ; uart_tx:uart_tx_inst|state.STATE_IDLE                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|state.STATE_START ; uart_tx:uart_tx_inst|state.STATE_START                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|state.STATE_STOP  ; uart_tx:uart_tx_inst|state.STATE_STOP                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|bit_index[0]      ; uart_tx:uart_tx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|bit_index[3]      ; uart_tx:uart_tx_inst|bit_index[3]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|bit_index[1]      ; uart_tx:uart_tx_inst|bit_index[1]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; read_ptr[4]                            ; read_ptr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|valid             ; uart_rx:uart_rx_inst|valid                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|state.DATA        ; uart_rx:uart_rx_inst|state.DATA                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|counter[8]        ; uart_rx:uart_rx_inst|counter[8]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|counter[12]       ; uart_rx:uart_rx_inst|counter[12]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|state.STOP        ; uart_rx:uart_rx_inst|state.STOP                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.430 ; write_ptr[4]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.418      ; 1.078      ;
; 0.449 ; write_ptr[3]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.418      ; 1.097      ;
; 0.471 ; uart_tx:uart_tx_inst|tx_shift[1]       ; uart_tx:uart_tx_inst|tx_shift[0]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; uart_tx:uart_tx_inst|tx_shift[2]       ; uart_tx:uart_tx_inst|tx_shift[1]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; uart_tx:uart_tx_inst|tx_shift[7]       ; uart_tx:uart_tx_inst|tx_shift[6]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; uart_tx:uart_tx_inst|tx_shift[4]       ; uart_tx:uart_tx_inst|tx_shift[3]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.480 ; write_ptr[2]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.418      ; 1.128      ;
; 0.491 ; uart_rx:uart_rx_inst|data_out[1]       ; buffer_rtl_0_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.758      ;
; 0.519 ; uart_rx:uart_rx_inst|state.DATA        ; uart_rx:uart_rx_inst|valid                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.786      ;
; 0.560 ; write_ptr[1]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.418      ; 1.208      ;
; 0.611 ; read_ptr[4]                            ; buffer_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.878      ;
; 0.636 ; uart_tx:uart_tx_inst|bit_index[3]      ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.370      ;
; 0.644 ; buffer_rtl_0_bypass[13]                ; tx_data[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.912      ;
; 0.645 ; buffer_rtl_0_bypass[17]                ; tx_data[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.645 ; buffer_rtl_0_bypass[15]                ; tx_data[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.645 ; buffer_rtl_0_bypass[14]                ; tx_data[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.646 ; buffer_rtl_0_bypass[16]                ; tx_data[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.647 ; buffer_rtl_0_bypass[11]                ; tx_data[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.915      ;
; 0.665 ; uart_tx:uart_tx_inst|state.STATE_DATA  ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.399      ;
; 0.672 ; uart_tx:uart_tx_inst|state.STATE_DATA  ; uart_tx:uart_tx_inst|bit_index[3]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.939      ;
; 0.681 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[1]                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.949      ;
; 0.683 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[3]                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.686 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[2]                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.689 ; uart_tx:uart_tx_inst|tx_shift[3]       ; uart_tx:uart_tx_inst|tx_shift[2]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.694 ; uart_tx:uart_tx_inst|tx_shift[5]       ; uart_tx:uart_tx_inst|tx_shift[4]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; uart_tx:uart_tx_inst|tx_shift[6]       ; uart_tx:uart_tx_inst|tx_shift[5]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; uart_tx:uart_tx_inst|baud_counter[4]   ; uart_tx:uart_tx_inst|baud_counter[4]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; uart_tx:uart_tx_inst|baud_counter[9]   ; uart_tx:uart_tx_inst|baud_counter[9]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; uart_tx:uart_tx_inst|baud_counter[10]  ; uart_tx:uart_tx_inst|baud_counter[10]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; uart_tx:uart_tx_inst|baud_counter[11]  ; uart_tx:uart_tx_inst|baud_counter[11]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; uart_tx:uart_tx_inst|baud_counter[12]  ; uart_tx:uart_tx_inst|baud_counter[12]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; uart_tx:uart_tx_inst|baud_counter[7]   ; uart_tx:uart_tx_inst|baud_counter[7]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.699 ; uart_tx:uart_tx_inst|baud_counter[6]   ; uart_tx:uart_tx_inst|baud_counter[6]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.708 ; uart_tx:uart_tx_inst|baud_counter[2]   ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.713 ; uart_tx:uart_tx_inst|baud_counter[8]   ; uart_tx:uart_tx_inst|baud_counter[8]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.716 ; uart_rx:uart_rx_inst|data_out[6]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.372      ;
; 0.717 ; write_ptr[1]                           ; write_ptr[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.735 ; uart_tx:uart_tx_inst|baud_counter[0]   ; uart_tx:uart_tx_inst|baud_counter[0]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.735 ; uart_tx:uart_tx_inst|bit_index[0]      ; uart_tx:uart_tx_inst|bit_index[1]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.736 ; write_ptr[3]                           ; write_ptr[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.004      ;
; 0.743 ; write_ptr[0]                           ; write_ptr[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.011      ;
; 0.747 ; uart_tx:uart_tx_inst|bit_index[1]      ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.481      ;
; 0.753 ; uart_rx:uart_rx_inst|data_out[7]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.409      ;
; 0.755 ; uart_tx:uart_tx_inst|state.STATE_STOP  ; uart_tx:uart_tx_inst|state.STATE_DATA                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.022      ;
; 0.756 ; uart_rx:uart_rx_inst|data_out[5]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.412      ;
; 0.757 ; uart_tx:uart_tx_inst|bit_index[0]      ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.491      ;
; 0.764 ; uart_rx:uart_rx_inst|data_out[0]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.420      ;
; 0.765 ; uart_rx:uart_rx_inst|data_out[2]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.421      ;
; 0.765 ; uart_rx:uart_rx_inst|data_out[4]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.421      ;
; 0.770 ; uart_rx:uart_rx_inst|data_out[1]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.426      ;
; 0.772 ; uart_tx:uart_tx_inst|state.STATE_START ; uart_tx:uart_tx_inst|state.STATE_DATA                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.039      ;
; 0.772 ; uart_tx:uart_tx_inst|state.STATE_START ; uart_tx:uart_tx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.039      ;
; 0.774 ; read_ptr[0]                            ; buffer_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.491      ; 1.460      ;
; 0.777 ; uart_tx:uart_tx_inst|state.STATE_IDLE  ; uart_tx:uart_tx_inst|tx_shift[7]                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.044      ;
; 0.780 ; uart_tx:uart_tx_inst|tx_shift[0]       ; uart_tx:uart_tx_inst|tx                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.047      ;
; 0.793 ; uart_tx:uart_tx_inst|state.STATE_STOP  ; uart_tx:uart_tx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.060      ;
; 0.796 ; read_ptr[4]                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.443      ;
; 0.803 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|data_out[1]                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 1.072      ;
; 0.803 ; read_ptr[0]                            ; read_ptr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.071      ;
; 0.804 ; read_ptr[0]                            ; read_ptr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.072      ;
; 0.805 ; uart_tx:uart_tx_inst|state.STATE_IDLE  ; uart_tx:uart_tx_inst|tx                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.072      ;
; 0.832 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[4]                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.100      ;
; 0.834 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[5]                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.102      ;
; 0.838 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[7]                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.106      ;
; 0.839 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[0]                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.107      ;
; 0.841 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[6]                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.109      ;
; 0.864 ; uart_tx:uart_tx_inst|baud_counter[5]   ; uart_tx:uart_tx_inst|baud_counter[5]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.865 ; uart_tx:uart_tx_inst|baud_counter[1]   ; uart_tx:uart_tx_inst|baud_counter[1]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.147 ; -87.800           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.162 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -131.086                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.147 ; read_ptr[1]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.098      ;
; -1.115 ; read_ptr[0]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.066      ;
; -1.113 ; read_ptr[1]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.064      ;
; -1.113 ; read_ptr[1]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.064      ;
; -1.113 ; read_ptr[1]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.064      ;
; -1.113 ; read_ptr[1]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.064      ;
; -1.113 ; read_ptr[1]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.064      ;
; -1.097 ; read_ptr[1]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.138      ; 2.244      ;
; -1.081 ; read_ptr[0]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.032      ;
; -1.081 ; read_ptr[0]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.032      ;
; -1.081 ; read_ptr[0]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.032      ;
; -1.081 ; read_ptr[0]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.032      ;
; -1.081 ; read_ptr[0]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.032      ;
; -1.071 ; read_ptr[1]                                                                            ; buffer~2                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.022      ;
; -1.071 ; read_ptr[1]                                                                            ; buffer~3                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.022      ;
; -1.071 ; read_ptr[1]                                                                            ; buffer~4                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.022      ;
; -1.071 ; read_ptr[1]                                                                            ; buffer~5                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.022      ;
; -1.071 ; read_ptr[1]                                                                            ; buffer~6                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.022      ;
; -1.071 ; read_ptr[1]                                                                            ; buffer~7                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.022      ;
; -1.071 ; read_ptr[1]                                                                            ; buffer~8                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.022      ;
; -1.071 ; read_ptr[1]                                                                            ; buffer~1                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.022      ;
; -1.066 ; read_ptr[3]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.017      ;
; -1.065 ; read_ptr[0]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.138      ; 2.212      ;
; -1.053 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|state.STATE_DATA                                            ; clk          ; clk         ; 1.000        ; -0.038     ; 2.002      ;
; -1.052 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|state.STATE_DATA                                            ; clk          ; clk         ; 1.000        ; -0.038     ; 2.001      ;
; -1.047 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[4]                                                                       ; clk          ; clk         ; 1.000        ; -0.224     ; 1.810      ;
; -1.039 ; read_ptr[0]                                                                            ; buffer~2                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.990      ;
; -1.039 ; read_ptr[0]                                                                            ; buffer~3                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.990      ;
; -1.039 ; read_ptr[0]                                                                            ; buffer~4                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.990      ;
; -1.039 ; read_ptr[0]                                                                            ; buffer~5                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.990      ;
; -1.039 ; read_ptr[0]                                                                            ; buffer~6                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.990      ;
; -1.039 ; read_ptr[0]                                                                            ; buffer~7                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.990      ;
; -1.039 ; read_ptr[0]                                                                            ; buffer~8                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.990      ;
; -1.039 ; read_ptr[0]                                                                            ; buffer~1                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.990      ;
; -1.032 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[1]                                                                       ; clk          ; clk         ; 1.000        ; -0.224     ; 1.795      ;
; -1.032 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[6]                                                                       ; clk          ; clk         ; 1.000        ; -0.224     ; 1.795      ;
; -1.032 ; read_ptr[3]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; read_ptr[3]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; read_ptr[3]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; read_ptr[3]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; read_ptr[3]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.983      ;
; -1.029 ; read_ptr[2]                                                                            ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.980      ;
; -1.027 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[2]                                                                       ; clk          ; clk         ; 1.000        ; -0.224     ; 1.790      ;
; -1.019 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[5]                                                                       ; clk          ; clk         ; 1.000        ; -0.224     ; 1.782      ;
; -1.017 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[3]                                                                       ; clk          ; clk         ; 1.000        ; -0.224     ; 1.780      ;
; -1.016 ; read_ptr[3]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.138      ; 2.163      ;
; -1.009 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[7]                                                                       ; clk          ; clk         ; 1.000        ; -0.224     ; 1.772      ;
; -1.006 ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; tx_data[0]                                                                       ; clk          ; clk         ; 1.000        ; -0.224     ; 1.769      ;
; -1.005 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[0]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.954      ;
; -1.005 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[1]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.954      ;
; -1.005 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[2]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.954      ;
; -1.005 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[3]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.954      ;
; -1.005 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[4]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.954      ;
; -1.005 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[5]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.954      ;
; -1.005 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|tx_shift[6]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.954      ;
; -1.004 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[0]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.953      ;
; -1.004 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[1]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.953      ;
; -1.004 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[2]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.953      ;
; -1.004 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[3]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.953      ;
; -1.004 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[4]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.953      ;
; -1.004 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[5]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.953      ;
; -1.004 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|tx_shift[6]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.953      ;
; -0.995 ; read_ptr[2]                                                                            ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.946      ;
; -0.995 ; read_ptr[2]                                                                            ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.946      ;
; -0.995 ; read_ptr[2]                                                                            ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.946      ;
; -0.995 ; read_ptr[2]                                                                            ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.946      ;
; -0.995 ; read_ptr[2]                                                                            ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.946      ;
; -0.983 ; uart_rx:uart_rx_inst|counter[11]                                                       ; uart_rx:uart_rx_inst|bit_index[1]                                                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.931      ;
; -0.979 ; read_ptr[2]                                                                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; 0.138      ; 2.126      ;
; -0.977 ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; uart_tx:uart_tx_inst|bit_index[1]                                                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.926      ;
; -0.977 ; uart_rx:uart_rx_inst|counter[4]                                                        ; uart_rx:uart_rx_inst|rx_shift[1]                                                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.925      ;
; -0.977 ; uart_rx:uart_rx_inst|counter[4]                                                        ; uart_rx:uart_rx_inst|rx_shift[3]                                                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.925      ;
; -0.977 ; uart_rx:uart_rx_inst|counter[4]                                                        ; uart_rx:uart_rx_inst|rx_shift[5]                                                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.925      ;
; -0.976 ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; uart_tx:uart_tx_inst|bit_index[1]                                                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.925      ;
; -0.976 ; uart_rx:uart_rx_inst|counter[4]                                                        ; uart_rx:uart_rx_inst|rx_shift[4]                                                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.924      ;
; -0.975 ; uart_rx:uart_rx_inst|counter[4]                                                        ; uart_rx:uart_rx_inst|rx_shift[6]                                                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.923      ;
; -0.975 ; uart_rx:uart_rx_inst|counter[4]                                                        ; uart_rx:uart_rx_inst|rx_shift[7]                                                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.923      ;
; -0.975 ; uart_rx:uart_rx_inst|counter[4]                                                        ; uart_rx:uart_rx_inst|rx_shift[0]                                                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.923      ;
; -0.972 ; uart_rx:uart_rx_inst|counter[4]                                                        ; uart_rx:uart_rx_inst|rx_shift[2]                                                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.920      ;
; -0.969 ; uart_tx:uart_tx_inst|baud_counter[1]                                                   ; uart_tx:uart_tx_inst|state.STATE_DATA                                            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.918      ;
; -0.969 ; write_ptr[1]                                                                           ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.920      ;
; -0.966 ; read_ptr[0]                                                                            ; tx_data[7]                                                                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.913      ;
; -0.966 ; read_ptr[0]                                                                            ; tx_data[6]                                                                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.913      ;
; -0.966 ; read_ptr[0]                                                                            ; tx_data[5]                                                                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.913      ;
; -0.966 ; read_ptr[0]                                                                            ; tx_data[4]                                                                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.913      ;
; -0.966 ; read_ptr[0]                                                                            ; tx_data[3]                                                                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.913      ;
; -0.966 ; read_ptr[0]                                                                            ; tx_data[2]                                                                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.913      ;
; -0.966 ; read_ptr[0]                                                                            ; tx_data[1]                                                                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.913      ;
; -0.966 ; read_ptr[0]                                                                            ; tx_data[0]                                                                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.913      ;
; -0.966 ; write_ptr[0]                                                                           ; buffer_rtl_0_bypass[0]                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.917      ;
; -0.963 ; write_ptr[1]                                                                           ; write_ptr[3]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.914      ;
; -0.963 ; write_ptr[1]                                                                           ; write_ptr[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.914      ;
; -0.963 ; write_ptr[1]                                                                           ; write_ptr[0]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.914      ;
; -0.963 ; write_ptr[1]                                                                           ; write_ptr[1]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.914      ;
; -0.963 ; write_ptr[1]                                                                           ; write_ptr[4]                                                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.914      ;
; -0.960 ; read_ptr[4]                                                                            ; buffer~2                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.911      ;
; -0.960 ; read_ptr[4]                                                                            ; buffer~3                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.911      ;
; -0.960 ; read_ptr[4]                                                                            ; buffer~4                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.911      ;
; -0.960 ; read_ptr[4]                                                                            ; buffer~5                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.911      ;
; -0.960 ; read_ptr[4]                                                                            ; buffer~6                                                                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.911      ;
+--------+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.162 ; write_ptr[4]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.484      ;
; 0.172 ; write_ptr[3]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.494      ;
; 0.181 ; write_ptr[2]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.503      ;
; 0.186 ; uart_tx:uart_tx_inst|tx_shift[7]       ; uart_tx:uart_tx_inst|tx_shift[7]                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx_inst|state.STATE_IDLE  ; uart_tx:uart_tx_inst|state.STATE_IDLE                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx_inst|state.STATE_START ; uart_tx:uart_tx_inst|state.STATE_START                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx_inst|state.STATE_STOP  ; uart_tx:uart_tx_inst|state.STATE_STOP                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx_inst|bit_index[0]      ; uart_tx:uart_tx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx_inst|bit_index[3]      ; uart_tx:uart_tx_inst|bit_index[3]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx_inst|bit_index[1]      ; uart_tx:uart_tx_inst|bit_index[1]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|valid             ; uart_rx:uart_rx_inst|valid                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|state.DATA        ; uart_rx:uart_rx_inst|state.DATA                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|counter[8]        ; uart_rx:uart_rx_inst|counter[8]                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|counter[12]       ; uart_rx:uart_rx_inst|counter[12]                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|bit_index[1]      ; uart_rx:uart_rx_inst|bit_index[1]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|bit_index[0]      ; uart_rx:uart_rx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|bit_index[2]      ; uart_rx:uart_rx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|bit_index[3]      ; uart_rx:uart_rx_inst|bit_index[3]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|state.STOP        ; uart_rx:uart_rx_inst|state.STOP                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|rx_shift[1]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_shift[2]       ; uart_rx:uart_rx_inst|rx_shift[2]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_shift[3]       ; uart_rx:uart_rx_inst|rx_shift[3]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_shift[4]       ; uart_rx:uart_rx_inst|rx_shift[4]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_shift[5]       ; uart_rx:uart_rx_inst|rx_shift[5]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_shift[6]       ; uart_rx:uart_rx_inst|rx_shift[6]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_shift[7]       ; uart_rx:uart_rx_inst|rx_shift[7]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_shift[0]       ; uart_rx:uart_rx_inst|rx_shift[0]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; read_ptr[4]                            ; read_ptr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; read_ptr[2]                            ; read_ptr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; read_ptr[1]                            ; read_ptr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; read_ptr[0]                            ; read_ptr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|counter[9]        ; uart_rx:uart_rx_inst|counter[9]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|counter[10]       ; uart_rx:uart_rx_inst|counter[10]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|counter[11]       ; uart_rx:uart_rx_inst|counter[11]                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|state.START       ; uart_rx:uart_rx_inst|state.START                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_tx:uart_tx_inst|tx_shift[1]       ; uart_tx:uart_tx_inst|tx_shift[0]                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_tx:uart_tx_inst|tx_shift[2]       ; uart_tx:uart_tx_inst|tx_shift[1]                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_tx:uart_tx_inst|tx_shift[7]       ; uart_tx:uart_tx_inst|tx_shift[6]                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_tx:uart_tx_inst|tx_shift[4]       ; uart_tx:uart_tx_inst|tx_shift[3]                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.204 ; uart_rx:uart_rx_inst|data_out[1]       ; buffer_rtl_0_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.219 ; uart_rx:uart_rx_inst|state.DATA        ; uart_rx:uart_rx_inst|valid                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.340      ;
; 0.229 ; write_ptr[1]                           ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.551      ;
; 0.266 ; buffer_rtl_0_bypass[13]                ; tx_data[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; buffer_rtl_0_bypass[17]                ; tx_data[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; buffer_rtl_0_bypass[14]                ; tx_data[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; buffer_rtl_0_bypass[16]                ; tx_data[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; buffer_rtl_0_bypass[15]                ; tx_data[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; buffer_rtl_0_bypass[11]                ; tx_data[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; read_ptr[4]                            ; buffer_rtl_0_bypass[10]                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.285 ; uart_tx:uart_tx_inst|state.STATE_DATA  ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.236      ; 0.605      ;
; 0.291 ; uart_tx:uart_tx_inst|state.STATE_DATA  ; uart_tx:uart_tx_inst|bit_index[3]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.293 ; uart_tx:uart_tx_inst|tx_shift[3]       ; uart_tx:uart_tx_inst|tx_shift[2]                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.296 ; uart_tx:uart_tx_inst|tx_shift[5]       ; uart_tx:uart_tx_inst|tx_shift[4]                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; uart_tx:uart_tx_inst|tx_shift[6]       ; uart_tx:uart_tx_inst|tx_shift[5]                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[1]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[3]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_tx:uart_tx_inst|baud_counter[4]   ; uart_tx:uart_tx_inst|baud_counter[4]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_tx:uart_tx_inst|baud_counter[9]   ; uart_tx:uart_tx_inst|baud_counter[9]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_tx:uart_tx_inst|baud_counter[10]  ; uart_tx:uart_tx_inst|baud_counter[10]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_tx:uart_tx_inst|baud_counter[11]  ; uart_tx:uart_tx_inst|baud_counter[11]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_tx:uart_tx_inst|baud_counter[12]  ; uart_tx:uart_tx_inst|baud_counter[12]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; uart_tx:uart_tx_inst|baud_counter[7]   ; uart_tx:uart_tx_inst|baud_counter[7]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart_tx:uart_tx_inst|baud_counter[6]   ; uart_tx:uart_tx_inst|baud_counter[6]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[2]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; uart_tx:uart_tx_inst|bit_index[3]      ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.236      ; 0.623      ;
; 0.306 ; uart_tx:uart_tx_inst|baud_counter[2]   ; uart_tx:uart_tx_inst|baud_counter[2]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; uart_tx:uart_tx_inst|baud_counter[8]   ; uart_tx:uart_tx_inst|baud_counter[8]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; uart_rx:uart_rx_inst|data_out[6]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.635      ;
; 0.311 ; write_ptr[1]                           ; write_ptr[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; uart_tx:uart_tx_inst|bit_index[0]      ; uart_tx:uart_tx_inst|bit_index[1]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.317 ; uart_tx:uart_tx_inst|baud_counter[0]   ; uart_tx:uart_tx_inst|baud_counter[0]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; uart_tx:uart_tx_inst|bit_index[1]      ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.236      ; 0.638      ;
; 0.320 ; uart_rx:uart_rx_inst|data_out[7]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.646      ;
; 0.322 ; write_ptr[3]                           ; write_ptr[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; write_ptr[0]                           ; write_ptr[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.325 ; uart_rx:uart_rx_inst|data_out[5]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.651      ;
; 0.325 ; uart_tx:uart_tx_inst|bit_index[0]      ; uart_tx:uart_tx_inst|bit_index[2]                                                      ; clk          ; clk         ; 0.000        ; 0.236      ; 0.645      ;
; 0.327 ; uart_rx:uart_rx_inst|data_out[4]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.653      ;
; 0.328 ; uart_rx:uart_rx_inst|data_out[0]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.654      ;
; 0.328 ; uart_rx:uart_rx_inst|data_out[1]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.654      ;
; 0.328 ; uart_tx:uart_tx_inst|state.STATE_STOP  ; uart_tx:uart_tx_inst|state.STATE_DATA                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.449      ;
; 0.330 ; uart_rx:uart_rx_inst|data_out[2]       ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.656      ;
; 0.332 ; uart_tx:uart_tx_inst|state.STATE_START ; uart_tx:uart_tx_inst|state.STATE_DATA                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.332 ; read_ptr[4]                            ; altsyncram:buffer_rtl_0|altsyncram_r8i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.656      ;
; 0.332 ; uart_tx:uart_tx_inst|state.STATE_START ; uart_tx:uart_tx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.333 ; uart_rx:uart_rx_inst|rx_shift[1]       ; uart_rx:uart_rx_inst|data_out[1]                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.456      ;
; 0.340 ; uart_tx:uart_tx_inst|tx_shift[0]       ; uart_tx:uart_tx_inst|tx                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.461      ;
; 0.342 ; uart_tx:uart_tx_inst|state.STATE_STOP  ; uart_tx:uart_tx_inst|bit_index[0]                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.463      ;
; 0.346 ; uart_tx:uart_tx_inst|state.STATE_IDLE  ; uart_tx:uart_tx_inst|tx_shift[7]                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.355 ; uart_tx:uart_tx_inst|state.STATE_IDLE  ; uart_tx:uart_tx_inst|tx                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.476      ;
; 0.356 ; read_ptr[0]                            ; read_ptr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.476      ;
; 0.357 ; read_ptr[0]                            ; read_ptr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.477      ;
; 0.359 ; read_ptr[0]                            ; buffer_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.664      ;
; 0.363 ; uart_tx:uart_tx_inst|baud_counter[1]   ; uart_tx:uart_tx_inst|baud_counter[1]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.363 ; uart_tx:uart_tx_inst|baud_counter[3]   ; uart_tx:uart_tx_inst|baud_counter[3]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.365 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[4]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.367 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[5]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.367 ; uart_tx:uart_tx_inst|baud_counter[5]   ; uart_tx:uart_tx_inst|baud_counter[5]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.372 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[7]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.373 ; uart_rx:uart_rx_inst|state.IDLE        ; uart_rx:uart_rx_inst|counter[0]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.201   ; 0.162 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -4.201   ; 0.162 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -358.932 ; 0.0   ; 0.0      ; 0.0     ; -188.296            ;
;  clk             ; -358.932 ; 0.000 ; N/A      ; N/A     ; -188.296            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2959     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2959     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 137   ; 137  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Thu Sep 18 22:29:14 2025
Info: Command: quartus_sta UART_FPGA -c UART_FPGA
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_FPGA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.201            -358.932 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -188.296 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.779            -330.409 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -188.296 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.147             -87.800 clk 
Info (332146): Worst-case hold slack is 0.162
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.162               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -131.086 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4754 megabytes
    Info: Processing ended: Thu Sep 18 22:29:16 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


