set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {pratica1a.vo pratica1a_v.sdo}}
	{{"Fast Model"} {pratica1a_fast.vo pratica1a_v_fast.sdo}}
}
