# 首页

本教程的目的是帮助你快速了解芯片设计流程中一些常见的工具。

## 目录

- [Chisel](Chisel.md)
- [GDB](GDB.md)
- [Makefile](Makefile.md)
- [Verilator](Verilator.md)


## 更新日志

### 当前版本

#### v0.2.2

Chisel 部分添加了目录；添加了时序基本模块章节；修复了超链接失效的问题。

### 历史版本

#### v0.2.1

修改 Chisel 部分的文字描述和结构，使表述更加清晰；同时修正了一些代码对齐和空格问题。

- 删除 `组合逻辑` 章节中关于 `:=` 运算符的说明，统一在 `Wire, Reg 和 IO` 章节中说明。
- 删除 `组合逻辑` 章节中关于多选器的说明，统一在 `组合逻辑基本模块` 章节中说明。
- 删除 `Wire, Reg 和 IO` 章节中关于 `WireDefault` 的说明，统一在 `组合逻辑基本模块` 章节中说明。
- 删除 `实用功能` 章节，将 `switch` 内容移动到 `组合逻辑基本模块` 章节中；`Bulk Connection` 单独作为一个章节。

#### v0.2.0

更新 Chisel 部分，添加了常见的组合电路实例以及常用的语法（switch，for循环）。


#### v0.1.0

最初版本