Fitter report for DE2_115
Wed Jan 27 15:00:57 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jan 27 15:00:57 2016           ;
; Quartus Prime Version              ; 15.1.0 Build 185 10/21/2015 SJ Standard Edition ;
; Revision Name                      ; DE2_115                                         ;
; Top-level Entity Name              ; DE2_115                                         ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE115F29C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 32,558 / 114,480 ( 28 % )                       ;
;     Total combinational functions  ; 32,310 / 114,480 ( 28 % )                       ;
;     Dedicated logic registers      ; 2,788 / 114,480 ( 2 % )                         ;
; Total registers                    ; 2788                                            ;
; Total pins                         ; 379 / 529 ( 72 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.5%      ;
;     Processors 3-4         ;   1.3%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDG[0]       ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; LEDG[8]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; LEDR[10]      ; Missing drive strength and slew rate ;
; LEDR[11]      ; Missing drive strength and slew rate ;
; LEDR[12]      ; Missing drive strength and slew rate ;
; LEDR[13]      ; Missing drive strength and slew rate ;
; LEDR[14]      ; Missing drive strength and slew rate ;
; LEDR[15]      ; Missing drive strength and slew rate ;
; LEDR[16]      ; Missing drive strength and slew rate ;
; LEDR[17]      ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength               ;
; HEX3[3]       ; Missing drive strength               ;
; HEX3[4]       ; Missing drive strength               ;
; HEX3[5]       ; Missing drive strength               ;
; HEX3[6]       ; Missing drive strength               ;
; HEX4[0]       ; Missing drive strength               ;
; HEX4[1]       ; Missing drive strength               ;
; HEX4[2]       ; Missing drive strength               ;
; HEX4[3]       ; Missing drive strength               ;
; HEX4[4]       ; Missing drive strength               ;
; HEX4[5]       ; Missing drive strength               ;
; HEX4[6]       ; Missing drive strength               ;
; HEX5[0]       ; Missing drive strength               ;
; HEX5[1]       ; Missing drive strength               ;
; HEX5[2]       ; Missing drive strength               ;
; HEX5[3]       ; Missing drive strength               ;
; HEX5[4]       ; Missing drive strength               ;
; HEX5[5]       ; Missing drive strength               ;
; HEX5[6]       ; Missing drive strength               ;
; HEX6[0]       ; Missing drive strength               ;
; HEX6[1]       ; Missing drive strength               ;
; HEX6[2]       ; Missing drive strength               ;
; HEX6[3]       ; Missing drive strength               ;
; HEX6[4]       ; Missing drive strength               ;
; HEX6[5]       ; Missing drive strength               ;
; HEX6[6]       ; Missing drive strength               ;
; HEX7[0]       ; Missing drive strength               ;
; HEX7[1]       ; Missing drive strength               ;
; HEX7[2]       ; Missing drive strength               ;
; HEX7[3]       ; Missing drive strength               ;
; HEX7[4]       ; Missing drive strength               ;
; HEX7[5]       ; Missing drive strength               ;
; HEX7[6]       ; Missing drive strength               ;
; LCD_BLON      ; Missing drive strength               ;
; LCD_EN        ; Missing drive strength               ;
; LCD_ON        ; Missing drive strength               ;
; LCD_RS        ; Missing drive strength               ;
; LCD_RW        ; Missing drive strength               ;
; VGA_B[0]      ; Missing drive strength               ;
; VGA_B[1]      ; Missing drive strength               ;
; VGA_B[2]      ; Missing drive strength               ;
; VGA_B[3]      ; Missing drive strength               ;
; VGA_B[4]      ; Missing drive strength               ;
; VGA_B[5]      ; Missing drive strength               ;
; VGA_B[6]      ; Missing drive strength               ;
; VGA_B[7]      ; Missing drive strength               ;
; VGA_BLANK_N   ; Missing drive strength               ;
; VGA_CLK       ; Missing drive strength               ;
; VGA_G[0]      ; Missing drive strength               ;
; VGA_G[1]      ; Missing drive strength               ;
; VGA_G[2]      ; Missing drive strength               ;
; VGA_G[3]      ; Missing drive strength               ;
; VGA_G[4]      ; Missing drive strength               ;
; VGA_G[5]      ; Missing drive strength               ;
; VGA_G[6]      ; Missing drive strength               ;
; VGA_G[7]      ; Missing drive strength               ;
; VGA_HS        ; Missing drive strength               ;
; VGA_R[0]      ; Missing drive strength               ;
; VGA_R[1]      ; Missing drive strength               ;
; VGA_R[2]      ; Missing drive strength               ;
; VGA_R[3]      ; Missing drive strength               ;
; VGA_R[4]      ; Missing drive strength               ;
; VGA_R[5]      ; Missing drive strength               ;
; VGA_R[6]      ; Missing drive strength               ;
; VGA_R[7]      ; Missing drive strength               ;
; VGA_SYNC_N    ; Missing drive strength               ;
; VGA_VS        ; Missing drive strength               ;
; AUD_DACDAT    ; Missing drive strength               ;
; AUD_XCK       ; Missing drive strength               ;
; I2C_SCLK      ; Missing drive strength               ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[2]   ; Missing drive strength               ;
; DRAM_DQM[3]   ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; SRAM_ADDR[0]  ; Missing drive strength               ;
; SRAM_ADDR[1]  ; Missing drive strength               ;
; SRAM_ADDR[2]  ; Missing drive strength               ;
; SRAM_ADDR[3]  ; Missing drive strength               ;
; SRAM_ADDR[4]  ; Missing drive strength               ;
; SRAM_ADDR[5]  ; Missing drive strength               ;
; SRAM_ADDR[6]  ; Missing drive strength               ;
; SRAM_ADDR[7]  ; Missing drive strength               ;
; SRAM_ADDR[8]  ; Missing drive strength               ;
; SRAM_ADDR[9]  ; Missing drive strength               ;
; SRAM_ADDR[10] ; Missing drive strength               ;
; SRAM_ADDR[11] ; Missing drive strength               ;
; SRAM_ADDR[12] ; Missing drive strength               ;
; SRAM_ADDR[13] ; Missing drive strength               ;
; SRAM_ADDR[14] ; Missing drive strength               ;
; SRAM_ADDR[15] ; Missing drive strength               ;
; SRAM_ADDR[16] ; Missing drive strength               ;
; SRAM_ADDR[17] ; Missing drive strength               ;
; SRAM_ADDR[18] ; Missing drive strength               ;
; SRAM_ADDR[19] ; Missing drive strength               ;
; SRAM_CE_N     ; Missing drive strength               ;
; SRAM_LB_N     ; Missing drive strength               ;
; SRAM_OE_N     ; Missing drive strength               ;
; SRAM_UB_N     ; Missing drive strength               ;
; SRAM_WE_N     ; Missing drive strength               ;
; HSMC_CLKOUT0  ; Missing drive strength and slew rate ;
; LCD_DATA[0]   ; Missing drive strength               ;
; LCD_DATA[1]   ; Missing drive strength               ;
; LCD_DATA[2]   ; Missing drive strength               ;
; LCD_DATA[3]   ; Missing drive strength               ;
; LCD_DATA[4]   ; Missing drive strength               ;
; LCD_DATA[5]   ; Missing drive strength               ;
; LCD_DATA[6]   ; Missing drive strength               ;
; LCD_DATA[7]   ; Missing drive strength               ;
; AUD_ADCLRCK   ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[16]   ; Missing drive strength               ;
; DRAM_DQ[17]   ; Missing drive strength               ;
; DRAM_DQ[18]   ; Missing drive strength               ;
; DRAM_DQ[19]   ; Missing drive strength               ;
; DRAM_DQ[20]   ; Missing drive strength               ;
; DRAM_DQ[21]   ; Missing drive strength               ;
; DRAM_DQ[22]   ; Missing drive strength               ;
; DRAM_DQ[23]   ; Missing drive strength               ;
; DRAM_DQ[24]   ; Missing drive strength               ;
; DRAM_DQ[25]   ; Missing drive strength               ;
; DRAM_DQ[26]   ; Missing drive strength               ;
; DRAM_DQ[27]   ; Missing drive strength               ;
; DRAM_DQ[28]   ; Missing drive strength               ;
; DRAM_DQ[29]   ; Missing drive strength               ;
; DRAM_DQ[30]   ; Missing drive strength               ;
; DRAM_DQ[31]   ; Missing drive strength               ;
; SRAM_DQ[0]    ; Missing drive strength               ;
; SRAM_DQ[1]    ; Missing drive strength               ;
; SRAM_DQ[2]    ; Missing drive strength               ;
; SRAM_DQ[3]    ; Missing drive strength               ;
; SRAM_DQ[4]    ; Missing drive strength               ;
; SRAM_DQ[5]    ; Missing drive strength               ;
; SRAM_DQ[6]    ; Missing drive strength               ;
; SRAM_DQ[7]    ; Missing drive strength               ;
; SRAM_DQ[8]    ; Missing drive strength               ;
; SRAM_DQ[9]    ; Missing drive strength               ;
; SRAM_DQ[10]   ; Missing drive strength               ;
; SRAM_DQ[11]   ; Missing drive strength               ;
; SRAM_DQ[12]   ; Missing drive strength               ;
; SRAM_DQ[13]   ; Missing drive strength               ;
; SRAM_DQ[14]   ; Missing drive strength               ;
; SRAM_DQ[15]   ; Missing drive strength               ;
; HSMC_D[0]     ; Missing drive strength and slew rate ;
; HSMC_D[1]     ; Missing drive strength and slew rate ;
; HSMC_D[2]     ; Missing drive strength and slew rate ;
; HSMC_D[3]     ; Missing drive strength and slew rate ;
; EX_IO[0]      ; Missing drive strength               ;
; EX_IO[1]      ; Missing drive strength               ;
; EX_IO[2]      ; Missing drive strength               ;
; EX_IO[3]      ; Missing drive strength               ;
; EX_IO[4]      ; Missing drive strength               ;
; EX_IO[5]      ; Missing drive strength               ;
; EX_IO[6]      ; Missing drive strength               ;
; AUD_BCLK      ; Missing drive strength               ;
; AUD_DACLRCK   ; Missing drive strength               ;
; I2C_SDAT      ; Missing drive strength               ;
; GPIO[0]       ; Missing drive strength               ;
; GPIO[1]       ; Missing drive strength               ;
; GPIO[2]       ; Missing drive strength               ;
; GPIO[3]       ; Missing drive strength               ;
; GPIO[4]       ; Missing drive strength               ;
; GPIO[5]       ; Missing drive strength               ;
; GPIO[6]       ; Missing drive strength               ;
; GPIO[7]       ; Missing drive strength               ;
; GPIO[8]       ; Missing drive strength               ;
; GPIO[9]       ; Missing drive strength               ;
; GPIO[10]      ; Missing drive strength               ;
; GPIO[11]      ; Missing drive strength               ;
; GPIO[12]      ; Missing drive strength               ;
; GPIO[13]      ; Missing drive strength               ;
; GPIO[14]      ; Missing drive strength               ;
; GPIO[15]      ; Missing drive strength               ;
; GPIO[16]      ; Missing drive strength               ;
; GPIO[17]      ; Missing drive strength               ;
; GPIO[18]      ; Missing drive strength               ;
; GPIO[19]      ; Missing drive strength               ;
; GPIO[20]      ; Missing drive strength               ;
; GPIO[21]      ; Missing drive strength               ;
; GPIO[22]      ; Missing drive strength               ;
; GPIO[23]      ; Missing drive strength               ;
; GPIO[24]      ; Missing drive strength               ;
; GPIO[25]      ; Missing drive strength               ;
; GPIO[26]      ; Missing drive strength               ;
; GPIO[27]      ; Missing drive strength               ;
; GPIO[28]      ; Missing drive strength               ;
; GPIO[29]      ; Missing drive strength               ;
; GPIO[30]      ; Missing drive strength               ;
; GPIO[31]      ; Missing drive strength               ;
; GPIO[32]      ; Missing drive strength               ;
; GPIO[33]      ; Missing drive strength               ;
; GPIO[34]      ; Missing drive strength               ;
; GPIO[35]      ; Missing drive strength               ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Location     ;                ;              ; CLOCK2_50        ; PIN_AG14      ; QSF Assignment ;
; Location     ;                ;              ; CLOCK3_50        ; PIN_AG15      ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RST_N      ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RST_N      ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment ;
; Location     ;                ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N         ; PIN_AE11      ; QSF Assignment ;
; Location     ;                ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment ;
; Location     ;                ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR[0]      ; PIN_H7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR[1]      ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_CS_N         ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[0]      ; PIN_J6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[10]     ; PIN_G1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[11]     ; PIN_G2        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[12]     ; PIN_G3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[13]     ; PIN_F1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[14]     ; PIN_F3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[15]     ; PIN_G4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[1]      ; PIN_K4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[2]      ; PIN_J5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[3]      ; PIN_K3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[4]      ; PIN_J4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[5]      ; PIN_J3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[8]      ; PIN_H3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[9]      ; PIN_H4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT          ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_RD_N         ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_RST_N        ; PIN_C5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_WR_N         ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK          ; PIN_G6        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK2         ; PIN_G5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT          ; PIN_H5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT2         ; PIN_F5        ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment ;
; Location     ;                ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment ;
; Location     ;                ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment ;
; Location     ;                ;              ; TD_HS            ; PIN_E5        ; QSF Assignment ;
; Location     ;                ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment ;
; Location     ;                ;              ; TD_VS            ; PIN_E4        ; QSF Assignment ;
; Location     ;                ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment ;
; Location     ;                ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment ;
; Location     ;                ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment ;
; Location     ;                ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; CLOCK2_50        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; CLOCK3_50        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; EEP_I2C_SCLK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; EEP_I2C_SDAT     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET0_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENET1_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; ENETCLK_25       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[10]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[11]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[12]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[13]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[14]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[15]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[16]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[17]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[18]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[19]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[20]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[21]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[22]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_ADDR[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_CE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_DQ[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_DQ[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_DQ[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_DQ[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_DQ[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_DQ[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_DQ[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_DQ[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_OE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_RST_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_RY            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_WE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; FL_WP_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_CLKIN_N1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_CLKIN_N2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_CLKOUT_N1   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_CLKOUT_N2   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_RX_D_N[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; HSMC_TX_D_N[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; IRDA_RXD         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_ADDR[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_ADDR[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_CS_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[10]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[11]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[12]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[13]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[14]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[15]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[8]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_DATA[9]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_INT          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_RD_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_RST_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; OTG_WR_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; PS2_CLK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; PS2_CLK2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; PS2_DAT          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; PS2_DAT2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; SD_CLK           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; SD_CMD           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; SD_DAT[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; SD_DAT[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; SD_DAT[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; SD_DAT[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; SD_WP_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; SMA_CLKIN        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; SMA_CLKOUT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_CLK27         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_DATA[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_DATA[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_DATA[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_DATA[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_DATA[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_DATA[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_DATA[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_DATA[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_HS            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_RESET_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; TD_VS            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; UART_CTS         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; UART_RTS         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; UART_RXD         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; UART_TXD         ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 35940 ) ; 0.00 % ( 0 / 35940 )       ; 0.00 % ( 0 / 35940 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 35940 ) ; 0.00 % ( 0 / 35940 )       ; 0.00 % ( 0 / 35940 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 35929 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/quartus/nios/DE2_115/output_files/DE2_115.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 32,558 / 114,480 ( 28 % ) ;
;     -- Combinational with no register       ; 29770                     ;
;     -- Register only                        ; 248                       ;
;     -- Combinational with a register        ; 2540                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 14050                     ;
;     -- 3 input functions                    ; 7852                      ;
;     -- <=2 input functions                  ; 10408                     ;
;     -- Register only                        ; 248                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 24401                     ;
;     -- arithmetic mode                      ; 7909                      ;
;                                             ;                           ;
; Total registers*                            ; 2,788 / 117,053 ( 2 % )   ;
;     -- Dedicated logic registers            ; 2,788 / 114,480 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 2,373 / 7,155 ( 33 % )    ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 379 / 529 ( 72 % )        ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 6                         ;
; M9Ks                                        ; 0 / 432 ( 0 % )           ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 6 / 20 ( 30 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 8.6% / 8.0% / 9.5%        ;
; Peak interconnect usage (total/H/V)         ; 47.1% / 44.0% / 51.6%     ;
; Maximum fan-out                             ; 2042                      ;
; Highest non-global fan-out                  ; 2042                      ;
; Total fan-out                               ; 107073                    ;
; Average fan-out                             ; 2.96                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+---------------------------------------------+-------------------------+--------------------------------+
; Statistic                                   ; Top                     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                            ;
;                                             ;                         ;                                ;
; Total logic elements                        ; 32558 / 114480 ( 28 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 29770                   ; 0                              ;
;     -- Register only                        ; 248                     ; 0                              ;
;     -- Combinational with a register        ; 2540                    ; 0                              ;
;                                             ;                         ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                                ;
;     -- 4 input functions                    ; 14050                   ; 0                              ;
;     -- 3 input functions                    ; 7852                    ; 0                              ;
;     -- <=2 input functions                  ; 10408                   ; 0                              ;
;     -- Register only                        ; 248                     ; 0                              ;
;                                             ;                         ;                                ;
; Logic elements by mode                      ;                         ;                                ;
;     -- normal mode                          ; 24401                   ; 0                              ;
;     -- arithmetic mode                      ; 7909                    ; 0                              ;
;                                             ;                         ;                                ;
; Total registers                             ; 2788                    ; 0                              ;
;     -- Dedicated logic registers            ; 2788 / 114480 ( 2 % )   ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Total LABs:  partially or completely used   ; 2373 / 7155 ( 33 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                         ;                                ;
; Virtual pins                                ; 0                       ; 0                              ;
; I/O pins                                    ; 379                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                       ; 0                              ;
; Total RAM block bits                        ; 0                       ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )         ; 2 / 24 ( 8 % )                 ;
;                                             ;                         ;                                ;
; Connections                                 ;                         ;                                ;
;     -- Input Connections                    ; 154                     ; 1                              ;
;     -- Registered Input Connections         ; 46                      ; 0                              ;
;     -- Output Connections                   ; 108                     ; 47                             ;
;     -- Registered Output Connections        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Internal Connections                        ;                         ;                                ;
;     -- Total Connections                    ; 107066                  ; 55                             ;
;     -- Registered Connections               ; 17853                   ; 0                              ;
;                                             ;                         ;                                ;
; External Connections                        ;                         ;                                ;
;     -- Top                                  ; 214                     ; 48                             ;
;     -- hard_block:auto_generated_inst       ; 48                      ; 0                              ;
;                                             ;                         ;                                ;
; Partition Interface                         ;                         ;                                ;
;     -- Input Ports                          ; 44                      ; 1                              ;
;     -- Output Ports                         ; 190                     ; 2                              ;
;     -- Bidir Ports                          ; 107                     ; 0                              ;
;                                             ;                         ;                                ;
; Registered Ports                            ;                         ;                                ;
;     -- Registered Input Ports               ; 0                       ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Port Connectivity                           ;                         ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 0                              ;
+---------------------------------------------+-------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                          ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT         ; D2    ; 1        ; 0            ; 68           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50           ; Y2    ; 2        ; 0            ; 36           ; 14           ; 183                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; HSMC_CLKIN0        ; AH15  ; 4        ; 58           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P1      ; J27   ; 6        ; 115          ; 37           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P1(n)   ; J28   ; 6        ; 115          ; 37           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_CLKIN_P2      ; Y27   ; 5        ; 115          ; 37           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P2(n)   ; Y28   ; 5        ; 115          ; 37           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[0]     ; F24   ; 6        ; 115          ; 68           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[0](n)  ; F25   ; 6        ; 115          ; 68           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[10]    ; U25   ; 5        ; 115          ; 27           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[10](n) ; U26   ; 5        ; 115          ; 27           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[11]    ; L21   ; 6        ; 115          ; 62           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[11](n) ; L22   ; 6        ; 115          ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[12]    ; N25   ; 6        ; 115          ; 45           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[12](n) ; N26   ; 6        ; 115          ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[13]    ; P25   ; 6        ; 115          ; 41           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[13](n) ; P26   ; 6        ; 115          ; 40           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[14]    ; P21   ; 5        ; 115          ; 36           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[14](n) ; R21   ; 5        ; 115          ; 36           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[15]    ; R22   ; 5        ; 115          ; 36           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[15](n) ; R23   ; 5        ; 115          ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[16]    ; T21   ; 5        ; 115          ; 32           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[16](n) ; T22   ; 5        ; 115          ; 32           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[1]     ; D26   ; 6        ; 115          ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[1](n)  ; C27   ; 6        ; 115          ; 61           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[2]     ; F26   ; 6        ; 115          ; 59           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[2](n)  ; E26   ; 6        ; 115          ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[3]     ; G25   ; 6        ; 115          ; 66           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[3](n)  ; G26   ; 6        ; 115          ; 66           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[4]     ; H25   ; 6        ; 115          ; 58           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[4](n)  ; H26   ; 6        ; 115          ; 58           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[5]     ; K25   ; 6        ; 115          ; 55           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[5](n)  ; K26   ; 6        ; 115          ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[6]     ; L23   ; 6        ; 115          ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[6](n)  ; L24   ; 6        ; 115          ; 48           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[7]     ; M25   ; 6        ; 115          ; 47           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[7](n)  ; M26   ; 6        ; 115          ; 46           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[8]     ; R25   ; 5        ; 115          ; 33           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[8](n)  ; R26   ; 5        ; 115          ; 33           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[9]     ; T25   ; 5        ; 115          ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[9](n)  ; T26   ; 5        ; 115          ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; KEY[0]             ; M23   ; 6        ; 115          ; 40           ; 7            ; 96                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]             ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]             ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]             ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[0]              ; AB28  ; 5        ; 115          ; 17           ; 0            ; 175                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[10]             ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[11]             ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[12]             ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[13]             ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[14]             ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[15]             ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[16]             ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[17]             ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1275                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]              ; AC28  ; 5        ; 115          ; 14           ; 0            ; 177                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]              ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]              ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]              ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[5]              ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[6]              ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[7]              ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[8]              ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[9]              ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT         ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_XCK            ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]       ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]      ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]      ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]      ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]       ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]       ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]       ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]       ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]       ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]       ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]       ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]       ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]       ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]         ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]         ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N         ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE           ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK           ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N          ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]        ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]        ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]        ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]        ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N         ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N          ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]            ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]            ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]            ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]            ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]            ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]            ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]            ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]            ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]            ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]            ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]            ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]            ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]            ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]            ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]            ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]            ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]            ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]            ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]            ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]            ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]            ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]            ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]            ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]            ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]            ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]            ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]            ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]            ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]            ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]            ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]            ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]            ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]            ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]            ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]            ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]            ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]            ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]            ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]            ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]            ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]            ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]            ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]            ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]            ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]            ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]            ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]            ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]            ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]            ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]            ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]            ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]            ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]            ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]            ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]            ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]            ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT0       ; AD28  ; 5        ; 115          ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_P1     ; G23   ; 6        ; 115          ; 69           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_P1(n)  ; G24   ; 6        ; 115          ; 69           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_CLKOUT_P2     ; V23   ; 5        ; 115          ; 24           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_P2(n)  ; V24   ; 5        ; 115          ; 24           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[0]     ; D27   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[0](n)  ; D28   ; 6        ; 115          ; 60           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[10]    ; J25   ; 6        ; 115          ; 51           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[10](n) ; J26   ; 6        ; 115          ; 51           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[11]    ; L27   ; 6        ; 115          ; 48           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[11](n) ; L28   ; 6        ; 115          ; 47           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[12]    ; V25   ; 5        ; 115          ; 23           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[12](n) ; V26   ; 5        ; 115          ; 23           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[13]    ; R27   ; 5        ; 115          ; 34           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[13](n) ; R28   ; 5        ; 115          ; 34           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[14]    ; U27   ; 5        ; 115          ; 29           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[14](n) ; U28   ; 5        ; 115          ; 28           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[15]    ; V27   ; 5        ; 115          ; 22           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[15](n) ; V28   ; 5        ; 115          ; 22           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[16]    ; U22   ; 5        ; 115          ; 26           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[16](n) ; V22   ; 5        ; 115          ; 26           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[1]     ; E27   ; 6        ; 115          ; 57           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[1](n)  ; E28   ; 6        ; 115          ; 57           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[2]     ; F27   ; 6        ; 115          ; 56           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[2](n)  ; F28   ; 6        ; 115          ; 56           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[3]     ; G27   ; 6        ; 115          ; 52           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[3](n)  ; G28   ; 6        ; 115          ; 52           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[4]     ; K27   ; 6        ; 115          ; 50           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[4](n)  ; K28   ; 6        ; 115          ; 49           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[5]     ; M27   ; 6        ; 115          ; 46           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[5](n)  ; M28   ; 6        ; 115          ; 45           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[6]     ; K21   ; 6        ; 115          ; 64           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[6](n)  ; K22   ; 6        ; 115          ; 64           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[7]     ; H23   ; 6        ; 115          ; 65           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[7](n)  ; H24   ; 6        ; 115          ; 65           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[8]     ; J23   ; 6        ; 115          ; 63           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[8](n)  ; J24   ; 6        ; 115          ; 63           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[9]     ; P27   ; 6        ; 115          ; 44           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[9](n)  ; P28   ; 6        ; 115          ; 43           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; I2C_SCLK           ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON           ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN             ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON             ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS             ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW             ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]            ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]            ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]            ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]            ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]            ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]            ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]            ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]            ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]            ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]            ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]           ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]           ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]           ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]           ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]           ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]           ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]           ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]           ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]            ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]            ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]            ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]            ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]            ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]            ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]            ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]            ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]            ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]       ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10]      ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11]      ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12]      ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13]      ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14]      ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15]      ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16]      ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17]      ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18]      ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19]      ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]       ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]       ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]       ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]       ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]       ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]       ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]       ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]       ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]       ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N          ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N          ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N          ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N          ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N          ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N        ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]           ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]           ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]           ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]           ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]           ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]           ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]           ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]           ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK            ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]           ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]           ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]           ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]           ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]           ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]           ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]           ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]           ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS             ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]           ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]           ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]           ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]           ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]           ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]           ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]           ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]           ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N         ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS             ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+
; AUD_ADCLRCK ; C2    ; 1        ; 0            ; 69           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; AUD_BCLK    ; F2    ; 1        ; 0            ; 60           ; 14           ; 938                   ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; AUD_DACLRCK ; E3    ; 1        ; 0            ; 66           ; 14           ; 13                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[0]    ; J10   ; 8        ; 20           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[1]    ; J14   ; 8        ; 49           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[2]    ; H13   ; 8        ; 38           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[3]    ; H14   ; 8        ; 49           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[4]    ; F14   ; 8        ; 45           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[5]    ; E10   ; 8        ; 18           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; EX_IO[6]    ; D9    ; 8        ; 23           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[0]     ; AB22  ; 4        ; 107          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[10]    ; AC19  ; 4        ; 94           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[11]    ; AF16  ; 4        ; 65           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[12]    ; AD19  ; 4        ; 94           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[13]    ; AF15  ; 4        ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[14]    ; AF24  ; 4        ; 83           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[15]    ; AE21  ; 4        ; 85           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[16]    ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[17]    ; AC22  ; 4        ; 109          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[18]    ; AE22  ; 4        ; 96           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[19]    ; AF21  ; 4        ; 87           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[1]     ; AC15  ; 4        ; 60           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[20]    ; AF22  ; 4        ; 96           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[21]    ; AD22  ; 4        ; 111          ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[22]    ; AG25  ; 4        ; 91           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[23]    ; AD25  ; 4        ; 100          ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[24]    ; AH25  ; 4        ; 91           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[25]    ; AE25  ; 4        ; 89           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[26]    ; AG22  ; 4        ; 79           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[27]    ; AE24  ; 4        ; 100          ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[28]    ; AH22  ; 4        ; 79           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[29]    ; AF26  ; 4        ; 89           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[2]     ; AB21  ; 4        ; 109          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[30]    ; AE20  ; 4        ; 85           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[31]    ; AG23  ; 4        ; 81           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[32]    ; AF20  ; 4        ; 85           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[33]    ; AH26  ; 4        ; 113          ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[34]    ; AH23  ; 4        ; 81           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[35]    ; AG26  ; 4        ; 113          ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[3]     ; Y17   ; 4        ; 96           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[4]     ; AC21  ; 4        ; 102          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[5]     ; Y16   ; 4        ; 96           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[6]     ; AD21  ; 4        ; 102          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[7]     ; AE16  ; 4        ; 65           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[8]     ; AD15  ; 4        ; 60           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; GPIO[9]     ; AE15  ; 4        ; 60           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; HSMC_D[0]   ; AE26  ; 5        ; 115          ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; HSMC_D[1]   ; AE28  ; 5        ; 115          ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; HSMC_D[2]   ; AE27  ; 5        ; 115          ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; HSMC_D[3]   ; AF27  ; 5        ; 115          ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; I2C_SDAT    ; A8    ; 8        ; 18           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; SetCodec:init|I2cSender:sender|oe_r ;
; LCD_DATA[0] ; L3    ; 1        ; 0            ; 52           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[1] ; L1    ; 1        ; 0            ; 44           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[2] ; L2    ; 1        ; 0            ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[3] ; K7    ; 1        ; 0            ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[4] ; K1    ; 1        ; 0            ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[5] ; K2    ; 1        ; 0            ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[6] ; M3    ; 1        ; 0            ; 51           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; LCD_DATA[7] ; M5    ; 1        ; 0            ; 47           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[0]  ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[10] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[11] ; AE1   ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[12] ; AE3   ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[13] ; AE4   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[14] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[15] ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[1]  ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[2]  ; AG4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[3]  ; AH4   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[4]  ; AF6   ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[5]  ; AG6   ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[6]  ; AH6   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[7]  ; AF7   ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[8]  ; AD1   ; 2        ; 0            ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
; SRAM_DQ[9]  ; AD2   ; 2        ; 0            ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R29n, DEV_OE                      ; Use as regular IO        ; HSMC_RX_D_P[16](n)      ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R29p, DEV_CLRn                    ; Use as regular IO        ; HSMC_RX_D_P[16]         ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE                   ; Use as regular IO        ; HSMC_RX_D_P[13](n)      ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR                   ; Use as regular IO        ; HSMC_RX_D_P[13]         ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; HSMC_TX_D_P[9](n)       ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R23p, CLKUSR                      ; Use as regular IO        ; HSMC_TX_D_P[9]          ; Dual Purpose Pin          ;
; G28      ; DIFFIO_R15n, nWE                         ; Use as regular IO        ; HSMC_TX_D_P[3](n)       ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R15p, nOE                         ; Use as regular IO        ; HSMC_TX_D_P[3]          ; Dual Purpose Pin          ;
; F28      ; DIFFIO_R13n, nAVD                        ; Use as regular IO        ; HSMC_TX_D_P[2](n)       ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R13p                              ; Use as regular IO        ; HSMC_TX_D_P[2]          ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R12n, PADD23                      ; Use as regular IO        ; HSMC_TX_D_P[1](n)       ; Dual Purpose Pin          ;
; D28      ; DIFFIO_R9n, PADD22                       ; Use as regular IO        ; HSMC_TX_D_P[0](n)       ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; HSMC_TX_D_P[0]          ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; HSMC_RX_D_P[1](n)       ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; H13      ; DIFFIO_T22p, DATA15                      ; Use as regular IO        ; EX_IO[2]                ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8                       ; Use as regular IO        ; EX_IO[6]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 34 / 56 ( 61 % )  ; 3.3V          ; --           ;
; 2        ; 62 / 63 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 27 / 73 ( 37 % )  ; 3.3V          ; --           ;
; 4        ; 69 / 71 ( 97 % )  ; 3.3V          ; --           ;
; 5        ; 65 / 65 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 58 / 58 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 30 / 72 ( 42 % )  ; 2.5V          ; --           ;
; 8        ; 38 / 71 ( 54 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO[2]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO[0]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; GPIO[1]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO[10]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO[4]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO[17]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; GPIO[8]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO[12]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO[6]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO[21]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO[23]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; HSMC_CLKOUT0                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; GPIO[9]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO[7]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO[30]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO[15]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO[18]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; GPIO[27]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO[25]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; HSMC_D[0]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE27     ; 284        ; 5        ; HSMC_D[2]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 283        ; 5        ; HSMC_D[1]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; GPIO[13]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO[11]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO[32]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; GPIO[19]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO[20]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO[14]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO[16]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO[29]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; HSMC_D[3]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO[26]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO[31]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO[22]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; GPIO[35]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; HSMC_CLKIN0                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO[28]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; GPIO[34]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO[24]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; GPIO[33]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; HSMC_RX_D_P[1](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; EX_IO[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; HSMC_RX_D_P[1]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D27      ; 381        ; 6        ; HSMC_TX_D_P[0]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 380        ; 6        ; HSMC_TX_D_P[0](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; EX_IO[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; HSMC_RX_D_P[2](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; E27      ; 375        ; 6        ; HSMC_TX_D_P[1]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 374        ; 6        ; HSMC_TX_D_P[1](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; EX_IO[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; HSMC_RX_D_P[0]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 395        ; 6        ; HSMC_RX_D_P[0](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 379        ; 6        ; HSMC_RX_D_P[2]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 373        ; 6        ; HSMC_TX_D_P[2]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 372        ; 6        ; HSMC_TX_D_P[2](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; HSMC_CLKOUT_P1                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 397        ; 6        ; HSMC_CLKOUT_P1(n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; G25      ; 393        ; 6        ; HSMC_RX_D_P[3]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 392        ; 6        ; HSMC_RX_D_P[3](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; G27      ; 367        ; 6        ; HSMC_TX_D_P[3]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 366        ; 6        ; HSMC_TX_D_P[3](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; EX_IO[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 480        ; 8        ; EX_IO[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; HSMC_TX_D_P[7]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 390        ; 6        ; HSMC_TX_D_P[7](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 377        ; 6        ; HSMC_RX_D_P[4]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 376        ; 6        ; HSMC_RX_D_P[4](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; EX_IO[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; EX_IO[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; HSMC_TX_D_P[8]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 386        ; 6        ; HSMC_TX_D_P[8](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 365        ; 6        ; HSMC_TX_D_P[10]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 364        ; 6        ; HSMC_TX_D_P[10](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; J27      ; 338        ; 6        ; HSMC_CLKIN_P1                                             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J28      ; 337        ; 6        ; HSMC_CLKIN_P1(n)                                          ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; HSMC_TX_D_P[6]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 388        ; 6        ; HSMC_TX_D_P[6](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; HSMC_RX_D_P[5]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 370        ; 6        ; HSMC_RX_D_P[5](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; K27      ; 362        ; 6        ; HSMC_TX_D_P[4]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 361        ; 6        ; HSMC_TX_D_P[4](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; HSMC_RX_D_P[11]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 384        ; 6        ; HSMC_RX_D_P[11](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; L23      ; 360        ; 6        ; HSMC_RX_D_P[6]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 359        ; 6        ; HSMC_RX_D_P[6](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; HSMC_TX_D_P[11]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 357        ; 6        ; HSMC_TX_D_P[11](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; HSMC_RX_D_P[7]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 355        ; 6        ; HSMC_RX_D_P[7](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 354        ; 6        ; HSMC_TX_D_P[5]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ; 353        ; 6        ; HSMC_TX_D_P[5](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; HSMC_RX_D_P[12]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 351        ; 6        ; HSMC_RX_D_P[12](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; HSMC_RX_D_P[14]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; HSMC_RX_D_P[13]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 345        ; 6        ; HSMC_RX_D_P[13](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 350        ; 6        ; HSMC_TX_D_P[9]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 349        ; 6        ; HSMC_TX_D_P[9](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; HSMC_RX_D_P[14](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 332        ; 5        ; HSMC_RX_D_P[15]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 331        ; 5        ; HSMC_RX_D_P[15](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; HSMC_RX_D_P[8]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ; 326        ; 5        ; HSMC_RX_D_P[8](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 329        ; 5        ; HSMC_TX_D_P[13]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 328        ; 5        ; HSMC_TX_D_P[13](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; HSMC_RX_D_P[16]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 324        ; 5        ; HSMC_RX_D_P[16](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; HSMC_RX_D_P[9]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 322        ; 5        ; HSMC_RX_D_P[9](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; HSMC_TX_D_P[16]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; HSMC_RX_D_P[10]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 314        ; 5        ; HSMC_RX_D_P[10](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; U27      ; 318        ; 5        ; HSMC_TX_D_P[14]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U28      ; 317        ; 5        ; HSMC_TX_D_P[14](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; HSMC_TX_D_P[16](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V23      ; 309        ; 5        ; HSMC_CLKOUT_P2                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 308        ; 5        ; HSMC_CLKOUT_P2(n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ; 307        ; 5        ; HSMC_TX_D_P[12]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 306        ; 5        ; HSMC_TX_D_P[12](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V27      ; 304        ; 5        ; HSMC_TX_D_P[15]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 303        ; 5        ; HSMC_TX_D_P[15](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; GPIO[5]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO[3]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; HSMC_CLKIN_P2                                             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 335        ; 5        ; HSMC_CLKIN_P2(n)                                          ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------+
; PLL Summary                                                                          ;
+-------------------------------+------------------------------------------------------+
; Name                          ; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|pll7 ;
+-------------------------------+------------------------------------------------------+
; SDC pin name                  ; core|pll|sd1|pll7                                    ;
; PLL mode                      ; Normal                                               ;
; Compensate clock              ; clock3                                               ;
; Compensated input/output pins ; --                                                   ;
; Switchover type               ; --                                                   ;
; Input frequency 0             ; 50.0 MHz                                             ;
; Input frequency 1             ; --                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                             ;
; Nominal VCO frequency         ; 600.0 MHz                                            ;
; VCO post scale K counter      ; 2                                                    ;
; VCO frequency control         ; Auto                                                 ;
; VCO phase shift step          ; 208 ps                                               ;
; VCO multiply                  ; --                                                   ;
; VCO divide                    ; --                                                   ;
; Freq min lock                 ; 25.0 MHz                                             ;
; Freq max lock                 ; 54.18 MHz                                            ;
; M VCO Tap                     ; 0                                                    ;
; M Initial                     ; 1                                                    ;
; M value                       ; 12                                                   ;
; N value                       ; 1                                                    ;
; Charge pump current           ; setting 1                                            ;
; Loop filter resistance        ; setting 27                                           ;
; Loop filter capacitance       ; setting 0                                            ;
; Bandwidth                     ; 680 kHz to 980 kHz                                   ;
; Bandwidth type                ; Medium                                               ;
; Real time reconfigurable      ; Off                                                  ;
; Scan chain MIF file           ; --                                                   ;
; Preserve PLL counter order    ; Off                                                  ;
; PLL location                  ; PLL_1                                                ;
; Inclk0 signal                 ; CLOCK_50                                             ;
; Inclk1 signal                 ; --                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                        ;
; Inclk1 signal type            ; --                                                   ;
+-------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------+
; Name                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name             ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------+
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[2]            ; clock2       ; 6    ; 25  ; 12.0 MHz         ; 0 (0 ps)    ; 0.90 (208 ps)    ; 50/50      ; C0      ; 50            ; 25/25 Even   ; --            ; 1       ; 0       ; core|pll|sd1|pll7|clk[2] ;
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3]            ; clock3       ; 1    ; 500 ; 0.1 MHz          ; 0 (0 ps)    ; 0.09 (208 ps)    ; 50/50      ; C2      ; 500           ; 250/250 Even ; C1            ; 1       ; 0       ; core|pll|sd1|pll7|clk[3] ;
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3]~cascade_in ; --           ; --   ; --  ; --               ; --          ; --               ; --         ; C1      ; 12            ; 6/6 Even     ; --            ; 1       ; 0       ;                          ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+----------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_115                                     ; 32558 (32)   ; 2788 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 379  ; 0            ; 29770 (32)   ; 248 (0)           ; 2540 (0)         ; |DE2_115                                                                                                                                  ; work         ;
;    |Debounce:i0|                             ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i0                                                                                                                      ; work         ;
;    |Debounce:i10|                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |DE2_115|Debounce:i10                                                                                                                     ; work         ;
;    |Debounce:i11|                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i11                                                                                                                     ; work         ;
;    |Debounce:i12|                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i12                                                                                                                     ; work         ;
;    |Debounce:i13|                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i13                                                                                                                     ; work         ;
;    |Debounce:i14|                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i14                                                                                                                     ; work         ;
;    |Debounce:i15|                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i15                                                                                                                     ; work         ;
;    |Debounce:i16|                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i16                                                                                                                     ; work         ;
;    |Debounce:i17|                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i17                                                                                                                     ; work         ;
;    |Debounce:i18|                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |DE2_115|Debounce:i18                                                                                                                     ; work         ;
;    |Debounce:i19|                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i19                                                                                                                     ; work         ;
;    |Debounce:i1|                             ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i1                                                                                                                      ; work         ;
;    |Debounce:i20|                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i20                                                                                                                     ; work         ;
;    |Debounce:i21|                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i21                                                                                                                     ; work         ;
;    |Debounce:i22|                            ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i22                                                                                                                     ; work         ;
;    |Debounce:i23|                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |DE2_115|Debounce:i23                                                                                                                     ; work         ;
;    |Debounce:i24|                            ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |DE2_115|Debounce:i24                                                                                                                     ; work         ;
;    |Debounce:i2|                             ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i2                                                                                                                      ; work         ;
;    |Debounce:i3|                             ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i3                                                                                                                      ; work         ;
;    |Debounce:i4|                             ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i4                                                                                                                      ; work         ;
;    |Debounce:i5|                             ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i5                                                                                                                      ; work         ;
;    |Debounce:i6|                             ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i6                                                                                                                      ; work         ;
;    |Debounce:i7|                             ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |DE2_115|Debounce:i7                                                                                                                      ; work         ;
;    |Debounce:i8|                             ; 5 (5)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|Debounce:i8                                                                                                                      ; work         ;
;    |Debounce:i9|                             ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |DE2_115|Debounce:i9                                                                                                                      ; work         ;
;    |Debounce:reset|                          ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |DE2_115|Debounce:reset                                                                                                                   ; work         ;
;    |Play:play|                               ; 40 (40)      ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 2 (2)             ; 10 (10)          ; |DE2_115|Play:play                                                                                                                        ; work         ;
;    |SetCodec:init|                           ; 79 (8)       ; 46 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (3)       ; 0 (0)             ; 46 (10)          ; |DE2_115|SetCodec:init                                                                                                                    ; work         ;
;       |I2cSender:sender|                     ; 71 (71)      ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 41 (41)          ; |DE2_115|SetCodec:init|I2cSender:sender                                                                                                   ; work         ;
;    |Synthesizer:synth|                       ; 24889 (1789) ; 926 (926)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23957 (1003) ; 9 (9)             ; 923 (738)        ; |DE2_115|Synthesizer:synth                                                                                                                ; work         ;
;       |GenTimbre:g10|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 1 (1)            ; |DE2_115|Synthesizer:synth|GenTimbre:g10                                                                                                  ; work         ;
;       |GenTimbre:g11|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g11                                                                                                  ; work         ;
;       |GenTimbre:g12|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 1 (1)            ; |DE2_115|Synthesizer:synth|GenTimbre:g12                                                                                                  ; work         ;
;       |GenTimbre:g13|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g13                                                                                                  ; work         ;
;       |GenTimbre:g14|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g14                                                                                                  ; work         ;
;       |GenTimbre:g15|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g15                                                                                                  ; work         ;
;       |GenTimbre:g16|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g16                                                                                                  ; work         ;
;       |GenTimbre:g17|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g17                                                                                                  ; work         ;
;       |GenTimbre:g18|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 1 (1)            ; |DE2_115|Synthesizer:synth|GenTimbre:g18                                                                                                  ; work         ;
;       |GenTimbre:g19|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g19                                                                                                  ; work         ;
;       |GenTimbre:g1|                         ; 115 (115)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g1                                                                                                   ; work         ;
;       |GenTimbre:g20|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g20                                                                                                  ; work         ;
;       |GenTimbre:g21|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 1 (1)            ; |DE2_115|Synthesizer:synth|GenTimbre:g21                                                                                                  ; work         ;
;       |GenTimbre:g22|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g22                                                                                                  ; work         ;
;       |GenTimbre:g23|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g23                                                                                                  ; work         ;
;       |GenTimbre:g24|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g24                                                                                                  ; work         ;
;       |GenTimbre:g25|                        ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g25                                                                                                  ; work         ;
;       |GenTimbre:g2|                         ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g2                                                                                                   ; work         ;
;       |GenTimbre:g3|                         ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 1 (1)            ; |DE2_115|Synthesizer:synth|GenTimbre:g3                                                                                                   ; work         ;
;       |GenTimbre:g4|                         ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g4                                                                                                   ; work         ;
;       |GenTimbre:g5|                         ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g5                                                                                                   ; work         ;
;       |GenTimbre:g6|                         ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g6                                                                                                   ; work         ;
;       |GenTimbre:g7|                         ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g7                                                                                                   ; work         ;
;       |GenTimbre:g8|                         ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 1 (1)            ; |DE2_115|Synthesizer:synth|GenTimbre:g8                                                                                                   ; work         ;
;       |GenTimbre:g9|                         ; 116 (116)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|GenTimbre:g9                                                                                                   ; work         ;
;       |lpm_divide:Div0|                      ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div0                                                                                                ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div0|lpm_divide_jkm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div0|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_aaf:divider|       ; 801 (801)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (798)    ; 0 (0)             ; 3 (3)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div0|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                ; work         ;
;       |lpm_divide:Div10|                     ; 811 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 799 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div10                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 811 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 799 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div10|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 811 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 799 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div10|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 811 (811)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 799 (799)    ; 0 (0)             ; 12 (12)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div10|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div11|                     ; 839 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 826 (0)      ; 0 (0)             ; 13 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div11                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 839 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 826 (0)      ; 0 (0)             ; 13 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div11|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 839 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 826 (0)      ; 0 (0)             ; 13 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div11|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 839 (839)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 826 (826)    ; 0 (0)             ; 13 (13)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div11|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div12|                     ; 803 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (0)      ; 0 (0)             ; 5 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div12                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 803 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (0)      ; 0 (0)             ; 5 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div12|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 803 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (0)      ; 0 (0)             ; 5 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div12|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 803 (803)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (798)    ; 0 (0)             ; 5 (5)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div12|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div13|                     ; 822 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 809 (0)      ; 0 (0)             ; 13 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div13                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 822 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 809 (0)      ; 0 (0)             ; 13 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div13|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 822 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 809 (0)      ; 0 (0)             ; 13 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div13|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 822 (822)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 809 (809)    ; 0 (0)             ; 13 (13)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div13|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div14|                     ; 839 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 827 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div14                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 839 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 827 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div14|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 839 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 827 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div14|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 839 (839)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 827 (827)    ; 0 (0)             ; 12 (12)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div14|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div15|                     ; 796 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 796 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div15                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 796 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 796 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div15|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 796 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 796 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div15|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 796 (796)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 796 (796)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div15|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div16|                     ; 806 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 803 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div16                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 806 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 803 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div16|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 806 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 803 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div16|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 806 (806)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 803 (803)    ; 0 (0)             ; 3 (3)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div16|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div17|                     ; 820 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 806 (0)      ; 0 (0)             ; 14 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div17                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 820 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 806 (0)      ; 0 (0)             ; 14 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div17|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 820 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 806 (0)      ; 0 (0)             ; 14 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div17|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 820 (820)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 806 (806)    ; 0 (0)             ; 14 (14)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div17|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div18|                     ; 806 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 794 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div18                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 806 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 794 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div18|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 806 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 794 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div18|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 806 (806)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 794 (794)    ; 0 (0)             ; 12 (12)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div18|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div19|                     ; 847 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 833 (0)      ; 0 (0)             ; 14 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div19                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 847 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 833 (0)      ; 0 (0)             ; 14 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div19|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 847 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 833 (0)      ; 0 (0)             ; 14 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div19|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 847 (847)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 833 (833)    ; 0 (0)             ; 14 (14)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div19|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div1|                      ; 756 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 754 (0)      ; 0 (0)             ; 2 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div1                                                                                                ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 756 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 754 (0)      ; 0 (0)             ; 2 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div1|lpm_divide_jkm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 756 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 754 (0)      ; 0 (0)             ; 2 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div1|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_aaf:divider|       ; 756 (756)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 754 (754)    ; 0 (0)             ; 2 (2)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div1|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                ; work         ;
;       |lpm_divide:Div20|                     ; 822 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 808 (0)      ; 0 (0)             ; 14 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div20                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 822 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 808 (0)      ; 0 (0)             ; 14 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div20|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 822 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 808 (0)      ; 0 (0)             ; 14 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div20|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 822 (822)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 808 (808)    ; 0 (0)             ; 14 (14)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div20|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div21|                     ; 844 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 833 (0)      ; 0 (0)             ; 11 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div21                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 844 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 833 (0)      ; 0 (0)             ; 11 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div21|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 844 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 833 (0)      ; 0 (0)             ; 11 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div21|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 844 (844)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 833 (833)    ; 0 (0)             ; 11 (11)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div21|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div22|                     ; 862 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 850 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div22                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 862 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 850 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div22|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 862 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 850 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div22|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 862 (862)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 850 (850)    ; 0 (0)             ; 12 (12)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div22|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div23|                     ; 845 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 834 (0)      ; 0 (0)             ; 11 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div23                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 845 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 834 (0)      ; 0 (0)             ; 11 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div23|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 845 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 834 (0)      ; 0 (0)             ; 11 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div23|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 845 (845)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 834 (834)    ; 0 (0)             ; 11 (11)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div23|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div24|                     ; 853 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 841 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div24                                                                                               ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 853 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 841 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div24|lpm_divide_jkm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 853 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 841 (0)      ; 0 (0)             ; 12 (0)           ; |DE2_115|Synthesizer:synth|lpm_divide:Div24|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                     ; work         ;
;                |alt_u_div_aaf:divider|       ; 853 (853)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 841 (841)    ; 0 (0)             ; 12 (12)          ; |DE2_115|Synthesizer:synth|lpm_divide:Div24|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider               ; work         ;
;       |lpm_divide:Div2|                      ; 770 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 767 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div2                                                                                                ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 770 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 767 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div2|lpm_divide_jkm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 770 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 767 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div2|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_aaf:divider|       ; 770 (770)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 767 (767)    ; 0 (0)             ; 3 (3)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div2|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                ; work         ;
;       |lpm_divide:Div3|                      ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 800 (0)      ; 0 (0)             ; 1 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div3                                                                                                ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 800 (0)      ; 0 (0)             ; 1 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div3|lpm_divide_jkm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 800 (0)      ; 0 (0)             ; 1 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div3|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_aaf:divider|       ; 801 (801)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 800 (800)    ; 0 (0)             ; 1 (1)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div3|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                ; work         ;
;       |lpm_divide:Div4|                      ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 800 (0)      ; 0 (0)             ; 1 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div4                                                                                                ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 800 (0)      ; 0 (0)             ; 1 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div4|lpm_divide_jkm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 800 (0)      ; 0 (0)             ; 1 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div4|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_aaf:divider|       ; 801 (801)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 800 (800)    ; 0 (0)             ; 1 (1)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div4|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                ; work         ;
;       |lpm_divide:Div5|                      ; 746 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 743 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div5                                                                                                ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 746 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 743 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div5|lpm_divide_jkm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 746 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 743 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div5|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_aaf:divider|       ; 746 (746)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 743 (743)    ; 0 (0)             ; 3 (3)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div5|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                ; work         ;
;       |lpm_divide:Div6|                      ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div6                                                                                                ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div6|lpm_divide_jkm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 801 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (0)      ; 0 (0)             ; 3 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div6|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_aaf:divider|       ; 801 (801)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 798 (798)    ; 0 (0)             ; 3 (3)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div6|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                ; work         ;
;       |lpm_divide:Div7|                      ; 793 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 793 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div7                                                                                                ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 793 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 793 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div7|lpm_divide_jkm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 793 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 793 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div7|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_aaf:divider|       ; 793 (793)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 793 (793)    ; 0 (0)             ; 0 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div7|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                ; work         ;
;       |lpm_divide:Div8|                      ; 759 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 755 (0)      ; 0 (0)             ; 4 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div8                                                                                                ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 759 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 755 (0)      ; 0 (0)             ; 4 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div8|lpm_divide_jkm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 759 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 755 (0)      ; 0 (0)             ; 4 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div8|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_aaf:divider|       ; 759 (759)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 755 (755)    ; 0 (0)             ; 4 (4)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div8|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                ; work         ;
;       |lpm_divide:Div9|                      ; 797 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 796 (0)      ; 0 (0)             ; 1 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div9                                                                                                ; work         ;
;          |lpm_divide_jkm:auto_generated|     ; 797 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 796 (0)      ; 0 (0)             ; 1 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div9|lpm_divide_jkm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|    ; 797 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 796 (0)      ; 0 (0)             ; 1 (0)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div9|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_aaf:divider|       ; 797 (797)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 796 (796)    ; 0 (0)             ; 1 (1)            ; |DE2_115|Synthesizer:synth|lpm_divide:Div9|lpm_divide_jkm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                ; work         ;
;    |Teaching:teach|                          ; 42 (42)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 7 (7)            ; |DE2_115|Teaching:teach                                                                                                                   ; work         ;
;    |VGA_SET:vga_set|                         ; 7340 (61)    ; 1693 (46)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5647 (24)    ; 230 (0)           ; 1463 (35)        ; |DE2_115|VGA_SET:vga_set                                                                                                                  ; work         ;
;       |VGA_DISPLAY:dis|                      ; 7281 (7013)  ; 1647 (1647)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5623 (5357)  ; 230 (230)         ; 1428 (1426)      ; |DE2_115|VGA_SET:vga_set|VGA_DISPLAY:dis                                                                                                  ; work         ;
;          |lpm_divide:Div1|                   ; 109 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div1                                                                                  ; work         ;
;             |lpm_divide_4jm:auto_generated|  ; 109 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div1|lpm_divide_4jm:auto_generated                                                    ; work         ;
;                |sign_div_unsign_slh:divider| ; 109 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider                        ; work         ;
;                   |alt_u_div_57f:divider|    ; 109 (109)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 0 (0)            ; |DE2_115|VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_57f:divider  ; work         ;
;          |lpm_divide:Div21|                  ; 159 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)      ; 0 (0)             ; 2 (0)            ; |DE2_115|VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div21                                                                                 ; work         ;
;             |lpm_divide_2jm:auto_generated|  ; 159 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)      ; 0 (0)             ; 2 (0)            ; |DE2_115|VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div21|lpm_divide_2jm:auto_generated                                                   ; work         ;
;                |sign_div_unsign_qlh:divider| ; 159 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)      ; 0 (0)             ; 2 (0)            ; |DE2_115|VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div21|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider                       ; work         ;
;                   |alt_u_div_67f:divider|    ; 159 (159)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)    ; 0 (0)             ; 2 (2)            ; |DE2_115|VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div21|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_67f:divider ; work         ;
;    |easy:core|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|easy:core                                                                                                                        ; easy         ;
;       |easy_pll:pll|                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|easy:core|easy_pll:pll                                                                                                           ; easy         ;
;          |easy_pll_altpll_02o2:sd1|          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1                                                                                  ; easy         ;
+----------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; LEDG[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[15]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[16]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BLON           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCDAT         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_DACDAT         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_XCK            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[18]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[19]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_CE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_LB_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_OE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_UB_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_WE_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN_P1      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN_P2      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN0        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_P1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_P2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT0       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[0]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[1]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[2]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[3]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[4]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[5]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[6]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[7]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[8]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[9]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[16]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCLRCK        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[16]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[18]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[19]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[20]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[22]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[27]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[29]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[0]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[1]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[2]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[3]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[4]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[5]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[6]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[7]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[8]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[9]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[10]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[11]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[12]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[13]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[14]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[15]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[0]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[1]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[2]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[3]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[0]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[1]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[2]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[3]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[4]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[5]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; EX_IO[6]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_BCLK           ; Bidir    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; AUD_DACLRCK        ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; I2C_SDAT           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[0]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[1]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[2]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[3]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[4]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[5]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[8]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[9]            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[10]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[11]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[12]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[13]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[14]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[15]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[16]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[17]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[18]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[19]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[20]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[21]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[22]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[23]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[24]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[25]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[26]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[27]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[28]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[29]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[30]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[31]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[32]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[33]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[34]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO[35]           ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[17]             ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[0]              ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[1]              ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; KEY[0]             ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_RX_D_P[10]    ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_RX_D_P[11]    ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_RX_D_P[12]    ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_RX_D_P[13]    ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_RX_D_P[14]    ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_RX_D_P[15]    ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_RX_D_P[16]    ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; HSMC_CLKIN_P1(n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN_P2(n)   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_P1(n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_P2(n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[0](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[1](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[2](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[3](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[4](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[5](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[6](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[7](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[8](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[9](n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[0](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[1](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[2](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[3](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[4](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[5](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[6](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[7](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[8](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[9](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[10](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[11](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[12](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[13](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[14](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[15](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[16](n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[10](n) ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; HSMC_RX_D_P[11](n) ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; HSMC_RX_D_P[12](n) ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; HSMC_RX_D_P[13](n) ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; HSMC_RX_D_P[14](n) ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; HSMC_RX_D_P[15](n) ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; HSMC_RX_D_P[16](n) ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; KEY[1]                                               ;                   ;         ;
; KEY[2]                                               ;                   ;         ;
; KEY[3]                                               ;                   ;         ;
; SW[2]                                                ;                   ;         ;
; SW[3]                                                ;                   ;         ;
; SW[4]                                                ;                   ;         ;
; SW[5]                                                ;                   ;         ;
; SW[6]                                                ;                   ;         ;
; SW[7]                                                ;                   ;         ;
; SW[8]                                                ;                   ;         ;
; SW[9]                                                ;                   ;         ;
; SW[10]                                               ;                   ;         ;
; SW[11]                                               ;                   ;         ;
; SW[12]                                               ;                   ;         ;
; SW[13]                                               ;                   ;         ;
; SW[14]                                               ;                   ;         ;
; SW[15]                                               ;                   ;         ;
; SW[16]                                               ;                   ;         ;
; AUD_ADCDAT                                           ;                   ;         ;
; HSMC_CLKIN_P1                                        ;                   ;         ;
; HSMC_CLKIN_P2                                        ;                   ;         ;
; HSMC_CLKIN0                                          ;                   ;         ;
; HSMC_RX_D_P[0]                                       ;                   ;         ;
; HSMC_RX_D_P[1]                                       ;                   ;         ;
; HSMC_RX_D_P[2]                                       ;                   ;         ;
; HSMC_RX_D_P[3]                                       ;                   ;         ;
; HSMC_RX_D_P[4]                                       ;                   ;         ;
; HSMC_RX_D_P[5]                                       ;                   ;         ;
; HSMC_RX_D_P[6]                                       ;                   ;         ;
; HSMC_RX_D_P[7]                                       ;                   ;         ;
; HSMC_RX_D_P[8]                                       ;                   ;         ;
; HSMC_RX_D_P[9]                                       ;                   ;         ;
; LCD_DATA[0]                                          ;                   ;         ;
; LCD_DATA[1]                                          ;                   ;         ;
; LCD_DATA[2]                                          ;                   ;         ;
; LCD_DATA[3]                                          ;                   ;         ;
; LCD_DATA[4]                                          ;                   ;         ;
; LCD_DATA[5]                                          ;                   ;         ;
; LCD_DATA[6]                                          ;                   ;         ;
; LCD_DATA[7]                                          ;                   ;         ;
; AUD_ADCLRCK                                          ;                   ;         ;
; DRAM_DQ[0]                                           ;                   ;         ;
; DRAM_DQ[1]                                           ;                   ;         ;
; DRAM_DQ[2]                                           ;                   ;         ;
; DRAM_DQ[3]                                           ;                   ;         ;
; DRAM_DQ[4]                                           ;                   ;         ;
; DRAM_DQ[5]                                           ;                   ;         ;
; DRAM_DQ[6]                                           ;                   ;         ;
; DRAM_DQ[7]                                           ;                   ;         ;
; DRAM_DQ[8]                                           ;                   ;         ;
; DRAM_DQ[9]                                           ;                   ;         ;
; DRAM_DQ[10]                                          ;                   ;         ;
; DRAM_DQ[11]                                          ;                   ;         ;
; DRAM_DQ[12]                                          ;                   ;         ;
; DRAM_DQ[13]                                          ;                   ;         ;
; DRAM_DQ[14]                                          ;                   ;         ;
; DRAM_DQ[15]                                          ;                   ;         ;
; DRAM_DQ[16]                                          ;                   ;         ;
; DRAM_DQ[17]                                          ;                   ;         ;
; DRAM_DQ[18]                                          ;                   ;         ;
; DRAM_DQ[19]                                          ;                   ;         ;
; DRAM_DQ[20]                                          ;                   ;         ;
; DRAM_DQ[21]                                          ;                   ;         ;
; DRAM_DQ[22]                                          ;                   ;         ;
; DRAM_DQ[23]                                          ;                   ;         ;
; DRAM_DQ[24]                                          ;                   ;         ;
; DRAM_DQ[25]                                          ;                   ;         ;
; DRAM_DQ[26]                                          ;                   ;         ;
; DRAM_DQ[27]                                          ;                   ;         ;
; DRAM_DQ[28]                                          ;                   ;         ;
; DRAM_DQ[29]                                          ;                   ;         ;
; DRAM_DQ[30]                                          ;                   ;         ;
; DRAM_DQ[31]                                          ;                   ;         ;
; SRAM_DQ[0]                                           ;                   ;         ;
; SRAM_DQ[1]                                           ;                   ;         ;
; SRAM_DQ[2]                                           ;                   ;         ;
; SRAM_DQ[3]                                           ;                   ;         ;
; SRAM_DQ[4]                                           ;                   ;         ;
; SRAM_DQ[5]                                           ;                   ;         ;
; SRAM_DQ[6]                                           ;                   ;         ;
; SRAM_DQ[7]                                           ;                   ;         ;
; SRAM_DQ[8]                                           ;                   ;         ;
; SRAM_DQ[9]                                           ;                   ;         ;
; SRAM_DQ[10]                                          ;                   ;         ;
; SRAM_DQ[11]                                          ;                   ;         ;
; SRAM_DQ[12]                                          ;                   ;         ;
; SRAM_DQ[13]                                          ;                   ;         ;
; SRAM_DQ[14]                                          ;                   ;         ;
; SRAM_DQ[15]                                          ;                   ;         ;
; HSMC_D[0]                                            ;                   ;         ;
; HSMC_D[1]                                            ;                   ;         ;
; HSMC_D[2]                                            ;                   ;         ;
; HSMC_D[3]                                            ;                   ;         ;
; EX_IO[0]                                             ;                   ;         ;
; EX_IO[1]                                             ;                   ;         ;
; EX_IO[2]                                             ;                   ;         ;
; EX_IO[3]                                             ;                   ;         ;
; EX_IO[4]                                             ;                   ;         ;
; EX_IO[5]                                             ;                   ;         ;
; EX_IO[6]                                             ;                   ;         ;
; AUD_BCLK                                             ;                   ;         ;
;      - Synthesizer:synth|ramp_r[24][5]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[24][3]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[24][1]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[24][2]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[24][4]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[24][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[23][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[23][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[23][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[23][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[23][4]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[23][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[22][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[22][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[22][1]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[22][2]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[22][4]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[22][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[21][5]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[21][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[21][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[21][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[21][4]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[21][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[20][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[20][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[20][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[20][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[20][4]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[20][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[19][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[19][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[19][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[19][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[19][4]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[19][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[18][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[18][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[18][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[18][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[18][4]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[18][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[17][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[17][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[17][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[17][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[17][4]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[17][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[16][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[16][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[16][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[16][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[16][4]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[16][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[14][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[14][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[14][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[14][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[14][4]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[14][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[13][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[13][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[13][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[13][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[13][4]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[13][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[15][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[15][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[15][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[15][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[15][4]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[15][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[12][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[12][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[12][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[12][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[12][4]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[12][0]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[11][5]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[11][3]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[11][1]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[11][2]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[11][4]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[11][0]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[10][5]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[10][3]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[10][1]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[10][2]               ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[10][4]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[10][0]               ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_r[9][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[9][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[9][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[9][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[9][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[9][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[8][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[8][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[8][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[8][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[8][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[8][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[6][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[6][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[6][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[6][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[6][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[6][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[5][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[5][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[5][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[5][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[5][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[5][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[4][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[4][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[4][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[4][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[4][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[4][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[7][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[7][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[7][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[7][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[7][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[7][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[1][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[1][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[1][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[1][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[1][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[1][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[0][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[0][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[0][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[0][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[0][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[0][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[3][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[3][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[3][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[3][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[3][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[3][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[2][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[2][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[2][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[2][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[2][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_r[2][0]                ; 0                 ; 0       ;
;      - Play:play|clk_r[1]                            ; 1                 ; 0       ;
;      - Play:play|clk_r[0]                            ; 1                 ; 0       ;
;      - Play:play|clk_r[3]                            ; 1                 ; 0       ;
;      - Play:play|clk_r[2]                            ; 1                 ; 0       ;
;      - Play:play|clk_r[10]                           ; 1                 ; 0       ;
;      - Play:play|clk_r[9]                            ; 1                 ; 0       ;
;      - Play:play|clk_r[8]                            ; 1                 ; 0       ;
;      - Play:play|clk_r[7]                            ; 1                 ; 0       ;
;      - Play:play|clk_r[6]                            ; 1                 ; 0       ;
;      - Play:play|clk_r[5]                            ; 1                 ; 0       ;
;      - Play:play|clk_r[4]                            ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][25]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][24]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][23]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][22]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][21]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][20]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][19]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][18]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][17]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][16]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][15]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][13]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][8]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][4]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][3]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][2]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][14]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][13]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][7]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][4]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][2]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][1]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][0]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][25]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][23]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][20]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][13]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][25]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][24]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][23]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][22]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][21]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][20]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][19]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][18]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][17]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][16]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][15]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][14]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][13]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][12]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][10]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][1]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][0]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][25]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][24]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][23]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][22]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][21]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][20]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][19]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][18]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][17]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][16]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][15]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][14]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][13]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][12]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][11]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][10]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][9]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][8]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][7]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][6]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][5]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][4]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][3]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][2]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][25]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][24]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][23]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][22]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][21]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][20]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][19]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][18]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][17]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][16]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][15]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][14]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][13]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][12]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][11]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][10]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][9]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][8]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][7]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][6]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][5]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][4]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][25]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][24]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][23]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][22]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][21]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][20]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][19]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][18]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][17]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][16]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][15]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][14]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][13]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][12]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][11]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][10]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][9]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][8]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][7]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][6]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][5]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][4]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][3]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][2]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][1]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][0]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][25]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][24]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][23]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][22]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][21]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][20]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][19]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][18]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][17]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][16]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][15]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][14]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][13]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][12]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][11]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][10]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][9]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][8]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][7]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][6]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][5]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][4]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][3]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][2]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][1]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][0]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][25]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][24]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][23]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][22]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][21]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][20]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][19]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][18]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][17]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][16]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][15]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][14]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][13]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][12]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][11]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][10]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][9]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][8]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][7]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][6]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][5]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][4]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][25]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][24]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][23]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][22]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][21]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][20]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][19]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][18]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][17]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][16]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][15]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][14]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][13]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][12]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][11]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][10]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][9]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][8]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][7]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][6]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][5]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][4]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][3]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][2]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][1]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][0]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][25]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][24]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][23]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][22]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][21]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][20]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][19]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][18]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][17]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][16]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][15]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][14]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][13]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][12]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][11]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][10]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][9]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][8]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][7]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][6]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][5]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][4]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][3]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][2]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][1]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][0]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][25]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][24]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][23]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][22]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][21]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][20]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][19]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][18]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][17]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][16]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][15]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][14]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][13]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][12]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][11]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][10]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][9]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][8]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][7]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][6]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][5]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][4]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][3]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][2]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][1]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][25]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][24]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][23]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][22]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][21]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][20]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][19]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][18]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][17]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][16]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][15]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][14]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][13]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][12]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][11]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][10]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][9]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][8]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][7]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][6]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][5]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][4]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][3]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][2]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][1]                 ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][0]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][25]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][24]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][23]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][22]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][21]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][20]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][19]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][18]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][17]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][16]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][15]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][14]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][13]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][12]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][11]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][10]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][9]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][8]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][7]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][6]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][5]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][4]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][3]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][2]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][1]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][0]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][25]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][24]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][23]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][22]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][21]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][20]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][19]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][18]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][17]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][16]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][15]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][14]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][13]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][12]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][11]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][10]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][9]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][8]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][7]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][6]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][5]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][4]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][3]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][2]                 ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][1]                 ; 0                 ; 0       ;
;      - Play:play|state_r                             ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[24][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[23][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[22][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[21][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[20][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[19][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[18][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[17][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[16][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][26]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][27]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][28]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][29]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][30]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[14][31]               ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[13][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[15][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[12][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[11][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][26]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][27]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][28]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][29]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][30]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[10][31]               ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][26]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][27]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][28]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][29]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][30]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[9][31]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][26]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][27]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][28]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][29]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][30]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[8][31]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][26]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][27]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][28]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][29]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][30]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[6][31]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][26]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][27]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][28]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][29]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][30]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[5][31]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][26]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][27]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][28]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][29]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][30]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[4][31]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][26]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][27]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][28]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][29]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][30]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[7][31]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][26]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][27]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][28]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][29]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][30]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[1][31]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][26]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][27]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][28]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][29]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][30]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[0][31]                ; 1                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][26]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][27]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][28]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][29]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][30]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[3][31]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][26]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][27]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][28]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][29]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][30]                ; 0                 ; 0       ;
;      - Synthesizer:synth|cnt_r[2][31]                ; 0                 ; 0       ;
; AUD_DACLRCK                                          ;                   ;         ;
;      - Play:play|clk_r[2]~2                          ; 1                 ; 0       ;
;      - Play:play|clk_w[1]~22                         ; 1                 ; 0       ;
;      - Play:play|clk_w[0]~23                         ; 1                 ; 0       ;
;      - Play:play|clk_w[3]~24                         ; 1                 ; 0       ;
;      - Play:play|clk_w[2]~25                         ; 1                 ; 0       ;
;      - Play:play|clk_w[10]~26                        ; 1                 ; 0       ;
;      - Play:play|clk_w[9]~27                         ; 1                 ; 0       ;
;      - Play:play|clk_w[8]~28                         ; 1                 ; 0       ;
;      - Play:play|clk_w[7]~29                         ; 1                 ; 0       ;
;      - Play:play|clk_w[6]~30                         ; 1                 ; 0       ;
;      - Play:play|clk_w[5]~31                         ; 1                 ; 0       ;
;      - Play:play|clk_w[4]~32                         ; 1                 ; 0       ;
;      - Play:play|state_r~feeder                      ; 1                 ; 0       ;
; I2C_SDAT                                             ;                   ;         ;
; GPIO[0]                                              ;                   ;         ;
; GPIO[1]                                              ;                   ;         ;
; GPIO[2]                                              ;                   ;         ;
; GPIO[3]                                              ;                   ;         ;
; GPIO[4]                                              ;                   ;         ;
; GPIO[5]                                              ;                   ;         ;
; GPIO[6]                                              ;                   ;         ;
; GPIO[7]                                              ;                   ;         ;
; GPIO[8]                                              ;                   ;         ;
; GPIO[9]                                              ;                   ;         ;
; GPIO[10]                                             ;                   ;         ;
; GPIO[11]                                             ;                   ;         ;
; GPIO[12]                                             ;                   ;         ;
; GPIO[13]                                             ;                   ;         ;
; GPIO[14]                                             ;                   ;         ;
; GPIO[15]                                             ;                   ;         ;
; GPIO[16]                                             ;                   ;         ;
; GPIO[17]                                             ;                   ;         ;
; GPIO[18]                                             ;                   ;         ;
;      - Debounce:i9|always0~0                         ; 1                 ; 6       ;
;      - Debounce:i9|counter_w[1]~1                    ; 0                 ; 6       ;
;      - Debounce:i9|counter_w[0]~2                    ; 0                 ; 6       ;
; GPIO[19]                                             ;                   ;         ;
;      - Debounce:i0|always0~0                         ; 1                 ; 6       ;
;      - Debounce:i0|counter_w[1]~1                    ; 0                 ; 6       ;
;      - Debounce:i0|counter_w[0]~2                    ; 0                 ; 6       ;
; GPIO[20]                                             ;                   ;         ;
;      - Debounce:i10|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i10|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i10|counter_w[0]~2                   ; 0                 ; 6       ;
; GPIO[21]                                             ;                   ;         ;
;      - Debounce:i1|always0~0                         ; 1                 ; 6       ;
;      - Debounce:i1|counter_w[1]~1                    ; 0                 ; 6       ;
;      - Debounce:i1|counter_w[0]~2                    ; 0                 ; 6       ;
; GPIO[22]                                             ;                   ;         ;
;      - Debounce:i11|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i11|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i11|counter_w[0]~2                   ; 0                 ; 6       ;
; GPIO[23]                                             ;                   ;         ;
;      - Debounce:i2|always0~0                         ; 1                 ; 6       ;
;      - Debounce:i2|counter_w[1]~1                    ; 0                 ; 6       ;
;      - Debounce:i2|counter_w[0]~2                    ; 0                 ; 6       ;
; GPIO[24]                                             ;                   ;         ;
;      - Debounce:i12|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i12|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i12|counter_w[0]~2                   ; 0                 ; 6       ;
; GPIO[25]                                             ;                   ;         ;
;      - Debounce:i3|always0~0                         ; 1                 ; 6       ;
;      - Debounce:i3|counter_w[1]~1                    ; 0                 ; 6       ;
;      - Debounce:i3|counter_w[0]~2                    ; 0                 ; 6       ;
; GPIO[26]                                             ;                   ;         ;
;      - Debounce:i13|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i13|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i13|counter_w[0]~2                   ; 0                 ; 6       ;
; GPIO[27]                                             ;                   ;         ;
;      - Debounce:i4|always0~0                         ; 1                 ; 6       ;
;      - Debounce:i4|counter_w[1]~1                    ; 0                 ; 6       ;
;      - Debounce:i4|counter_w[0]~2                    ; 0                 ; 6       ;
; GPIO[28]                                             ;                   ;         ;
;      - Debounce:i14|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i14|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i14|counter_w[0]~2                   ; 0                 ; 6       ;
; GPIO[29]                                             ;                   ;         ;
;      - Debounce:i5|always0~0                         ; 0                 ; 6       ;
;      - Debounce:i5|counter_w[1]~1                    ; 1                 ; 6       ;
;      - Debounce:i5|counter_w[0]~2                    ; 1                 ; 6       ;
; GPIO[30]                                             ;                   ;         ;
;      - Debounce:i17|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i17|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i17|counter_w[0]~2                   ; 0                 ; 6       ;
; GPIO[31]                                             ;                   ;         ;
;      - Debounce:i6|always0~0                         ; 1                 ; 6       ;
;      - Debounce:i6|counter_w[1]~1                    ; 0                 ; 6       ;
;      - Debounce:i6|counter_w[0]~2                    ; 0                 ; 6       ;
; GPIO[32]                                             ;                   ;         ;
;      - Debounce:i16|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i16|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i16|counter_w[0]~2                   ; 0                 ; 6       ;
; GPIO[33]                                             ;                   ;         ;
;      - Debounce:i7|always0~0                         ; 0                 ; 6       ;
;      - Debounce:i7|counter_w[1]~1                    ; 1                 ; 6       ;
;      - Debounce:i7|counter_w[0]~2                    ; 1                 ; 6       ;
; GPIO[34]                                             ;                   ;         ;
;      - Debounce:i15|always0~0                        ; 0                 ; 6       ;
;      - Debounce:i15|counter_w[1]~1                   ; 1                 ; 6       ;
;      - Debounce:i15|counter_w[0]~2                   ; 1                 ; 6       ;
; GPIO[35]                                             ;                   ;         ;
;      - Debounce:i8|always0~0                         ; 1                 ; 6       ;
;      - Debounce:i8|counter_w[1]~1                    ; 0                 ; 6       ;
;      - Debounce:i8|counter_w[0]~2                    ; 0                 ; 6       ;
; CLOCK_50                                             ;                   ;         ;
; SW[17]                                               ;                   ;         ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~1        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~4        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~6        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~10       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~11       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~13       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~14       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~15       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~17       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~22       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~36       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~37       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~38       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~39       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~41       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~43       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~44       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~45       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~47       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~50       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~51       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~52       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~54       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~57       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~58       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~60       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~63       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~64       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~65       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~67       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~69       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~70       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~71       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~73       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~79       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~89       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~92       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~93       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~94       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~96       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~99       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~100      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~101      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~103      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~105      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~106      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~107      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~109      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~1        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~4        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~6        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~10       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~11       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~13       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~14       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~15       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~17       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~22       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~36       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~37       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~38       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~39       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~41       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~43       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~44       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~45       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~47       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~50       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~51       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~52       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~54       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~57       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~58       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~60       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~63       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~64       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~65       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~67       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~69       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~70       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~71       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~73       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~79       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~89       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~92       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~93       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~94       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~96       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~99       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~100      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~101      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~103      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~105      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~106      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~107      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~109      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~1        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~4        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~6        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~10       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~11       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~36       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~37       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~38       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~39       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~41       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~43       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~44       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~45       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~47       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~50       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~51       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~52       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~54       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~57       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~58       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~60       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~63       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~64       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~65       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~67       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~69       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~70       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~71       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~73       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~89       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~92       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~93       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~94       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~96       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~99       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~100      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~101      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~103      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~105      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~106      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~107      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~109      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~1        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~4        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~6        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~10       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~11       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~13       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~14       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~15       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~17       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~22       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~43       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~44       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~45       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~47       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~1        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~4        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~6        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~10       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~11       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~50       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~51       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~52       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~54       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~57       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~58       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~60       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~63       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~64       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~65       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~67       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~70       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~71       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~105      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~106      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~107      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~109      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~1        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~4        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~36       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~63       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~64       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~65       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~67       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~69       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~70       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~71       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~73       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~89       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~92       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~93       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~94       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~96       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~99       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~100      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~101      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~103      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~105      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~106      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~107      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~109      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~1         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~4         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~1         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~4         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~1         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~4         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~6         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~10        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~11        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~6         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~10        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~11        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~13        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~14        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~15        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~17        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~22        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~13        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~14        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~15        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~17        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~22        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~36        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~36        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~37        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~38        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~39        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~41        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~43        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~44        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~45        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~47        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~37        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~38        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~39        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~41        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~43        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~44        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~45        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~47        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~50        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~51        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~52        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~54        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~57        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~58        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~60        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~50        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~51        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~52        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~54        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~57        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~58        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~60        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~63        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~64        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~65        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~67        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~69        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~70        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~71        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~73        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~63        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~64        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~65        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~67        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~69        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~70        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~71        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~73        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~79        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~79        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~89        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~92        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~93        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~94        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~96        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~89        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~92        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~93        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~94        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~96        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~99        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~100       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~101       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~103       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~105       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~106       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~107       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~109       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~99        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~100       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~101       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~103       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~105       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~106       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~107       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~109       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~1         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~4         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~6         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~10        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~11        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~13        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~14        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~15        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~17        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~22        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~36        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~37        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~38        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~39        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~41        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~43        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~44        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~45        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~47        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~50        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~51        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~52        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~54        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~57        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~58        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~60        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~63        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~64        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~65        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~67        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~69        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~70        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~71        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~73        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~79        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~89        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~92        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~93        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~94        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~96        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~99        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~100       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~101       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~103       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~105       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~106       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~107       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~109       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~1         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~4         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~1         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~4         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~2         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~5         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~6         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~10        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~11        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~6         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~10        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~11        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~13        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~14        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~15        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~17        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~22        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~13        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~14        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~15        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~17        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~22        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~36        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~36        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~37        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~38        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~39        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~41        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~43        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~44        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~45        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~47        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~37        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~38        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~39        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~41        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~43        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~44        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~45        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~47        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~50        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~51        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~52        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~54        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~57        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~58        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~60        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~50        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~51        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~52        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~54        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~57        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~58        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~60        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~63        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~64        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~65        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~67        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~69        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~70        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~71        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~73        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~63        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~64        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~65        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~67        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~69        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~70        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~71        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~73        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~79        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~79        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~89        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~92        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~93        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~94        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~96        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~89        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~92        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~93        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~94        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~96        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~99        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~100       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~101       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~103       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~105       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~106       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~107       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~109       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~99        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~100       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~101       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~103       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~105       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~106       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~107       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~109       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~1         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~4         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~1         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~4         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~6         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~10        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~11        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~6         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~10        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~11        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~13        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~14        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~15        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~17        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~22        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~13        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~14        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~15        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~17        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~22        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~36        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~36        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~37        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~38        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~39        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~41        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~43        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~44        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~45        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~47        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~37        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~38        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~39        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~41        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~43        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~44        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~45        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~47        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~50        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~51        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~52        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~54        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~57        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~58        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~60        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~50        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~51        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~52        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~54        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~57        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~58        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~60        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~63        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~64        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~65        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~67        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~69        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~70        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~71        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~73        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~63        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~64        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~65        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~67        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~69        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~70        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~71        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~73        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~79        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~79        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~89        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~92        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~93        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~94        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~96        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~89        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~92        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~93        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~94        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~96        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~99        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~100       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~101       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~103       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~105       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~106       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~107       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~109       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~99        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~100       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~101       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~103       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~105       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~106       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~107       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~109       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~6         ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~10        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~11        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~13        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~14        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~15        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~17        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~22        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~36        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~37        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~38        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~39        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~41        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~43        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~44        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~45        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~47        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~50        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~51        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~52        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~54        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~57        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~58        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~60        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~63        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~64        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~65        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~67        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~69        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~70        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~71        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~73        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~79        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~89        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~92        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~93        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~94        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~96        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~99        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~100       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~101       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~103       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~105       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~106       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~107       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~109       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~6         ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~10        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~11        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~13        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~14        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~15        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~17        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~22        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~36        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~37        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~38        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~39        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~41        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~43        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~44        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~45        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~47        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~50        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~51        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~52        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~54        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~57        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~58        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~60        ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~63        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~64        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~65        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~67        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~69        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~70        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~71        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~73        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~79        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~89        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~92        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~93        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~94        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~96        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~99        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~100       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~101       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~103       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~105       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~106       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~107       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~109       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~6        ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~10       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~11       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~13       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~14       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~15       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~17       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~22       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~36       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~37       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~38       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~39       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~41       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~43       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~44       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~45       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~47       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~50       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~51       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~52       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~54       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~57       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~58       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~60       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~63       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~64       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~65       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~67       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~69       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~70       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~71       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~73       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~79       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~89       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~92       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~93       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~94       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~96       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~99       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~100      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~101      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~103      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~105      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~106      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~107      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~109      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g17|Ram1~114      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~112       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~113       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g9|Ram1~114       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~112       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~113       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g8|Ram1~114       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~112       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~113       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~112       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~113       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g3|Ram1~114       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g4|Ram1~114       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~113       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~114       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~112       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~113       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g1|Ram1~115       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g2|Ram1~114       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~112       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~113       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g5|Ram1~114       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~112       ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~113       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~112       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~113       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g6|Ram1~114       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g7|Ram1~114       ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g10|Ram1~114      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g11|Ram1~114      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g12|Ram1~114      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g13|Ram1~114      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g16|Ram1~114      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g14|Ram1~114      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g15|Ram1~114      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~112      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~113      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g18|Ram1~114      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g19|Ram1~114      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~112      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~113      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g20|Ram1~114      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g21|Ram1~114      ; 1                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g22|Ram1~114      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g23|Ram1~114      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~112      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~113      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g24|Ram1~114      ; 0                 ; 0       ;
;      - Synthesizer:synth|GenTimbre:g25|Ram1~114      ; 0                 ; 0       ;
; SW[0]                                                ;                   ;         ;
;      - note[24]~0                                    ; 0                 ; 0       ;
;      - note[23]~1                                    ; 0                 ; 0       ;
;      - note[22]~2                                    ; 0                 ; 0       ;
;      - note[21]~3                                    ; 0                 ; 0       ;
;      - note[20]~4                                    ; 0                 ; 0       ;
;      - note[19]~6                                    ; 0                 ; 0       ;
;      - note[18]~7                                    ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][5]~0             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][3]~1             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][1]~2             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][2]~3             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][4]~4             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][0]~5             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][5]~6             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][3]~7             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][1]~8             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][2]~9             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][4]~10            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][0]~11            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][5]~12            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][3]~13            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][1]~14            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][2]~15            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][4]~16            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][0]~17            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][5]~18            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][3]~19            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][1]~20            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][2]~21            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][4]~22            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][0]~23            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][5]~24            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][3]~25            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][1]~26            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][2]~27            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][4]~28            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][0]~29            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][5]~30            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][3]~31            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][1]~32            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][2]~33            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][4]~34            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][0]~35            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][5]~36            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][3]~37            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][1]~38            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][2]~39            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][4]~40            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][0]~41            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][5]~42            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][3]~43            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][1]~44            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][2]~45            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][4]~46            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][0]~47            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][5]~48            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][3]~49            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][1]~50            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][2]~51            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][4]~52            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][0]~53            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][5]~54            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][3]~55            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][1]~56            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][2]~57            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][4]~58            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][0]~59            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][5]~60            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][3]~61            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][1]~62            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][2]~63            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][4]~64            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][0]~65            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][5]~66            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][3]~67            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][1]~68            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][2]~69            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][4]~70            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][0]~71            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][5]~72            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][3]~73            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][1]~74            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][2]~75            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][4]~76            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][0]~77            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][5]~78            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][3]~79            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][1]~80            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][2]~81            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][4]~82            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][0]~83            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][5]~84            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][3]~85            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][1]~86            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][2]~87            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][4]~88            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][0]~89            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][5]~90             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][3]~91             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][1]~92             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][2]~93             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][4]~94             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][0]~95             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][5]~96             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][3]~97             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][1]~98             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][2]~99             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][4]~100            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][0]~101            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][5]~102            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][3]~103            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][1]~104            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][2]~105            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][4]~106            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][0]~107            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][5]~108            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][3]~109            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][1]~110            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][2]~111            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][4]~112            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][0]~113            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][5]~114            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][3]~115            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][1]~116            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][2]~117            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][4]~118            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][0]~119            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][5]~120            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][3]~121            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][1]~122            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][2]~123            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][4]~124            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][0]~125            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][5]~126            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][3]~127            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][1]~128            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][2]~129            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][4]~130            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][0]~131            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][5]~132            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][4]~133            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][3]~134            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][2]~135            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][1]~136            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][0]~137            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][5]~138            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][3]~139            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][1]~140            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][2]~141            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][4]~142            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][0]~143            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][5]~144            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][3]~145            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][1]~146            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][2]~147            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][4]~148            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][0]~149            ; 0                 ; 0       ;
;      - note[9]~8                                     ; 0                 ; 0       ;
;      - note[0]~9                                     ; 0                 ; 0       ;
;      - note[10]~10                                   ; 0                 ; 0       ;
;      - note[1]~11                                    ; 0                 ; 0       ;
;      - note[11]~13                                   ; 0                 ; 0       ;
;      - note[2]~14                                    ; 0                 ; 0       ;
;      - note[12]~16                                   ; 0                 ; 0       ;
;      - note[3]~17                                    ; 0                 ; 0       ;
;      - note[13]~18                                   ; 0                 ; 0       ;
;      - note[4]~19                                    ; 0                 ; 0       ;
;      - note[14]~20                                   ; 0                 ; 0       ;
;      - note[5]~21                                    ; 0                 ; 0       ;
;      - note[17]~22                                   ; 0                 ; 0       ;
;      - note[6]~23                                    ; 0                 ; 0       ;
;      - note[16]~24                                   ; 0                 ; 0       ;
;      - note[7]~25                                    ; 0                 ; 0       ;
;      - note[15]~27                                   ; 0                 ; 0       ;
;      - note[8]~28                                    ; 0                 ; 0       ;
; SW[1]                                                ;                   ;         ;
;      - note[24]~0                                    ; 0                 ; 0       ;
;      - note[23]~1                                    ; 0                 ; 0       ;
;      - note[22]~2                                    ; 0                 ; 0       ;
;      - note[21]~3                                    ; 0                 ; 0       ;
;      - note[20]~4                                    ; 0                 ; 0       ;
;      - note[19]~5                                    ; 0                 ; 0       ;
;      - note[18]~7                                    ; 0                 ; 0       ;
;      - comb~0                                        ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][5]~0             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][3]~1             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][1]~2             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][2]~3             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][4]~4             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[24][0]~5             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][5]~6             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][3]~7             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][1]~8             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][2]~9             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][4]~10            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[23][0]~11            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][5]~12            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][3]~13            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][1]~14            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][2]~15            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][4]~16            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[22][0]~17            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][5]~18            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][3]~19            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][1]~20            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][2]~21            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][4]~22            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[21][0]~23            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][5]~24            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][3]~25            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][1]~26            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][2]~27            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][4]~28            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[20][0]~29            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][5]~30            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][3]~31            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][1]~32            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][2]~33            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][4]~34            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[19][0]~35            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][5]~36            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][3]~37            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][1]~38            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][2]~39            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][4]~40            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[18][0]~41            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][5]~42            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][3]~43            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][1]~44            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][2]~45            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][4]~46            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[17][0]~47            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][5]~48            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][3]~49            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][1]~50            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][2]~51            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][4]~52            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[16][0]~53            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][5]~54            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][3]~55            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][1]~56            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][2]~57            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][4]~58            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[14][0]~59            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][5]~60            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][3]~61            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][1]~62            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][2]~63            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][4]~64            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[13][0]~65            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][5]~66            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][3]~67            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][1]~68            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][2]~69            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][4]~70            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[15][0]~71            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][5]~72            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][3]~73            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][1]~74            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][2]~75            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][4]~76            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[12][0]~77            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][5]~78            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][3]~79            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][1]~80            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][2]~81            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][4]~82            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[11][0]~83            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][5]~84            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][3]~85            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][1]~86            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][2]~87            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][4]~88            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[10][0]~89            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][5]~90             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][3]~91             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][1]~92             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][2]~93             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][4]~94             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[9][0]~95             ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][5]~96             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][3]~97             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][1]~98             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][2]~99             ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][4]~100            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[8][0]~101            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][5]~102            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][3]~103            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][1]~104            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][2]~105            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][4]~106            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[6][0]~107            ; 1                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][5]~108            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][3]~109            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][1]~110            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][2]~111            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][4]~112            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[5][0]~113            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][5]~114            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][3]~115            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][1]~116            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][2]~117            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][4]~118            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[4][0]~119            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][5]~120            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][3]~121            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][1]~122            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][2]~123            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][4]~124            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[7][0]~125            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][5]~126            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][3]~127            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][1]~128            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][2]~129            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][4]~130            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[1][0]~131            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][5]~132            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][4]~133            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][3]~134            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][2]~135            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][1]~136            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[0][0]~137            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][5]~138            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][3]~139            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][1]~140            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][2]~141            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][4]~142            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[3][0]~143            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][5]~144            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][3]~145            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][1]~146            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][2]~147            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][4]~148            ; 0                 ; 0       ;
;      - Synthesizer:synth|ramp_w[2][0]~149            ; 0                 ; 0       ;
;      - note[9]~8                                     ; 0                 ; 0       ;
;      - note[0]~9                                     ; 0                 ; 0       ;
;      - note[10]~10                                   ; 0                 ; 0       ;
;      - note[1]~11                                    ; 0                 ; 0       ;
;      - note[11]~12                                   ; 0                 ; 0       ;
;      - note[11]~13                                   ; 0                 ; 0       ;
;      - note[2]~14                                    ; 0                 ; 0       ;
;      - note[12]~15                                   ; 0                 ; 0       ;
;      - note[3]~17                                    ; 0                 ; 0       ;
;      - note[13]~18                                   ; 0                 ; 0       ;
;      - note[4]~19                                    ; 0                 ; 0       ;
;      - note[14]~20                                   ; 0                 ; 0       ;
;      - note[5]~21                                    ; 0                 ; 0       ;
;      - note[17]~22                                   ; 0                 ; 0       ;
;      - note[6]~23                                    ; 0                 ; 0       ;
;      - note[16]~24                                   ; 0                 ; 0       ;
;      - note[7]~25                                    ; 0                 ; 0       ;
;      - note[15]~26                                   ; 0                 ; 0       ;
;      - note[8]~28                                    ; 0                 ; 0       ;
; KEY[0]                                               ;                   ;         ;
;      - VGA_SET:vga_set|X[0]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|X[1]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|X[2]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|X[3]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|X[4]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|X[5]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|X[6]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|X[7]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|X[8]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|X[9]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|X[10]                         ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[0]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[1]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_g[6]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[8]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[9]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[10]                    ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[2]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[3]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[4]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[5]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[6]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[7]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[8]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[9]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[10]                    ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[2]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[3]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[4]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[5]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[6]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[7]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[8]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[9]                          ; 0                 ; 6       ;
;      - VGA_SET:vga_set|Y[10]                         ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[5]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[6]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[7]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[1]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[0]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[1]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[2]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[3]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|H_Cont[4]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|V_Cont[0]                     ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[22] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[21] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[20] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[19] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[18] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[17] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[16] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[15] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[14] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[13] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[12] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[11] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[10] ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[9]  ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[8]  ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[7]  ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[6]  ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[5]  ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[4]  ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[3]  ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[2]  ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[1]  ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_b[0]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_b[1]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_b[2]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_b[3]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_b[4]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_b[5]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_b[6]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_b[7]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_g[0]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_g[1]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_g[2]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_g[3]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_g[4]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_g[5]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_g[7]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_r[0]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_r[1]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_r[2]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_r[3]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_r[4]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_r[5]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_r[6]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|vga_r[7]      ; 0                 ; 6       ;
;      - VGA_SET:vga_set|vga_hs                        ; 0                 ; 6       ;
;      - VGA_SET:vga_set|vga_vs                        ; 0                 ; 6       ;
;      - Debounce:reset|always0~0                      ; 1                 ; 6       ;
;      - Debounce:reset|counter_w[1]~1                 ; 0                 ; 6       ;
;      - Debounce:reset|counter_w[0]~2                 ; 0                 ; 6       ;
;      - VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[0]  ; 0                 ; 6       ;
; HSMC_RX_D_P[10]                                      ;                   ;         ;
;      - Debounce:i24|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i24|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i24|counter_w[0]~2                   ; 0                 ; 6       ;
; HSMC_RX_D_P[11]                                      ;                   ;         ;
;      - Debounce:i23|always0~0                        ; 0                 ; 6       ;
;      - Debounce:i23|counter_w[1]~1                   ; 1                 ; 6       ;
;      - Debounce:i23|counter_w[0]~2                   ; 1                 ; 6       ;
; HSMC_RX_D_P[12]                                      ;                   ;         ;
;      - Debounce:i22|always0~0                        ; 0                 ; 6       ;
;      - Debounce:i22|counter_w[1]~1                   ; 1                 ; 6       ;
;      - Debounce:i22|counter_w[0]~2                   ; 1                 ; 6       ;
; HSMC_RX_D_P[13]                                      ;                   ;         ;
;      - Debounce:i21|always0~0                        ; 0                 ; 6       ;
;      - Debounce:i21|counter_w[1]~1                   ; 1                 ; 6       ;
;      - Debounce:i21|counter_w[0]~2                   ; 1                 ; 6       ;
; HSMC_RX_D_P[14]                                      ;                   ;         ;
;      - Debounce:i20|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i20|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i20|counter_w[0]~2                   ; 0                 ; 6       ;
; HSMC_RX_D_P[15]                                      ;                   ;         ;
;      - Debounce:i19|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i19|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i19|counter_w[0]~2                   ; 0                 ; 6       ;
; HSMC_RX_D_P[16]                                      ;                   ;         ;
;      - Debounce:i18|always0~0                        ; 1                 ; 6       ;
;      - Debounce:i18|counter_w[1]~1                   ; 0                 ; 6       ;
;      - Debounce:i18|counter_w[0]~2                   ; 0                 ; 6       ;
; HSMC_CLKIN_P1(n)                                     ;                   ;         ;
; HSMC_CLKIN_P2(n)                                     ;                   ;         ;
; HSMC_RX_D_P[0](n)                                    ;                   ;         ;
; HSMC_RX_D_P[1](n)                                    ;                   ;         ;
; HSMC_RX_D_P[2](n)                                    ;                   ;         ;
; HSMC_RX_D_P[3](n)                                    ;                   ;         ;
; HSMC_RX_D_P[4](n)                                    ;                   ;         ;
; HSMC_RX_D_P[5](n)                                    ;                   ;         ;
; HSMC_RX_D_P[6](n)                                    ;                   ;         ;
; HSMC_RX_D_P[7](n)                                    ;                   ;         ;
; HSMC_RX_D_P[8](n)                                    ;                   ;         ;
; HSMC_RX_D_P[9](n)                                    ;                   ;         ;
; HSMC_RX_D_P[10](n)                                   ;                   ;         ;
;      - Debounce:i24|always0~0                        ; 1                 ; 0       ;
;      - Debounce:i24|counter_w[1]~1                   ; 0                 ; 0       ;
;      - Debounce:i24|counter_w[0]~2                   ; 0                 ; 0       ;
; HSMC_RX_D_P[11](n)                                   ;                   ;         ;
;      - Debounce:i23|always0~0                        ; 0                 ; 0       ;
;      - Debounce:i23|counter_w[1]~1                   ; 1                 ; 0       ;
;      - Debounce:i23|counter_w[0]~2                   ; 1                 ; 0       ;
; HSMC_RX_D_P[12](n)                                   ;                   ;         ;
;      - Debounce:i22|always0~0                        ; 0                 ; 0       ;
;      - Debounce:i22|counter_w[1]~1                   ; 1                 ; 0       ;
;      - Debounce:i22|counter_w[0]~2                   ; 1                 ; 0       ;
; HSMC_RX_D_P[13](n)                                   ;                   ;         ;
;      - Debounce:i21|always0~0                        ; 0                 ; 0       ;
;      - Debounce:i21|counter_w[1]~1                   ; 1                 ; 0       ;
;      - Debounce:i21|counter_w[0]~2                   ; 1                 ; 0       ;
; HSMC_RX_D_P[14](n)                                   ;                   ;         ;
;      - Debounce:i20|always0~0                        ; 1                 ; 0       ;
;      - Debounce:i20|counter_w[1]~1                   ; 0                 ; 0       ;
;      - Debounce:i20|counter_w[0]~2                   ; 0                 ; 0       ;
; HSMC_RX_D_P[15](n)                                   ;                   ;         ;
;      - Debounce:i19|always0~0                        ; 1                 ; 0       ;
;      - Debounce:i19|counter_w[1]~1                   ; 0                 ; 0       ;
;      - Debounce:i19|counter_w[0]~2                   ; 0                 ; 0       ;
; HSMC_RX_D_P[16](n)                                   ;                   ;         ;
;      - Debounce:i18|always0~0                        ; 1                 ; 0       ;
;      - Debounce:i18|counter_w[1]~1                   ; 0                 ; 0       ;
;      - Debounce:i18|counter_w[0]~2                   ; 0                 ; 0       ;
+------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                          ;
+------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                             ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; AUD_BCLK                                                         ; PIN_F2             ; 938     ; Clock                   ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                         ; PIN_Y2             ; 179     ; Clock                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CLOCK_50                                                         ; PIN_Y2             ; 5       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; Debounce:reset|o_debounced_r                                     ; FF_X56_Y72_N13     ; 52      ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                           ; PIN_M23            ; 96      ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; Play:play|clk_r[2]~2                                             ; LCCOMB_X18_Y49_N26 ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SetCodec:init|I2cSender:sender|byte_counter_r[0]~19              ; LCCOMB_X56_Y68_N26 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SetCodec:init|I2cSender:sender|data_r[19]~1                      ; LCCOMB_X56_Y68_N30 ; 22      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SetCodec:init|I2cSender:sender|oe_r                              ; FF_X56_Y72_N17     ; 6       ; Output enable           ; no     ; --                   ; --               ; --                        ;
; SetCodec:init|I2cSender:sender|state_r.S_IDLE                    ; FF_X57_Y68_N23     ; 36      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; SetCodec:init|I2cSender:sender|state_r.S_TRANS                   ; FF_X57_Y68_N5      ; 17      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Teaching:teach|always0~0                                         ; LCCOMB_X80_Y25_N4  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; VGA_SET:vga_set|LessThan1~2                                      ; LCCOMB_X81_Y30_N0  ; 12      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; VGA_SET:vga_set|LessThan2~1                                      ; LCCOMB_X56_Y39_N4  ; 11      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; VGA_SET:vga_set|LessThan4~2                                      ; LCCOMB_X85_Y33_N28 ; 11      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; VGA_SET:vga_set|VGA_DISPLAY:dis|LessThan77~2                     ; LCCOMB_X65_Y33_N24 ; 26      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; VGA_SET:vga_set|VGA_DISPLAY:dis|LessThan78~2                     ; LCCOMB_X70_Y29_N20 ; 24      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[22]                    ; FF_X61_Y39_N21     ; 1600    ; Clock                   ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; VGA_SET:vga_set|vga_hs                                           ; FF_X56_Y39_N7      ; 23      ; Clock                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; comb~0                                                           ; LCCOMB_X67_Y60_N8  ; 7       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; comb~1                                                           ; LCCOMB_X56_Y72_N24 ; 938     ; Async. clear            ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3] ; PLL_1              ; 46      ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                  ;
+------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                             ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                         ; PIN_Y2             ; 179     ; 17                                   ; Global Clock         ; GCLK4            ; --                        ;
; VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[22]                    ; FF_X61_Y39_N21     ; 1600    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; VGA_SET:vga_set|vga_hs                                           ; FF_X56_Y39_N7      ; 23      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; comb~1                                                           ; LCCOMB_X56_Y72_N24 ; 938     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[2] ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3] ; PLL_1              ; 46      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                       ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_57f:divider|add_sub_30_result_int[5]~8 ; 2042    ;
; VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_57f:divider|add_sub_29_result_int[5]~8 ; 1653    ;
; VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_57f:divider|add_sub_28_result_int[5]~8 ; 1587    ;
; VGA_SET:vga_set|VGA_DISPLAY:dis|lpm_divide:Div1|lpm_divide_4jm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_57f:divider|add_sub_31_result_int[5]~8 ; 1538    ;
; SW[17]~input                                                                                                                                               ; 1275    ;
; AUD_BCLK~input                                                                                                                                             ; 938     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 42,893 / 342,891 ( 13 % ) ;
; C16 interconnects     ; 675 / 10,120 ( 7 % )      ;
; C4 interconnects      ; 19,788 / 209,544 ( 9 % )  ;
; Direct links          ; 9,487 / 342,891 ( 3 % )   ;
; Global clocks         ; 6 / 20 ( 30 % )           ;
; Local interconnects   ; 13,326 / 119,088 ( 11 % ) ;
; R24 interconnects     ; 860 / 9,963 ( 9 % )       ;
; R4 interconnects      ; 21,561 / 289,782 ( 7 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.72) ; Number of LABs  (Total = 2373) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 106                            ;
; 2                                           ; 41                             ;
; 3                                           ; 27                             ;
; 4                                           ; 29                             ;
; 5                                           ; 32                             ;
; 6                                           ; 28                             ;
; 7                                           ; 28                             ;
; 8                                           ; 23                             ;
; 9                                           ; 29                             ;
; 10                                          ; 40                             ;
; 11                                          ; 28                             ;
; 12                                          ; 50                             ;
; 13                                          ; 112                            ;
; 14                                          ; 98                             ;
; 15                                          ; 164                            ;
; 16                                          ; 1538                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.34) ; Number of LABs  (Total = 2373) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 230                            ;
; 1 Clock                            ; 515                            ;
; 1 Clock enable                     ; 3                              ;
; 1 Sync. clear                      ; 7                              ;
; 1 Sync. load                       ; 23                             ;
; 2 Async. clears                    ; 1                              ;
; 2 Clocks                           ; 23                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 14.54) ; Number of LABs  (Total = 2373) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 99                             ;
; 2                                            ; 50                             ;
; 3                                            ; 31                             ;
; 4                                            ; 33                             ;
; 5                                            ; 29                             ;
; 6                                            ; 34                             ;
; 7                                            ; 29                             ;
; 8                                            ; 36                             ;
; 9                                            ; 28                             ;
; 10                                           ; 40                             ;
; 11                                           ; 32                             ;
; 12                                           ; 49                             ;
; 13                                           ; 103                            ;
; 14                                           ; 87                             ;
; 15                                           ; 521                            ;
; 16                                           ; 725                            ;
; 17                                           ; 77                             ;
; 18                                           ; 49                             ;
; 19                                           ; 56                             ;
; 20                                           ; 24                             ;
; 21                                           ; 31                             ;
; 22                                           ; 42                             ;
; 23                                           ; 35                             ;
; 24                                           ; 26                             ;
; 25                                           ; 29                             ;
; 26                                           ; 15                             ;
; 27                                           ; 14                             ;
; 28                                           ; 16                             ;
; 29                                           ; 11                             ;
; 30                                           ; 8                              ;
; 31                                           ; 4                              ;
; 32                                           ; 10                             ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 10.31) ; Number of LABs  (Total = 2373) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 4                              ;
; 1                                                ; 198                            ;
; 2                                                ; 120                            ;
; 3                                                ; 106                            ;
; 4                                                ; 94                             ;
; 5                                                ; 64                             ;
; 6                                                ; 61                             ;
; 7                                                ; 85                             ;
; 8                                                ; 73                             ;
; 9                                                ; 104                            ;
; 10                                               ; 146                            ;
; 11                                               ; 146                            ;
; 12                                               ; 196                            ;
; 13                                               ; 177                            ;
; 14                                               ; 186                            ;
; 15                                               ; 165                            ;
; 16                                               ; 336                            ;
; 17                                               ; 27                             ;
; 18                                               ; 17                             ;
; 19                                               ; 9                              ;
; 20                                               ; 6                              ;
; 21                                               ; 8                              ;
; 22                                               ; 6                              ;
; 23                                               ; 8                              ;
; 24                                               ; 7                              ;
; 25                                               ; 9                              ;
; 26                                               ; 5                              ;
; 27                                               ; 1                              ;
; 28                                               ; 4                              ;
; 29                                               ; 3                              ;
; 30                                               ; 2                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 17.14) ; Number of LABs  (Total = 2373) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 65                             ;
; 3                                            ; 30                             ;
; 4                                            ; 64                             ;
; 5                                            ; 29                             ;
; 6                                            ; 48                             ;
; 7                                            ; 99                             ;
; 8                                            ; 72                             ;
; 9                                            ; 51                             ;
; 10                                           ; 60                             ;
; 11                                           ; 77                             ;
; 12                                           ; 88                             ;
; 13                                           ; 83                             ;
; 14                                           ; 66                             ;
; 15                                           ; 78                             ;
; 16                                           ; 98                             ;
; 17                                           ; 109                            ;
; 18                                           ; 134                            ;
; 19                                           ; 168                            ;
; 20                                           ; 183                            ;
; 21                                           ; 155                            ;
; 22                                           ; 100                            ;
; 23                                           ; 66                             ;
; 24                                           ; 49                             ;
; 25                                           ; 44                             ;
; 26                                           ; 34                             ;
; 27                                           ; 62                             ;
; 28                                           ; 71                             ;
; 29                                           ; 40                             ;
; 30                                           ; 88                             ;
; 31                                           ; 25                             ;
; 32                                           ; 2                              ;
; 33                                           ; 6                              ;
; 34                                           ; 4                              ;
; 35                                           ; 5                              ;
; 36                                           ; 7                              ;
; 37                                           ; 13                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                                       ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ; 78 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ; 78 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                                       ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 341          ; 341          ; 0            ; 0            ; 379       ; 341          ; 0            ; 0            ; 0            ; 0            ; 88           ; 55           ; 0            ; 0            ; 0            ; 0            ; 132          ; 55           ; 0            ; 132          ; 0            ; 0            ; 55           ; 0            ; 379       ; 379       ; 379       ; 354          ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 379          ; 38           ; 38           ; 379          ; 379          ; 0         ; 38           ; 379          ; 379          ; 379          ; 379          ; 291          ; 324          ; 379          ; 379          ; 379          ; 379          ; 247          ; 324          ; 379          ; 247          ; 379          ; 379          ; 324          ; 379          ; 0         ; 0         ; 0         ; 25           ; 379          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; LEDG[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDG[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[9]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[10]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[11]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[12]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[13]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[14]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[15]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[16]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LEDR[17]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX0[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX1[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX2[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX3[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX4[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX5[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX6[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HEX7[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_BLON           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_EN             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_ON             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_RS             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_RW             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_BLANK_N        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_HS             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_SYNC_N         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; VGA_VS             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; AUD_ADCDAT         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; AUD_XCK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; I2C_SCLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[0]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[1]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[2]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[3]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[4]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[5]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[6]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[7]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[8]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[9]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[10]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[11]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[12]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CAS_N         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CKE           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CS_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_RAS_N         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_WE_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[0]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[1]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[2]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[3]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[4]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[5]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[6]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[7]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[8]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[9]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[10]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[11]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[12]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[13]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[14]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[15]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[16]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[17]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[18]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[19]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_CE_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_LB_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_OE_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_UB_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_WE_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P1      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P2      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN0        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT_P1     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P2     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT0       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[0]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[1]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[2]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[3]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[4]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[5]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[6]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[7]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[8]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[9]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[0]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[1]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[2]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[3]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[4]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[5]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[6]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[7]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[8]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[9]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[10]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[11]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[12]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[13]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[14]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[15]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[16]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[4]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[5]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[6]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[7]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; AUD_ADCLRCK        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[12]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[13]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[14]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[15]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[16]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[17]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[18]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[19]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[20]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[21]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[22]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[23]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[24]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[25]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[26]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[27]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[28]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[29]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[30]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[31]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[12]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[13]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[14]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[15]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[2]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[3]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; AUD_BCLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; AUD_DACLRCK        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; I2C_SDAT           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[9]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[10]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[11]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[12]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[13]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[14]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[15]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[16]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[17]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[18]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[19]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[20]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[21]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[22]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[23]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[24]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[25]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[26]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[27]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[28]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[29]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[30]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[31]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[32]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[33]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[34]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; GPIO[35]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; CLOCK_50           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[10]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[11]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[12]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[13]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[14]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[15]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[16]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P1(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P2(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P1(n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P2(n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[0](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[1](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[2](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[3](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[4](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[5](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[6](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[7](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[8](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[9](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[0](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[1](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[2](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[3](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[4](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[5](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[6](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[7](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[8](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[9](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[10](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[11](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[12](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[13](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[14](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[15](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[16](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[10](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[11](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[12](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[13](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[14](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[15](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[16](n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; AUD_BCLK             ; 891.4             ;
; CLOCK_50        ; AUD_BCLK             ; 161.8             ;
; I/O             ; CLOCK_50             ; 36.8              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                        ;
+--------------------------------+---------------------------------+-------------------+
; Source Register                ; Destination Register            ; Delay Added in ns ;
+--------------------------------+---------------------------------+-------------------+
; SetCodec:init|cnt_r[0]         ; Play:play|clk_r[10]             ; 4.968             ;
; SW[0]                          ; Synthesizer:synth|ramp_r[17][4] ; 4.816             ;
; SW[1]                          ; Synthesizer:synth|ramp_r[17][4] ; 4.755             ;
; SetCodec:init|cnt_r[2]         ; Play:play|clk_r[10]             ; 4.737             ;
; SetCodec:init|cnt_r[1]         ; Play:play|clk_r[10]             ; 4.714             ;
; Debounce:i17|o_debounced_r     ; Synthesizer:synth|ramp_r[17][1] ; 2.624             ;
; Debounce:reset|o_debounced_r   ; Play:play|clk_r[10]             ; 2.222             ;
; Debounce:i13|o_debounced_r     ; Synthesizer:synth|ramp_r[13][4] ; 2.174             ;
; Debounce:i2|o_debounced_r      ; Synthesizer:synth|ramp_r[2][4]  ; 2.133             ;
; Debounce:i6|o_debounced_r      ; Synthesizer:synth|ramp_r[6][0]  ; 2.002             ;
; AUD_DACLRCK                    ; Play:play|state_r               ; 1.923             ;
; Debounce:i12|o_debounced_r     ; Synthesizer:synth|ramp_r[12][0] ; 1.824             ;
; KEY[0]                         ; Debounce:reset|counter_r[0]     ; 1.805             ;
; Debounce:i7|o_debounced_r      ; Synthesizer:synth|ramp_r[7][2]  ; 1.727             ;
; Debounce:i9|o_debounced_r      ; Synthesizer:synth|ramp_r[9][2]  ; 1.687             ;
; Debounce:i11|o_debounced_r     ; Synthesizer:synth|ramp_r[11][4] ; 1.679             ;
; GPIO[28]                       ; Debounce:i14|counter_r[1]       ; 1.645             ;
; Debounce:i0|o_debounced_r      ; Synthesizer:synth|ramp_r[0][1]  ; 1.590             ;
; Debounce:i20|o_debounced_r     ; Synthesizer:synth|ramp_r[20][4] ; 1.520             ;
; Debounce:i4|o_debounced_r      ; Synthesizer:synth|ramp_r[4][4]  ; 1.515             ;
; Synthesizer:synth|cnt_r[7][25] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][24] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][23] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][22] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][21] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][20] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][19] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][18] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][17] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][16] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][15] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][14] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][13] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][12] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][11] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][10] ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][9]  ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][8]  ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][7]  ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][6]  ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][5]  ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][4]  ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][3]  ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][2]  ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][1]  ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Synthesizer:synth|cnt_r[7][0]  ; Synthesizer:synth|ramp_r[7][3]  ; 1.413             ;
; Debounce:i3|o_debounced_r      ; Synthesizer:synth|ramp_r[3][3]  ; 1.407             ;
; Synthesizer:synth|cnt_r[9][5]  ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][7]  ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][6]  ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][8]  ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][9]  ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][10] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][11] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][12] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][13] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][14] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][25] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][24] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][23] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][22] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][21] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][20] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][19] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][18] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][17] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][16] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][4]  ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[9][15] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[15][3] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[15][2] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Synthesizer:synth|cnt_r[24][1] ; Synthesizer:synth|ramp_r[9][3]  ; 1.275             ;
; Debounce:i1|o_debounced_r      ; Synthesizer:synth|ramp_r[1][4]  ; 1.242             ;
; Debounce:i5|o_debounced_r      ; Synthesizer:synth|ramp_r[5][2]  ; 1.231             ;
; Debounce:i18|o_debounced_r     ; Synthesizer:synth|ramp_r[18][0] ; 1.022             ;
; Debounce:i15|o_debounced_r     ; Synthesizer:synth|ramp_r[15][1] ; 0.975             ;
; Debounce:i8|o_debounced_r      ; Synthesizer:synth|ramp_r[8][2]  ; 0.918             ;
; Play:play|clk_r[10]            ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|clk_r[9]             ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|clk_r[8]             ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|clk_r[7]             ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|clk_r[6]             ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|clk_r[5]             ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|clk_r[3]             ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|clk_r[2]             ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|state_r              ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|clk_r[1]             ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|clk_r[4]             ; Play:play|clk_r[10]             ; 0.899             ;
; Play:play|clk_r[0]             ; Play:play|clk_r[10]             ; 0.899             ;
; Debounce:i24|o_debounced_r     ; Synthesizer:synth|ramp_r[24][4] ; 0.719             ;
; Debounce:i16|o_debounced_r     ; Synthesizer:synth|ramp_r[16][4] ; 0.693             ;
; Debounce:i10|o_debounced_r     ; Synthesizer:synth|ramp_r[10][2] ; 0.667             ;
; Debounce:i14|o_debounced_r     ; Synthesizer:synth|ramp_r[14][4] ; 0.597             ;
; Debounce:i23|o_debounced_r     ; Synthesizer:synth|ramp_r[23][4] ; 0.576             ;
; GPIO[20]                       ; Debounce:i10|counter_r[1]       ; 0.527             ;
; AUD_BCLK                       ; Synthesizer:synth|cnt_r[11][1]  ; 0.482             ;
; GPIO[25]                       ; Debounce:i3|counter_r[0]        ; 0.455             ;
; GPIO[34]                       ; Debounce:i15|counter_r[1]       ; 0.453             ;
; GPIO[35]                       ; Debounce:i8|counter_r[0]        ; 0.402             ;
; GPIO[29]                       ; Debounce:i5|counter_r[1]        ; 0.391             ;
+--------------------------------+---------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "DE2_115"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|pll7" has been set to clock3 File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 151
Info (15535): Implemented PLL "easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|pll7" as Cyclone IV E PLL type File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[2] port File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 500, and phase shift of 0 degrees (0 ps) for easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3] port File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 151
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (176674): Following 38 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "HSMC_CLKIN_P1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKIN_P1(n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 55
    Warning (176118): Pin "HSMC_CLKIN_P2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKIN_P2(n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 56
    Warning (176118): Pin "HSMC_CLKOUT_P1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKOUT_P1(n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 58
    Warning (176118): Pin "HSMC_CLKOUT_P2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKOUT_P2(n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 59
    Warning (176118): Pin "HSMC_RX_D_P[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[0](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[1](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[2](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[3](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[4]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[4](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[5](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[6](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[7]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[7](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[8]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[8](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[9]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[9](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_TX_D_P[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[0](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[1](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[2](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[3](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[4]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[4](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[5](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[6](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[7]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[7](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[8]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[8](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[9]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[9](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[10]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[10](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[11]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[11](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[12]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[12](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[13]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[13](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[14]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[14](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[15]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[15](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_TX_D_P[16]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[16](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 63
    Warning (176118): Pin "HSMC_RX_D_P[10]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[10](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[11]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[11](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[12]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[12](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[13]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[13](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[14]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[14](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[15]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[15](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
    Warning (176118): Pin "HSMC_RX_D_P[16]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[16](n)" File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 62
Info (332104): Reading SDC File: 'qsys/easy/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE2_115.sdc'
Warning (332174): Ignored filter at DE2_115.sdc(2): CLOCK2_50 could not be matched with a port File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 2
Warning (332049): Ignored create_clock at DE2_115.sdc(2): Argument <targets> is an empty collection File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 2
    Info (332050): create_clock -period 20 [get_ports CLOCK2_50] File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 2
Warning (332174): Ignored filter at DE2_115.sdc(3): CLOCK3_50 could not be matched with a port File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 3
Warning (332049): Ignored create_clock at DE2_115.sdc(3): Argument <targets> is an empty collection File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 3
    Info (332050): create_clock -period 20 [get_ports CLOCK3_50] File: /home/quartus/nios/DE2_115/DE2_115.sdc Line: 3
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {core|pll|sd1|pll7|inclk[0]} -divide_by 25 -multiply_by 6 -duty_cycle 50.00 -name {core|pll|sd1|pll7|clk[2]} {core|pll|sd1|pll7|clk[2]}
    Info (332110): create_generated_clock -source {core|pll|sd1|pll7|inclk[0]} -divide_by 500 -duty_cycle 50.00 -name {core|pll|sd1|pll7|clk[3]} {core|pll|sd1|pll7|clk[3]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: '/home/quartus/nios/DE2_115/db/ip/easy/submodules/altera_reset_controller.sdc'
Warning (332060): Node: VGA_SET:vga_set|vga_hs was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_SET:vga_set|Y[9] is being clocked by VGA_SET:vga_set|vga_hs
Warning (332060): Node: VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[22] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_SET:vga_set|VGA_DISPLAY:dis|display_r[23][21][0] is being clocked by VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[22]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   83.000     AUD_BCLK
    Info (332111):   20.000     CLOCK_50
    Info (332111):   83.333 core|pll|sd1|pll7|clk[2]
    Info (332111): 10000.000 core|pll|sd1|pll7|clk[3]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 2
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[22] File: /home/quartus/nios/DE2_115/src/VGA_DISPLAY.sv Line: 699
        Info (176357): Destination node VGA_SET:vga_set|vga_hs File: /home/quartus/nios/DE2_115/src/VGA_SET.v Line: 35
        Info (176357): Destination node VGA_CLK~output File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 23
Info (176353): Automatically promoted node easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[2] (placed in counter C0 of PLL_1) File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|wire_pll7_clk[3] (placed in counter C2 of PLL_1) File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[22]  File: /home/quartus/nios/DE2_115/src/VGA_DISPLAY.sv Line: 699
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_SET:vga_set|VGA_DISPLAY:dis|counter_r[22]~64 File: /home/quartus/nios/DE2_115/src/VGA_DISPLAY.sv Line: 699
Info (176353): Automatically promoted node VGA_SET:vga_set|vga_hs  File: /home/quartus/nios/DE2_115/src/VGA_SET.v Line: 35
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_SET:vga_set|vga_hs~3 File: /home/quartus/nios/DE2_115/src/VGA_SET.v Line: 35
        Info (176357): Destination node VGA_HS~output File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 25
Info (176353): Automatically promoted node comb~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "easy:core|easy_pll:pll|easy_pll_altpll_02o2:sd1|pll7" output port clk[2] feeds output pin "AUD_XCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/quartus/nios/DE2_115/qsys/easy/synthesis/submodules/easy_pll.v Line: 151
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:23
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:56
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X46_Y24 to location X57_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:07:01
Info (11888): Total time spent on timing analysis during the Fitter is 15.03 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:13
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 106 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin AUD_ADCDAT uses I/O standard 3.3-V LVTTL at D2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 29
    Info (169178): Pin HSMC_CLKIN0 uses I/O standard 3.3-V LVTTL at AH15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 57
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169178): Pin AUD_ADCLRCK uses I/O standard 3.3-V LVTTL at C2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 30
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169178): Pin EX_IO[0] uses I/O standard 3.3-V LVTTL at J10 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169178): Pin EX_IO[1] uses I/O standard 3.3-V LVTTL at J14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169178): Pin EX_IO[2] uses I/O standard 3.3-V LVTTL at H13 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169178): Pin EX_IO[3] uses I/O standard 3.3-V LVTTL at H14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169178): Pin EX_IO[4] uses I/O standard 3.3-V LVTTL at F14 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169178): Pin EX_IO[5] uses I/O standard 3.3-V LVTTL at E10 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169178): Pin EX_IO[6] uses I/O standard 3.3-V LVTTL at D9 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169178): Pin AUD_BCLK uses I/O standard 3.3-V LVTTL at F2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 31
    Info (169178): Pin AUD_DACLRCK uses I/O standard 3.3-V LVTTL at E3 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 33
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 36
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at AB22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at AC15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at AB21 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at Y17 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at AC21 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at Y16 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at AD21 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at AE16 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at AD15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at AE15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at AC19 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at AF16 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at AD19 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at AF15 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at AF24 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at AE21 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at AF25 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at AC22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at AE22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at AF21 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at AF22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at AD22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at AG25 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at AD25 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[24] uses I/O standard 3.3-V LVTTL at AH25 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[25] uses I/O standard 3.3-V LVTTL at AE25 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[26] uses I/O standard 3.3-V LVTTL at AG22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[27] uses I/O standard 3.3-V LVTTL at AE24 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[28] uses I/O standard 3.3-V LVTTL at AH22 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[29] uses I/O standard 3.3-V LVTTL at AF26 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[30] uses I/O standard 3.3-V LVTTL at AE20 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[31] uses I/O standard 3.3-V LVTTL at AG23 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[32] uses I/O standard 3.3-V LVTTL at AF20 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[33] uses I/O standard 3.3-V LVTTL at AH26 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[34] uses I/O standard 3.3-V LVTTL at AH23 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin GPIO[35] uses I/O standard 3.3-V LVTTL at AG26 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2 File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 2
Warning (169064): Following 106 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 16
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 30
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[16] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[17] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[18] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[19] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[20] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[21] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[22] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[23] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[24] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[25] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[26] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[27] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[28] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[29] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[30] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin DRAM_DQ[31] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 43
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 50
    Info (169065): Pin HSMC_D[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 61
    Info (169065): Pin HSMC_D[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 61
    Info (169065): Pin HSMC_D[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 61
    Info (169065): Pin HSMC_D[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 61
    Info (169065): Pin EX_IO[0] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169065): Pin EX_IO[1] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169065): Pin EX_IO[2] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169065): Pin EX_IO[3] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169065): Pin EX_IO[4] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169065): Pin EX_IO[5] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169065): Pin EX_IO[6] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 65
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 31
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 33
    Info (169065): Pin GPIO[0] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[1] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[2] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[3] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[4] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[5] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[6] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[7] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[8] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[9] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[10] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[11] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[12] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[13] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[14] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[15] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[16] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[17] has a permanently enabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[19] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[21] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[24] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[25] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[26] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[27] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[28] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[29] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[30] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[31] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[32] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[33] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[34] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
    Info (169065): Pin GPIO[35] has a permanently disabled output enable File: /home/quartus/nios/DE2_115/src/DE2_115.sv Line: 47
Info (144001): Generated suppressed messages file /home/quartus/nios/DE2_115/output_files/DE2_115.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 230 warnings
    Info: Peak virtual memory: 1993 megabytes
    Info: Processing ended: Wed Jan 27 15:01:02 2016
    Info: Elapsed time: 00:09:08
    Info: Total CPU time (on all processors): 00:11:58


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/quartus/nios/DE2_115/output_files/DE2_115.fit.smsg.


