 //模10计数器模块
module counter10(clk, rst_n, en, adjust_minute, isMin, dout, co);
 
input clk, rst_n, en, adjust_minute, isMin;
output[3:0] dout;
reg [3:0] dout;
output co;

always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		dout <= 4'b0000;        //系统复位，计数器清零
	else if(en == 1)
	   if(dout == 4'b1001)     //计数值达到9时，计数器清零
           dout <= 4'b0000;
       else
           dout <= dout + 1'b1; //否则，计数器加1
	else if((en == 0 && adjust_minute == 1) && isMin == 1)
		if(dout == 4'b1001)     //计数值达到9时，计数器清零
			dout <= 4'b0000;
		else
			dout <= dout + 1'b1; //否则，计数器加1
	else
		dout <= dout;
end
 
assign co = dout[0] & dout[3];  //当计数达到9(4'b1001)时，进位为1，计数值为其他，都没有进位
endmodule