<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1528431178">
  <File Type="RDS-PROPCONSTRS" Name="dynamic_scan_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="dynamic_scan.tcl"/>
  <File Type="RDS-RDS" Name="dynamic_scan.vds"/>
  <File Type="RDS-UTIL" Name="dynamic_scan_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="dynamic_scan_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="dynamic_scan.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="dynamic_scan_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="dynamic_scan_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/7seg_decoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/leo/Desktop/verilog/lab3/sources_1/new/7seg_decoder.v"/>
        <Attr Name="ImportTime" Val="1527854208"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/leo/Desktop/verilog/lab3/sources_1/new/counter.v"/>
        <Attr Name="ImportTime" Val="1526652469"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/decoder3_8.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/leo/Desktop/verilog/lab3/sources_1/new/decoder3_8.v"/>
        <Attr Name="ImportTime" Val="1526651270"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/divider.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/leo/Desktop/verilog/lab3/sources_1/new/divider.v"/>
        <Attr Name="ImportTime" Val="1527855285"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/rom8x4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/leo/Desktop/verilog/lab3/sources_1/new/rom8x4.v"/>
        <Attr Name="ImportTime" Val="1527854751"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/dynamic_scan.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/leo/Desktop/verilog/lab3/sources_1/new/dynamic_scan.v"/>
        <Attr Name="ImportTime" Val="1527855698"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/CLK.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/leo/Desktop/verilog/lab3/sources_1/new/CLK.v"/>
        <Attr Name="ImportTime" Val="1526643340"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Translate3_8.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/leo/Desktop/verilog/lab3/sources_1/new/Translate3_8.v"/>
        <Attr Name="ImportTime" Val="1526643784"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Translater3_8.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/leo/Desktop/verilog/lab3/sources_1/new/Translater3_8.v"/>
        <Attr Name="ImportTime" Val="1526643390"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="dynamic_scan"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Desktop/Nexys4_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/leo/Desktop/verilog/lab3/constrs_1/imports/Desktop/Nexys4_Master.xdc"/>
        <Attr Name="ImportTime" Val="1527852187"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
