<!-- set: ai sw=1 ts=1 sta et -->
<complexblocklist>
 <pb_type name="BLK_TL-PIO_L" xmlns:xi="http://www.w3.org/2001/XInclude">
  <!-- SB_IO inputs   -->
  <output name="io_0_D_IN" num_pins="2" equivalent="false"/>
  <output name="io_1_D_IN" num_pins="2" equivalent="false"/>

  <!-- SB_IO outputs -->
  <input  name="io_0_D_OUT" num_pins="2" equivalent="false"/>
  <input  name="io_1_D_OUT" num_pins="2" equivalent="false"/>

  <!-- Control signals -->
  <input  name="io_0_OUT_ENB" num_pins="1" equivalent="false"/>
  <input  name="io_1_OUT_ENB" num_pins="1" equivalent="false"/>

  <input  name="io_global_cen"    num_pins="1" equivalent="false"/>
  <clock  name="io_global_inclk"  num_pins="1" equivalent="false"/>
  <clock  name="io_global_outclk" num_pins="1" equivalent="false"/>
  <!--
  <input  name="io_global_latch"  num_pins="1" equivalent="false"/>
  -->

  <xi:include href="../../../../cells/io_local/io_local.pb_type.xml"/>

  <interconnect>
   <!-- SB_IO inputs -->
   <direct name="io_0_D_IN"    input="BLK_IG-IO_LOCAL.io_0_D_IN" output="BLK_TL-PIO_L.io_0_D_IN"      />
   <direct name="io_1_D_IN"    input="BLK_IG-IO_LOCAL.io_1_D_IN" output="BLK_TL-PIO_L.io_1_D_IN"      />
   <!-- SB_IO outputs -->
   <direct name="io_0_D_OUT"   input="BLK_TL-PIO_L.io_0_D_OUT"   output="BLK_IG-IO_LOCAL.io_0_D_OUT"  />
   <direct name="io_1_D_OUT"   input="BLK_TL-PIO_L.io_1_D_OUT"   output="BLK_IG-IO_LOCAL.io_1_D_OUT"  />
   <!-- Control signals -->
   <direct name="io_0_OUT_ENB" input="BLK_TL-PIO_L.io_0_OUT_ENB" output="BLK_IG-IO_LOCAL.io_0_OUT_ENB"/>
   <direct name="io_1_OUT_ENB" input="BLK_TL-PIO_L.io_1_OUT_ENB" output="BLK_IG-IO_LOCAL.io_1_OUT_ENB"/>

   <direct name="io_global_cen"    input="BLK_TL-PIO_L.io_global_cen"    output="BLK_IG-IO_LOCAL.io_global_cen"    />
   <direct name="io_global_inclk"  input="BLK_TL-PIO_L.io_global_inclk"  output="BLK_IG-IO_LOCAL.io_global_inclk"  />
   <direct name="io_global_outclk" input="BLK_TL-PIO_L.io_global_outclk" output="BLK_IG-IO_LOCAL.io_global_outclk" />

   <!--
   <direct name="io_global_latch"  input="BLK_TL-PIO_L.io_global_latch"  output="BLK_IG-IO_LOCAL.io_global_latch"  />
   -->
  </interconnect>

  <pinlocations pattern="custom">
   <loc side="right" xoffset="0" yoffset="0">
    BLK_TL-PIO_L.io_0_D_IN
    BLK_TL-PIO_L.io_1_D_IN
    BLK_TL-PIO_L.io_0_D_OUT
    BLK_TL-PIO_L.io_1_D_OUT
    BLK_TL-PIO_L.io_0_OUT_ENB
    BLK_TL-PIO_L.io_1_OUT_ENB
    BLK_TL-PIO_L.io_global_cen
    BLK_TL-PIO_L.io_global_inclk
    BLK_TL-PIO_L.io_global_outclk
   </loc>
  </pinlocations>
  <fc in_type="frac" in_val="1.0" out_type="frac" out_val="1.0" />
 </pb_type>

 <pb_type name="BLK_TL-PIO_R" xmlns:xi="http://www.w3.org/2001/XInclude">
  <!-- SB_IO inputs -->
  <output name="io_0_D_IN"        num_pins="2" equivalent="false"/>
  <output name="io_1_D_IN"        num_pins="2" equivalent="false"/>

  <!-- SB_IO outputs -->
  <input  name="io_0_D_OUT"       num_pins="2" equivalent="false"/>
  <input  name="io_1_D_OUT"       num_pins="2" equivalent="false"/>

  <!-- Control signals -->
  <input  name="io_0_OUT_ENB"     num_pins="1" equivalent="false"/>
  <input  name="io_1_OUT_ENB"     num_pins="1" equivalent="false"/>

  <input  name="io_global_cen"    num_pins="1" equivalent="false"/>
  <clock  name="io_global_inclk"  num_pins="1" equivalent="false"/>
  <clock  name="io_global_outclk" num_pins="1" equivalent="false"/>
  <!--
  <input  name="io_global_latch"  num_pins="1" equivalent="false"/>
  -->

  <xi:include href="../../../../cells/io_local/io_local.pb_type.xml"/>

  <interconnect>
   <!-- SB_IO inputs -->
   <direct name="io_0_D_IN"    input="BLK_IG-IO_LOCAL.io_0_D_IN" output="BLK_TL-PIO_R.io_0_D_IN"      />
   <direct name="io_1_D_IN"    input="BLK_IG-IO_LOCAL.io_1_D_IN" output="BLK_TL-PIO_R.io_1_D_IN"      />
   <!-- SB_IO outputs -->
   <direct name="io_0_D_OUT"   input="BLK_TL-PIO_R.io_0_D_OUT"   output="BLK_IG-IO_LOCAL.io_0_D_OUT"  />
   <direct name="io_1_D_OUT"   input="BLK_TL-PIO_R.io_1_D_OUT"   output="BLK_IG-IO_LOCAL.io_1_D_OUT"  />
   <!-- Control signals -->
   <direct name="io_0_OUT_ENB" input="BLK_TL-PIO_R.io_0_OUT_ENB" output="BLK_IG-IO_LOCAL.io_0_OUT_ENB"/>
   <direct name="io_1_OUT_ENB" input="BLK_TL-PIO_R.io_1_OUT_ENB" output="BLK_IG-IO_LOCAL.io_1_OUT_ENB"/>

   <direct name="io_global_cen"    input="BLK_TL-PIO_R.io_global_cen"    output="BLK_IG-IO_LOCAL.io_global_cen"    />
   <direct name="io_global_inclk"  input="BLK_TL-PIO_R.io_global_inclk"  output="BLK_IG-IO_LOCAL.io_global_inclk"  />
   <direct name="io_global_outclk" input="BLK_TL-PIO_R.io_global_outclk" output="BLK_IG-IO_LOCAL.io_global_outclk" />

   <!--
   <direct name="io_global_latch"  input="BLK_TL-PIO_R.io_global_latch"  output="BLK_IG-IO_LOCAL.io_global_latch"  />
   -->
  </interconnect>

  <pinlocations pattern="custom">
   <loc side="right" xoffset="0" yoffset="0">
    BLK_TL-PIO_R.io_0_D_IN
    BLK_TL-PIO_R.io_1_D_IN
    BLK_TL-PIO_R.io_0_D_OUT
    BLK_TL-PIO_R.io_1_D_OUT
    BLK_TL-PIO_R.io_0_OUT_ENB
    BLK_TL-PIO_R.io_1_OUT_ENB
    BLK_TL-PIO_R.io_global_cen
    BLK_TL-PIO_R.io_global_inclk
    BLK_TL-PIO_R.io_global_outclk
   </loc>
  </pinlocations>
  <fc in_type="frac" in_val="1.0" out_type="frac" out_val="1.0" />
 </pb_type>

 <pb_type name="BLK_TL-PIO_B" xmlns:xi="http://www.w3.org/2001/XInclude">
  <!-- SB_IO inputs -->
  <output name="io_0_D_IN"        num_pins="2" equivalent="false"/>
  <output name="io_1_D_IN"        num_pins="2" equivalent="false"/>

  <!-- SB_IO outputs -->
  <input  name="io_0_D_OUT"       num_pins="2" equivalent="false"/>
  <input  name="io_1_D_OUT"       num_pins="2" equivalent="false"/>

  <!-- Control signals -->
  <input  name="io_0_OUT_ENB"     num_pins="1" equivalent="false"/>
  <input  name="io_1_OUT_ENB"     num_pins="1" equivalent="false"/>

  <input  name="io_global_cen"    num_pins="1" equivalent="false"/>
  <clock  name="io_global_inclk"  num_pins="1" equivalent="false"/>
  <clock  name="io_global_outclk" num_pins="1" equivalent="false"/>
  <!--
  <input  name="io_global_latch"  num_pins="1" equivalent="false"/>
  -->

  <xi:include href="../../../../cells/io_local/io_local.pb_type.xml"/>

  <interconnect>
   <!-- SB_IO inputs -->
   <direct name="io_0_D_IN"        input="BLK_IG-IO_LOCAL.io_0_D_IN"     output="BLK_TL-PIO_B.io_0_D_IN"           />
   <direct name="io_1_D_IN"        input="BLK_IG-IO_LOCAL.io_1_D_IN"     output="BLK_TL-PIO_B.io_1_D_IN"           />
   <!-- SB_IO outputs -->
   <direct name="io_0_D_OUT"       input="BLK_TL-PIO_B.io_0_D_OUT"       output="BLK_IG-IO_LOCAL.io_0_D_OUT"       />
   <direct name="io_1_D_OUT"       input="BLK_TL-PIO_B.io_1_D_OUT"       output="BLK_IG-IO_LOCAL.io_1_D_OUT"       />
   <!-- Control signals -->
   <direct name="io_0_OUT_ENB"     input="BLK_TL-PIO_B.io_0_OUT_ENB"     output="BLK_IG-IO_LOCAL.io_0_OUT_ENB"     />
   <direct name="io_1_OUT_ENB"     input="BLK_TL-PIO_B.io_1_OUT_ENB"     output="BLK_IG-IO_LOCAL.io_1_OUT_ENB"     />

   <direct name="io_global_cen"    input="BLK_TL-PIO_B.io_global_cen"    output="BLK_IG-IO_LOCAL.io_global_cen"    />
   <direct name="io_global_inclk"  input="BLK_TL-PIO_B.io_global_inclk"  output="BLK_IG-IO_LOCAL.io_global_inclk"  />
   <direct name="io_global_outclk" input="BLK_TL-PIO_B.io_global_outclk" output="BLK_IG-IO_LOCAL.io_global_outclk" />

   <!--
   <direct name="io_global_latch"  input="BLK_TL-PIO_B.io_global_latch"  output="BLK_IG-IO_LOCAL.io_global_latch"  />
   -->
  </interconnect>

  <pinlocations pattern="custom">
   <loc side="right" xoffset="0" yoffset="0">
    BLK_TL-PIO_B.io_0_D_IN
    BLK_TL-PIO_B.io_1_D_IN
    BLK_TL-PIO_B.io_0_D_OUT
    BLK_TL-PIO_B.io_1_D_OUT
    BLK_TL-PIO_B.io_0_OUT_ENB
    BLK_TL-PIO_B.io_1_OUT_ENB
    BLK_TL-PIO_B.io_global_cen
    BLK_TL-PIO_B.io_global_inclk
    BLK_TL-PIO_B.io_global_outclk
   </loc>
  </pinlocations>
  <fc in_type="frac" in_val="1.0" out_type="frac" out_val="1.0" />
 </pb_type>

 <pb_type name="BLK_TL-PIO_T" xmlns:xi="http://www.w3.org/2001/XInclude">
  <!-- SB_IO inputs -->
  <output name="io_0_D_IN" num_pins="2" equivalent="false"/>
  <output name="io_1_D_IN" num_pins="2" equivalent="false"/>

  <!-- SB_IO outputs -->
  <input  name="io_0_D_OUT" num_pins="2" equivalent="false"/>
  <input  name="io_1_D_OUT" num_pins="2" equivalent="false"/>

  <!-- Control signals -->
  <input  name="io_0_OUT_ENB" num_pins="1" equivalent="false"/>
  <input  name="io_1_OUT_ENB" num_pins="1" equivalent="false"/>

  <input  name="io_global_cen"    num_pins="1" equivalent="false"/>
  <clock  name="io_global_inclk"  num_pins="1" equivalent="false"/>
  <clock  name="io_global_outclk" num_pins="1" equivalent="false"/>
  <!--
  <input  name="io_global_latch"  num_pins="1" equivalent="false"/>
  -->

  <xi:include href="../../../../cells/io_local/io_local.pb_type.xml"/>

  <interconnect>
   <!-- SB_IO inputs -->
   <direct name="io_0_D_IN"    input="BLK_IG-IO_LOCAL.io_0_D_IN" output="BLK_TL-PIO_T.io_0_D_IN"      />
   <direct name="io_1_D_IN"    input="BLK_IG-IO_LOCAL.io_1_D_IN" output="BLK_TL-PIO_T.io_1_D_IN"      />
   <!-- SB_IO outputs -->
   <direct name="io_0_D_OUT"   input="BLK_TL-PIO_T.io_0_D_OUT"   output="BLK_IG-IO_LOCAL.io_0_D_OUT"  />
   <direct name="io_1_D_OUT"   input="BLK_TL-PIO_T.io_1_D_OUT"   output="BLK_IG-IO_LOCAL.io_1_D_OUT"  />
   <!-- Control signals -->
   <direct name="io_0_OUT_ENB" input="BLK_TL-PIO_T.io_0_OUT_ENB" output="BLK_IG-IO_LOCAL.io_0_OUT_ENB"/>
   <direct name="io_1_OUT_ENB" input="BLK_TL-PIO_T.io_1_OUT_ENB" output="BLK_IG-IO_LOCAL.io_1_OUT_ENB"/>

   <direct name="io_global_cen"    input="BLK_TL-PIO_T.io_global_cen"    output="BLK_IG-IO_LOCAL.io_global_cen"    />
   <direct name="io_global_inclk"  input="BLK_TL-PIO_T.io_global_inclk"  output="BLK_IG-IO_LOCAL.io_global_inclk"  />
   <direct name="io_global_outclk" input="BLK_TL-PIO_T.io_global_outclk" output="BLK_IG-IO_LOCAL.io_global_outclk" />
   <!--
   <direct name="io_global_latch"  input="BLK_TL-PIO_T.io_global_latch"  output="BLK_IG-IO_LOCAL.io_global_latch"  />
   -->
  </interconnect>

  <pinlocations pattern="custom">
   <loc side="right" xoffset="0" yoffset="0">
    BLK_TL-PIO_T.io_0_D_IN
    BLK_TL-PIO_T.io_1_D_IN
    BLK_TL-PIO_T.io_0_D_OUT
    BLK_TL-PIO_T.io_1_D_OUT
    BLK_TL-PIO_T.io_0_OUT_ENB
    BLK_TL-PIO_T.io_1_OUT_ENB
    BLK_TL-PIO_T.io_global_cen
    BLK_TL-PIO_T.io_global_inclk
    BLK_TL-PIO_T.io_global_outclk
   </loc>
  </pinlocations>
  <fc in_type="frac" in_val="1.0" out_type="frac" out_val="1.0" />
 </pb_type>

</complexblocklist>
