		opt     o+,ow-

		ds.b    50

		dc.w    0,0
		incbin	"ram:sprA1.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA1b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA2.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA2b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA3.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA3b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA4.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA4b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA5.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA5b.bin"
		dc.w	0,0

		dc.w    0,0
		incbin	"ram:sprB1.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB1b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB2.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB2b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB3.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB3b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB4.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB4b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB5.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB5b.bin"
		dc.w	0,0

		dc.w    0,0
		incbin	"ram:sprC1.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprC1b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprC2.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprC2b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprC3.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprC3b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprC4.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprC4b.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprC5.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprC5b.bin"
		dc.w	0,0

		dc.w    0,0
		incbin	"ram:sprEa1.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEa2.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEa3.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEa4.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEa5.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEa6.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEa7.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEa8.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEa9.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEb1.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEb2.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEb3.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEb4.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEb5.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEb6.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEb7.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEb8.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEb9.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEc1.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEc2.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEc3.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEc4.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEc5.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEc6.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEc7.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEc8.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEc9.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEd1.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEd2.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEd3.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEd4.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEd5.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEd6.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEd7.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprEd8.bin"
		dc.w	0,0
		dc.w	0,0
		incbin	"ram:sprEd9.bin"
		dc.w	0,0

		dc.w	0,0
		incbin	"ram:sprFa.bin"
		dc.w	0,0
		dc.w	0,0
		incbin	"ram:sprFb.bin"
		dc.w	0,0

		end
