# Cap√≠tulo 5: Interrupciones y Excepciones

## üìö Introducci√≥n

Este cap√≠tulo explora uno de los mecanismos m√°s fundamentales de los sistemas operativos modernos: el manejo de interrupciones y excepciones. Estas tecnolog√≠as permiten que el procesador responda de manera eficiente a eventos externos e internos, constituyendo la base de la multitarea, la E/O as√≠ncrona y el manejo de errores.

## üéØ Objetivos de Aprendizaje

Al completar este cap√≠tulo, el estudiante ser√° capaz de:

1. **Explicar** la diferencia entre interrupciones, excepciones y traps
2. **Implementar** handlers b√°sicos de interrupciones en x86
3. **Configurar** el Interrupt Descriptor Table (IDT)
4. **Dise√±ar** sistemas de manejo de eventos as√≠ncronos
5. **Optimizar** el rendimiento del sistema mediante interrupciones eficientes

---

## üèõÔ∏è Parte Te√≥rica

### 1.1 Fundamentos de Interrupciones

#### ¬øQu√© son las Interrupciones?

Las interrupciones son se√±ales que indican al procesador que debe suspender temporalmente la ejecuci√≥n del programa actual para atender un evento espec√≠fico. Son el mecanismo fundamental que permite a los sistemas operativos ser **reactivos** y **multitarea**.

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ            FLUJO NORMAL DE EJECUCI√ìN            ‚îÇ
‚îÇ                                                 ‚îÇ
‚îÇ  Instrucci√≥n 1 ‚Üí Instrucci√≥n 2 ‚Üí Instrucci√≥n 3 ‚îÇ
‚îÇ         ‚Üì              ‚Üë                        ‚îÇ
‚îÇ    INTERRUPCI√ìN    RETORNO                      ‚îÇ
‚îÇ         ‚Üì              ‚Üë                        ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                    ‚îÇ
‚îÇ  ‚îÇ    HANDLER DE           ‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ    INTERRUPCI√ìN         ‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ                         ‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ  1. Guardar contexto    ‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ  2. Atender evento      ‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ  3. Restaurar contexto  ‚îÇ                    ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                    ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

#### Tipos de Interrupciones

**1. Interrupciones Hardware (IRQ - Interrupt Requests)**
```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ       Fuente        ‚îÇ        IRQ          ‚îÇ     Descripci√≥n     ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ Timer/PIT           ‚îÇ IRQ 0               ‚îÇ Interrupci√≥n timer  ‚îÇ
‚îÇ Teclado             ‚îÇ IRQ 1               ‚îÇ Tecla presionada    ‚îÇ
‚îÇ Cascade (PIC2)      ‚îÇ IRQ 2               ‚îÇ Cascada de PICs     ‚îÇ
‚îÇ COM2/COM4           ‚îÇ IRQ 3               ‚îÇ Puerto serial       ‚îÇ
‚îÇ COM1/COM3           ‚îÇ IRQ 4               ‚îÇ Puerto serial       ‚îÇ
‚îÇ LPT2                ‚îÇ IRQ 5               ‚îÇ Puerto paralelo     ‚îÇ
‚îÇ Floppy              ‚îÇ IRQ 6               ‚îÇ Disquetera          ‚îÇ
‚îÇ LPT1                ‚îÇ IRQ 7               ‚îÇ Puerto paralelo     ‚îÇ
‚îÇ RTC                 ‚îÇ IRQ 8               ‚îÇ Reloj tiempo real   ‚îÇ
‚îÇ Libre               ‚îÇ IRQ 9               ‚îÇ Disponible          ‚îÇ
‚îÇ Libre               ‚îÇ IRQ 10              ‚îÇ Disponible          ‚îÇ
‚îÇ Libre               ‚îÇ IRQ 11              ‚îÇ Disponible          ‚îÇ
‚îÇ Mouse PS/2          ‚îÇ IRQ 12              ‚îÇ Mouse               ‚îÇ
‚îÇ FPU                 ‚îÇ IRQ 13              ‚îÇ Coprocesador        ‚îÇ
‚îÇ IDE Primario        ‚îÇ IRQ 14              ‚îÇ Disco duro          ‚îÇ
‚îÇ IDE Secundario      ‚îÇ IRQ 15              ‚îÇ Disco duro          ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

**2. Excepciones (Processor-Generated)**
```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ   Excepci√≥n      ‚îÇ Vector  ‚îÇ             Descripci√≥n             ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ Divide Error     ‚îÇ    0    ‚îÇ Divisi√≥n por cero                   ‚îÇ
‚îÇ Debug            ‚îÇ    1    ‚îÇ Debugging                           ‚îÇ
‚îÇ NMI              ‚îÇ    2    ‚îÇ Non-Maskable Interrupt              ‚îÇ
‚îÇ Breakpoint       ‚îÇ    3    ‚îÇ Instrucci√≥n INT 3                   ‚îÇ
‚îÇ Overflow         ‚îÇ    4    ‚îÇ Overflow aritm√©tico                 ‚îÇ
‚îÇ Bounds           ‚îÇ    5    ‚îÇ √çndice fuera de l√≠mites             ‚îÇ
‚îÇ Invalid Opcode   ‚îÇ    6    ‚îÇ Instrucci√≥n inv√°lida                ‚îÇ
‚îÇ Device N/A       ‚îÇ    7    ‚îÇ Coprocesador no disponible          ‚îÇ
‚îÇ Double Fault     ‚îÇ    8    ‚îÇ Fallo doble                         ‚îÇ
‚îÇ Invalid TSS      ‚îÇ   10    ‚îÇ Task State Segment inv√°lido         ‚îÇ
‚îÇ Segment N/P      ‚îÇ   11    ‚îÇ Segmento no presente                ‚îÇ
‚îÇ Stack Fault      ‚îÇ   12    ‚îÇ Fallo de stack                      ‚îÇ
‚îÇ General Prot.    ‚îÇ   13    ‚îÇ Violaci√≥n de protecci√≥n general     ‚îÇ
‚îÇ Page Fault       ‚îÇ   14    ‚îÇ Fallo de p√°gina                     ‚îÇ
‚îÇ FPU Error        ‚îÇ   16    ‚îÇ Error de punto flotante             ‚îÇ
‚îÇ Alignment        ‚îÇ   17    ‚îÇ Error de alineaci√≥n                 ‚îÇ
‚îÇ Machine Check    ‚îÇ   18    ‚îÇ Error de m√°quina                    ‚îÇ
‚îÇ SIMD FP          ‚îÇ   19    ‚îÇ Error SIMD punto flotante           ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

**3. Software Interrupts (System Calls)**
```c
// Interrupciones de software - System calls
INT 0x80    // System call tradicional en Linux
SYSCALL     // System call r√°pido en x86-64
SYSENTER    // System call r√°pido en x86-32
```

### 1.2 Interrupt Descriptor Table (IDT)

#### Estructura del IDT

El IDT es una tabla que mapea cada vector de interrupci√≥n a su handler correspondiente:

```c
// Descriptor de interrupci√≥n en x86
struct idt_entry {
    uint16_t offset_low;    // Offset bits 0-15
    uint16_t selector;      // Selector de segmento de c√≥digo
    uint8_t  zero;         // Reservado (debe ser 0)
    uint8_t  type_attr;    // Tipo y atributos
    uint16_t offset_high;   // Offset bits 16-31
} __attribute__((packed));

// Registro IDTR que apunta al IDT
struct idt_register {
    uint16_t limit;        // Tama√±o del IDT - 1
    uint32_t base;         // Direcci√≥n base del IDT
} __attribute__((packed));
```

#### Tipos de Descriptores

```
Tipo de Gate    | Tipo  | Descripci√≥n
----------------|-------|------------------------------------------
Task Gate       | 0101  | Cambio de tarea (obsoleto)
Interrupt Gate  | 1110  | Handler de interrupci√≥n (deshabilita IF)
Trap Gate       | 1111  | Handler de excepci√≥n (mantiene IF)
```

#### Atributos de Descriptores

```
Bit 7 | Bit 6-5 | Bit 4 | Bit 3-0
------|---------|-------|--------
  P   |   DPL   |   S   |  TYPE
```

- **P (Present)**: Descriptor presente (1) o no (0)
- **DPL (Descriptor Privilege Level)**: Nivel de privilegio (0-3)
- **S (Storage Segment)**: Debe ser 0 para gates
- **TYPE**: Tipo de gate (ver tabla anterior)

### 1.3 Programmable Interrupt Controller (PIC)

#### Arquitectura del PIC 8259A

```
        ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
        ‚îÇ    PIC Master   ‚îÇ    ‚îÇ    PIC Slave    ‚îÇ
        ‚îÇ     (8259A)     ‚îÇ    ‚îÇ     (8259A)     ‚îÇ
        ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                 ‚îÇ                       ‚îÇ
         ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê               ‚îÇ
         ‚îÇ       ‚îÇ       ‚îÇ               ‚îÇ
    IRQ0‚îÄ‚î§  IRQ1‚îÄ‚î§  IRQ2‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
    IRQ3‚îÄ‚î§  IRQ4‚îÄ‚î§  IRQ5‚îÄ‚î§          IRQ8‚îÄ‚î§
    IRQ6‚îÄ‚î§  IRQ7‚îÄ‚î§       ‚îÇ          IRQ9‚îÄ‚î§
         ‚îÇ       ‚îÇ       ‚îÇ         IRQ10‚îÄ‚î§
         ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò         IRQ11‚îÄ‚î§
                 ‚îÇ                 IRQ12‚îÄ‚î§
                 ‚îÇ                 IRQ13‚îÄ‚î§
                 ‚îÇ                 IRQ14‚îÄ‚î§
                 ‚îÇ                 IRQ15‚îÄ‚î§
                 ‚îÇ                       ‚îÇ
                 ‚îî‚îÄ‚îÄ‚îÄ‚ñ∫ CPU INT Pin        ‚îÇ
                                         ‚îÇ
           Ports: 0x20, 0x21    Ports: 0xA0, 0xA1
```

#### Configuraci√≥n del PIC

```c
// Comandos de inicializaci√≥n del PIC
#define PIC1_COMMAND    0x20
#define PIC1_DATA       0x21
#define PIC2_COMMAND    0xA0
#define PIC2_DATA       0xA1

#define ICW1_INIT       0x10    // Comando de inicializaci√≥n
#define ICW1_ICW4       0x01    // ICW4 ser√° enviado
#define ICW4_8086       0x01    // Modo 8086/88

// Inicializaci√≥n del PIC
void pic_init(uint8_t offset1, uint8_t offset2) {
    // Guardar m√°scaras actuales
    uint8_t mask1 = inb(PIC1_DATA);
    uint8_t mask2 = inb(PIC2_DATA);
    
    // Inicializar PIC1
    outb(PIC1_COMMAND, ICW1_INIT | ICW1_ICW4);
    outb(PIC1_DATA, offset1);           // ICW2: Vector offset
    outb(PIC1_DATA, 0x04);              // ICW3: Slave en IRQ2
    outb(PIC1_DATA, ICW4_8086);         // ICW4: Modo 8086
    
    // Inicializar PIC2
    outb(PIC2_COMMAND, ICW1_INIT | ICW1_ICW4);
    outb(PIC2_DATA, offset2);           // ICW2: Vector offset
    outb(PIC2_DATA, 0x02);              // ICW3: Cascada identity
    outb(PIC2_DATA, ICW4_8086);         // ICW4: Modo 8086
    
    // Restaurar m√°scaras
    outb(PIC1_DATA, mask1);
    outb(PIC2_DATA, mask2);
}
```

### 1.4 Advanced Programmable Interrupt Controller (APIC)

#### Evoluci√≥n del PIC al APIC

```
PIC 8259A (Legacy)          ‚Üí        Local APIC (Modern)
‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ
‚Ä¢ 16 IRQ lines                      ‚Ä¢ 240+ interrupt vectors
‚Ä¢ Edge-triggered only               ‚Ä¢ Edge and level triggered
‚Ä¢ Fixed priority                    ‚Ä¢ Programmable priority
‚Ä¢ No SMP support                    ‚Ä¢ Full SMP support
‚Ä¢ 8-bit vector numbers              ‚Ä¢ 8-bit vector numbers
‚Ä¢ No inter-processor interrupts    ‚Ä¢ Inter-processor interrupts
‚Ä¢ No local timer                   ‚Ä¢ Built-in local timer
```

#### Componentes del Sistema APIC

**1. Local APIC (En cada CPU):**
```c
#define APIC_BASE_MSR       0x1B
#define APIC_BASE_ADDRESS   0xFEE00000

// Registros importantes del Local APIC
#define APIC_ID             0x020   // ID del procesador
#define APIC_LVR            0x030   // Version register
#define APIC_TPR            0x080   // Task priority register
#define APIC_EOI            0x0B0   // End of interrupt
#define APIC_LDR            0x0D0   // Logical destination
#define APIC_SIVR           0x0F0   // Spurious interrupt vector
#define APIC_ICR_LOW        0x300   // Interrupt command (low)
#define APIC_ICR_HIGH       0x310   // Interrupt command (high)
#define APIC_TIMER_LVT      0x320   // Timer local vector table
#define APIC_TIMER_INITIAL  0x380   // Timer initial count
#define APIC_TIMER_CURRENT  0x390   // Timer current count
#define APIC_TIMER_DIVIDE   0x3E0   // Timer divide configuration
```

**2. I/O APIC (Para dispositivos externos):**
```c
#define IOAPIC_BASE         0xFEC00000

// Registros del I/O APIC
#define IOAPIC_REGSEL       0x00    // Register select
#define IOAPIC_REGWIN       0x10    // Register window

// Registros direccionables
#define IOAPIC_ID           0x00    // ID del I/O APIC
#define IOAPIC_VER          0x01    // Version
#define IOAPIC_ARB          0x02    // Arbitration
#define IOAPIC_REDTBL       0x10    // Redirection table base
```

---

## üîß Parte Pr√°ctica

### 2.1 Implementaci√≥n B√°sica del IDT

#### Configuraci√≥n del IDT en el Mini-Kernel

```c
// Estructura para entradas del IDT
struct idt_entry {
    uint16_t offset_low;
    uint16_t selector;
    uint8_t  zero;
    uint8_t  type_attr;
    uint16_t offset_high;
} __attribute__((packed));

// Estructura para el registro IDTR
struct idt_register {
    uint16_t limit;
    uint32_t base;
} __attribute__((packed));

// Tabla IDT (256 entradas)
static struct idt_entry idt[256];
static struct idt_register idtr;

// Configurar una entrada del IDT
void idt_set_gate(uint8_t num, uint32_t offset, uint16_t selector, 
                  uint8_t type_attr) {
    idt[num].offset_low = offset & 0xFFFF;
    idt[num].offset_high = (offset >> 16) & 0xFFFF;
    idt[num].selector = selector;
    idt[num].zero = 0;
    idt[num].type_attr = type_attr;
}

// Inicializar el IDT
void idt_init(void) {
    // Configurar el registro IDTR
    idtr.limit = (sizeof(struct idt_entry) * 256) - 1;
    idtr.base = (uint32_t)&idt;
    
    // Limpiar todas las entradas
    memset(&idt, 0, sizeof(struct idt_entry) * 256);
    
    // Configurar excepciones del procesador
    idt_set_gate(0, (uint32_t)divide_error_handler, 0x08, 0x8E);
    idt_set_gate(1, (uint32_t)debug_handler, 0x08, 0x8E);
    idt_set_gate(2, (uint32_t)nmi_handler, 0x08, 0x8E);
    idt_set_gate(3, (uint32_t)breakpoint_handler, 0x08, 0x8E);
    idt_set_gate(4, (uint32_t)overflow_handler, 0x08, 0x8E);
    idt_set_gate(5, (uint32_t)bounds_handler, 0x08, 0x8E);
    idt_set_gate(6, (uint32_t)invalid_opcode_handler, 0x08, 0x8E);
    idt_set_gate(7, (uint32_t)device_na_handler, 0x08, 0x8E);
    idt_set_gate(8, (uint32_t)double_fault_handler, 0x08, 0x8E);
    idt_set_gate(10, (uint32_t)invalid_tss_handler, 0x08, 0x8E);
    idt_set_gate(11, (uint32_t)segment_not_present_handler, 0x08, 0x8E);
    idt_set_gate(12, (uint32_t)stack_fault_handler, 0x08, 0x8E);
    idt_set_gate(13, (uint32_t)general_protection_handler, 0x08, 0x8E);
    idt_set_gate(14, (uint32_t)page_fault_handler, 0x08, 0x8E);
    idt_set_gate(16, (uint32_t)fpu_error_handler, 0x08, 0x8E);
    idt_set_gate(17, (uint32_t)alignment_check_handler, 0x08, 0x8E);
    idt_set_gate(18, (uint32_t)machine_check_handler, 0x08, 0x8E);
    idt_set_gate(19, (uint32_t)simd_exception_handler, 0x08, 0x8E);
    
    // Configurar interrupciones hardware (IRQs)
    idt_set_gate(32, (uint32_t)timer_handler, 0x08, 0x8E);      // IRQ0
    idt_set_gate(33, (uint32_t)keyboard_handler, 0x08, 0x8E);   // IRQ1
    idt_set_gate(34, (uint32_t)cascade_handler, 0x08, 0x8E);    // IRQ2
    idt_set_gate(35, (uint32_t)com2_handler, 0x08, 0x8E);       // IRQ3
    idt_set_gate(36, (uint32_t)com1_handler, 0x08, 0x8E);       // IRQ4
    // ... m√°s IRQs seg√∫n necesidad
    
    // Cargar el IDT
    asm volatile ("lidt %0" : : "m" (idtr));
    
    printf("IDT inicializado correctamente\n");
}
```

### 2.2 Handlers de Interrupciones

#### Template B√°sico de Handler

```assembly
# Macro para handlers que NO pushean error code
.macro ISR_NOERROR num
.global isr\num
isr\num:
    push $0          # Push dummy error code
    push $\num       # Push interrupt number
    jmp isr_common   # Jump to common handler
.endm

# Macro para handlers que S√ç pushean error code
.macro ISR_ERROR num
.global isr\num
isr\num:
    push $\num       # Push interrupt number
    jmp isr_common   # Jump to common handler
.endm

# Handlers de excepciones
ISR_NOERROR 0    # Divide by zero
ISR_NOERROR 1    # Debug
ISR_NOERROR 2    # Non-maskable interrupt
ISR_NOERROR 3    # Breakpoint
ISR_NOERROR 4    # Overflow
ISR_NOERROR 5    # Bounds
ISR_NOERROR 6    # Invalid opcode
ISR_NOERROR 7    # Device not available
ISR_ERROR   8    # Double fault (pushes error code)
ISR_NOERROR 9    # Coprocessor segment overrun
ISR_ERROR   10   # Invalid TSS
ISR_ERROR   11   # Segment not present
ISR_ERROR   12   # Stack fault
ISR_ERROR   13   # General protection fault
ISR_ERROR   14   # Page fault
ISR_NOERROR 15   # Reserved
ISR_NOERROR 16   # FPU error
ISR_ERROR   17   # Alignment check
ISR_NOERROR 18   # Machine check
ISR_NOERROR 19   # SIMD exception

# Handler com√∫n que salva/restaura contexto
isr_common:
    # Guardar todos los registros
    pusha
    
    # Guardar registros de segmento
    push %ds
    push %es
    push %fs
    push %gs
    
    # Cargar segmento de datos del kernel
    mov $0x10, %ax
    mov %ax, %ds
    mov %ax, %es
    mov %ax, %fs
    mov %ax, %gs
    
    # Llamar al handler en C
    push %esp       # Pasar puntero al contexto
    call interrupt_handler
    add $4, %esp    # Limpiar stack
    
    # Restaurar registros de segmento
    pop %gs
    pop %fs
    pop %es
    pop %ds
    
    # Restaurar registros generales
    popa
    
    # Limpiar error code e interrupt number
    add $8, %esp
    
    # Retornar de la interrupci√≥n
    iret
```

#### Handler Principal en C

```c
// Estructura para el contexto de la interrupci√≥n
struct interrupt_context {
    uint32_t gs, fs, es, ds;                    // Segmentos
    uint32_t edi, esi, ebp, esp;                // Registros generales
    uint32_t ebx, edx, ecx, eax;                // Registros generales
    uint32_t interrupt_number, error_code;      // Info de la interrupci√≥n
    uint32_t eip, cs, eflags, user_esp, ss;     // Contexto del procesador
};

// Handler principal de interrupciones
void interrupt_handler(struct interrupt_context *ctx) {
    if (ctx->interrupt_number < 32) {
        // Excepci√≥n del procesador
        handle_exception(ctx);
    } else if (ctx->interrupt_number < 48) {
        // Interrupci√≥n hardware (IRQ)
        handle_irq(ctx);
    } else {
        // Interrupci√≥n de software
        handle_software_interrupt(ctx);
    }
}

// Handler de excepciones
void handle_exception(struct interrupt_context *ctx) {
    const char *exception_messages[] = {
        "Division By Zero",
        "Debug",
        "Non Maskable Interrupt",
        "Breakpoint",
        "Into Detected Overflow",
        "Out of Bounds",
        "Invalid Opcode",
        "No Coprocessor",
        "Double Fault",
        "Coprocessor Segment Overrun",
        "Bad TSS",
        "Segment Not Present",
        "Stack Fault",
        "General Protection Fault",
        "Page Fault",
        "Unknown Interrupt",
        "Coprocessor Fault",
        "Alignment Check",
        "Machine Check",
        "SIMD Floating-Point Exception"
    };
    
    printf("EXCEPCI√ìN: %s (0x%X) en EIP: 0x%X\n", 
           exception_messages[ctx->interrupt_number],
           ctx->interrupt_number,
           ctx->eip);
    
    if (ctx->error_code != 0) {
        printf("C√≥digo de error: 0x%X\n", ctx->error_code);
    }
    
    // Handler espec√≠fico seg√∫n la excepci√≥n
    switch (ctx->interrupt_number) {
        case 0:  // Division by zero
            handle_divide_error(ctx);
            break;
        case 14: // Page fault
            handle_page_fault(ctx);
            break;
        case 13: // General protection fault
            handle_general_protection_fault(ctx);
            break;
        default:
            // Para excepciones no manejadas, detener el sistema
            printf("Excepci√≥n no manejada - Sistema detenido\n");
            asm volatile ("cli; hlt");
            break;
    }
}
```

### 2.3 Manejo de IRQs Hardware

#### Handler de Timer (IRQ0)

```c
// Variables globales para el timer
static volatile uint32_t timer_ticks = 0;
static uint32_t timer_frequency = 1000; // 1000 Hz = 1ms por tick

// Handler del timer
void timer_handler(struct interrupt_context *ctx) {
    timer_ticks++;
    
    // Cada 1000 ticks (1 segundo) mostrar mensaje
    if (timer_ticks % 1000 == 0) {
        printf("Timer: %d segundos\n", timer_ticks / 1000);
    }
    
    // Aqu√≠ se puede implementar el scheduler
    // schedule_next_task();
    
    // Enviar EOI al PIC
    pic_send_eoi(0);
}

// Configurar la frecuencia del timer
void timer_set_frequency(uint32_t frequency) {
    timer_frequency = frequency;
    uint32_t divisor = 1193180 / frequency;
    
    // Configurar el PIT (Programmable Interval Timer)
    outb(0x43, 0x36);                          // Command byte
    outb(0x40, divisor & 0xFF);                // Low byte
    outb(0x40, (divisor >> 8) & 0xFF);         // High byte
}

// Enviar End of Interrupt al PIC
void pic_send_eoi(uint8_t irq) {
    if (irq >= 8) {
        outb(PIC2_COMMAND, 0x20);  // EOI al PIC slave
    }
    outb(PIC1_COMMAND, 0x20);      // EOI al PIC master
}
```

#### Handler de Teclado Mejorado (IRQ1)

```c
// Buffer circular para el teclado
#define KEYBOARD_BUFFER_SIZE 256
static char keyboard_buffer[KEYBOARD_BUFFER_SIZE];
static volatile int keyboard_head = 0;
static volatile int keyboard_tail = 0;
static volatile int keyboard_count = 0;

// Handler del teclado
void keyboard_handler(struct interrupt_context *ctx) {
    uint8_t scancode = inb(0x60);
    
    // Procesar scancode
    char ascii = scancode_to_ascii(scancode);
    if (ascii != 0) {
        // Agregar al buffer si hay espacio
        if (keyboard_count < KEYBOARD_BUFFER_SIZE - 1) {
            keyboard_buffer[keyboard_head] = ascii;
            keyboard_head = (keyboard_head + 1) % KEYBOARD_BUFFER_SIZE;
            keyboard_count++;
        }
    }
    
    // Enviar EOI
    pic_send_eoi(1);
}

// Funci√≥n no-bloqueante para leer del teclado
int keyboard_getchar_nonblocking(void) {
    if (keyboard_count == 0) {
        return -1;  // No hay caracteres disponibles
    }
    
    char c = keyboard_buffer[keyboard_tail];
    keyboard_tail = (keyboard_tail + 1) % KEYBOARD_BUFFER_SIZE;
    keyboard_count--;
    
    return c;
}

// Funci√≥n bloqueante para leer del teclado
char keyboard_getchar_blocking(void) {
    int c;
    while ((c = keyboard_getchar_nonblocking()) == -1) {
        // Esperar hasta que haya un car√°cter
        asm volatile ("hlt");  // Dormir hasta la pr√≥xima interrupci√≥n
    }
    return (char)c;
}
```

### 2.4 System Calls B√°sicos

#### Implementaci√≥n de INT 0x80

```c
// N√∫meros de system calls
#define SYS_EXIT        1
#define SYS_WRITE       4
#define SYS_READ        3
#define SYS_OPEN        5
#define SYS_CLOSE       6

// Handler de system calls
void syscall_handler(struct interrupt_context *ctx) {
    uint32_t syscall_number = ctx->eax;
    uint32_t arg1 = ctx->ebx;
    uint32_t arg2 = ctx->ecx;
    uint32_t arg3 = ctx->edx;
    uint32_t arg4 = ctx->esi;
    uint32_t arg5 = ctx->edi;
    
    uint32_t result = 0;
    
    switch (syscall_number) {
        case SYS_EXIT:
            printf("Proceso terminado con c√≥digo: %d\n", arg1);
            // Aqu√≠ se implementar√≠a la terminaci√≥n del proceso
            break;
            
        case SYS_WRITE:
            // arg1 = fd, arg2 = buffer, arg3 = count
            if (arg1 == 1) {  // stdout
                char *buffer = (char *)arg2;
                for (uint32_t i = 0; i < arg3; i++) {
                    putchar(buffer[i]);
                }
                result = arg3;
            }
            break;
            
        case SYS_READ:
            // arg1 = fd, arg2 = buffer, arg3 = count
            if (arg1 == 0) {  // stdin
                char *buffer = (char *)arg2;
                for (uint32_t i = 0; i < arg3; i++) {
                    buffer[i] = keyboard_getchar_blocking();
                    if (buffer[i] == '\n') {
                        result = i + 1;
                        break;
                    }
                }
            }
            break;
            
        default:
            printf("System call no implementado: %d\n", syscall_number);
            result = -1;
            break;
    }
    
    // Retornar resultado en EAX
    ctx->eax = result;
}
```

---

## üìù Ejercicios Pr√°cticos

### Ejercicio 1: Timer Programable
**Dificultad**: Intermedia

**Objetivo**: Implementar un sistema de timers programables para el kernel.

**Instrucciones**:
1. Crear estructura para timers:
```c
struct kernel_timer {
    uint32_t interval_ms;     // Intervalo en milisegundos
    uint32_t remaining_ms;    // Tiempo restante
    void (*callback)(void*);  // Funci√≥n a llamar
    void *data;              // Datos para el callback
    int active;              // Timer activo/inactivo
    struct kernel_timer *next; // Lista enlazada
};
```

2. Implementar funciones de gesti√≥n:
```c
int timer_create(uint32_t interval_ms, void (*callback)(void*), void *data);
void timer_destroy(int timer_id);
void timer_update(void);  // Llamar desde timer_handler
```

3. Ejemplo de uso:
```c
void heartbeat_callback(void *data) {
    printf("Heartbeat del sistema\n");
}

// Crear timer que ejecute cada 5 segundos
int heartbeat_timer = timer_create(5000, heartbeat_callback, NULL);
```

---

### Ejercicio 2: Sistema de Se√±ales
**Dificultad**: Avanzada

**Objetivo**: Implementar un sistema b√°sico de se√±ales para comunicaci√≥n entre procesos.

**Instrucciones**:
1. Definir tipos de se√±ales:
```c
#define SIGKILL  9
#define SIGTERM  15
#define SIGUSR1  10
#define SIGUSR2  12

typedef void (*signal_handler_t)(int);
```

2. Implementar funciones de se√±ales:
```c
signal_handler_t signal(int sig, signal_handler_t handler);
int kill(int pid, int sig);
void signal_deliver(int pid, int sig);
```

3. Integrar con el sistema de interrupciones:
```c
// En timer_handler, verificar se√±ales pendientes
void check_pending_signals(void) {
    // TODO: Verificar y entregar se√±ales pendientes
}
```

---

### Ejercicio 3: Profiler de Interrupciones
**Dificultad**: Muy Avanzada

**Objetivo**: Crear un profiler que mida el tiempo gastado en cada tipo de interrupci√≥n.

**Instrucciones**:
1. Estructura para estad√≠sticas:
```c
struct interrupt_stats {
    uint64_t count;          // N√∫mero de veces llamado
    uint64_t total_cycles;   // Ciclos totales gastados
    uint64_t max_cycles;     // M√°ximo tiempo en una llamada
    uint64_t min_cycles;     // M√≠nimo tiempo en una llamada
};

static struct interrupt_stats irq_stats[256];
```

2. Instrumentar handlers:
```c
uint64_t rdtsc(void) {
    uint32_t low, high;
    asm volatile ("rdtsc" : "=a" (low), "=d" (high));
    return ((uint64_t)high << 32) | low;
}

void profiled_interrupt_handler(struct interrupt_context *ctx) {
    uint64_t start = rdtsc();
    
    // Llamar al handler original
    interrupt_handler(ctx);
    
    uint64_t end = rdtsc();
    uint64_t cycles = end - start;
    
    // Actualizar estad√≠sticas
    int irq = ctx->interrupt_number;
    irq_stats[irq].count++;
    irq_stats[irq].total_cycles += cycles;
    if (cycles > irq_stats[irq].max_cycles) {
        irq_stats[irq].max_cycles = cycles;
    }
    if (irq_stats[irq].min_cycles == 0 || cycles < irq_stats[irq].min_cycles) {
        irq_stats[irq].min_cycles = cycles;
    }
}
```

3. Comando para mostrar estad√≠sticas:
```c
void show_interrupt_stats(void) {
    printf("IRQ | Count    | Avg Cycles | Max Cycles | Min Cycles\n");
    printf("----|----------|------------|------------|------------\n");
    for (int i = 0; i < 256; i++) {
        if (irq_stats[i].count > 0) {
            uint64_t avg = irq_stats[i].total_cycles / irq_stats[i].count;
            printf("%3d | %8llu | %10llu | %10llu | %10llu\n",
                   i, irq_stats[i].count, avg,
                   irq_stats[i].max_cycles, irq_stats[i].min_cycles);
        }
    }
}
```

---

### Ejercicio 4: Driver de Mouse PS/2
**Dificultad**: Extrema

**Objetivo**: Implementar un driver completo para mouse PS/2 con interrupciones.

**Instrucciones**:
1. Configurar mouse PS/2:
```c
#define MOUSE_IRQ           12
#define MOUSE_COMMAND_PORT  0x64
#define MOUSE_DATA_PORT     0x60

void mouse_init(void) {
    // Habilitar mouse PS/2
    ps2_write_command(0xA8);  // Enable aux device
    ps2_write_command(0x20);  // Get config
    uint8_t config = ps2_read_data();
    config |= 0x02;           // Enable IRQ12
    config &= ~0x20;          // Enable mouse clock
    ps2_write_command(0x60);  // Set config
    ps2_write_data(config);
    
    // Configurar mouse
    mouse_write(0xF6);        // Set defaults
    mouse_write(0xF4);        // Enable data reporting
    
    // Registrar handler
    idt_set_gate(32 + MOUSE_IRQ, (uint32_t)mouse_handler, 0x08, 0x8E);
}
```

2. Implementar protocolo de 3 bytes:
```c
struct mouse_packet {
    uint8_t flags;
    int16_t delta_x;
    int16_t delta_y;
    uint8_t buttons;
};

static uint8_t mouse_bytes[3];
static int mouse_byte_index = 0;

void mouse_handler(struct interrupt_context *ctx) {
    uint8_t data = inb(MOUSE_DATA_PORT);
    
    // Primer byte debe tener bit 3 set
    if (mouse_byte_index == 0 && !(data & 0x08)) {
        return;  // Resincronizar
    }
    
    mouse_bytes[mouse_byte_index] = data;
    mouse_byte_index++;
    
    if (mouse_byte_index == 3) {
        // Paquete completo
        struct mouse_packet packet;
        parse_mouse_packet(mouse_bytes, &packet);
        handle_mouse_event(&packet);
        mouse_byte_index = 0;
    }
    
    pic_send_eoi(MOUSE_IRQ);
}
```

3. Procesar eventos del mouse:
```c
void handle_mouse_event(struct mouse_packet *packet) {
    static int mouse_x = 40, mouse_y = 12;  // Centro de pantalla
    
    // Actualizar posici√≥n
    mouse_x += packet->delta_x;
    mouse_y -= packet->delta_y;  // Y invertido
    
    // Limitar a pantalla
    if (mouse_x < 0) mouse_x = 0;
    if (mouse_x >= 80) mouse_x = 79;
    if (mouse_y < 0) mouse_y = 0;
    if (mouse_y >= 25) mouse_y = 24;
    
    // Dibujar cursor
    draw_mouse_cursor(mouse_x, mouse_y);
    
    // Manejar clicks
    if (packet->buttons & 0x01) {  // Bot√≥n izquierdo
        handle_left_click(mouse_x, mouse_y);
    }
    if (packet->buttons & 0x02) {  // Bot√≥n derecho
        handle_right_click(mouse_x, mouse_y);
    }
}
```

---

## üìã Resumen del Cap√≠tulo

### Conceptos Clave Aprendidos

1. **Fundamentos de Interrupciones**:
   - Diferencias entre interrupciones, excepciones y traps
   - Vectores de interrupci√≥n y su clasificaci√≥n
   - Flujo de ejecuci√≥n durante una interrupci√≥n

2. **Interrupt Descriptor Table (IDT)**:
   - Estructura y configuraci√≥n del IDT
   - Tipos de descriptores y sus atributos
   - Carga y activaci√≥n del IDT

3. **Controladores de Interrupciones**:
   - PIC 8259A: configuraci√≥n y limitaciones
   - APIC: caracter√≠sticas avanzadas y SMP
   - Gesti√≥n de prioridades y m√°scaras

4. **Implementaci√≥n Pr√°ctica**:
   - Handlers en ensamblador y C
   - Gesti√≥n de contexto y stack
   - System calls b√°sicos

### Habilidades T√©cnicas Desarrolladas

- ‚úÖ **Configuraci√≥n** del IDT y handlers de interrupciones
- ‚úÖ **Implementaci√≥n** de drivers usando interrupciones
- ‚úÖ **Manejo** de excepciones y depuraci√≥n de fallas
- ‚úÖ **Optimizaci√≥n** del rendimiento del sistema
- ‚úÖ **Dise√±o** de interfaces as√≠ncronas

### Conexi√≥n con Sistemas Reales

Este cap√≠tulo establece las bases para:
- **Sistemas multitarea**: El timer permite scheduling preemptivo
- **Drivers de dispositivos**: E/O as√≠ncrona eficiente
- **System calls**: Interfaz segura kernel/usuario
- **Manejo de errores**: Recuperaci√≥n robusta de fallas

### Preparaci√≥n para el Siguiente Cap√≠tulo

El **Cap√≠tulo 6** construir√° sobre estos fundamentos para explorar:
- Multitasking cooperativo y preemptivo
- Implementaci√≥n de un scheduler completo
- Context switching eficiente
- Sincronizaci√≥n entre procesos

---

**üìö Lecturas Complementarias:**
- "Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 3A"
- "Understanding the Linux Kernel" - Cap√≠tulo 4: Interrupts and Exceptions
- "Modern Operating Systems" - Cap√≠tulo 1.6: System Calls
- "Operating System Concepts" - Cap√≠tulo 13: I/O Systems