/*
 * Copyright (c) 2021 Arm Limited. All rights reserved.
 * SPDX-License-Identifier: Apache-2.0
 *
 * Licensed under the Apache License, Version 2.0 (the "License");
 * you may not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 *
 *     http://www.apache.org/licenses/LICENSE-2.0
 *
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an "AS IS" BASIS,
 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 */
// Auto-generated file
// ** DO NOT EDIT **

#ifndef PERIPHERAL_MEMMAP_H
#define PERIPHERAL_MEMMAP_H

#define DESIGN_NAME              "ENSEMBLE"

/******************************************************************************/
/*                         Peripheral memory map                              */
/******************************************************************************/

/* #undef CMSDK_GPIO0_BASE */
/* #undef CMSDK_GPIO1_BASE */
/* #undef CMSDK_GPIO2_BASE */
/* #undef CMSDK_GPIO3_BASE */

/* #undef AHB_USER0_BASE */
/* #undef AHB_USER1_BASE */
/* #undef AHB_USER2_BASE */
/* #undef AHB_USER3_BASE */

/* #undef DMA0_BASE */
/* #undef DMA1_BASE */
/* #undef DMA2_BASE */
/* #undef DMA3_BASE */

/* #undef USER_APB0_BASE */
/* #undef USER_APB1_BASE */
/* #undef USER_APB2_BASE */
/* #undef USER_APB3_BASE */

/* #undef MPS3_I2C0_BASE */
/* #undef MPS3_I2C1_BASE */
/* #undef MPS3_SSP2_BASE */
/* #undef MPS3_SSP3_BASE */

/* #undef MPS3_SSP4_BASE */
/* #undef MPS3_I2C2_BASE */
/* #undef MPS3_I2C3_BASE */

/* #undef USER_APB_BASE */
/* #undef MPS3_I2C4_BASE */
/* #undef MPS3_I2C5_BASE */
/* #undef MPS3_SCC_BASE */
/* #undef MPS3_AAIC_I2S_BASE */
/* #undef MPS3_FPGAIO_BASE */
#define PL011_UART0_BASE         (0x49303000)       /* PL011 UART0 Base Address */
/* #undef CMSDK_UART0_BASE */
/* #undef CMSDK_UART1_BASE */
/* #undef CMSDK_UART2_BASE */
/* #undef CMSDK_UART3_BASE */

#define ETHOS_U_NPU_BASE           (0x400E1000)    /* Ethos-U NPU base address*/
/* #undef ETHOS_U_NPU_TA0_BASE */
/* #undef ETHOS_U_NPU_TA1_BASE */

/* #undef CMSDK_UART4_BASE */
/* #undef CMSDK_UART5_BASE */
/* #undef HDMI_AUDIO_BASE */
/* #undef CLCD_CONFIG_BASE */
/* #undef RTC_BASE */
/* #undef SMSC9220_BASE */
/* #undef USB_BASE */
/* #undef CMSDK_SDIO_BASE */
/* #undef MPS3_CLCD_BASE */
/* #undef MPS3_eMMC_BASE */
/* #undef USER_BASE */

/* #undef QSPI_XIP_BASE */
/* #undef QSPI_WRITE_BASE */

/******************************************************************************/
/*                      Secure Peripheral memory map                          */
/******************************************************************************/

/* #undef MPC_ISRAM0_BASE_S */
/* #undef MPC_ISRAM1_BASE_S */

/* #undef SEC_CMSDK_GPIO0_BASE */
/* #undef SEC_CMSDK_GPIO1_BASE */
/* #undef SEC_CMSDK_GPIO2_BASE */
/* #undef SEC_CMSDK_GPIO3_BASE */

/* #undef SEC_AHB_USER0_BASE */
/* #undef SEC_AHB_USER1_BASE */
/* #undef SEC_AHB_USER2_BASE */
/* #undef SEC_AHB_USER3_BASE */

/* #undef SEC_DMA0_BASE */
/* #undef SEC_DMA1_BASE */
/* #undef SEC_DMA2_BASE */
/* #undef SEC_DMA3_BASE */

/* #undef SEC_USER_APB0_BASE */
/* #undef SEC_USER_APB1_BASE */
/* #undef SEC_USER_APB2_BASE */
/* #undef SEC_USER_APB3_BASE */

/* #undef SEC_MPS3_I2C0_BASE */
/* #undef SEC_MPS3_I2C1_BASE */
/* #undef SEC_MPS3_SSP2_BASE */
/* #undef SEC_MPS3_SSP3_BASE */

/* #undef SEC_MPS3_SSP4_BASE */
/* #undef SEC_MPS3_I2C2_BASE */
/* #undef SEC_MPS3_I2C3_BASE */

/* #undef SEC_MPS3_I2C4_BASE */
/* #undef SEC_MPS3_I2C5_BASE */
/* #undef SEC_MPS3_SCC_BASE */
/* #undef SEC_MPS3_AAIC_I2S_BASE */
/* #undef SEC_MPS3_FPGAIO_BASE */
/* #undef SEC_CMSDK_UART0_BASE */
/* #undef SEC_CMSDK_UART1_BASE */
/* #undef SEC_CMSDK_UART2_BASE */
/* #undef SEC_CMSDK_UART3_BASE */

/* #undef SEC_CMSDK_UART4_BASE */
/* #undef SEC_CMSDK_UART5_BASE */
/* #undef SEC_HDMI_AUDIO_BASE */
/* #undef SEC_CLCD_CONFIG_BASE */
/* #undef SEC_RTC_BASE */
/* #undef SEC_SMSC9220_BASE */
/* #undef SEC_USB_BASE */

/* #undef SEC_ETHOS_U_NPU_BASE */
/* #undef SEC_ETHOS_U_NPU_TA0_BASE */
/* #undef SEC_ETHOS_U_NPU_TA1_BASE */

/* #undef SEC_USER_BASE */

/* #undef SEC_QSPI_XIP_BASE */
/* #undef SEC_QSPI_WRITE_BASE */

/******************************************************************************/
/*                                  MPCs                                      */
/******************************************************************************/

/* #undef MPC_ISRAM0_BASE_S */
/* #undef MPC_ISRAM1_BASE_S */
/* #undef MPC_BRAM_BASE_S */
/* #undef MPC_QSPI_BASE_S */
/* #undef MPC_DDR4_BASE_S */

#endif /* PERIPHERAL_MEMMAP_H */
