<?xml version="1.0" ?>
<node xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:xs="http://www.w3.org/2001/XMLSchema" xmlns:altera="http://www.altera.com/XMLSchema/Qsys/SystemTree">
  <instanceKey xsi:type="xs:string">kernel_system</instanceKey>
  <instanceData xsi:type="data">
    <parameters></parameters>
    <interconnectAssignments>
      <interconnectAssignment>
        <name>$system.qsys_mm.clockCrossingAdapter</name>
        <value>HANDSHAKE</value>
      </interconnectAssignment>
      <interconnectAssignment>
        <name>$system.qsys_mm.maxAdditionalLatency</name>
        <value>0</value>
      </interconnectAssignment>
    </interconnectAssignments>
    <className>kernel_system</className>
    <version>1.0</version>
    <name>kernel_system</name>
    <uniqueName>kernel_system</uniqueName>
    <nonce>0</nonce>
    <incidentConnections></incidentConnections>
  </instanceData>
  <children>
    <node>
      <instanceKey xsi:type="xs:string">acl_internal_snoop</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>AUTO_DEVICE</name>
            <value>1SX280HN2F43E2VG</value>
          </parameter>
          <parameter>
            <name>AUTO_DEVICE_FAMILY</name>
            <value>Stratix 10</value>
          </parameter>
          <parameter>
            <name>AUTO_DEVICE_SPEEDGRADE</name>
            <value>2</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;in_clk_0&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_clk_0_clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;in_rst_0&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_rst_0_reset&lt;/name&gt;&#xa;                        &lt;role&gt;reset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;in_clk_0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;DEASSERT&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;in_0&lt;/name&gt;&#xa;                &lt;type&gt;avalon_streaming&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_0_data&lt;/name&gt;&#xa;                        &lt;role&gt;data&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;35&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_0_valid&lt;/name&gt;&#xa;                        &lt;role&gt;valid&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_0_ready&lt;/name&gt;&#xa;                        &lt;role&gt;ready&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;in_clk_0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;in_rst_0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;beatsPerCycle&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;35&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;errorDescriptor&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;&#xa;                            &lt;value&gt;true&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maxChannel&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;packetDescription&lt;/key&gt;&#xa;                            &lt;value&gt;&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readyAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readyLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;out_0&lt;/name&gt;&#xa;                &lt;type&gt;avalon_streaming&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;out_0_data&lt;/name&gt;&#xa;                        &lt;role&gt;data&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;35&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;out_0_valid&lt;/name&gt;&#xa;                        &lt;role&gt;valid&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;out_0_ready&lt;/name&gt;&#xa;                        &lt;role&gt;ready&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;in_clk_0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;in_rst_0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;beatsPerCycle&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;dataBitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;35&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;emptyWithinPacket&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;errorDescriptor&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;firstSymbolInHighOrderBits&lt;/key&gt;&#xa;                            &lt;value&gt;true&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;highOrderSymbolAtMSB&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maxChannel&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;packetDescription&lt;/key&gt;&#xa;                            &lt;value&gt;&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readyAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readyLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;symbolsPerBeat&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_avalon_st_adapter&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Avalon-ST Adapter Intel FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;AUTO_DEVICE&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfotype&gt;DEVICE&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;AUTO_DEVICE_FAMILY&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfotype&gt;DEVICE_FAMILY&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;AUTO_DEVICE_SPEEDGRADE&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.String&lt;/parameterType&gt;&#xa;                &lt;systemInfotype&gt;DEVICE_SPEEDGRADE&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos/&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;kernel_system_acl_internal_snoop&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_acl_internal_snoop&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_acl_internal_snoop&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_acl_internal_snoop&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_acl_internal_snoop&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_acl_internal_snoop&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_acl_internal_snoop&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/kernel_system/kernel_system_acl_internal_snoop.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>acl_internal_snoop</name>
        <uniqueName>kernel_system_acl_internal_snoop</uniqueName>
        <fixedName>kernel_system_acl_internal_snoop</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>acl_internal_snoop/in_clk_0</end>
            <start>clk_snoop/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>acl_internal_snoop/in_rst_0</end>
            <start>rst_controller/reset_out</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.acl_internal_snoop</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">clk_1x</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>DERIVED_CLOCK_RATE</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;in_clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;out_clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;out_clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedDirectClock&lt;/key&gt;&#xa;                            &lt;value&gt;in_clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRateKnown&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_clock_bridge&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Clock Bridge Intel FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;DERIVED_CLOCK_RATE&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;&#xa;                &lt;systemInfoArgs&gt;in_clk&lt;/systemInfoArgs&gt;&#xa;                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;in_clk&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;in_clk&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos/&gt;&#xa;                    &lt;consumedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/consumedSystemInfos&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;out_clk&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;out_clk&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/suppliedSystemInfos&gt;&#xa;                    &lt;consumedSystemInfos/&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;kernel_system_clk_1x&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_clk_1x&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_clk_1x&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_clk_1x&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_clk_1x&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_clk_1x&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_clk_1x&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/kernel_system/kernel_system_clk_1x.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>clk_1x</name>
        <uniqueName>kernel_system_clk_1x</uniqueName>
        <fixedName>kernel_system_clk_1x</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>cnn_sys/clock_reset</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>-1</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>irq_mapper/clk</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>kernel_cra/clk</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>kernel_irq/clk</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>-1</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>mm_interconnect_0/clk_1x_out_clk</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>reset/clk</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.clk_1x</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">clk_2x</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>DERIVED_CLOCK_RATE</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;in_clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;out_clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;out_clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedDirectClock&lt;/key&gt;&#xa;                            &lt;value&gt;in_clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRateKnown&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_clock_bridge&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Clock Bridge Intel FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;DERIVED_CLOCK_RATE&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;&#xa;                &lt;systemInfoArgs&gt;in_clk&lt;/systemInfoArgs&gt;&#xa;                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;in_clk&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;in_clk&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos/&gt;&#xa;                    &lt;consumedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/consumedSystemInfos&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;out_clk&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;out_clk&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/suppliedSystemInfos&gt;&#xa;                    &lt;consumedSystemInfos/&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;kernel_system_clk_2x&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_clk_2x&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_clk_2x&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_clk_2x&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_clk_2x&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_clk_2x&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_clk_2x&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/kernel_system/kernel_system_clk_2x.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>clk_2x</name>
        <uniqueName>kernel_system_clk_2x</uniqueName>
        <fixedName>kernel_system_clk_2x</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>cnn_sys/clock_reset2x</end>
            <start>clk_2x/out_clk</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.clk_2x</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">clk_snoop</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>DERIVED_CLOCK_RATE</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;in_clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;out_clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;out_clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedDirectClock&lt;/key&gt;&#xa;                            &lt;value&gt;in_clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRateKnown&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_clock_bridge&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Clock Bridge Intel FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;0&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;DERIVED_CLOCK_RATE&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;&#xa;                &lt;systemInfoArgs&gt;in_clk&lt;/systemInfoArgs&gt;&#xa;                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;in_clk&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;in_clk&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos/&gt;&#xa;                    &lt;consumedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/consumedSystemInfos&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;out_clk&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;out_clk&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/suppliedSystemInfos&gt;&#xa;                    &lt;consumedSystemInfos/&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;kernel_system_clk_snoop&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_clk_snoop&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_clk_snoop&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_clk_snoop&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_clk_snoop&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_clk_snoop&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_clk_snoop&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/kernel_system/kernel_system_clk_snoop.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>clk_snoop</name>
        <uniqueName>kernel_system_clk_snoop</uniqueName>
        <fixedName>kernel_system_clk_snoop</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>acl_internal_snoop/in_clk_0</end>
            <start>clk_snoop/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>-1</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>rst_controller/clk</end>
            <start>clk_snoop/out_clk</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.clk_snoop</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">cnn_sys</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;clock_reset&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;clock&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;clock_reset_reset&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;resetn&lt;/name&gt;&#xa;                        &lt;role&gt;reset_n&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;DEASSERT&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;clock_reset2x&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;clock2x&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;kernel_irq&lt;/name&gt;&#xa;                &lt;type&gt;interrupt&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;kernel_irq&lt;/name&gt;&#xa;                        &lt;role&gt;irq&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;irqScheme&lt;/key&gt;&#xa;                            &lt;value&gt;NONE&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;avm_mem_gmem0_DDR_port_0_0_rw&lt;/name&gt;&#xa;                &lt;type&gt;avalon&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_0_0_rw_address&lt;/name&gt;&#xa;                        &lt;role&gt;address&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;33&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_0_0_rw_byteenable&lt;/name&gt;&#xa;                        &lt;role&gt;byteenable&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_0_0_rw_readdatavalid&lt;/name&gt;&#xa;                        &lt;role&gt;readdatavalid&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_0_0_rw_read&lt;/name&gt;&#xa;                        &lt;role&gt;read&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_0_0_rw_readdata&lt;/name&gt;&#xa;                        &lt;role&gt;readdata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;512&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_0_0_rw_write&lt;/name&gt;&#xa;                        &lt;role&gt;write&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_0_0_rw_writedata&lt;/name&gt;&#xa;                        &lt;role&gt;writedata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;512&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_0_0_rw_waitrequest&lt;/name&gt;&#xa;                        &lt;role&gt;waitrequest&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_0_0_rw_burstcount&lt;/name&gt;&#xa;                        &lt;role&gt;burstcount&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;5&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;adaptsTo&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressGroup&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressUnits&lt;/key&gt;&#xa;                            &lt;value&gt;SYMBOLS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;8&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstcountUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;dBSBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamReads&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamWrites&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;holdTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;interleaveBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isAsynchronous&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isReadable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isWriteable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;linewrapBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maxAddressWidth&lt;/key&gt;&#xa;                            &lt;value&gt;32&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumReadLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;setupTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;timingUnits&lt;/key&gt;&#xa;                            &lt;value&gt;Cycles&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;avm_mem_gmem0_DDR_port_1_0_rw&lt;/name&gt;&#xa;                &lt;type&gt;avalon&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_1_0_rw_address&lt;/name&gt;&#xa;                        &lt;role&gt;address&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;33&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_1_0_rw_byteenable&lt;/name&gt;&#xa;                        &lt;role&gt;byteenable&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_1_0_rw_readdatavalid&lt;/name&gt;&#xa;                        &lt;role&gt;readdatavalid&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_1_0_rw_read&lt;/name&gt;&#xa;                        &lt;role&gt;read&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_1_0_rw_readdata&lt;/name&gt;&#xa;                        &lt;role&gt;readdata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;512&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_1_0_rw_write&lt;/name&gt;&#xa;                        &lt;role&gt;write&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_1_0_rw_writedata&lt;/name&gt;&#xa;                        &lt;role&gt;writedata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;512&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_1_0_rw_waitrequest&lt;/name&gt;&#xa;                        &lt;role&gt;waitrequest&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_1_0_rw_burstcount&lt;/name&gt;&#xa;                        &lt;role&gt;burstcount&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;5&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;adaptsTo&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressGroup&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressUnits&lt;/key&gt;&#xa;                            &lt;value&gt;SYMBOLS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;8&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstcountUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;dBSBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamReads&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamWrites&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;holdTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;interleaveBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isAsynchronous&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isReadable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isWriteable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;linewrapBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maxAddressWidth&lt;/key&gt;&#xa;                            &lt;value&gt;32&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumReadLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;setupTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;timingUnits&lt;/key&gt;&#xa;                            &lt;value&gt;Cycles&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;avm_mem_gmem0_DDR_port_2_0_rw&lt;/name&gt;&#xa;                &lt;type&gt;avalon&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_2_0_rw_address&lt;/name&gt;&#xa;                        &lt;role&gt;address&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;33&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_2_0_rw_byteenable&lt;/name&gt;&#xa;                        &lt;role&gt;byteenable&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_2_0_rw_readdatavalid&lt;/name&gt;&#xa;                        &lt;role&gt;readdatavalid&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_2_0_rw_read&lt;/name&gt;&#xa;                        &lt;role&gt;read&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_2_0_rw_readdata&lt;/name&gt;&#xa;                        &lt;role&gt;readdata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;512&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_2_0_rw_write&lt;/name&gt;&#xa;                        &lt;role&gt;write&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_2_0_rw_writedata&lt;/name&gt;&#xa;                        &lt;role&gt;writedata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;512&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_2_0_rw_waitrequest&lt;/name&gt;&#xa;                        &lt;role&gt;waitrequest&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_2_0_rw_burstcount&lt;/name&gt;&#xa;                        &lt;role&gt;burstcount&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;5&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;adaptsTo&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressGroup&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressUnits&lt;/key&gt;&#xa;                            &lt;value&gt;SYMBOLS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;8&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstcountUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;dBSBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamReads&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamWrites&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;holdTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;interleaveBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isAsynchronous&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isReadable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isWriteable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;linewrapBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maxAddressWidth&lt;/key&gt;&#xa;                            &lt;value&gt;32&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumReadLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;setupTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;timingUnits&lt;/key&gt;&#xa;                            &lt;value&gt;Cycles&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;avm_mem_gmem0_DDR_port_3_0_rw&lt;/name&gt;&#xa;                &lt;type&gt;avalon&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_3_0_rw_address&lt;/name&gt;&#xa;                        &lt;role&gt;address&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;33&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_3_0_rw_byteenable&lt;/name&gt;&#xa;                        &lt;role&gt;byteenable&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_3_0_rw_readdatavalid&lt;/name&gt;&#xa;                        &lt;role&gt;readdatavalid&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_3_0_rw_read&lt;/name&gt;&#xa;                        &lt;role&gt;read&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_3_0_rw_readdata&lt;/name&gt;&#xa;                        &lt;role&gt;readdata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;512&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_3_0_rw_write&lt;/name&gt;&#xa;                        &lt;role&gt;write&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_3_0_rw_writedata&lt;/name&gt;&#xa;                        &lt;role&gt;writedata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;512&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_3_0_rw_waitrequest&lt;/name&gt;&#xa;                        &lt;role&gt;waitrequest&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;avm_mem_gmem0_DDR_port_3_0_rw_burstcount&lt;/name&gt;&#xa;                        &lt;role&gt;burstcount&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;5&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;adaptsTo&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressGroup&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressUnits&lt;/key&gt;&#xa;                            &lt;value&gt;SYMBOLS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;8&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstcountUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;dBSBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamReads&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamWrites&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;holdTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;interleaveBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isAsynchronous&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isReadable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isWriteable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;linewrapBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maxAddressWidth&lt;/key&gt;&#xa;                            &lt;value&gt;32&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumReadLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;setupTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;timingUnits&lt;/key&gt;&#xa;                            &lt;value&gt;Cycles&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;cra_ring_root_avs&lt;/name&gt;&#xa;                &lt;type&gt;avalon&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;cra_ring_root_avs_read&lt;/name&gt;&#xa;                        &lt;role&gt;read&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;cra_ring_root_avs_write&lt;/name&gt;&#xa;                        &lt;role&gt;write&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;cra_ring_root_avs_address&lt;/name&gt;&#xa;                        &lt;role&gt;address&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;6&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;cra_ring_root_avs_writedata&lt;/name&gt;&#xa;                        &lt;role&gt;writedata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;cra_ring_root_avs_byteenable&lt;/name&gt;&#xa;                        &lt;role&gt;byteenable&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;8&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;cra_ring_root_avs_readdata&lt;/name&gt;&#xa;                        &lt;role&gt;readdata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;cra_ring_root_avs_waitrequest&lt;/name&gt;&#xa;                        &lt;role&gt;waitrequest&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;cra_ring_root_avs_readdatavalid&lt;/name&gt;&#xa;                        &lt;role&gt;readdatavalid&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;hls.cosim.name&lt;/key&gt;&#xa;                            &lt;value&gt;&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressAlignment&lt;/key&gt;&#xa;                            &lt;value&gt;DYNAMIC&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressGroup&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressSpan&lt;/key&gt;&#xa;                            &lt;value&gt;512&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;clock_reset_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;8&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgesToMaster&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstcountUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;holdTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;interleaveBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isFlash&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isMemoryDevice&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;linewrapBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumReadLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;printableDevice&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitStates&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;setupTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;timingUnits&lt;/key&gt;&#xa;                            &lt;value&gt;Cycles&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;transparentBridge&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitStates&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;cnn_sys&lt;/className&gt;&#xa;        &lt;version&gt;14.0&lt;/version&gt;&#xa;        &lt;displayName&gt;cnn_sys&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors/&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;cra_ring_root_avs&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;cra_ring_root_avs&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;&#xa;                            &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name='cra_ring_root_avs' start='0x0' end='0x200' datawidth='64' /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;&#xa;                            &lt;value&gt;9&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;&#xa;                            &lt;value&gt;64&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/suppliedSystemInfos&gt;&#xa;                    &lt;consumedSystemInfos/&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;kernel_system_cnn_sys&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_cnn_sys&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_cnn_sys&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_cnn_sys&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_cnn_sys&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_cnn_sys&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_cnn_sys&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/kernel_system/kernel_system_cnn_sys.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>cnn_sys</name>
        <uniqueName>kernel_system_cnn_sys</uniqueName>
        <fixedName>kernel_system_cnn_sys</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>cnn_sys/clock_reset</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>cnn_sys/clock_reset2x</end>
            <start>clk_2x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>interruptsUsedSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>irqNumber</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>interrupt</className>
            <version>18.1</version>
            <end>cnn_sys/kernel_irq</end>
            <start>irq_mapper/receiver0</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>defaultConnection</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>syncResets</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>clockCrossingAdapter</name>
                <value>AUTO</value>
              </parameter>
              <parameter>
                <name>interconnectType</name>
                <value>STANDARD</value>
              </parameter>
              <parameter>
                <name>domainAlias</name>
                <value></value>
              </parameter>
              <parameter>
                <name>addressWidthSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>interconnectResetSource</name>
                <value>DEFAULT</value>
              </parameter>
              <parameter>
                <name>baseAddress</name>
                <value>0x0000</value>
              </parameter>
              <parameter>
                <name>maximumAdditionalLatency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>widthAdapterImplementation</name>
                <value>GENERIC_CONVERTER</value>
              </parameter>
              <parameter>
                <name>burstAdapterImplementation</name>
                <value>GENERIC_CONVERTER</value>
              </parameter>
              <parameter>
                <name>arbitrationPriority</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>enableEccProtection</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>slaveDataWidthSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>addressMapSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>insertDefaultSlave</name>
                <value>FALSE</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>avalon</className>
            <version>18.1</version>
            <end>cnn_sys/cra_ring_root_avs</end>
            <start>mm_interconnect_0/cnn_sys_cra_ring_root_avs</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>cnn_sys/clock_reset_reset</end>
            <start>reset/out_reset</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.cnn_sys</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">irq_mapper</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>IRQ_MAP</name>
            <value>0:0</value>
          </parameter>
          <parameter>
            <name>NUM_RCVRS</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>SENDER_IRQ_WIDTH</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>SYNC_RESET</name>
            <value>0</value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_irq_mapper</className>
        <version>18.1</version>
        <name>irq_mapper</name>
        <uniqueName>kernel_system_altera_irq_mapper_181_cmkeqny</uniqueName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>-1</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>irq_mapper/clk</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>interruptsUsedSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>irqNumber</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>interrupt</className>
            <version>18.1</version>
            <end>cnn_sys/kernel_irq</end>
            <start>irq_mapper/receiver0</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>interruptsUsedSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>irqNumber</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>interrupt</className>
            <version>18.1</version>
            <end>irq_mapper/sender</end>
            <start>kernel_irq/receiver_irq</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>irq_mapper/clk_reset</end>
            <start>reset/out_reset</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.irq_mapper</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">kernel_cra</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>SYSINFO_ADDR_WIDTH</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;reset&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reset&lt;/name&gt;&#xa;                        &lt;role&gt;reset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;DEASSERT&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;s0&lt;/name&gt;&#xa;                &lt;type&gt;avalon&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;s0_waitrequest&lt;/name&gt;&#xa;                        &lt;role&gt;waitrequest&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;s0_readdata&lt;/name&gt;&#xa;                        &lt;role&gt;readdata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;s0_readdatavalid&lt;/name&gt;&#xa;                        &lt;role&gt;readdatavalid&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;s0_burstcount&lt;/name&gt;&#xa;                        &lt;role&gt;burstcount&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;s0_writedata&lt;/name&gt;&#xa;                        &lt;role&gt;writedata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;s0_address&lt;/name&gt;&#xa;                        &lt;role&gt;address&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;30&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;s0_write&lt;/name&gt;&#xa;                        &lt;role&gt;write&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;s0_read&lt;/name&gt;&#xa;                        &lt;role&gt;read&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;s0_byteenable&lt;/name&gt;&#xa;                        &lt;role&gt;byteenable&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;8&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;s0_debugaccess&lt;/name&gt;&#xa;                        &lt;role&gt;debugaccess&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isFlash&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isMemoryDevice&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isNonVolatileStorage&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;embeddedsw.configuration.isPrintableDevice&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/assignmentValueMap&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressAlignment&lt;/key&gt;&#xa;                            &lt;value&gt;DYNAMIC&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressGroup&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressSpan&lt;/key&gt;&#xa;                            &lt;value&gt;1073741824&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressUnits&lt;/key&gt;&#xa;                            &lt;value&gt;SYMBOLS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;8&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgedAddressOffset&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgesToMaster&lt;/key&gt;&#xa;                            &lt;value&gt;kernel_cra.m0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstcountUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;explicitAddressSpan&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;holdTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;interleaveBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isFlash&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isMemoryDevice&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isNonVolatileStorage&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;linewrapBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumReadLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumUninterruptedRunLength&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;printableDevice&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitStates&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;setupTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;timingUnits&lt;/key&gt;&#xa;                            &lt;value&gt;Cycles&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;transparentBridge&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;wellBehavedWaitrequest&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitStates&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;m0&lt;/name&gt;&#xa;                &lt;type&gt;avalon&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;m0_waitrequest&lt;/name&gt;&#xa;                        &lt;role&gt;waitrequest&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;m0_readdata&lt;/name&gt;&#xa;                        &lt;role&gt;readdata&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;m0_readdatavalid&lt;/name&gt;&#xa;                        &lt;role&gt;readdatavalid&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;m0_burstcount&lt;/name&gt;&#xa;                        &lt;role&gt;burstcount&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;m0_writedata&lt;/name&gt;&#xa;                        &lt;role&gt;writedata&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;64&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;m0_address&lt;/name&gt;&#xa;                        &lt;role&gt;address&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;30&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;m0_write&lt;/name&gt;&#xa;                        &lt;role&gt;write&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;m0_read&lt;/name&gt;&#xa;                        &lt;role&gt;read&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;m0_byteenable&lt;/name&gt;&#xa;                        &lt;role&gt;byteenable&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;8&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;m0_debugaccess&lt;/name&gt;&#xa;                        &lt;role&gt;debugaccess&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;adaptsTo&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressGroup&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;addressUnits&lt;/key&gt;&#xa;                            &lt;value&gt;SYMBOLS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;alwaysBurstMaxBurst&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bitsPerSymbol&lt;/key&gt;&#xa;                            &lt;value&gt;8&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstOnBurstBoundariesOnly&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;burstcountUnits&lt;/key&gt;&#xa;                            &lt;value&gt;WORDS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;constantBurstBehavior&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;dBSBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamReads&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;doStreamWrites&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;holdTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;interleaveBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isAsynchronous&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isBigEndian&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isReadable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;isWriteable&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;linewrapBursts&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maxAddressWidth&lt;/key&gt;&#xa;                            &lt;value&gt;32&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingReadTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;maximumPendingWriteTransactions&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumReadLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;minimumResponseLatency&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;prSafe&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readLatency&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;readWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerIncomingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;registerOutgoingSignals&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;setupTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;timingUnits&lt;/key&gt;&#xa;                            &lt;value&gt;Cycles&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;waitrequestAllowance&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;writeWaitTime&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_avalon_mm_bridge&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Avalon-MM Pipeline Bridge Intel FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;10&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;SYSINFO_ADDR_WIDTH&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.Integer&lt;/parameterType&gt;&#xa;                &lt;systemInfoArgs&gt;m0&lt;/systemInfoArgs&gt;&#xa;                &lt;systemInfotype&gt;ADDRESS_WIDTH&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;m0&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;m0&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos/&gt;&#xa;                    &lt;consumedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;&#xa;                            &lt;value&gt;9&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/consumedSystemInfos&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;s0&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;s0&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ADDRESS_MAP&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/suppliedSystemInfos&gt;&#xa;                    &lt;consumedSystemInfos/&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;kernel_system_kernel_cra&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_kernel_cra&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_kernel_cra&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_kernel_cra&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_kernel_cra&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_kernel_cra&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_kernel_cra&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/kernel_system/kernel_system_kernel_cra.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>kernel_cra</name>
        <uniqueName>kernel_system_kernel_cra</uniqueName>
        <fixedName>kernel_system_kernel_cra</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>kernel_cra/clk</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>defaultConnection</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>syncResets</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>clockCrossingAdapter</name>
                <value>AUTO</value>
              </parameter>
              <parameter>
                <name>interconnectType</name>
                <value>STANDARD</value>
              </parameter>
              <parameter>
                <name>domainAlias</name>
                <value></value>
              </parameter>
              <parameter>
                <name>addressWidthSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>interconnectResetSource</name>
                <value>DEFAULT</value>
              </parameter>
              <parameter>
                <name>baseAddress</name>
                <value>0x0000</value>
              </parameter>
              <parameter>
                <name>maximumAdditionalLatency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>widthAdapterImplementation</name>
                <value>GENERIC_CONVERTER</value>
              </parameter>
              <parameter>
                <name>burstAdapterImplementation</name>
                <value>GENERIC_CONVERTER</value>
              </parameter>
              <parameter>
                <name>arbitrationPriority</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>enableEccProtection</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>slaveDataWidthSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>addressMapSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>insertDefaultSlave</name>
                <value>FALSE</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>avalon</className>
            <version>18.1</version>
            <end>mm_interconnect_0/kernel_cra_m0</end>
            <start>kernel_cra/m0</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>kernel_cra/reset</end>
            <start>reset/out_reset</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.kernel_cra</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">kernel_irq</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>AUTO_RECEIVER_IRQ_INTERRUPTS_USED</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;receiver_irq&lt;/name&gt;&#xa;                &lt;type&gt;interrupt&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;receiver_irq&lt;/name&gt;&#xa;                        &lt;role&gt;irq&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;clk_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;irqMap&lt;/key&gt;&#xa;                            &lt;value&gt;&amp;lt;map&amp;gt;&amp;lt;mapping port='0' sender='sender0_irq' /&amp;gt;&amp;lt;/map&amp;gt;&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;irqScheme&lt;/key&gt;&#xa;                            &lt;value&gt;INDIVIDUAL_REQUESTS&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;clk_reset&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;reset&lt;/name&gt;&#xa;                        &lt;role&gt;reset&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;DEASSERT&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;sender0_irq&lt;/name&gt;&#xa;                &lt;type&gt;interrupt&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;sender0_irq&lt;/name&gt;&#xa;                        &lt;role&gt;irq&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedAddressablePoint&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedReset&lt;/key&gt;&#xa;                            &lt;value&gt;clk_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;bridgesToReceiver&lt;/key&gt;&#xa;                            &lt;value&gt;kernel_irq.receiver_irq&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;irqScheme&lt;/key&gt;&#xa;                            &lt;value&gt;NONE&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_irq_bridge&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;IRQ Bridge Intel FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;-1&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;AUTO_RECEIVER_IRQ_INTERRUPTS_USED&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.math.BigInteger&lt;/parameterType&gt;&#xa;                &lt;systemInfoArgs&gt;receiver_irq&lt;/systemInfoArgs&gt;&#xa;                &lt;systemInfotype&gt;INTERRUPTS_USED&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;receiver_irq&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;receiver_irq&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos/&gt;&#xa;                    &lt;consumedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;INTERRUPTS_USED&lt;/key&gt;&#xa;                            &lt;value&gt;1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/consumedSystemInfos&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;kernel_system_kernel_irq&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_kernel_irq&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_kernel_irq&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_kernel_irq&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_kernel_irq&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_kernel_irq&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_kernel_irq&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/kernel_system/kernel_system_kernel_irq.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>kernel_irq</name>
        <uniqueName>kernel_system_kernel_irq</uniqueName>
        <fixedName>kernel_system_kernel_irq</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>kernel_irq/clk</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>interruptsUsedSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>irqNumber</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>interrupt</className>
            <version>18.1</version>
            <end>irq_mapper/sender</end>
            <start>kernel_irq/receiver_irq</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>kernel_irq/clk_reset</end>
            <start>reset/out_reset</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.kernel_irq</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">mm_interconnect_0</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>COMPOSE_CONTENTS</name>
            <value>add_instance {kernel_cra_m0_translator} {altera_merlin_master_translator};set_instance_parameter_value {kernel_cra_m0_translator} {AV_ADDRESS_W} {30};set_instance_parameter_value {kernel_cra_m0_translator} {AV_DATA_W} {64};set_instance_parameter_value {kernel_cra_m0_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {kernel_cra_m0_translator} {AV_BYTEENABLE_W} {8};set_instance_parameter_value {kernel_cra_m0_translator} {UAV_ADDRESS_W} {30};set_instance_parameter_value {kernel_cra_m0_translator} {UAV_BURSTCOUNT_W} {4};set_instance_parameter_value {kernel_cra_m0_translator} {AV_READLATENCY} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_READ_WAIT} {1};set_instance_parameter_value {kernel_cra_m0_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {kernel_cra_m0_translator} {USE_READDATA} {1};set_instance_parameter_value {kernel_cra_m0_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {kernel_cra_m0_translator} {USE_READ} {1};set_instance_parameter_value {kernel_cra_m0_translator} {USE_WRITE} {1};set_instance_parameter_value {kernel_cra_m0_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {kernel_cra_m0_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {kernel_cra_m0_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {kernel_cra_m0_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {kernel_cra_m0_translator} {USE_ADDRESS} {1};set_instance_parameter_value {kernel_cra_m0_translator} {USE_BURSTCOUNT} {1};set_instance_parameter_value {kernel_cra_m0_translator} {USE_DEBUGACCESS} {1};set_instance_parameter_value {kernel_cra_m0_translator} {USE_CLKEN} {0};set_instance_parameter_value {kernel_cra_m0_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {kernel_cra_m0_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {kernel_cra_m0_translator} {USE_LOCK} {0};set_instance_parameter_value {kernel_cra_m0_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {kernel_cra_m0_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_SYMBOLS_PER_WORD} {8};set_instance_parameter_value {kernel_cra_m0_translator} {AV_ADDRESS_SYMBOLS} {1};set_instance_parameter_value {kernel_cra_m0_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {kernel_cra_m0_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {64};set_instance_parameter_value {kernel_cra_m0_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {kernel_cra_m0_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {kernel_cra_m0_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {kernel_cra_m0_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {kernel_cra_m0_translator} {SYNC_RESET} {0};set_instance_parameter_value {kernel_cra_m0_translator} {WAITREQUEST_ALLOWANCE} {0};add_instance {cnn_sys_cra_ring_root_avs_translator} {altera_merlin_slave_translator};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_ADDRESS_W} {6};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_DATA_W} {64};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {UAV_DATA_W} {64};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_BURSTCOUNT_W} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_BYTEENABLE_W} {8};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {UAV_BYTEENABLE_W} {8};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {UAV_ADDRESS_W} {30};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {UAV_BURSTCOUNT_W} {4};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_READLATENCY} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_SETUP_WAIT} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_WRITE_WAIT} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_READ_WAIT} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_DATA_HOLD} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_TIMING_UNITS} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_READDATA} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_WRITEDATA} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_READ} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_WRITE} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_BEGINBURSTTRANSFER} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_BEGINTRANSFER} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_BYTEENABLE} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_CHIPSELECT} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_ADDRESS} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_BURSTCOUNT} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_READDATAVALID} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_WAITREQUEST} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_WRITEBYTEENABLE} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_LOCK} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_AV_CLKEN} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_UAV_CLKEN} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_OUTPUTENABLE} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_DEBUGACCESS} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_READRESPONSE} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {USE_WRITERESPONSE} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_SYMBOLS_PER_WORD} {8};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_ADDRESS_SYMBOLS} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_BURSTCOUNT_SYMBOLS} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {UAV_CONSTANT_BURST_BEHAVIOR} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_REQUIRE_UNALIGNED_ADDRESSES} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_LINEWRAPBURSTS} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_MAX_PENDING_READ_TRANSACTIONS} {1};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_MAX_PENDING_WRITE_TRANSACTIONS} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_BURSTBOUNDARIES} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_INTERLEAVEBURSTS} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_BITS_PER_SYMBOL} {8};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_ISBIGENDIAN} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_ADDRESSGROUP} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {UAV_ADDRESSGROUP} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_REGISTEROUTGOINGSIGNALS} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_REGISTERINCOMINGSIGNALS} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {AV_ALWAYSBURSTMAXBURST} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {CHIPSELECT_THROUGH_READLATENCY} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {WAITREQUEST_ALLOWANCE} {0};set_instance_parameter_value {cnn_sys_cra_ring_root_avs_translator} {SYNC_RESET} {0};add_instance {kernel_cra_reset_reset_bridge} {altera_reset_bridge};set_instance_parameter_value {kernel_cra_reset_reset_bridge} {ACTIVE_LOW_RESET} {0};set_instance_parameter_value {kernel_cra_reset_reset_bridge} {SYNCHRONOUS_EDGES} {deassert};set_instance_parameter_value {kernel_cra_reset_reset_bridge} {NUM_RESET_OUTPUTS} {1};set_instance_parameter_value {kernel_cra_reset_reset_bridge} {USE_RESET_REQUEST} {0};set_instance_parameter_value {kernel_cra_reset_reset_bridge} {SYNC_RESET} {0};add_instance {clk_1x_out_clk_clock_bridge} {altera_clock_bridge};set_instance_parameter_value {clk_1x_out_clk_clock_bridge} {EXPLICIT_CLOCK_RATE} {0};set_instance_parameter_value {clk_1x_out_clk_clock_bridge} {NUM_CLOCK_OUTPUTS} {1};add_connection {kernel_cra_m0_translator.avalon_universal_master_0} {cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {avalon};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {arbitrationPriority} {1};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {baseAddress} {0x0000};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {defaultConnection} {false};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {domainAlias} {};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {maximumAdditionalLatency} {0};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {clockCrossingAdapter} {AUTO};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {insertDefaultSlave} {FALSE};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {interconnectResetSource} {DEFAULT};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {burstAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {widthAdapterImplementation} {GENERIC_CONVERTER};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {enableEccProtection} {FALSE};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {interconnectType} {STANDARD};set_connection_parameter_value {kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0} {syncResets} {FALSE};add_connection {kernel_cra_reset_reset_bridge.out_reset} {kernel_cra_m0_translator.reset} {reset};add_connection {kernel_cra_reset_reset_bridge.out_reset} {cnn_sys_cra_ring_root_avs_translator.reset} {reset};add_connection {clk_1x_out_clk_clock_bridge.out_clk} {kernel_cra_m0_translator.clk} {clock};add_connection {clk_1x_out_clk_clock_bridge.out_clk} {cnn_sys_cra_ring_root_avs_translator.clk} {clock};add_connection {clk_1x_out_clk_clock_bridge.out_clk} {kernel_cra_reset_reset_bridge.clk} {clock};add_interface {kernel_cra_m0} {avalon} {slave};set_interface_property {kernel_cra_m0} {EXPORT_OF} {kernel_cra_m0_translator.avalon_anti_master_0};add_interface {cnn_sys_cra_ring_root_avs} {avalon} {master};set_interface_property {cnn_sys_cra_ring_root_avs} {EXPORT_OF} {cnn_sys_cra_ring_root_avs_translator.avalon_anti_slave_0};add_interface {kernel_cra_reset_reset_bridge_in_reset} {reset} {slave};set_interface_property {kernel_cra_reset_reset_bridge_in_reset} {EXPORT_OF} {kernel_cra_reset_reset_bridge.in_reset};add_interface {clk_1x_out_clk} {clock} {slave};set_interface_property {clk_1x_out_clk} {EXPORT_OF} {clk_1x_out_clk_clock_bridge.in_clk};set_module_assignment {interconnect_id.cnn_sys.cra_ring_root_avs} {0};set_module_assignment {interconnect_id.kernel_cra.m0} {0};</value>
          </parameter>
          <parameter>
            <name>SYNC_RESET</name>
            <value>0</value>
          </parameter>
        </parameters>
        <interconnectAssignments>
          <interconnectAssignment>
            <name>$system.qsys_mm.clockCrossingAdapter</name>
            <value>HANDSHAKE</value>
          </interconnectAssignment>
          <interconnectAssignment>
            <name>$system.qsys_mm.maxAdditionalLatency</name>
            <value>0</value>
          </interconnectAssignment>
        </interconnectAssignments>
        <className>altera_mm_interconnect</className>
        <version>18.1</version>
        <name>mm_interconnect_0</name>
        <uniqueName>kernel_system_altera_mm_interconnect_181_sq2k2va</uniqueName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>-1</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>mm_interconnect_0/clk_1x_out_clk</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>defaultConnection</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>syncResets</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>clockCrossingAdapter</name>
                <value>AUTO</value>
              </parameter>
              <parameter>
                <name>interconnectType</name>
                <value>STANDARD</value>
              </parameter>
              <parameter>
                <name>domainAlias</name>
                <value></value>
              </parameter>
              <parameter>
                <name>addressWidthSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>interconnectResetSource</name>
                <value>DEFAULT</value>
              </parameter>
              <parameter>
                <name>baseAddress</name>
                <value>0x0000</value>
              </parameter>
              <parameter>
                <name>maximumAdditionalLatency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>widthAdapterImplementation</name>
                <value>GENERIC_CONVERTER</value>
              </parameter>
              <parameter>
                <name>burstAdapterImplementation</name>
                <value>GENERIC_CONVERTER</value>
              </parameter>
              <parameter>
                <name>arbitrationPriority</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>enableEccProtection</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>slaveDataWidthSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>addressMapSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>insertDefaultSlave</name>
                <value>FALSE</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>avalon</className>
            <version>18.1</version>
            <end>mm_interconnect_0/kernel_cra_m0</end>
            <start>kernel_cra/m0</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>defaultConnection</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>syncResets</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>clockCrossingAdapter</name>
                <value>AUTO</value>
              </parameter>
              <parameter>
                <name>interconnectType</name>
                <value>STANDARD</value>
              </parameter>
              <parameter>
                <name>domainAlias</name>
                <value></value>
              </parameter>
              <parameter>
                <name>addressWidthSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>interconnectResetSource</name>
                <value>DEFAULT</value>
              </parameter>
              <parameter>
                <name>baseAddress</name>
                <value>0x0000</value>
              </parameter>
              <parameter>
                <name>maximumAdditionalLatency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>widthAdapterImplementation</name>
                <value>GENERIC_CONVERTER</value>
              </parameter>
              <parameter>
                <name>burstAdapterImplementation</name>
                <value>GENERIC_CONVERTER</value>
              </parameter>
              <parameter>
                <name>arbitrationPriority</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>enableEccProtection</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>slaveDataWidthSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>addressMapSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>insertDefaultSlave</name>
                <value>FALSE</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>avalon</className>
            <version>18.1</version>
            <end>cnn_sys/cra_ring_root_avs</end>
            <start>mm_interconnect_0/cnn_sys_cra_ring_root_avs</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>mm_interconnect_0/kernel_cra_reset_reset_bridge_in_reset</end>
            <start>reset/out_reset</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.mm_interconnect_0</path>
      </instanceData>
      <children>
        <node>
          <instanceKey xsi:type="xs:string">clk_1x_out_clk_clock_bridge</instanceKey>
          <instanceData xsi:type="data">
            <parameters>
              <parameter>
                <name>DERIVED_CLOCK_RATE</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>EXPLICIT_CLOCK_RATE</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>NUM_CLOCK_OUTPUTS</name>
                <value>1</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>altera_clock_bridge</className>
            <version>18.1</version>
            <name>clk_1x_out_clk_clock_bridge</name>
            <uniqueName>kernel_system_altera_clock_bridge_181_cjcbgmi</uniqueName>
            <nonce>0</nonce>
            <incidentConnections>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>clockRateSysInfo</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>resetDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockResetSysInfo</name>
                    <value></value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>clock</className>
                <version>18.1</version>
                <name>clk_1x_out_clk_clock_bridge.out_clk/cnn_sys_cra_ring_root_avs_translator.clk</name>
                <end>cnn_sys_cra_ring_root_avs_translator/clk</end>
                <start>clk_1x_out_clk_clock_bridge/out_clk</start>
              </incidentConnection>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>clockRateSysInfo</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>resetDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockResetSysInfo</name>
                    <value></value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>clock</className>
                <version>18.1</version>
                <name>clk_1x_out_clk_clock_bridge.out_clk/kernel_cra_m0_translator.clk</name>
                <end>kernel_cra_m0_translator/clk</end>
                <start>clk_1x_out_clk_clock_bridge/out_clk</start>
              </incidentConnection>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>clockRateSysInfo</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>resetDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockResetSysInfo</name>
                    <value></value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>clock</className>
                <version>18.1</version>
                <name>clk_1x_out_clk_clock_bridge.out_clk/kernel_cra_reset_reset_bridge.clk</name>
                <end>kernel_cra_reset_reset_bridge/clk</end>
                <start>clk_1x_out_clk_clock_bridge/out_clk</start>
              </incidentConnection>
            </incidentConnections>
            <path>kernel_system.mm_interconnect_0.clk_1x_out_clk_clock_bridge</path>
          </instanceData>
          <children></children>
        </node>
        <node>
          <instanceKey xsi:type="xs:string">cnn_sys_cra_ring_root_avs_translator</instanceKey>
          <instanceData xsi:type="data">
            <parameters>
              <parameter>
                <name>AV_ADDRESSGROUP</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_ADDRESS_SYMBOLS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_ADDRESS_W</name>
                <value>6</value>
              </parameter>
              <parameter>
                <name>AV_ALWAYSBURSTMAXBURST</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_BITS_PER_SYMBOL</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>AV_BURSTBOUNDARIES</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_BURSTCOUNT_SYMBOLS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_BURSTCOUNT_W</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>AV_BYTEENABLE_W</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>AV_CONSTANT_BURST_BEHAVIOR</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_DATA_HOLD</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_DATA_HOLD_CYCLES</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_DATA_W</name>
                <value>64</value>
              </parameter>
              <parameter>
                <name>AV_INTERLEAVEBURSTS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_ISBIGENDIAN</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_LINEWRAPBURSTS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_MAX_PENDING_READ_TRANSACTIONS</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>AV_MAX_PENDING_WRITE_TRANSACTIONS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_READLATENCY</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_READ_WAIT</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_READ_WAIT_CYCLES</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_REGISTERINCOMINGSIGNALS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_REGISTEROUTGOINGSIGNALS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_SETUP_WAIT</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_SETUP_WAIT_CYCLES</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_SYMBOLS_PER_WORD</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>AV_TIMING_UNITS</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>AV_WRITE_WAIT</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_WRITE_WAIT_CYCLES</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>CHIPSELECT_THROUGH_READLATENCY</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>CLOCK_RATE</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>SYNC_RESET</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>UAV_ADDRESSGROUP</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>UAV_ADDRESS_W</name>
                <value>30</value>
              </parameter>
              <parameter>
                <name>UAV_BURSTCOUNT_W</name>
                <value>4</value>
              </parameter>
              <parameter>
                <name>UAV_BYTEENABLE_W</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>UAV_CONSTANT_BURST_BEHAVIOR</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>UAV_DATA_W</name>
                <value>64</value>
              </parameter>
              <parameter>
                <name>USE_ADDRESS</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_AV_CLKEN</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_BEGINBURSTTRANSFER</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_BEGINTRANSFER</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_BURSTCOUNT</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_BYTEENABLE</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_CHIPSELECT</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_DEBUGACCESS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_LOCK</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_OUTPUTENABLE</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_READ</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_READDATA</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_READDATAVALID</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_READRESPONSE</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_UAV_CLKEN</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_WAITREQUEST</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_WRITE</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_WRITEBYTEENABLE</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_WRITEDATA</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_WRITERESPONSE</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>WAITREQUEST_ALLOWANCE</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>altera_merlin_slave_translator</className>
            <version>18.1</version>
            <name>cnn_sys_cra_ring_root_avs_translator</name>
            <uniqueName>kernel_system_altera_merlin_slave_translator_181_5aswt6a</uniqueName>
            <nonce>0</nonce>
            <incidentConnections>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>clockRateSysInfo</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>resetDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockResetSysInfo</name>
                    <value></value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>clock</className>
                <version>18.1</version>
                <name>clk_1x_out_clk_clock_bridge.out_clk/cnn_sys_cra_ring_root_avs_translator.clk</name>
                <end>cnn_sys_cra_ring_root_avs_translator/clk</end>
                <start>clk_1x_out_clk_clock_bridge/out_clk</start>
              </incidentConnection>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>defaultConnection</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>syncResets</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>clockCrossingAdapter</name>
                    <value>AUTO</value>
                  </parameter>
                  <parameter>
                    <name>interconnectType</name>
                    <value>STANDARD</value>
                  </parameter>
                  <parameter>
                    <name>domainAlias</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>addressWidthSysInfo</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>interconnectResetSource</name>
                    <value>DEFAULT</value>
                  </parameter>
                  <parameter>
                    <name>baseAddress</name>
                    <value>0x0000</value>
                  </parameter>
                  <parameter>
                    <name>maximumAdditionalLatency</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>widthAdapterImplementation</name>
                    <value>GENERIC_CONVERTER</value>
                  </parameter>
                  <parameter>
                    <name>burstAdapterImplementation</name>
                    <value>GENERIC_CONVERTER</value>
                  </parameter>
                  <parameter>
                    <name>arbitrationPriority</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>enableEccProtection</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>slaveDataWidthSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>addressMapSysInfo</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>insertDefaultSlave</name>
                    <value>FALSE</value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>avalon</className>
                <version>18.1</version>
                <name>kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0</name>
                <end>cnn_sys_cra_ring_root_avs_translator/avalon_universal_slave_0</end>
                <start>kernel_cra_m0_translator/avalon_universal_master_0</start>
              </incidentConnection>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>resetDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockResetSysInfo</name>
                    <value></value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>reset</className>
                <version>18.1</version>
                <name>kernel_cra_reset_reset_bridge.out_reset/cnn_sys_cra_ring_root_avs_translator.reset</name>
                <end>cnn_sys_cra_ring_root_avs_translator/reset</end>
                <start>kernel_cra_reset_reset_bridge/out_reset</start>
              </incidentConnection>
            </incidentConnections>
            <path>kernel_system.mm_interconnect_0.cnn_sys_cra_ring_root_avs_translator</path>
          </instanceData>
          <children></children>
        </node>
        <node>
          <instanceKey xsi:type="xs:string">kernel_cra_m0_translator</instanceKey>
          <instanceData xsi:type="data">
            <parameters>
              <parameter>
                <name>AV_ADDRESSGROUP</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_ADDRESS_SYMBOLS</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>AV_ADDRESS_W</name>
                <value>30</value>
              </parameter>
              <parameter>
                <name>AV_ALWAYSBURSTMAXBURST</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_BITS_PER_SYMBOL</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>AV_BURSTBOUNDARIES</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_BURSTCOUNT_SYMBOLS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_BURSTCOUNT_W</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>AV_BYTEENABLE_W</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>AV_CONSTANT_BURST_BEHAVIOR</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_DATA_HOLD</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_DATA_W</name>
                <value>64</value>
              </parameter>
              <parameter>
                <name>AV_INTERLEAVEBURSTS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_ISBIGENDIAN</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_LINEWRAPBURSTS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_MAX_PENDING_READ_TRANSACTIONS</name>
                <value>64</value>
              </parameter>
              <parameter>
                <name>AV_READLATENCY</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_READ_WAIT</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>AV_REGISTERINCOMINGSIGNALS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_REGISTEROUTGOINGSIGNALS</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_SETUP_WAIT</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>AV_SYMBOLS_PER_WORD</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>AV_WRITE_WAIT</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>SYNC_RESET</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>UAV_ADDRESSGROUP</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>UAV_ADDRESS_W</name>
                <value>30</value>
              </parameter>
              <parameter>
                <name>UAV_BURSTCOUNT_W</name>
                <value>4</value>
              </parameter>
              <parameter>
                <name>UAV_CONSTANT_BURST_BEHAVIOR</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_ADDRESS</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_BEGINBURSTTRANSFER</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_BEGINTRANSFER</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_BURSTCOUNT</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_BYTEENABLE</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_CHIPSELECT</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_CLKEN</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_DEBUGACCESS</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_LOCK</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_READ</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_READDATA</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_READDATAVALID</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_READRESPONSE</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_WAITREQUEST</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_WRITE</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_WRITEDATA</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>USE_WRITERESPONSE</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>WAITREQUEST_ALLOWANCE</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>altera_merlin_master_translator</className>
            <version>18.1</version>
            <name>kernel_cra_m0_translator</name>
            <uniqueName>kernel_system_altera_merlin_master_translator_181_mhudjri</uniqueName>
            <nonce>0</nonce>
            <incidentConnections>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>clockRateSysInfo</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>resetDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockResetSysInfo</name>
                    <value></value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>clock</className>
                <version>18.1</version>
                <name>clk_1x_out_clk_clock_bridge.out_clk/kernel_cra_m0_translator.clk</name>
                <end>kernel_cra_m0_translator/clk</end>
                <start>clk_1x_out_clk_clock_bridge/out_clk</start>
              </incidentConnection>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>defaultConnection</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>syncResets</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>clockCrossingAdapter</name>
                    <value>AUTO</value>
                  </parameter>
                  <parameter>
                    <name>interconnectType</name>
                    <value>STANDARD</value>
                  </parameter>
                  <parameter>
                    <name>domainAlias</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>addressWidthSysInfo</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>interconnectResetSource</name>
                    <value>DEFAULT</value>
                  </parameter>
                  <parameter>
                    <name>baseAddress</name>
                    <value>0x0000</value>
                  </parameter>
                  <parameter>
                    <name>maximumAdditionalLatency</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>widthAdapterImplementation</name>
                    <value>GENERIC_CONVERTER</value>
                  </parameter>
                  <parameter>
                    <name>burstAdapterImplementation</name>
                    <value>GENERIC_CONVERTER</value>
                  </parameter>
                  <parameter>
                    <name>arbitrationPriority</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>enableEccProtection</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>slaveDataWidthSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>addressMapSysInfo</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>insertDefaultSlave</name>
                    <value>FALSE</value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>avalon</className>
                <version>18.1</version>
                <name>kernel_cra_m0_translator.avalon_universal_master_0/cnn_sys_cra_ring_root_avs_translator.avalon_universal_slave_0</name>
                <end>cnn_sys_cra_ring_root_avs_translator/avalon_universal_slave_0</end>
                <start>kernel_cra_m0_translator/avalon_universal_master_0</start>
              </incidentConnection>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>resetDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockResetSysInfo</name>
                    <value></value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>reset</className>
                <version>18.1</version>
                <name>kernel_cra_reset_reset_bridge.out_reset/kernel_cra_m0_translator.reset</name>
                <end>kernel_cra_m0_translator/reset</end>
                <start>kernel_cra_reset_reset_bridge/out_reset</start>
              </incidentConnection>
            </incidentConnections>
            <path>kernel_system.mm_interconnect_0.kernel_cra_m0_translator</path>
          </instanceData>
          <children></children>
        </node>
        <node>
          <instanceKey xsi:type="xs:string">kernel_cra_reset_reset_bridge</instanceKey>
          <instanceData xsi:type="data">
            <parameters>
              <parameter>
                <name>ACTIVE_LOW_RESET</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>NUM_RESET_OUTPUTS</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>SYNCHRONOUS_EDGES</name>
                <value>deassert</value>
              </parameter>
              <parameter>
                <name>SYNC_RESET</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>USE_RESET_REQUEST</name>
                <value>0</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>altera_reset_bridge</className>
            <version>18.1</version>
            <name>kernel_cra_reset_reset_bridge</name>
            <uniqueName>kernel_system_altera_reset_bridge_181_mz7fnia</uniqueName>
            <nonce>0</nonce>
            <incidentConnections>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>clockRateSysInfo</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>resetDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockResetSysInfo</name>
                    <value></value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>clock</className>
                <version>18.1</version>
                <name>clk_1x_out_clk_clock_bridge.out_clk/kernel_cra_reset_reset_bridge.clk</name>
                <end>kernel_cra_reset_reset_bridge/clk</end>
                <start>clk_1x_out_clk_clock_bridge/out_clk</start>
              </incidentConnection>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>resetDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockResetSysInfo</name>
                    <value></value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>reset</className>
                <version>18.1</version>
                <name>kernel_cra_reset_reset_bridge.out_reset/cnn_sys_cra_ring_root_avs_translator.reset</name>
                <end>cnn_sys_cra_ring_root_avs_translator/reset</end>
                <start>kernel_cra_reset_reset_bridge/out_reset</start>
              </incidentConnection>
              <incidentConnection>
                <parameters>
                  <parameter>
                    <name>resetDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockDomainSysInfo</name>
                    <value>-1</value>
                  </parameter>
                  <parameter>
                    <name>clockResetSysInfo</name>
                    <value></value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>reset</className>
                <version>18.1</version>
                <name>kernel_cra_reset_reset_bridge.out_reset/kernel_cra_m0_translator.reset</name>
                <end>kernel_cra_m0_translator/reset</end>
                <start>kernel_cra_reset_reset_bridge/out_reset</start>
              </incidentConnection>
            </incidentConnections>
            <path>kernel_system.mm_interconnect_0.kernel_cra_reset_reset_bridge</path>
          </instanceData>
          <children></children>
        </node>
      </children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">reset</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>AUTO_CLK_CLOCK_RATE</name>
            <value>-1</value>
          </parameter>
          <parameter>
            <name>componentDefinition</name>
            <value>&lt;componentDefinition&gt;&#xa;    &lt;boundary&gt;&#xa;        &lt;interfaces&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;clk&lt;/name&gt;&#xa;                &lt;type&gt;clock&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;clk&lt;/name&gt;&#xa;                        &lt;role&gt;clk&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;clockRate&lt;/key&gt;&#xa;                            &lt;value&gt;0&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;externallyDriven&lt;/key&gt;&#xa;                            &lt;value&gt;false&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;ptfSchematicName&lt;/key&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;in_reset&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;false&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;in_reset_n&lt;/name&gt;&#xa;                        &lt;role&gt;reset_n&lt;/role&gt;&#xa;                        &lt;direction&gt;Input&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;DEASSERT&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;            &lt;interface&gt;&#xa;                &lt;name&gt;out_reset&lt;/name&gt;&#xa;                &lt;type&gt;reset&lt;/type&gt;&#xa;                &lt;isStart&gt;true&lt;/isStart&gt;&#xa;                &lt;ports&gt;&#xa;                    &lt;port&gt;&#xa;                        &lt;name&gt;out_reset_n&lt;/name&gt;&#xa;                        &lt;role&gt;reset_n&lt;/role&gt;&#xa;                        &lt;direction&gt;Output&lt;/direction&gt;&#xa;                        &lt;width&gt;1&lt;/width&gt;&#xa;                        &lt;lowerBound&gt;0&lt;/lowerBound&gt;&#xa;                        &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;&#xa;                    &lt;/port&gt;&#xa;                &lt;/ports&gt;&#xa;                &lt;assignments&gt;&#xa;                    &lt;assignmentValueMap/&gt;&#xa;                &lt;/assignments&gt;&#xa;                &lt;parameters&gt;&#xa;                    &lt;parameterValueMap&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedClock&lt;/key&gt;&#xa;                            &lt;value&gt;clk&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedDirectReset&lt;/key&gt;&#xa;                            &lt;value&gt;in_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;associatedResetSinks&lt;/key&gt;&#xa;                            &lt;value&gt;in_reset&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;synchronousEdges&lt;/key&gt;&#xa;                            &lt;value&gt;DEASSERT&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/parameterValueMap&gt;&#xa;                &lt;/parameters&gt;&#xa;            &lt;/interface&gt;&#xa;        &lt;/interfaces&gt;&#xa;    &lt;/boundary&gt;&#xa;    &lt;originalModuleInfo&gt;&#xa;        &lt;className&gt;altera_reset_bridge&lt;/className&gt;&#xa;        &lt;version&gt;18.1&lt;/version&gt;&#xa;        &lt;displayName&gt;Reset Bridge Intel FPGA IP&lt;/displayName&gt;&#xa;    &lt;/originalModuleInfo&gt;&#xa;    &lt;systemInfoParameterDescriptors&gt;&#xa;        &lt;descriptors&gt;&#xa;            &lt;descriptor&gt;&#xa;                &lt;parameterDefaultValue&gt;-1&lt;/parameterDefaultValue&gt;&#xa;                &lt;parameterName&gt;AUTO_CLK_CLOCK_RATE&lt;/parameterName&gt;&#xa;                &lt;parameterType&gt;java.lang.Long&lt;/parameterType&gt;&#xa;                &lt;systemInfoArgs&gt;clk&lt;/systemInfoArgs&gt;&#xa;                &lt;systemInfotype&gt;CLOCK_RATE&lt;/systemInfotype&gt;&#xa;            &lt;/descriptor&gt;&#xa;        &lt;/descriptors&gt;&#xa;    &lt;/systemInfoParameterDescriptors&gt;&#xa;    &lt;systemInfos&gt;&#xa;        &lt;connPtSystemInfos&gt;&#xa;            &lt;entry&gt;&#xa;                &lt;key&gt;clk&lt;/key&gt;&#xa;                &lt;value&gt;&#xa;                    &lt;connectionPointName&gt;clk&lt;/connectionPointName&gt;&#xa;                    &lt;suppliedSystemInfos/&gt;&#xa;                    &lt;consumedSystemInfos&gt;&#xa;                        &lt;entry&gt;&#xa;                            &lt;key&gt;CLOCK_RATE&lt;/key&gt;&#xa;                            &lt;value&gt;-1&lt;/value&gt;&#xa;                        &lt;/entry&gt;&#xa;                    &lt;/consumedSystemInfos&gt;&#xa;                &lt;/value&gt;&#xa;            &lt;/entry&gt;&#xa;        &lt;/connPtSystemInfos&gt;&#xa;    &lt;/systemInfos&gt;&#xa;&lt;/componentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>generationInfoDefinition</name>
            <value>&lt;generationInfoDefinition&gt;&#xa;    &lt;hdlLibraryName&gt;kernel_system_reset&lt;/hdlLibraryName&gt;&#xa;    &lt;fileSets&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_reset&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_reset&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;QUARTUS_SYNTH&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_reset&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_reset&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VERILOG&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;        &lt;fileSet&gt;&#xa;            &lt;fileSetName&gt;kernel_system_reset&lt;/fileSetName&gt;&#xa;            &lt;fileSetFixedName&gt;kernel_system_reset&lt;/fileSetFixedName&gt;&#xa;            &lt;fileSetKind&gt;SIM_VHDL&lt;/fileSetKind&gt;&#xa;            &lt;fileSetFiles/&gt;&#xa;        &lt;/fileSet&gt;&#xa;    &lt;/fileSets&gt;&#xa;&lt;/generationInfoDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>hlsFile</name>
            <value></value>
          </parameter>
          <parameter>
            <name>logicalView</name>
            <value>ip/kernel_system/kernel_system_reset.ip</value>
          </parameter>
          <parameter>
            <name>moduleAssignmentDefinition</name>
            <value>&lt;assignmentDefinition&gt;&#xa;    &lt;assignmentValueMap/&gt;&#xa;&lt;/assignmentDefinition&gt;</value>
          </parameter>
          <parameter>
            <name>svInterfaceDefinition</name>
            <value></value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_generic_component</className>
        <version>1.0</version>
        <name>reset</name>
        <uniqueName>kernel_system_reset</uniqueName>
        <fixedName>kernel_system_reset</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>clockRateSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>reset/clk</end>
            <start>clk_1x/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>cnn_sys/clock_reset_reset</end>
            <start>reset/out_reset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>irq_mapper/clk_reset</end>
            <start>reset/out_reset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>kernel_cra/reset</end>
            <start>reset/out_reset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>kernel_irq/clk_reset</end>
            <start>reset/out_reset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>mm_interconnect_0/kernel_cra_reset_reset_bridge_in_reset</end>
            <start>reset/out_reset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>rst_controller/reset_in0</end>
            <start>reset/out_reset</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.reset</path>
      </instanceData>
      <children></children>
    </node>
    <node>
      <instanceKey xsi:type="xs:string">rst_controller</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>ADAPT_RESET_REQUEST</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>MIN_RST_ASSERTION_TIME</name>
            <value>3</value>
          </parameter>
          <parameter>
            <name>NUM_RESET_INPUTS</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>OUTPUT_RESET_SYNC_EDGES</name>
            <value>deassert</value>
          </parameter>
          <parameter>
            <name>RESET_REQUEST_PRESENT</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>RESET_REQ_EARLY_DSRT_TIME</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>RESET_REQ_WAIT_TIME</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>SYNC_DEPTH</name>
            <value>2</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN0</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN1</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN10</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN11</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN12</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN13</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN14</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN15</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN2</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN3</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN4</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN5</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN6</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN7</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN8</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_IN9</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>USE_RESET_REQUEST_INPUT</name>
            <value>0</value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>altera_reset_controller</className>
        <version>18.1</version>
        <name>rst_controller</name>
        <uniqueName>altera_reset_controller</uniqueName>
        <fixedName>altera_reset_controller</fixedName>
        <nonce>0</nonce>
        <incidentConnections>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
              <parameter>
                <name>clockRateSysInfo</name>
                <value>-1</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>clock</className>
            <version>18.1</version>
            <end>rst_controller/clk</end>
            <start>clk_snoop/out_clk</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>rst_controller/reset_in0</end>
            <start>reset/out_reset</start>
          </incidentConnection>
          <incidentConnection>
            <parameters>
              <parameter>
                <name>resetDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockDomainSysInfo</name>
                <value>-1</value>
              </parameter>
              <parameter>
                <name>clockResetSysInfo</name>
                <value></value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>reset</className>
            <version>18.1</version>
            <end>acl_internal_snoop/in_rst_0</end>
            <start>rst_controller/reset_out</start>
          </incidentConnection>
        </incidentConnections>
        <path>kernel_system.rst_controller</path>
      </instanceData>
      <children></children>
    </node>
  </children>
</node>