# compile vhdl design source files
vhdl xil_defaultlib  "../../../porta_senha.srcs/sources_1/new/porta_senha.vhd"
vhdl xil_defaultlib  "../../../porta_senha.srcs/sim_1/new/tb_porta_senha.vhd"

# Do not sort compile order
nosort
