# Relogio_Forba

Projeto de um rel√≥gio para FPGA feito em VHDL.

Eduardo Tirta
Filipe Borba
Gabriel Moreira
Guilherme Graicer
