<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:16.3716</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.05.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0058338</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>하이브리드 ADC 기반의 MAC 연산 장치 및 방법</inventionTitle><inventionTitleEng>MULTIPLY-ACCUMULATE OPERATION APPARATUS AND METHOD  BASED ON HYBRID ANALOG DIGITAL CONVERTION</inventionTitleEng><openDate>2022.11.15</openDate><openNumber>10-2022-0151292</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.03.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 1/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 1/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 하이브리드 ADC 기반의 MAC 연산 장치 및 방법이 개시된다. 일 실시예에 따르면, MAC 연산 회로는 입력 신호의 MAC 연산 결과에 대응하는 아날로그 출력을 생성하는 비트-셀 어레이, 아날로그 출력에 대응하는 디지털 출력의 상위 파트를 결정하는 제1 ADC 회로, 및 상위 파트에 대응하는 기준 전압에 기초하여 디지털 출력의 하위 파트를 결정하는 제2 ADC 회로를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. MAC(multiply-accumulate) 연산 회로에 있어서,입력 신호의 MAC 연산 결과에 대응하는 아날로그 출력을 생성하는 비트-셀 어레이;상기 아날로그 출력에 대응하는 디지털 출력의 상위 파트를 결정하는 제1 ADC(analog-to-digital conversion) 회로; 및상기 상위 파트에 대응하는 기준 전압에 기초하여 상기 디지털 출력의 하위 파트를 결정하는 제2 ADC 회로를 포함하는 MAC 연산 회로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 ADC 회로는1차 기준 전압들에 따른 대략적인 범위들과 상기 아날로그 출력을 비교하고, 상기 대략적인 범위들 중에 상기 아날로그 출력이 속하는 제1 범위를 결정하고,상기 제1 범위는상기 디지털 출력의 상기 상위 파트에 대응하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제2 ADC 회로는상기 기준 전압을 포함하는 2차 기준 전압들에 따른 상기 제1 범위의 미세 범위들과 상기 아날로그 출력을 비교하고, 상기 미세 범위들 중에 상기 아날로그 출력이 속하는 제2 범위를 결정하고,상기 제2 범위는상기 디지털 출력의 상기 하위 파트에 대응하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 1차 기준 전압들은 상기 아날로그 출력에 기초하여 설정되는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 ADC 회로는 SAR ADC 회로이고,상기 제2 ADC 회로는 플래시 ADC 회로인,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 디지털 출력은 6-비트이고,상기 상위 파트는 2-비트이고,상기 하위 파트는 4-비트인,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 비트-셀 어레이는 복수의 입력 라인들 및 복수의 출력 라인들을 포함하고,상기 복수의 출력 라인들 중에 제1 출력 라인의 제1 아날로그 출력은 상기 입력 신호에 의해 상기 제1 출력 라인에 인가되는 전압 값들과 상기 제1 출력 라인에 속하는 비트-셀들의 저항 값들 간의 제1 MAC 연산 결과에 대응하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 MAC 연산 회로는상기 아날로그 출력의 전류 값을 전압 값으로 변환하는 커패시터 어레이를 더 포함하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 비트-셀 어레이는각각 복수의 출력 라인들을 포함하는 복수의 비트-셀 그룹들을 포함하고,상기 복수의 비트-셀 그룹들 중에 제1 비트-셀 그룹에 속한 제1 출력 라인들은 상기 제1 비트-셀 그룹에 할당된 제1 커패시터 어레이 및 제1 ADC 블록을 공유하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 커패시터 어레이는상기 제1 출력 라인들 중 제1 서브 그룹의 출력 라인들의 출력을 샘플링하는 제1 커패시터, 및 상기 제1 출력 라인들 중 제2 서브 그룹의 출력 라인들의 출력을 샘플링하는 제2 커패시터를 포함하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 ADC 블록은 상기 제1 ADC 회로 및 상기 제2 ADC 회로를 포함하고,상기 제1 ADC 회로와 상기 제2 ADC 회로는 파이프라인 기반으로 동작하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 ADC 회로는 제1 시간 구간 동안 상기 제1 서브 그룹의 출력 라인의 출력의 디지털 상위 파트를 결정하고,상기 제2 ADC 회로는 제2 시간 구간 동안 상기 제1 서브 그룹의 상기 출력 라인의 상기 출력의 디지털 하위 파트를 결정하고,상기 제1 ADC 회로는 제3 시간 구간 동안 상기 제2 서브 그룹의 출력 라인의 출력의 디지털 상위 파트를 결정하고,상기 파이프라인에 따라 상기 제3 시간 구간의 적어도 일부는 상기 제2 시간 구간과 겹치는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상기 제1 출력 라인들 중 짝수 번째 출력 라인은 상기 제1 서브 그룹에 속하고, 홀수 번째 출력 라인은 상기 제2 서브 그룹에 속하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>14. MAC(multiply-accumulate) 연산 회로에 있어서,각각 복수의 출력 라인들을 포함하는 복수의 비트-셀 그룹들을 이용하여 입력 신호의 MAC 연산 결과에 대응하는 아날로그 출력을 생성하는 비트-셀 어레이;상기 복수의 비트-셀 그룹들 각각에 할당되고, 상기 아날로그 출력을 샘플링하는 복수의 커패시터 어레이들;상기 복수의 커패시터 어레이들에 연결되고, 상기 아날로그 출력에 대응하는 디지털 출력의 상위 파트를 결정하는 복수의 제1 ADC(analog-to-digital conversion) 회로들; 및상기 상위 파트에 대응하는 기준 전압에 기초하여 상기 디지털 출력의 하위 파트를 결정하는 복수의 제2 ADC 회로들을 포함하는 MAC 연산 회로.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 MAC 연산 회로는기준 전압 후보들을 생성하는 기준 생성기; 및상기 기준 전압 후보들 중에 상기 디지털 출력의 상기 상위 파트에 대응하는 상기 기준 전압을 선택하는 기준 선택기를 더 포함하는, MAC 연산 회로.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 기준 생성기는상기 아날로그 출력에 기초하여 상기 기준 전압 후보들 중 적어도 일부를 결정하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 복수의 비트-셀 그룹들 중에 제1 비트-셀 그룹에 속한 제1 출력 라인들은 상기 복수의 커패시터 어레이들, 상기 복수의 제1 ADC 회로들, 및 상기 복수의 제2 ADC 회로들 중에 상기 제1 비트-셀 그룹에 할당된 제1 커패시터 어레이, 제1 ADC 회로, 및 제2 ADC 회로를 공유하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 커패시터 어레이는상기 제1 출력 라인들 중 제1 서브 그룹의 출력 라인들의 출력을 샘플링하는 제1 커패시터, 및 상기 제1 출력 라인들 중 제2 서브 그룹의 출력 라인들의 출력을 샘플링하는 제2 커패시터를 포함하고,상기 제1 ADC 회로와 상기 제2 ADC 회로는 파이프라인 기반으로 동작하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>19. 제14항에 있어서,상기 제1 ADC 회로들은1차 기준 전압들에 따른 대략적인 범위들과 상기 아날로그 출력을 비교하고, 상기 대략적인 범위들 중에 상기 아날로그 출력이 속하는 제1 범위를 결정하고,상기 제2 ADC 회로들은상기 기준 전압을 포함하는 2차 기준 전압들에 따른 상기 제1 범위의 미세 범위들과 상기 아날로그 출력을 비교하고, 상기 미세 범위들 중에 상기 아날로그 출력이 속하는 제2 범위를 결정하는,MAC 연산 회로.</claim></claimInfo><claimInfo><claim>20. 비트-셀 어레이를 이용하여 입력 신호의 MAC 연산 결과에 대응하는 아날로그 출력을 생성하는 단계;제1 ADC 회로를 이용하여 상기 아날로그 출력에 대응하는 디지털 출력의 상위 파트를 결정하는 단계;상기 상위 파트에 기초하여 제2 ADC 회로의 기준 전압을 설정하는 단계; 및상기 제2 ADC 회로를 이용하여 상기 디지털 출력의 하위 파트를 결정하는 단계를 포함하는 컴퓨팅 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강남구...</address><code>420180768832</code><country>대한민국</country><engName>LEE HYUNGWOO</engName><name>이형우</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code>420180651032</code><country>대한민국</country><engName>KIM, Sang Joon</engName><name>김상준</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420170497837</code><country>대한민국</country><engName>YUN, Seok Ju</engName><name>윤석주</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420170488924</code><country>대한민국</country><engName>JUNG, Seungchul</engName><name>정승철</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)</address><code>920071000614</code><country>대한민국</country><engName>MUHANN PATENT &amp; LAW FIRM</engName><name>특허법인무한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.05.06</receiptDate><receiptNumber>1-1-2021-0523427-77</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.03.20</receiptDate><receiptNumber>1-1-2024-0310005-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.01.16</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.02.25</receiptDate><receiptNumber>9-6-2025-0047596-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.03.11</receiptDate><receiptNumber>9-5-2025-0246312-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.12</receiptDate><receiptNumber>1-1-2025-0528829-27</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.05.12</receiptDate><receiptNumber>1-1-2025-0528828-82</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210058338.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93029befae186c089ae7f6c5110c68d2427f9a10014cd2d0af4ea146e6bdbb2377c9e0cfd912b60e21f7e8cd44a2f7be5b61d86e28fac04e7c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe0babc0510d052ca060c24b42fef010f05df478037a010b143af41275b4b4e13076a68201f116d381a17410f587019f8038cfe320cb1d511</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>