# verilog
디자인 (Verilog design), 테스트벤치 (Stimulus) 및 시뮬레이션 결과 (Waveform) 

# 목표: Verilog 디자인 및 시뮬레이션을 익히기 위한
