TimeQuest Timing Analyzer report for JB6502ATF1508
Tue May 24 23:30:40 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Setup Transfers
 21. Hold Transfers
 22. Report TCCS
 23. Report RSKM
 24. Unconstrained Paths
 25. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; JB6502ATF1508                                                     ;
; Device Family      ; MAX7000S                                                          ;
; Device Name        ; EPM7128STC100-7                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 83.33 MHz ; 83.33 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -11.000 ; -284.800      ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 3.000 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.500 ; -205.000      ;
+-------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                            ;
+---------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[22] ; _pwrSig                            ; clk          ; clk         ; 1.000        ; 0.000      ; 9.000      ;
; -11.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[21] ; _pwrSig                            ; clk          ; clk         ; 1.000        ; 0.000      ; 9.000      ;
; -11.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[20] ; _pwrSig                            ; clk          ; clk         ; 1.000        ; 0.000      ; 9.000      ;
; -11.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[19] ; _pwrSig                            ; clk          ; clk         ; 1.000        ; 0.000      ; 9.000      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[17] ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[16] ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[15] ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; _rst                               ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[23] ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[22] ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[21] ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[20] ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[14] ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.800  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; _rst                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.800      ;
; -7.000  ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
; -7.000  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.000      ;
+---------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                           ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _pwrBtnLast                        ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; _rst                               ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
; 3.000 ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.000      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; _pwrBtnLast                        ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrBtnLast                        ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; _pwrSig                            ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrSig                            ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _raBank[0]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _raBank[0]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _raBank[1]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _raBank[1]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _raBank[2]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _raBank[2]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _raBank[3]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _raBank[3]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _raBank[4]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _raBank[4]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _raBank[5]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _raBank[5]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _raBank[6]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _raBank[6]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _raBank[7]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _raBank[7]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _roBank[0]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _roBank[0]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _roBank[1]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _roBank[1]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _roBank[2]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _roBank[2]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _roBank[3]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _roBank[3]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _roBank[4]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _roBank[4]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Fall       ; _roBank[5]                         ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Fall       ; _roBank[5]                         ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; _rst                               ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; _rst                               ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[0]  ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[10] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[11] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[12] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[12] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[13] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[13] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[14] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[14] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[15] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[15] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[16] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[16] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[17] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[17] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[18] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[18] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[19] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[19] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[1]  ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[20] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[20] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[21] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[21] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[22] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[22] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[23] ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[23] ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[2]  ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[3]  ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[4]  ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[5]  ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[6]  ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[7]  ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[8]  ;
; -2.500 ; 0.500        ; 3.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ;
; -2.500 ; 0.500        ; 3.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:_pwrCnt_rtl_0|dffs[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; _pwrBtnLast|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrBtnLast|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; _pwrCnt_rtl_0|dffs[16]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; pwrBtn       ; clk        ; 6.000 ; 6.000 ; Rise       ; clk             ;
; adrBusHi[*]  ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusHi[0] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusHi[1] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusHi[2] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusHi[3] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusHi[4] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusHi[5] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusHi[6] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusHi[7] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
; adrBusLo[*]  ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusLo[0] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusLo[1] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusLo[2] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusLo[3] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusLo[4] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusLo[5] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusLo[6] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  adrBusLo[7] ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
; datBus[*]    ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  datBus[0]   ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  datBus[1]   ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  datBus[2]   ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  datBus[3]   ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  datBus[4]   ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  datBus[5]   ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  datBus[6]   ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
;  datBus[7]   ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
; rst          ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
; rw           ; clk        ; 6.000 ; 6.000 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; pwrBtn       ; clk        ; -1.000 ; -1.000 ; Rise       ; clk             ;
; adrBusHi[*]  ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusHi[0] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusHi[1] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusHi[2] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusHi[3] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusHi[4] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusHi[5] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusHi[6] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusHi[7] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
; adrBusLo[*]  ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusLo[0] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusLo[1] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusLo[2] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusLo[3] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusLo[4] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusLo[5] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusLo[6] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  adrBusLo[7] ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
; datBus[*]    ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  datBus[0]   ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  datBus[1]   ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  datBus[2]   ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  datBus[3]   ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  datBus[4]   ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  datBus[5]   ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  datBus[6]   ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
;  datBus[7]   ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
; rst          ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
; rw           ; clk        ; -1.000 ; -1.000 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; clkWr      ; clk        ; 7.500 ; 7.500 ; Rise       ; clk             ;
; pwrSig     ; clk        ; 4.500 ; 4.500 ; Rise       ; clk             ;
; rst        ; clk        ; 9.500 ; 9.500 ; Rise       ; clk             ;
; clkWr      ; clk        ; 7.500 ; 7.500 ; Fall       ; clk             ;
; hr0En      ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
; hr1En      ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
; hr2En      ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
; hr3En      ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
; rBanks[*]  ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[0] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[1] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[2] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[3] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[4] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[5] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; clkWr      ; clk        ; 7.500 ; 7.500 ; Rise       ; clk             ;
; pwrSig     ; clk        ; 4.500 ; 4.500 ; Rise       ; clk             ;
; rst        ; clk        ; 9.500 ; 9.500 ; Rise       ; clk             ;
; clkWr      ; clk        ; 7.500 ; 7.500 ; Fall       ; clk             ;
; hr0En      ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
; hr1En      ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
; hr2En      ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
; hr3En      ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
; rBanks[*]  ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[0] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[1] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[2] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[3] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[4] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
;  rBanks[5] ; clk        ; 9.500 ; 9.500 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; adrBusHi[0] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[0] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[0] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[0] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[0] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[1] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[1] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[1] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[1] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[1] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[2] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[2] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[2] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[2] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[2] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[3] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[3] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[3] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[3] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[3] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[4] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[4] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[4] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[4] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[4] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; hr0En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; hr1En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; hr2En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; hr3En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; ioEn        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[5] ; rBanks[0]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; rBanks[1]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; rBanks[2]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; rBanks[3]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; rBanks[4]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; rBanks[5]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; srlEn       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[5] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[5] ; v1En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; hr0En       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; hr1En       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; hr2En       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; hr3En       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; ioEn        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; rBanks[0]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; rBanks[1]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; rBanks[2]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; rBanks[3]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; rBanks[4]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; rBanks[5]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[6] ; roEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[6] ; srlEn       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; v1En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[7] ; hr0En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; hr1En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; hr2En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; hr3En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; rBanks[0]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; rBanks[1]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; rBanks[2]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; rBanks[3]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; rBanks[4]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; rBanks[5]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; roEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusLo[4] ; srlEn       ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[4] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[4] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusLo[5] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusLo[5] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[5] ; v1En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[6] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusLo[6] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[6] ; v1En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[7] ; srlEn       ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[7] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[7] ; v1En        ;       ; 7.500 ; 7.500 ;       ;
; oe          ; clkWr       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; hr0En       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; hr1En       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; hr2En       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; hr3En       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; oe          ; pwrSig      ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[0]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[1]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[2]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[3]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[4]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[5]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rLow        ; 7.500 ;       ;       ; 7.500 ;
; oe          ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; oe          ; roEn        ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rst         ; 7.500 ;       ;       ; 7.500 ;
; oe          ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; oe          ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; rw          ; clkWr       ;       ; 7.500 ; 7.500 ;       ;
; rw          ; rLow        ;       ; 7.500 ; 7.500 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; adrBusHi[0] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[0] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[0] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[0] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[0] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[1] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[1] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[1] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[1] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[1] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[2] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[2] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[2] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[2] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[2] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[3] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[3] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[3] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[3] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[3] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[4] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[4] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[4] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[4] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[4] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; hr0En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; hr1En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; hr2En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; hr3En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; ioEn        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[5] ; rBanks[0]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; rBanks[1]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; rBanks[2]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; rBanks[3]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; rBanks[4]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; rBanks[5]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[5] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[5] ; srlEn       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[5] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[5] ; v1En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; hr0En       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; hr1En       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; hr2En       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; hr3En       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; ioEn        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; rBanks[0]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; rBanks[1]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; rBanks[2]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; rBanks[3]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; rBanks[4]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; rBanks[5]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[6] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[6] ; roEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[6] ; srlEn       ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[6] ; v1En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusHi[7] ; hr0En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; hr1En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; hr2En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; hr3En       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; rBanks[0]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; rBanks[1]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; rBanks[2]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; rBanks[3]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; rBanks[4]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; rBanks[5]   ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; adrBusHi[7] ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; roEn        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusHi[7] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusLo[4] ; srlEn       ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[4] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[4] ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; adrBusLo[5] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusLo[5] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[5] ; v1En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[6] ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; adrBusLo[6] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[6] ; v1En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[7] ; srlEn       ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[7] ; v0En        ;       ; 7.500 ; 7.500 ;       ;
; adrBusLo[7] ; v1En        ;       ; 7.500 ; 7.500 ;       ;
; oe          ; clkWr       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; hr0En       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; hr1En       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; hr2En       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; hr3En       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; ioEn        ; 7.500 ;       ;       ; 7.500 ;
; oe          ; pwrSig      ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[0]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[1]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[2]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[3]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[4]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rBanks[5]   ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rLow        ; 7.500 ;       ;       ; 7.500 ;
; oe          ; raEn        ; 7.500 ;       ;       ; 7.500 ;
; oe          ; roEn        ; 7.500 ;       ;       ; 7.500 ;
; oe          ; rst         ; 7.500 ;       ;       ; 7.500 ;
; oe          ; srlEn       ; 7.500 ;       ;       ; 7.500 ;
; oe          ; v0En        ; 7.500 ;       ;       ; 7.500 ;
; oe          ; v1En        ; 7.500 ;       ;       ; 7.500 ;
; rw          ; clkWr       ;       ; 7.500 ; 7.500 ;       ;
; rw          ; rLow        ;       ; 7.500 ; 7.500 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1168     ; 0        ; 0        ; 56       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1168     ; 0        ; 0        ; 56       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 400   ; 400  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 129   ; 129  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue May 24 23:30:39 2022
Info: Command: quartus_sta JB6502ATF1508 -c JB6502ATF1508
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'JB6502ATF1508.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.000      -284.800 clk 
Info (332146): Worst-case hold slack is 3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.000         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.500      -205.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4508 megabytes
    Info: Processing ended: Tue May 24 23:30:40 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


