fdtd_2d_refsrc_6_Isrc_9_9_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 3)
fdtd_2d_refsrc_9_Isrc_17_11_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_9_Isrc_19_10_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_6_Isrc_11_11_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_17_3_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_12_Isrc_2_11_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_12_Isrc_4_8_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 5)
fdtd_2d_refsrc_7_Isrc_0_2_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_7_Isrc_16_12_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_7_Isrc_6_17_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_7_Isrc_7_10_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_15_Isrc_10_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_12_Isrc_5_14_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_12_Isrc_6_17_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_12_Isrc_14_3_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_7_Isrc_10_3_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_12_Isrc_1_4_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_12_Isrc_5_12_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_12_Isrc_9_6_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_7_Isrc_13_4_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_13_Isrc_6_7_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_7_Isrc_18_4_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_7_Isrc_18_11_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_8_Isrc_5_15_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_1_18_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_13_Isrc_5_10_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 6)
fdtd_2d_refsrc_8_Isrc_3_11_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_2_Isrc_1_2_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 3
fdtd_2d_refsrc_2_Isrc_5_10_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_8_Isrc_5_19_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_8_4_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_2_Isrc_7_2_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_8_Isrc_11_13_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 3)
fdtd_2d_refsrc_2_Isrc_7_6_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_2_Isrc_9_1_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_13_Isrc_10_11_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_2_Isrc_15_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 3)
fdtd_2d_refsrc_13_Isrc_14_6_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_13_Isrc_1_15_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B2 < (Isrc1 + 2)) then 0 else ((B2 * 6) - (B2 + 3)))
fdtd_2d_refsrc_3_Isrc_10_4_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_13_Isrc_2_15_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((2 + 2) < B1) && ((Isrc1 + 1) < B2)) then 0 else ((B2 * 6) - (B2 + 3)))
fdtd_2d_refsrc_3_Isrc_10_9_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 4)
fdtd_2d_refsrc_13_Isrc_7_13_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_13_Isrc_8_15_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else ((B2 * 6) - (B2 + 3)))
fdtd_2d_refsrc_3_Isrc_11_7_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_3_Isrc_18_2_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 4)
fdtd_2d_refsrc_13_Isrc_9_6_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_13_Isrc_15_9_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_13_Isrc_16_11_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else ((B2 * 6) - (B1 + 3)))
fdtd_2d_refsrc_14_Isrc_1_4_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_14_Isrc_3_6_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_14_Isrc_3_10_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_3_Isrc_6_5_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_3_Isrc_10_5_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_3_Isrc_16_19_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else ((B2 * 4) - (5 + 6)))
fdtd_2d_refsrc_3_Isrc_18_5_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_15_Isrc_18_5_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_15_Isrc_1_8_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_4_Isrc_6_15_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_10_Isrc_1_17_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 5)
fdtd_2d_refsrc_10_Isrc_3_11_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc1 + 2) < (Isrc0 + B2)) && ((B2 + 1) < (Isrc1 + B1))) then 0 else 5)
fdtd_2d_refsrc_10_Isrc_4_0_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 5)
fdtd_2d_refsrc_10_Isrc_7_6_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_10_Isrc_14_1_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 5)
fdtd_2d_refsrc_11_Isrc_4_5_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_11_Isrc_10_7_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 6)
fdtd_2d_refsrc_11_Isrc_15_17_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_11_Isrc_17_9_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_11_Isrc_1_17_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_11_Isrc_4_18_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_11_Isrc_6_15_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_11_Isrc_7_7_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_11_Isrc_7_12_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_11_Isrc_9_11_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_11_Isrc_11_2_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_14_Isrc_1_13_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 6)
fdtd_2d_refsrc_11_Isrc_13_1_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_12_Isrc_2_6_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_4_Isrc_12_5_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_4_Isrc_14_1_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 4)
fdtd_2d_refsrc_8_Isrc_12_15_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_12_Isrc_2_13_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_14_Isrc_2_8_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 6)
fdtd_2d_refsrc_8_Isrc_18_2_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_4_Isrc_16_3_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_4_Isrc_17_6_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_4_Isrc_10_13_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_4_Isrc_19_1_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_4_Isrc_19_13_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_5_Isrc_5_0_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_8_Isrc_18_17_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 3)
fdtd_2d_refsrc_14_Isrc_2_13_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 6)
fdtd_2d_refsrc_5_Isrc_6_2_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_5_Isrc_6_14_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_5_Isrc_8_13_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_8_Isrc_2_10_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_7_Isrc_12_12_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_14_Isrc_16_5_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_5_Isrc_1_7_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_3_Isrc_19_11_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_10_Isrc_14_4_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 5)
fdtd_2d_refsrc_10_Isrc_14_4_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 5)
fdtd_2d_refsrc_15_Isrc_17_17_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 1)
fdtd_2d_refsrc_5_Isrc_4_0_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_5_Isrc_4_0_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_5_Isrc_19_5_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_10_Isrc_15_4_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc1 + 2) < (B2 + 1)) && ((Isrc0 + 2) < (B1 + 1))) then 0 else 5)
fdtd_2d_refsrc_8_Isrc_14_7_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_13_Isrc_13_2_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc0 + 1) < (2 + B1)) && ((2 + 2) < B2)) then 0 else 6)
fdtd_2d_refsrc_12_Isrc_8_15_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_4_Isrc_14_5_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_7_Isrc_2_10_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_10_Isrc_13_13_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 5)
fdtd_2d_refsrc_10_Isrc_13_13_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 5)
fdtd_2d_refsrc_9_Isrc_10_14_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_10_14_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_0_9_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_15_Isrc_15_0_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 + B1) < (Isrc0 + 2)) then 0 else 1)
fdtd_2d_refsrc_15_Isrc_15_0_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 + B1) < (Isrc0 + 2)) then 0 else 1)
fdtd_2d_refsrc_3_Isrc_8_10_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 4)
fdtd_2d_refsrc_3_Isrc_8_10_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 4)
fdtd_2d_refsrc_10_Isrc_9_4_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 5)
fdtd_2d_refsrc_10_Isrc_9_4_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 5)
fdtd_2d_refsrc_9_Isrc_5_3_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_3_Isrc_5_9_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_13_Isrc_3_6_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_12_Isrc_14_2_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_15_Isrc_0_6_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_4_Isrc_8_17_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_2_Isrc_19_5_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_2_Isrc_19_5_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_9_11_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_9_11_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 3)
fdtd_2d_refsrc_8_Isrc_15_6_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_13_Isrc_8_10_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 6)
fdtd_2d_refsrc_14_Isrc_6_6_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_4_Isrc_5_1_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_9_Isrc_18_7_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_11_Isrc_8_3_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc0 + 2) < (B1 + 1)) && ((Isrc1 + 2) < (B2 + 1))) then 0 else 6)
fdtd_2d_refsrc_7_Isrc_9_14_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_15_Isrc_11_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_2_Isrc_2_4_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_2_Isrc_2_4_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_9_Isrc_1_18_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_1_18_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_6_Isrc_18_19_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_18_19_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 3)
fdtd_2d_refsrc_7_Isrc_2_1_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
fdtd_2d_refsrc_7_Isrc_2_1_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
fdtd_2d_refsrc_2_Isrc_1_11_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_2_Isrc_1_11_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_15_Isrc_4_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_6_Isrc_9_5_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_9_5_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_14_Isrc_5_2_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 6)
fdtd_2d_refsrc_15_Isrc_13_12_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_15_Isrc_13_12_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_12_Isrc_13_17_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_2_Isrc_11_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 3)
fdtd_2d_refsrc_2_Isrc_11_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 3)
fdtd_2d_refsrc_3_Isrc_15_3_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_4_Isrc_4_15_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_6_Isrc_1_13_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_1_13_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_13_Isrc_16_5_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 6)
fdtd_2d_refsrc_14_Isrc_16_17_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_14_Isrc_2_9_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 6)
fdtd_2d_refsrc_9_Isrc_13_2_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_13_2_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_4_Isrc_5_3_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_15_Isrc_2_18_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_2_Isrc_15_3_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_2_Isrc_15_3_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_10_Isrc_13_6_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 5)
fdtd_2d_refsrc_10_Isrc_13_6_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 5)
fdtd_2d_refsrc_15_Isrc_15_4_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc1 + 2) < (B2 + 1)) && ((Isrc0 + 2) < (B1 + 1))) then 0 else 1)
fdtd_2d_refsrc_7_Isrc_3_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_7_Isrc_3_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_11_Isrc_16_2_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_11_Isrc_16_2_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_5_Isrc_2_7_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_9_Isrc_5_9_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_12_Isrc_18_16_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 5)
fdtd_2d_refsrc_3_Isrc_15_0_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 4)
fdtd_2d_refsrc_3_Isrc_15_0_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 4)
fdtd_2d_refsrc_10_Isrc_6_12_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 5)
fdtd_2d_refsrc_10_Isrc_6_12_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 5)
fdtd_2d_refsrc_15_Isrc_10_7_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_7_Isrc_3_6_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_5_Isrc_1_1_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
fdtd_2d_refsrc_9_Isrc_6_19_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_12_Isrc_6_15_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_12_Isrc_12_17_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_4_Isrc_3_1_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 4
fdtd_2d_refsrc_6_Isrc_12_3_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_12_3_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_9_14_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_9_14_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_3_Isrc_16_14_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_3_Isrc_16_14_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_8_Isrc_1_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_10_13_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 3)
fdtd_2d_refsrc_12_Isrc_15_10_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_9_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_2_Isrc_3_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_2_Isrc_3_8_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_4_Isrc_4_12_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_4_Isrc_4_12_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_12_Isrc_10_16_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_12_Isrc_13_16_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 5)
fdtd_2d_refsrc_4_Isrc_7_15_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_13_Isrc_6_6_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_12_Isrc_9_6_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_3_Isrc_18_5_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_1_Isrc_1_0_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 2
fdtd_2d_refsrc_1_Isrc_1_0_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 2
fdtd_2d_refsrc_8_Isrc_3_17_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_14_Isrc_0_10_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 6)
fdtd_2d_refsrc_9_Isrc_6_15_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_10_Isrc_15_15_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 5)
fdtd_2d_refsrc_3_Isrc_8_1_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 4)
fdtd_2d_refsrc_15_Isrc_9_7_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_6_6_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_13_Isrc_10_13_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_11_Isrc_14_1_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_15_Isrc_2_8_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_15_Isrc_2_8_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_7_Isrc_13_16_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 4)
fdtd_2d_refsrc_13_Isrc_2_3_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_13_Isrc_6_3_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_7_Isrc_12_13_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_7_Isrc_12_13_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_12_Isrc_5_5_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 5)
fdtd_2d_refsrc_9_Isrc_7_1_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_3_Isrc_15_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_3_Isrc_15_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_12_Isrc_8_10_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_3_Isrc_7_3_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_2_Isrc_15_19_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_2_Isrc_15_19_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_15_Isrc_4_12_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_15_Isrc_4_12_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_4_Isrc_8_18_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_4_Isrc_8_18_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_7_Isrc_12_18_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_13_Isrc_7_17_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 6)
fdtd_2d_refsrc_7_Isrc_6_16_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_0_Isrc_3_7_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_10_Isrc_13_2_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 5)
fdtd_2d_refsrc_10_Isrc_13_2_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 5)
fdtd_2d_refsrc_14_Isrc_11_17_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_3_Isrc_14_19_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else ((B2 * 4) - (5 + 6)))
fdtd_2d_refsrc_12_Isrc_18_2_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc0 + 2) + (2 + 2)) < (B2 + B1)) then 0 else 6)
fdtd_2d_refsrc_8_Isrc_18_5_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_7_Isrc_6_10_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_5_Isrc_13_17_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_5_Isrc_13_1_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_13_Isrc_9_5_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_13_Isrc_6_2_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_3_Isrc_11_19_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_1_Isrc_5_3_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_4_Isrc_18_14_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_4_Isrc_18_14_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_12_Isrc_5_6_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_9_Isrc_12_13_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_13_Isrc_17_18_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_5_Isrc_10_19_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_11_Isrc_2_10_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_11_Isrc_2_10_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_5_Isrc_9_7_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_4_Isrc_11_9_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_7_Isrc_18_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_7_Isrc_18_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_0_19_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_15_Isrc_15_12_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_6_Isrc_2_7_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_2_7_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 3)
fdtd_2d_refsrc_8_Isrc_18_18_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_3_Isrc_16_16_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 4)
fdtd_2d_refsrc_3_Isrc_16_16_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 4)
fdtd_2d_refsrc_11_Isrc_1_0_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
fdtd_2d_refsrc_11_Isrc_1_0_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 1
fdtd_2d_refsrc_0_Isrc_11_5_refsnk_0.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_11_Isrc_0_17_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_4_Isrc_6_11_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_5_Isrc_12_14_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_5_Isrc_12_14_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_9_18_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_9_18_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_4_Isrc_9_9_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 4)
fdtd_2d_refsrc_1_Isrc_7_5_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_3_Isrc_7_11_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else ((B2 * 4) - (5 + 6)))
fdtd_2d_refsrc_9_Isrc_15_14_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_15_14_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_11_Isrc_5_10_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_14_Isrc_6_1_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_8_Isrc_16_11_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_2_Isrc_8_0_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_2_Isrc_8_0_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_3_Isrc_6_4_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_3_Isrc_6_4_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_4_Isrc_7_1_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 4)
fdtd_2d_refsrc_2_Isrc_16_11_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_2_Isrc_16_11_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_7_Isrc_2_15_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_7_Isrc_2_15_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_2_16_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_2_16_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B2) then 0 else 1)
fdtd_2d_refsrc_12_Isrc_6_18_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_6_Isrc_19_1_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_6_Isrc_19_1_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 3)
fdtd_2d_refsrc_5_Isrc_11_11_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_1_Isrc_1_11_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_15_Isrc_3_4_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_5_Isrc_1_11_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_7_Isrc_16_10_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 1)
fdtd_2d_refsrc_9_Isrc_17_7_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_5_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_5_Isrc_4_13_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_7_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_11_Isrc_15_12_refsnk_12.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_8_Isrc_8_3_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc0 + 2) < (B1 + 1)) && ((Isrc1 + 2) < (B2 + 1))) then 0 else 4)
fdtd_2d_refsrc_13_Isrc_14_0_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 6)
fdtd_2d_refsrc_13_Isrc_14_0_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 6)
fdtd_2d_refsrc_13_Isrc_5_5_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_15_Isrc_13_3_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_5_Isrc_13_5_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_15_Isrc_6_10_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_8_Isrc_15_3_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_10_Isrc_9_5_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 5)
fdtd_2d_refsrc_8_Isrc_14_5_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_8_Isrc_4_11_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 4)
fdtd_2d_refsrc_14_Isrc_3_16_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc1 + 2) < (B2 + 1)) && ((Isrc0 + B2) < (Isrc1 + B1))) then 0 else 6)
fdtd_2d_refsrc_5_Isrc_17_18_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 1)
fdtd_2d_refsrc_8_Isrc_13_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_8_14_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_9_2_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_9_11_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_14_Isrc_10_1_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 6)
fdtd_2d_refsrc_5_Isrc_19_1_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B1) then 0 else 1)
fdtd_2d_refsrc_14_Isrc_14_6_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_14_Isrc_15_9_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B1)) then 0 else 6)
fdtd_2d_refsrc_14_Isrc_16_2_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc0 + 1) < (B1 + 1)) && ((2 + 2) < B2)) then 0 else 6)
fdtd_2d_refsrc_14_Isrc_16_3_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_8_Isrc_12_11_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_12_Isrc_13_6_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_0_Isrc_3_5_refsnk_0.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (B1 < Isrc1)) then 0 else 2)
fdtd_2d_refsrc_6_Isrc_4_4_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 3)
fdtd_2d_refsrc_0_Isrc_11_10_refsnk_0.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_0_Isrc_15_4_refsnk_0.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 2)
fdtd_2d_refsrc_6_Isrc_5_13_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
fdtd_2d_refsrc_8_Isrc_19_2_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_1_Isrc_5_1_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 0
fdtd_2d_refsrc_1_Isrc_7_4_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc1 + 2) < (B1 + 1)) && ((Isrc1 + B1) < (Isrc0 + B2))) then 0 else 2)
fdtd_2d_refsrc_6_Isrc_6_14_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 6
fdtd_2d_refsrc_6_Isrc_7_16_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B2)) then 0 else 3)
